JP2008503975A - Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 - Google Patents
Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 Download PDFInfo
- Publication number
- JP2008503975A JP2008503975A JP2007517966A JP2007517966A JP2008503975A JP 2008503975 A JP2008503975 A JP 2008503975A JP 2007517966 A JP2007517966 A JP 2007517966A JP 2007517966 A JP2007517966 A JP 2007517966A JP 2008503975 A JP2008503975 A JP 2008503975A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- parity check
- matrix
- check matrix
- code rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 145
- 230000009897 systematic effect Effects 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】本発明によるLDPCコードを用いた可変コードレート適応符号化方法は、複数のサブ行列(submatrices)で構成される第1パリティ検査行列(parity check matrix)によって定義されるLDPC(Low Density Parity Check)コードを用いて入力ソースデータを符号化する。より具体的には、まず、入力ソースデータ(input source data)を符号化するのに適用されるコードレート(code rate)によって第1パリティ検査行列を構成する複数のサブ行列のうち一部を除去して、前記決定されたコードレートに対応する第2パリティ検査行列を生成する。前記第2パリティ検査行列を用いて前記入力ソースデータを符号化する。
【選択図】図1
Description
LDPCコードのパリティ検査行列は、‘0’と‘1’によって構成される二進行列(binary matrix)で、‘1’の個数が少ないため、非常に大きい行列大きさでも反復復号を通じて復号化が可能で、行列大きさが非常に大きくなるとターボコード(turbo code)のようにシャノン(Shannon)のチャネル容量限界に近接する性能を見せる。
Η・G=0
LDPCコードを用いた符号化及び復号化方法においては、送信側でパリティ検査行列Ηと数学式1の関係にある生成行列Gを用いて、下記の数学式2によって入力データを符号化する。
c=G・u(ここで、cは、コードワード(codeword)で、uはデータフレームである。)
しかしながら、最近では生成行列Gによらず、パリティ検査行列Ηを用いて入力データを符号化する方法が一般的に用いられている。したがって、上記のように、LDPCコードを用いた符号化及び復号化方法では、パリティ検査行列Ηが最も重要な要素といえよう。
r=k/n(ここで、kはソースデータの長さで、nは符号化されたデータ(コードワード)の長さである。)
符号化されたデータ(コードワード)は、システムビット(systematic bits)とパリティビット(parity bits)の2部分で構成される。システムビットは、符号化される前のソースデータを意味し、パリティビットは、符号化された後にシステムビットの後部分に追加された部分を意味する。ここで、nは、記システムビット数とパリティビット数との和を表す値である。コードレートを増加させるためにパリティビットを減少させ、コードレートを減少させるためにシステムビットを減少させる方式を使用することができる。
Robert G.Gallager、"Low-Density Parity-Check Codes"、The MIT Press,1963年9月15日 D.J.C.Mackay,Good error-correcting codes based on very sparse matrices,IEEE Trans.Inform.Theory,(1999)IT-45,p.399-431
c=[I|(Hp −1Hd)t]t・u
しかしながら、上記生成行列Gを用いる符号化方法は極めて複雑である。したがって、このような複雑度を低減するには、生成行列Gによらず、パリティ検査行列Hを用いて直接入力ソースデータを符号化することが好ましい。すなわち、x=[sp]なので、H・x=0の特性を用いると、H・x=H・[sp]=0となる。この式から、パリティ検査ビットpを得ることができ、その結果、コードワードx=[sp]を求めることができる。
Η・c=0
すなわち、符号化されたデータcと第2パリティ検査行列を乗じて0になると、転送エラーがないということを意味し、0にならないと、転送エラーが存在するということを意味するので、これによってソースデータを分離することができる。
Claims (22)
- 複数のサブ行列(submatrices)で構成されるパリティ検査行列(parity check matrix)を用いた符号化方法において、
入力ソースデータ(input source data)を符号化するのに適用されるコードレート(code rate)によって第1パリティ検査行列を構成する複数のサブ行列のうち一部を除去(reducing)して、前記コードレートに対応する第2パリティ検査行列を生成する段階と、
前記第2パリティ検査行列を用いて前記入力ソースデータを符号化(encoding)する段階と、を備える可変コードレート適応符号化方法。 - 前記第1パリティ検査行列の各サブ行列の行重さ(row weight)及び列重さ(column weight)は、一定の規則性(regularity)を持つことを特徴とする、請求項1に記載の可変コードレート適応符号化方法。
- 前記第1パリティ検査行列の各サブ行列の行重さ及び列重さは、0または1であることを特徴とする、請求項2に記載の可変コードレート適応符号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記Hdを構成する各サブ行列の行重さ及び列重さは1であることを特徴とする、請求項1に記載の可変コードレート適応符号化方法。
- 前記Hpは、二重対角行列(dual diagonal matrix)であることを特徴とする、請求項4に記載の可変コードレート適応符号化方法。
- 前記Hdで任意のいずれの2行(rows)も、2つ以上の地点に同時に1を持たないことを特徴とする、請求項4に記載の可変コードレート適応符号化方法。
- 前記第2パリティ検査行列生成段階で、パリティビット(parity bits)を減らす場合には、前記第1パリティ検査行列を構成するサブ行列から、サブ行列単位に任意の列(column)に属するサブ行列を除去し、サブ行列単位に任意の行(row)に属するサブ行列を除去することを特徴とする、請求項1に記載の可変コードレート適応符号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記除去されるサブ行列単位の列は、Hpに属する列であることを特徴とする、請求項7に記載の可変コードレート適応符号化方法。
- 前記第2パリティ検査行列生成段階で、システムビット(systematic bits)を減らす場合には、前記第1パリティ検査行列を構成するサブ行列から、サブ行列単位に任意の列に属するサブ行列を除去することを特徴とする、請求項1に記載の可変コードレート適応符号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記除去されるサブ行列単位の列は、Hdに属する列であることを特徴とする、請求項9に記載の可変コードレート適応符号化方法。
- 前記第2パリティ検査行列生成段階で、パリティビット及びシステムビットを同時に減らす場合には、前記第1パリティ検査行列のサブ行列から、サブ行列単位に任意の列及び行に属するサブ行列を除去することを特徴とする、請求項1に記載の可変コードレート適応符号化方法。
- 複数のサブ行列で構成されるパリティ検査行列を用いた復号化方法において、
符号化されたデータ(encoded data)に適用されたコードレート(code rate)によって第1パリティ検査行列を構成する複数のサブ行列のうち一部を除去して、前記コードレートに対応する第2パリティ検査行列を生成する段階と、
前記第2パリティ検査行列を用いて前記符号化されたデータを復号化(decoding)する段階と、
を備える、可変コードレート適応復号化方法。 - 前記第1パリティ検査行列の各サブ行列の行重さ(row weight)及び列重さ(column weight)は、一定の規則性(regularity)を持つことを特徴とする、請求項12に記載の可変コードレート適応復号化方法。
- 前記第1パリティ検査行列の各サブ行列の行重さ及び列重さは、0または1であることを特徴とする、請求項13に記載の可変コードレート適応復号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記Hdを構成する構成する各サブ行列の行重さ及び列重さは1であることを特徴とする、請求項12に記載の可変コードレート適応復号化方法。
- 前記Hpは、二重対角行列(dual diagonal matrix)であることを特徴とする、請求項15に記載の可変コードレート適応復号化方法。
- 前記Hdで任意のいずれの2行(rows)も、2つ以上の地点に同時に1を持たないことを特徴とする、請求項15に記載の可変コードレート適応復号化方法。
- 前記第2パリティ検査行列生成段階で、パリティビット(parity bits)を減らす場合には、前記第1パリティ検査行列を構成するサブ行列から、サブ行列単位に任意の列(column)に属するサブ行列を除去し、サブ行列単位に任意の行(row)に属するサブ行列を除去することを特徴とする、請求項12に記載の可変コードレート適応復号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記除去されるサブ行列単位の列は、Hpに属する列であることを特徴とする、請求項18に記載の可変コードレート適応復号化方法。
- 前記第2パリティ検査行列生成段階で、システムビット(systematic bits)を減らす場合には、前記第1パリティ検査行列を構成するサブ行列から、サブ行列単位に任意の列に属するサブ行列を除去することを特徴とする、請求項12に記載の可変コードレート適応復号化方法。
- 前記第1パリティ検査行列HがH=[Hd|Hp]の構造を持つとする場合、前記除去されるサブ行列単位の列は、Hdに属する列であることを特徴とする、請求項20に記載の可変コードレート適応復号化方法。
- 前記第2パリティ検査行列生成段階で、パリティビット及びシステムビットを同時に減らす場合には、前記第1パリティ検査行列のサブ行列から、サブ行列単位に任意の列及び行に属するサブ行列を除去することを特徴とする、請求項12に記載の可変コードレート適応復号化方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040047899A KR20050123336A (ko) | 2004-06-24 | 2004-06-24 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
PCT/KR2005/001990 WO2006001668A2 (en) | 2004-06-24 | 2005-06-24 | Method of encoding and decoding adaptive to variable code rate using ldpc code |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008503975A true JP2008503975A (ja) | 2008-02-07 |
Family
ID=35782193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007517966A Pending JP2008503975A (ja) | 2004-06-24 | 2005-06-24 | Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7930622B2 (ja) |
EP (1) | EP1766788A2 (ja) |
JP (1) | JP2008503975A (ja) |
KR (1) | KR20050123336A (ja) |
CN (1) | CN100571044C (ja) |
CA (1) | CA2571073A1 (ja) |
WO (1) | WO2006001668A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011078A (ja) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co Ltd | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7111731B2 (en) * | 2004-01-15 | 2006-09-26 | Ogio International, Inc. | Pocket closure device |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
FR2888061A1 (fr) * | 2005-07-01 | 2007-01-05 | France Telecom | Procede et systeme d'encodage d'une sequence de donnees |
CN101005333B (zh) * | 2006-01-17 | 2010-05-12 | 华为技术有限公司 | 低密度奇偶校验码编码方法 |
KR100929080B1 (ko) | 2006-02-20 | 2009-11-30 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR100950654B1 (ko) * | 2006-03-03 | 2010-04-01 | 삼성전자주식회사 | 다중 입력 다중 출력 방식을 사용하는 통신 시스템에서신호 송수신 장치 및 방법 |
KR101119111B1 (ko) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
KR101128804B1 (ko) * | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
WO2008151516A1 (fr) * | 2007-06-08 | 2008-12-18 | Datang Mobile Communications Equipment Co., Ltd | Procédé, équipement et système pour codage et décodage ldpc |
GB2455283A (en) * | 2007-10-31 | 2009-06-10 | Hewlett Packard Development Co | Error correction in data communication apparatus using toroidal-web Tanner graph |
WO2010047662A1 (en) * | 2008-10-20 | 2010-04-29 | Agency For Science, Technology And Research | Computer-aided method for generation of a channel transmission error detection code matrix, encoder, decoder, and computer program product |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
KR101117247B1 (ko) * | 2010-11-16 | 2012-03-16 | 한국전기연구원 | 정보 비트 변화에 따른 가변 부호율 ldpc 부호의 부호화기 설계방법 및 그 부호화기 |
US8508391B1 (en) | 2011-01-19 | 2013-08-13 | Marvell International Ltd | Code word formatter of shortened non-binary linear error correction code |
DE102011078642A1 (de) * | 2011-07-05 | 2013-01-10 | Robert Bosch Gmbh | Verfahren zum Prüfen eines m aus n Codes |
KR101272846B1 (ko) * | 2011-11-22 | 2013-06-10 | 성균관대학교산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
US9197249B2 (en) * | 2012-10-09 | 2015-11-24 | Nec Laboratories America, Inc. | Adaptive LDPC-coded multidimensional spatial-MIMO multiband generalized OFDM |
CN105453553B (zh) | 2013-08-01 | 2018-08-28 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法 |
CN105453552B (zh) * | 2013-08-01 | 2019-04-12 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备 |
US9930383B2 (en) * | 2013-08-01 | 2018-03-27 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
US9003257B1 (en) * | 2013-09-19 | 2015-04-07 | U-Blox Ag | Low density parity check encoder and encoding method |
US9722633B2 (en) * | 2015-02-11 | 2017-08-01 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding |
US10509603B2 (en) | 2016-07-29 | 2019-12-17 | Western Digital Technologies, Inc. | Hierarchical variable code rate error correction coding |
WO2018027497A1 (en) * | 2016-08-08 | 2018-02-15 | Nokia Technologies Oy | Inter-block modifications to generate sub-matrix of rate compatible parity check matrix |
KR102706994B1 (ko) * | 2016-09-07 | 2024-09-19 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
US10649841B2 (en) * | 2018-03-05 | 2020-05-12 | Alibaba Group Holding Limited | Supporting multiple page lengths with unique error correction coding via galois field dimension folding |
CN112448724B (zh) * | 2019-08-29 | 2023-07-07 | 华为技术有限公司 | 一种数据编码的方法及设备 |
KR20230080769A (ko) | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531385A (ja) * | 2004-05-12 | 2007-11-01 | サムスン エレクトロニクス カンパニー リミテッド | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2756996A1 (fr) | 1996-12-10 | 1998-06-12 | Philips Electronics Nv | Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7243287B2 (en) * | 2004-05-03 | 2007-07-10 | Broadcom Corporation | Decoding LDPC (Low Density Parity Check) code and graphs using multiplication (or addition in log-domain) on both sides of bipartite graph |
-
2004
- 2004-06-24 KR KR1020040047899A patent/KR20050123336A/ko not_active Application Discontinuation
-
2005
- 2005-06-24 JP JP2007517966A patent/JP2008503975A/ja active Pending
- 2005-06-24 EP EP05756775A patent/EP1766788A2/en not_active Withdrawn
- 2005-06-24 CN CNB2005800204262A patent/CN100571044C/zh not_active Expired - Fee Related
- 2005-06-24 WO PCT/KR2005/001990 patent/WO2006001668A2/en active Application Filing
- 2005-06-24 CA CA002571073A patent/CA2571073A1/en not_active Abandoned
- 2005-06-24 US US11/571,296 patent/US7930622B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531385A (ja) * | 2004-05-12 | 2007-11-01 | サムスン エレクトロニクス カンパニー リミテッド | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011078A (ja) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co Ltd | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
CA2571073A1 (en) | 2006-01-05 |
EP1766788A2 (en) | 2007-03-28 |
US20080256425A1 (en) | 2008-10-16 |
WO2006001668A2 (en) | 2006-01-05 |
CN101133557A (zh) | 2008-02-27 |
KR20050123336A (ko) | 2005-12-29 |
US7930622B2 (en) | 2011-04-19 |
CN100571044C (zh) | 2009-12-16 |
WO2006001668A3 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008503975A (ja) | Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 | |
JP4672016B2 (ja) | 低密度パリティ検査行列を用いた符号化及び復号化方法 | |
JP4820368B2 (ja) | Ldpcコードを用いた符号化及び復号化方法 | |
CN1866751B (zh) | 一种低密度奇偶校验码的构造方法及装置 | |
US8583980B2 (en) | Low density parity check (LDPC) code | |
US9432052B2 (en) | Puncture-aware low density parity check (LDPC) decoding | |
JPWO2009060627A1 (ja) | 符号化方法および送信装置 | |
JP4822452B2 (ja) | Ldpcコードを用いた符号化または復号化方法及びその装置 | |
WO2006075382A1 (ja) | 符号化方法、復号方法及びそれらの装置 | |
JP2007006494A (ja) | 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信/データ受信のための装置及び方法 | |
KR20080102902A (ko) | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 | |
EP2317656A1 (en) | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same | |
JP4672015B2 (ja) | 低密度パリティ検査コードを用いた符号化及び復号化方法 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
US20240063826A1 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR101073907B1 (ko) | Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체 | |
KR20090086744A (ko) | Ldpc 코드를 이용한 부호화/복호화 방법 및 그를 위한패리터 검사 행렬 | |
KR20060013197A (ko) | Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111104 |