KR20050123336A - Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 - Google Patents
Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 Download PDFInfo
- Publication number
- KR20050123336A KR20050123336A KR1020040047899A KR20040047899A KR20050123336A KR 20050123336 A KR20050123336 A KR 20050123336A KR 1020040047899 A KR1020040047899 A KR 1020040047899A KR 20040047899 A KR20040047899 A KR 20040047899A KR 20050123336 A KR20050123336 A KR 20050123336A
- Authority
- KR
- South Korea
- Prior art keywords
- matrix
- sub
- code rate
- code
- ldpc
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명에 의한 LDPC(Low Density Parity Check) 코드를 이용한 가변 코드 레이트 적응 부호화 방법은, LDPC 코드를 이용한 부호화 방법에 있어서, 코드 레이트를 결정하는 단계; 및 k 비트의 소스 입력 데이터인 u 벡터를 다음의 식, c = [I|(Hp
-1Hd)t]tㆍu (여기서, c는 n 비트의 부호어(codeword), I는 k×k 차원의 단위 행렬, Hp 및 Hd 는 패리티 검사 행렬 H의 일부분으로서 H=[Hd|H
p](Hd는 (n-k)×k, Hp는 (n-k)×(n-k) 차원임)의 관계임.) 에 의해 부호화하는 단계를 포함하되, 상기 H가 (n-k)/m×(n-k)/m 차원을 갖는 다수의 서브행렬로 구성되는 경우에, 상기 Hd를 구성하는 임의의 서브행렬의 행 무게(row weight) 및 열 무게(column weight)는 1이고, 상기 결정된 코드 레이트에 따라 상기 H를 구성하는 서브행렬의 개수가 가변되는 것을 특징으로 한다.
Description
본 발명은 부호화(encoding) 방법에 관한 것이다. 보다 구체적으로는, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 코드를 가변 코드 레이트를 적용하는 통신 시스템에 효과적으로 응용할 수 있는 부호화 방법에 관한 것이다.
일반적으로 부호화(encoding)라 함은 송신측에서 송신된 데이터가 통신 채널을 통하여 전송되는 과정에서 발생되는 신호의 일그러짐, 손실 등에 의한 오류의 발생에도 불구하고 수신측에서 원래의 데이터를 복원할 수 있도록 하기 위하여 송신측에서 데이터 처리를 하는 과정을 의미한다. 복호화(decoding)은 부호화되어 송신된 신호를 수신측에서 원래의 데이터로 복원하는 과정이다.
최근에 LDPC 코드를 이용한 부호화 방법이 부각되고 있다. LDPC 코드는 패리티 검사 행렬(parity check matrix) Η의 원소들의 대부분이 0이어서 저밀도(low density)인 선형 블록 부호(linear block code)로서 1962년 갤러거(Gallager)에 의해 제안되었다. LDPC 부호는 매우 복잡하여 제안 당시의 기술로는 구현이 불가능하였기 때문에 잊혀져 있다가 1995년에 재발견되어 성능이 매우 우수함이 입증된 이래로 최근에 그에 관한 연구가 활발히 진행되고 있는 상황이다.
LDPC 코드의 패리티 검사 행렬은 1의 개수가 매우 적기 때문에 매우 큰 블록 크기에서도 반복 복호를 통하여 복호가 가능하여 블록 크기가 매우 커지면 터보 코드처럼 새넌(Shannon)의 채널 용량 한계에 근접하는 성능을 보인다.
LDPC 코드는 (n-k)×n 패리티 검사 행렬 Η에 의해 설명될 수 있다. 상기 패리티 검사 행렬 Η에 대응하는 생성 행렬(generator matrix) G는 다음의 수학식1에 의해 구할 수 있다.
LDPC 코드를 이용한 부호화 및 복호화 방법에 있어서는 송신측에서 상기 패리티 검사 행렬 Η와 수학식1의 관계에 있는 상기 생성 행렬 G를 이용하여 다음의 수학식2에 의해 입력 데이터를 부호화한다.
최근에 이동 통신 시스템 또는 무선 인터넷 시스템 등에서는 채널 상황 또는 전송할 데이터 양에 따라 가변 코드 레이트를 적용하는 것이 일반적이다. 데이터 레이트 r 은 다음의 수학식3으로 표현될 수 있다.
부호화된 데이터(코드워드)는 시스템 비트(systematic bits)와 패리티 비트(parity bits) 두 부분으로 구성되는데, 상기 시스템 비트는 부호화되기 전의 소스 데이터를 의미하고, 상기 패리티 비트는 부호화된 후에 상기 시스템 비트의 뒷부분에 추가된 부분을 의미한다. 상기 n은 상기 시스템 비트와 상기 패리티 비트의 수를 합한 값이다. 종래에는, LDPC 코드의 코드 레이트를 증가시키기 위해서 패리티 비트를 감소시키고, LDPC 코드의 코드 레이트를 감소시키기 위하여 시스템 비트를 감소시킨다.
패리티 비트를 줄이는 방법은 보통 채널 상황이 좋은 경우에 사용된다. 시스템 비트를 줄여 LDPC 코드의 레이트를 감소시킬 수 있는데, 이 방법은 채널 환경이 나쁜 경우에 사용된다.
종래의 방법에 의할 경우에 패리티 비트 또는 시스템 비트를 가변시키는 경우에 LDPC가 구조적으로 설계되지 않으면 LDPC 코드의 행 무게(row weight)나 열 무게(column weight)의 규칙성이 무너지게 되어 LDPC 코드를 이용한 부호화의 효율이 떨어지는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 코드를 가변 코드 레이트를 적용하는 통신 시스템에 효과적으로 응용할 수 있는 부호화 방법을 제공하는 것을 목적으로 한다.
발명의 개요
본 발명에 의한 LDPC(Low Density Parity Check) 코드를 이용한 가변 코드 레이트 적응 부호화 방법은, LDPC(Low Density Parity Check) 코드를 이용한 부호화 방법에 있어서, 코드 레이트를 결정하는 단계; 및 k 비트의 소스 입력 데이터인 u 벡터를 다음의 식, c = [I|(Hp
-1Hd)t]tㆍu (여기서, c는 n 비트의 부호어(codeword), I는 k×k 차원의 단위 행렬, Hp 및 Hd 는 패리티 검사 행렬 H의 일부분으로서 H=[Hd|Hp](Hd는 (n-k)×k, Hp는 (n-k)×(n-k) 차원임)의 관계임.) 에 의해 부호화하는 단계를 포함하되, 상기 H가 (n-k)/m×(n-k)/m 차원을 갖는 다수의 서브행렬로 구성되는 경우에, 상기 Hd를 구성하는 임의의 서브행렬의 행 무게(row weight) 및 열 무게(column weight)는 1이고, 상기 결정된 코드 레이트에 따라 상기 H를 구성하는 서브행렬의 개수가 가변되는 것을 특징으로 한다.
실시예
이하에서는 본 발명에 따른 LDPC(Low Density Parity Check) 코드를 이용한 가변 코드 레이트 적응 부호화 방법의 바람직한 실시예를 첨부된 도면을 참조하여 설명하도록 한다. 도1은 본 발명의 바람직한 일 실시예를 설명하기 위한 도면으로서, 본 발명의 기술적 특징이 무선 통신 시스템에 적용된 일례이다. 이하에서 설명되는 실시예는 본 발명의 특징을 설명하기 위한 예시에 불과한 것으로서 본 발명의 기술적 특징은 부호화가 필요한 모든 분야에 적용 가능함은 당업자에게 자명하다.
도1에서, 송신기(10)와 수신기(30)가 무선 채널(20)을 매개로 통신을 수행한다. 상기 송신기(10)에서는 데이터 소스(11)로부터 출력된 k 비트의 소스 데이터(u)가 LDPC 부호화 모듈(13)에서의 LDPC 부호화(encoding)에 의해 n 비트의 코드워드(c)가 된다. 코드워드(c)는 변조 모듈(15)에 의해 무선 변조되어 안테나(17)를 통하여 송신되어 무선채널(20)을 통해 상기 수신기(30)의 안테나(31)로 수신된다. 상기 수신기(30)에서는 상기 송신기(10)에서 일어났던 과정의 역과정을 거치는데, 복조 모듈(33)에 의해 복조되고, LDPC 복호화 모듈(35)에 의해 복호되어 최종적으로 소스 데이터(u)를 얻을 수 있다.
상술된 데이터 송수신 과정은 본 발명의 특징을 설명하기 위해 필요한 최소한의 범위 내에서 설명된 것으로 이외에도 데이터 전송을 위해 필요한 다른 많은 과정이 있음은 당업자에게 용이하게 이해될 수 있을 것이다.
상기 송신기(10)는 채널 상황이나 전송해야 할 데이터 양 등을 고려하여 코드 레이트(r)를 결정한다. 상기 코드 레이트가 결정되면 결정된 코드 레이트에 따라 상기 패리티 검사 행렬(parity check matrix) Η를 가변시켜 소스 데이터를 부호화한다. 부호화 과정을 이하에서 구체적으로 설명하도록 한다.
상기 수학식1에서, 상기 패리티 검사 행렬 Η는 Η=[Hd|Hp](Hd는 (n-k)×k, Hp는 (n-k)×(n-k) 차원임)로 표현될 수 있다. 도2는 Η=[Hd|Hp
]의 관계를 용이하게 이해할 수 있도록 예시하여 도시한 것으로서, 본 발명의 기술적 특징과는 무관하다. 상기 k는 상기 LDPC 부호화 모듈(13)로 입력되는 소스 데이터의 길이(비트 단위)이고, 상기 n은 부호화된 코드워드(c)의 길이(비트 단위)를 의미한다.
상기 수학식1 및 Η=[Hd|Hp]의 관계에 의해서 G=[I|(Hp
-1H
d)t]t임을 알 수 있다. 따라서, 상기 LDPC 부호화 모듈(13)은 상기 수학식2에 의해 입력 데이터(u)에 상기 G=[I|(Hp
-1Hd)t]t를 곱해 줌으로써 부호화한다. 결국 수학식2는 다음의 수학식4와 같다.
도3은 본 발명의 바람직한 일 실시예에 따른 상기 패리티 검사 행렬 Η의 일례를 설명하기 위한 도면이다.
상기 패리티 검사 행렬 Η는 Hd 와 Hp 두 부분으로 구성되고, 도3에 도시된 예에서는 전체적으로 8개의 서브행렬(submatrix)로 구성된다. 상기 Hd 의 서브행렬들 각각의 행 무게(row weight) 및 열 무게(column weight)는 1인 특징을 갖는다. 각 서브행렬의 행 무게 및 열 무게가 1이라는 것은 각 서브행렬의 임의의 행 및 열에는 1이 하나만 있고 나머지는 모두 0이라는 의미이다.
또한, 상기 Hd 에서 임의의 어느 두 행(rows)도 둘 이상의 지점에 동시에 1을 갖지 않는 것이 바람직하다. 상기 Hd 에서 임의의 어느 두 행(rows)도 둘 이상의 지점에 동시에 1을 갖지 않는다는 것은, 전체 Hd 에 대하여 임의의 두 행을 비교했을 때 1이 존재하는 지점이 두 개 이상 겹칠 수 없다는 의미이다. 이 조건이 만족되면 전체 Hd 에 대하여 임의의 두 열(columns)도 둘 이상의 지점에 동시에 1을 갖지 않는다는 조건도 성립한다.
본 발명은 채널 상황 등에 의해 코드 레이트가 가변됨에 따라 상기 서브행렬을 제거 또는 추가하여 상기 패리티 검사 행렬 Η의 크기를 가변시킬 수 있다는 것에 그 특징이 있다.
패리티 비트를 줄이는 경우에는 상기 Hp를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 방향으로 제거하고 Hd와 Hp를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 행(row) 방향으로 제거한다.
도4는 기본적으로 도2와 같은 구조를 갖는 상기 패리티 검사 행렬 Η에 대해서, 패리티 비트를 줄이기 위하여 (1, 4), (2, 1), (2, 2), (2, 3) 및 (2, 4) 서브행렬을 제거하여 (1, 1), (1, 2) 및 (1, 3) 서브행렬 만으로 상기 패리티 검사 행렬 Η을 구성하는 예를 설명하기 위한 도면이다. 도4에서는 (1, 1) 및 (1, 2) 서브행렬이 Hd 를 구성하고 (1, 3) 서브행렬이 Hp 를 구성하여 코드 레이트 r=2/3이 된다. 도4에서 (1, 3), (2, 1), (2, 2), (2, 3) 및 (2, 4) 서브행렬을 제거하여도 패리티 비트를 줄일 수 있다. 상기 Hd 를 구성하는 각 서브행렬들 각각의 행 무게(row weight) 및 열 무게(column weight)는 1이기 때문에, 상기 Hd 에 대해서는 몇몇 서브행렬들이 제거되더라도 제거되고 남은 행렬에서 임의의 행과 열의 무게(weight)가 동일(constant)하다는 기본 특징이 유지된다.
시스템 비트를 줄이는 경우에는 상기 Hd를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 방향으로 제거한다.
도5는 기본적으로 도2와 같은 구조를 갖는 상기 패리티 검사 행렬 Η에 대해서, 시스템 비트를 줄이기 위하여 (1, 1) 및 (2, 1) 서브행렬을 제거한 경우를 설명하기 위한 도면이다. 도5에서 (1, 1) 및 (2, 1) 서브행렬 대신에 (1, 2) 및 (2, 2) 서브행렬을 제거하여도 시스템 비트를 줄일 수 있는 효과가 있다.
패리티 비트 및 시스템 비트를 동시에 줄이는 경우에는 상기 Hp 및 Hd를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 및 행(row) 방향으로 제거한다. 도6은 도4와 도5에서 설명된 내용이 결합된 예를 설명하기 위한 도면으로서 패리티 비트 및 시스템 비트를 동시에 줄일 수 있는 경우이다.
다음의 표 1은 패리티 비트와 시스템 비트를 줄여 코드 레이트를 조정하는 예들을 정리한 것이다.
r=k/n | n | k | n-k |
2/3(마스터: 4×12 서브행렬) | 2400 | 1600 | 800 |
1/2(rs) | 1600 | 800 | 800 |
4/5(rp) | 2000 | 1600 | 400 |
2/3(rs & rp) | 1200 | 800 | 400 |
상기 표 1에서 마스터: 4×12 서브행렬의 의미는 기본 패리티 검사 행렬 Η가, 즉 도3에 도시된 Η가 4×12라는 의미로서 서브행렬의 총 수는 48개이다. 1/2(rs)는 시스템 비트를 줄여 코드 레이트를 1/2로 변경시킨 경우를 의미하고, 4/5(rp)는 패리티 비트를 줄여 코드 레이트를 4/5로 변경시킨 경우를 의미하며, 2/3(rs & rp)는 시스템 비트 및 패리티 비트를 줄인 경우를 의미한다.
도1에서 상기 수신기(30)가 상기한 바와 같은 방법으로 부호화된 데이터를 수신하여 복호함에 있어서는 다음의 수학식5를 이용한다.
즉, 부호화된 데이터 c와 상기 패리티 검사 행렬(parity check matrix) Η를 곱하여 0가 되면 전송 에러가 없다는 것을 의미하고, 0가 되지 않으면 전송 에러가 존재한다는 것을 의미하므로 이에 따라 소스 데이터를 분리해 낼 수 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
본 발명에 의한 LDPC 코드를 이용한 부호화 방법 및 부호화를 위한 컴퓨터로 읽을 수 있는 기록 매체에 따르면, 통신 시스템에서 가변 데이터 레이트를 적용하기 위하여 패리티 검사 행렬(parity check matrix) Η를 변경시키는 경우에도 행이나 열의 무게(weight)를 패리티 검사 행렬 Η 전체에 대하여 일정하게 유지할 수 있어 효율 좋은 부호화를 수행할 수 있는 효과가 있다.
도7은 타사의 기술과 동일 조건에서의 시험 결과에 따른 성능을 비교한 그래프이다. 상기 그래프는 800×600 차원을 갖는 패리티 검사 행렬에 의해 LDPC 부호화를 수행한 결과로서 B사가 개발한 LDPC 부호에 비해 본 발명에 따른 LDPC 부호가 FER이나 Eb/No 의 측면에서 유리한 결과를 낳았고 LDPC 부호기의 구현에 있어서의 복잡도를 감소시킬 수 있음이 입증되었다.
도1은 본 발명의 바람직한 일 실시예를 설명하기 위한 통신 시스템 구성도임.
도2는 Η=[Hd|Hp]의 관계를 설명하기 위한 예시 도면임.
도3은 본 발명의 바람직한 일 실시예에 따른 상기 패리티 검사 행렬 Η의 일례를 설명하기 위한 도면임.
도4는 본 발명의 바람직한 일 실시예에서 패리티 비트를 줄이는 경우를 설명하기 위한 도면임.
도5는 본 발명의 바람직한 일 실시예에서 시스템 비트를 줄이는 경우를 설명하기 위한 도면임.
도6은 본 발명의 바람직한 일 실시예에서 패리티 비트 및 시스템 비트를 줄이는 경우를 설명하기 위한 도면임
도7은 타사의 기술과 동일 조건에서의 성능을 비교한 그래프임.
Claims (5)
- LDPC(Low Density Parity Check) 코드를 이용한 부호화 방법에 있어서,코드 레이트를 결정하는 단계; 및k 비트의 소스 입력 데이터인 u 벡터를 다음의 식, c = [I|(Hp -1Hd) t]tㆍu (여기서, c는 n 비트의 부호어(codeword), I는 k×k 차원의 단위 행렬, Hp 및 Hd 는 패리티 검사 행렬 H의 일부분으로서 H=[Hd|Hp](Hd는 (n-k)×k, Hp는 (n-k)×(n-k) 차원임)의 관계임.) 에 의해 부호화하는 단계를 포함하되,상기 H가 (n-k)/m×(n-k)/m 차원을 갖는 다수의 서브행렬로 구성되는 경우에, 상기 Hd를 구성하는 임의의 서브행렬의 행 무게(row weight) 및 열 무게(column weight)는 1이고, 상기 결정된 코드 레이트에 따라 상기 H를 구성하는 서브행렬의 개수가 가변되는 것을 특징으로 하는 LDPC 코드를 이용한 가변 코드 레이트 적응 부호화 방법.
- 제1항에 있어서,상기 Hd 에서 임의의 어느 두 행(rows)도 둘 이상의 지점에 동시에 1을 갖지 않는 것을 특징으로 하는 LDPC 코드를 이용한 가변 코드 레이트 적응 부호화 방법.
- 제1항에 있어서,패리티 비트를 줄이는 경우에는 상기 Hp를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 방향으로 제거하고 Hd와 Hp를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 행(row) 방향으로 제거하는 것을 특징으로 하는 LDPC 코드를 이용한 가변 코드 레이트 적응 부호화 방법.
- 제1항에 있어서,시스템 비트를 줄이는 경우에는 상기 Hd를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 방향으로 제거하는 것을 특징으로 하는 LDPC 코드를 이용한 가변 코드 레이트 적응 부호화 방법.
- 제1항에 있어서,패리티 비트 및 시스템 비트를 동시에 줄이는 경우에는 상기 Hp 및 Hd를 구성하는 서브행렬들 중에서 서브행렬 단위로 임의의 서브행렬들을 열(column) 및 행(row) 방향으로 제거하는 것을 특징으로 하는 LDPC 코드를 이용한 가변 코드 레이트 적응 부호화 방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040047899A KR20050123336A (ko) | 2004-06-24 | 2004-06-24 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
PCT/KR2005/001990 WO2006001668A2 (en) | 2004-06-24 | 2005-06-24 | Method of encoding and decoding adaptive to variable code rate using ldpc code |
EP05756775A EP1766788A2 (en) | 2004-06-24 | 2005-06-24 | Method of encoding and decoding adaptive to variable code rate using ldpc code |
US11/571,296 US7930622B2 (en) | 2004-06-24 | 2005-06-24 | Method of encoding and decoding adaptive to variable code rate using LDPC code |
CNB2005800204262A CN100571044C (zh) | 2004-06-24 | 2005-06-24 | 用ldpc码的自适应可变码率的编码和解码方法 |
CA002571073A CA2571073A1 (en) | 2004-06-24 | 2005-06-24 | Method of encoding and decoding adaptive to variable code rate using ldpc code |
JP2007517966A JP2008503975A (ja) | 2004-06-24 | 2005-06-24 | Ldpcコードを用いた可変コードレート適応符号化及び復号化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040047899A KR20050123336A (ko) | 2004-06-24 | 2004-06-24 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050123336A true KR20050123336A (ko) | 2005-12-29 |
Family
ID=35782193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040047899A KR20050123336A (ko) | 2004-06-24 | 2004-06-24 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7930622B2 (ko) |
EP (1) | EP1766788A2 (ko) |
JP (1) | JP2008503975A (ko) |
KR (1) | KR20050123336A (ko) |
CN (1) | CN100571044C (ko) |
CA (1) | CA2571073A1 (ko) |
WO (1) | WO2006001668A2 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100929080B1 (ko) * | 2006-02-20 | 2009-11-30 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR101117247B1 (ko) * | 2010-11-16 | 2012-03-16 | 한국전기연구원 | 정보 비트 변화에 따른 가변 부호율 ldpc 부호의 부호화기 설계방법 및 그 부호화기 |
KR101128804B1 (ko) * | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
WO2013077498A1 (ko) * | 2011-11-22 | 2013-05-30 | 성균관대학교 산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
CN112448724A (zh) * | 2019-08-29 | 2021-03-05 | 华为技术有限公司 | 一种数据编码的方法及设备 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7111731B2 (en) * | 2004-01-15 | 2006-09-26 | Ogio International, Inc. | Pocket closure device |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
FR2888061A1 (fr) * | 2005-07-01 | 2007-01-05 | France Telecom | Procede et systeme d'encodage d'une sequence de donnees |
CN101005333B (zh) * | 2006-01-17 | 2010-05-12 | 华为技术有限公司 | 低密度奇偶校验码编码方法 |
KR100950654B1 (ko) * | 2006-03-03 | 2010-04-01 | 삼성전자주식회사 | 다중 입력 다중 출력 방식을 사용하는 통신 시스템에서신호 송수신 장치 및 방법 |
KR101119111B1 (ko) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
JP5215537B2 (ja) * | 2006-06-28 | 2013-06-19 | 三星電子株式会社 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
WO2008151516A1 (fr) * | 2007-06-08 | 2008-12-18 | Datang Mobile Communications Equipment Co., Ltd | Procédé, équipement et système pour codage et décodage ldpc |
GB2455283A (en) * | 2007-10-31 | 2009-06-10 | Hewlett Packard Development Co | Error correction in data communication apparatus using toroidal-web Tanner graph |
WO2010047662A1 (en) * | 2008-10-20 | 2010-04-29 | Agency For Science, Technology And Research | Computer-aided method for generation of a channel transmission error detection code matrix, encoder, decoder, and computer program product |
JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8508391B1 (en) * | 2011-01-19 | 2013-08-13 | Marvell International Ltd | Code word formatter of shortened non-binary linear error correction code |
DE102011078642A1 (de) * | 2011-07-05 | 2013-01-10 | Robert Bosch Gmbh | Verfahren zum Prüfen eines m aus n Codes |
US9197249B2 (en) * | 2012-10-09 | 2015-11-24 | Nec Laboratories America, Inc. | Adaptive LDPC-coded multidimensional spatial-MIMO multiband generalized OFDM |
WO2015016673A1 (en) | 2013-08-01 | 2015-02-05 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
CN105453552B (zh) * | 2013-08-01 | 2019-04-12 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备 |
WO2015016672A1 (en) * | 2013-08-01 | 2015-02-05 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
US9003257B1 (en) * | 2013-09-19 | 2015-04-07 | U-Blox Ag | Low density parity check encoder and encoding method |
US9722633B2 (en) * | 2015-02-11 | 2017-08-01 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding |
US10509603B2 (en) | 2016-07-29 | 2019-12-17 | Western Digital Technologies, Inc. | Hierarchical variable code rate error correction coding |
US10784895B2 (en) | 2016-08-08 | 2020-09-22 | Nokia Technologies Oy | Inter-block modifications to generate sub-matrix of rate compatible parity check matrix |
KR20180027803A (ko) * | 2016-09-07 | 2018-03-15 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
US10649841B2 (en) | 2018-03-05 | 2020-05-12 | Alibaba Group Holding Limited | Supporting multiple page lengths with unique error correction coding via galois field dimension folding |
KR20230080769A (ko) | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2756996A1 (fr) | 1996-12-10 | 1998-06-12 | Philips Electronics Nv | Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7243287B2 (en) * | 2004-05-03 | 2007-07-10 | Broadcom Corporation | Decoding LDPC (Low Density Parity Check) code and graphs using multiplication (or addition in log-domain) on both sides of bipartite graph |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
-
2004
- 2004-06-24 KR KR1020040047899A patent/KR20050123336A/ko not_active Application Discontinuation
-
2005
- 2005-06-24 CN CNB2005800204262A patent/CN100571044C/zh not_active Expired - Fee Related
- 2005-06-24 US US11/571,296 patent/US7930622B2/en not_active Expired - Fee Related
- 2005-06-24 EP EP05756775A patent/EP1766788A2/en not_active Withdrawn
- 2005-06-24 JP JP2007517966A patent/JP2008503975A/ja active Pending
- 2005-06-24 CA CA002571073A patent/CA2571073A1/en not_active Abandoned
- 2005-06-24 WO PCT/KR2005/001990 patent/WO2006001668A2/en active Application Filing
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100929080B1 (ko) * | 2006-02-20 | 2009-11-30 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US7856592B2 (en) | 2006-02-20 | 2010-12-21 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting/receiving signal in a communication system |
KR101128804B1 (ko) * | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
KR101117247B1 (ko) * | 2010-11-16 | 2012-03-16 | 한국전기연구원 | 정보 비트 변화에 따른 가변 부호율 ldpc 부호의 부호화기 설계방법 및 그 부호화기 |
WO2013077498A1 (ko) * | 2011-11-22 | 2013-05-30 | 성균관대학교 산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
KR101272846B1 (ko) * | 2011-11-22 | 2013-06-10 | 성균관대학교산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
CN112448724A (zh) * | 2019-08-29 | 2021-03-05 | 华为技术有限公司 | 一种数据编码的方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2008503975A (ja) | 2008-02-07 |
WO2006001668A2 (en) | 2006-01-05 |
US7930622B2 (en) | 2011-04-19 |
CA2571073A1 (en) | 2006-01-05 |
CN100571044C (zh) | 2009-12-16 |
WO2006001668A3 (en) | 2007-05-10 |
EP1766788A2 (en) | 2007-03-28 |
CN101133557A (zh) | 2008-02-27 |
US20080256425A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050123336A (ko) | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 | |
KR101208546B1 (ko) | 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법 | |
KR100695380B1 (ko) | 감소된 메모리 ldpc 코드를 제공하는 방법 및 장치 | |
JP4820368B2 (ja) | Ldpcコードを用いた符号化及び復号化方法 | |
JP4361924B2 (ja) | 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信/データ受信のための装置及び方法 | |
KR101108062B1 (ko) | 무선 통신 시스템에서 저밀도 패리티 체크 코드를 이용한 부호화 및 복호화 방법 및 그 장치 | |
KR100686660B1 (ko) | 긴 블록 길이 ldpc 부호 및 짧은 블록 길이 ldpc 부호를 제공하는 방법 및 시스템 | |
US9432052B2 (en) | Puncture-aware low density parity check (LDPC) decoding | |
US8392787B2 (en) | Selective merge and partial reuse LDPC (Low Density Parity Check) code construction for limited number of layers Belief Propagation (BP) decoding | |
EP2178217B1 (en) | Encoding apparatus and method for low density parity check (LDPC) codes | |
KR20060097503A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 | |
US20080294963A1 (en) | Method and apparatus for designing low density parity check code with multiple code rates, and information storage medium thereof | |
EP1330062B1 (en) | Method and apparatus for weighted non-binary repeat coding and space-time coding | |
US20080270877A1 (en) | Method of Encoding and Decoding Using Low Density Parity Check Code | |
US8312344B2 (en) | Communication method and apparatus using LDPC code | |
US7665008B2 (en) | Method and apparatus for implementing a low density parity check code in a wireless system | |
KR101073907B1 (ko) | Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체 | |
KR102396814B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
US20140157093A1 (en) | Method and device for improving decoding of data received from one source by several receivers | |
KR20060013197A (ko) | Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체 | |
KR20090086744A (ko) | Ldpc 코드를 이용한 부호화/복호화 방법 및 그를 위한패리터 검사 행렬 | |
Almawgani et al. | Performance optimization of hybrid combination of LDPC and RS codes using image transmission system over fading channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |