KR101370903B1 - Ldpc 코드를 이용한 부호화 및 복호화 방법 - Google Patents

Ldpc 코드를 이용한 부호화 및 복호화 방법 Download PDF

Info

Publication number
KR101370903B1
KR101370903B1 KR1020070080362A KR20070080362A KR101370903B1 KR 101370903 B1 KR101370903 B1 KR 101370903B1 KR 1020070080362 A KR1020070080362 A KR 1020070080362A KR 20070080362 A KR20070080362 A KR 20070080362A KR 101370903 B1 KR101370903 B1 KR 101370903B1
Authority
KR
South Korea
Prior art keywords
matrix
parity check
index
model
check matrix
Prior art date
Application number
KR1020070080362A
Other languages
English (en)
Other versions
KR20080084532A (ko
Inventor
정지욱
오민석
조기형
강승현
석지애
이영섭
김소연
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2008/001460 priority Critical patent/WO2008114969A1/en
Priority to US12/531,466 priority patent/US8443254B2/en
Publication of KR20080084532A publication Critical patent/KR20080084532A/ko
Application granted granted Critical
Publication of KR101370903B1 publication Critical patent/KR101370903B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 코드를 이용하여 입력 데이터를 부호화하거나 부호화된 데이터를 복호화하는 방법에 관한 것이다. 본 발명의 일 양상에 따르면, 모델 행렬의 각 인덱스는 둘 이상의 인덱스들을 포함하는 인덱스 행렬로 확장된다. 상기 인덱스 행렬에 포함되는 각 인덱스는 특정 서브 행렬을 의미하고, 각 인덱스를 대응하는 서브 행렬로 대체함으로써 패리티 검사 행렬을 생성할 수 있다.
LDPC, 부호화, 복호화, 인덱스, 모델 행렬, 패리티 검사 행렬

Description

LDPC 코드를 이용한 부호화 및 복호화 방법 {Method of encoding and decoding data using LDPC code}
본 발명은 부호화 및 복호화 방법에 관한 것이다. 보다 구체적으로는, 저밀도 패리티 검사(LDPC: Low Density Parity Check) 코드를 이용하여 입력 데이터를 부호화하거나 부호화된 데이터를 복호화하는 방법에 관한 것이다.
일반적으로 부호화(encoding)라 함은 송신측에서 송신된 데이터가 통신 채널을 통하여 전송되는 과정에서 발생되는 신호의 일그러짐, 손실 등에 의한 오류의 발생에도 불구하고 수신측에서 원래의 데이터를 복원할 수 있도록 하기 위하여 송신측에서 데이터 처리를 하는 과정을 의미한다. 복호화(decoding)은 부호화되어 송신된 신호를 수신측에서 원래의 데이터로 복원하는 과정이다.
최근에 LDPC 코드를 이용한 부호화 방법이 부각되고 있다. LDPC 코드는 패리티 검사 행렬(parity check matrix) Η의 원소(element)들의 대부분이 0이어서 저밀도(low density)인 선형 블록 부호(linear block code)로서 1962년 갤러거(Gallager)에 의해 제안되었다. LDPC 부호는 매우 복잡하여 제안 당시의 하드웨어 기술로는 구현이 불가능하였기 때문에 잊혀져 있다가 1995년에 재발견되어 성능 이 매우 우수함이 입증된 이래로 최근에 그에 관한 연구가 활발히 진행되고 있는 상황이다. (참고문헌: [1] Robert G. Gallager, "Low-Density Parity-Check Codes", The MIT Press, September 15, 1963. [2] D.J.C.Mackay, Good error-correcting codes based on very sparse matrices, IEEE Trans. Inform. Theory, IT-45, pp.399-431(1999))
LDPC 코드의 패리티 검사 행렬은 1의 개수가 매우 적기 때문에 매우 큰 블록 크기에서도 반복 복호를 통하여 복호가 가능하여 블록 크기가 매우 커지면 터보 코드처럼 섀넌(Shannon)의 채널 용량 한계에 근접하는 성능을 보인다.
LDPC 코드는 (n-k)×n 패리티 검사 행렬 Η에 의해 설명될 수 있다. 상기 패리티 검사 행렬 Η에 대응하는 생성 행렬(generator matrix) G는 다음의 수학식1에 의해 구할 수 있다.
ΗㆍG = 0
LDPC 코드를 이용한 부호화 및 복호화 방법에 있어서는 송신측에서 상기 패리티 검사 행렬 Η와 수학식1의 관계에 있는 상기 생성 행렬 G를 이용하여 다음의 수학식2에 의해 입력 데이터를 부호화한다.
c = Gㆍu (여기서, c는 코드워드(codeword)이고, u는 데이터 프레임임.)
상기한 바와 같이, LDPC 코드를 이용한 부호화 방법에서는 상기 패리티 검사 행렬 Η가 가장 중요한 요소라 할 수 있다. 상기 패리티 검사 행렬 Η는 대략 1000 ×2000 정도의 크기를 갖기 때문에 부호화 및 복호화 과정에서 많은 연산이 요구되고, 구현이 매우 복잡하며, 많은 저장 공간을 요구한다.
일반적으로 패리티 검사 행렬 H에 더 많은 무게(weight)를 부가하는 것은, 패리티 검사 방정식들(parity check equations)에 더 많은 변수를 부가하는 것이기 때문에 LDPC 코드에 의한 부호화 및 복호화 방법에서 더 좋은 성능을 발휘할 수 있다. 여기서, 무게란 패리티 검사 행렬에서 각 열(column) 또는 행(row)에 포함된 '1'의 개수를 의미한다. 그러나, 패리티 검사 행렬 H에 더 많은 무게를 부가하면 패리티 검사 행렬 전체에 4-싸이클(4-cycle)이나 6-싸이클(6-cycle)을 형성하는 경우가 많아져 이에 따라 LDPC 코드에 의한 부호화 및 복호화 과정의 복잡도를 증가시키고 성능을 저하시킬 수 있는 위험성도 따른다.
4-싸이클은 패리티 검사 행렬 Η의 두 행이 두 개의 지점에 동시에 1을 갖는 경우를 의미하고, 6-싸이클은 임의의 세 행 중에서 선택된 모든 조합 가능한 두 개의 행이 같은 지점에 1을 갖는 경우를 의미한다. 패리티 검사 행렬이 4-싸이클이나 6-싸이클을 많이 갖고 있다고 하는 것은 부호화 또는 복호화 성능이 저하될 가능성이 높음을 의미한다.
상기한 바와 같이, LDPC 코드를 이용한 부호화 및 복호화 방법에 있어서 패리티 검사 행렬 각 행 또는 열의 무게를 어떻게 배분할 것인지와 4-싸이클이나 6-싸이클과 등과 같은 싸이클을 어떻게 제어할 것인지는 부호화 및 복호화 성능에 지대한 영향을 미치게 된다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 LDPC 코드를 이용한 부호화 및 복호화 방법에서 그 성능을 향상시킬 수 있는 방안을 제공하는 것이다.
본 발명의 다른 목적은 패리티 검사 행렬의 행 또는 열의 무게 및 싸이클 수를 용이하게 제어할 수 있는 방안을 제공하는 것이다.
LDPC 코드에 의한 구조화된 부호화 및 복호화 방법에 있어서, 부호화 및 복호화 시에 사용되는 패리티 검사 행렬은 각각 특정 서브 행렬을 지시하는 다수의 인덱스들 이루어지는 모델 행렬의 형태로 저장된다. 부호화 또는 복호화 수행 시에 상기 모델 행렬의 각 인덱스를 해당 인덱스가 지시하는 서브 행렬으로 대체함으로써 패리티 검사 행렬이 생성된다. 본 발명의 일 양상에 따르면, 모델 행렬의 각 인덱스는 둘 이상의 인덱스들을 포함하는 인덱스 행렬로 확장된다. 상기 인덱스 행렬에 포함되는 각 인덱스는 특정 서브 행렬을 의미하고, 각 인덱스를 대응하는 서브 행렬로 대체함으로써 패리티 검사 행렬을 생성할 수 있다.
본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 모델 행렬로부터 패리티 검사 행렬을 생성하는 과정에서 각 서브 행렬 인덱스에 따라 모델 행렬을 확장함으로써 무게의 분배(weight distribution) 및 4-싸이클이나 6-싸이클 등과 같은 싸이클 수의 제어가 가능하다.
둘째, 2×2 확장에 의해 두 개의 분리된 형태의 퍼뮤테이션 행렬을 사용함으로써 병렬적 부호화 및 복호화 관점에서 효율을 증대시킬 수 있다.
이하에서 첨부된 도면을 참조하여 설명되는 본 발명의 실시예들에 의해 본 발명의 구성, 작용 및 다른 특징들이 용이하게 이해될 수 있을 것이다.
본 발명의 실시예들은 구조화된(structured) LDPC 부호화 및 복호화 방법을 전제로 하므로, 이하에서 구조화된 LDPC 부호화 및 복호화 방법에 대해 설명하도록 한다.
LDPC 코드를 사용하기 위해서는 패리티 검사 행렬을 사용한다. 전술한 바와 같이, 패리티 검사 행렬은 이진 행렬(binary matrix)로서 대부분의 원소(element)는 '0'이고, 일부는 '1'이다. 실제 부호화 또는 복호화에 사용되는 패리티 검사 행렬의 크기는 105 비트 이상이기 때문에 패리티 검사 행렬을 저장하기 위해 대용량의 메모리가 필요하다.
구조화된 LDPC 부호화 기법에서는 패리티 검사 행렬은 모델 행렬(model matrix)의 형식으로 저장된다. 모델 행렬은 각각 특정 서브 행렬(sub-matrix)을 지시하는 다수의 인덱스들(indexes)로 이루어진다. 즉, 각 서브 행렬은 일정 크기(z×z)의 행렬로서 특정 인덱스에 의해 표현된다. 부호화 또는 복호화 수행 시에 상기 모델 행렬의 각 인덱스를 그 인덱스가 지시하는 서브 행렬로 대체함으로써 패리티 검사 행렬로 확장되어 사용된다.
도 1은 모델 행렬의 일 예를 도시한 것이다. 도 1에서, 각 정수는 해당 서브 행렬의 인덱스를 의미한다. 예를 들어, 인덱스가 '-1'인 경우는 특정한 크기의 영 행렬(zero matrix)을 의미하며, 인덱스가 '0'인 경우는 특정한 크기의 단위 행렬(identity matrix)을 의미한다. '-1'과 '0'을 제외한 양의 정수인 인덱스는 해당 서브 행렬이 생성된 소정 규칙을 의미할 수 있다. 예를 들어, 양의 정수인 인덱스는 쉬프트 수(shift number)를 나타낸다. 즉, 각 서브 행렬이 단위 행렬의 각 행 또는 열을 일정 방향으로 쉬프트시켜 생성된 퍼뮤테이션 행렬이라고 할 경우, 상기 쉬프트 수를 해당 서브 행렬의 인덱스로 할 수 있다. 예를 들어, 서브 행렬을 '1'이라는 인덱스로 표현하는 경우, 해당 서브 행렬은 단위 행렬의 각 행 또는 열을 특정한 방향으로 한 칸(행 또는 열)씩 쉬프트함으로써 생성된 것이다. 모델 행렬 내에서 영 행렬인 서브 행렬을 표시하기 위해 아무런 인덱스를 사용하지 않을 수도 있다. 이하의 실시예들에 있어서는 영 행렬인 서브 행렬를 표시하기 위해서 인덱스를 사용하지 않는다.
도 2는 상술한 인덱스, 즉 쉬프트 수(shift number)에 따른 행렬의 표현 방법을 설명하기 위한 도면이다. 특정한 패리티 검사 행렬을 4×4 크기의 행렬(즉, 서브 행렬)로 구조화하여 표현하는 경우, '3'이라는 인덱스를 갖는 서브 행렬은 4×4 크기의 단위 행렬의 각 열을 오른쪽으로 세 개의 열만큼 쉬프트시킴으로써 생성된 퍼뮤테이션 행렬이 된다.
부호화된 구조화된 LDPC 기법에 따라 각 서브 행렬을 하나의 인덱스로 표현한 모델 행렬을 저장하고 부호화 또는 복호화 시에 저장된 모델 행렬을 원래의 패리티 검사 행렬로 확장하여 사용함으로써 패리티 검사 행렬을 저장하기 위한 메모리 용량을 절약할 수 있다.
도 3은 본 발명에 따른 일 실시예를 설명하기 위한 도면이다. 도 3의 실시예는 제1 모델 행렬(G)을 토대로 플로어링(flooring) 연산 과정과 두 번의 확장(expansion) 과정을 거쳐 부호화 또는 복호화 시에 사용하기 위한 패리티 검사 행렬(H)을 생성하는 예이다. 도 3에서, 제1 모델 행렬을 표시하기 위한 기호로 'G'를 사용하였으나, 이는 생성 행렬(generation matrix)을 의미하는 'G'와는 구별되어야 한다.
도 3을 참조하면, 상기 제1 모델 행렬(G)에 대해 플로어링 연산을 수행하여 제2 모델 행렬(G')을 생성한다. 상기 플로어링 연산은 가장 큰 차원(예를 들어, 12×12)의 제1 서브 행렬에 대한 제1 모델 행렬로부터 보다 작은 차원(예를 들어, 5×5)의 제2 서브 행렬에 대한 제2 모델 행렬을 생성하기 위한 연산 방법으로서 다음의 수학식 3에 의해 표현될 수 있다.
Shift (z)=floor( shift ( z max )z/ z max )
여기서, shift (z)는 상기 제2 서브 행렬의 쉬프트 간격의 수, floor (x)는 x로부터 음의 무한대(minus infinity) 방향으로 가장 가까운 정수를 의미한다.
다시 말해서, 상기 제1 모델 행렬의 각 원소가 zmax×zmax 차원의 제1 서브 행렬을 지시하는 인덱스(예를 들어, 기본 퍼뮤테이션 행렬의 각 행 또는 열을 일정 방향으로 쉬프트시킨 경우 그 쉬프트 수)에 의해 구성되는 경우, 상기 제1 모델 행렬로부터 각 원소가 z×z 차원의 제2 서브 행렬을 지시하는 인덱스로 구성되는 제2 모델 행렬을 생성할 필요성이 있는 경우가 있다. 이때, 수학식 3을 이용하여 상기 제1 모델 행렬의 각 원소를 상기 제2 모델 행렬의 각 원소로 대체할 수 있다.
예를 들어, 12×12 차원의 단위 행렬의 각 행 또는 열을 특정 방향으로 '7' 만큼씩 쉬프트시켜 형성한 제1 서브 행렬을 5×5 차원의 단위 행렬에 대하여 매핑시켜 형성한 제2 서브 행렬은 수학식 3에 의하여 다음과 같이 구할 수 있다.
shift(5) = floor(shift(12)×5÷12) = floor(7×5÷12) = floor(2.92) = 2
다시 말해서, 12×12 차원의 단위 행렬의 각 행 또는 열을 일정 방향으로 '7' 만큼씩 쉬프트시켜 형성한 제1 서브 행렬은 5×5 차원의 단위 행렬에 대하여 각 행 또는 열을 '2' 만큼씩 쉬프트시켜 형성한 제2 서브 행렬에 매핑된다.
이와 같은 방법으로 상기 제1 모델 행렬의 각 원소 값들을 상기 제2 모델 행렬의 원소 값들로 대치시킴으로써 상기 제2 모델 행렬을 생성할 수 있다. 상기의 'floor' 연산은 이를 하드웨어 또는 소프트웨어로 구현할 때 복잡도를 매우 단순하 게 할 수 있다. 상기 제1 모델 행렬로부터 상기 제2 모델 행렬을 생성하는 과정에서 상기 제1 모델 행렬의 각 인덱스에 모듈러(modulo) 연산을 수행하여 상기 제2 모델 행렬을 생성하는 것도 가능하다.
도 3에서, 2×2 확장(expansion) 과정은 상기 제2 모델 행렬(G')의 각 원소(인덱스)를 2×2 차원의 인덱스 행렬로 확장하여 제3 모델 행렬(G'')을 생성하는 과정이다. 도 4는 2×2 확장 방법의 일 예를 설명하기 위한 도면이다. 도 4(a)는 상기 제2 모델 행렬의 특정 인덱스가 홀수인 경우의 2×2 확장 방법이고, 도 4(b)는 상기 제2 모델 행렬의 특정 인덱스가 짝수인 경우의 2×2 확장 방법을 나타낸 것이다. 상기 제2 모델 행렬(G')의 각 서브 행렬은 2×2 확장에 의해 상기 제3 모델 행렬(G'')에서 네 개의 서브 행렬들로 확장된다. 다만, 상기 제3 모델 행렬(G'')의 각 서브 행렬의 크기는 상기 제2 모델 행렬(G')의 각 서브 행렬의 1/2이 되기 때문에 상기 제2 모델 행렬(G')과 제3 모델 행렬(G'')의 전체 크기는 동일하게 된다. 예를 들어, 도 4에서, 크기가 1024인 서브 행렬은 크기가 512인 네 개의 서브 행렬들로 확장된다.
도 4(a)에 도시된 바와 같이, 상기 제2 모델 행렬의 특정 원소, 즉 특정 인덱스가 홀수(2S+1, S는 0 이상의 정수)인 경우에, 해당 서브 행렬은 2×2 차원의 크로스 대각 구조(cross diagonal structure)의 형태로 확장된다. 즉, 상기 제2 모델 행렬의 각 서브 행렬은 네 개의 서브 행렬들로 확장된다. 이때, 네 개의 서브 행렬들 중에서 (1, 1) 및 (2, 2) 위치의 서브 행렬들은 영 행렬이 되고, (1, 2) 위치의 서브 행렬의 인덱스는 (S+1)이 되며, (2, 1) 위치의 서브 행렬의 인덱스는 S 가 된다.
도 4(b)에서, 상기 제2 모델 행렬의 특정 원소, 즉 특정 인덱스가 짝수(2S, S는 0 이상의 정수)인 경우에, 해당 서브 행렬은 2×2 차원의 대각 구조(diagonal structure)의 형태로 확장된다. 즉, 도 4(b)에 도시된 바와 같이, (1, 1) 및 (2, 2) 위치의 서브 행렬들의 인덱스는 S가 되고, (1, 2) 및 (2, 1) 위치의 서브 행렬들은 영 행렬이 된다. 상기 제2 모델 행렬의 서브 행렬의 인덱스가 '0'인 경우는 해당 서브 행렬이 단위 행렬을 의미하는 것으로서, 이 경우는 도 4(b)의 예에 따라 확장된다. 상기 제2 모델 행렬의 특정 서브 행렬이 영 행렬인 경우 2×2 확장 과정에 의해 1/2 크기의 네 개의 영 행렬로 확장된다.
도 5는 도 4의 실시예에 따라 제2 모델 행렬(G')에 2×2 확장을 수행하여 제3 모델 행렬(G'')을 생성하는 예를 설명하기 위한 도면으로서, 4×5 개의 서브 행렬들을 갖는 제2 모델 행렬(G')이 8×10 개의 서브 행렬들을 갖는 제3 모델 행렬(G'')로 확장됨을 확인할 수 있다. 이때, 상기 제3 모델 행렬(G'')의 각 서브 행렬의 크기는 상기 제2 모델 행렬(G')의 각 서브 행렬 크기의 1/2이 된다. 도 5에서, '-1'은 (최대 쉬프트 크기-1)의 인덱스를 의미한다. 예를 들어, 서브 행렬의 크기가 1024인 경우 최대 쉬프트 크기는 1024가 되므로, '-1'인 인덱스는 1023과 동일한 의미이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 2×2 확장 방법의 예들을 도시한 것이다. 도 6a는 상기 제2 모델 행렬의 특정 서브 행렬의 인덱스가 홀수인지 짝수인지에 관계없이 대각 구조의 형태로 확장된 예이고, 도 6b는 크로스 대각 구조로 확장된 예이다.
도 7a 내지 도 7g는 본 발명의 또 다른 실시예에 따른 2×2 확장 방법의 예들을 도시한 것이다. 도 7a 내지 도 7g의 실시예들은 상기 제2 모델 행렬의 특정 서브 행렬의 인덱스가 홀수(2S+1)인지 또는 짝수(2S)인지에 따라서 확장 방법을 달리하는 예들로서, 대각 구조 또는 크로스 대각 구조의 형태로 확장된다. 각각의 확장 방법에 대한 구체적인 설명은 도 4의 실시예를 참조할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따라 2×2 확장을 반복해서 실시하는 예를 설명하기 위한 도면이다. 도 8a에서, 인덱스가 1023인 서브 행렬(a)은 도 4(a)의 예에 따라 (b)와 같이 2×2의 크로스 대각 구조로 확장되고, (b)의 각 서브 행렬은 다시 2×2 확장되어 (c)와 같은 구조의 행렬이 될 수 있다. 도 8b에서, 인덱스가 1024인 서브 행렬(a)은 도 4(b)의 예에 따라 (b)와 같이 2×2의 대각 구조로 확장되고, (b)의 각 서브 행렬은 다시 2×2 확장되어 (c)와 같은 구조의 행렬이 될 수 있다. 다시 말해서, 2×2 확장을 두 번 반복한 것이다. 2×2 확장을 세 번 이상 할 수 있음은 자명하다. 도 8a 및 도 8b에서, (a)의 서브 행렬의 크기는 1024이고, (b)의 각 서브 행렬의 크기는 512이며, (c)의 각 서브 행렬의 크기는 256이다.
다시 도 3을 참조하면, 2×2 확장에 의해 생성된 제3 모델 행렬(G'')은 패리티 검사 행렬로 확장된다. 즉, 상기 제3 모델 행렬의 각 원소를 해당 인덱스가 의미하는 서브 행렬로 대체함으로써 부호화 또는 복호화 시에 사용되는 패리티 검사 행렬을 생성한다. 보다 구체적으로, 상기 제3 모델 행렬의 '0'의 인덱스를 갖는 특 정 원소는 z×z 차원의 단위 행렬로 대체되고, 양의 정수인 인덱스를 갖는 특정 원소는 상기 단위 행렬의 각 행 또는 열이 상기 양의 정수만큼 쉬프트되어 형성된 퍼뮤테이션 행렬로 대체된다. 영 행렬인 상기 제3 모델 행렬의 서브 행렬은 z×z 차원의 영 행렬로 대체된다.
도 3에서, 상기 플로어링 과정과 2×2 확장 과정의 순서는 바뀔 수 있다. 다시 말해서, 제1 모델 행렬(G)을 상술한 바와 같은 2×2 확장 방법에 따라 확장하여 제2 모델 행렬을 생성하고, 생성된 상기 제2 모델 행렬의 각 원소, 즉 각 인덱스에 대해 플로어링 연산을 수행하여 제3 모델 행렬을 생성하는 과정을 거칠 수도 있다. 상기 제3 모델 행렬이 확장되어 패리티 검사 행렬이 된다.
도 3에서, 상기 제3 모델 행렬이 확장되어 생성된 패리티 검사 행렬에 대해 부호화 또는 복호화를 수행하기 전에 행/열의 재배열 과정을 거칠 수 있다. 도 9는 행/열의 재배열 과정 및 패리티 검사 행렬을 통한 통신 시스템의 송신측에서의 부호화 과정을 설명하기 위한 절차 흐름도이다.
도 9를 참조하면, 입력 데이터열의 부호화를 위해 소정 부분이 정형화된 구조를 갖는 최종 패리티 검사 행렬을 생성하기 위해 패리티 검사 행렬의 적어도 하나 이상의 행이나 열 또는 적어도 하나 이상의 행과 열을 재배열(permutation)한다[S91].
일반적으로, 패리티 검사 행렬 H는 H=[Hd|Hp](Hd는 (n-k)×k, Hp는 (n-k)×(n-k) 차원임)로 표현될 수 있다. Hd는 정보어 부분이고, Hp는 패리티 부 분이다. 상기 k는 입력 데이터열의 길이(비트 단위)이고, 상기 n은 부호화된 코드워드(c)의 길이(비트 단위)를 의미한다.
상기 패리티 부분 Hp는 이중 대각(dual diagonal) 구조를 갖는 것이 바람직하다. 상기 이중 대각 행렬은 그 차원에 관계없이 주 대각(main diagonal)과 상기 주 대각 바로 밑 또는 위의 대각이 1이고 나머지가 모두 0인 행렬을 의미한다. 따라서, 상기 재배열 과정(S91)에서 상기 패리티 검사 행렬의 패리티 부분 Hp가 이중 대각 구조를 갖도록 행 및/또는 열을 재배열하는 것이 바람직하다.
한편, 상기 행/열의 재배열 과정은, 도 3에서 상기 제1 모델 행렬(G), 제2 모델 행렬(G') 및 제3 모델 행렬(G'') 중 어느 하나 또는 둘 이상의 행렬에 대해 수행되어 최종적으로 패리티 검사 행렬의 패리티 부분이 이중 대각 구조를 갖도록 하면 된다. 나아가, 상기 행 및/또는 열의 재배열 과정(S91)을 통해 최종 패리티 검사 행렬의의 패리티 부분의 첫 번째 열의 무게가 3이 되도록 하는 것이 바람직하다. 도 10은 도 5의 제3 모델 행렬(G'')에 대해 행/열 재배열 과정을 수행하여 패리티 부분이 이중 대각 구조가 되도록 한 예를 도시한 것이다.
상기 최종 패리티 검사 행렬이 생성되면 이를 통해 입력 데이터열을 부호화한다[S93].
상기한 바와 같이, LDPC 코드를 이용한 부호화 방법에 있어서는 생성 행렬(generator matrix)을 이용하여 입력 소스 데이터를 부호화할 수 있다. 즉, k 비트의 입력 소스 데이터 s1 ×k는 생성 행렬에 부호화되어 n 비트의 코드워드 x1×k이 된다. 코드워드 xx=[s p]=[s0, s1, ..., sk -1, p0, p1, ... , pm -1] 의 구성을 갖는다(여기서, (p0, p1, ... , pm -1)은 패리티 검사 비트(parity check bits)이고, (s0, s1, ... , sk -1)은 시스템 비트(systematic bits)이다.).
그러나, 상기 생성 행렬을 이용한 부호화 방법은 매우 복잡하다. 따라서, 이러한 복잡도를 줄이기 위해 상기 생성 행렬에 의하지 않고, 패리티 검사 행렬 H를 이용해 직접 입력 소스 데이터를 부호화하는 것이 바람직하다. 즉, x=[s p]이므로, H·x = 0인 특성을 이용하면 H·x = H·[s p] = 0이 되고, 이 식으로부터 패리티 검사 비트 p를 얻을 수 있어, 결과적으로 코드워드 x=[s p]를 구할 수 있다.
다음으로, 상기 패리티 검사 행렬에 의해 부호화된 코드워드를 구성하는 심볼들의 순서를 재배열(de-permutation)한다[S95]. 이때, 코드워드를 구성하는 심볼들의 순서는 상기 행/열 재배열 단계(S91)에서 열이 재배열되지 않은 경우의 최종 패리티 검사 행렬의 열들(columns)의 순서에 대응하도록 재배열된다. 즉, 코드워드의 심볼들을 재배열(de-permutation)하는 경우 그 순서는 상기 행/열 재배열 단계(S91)에서 이루어진 열의 재배열(permutation) 순서의 역순이 된다.
LDPC 부호화 방법에 있어서, k 개의 입력 데이터열에 대해 (n-k)×n의 패리티 검사 행렬에 의해 부호화를 수행하면 n 개의 심볼들로 구성되는 코드워드가 출력된다. 즉, 코드워드를 구성하는 심볼들의 개수(n)는 패리티 검사 행렬의 열들의 개수와 동일하고, 상기 코드워드를 구성하는 심볼들의 순서는 상기 패리티 검사 행렬의 열들의 순서에 대응한다.
패리티 검사 행렬의 소정 부분(예를 들어, 패리티 부분)을 정형화된 구조로 만들기 위해 상기 행/열의 재배열 과정에 따라 열을 재배열할 경우, 이에 따라 부호화된 코드워드의 심볼들의 순서도 재배열된다. 따라서, 재배열된 코드워드 심볼들의 순서를 재배열되기 전의 패리티 검사 행렬의 열에 대응하도록 재배열할 필요가 있다. 코드워드의 순서를 재배열함으로써 ARQ 또는 HARQ 등과 같은 재전송 기법을 효율적으로 지원할 수 있다.
상기 패리티 검사 행렬을 이용한 부호화가 송신측에서 수행된 경우 상기 재배열된 코드워드를 수신측으로 전송한다[S97]. 상기 코드워드의 전송 과정에서 레이트 매칭(rate matching), 인터리빙(interleaving), 변조(modulation) 등 통신 시스템에서 요구되는 데이터 처리 과정이 수행될 수 있다.
본 문서에서 사용된 용어는 동일한 의미를 갖는 다른 용어들로 대체될 수 있다. 예를 들어, 모델 행렬은 '기본 행렬(base matrix)'이라는 용어에 의해 대체 가능하고, 서브 행렬은 '퍼뮤테이션 행렬'이라는 용어로 대체될 수 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
도 1은 모델 행렬의 일 예를 도시한 것이다.
도 2는 인덱스에 따른 행렬의 표현 방법을 설명하기 위한 도면이다.
도 3은 본 발명에 따른 일 실시예를 설명하기 위한 도면이다.
도 4는 2×2 확장 방법의 일 예를 설명하기 위한 도면이다.
도 5는 도 4의 실시예에 따라 제2 모델 행렬(G')에 2×2 확장을 수행하여 제3 모델 행렬을 생성하는 예를 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 2×2 확장 방법의 예들을 도시한 것이다.
도 7a 내지 도 7g는 본 발명의 또 다른 실시예에 따른 2×2 확장 방법의 예들을 도시한 것이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따라 2×2 확장을 반복해서 실시하는 예를 설명하기 위한 도면이다.
도 9는 행/열의 재배열 과정 및 패리티 검사 행렬을 통한 통신 시스템의 송신측에서의 부호화 과정을 설명하기 위한 절차 흐름도이다.
도 10은 도 5의 제3 모델 행렬(G'')에 대해 행/열 재배열 과정을 수행하여 패리티 부분이 이중 대각 구조가 되도록 한 예를 도시한 것이다.

Claims (11)

  1. LDPC 코드에 의한 부호화 또는 복호화를 수행하기 위해 패리티 검사 행렬을 생성하는 방법에 있어서,
    각각의 인덱스가 zmax×zmax 차원의 영 행렬을 지시하는 '-1', zmax×zmax 차원의 단위 행렬을 지시하는 '0' 또는 상기 zmax×zmax 차원의 단위 행렬의 각 행 혹은 각 열을 x만큼 쉬프트하여 생성된 퍼뮤테이션 행렬을 지시하는 양의 정수 'x'인 다수의 인덱스들을 포함하여 이루어지는 제1 모델 행렬의 각 인덱스를 다음 식에 따라 z×z차원의 행렬을 지시하는 다른 인덱스 'shift(z)'로 대체하여 제2 모델 행렬을 생성:
    shift(z)=floor(shift(zmax)z/zmax),
    여기서 "floor(i)"는 i로부터 음의 무한대 방향으로 가장 가까운 정수; 및
    상기 제2 모델 행렬에 포함된 음이 아닌 정수 인덱스 'X' 각각을 'X'가 '2S+1'(여기서 S는 0 이상의 정수)인지 아니면 '2S'인지에 따라 2×2차원의 크로스 대각 행렬
    Figure 112013093744612-pat00019
    (여기서, a1,2+a2,1=X) 혹은 2×2차원의 대각 행렬
    Figure 112013093744612-pat00020
    (여기서, a1,1+a2,2=X)로 대체하고, 상기 제2 모델 행렬의 인덱스 '-1' 각각을 영 행렬들을 지시하는 인덱스들로 구성된 2×2차원의 행렬로 대체하여, 제3 모델 행렬을 생성; 및
    상기 제3 모델 행렬의 각 인덱스를 대응하는 (z/2)×(z/2) 차원의 영 행렬, (z/2)×(z/2) 차원의 단위 행렬 혹은 (z/2)×(z/2) 차원의 퍼뮤테이션 행렬로 대체하여 패리티 검사 행렬을 생성하는 것을 포함하는,
    패리티 검사 행렬 생성 방법.
  2. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00021
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00022
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  3. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00023
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00024
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  4. 제1항에 있어서,
    'X'가 'S+1'인 경우, 'X'는
    Figure 112013093744612-pat00025
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00026
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  5. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00027
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00028
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  6. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00029
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00030
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  7. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00031
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00032
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  8. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00033
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00034
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  9. 제1항에 있어서,
    'X'가 '2S+1'인 경우, 'X'는
    Figure 112013093744612-pat00035
    로 대체되고,
    'X'가 '2S'인 경우, 'X'는
    Figure 112013093744612-pat00036
    로 대체되는,
    패리티 검사 행렬 생성 방법.
  10. 삭제
  11. 삭제
KR1020070080362A 2007-03-16 2007-08-09 Ldpc 코드를 이용한 부호화 및 복호화 방법 KR101370903B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2008/001460 WO2008114969A1 (en) 2007-03-16 2008-03-14 Method of generating a parity check matrix for ldpc encoding and decoding
US12/531,466 US8443254B2 (en) 2007-03-16 2008-03-14 Method of generating a parity check matrix for LDPC encoding and decoding

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89541607P 2007-03-16 2007-03-16
US60/895,416 2007-03-16

Publications (2)

Publication Number Publication Date
KR20080084532A KR20080084532A (ko) 2008-09-19
KR101370903B1 true KR101370903B1 (ko) 2014-03-10

Family

ID=40024849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080362A KR101370903B1 (ko) 2007-03-16 2007-08-09 Ldpc 코드를 이용한 부호화 및 복호화 방법

Country Status (3)

Country Link
US (1) US8443254B2 (ko)
KR (1) KR101370903B1 (ko)
WO (1) WO2008114969A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法
US9203434B1 (en) * 2012-03-09 2015-12-01 Western Digital Technologies, Inc. Systems and methods for improved encoding of data in data storage devices
CN110089035B (zh) * 2016-12-24 2021-01-29 华为技术有限公司 存储控制器、数据处理芯片及数据处理方法
CN113676188A (zh) * 2017-03-03 2021-11-19 华为技术有限公司 高码率的长ldpc码
CN107248865B (zh) * 2017-06-14 2021-05-18 武汉虹信科技发展有限责任公司 一种生成校验矩阵的方法及装置
CN109450453B (zh) * 2018-11-29 2020-10-27 中国科学院计算技术研究所 一种构造ptg-ldpc码的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153938A1 (en) * 2002-12-03 2004-08-05 Nec Corporation Error correcting code decoding device, program and method used in the same
US20050289437A1 (en) * 2004-06-24 2005-12-29 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7020829B2 (en) * 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
US7120856B2 (en) * 2002-09-25 2006-10-10 Leanics Corporation LDPC code and encoder/decoder regarding same
US7260763B2 (en) * 2004-03-11 2007-08-21 Nortel Networks Limited Algebraic low-density parity check code design for variable block sizes and code rates
KR100594818B1 (ko) * 2004-04-13 2006-07-03 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
KR20060032807A (ko) 2004-10-13 2006-04-18 삼성전자주식회사 저밀도 패리티 체크 행렬 생성 방법 및 장치
KR100913876B1 (ko) 2004-12-01 2009-08-26 삼성전자주식회사 저밀도 패리티 검사 부호의 생성 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153938A1 (en) * 2002-12-03 2004-08-05 Nec Corporation Error correcting code decoding device, program and method used in the same
US20050289437A1 (en) * 2004-06-24 2005-12-29 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system

Also Published As

Publication number Publication date
US20100050045A1 (en) 2010-02-25
KR20080084532A (ko) 2008-09-19
WO2008114969A1 (en) 2008-09-25
US8443254B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
JP7372369B2 (ja) 構造的ldpcの符号化、復号化方法および装置
KR101405962B1 (ko) Ldpc 코드를 이용한 복호화 방법
KR101208547B1 (ko) Ldpc 코드를 이용한 부호화 및 복호화 방법
KR100641052B1 (ko) Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법
JP4168055B2 (ja) 低密度パリティ検査符号の生成方法及び装置
US8261155B2 (en) Methods and apparatus for encoding and decoding low density parity check (LDPC) codes
KR100996029B1 (ko) 저밀도 패리티 검사 코드의 부호화 장치 및 방법
JP4598085B2 (ja) 検査行列生成方法
KR101370903B1 (ko) Ldpc 코드를 이용한 부호화 및 복호화 방법
KR20080048988A (ko) 무-충돌 불규칙-반복-누산 코드
KR20080102902A (ko) 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체
KR101216075B1 (ko) 채널 코드를 이용한 복호화 및 복호화 장치
KR101147768B1 (ko) 채널 코드를 이용한 복호화 방법 및 장치
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
KR101065693B1 (ko) Ldpc 코드를 이용한 부호화, 복호화 방법 및 부호화또는 복호화를 위한 ldpc 코드 생성 방법
JP4645645B2 (ja) 復号装置及び検査行列生成方法
KR101405961B1 (ko) Ldpc 코드를 이용한 부호화/복호화 방법
KR101435831B1 (ko) 패리티 검사 행렬 생성 방법
KR100800775B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 7