RU2020102671A - Аппаратура, способ обработки информации и аппаратура связи - Google Patents

Аппаратура, способ обработки информации и аппаратура связи Download PDF

Info

Publication number
RU2020102671A
RU2020102671A RU2020102671A RU2020102671A RU2020102671A RU 2020102671 A RU2020102671 A RU 2020102671A RU 2020102671 A RU2020102671 A RU 2020102671A RU 2020102671 A RU2020102671 A RU 2020102671A RU 2020102671 A RU2020102671 A RU 2020102671A
Authority
RU
Russia
Prior art keywords
eleven
sequence
matrix
represented
parity
Prior art date
Application number
RU2020102671A
Other languages
English (en)
Other versions
RU2758968C2 (ru
RU2020102671A3 (ru
Inventor
Цзе ЦЗИНЬ
Иван Леонидович Мазуренко
Александр Александрович Петюшко
Чаолун ЧЖАН
Original Assignee
Хуавэй Текнолоджиз Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Хуавэй Текнолоджиз Ко., Лтд. filed Critical Хуавэй Текнолоджиз Ко., Лтд.
Priority claimed from PCT/CN2018/082851 external-priority patent/WO2019001090A1/zh
Publication of RU2020102671A publication Critical patent/RU2020102671A/ru
Publication of RU2020102671A3 publication Critical patent/RU2020102671A3/ru
Application granted granted Critical
Publication of RU2758968C2 publication Critical patent/RU2758968C2/ru

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • H03M13/036Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1174Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618Shortening and extension of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Mobile Radio Communication Systems (AREA)

Claims (73)

1. Способ беспроводной связи, содержащий
получение аппаратурой связи входной последовательности c, причем входная последовательность содержит K битов, K ≥ 1;
кодирование аппаратурой связи входной последовательности c, используя матрицу H, чтобы получить кодированную последовательность d, причем кодированная последовательность d содержит N битов, и N положительное целое число; и
вывод аппаратурой связи кодированной последовательности d;
причем матрица H определяется в соответствии с базовой матрицей и коэффициентом Z подъема, Z положительное целое число;
причем базовая матрица содержит m строк и n столбцов, и элементы в базовой матрице соответственно представлены их индексом i строки и индексом j столбца, причем 0≤i<m, 0≤j<n;
причем элемент в базовой матрице является либо нулевым элементом, либо ненулевым элементом и ненулевой элемент в строке i и столбце j имеет значение Vi,j;
причем каждый нулевой в базовой матрице соответствует матрице из всех нулей размером Z×Z в матрице H, и ненулевой элемент в строке i и столбце j в базовой матрице соответствует матрице hi,j циклической перестановки размером Z×Z в матрице H;
причем матрица hi,j циклической перестановки равна единичной матрице Z×Z, которая сдвигается по кругу вправо Pi,j раз, причем Pi,j=mod(Vi,j, Z); и
при этом базовая матрица содержит следующие ненулевые элементы, чьи индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j являются следующими:
i j Vi,j i j Vi,j 0 0 0 2 0 20 1 0 1 94 2 0 3 99 3 0 4 9 6 0 8 108 9 0 10 1 10 0 12 0 11 0 13 0 1 0 137 3 1 38 3 124 2 15 4 0 4 102 5 0 5 146 6 88 6 12 7 0 7 57 8 0 8 53 9 55 9 46 11 0 10 0 12 0 13 0
2. Способ по п.1, причем N равно 50×Z.
3. Способ по п.1 или 2, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1},, причем при кодировании входной последовательности c, используя матрицу H, элемент ck (k = 0, 1, 2, …, K-1) во входной последовательности c и элемент dn (n = 0, 1, 2, …, N-1) в кодированной последовательности d удовлетворяют
для k=2Z до K-1,
если ck не является битом заполнения, dk-2z=ck; и если ck является битом заполнения, ck=0, и dk-2Z является битом заполнения.
4. Способ по любому из пп.1-3, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1}, причем кодированная последовательность d содержит K0 битов из входной последовательности c и N-K0 битов четности из последовательности w четности, причем последовательность w четности представлена как w={w0, w1, w2, …, wN-K0-1}, причем K0 целое число и 0<K0≤K; причем матрица H, последовательность w четности и входная последовательность c удовлетворяют
Figure 00000001
,
где c=[c0, c1, c2, …, cK-1]T, w=[w0, w1, w2, …, wn-K0-1]T, и 0 является вектором столбца, в котором все элементы равны нулю.
5. Способ по п.4, причем последовательность w четности имеет N+2Z-K битов и последовательность w четности представлена как w={w0, w1, w2, …, wN+2Z-K-1}.
6. Способ по любому из пп.4-5, причем при кодировании входной последовательности c, используя матрицу H, элемент в последовательности w четности и элемент в кодированной последовательности d удовлетворяют
для k=K до N+2Z-1,
dk-2z=wk-K.
7. Способ по любому из пп.1-6, причем Z является минимальным значением, которое удовлетворяет Kb×Z≥K, и Kb является одним из {6, 8, 9, 10}.
8. Способ по п. 7, причем Kb удовлетворяет
Figure 00000002
.
9. Способ по любому из пп.1-8, причем Z является одним из 5, 10, 20, 40, 80, 160 и 320.
10. Способ по любому из пп. 1-9, причем m≤42 и n≤52.
11. Способ по любому из пп. 1-10, причем базовая матрица дополнительно содержит одну или более строк с ненулевыми элементами, причем индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j ненулевых элементов являются следующими:
i j Vi,j i j Vi,j i j Vi,j 4 0 0 15 0 0 28 1 0 1 136 10 73 2 126 11 157 11 99 5 110 14 0 25 0 38 0 5 0 0 16 1 0 29 0 0 1 131 9 79 4 154 5 142 11 111 39 0 7 141 12 143 30 2 0 11 64 26 0 5 35 15 0 17 1 0 7 51 6 0 0 5 24 9 134 5 124 11 109 40 0 7 99 12 18 31 1 0 9 45 27 0 13 20 11 148 18 0 0 41 0 16 0 6 18 32 0 0 7 1 0 7 86 5 20 5 45 28 0 12 122 7 148 19 0 0 42 0 11 96 1 158 33 2 0 13 78 10 154 7 88 17 0 29 0 10 13 8 0 0 20 1 0 43 0 1 65 4 148 34 0 0 12 87 11 104 12 19 18 0 30 0 13 78 9 1 0 21 0 0 44 0 8 97 8 17 35 1 0 10 51 13 33 5 157 11 85 31 0 11 6 19 0 22 1 0 45 0 10 0 0 2 4 36 0 0 1 17 32 0 2 63 6 156 23 0 0 7 82 7 20 3 75 46 0 20 0 5 158 37 10 0 11 0 0 33 0 13 144 7 7 24 1 0 47 0 9 4 2 69 38 1 0 13 2 9 87 5 93 21 0 34 0 11 19 12 1 0 25 0 0 48 0 3 113 5 65 39 0 0 11 48 35 0 7 24 22 0 26 2 0 12 138 13 0 0 7 100 49 0 1 112 12 13 40 2 0 8 102 13 7 10 36 13 26 36 0 13 143 23 0 27 0 0 50 0 14 1 0 6 32 41 1 0 6 138 37 0 5 2 11 57 11 55 13 27 51 0 24 0
12. Аппаратура для беспроводной связи, содержащая по меньшей мере один процессор, сконфигурированный для получения входной последовательности c, причем входная последовательность содержит K битов, K≥1; кодирования входной последовательности c, используя матрицу H, чтобы получить кодированную последовательность d, причем кодированная последовательность d содержит N битов, и N положительное целое число; и вывода аппаратурой связи кодированной последовательности d; причем матрица H определяется в соответствии с базовой матрицей и коэффициентом Z подъема, Z положительное целое число; причем базовая матрица содержит m строк и n столбцов, и элементы в базовой матрице соответственно представлены их индексом i строки и индексом j столбца, причем 0≤i<m, 0≤j<n; причем элемент в базовой матрице является либо нулевым элементом, либо ненулевым элементом и ненулевой элемент в строке i и столбце j имеет значение Vi,j; причем каждый нулевой в базовой матрице соответствует матрице из всех нулей размером Z×Z в матрице H, и ненулевой элемент в строке i и столбце j в базовой матрице соответствует матрице hi,j циклической перестановки размером Z×Z в матрице H; причем матрица hi,j циклической перестановки равна единичной матрице Z×Z, которая сдвигается по кругу вправо Pi,j раз, причем Pi,j=mod(Vi,j, Z); и при этом базовая матрица содержит следующие ненулевые элементы, чьи индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j являются следующими:
i j Vi,j i j Vi,j 0 0 0 2 0 20 1 0 1 94 2 0 3 99 3 0 4 9 6 0 8 108 9 0 10 1 10 0 12 0 11 0 13 0 1 0 137 3 1 38 3 124 2 15 4 0 4 102 5 0 5 146 6 88 6 12 7 0 7 57 8 0 8 53 9 55 9 46 11 0 10 0 12 0 13 0
13. Аппаратура по п.12, причем N равно 50×Z.
14. Аппаратура по п.12 или 13, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1},, причем при кодировании входной последовательности c, используя матрицу H, элемент ck (k = 0, 1, 2, …, K-1) во входной последовательности c и элемент dn (n = 0, 1, 2, …, N-1) в кодированной последовательности d удовлетворяют
для k=2Z до K-1,
если ck не является битом заполнения, dk-2z=ck; и если ck является битом заполнения, ck=0, и dk-2Z является битом заполнения.
15. Аппаратура по любому из пп.12-14, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1}, причем кодированная последовательность d содержит K0 битов из входной последовательности c и N-K0 битов четности из последовательности w четности, причем последовательность w четности представлена как w={w0, w1, w2, …, wN-K0-1}, причем K0 целое число и 0<K0≤K; причем матрица H, последовательность w четности и входная последовательность c удовлетворяют
Figure 00000001
,
где c=[c0, c1, c2, …,cK-1]T, w=[w0, w1, w2, …,wn-K0-1]T, и 0 является вектором столбца, в котором все элементы равны нулю.
16. Аппаратура по п.15, причем последовательность w четности имеет N+2Z-K битов и последовательность w четности представлена как w={w0, w1, w2, …, wN+2Z-K-1}.
17. Аппаратура по любому из пп.15 или 16, причем при кодировании входной последовательности c, используя матрицу H, элемент в последовательности w четности и элемент в кодированной последовательности d удовлетворяют
для k=K до N+2Z-1,
dk-2z=wk-K.
18. Аппаратура по любому из пп.12-17, причем Z является минимальным значением, которое удовлетворяет Kb×Z≥K, и Kb является одним из {6, 8, 9, 10}.
19. Аппаратура по п. 18, причем Kb удовлетворяет:
Figure 00000002
.
20. Аппаратура по любому из пп.12-19, причем Z является одним из 5, 10, 20, 40, 80, 160 и 320.
21. Аппаратура по любому из пп. 12-20, причем m≤42 и n≤52.
22. Аппаратура по любому из пп. 12-21, причем базовая матрица дополнительно содержит одну или более строк с ненулевыми элементами, причем индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j ненулевых элементов являются следующими:
i j Vi,j i j Vi,j i j Vi,j 4 0 0 15 0 0 28 1 0 1 136 10 73 2 126 11 157 11 99 5 110 14 0 25 0 38 0 5 0 0 16 1 0 29 0 0 1 131 9 79 4 154 5 142 11 111 39 0 7 141 12 143 30 2 0 11 64 26 0 5 35 15 0 17 1 0 7 51 6 0 0 5 24 9 134 5 124 11 109 40 0 7 99 12 18 31 1 0 9 45 27 0 13 20 11 148 18 0 0 41 0 16 0 6 18 32 0 0 7 1 0 7 86 5 20 5 45 28 0 12 122 7 148 19 0 0 42 0 11 96 1 158 33 2 0 13 78 10 154 7 88 17 0 29 0 10 13 8 0 0 20 1 0 43 0 1 65 4 148 34 0 0 12 87 11 104 12 19 18 0 30 0 13 78 9 1 0 21 0 0 44 0 8 97 8 17 35 1 0 10 51 13 33 5 157 11 85 31 0 11 6 19 0 22 1 0 45 0 10 0 0 2 4 36 0 0 1 17 32 0 2 63 6 156 23 0 0 7 82 7 20 3 75 46 0 20 0 5 158 37 10 0 11 0 0 33 0 13 144 7 7 24 1 0 47 0 9 4 2 69 38 1 0 13 2 9 87 5 93 21 0 34 0 11 19 12 1 0 25 0 0 48 0 3 113 5 65 39 0 0 11 48 35 0 7 24 22 0 26 2 0 12 138 13 0 0 7 100 49 0 1 112 12 13 40 2 0 8 102 13 7 10 36 13 26 36 0 13 143 23 0 27 0 0 50 0 14 1 0 6 32 41 1 0 6 138 37 0 5 2 11 57 11 55 13 27 51 0 24 0
23. Аппаратура по любому из пп.12-22, дополнительно содержащая по меньшей мере одну память, сконфигурированную для хранения базовой матрицы, одного или более коэффициентов Z подъема или одной или более матриц циклической перестановки.
24. Аппаратура по любому из пп.12-23, дополнительно содержащая по меньшей мере одну память, сконфигурированную для хранения параметров, ассоциированных с матрицей H.
25. Аппаратура по любому из пп.12-24, дополнительно содержащая приемопередатчик, сконфигурированный, чтобы принимать входную последовательность и передавать кодированную последовательность d.
26. Машиночитаемый носитель данных, хранящий инструкции, которые, когда выполняются компьютером, вынуждают компьютер выполнять процесс, который содержит получение входной последовательности c, причем входная последовательность содержит K битов, K ≥ 1; кодирование входной последовательности c, используя матрицу H, чтобы получить кодированную последовательность d, причем кодированная последовательность d содержит N битов, и N положительное целое число; и вывод кодированной последовательности d; причем матрица H определяется в соответствии с базовой матрицей и коэффициентом Z подъема; причем базовая матрица содержит m строк и n столбцов, и элементы в базовой матрице соответственно представлены их индексом i строки и индексом j столбца, причем 0≤i<m, 0≤j<n; причем элемент в базовой матрице является либо нулевым элементом, либо ненулевым элементом и ненулевой элемент в строке i и столбце j имеет значение Vi,j; причем каждый нулевой в базовой матрице соответствует матрице из всех нулей размером Z×Z в матрице H, и ненулевой элемент в строке i и столбце j в базовой матрице соответствует матрице hi,j циклической перестановки размером Z×Z в матрице H; причем матрица hi,j циклической перестановки равна единичной матрице Z×Z, которая сдвигается по кругу вправо Pi,j раз, причем Pi,j=mod(Vi,j, Z); и при этом базовая матрица содержит следующие ненулевые элементы, чьи индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j являются следующими:
i j Vi,j i j Vi,j 0 0 0 2 0 20 1 0 1 94 2 0 3 99 3 0 4 9 6 0 8 108 9 0 10 1 10 0 12 0 11 0 13 0 1 0 137 3 1 38 3 124 2 15 4 0 4 102 5 0 5 146 6 88 6 12 7 0 7 57 8 0 8 53 9 55 9 46 11 0 10 0 12 0 13 0
27. Машиночитаемый носитель данных по п.26, причем N равно 50×Z.
28. Машиночитаемый носитель данных по п.26 или 27, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1}, элемент ck (k = 0, 1, 2, …, K-1) во входной последовательности c и элемент dn (n = 0, 1, 2, …, N-1) в кодированной последовательности d удовлетворяют:
для k=2Z до K-1,
если ck не является битом заполнения, dk-2z=ck; и если ck является битом заполнения, ck=0, и dk-2Z является битом заполнения.
29. Машиночитаемый носитель данных по любому из пп.26-28, причем входная последовательность c представлена как c={c0, c1, c2, …, cK-1}, и кодированная последовательность d представлена как d={d0, d1, d2, …, dN-1}, причем кодированная последовательность d содержит K0 битов из входной последовательности c и N-K0 битов четности из последовательности w четности, причем последовательность w четности представлена как w={w0, w1, w2, …, wN-K0-1}, причем K0 целое число и 0<K0≤K; причем матрица H, последовательность w четности и входная последовательность c удовлетворяют
Figure 00000001
,
где c=[c0, c1, c2, …,cK-1]T, w=[w0, w1, w2, …,wn-K0-1]T, и 0 является вектором столбца, в котором все элементы равны нулю.
30. Машиночитаемый носитель данных по п.29, причем последовательность w четности имеет N+2Z-K битов и последовательность w четности представлена как w={w0, w1, w2, …, wN+2Z-K-1}, элемент в последовательности w четности и элемент в кодированной последовательности d удовлетворяют
для k=K до N+2Z-1,
dk-2z=wk-K.
31. Машиночитаемый носитель данных по любому из пп.26-30, причем Z является минимальным значением, которое удовлетворяет Kb×Z≥K, и Kb является одним из {6, 8, 9, 10}.
32. Машиночитаемый носитель данных по п.31, причем Kb удовлетворяет
Figure 00000002
.
33. Машиночитаемый носитель данных по любому из пп.26-32, причем Z является одним из 5, 10, 20, 40, 80, 160 и 320.
34. Машиночитаемый носитель данных по любому из пп. 26-33, причем m≤42 и n≤52.
35. Машиночитаемый носитель данных по любому из пп. 26-34, причем базовая матрица дополнительно содержит одну или более строк с ненулевыми элементами, причем индексы (i) строки, индексы (j) столбца и соответствующие значения Vi,j ненулевых элементов являются следующими:
i j Vi,j i j Vi,j i j Vi,j 4 0 0 15 0 0 28 1 0 1 136 10 73 2 126 11 157 11 99 5 110 14 0 25 0 38 0 5 0 0 16 1 0 29 0 0 1 131 9 79 4 154 5 142 11 111 39 0 7 141 12 143 30 2 0 11 64 26 0 5 35 15 0 17 1 0 7 51 6 0 0 5 24 9 134 5 124 11 109 40 0 7 99 12 18 31 1 0 9 45 27 0 13 20 11 148 18 0 0 41 0 16 0 6 18 32 0 0 7 1 0 7 86 5 20 5 45 28 0 12 122 7 148 19 0 0 42 0 11 96 1 158 33 2 0 13 78 10 154 7 88 17 0 29 0 10 13 8 0 0 20 1 0 43 0 1 65 4 148 34 0 0 12 87 11 104 12 19 18 0 30 0 13 78 9 1 0 21 0 0 44 0 8 97 8 17 35 1 0 10 51 13 33 5 157 11 85 31 0 11 6 19 0 22 1 0 45 0 10 0 0 2 4 36 0 0 1 17 32 0 2 63 6 156 23 0 0 7 82 7 20 3 75 46 0 20 0 5 158 37 10 0 11 0 0 33 0 13 144 7 7 24 1 0 47 0 9 4 2 69 38 1 0 13 2 9 87 5 93 21 0 34 0 11 19 12 1 0 25 0 0 48 0 3 113 5 65 39 0 0 11 48 35 0 7 24 22 0 26 2 0 12 138 13 0 0 7 100 49 0 1 112 12 13 40 2 0 8 102 13 7 10 36 13 26 36 0 13 143 23 0 27 0 0 50 0 14 1 0 6 32 41 1 0 6 138 37 0 5 2 11 57 11 55 13 27 51 0 24 0
36. Машиночитаемый носитель данных по любому из пп. 26-35, сконфигурированный для хранения базовой матрицы, одного или более коэффициентов Z подъема или одной или более матриц циклической перестановки.
37. Машиночитаемый носитель данных по любому из пп. 26-36, сконфигурированный для хранения параметров, ассоциированных с матрицей H.
RU2020102671A 2017-06-27 2018-04-12 Аппаратура, способ обработки информации и аппаратура связи RU2758968C2 (ru)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201710503056.2 2017-06-27
CN201710503056 2017-06-27
CN201710572364.0A CN109150197B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201710572364.0 2017-07-13
PCT/CN2018/082851 WO2019001090A1 (zh) 2017-06-27 2018-04-12 信息处理的方法、装置和通信设备

Publications (3)

Publication Number Publication Date
RU2020102671A true RU2020102671A (ru) 2021-07-27
RU2020102671A3 RU2020102671A3 (ru) 2021-09-07
RU2758968C2 RU2758968C2 (ru) 2021-11-03

Family

ID=64803188

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020102671A RU2758968C2 (ru) 2017-06-27 2018-04-12 Аппаратура, способ обработки информации и аппаратура связи

Country Status (12)

Country Link
US (4) US10771092B2 (ru)
EP (3) EP4376337A2 (ru)
JP (2) JP7143343B2 (ru)
KR (1) KR102276721B1 (ru)
CN (3) CN109327225B9 (ru)
AU (1) AU2018294981B2 (ru)
BR (2) BR112019027688A8 (ru)
CA (1) CA3068553A1 (ru)
ES (2) ES2970217T3 (ru)
MY (1) MY196344A (ru)
PL (1) PL3567731T3 (ru)
RU (1) RU2758968C2 (ru)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450243B1 (ko) 2017-02-06 2022-10-04 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN109327225B9 (zh) * 2017-06-27 2021-12-10 华为技术有限公司 信息处理的方法、装置和通信设备
CN112448724B (zh) * 2019-08-29 2023-07-07 华为技术有限公司 一种数据编码的方法及设备
CN110989921B (zh) * 2019-10-24 2023-05-26 西安艾可萨科技有限公司 可配置存储阵列系统及其控制方法、通信设备
CN113612573B (zh) * 2020-05-04 2022-10-11 华为技术有限公司 一种通信方法及装置
CN114257250A (zh) * 2020-09-25 2022-03-29 中兴通讯股份有限公司 Ldpc码编码方法、装置、网络设备和存储介质
WO2024040457A1 (en) * 2022-08-24 2024-02-29 Qualcomm Incorporated Low-density parity-check coding with applications for probabilistic amplitude shaping
WO2024065214A1 (en) * 2022-09-27 2024-04-04 Zte Corporation Methods and apparatus for information transmission

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ldpc符号用検査行列生成方法
ATE556491T1 (de) 2002-07-03 2012-05-15 Dtvg Licensing Inc Methode und verfahren für die speicherverwaltung in low density parity check (ldpc) decodern
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
KR100996029B1 (ko) 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
CN1973440A (zh) 2004-04-02 2007-05-30 北方电讯网络有限公司 Ldpc编码器、解码器、系统及方法
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
AU2005272268B2 (en) 2004-08-10 2008-07-31 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding a block low density parity check code
US7188297B2 (en) 2004-08-12 2007-03-06 Motorola, Inc. Method and apparatus for encoding and decoding data
EP1762021A1 (en) 2004-09-15 2007-03-14 Samsung Electronics Co., Ltd. Method and apparatus for encoding/decoding transmission information in mobile telecommunication system
CN100550655C (zh) * 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US7752520B2 (en) * 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
KR100913876B1 (ko) 2004-12-01 2009-08-26 삼성전자주식회사 저밀도 패리티 검사 부호의 생성 방법 및 장치
CN1845482B (zh) 2005-04-07 2011-05-11 华为技术有限公司 宽带码分多址系统下行信道编码打孔压缩装置和实现方法
US7774675B1 (en) * 2005-12-05 2010-08-10 Marvell International Ltd. LDPC codes and expansion method
US7493548B2 (en) * 2006-02-06 2009-02-17 Motorola, Inc Method and apparatus for encoding and decoding data
CN100546205C (zh) * 2006-04-29 2009-09-30 北京泰美世纪科技有限公司 构造低密度奇偶校验码的方法、译码方法及其传输系统
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
KR101364160B1 (ko) 2007-01-24 2014-02-17 퀄컴 인코포레이티드 가변 크기들의 패킷들의 ldpc 인코딩 및 디코딩
CN101431337A (zh) * 2007-11-09 2009-05-13 松下电器产业株式会社 提高编码并行度实现降低编码时延的方法
KR101445080B1 (ko) 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
CN101515839A (zh) 2008-02-22 2009-08-26 大唐移动通信设备有限公司 一种编码输出的方法、装置及其系统
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
US8103931B2 (en) 2008-08-27 2012-01-24 Mitsubishi Electric Research Laboratories, Inc. Method for constructing large-girth quasi-cyclic low-density parity-check codes
CN101686061A (zh) 2008-09-27 2010-03-31 松下电器产业株式会社 构造低密度奇偶校验码的方法及发送/接收装置和系统
CN101741396B (zh) 2008-11-19 2013-03-13 华为技术有限公司 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
CN101834613B (zh) 2009-03-09 2012-11-21 电信科学技术研究院 一种ldpc码的编码方法及编码器
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
CN102025441B (zh) * 2009-09-11 2013-07-31 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
KR101644656B1 (ko) * 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
CN102412842B (zh) * 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
US8627166B2 (en) * 2011-03-16 2014-01-07 Samsung Electronics Co., Ltd. LDPC code family for millimeter-wave band communications in a wireless network
CN102315911B (zh) 2011-09-29 2017-10-27 中兴通讯股份有限公司 一种低密度奇偶校验码编码方法及装置
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
WO2014127140A1 (en) 2013-02-13 2014-08-21 Qualcomm Incorporated Design for lifted ldpc codes having high parallelism, low error floor, and simple encoding principle
KR101752070B1 (ko) 2013-06-12 2017-06-28 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법
CN104518847B (zh) * 2013-09-29 2018-02-02 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
US9559722B1 (en) * 2013-10-21 2017-01-31 Marvell International Ltd. Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data
CN104868925B (zh) 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN104917536B (zh) 2014-03-11 2019-11-12 中兴通讯股份有限公司 一种支持低码率编码的方法及装置
CN104168030B (zh) 2014-07-14 2017-11-14 北京邮电大学 一种基于本原域循环群两个生成元的ldpc码构造方法
US9432052B2 (en) * 2014-09-18 2016-08-30 Broadcom Corporation Puncture-aware low density parity check (LDPC) decoding
US9692451B2 (en) 2014-09-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd Non-binary low density parity check (NB-LDPC) codes for communication systems
CN104333390B (zh) * 2014-11-26 2019-08-06 西安烽火电子科技有限责任公司 一种ldpc码的校验矩阵的构造方法与编码方法
US20160173132A1 (en) * 2014-12-10 2016-06-16 Alcatel-Lucent Usa Inc. Construction of Structured LDPC Convolutional Codes
US20160218750A1 (en) * 2015-01-23 2016-07-28 Empire Technology Development Llc Parity check code encoder
SG10201500905QA (en) 2015-02-05 2016-09-29 Nanyang Polytechnic LDPC Codes For Storage System
CN104821831B (zh) 2015-03-24 2019-03-05 东南大学 一种适用于高码率qc-ldpc码的双循环构造方法
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CN106685586B (zh) 2015-11-11 2020-02-14 华为技术有限公司 生成用于在信道中传输的低密度奇偶校验码的方法及设备
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
KR102131834B1 (ko) * 2016-09-30 2020-07-08 엘지전자 주식회사 Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
WO2018084735A1 (en) 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
CN108173621B (zh) 2016-12-07 2022-06-14 华为技术有限公司 数据传输的方法、发送设备、接收设备和通信系统
CN106849958B (zh) * 2016-12-29 2020-10-27 上海华为技术有限公司 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统
US10581457B2 (en) 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
EP3571770B1 (en) * 2017-03-03 2024-02-21 Huawei Technologies Co., Ltd. High-rate long ldpc codes
CN109314527B (zh) * 2017-05-05 2021-10-26 联发科技股份有限公司 Qc-ldpc编码方法、装置及非暂时性计算机可读介质
CN110535474B (zh) * 2017-05-05 2023-06-06 华为技术有限公司 信息处理的方法、通信装置
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN109327225B9 (zh) * 2017-06-27 2021-12-10 华为技术有限公司 信息处理的方法、装置和通信设备

Also Published As

Publication number Publication date
AU2018294981A1 (en) 2020-01-30
CN109327225B (zh) 2019-09-03
EP4064573A1 (en) 2022-09-28
KR20200013794A (ko) 2020-02-07
CN109327225A (zh) 2019-02-12
US20200052720A1 (en) 2020-02-13
MY196344A (en) 2023-03-24
EP3567731A1 (en) 2019-11-13
RU2758968C2 (ru) 2021-11-03
US20210058095A1 (en) 2021-02-25
EP4064573B1 (en) 2023-12-27
US20230361787A1 (en) 2023-11-09
JP7143343B2 (ja) 2022-09-28
JP2022179504A (ja) 2022-12-02
US10771092B2 (en) 2020-09-08
EP3567731A4 (en) 2020-07-01
CN109150197A (zh) 2019-01-04
RU2020102671A3 (ru) 2021-09-07
US11671116B2 (en) 2023-06-06
BR112019027876A2 (pt) 2020-07-07
US11277153B2 (en) 2022-03-15
KR102276721B1 (ko) 2021-07-12
EP3567731B1 (en) 2022-01-12
EP4376337A2 (en) 2024-05-29
CN109150197B (zh) 2024-05-14
BR112019027688A8 (pt) 2020-09-29
CN109327225B9 (zh) 2021-12-10
ES2970217T3 (es) 2024-05-27
AU2018294981B2 (en) 2020-10-22
JP7471360B2 (ja) 2024-04-19
PL3567731T3 (pl) 2022-02-28
JP2020526111A (ja) 2020-08-27
CN111066253A (zh) 2020-04-24
ES2907089T3 (es) 2022-04-21
CA3068553A1 (en) 2019-01-03
US20220231705A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
RU2020102671A (ru) Аппаратура, способ обработки информации и аппаратура связи
RU2716739C1 (ru) Способ, аппаратура и устройство полярного кодирования
US11265018B2 (en) Method and device for transmitting data
RU2740151C1 (ru) Способ обработки информации и устройство связи
CN108400838B (zh) 数据处理方法及设备
EP2495879B1 (en) Channel coding method of variable length information using a (32, 11) block code
JP4672016B2 (ja) 低密度パリティ検査行列を用いた符号化及び復号化方法
KR101366284B1 (ko) 골레이 부호를 이용한 블록 부호 생성 방법, 데이터 부호화방법 및 데이터 부호화 장치
RU2019124482A (ru) Способ обработки информации, устройство и система связи
TW201334425A (zh) 可變大小之封包的低密度同位檢查編碼與解碼
JP2014528669A (ja) 通信/放送システムにおけるデータの送受信装置及びその方法
CN111416625B (zh) 信息处理的方法和通信装置
JPWO2014122772A1 (ja) 送信機および受信機、並びに符号化率可変方法
RU2743857C1 (ru) Способ и оборудование проектирования для квазициклического разреженного контроля по четности
KR20070116904A (ko) 에러 정정 부호화 장치
KR20080074858A (ko) 데이터를 복호화 및 부호화하는 방법 및 장치
JP4847628B2 (ja) 線形ブロック符号に基づいて符号化する方法及び装置
CN107733440B (zh) 多边类型结构化ldpc处理方法及装置
JP2019525630A (ja) 分極化符号のレートマッチング方法および装置
KR102382491B1 (ko) 시퀀스 결정을 위한 방법 및 장치, 디바이스 및 저장 매체
US11791931B2 (en) Channel coding method of variable length information using block code
CN113039727A (zh) 反馈码本的方法、终端设备和网络设备
KR101425506B1 (ko) 보완적인 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치
WO2018141292A1 (zh) 数据处理方法及设备
KR102424942B1 (ko) 통신 시스템을 위한 채널 코딩 방법 및 이를 이용한 장치