KR102194029B1 - 정보 프로세싱 방법 및 통신 장치 - Google Patents
정보 프로세싱 방법 및 통신 장치 Download PDFInfo
- Publication number
- KR102194029B1 KR102194029B1 KR1020197027252A KR20197027252A KR102194029B1 KR 102194029 B1 KR102194029 B1 KR 102194029B1 KR 1020197027252 A KR1020197027252 A KR 1020197027252A KR 20197027252 A KR20197027252 A KR 20197027252A KR 102194029 B1 KR102194029 B1 KR 102194029B1
- Authority
- KR
- South Korea
- Prior art keywords
- matrix
- basis
- rows
- column
- row
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
본 출원은 인코딩 방법, 장치, 통신 디바이스, 및 통신 시스템을 개시한다. 본 방법은: 저밀도 패리티 체크(LDPC) 행렬을 사용하여 입력 비트 시퀀스를 인코딩하는 단계를 포함하고, 여기서 LDPC 행렬은 기저 그래프에 기초하여 획득되고, 기저 그래프는 부분 행렬들 A, B, C, D, 및 E를 포함하고, 여기서 부분 행렬 A는 m A 개의 행 및 n A 개의 열을 포함하는 행렬이고, m A 및 n A 는 양의 정수들이며, 4 ≤ m A ≤ 7이고, n A = 10이며; 부분 행렬 B는 m A 개의 행 및 m A 개의 열을 포함하는 행렬이고, 부분 행렬 B는 가중치가 3인 열 및 이중 대각 구조를 갖는 부분 행렬 B'을 포함하며; 부분 행렬 D는 행렬 F에서의 m D 개의 행을 포함하고, 행렬 F는 m F 개의 행 및 (m A + n A )개의 열을 포함하는 행렬이며, m D 및 m F 는 양의 정수들이고, 0≤ m D ≤ m F 이며, 35≤ m F ≤ 38이고; 부분 행렬 C는 m A 개의 행 및 m D 개의 열을 포함하는 올 제로 행렬이며; 부분 행렬 E는 m D 개의 행 및 m D 개의 열을 포함하는 단위 행렬이다. 본 출원에서의 인코딩 방법, 장치, 통신 디바이스, 및 통신 시스템은 다양한 길이들의 정보 비트 시퀀스들을 인코딩하기 위한 요구사항을 지원할 수 있다.
Description
본 출원의 실시예들은 통신 분야, 특히 정보 프로세싱 방법 및 통신 장치에 관한 것이다.
저밀도 패리티 체크(low density parity check, LDPC) 코드는 희소 체크 행렬(sparse check matrix)을 포함한 일종의 선형 블록 코드(linear block code)이며, 유연한 구조 및 낮은 디코딩 복잡도를 특징으로 한다. LDPC 코드를 디코딩하는 것이 부분 병렬 반복 디코딩 알고리즘(partially parallel iterative decoding algorithm)을 사용하기 때문에, LDPC 코드는 종래의 터보 코드보다 높은 스루풋을 갖는다. LDPC 코드는, 채널 전송 신뢰성 및 전력 이용률을 증가시키기 위해, 통신 시스템에서 에러 정정 코드로서 사용될 수 있다. LDPC 코드는 우주 통신, 광섬유 통신, 개인 통신 시스템, ADSL, 자기 기록 디바이스, 및 이와 유사한 것에 추가로 널리 적용될 수 있다. LDPC 코드 스킴은 5세대 모바일 통신 시스템들에서 채널 코딩 스킴들 중 하나로서 현재 간주되어 왔다.
실제 응용들에서 상이한 특수한 구조들을 특징으로 하는 LDPC 행렬들이 사용될 수 있다. 특수한 구조를 갖는 LDPC 행렬 H는 준순환(quasi cycle, QC) 구조를 갖는 LDPC 기저 행렬(base matrix)을 확장함으로써 획득될 수 있다.
일반적으로, 인코딩될 정보 비트 시퀀스들의 길이들은 수십 비트부터 수백 비트까지 걸쳐 있고, 통신 시스템에 의해 요구되는 코드 레이트들(code rates)이 또한 유연하게 가변적이다. 시스템의 코드 레이트 요구사항들을 충족시키기 위해 다양한 길이들의 정보 비트 시퀀스들에 대한 인코딩을 어떻게 지원할지는 해결될 필요가 있는 문제가 된다.
본 출원의 실시예들은 다양한 길이들의 정보 비트 시퀀스들의 인코딩 및 디코딩을 지원하고 통신 시스템의 유연한 코드 길이 및 코드 레이트 요구사항들을 충족시키기 위한 정보 프로세싱 방법, 통신 장치, 및 통신 시스템을 제공한다.
제1 양태에 따르면, 인코딩 방법 및 인코더가 제공된다. 인코더는 저밀도 패리티 체크(LDPC) 행렬을 사용하여 입력 시퀀스를 인코딩한다.
제2 양태에 따르면, 디코딩 방법 및 디코더가 제공된다. 디코더는 저밀도 패리티 체크(LDPC) 행렬을 사용하여 입력 시퀀스를 디코딩한다.
제1 양태 또는 제2 양태의 제1 구현에서, LDPC 행렬은 기저 그래프(base graph)에 기초하여 획득되고, 기저 그래프는 부분 행렬(submatrix) A, 부분 행렬 B, 부분 행렬 C, 부분 행렬 D, 및 부분 행렬 E를 포함하고, 여기서
부분 행렬 A는 m A 개의 행 및 n A 개의 열을 포함하는 행렬이고, m A 및 n A 는 양의 정수들이며, 4 ≤ m A ≤ 7이고, n A = 10이며;
부분 행렬 B는 m A 개의 행 및 m A 개의 열을 포함하는 행렬이고, 부분 행렬 B는 가중치가 3인 열 및 이중 대각 구조(bi-diagonal structure)를 갖는 부분 행렬 B'을 포함하며;
부분 행렬 D는 행렬 F에서의 m D 개의 행을 포함하고, 행렬 F는 m F 개의 행 및 (m A +n A )개의 열을 포함하는 행렬이며, m D 및 m F 는 양의 정수들이고, 0≤ m D ≤ m F 이며, 35≤ m F ≤ 38이고;
부분 행렬 C는 m A 개의 행 및 m D 개의 열을 포함하는 올 제로 행렬(all zero matrix)이며;
부분 행렬 E는 m D 개의 행 및 m D 개의 열을 포함하는 단위 행렬(identity matrix)이다.
전술한 구현에 기초하여, 가능한 구현에서, 기저 그래프에서 마지막 10개의 행 중의 임의의 2개의 인접한 행은 상호 직교한다(mutually orthogonal).
전술한 구현들에 기초하여, 가능한 구현에서, 기저 그래프에서 마지막 10개의 행은 적어도 5개의 그룹을 포함하고, 적어도 5개의 그룹 각각은 적어도 2개의 행을 포함하며, 적어도 2개의 행은 상호 직교한다.
전술한 구현들 중 임의의 것에 기초하여, 가능한 구현에서, 행렬 F에서, 9개의 행의 가중치들은 3이고, 1개의 행의 가중치는 2이다.
한 설계에서, 행렬 F에서, 1개의 열의 가중치는 16이고, 1개의 열의 가중치는 18이며, 1개의 열의 가중치는 11이고, 2개의 열의 가중치들은 10이며, 1개의 열의 가중치는 9이고, 1개의 열의 가중치는 8이며, 1개의 열의 가중치는 7이고, 1개의 열의 가중치는 6이며, 2개의 열의 가중치들은 4이고, 1개의 열의 가중치는 3이며, 2개의 열의 가중치들은 2이다.
제1 구현에 기초하여, 다른 가능한 구현에서, 행렬 F에서 직교 구조를 갖는 행들의 행 개수(row count)는 10 이상이고, 행렬 F에서, 1개의 열의 가중치는 16이고, 1개의 열의 가중치는 18이며, 1개의 열의 가중치는 11이고, 2개의 열의 가중치들은 10이며, 1개의 열의 가중치는 9이고, 1개의 열의 가중치는 8이며, 1개의 열의 가중치는 7이고, 1개의 열의 가중치는 6이며, 2개의 열의 가중치들은 4이고, 1개의 열의 가중치는 3이며, 2개의 열의 가중치들은 2이다.
다른 설계에서, 행렬 F에서, 9개의 행의 가중치들은 3이고, 1개의 행의 가중치는 2이다.
다른 설계에서, 행렬 F는 적어도 10개의 행을 포함하고, 적어도 10개의 행 중 임의의 2개의 인접한 행은 상호 직교한다.
다른 설계에서, 행렬 F는 적어도 5개의 그룹을 포함하고, 적어도 5개의 그룹 각각은 적어도 2개의 행을 포함하며, 적어도 2개의 행은 상호 직교한다. 임의로, 적어도 2개의 행은 연속적인 행들일 수 있다. 예를 들어, 적어도 10개의 행은 기저 그래프(30a)에서의 마지막 10개의 행일 수 있다.
전술한 구현들 중 임의의 것에서, m A > 4이면, 행렬 F에서의 m A 개의 열 이외의 열들의 가중치들은 0이다.
예를 들어, 행렬 F에서의 직교 구조를 갖는 10개의 행은, 예를 들어, 기저 그래프(30a)에서의 행 25 내지 행 34 및 열 0 내지 열 13을 포함하는 행렬 블록의 행들 또는 열들을 포함할 수 있고; 또는 행렬 F에서의 직교 구조를 갖는 10개의 행은, 예를 들어, 기저 그래프(30a)에서의 행 25 내지 행 34 및 열 0 내지 열 16을 포함하는 행렬 블록의 행들 또는 열들을 포함할 수 있다. 행렬 F에서, 행들이 서로 교환될(switched) 수 있고, 열들이 또한 서로 교환될 수 있다.
전술한 구현들에 기초하여, 기저 그래프(30a)의 기저 행렬은, 예를 들어, 기저 행렬들(30b-1, 30b-2, 30b-3, 30b-4, 30b-5, 30b-6, 30b-7, 및 30b-8) 중 임의의 것, 또는 기저 행렬들(30b-1, 30b-2, 30b-3, 30b-4, 30b-5, 30b-6, 30b-7, 및 30b-8) 중 임의의 것에 대해 행/열 치환(row/column permutation)을 수행함으로써 획득된 행렬일 수 있다.
전술한 구현들에 기초하여, 행렬 F의 시프트 행렬(shift matrix)은 30b-1 내지 30b-8 중 임의의 행렬에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-1 내지 30b-8 중 임의의 행렬에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-1 내지 30b-8 중 임의의 행렬에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-1 내지 30b-8 중 임의의 행렬에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
상이한 코드 블록 길이들을 지원하기 위해, LDPC 코드는 상이한 리프팅 팩터들 Z를 필요로 한다. 전술한 구현들에 기초하여, 가능한 구현에서, 상이한 리프팅 팩터들 Z에 기초하여, 상이한 리프팅 팩터들 Z에 대응하는 기저 행렬들이 사용된다. 예를 들어, Z = a × 2 j 이고, 여기서 a ∈ {2, 3, 5, 7, 9, 11, 13, 15}이다.
리프팅 팩터가 Z = 2 × 2 j (단, j = 0, 1, 2, 3, 4, 5, 6, 7)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-1에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-1에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-1에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-1에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-1에 도시된 행렬, 또는 30b-1에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 3 × 2 j (단, j = 0, 1, 2, 3, 4, 5, 6, 7)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-2에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-2에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-2에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-2에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-2에 도시된 행렬, 또는 30b-2에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 5 × 2 j (단, j = 0, 1, 2, 3, 4, 5, 6)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-3에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-3에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-3에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-3에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-3에 도시된 행렬, 또는 30b-3에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 7 × 2 j (단, j = 0, 1, 2, 3, 4, 5)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-4에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-4에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-4에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-4에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-4에 도시된 행렬, 또는 30b-4에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 9 × 2 j (단, j = 0, 1, 2, 3, 4, 5)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-5에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-5에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-5에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-5에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-5에 도시된 행렬, 또는 30b-5에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 11 × 2 j (단, j = 0, 1, 2, 3, 4, 5)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-6에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-6에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-6에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-6에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-6에 도시된 행렬, 또는 30b-6에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 13 × 2 j (단, j = 0, 1, 2, 3, 4)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-7에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-7에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-7에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-7에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-7에 도시된 행렬, 또는 30b-7에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터가 Z = 15 × 2 j (단, j = 0, 1, 2, 3, 4)를 충족시키는 것이면, 행렬 F의 시프트 행렬은 30b-8에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-8에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-8에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-8에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-8에 도시된 행렬, 또는 30b-8에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
게다가, 임의로, 전술한 구현들에 기초하여, 리프팅 팩터들 Z에 대해, Z의 기저 행렬에서의 행 i 및 열 j에 있는 요소 P i,j =f(V i,j ,Z)는 전술한 세트들의 기저 행렬들에 따라 추가로 획득될 수 있으며, 여기서 V i,j 는 리프팅 팩터 Z가 속하는 세트의 기저 행렬에서의 행 i 및 열 j에 있는 요소이다.
예를 들어,
다른 가능한 구현에서, 기저 그래프 또는 기저 행렬은 내장된 펑처 비트들(built-in puncture bits)에 대응하는 적어도 하나의 열을 추가로 포함할 수 있다.
전술한 구현들에서, LDPC 행렬의 기저 그래프 및 기저 행렬은 블록 길이가 20 내지 2560 비트인 코드 블록들의 성능 요구사항들을 충족시킬 수 있다.
전술한 양태들 또는 그 양태들의 임의의 가능한 구현에 기초하여, 다른 가능한 구현에서, 본 방법은: 리프팅 팩터 Z를 결정하는 단계를 추가로 포함한다. 예를 들어, 리프팅 팩터 Z의 값은 입력 시퀀스의 길이 K에 따라 결정된다. 예를 들어, 입력 시퀀스의 길이가 K이면, 시스템에 정의된 복수의 리프팅 팩터들 중에서 10×Z≥K를 충족시키는 최소 값(minimum value)이 결정될 수 있다.
임의로, LDPC 행렬은 Z에 대응하는 기저 행렬에 기초하여, 또는 Z에 대응하는 시프트 행렬에 기초하여 획득될 수 있다.
송신단(transmit end)에 있는 통신 디바이스에 있어서, LDPC 행렬을 사용하여 입력 시퀀스를 인코딩하는 단계는:
리프팅 팩터 Z에 대응하는 LDPC 행렬을 사용하여 입력 시퀀스를 인코딩하는 단계; 또는 행렬 - 이 행렬은 리프팅 팩터 Z에 대응하는 LDPC 행렬에 대해 행/열 치환을 수행함으로써 획득됨 - 을 사용하여 입력 시퀀스를 인코딩하는 단계를 포함한다. 본 출원에서, 행/열 치환은 행 치환, 열 치환, 또는 행 치환 및 열 치환을 지칭한다.
수신단(receive end)에 있는 통신 디바이스에 있어서, LDPC 행렬을 사용하여 입력 시퀀스를 디코딩하는 단계는:
리프팅 팩터 Z에 대응하는 LDPC 행렬을 사용하여 입력 시퀀스를 디코딩하는 단계; 또는 리프팅 팩터 Z에 대응하는 LDPC 행렬에 대해 행/열 치환을 수행하고, 리프팅 팩터 Z에 대응하는 LDPC 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬을 사용하여 입력 시퀀스를 디코딩하는 단계를 포함한다. 본 출원에서, 행/열 치환은 행 치환, 열 치환, 또는 행 치환 및 열 치환을 지칭한다.
가능한 구현에서, LDPC 행렬은 메모리에 저장될 수 있고, 입력 시퀀스는 LDPC 행렬을 사용하여 인코딩되며; 또는 인코딩에 사용될 수 있는 LDPC 행렬은 LDPC 행렬에 기초하여 치환(행/열 치환) 또는 리프팅(lifting)을 수행함으로써 획득된다.
다른 가능한 구현에서, 파라미터들은 메모리에 저장될 수 있고, 입력 시퀀스가 LDPC 행렬에 기초하여 인코딩 또는 디코딩될 수 있도록, 인코딩 또는 디코딩에 사용되는 LDPC 행렬은 파라미터들에 따라 획득될 수 있다. 파라미터들은: 기저 그래프, 기저 행렬, 기저 그래프 또는 기저 행렬에 대해 행/열 치환을 수행함으로써 획득된 치환된 행렬(permutated matrix), 기저 그래프 또는 기저 행렬에 기초한 리프팅된 행렬(lifted matrix), 기저 행렬에서의 영이 아닌 요소의 시프트 값, 또는 LDPC 행렬을 획득하는 것에 관련된 임의의 파라미터 중 적어도 하나를 포함한다.
또 다른 가능한 구현에서, LDPC 행렬의 기저 행렬은 메모리에 저장될 수 있다.
또 다른 가능한 구현에서, LDPC 행렬의 기저 그래프는 메모리에 저장되고, LDPC 행렬의 기저 행렬에서의 영이 아닌 요소들의 시프트 값들은 메모리에 저장될 수 있다.
전술한 가능한 구현들에 기초하여, 가능한 설계에서, LDPC 인코딩 또는 디코딩에 사용되는 기저 그래프 및 기저 행렬 중 적어도 하나는 LDPC 행렬의 기저 그래프 및 기저 행렬들 중 적어도 하나에 대해 행 치환, 열 치환, 또는 행 치환 및 열 치환을 수행함으로써 획득된다.
제3 양태에 따르면, 통신 장치가 제공된다. 통신 장치는 전술한 방법 설계들을 수행하도록 구성된 대응하는 모듈들을 포함할 수 있다. 모듈들은 소프트웨어 및/또는 하드웨어일 수 있다.
가능한 설계에서, 제3 양태에서 제공되는 통신 장치는 프로세서 및 트랜시버 컴포넌트를 포함하고, 프로세서 및 트랜시버 컴포넌트는 전술한 인코딩 또는 디코딩 방법에서의 기능들을 구현하도록 구성될 수 있다. 이 설계에서, 통신 장치가 단말, 기지국, 또는 다른 네트워크 디바이스이면, 통신 장치의 트랜시버 컴포넌트는 트랜시버일 수 있다. 통신 장치가 기저대역 칩 또는 기저대역 프로세싱 보드이면, 통신 장치의 트랜시버 컴포넌트는 기저대역 칩 또는 기저대역 프로세싱 보드의 입/출력 회로일 수 있고, 입/출력 신호를 수신/송신하도록 구성된다. 통신 장치는 데이터 및/또는 명령어를 저장하도록 구성된 메모리를 임의로 포함할 수 있다.
일 구현에서, 프로세서는 전술한 제1 양태에 따른 인코더 및 결정 유닛을 포함할 수 있다. 결정 유닛은 입력 시퀀스를 인코딩하는 데 요구된 리프팅 팩터 Z를 결정하도록 구성된다. 인코더는 리프팅 팩터 Z에 대응하는 LDPC 행렬을 사용하여 입력 시퀀스를 인코딩하도록 구성된다.
다른 구현에서, 프로세서는 전술한 제2 양태에 따른 디코더 및 획득 유닛을 포함할 수 있다. 획득 유닛은 LDPC 코드의 소프트 값들 및 리프팅 팩터 Z를 획득하도록 구성된다. 디코더는, 정보 비트 시퀀스를 획득하기 위해, 리프팅 팩터 Z에 대응하는 기저 행렬 HB에 기초하여 LDPC 코드의 소프트 값들을 디코딩하도록 구성된다.
제4 양태에 따르면, 통신 장치가 제공된다. 통신 장치는 하나 이상의 프로세서를 포함한다.
가능한 설계에서, 하나 이상의 프로세서는 제1 양태에서의 인코더의 기능을 구현할 수 있다. 다른 가능한 설계에서, 제1 양태에서의 인코더는 프로세서의 일부일 수 있다. 제1 양태에서의 인코더의 기능에 부가하여, 프로세서는 다른 기능들을 추가로 구현할 수 있다.
가능한 설계에서, 하나 이상의 프로세서는 제2 양태에서의 디코더의 기능을 구현할 수 있다. 다른 가능한 설계에서, 제2 양태에서의 디코더는 프로세서의 일부일 수 있다.
임의로, 통신 장치는 트랜시버 및 안테나를 추가로 포함할 수 있다.
임의로, 통신 장치는 전송 블록 CRC를 생성하도록 구성된 컴포넌트, 코드 블록 세그먼트화 및 CRC 추가(CRC attachment)에 사용되는 컴포넌트, 인터리빙(interleaving)에 사용되는 인터리버(interleaver), 변조 프로세싱에 사용되는 변조기, 또는 이와 유사한 것을 추가로 포함할 수 있다.
임의로, 통신 장치는 복조 동작에 사용되는 복조기, 디인터리빙(deinterleaving)에 사용되는 디인터리버(deinterleaver), 디레이트 매칭(de-rate matching)에 사용되는 컴포넌트, 또는 이와 유사한 것을 추가로 포함할 수 있다. 컴포넌트들의 기능들은 하나 이상의 프로세서를 사용하여 구현될 수 있다.
가능한 설계에서, 컴포넌트들의 기능들은 하나 이상의 프로세서를 사용하여 구현될 수 있다.
도 1은 LDPC 코드 스킴에서 LDPC 코드의 기저 그래프 및 기저 행렬, 및 기저 행렬의 순환 치환 행렬들(circular permutation matrices)의 개략 다이어그램이다;
도 2는 LDPC 코드의 기저 그래프의 개략 구조 다이어그램이다;
도 3a는 본 출원의 일 실시예에 따른 LDPC 코드의 기저 그래프의 개략 다이어그램이다;
도 3ba 내지 도 3bh는 도 3a에 도시된 기저 그래프의 기저 행렬들의 개략 다이어그램들을 도시하고 있다;
도 4는 본 출원의 일 실시예에 따른 개략 성능 다이어그램이다;
도 5는 본 출원의 일 실시예에 따른 정보 프로세싱 장치의 개략 구조 다이어그램이다;
도 6은 본 출원의 일 실시예에 따른 통신 시스템의 개략 다이어그램이다.
도 2는 LDPC 코드의 기저 그래프의 개략 구조 다이어그램이다;
도 3a는 본 출원의 일 실시예에 따른 LDPC 코드의 기저 그래프의 개략 다이어그램이다;
도 3ba 내지 도 3bh는 도 3a에 도시된 기저 그래프의 기저 행렬들의 개략 다이어그램들을 도시하고 있다;
도 4는 본 출원의 일 실시예에 따른 개략 성능 다이어그램이다;
도 5는 본 출원의 일 실시예에 따른 정보 프로세싱 장치의 개략 구조 다이어그램이다;
도 6은 본 출원의 일 실시예에 따른 통신 시스템의 개략 다이어그램이다.
이해를 용이하게 하기 위해, 본 출원에서의 일부 용어들이 아래에 설명된다.
본 출원에서, 용어들 "네트워크"와 "시스템"이 보통 상호교환되고, 용어들 "장치"와 "디바이스"가 또한 보통 상호교환된다. 그렇지만, 본 기술분야의 통상의 기술자는 그들의 의미들을 이해할 수 있다. "통신 장치"는 (기저대역 칩, 또는 디지털 신호 프로세싱 칩, 또는 범용 칩과 같은) 칩, 단말, 기지국, 또는 다른 네트워크 디바이스일 수 있다. 단말은 통신 기능을 갖는 디바이스이다. 단말은 핸드헬드 디바이스, 차량내 디바이스(in-vehicle device), 웨어러블 디바이스, 및 무선 통신 기능을 갖는 컴퓨팅 디바이스, 또는 무선 모뎀에 접속된 다른 프로세싱 디바이스, 또는 이와 유사한 것을 포함할 수 있다. 단말은 상이한 네트워크들에서, 예를 들어, 사용자 장비, 이동국, 사용자 유닛, 스테이션, 셀룰러 폰, 개인 휴대 정보 단말(personal digital assistant), 무선 모뎀, 무선 통신 디바이스, 핸드헬드 디바이스, 랩톱 컴퓨터, 코드리스 전화기 세트(cordless telephone set), 및 무선 로컬 루프 스테이션(wireless local loop station)이라는 상이한 이름들을 갖는다. 설명의 용이함을 위해, 본 출원에서, 디바이스들은 줄여서 단말이라고 지칭된다. 기지국 디바이스라고도 지칭되는, 기지국(base station, BS)은 무선 통신 기능을 제공하기 위해 라디오 액세스 네트워크에 설치된(deployed) 디바이스이다. 상이한 라디오 액세스 시스템들에서, 기지국의 이름들이 상이할 수 있다. 예를 들어, 유니버설 모바일 원격통신 시스템(Universal Mobile Telecommunication System, UMTS) 네트워크에서의 기지국은 노드 B(NodeB)라고 지칭되고, LTE 네트워크에서의 기지국은 진화된 노드 B(evolved NodeB, eNB, 또는 eNodeB)라고 지칭되며, 뉴 라디오(new radio, NR) 네트워크에서의 기지국은 전송 수신 포인트(transmission reception point, TRP) 또는 차세대 노드 B(generation nodeB, gNB)라고 지칭되고, 또는 다양한 다른 네트워크들에서의 기지국은 다른 이름들로 또한 지칭될 수 있다. 본 출원은 그것으로 제한되지 않는다.
이하는 본 출원의 실시예들에서의 기술적 해결책들을 본 출원의 실시예들에서의 첨부 도면들을 참조하여 설명한다.
보통, LDPC 코드는 패리티 체크 행렬(H)을 사용하여 정의될 수 있다. LDPC 코드에 대한 패리티 체크 행렬(H)은 기저 그래프(base graph) 및 시프트 값들(shift values)을 사용하여 획득될 수 있다. 보통, 기저 그래프는 m×n 행렬 요소들(entry)을 포함할 수 있다. 기저 그래프는 m개의 행 및 n개의 열을 포함하는 행렬을 사용하여 표현될 수 있다. 각각의 행렬 요소의 값은 0 또는 1 중 어느 하나이다. 값이 0인 요소는 때때로 영 요소라고도 지칭되며, Z×Z 크기의 올 제로 행렬(zero matrix)로 대체될 수 있다. 값이 1 인 요소는 때때로 영이 아닌 요소라고도 지칭되며, Z×Z 크기의 순환 치환 행렬(circulant permutation matrix)로 대체될 수 있다. 즉, 각각의 행렬 요소는 올 제로 행렬 또는 순환 치환 행렬을 나타낸다. 도 1은 m=4이고 n=20이며 QC 구조를 갖는 LDPC 코드의 기저 그래프의 예(10a)를 도시하고 있다. 본 명세서에서, 기저 그래프 및 행렬의 행 인덱스들 및 열 인덱스들 모두가 0부터 시작하여 번호가 매겨짐에 유의해야 한다. 이것은 이해의 용이함을 위한 것에 불과하다. 행 인덱스들 및 열 인덱스들이 대안적으로 1부터 시작하여 번호가 매겨질 수 있고, 대응하는 행 인덱스들 및 열 인덱스들이 본 명세서에서 보여진 행 인덱스들 및 열 인덱스들에 기초하여 1씩 증가된다는 점이 이해될 수 있다.
기저 그래프에서의 행 i 및 열 j에 있는 요소의 값이 1이면, 이는 시프트 값 P i,j 를 할당받는다. P i,j 는 0 이상의 정수이고, 이는 행 i 및 열 j에 있는 1의 요소(영이 아닌 요소)가 P i,j 에 대응하는 Z×Z 크기의 순환 치환 행렬로 대체될 수 있음을 나타낸다. 순환 치환 행렬은 Z×Z 크기의 단위 행렬을 우측으로 P i,j 번 순환 시프트시킴으로써 획득될 수 있다. LDPC 코드의 패리티 체크 행렬이 획득될 수 있도록, 기저 그래프에서, 값이 0인 각각의 요소는 Z×Z 크기의 올 제로 행렬로 대체되고, 값이 1인 각각의 요소는 요소의 시프트 값에 대응하는 Z×Z 크기의 순환 치환 행렬로 대체됨을 알 수 있다. 기저 그래프는 시프트 값들의 위치들을 나타내는 데 사용될 수 있고, 기저 그래프에서의 각각의 영이 아닌 요소는 시프트 값에 대응한다. Z는 양의 정수이고, 리프팅(lifting) 팩터라고도 지칭될 수 있으며, 때때로 리프팅 크기(lifting size), 리프팅 팩터(lifting factor), 또는 이와 유사한 것이라고도 지칭될 수 있다. Z는 시스템에 의해 지원되는 코드 블록 크기 및 정보 데이터의 크기에 따라 결정될 수 있다. 패리티 체크 행렬 H가 (m×Z)×(n×Z)의 크기를 갖는다는 것을 알 수 있다. 예를 들어, 리프팅 팩터 Z = 4이면, 각각의 영 요소는 4×4 올 제로 행렬(11a)로 대체된다. P 2,3 =2이면, 행 2 및 열 3에 있는 영이 아닌 요소는 4×4 순환 치환 행렬(11d)로 대체된다. 행렬은 4×4 단위 행렬(11b)를 우측으로 두 번 순환 시프트시킴으로써 획득된다. P 2,4 =0이면, 행 2 및 열 4에 있는 영이 아닌 요소는 단위 행렬(11b)로 대체된다. 단지 예들이 본 명세서에 설명되고, 이 예들이 제한을 구성하지 않는다는 점에 유의해야 한다.
Pi,j 의 값은 리프팅 팩터 Z에 의존할 수 있다. 따라서, 기저 그래프의 행 i 및 열 j에 있는 1의 요소(영이 아닌 요소)에 대해, Pi,j 는 상이한 리프팅 팩터들 Z에 대해 상이할 수 있다. 구현의 용이함을 위해, 보통, m×n 기저 행렬(base matrix)이 시스템에 정의된다. 기저 행렬에서의 각각의 요소는 기저 그래프에서의 각각의 요소와 일대일 대응관계에 있다. 기저 그래프에서의 영 요소는 기저 행렬에서 동일한 위치를 가지며, 이 요소는 -1로 표시된다. 기저 그래프에서의 행 i 및 열 j에 있는 1로 표시된 영이 아닌 요소는 기저 행렬에서 동일한 위치를 가지며, 영이 아닌 요소는 값 Vi,j 로 표시되고, 여기서 Vi,j 는 미리 설정된 또는 특정의 리프팅 팩터 Z에 대해 정의된 시프트 값, 예를 들어, 리프팅 팩터 Z가 속하는 세트에서의 최대 리프팅 팩터 Zmax에 대한 시프트 값일 수 있다. 이러한 방식으로,Z가 속하는 세트에서의 최대 리프팅 팩터 Zmax가 사용될 때 Vi,j 는 행 i 및 열 j에 있는 영이 아닌 요소의 시프트 값일 수 있다. 본 출원의 이 실시예에서, 기저 행렬은 때때로 기저 그래프의 행렬의 시프트 행렬이라고도 지칭된다.
P i,j 는 V i,j 및 Z에 기초하여 획득될 수 있다. 예를 들어, 이는 P i,j =f(V i,j ,Z)로서 표현될 수 있으며, 여기서 f(V i,j ,Z)는 V i,j 및 Z를 파라미터들로서 사용하는 함수이다. 예를 들어,
도 1에 도시된 바와 같이, 10b는 기저 그래프(10a)에 대응하는 기저 행렬이다.
보통, LDPC 코드의 기저 그래프 또는 기저 행렬은 내장된 펑처 비트들(built-in puncture bits)에 대응하는 p개의 열을 포함할 수 있으며, 여기서 p는 0 내지 2의 정수일 수 있다. 이 열들이 인코딩에서 사용될 수 있지만, 내장된 펑처 비트들에 대응하는 시스템 비트들(systematic bits)은 송신되지 않는다. LDPC 코드의 기저 행렬의 코드 레이트는 R=(n-m)/(n-p)를 충족시킨다. 4개의 행 및 20개의 열을 포함하는 기저 행렬(4x20)의 경우, 내장된 펑처 비트들에 대응하는 2개의 열이 있으면, 코드 레이트는 (20-4)/(20-2)=8/9이다.
무선 통신 시스템에서 사용되는 LDPC 코드의 경우, LDPC 코드의 기저 그래프의 행렬은 m×n의 크기를 가지며, 기저 그래프는 5개의 부분 행렬: A, B, C, D, 및 E를 포함할 수 있다. 행렬의 가중치는 영이 아닌 요소들의 수에 의해 결정되고, 행의 행 가중치(행 가중치)는 행에 있는 영이 아닌 요소들의 수를 지칭하며, 열의 열 가중치(열 가중치)는 열에 있는 영이 아닌 요소들의 수를 지칭한다.
도 2에 200으로 도시된 바와 같이:부분 행렬 A는 m A 개의 행 및 n A 개의 열을 포함하는 행렬이고, 부분 행렬 A는 m A × n A 의 크기를 갖는다. 각각의 열은 LDPC 코드에서의 Z개의 시스템 비트에 대응하고, 시스템 비트는 때때로 정보 비트라고 지칭된다.
부분 행렬 B는 m A 개의 행 및 m A 개의 열의 정방 행렬이고, 부분 행렬 B는 m A ×m A 의 크기를 갖는다. 각각의 열은 LDPC 코드에서의 Z개의 패리티 비트에 대응한다. 도 2의 20a로 도시된 바와 같이, 부분 행렬 B는 이중 대각 구조를 갖는 부분 행렬 B', 및 가중치가 3인 행렬 열(줄여서, 가중치-3 열)을 포함하고, 가중치-3 열은 부분 행렬 B'의 좌측에 위치될 수 있다. 부분 행렬 B는 열 가중치들이 1인 하나 이상의 행렬 열(줄여서, 가중치-1 열)을 추가로 포함할 수 있다. 예를 들어, 가능한 구현은 도 2에서 20b 또는 20c로 도시되어 있다.
일반적으로, 부분 행렬 A 및 부분 행렬 B에 기초하여 생성된 행렬은, 높은 코드 레이트의 인코딩을 지원하는 데 사용될 수 있는, 코어 행렬(core matrix)이다.
계속하여 도 2에서, 부분 행렬 C는 올 제로 행렬이고, 부분 행렬 C는 m A ×m D 의 크기를 갖는다. 부분 행렬 E는 단위 행렬이고, 부분 행렬 E는 m D ×m D 의 크기를 갖는다.
부분 행렬 D는 m D ×(n A + m A )의 크기를 가지며, 부분 행렬 D는 낮은 코드 레이트를 갖는 패리티 비트들을 생성하는 데 사용될 수 있다.
부분 행렬 C가 올 제로 행렬이고 부분 행렬 E가 단위 행렬이기 때문에, 기저 그래프가 수학적 정의 관점에서 위에서 설명되었음이 이해될 수 있다. 따라서, 가능한 구현에서, 부분 행렬 A 및 부분 행렬 B를 포함하는 행렬, 또는 부분 행렬 A, 부분 행렬 B, 및 부분 행렬 D를 포함하는 행렬은 인코딩 또는 디코딩에서 행렬의 기저 그래프를 나타내는 데 사용될 수 있다.
부분 행렬 C 및 부분 행렬 E의 구조들이 상대적으로 고정되어 있기 때문에, 부분 행렬 A, 부분 행렬 B, 및 부분 행렬 D의 구조들은 LDPC 코드의 인코딩 및 디코딩 성능에 영향을 미치는 결정 인자들(determining factors)이다.
랩터 유사 구조(raptor-like structure)를 갖는 LDPC 행렬이 인코딩에 사용될 때, 가능한 구현에서, 부분 행렬 A 및 부분 행렬 B를 포함하는 행렬의 일부, 즉 코어 행렬이 부분 행렬 B에 대응하는 하나 이상의 패리티 비트를 획득하기 위해 인코딩에 먼저 사용될 수 있다. 이어서, 전체 행렬이 부분 행렬 E에 대응하는 하나 이상의 패리티 비트를 획득하기 위해 인코딩에 사용된다. 부분 행렬 B가 이중 대각 구조 및 가중치-1 열을 갖는 부분 행렬 B'을 포함할 수 있기 때문이다. 따라서, 인코딩 동안, 이중 대각 구조에 대응하는 하나 이상의 패리티 비트가 먼저 획득될 수 있고, 이어서 가중치-1 열에 대응하는 하나 이상의 패리티 비트가 획득될 수 있다.
이하는 인코딩 방법의 예를 제공한다. 부분 행렬 A 및 부분 행렬 B를 포함하는 코어 행렬이 Hcore라고 가정하면, 행렬 Hcore-dual을 획득하기 위해, 가중치-1 열 및 가중치-1 열에서의 영이 아닌 요소가 위치되는 행이 Hcore로부터 제거된다. 패리티 비트들에 대응하는 Hcore-dual에서의 행렬 블록은 He=[He1 He2]에 의해 표현되고, 여기서 He1은 가중치-3 열이고, He2는 이중 대각 구조를 갖는다. LDPC 코드 행렬의 정의에 따르면, Hcore-dual[S Pe]T=0이고, 여기서 S는 입력 시퀀스이고 정보 비트를 포함하는 벡터이며, Pe는 패리티 비트들을 포함하는 벡터이고, [S Pe]T는 입력 시퀀스 S 및 Pe를 포함하는 전치 행렬(transposed matrix)을 나타낸다. 따라서, Hcore-dual에 대응하는 패리티 비트들은 입력 시퀀스 S 및 Hcore-dual에 따라 먼저 계산될 수 있다. 입력 시퀀스 S는 모든 정보 비트들을 포함한다. 이어서, 부분 행렬 B에서의 가중치-1 열에 대응하는 패리티 비트들은 Hcore-dual 및 입력 시퀀스 S에 대응하는 획득된 패리티 비트들에 따라 계산된다. 이 경우에, 부분 행렬 B에 대응하는 모든 패리티 비트들이 획득될 수 있다. 이어서, 입력 시퀀스 S 및 부분 행렬 B에 대응하는 획득된 패리티 비트들에 기초하여 부분 행렬 D를 사용하여 인코딩함으로써 부분 행렬 E에 대응하는 패리티 비트들이 획득된다. 이러한 방식으로, 모든 정보 비트들 및 모든 패리티 비트들이 획득된다. 이 비트들은 인코딩된 시퀀스, 즉 LDPC 코드워드(들)를 형성한다.
임의로, LDPC 인코딩은 단축(shortening) 및 펑처링(puncturing) 동작들을 추가로 포함할 수 있다. 단축된 비트들 및 펑처링된 비트들은 송신되지 않는다.
단축은 보통 정보 비트들의 마지막 비트부터 시작하여 수행되고, 상이한 방식들로 수행될 수 있다. 예를 들어, 단축된 비트들의 수가 s0인 경우, 입력 시퀀스 S'을 획득하기 위해, 입력 시퀀스 S에서의 마지막 s0개의 비트가, 0 또는 널(null) 또는 다른 값들로 설정되는 것과 같이, 알려진 비트들로 설정될 수 있고, 이어서 입력 시퀀스 S'은 LDPC 행렬을 사용하여 인코딩된다. 다른 예에 대해, 입력 시퀀스 S'을 획득하기 위해, 입력 시퀀스 S에서의 마지막 (s0 mod Z)개의 비트가 0 또는 널 또는 다른 값들로 설정되는 것과 같이, 알려진 비트들로 설정될 수 있고, LDPC 행렬 H'을 획득하기 위해 부분 행렬 A에서의 마지막 
개의 열이 삭제되며, 입력 시퀀스 S'이 LDPC 행렬 H'을 사용하여 인코딩되거나, 부분 행렬 A에서의 마지막 
개의 열이 입력 시퀀스 S'의 인코딩에 참여하지 않는다. 인코딩이 완료된 후에, 단축된 비트들은 송신되지 않는다.
펑처링은 내장된 펑처 비트들에 대응하는 하나 이상의 열, 또는 입력 시퀀스에서의 하나 이상의 패리티 비트에 대해 수행될 수 있다. 보통 하나 이상의 패리티 비트를 펑처링하는 것이 또한 패리티 비트들에서의 마지막 1개의 비트부터이다. 대안적으로, 패리티 비트(들)를 펑처링하는 것은 시스템에 미리 설정된 펑처링 패턴에 따라 수행될 수 있다. 가능한 구현에서, 입력 시퀀스가 먼저 인코딩되고, 이어서 펑처될 필요가 있는 비트들의 수 p에 기초하여, 패리티 비트들 중 마지막 p개의 비트(들)가 선택되거나, 또는 시스템에 미리 설정된 펑처링 패턴에 따라 p개의 비트(들)가 선택되며, 여기서 p개의 비트(들)는 송신되지 않는다. 다른 가능한 구현에서, 펑처링된 비트들에 대응하는 행렬의 p개의 열(들) 및 이 열들에 있는 영이 아닌 요소들이 위치되는 p개의 행이 결정될 수 있고, 이 행들 및 이 열들은 인코딩에 참여하지 않으며, 따라서 대응하는 패리티 비트들이 생성되지 않는다.
본 명세서에 설명된 인코딩 구현들이 단지 예들로서 사용된다는 점에 유의해야 한다. 다른 알려진 인코딩 구현들이 대안적으로 본 출원에서 제공되는 기저 그래프 및/또는 기저 행렬에 기초하여 사용될 수 있고, 인코딩 구현들이 본 출원에서 제한되지 않는다. 본 출원에서의 디코딩은 다양한 디코딩 방법들, 예를 들어, 최소 합(min-sum, MS) 디코딩 방법, 또는 신뢰 전파 디코딩(belief propagation decoding) 방법으로 수행될 수 있다. MS 디코딩 방법은 때때로 플러드 MS 디코딩(flood MS decoding) 방법이라고도 지칭될 수 있다. 예를 들어, 입력 시퀀스가 초기화되고, 반복이 수행된다. 반복 이후에 하드 결정(hard decision) 검출이 수행되고, 하드 결정 결과가 체크된다. 디코딩 결과가 체크 방정식(check equation)을 충족시키면, 디코딩이 성공하고, 반복이 종료되며, 결정 결과가 출력된다. 디코딩 결과가 체크 방정식을 충족시키지 않으면, 최대 반복 횟수 내에서 반복이 다시 수행된다. 최대 반복 횟수에 도달할 때 체크가 여전히 실패하면, 디코딩이 실패한다. MS 디코딩의 원리가 종래에 알려져 있고, 세부사항들이 본 명세서에 또다시 설명되지 않음이 이해될 수 있다.
디코딩 방법이 본 명세서에서 단지 예로서 사용되고, 공지된 다른 디코딩 방법들이 대안적으로 본 출원에서 제공되는 기저 그래프 및/또는 기저 행렬에 기초하여 사용될 수 있으며, 본 출원에서 디코딩 방식이 제한되지 않음에 유의해야 한다.
LDPC 코드는 기저 그래프 및 기저 행렬에 기초하여 획득될 수 있으며, LDPC 코드의 성능의 상한은 기저 그래프 또는 기저 행렬에 대해 밀도 진화(density evolution)를 수행함으로써 결정될 수 있다. LDPC 코드의 에러 플로어(error floor)는 기저 행렬에서의 시프트 값에 기초하여 결정된다. 인코딩 성능 및 디코딩 성능을 개선시키고 에러 플로어를 낮추는 것은 기저 그래프 및 기저 행렬을 설계하는 목적들 중 일부이다. 무선 통신 시스템에서, 코드 길이들은 매우 다양하다. 예를 들어, 코드 길이는 40 비트, 1280 비트, 또는 이와 유사한 것일 수 있다. 도 3a 및 도 3ba 내지 도 3bh는 LDPC 코드의 코어 행렬의 기저 그래프 및 기저 행렬들의 예들이다. 예들은 20 내지 2560 비트의 블록 길이를 갖는 코드 블록들의 성능 요구사항들을 충족시킬 수 있다. 설명 및 이해의 용이함을 위해, 열 인덱스들 및 행 인덱스들은, 제각기, 도 3a 및 도 3ba 내지 도 3bh의 최상측 및 최좌측에 도시되어 있다.
도 4는 도 3a 및 도 3ba 내지 도 3bh에 도시된 LDPC 코드에 기초한 성능 다이어그램이다. LDPC 1은 기저 그래프(30a)에 대응하는 기저 행렬에 기초하여 인코딩함으로써 획득된 LDPC 코드를 나타내고, LDPC 2는 비교를 위해 사용되는 통상적으로 사용되는 LDPC 코드를 나타낸다. 수평 좌표는 정보 비트 시퀀스의 길이를 나타내고, 길이의 단위는 비트이다. 수직 좌표는 심벌 신호대 잡음비(Es/N0)를 나타낸다. 성능 곡선들은 BLER이 0.0001일 때 상이한 정보 비트 시퀀스 길이들의 경우에 LDPC 1 및 LDPC 2에 대한 심벌 신호대 잡음비의 성능을 나타낸다. 동일한 BLER에서, 상이한 정보 비트 시퀀스 길이들의 경우에 LDPC 1의 심벌 신호대 잡음비가 LDPC 2의 심벌 신호대 잡음비보다 작다, 즉 LDPC 1의 성능이 LDPC 2의 성능보다 낫다는 것을 알 수 있다.
도 3a는 LDPC 코드의 기저 그래프(30a)의 예를 도시하고 있다. 기저 그래프(30a)의 행렬은 42개의 행 및 52개의 열을 갖는다. 이 도면에서, 최상측 행에 있는 0 내지 51은 열 인덱스들을 나타내고, 최좌측 열에 있는 0 내지 41은 행 인덱스들을 나타낸다.
기저 그래프(30a)에서, 부분 행렬 A는 시스템 비트들에 대응하고 m A 개의 행 및 10개의 열을 가지며, 여기서 4≤ m A ≤ 7이다. 예를 들어, m A =4이면, 부분 행렬 A는 기저 그래프(30a)에서의 행 0 내지 행 3 및 열 0 내지 열 9에 있는 요소들을 포함한다. 다른 예에 대해, m A =7을 예로서 사용하여, m A >4이면, 부분 행렬 A는 기저 그래프(30a)에서의 행 0 내지 행 6 및 열 0 내지 열 9에 있는 요소들을 포함한다.
부분 행렬 B는 패리티 비트들에 대응하고, m A 개의 행 및 m A 개의 열을 가지며, 기저 그래프(30a)에서의 행 0 내지 행 (m A -1) 및 열 10 내지 열 (10 + m A -1)에 있는 요소들을 포함한다.
부분 행렬 A 및 부분 행렬 B는 LDPC 코드의 기저 그래프의 코어 행렬, 즉 m A 개의 행 및 (m A +n A )개의 열을 포함하는 행렬을 형성한다. 이 행렬은 높은 코드 레이트의 인코딩에 사용될 수 있다. 설명의 용이함을 위해, 아래에서 m A =7을 예로서 사용하면, LDPC 코드의 기저 그래프의 코어 행렬은 7행 17열이다.
부분 행렬 A는 내장된 펑처 비트들에 대응하는 2개의 열을 포함할 수 있다. 펑처링 이후에, 코어 행렬에 의해 지원될 수 있는 코드 레이트는 10/(17-2)=2/3이다.
부분 행렬 B는 1개의 가중치-3 열을 포함하며, 즉 부분 행렬 B의 열 0(코어 행렬의 열 10)의 열 가중치는 3이다. 부분 행렬 B에서의 열 1 내지 열 3(코어 행렬에서의 열 11 내지 열 13) 및 행 0 내지 행 3을 포함하는 행렬은 이중 대각 구조이다. 부분 행렬 B는 3개의 가중치-1 열을 추가로 포함한다.
m A =7을 예로서 사용하면, 기저 그래프(30a)의 코어 행렬은 가중치들이 10인 2개의 행, 가중치들이 8인 2개의 행, 가중치들이 6인 2개의 행, 및 가중치가 4인 1개의 행을 포함한다. 즉, 부분 행렬 A 및 부분 행렬 B를 포함하는 코어 행렬에서의 행들의 행 가중치들은, 제각기, 8, 10, 8, 10, 4, 6, 및 6이다. 코어 행렬에서의 행들이 교환될 수 있으며, 예를 들어, 행 0이 행 2와 교환되고, 행 1이 행 3과 교환되며, 기타 등등임에 유의해야 한다. 코어 행렬에서의 행들 각각은 기저 그래프(30a)의 코어 행렬에서의 행 0 내지 행 6 및 열 0 내지 열 16에 도시된 행들 중 하나일 수 있다. 행들이 서로 교환될 수 있고, 열들이 또한 서로 교환될 수 있다. 예를 들어, 코어 행렬에서 열 8은 열 14와 교환될 수 있다. 본 명세서에서 단지 예들이 제공된다는 점에 유의해야 한다. 실제 응용에서, 열 치환 및 행 치환은 시스템 요구사항에 기초하여 유연하게 설계될 수 있다.
행렬에서, 행들이 서로 교환될 수 있고, 열들이 또한 서로 교환될 수 있으며, 행 치환이 열들의 가중치들을 변경하지 않고, 열 치환이 행들의 가중치들을 변경하지 않기 때문에, 행렬에서의 영이 아닌 요소들의 수가 변하지 않는다는 것이 이해될 수 있다. 행 치환 및 열 치환 이후에, 기저 그래프에서의 행들의 가중치들이 변하지 않는다. 행 치환, 열 치환, 또는 행 치환 및 열 치환 이후에 획득된 기저 그래프의 사용은 성능에 영향을 미치지 않는다.
본 출원에서, 성능이 영향을 받지 않는다는 것이: 전체적으로, 영향이 용인가능하고 공차 범위(tolerance range) 내에 있다는 것을 의미한다는 점에 유의해야 한다. 예를 들어, 일부 시나리오들에서 또는 일부 범위들에서, 성능이 허용가능한 범위에서 저하된다. 그렇지만, 일부 시나리오들 또는 일부 범위들에서, 성능이 개선된다. 전체적으로, 성능에 대한 영향이 거의 없다.
보통, LDPC 코드의 주어진 기저 그래프 또는 주어진 기저 행렬에 있어서, 행렬 요소들에 대한 몇몇 수정들에 의해 야기되는 성능에 대한 영향은 용인가능하다. 예를 들어, 일 구현에서, 몇몇 수정들은 기저 그래프(30a)의 코어 행렬에 기초하여 이루어질 수 있다. 예를 들어, 1개의 행의 가중치는 2 이상 5 이하이며, 다른 6개의 행의 가중치들은 6 이상 12 이하이다. 본 출원에서 제공되는 해결책을 참조하면, 일부 행들의 가중치들이 1씩 또는 2씩 증가되거나 감소될 수 있음이 이해될 수 있다. 이것이 본 출원에서 제한되지 않는다.
유연한 코드 레이트들을 획득하기 위해, 대응하는 크기들의 부분 행렬 C, 부분 행렬 D, 및 부분 행렬 E가 코어 행렬에 기초하여 추가될 수 있다. 부분 행렬 C가 올 제로 행렬이고 부분 행렬 E가 단위 행렬이기 때문에, 행렬들의 크기들은 코드 레이트들에 따라 결정되며, 행렬들의 구조들은 상대적으로 고정되어 있다. 인코딩 성능 및 디코딩 성능은 주로 코어 행렬 및 부분 행렬 D에 의해 영향을 받는다. 대응하는 부분 행렬들 C, D, 및 E를 형성하기 위해 코어 행렬에 기초하여 행들 및 열들을 추가함으로써 상이한 코드 레이트들이 획득될 수 있다. 예를 들어, 기저 그래프(30a)의 코어 행렬이 코어 행렬로서 사용될 수 있고, 대응하는 부분 행렬들 C, D, 및 E는 상이한 코드 레이트들에 대한 인코딩 또는 디코딩의 요구사항들을 충족시키기 위해 추가된다.
부분 행렬 D의 열 개수(column count) m D 는 부분 행렬 A의 열 개수와 부분 행렬 B의 열 개수의 합이고, 부분 행렬 D의 행 개수는 코드 레이트에 주로 관련되어 있다. 기저 그래프(30a)를 예로서 사용하여, m A =4이면, 부분 행렬 D의 대응하는 열 개수는 (n A + m A )=14이고, 또는 m A =7이면, 부분 행렬 D의 대응하는 열 개수는 (n A + m A )=17이다. LDPC 코드에 의해 지원되는 코드 레이트가 Rm이면, LDPC 코드의 기저 그래프 또는 기저 행렬은 m×n의 크기를 가지며, 여기서 n = n A / R m +p이고 m = n - n A = n A / R m +p - n A 이다. 기저 그래프(30a)를 예로서 사용하여, 최소 코드 레이트 Rm=1/5이고, 내장된 펑처 비트들에 대응하는 열들의 수(p)가 2이면, n=52이고 m=42이다. 부분 행렬 D의 행 개수 m D 는 최대 m- m A =42- m A 일 수 있고, m A =4이면 0≤ m D ≤ 38이고, 또는 m A =7이면, 0≤ m D ≤ 35이다.
설명의 용이함을 위해, 부분 행렬 D가 행렬 F에서의 m D 개의 행을 포함할 수 있도록, m F 개의 행 및 (m A +n A )개의 열의 행렬 F가 정의될 수 있으며, 여기서 0≤ m D ≤ m F 이고, 35≤ m F ≤ 38이다. m A =7을 예로서 여전히 사용하여, 기저 그래프(30a)에서, m A +m D =42이다. m D =35이면, 그에 대응하여, 부분 행렬 D는 35개의 행 및 17개의 열을 포함한다. 구체적으로 말하면, 부분 행렬 D는 행렬 F이고, 대응하는 LDPC 코드에 의해 지원되는 코드 레이트는 10/50=1/5이다. m A =7의 경우, 기저 그래프(30a)에서의 행 7 내지 행 41 및 열 0 내지 열 17을 포함하는 행렬이 행렬 F라는 것을 알 수 있다. m A =4의 경우, 기저 그래프(30a)에서의 행 4 내지 행 41 및 열 0 내지 열 13을 포함하는 행렬이 행렬 F이다. 단지 예들이 본 명세서에서 제공되고, 본 출원이 이들로 제한되지 않는다는 것에 유의해야 한다. m A 는 대안적으로 4 내지 7의 임의의 정수 값일 수 있고, 행렬 F의 열 개수가 또한 그에 대응하여 변한다.
본 출원에서, 기저 그래프에서 2개의 인접한 행에서의 동일한 열에 기껏해야 하나의 영이 아닌 요소가 있으면, 2개의 행은 상호 직교한다. 기저 그래프에서 2개의 인접한 행에 대한 일부 열들과 상이한 다른 열들에서, 기저 그래프에서 2개의 인접한 행에 대한 다른 열들의 동일한 열에 기껏해야 하나의 영이 아닌 요소가 있으면, 2개의 행은 준직교(quasi-orthogonal)한다.
행렬 F는 준직교 구조를 갖는 복수의 행들 및 직교 구조를 갖는 적어도 2개의 행을 포함할 수 있다. 예를 들어, 행렬 F는 준직교 구조를 충족시키는 적어도 15개의 행을 포함한다. 15개의 행 중 임의의 인접한 2개의 행에서의 내장된 펑처 비트들에 대응하는 열들 이외의 열들에서, 동일한 열에 기껏해야 하나의 영이 아닌 요소가 있으며, 즉 행렬 F에서 적어도 15개의 행에서의 내장된 펑처 비트들에 대응하는 열들 이외의 열들을 포함하는 행렬 블록은 직교 구조를 갖는다. 행렬 F는 직교 구조를 충족시키는 10 내지 20개의 행을 추가로 포함할 수 있다. 이 행들 중에, 임의의 2개의 인접한 행에서의 동일한 열에 기껏해야 하나의 영이 아닌 요소가 있다. 구체적으로 말하면, 내장된 펑처 열(built-in puncture column)에 또한 기껏해야 하나의 영이 아닌 요소가 있다.
예를 들어, 기저 그래프(30a)를 예로서 사용하면, 행렬 F에서의 마지막 10개의 행은 직교 구조를 가지며, 9개의 행의 가중치들은 3이고, 1개의 행의 가중치는 2이다. 행렬 F의 열 가중치 분포는: 1개의 열의 가중치는 16이고, 1개의 열의 가중치는 18이며, 1개의 열의 가중치는 11이고, 2개의 열의 가중치들은 10이며, 1개의 열의 가중치는 9이고, 1개의 열의 가중치는 8이며, 1개의 열의 가중치는 7이고, 1개의 열의 가중치는 6이며, 2개의 열의 가중치들은 4이고, 1개의 열의 가중치는 3이며, 2개의 열의 가중치들은 2일 수 있다. m A >4이면, 행렬 F에서의 다른 열들의 가중치들은 0이다.
m A =7을 예로서 사용하면, 기저 그래프(30a)에서의 행렬 F의 예에서, 행렬 F의 행 가중치들은 순차적으로 5, 3, 4, 4, 4, 3, 4, 4, 3, 4, 4, 3, 3, 3, 3, 2, 3, 3, 2, 4, 2, 3, 2, 4, 2, 3, 3, 3, 3, 3, 2, 3, 3, 3, 및 3이다.
부분 행렬 E가 단위 행렬이기 때문에, 기저 그래프(30a)에서의 행들의 가중치들은, 제각기, 8, 10, 8, 10, 4, 6, 6, 6, 4, 5, 5, 5, 4, 5, 5, 4, 5, 5, 4, 4, 4, 4, 3, 4, 4, 3, 5, 3, 4, 3, 5, 3, 4, 4, 4, 4, 4, 3, 4, 4, 4, 및 4이다.
m A =7을 예로서 여전히 사용하여, m D =15이면, LDPC 코드의 기저 그래프에서의 부분 행렬 D는 15개의 행 및 17개의 열을 포함할 수 있다. 부분 행렬 D는 기저 그래프(30a)에서의 행렬 F에서의 행 0 내지 행 14, 즉 기저 그래프(30a)에서의 행 7 내지 행 21, 및 열 0 내지 열 16을 포함하는 행렬일 수 있다. 대응하는 LDPC 코드에 의해 지원되는 코드 레이트는 10/30=1/3이다. 즉, 이 코드 레이트에서, LDPC 코드의 기저 그래프는 기저 그래프(30a)에서의 행 0 내지 행 21 및 열 0 내지 열 31을 포함하는 행렬에 대응한다. 부분 행렬 E는 15개의 행 및 15개의 열을 포함하는 단위 행렬이고, 부분 행렬 C는 7개의 행 및 15개의 열을 포함하는 올 제로 행렬이다.
m D =25이면, LDPC 코드의 기저 그래프에서의 부분 행렬 D는 25개의 행 및 17개의 열을 갖는다. 부분 행렬 D는 기저 그래프(30a)에서의 행렬 F에서의 행 0 내지 행 24, 즉 기저 그래프(30a)에서의 행 7 내지 행 31, 및 열 0 내지 열 16을 포함하는 행렬일 수 있다. 대응하는 LDPC 코드에 의해 지원되는 코드 레이트는 10/40=1/4이다. 즉, 이 코드 레이트에서, LDPC 코드의 기저 그래프는 기저 그래프(30a)에서의 행 0 내지 행 31 및 열 0 내지 열 41을 포함하는 행렬에 대응한다. 부분 행렬 E는 25개의 행 및 25개의 열을 포함하는 단위 행렬이고, 부분 행렬 C는 7개의 행 및 25개의 열을 포함하는 올 제로 행렬이다.
나머지는 유추에 의해 추론될 수 있고, 세부사항들이 하나씩 설명되지 않는다.
LDPC 코드의 기저 그래프 및 기저 행렬에서, 행들이 서로 교환될 수 있고, 열들이 또한 서로 교환될 수 있음에 유의해야 한다. 예를 들어, 기저 그래프(30a)에서, 행 34는 행 36과 교환될 수 있고, 열 44는 열 45와 교환될 수 있다. 다른 예에 대해, 부분 행렬 D는 행렬 F에서의 m D 개의 행을 포함하고, m D 개의 행이 교환되지 않을 수 있거나 m D 개의 행 중 하나 이상이 교환될 수 있고, 부분 행렬 E는 여전히 대각 구조이고, 부분 행렬 E에 대해 행 치환 및 열 치환 중 어느 것도 수행되지 않는다. 예를 들어, 행렬 F에서 행 27은 행 29와 교환되고, 부분 행렬 D는 행렬 F에서의 m D 개의 행을 포함하며, 부분 행렬 E는 여전히 대각 구조이다. 행렬 F는 행 치환 이전의 준직교 행렬이고, 행 치환을 수행함으로써 여전히 준직교 행렬이다. 기저 그래프 또는 기저 행렬이 부분 행렬 D를 포함하면, 코어 행렬에서의 열들이 교환될 때, 부분 행렬 D에서의 대응하는 열들이 또한 교환될 필요가 있음이 이해될 수 있다.
도 3ba 내지 도 3bh에 도시된 바와 같이, 기저 행렬들(30b-1 내지 30b-8)은 기저 그래프(30a)의 복수의 기저 행렬들의 예들이다. 기저 그래프(30a)에서의 행 i 및 열 j에 있는 영이 아닌 요소는 기저 행렬들(30b-1 내지 30b-8) 각각에서 동일한 위치를 가지며, 영이 아닌 요소의 값은 시프트 값 Vi,j 이다. 시프트 행렬에서의 영 요소는 -1 또는 널을 사용하여 표현된다. 기저 행렬에서의 부분 행렬 D에 대응하는 부분은 행렬 F의 시프트 행렬에서의 mD 개의 행을 포함하고, mD 의 값들은 상이한 코드 레이트들에 따라 선택될 수 있다. 부분 행렬 D에 대응하는 시프트 행렬은 행렬 F의 시프트 행렬에서의 mD 개의 행을 포함한다.
가능한 구현에서, 행렬 F의 시프트 행렬은 행렬들(30b-1 내지 30b-8) 중 임의의 행렬에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 행렬들(30b-1 내지 30b-8) 중 임의의 행렬에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 행렬들(30b-1 내지 30b-8) 중 임의의 행렬에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 행렬들(30b-1 내지 30b-8) 중 임의의 행렬에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬을 포함할 수 있다.
상이한 블록 길이들을 지원하기 위해, LDPC 코드는 상이한 리프팅 팩터들 Z를 필요로 한다. 예를 들어, 리프팅 팩터들 Z = a × 2 j 이고, 여기서 a ∈ {2, 3, 5, 7, 9, 11, 13, 15}는 표 1에 보여진 8개의 세트로 분할될 수 있다:
상이한 블록 길이들에서 LDPC 코드 성능을 보장하기 위해, 상이한 리프팅 팩터들 Z의 세트들에 기초하여, 상이한 리프팅 팩터들 Z의 세트들에 대응하는 기저 행렬들이 개별적으로 사용될 수 있다.
가능한 구현에서:
리프팅 팩터 Z가 세트 1에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-1에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-1에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-1에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-1에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-1에 도시된 행렬, 또는 30b-1에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 2에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-2에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-2에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-2에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-2에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-2에 도시된 행렬, 또는 30b-2에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 3에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-3에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-3에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-3에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-3에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-3에 도시된 행렬, 또는 30b-3에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 4에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-4에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-4에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-4에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-4에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-4에 도시된 행렬, 또는 30b-4에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 5에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-5에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-5에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-5에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-5에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-5에 도시된 행렬, 또는 30b-5에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 6에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-6에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-6에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-6에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-6에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-6에 도시된 행렬, 또는 30b-6에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 7에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-7에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-7에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-7에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-7에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-7에 도시된 행렬, 또는 30b-7에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
리프팅 팩터 Z가 세트 8에서의 하나의 리프팅 팩터이면, 행렬 F의 시프트 행렬은 30b-8에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬, 또는 30b-8에서의 행 7 내지 행 41 및 열 0 내지 열 16을 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있고; 또는 행렬 F의 시프트 행렬은 30b-8에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬, 또는 30b-8에서의 행 4 내지 행 41 및 열 0 내지 열 14를 포함하는 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다. 그에 대응하여, 기저 그래프(30a)의 기저 행렬은 30b-8에 도시된 행렬, 또는 30b-8에 도시된 행렬에 대해 행/열 치환을 수행함으로써 획득된 행렬일 수 있다.
예를 들어, 리프팅 팩터 Z의 값은 입력 시퀀스의 길이 K에 기초하여 결정된다. 예를 들어, 입력 시퀀스의 길이가 K이면, 시스템에 정의된 복수의 리프팅 팩터들 중에서 10×Z≥K를 충족시키는 최소 값이 결정되고 행렬의 리프팅 팩터의 값으로서 사용될 수 있다. 게다가, 대응하는 기저 행렬이 결정된 리프팅 팩터에 따라 선택될 수 있다.
이와 유사하게, 기저 행렬에서의 행들이 또한 서로 교환될 수 있고, 기저 행렬에서의 열들이 또한 서로 교환될 수 있다. 행 치환 또는 열 치환 중 적어도 하나가 기저 그래프에 대해 수행되면, 동일한 치환이 기저 행렬에서의 대응하는 행들 또는 열들에 대해 또한 수행된다.
본 출원에서, 준직교 구조가 단지 2개의 인접한 행으로 제한되지 않음이 이해될 수 있다. 준직교 구조를 포함하는 행렬은 대안적으로 복수의 그룹들을 포함하도록 설계될 수 있고, 각각의 그룹은 적어도 2개의 행, 예를 들어, 3개의 행 또는 4개의 행을 포함하고, 각각의 그룹에 포함된 행들은 준직교한다.
도 4에 도시된 성능 곡선 다이어그램에서, LDPC 1은 LDPC 코드가 기저 그래프(30a)에 대응하는 기저 행렬에 기초하여 인코딩함으로써 획득된다는 것을 나타내고, LDPC 2는 비교를 위해 사용되는 통상적으로 사용되는 LDPC 코드를 나타낸다. 수평 좌표는 정보 비트 시퀀스의 길이를 나타내고, 길이의 단위는 비트이다. 수직 좌표는 심벌 신호대 잡음비(Es/N0)이다. 성능 곡선들은 BLER이 0.0001일 때 상이한 정보 비트 시퀀스 길이들의 경우에 LDPC 1 및 LDPC 2에 대한 심벌 신호대 잡음비의 성능을 나타낸다. 동일한 BLER에서, 상이한 정보 비트 시퀀스 길이들의 경우에 LDPC 1의 심벌 신호대 잡음비가 LDPC 2의 심벌 신호대 잡음비보다 작다, 즉 LDPC 1의 성능이 LDPC 2의 성능보다 낫다는 것을 알 수 있다.
본 출원의 실시예에서 제공되는 인코딩 방법에서, 인코더는 LDPC 행렬을 사용하여 입력 시퀀스를 인코딩한다. LDPC 행렬의 기저 그래프는 전술한 예들에서의 임의의 기저 그래프일 수 있고, LDPC 행렬의 기저 행렬은 전술한 예들에서의 임의의 기저 행렬일 수 있다. 인코더의 입력 시퀀스는 정보 비트 시퀀스일 수 있거나, 다음과 같은 프로세싱: CRC 비트들 추가 또는 필러 비트들(filler bits) 삽입 중 적어도 하나의 유형을 통해 획득된 정보 비트 시퀀스일 수 있다.
게다가, 이 방법은: 리프팅 팩터 Z를 결정하는 단계를 포함한다. 리프팅 팩터 Z의 값은 입력 시퀀스의 길이 K에 기초하여 결정될 수 있다. 정보 비트 시퀀스는 때때로 코드 블록(code block)이라고도 지칭될 수 있고, 전송 블록에 대한 코드 블록 세그먼트화를 통해 획득될 수 있다. 정보 비트 시퀀스의 길이가 K이면, 시스템에 정의된 복수의 리프팅 팩터들 중에서 10×Z≥K를 충족시키는 최소 값이 리프팅 팩터 Z의 값으로서 결정될 수 있다. 예를 들어, K=128이고 시스템에 정의된 리프팅 팩터들이 표 1에서의 세트들에서의 리프팅 팩터들, 예를 들어, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 18, 20, 22, 24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 및 256을 포함하면, Z가 13이고 세트 7에 있다고 결정될 수 있다. 단지 예들이 본 명세서에서 제공되고, 이 예들이 제한을 구성하지 않는다는 점에 유의해야 한다.
다른 가능한 설계에서, Kb는 LDPC 코드의 기저 행렬에서의 정보 비트들에 대응하는 열들의 열 개수일 수 있다. 지원되는 리프팅 팩터 세트에서, Kb·Z 0 ≥K를 충족시키는 최소 값 Z0이 리프팅 팩터 Z의 값으로 결정될 수 있다. 기저 그래프(30a)에서, 정보 비트들에 대응하는 열들의 열 개수 Kb max 는 10이며, 기저 그래프(30a)에 의해 지원되는 리프팅 팩터 세트가 {24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352, 384}인 것으로 가정된다.
입력 시퀀스의 길이 K가 529 비트이면, Z는 26이다. 입력 시퀀스의 길이 K가 5000 비트이면, Z는 240이다. 단지 예들이 본 명세서에서 제공되고, 이 예들이 제한을 구성하지 않는다는 점에 유의해야 한다.
다른 예에 대해, Kb의 값이 또한 K의 값에 따라 달라질 수 있지만, Kb의 값은 LDPC 코드의 기저 행렬에서의 정보 비트들에 대응하는 열들의 열 개수를 초과하지 않는다. 예를 들어, Kb에 대해 상이한 임계값들이 설정될 수 있다.
가능한 설계는 다음과 같다: 본 명세서에서의 임계값들 640, 560, 또는 192가 단지 예들이라는 점에 유의해야 한다. 시스템 설계 요구사항에 따라 다른 값들이 설계될 수 있다.
if (K>640), Kb =10;
elseif (K>560), Kb=9;
elseif (K>192), Kb =8;
else Kb= 6; end
여기서 리프팅 팩터 Z는 입력 시퀀스의 길이 K에 따라 인코더에 의해 결정될 수 있거나, (프로세서와 같은) 다른 엔티티들로부터 인코더에 의해 획득될 수 있다.
가능한 설계에서, 필러 비트의 값은 널, 또는 0, 또는 시스템에 정의된 다른 값들일 수 있다. 인코딩 이후에, 필러 비트들이 식별될 수 있고 송신되지 않는다. 본 출원은 그것으로 제한되지 않는다.
인코더에 의해, LDPC 행렬 H를 사용하여 입력 시퀀스를 인코딩하는 것은 리프팅 팩터 Z에 대응하는 LDPC 행렬 H를 사용하여 입력 시퀀스를 인코딩하는 것일 수 있다.
가능한 구현에서, 입력 시퀀스는 c={c 0 , c 1 , c 2 , …, c K-1 }이고, 입력 시퀀스 c의 길이는 K이며, 입력 시퀀스 c가 인코더에 의해 인코딩된 후에 획득된 출력 시퀀스는 d ={d 0 , d 1 , d 2 , …, d N-1 }이고, 여기서 K는 0보다 큰 정수이고, K는 리프팅 팩터 Z의 정수배일 수 있다.
출력 시퀀스 d는 입력 시퀀스 c에서의 K 0 개의 비트 및 패리티 비트 시퀀스 w에서의 패리티 비트들을 포함하고, 여기서 K 0 는 0보다 크고 K보다 작거나 같은 정수이다. 패리티 비트 시퀀스 w의 길이는 N- K 0 이고, 여기서 w ={w 0 , w 1 , w 2 , …, w N-K0-1 }이다.
패리티 비트 시퀀스 w 및 입력 시퀀스 c는 수학식 1을 충족시키고:
여기서 c T =[c 0 , c 1 , c 2 , …, c K-1 ] T 이고, cT는 입력 시퀀스에서의 비트들을 포함하는 벡터의 전치 벡터이며, w T =[w 0 , w 1 , w 2 , …, w N-K0-1 ] T 이고, wT는 패리티 비트 시퀀스에서의 비트들을 포함하는 벡터의 전치 벡터이며, 여기서 0T는 열 벡터이고, 0T의 모든 요소들의 값들은 0이다.
H는 전술한 실시예들에서 설명된 임의의 기저 그래프에 기초하여 획득된 LDPC 행렬이고, H의 기저 그래프는 m개의 행 및 n개의 열을 가지며, 전술한 실시예들에서 언급된 기저 그래프(30a)일 수 있다.
한 설계에서, H의 기저 그래프는 p개의 내장된 펑처 열을 포함하며, 여기서 p는 0보다 크거나 같은 정수이고, p개의 내장된 펑처 열에 대응하는 정보 비트들은 출력되지 않으며, 출력 시퀀스는 p개의 내장된 펑처 열에 대응하는 정보 비트들을 포함하지 않는다. 이 경우에, K 0 = K- p·Z이다. 예를 들어, p=2이면, K 0 = K- 2·Z이고 패리티 비트 시퀀스 w의 길이는 N +2·Z - K이다. p개의 내장된 펑처 열이 인코딩에 참여하면, K 0 = K이고 패리티 비트 시퀀스 w의 길이는 N - K이다.
이에 대응하여, H는 M개의 행 및 (N +p·Z)개의 열 또는 M개의 행 및 N개의 열을 가질 수 있으며, H의 기저 그래프의 크기는: m=M/Z 행 
열이다.
LDPC 행렬 H의 기저 그래프는 [HBG HBG,EXT]로 표현될 수 있고, 여기서 
이고, 
는 m c × n c 크기의 올 제로 행렬을 나타내며, 
는 n c × n c 크기의 단위 행렬을 나타낸다. Kb가 K에 따라 달라질 수 있기 때문에, HBG는 HBG2에서의 정보 비트들에 대응하는 Kb개의 열을 포함하고, HBG2에서의 열 10 내지 열 (10+ m A -1)을 포함하며, HBG2에서의 열 개수는 10+ m A 이고, 여기서 4≤m A ≤7이다. 예를 들어, Kb∈{6, 8, 9}이면, 열 Kb 내지 열 9가 HBG2로부터 삭제된 후에 HBG가 획득될 수 있다. Kb=10이면, HBG=HBG2이다.
가능한 설계에서, 
이도록, 
는 전술한 실시예들에서의 기저 그래프에서의 부분 행렬 C이고, 
는 전술한 실시예들에서의 부분 행렬 E이며, 여기서 A, B, 및 D는 전술한 실시예들에서의 기저 그래프에서의 부분 행렬들 A, B, 및 D이다. 따라서, mc=7이고, 0≤nc≤35이며, HBG2에서의 행 개수는 4 이상 42 이하이며, HBG2에서의 열 개수는 17과 동일하다.
다른 가능한 설계에서, 열 14 내지 열 16이 가중치-1 열들이고 이 열들에 있는 영이 아닌 요소들이 행 4 내지 행 6에 있기 때문에, 따라서 mc=6이고, 0≤n c ≤36이며, HBG2에서의 열 개수는 16이고; 또는 m c =5이고, 0≤n c ≤37이며, HBG2에서의 열 개수는 15이고; 또는 m c =4이고, 0≤n c ≤38이며, HBG2에서의 열 개수는 14이다.
그에 대응하여, LDPC 행렬 H는 H=[H1 H2]로 표현될 수 있다.
H1은 HBG에서의 각각의 영 요소를 Z×Z 크기의 올 제로 행렬로 대체하고, 각각의 영이 아닌 요소를 Z×Z 크기의 순환 치환 행렬 hi,j로 대체함으로써 획득될 수 있으며, 여기서 순환 치환 행렬 h i,j 는 Z×Z 크기의 단위 행렬을 우측으로 Pi,j 번 순환 시프트시킴으로써 획득되고, h i,j 가 또한 I(P i,j )로 표현될 수 있으며, 여기서 i는 행 인덱스이고 j는 열 인덱스이다. 가능한 설계에서, P i,j = mod (V i,j ,Z )이고, 여기서 V i,j 는 Z에 대응하는 리프팅 팩터 세트 인덱스에 대응하는 기저 행렬에서의 행 i 및 열 j에 있는 영이 아닌 요소이다.
H2는 HBG,EXT에서의 각각의 영 요소를 Z×Z 크기의 올 제로 행렬로 대체하고, 각각의 영이 아닌 요소를 Z×Z 크기의 단위 행렬로 대체함으로써 획득될 수 있다.
인코더는 복수의 방식들로 인코딩 및 출력을 수행할 수 있다. 전술한 실시예들에서 언급된 기저 그래프(30a)는 아래의 설명을 위한 예로서 사용된다. 기저 그래프는 최대 42개의 행 및 최대 52개의 열을 가지며, 2개의 내장된 펑처 열을 포함한다. 설명의 용이함을 위해, 본 출원에서, 가장 많은 행들 및 가장 많은 열들을 갖는 기저 그래프는 때때로 완전 기저 그래프(complete base graph)라고 지칭된다.
방식 1
가능한 한 많은 패리티 비트들이 획득될 수 있도록, 인코딩이 완전 기저 그래프에 기초하여 수행된다. 이 경우에, m = 42이고 n = 52이며, 이는 전술한 기저 그래프에서의 행 0 내지 행 41 및 열 0 내지 열 51에 대응한다.
그에 대응하여, LDPC 행렬 H의 경우, M은 42xZ이고, 출력 시퀀스가 내장된 펑처 비트들에 대응하는 정보 비트들을 포함하면, N=(42+Kb) ×Z이고; 또는 출력 시퀀스가 내장된 펑처 비트들에 대응하는 열들에 대응하는 2×Z개의 정보 비트를 포함하지 않으면, N=(40+Kb)·Z이다.
송신될 필요가 있는 정보 비트들 및 패리티 비트들은 후속 프로세싱 동안 인코더에 의해 생성된 출력 시퀀스로부터 결정될 수 있다.
방식 2
인코딩은 완전 기저 그래프에서의 일부 행들 및 일부 열들에 기초하여 수행된다. 인코딩을 위한 완전 기저 그래프로부터, 송신될 필요가 있는 코드 레이트, 또는 송신될 필요가 있는 정보 비트들의 수 및 패리티 비트들의 수, 또는 이와 유사한 것에 기초하여, 행들 및 열들이 선택될 수 있다.
예를 들어, 코드 레이트는 2/3이고, m=7이며, n=17이고, 즉 전술한 기저 그래프(30a)에서의 행 0 내지 행 6 및 열 0 내지 열 16에 기초하여 인코딩이 수행된다.
그에 대응하여, LDPC 행렬 H의 경우, M=7×Z이고, 출력 시퀀스가 내장된 펑처 열들에 대응하는 정보 비트들을 포함하면, N=17×Z이고; 또는 출력 시퀀스가 내장된 펑처 열들에 대응하는 정보 비트들을 포함하지 않으면, N=15×Z이다.
다른 예에 대해, 코드 레이트는 5/6이고, m=4이며, n=14이다.
다른 예에 대해, 코드 레이트는 1/5이고, m=42이며, n=52이다.
H의 기저 그래프의 크기가 4≤m≤42이고 14≤n≤52인 것을 알 수 있다. 그에 대응하여, LDPC 행렬 H에 대해, 4×Z≤M≤42×Z이고 (4+Kb) ×Z≤N≤(42+Kb) ×Z이다.
예를 들어, Z가 13이고 세트 7에 있으면, 세트 7에 대응하는 기저 행렬(3b-7)에 기초하여 획득된 LDPC 행렬을 사용하여 입력 시퀀스에 대해 인코딩이 수행된다.
다른 설계에서, 리프팅 팩터 Z의 기저 행렬의 행 i 및 열 j에 있는 요소 P i,j 는 또한 다음과 같은 관계를 충족시킬 수 있고:
V i,j 는 Z가 속하는 세트의 기저 행렬에서의 행 i 및 열 j에 있는 요소의 시프트 값, 즉 Z가 속하는 세트에서의 최대 리프팅 팩터의 기저 행렬에서의 행 i 및 열 j에 있는 영이 아닌 요소의 시프트 값일 수 있다.
예를 들어, Z가 13인 예를 사용하여, Z의 기저 행렬에서의 행 i 및 열 j에 있는 요소 P i,j 는 하기를 충족시키고:
V i,j 는 기저 행렬(3b-7)에서의 행 i 및 열 j에 있는 영이 아닌 요소의 시프트 값이다.
단지 예들이 본 명세서에서 제공되고, 이 예들이 본 출원에서 제한을 구성하지 않는다는 점에 유의해야 한다.
전술한 구현들에서, LDPC 행렬 H의 기저 행렬 HB는 전술한 실시예들에서 언급된 임의의 기저 행렬 또는 앞서 설명된 임의의 기저 행렬에 대해 행 치환, 또는 열 치환, 또는 행 치환 및 열 치환을 수행함으로써 획득된 기저 행렬일 수 있다. LDPC 행렬의 기저 그래프는 적어도 부분 행렬 A 및 부분 행렬 B를 포함하고, 부분 행렬 C, 부분 행렬 D, 및 부분 행렬 E를 추가로 포함할 수 있다. 각각의 부분 행렬에 대해서는, 전술한 실시예들에서의 설명들을 참조하고, 세부사항들이 본 명세서에서 또다시 설명되지 않는다. 물론, 기저 행렬 HB는 대안적으로 기저 그래프가 기저 그래프(30a)와 동일한 기저 행렬일 수 있다. 본 출원은 그것으로 제한되지 않는다.
가능한 구현에서, LDPC 코드의 기저 행렬 HB는 메모리에 저장될 수 있고, 인코더는, 입력 시퀀스를 인코딩하기 위해, 리프팅 팩터 Z에 대응하는 LDPC 행렬을 획득한다. 다른 가능한 구현에서, LDPC 코드의 복수의 기저 행렬들 HB가 있기 때문에, 기저 행렬들이 행렬 구조들에 따라 저장될 때, 상대적으로 큰 저장 공간이 점유된다. LDPC 코드의 기저 그래프는 대안적으로 메모리에 저장될 수 있고, 기저 행렬들에서의 영이 아닌 요소들의 시프트 값들은 행별로 또는 열별로 저장될 수 있으며, 이어서 LDPC 행렬이 리프팅 팩터 Z에 대응하는 기저 행렬의 시프트 값들 및 기저 그래프에 기초하여 획득될 수 있다.
기저 그래프는 각각의 기저 행렬에서의 영이 아닌 요소들의 위치들을 나타낼 수 있다. 다른 가능한 구현에서, 기저 그래프를 저장하는 것은 기저 그래프에서의 영이 아닌 요소들의 위치들을 저장하는 것일 수 있다. 영이 아닌 요소의 위치는 영이 아닌 요소가 위치되는 행 및 열, 예를 들어, 행에서의 영이 아닌 요소의 열 위치, 또는 열에서의 영이 아닌 요소의 행 위치에 의해 표시될 수 있다. 다른 가능한 구현에서, 기저 그래프를 저장하는 것은 또한 기저 그래프에서의 영 요소들의 위치들을 저장하는 것일 수 있다. 이와 유사하게, 영 요소의 위치는 또한 영 요소가 위치되는 행 및 열, 예를 들어, 행에서의 영 요소의 열 위치, 또는 열에서의 영 요소의 행 위치에 의해 표시될 수 있다. 따라서, 영 요소들의 위치들을 제외시킴으로써 영이 아닌 요소들의 위치들이 획득될 수 있다. 단지 예들이 본 명세서에서 제공되고, 이 예들이 본 출원에서 제한을 구성하지 않는다는 점에 유의해야 한다.
한 설계에서, 기저 그래프 또는 기저 행렬에 관련된 파라미터들이 표로 표현될 수 있다. 예를 들어, 관련된 파라미터들 또는 표들은 하나 이상의 메모리에 저장될 수 있다. 기저 그래프 또는 기저 행렬을 획득하기 위해, 기저 그래프 또는 기저 행렬에서의 행 인덱스 및 영이 아닌 요소가 위치되는 열 인덱스와 같은 관련 파라미터들이 메모리로부터 판독될 수 있다. 임의로, 각각의 행의 행 가중치, 및 각각의 행에서의 영이 아닌 요소의 시프트 값이 저장될 수 있다.
이하는 도 3a를 설명을 위한 예로서 사용한다. 본 출원에서 제공되는 다른 기저 그래프 또는 기저 행렬에 대해서는, 유사한 설계를 참조한다.
예를 들어, 기저 그래프(30a)에서의 파라미터들은 표 2로 표현될 수 있다.
단지 예들이 본 명세서에서 제공되고, 이 예들이 제한을 구성하지 않는다는 점에 유의해야 한다. 본 출원에서 제공되는 다른 기저 그래프 또는 기저 행렬의 관련 파라미터들이 또한 유사한 표로 표현될 수 있다. 전술한 기저 그래프(30a) 및 표 2가 기저 그래프 및 기저 행렬의 설계들을 이해하는 것을 돕도록 의도되어 있음이 이해될 수 있다. 기저 그래프 및 기저 행렬의 표현 형태들이 전술한 기저 그래프(30a) 및 표 2의 표현 형태들로만 제한되지 않는다. 다른 가능한 변형들이 포함될 수 있다.
일 구현에서, 관련 파라미터들은 영이 아닌 요소가 위치되는 열 인덱스, 열 가중치, 및 행 인덱스; 또는 영 요소가 위치되는 열 인덱스, 열 가중치, 및 행 인덱스일 수 있다. 표 3의 형식을 예로서 사용하면, 표 3은 기저 그래프의 2개의 열의 예들만을 보여준다. 다른 열들은 유추에 의해 추론될 수 있고, 세부사항들이 하나씩 설명되지 않는다. 열 14 내지 열 51은 가중치-1 열들일 수 있고, 대안적으로 저장되지 않을 수 있다. 영이 아닌 요소의 행 인덱스는 열 인덱스에 따라 계산된다.
일 구현에서, 표 2 또는 표 3에서의 파라미터 "행 가중치" 또는 "열 가중치"는 대안적으로 생략될 수 있다. 행 또는 열에서의 영이 아닌 요소들이 위치되는 열들 또는 행들에 따라, 행 또는 열에서의 영이 아닌 요소들의 수를 알게 된다. 따라서, 행 가중치 또는 열 가중치를 또한 알게 된다.
일 구현에서, 파라미터 값이 영이 아닌 요소의 열에 인덱싱되거나 영이 아닌 요소의 행에 인덱싱되기만 한다면, 표 2에서의 "영이 아닌 요소의 열 인덱스"에서의 파라미터 값들 및 표 3에서의 "영이 아닌 요소의 행 인덱스"에서의 파라미터 값들이 오름차순 대신에 다른 순서로 정렬될(sorted) 수 있다.
일 구현에서, 표 2 또는 표 3은 열 "영이 아닌 요소의 시프트 값"을 추가로 포함할 수 있다. 열 "영이 아닌 요소의 시프트 값"에서의 파라미터 값들은 "영이 아닌 요소의 열 인덱스"에서의 파라미터 값들과 일대일 대응관계에 있다. 표 5는 열 "영이 아닌 요소의 시프트 값"을 추가로 포함할 수 있다. 열 "영이 아닌 요소의 시프트 값"에서의 파라미터 값들은 "영이 아닌 요소의 행 인덱스"에서의 파라미터 값들과 일대일 대응관계에 있다.
한 설계에서, 저장 공간을 절감하기 위해, 기저 그래프에서 상대적으로 명확한 구조를 갖는 부분에서의 영이 아닌 요소의 위치는 행 위치 및 열 인덱스에 따라 계산될 수 있고, 저장되지 않을 수 있다. 예를 들어, 부분 행렬 E는 대각 행렬이고, 행렬의 대각선에만 영이 아닌 요소들을 포함한다. 영이 아닌 요소의 열 인덱스가 행 인덱스에 따라 계산될 수 있거나, 또는 영이 아닌 요소의 행 인덱스가 또한 열 인덱스에 따라 계산될 수 있다. 기저 그래프(30a)를 예로서 사용하면, 행 me(단, me≥4)에서의 가중치-1 열의 경우, 영이 아닌 요소의 열 인덱스는 열 (me+Kb)이고, 이 경우에, Kb=10이다. 예를 들어, 행 4에 있는 영이 아닌 요소의 열 인덱스는 열 14이다. 다른 예에 대해, 부분 행렬 B에서의 이중 대각 구조 B'은 기저 그래프(30a)에서의 행 0 내지 행 3 및 열 11 내지 열 13에 위치된다. 영이 아닌 요소의 열 위치가 행 인덱스에 따라 계산될 수 있거나, 또는 영이 아닌 요소의 행 인덱스가 또한 열 인덱스에 따라 계산될 수 있다. 행 mB에 대해, 0<mB<3이면, 이 행에 있는 영이 아닌 요소들의 열 인덱스들은 열 (mB+Kb) 및 열 (mB+Kb+1)을 포함하고; mB=0이거나 mB=3이면, 이 행에 있는 영이 아닌 요소의 열 인덱스는 열 (mB+Kb)를 포함한다.
표 4에 보여진 바와 같이, 표 4는 기저 그래프(30a)에서의 행들에서의 파라미터들을 보여주고 있다. 열 0 내지 열 13에 있는 영이 아닌 요소들의 열 인덱스들은 저장될 수 있다. 그렇지만, 열 14 내지 열 52에 있는 영이 아닌 요소들의 열 인덱스들은 저장되지 않으며, 즉 가중치-1 열에 있는 영이 아닌 요소의 열 인덱스는 저장되지 않는다. 표 4는 14개의 열을 포함하는 HBG2를 나타내는 데 사용될 수 있다:
물론, 15개의 열을 포함하는 HBG2에 저장된 파라미터들의 경우, 행 0 내지 행 3 및 열 5 내지 열 41의 파라미터들은 표 4에서의 파라미터들과 동일하다. 행 4의 행 가중치는 표 4에서의 행 4의 행 가중치에 1을 더한 것, 즉 4이다. 행 4에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 4에서의 영이 아닌 요소들의 열 인덱스들 및 열 인덱스 4, 즉 0, 1, 11, 및 14를 포함한다. 16개의 열을 포함하는 HBG2에 저장된 파라미터들의 경우, 행 0 내지 행 3 및 열 6 내지 열 41의 파라미터들은 표 4에서의 파라미터들과 동일하다. 행 4의 행 가중치는 표 4에서의 행 4의 행 가중치에 1을 더한 것, 즉 4이다. 행 4에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 4에서의 영이 아닌 요소들의 열 인덱스들 및 열 인덱스 14, 즉 0, 1, 11, 및 14를 포함한다. 행 5의 행 가중치는 표 4에서의 행 5의 행 가중치에 1을 더한 것, 즉 6이다. 행 5에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 5에서의 영이 아닌 요소들의 열 위치들 및 열 인덱스가 15인 위치, 즉 0, 1, 5, 7, 11, 및 15를 포함한다.
17개의 열을 포함하는 HBG2에 저장된 파라미터들의 경우, 행 0 내지 행 3 및 열 7 내지 열 41의 파라미터들은 표 4에서의 파라미터들과 동일하다. 행 4의 행 가중치는 표 4에서의 행 4의 행 가중치에 1을 더한 것, 즉 4이다. 행 4에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 4에서의 영이 아닌 요소들의 열 인덱스들 및 열 인덱스 14, 즉 0, 1, 11, 및 14를 포함한다. 행 5의 행 가중치는 표 4에서의 행 5의 행 가중치에 1을 더한 것, 즉 6이다. 행 5에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 5에서의 영이 아닌 요소들의 열 인덱스들 및 열 인덱스 15, 즉 0, 1, 5, 7, 11, 및 15를 포함한다. 행 6의 행 가중치는 표 4에서의 행 6의 행 가중치에 1을 더한 것, 즉 6이다. 행 6에 있는 영이 아닌 요소들의 열 위치들은 표 4에서의 행 6에서의 영이 아닌 요소들의 열 인덱스들 및 열 인덱스 16, 즉, 표 5에 보여진 바와 같이, 0, 5, 7, 9, 11, 및 16을 포함한다.
전술한 설계들에서, 각각의 "행 가중치" 열은 임의적이다. 가능한 설계에서, 기저 그래프에서, 각각의 행 또는 각각의 열에서의 1 및 0은 이진수들로 간주될 수 있다. 이진수들을 10진수들 또는 16진수들로서 저장함으로써 저장 공간이 절감될 수 있다. 전술한 기저 그래프들 중 임의의 것을 예로서 사용하면, 각각의 행에 대해, 이전 26개의 열 또는 이전 27개의 열에서의 영이 아닌 요소들의 위치들은 4개의 16진수를 사용하여 저장될 수 있다. 예를 들어, 행 0에서의 이전 14개의 열이 11110010011100이면, 행 0에서의 영이 아닌 요소들의 위치들은 0xF2 및 0x70으로서 표기될 수 있으며, 즉, 각각의 8개의 열은 16진수를 형성한다. 행 0에서의 마지막 2개의 열에 대해, 대응하는 16진수는 8 비트의 정수배에 도달하도록 0들을 채움으로써 획득될 수 있다. 물론, 대응하는 16진수는 대안적으로 8 비트의 정수배에 도달하도록 11110010011100 이전에 0들을 채움으로써 획득될 수 있다. 다른 행들은 유추에 의해 추론될 수 있고, 세부사항들이 본 명세서에서 또다시 설명되지 않는다.
단지 예들이 본 명세서에서 제공되고, 이 예들이 본 출원에서 제한을 구성하지 않는다는 점에 유의해야 한다.
정보 비트 시퀀스가 인코딩될 때, 인코딩에 사용되는 LDPC 행렬 H는 Z에 따라 기저 행렬 HB를 확장함으로써 획득될 수 있다. 기저 행렬 HB에서의 각각의 영이 아닌 요소 Pi,j에 대해, Z×Z 크기의 순환 치환 행렬 hi,j가 결정되고, 여기서 h i,j 는 단위 행렬을 P i,j 번 순환 시프트시킴으로써 획득된 순환 치환 행렬이다. 패리티 체크 행렬 H는 각각의 영이 아닌 요소 P i,j 를 h i,j 로 대체하고 기저 행렬 HB에서의 각각의 영 요소를 Z×Z 크기의 올 제로 행렬로 대체함으로써 획득된다.
통신 시스템에서, LDPC 코드는 전술한 방법을 사용하여 인코딩함으로써 획득될 수 있다. LDPC 코드를 획득한 후에, 통신 장치는 다음과 같은 하나 이상의 동작: LDPC 코드에 대해 레이트 매칭을 수행하는 동작; 레이트 매칭을 수행함으로써 획득된 LDPC 코드를, 인터리빙 스킴에 따라, 인터리빙하는 동작; 비트 시퀀스 B를 획득하기 위해, 인터리빙된 LDPC 코드를 변조 스킴에 따라 변조하는 동작; 및 비트 시퀀스 B를 송신하는 동작을 추가로 수행할 수 있다.
본 출원의 다른 실시예에서 제공되는 디코딩 방법에서, 디코더는 LDPC 행렬을 사용하여 입력 시퀀스를 디코딩한다. LDPC 행렬의 기저 그래프는 전술한 예들에서의 임의의 기저 그래프일 수 있다. LDPC 행렬의 기저 행렬 HB는 전술한 예들에서의 임의의 기저 행렬일 수 있다. 디코더의 입력 시퀀스는 LDPC 코드의 소프트 값 시퀀스일 수 있다.
게다가, 이 방법은: 리프팅 팩터 Z를 결정하는 단계를 포함한다. 수신단에 있는 통신 디바이스는 LDPC 코드를 포함하는 신호를 수신하고, 신호에서 LDPC 코드의 소프트 값 시퀀스를 획득하며, 대응하는 리프팅 팩터 Z를 결정할 수 있다.
디코더에 의해, LDPC 행렬을 사용하여 입력 시퀀스를 디코딩하는 것은 리프팅 팩터 Z에 대응하는 LDPC 행렬을 사용하여 LDPC 코드의 소프트 값 시퀀스를 디코딩하는 것일 수 있다.
디코딩은 인코딩의 역 프로세스이다. 따라서, LDPC 행렬 H 및 LDPC 행렬의 기저 그래프에 대한 설명들에 대해서는, 전술한 인코딩 실시예들을 참조한다. 디코딩 동안, 디코딩은 대안적으로 완전 기저 그래프에 기초하여, 또는 완전 기저 그래프의 일부 행들 및 열들에 기초하여 수행될 수 있다. LDPC 행렬의 기저 행렬 HB는 전술한 실시예들에서 언급된 임의의 기저 행렬 또는 앞서 설명된 임의의 기저 행렬에 대해 행 치환, 또는 열 치환, 또는 행 치환 및 열 치환 둘 다를 수행함으로써 획득된 기저 행렬일 수 있다. LDPC 행렬의 기저 그래프는 적어도 부분 행렬 A 및 부분 행렬 B를 포함하고, 부분 행렬 C, 부분 행렬 D, 및 부분 행렬 E를 추가로 포함할 수 있다. 각각의 부분에 대해서는, 전술한 실시예들에서의 설명들을 참조하고, 세부사항들이 본 명세서에서 또다시 설명되지 않는다.
가능한 설계에서, LDPC 코드의 기저 행렬 HB는 메모리에 저장될 수 있고, LDPC 코드의 소프트 값들은 리프팅 팩터 Z에 대응하는 LDPC 행렬을 획득함으로써 디코딩될 수 있다.
다른 가능한 구현에서, LDPC 코드의 복수의 기저 행렬들이 있기 때문에, 기저 행렬들이 행렬 구조들에 따라 저장될 때, 상대적으로 큰 저장 공간이 점유된다. LDPC 코드의 기저 그래프는 대안적으로 메모리에 저장될 수 있고, 기저 행렬들에서의 영이 아닌 요소들의 시프트 값들은 행별로 또는 열별로 저장될 수 있으며, 이어서 LDPC 행렬이 리프팅 팩터 Z에 대응하는 기저 행렬의 시프트 값들 및 기저 그래프에 기초하여 획득될 수 있다.
기저 그래프를 저장하는 방식에 대해, 기저 그래프는 전술한 인코딩 실시예들에서 설명된 다양한 방식들로 저장될 수 있다. 단지 예들이 본 명세서에서 제공되고, 이 예들이 제한을 구성하지 않는다는 점에 유의해야 한다.
디코딩은 인코딩의 역 프로세스이고, 디코딩 동안 사용되는 기저 행렬 HB는 인코딩 방법 실시예들에서의 기저 행렬과 동일한 특성을 갖는다. 기저 행렬 HB를 리프팅시킴으로써 LDPC 행렬 H를 획득하는 것에 대해서는, 인코딩 방법 실시예들을 참조한다.
통신 시스템에서, 디코딩 방법 이전에, 통신 장치는 다음과 같은 하나 이상의 동작: LDPC 코드를 포함하는 신호를 수신하는 동작, 및 LDPC 코드의 소프트 값들을 획득하기 위해, 신호에 대해 복조, 디인터리빙, 및 디레이트 매칭을 수행하는 동작을 추가로 수행할 수 있다.
가능한 구현에서, 다음과 같은 것들 중 하나 이상의 파라미터가 저장될 수 있다:
(a) 전술한 구현들에서 설명된 임의의 기저 행렬 HB를 획득하는 데 사용되는 파라미터. 기저 행렬 HB는 파라미터들에 기초하여 획득될 수 있다; 예를 들어, 파라미터들은 다음과 같은 것들: 기저 행렬에서의 시프트 값들, 리프팅 팩터, 기저 행렬의 기저 그래프, 코드 레이트, 또는 이와 유사한 것 중 하나 이상을 포함할 수 있다;
(b) 전술한 구현들에서 설명된 임의의 기저 행렬들 중 하나인, 기저 행렬 HB;
(c) 기저 행렬 HB에 기초하여 리프팅을 수행한 후에 획득된 행렬;
(d) 전술한 구현들에서 설명된 임의의 기저 행렬 HB에 기초하여 행/열 치환을 수행함으로써 획득된 기저 행렬, 여기서, 본 출원에서, 행/열 치환은 행 치환, 열 치환, 또는 행 치환 및 열 치환을 지칭한다; 및
(e) 행/열 치환을 수행함으로써 획득된 기저 행렬에 기초하여 리프팅을 수행함으로써 획득된 행렬.
가능한 구현에서, 인코딩 프로세스 또는 디코딩 프로세스에서, 저밀도 패리티 체크(LDPC) 행렬을 사용하여 입력 시퀀스를 인코딩하는 것은 다음과 같은 방식들 중 하나 이상의 방식으로 수행될 수 있다:
i 전술한 (a)에 기초하여 기저 행렬 HB를 획득하고, 획득된 기저 행렬 HB에 기초하여 인코딩 또는 디코딩을 수행하는 것; 또는 획득된 기저 행렬 HB에 기초하여 행/열 치환을 수행하고, 행/열 치환을 수행함으로써 획득된 기저 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것, 여기서 기저 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것은 기저 행렬의 리프팅된 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것을 임의로 추가로 포함할 수 있다;
ii (b) 또는 (d)에서의 저장된 기저 행렬(저장된 기저 행렬 HB, 또는 기저 행렬 HB에 기초하여 행/열 치환을 수행함으로써 획득된 저장된 기저 행렬)에 기초하여 인코딩 또는 디코딩을 수행하는 것; 또는 저장된 기저 행렬에 기초하여 행/열 치환을 수행하고, 행/열 치환을 수행함으로써 획득된 기저 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것, 여기서 기저 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것은 기저 행렬의 리프팅된 행렬에 기초하여 인코딩 또는 디코딩을 수행하는 것을 임의로 추가로 포함할 수 있다; 및
iii (c) 또는 (e)에 기초하여 인코딩 또는 디코딩을 수행하는 것.
본 출원에서 저장하는 것은 하나 이상의 메모리에 저장하는 것일 수 있다. 하나 이상의 메모리는 개별적으로 배치될 수 있거나, 또는 인코더, 디코더, 프로세서, 칩, 통신 장치, 또는 단말에 통합될 수 있다. 대안적으로, 하나 이상의 메모리 중 일부는 개별적으로 배치될 수 있고, 다른 것들은 인코더, 디코더, 프로세서, 칩, 통신 장치, 또는 단말에 통합된다. 메모리의 유형은 임의의 형태의 저장 매체일 수 있다. 이것이 본 출원에서 제한되지 않는다.
도 5는 통신 장치(500)의 개략 구조 다이어그램이다. 장치(500)는 전술한 방법 실시예들에서 설명된 방법을 구현하도록 구성될 수 있다. 전술한 방법 실시예들에서의 설명들이 참조될 수 있다. 통신 장치(500)는 칩, 기지국, 단말, 또는 다른 네트워크 디바이스들일 수 있다.
통신 장치(500)는 하나 이상의 프로세서(501)를 포함한다. 프로세서(501)는 범용 프로세서, 특수 목적 프로세서, 또는 이와 유사한 것일 수 있다. 예를 들어, 프로세서(501)는 기저대역 프로세서 또는 중앙 프로세싱 유닛일 수 있다. 기저대역 프로세서는 통신 프로토콜 및 통신 데이터를 프로세싱하도록 구성될 수 있다. 중앙 프로세싱 유닛은: (기지국, 단말, 또는 칩과 같은) 통신 장치를 제어하고, 소프트웨어 프로그램을 실행하며, 소프트웨어 프로그램의 데이터를 프로세싱하도록 구성될 수 있다.
가능한 설계에서, 통신 장치(500)는 하나 이상의 프로세서(501)를 포함할 수 있다. 하나 이상의 프로세서(501)는 전술한 인코더의 기능을 구현할 수 있다. 다른 가능한 설계에서, 전술한 인코더는 프로세서(501)의 일부일 수 있다. 인코더의 기능에 부가하여, 프로세서(501)는 다른 기능을 추가로 구현할 수 있다.
통신 장치(500)는 LDPC 행렬을 사용하여 입력 시퀀스를 인코딩한다. LDPC 행렬의 기저 그래프는 전술한 예들에서의 임의의 기저 그래프, 또는 앞서 설명된 임의의 기저 그래프에 대해 행 치환, 열 치환, 또는 행 치환 및 열 치환 둘 다를 수행함으로써 획득된 기저 그래프일 수 있다. LDPC 행렬의 기저 행렬 HB는 전술한 실시예들에서의 임의의 기저 행렬, 또는 앞서 설명된 임의의 기저 행렬에 대해 행 치환, 열 치환, 또는 행 치환 및 열 치환 둘 다를 수행함으로써 획득된 기저 행렬일 수 있다. 인코더의 입력 시퀀스는 정보 비트 시퀀스일 수 있다.
가능한 설계에서, 하나 이상의 프로세서(501)는 전술한 디코더의 기능을 구현할 수 있다. 다른 가능한 설계에서, 전술한 디코더는 프로세서(501)의 일부일 수 있다.
통신 장치(500)는 LDPC 행렬을 사용하여 입력 시퀀스를 디코딩하도록 구성될 수 있다. LDPC 행렬의 기저 그래프는 전술한 예들에서의 임의의 기저 그래프, 또는 앞서 설명된 임의의 기저 그래프에 대해 행 치환, 열 치환, 또는 행 치환 및 열 치환 둘 다를 수행함으로써 획득된 기저 그래프일 수 있다. LDPC 행렬의 기저 행렬 HB는 전술한 예들에서의 임의의 기저 행렬, 또는 앞서 설명된 임의의 기저 행렬에 대해 행 치환, 열 치환, 또는 행 치환 및 열 치환 둘 다를 수행함으로써 획득된 기저 행렬일 수 있다. 디코더의 입력 시퀀스는 소프트 값 시퀀스일 수 있다.
임의적인 가능한 설계에서, 프로세서(501)는 명령어(들)(503)을 추가로 포함할 수 있다. 통신 장치(500)가 전술한 방법 실시예들에서 설명된 방법을 수행하도록, 명령어(들)가 프로세서 상에서 실행될 수 있다.
다른 가능한 설계에서, 통신 장치(500)는 회로를 추가로 포함할 수 있다. 회로는 전술한 방법 실시예들에서의 인코더의 기능, 디코더의 기능, 또는 인코더 및 디코더의 기능들을 구현할 수 있다.
임의로, 통신 장치(500)는 하나 이상의 메모리(502)를 포함할 수 있다. 메모리는 명령어(들)(504)를 저장하고, 통신 장치(500)가 전술한 방법 실시예들에서 설명된 방법을 수행하도록, 명령어(들)가 프로세서 상에서 실행될 수 있다. 임의로, 메모리는 데이터를 추가로 저장할 수 있다. 임의로, 프로세서는 명령어(들) 및/또는 데이터를 추가로 저장할 수 있다. 프로세서 및 메모리는 개별적으로 배치될 수 있거나, 또는 함께 통합될 수 있다. 임의로, 하나 이상의 메모리(502)는 기저 행렬에 관련된 파라미터들, 예를 들어, 시프트 값, 기저 그래프, 기저 그래프에 기초하여 리프팅을 통해 획득된 행렬, 기저 행렬에서의 각각의 행, 및 리프팅 팩터를 저장할 수 있다. 임의로, 하나 이상의 메모리(502)는 기저 행렬 또는 기저 행렬에 기초하여 리프팅을 통해 획득된 행렬을 저장할 수 있다.
임의로, 통신 장치(500)는 트랜시버(505) 및 안테나(506)를 추가로 포함할 수 있다. 프로세서(501)는 프로세싱 유닛이라고 지칭될 수 있다. 프로세서(501)는 통신 장치(단말 또는 기지국)를 제어한다. 트랜시버(505)는 트랜시버 유닛, 트랜시버 회로, 트랜시버, 또는 이와 유사한 것으로 지칭될 수 있고, 안테나(506)를 사용하여 통신 장치의 전송 및 수신 기능들을 구현하도록 구성된다.
임의로, 통신 장치(500)는 전송 블록 CRC를 생성하도록 구성된 컴포넌트, 코드 블록 세그먼트화 및 CRC 추가에 사용되는 컴포넌트, 인터리빙에 사용되는 인터리버, 변조 프로세싱에 사용되는 변조기, 또는 이와 유사한 것을 추가로 포함할 수 있다. 컴포넌트들의 기능들은 하나 이상의 프로세서(501)를 사용하여 구현될 수 있다.
임의로, 통신 장치(500)는 복조 동작에 사용되는 복조기, 디인터리빙에 사용되는 디인터리버, 디레이트 매칭에 사용되는 컴포넌트, 또는 이와 유사한 것을 추가로 포함할 수 있다. 컴포넌트들의 기능들은 하나 이상의 프로세서(501)를 사용하여 구현될 수 있다.
도 6은 통신 시스템(600)의 개략 다이어그램이다. 통신 시스템(600)은 통신 디바이스(60) 및 통신 디바이스(61)를 포함한다. 정보 데이터가 통신 디바이스(60)와 통신 디바이스(61) 사이에서 수신되고 송신된다. 통신 디바이스(60) 및 통신 디바이스(61)는 통신 장치(500)일 수 있거나, 또는 통신 디바이스(60) 및 통신 디바이스(61)는, 제각기, 정보 데이터를 수신하고 전송하기 위한 통신 장치(500)를 포함한다. 일 예에서, 통신 디바이스(60)는 단말일 수 있고, 그에 대응하여, 통신 디바이스(61)는 기지국일 수 있다. 다른 예에서, 통신 디바이스(60)는 기지국이고, 그에 대응하여, 통신 디바이스(61)는 단말일 수 있다.
본 기술분야의 통상의 기술자는 본 출원의 실시예들에 열거된 다양한 예시적인 논리 블록들(illustrative logical block) 및 단계들(step)이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합을 사용하여 구현될 수 있음을 추가로 이해할 수 있다. 기능들이 하드웨어 또는 소프트웨어를 사용하여 구현되는지는 전체 시스템의 설계 요구사항 및 특정의 응용들에 의존한다. 각각의 특정 응용에 대해, 본 기술분야의 통상의 기술자는 기능들을 구현하기 위해 다양한 방법들을 사용할 수 있다. 그렇지만, 이 구현은 본 출원의 실시예들의 보호 범위를 넘어서는 것으로 이해되어서는 안된다.
본 출원의 실시예들에서 설명되는 다양한 예시적인 논리 유닛들 및 회로들은 범용 프로세서, 디지털 신호 프로세서, ASIC(application-specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그래밍가능 논리 장치, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 또는 이들의 임의의 조합의 설계를 사용하여 설명된 기능들을 구현하거나 동작시킬 수 있다. 범용 프로세서는 마이크로프로세서일 수 있다. 임의로, 범용 프로세서는 또한 임의의 종래의 프로세서, 제어기, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 프로세서는, 디지털 신호 프로세서 및 마이크로프로세서, 다수의 마이크로프로세서들, 디지털 신호 프로세서 코어를 갖는 하나 이상의 마이크로프로세서, 또는 임의의 다른 유사한 구성과 같은, 컴퓨팅 장치들의 조합에 의해 또한 구현될 수 있다.
본 출원의 실시예들에서 설명된 방법들 또는 알고리즘들의 단계들은 하드웨어, 프로세서에 의해 실행되는 명령어(들), 또는 이들의 조합에 직접 구체화될 수 있다. 메모리는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 이동식 자기 디스크, CD-ROM, 또는 본 기술분야에서의 임의의 다른 형태의 저장 매체일 수 있다. 예를 들어, 프로세서가 정보를 메모리로부터 판독하고 정보를 메모리에 기입할 수 있도록, 메모리는 프로세서에 접속될 수 있다. 대안적으로, 메모리가 프로세서에 추가로 통합될 수 있다. 프로세서 및 메모리는 ASIC에 배치될 수 있고, ASIC는 UE에 배치될 수 있다. 대안적으로, 프로세서 및 메모리는 UE의 상이한 컴포넌트들에 배치될 수 있다.
전술한 실시예들에 대한 설명들로, 본 기술분야의 통상의 기술자는 본 출원이 하드웨어, 펌웨어 또는 이들의 조합에 의해 구현될 수 있음을 명확히 이해할 수 있다. 본 출원이 소프트웨어 프로그램을 사용하여 구현될 때, 본 출원의 전부 또는 일부는 컴퓨터 프로그램 제품의 형태로 구현될 수 있다. 컴퓨터 프로그램 제품은 하나 이상의 컴퓨터 명령어를 포함한다. 컴퓨터 명령어들이 컴퓨터 상에 로딩되어 실행될 때, 본 출원의 실시예들에 따른 절차들 또는 기능들이 전부 또는 부분적으로 생성된다. 본 출원이 소프트웨어 프로그램에 의해 구현될 때, 전술한 기능들이 컴퓨터 판독가능 매체에 저장되거나, 컴퓨터 판독가능 매체 내의 하나 이상의 명령어 또는 코드로서 전송될 수 있다. 컴퓨터는 범용 컴퓨터, 전용 컴퓨터, 컴퓨터 네트워크, 또는 다른 프로그래밍가능 장치일 수 있다. 컴퓨터 명령어들은 컴퓨터 판독가능 저장 매체에 저장될 수 있거나 또는 컴퓨터 판독가능 저장 매체로부터 다른 컴퓨터 판독가능 저장 매체로 전송될 수 있다. 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 포함하고, 여기서 통신 매체는 컴퓨터 프로그램이 한 장소로부터 다른 장소로 전송될 수 있게 해주는 임의의 매체를 포함한다. 저장 매체는 컴퓨터에 의해 액세스가능한 임의의 이용가능 매체일 수 있다. 이하는 제한을 부과하는 것이 아니라 예를 제공한다: 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM, 또는 다른 광학 디스크 스토리지 또는 디스크 저장 매체, 또는 다른 자기 저장 디바이스, 또는 예상된 프로그램 코드를 명령어(들) 또는 데이터 구조의 형태로 담고 있거나 저장할 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 그에 부가하여, 임의의 접속이 컴퓨터 판독가능 매체로서 적절히 정의될 수 있다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유/케이블, 연선(twisted pair), DSL(digital subscriber line), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송되는 경우, 동축 케이블, 광섬유/케이블, 연선, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들은 이들이 속하는 매체의 정의에 포함된다. 예를 들어, 본 출원에 의해 사용되는 디스크(Disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크, 광학 디스크, DVD(digital versatile disc), 플로피 디스크 및 블루레이 디스크를 포함하고, 여기서 디스크(disk)는 일반적으로 데이터를 자기적 수단에 의해 복사하고, 디스크(disc)는 데이터를 레이저 수단에 의해 광학적으로 복사한다. 전술한 조합은 컴퓨터 판독가능 매체의 보호 범위에 또한 포함되어야 한다.
결론적으로, 위에서 설명된 것은 본 출원의 기술적 해결책들의 실시예들의 예들에 불과하고, 본 출원의 보호 범위를 제한하도록 의도되지 않는다. 본 출원의 원리를 벗어나지 않고 이루어진 임의의 수정, 등가의 대체, 또는 개선은 본 출원의 보호 범위 내에 속할 것이다.
Claims (26)
- 인코딩 방법으로서,
인코딩된 시퀀스를 획득하기 위해, 행렬 H를 사용하여 입력 시퀀스를 인코딩하는 단계
를 포함하고, 상기 입력 시퀀스는 K개의 비트를 포함하며;
상기 행렬 H는 기저 행렬 및 리프팅 팩터(lifting factor) Z에 따라 결정되고, Z는 양의 정수이며;
상기 기저 행렬은 m개의 행과 n개의 열을 포함하고, 상기 기저 행렬에서의 요소들은, 제각기, 그들의 행 인덱스 i 및 열 인덱스 j로 표현되며, 0≤i<m이고, 0≤j<n이며;
상기 기저 행렬에서의 요소는 영 요소 또는 영이 아닌 요소 중 어느 하나이고;
상기 기저 행렬은 영이 아닌 요소들을 가진 하나 이상의 하기의 행을 포함하며, 상기 영이 아닌 요소들의 행 인덱스들(i), 열 인덱스들(j)은:
i = 0, j = 0, 1, 2, 3, 6, 9, 10, 11;
i = 1, j = 0, 3, 4, 5, 6, 7, 8, 9, 11, 12;
i = 2, j = 0, 1, 3, 4, 8, 10, 12, 13;
i = 3, j = 1, 2, 4, 5, 6, 7, 8, 9, 10, 13;
i = 4, j = 0, 1, 11, 14;
i = 5, j = 0, 1, 5, 7, 11, 15;
i = 6, j = 0, 5, 7, 9, 11, 16;
i = 7, j = 1, 5, 7, 11, 13, 17;
i = 8, j = 0, 1, 12, 18;
i = 9, j = 1, 8, 10, 11, 19;
i = 10, j = 0, 1, 6, 7, 20;
i = 11, j = 0, 7, 9, 13, 21;
i = 12, j = 1, 3, 11, 22;
i = 13, j = 0, 1, 8, 13, 23;
i = 14, j = 1, 6, 11, 13, 24;
i = 15, j = 0, 10, 11, 25;
i = 16, j = 1, 9, 11, 12, 26;
i = 17, j = 1, 5, 11, 12, 27;
i = 18, j = 0, 6, 7, 28;
i = 19, j = 0, 1, 10, 29;
i = 20, j = 1, 4, 11, 30;
i = 21, j = 0, 8, 13, 31;
i = 22, j = 1, 2, 32;
i = 23, j = 0, 3, 5, 33;
i = 24, j = 1, 2, 9, 34;
i = 25, j = 0, 5, 35;
i = 26, j = 2, 7, 12, 13, 36;
i = 27, j = 0, 6, 37;
i = 28, j = 1, 2, 5, 38;
i = 29, j = 0, 4, 39;
i = 30, j = 2, 5, 7, 9, 40;
i = 31, j = 1, 13, 41;
i = 32, j = 0, 5, 12, 42;
i = 33, j = 2, 7, 10, 43;
i = 34, j = 0, 12, 13, 44;
i = 35, j = 1, 5, 11, 45;
i = 36, j = 0, 2, 7, 46;
i = 37, j = 10, 13, 47;
i = 38, j = 1, 5, 11, 48;
i = 39, j = 0, 7, 12, 49;
i = 40, j = 2, 10, 13, 50;
i = 41, j = 1, 5, 11, 51
인 방법. - 제1항에 있어서, 상기 입력 시퀀스는 c ={c0 , c1 , c2 , …, cK-1 }로서 표현되고, 상기 인코딩된 시퀀스는 d ={d0 , d1 , d2 , …, dN-1 }로서 표현되며, N은 양의 정수이고, N = (40+Kb) ×Z이며, Kb는 {6, 8, 9, 10} 중 하나인 방법.
- 제2항에 있어서, 상기 인코딩된 시퀀스 d는 상기 입력 시퀀스 c에서의 K0 개의 비트 및 패리티 시퀀스 w={w0 , w1 , w2 , …, wN-K0-1 }에서의 N-K0 개의 패리티 비트를 포함하고, K0 은 0보다 크고 K보다 작거나 같은 정수이며,
상기 행렬 H, 상기 패리티 시퀀스 w 및 상기 입력 시퀀스 c는:
를 충족시키며,
cT =[c0 , c1 , c2 , …, cK-1 ] T 이고, wT =[w0 , w1 , w2 , …, wN-K0-1 ] T 이며, 0T는 열 벡터이고, 0T의 모든 요소들의 값들은 0인 방법. - 제3항에 있어서, K0 = K-2×Z인 방법.
- 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 리프팅 팩터 Z = Z0이고, Z0은 Kb×Z0 ≥K의 관계를 충족시키는 복수의 리프팅 팩터들 중 최솟값인 방법.
- 제5항에 있어서, K >640의 경우에, Kb는 10과 동일하고; 또는
K>560 및 K ≤ 640의 경우에, Kb는 9와 동일하며; 또는
K>192 및 K ≤ 560의 경우에, Kb는 8과 동일하고; 또는
K ≤ 192의 경우에, Kb는 6과 동일한 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서, 각각의 영 요소는 상기 행렬 H에서의 Z×Z 크기의 올 제로 행렬(all-zero matrix)에 대응하고,
행 i 및 열 j에 있는 각각의 영이 아닌 요소는 값 Vi,j 를 가지며, 상기 행렬 H에서의 Z×Z 크기의 순환 치환 행렬 I(Pi,j )에 대응하고, 상기 순환 치환 행렬 I(Pi,j )는 Z×Z 크기의 단위 행렬을 우측으로 Pi,j 번 순환 시프트시킴으로써 획득되는 행렬에 대응하고,
Pi,j 는 0 이상의 정수 시프트 값이고, Pi,j = mod (Vi,j,Z )인 방법. - 제1항에 있어서, 상기 리프팅 팩터 Z는 10×Z≥K의 관계를 충족시키는 복수의 리프팅 팩터들 중 최솟값인 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 리프팅 팩터는 Z = 2 × 2 j (단, j = 0, 1, 2, 3, 4, 5, 6, 7)를 충족시키는 것인 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기저 행렬은 상기 영이 아닌 요소들을 갖는 행 0 내지 행 (m-1) 행들을 포함하며, 4≤ m ≤ 42이고, 14≤ n ≤ 52인 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 행렬 H는 상기 기저 행렬의 치환된 행렬에 따라 결정되며, 상기 치환된 행렬은 상기 기저 행렬에 대해 행 치환, 또는 열 치환, 또는 행 치환 및 열 치환을 수행함으로써 획득되는 방법.
- 장치로서,
프로그램 명령어들을 저장하도록 구성된 하나 이상의 메모리; 및
상기 하나 이상의 메모리에 커플링되고 상기 장치로 하여금, 인코딩된 시퀀스를 획득하기 위해, 행렬 H를 사용하여 입력 시퀀스를 인코딩하게 하기 위해 상기 프로그램 명령어들을 실행하도록 구성된 하나 이상의 프로세서
를 포함하며, 상기 입력 시퀀스는 K개의 비트를 포함하고, K는 양의 정수이며;
상기 행렬 H는 기저 행렬 및 리프팅 팩터 Z에 따라 결정되고, Z는 양의 정수이며;
상기 기저 행렬은 m개의 행과 n개의 열을 포함하고, 상기 기저 행렬에서의 요소들은, 제각기, 그들의 행 인덱스 i 및 열 인덱스 j로 표현되며, 0≤i<m, 0≤j<n이고;
상기 기저 행렬에서의 요소는 영 요소 또는 영이 아닌 요소 중 어느 하나이고;
상기 기저 행렬은 영이 아닌 요소들을 가진 하나 이상의 하기의 행을 포함하며, 상기 영이 아닌 요소들의 행 인덱스들(i), 열 인덱스들(j)은:
i = 0, j = 0, 1, 2, 3, 6, 9, 10, 11;
i = 1, j = 0, 3, 4, 5, 6, 7, 8, 9, 11, 12;
i = 2, j = 0, 1, 3, 4, 8, 10, 12, 13;
i = 3, j = 1, 2, 4, 5, 6, 7, 8, 9, 10, 13;
i = 4, j = 0, 1, 11, 14;
i = 5, j = 0, 1, 5, 7, 11, 15;
i = 6, j = 0, 5, 7, 9, 11, 16;
i = 7, j = 1, 5, 7, 11, 13, 17;
i = 8, j = 0, 1, 12, 18;
i = 9, j = 1, 8, 10, 11, 19;
i = 10, j = 0, 1, 6, 7, 20;
i = 11, j = 0, 7, 9, 13, 21;
i = 12, j = 1, 3, 11, 22;
i = 13, j = 0, 1, 8, 13, 23;
i = 14, j = 1, 6, 11, 13, 24;
i = 15, j = 0, 10, 11, 25;
i = 16, j = 1, 9, 11, 12, 26;
i = 17, j = 1, 5, 11, 12, 27;
i = 18, j = 0, 6, 7, 28;
i = 19, j = 0, 1, 10, 29;
i = 20, j = 1, 4, 11, 30;
i = 21, j = 0, 8, 13, 31;
i = 22, j = 1, 2, 32;
i = 23, j = 0, 3, 5, 33;
i = 24, j = 1, 2, 9, 34;
i = 25, j = 0, 5, 35;
i = 26, j = 2, 7, 12, 13, 36;
i = 27, j = 0, 6, 37;
i = 28, j = 1, 2, 5, 38;
i = 29, j = 0, 4, 39;
i = 30, j = 2, 5, 7, 9, 40;
i = 31, j = 1, 13, 41;
i = 32, j = 0, 5, 12, 42;
i = 33, j = 2, 7, 10, 43;
i = 34, j = 0, 12, 13, 44;
i = 35, j = 1, 5, 11, 45;
i = 36, j = 0, 2, 7, 46;
i = 37, j = 10, 13, 47;
i = 38, j = 1, 5, 11, 48;
i = 39, j = 0, 7, 12, 49;
i = 40, j = 2, 10, 13, 50;
i = 41, j = 1, 5, 11, 51
인 장치. - 제12항에 있어서, 상기 입력 시퀀스는 c ={c0 , c1 , c2 , …, cK-1 }로서 표현되고, 상기 인코딩된 시퀀스는 d ={d0 , d1 , d2 , …, dN-1 }로서 표현되며, N은 양의 정수이고, N = (40+Kb)Z이며, Kb는 {6, 8, 9, 10} 중 하나인 장치.
- 제13항에 있어서, 상기 인코딩된 시퀀스 d는 상기 입력 시퀀스 c에서의 K0 개의 비트 및 패리티 시퀀스 w={w0 , w1 , w2 , …, wN-K0-1 }에서의 N-K0 개의 패리티 비트를 포함하고, K0 은 0보다 크고 K보다 작거나 같은 정수이며,
상기 행렬 H, 상기 패리티 시퀀스 w 및 상기 입력 시퀀스는:
를 충족시키며,
cT =[c0 , c1 , c2 , …, cK-1 ] T 이고, wT =[w0 , w1 , w2 , …, wN-K0-1 ] T 이며, 0T는 열 벡터이고, 0T의 모든 요소들의 값들은 0인 장치. - 제14항에 있어서, K0 = K-2×Z인 장치.
- 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 리프팅 팩터 Z = Z0이고, Z0은 Kb×Z0 ≥K의 관계를 충족시키는 복수의 리프팅 팩터들 중 최솟값인 장치.
- 제16항에 있어서, K >640의 경우에, Kb는 10과 동일하고; 또는
K>560 및 K ≤ 640의 경우에, Kb는 9과 동일하고; 또는
K>192 및 K ≤ 560의 경우에, Kb는 8과 동일하고; 또는
K ≤ 192의 경우에, Kb는 6과 동일한 장치. - 제12항 내지 제15항 중 어느 한 항에 있어서, 각각의 영 요소는 상기 행렬 H에서의 Z×Z 크기의 올 제로 행렬에 대응하고,
행 i 및 열 j에 있는 각각의 영이 아닌 요소는 값 Vi,j 를 가지며, 상기 행렬 H에서의 Z×Z 크기의 순환 치환 행렬 I(Pi,j )에 대응하고, 상기 순환 치환 행렬 I(Pi,j )는 Z×Z 크기의 단위 행렬을 우측으로 Pi,j 번 순환 시프트시킴으로써 획득되는 행렬에 대응하고,
Pi,j 는 0 이상의 정수 시프트 값이고, Pi,j = mod (Vi,j,Z )인 장치. - 제12항에 있어서, 상기 리프팅 팩터 Z는 10×Z≥K의 관계를 충족시키는 복수의 리프팅 팩터들 중 최솟값인 장치.
- 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 리프팅 팩터는 Z = 2 × 2 j (단, j = 0, 1, 2, 3, 4, 5, 6, 7)를 충족시키는 것인 장치.
- 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 기저 행렬은 상기 영이 아닌 요소들을 갖는 행 0 내지 행 (m-1) 행들을 포함하며, 4≤ m ≤ 42이고, 14≤ n ≤ 52인 장치.
- 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 행렬 H는 상기 기저 행렬의 치환된 행렬에 따라 결정되며, 상기 치환된 행렬은 상기 기저 행렬에 대해 행 치환, 또는 열 치환, 또는 행 치환 및 열 치환을 수행함으로써 획득되는 장치.
- 제22항에 있어서, 상기 기저 행렬, 상기 치환된 행렬, 하나 이상의 리프팅 팩터 Z를 저장하도록 구성된 하나 이상의 메모리를 추가로 포함하는 장치.
- 제22항에 있어서, 상기 행렬 H와 연관된 파라미터들을 저장하도록 구성된 하나 이상의 메모리를 추가로 포함하는 장치.
- 컴퓨터 판독가능 저장 매체로서, 하나 이상의 명령어를 포함하고, 상기 하나 이상의 명령어가 컴퓨터 상에서 실행될 때, 상기 컴퓨터로 하여금 제1항 내지 제4항, 및 제8항 중 어느 한 항에 따른 방법을 수행하게 하는 컴퓨터 판독가능 저장 매체.
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710454030.3 | 2017-06-15 | ||
| CN201710454030.3A CN109150191A (zh) | 2017-06-15 | 2017-06-15 | 信息处理的方法、装置和通信设备 |
| CN201710503056.2 | 2017-06-27 | ||
| CN201710503056 | 2017-06-27 | ||
| PCT/CN2017/092878 WO2018227681A1 (zh) | 2017-06-15 | 2017-07-13 | 信息处理的方法和通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190113983A KR20190113983A (ko) | 2019-10-08 |
| KR102194029B1 true KR102194029B1 (ko) | 2020-12-22 |
Family
ID=64658860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197027252A KR102194029B1 (ko) | 2017-06-15 | 2017-07-13 | 정보 프로세싱 방법 및 통신 장치 |
Country Status (11)
| Country | Link |
|---|---|
| US (3) | US10742235B2 (ko) |
| EP (2) | EP3588786B1 (ko) |
| JP (2) | JP6820438B2 (ko) |
| KR (1) | KR102194029B1 (ko) |
| CN (2) | CN110754042A (ko) |
| AU (1) | AU2017418080B9 (ko) |
| BR (1) | BR112019020158B1 (ko) |
| CA (1) | CA3055231C (ko) |
| RU (1) | RU2740154C1 (ko) |
| WO (2) | WO2018227681A1 (ko) |
| ZA (1) | ZA201906314B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102194029B1 (ko) | 2017-06-15 | 2020-12-22 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 정보 프로세싱 방법 및 통신 장치 |
| CN109150197B (zh) | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| US11791938B2 (en) * | 2019-09-26 | 2023-10-17 | Nvidia Corporation | Parity check decoding |
| US11640255B2 (en) * | 2020-11-19 | 2023-05-02 | Macronix International Co., Ltd. | Memory device and operation method thereof |
| US20220231701A1 (en) * | 2021-01-20 | 2022-07-21 | Nvidia Corporation | Technique to perform decoding of wireless communications signal data |
| CN112821895B (zh) * | 2021-04-16 | 2021-07-09 | 成都戎星科技有限公司 | 一种实现信号高误码率下的编码识别方法 |
| CN115913252A (zh) * | 2021-09-30 | 2023-04-04 | 华为技术有限公司 | 编码方法、译码方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160173132A1 (en) | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
Family Cites Families (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031098A (en) | 1997-08-11 | 2000-02-29 | California Institute Of Technology | Detection and treatment of duplex polynucleotide damage |
| JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ｌｄｐｃ符号用検査行列生成方法 |
| KR100683600B1 (ko) | 2002-07-03 | 2007-02-16 | 휴우즈 일렉트로닉스 코오포레이션 | 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법 |
| US7058873B2 (en) | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
| KR100996029B1 (ko) | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
| KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
| KR100918763B1 (ko) | 2003-11-14 | 2009-09-24 | 삼성전자주식회사 | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 |
| CN1961499B (zh) | 2004-04-02 | 2013-06-05 | 苹果公司 | 用于正交频分复用应用的空间时间发射分集系统及方法 |
| KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
| WO2006016769A1 (en) | 2004-08-10 | 2006-02-16 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding a block low density parity check code |
| US7188297B2 (en) | 2004-08-12 | 2007-03-06 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
| KR100651343B1 (ko) * | 2004-09-15 | 2006-11-29 | 삼성전자주식회사 | 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치 |
| KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
| CN1845482B (zh) * | 2005-04-07 | 2011-05-11 | 华为技术有限公司 | 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 |
| CN100546205C (zh) * | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
| CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
| WO2008092040A2 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
| KR101445080B1 (ko) | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
| CN101515839A (zh) | 2008-02-22 | 2009-08-26 | 大唐移动通信设备有限公司 | 一种编码输出的方法、装置及其系统 |
| CN101662290B (zh) * | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
| US8103931B2 (en) | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
| CN101686061A (zh) | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和系统 |
| CN101741396B (zh) | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
| CN101834613B (zh) | 2009-03-09 | 2012-11-21 | 电信科学技术研究院 | 一种ldpc码的编码方法及编码器 |
| US8433972B2 (en) | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
| CN102412842B (zh) * | 2010-09-25 | 2016-06-15 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
| US8627166B2 (en) | 2011-03-16 | 2014-01-07 | Samsung Electronics Co., Ltd. | LDPC code family for millimeter-wave band communications in a wireless network |
| CN102315911B (zh) | 2011-09-29 | 2017-10-27 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码编码方法及装置 |
| US9100052B2 (en) * | 2013-02-01 | 2015-08-04 | Samsung Electronics Co., Ltd. | QC-LDPC convolutional codes enabling low power trellis-based decoders |
| WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
| KR101929145B1 (ko) | 2013-06-12 | 2018-12-13 | 소니 주식회사 | 데이터 처리 장치, 및 데이터 처리 방법 |
| CN104518847B (zh) | 2013-09-29 | 2018-02-02 | 中国科学院上海高等研究院 | 基于bch码与短ldpc码级联的信令编码方法及系统 |
| US9559722B1 (en) | 2013-10-21 | 2017-01-31 | Marvell International Ltd. | Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data |
| CN104868925B (zh) * | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
| CN104917536B (zh) | 2014-03-11 | 2019-11-12 | 中兴通讯股份有限公司 | 一种支持低码率编码的方法及装置 |
| CN104168030B (zh) | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
| US9432052B2 (en) * | 2014-09-18 | 2016-08-30 | Broadcom Corporation | Puncture-aware low density parity check (LDPC) decoding |
| US9692451B2 (en) * | 2014-09-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd | Non-binary low density parity check (NB-LDPC) codes for communication systems |
| CN104333390B (zh) | 2014-11-26 | 2019-08-06 | 西安烽火电子科技有限责任公司 | 一种ldpc码的校验矩阵的构造方法与编码方法 |
| US20160218750A1 (en) | 2015-01-23 | 2016-07-28 | Empire Technology Development Llc | Parity check code encoder |
| SG10201500905QA (en) * | 2015-02-05 | 2016-09-29 | Nanyang Polytechnic | LDPC Codes For Storage System |
| CN104821831B (zh) | 2015-03-24 | 2019-03-05 | 东南大学 | 一种适用于高码率qc-ldpc码的双循环构造方法 |
| US9847794B2 (en) * | 2015-05-19 | 2017-12-19 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| CN106685586B (zh) * | 2015-11-11 | 2020-02-14 | 华为技术有限公司 | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 |
| WO2017091018A1 (en) * | 2015-11-24 | 2017-06-01 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
| US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
| US10804933B2 (en) | 2016-09-30 | 2020-10-13 | Lg Electronics Inc. | QC LDPC code rate matching method and device therefor |
| WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
| CN108173621B (zh) | 2016-12-07 | 2022-06-14 | 华为技术有限公司 | 数据传输的方法、发送设备、接收设备和通信系统 |
| CN106849958B (zh) | 2016-12-29 | 2020-10-27 | 上海华为技术有限公司 | 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统 |
| US10581457B2 (en) * | 2017-01-09 | 2020-03-03 | Mediatek Inc. | Shift coefficient and lifting factor design for NR LDPC code |
| EP3571770B1 (en) | 2017-03-03 | 2024-02-21 | Huawei Technologies Co., Ltd. | High-rate long ldpc codes |
| CN109314527B (zh) * | 2017-05-05 | 2021-10-26 | 联发科技股份有限公司 | Qc-ldpc编码方法、装置及非暂时性计算机可读介质 |
| CN110535474B (zh) | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
| KR102194029B1 (ko) | 2017-06-15 | 2020-12-22 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 정보 프로세싱 방법 및 통신 장치 |
| CN109150197B (zh) | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
-
2017
- 2017-07-13 KR KR1020197027252A patent/KR102194029B1/ko active IP Right Grant
- 2017-07-13 CN CN201780092144.6A patent/CN110754042A/zh active Pending
- 2017-07-13 CA CA3055231A patent/CA3055231C/en active Active
- 2017-07-13 WO PCT/CN2017/092878 patent/WO2018227681A1/zh unknown
- 2017-07-13 EP EP17913431.7A patent/EP3588786B1/en active Active
- 2017-07-13 RU RU2019133313A patent/RU2740154C1/ru active
- 2017-07-13 CN CN202010009164.6A patent/CN111416625B/zh active Active
- 2017-07-13 BR BR112019020158-0A patent/BR112019020158B1/pt active IP Right Grant
- 2017-07-13 JP JP2019556313A patent/JP6820438B2/ja active Active
- 2017-07-13 AU AU2017418080A patent/AU2017418080B9/en active Active
- 2017-07-13 EP EP22198435.4A patent/EP4187794A1/en active Pending
-
2018
- 2018-06-15 WO PCT/CN2018/091423 patent/WO2018228514A1/zh active Application Filing
-
2019
- 2019-09-10 US US16/566,331 patent/US10742235B2/en active Active
- 2019-09-25 ZA ZA2019/06314A patent/ZA201906314B/en unknown
-
2020
- 2020-07-08 US US16/923,841 patent/US11296726B2/en active Active
-
2021
- 2021-01-04 JP JP2021000141A patent/JP7221999B2/ja active Active
-
2022
- 2022-03-01 US US17/684,144 patent/US11611356B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160173132A1 (en) | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020520570A (ja) | 2020-07-09 |
| CA3055231C (en) | 2022-10-04 |
| CN110754042A (zh) | 2020-02-04 |
| JP2021064962A (ja) | 2021-04-22 |
| US11296726B2 (en) | 2022-04-05 |
| US10742235B2 (en) | 2020-08-11 |
| CN111416625B (zh) | 2021-03-23 |
| AU2017418080B9 (en) | 2021-01-28 |
| KR20190113983A (ko) | 2019-10-08 |
| EP3588786B1 (en) | 2022-11-16 |
| WO2018227681A1 (zh) | 2018-12-20 |
| EP3588786A1 (en) | 2020-01-01 |
| US20200007159A1 (en) | 2020-01-02 |
| US11611356B2 (en) | 2023-03-21 |
| US20230299792A1 (en) | 2023-09-21 |
| WO2018228514A1 (zh) | 2018-12-20 |
| AU2017418080A1 (en) | 2019-10-03 |
| ZA201906314B (en) | 2020-07-29 |
| EP4187794A1 (en) | 2023-05-31 |
| AU2017418080B2 (en) | 2020-12-24 |
| BR112019020158B1 (pt) | 2022-02-08 |
| EP3588786A4 (en) | 2020-07-15 |
| JP6820438B2 (ja) | 2021-01-27 |
| JP7221999B2 (ja) | 2023-02-14 |
| CA3055231A1 (en) | 2018-12-20 |
| BR112019020158A2 (pt) | 2020-04-22 |
| CN111416625A (zh) | 2020-07-14 |
| US20200343912A1 (en) | 2020-10-29 |
| US20220255563A1 (en) | 2022-08-11 |
| RU2740154C1 (ru) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102194617B1 (ko) | 정보 처리 방법, 장치 및 통신 디바이스 | |
| US11777521B2 (en) | Apparatus and method for channel coding in communication system | |
| KR102194029B1 (ko) | 정보 프로세싱 방법 및 통신 장치 | |
| JP7471360B2 (ja) | 情報処理方法、装置、および通信装置 | |
| US11996863B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
| EP4250571A2 (en) | Information processing method and communication apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |