CN101662290B - 生成准循环ldpc码及编码的方法与装置 - Google Patents
生成准循环ldpc码及编码的方法与装置 Download PDFInfo
- Publication number
- CN101662290B CN101662290B CN 200810142175 CN200810142175A CN101662290B CN 101662290 B CN101662290 B CN 101662290B CN 200810142175 CN200810142175 CN 200810142175 CN 200810142175 A CN200810142175 A CN 200810142175A CN 101662290 B CN101662290 B CN 101662290B
- Authority
- CN
- China
- Prior art keywords
- matrix
- check
- submatrix
- piece
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Abstract
本发明涉及通信与信息系统的纠错编码技术领域,公开一种生成准循环低密度奇偶校验码的方法。所述方法包括:根据所要设计的低密度奇偶校验码的码率及码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法;根据所选择的度分布序列,设置基本矩阵每列的列重;按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵;将所得到的基本矩阵扩展成校验矩阵。同时还公开利用所述准循环低密度奇偶校验码编码的方法。进一步提供了相应的装置。采用本发明实施例提供的方法与装置使得最终得到的码字能有效的削弱环重叠带来的影响。
Description
技术领域
本发明涉及通信与信息系统的纠错编码技术领域,特别涉及一种生成准循环低密度奇偶校验码及编码的方法与装置。
背景技术
低密度一致校验(LDPC,low density parity check)码是Gallager于1962年提出的一种线性分组码,由于它的校验矩阵中“1”的个数较少,因此被称为低密度奇偶校验码,然后由Mackay在1996年重新提出并加以改进。除了可以用校验矩阵表示LDPC码之外,还可以用Tanner图(见图1)表示LDPC码,Tanner图和校验矩阵是直接对应的,由变量节点、校验节点和连接它们的边构成。每个校验节点zi对应于校验矩阵的第i行,每个变量节点xj对应于校验矩阵的第j列。当码字中第j个比特参与第i个校验方程,即校验矩阵中第i行第j列所在位置的元素取值为1时,图1中的校验节点和变量节点之间存在连线。对于每个节点,与之相连的边数称为这个节点的度数。
LDPC码是目前采用较多的性能优良的一种纠错编码技术,它的主要特点是支持迭代译码,且性能接近香农容量限。LDPC码具有较低的译码复杂度,并且支持并行译码等优点,因此有利于提高译码器吞吐量,是下一代高速数据通信系统中一种较优的纠错编码方案。
目前使用较多的是基于循环移位矩阵设计的准循环LDPC码,其校验矩阵Hm×n如图2所示,n是码长,m是码字中校验比特的个数,信息比特个数为k=n-m。其中是z×z的循环移位矩阵或者是零矩阵。校验矩阵Hm×n可以看作是由大小为mb×nb的二元基校验矩阵Hb按照扩展因子z扩展而来,其中n=z×nb,m=z×mb,z为整数。二元基矩阵扩展时,元素1用z×z右循环移位矩阵替换,元素0用z×z零阵替换。Hm×n中每个循环单位阵可由其向右循环移位量确定,可以把二元基校验矩阵信息和循环移位信息整合到一个基校验矩阵中,记为Hb。将Hb中的0换成-1,定义成z×z零阵,1元素换成循环移位量。由Hb可直接通过扩展因子扩展得到Hm×n。在构造准循环LDPC码时,以基校验矩阵为基础,通过确定循环移位矩阵的位置和循环移位量的大小以优化环分布来进行构造。
由于现有可线性编码的校验矩阵中检验位部分对应的结构的限制条件过多,使得最终设计的码的度分布偏离了最优的度分布。现有构造准循环LDPC码的渐近边增长(PEG:Progressive Edge Growth)算法是从基本矩阵每列中的单个元素的角度来考虑,并且设置基本矩阵的非零元素位置时仅仅是从基本矩阵的角度进行考虑,没有考虑到基本矩阵中环重叠对扩展后校验矩阵的围长的影响,因此这样可能会使得最终搜索得到的码的性能有所减弱。
发明内容
本发明实施例提出了一种应用于准循环结构下的有效的多元LDPC码的构造方法,该方法在构造基本矩阵时,从最优化扩展后所得到的校验矩阵的角度出发,在设置基本矩阵每列中非零元素的位置和循环移位值,充分考虑到基本矩阵中环重叠的问题,使最终得到的码有效的削弱环重叠带来的影响。
本发明实施例提供一种生成准循环低密度奇偶校验码的方法,所述方法包括:
根据所要设计的低密度奇偶校验码的码率及码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法;
根据所选择的度分布序列,设置基本矩阵每列的列重;
按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵;
将所得到的基本矩阵扩展成校验矩阵。
同时本发明实施例进一步提供一种利用准循环低密度奇偶校验码编码的方法,所述方法为:
对校验矩阵进行分块处理;
如果待编码的信息序列为s,编码后的码字x为x=[s,p2,p1],利用低密度奇偶校验码的校验方程获得p2,通过p2的值以及一特殊矩阵子块利用低密度奇偶校验码的校验方程获得p1,所述特殊矩阵子块扩展后在所得的校验矩阵中无列重为1的块。
自然的,本发明实施例还提供一种准循环低密度奇偶校验码编码器,所述编码器包括:
校验矩阵生成单元,用于设计准循环低密度奇偶校验码的校验矩阵,所述校验矩阵通过基本矩阵扩展而成,所采用的基本矩阵扩展所得的校验矩阵H由子矩阵Hp及子矩阵Hp组成,所采用的基本矩阵H由子矩阵HI及子矩阵Hp组成,所述子矩阵HI对应码字的系统信息位部分,子矩阵Hp对应码字的校验位部分,其中子矩阵Hp中包含一特殊子块PSC,该子块PSC扩展后在扩展所得的校验矩阵中无列重为1的块。
进一步,本发明实施例提供一种生成准循环低密度奇偶校验码的装置,所述装置包括:
度分布确定单元,其用于根据所要设计的低密度奇偶校验码的码率码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法进行;
列重设置单元,其用于根据所选择的度分布序列,设置基本矩阵每列的列重;
基本矩阵确定单元,其用于按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵;
扩展单元,其用于将所得到的基本矩阵扩展成二元域或多元域上的校验矩阵。
本发明实施例再提供一种利用准循环低密度奇偶校验码编码的装置,所述装置包括:
检验矩阵处理单元,其用于对校验矩阵进行分块处理;
计算单元,其用于对待编码信息进行计算完成编码,如果待编码的信息序列为s,同时得到编码后的码字x为x=[s,P2,P1],利用低密度奇偶校验码的校验方程获得p2,通过p2的值以及一特殊矩阵子块PSC,利用低密度奇偶校验码的校验方程获得p1,所述特殊矩阵子块PSC扩展所得的校验矩阵无列重为1的块。
本发明实施例所提出的应用于准循环结构下的有效的多元LDPC码的构造方法,该方法在构造基本矩阵时,从最优化扩展后所得到的校验矩阵的角度出发,在设置基本矩阵每列中非零元素的位置和循环移位值,充分考虑到了基本矩阵中环重叠的问题。采用本发明实施例提供的方法与装置使得最终得到的码字能有效的削弱环重叠带来的影响。
附图说明
图1为LDPC码的Tanner图表示;
图2为准循环LDPC码的校验矩阵结构图;
图3为本发明实施例生成准循环LDPC码方法流程图;
图4为实施例中H矩阵的基本结构为下三角形式时的结构图;
图5为实施例中H矩阵的基本结构为下三角形式时PSC矩阵的结构图;
图6为实施例中H矩阵的基本结构为下三角形式时矩阵内部的元素的取值相同情况下PSC矩阵的结构图;
图7为实施例中H矩阵的基本结构为下三角形式时应用在二元域中PSC矩阵的结构图;
图8为实施例中H矩阵的基本结构为上三角形式时的结构图;
图9为实施例中H矩阵的基本结构为上三角形式时PSC矩阵的结构图;
图10为实施例中H矩阵的基本结构为下三角形式时应用在二元域中PSC矩阵的结构图;
图11为第三实施例中H矩阵的基本结构图;
图12为第三实施例中H矩阵中的PSC矩阵的结构图;
图13为第四实施例中H矩阵的基本结构图;
图14为第四实施例中H矩阵中的PSC矩阵的结构图;
图15为生成准循环低密度奇偶校验码装置的结构框图;
图16为准循环低密度奇偶校验码编码器的结构框图;
图17为准循环低密度奇偶校验码编码的装置的结构框图。
具体实施方式
本发明实施例首先提出一种具有特定结构的基本矩阵,该基本矩阵可以灵活调整度分布,以便适应于各种度分布的需求,在基本矩阵中包含一个特定结构的准循环矩阵,这样可以避免扩展后校验矩阵中出现具有一个列重为1的块;然后在这种基本矩阵的基本结构之上,本发明实施例给出一个性能优异的准循环LDPC码的生成方法。
如图3所示,本发明实施例生成准循环LDPC码方法流程图。
S101,根据所要设计的低密度奇偶校验码的码率及码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法进行。
S102,根据所选择的度分布序列,设置基本矩阵每列的列重。
所采用的基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵Hp组成,所述子矩阵对应码字的系统信息位部分,子矩阵Hp对应码字的校验位部分,其中子矩阵Hp中包含一特殊子块PSC,该子块PSC扩展后在扩展所得的校验矩阵中无列重为1的块。
S103,按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵。
按照基本矩阵列重从小到大的顺序设置基本矩阵中每列非零元素的位置和取值,可以得到基本矩阵Hb。该处的设置和搜索的准则是使得最终得到的码的校验矩阵在最小环长和环分布上都是尽可能优。
在具体的应用中对于每一列选取该列的第一个非零元素所在行的位置,该元素应放置在所有行中行重最小的行,如果有多个行重最小的行,则随机的放置到其中的一行中,然后将该列中第一个非零元素取值设置为一个小于扩展因子大小的非负整数;对于该列的其它非零元素,遍历的放置到其它未放置非零元素的位置,并且遍历的设置该非零元素的取值,确定非零元素的位置和取值,所述确定非零元素的位置和取值使得最终扩展后的校验矩阵的围长值最大化和围长数目最小化。然后再将该元素的位置移动到其它未放置非零元素的位置,并且按照上面同样的方法选择不同位置对应的最优取值,最后在这些所有可能位置和相应的取值中,选择一个使得最终扩展后的校验矩阵的围长值最大化的位置和取值。重复上述步骤直到该列所有非零元素都确定完毕。之后再将该列第一个非零元素的取值遍历所有可能的取值,然后再重新按照上面的步骤设置其它元素位置和相应的取值。最后选择一组使得最终扩展后的校验矩阵的围长值最大化的各个元素的位置和取值。
S104将所得到的基本矩阵扩展成二元域或多元域上的校验矩阵。
将子矩阵Hp设计成一种具有下三角形式的矩阵,作为第一实施例对方案进行介绍。设定最右下角为一特殊子块PSC,其为一个特定循环阵SC(SpecifiedCirculant),将具有下三角形式和特定循环阵的结构称为SC-A结构。则H矩阵的基本结构可以为下三角形式,如图4所示。
针对上述中下三角形式的循环LDPC SC结构中的PSC矩阵,我们可以使用图5所示的几种形式中的一种。
其中di,j为q元域中的元素。如果使得编码进一步简单化,我们可以假设矩阵内部的元素的取值相同,则PSC矩阵的结构可以表示为图6中的一种。
下面讲述编码的方法。针对图4中的下三角循环LDPC SC-A结构,我们可以使用下面的编码方法进行编码。
首先将校验矩阵按照下面的形式进行分块处理:
其中A是一个((M-1)×Z)×((N-M)×Z)的子矩阵,B是一个((M-1)×Z)×Z的全零矩阵,T是一个((M-1)×Z)×((M-1)×Z)的分组下三角矩阵,C是一个Z×((N-M)×Z)的矩阵,D是一个Z×Z的SC矩阵,E是一个Z×((M-1)×Z)的矩阵。
如果假设待编码的信息序列为s,同时得到编码后的码字可以表示为x=[s,p2,p1],其中p1对应着H中的Hp1部分,p2对应着H中的Hp1部分。因此按照校验方程,我们可以得到:
由于B是一个全零的子矩阵,则有:
此时p2可以通过对上式进行后向递推的方式计算得到。但是p1的求解是需要一些处理的,由于在求p1时p2和S是已经得到的量,因此有式:
因为D具有特定的SC结构,我们以图5中的一个PSC为例进行分析,对于其它形式的SC结构,具有类似的处理方法。此时有:
定义w=[w1w2…wZ]T,p1=[p1p2…pZ],则上式可以写为:
从上式中可以发现,当p1中的第一个元素p1的取值确定后,则其它的元素就可以通过后向递推的方法得到。
p1的获得可以有两种方法,方法1:
通过上述式(14)我们可以得到:
所以有:
因为q域上的加法和减法是相同的操作,所以
其中:
利用等式w1=d1,1p1+d1,ZpZ,我们可以求得P1为:
因此计算p1的复杂度将是线性的而且将是当p1已知时使用后向递推的三倍复杂度。同时上面计算复杂度可以通过对SC矩阵进一步限制而降低,比如将SC中的元素限制图2中的一种形式:
并且d≠dZ,Z,那么有:
计算P1值第二种方法为:我们也可以将SC矩阵D分解成下面的形式:
其中B1是一个1×(Z-1)的向量,T1是一个(Z-1)×(Z-1)的下三角矩阵,D1是一个非零元素,E1是一个(Z-1)×1的向量。如果我们定义p1=[p1,Z-1pZ],w=[wTwZ],wT=[w1w2…wZ-1]T,p1,Z-1=[p1p2…pZ-1],那么有
所以有:
计算过程可以表述为:
计算AsT和CsT;
计算
计算 和φ-1时;
基于以上结果,计算
使用式 后向递推的计算p1,Z-1。
本发明的第二实施例,将Hp设计成一种具有上三角形式的矩阵,将具有上三角形式和特定循环阵的结构称为SC-B结构。则H矩阵的结构如图8所示。
针对图8中上三角形式的循环LDPC结构中的PSC矩阵,可以使用图9所示的几种形式。当应用在二元域中时,PSC结构可以为图10所示的形式。
作为本发明的第三实施例,可以使用类似于双对角形式的校验矩阵结构,此时我们将Hp设计成一种具有下双对角形式的矩阵,并且我们将具有下双对角形式和特定循环阵的结构称为SC-C结构。则H矩阵的结构如图11所示:
则其结构中的PSC矩阵,我们可以使用图12所示的几种形式。
本发明的第四实施例,将Hp设计成一种具有下双对角形式的矩阵,并且将具有下双对角形式和特殊子阵循环阵的结构称为SC-D结构。则H矩阵的基本结构可以表示如图13所示的下双对角形式。
则其中PSC矩阵,可以使用图14所示的几种形式。
本发明第五实施例,进一步提供实现上述方法的装置。如图15所示,生成准循环低密度奇偶校验码的装置15,所述装置包括:
度分布确定单元151,其用于根据所要设计的低密度奇偶校验码的码率码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法进行。
列重设置单元152,其用于根据所选择的度分布序列,设置基本矩阵每列的列重。该列重设置单元152所采用的基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵Hp组成,所述子矩阵对应码字的系统信息位部分,子矩阵Hp对应码字的校验位部分,其中子矩阵Hp中包含一具有特殊子块PSC,该子块PSC扩展所得的校验矩阵无列重为1的块。
基本矩阵确定单元153,其用于按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到二元基本矩阵。
该基本矩阵确定单元153包括第一个非零元素处理单元1531,其用于其用于选取该列的第一个非零元素所在的行的位置,所述第一个非零元素所在的行在所有行中行重最小,并将该列中第一个非零元素取值设置为一个小于扩展因子值的非负整数;其他非零元素处理单元1532,其用于对于该列的其它非零元素,放置到其它未放置非零元素的位置,并且遍历的设置该非零元素的取值,确定非零元素的位置和取值,所述确定非零元素的位置和取值使得最终扩展后的校验矩阵的围长值最大化。
扩展单元1504,其用于将所得到的二元基本矩阵扩展成多元域上的校验矩阵。
在该装置的应用中基本矩阵确定单元得到的二元基本矩阵中由所述特殊子块PSC扩展所得的部分如图5所示。
本发明第六实施例,如图16所示,一种准循环低密度奇偶校验码编码器16,所述编码器16包括:
校验矩阵生成单元160,用于设计准循环低密度奇偶校验码的校验矩阵,所述校验矩阵通过基本矩阵扩展而成,所采用的基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵Hp组成,所述子矩阵对应码字的系统信息位部分,子矩阵Hp对应码字的校验位部分,其中子矩阵Hp中包含一具有特殊子块PSC,该子块PSC扩展所得的校验矩阵无列重为1的块。
该编码器160中所述特殊子块PSC扩展后所得的部分如图5所示。
如图17所示,本发明第七实施例一种利用准循环低密度奇偶校验码编码的装置17,所述准循环低密度奇偶校验码编码的装置17包括:
检验矩阵处理单元171,其用于对校验矩阵进行分块处理,在对校验矩阵进行分块处理时将M×N的校验矩阵分为一((M-1)×Z)×((N-M)×Z)的子矩阵A,一((M-1)×Z)×Z的全零矩阵B,一((M-1)×Z)×((M-1)×Z)的分组下三角矩阵T,一Z×((N-M)×Z)的矩阵C,一Z×Z的特殊子阵PSC,E是一个Z×((M-1)×Z)的矩阵E,其中特殊子阵PSC分解为一只有第一个元素取非零值的1×(Z-1)向量B1,一(Z-1)×(Z-1)的下三角矩阵T1,一非零元素D1,一(Z-1)×1的向量E1。
计算单元172,其用于对待编码信息进行计算完成编码,如果待编码的信息序列为s,同时得到编码后的码字x可以表示为x=[s,P2,P1],利用低密度奇偶校验码的校验方程获得P2,通过P2的值以及一特殊矩阵子块利用低密度奇偶校验码的校验方程获得P1,所述特殊矩阵子块扩展所得的校验矩阵无列重为1的块。该计算单元172计算P1及P2的方法为:根据公式 使用反向递推法计算然后获得P2;根据公式 计算P1,其中 p1=[p1,Z-1pZ],w=[wTwZ],wT=[w1w2…wZ-1]T,p1,Z-1=[p1p2…pZ-1],
本发明实施例所提出的应用于准循环结构下的有效的多元LDPC码的构造方法,该方法在构造基本矩阵时,从最优化扩展后校验矩阵的角度出发,在设置基本矩阵每列中非零元素的位置和循环移位值,充分考虑到了基本矩阵中环重叠的问题。采用本发明实施例提供的方法与装置使得最终得到的码字能有效的削弱环重叠带来的影响。
Claims (16)
1.一种生成准循环低密度奇偶校验码的方法,其特征在于,所述方法包括:
根据所要设计的低密度奇偶校验码的码率及码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法;
根据所选择的度分布序列,设置基本矩阵每列的列重;
其中,所述基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵HP组成,所述子矩阵HI对应码字的系统信息位部分,子矩阵HP对应码字的校验位部分,其中子矩阵HP中包含一特殊子块PSC,该子块PSC扩展后在所述扩展所得的校验矩阵中无列重为1的块;
按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵;
将所得到的基本矩阵扩展成所述校验矩阵H。
2.如权利要求1所述的方法,其特征在于,所述按照基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵的过程包括:
对于每一列:
选取该列的第一个非零元素所在的行的位置,所述第一个非零元素放置在行重最小的行;
将该列中第一个非零元素取值设置为一个小于扩展因子值的非负整数;
对于该列的其它非零元素,遍历的放置到其它未放置非零元素的位置,并且遍历的设置该非零元素的取值,确定非零元素的位置和取值,所述确定非零元素的位置和取值使得最终扩展后的校验矩阵的围长值最大化和围长数目最小化。
8.一种利用准循环低密度奇偶校验码编码的方法,其特征在于,所述方法包括:
对校验矩阵进行分块处理;
其中,所述对校验矩阵进行分块处理具体为:将M×N的校验矩阵分为一((M-1)×Z)×((N-M)×Z)的子矩阵A,一((M-1)×Z)×Z的全零矩阵B,一((M-1)×Z)×((M-1)×Z)的分组下三角矩阵T,一Z×((N-M)×Z)的矩阵C,一Z×Z的特殊子阵PSC,E是一个Z×((M-1)×Z)的矩阵,其中特殊子阵PSC分解为一1×(Z-1)的向量B1,一(Z-1)×(Z-1)的下三角矩阵T1,一非零元素D1,一(Z-1)×1的向量E1,其中,M表示所述校验矩阵的行数,N表示所述校验矩阵的列数, Z表示扩展因子,并且为整数;
如果待编码的信息序列为s,编码后的码字x为x=[s,p2,p1],利用低密度奇偶校验码的校验方程获得p2,通过p2的值以及一特殊矩阵子块利用低密度奇偶校验码的校验方程获得p1,所述特殊矩阵子块扩展后在所得的校验矩阵中无列重为1的块,其中,p1和p2分别为编码后的码字的一部分。
10.一种准循环低密度奇偶校验码编码器,其特征在于,所述编码器包括:
校验矩阵生成单元,用于设计准循环低密度奇偶校验码的校验矩阵,所述校验矩阵通过基本矩阵扩展而成,所采用的基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵Hp组成,所述子矩阵HI对应码字的系统信息位部分,子矩阵Hp对应码字的校验位部分,其中子矩阵Hp中包含一特殊子块PSC,该子块PSC扩展后在扩展所得的校验矩阵中无列重为1的块;
其中,根据所要设计的低密度奇偶校验码的码率及码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法;根据所选择的度分布序列,设置所述基本矩阵每列的列重;按照所述基本矩阵列重设置 基本矩阵中每列非零元素的位置和取值,得到所述基本矩阵。
12.一种生成准循环低密度奇偶校验码的装置,其特征在于,所述装置包括:
度分布确定单元,其用于根据所要设计的低密度奇偶校验码的码率码长需求和系统需求,确定度分布序列,该度分布序列的选择使用密度进化的方法进行;
列重设置单元,其用于根据所选择的度分布序列,设置基本矩阵每列的列重;
其中,所述基本矩阵扩展所得的校验矩阵H由子矩阵HI及子矩阵HP组成,所述子矩阵HI对应码字的系统信息位部分,子矩阵HP对应码字的校验位部分,其中子矩阵HP中包含一特殊子块PSC,该子块PSC扩展后在所述扩展所得的校验矩阵中无列重为1的块;
基本矩阵确定单元,其用于按照所述基本矩阵列重设置基本矩阵中每列非零元素的位置和取值,得到基本矩阵;
扩展单元,其用于将所得到的基本矩阵扩展成二元域或多元域上的所述校验矩阵H。
13.如权利要求12所述的装置,其特征在于,基本矩阵确定单元包括:
第一个非零元素处理单元,其用于选取该列的第一个非零元素所在的行的位置,所述第一个非零元素放置在所有行中行重最小的行,并将该列中第一个非零元素取值设置为一个小于扩展因子值的非负整数;
其他非零元素处理单元,其用于对于该列的其它非零元素,并且遍历的放置到其它未放置非零元素的位置,并且遍历的设置该非零元素的取值,确定非零元素的位置和取值,所述确定非零元素的位置和取值使得最终扩展后的校验矩阵的围长值最大化和围长数目最小化。
15.一种利用准循环低密度奇偶校验码编码的装置,其特征在于,所述装置包括:
检验矩阵处理单元,其用于对校验矩阵进行分块处理;
其中,所述对校验矩阵进行分块处理具体为:将M×N的校验矩阵分为一(M-1)Z×KZ的子矩阵A,一(M-1)Z×Z的全零矩阵B,一(M-1)Z×(M-1)Z的分组下三角矩阵T,一Z×KZ的矩阵C,一Z×Z的特殊子阵PSC,E是一个Z×(M-1)Z的矩阵E,其中特殊子阵PSC分解为一个1×(Z-1)的向量B1,一(Z-1)×(Z-1)的下三角矩阵T1,一非零元素D1,一(Z-1)×1的向量E1,其中,M表示所述校验矩阵的行数,N表示所述校验矩阵的列数,Z表示扩展因子,并且为整数,K=N-M;
计算单元,其用于对待编码信息进行计算完成编码,如果待编码的信息序列为s,同时得到编码后的码字x为x=[s,p2,p1],利用低密度奇偶校验码的校验方程获得p2,通过p2的值以及一特殊矩阵子块PSC,利用低密度奇偶校验码 的校验方程获得p1,所述特殊矩阵子块pSC扩展所得的校验矩阵无列重为1的块,其中,p1和p2分别为编码后的码字的一部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810142175 CN101662290B (zh) | 2008-08-26 | 2008-08-26 | 生成准循环ldpc码及编码的方法与装置 |
PCT/CN2009/071489 WO2010022602A1 (zh) | 2008-08-26 | 2009-04-27 | 生成准循环低密度奇偶校验码及编码的方法与装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810142175 CN101662290B (zh) | 2008-08-26 | 2008-08-26 | 生成准循环ldpc码及编码的方法与装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101662290A CN101662290A (zh) | 2010-03-03 |
CN101662290B true CN101662290B (zh) | 2013-08-28 |
Family
ID=41720808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810142175 Active CN101662290B (zh) | 2008-08-26 | 2008-08-26 | 生成准循环ldpc码及编码的方法与装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101662290B (zh) |
WO (1) | WO2010022602A1 (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102870330B (zh) * | 2010-04-27 | 2015-03-25 | 日本电气株式会社 | 编码设备、纠错码配置方法及其程序 |
CN102457286B (zh) * | 2010-10-21 | 2013-08-28 | 航天信息股份有限公司 | 准循环ldpc码编码方法、装置及校验矩阵生成方法 |
CN103053116B (zh) * | 2011-06-28 | 2016-10-05 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和装置 |
CN102904582B (zh) * | 2011-07-27 | 2016-05-11 | 无锡物联网产业研究院 | Ldpc码校验矩阵的构造方法及装置 |
KR101922990B1 (ko) * | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
CN103427848B (zh) * | 2012-08-03 | 2017-03-22 | 上海数字电视国家工程研究中心有限公司 | Ldpc码的码字构造方法及码字 |
CN104104393A (zh) * | 2013-04-02 | 2014-10-15 | 盐城师范学院 | 一种具有简单迭代码结构的准循环ldpc码设计方法 |
CN105099467B (zh) * | 2014-04-21 | 2019-02-01 | 华为技术有限公司 | Qc-ldpc码的编码方法及编码装置 |
CN103944587B (zh) * | 2014-05-07 | 2017-01-04 | 四川大学 | 一种有序排列非零元素的多进制ldpc码校验矩阵构造方法 |
CN104168030B (zh) * | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
CN105071818A (zh) * | 2015-08-31 | 2015-11-18 | 四川特伦特科技股份有限公司 | 一种低复杂度ldpc码编码方法 |
CN107733442B (zh) * | 2016-08-12 | 2022-12-02 | 中兴通讯股份有限公司 | 结构化ldpc码的处理方法及装置 |
WO2018035809A1 (zh) * | 2016-08-25 | 2018-03-01 | 华为技术有限公司 | 低密度奇偶校验码基矩阵生成方法及装置 |
WO2018128559A1 (en) | 2017-01-09 | 2018-07-12 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN108347297B (zh) * | 2017-01-25 | 2021-06-08 | 华为技术有限公司 | 一种编码方法、译码方法、编码装置及译码装置 |
CN110535474B (zh) * | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN110754042A (zh) | 2017-06-15 | 2020-02-04 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN109067407B (zh) * | 2017-06-15 | 2019-11-15 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109150196A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN114257250A (zh) * | 2020-09-25 | 2022-03-29 | 中兴通讯股份有限公司 | Ldpc码编码方法、装置、网络设备和存储介质 |
CN117040543B (zh) * | 2023-10-09 | 2024-02-20 | 苏州元脑智能科技有限公司 | 一种纠错编码的校验矩阵生成方法、装置和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770640A (zh) * | 2004-11-04 | 2006-05-10 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
EP1901433A1 (en) * | 2006-09-18 | 2008-03-19 | Availink, Inc. | A family of LDPC codes for video broadcasting applications |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100438394C (zh) * | 2006-01-12 | 2008-11-26 | 北京大学 | 非规则置换矩阵ldpc码的构造方法及装置 |
-
2008
- 2008-08-26 CN CN 200810142175 patent/CN101662290B/zh active Active
-
2009
- 2009-04-27 WO PCT/CN2009/071489 patent/WO2010022602A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770640A (zh) * | 2004-11-04 | 2006-05-10 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
EP1901433A1 (en) * | 2006-09-18 | 2008-03-19 | Availink, Inc. | A family of LDPC codes for video broadcasting applications |
Also Published As
Publication number | Publication date |
---|---|
CN101662290A (zh) | 2010-03-03 |
WO2010022602A1 (zh) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101662290B (zh) | 生成准循环ldpc码及编码的方法与装置 | |
CN101741396A (zh) | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN105846830B (zh) | 数据处理装置 | |
CN101753149A (zh) | 一种准循环低密度奇偶校验码的构造方法 | |
CN107786211B (zh) | 一种ira-qc-ldpc码的代数结构获取方法、编码方法和编码器 | |
CN101796488A (zh) | 奇偶校验矩阵的产生 | |
CN101232288B (zh) | 一种基于奇偶校验矩阵的ldpc码的译码方法及译码器 | |
CN102638274A (zh) | 利用向量行分组的结构化ldpc设计 | |
JP2007089064A (ja) | 復号装置および受信装置 | |
EP1624582A2 (en) | Apparatus and method for channel coding in mobile communication system | |
CN103248372A (zh) | 基于循环左移的准循环ldpc串行编码器 | |
CN101164241A (zh) | 编码设备和编码方法 | |
CN102075198A (zh) | 准循环低密度奇偶校验卷积码编译码系统及其编译码方法 | |
CN102088294B (zh) | 一种qc-ldpc编码器及编码方法 | |
CN101159435B (zh) | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 | |
EP2951925B1 (en) | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength | |
US10778251B2 (en) | Method and apparatus for encoding quasi-cyclic low-density parity check codes | |
US20100251063A1 (en) | Decoding device, data storage device, data communication system, and decoding method | |
CN107947802B (zh) | 速率兼容低密度奇偶校验码编译码的方法及编译码器 | |
CN100578945C (zh) | 一种ldpc码的译码器装置及译码方法 | |
CN103929199A (zh) | Dtmb中全并行输入的循环左移准循环矩阵乘法器 | |
CN102386933B (zh) | 一种准循环ldpc码校验矩阵的构造方法 | |
CN110324048B (zh) | 一种通信调制系统中ra-ldpc-cc的编码方法及编码器 | |
CN103269227A (zh) | 基于循环左移的深空通信中准循环ldpc串行编码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210423 Address after: Unit 3401, unit a, building 6, Shenye Zhongcheng, No. 8089, Hongli West Road, Donghai community, Xiangmihu street, Futian District, Shenzhen, Guangdong 518040 Patentee after: Honor Device Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |