CN105846830B - 数据处理装置 - Google Patents

数据处理装置 Download PDF

Info

Publication number
CN105846830B
CN105846830B CN201510019132.3A CN201510019132A CN105846830B CN 105846830 B CN105846830 B CN 105846830B CN 201510019132 A CN201510019132 A CN 201510019132A CN 105846830 B CN105846830 B CN 105846830B
Authority
CN
China
Prior art keywords
data
data processing
matrix
column
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510019132.3A
Other languages
English (en)
Other versions
CN105846830A (zh
Inventor
蔡琛
黄勤
陆国雷
王祖林
冯文全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING HANGTIANHUA TECHNOLOGY Co Ltd
Beihang University
Original Assignee
BEIJING HANGTIANHUA TECHNOLOGY Co Ltd
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING HANGTIANHUA TECHNOLOGY Co Ltd, Beihang University filed Critical BEIJING HANGTIANHUA TECHNOLOGY Co Ltd
Priority to CN201510019132.3A priority Critical patent/CN105846830B/zh
Priority to PCT/CN2016/070865 priority patent/WO2016112857A1/zh
Priority to CN201680015662.3A priority patent/CN107852176A/zh
Priority to US15/529,620 priority patent/US10536169B2/en
Publication of CN105846830A publication Critical patent/CN105846830A/zh
Application granted granted Critical
Publication of CN105846830B publication Critical patent/CN105846830B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Abstract

本发明提供一种数据处理装置，该装置包括：m个数据处理模块，用于按照计算顺序在第i个周期处理Ni个数据或者操作；其中且m<n，m、n和Ni均为正整数，通过m个数据处理模块在时间上的复用，从而达到对n个数据或者操作的处理，进而降低了对硬件资源的消耗。

Description

数据处理装置
技术领域
本发明涉及信息论及编码技术领域，尤其涉及一种数据处理装置。
背景技术
伴随着通信技术的飞速发展以及各种传输方式对信息可靠性要求的不断提高，差错控制编码技术作为抗干扰技术的一种重要手段，在数字通信领域和数字传输系统中显示出越来越重要的作用。
低密度奇偶校验(low-density parity check，LDPC)码是一类译码性能接近信道极限的线性分组码。由于其优异的纠错性能，二进制LDPC码已经被广泛地应用于各种通信、导航和数字存储系统。多进制LDPC码也已成为未来这些系统中纠错编码方案的有利竞争者。
但是，目前现有技术中实现LDPC码的编码器或者译码器大多数采用的是全并行结构，以全并行结构的编码器为例，假设待编码数据为c＝(c0,c1...ck-1)，生成矩阵为Gk×n，它们的乘积结果则为最终编码序列，因此，所谓全并行结构编码器指的是：该编码器具有n个数据处理模块，每个数据处理模块用来计算c＝(c0,c1...ck-1)与Gk×n中的一列的乘积，然而这种全并行结构造成大量硬件资源的消耗。
发明内容
本发明实施例提供一种数据处理装置，从而达到降低硬件资源消耗的目的。
第一方面，本发明实施例提供一种数据处理装置，包括：m个数据处理模块，用于按照计算顺序在第i个周期处理Ni个数据或者操作；其中且m<n，m、n和Ni均为正整数，
结合第一方面，在第一方面的第一种可能实施方式中，所述m个数据处理模块，具体用于：在低密度奇偶校验LDPC编码过程中，分别计算待编码数据c＝(c0,c1...ck-1)与生成矩阵Gk×n中每一列相乘，其中k表示所述待编码数据的长度，n表示所述生成矩阵Gk×n的列数；在第i个周期计算c＝(c0,c1...ck-1)与生成矩阵Gk×n中的Ni个列相乘，其中在前个周期，所述Ni＝m，在第个周期，所述Ni＝nmodm，
结合第一方面，在第一方面的第二种可能实施方式中，所述数据处理模块包括：第一存储单元和第二存储单元；所述数据处理模块用于将所述生成矩阵Gk×n的每一列分为P个第一数据块，其中p≥2；所述第一存储单元用于存储一个所述第一数据块；所述第二存储单元用于存储所述第一数据块对应的所述待编码数据的第二数据块；所述m个数据处理模块，具体用于：在低密度奇偶校验LDPC编码过程中，根据分块结果，在第i个周期计算Ni个第二数据块与对应的Ni个第一数据块相乘，其中在前个周期，所述Ni＝m，在第个周期至第个周期，所述Ni＝nmodm，
结合第一方面或第一方面的第一种可能实施方式或第二种可能实施方式，在第一方面的第三种可能实施方式中，还包括：第一存储模块，用于存储所述生成矩阵。
结合第一方面的第三种可能实施方式，在第一方面的第四种可能实施方式中，所述第一存储模块具体用于：若所述生成矩阵为稀疏矩阵，则所述第一存储模块仅存储所述生成矩阵的非零元素和所述非零元素对应的位置坐标；若所述生成矩阵的子矩阵为循环矩阵，则所述第一存储模块仅存储所述循环矩阵中所有的非零元素、以及其中一列非零元素对应的位置坐标和相邻两列的循环偏移量。
结合第一方面，在第一方面的第五种可能实施方式中，还包括：第二存储模块，所述第二存储模块用于存储校验矩阵Hl×n；所述校验矩阵的列对应变量节点，所述校验矩阵的行对应校验节点。
第二方面，本发明实施例提供一种数据处理装置，包括：第二存储模块，用于存储校验矩阵Hl×n，所述校验矩阵的列对应变量节点，所述校验矩阵的行对应校验节点。第三存储模块，用于存储数据处理过程中所述变量节点和所述校验节点之间传递的数据。e个第一数据处理模块，用于处理e个所述校验节点上的数据；f个第二数据处理模块，用于处理f个所述变量节点上的数据；其中，e<l，f<n，其中e和f均为正整数。
结合第二方面，在第二方面的第一种可能实施方式中，若所述校验矩阵为循环排列矩阵和零矩阵组成，则所述第三存储模块，根据所述循环排列矩阵的结构循环自增寻址。
本发明实施例提供一种数据处理装置，该装置包括：m个数据处理模块，用于按照计算顺序在第i个周期处理Ni个数据或者操作；其中且m<n，m、n和Ni均为正整数，通过m个数据处理模块在时间上的复用，从而达到对n个数据或者操作的处理，从而降低了对硬件资源的消耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种全并行结构的编码器的示意图；
图2为本发明实施例一提供的一种数据处理装置的示意图；
图3为本发明实施例二提供的一种数据处理装置的示意图；
图4为本发明实施例三提供的数据处理装置的示意图；
图5为本发明实施例五提供的一种数据处理装置的结构示意图；
图6为本发明实施例六提供的一种数据处理装置的结构示意图；
图7为本发明实施例六提供的Tanner示意图；
图8为本发明实施例六提供的SPC码和REP码的译码模型。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在LDPC编码过程中，假设待编码数据为c＝(c0,c1...ck-1)，生成矩阵为Gk×n，它们的乘积结果则为最终编码序列，因此编码器需要计算c＝(c0,c1...ck-1)与Gk×n每一列的乘积，图1为现有技术提供的一种全并行结构的编码器的示意图，如图1所示，该编码器包括n个数据处理模块，每个数据处理模块用来计算c＝(c0,c1...ck-1)与Gk×n中的一列的乘积，即每一个数据处理模块输出一个最终编码序列的一个码字，因此在一个运算周期内n个数据处理模块将输出全部码字。这中全并行结构的编码器会造成硬件资源的浪费，为了解决这一技术问题，本发明提供了一种数据处理装置。
实施例一
图2为本发明实施例一提供的一种数据处理装置的示意图，该数据处理装置可以应用于LDPC编码或者译码的场景，其中该装置可以为LDPC编码器，或者LDPC译码器，如图2所示，该数据处理装置包括：m个数据处理模块201，用于按照计算顺序在第i个周期处理Ni个数据或者操作；其中且m<n，m、n和Ni均为正整数，
具体地，比如：由于计算c＝(c0,c1...ck-1)与Gk×n相乘的计算顺序为：c＝(c0,c1...ck-1)分别与Gk×n的第一列至第n列相乘，本实施例中的数据处理装置具有m个数据处理模块201，并且m<n，因此，在第一个周期，可以分别计算c＝(c0,c1...ck-1)与Gk×n的第一列至第m列相乘，输出m个码字，该例子中，第一个周期中的Ni即为m，在第二个周期，可以分别计算c＝(c0,c1...ck-1)与Gk×n的第m+1列至第2m列，为了充分利用已有的硬件资源，在每一个周期尽可能的使每一个数据处理模块201处理一个数据或者操作。进一步地，在第i个周期处理Ni个数据或者操作，这里的Ni个操作可以理解为Ni个相乘操作，这里的Ni个数据可以理解为Ni个具体数字，也可以是Ni个向量，矩阵等。本发明实施例对此不做限制。
进一步地，该数据处理装置还包括用于存储长度为k的待编码数据c＝(c0,c1...ck-1)的存储模块，和用于存储长度为k的生成矩阵Gk×n的每一列的存储模块。由于每一列都是按照先后顺序与c＝(c0,c1...ck-1)相乘，因此用于存储每一列的存储模块可以实现复用的效果。
更进一步地，该数据处理装置还包括乘法器和加法器，使用k个乘法器用来完成待编码数据c＝(c0,c1...ck-1)的各个元素与生成矩阵的对应元素乘法运算，使用k-1个加法器用来计算上述乘积之和，通过乘法器和加法器的作用则可以生成一个码字。
本发明实施例提供了一种数据处理装置，其中该装置包括：m个数据处理模块，用于按照计算顺序在第i个周期处理Ni个数据或者操作；其中且m<n，m、n和Ni均为正整数，通过m个数据处理模块在时间上的复用，从而达到对n个数据或者操作的处理，从而降低了对硬件资源的消耗。
实施例二
图3为本发明实施例二提供的一种数据处理装置的示意图，该装置具体可以为LDPC编码器，其中该编码器包括m个数据处理模块，所述m个数据处理模块具体用于：在低密度奇偶校验LDPC编码过程中，分别计算待编码数据c＝(c0,c1...ck-1)与生成矩阵Gk×n中每一列相乘，其中k表示所述待编码数据的长度；n表示所述生成矩阵Gk×n的列数，在第i个周期计算c＝(c0,c1...ck-1)与生成矩阵Gk×n中的Ni个列相乘，其中在前个周期，所述Ni＝m，在第个周期，所述Ni＝nmodm，
由于该数据处理装置包括m个数据处理模块，因此可以称该数据处理装置的并行度为m。
举个例子，假设m＝3，k＝3，n＝5，则在低密度奇偶校验LDPC编码过程中，在第1个周期3个数据处理模块分别计算c＝(c0,c1,c2)与生成矩阵G3×5中的第1列、第2列和第3列相乘，在第2个周期，其中2个数据处理模块分别计算c＝(c0,c1,c2)与生成矩阵G3×5中的第4列和第5列相乘。
进一步地，该数据处理装置还包括用于存储长度为k的待编码数据c＝(c0,c1...ck-1)的存储模块，和用于存储长度为k的生成矩阵Gk×n的每一列的存储模块。由于每一列都是按照先后顺序与c＝(c0,c1...ck-1)相乘，因此用于存储每一列的存储模块可以实现复用的效果。
更进一步地，该数据处理装置还包括乘法器和加法器，使用k个乘法器用来完成待编码数据c＝(c0,c1...ck-1)的各个元素与生成矩阵的对应元素乘法运算，使用k-1个加法器用来计算上述乘积之和，通过乘法器和加法器的作用则可以生成一个码字。
本发明实施例提供了一种数据处理装置，该装置包括m个数据处理模块，所述m个数据处理模块具体用于：在低密度奇偶校验LDPC编码过程中，分别计算待编码数据c＝(c0,c1...ck-1)与生成矩阵Gk×n中每一列相乘，其中k表示所述待编码数据的长度，n表示所述生成矩阵Gk×n的列数，在第i个周期计算c＝(c0,c1...ck-1)与生成矩阵Gk×n中的Ni个列相乘，其中在前个周期，所述Ni＝m，在第个周期，所述Ni＝nmodm，从而实现了数据处理模块在时间上的复用，进而，降低了对硬件资源的消耗。
实施例三
图4为本发明实施例三提供的数据处理装置的示意图，实施例三在实施例二的基础上，将对生成矩阵Gk×n中每一列进行分块，基于分块的思想，实施例三提供的数据处理装置中的数据处理模块包括：第一存储单元401和第二存储单元402；其中，数据处理模块用于将所述生成矩阵Gk×n的每一列分为P个第一数据块；其中p≥2。如图4所示，第一存储单元401用于存储一个第一数据块；第二存储单元402用于存储第一数据块对应的所述待编码数据的第二数据块；图4所示的第一存储单元401此时存储长度为d的第一数据块，第二存储单元402此时存储长度为d的第二数据块，当然，该数据处理模块还包括乘法器、加法器和累加器，m个数据处理模块具体用于：在低密度奇偶校验LDPC编码过程中，根据分块结果，在第i个周期计算Ni个第二数据块与对应的Ni个第一数据块相乘，其中在前个周期，所述Ni＝m，在第个周期至第个周期，所述Ni＝nmodm，
具体地，第一存储单元401相对于每一个第一数据块都可以实现复用，第二存储单元402相对于第二数据块也可以实现复用，即不需要开辟多余的存储空间，所有的第一数据块按照时间顺序使用一个第一存储单元401即可，所有的第二数据块按照时间顺序使用一个第二存储单元402即可。
举个例子：假设m＝3，k＝3，n＝5，P＝2，即生成矩阵G3×5每一列被分成了2个第一数据块，针对每一列，从上至下的顺序，第一个元素构成一个第一数据块，第二个元素和第三个元素构成一个第一数据块，因此，生成矩阵G3×5实际包括了10个第一数据块，相应地，待编码数据c＝(c0,c1,c2)也被分为2个第二数据块，从左至右，第一个元素c0构成一个第二数据块，第二个元素c1和第三个元素c2构成一个第二数据块，则在低密度奇偶校验LDPC编码过程中，按照计算顺序，即在第1个周期3个数据处理模块分别计算c＝(c0,c1,c2)的第一个元素构成的第二数据块与生成矩阵G3×5中由第一列第一个元素构成的第一数据块的乘积，c＝(c0,c1,c2)的第一个元素构成的第二数据块与生成矩阵G3×5中由第二列第一个元素构成的第一数据块的乘积，c＝(c0,c1,c2)的第一个元素构成的第二数据块与生成矩阵G3×5中由第三列第一个元素构成的第一数据块的乘积；在第2个周期3个数据处理模块分别计算c＝(c0,c1,c2)的第二个元素和第三个元素构成的第二数据块与生成矩阵G3×5中由第一列第二个元素和第三个元素构成的第一数据块的乘积，c＝(c0,c1,c2)的第二个元素和第三个元素构成的第二数据块与生成矩阵G3×5中由第二列第二个元素和第三个元素构成的第一数据块的乘积，c＝(c0,c1,c2)的第二个元素和第三个元素构成的第二数据块与生成矩阵G3×5中由第三列第二个元素和第三个元素构成的第一数据块的乘积，并将计算结果分别与第1个周期中的计算结果累加，依次类推。从而实现数据处理模块的复用。
本发明实施例提供一种数据处理装置，其中该装置的数据处理模块包括：第一存储单元和第二存储单元；数据处理模块用于将所述生成矩阵Gk×n的每一列分为P个第一数据块；第一存储单元用于存储一个第一数据块；第二存储单元用于存储第一数据块对应的所述待编码数据的第二数据块；m个数据处理模块，具体用于：在低密度奇偶校验LDPC编码过程中，根据分块结果，在第i个周期计算Ni个第二数据块与对应的Ni个第一数据块相乘，其中在前个周期，所述Ni＝m，在第个周期至第个周期，所述Ni＝nmodm，从而提高数据处理模块、以及该模块中的第一存储单元和第二存储单元的利用效率，降低了每个数据处理模块上的计算复杂度。
实施例四
本发明实施例四提供一种数据处理装置，其中该装置基于校验矩阵获取最终编码序列的思想实现存储空间的复用的，具体地，通过校验矩阵获取最终编码序列的具体方法为：假设待编码数据为M＝(m0,m1...mk-1)，校验矩阵为Hl×n，校验符号为p1,p2……pn-k，则假设校验矩阵由Hl×n＝(QI)，其中Q为(n-k)×k的矩阵，对应M，I为(n-k)×(n-k)的矩阵，对应已编码数据的冗余位，当I为准双对角矩阵，即该I除对角线上的元素，以及对角线上方或上方元素之外的元素均为0时，该矩阵就为准双对角矩阵。基于可以得到第一个冗余位p1可以直接由待编码数据中的元素计算得到，第二个冗余位p2可以由第一个冗余位p1和待编码数据中的元素共同计算得到，依次类推，pn-k可以由pn-k-1和待编码数据中的元素共同计算得到。因此，可以首先从存储(M,p1,p2......pn-k)的存储模块中读出校验矩阵中第一行第一个非零元素对应的(M,p1,p2......pn-k)中的信息位，从存储校验矩阵的存储模块中读出该非零元素，然后将它们相乘，存入累加器中，接着从存储(M,p1,p2......pn-k)的存储模块中读出校验矩阵中第一行第二个非零元素对应的(M,p1,p2......pn-k)中的信息位，从存储校验矩阵的存储模块中读出该非零元素，然后将它们相乘，结果与累加器中的结果相加。依次类推，直到计算出第一个校验位，将累加器中的结果存入存储(M,p1,p2......pn-k)的存储模块中。最后，清空累加器，重复上述步骤，直到所有冗余位计算完毕。上述过程根据计算时间的先后顺序实现了存储空间的复用。
实施例五
图5为本发明实施例五提供的一种数据处理装置的结构示意图，在实施例一、实施例二和实施例三的基础之上，该数据处理装置除了包括m个数据处理模块501之外，还包括第一存储模块502，该第一存储模块502用于存储生成矩阵。
具体地，第一存储模块502具体用于：
(1)若生成矩阵为稀疏矩阵，则第一存储模块502仅存储生成矩阵的非零元素和非零元素对应的位置坐标。
具体地，矩阵中非零元素的个数远远小于矩阵元素的总数，则称该矩阵为稀疏矩阵，因此，第一存储模块502仅存储生成矩阵的非零元素和非零元素对应的位置坐标。进一步地，当本发明采用的是二进制LDPC编码，则生成矩阵中的非零元素只是1，因此，第一存储模块502中可以仅存储非零元素1对应的位置坐标即可。
(2)若所述生成矩阵的子矩阵为循环矩阵，则所述第一存储模块502仅存储所述循环矩阵中所有的非零元素、以及其中一列非零元素对应的位置坐标和相邻两列的循环偏移量。
具体地，若所述生成矩阵的子矩阵为循环矩阵，则成该生成矩阵为准循环矩阵，比 如生成矩阵其中Gij为循环矩阵，(i＝1,2...s；j＝1,2...r)， 基于循环矩阵具有的特点，则第一存储模块502仅存储循环矩阵中所有的非零元素、以及其 中一列非零元素对应的位置坐标和相邻两列的循环偏移量。比如：q×q的循环矩阵则第一存储模块502可以只存储q个非零元素，然后存储第一列非 零元素g0的位置，以及相邻两列的循环偏移量1，这样其他列的非零元素则可以通过第一列 非零元素的位置和循环偏移量推导得到。进一步地，当本发明采用的是二进制LDPC编码，则 生成矩阵中的非零元素只是1，因此，第一存储模块502中可以仅存储非零元素1对应的位置 和循环偏移量即可。
本发明实施例提供一种数据处理装置，该装置还包括第一存储模块，用于存储生成矩阵。其中若生成矩阵为稀疏矩阵，则第一存储模块仅存储生成矩阵的非零元素和非零元素对应的位置坐标；若生成矩阵的子矩阵为循环矩阵，则第一存储模块仅存储所述循环矩阵中所有的非零元素、以及其中一列非零元素对应的位置坐标和相邻两列的循环偏移量，从而实现第一存储模块的复用效果。进而降低对硬件资源的消耗。
实施例六
图6为本发明实施例六提供的一种数据处理装置的结构示意图，本发明实施例中的数据处理装置可以为译码器，该数据处理装置包括第二存储模块601，用于存储校验矩阵Hl×n，所述校验矩阵的列对应变量节点，所述校验矩阵的行对应校验节点。第三存储模块604，用于存储数据处理过程中变量节点和校验节点之间传递的数据。e个第一数据处理模块602，用于处理e个所述校验节点上的数据；f个第二数据处理模块603，用于处理f个所述变量节点上的数据；其中，e<l，f<n，其中e和f均为正整数。
具体地，本发明实施例提供的数据处理装置使用的是置信传播类算法，它是基于Tanner图的迭代译码的。图7为本发明实施例六提供的Tanner示意图，其中校验矩阵的列对应变量节点，校验矩阵的行对应校验节点，表示一个校验方程，上面一行为校验节点，下面一行为变量节点，连接变量节点与校验节点之间的线对应校验矩阵中不为0的元素，称之为边。从Tanner图上来看，可以把LDPC码看作是单奇偶校验(Single Parity Check，简称SPC)码与重复(Repeat，简称REP)码的交错连接，图8为本发明实施例六提供的SPC码和REP码的译码模型，译码是一个置信信息通过边在变量节点与校验节点之间的迭代过程。首先，信道接收到的置信信息传递给变量节点，每个变量节点向与之相连的每个校验节点发送更新的置信信息，这就是SPC译码模型的工作。每个校验节点通过计算向与之相连的变量节点发送更新信息，这是REP译码模型的工作。整个译码过程从变量节点开始，不断的重复，直到所有校验方程都满足后译码完成，或者达到最大迭代次数后译码停止。
在译码过程中，第一数据处理模块602和第二数据处理模块603之间的传输输入输出端口并不直接连接，而是通过第三存储模块604连接，从而可以只实现e个第一数据处理模块602及f个第二数据处理模块603通过多次运算，可以分别处理完l个数据和n个数据。
其中e个第一数据处理模块602及f个第二数据处理模块603的具体工作步骤包括：
(1)f个第二数据处理模块603读取前f个变量节点对应的信道数据，初始化进入第三存储模块604中，并作出硬判决，然后各第二数据处理模块603分别读取下一组信道数据，直至将所有信道数据初始化入第三存储模块604中；
(2)e个第一数据处理模块602从第三存储模块604中读取第二数据处理模块603传递给前e个校验节点的数据，进行计算及验证校验方程，并将结果保存至存储器604中，然后各第一数据处理模块602分别从第三存储模块604中读取下一组第一数据处理模块602接收的数据，直至完成所有校验节点上的数据计算；
(3)若所有校验方程都得到满足，则停止迭代译码，输出译码结果，否则进行第二数据处理模块603继续计算。f个第二数据处理模块603从第三存储模块604中读取第一数据处理模块602传递给前f个变量节点的数据，进行计算及作出硬判决，并将结果保存回第三存储模块604中，然后各第二数据处理模块603分别从第三存储模块604中读取下一组变量节点接收的数据，直至完成所有变量节点计算完毕；
(4)如此反复，直至所有校验方程得到满足或达到最大迭代次数后停止译码。
进一步地，在LDPC码的校验矩阵中，每行或每列都有不止一个非零元素，对应的第一数据处理模块602和第二数据处理模块603也就有不止一个输入/输出端口。可以将单个数据处理模块所需的g个输入分多次输入，每次输入后就开始进行计算，并将所需中间结果存储在存储器中，最终得到所需的运算结果，从而实现在时间上对硬件资源进行复用。
以第一数据处理模块602为例，在第一数据处理模块602只有三个端口时，设第一数据处理模块602的输入为D0，D1，D2，二端口运算电路可以直接根据输入的数据计算出输出数据，计算步骤如下：
(1)读入D0，保存在一组存储器中；
(2)读入D1，保存在另一组存储器中，同时利用二端口运算电路计算将结果保存到第三组存储器中；
(3)读入D2，利用二端口运算电路计算将结果覆盖至原记录D0的存储器中；
(4)再次读入D2，利用二端口运算电路计算将结果覆盖至原记录D1的存储器中。
其中，上述的既可以是二进制LDPC编码过程中的运算规则，也可以是多进制LDPC编码过程中的运算规则。此时第一数据处理模块602每次只读入一个端口的数据，整个计算过程中也只需要三组存储器保存所有中间结果及最终结果；当第一数据处理模块602有四个端口时，可以先忽视第四个端口，按照三端口，第一数据处理模块602进行计算，将结果 保存在三组存储器中，然后根据三端口，第一数据处理模块602任一端口的输入及输出计算出的结果保存在第四组存储器中，再将第四个端口的输入与前三组存储器中的数据进行运算，并将这三组存储器中的数据更新为运算的结果，则只需四组存储器，并进行七次计算即可求出具有四端口的第一数据处理模块602的全部输出，依次类推，当计算具有N端口的第一数据处理模块602的输出时，可以先忽视最后一个端口，按照N-1端口第一数据处理模块602来计算，然后计算N-1端口所有端口输入数据的和并保存到1组新的存储器中，再将最后一个端口的输入与之前N-1组存储器中的数据进行运算，并将计算结果更新到对应的存储器中，就可以只占用N组存储器，并进行(3+N)(N-2)/2次计算完成全部端口的输出数据的计算。
可选地，若所述校验矩阵为循环排列矩阵(Circulant Permutation Matrices，简称CPM)和零矩阵组成，则所述第三存储模块604，根据循环排列矩阵的结构循环自增寻址。结合图7中所有的边对应的非零元素都在CPM中。假设H中的一个CPM表示校验节点与变量节点之间的连接，该CPM的偏移量为o，即该CPM是由p×p的单位阵的所有行向右循环移动o个位置得到。校验节点CN1就与变量节点VNo+1相连，CNp-o与VNp，CNp-o+1与VN1相连，CNp与VNo相连。我们把连接这p个连续的校验节点与p个连续的变量节点之间的边称之为块边。
因此整个Tanner图中的变量节点与校验节点之间的信息交换都在一个一个的块边进行。当p个变量节点按照VN1,VN2,...,VNp的顺序更新时，首先将它们的更新结果分别转存到地址为A0+1,A0+2,...,A0+p的存储单元中去；然后当与该循环块相连的p个校验节点顺序更新时，就可以连续的从这p个地址连续的存储单元中顺序读取VN1,VN2,...,VNp的更新结果。只不过起始地址应该从A0+o+1开始，当地址自加到A0+p时便从A0+1重新自加到A0+o，如此就实现了对应连接的信息转移，采用块边的寻址方式，只用记录存储单元地址段的起始地址A0和o。当变量节点更新时，地址从A0+1开始到A0+p结束；当校验节点更新时，地址从A0+o+1开始，循环增加到A0+o结束。这样与传统的译码器交换信息的寻址方式相比，存储复杂度降为了原来的p/2，而且采用循环自增的地址产生方式，寻址效率也大大提高。
本发明实施例提供了一种数据处理装置，包括：第二存储模块，用于存储校验矩阵Hl×n，所述校验矩阵的列对应变量节点，所述校验矩阵的行对应校验节点。第三存储模块，用于存储数据处理过程中变量节点和校验节点之间传递的数据。e个第一数据处理模块，用于处理e个所述校验节点上的数据；f个第二数据处理模块，用于处理f个所述变量节点上的数据；其中，e<l，f<n，其中e和f均为正整数。从而实现数据处理模块、第二存储模块、第三存储模块的复用。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种数据处理装置，其特征在于，包括：
m个数据处理模块，用于按照计算顺序在第i个周期处理Ni个数据或者操作；
其中且m<n，m、n和Ni均为正整数，
所述数据处理模块包括：第一存储单元和第二存储单元；
所述数据处理模块用于将生成矩阵Gk×n的每一列分为P个第一数据块，其中p≥2；
所述第一存储单元用于存储一个所述第一数据块；
所述第二存储单元用于存储所述第一数据块对应的待编码数据的第二数据块；
所述m个数据处理模块，具体用于：在低密度奇偶校验LDPC编码过程中，根据分块结果，在第i个周期计算Ni个第二数据块与对应的Ni个第一数据块相乘，其中在前个周期，所述Ni＝m，
在第个周期至第个周期，所述Ni＝nmodm，
2.根据权利要求1所述的装置，其特征在于，所述m个数据处理模块，具体用于：
在低密度奇偶校验LDPC编码过程中，分别计算待编码数据c＝(c0,c1…ck-1)与生成矩阵Gk×n中每一列相乘，其中k表示所述待编码数据的长度，n表示所述生成矩阵Gk×n的列数；
在第i个周期计算c＝(c0,c1…ck-1)与生成矩阵Gk×n中的Ni个列相乘，其中在前个周期，所述Ni＝m，
在第个周期，所述Ni＝nmodm，
3.根据权利要求1-2任一项所述的装置，其特征在于，还包括：第一存储模块，用于存储所述生成矩阵。
4.根据权利要求3所述的装置，其特征在于，所述第一存储模块具体用于：
若所述生成矩阵为稀疏矩阵，则所述第一存储模块仅存储所述生成矩阵的非零元素和所述非零元素对应的位置坐标；
若所述生成矩阵的子矩阵为循环矩阵，则所述第一存储模块仅存储所述循环矩阵中所有的非零元素、以及其中一列非零元素对应的位置坐标和相邻两列的循环偏移量。
5.一种数据处理装置，其特征在于：包括：
第二存储模块，用于存储校验矩阵Hl×n，所述校验矩阵的列对应变量节点，所述校验矩阵的行对应校验节点；
第三存储模块，用于存储数据处理过程中所述变量节点和所述校验节点之间传递的数据；
e个第一数据处理模块，用于处理e个所述校验节点上的操作；
f个第二数据处理模块，用于处理f个所述变量节点上的操作；
其中，e<l，f<n，其中e和f均为正整数。
6.根据权利要求5所述的装置，其特征在于，若所述校验矩阵由循环排列矩阵和零矩阵组成，则所述第三存储模块，根据所述循环排列矩阵的结构循环自增寻址。
CN201510019132.3A 2015-01-14 2015-01-14 数据处理装置 Expired - Fee Related CN105846830B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510019132.3A CN105846830B (zh) 2015-01-14 2015-01-14 数据处理装置
PCT/CN2016/070865 WO2016112857A1 (zh) 2015-01-14 2016-01-14 Ldpc码编码器和译码器
CN201680015662.3A CN107852176A (zh) 2015-01-14 2016-01-14 Ldpc码编码器和译码器
US15/529,620 US10536169B2 (en) 2015-01-14 2016-01-14 Encoder and decoder for LDPC code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510019132.3A CN105846830B (zh) 2015-01-14 2015-01-14 数据处理装置

Publications (2)

Publication Number Publication Date
CN105846830A CN105846830A (zh) 2016-08-10
CN105846830B true CN105846830B (zh) 2019-07-30

Family

ID=56405255

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510019132.3A Expired - Fee Related CN105846830B (zh) 2015-01-14 2015-01-14 数据处理装置
CN201680015662.3A Pending CN107852176A (zh) 2015-01-14 2016-01-14 Ldpc码编码器和译码器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201680015662.3A Pending CN107852176A (zh) 2015-01-14 2016-01-14 Ldpc码编码器和译码器

Country Status (3)

Country Link
US (1) US10536169B2 (zh)
CN (2) CN105846830B (zh)
WO (1) WO2016112857A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872231B (zh) * 2016-09-28 2023-04-28 北京忆芯科技有限公司 Ldpc译码方法与装置
TWI684856B (zh) * 2018-04-20 2020-02-11 慧榮科技股份有限公司 解碼方法及相關的快閃記憶體控制器與電子裝置
CN117040546A (zh) * 2018-04-24 2023-11-10 北京忆芯科技有限公司 低延迟ldpc译码器及其译码方法
CN112328208A (zh) * 2018-09-18 2021-02-05 安徽寒武纪信息科技有限公司 运算装置及方法
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置
CN110474647B (zh) * 2019-07-03 2023-05-23 深圳市通创通信有限公司 有限域构造的ldpc码的译码方法、装置、译码器及存储介质
CN110518919B (zh) * 2019-08-01 2023-01-06 湖南国科锐承电子科技有限公司 低密度奇偶校验码的分层译码方法和系统
CN112583420B (zh) * 2019-09-30 2024-01-09 上海华为技术有限公司 一种数据处理方法和译码器
CN110768679B (zh) * 2019-10-30 2023-08-22 湖南国科微电子股份有限公司 64进制ldpc的码字校验方法及系统
CN111211791A (zh) * 2020-02-27 2020-05-29 深圳市航天华拓科技有限公司 Ldpc编译码方法及系统
CN112152637B (zh) * 2020-09-10 2024-04-30 南京中科晶上通信技术有限公司 Dvb-s2 ldpc译码变量节点更新模块及其实现方法
CN112242851B (zh) * 2020-11-23 2024-03-19 湖南国科锐承电子科技有限公司 一种ldpc码的分层译码中迭代数据处理方法及译码器系统
CN113411087B (zh) * 2021-06-30 2023-05-09 展讯半导体(成都)有限公司 解码q元LDPC的方法、电路及包括其的接收机
CN113595563B (zh) * 2021-08-02 2024-03-29 上海金卓科技有限公司 一种ldpc译码的方法、装置、设备及存储介质
CN114584259B (zh) * 2022-02-18 2024-02-09 阿里巴巴（中国）有限公司 译码方法、装置、设备及存储介质
CN117375636B (zh) * 2023-12-07 2024-04-12 成都星联芯通科技有限公司 提高qc-ldpc译码器吞吐率的方法、装置及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770641A (zh) * 2005-11-21 2006-05-10 东南大学 一种基于分段偏移修正的最小和译码方法
CN101383618A (zh) * 2007-09-05 2009-03-11 中兴通讯股份有限公司 一种传输块的循环冗余校验码的编码方法
CN101488760A (zh) * 2009-02-13 2009-07-22 华中科技大学 一种低码率ldpc码的编码方法
CN105659931B (zh) * 2008-12-18 2012-09-19 北京空间飞行器总体设计部 一种卫星遥测信道编码方法
CN102801432A (zh) * 2012-07-20 2012-11-28 航天恒星科技有限公司 一种多进制ldpc的串行fht-bp译码方法及装置
CN103905055A (zh) * 2014-04-23 2014-07-02 荣成市鼎通电子信息科技有限公司 部分并行输入的右移累加qc-ldpc编码器
CN103929189A (zh) * 2014-04-23 2014-07-16 荣成市鼎通电子信息科技有限公司 近地通信中部分并行输入的累加左移qc-ldpc编码器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266750B1 (en) * 2002-07-10 2007-09-04 Maxtor Corporation Error recovery strategies for iterative decoders
US7159170B2 (en) * 2003-06-13 2007-01-02 Broadcom Corporation LDPC (low density parity check) coded modulation symbol decoding
US7395490B2 (en) * 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
WO2008142683A2 (en) * 2007-05-21 2008-11-27 Ramot At Tel Aviv University Ltd. Memory-efficient ldpc decoding
US8370711B2 (en) * 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
CN101640543B (zh) * 2008-07-31 2013-06-05 深圳市同洲电子股份有限公司 一种ldpc码的编码装置及方法
US8335949B2 (en) * 2009-11-06 2012-12-18 Trellisware Technologies, Inc. Tunable early-stopping for decoders
JP5310701B2 (ja) * 2010-10-29 2013-10-09 株式会社Ｊｖｃケンウッド 復号装置および復号方法
US8549387B2 (en) * 2010-11-04 2013-10-01 Himax Media Solutions, Inc. System and method of decoding LDPC code blocks
JP2012244305A (ja) * 2011-05-17 2012-12-10 Toshiba Corp メモリコントローラ、半導体メモリ装置、および復号方法
CN202395755U (zh) * 2011-09-29 2012-08-22 中国电子科技集团公司第五十四研究所 Qc_ldpc高速部分并行信道译码器
US8707144B2 (en) * 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
CN103023516A (zh) * 2013-01-01 2013-04-03 苏州威士达信息科技有限公司 联合生成矩阵和校验矩阵的ldpc编码器和编码方法
GB2510932B (en) * 2013-08-27 2015-01-21 Imagination Tech Ltd An improved decoder for low-density parity-check codes
KR102114860B1 (ko) * 2013-09-04 2020-05-25 엘지전자 주식회사 가전기기, 가전기기 시스템 및 그 제어 방법
US9184767B2 (en) * 2013-09-19 2015-11-10 SanDisk Technologies, Inc. Scoring variable nodes for low density parity check code decoding
CN103916134B (zh) * 2014-03-24 2017-01-11 清华大学 低密度奇偶校验码的混叠译码方法及多核协同混叠译码器
CN103929207A (zh) * 2014-04-23 2014-07-16 荣成市鼎通电子信息科技有限公司 Cmmb中部分并行输入的右移累加qc-ldpc编码器
US9503125B2 (en) * 2014-05-08 2016-11-22 Sandisk Technologies Llc Modified trellis-based min-max decoder for non-binary low-density parity-check error-correcting codes
CN103957015B (zh) * 2014-05-12 2017-02-01 福州大学 用于ldpc码解码的非均匀量化编码方法及其在解码器的应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770641A (zh) * 2005-11-21 2006-05-10 东南大学 一种基于分段偏移修正的最小和译码方法
CN101383618A (zh) * 2007-09-05 2009-03-11 中兴通讯股份有限公司 一种传输块的循环冗余校验码的编码方法
CN105659931B (zh) * 2008-12-18 2012-09-19 北京空间飞行器总体设计部 一种卫星遥测信道编码方法
CN101488760A (zh) * 2009-02-13 2009-07-22 华中科技大学 一种低码率ldpc码的编码方法
CN102801432A (zh) * 2012-07-20 2012-11-28 航天恒星科技有限公司 一种多进制ldpc的串行fht-bp译码方法及装置
CN103905055A (zh) * 2014-04-23 2014-07-02 荣成市鼎通电子信息科技有限公司 部分并行输入的右移累加qc-ldpc编码器
CN103929189A (zh) * 2014-04-23 2014-07-16 荣成市鼎通电子信息科技有限公司 近地通信中部分并行输入的累加左移qc-ldpc编码器

Also Published As

Publication number Publication date
WO2016112857A1 (zh) 2016-07-21
US10536169B2 (en) 2020-01-14
CN107852176A (zh) 2018-03-27
CN105846830A (zh) 2016-08-10
US20170264314A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
CN105846830B (zh) 数据处理装置
CN104868925B (zh) 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN110114978B (zh) 高效可解码qc-ldpc码
CN101192833B (zh) 一种低密度校验码ldpc并行编码的装置及方法
US6961888B2 (en) Methods and apparatus for encoding LDPC codes
CN101079639B (zh) 基于节点存储器的低密度奇偶校验解码装置和方法
KR101203226B1 (ko) 터보 ｌｄｐｃ 디코딩
CA2536259C (en) Methods and apparatus for encoding ldpc codes
CN107786211B (zh) 一种ira-qc-ldpc码的代数结构获取方法、编码方法和编码器
CN101232288B (zh) 一种基于奇偶校验矩阵的ldpc码的译码方法及译码器
CN107370490A (zh) 结构化ldpc的编码、译码方法及装置
CN106936444B (zh) 一种集合译码方法和集合译码器
CN104917536A (zh) 一种支持低码率编码的方法及装置
CN102412844B (zh) 一种ira类ldpc码的译码方法及译码装置
CN111384970B (zh) 一种译码方法、装置及通信设备
CN104579366B (zh) Wpan中基于三级流水线的高速qc-ldpc编码器
WO2007082626A2 (en) Method and apparatus for error correction decoding
CN102299719B (zh) 一种非迭代式ldpc码译码器
CN102624402B (zh) 一种ldpc译码器
CN103236858A (zh) 基于循环左移的cmmb中准循环ldpc串行编码器
US20170331496A1 (en) Decoding method and decoder for low density parity check code
CN104539297B (zh) Dtmb中基于四级流水线的高速qc-ldpc编码器
CN104579365B (zh) 基于四级流水线的高速qc-ldpc编码器
CN103929196A (zh) Wpan中全并行输入的循环左移qc-ldpc编码器
CN105099468A (zh) 深空通信中基于四级流水线的高速qc-ldpc编码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190730

Termination date: 20220114

CF01 Termination of patent right due to non-payment of annual fee