CN104917536A - 一种支持低码率编码的方法及装置 - Google Patents

Abstract

本发明公开了一种支持低码率编码的方法，对待编码的源数据分组重复i次，并对重复i次后的数据分组进行编码；本发明同时还公开了一种支持低码率编码的装置。

Description

一种支持低码率编码的方法及装置

技术领域

本发明涉及数字通信的编码技术，尤其涉及一种支持低码率编码的方法及装置。

背景技术

随着无线数字通信的发展及各种高速率、突发性强的业务的出现，人们对纠错编码技术提出了愈来愈高的要求。低密度奇偶校验（LDPC，Low DensityParity Check Codes）码是一类可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，最初由哥拉格（Gallager）发现，所以称为哥拉格码。经过数十年的沉寂，随着计算机硬件和相关理论的发展，MacKay和.Neal重新发现了哥拉格码，并证明了哥拉格码具有逼近香农限的性能。最新研究表明，LDPC码具有以下特点：低译码复杂度、可线性时间编码、具有逼近香农限性能、可并行译码、以及在长码长条件下优于Turbo码。

LDPC码是一种基于稀疏奇偶校验矩阵的线性分组码，正是利用它的奇偶校验矩阵的稀疏性，才能实现低复杂度的编译码，从而使得LDPC码走向实用化。非正则码（irregular codes）是指奇偶校验矩阵的行重量和列重量是完全不同的低密度奇偶校验码，并且奇偶校验矩阵的信息位部分的列重量也是不同的。正则码（regular codes）是指奇偶校验矩阵的行重量和列重量是完全相同的低密度奇偶校验码。在相关文献中，也有人将正则码中第二种情况的低密奇偶校验码称为半正则码（semi-regular codes）。基础奇偶校验矩阵的次数分布和奇偶校验矩阵的次数分布是一致的。

LDPC码是一种特殊的线性分组码。通信中，每发送一个分组长度为N比特的码字，为了保证其具有一定的纠错能力，需要有M个校验比特，每个码字都要求满足Hx^T=0^T，其中，H为二元域上M×N维的奇偶校验矩阵，x^T为1×N的序列。所有的运算都是在二元域GF(2)上进行的，这里，加和减运算是“异或”运算，而乘运算是“与”运算。

结构化的LDPC码的奇偶校验矩阵H设为(M×z)×(N×z)矩阵，是由M×N个分块矩阵构成，每个分块矩阵都是z×z的基本置换矩阵的不同幂次，基本置换矩阵为单位阵时，每个分块矩阵都是单位阵的循环移位矩阵（文中默认为右移）。通过幂次j可以唯一标识每一个分块矩阵，单位矩阵的幂次可用0表示，矩阵一般用-1来表示。这样，如果将H的每个分块矩阵都用它的幂次代替，就得到一个M×N的幂次矩阵Hb。这里，定义Hb是H的基础奇偶校验矩阵，H称为Hb的奇偶校验矩阵。在实际编码时，z=码长/基础奇偶校验矩阵的列数N，称为扩展因子。

例如，矩阵

可以用下面的参数z和一个2×4的基础奇偶校验矩阵Hb扩展得到：

z=3和 $H_b=\left[\begin{array}{cccc}0& 1& 0& -1\\ 2& 1& 2& 1\end{array}\right]$

因此，也可以说，LDPC码的编码器是由基础奇偶校验矩阵Hb、扩展因子z及所选择的基本置换矩阵生成的。根据上述基础奇偶校验矩阵的定义，可以看出在给定扩展因子（一个大于1的整数z）的条件下，基础奇偶校验矩阵和奇偶校验矩阵本质上是一致的。

LDPC码编码的直接编码方法是：把一个码字x划分为N-M个信息比特s和M个校验比特c，相应地，把M×N的奇偶校验矩阵H划分为分别对应于信息比特和校验比特的M×(N-M)和M×M大小的两块，即H＝[A|B]，A、B均为块。根据H×x=0，可得：

$\left[A\right|B]\×[\frac{s}{c}]=0$

于是可以得到A×s＋B×c=0，进一步推出c=B^-1As。当块B采用特殊的矩阵结构时，如严格下三角结构（半随机矩阵）、双下三角结构等，则B^-1具有非常简单的形式，可以直接按照上面式子计算得到码字中校验比特部分c，并且可以保证编码器具有线性复杂度。

LDPC码编码也可以采用Richarson线性时间编码算法：奇偶校验矩阵H具有准下三角结构，设H具有如下形式：

$H=\left(\begin{array}{ccc}A& B& T\\ C& D& E\end{array}\right)$

设编码后码字是x=(s,p₁,p₂)，这里s为编码码字的系统比特部分，p₁和p₂为码字的校验比特部分，p₁的长度为g，p₂长度为(m-g)。上式中，A的维数是(m-g)×(n-m)，B是(m-g)×g，T是(m-g)×(m-g)，C是g×(n-m)，D是g×g，E是g×(m-g)。所有这些矩阵都是稀疏矩阵，而T是下三角矩阵，主对角线元素全为1。校验比特部分可以由下面式子求得：

其中，

寻找合适的LDPC码的奇偶校验矩阵结构是至关重要的。在具体实现时，可采用直接方法或者Richarson方法或者其它方法运算，来完成从N-M比特的源数据得到N比特码字的编码。事实上，编码器就是用软件或硬件实现式中稀疏矩阵的乘法和加法运算，对于基于单位阵及其循环移位矩阵的LDPC码，稀疏矩阵的乘法运算可以由多个z位（z为扩展因子）的循环移位寄存器和多个z位的加法器构成，而稀疏矩阵的加法运算就是由上述的多个z位的加法器完成，该多个z位循环移位寄存器和多个z位加法器就构造出一个硬件电路实现的LDPC编码器。

LDPC译码方法有多种，如概率域BP译码算法、对数域BP译码算法和分层最小和译码算法等。概率域BP译码算法性能最好，但是缺点在于由于涉及到大量乘法运算，运算量非常大，从而所需的硬件成本非常高，并且数值的动态范围大，稳定性不好，所以一般在实际应用中不会使用。相对于概率域BP译码算法，对数域BP译码算法减少了很多计算单元，但还是需要很多乘法运算，所需的硬件成本也不少。分层最小和译码算法将对数域BP译码算法的关键计算（log运算和乘法运算）单元转化成求最小值和次最小值，需要的硬件资源大量减少，性能会有一点损失，但可以减少很多硬件资源。所以，在实际应用比较多的是分层最小和译码算法。

结构化的LDPC码译码器存在内在的译码并行性，所以译码速度快，吞吐量高，而且译码性能非常靠近香农极限。

当前多种通信方式中，控制信令的数据都会采用较低码率进行编码以提高传输可靠性，或者重要数据部分也会采用较低码率编码方式保证数据的正确。但是，目前的各种通信系统是通过较高码率LDPC码通过简单的速率匹配方式获得较低码率的实现方式，这样很难充分利用编码增益，导致编译码系统性能不好。所以，现在亟需一种支持低码率的LDPC码编码方法。

发明内容

为解决现有存在的技术问题，本发明期望提供一种支持低码率编码的方法及装置。

本发明实施例的技术方案是这样实现的：

本发明提供的一种支持低码率编码的装置，该装置至少包括：重复器、编码器，其中，

所述重复器，用于对待编码的源数据分组重复i次，其中，i是正整数；

所述编码器，用于对经过重复器后的数据分组进行编码，所述编码为低密度奇偶校验（LDPC）编码、Turbo编码或卷积编码。

上述方案中，所述重复器，具体用于对待编码的源数据分组直接重复i次；或者，源数据分组包括j个子数据分组，对这j个子数据分组分别重复i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。

上述方案中，所述编码器为（nb×z，kb×z）LDPC编码器，编码得到母码数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数。

上述方案中，所述编码器，具体用于在编码之前，读取基础奇偶校验矩阵。

上述方案中，所述编码器，具体用于在读取基础奇偶校验矩阵后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

上述方案中，该装置还包括速率匹配器，用于对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长，N是正整数。

上述方案中，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

上述方案中，该装置还包括第一类填充器，用于在重复器之前，对待编码的源数据分组填充q1个元素扩展得到第一数据分组，所述q1是正整数。

上述方案中，该装置还包括第二类填充器，用于对经过重复器后的数据分组填充q2个元素得到第二数据分组，输出到编码器，所述q2是正整数；

上述方案中，所述编码器为（nb×z，kb×z）LDPC编码器，具体用于在编码之前，读取基础奇偶校验矩阵，将基础奇偶校验矩阵中的r个非-1元素值置成-1，之后编码得到校验数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

上述方案中，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

上述方案中，该装置还包括母码生成器，用于将经过编码器之后得到的校验数据分组和源数据分组合并成母码数据分组。

上述方案中，该装置还包括速率匹配器，用于对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

上述方案中，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，所述重复器，具体用于先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

上述方案中，所述编码器为（16×42，8×42）LDPC编码器，LDPC基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，所述重复器，具体用于先将信令序列f通过重复器重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

上述方案中，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种：

所述重复器，具体用于将信令序列a重复1次，并扩展得到168比特的数据分组；

所述第二类填充器，具体用于对重复器扩展的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种：

所述第一类填充器，具体用于将信令序列a填充4个比特的元素扩展成84比特的第一数据分组；

所述重复器，具体用于将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

所述第二类填充器，具体用于对重复器重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

上述方案中，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种：

所述重复器，具体用于将信令序列f重复1次，并扩展成84比特的数据分组；

所述第二类填充器，具体用于对重复器扩展的数据分组填充252个比特的元素，得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种：

所述第一类填充器，具体用于将信令序列f填充2个比特的元素扩展成42比特的第一数据分组；

所述重复器，具体用于将第一数据分组重复1次；

所述第二类填充器，具体用于对重复器重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

本发明提供的一种支持低码率编码的方法，该方法至少包括：

对待编码的源数据分组重复i次，并对重复i次后的数据分组进行编码，其中，i是正整数；

所述编码为LDPC编码、Turbo编码或卷积编码。

上述方案中，所述对待编码的源数据分组重复i次为：对待编码的源数据分组直接重复i次；或者，源数据分组包括j个子数据分组，然后对这j个子数据分组分别重复i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。

上述方案中，所述编码采用（nb×z，kb×z）LDPC编码，编码得到母码数据分组，其中nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数。

上述方案中，该方法还包括：在编码前，读取基础奇偶校验矩阵；

所述编码为：将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

上述方案中，该方法还包括：对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

上述方案中，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

上述方案中，该方法还包括：在对待编码的源数据分组重复i次之前，对待编码的源数据分组填充q1个元素扩展得到第一数据分组，所述q1是正整数。

上述方案中，该方法还包括：在对待编码的源数据分组重复i次之后，对重复i次之后的数据分组填充q2个元素得到第二数据分组，所述q2是正整数。

上述方案中，所述编码采用（nb×z，kb×z）LDPC编码，在编码之前，读取基础奇偶校验矩阵，将基础奇偶校验矩阵中的r个非-1元素值置成-1，之后编码得到校验数据分组，其中nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

上述方案中，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

上述方案中，该方法还包括：

将经过编码之后得到的校验数据分组和源数据分组合并成母码数据分组。

上述方案中，该方法还包括：对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

上述方案中，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

上述方案中，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，先将信令序列f重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

上述方案中，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种：

先将信令序列a重复1次，并扩展得到168比特的数据分组；

之后，对所述数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种：

先将信令序列a填充4个比特的元素扩展成84比特的第一数据分组，并将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

之后，对重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…，s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

上述方案中，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种：

先将信令序列f重复1次，并扩展扩展成84比特的数据分组，对所述数据分组填充252个比特的元素，得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

之后，对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种：

先将信令序列f填充2个比特的元素扩展成42比特的第一数据分组，并将第一数据分组重复1次；

之后，对重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

本发明实施例提供了一种支持低码率编码的方法及装置，对待编码的源数据分组重复i次，并对重复i次后的数据分组进行编码；如此，能够实现低码率的编码，通过将待编码的源数据分组重复若干次以后再进行编码，可以充分利用编码增益，提高编译码系统在较低码率下的编译码性能。

附图说明

图1为本发明实施例一提供的支持低码率编码的装置结构示意图；

图2为本发明实施例二提供的支持低码率编码的装置结构示意图；

图3为本发明实施例三提供的支持低码率编码的方法流程示意图。

具体实施方式

本发明的基本思想是：对待编码的源数据分组重复i次，并对重复i次后的数据分组进行编码，从而，实现低码率的编码，能够充分利用编码增益。

下面通过附图及具体实施例对本发明做进一步的详细说明。

实施例一：

本发明实施例实现一种支持低码率编码的装置，如图1所示，该装置至少包括：重复器102、编码器104，其中，

所述重复器102，用于对待编码k比特的源数据分组x重复i次，其中，i是正整数；

所述编码器104，用于对经过重复器102后的数据分组进行编码，所述编码为LDPC编码、Turbo编码或卷积编码；

所述重复器102，具体用于对待编码的源数据分组x直接重复i次；或者，源数据分组x包括j个子数据分组，对这j个子数据分组分别重复i次，所述j是正整数，i的取值一般可以为1或2或3或4或5或6；

具体的，所述编码器104为（nb×z，kb×z）LDPC编码器，编码得到母码数据分组C'，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数；所述编码器104在编码前，读取基础奇偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

该装置还可以包括速率匹配器106，用于对母码数据分组C'进行速率匹配得到N比特的编码数据分组，其中N为码长。

下面通过两个具体实例来说明本实施例支持低码率LDPC码编码的装置的工作过程。

实例一

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码器104为（16×42，8×42）LDPC编码器，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，所述重复器102先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…，d₃₃₅]，d值如下：

所述编码器104对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实例二

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。所述编码器104为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，所述重复器102先将信令序列f通过重复器102重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器104对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器106将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

实例三

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码器104为（16×42，8×42）LDPC编码器，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，所述重复器102先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器104先将基础奇偶校验矩阵中第2行第6列的元素“0”改成“-1”，如下是已经改变的基础奇偶校验矩阵：

对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实施例二

本发明实施例实现一种支持低码率编码的装置，如图2所示，该装置至少包括：重复器102、编码器104，其中，

所述重复器102，用于对待编码k比特的源数据分组x重复i次，其中，i是正整数；

所述编码器104，用于对经过重复器102后的数据分组进行编码，所述编码为LDPC编码、Turbo编码或卷积编码；

具体的，所述编码器104为（nb×z，kb×z）LDPC编码器，编码得到校验数据分组P，其中，nb是基础奇偶校验矩阵的列数，（nb-kb）是基础奇偶校验矩阵的行数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数；所述编码器104在编码之前，读取基础奇偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

该装置还可以包括母码生成器105，母码生成器105将经过编码器104之后得到的校验数据分组P和源数据分组x合并成母码数据分组C'，并可以通过速率匹配器106对母码数据分组C'进行速率匹配得到N比特的编码数据分组，其中N为码长。

该装置还可以包括第一类填充器101，用于对待编码的源数据分组x填充q1个元素扩展得到第一数据分组x₀，所述q1为正整数；

所述重复器102对第一数据分组x₀直接重复i次；或者，先对第一数据分组x₀拆分成j个子数据分组，然后对这j个子数据分组分别重复i次，所述j是正整数，i的取值一般可以为1或2或3或4或5或6；

该装置还可以通过第二类填充器103对经过重复器102后的数据分组填充q2个元素得到第二数据分组Y，所述q2是正整数；

该装置还包括速率匹配器106，用于对母码数据分组C'进行速率匹配得到N比特的编码数据分组，其中N为码长。

下面通过两个具体实例来说明本实施例支持低码率LDPC码编码的装置的工作过程。

实例一

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码器104为（16×42，8×42）LDPC编码器，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种，没有第一类填充器101时：

所述重复器102将信令序列a重复1次，并扩展得到168比特的数据分组；

所述第二类填充器103对重复器102重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器104对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器105将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种，有第一类填充器101时：

所述第一类填充器101将信令序列a填充4个比特的元素扩展成84比特的第一数据分组；

所述重复器102将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

所述第二类填充器103对重复器102重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器104对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器105将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器106将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实例二

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。所述编码器104为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种，没有第一类填充器101时：

所述重复器102将信令序列f重复1次，并扩展成84比特的数据分组；

所述第二类填充器103对重复器102扩展的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器104对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器105将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器106将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种，有第一类填充器101时：

所述第一类填充器101将信令序列f填充2个比特的元素扩展成42比特的第一数据分组；

所述重复器102将第一数据分组重复1次；

所述第二类填充器103对重复器102重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器104对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器105将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器106将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

实施例三

基于上述装置，本发明实施例还实现一种支持低码率编码的方法，如图3所示，该方法主要包括以下几个步骤：

步骤301：对待编码的源数据分组重复i次，其中，i是正整数；

所述对待编码的源数据分组重复i次可以由两种方式实现，第一种：对待编码的源数据分组直接重复i次；

第二种：源数据分组包括j个子数据分组，对各子数据分组分别重复i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。

步骤302：对重复i次后的数据分组进行编码，所述编码为LDPC编码、Turbo编码或或卷积编码；

这里，所述编码可以采用（nb×z，kb×z）LDPC编码，编码得到母码数据分组，其中nb是基础奇偶校验矩阵的列数，（nb-kb）是基础奇偶校验矩阵的行数，z是扩展因子，其中z是大于0的正整数，nb是大于0的正整数，kb是大于0的正整数。所述LDPC码在编码前，读取基础奇偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

经过步骤202后将得到校验数据分组，该方法还包括：对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长，N是正整数。

下面通过三个具体实例来说明本实施例支持低码率LDPC码编码的方法的步骤。

实例一

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码采用（16×42，8×42）LDPC编码，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实例二

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，先将信令序列f重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

实例三

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码采用（16×42，8×42）LDPC编码，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，先将基础奇偶校验矩阵中第2行第6列的元素“0”改成“-1”，如下是已经改变的基础奇偶校验矩阵：

对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实施例四

本实施例提供的一种支持低码率编码的方法，其基本步骤与实施例三相同，本实施例中，在步骤301之前，可以对待编码的源数据分组填充q1个元素扩展得到第一数据分组，所述q1是正整数；

这里，对待编码的源数据分组重复i次可以由两种方式实现，第一种：对第一数据分组直接重复i次；

第二种：将第一数据分组拆分成j个子数据分组，对各子数据分组分别重复i次，，所述j是正整数，i的取值一般可以为1或2或3或4或5或6。

本实施例的方法还包括：对重复i次后的数据分组填充q2个元素扩展得到第二数据分组。

本实施例在步骤302中，编码采用（nb×z，kb×z）LDPC编码，编码得到校验数据分组，其中nb是基础奇偶校验矩阵的列数，（nb-kb）是基础奇偶校验矩阵的行数，z是扩展因子，其中z是大于0的正整数，nb是大于0的正整数，kb是大于0的正整数。所述LDPC码在编码之前，读取基础奇偶校验矩阵，之后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

本实施例方法还包括：将所述校验数据分组和源数据分组合并成母码数据分组，在合并成母码数据分组之后，还可以将母码数据分组进行速率匹配得到N比特的编码数据分组。

下面通过两个具体实例来说明本实施例支持低码率LDPC码编码的方法的步骤。

实例一

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码采用（16×42，8×42）LDPC编码，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种：

先将信令序列a重复1次，并扩展得到168比特的数据分组；

之后，对所述数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种：

先将信令序列a填充4个比特的元素扩展成84比特的第一数据分组，并将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

之后，对重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

实例二

设基础奇偶校验矩阵Hb_8×16如下：

所示的基础奇偶校验矩阵Hb_8×16对应的码率为1/2，扩展因子z=42，矩阵行数为8行，矩阵列数为16列，左边所示的数字是行索引，最上边的数字是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种：

先将信令序列f重复1次，并扩展扩展成84比特的数据分组，对所述数据分组填充252个比特的元素，得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

之后，对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组_x构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种：

先将信令序列f填充2个比特的元素扩展成42比特的第一数据分组，并将第一数据分组重复1次；

之后，对重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

本发明实施例所述支持低码率编码的方法如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式，所述存储介质包括但不限于U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、磁盘存储器、CD-ROM、光学存储器等。

本申请是根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

相应的，本发明实施例还提供一种计算机存储介质，其中存储有计算机程序，该计算机程序用于执行本发明实施例的支持低码率编码的方法。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (33)

1.一种支持低码率编码的装置，其特征在于，该装置至少包括：重复器、编码器，其中，

所述重复器，用于对待编码的源数据分组重复i次，其中，i是正整数；

所述编码器，用于对经过重复器后的数据分组进行编码，所述编码为低密度奇偶校验（LDPC）编码、Turbo编码或卷积编码。

2.根据权利要求1所述的装置，其特征在于，所述重复器，具体用于对待编码的源数据分组直接重复i次；或者，源数据分组包括j个子数据分组，对这j个子数据分组分别重复i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。

3.根据权利要求2所述的装置，其特征在于，所述编码器为（nb×z，kb×z）LDPC编码器，编码得到母码数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数。

4.根据权利要求3所述的装置，其特征在于，所述编码器，具体用于在编码之前，读取基础奇偶校验矩阵。

5.根据权利要求4所述的装置，其特征在于，所述编码器，具体用于在读取基础奇偶校验矩阵后，将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

6.根据权利要求5所述的装置，其特征在于，该装置还包括速率匹配器，用于对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长，N是正整数。

7.根据权利要求5所述的装置，其特征在于，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

8.根据权利要求2所述的装置，其特征在于，该装置还包括第一类填充器，用于在重复器之前，对待编码的源数据分组填充q1个元素扩展得到第一数据分组，所述q1是正整数。

9.根据权利要求2或8所述的装置，其特征在于，该装置还包括第二类填充器，用于对经过重复器后的数据分组填充q2个元素得到第二数据分组，输出到编码器，所述q2是正整数。

10.根据权利要求9所述的装置，其特征在于，所述编码器为（nb×z，kb×z）LDPC编码器，具体用于在编码之前，读取基础奇偶校验矩阵，将基础奇偶校验矩阵中的r个非-1元素值置成-1，之后编码得到校验数据分组，其中，nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

11.根据权利要求10所述的装置，其特征在于，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

12.根据权利要求10所述的装置，其特征在于，该装置还包括母码生成器，用于将经过编码器之后得到的校验数据分组和源数据分组合并成母码数据分组。

13.根据权利要求12所述的装置，其特征在于，该装置还包括速率匹配器，用于对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

14.根据权利要求6所述的装置，其特征在于，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，所述重复器，具体用于先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

15.根据权利要求6所述的装置，其特征在于，所述编码器为（16×42，8×42）LDPC编码器，LDPC基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，所述重复器，具体用于先将信令序列f通过重复器重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

所述编码器，具体用于对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

16.根据权利要求13所述的装置，其特征在于，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种：

所述重复器，具体用于将信令序列a重复1次，并扩展得到168比特的数据分组；

所述第二类填充器，具体用于对重复器扩展的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种：

所述第一类填充器，具体用于将信令序列a填充4个比特的元素扩展成84比特的第一数据分组；

所述重复器，具体用于将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

所述第二类填充器，具体用于对重复器重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

所述速率匹配器，具体用于将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

17.根据权利要求13所述的装置，其特征在于，所述编码器为（16×42，8×42）LDPC编码器，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种：

所述重复器，具体用于将信令序列f重复1次，并扩展成84比特的数据分组；

所述第二类填充器，具体用于对重复器扩展的数据分组填充252个比特的元素，得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种：

所述第一类填充器，具体用于将信令序列f填充2个比特的元素扩展成42比特的第一数据分组；

所述重复器，具体用于将第一数据分组重复1次；

所述第二类填充器，具体用于对重复器重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

所述编码器，具体用于对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]；

所述母码生成器，具体用于将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

所述速率匹配器，具体用于将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

18.一种支持低码率编码的方法，其特征在于，该方法至少包括：

对待编码的源数据分组重复i次，并对重复i次后的数据分组进行编码，其中，i是正整数；

所述编码为LDPC编码、Turbo编码或卷积编码。

19.根据权利要求18所述的方法，其特征在于，所述对待编码的源数据分组重复i次为：对待编码的源数据分组直接重复i次；或者，源数据分组包括j个子数据分组，然后对这j个子数据分组分别重复i次，所述j是正整数，i的取值具体为1或2或3或4或5或6。

20.根据权利要求19所述的方法，其特征在于，所述编码采用（nb×z，kb×z）LDPC编码，编码得到母码数据分组，其中nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数。

21.根据权利要求20所述的方法，其特征在于，该方法还包括：在编码前，读取基础奇偶校验矩阵；

所述编码为：将基础奇偶校验矩阵中的r个非-1元素值置成-1，其中，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

22.根据权利要求21所述的方法，其特征在于，该方法还包括：对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

23.根据权利要求21所述的方法，其特征在于，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

24.根据权利要求18所述的方法，其特征在于，该方法还包括：在对待编码的源数据分组重复i次之前，对待编码的源数据分组填充q1个元素扩展得到第一数据分组，所述q1是正整数。

25.根据权利要求18或24所述的方法，其特征在于，该方法还包括：在对待编码的源数据分组重复i次之后，对重复i次之后的数据分组填充q2个元素得到第二数据分组，所述q2是正整数。

26.根据权利要求25所述的方法，其特征在于，所述编码采用（nb×z，kb×z）LDPC编码，在编码之前，读取基础奇偶校验矩阵，将基础奇偶校验矩阵中的r个非-1元素值置成-1，之后编码得到校验数据分组，其中nb是基础奇偶校验矩阵的列数，z是扩展因子，其中z是正整数，nb是正整数，kb是正整数，kb=nb-mb，mb是基础奇偶校验矩阵的行数，mb是正整数，r是大于等于0、且小于r0的整数，r0是原基础奇偶校验矩阵中非-1元素个数。

27.根据权利要求26所述的方法，其特征在于，所述基础奇偶校验矩阵具体为：

其中，最左边一列为行索引，最上面一行是列索引，字母“A”表示系统位部分矩阵，字母“B”表示校验位部分矩阵。

28.根据权利要求27所述的方法，其特征在于，该方法还包括：

将经过编码之后得到的校验数据分组和源数据分组合并成母码数据分组。

29.根据权利要求28所述的方法，其特征在于，该方法还包括：对母码数据分组进行速率匹配得到N比特的编码数据分组，其中N为码长。

30.根据权利要求22所述的方法，其特征在于，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，先将信令序列a重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

31.根据权利要求22所述的方法，其特征在于，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，先将信令序列f重复1次，并扩展得到336比特的数据分组d=[d₀,d₁,…,d₃₃₅]，d值如下：

之后，对数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$

32.根据权利要求29所述的方法，其特征在于，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=80比特的信令序列a=[a₀,a₁,a₂,…,a₇₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列a进行LDPC编码，得到n=672比特的编码数据分组e时，有两种处理方式：

第一种：

先将信令序列a重复1次，并扩展得到168比特的数据分组；

之后，对所述数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array};$

第二种：

先将信令序列a填充4个比特的元素扩展成84比特的第一数据分组，并将第一数据分组拆分成2个42比特的子数据分组，然后对各子数据分组分别重复1次；

之后，对重复后的数据分组填充168个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成416比特的母码数据分组s=[a,b]=[s₀,s₁,…,s₄₁₅]；

最后，将母码数据分组s构造成672比特的编码数据分组e，所述e为：

$\begin{array}{cc}{e}_j=s_j& j=\mathrm{0,1},\·\·\·,415\\ e_j=s_{j-416}& j=\mathrm{416,417},\·\·\·,671\end{array}.$

33.根据权利要求29所述的方法，其特征在于，所述编码采用（16×42，8×42）LDPC编码，基础奇偶校验矩阵为8×16矩阵，扩展因子z=42，待编码的源数据分组为k=40比特的信令序列f=[f₀,f₁,…,f₃₉]，当利用1/2码率LDPC码基础奇偶校验矩阵对信令序列f进行LDPC编码，得到n=672比特的编码数据分组h时，有两种处理方式：

第一种：

先将信令序列f重复1次，并扩展扩展成84比特的数据分组，对所述数据分组填充252个比特的元素，得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

之后，对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁,…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array};$

第二种：

先将信令序列f填充2个比特的元素扩展成42比特的第一数据分组，并将第一数据分组重复1次；

之后，对重复后的数据分组填充252个比特的元素，扩展得到336比特的第二数据分组d=[d₀,d₁,…,d₃₃₅]，d赋值如下：

再对第二数据分组d进行LDPC编码，得到校验数据分组b=[b₀,b₁，…,b₃₃₅]，并将信令序列a和长度为336比特的校验数据分组b合并成376比特的母码数据分组g=[f,b]=[g₀,g₁,…,g₃₇₅]；

最后，将母码数据分组g构造成672比特的编码数据分组h，所述h为：

$\begin{array}{cc}{h}_j=g_j& i=\mathrm{0,1},\·\·\·,375\\ h_j=g_{j-376}& i=\mathrm{376,417},\·\·\·,671\end{array}.$