JPWO2019234923A1 - 送信装置、受信装置および符号化方法 - Google Patents

送信装置、受信装置および符号化方法 Download PDF

Info

Publication number
JPWO2019234923A1
JPWO2019234923A1 JP2018556945A JP2018556945A JPWO2019234923A1 JP WO2019234923 A1 JPWO2019234923 A1 JP WO2019234923A1 JP 2018556945 A JP2018556945 A JP 2018556945A JP 2018556945 A JP2018556945 A JP 2018556945A JP WO2019234923 A1 JPWO2019234923 A1 JP WO2019234923A1
Authority
JP
Japan
Prior art keywords
fixed value
bit
bits
encoding
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018556945A
Other languages
English (en)
Inventor
中村 隆彦
隆彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019234923A1 publication Critical patent/JPWO2019234923A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

Lビットの情報ビット系列とKビットの固定値とで構成される符号化処理対象ビット系列を符号化するためのL+K行N列の検査行列がM行M列の小行列に分割可能な場合に、符号化処理対象ビット系列をMビット毎のP個のブロックに分割して得られるブロックのうち、対応する検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、情報ビット系列に固定値を挿入して符号化処理対象ビット系列を生成する固定値挿入部(11)と、符号化処理対象ビット系列に対して、検査行列を用いて疑似巡回低密度パリティ検査符号による符号化処理を行う符号化部(12)と、符号化部(12)で符号化処理され、符号化処理対象ビット系列にチェックビットが付加されたビット系列から、固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成する送信系列生成部(13)と、を備える。

Description

本発明は、符号化処理を行う送信装置、受信装置および符号化方法に関する。
LDPC(Low Density Parity Check)符号化は、多数の‘0’と少数の‘1’とが配置される検査行列を用いて行われる。送信側の無線通信装置は、送信ビット列を検査行列により符号化し、情報ビット部分であるシステマティックビットとパリティビットとから構成されるLDPC符号化系列を得る。また、受信側の無線通信装置は、検査行列の行方向と検査行列の列方向とで各ビットの尤度の受け渡しを繰り返し実施することで受信データを復号し、受信ビット列を得る。ここで、検査行列において各1列に含まれる‘1’の個数は列重みと称され、検査行列において各1行に含まれる‘1’の個数は行重みと称される。また、検査行列は、行と列とで構成される2部グラフであるタナーグラフによって表すことができる。タナーグラフにおいて、検査行列の各行はチェックノードと称され、検査行列の各列は変数ノードと称される。タナーグラフの各変数ノードと各チェックノードとは、検査行列での‘1’の配置に従って接続され、受信側の無線通信装置は、接続されたノード間で尤度の受け渡しを繰り返し実施することで受信データを復号し、受信ビット列を得る。
また、LDPC符号の符号化率よりも低い符号化率を設定する方法として、Shortened法がある。Shortened法は、送信側の無線通信装置と受信側の無線通信装置との間で既知である固定ビットを送信ビット列に挿入して符号化を行い、得られた符号語から固定ビットを削除する技術である。これにより、LDPC符号の符号化率よりも低い符号化率を設定することができる。
固定ビットの挿入方法として、特許文献1には、無線通信装置が、検査行列のタナーグラフにおけるチェックノードとの接続数が最も多い変数ノードに対応するシステマティックビット位置と等しい位置に固定ビットを挿入する技術が開示されている。特許文献1に記載の無線通信装置は、複数の固定ビットを挿入する場合、変数ノードの複数の組み合わせのうち、複数の異なるチェックノードとの接続数が最も多い組み合わせに属する各変数ノードに対する複数のシステマティックビット位置と等しい位置に固定ビットを挿入する。これにより、特許文献1に記載の無線通信装置は、受信側の無線通信装置において復号性能を向上させることができる。
国際公開第2008/090885号
特許文献1に記載の無線通信装置は、複数の固定ビットを挿入する場合、変数ノードの複数の組み合わせのうち、複数の異なるチェックノードとの接続数が最も多い組み合わせに対して固定ビットを挿入する。そのため、特許文献1に記載の無線通信装置は、符号長が長くなるほど、変数ノードの全ての組み合わせについて接続数を確認する処理負荷が増えてしまう、という問題があった。
本発明は、上記に鑑みてなされたものであって、処理負荷を抑制しつつ、受信装置の復号性能を向上させることが可能な送信系列を生成する送信装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明の送信装置は、K,L,M,NおよびPを正の整数とし、Lビットの情報ビット系列とKビットの固定値とで構成されるL+Kビットの符号化処理対象ビット系列を符号長Nの疑似巡回低密度パリティ検査符号により符号化するためのL+K行N列の検査行列がM行M列の小行列に分割可能な場合に、符号化処理対象ビット系列をMビット毎のP個のブロックに分割して得られるブロックのうち、対応する検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、情報ビット系列に固定値を挿入することにより符号化処理対象ビット系列を生成する固定値挿入部を備える。また、送信装置は、符号化処理対象ビット系列に対して、検査行列を用いて疑似巡回低密度パリティ検査符号による符号化処理を行う符号化部と、符号化部で符号化処理され、符号化処理対象ビット系列にチェックビットが付加されたビット系列から、固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成する送信系列生成部と、を備えることを特徴とする。
本発明にかかる送信装置は、処理負荷を抑制しつつ、受信装置の復号性能を向上させることが可能な送信系列を生成することができる、という効果を奏する。
実施の形態1に係る無線通信システムの構成例を示す図 実施の形態1に係る送信装置の送信処理を示すフローチャート 実施の形態1に係る送信装置の各構成要素での処理内容を示す図 実施の形態1に係る固定値挿入部が、L+Kビットの符号化処理対象ビット系列を先頭から順にMビット毎にP個のブロックに分割し、Kビットの固定値を挿入する例を示す図 実施の形態1に係る受信装置の受信処理を示すフローチャート 実施の形態1に係る送信装置が備える処理回路を専用のハードウェアで構成する場合の例を示す図 実施の形態1に係る送信装置が備える処理回路をプロセッサおよびメモリで構成する場合の例を示す図 実施の形態2に係る固定値挿入部におけるM<K<2Mの場合のKビットの固定値の挿入例を示す図 実施の形態3に係る固定値挿入部におけるM<K<2Mの場合のKビットの固定値の第1の挿入例を示す図 実施の形態3に係る固定値挿入部におけるM<K<2Mの場合のKビットの固定値の第2の挿入例を示す図 実施の形態4に係る固定値挿入部における2M<K<3Mの場合のKビットの固定値の挿入例を示す図
以下に、本発明の実施の形態に係る送信装置、受信装置および符号化方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明の実施の形態1に係る無線通信システム40の構成例を示す図である。無線通信システム40は、送信装置10と、受信装置30と、を備える。無線通信システム40は、送信装置10が、通信路20を介して受信装置30に送信系列を送信するシステムである。
送信装置10の構成および動作について説明する。送信装置10は、固定値挿入部11と、符号化部12と、送信系列生成部13と、変調部14と、を備える。
固定値挿入部11は、入力された情報ビット系列に対して、符号化部12でのLDPCによる符号化処理対象の情報ビット系列のビット長にするため固定値を挿入し、符号化処理対象ビット系列を生成する。本実施の形態では、一例として、値が全て‘0’の固定パターンを固定値とする。
符号化部12は、固定値挿入部11で生成された符号化処理対象ビット系列に対して符号化処理を行う組織型LDPC符号化部である。本実施の形態において、符号化部12は、低密度パリティ検査符号化処理であるLDPC符号化処理として、疑似巡回低密度パリティ検査符号であるQC−LDPC(Quasi Cyclic−Low Density Parity Check)符号による符号化処理を行う。符号化部12は、符号化処理対象ビット系列に、符号化処理を行った結果であるチェックビットを付加する。符号化部12は、符号化処理対象ビット系列の部分についてはそのまま出力する。
送信系列生成部13は、あらかじめ規定されたビット長の送信系列を生成するため、符号化部12で符号化処理され符号化処理対象ビット系列にチェックビットが付加されたビット系列から、固定値挿入部11で固定値が挿入されたビット位置に対応するデータを優先的に削除する固定値削除部である。送信系列生成部13は、符号化処理対象ビット系列にチェックビットが付加されたビット系列からデータを削除し、送信系列を生成する。
変調部14は、送信系列生成部13で生成された送信系列に対して変調処理を行う。変調部14は、変調処理後の送信系列を、通信路20を介して受信装置30に送信する。
図2は、実施の形態1に係る送信装置10の送信処理を示すフローチャートである。図3は、実施の形態1に係る送信装置10の各構成要素での処理内容を示す図である。
送信装置10において、固定値挿入部11は、あらかじめ規定されたビット長であって、ビット長がLビットの情報ビット系列が入力されると、Lビットの情報ビット系列に対してKビットの固定値を挿入する(ステップS11)。固定値挿入部11は、符号化処理の対象となるL+Kビットの符号化処理対象ビット系列を生成する。L+Kビットの符号化処理対象ビット系列は、Lビットの情報ビット系列とKビットの固定値とで構成される。図3において、図3(a)が固定値挿入部11に入力されるLビットの情報ビット系列であり、図3(b)が固定値挿入部11で生成されるL+Kビットの符号化処理対象ビット系列である。図3において、図3(a)と図3(b)との間の「固定値挿入」は固定値挿入部11の処理内容を示す。
ここで、固定値挿入部11に入力される情報ビット系列のビット長をLビットとし、符号長NのQC−LDPC符号による誤り訂正符号化対象の符号化処理対象ビット系列のビット長をL+Kビットとすると、QC−LDPC符号で使用されるL+K行N列の検査行列は、M行M列の小行列に分割可能である。小行列は、零行列、または単位行列、または単位行列の1の位置についてあらかじめ規定された行数巡回シフトしたものを複数個加算した行列、のいずれかによって表される。また、L+Kビットの符号化処理対象ビット系列は、Mビット毎のP個のブロックに分割可能である。符号化処理対象ビット系列のビット長のL+KはMの倍数となるため、M×P=L+Kとなるような正の整数Pが存在する。同様に、符号長のNもMの倍数となるため、M×Q=Nとなるような正の整数Qが存在する。なお、K,L,M,N,PおよびQは正の整数である。固定値挿入部11では、L+Kの値がMの倍数になるようなKの値が設定される。
固定値挿入部11は、L+Kビットの符号化処理対象ビット系列の各ブロックに対応する検査行列の各列の列重みを比較する。固定値挿入部11は、分割して得られたP個のブロックのうち、対応する検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、情報ビット系列に固定値を挿入することにより符号化処理対象ビット系列を生成する。固定値挿入部11において、Lビットの情報ビット系列にKビットの固定値を挿入することと、L+Kビットの符号化処理対象ビット系列にKビットの固定値を含ませることとは同様のことである。図4は、実施の形態1に係る固定値挿入部11が、L+Kビットの符号化処理対象ビット系列を先頭から順にMビット毎にP個のブロックに分割し、Kビットの固定値を挿入する例を示す図である。QC−LDPC符号では、各ブロックに対応する検査行列の列重みは、一定の値、具体的には各ブロックに対応する検査行列の各列に含まれる‘1’の個数に基づく値をとることになる。一例として、図4に示すように、P個のブロックの各ブロックに対応する検査行列の列重みを先頭から順にW1,W2,…,WPとし、列重みの大きさをW1<W2<…<WPとする。固定値挿入部11は、K<Mの場合、最も検査行列の列重みの小さな値となる先頭のMビットのブロック#1にKビットの固定値を挿入する。以降の説明において、各ブロックに対応する検査行列の列重みを、単に各ブロックの列重みと称することがある。
図2および図3の説明に戻る。符号化部12は、固定値挿入部11で生成されたL+Kビットの符号化処理対象ビット系列に対して、前述のL+K行N列の検査行列を用いて、QC−LDPCによる符号化処理を行う(ステップS12)。符号化部12は、固定値挿入部11から入力されたL+Kビットの符号化処理対象ビット系列はそのまま出力し、計算したチェックビットをL+Kビットの符号化処理対象ビット系列の後ろに付加して出力する。図3において、図3(c)が符号化部12による符号化処理によって符号化され、符号化処理対象ビット系列にチェックビットが付加されたビット系列である。図3(b)と図3(c)との間の「符号化処理」は符号化部12の処理内容を示す。
送信系列生成部13は、通信路20に送信される送信系列の長さ、すなわちビット数があらかじめ規定されている場合、符号化処理対象ビット系列にチェックビットが付加されたビット系列のうち、固定値が挿入されたビット位置に対応するデータを優先的に削除する(ステップS13)。送信系列生成部13は、規定された長さの送信系列を生成する。図3において、図3(d)が送信系列生成部13のデータ削除によって生成される送信系列である。図3(c)と図3(d)との間の「データ削除(送信系列生成)」は送信系列生成部13の処理内容を示す。ここで、送信装置10では、固定値を挿入したビット数よりも、削除するデータのビット数の方が小さくなるようにすることが望ましい。挿入された固定値のビット数よりも削除するデータのビット数の方が大きくなる場合、送信系列生成部13は、挿入された固定値を全て削除し、さらに情報ビット系列の一部のビット、またはチェックビットの一部のビットを削除する。
変調部14は、送信系列生成部13で生成された送信系列に対して変調処理を行う(ステップS14)。具体的には、変調部14は、あらかじめ規定された変調方式に従って送信系列に対してマッピング処理を行う。変調方式については、例えば、BPSK(Binary Phase Shift Keying)、QPSK(Quadrature Phase Shift Keying)などがあるが、これらに限定されない。変調部14は、変調処理後の送信系列を、通信路20を介して受信装置30に送信する。
つぎに、受信装置30の構成および動作について説明する。受信装置30は、復調部31と、フレーム生成部32と、復号部33と、パンクチャ部34と、を備える。
復調部31は、受信信号に対して、送信装置10の変調部14の変調処理に対応する復調処理を行い、軟判定情報を生成する。受信信号は、復調部31が、送信装置10から送信された送信系列を、通信路20を介して受信した信号である。
フレーム生成部32は、復調部31で生成された軟判定情報に対して、送信装置10の送信系列生成部13でデータが削除されたビット位置に固定値を挿入する。
復号部33は、フレーム生成部32で固定値が挿入された軟判定情報に対して、送信装置10の符号化部12の符号化処理に対応する復号処理を行い、硬判定復号結果を生成する。
パンクチャ部34は、復号部33で生成された硬判定復号結果から、送信装置10の固定値挿入部11で固定値が挿入されたビット位置に対応するデータを削除し、復号結果を生成する。
図5は、実施の形態1に係る受信装置30の受信処理を示すフローチャートである。
受信装置30において、復調部31は、受信信号に対して復調処理を行う(ステップS21)。復調部31は、具体的には、受信信号に対して、受信信号点の位置と変調方式によって規定される各信号点との距離を求め、受信信号の1ビットごとに硬判定値が0である尤度と硬判定値が1である尤度とを計算し、尤度比から1ビットごとの軟判定情報を生成する。
フレーム生成部32は、復調部31で生成された軟判定情報に対して、送信装置10の送信系列生成部13でデータが削除されたビット位置に固定値を挿入する(ステップS22)。フレーム生成部32は、固定値を挿入した部分の信頼度すなわち尤度が最大の値となるようにする。また、フレーム生成部32は、復調部31で復調処理された受信信号を、軟判定情報を用いて変換して受信フレームを生成する。具体的には、フレーム生成部32は、復調部31で尤度が計算された受信信号の部分を、尤度が最も大きな値の軟判定情報に変換する。受信フレームは、送信装置10の符号化部12において符号化処理の対象となったL+Kビットの符号化処理対象ビット系列に対応するものである。
復号部33は、フレーム生成部32で生成された受信フレームに対して、送信装置10の符号化部12で使用された検査行列と同じ検査行列を用いて、あらかじめ規定された回数の繰り返し復号処理を行う(ステップS23)。復号部33は、復号処理の結果、固定値が挿入された情報ビット系列、すなわち図3(b)に示す送信装置10の固定値挿入部11で生成されるL+Kビットの符号化処理対象ビット系列に対応する硬判定復号結果を生成する。
パンクチャ部34は、復号部33で生成された硬判定復号結果から、送信装置10の固定値挿入部11で固定値が挿入されたビット位置に対応するデータを削除する(ステップS24)。パンクチャ部34は、硬判定復号結果からデータを削除したものを復号結果として生成し、出力する。
このように、無線通信システム40において、送信装置10は、入力される情報ビット系列に対して、QC−LDPC符号の検査行列の列重みの小さい部分に固定値を挿入する。これにより、受信装置30は、QC−LDPC符号の復号処理で列演算処理を行う際、従来では軟判定情報を列重み分だけ加算する処理でオーバーフローを起こしてしまう可能性が高くなる場合でも、送信装置10が前述のような固定値を挿入することでオーバーフローの可能性を低減できる。受信装置30は、オーバーフローの可能性すなわち性能劣化が起こる可能性を低減できることから、結果的に、復号性能を向上させることができる。
つづいて、送信装置10のハードウェア構成について説明する。送信装置10において、固定値挿入部11、符号化部12、送信系列生成部13、および変調部14は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、プロセッサがメモリに格納されるプログラムを実行するものであってもよい。
図6は、実施の形態1に係る送信装置10が備える処理回路を専用のハードウェアで構成する場合の例を示す図である。処理回路が専用のハードウェアで構成される場合、図6に示す処理回路91は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。送信装置10の各構成要素の機能を機能別に処理回路91で実現してもよいし、各構成要素の機能をまとめて処理回路91で実現してもよい。
図7は、実施の形態1に係る送信装置10が備える処理回路をプロセッサおよびメモリで構成する場合の例を示す図である。処理回路がプロセッサ92およびメモリ93で構成される場合、送信装置10の処理回路の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、メモリ93に格納される。処理回路では、メモリ93に記憶されたプログラムをプロセッサ92が読み出して実行することにより、各機能を実現する。すなわち、処理回路は、送信装置10の処理が結果的に実行されることになるプログラムを格納するためのメモリ93を備える。また、これらのプログラムは、送信装置10の手順および方法をコンピュータに実行させるものであるともいえる。
ここで、プロセッサ92は、CPU(Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、またはDSP(Digital Signal Processor)などであってもよい。また、メモリ93は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable ROM)、EEPROM(登録商標)(Electrically EPROM)などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、またはDVD(Digital Versatile Disc)などが該当する。
なお、送信装置10の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。このように、処理回路は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。
送信装置10のハードウェア構成について説明したが、受信装置30のハードウェア構成も同様である。すなわち、受信装置30において、復調部31、フレーム生成部32、復号部33、およびパンクチャ部34は、処理回路により実現される。処理回路は、図6に示すように専用のハードウェアであってもよいし、図7に示すようにプロセッサがメモリに格納されるプログラムを実行するものであってもよい。
以上説明したように、本実施の形態によれば、送信装置10は、入力される情報ビット系列のビット長がLビット、符号長NのQC−LDPCによる符号化処理対象ビット系列のビット長がL+Kビットであり、L+K行N列の検査行列がM行M列の小行列に分割可能で、L+Kビットの符号化処理対象ビット系列をMビット毎のP個のブロックに分割可能な場合に、入力されるLビットの情報ビット系列に対して、検査行列の列重みの小さいブロックに対応する符号化処理対象ビット系列のブロックから優先的にKビットの固定値を挿入して符号化処理を行う。そして、送信装置10は、符号化処理対象ビット系列にチェックビットが付加されたビット系列から固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成し、送信することとした。これにより、送信装置10は、処理負荷を抑制しつつ、受信装置30の復号性能を向上させることが可能な送信系列を生成することができる。
実施の形態2.
実施の形態1では、送信装置10で挿入する固定値のビット数Kが、検査行列を分割した小行列の行数および列数のMよりも小さい場合について説明した。実施の形態2では、送信装置10で挿入する固定値のビット数Kが、検査行列の小行列の行数および列数のMよりも大きい場合について説明する。
実施の形態2において、無線通信システム40の構成は、図1に示す実施の形態1の無線通信システム40と同様である。実施の形態2では、図2に示す送信装置10の送信処理において、Lビットの情報ビット系列に対してKビットの固定値を挿入するステップS11の内容が実施の形態1と異なる。
図8は、実施の形態2に係る固定値挿入部11におけるM<K<2Mの場合のKビットの固定値の挿入例を示す図である。実施の形態2において、固定値挿入部11は、M<K<2Mの場合、列重みの最も小さな値となる先頭のMビットのブロック#1の全てのビットにMビットの固定値を挿入する。また、固定値挿入部11は、次に列重みの小さな値となる2番目のMビットのブロック#2に残りのK−Mビットの固定値を挿入する。このように、固定値挿入部11は、K>Mの場合、最も列重みが小さなブロックが1個のときは、最も列重みが小さなブロックにMビットの固定値を挿入し、次に列重みの小さなブロックにK−Mビットの固定値を挿入する。
以上説明したように、本実施の形態によれば、送信装置10は、M<K<2Mの場合にも、列重みの小さなブロックに固定値を優先的に割り当てることで、実施の形態1と同様、受信装置30の復号処理においてオーバーフローの可能性を低減でき、受信装置30の復号性能を向上させることが可能な送信系列を生成することができる。
実施の形態3.
実施の形態2では、送信装置10で挿入する固定値のビット数Kが、検査行列の小行列の行数および列数のMよりも大きい場合について説明した。実施の形態3では、送信装置10で挿入する固定値のビット数Kが、検査行列の小行列の行数および列数のMよりも大きく、かつ、列重みの最も小さな値となるMビットのブロックが複数ある場合について説明する。
実施の形態3において、無線通信システム40の構成は、図1に示す実施の形態1の無線通信システム40と同様である。実施の形態3では、図2に示す送信装置10の送信処理において、Lビットの情報ビット系列に対してKビットの固定値を挿入するステップS11の内容が実施の形態1,2と異なる。
図9は、実施の形態3に係る固定値挿入部11におけるM<K<2Mの場合のKビットの固定値の第1の挿入例を示す図である。実施の形態3では、実施の形態1,2と異なり、先頭のMビットのブロック#1および2番目のMビットのブロック#2が、最も小さな列重みの値となるブロックである。実施の形態3において、固定値挿入部11は、M<K<2Mの場合、列重みの最も小さな値となる先頭のMビットのブロック#1および2番目のMビットのブロック#2のそれぞれに対して、K/2ビットの固定値を挿入する。なお、ここではKは偶数とする。
図10は、実施の形態3に係る固定値挿入部11におけるM<K<2Mの場合のKビットの固定値の第2の挿入例を示す図である。各ブロックの列重みが図9の条件と同様であり、M<K<2Mとする。この場合、固定値挿入部11は、実施の形態2と同様、列重みの最も小さな値となる先頭のMビットのブロック#1の全てのビットにMビットの固定値を挿入する。また、固定値挿入部11は、列重みの最も小さな値となるもう1つのブロックである2番目のMビットのブロック#2に残りのK−Mビットの固定値を挿入する。
固定値挿入部11は、列重みの最も小さなブロック#1およびブロック#2の2MビットからKビットを選択し、選択したKビットの位置に固定値を挿入することで、図9および図10と同様の効果を得ることができる。固定値挿入部11は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R≧Kのときは、最も列重みが小さなR個のブロックのM×RビットからKビットを選択し、選択したKビットに固定値を挿入する。なお、Rを正の整数とする。
以上説明したように、本実施の形態によれば、送信装置10は、M<K<2M、かつ列重みの最も小さなブロックが複数ある場合にも、列重みの小さいブロックに固定値を優先的に割り当てることで、実施の形態1と同様、受信装置30の復号処理においてオーバーフローの可能性を低減でき、受信装置30の復号性能を向上させることが可能な送信系列を生成することができる。
実施の形態4.
実施の形態3では、最も小さな列重みの数が2つで、送信装置10で挿入する固定値のビット数KがM<K<2Mの場合について説明した。実施の形態4では、最も小さな列重みの数が2つで、送信装置10で挿入する固定値のビット数Kが2M<Kの場合について説明する。
実施の形態4において、無線通信システム40の構成は、図1に示す実施の形態1の無線通信システム40と同様である。実施の形態4では、図2に示す送信装置10の送信処理において、Lビットの情報ビット系列に対してKビットの固定値を挿入するステップS11の内容が実施の形態1から3と異なる。
図11は、実施の形態4に係る固定値挿入部11における2M<K<3Mの場合のKビットの固定値の挿入例を示す図である。実施の形態4では、実施の形態3と同様、先頭のMビットのブロック#1および2番目のMビットのブロック#2が、最も小さな列重みの値となるブロックである。実施の形態4において、固定値挿入部11は、2M<K<3Mの場合、列重みの最も小さな値となる先頭のMビットのブロック#1および2番目のMビットのブロック#2のそれぞれに対して、Mビットの固定値を挿入する。また、固定値挿入部11は、次に列重みの小さな値となる3番目のブロック#3に残りのK−2Mビットの固定値を挿入する。固定値挿入部11は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R<Kのときは、最も列重みが小さなR個のブロックの各々にMビットの固定値を挿入し、次に列重みの小さなブロックにK−M×Rビットの固定値を挿入する。なお、Rを正の整数とする。
以上説明したように、本実施の形態によれば、送信装置10は、2M<K<3M、かつ列重みの最も小さなブロックが複数ある場合にも、列重みの小さいブロックに固定値を優先的に割り当てることで、実施の形態1と同様、受信装置30の復号処理においてオーバーフローの可能性を低減でき、受信装置30の復号性能を向上させることが可能な送信系列を生成することができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
10 送信装置、11 固定値挿入部、12 符号化部、13 送信系列生成部、14 変調部、20 通信路、30 受信装置、31 復調部、32 フレーム生成部、33 復号部、34 パンクチャ部、40 無線通信システム。
上述した課題を解決し、目的を達成するために、本発明の送信装置は、K,L,M,NおよびPを正の整数とし、Lビットの情報ビット系列とKビットの固定値とで構成されるL+Kビットの符号化処理対象ビット系列を符号長Nの疑似巡回低密度パリティ検査符号により符号化するためのL+K行N列の検査行列がM行M列の小行列に分割可能な場合に、符号化処理対象ビット系列をMビット毎のP個のブロックに分割して得られるブロックのうち、対応する検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、対応する検査行列の列重みに基づいて情報ビット系列に固定値を挿入することにより符号化処理対象ビット系列を生成する固定値挿入部を備える。また、送信装置は、符号化処理対象ビット系列に対して、検査行列を用いて疑似巡回低密度パリティ検査符号による符号化処理を行う符号化部と、符号化部で符号化処理され、符号化処理対象ビット系列にチェックビットが付加されたビット系列から、固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成する送信系列生成部と、を備えることを特徴とする。

Claims (13)

  1. K,L,M,NおよびPを正の整数とし、
    Lビットの情報ビット系列とKビットの固定値とで構成されるL+Kビットの符号化処理対象ビット系列を符号長Nの疑似巡回低密度パリティ検査符号により符号化するためのL+K行N列の検査行列がM行M列の小行列に分割可能な場合に、前記符号化処理対象ビット系列をMビット毎のP個のブロックに分割して得られるブロックのうち、対応する前記検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、前記情報ビット系列に前記固定値を挿入することにより前記符号化処理対象ビット系列を生成する固定値挿入部と、
    前記符号化処理対象ビット系列に対して、前記検査行列を用いて疑似巡回低密度パリティ検査符号による符号化処理を行う符号化部と、
    前記符号化部で符号化処理され、前記符号化処理対象ビット系列にチェックビットが付加されたビット系列から、前記固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成する送信系列生成部と、
    を備えることを特徴とする送信装置。
  2. 前記固定値挿入部は、K≦Mの場合、最も列重みの小さなブロックにKビットの固定値を挿入する、
    ことを特徴とする請求項1に記載の送信装置。
  3. 前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックが1個のときは、最も列重みが小さなブロックにMビットの固定値を挿入し、次に列重みの小さなブロックにK−Mビットの固定値を挿入する、
    ことを特徴とする請求項1に記載の送信装置。
  4. Rを正の整数とし、
    前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R≧Kのときは、最も列重みが小さなR個のブロックのM×RビットからKビットを選択し、選択したKビットに固定値を挿入する、
    ことを特徴とする請求項1に記載の送信装置。
  5. Rを正の整数とし、
    前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R<Kのときは、最も列重みが小さなR個のブロックの各々にMビットの固定値を挿入し、次に列重みの小さなブロックにK−M×Rビットの固定値を挿入する、
    ことを特徴とする請求項1に記載の送信装置。
  6. 前記送信系列生成部で生成された送信系列に対して変調処理を行い、変調処理後の送信系列を送信する変調部、
    を備えることを特徴とする請求項1から5のいずれか1つに記載の送信装置。
  7. 請求項6に記載の送信装置から送信された送信系列を受信した信号である受信信号に対して復調処理を行い、受信信号の1ビットごとの軟判定情報を生成する復調部と、
    前記復調部で生成された軟判定情報に対して、前記送信装置の送信系列生成部でデータが削除されたビット位置に固定値を挿入し、前記受信信号を前記軟判定情報を用いて変換して受信フレームを生成するフレーム生成部と、
    前記フレーム生成部で生成された前記受信フレームに対して、前記送信装置の符号化部で使用された検査行列と同じ検査行列を用いて復号処理を行い、硬判定復号結果を生成する復号部と、
    前記復号部で生成された硬判定復号結果から、前記送信装置の固定値挿入部で固定値が挿入されたビット位置に対応するデータを削除し、データ削除後の硬判定復号結果を復号結果として出力するパンクチャ部と、
    を備えることを特徴とする受信装置。
  8. K,L,M,NおよびPを正の整数とし、
    固定値挿入部が、Lビットの情報ビット系列とKビットの固定値とで構成されるL+Kビットの符号化処理対象ビット系列を符号長Nの疑似巡回低密度パリティ検査符号により符号化するためのL+K行N列の検査行列がM行M列の小行列に分割可能な場合に、前記符号化処理対象ビット系列をMビット毎のP個のブロックに分割して得られるブロックのうち、対応する前記検査行列の列重みの小さいブロックに優先的にKビットの固定値が含まれるように、前記情報ビット系列に前記固定値を挿入することにより前記符号化処理対象ビット系列を生成する第1のステップと、
    符号化部が、前記符号化処理対象ビット系列に対して、前記検査行列を用いて疑似巡回低密度パリティ検査符号による符号化処理を行う第2のステップと、
    送信系列生成部が、前記符号化部で符号化処理され、前記符号化処理対象ビット系列にチェックビットが付加されたビット系列から、前記固定値が挿入されたビット位置に対応するデータを優先的に削除して送信系列を生成する第3のステップと、
    を含むことを特徴とする符号化方法。
  9. 前記第1のステップにおいて、前記固定値挿入部は、K≦Mの場合、最も列重みの小さなブロックにKビットの固定値を挿入する、
    ことを特徴とする請求項8に記載の符号化方法。
  10. 前記第1のステップにおいて、前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックが1個のときは、最も列重みが小さなブロックにMビットの固定値を挿入し、次に列重みの小さなブロックにK−Mビットの固定値を挿入する、
    ことを特徴とする請求項8に記載の符号化方法。
  11. Rを正の整数とし、
    前記第1のステップにおいて、前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R≧Kのときは、最も列重みが小さなR個のブロックのM×RビットからKビットを選択し、選択したKビットに固定値を挿入する、
    ことを特徴とする請求項8に記載の符号化方法。
  12. Rを正の整数とし、
    前記第1のステップにおいて、前記固定値挿入部は、K>Mの場合、最も列重みが小さなブロックがR個あってM×R<Kのときは、最も列重みが小さなR個のブロックの各々にMビットの固定値を挿入し、次に列重みの小さなブロックにK−M×Rビットの固定値を挿入する、
    ことを特徴とする請求項8に記載の符号化方法。
  13. 変調部が、前記第3のステップで生成された送信系列に対して変調処理を行い、変調処理後の送信系列を送信する第4のステップ、
    を含むことを特徴とする請求項8から12のいずれか1つに記載の符号化方法。
JP2018556945A 2018-06-08 2018-06-08 送信装置、受信装置および符号化方法 Pending JPWO2019234923A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/022070 WO2019234923A1 (ja) 2018-06-08 2018-06-08 送信装置、受信装置および符号化方法

Publications (1)

Publication Number Publication Date
JPWO2019234923A1 true JPWO2019234923A1 (ja) 2020-06-25

Family

ID=68769791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018556945A Pending JPWO2019234923A1 (ja) 2018-06-08 2018-06-08 送信装置、受信装置および符号化方法

Country Status (2)

Country Link
JP (1) JPWO2019234923A1 (ja)
WO (1) WO2019234923A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063930A1 (en) * 2006-02-02 2009-03-05 Mitsubishi Electric Corporation Check matrix generating method, encoding method, decoding method, communication device, encoder, and decoder
US20100050044A1 (en) * 2007-01-23 2010-02-25 Panasonic Corporation Radio communication apparatus and temporary bit insertion method

Also Published As

Publication number Publication date
WO2019234923A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
US10554223B2 (en) Apparatus and methods for polar code construction
US10484130B2 (en) Method and device for parallel polar code encoding/decoding
EP2768146B1 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
US8782499B2 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
CA3028013C (en) Systems and methods for piece-wise rate matching when using polar codes
US20210328600A1 (en) Method and Apparatus for Wirelessly Communicating over a Noisy Channel with a Variable Codeword Length Polar Code to Improve Transmission Capacity
US7934146B2 (en) Method, apparatus and computer program product providing for data block encoding and decoding
US8880976B2 (en) Method and apparatus for encoding LBA information into the parity of a LDPC system
US10505566B2 (en) Methods and apparatus for encoding and decoding based on layered polar code
WO2018227604A1 (en) Methods and apparatus for polar encoding
KR102059002B1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
CN111164897B (zh) 广义低密度奇偶校验码
US9356734B2 (en) Transmitter, receiver, and signal processing method thereof
EP3047575A1 (en) Encoding of low-density parity check for different low-density parity check (ldpc) codes sharing common hardware resources
EP3656058A1 (en) Device and method for generating a multi-kernel polar code
US9189321B2 (en) Error correction encoding method, decoding method and associated devices
JP5523064B2 (ja) 復号装置及び方法
US20140068387A1 (en) Transmitting apparatus, receiving apparatus, transmitting method and receiving method for communicating data coded with low density parity check (ldpc) codes
JPWO2019234923A1 (ja) 送信装置、受信装置および符号化方法
US11031954B1 (en) Data decoding method using LDPC code as error correction code and data transmitting method thereof
US11777524B2 (en) Method for supporting rate-compatible non-binary LDPC code, and wireless terminal using same
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181029

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190416