CN103152058B

CN103152058B - 基于ldpc-bch网格的低码率编码方法

Info

Publication number: CN103152058B
Application number: CN201310076645.9A
Authority: CN
Inventors: 殷柳国; 李琪; 陆建华
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2013-03-10
Filing date: 2013-03-10
Publication date: 2016-02-10
Anticipated expiration: 2033-03-10
Also published as: CN103152058A

Abstract

本发明涉及基于LDPC-BCH网格的低码率编码方法，属于通信信道编码技术领域，方法包括：采用非系统BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列；对所得LDPC-BCH码进行LDPC信息比特删除、校验比特删除或者BCH传送比特删除等方法，实现可变码长、可变码率的低码率LDPC-BCH编码。本发明所提出的编码方法具有接近香农理论限的优异性能，且可以用较低的复杂度实现，具有很强的应用前景。

Description

基于LDPC-BCH网格的低码率编码方法

技术领域

本发明属于通信信道编码技术领域，特别涉及用于一种基于LDPC-BCH网格的低码率，实现复杂度较低且码长码率可变的编码设计方法，是一种用于纠正信道差错数据的高效编码方法。

背景技术

数字通信系统中，信息比特在传输或者存储过程中常常会因为随机噪声或者其它干扰的影响而导致差错的发生。信道编译码技术是有效消除数据传输和存储差错、保证通信系统数据可靠性的关键技术。低码率编码可应用于极低信噪比通信，在山区通信，密林通信等复杂电磁环境中具有重大需求，是信道编码技术研究和应用中的热点和难点。

在现有的信道编码技术中，低密度奇偶校验码（Low-DensityParity-Checkcode,以下简称LDPC码）具有最为强大的纠错能力，是目前已知最接近香农限（信道容量）的编码方法，具有很强的应用前景。但是，作为一种新技术，LDPC码的编码方法设计仍然存在诸多的问题。LDPC码是一种随机分组码，在高码率下性能优异，技术优势明显。但是，在低码率条件下LDPC码的编码方法设计存在巨大的技术挑战——不仅满足LDPC码构造约束的高性能LDPC码字极为稀少，同时高性能的低码率LDPC码的编码矩阵往往异常复杂，编码运算复杂度非常高，对于实际工程应用造成了巨大的困难。开发低码率高性能且低实现复杂度的编码技术，对于解决复杂电磁环境中的通信问题，具有非常重要的意义。

LDPC码采用超稀疏随机矩阵作为校验矩阵，其矩阵结构的约束可用一个双向Tanner网格图来描述。如图1所示，校验矩阵H_L中每行i个非零元素1对应的i个码元构成一个码长为i比特，信息序列长度为i-1比特的奇偶校验码约束，对应Tanner图中的一个i阶校验节点（图中用小方框表示）；矩阵H_L每列j个非零元素1表征该码元被校验节点重复使用j次，形成一个码长为j+1比特，信息序列长度为1比特的重复码约束，对应Tanner图中的一个j阶的变量节点（图中用小圆圈表示）。此外，校验矩阵中位置为(x,y)的非零元素在Tanner图中的约束表征为连结矩阵第x行对应的校验节点和第y列对应的变量节点的连结线。

将LDPC网格中的奇偶校验码约束替换成其他短子码约束，从而增加校验序列的方法，称为广义LDPC编码，该方法可以有效地实现低码率扩展。同时，若采用的短子码性能优于奇偶校验码，则生成的码字具有潜在的性能优势，如更快的收敛速度和更低的误码平底等。但是，性能优异的广义LDPC编码仍面临很多设计难题，如替代短子码的选择以及短子码与LDPC码的网格对应等。

发明内容

本发明为克服已有技术的不足之处，提出一种基于LDPC-BCH网格的低码率编码方法，本方法针对低码率下高性能、低实现复杂度的广义LDPC编码方法进行了优化设计，得到了一种性能优越、同时编码复杂度低的低码率LDPC-BCH编码结构及编码方法。

本发明提出的一种基于LDPC-BCH网格的低码率编码方法，其特征在于，采用BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列，该方法包括以下步骤：

1）进行LDPC编码：

设LDPC的校验矩阵H_L为M_L×N_L维，输入一个长度为K_L=N_L-M_L的信息序列a_L=[a(0),a(1),…,a(K_L-1)]，进行LDPC编码后得到一个长度为N_L的LDPC码字c_L=[p_L,a_L]，其中p_L=[p(0),p(1),…,p(M_L-1)]为生成的LDPC码校验序列；

2）利用步骤1）得到的LDPC码字c_L进行BCH编码，具体包括：

（1）设LDPC码的双向Tanner图中第y个校验节点为i_y阶(y=0,1,…,M_L-1)，初始条件下，设置y=0；

（2）若i_y≥5，将第y个校验节点替换为i_y阶的BCH校验节点，否则转入步骤（13）；

（3）令连接到第y个BCH校验节点的前i_y-1个LDPC变量节点所对应的比特组成进行BCH编码的信息序列u_B,y=[u(0),u(1),…,u(i_y-2)]；

（4）选择一个信息序列长度为i_y-1比特的BCH码，对应的码长为n_y，将该码的生成矩阵表示为系统结构：

（5）选择中的最大列重w_y所在列为t_y，若w_y=i_y-1，转入步骤（6）或步骤（8）；若w_y<i_y-1，转入步骤（9）；

（6）利用系统结构对信息序列u_B,y进行系统BCH编码，生成系统BCH序列

v_{B, y}^{sys} :

v_{B, y}^{sys} = u_{B, y} \cdot G_{B, y}^{sys}

（7）在提取出的的前n_y-i_y+1比特里删除中的最大列重w_y所在列t_y所生成的校验比特得到删除BCH序列v_punc,y(y=0,1,…，M_L-1)，转入步骤（13）；

（8）选择信息序列u_B,y中进行非系统BCH编码处理的比特u_B,y(l)(0≤l≤i_y-2)，构造一个k=i_y-1维的单位阵E，将其中的第l行(0≤l≤i_y-2)置换为全1的行向量，转入步骤（10）；

（9）找出系统结构中第t_y列所有零元素的行位置l₀,l₁,…,构造一个k=i_y-1维的单位阵E，将其中的l₀,l₁,…,行置换为全1的行向量；

（10）利用系统结构生成非系统BCH码的生成矩阵：

G_{B, y}^{NS} = E \cdot G_{B, y}^{sys}

（11）利用步骤（10）生成的非系统BCH码的生成矩阵对信息序列u_B,y进行非系统BCH编码，生成非系统BCH序列

v_{B, y}^{NS} = u_{B, y} \cdot G_{B, y}^{NS}

（12）删除非系统BCH序列

v_{B, y}^{NS}

中的

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{0}),

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{1}), \cdot \cdot \cdot,

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{i_{y} - w_{y} - 2})

和

v_{B, y}^{NS} (t_{y})

（或

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l)

和

v_{B, y}^{NS} (t_{y})

），得到删除BCH序列v_punc,y；

（13）若y=M_L-1，则完成BCH编码，转步骤3）；否则令y=y+1，转入步骤（2）；

3）将步骤1）得到的LDPC码字c_L和步骤2）得到的M_L个删除BCH序列v_punc，y(y=0,1,…，M_L-1)组合，得到LDPC-BCH码字

c = [c_{L}, v_{punc, 0}, v_{punc, 1}, \cdot \cdot \cdot, v_{punc, M_{L} - 1}] .

对于生成的LDPC-BCH码字还可包括进行以下操作：

4）在LDPC码字c_L中任选x位(0≤x≤K_L)信息比特和w位(0≤w≤M_L)校验比特进行删除，生成LDPC传送序列c_tran,L；

5）对步骤2）得到的M_L个删除BCH序列v_punc,y(y=0,1,…,M_L-1)中，分别删除z_y位(0≤z_y≤n_punc，y)，其中n_punc,y为v_punc,y的长度，生成M_L个BCH传送序列v_tran,y；

6）将步骤4）生成的LDPC传送序列c_tran,L与M_L个BCH传送序列v_tran,y一起，组成LDPC-BCH码字

c = [c_{tran, L}, v_{tran, 0}, v_{tran, 1}, \cdot \cdot \cdot, v_{tran, M_{L} - 1}]

发送出去。

本发明的特点及效果：

本发明在LDPC编码的基础上，将奇偶校验码约束用BCH码约束代替，可生成低码率的LDPC-BCH码。如图2所示，码长为i比特，信息序列长度为i-1比特的奇偶校验码约束用一个码长为n比特，信息序列长度为i-1比特的BCH码约束代替，对应Tanner图中的一个i阶BCH校验节点（图中用内含字母B的小方框表示）；进行BCH编码后生成长度为n-i+1比特的校验序列，其中存在1比特与i-1位的信息序列构成奇偶校验码约束；其余的n-i位校验比特组成仅连结到该校验节点的BCH变量节点（图中用黑色填充的小圆圈表示）。

与传统的低码率编码扩频相比，该发明所提出的编码方法具有明显的性能优势，且码长码率扩展方便。

同时，本方法的实现复杂度低，有利于硬件实现，具有很强的应用前景。

附图说明

图1是已有的LDPC码双向Tanner表示图。

图2是本发明的LDPC-BCH码的双向Tanner表示图。

图3是实现本发明方法的编码流程图。

具体实施方式

本发明提出的基于LDPC-BCH网格的低码率编码方法实施例，其流程如图3所示，该方法采用BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列，该方法包括以下步骤：

1）进行LDPC编码：

LDPC码的校验矩阵与码字关系可以表示为：

H_{L} \cdot {c_{L}}^{T} = 0

即是

H_{L} \cdot {[\begin{matrix} p (0) \\ \cdot \\ \cdot \\ \cdot \\ p (M_{L} - 1) \\ a (0) \\ \cdot \\ \cdot \\ \cdot \\ a (K_{L} - 1) \end{matrix}]}_{N_{L} \times 1} = {[\begin{matrix} 0 \\ \cdot \\ \cdot \\ \cdot \\ 0 \end{matrix}]}_{M_{L} \times 1}

令H_L=[H₁,H₂]，其中H₁为M_L×M_L维矩阵，H₂为M_L×K_L维矩阵，则

[H_{1}, H_{2}] \cdot {[\begin{matrix} p (0) \\ \cdot \\ \cdot \\ \cdot \\ p (M_{L} - 1) \\ a (0) \\ \cdot \\ \cdot \\ \cdot \\ a (K_{L} - 1) \end{matrix}]}_{N_{L} \times 1} = {[\begin{matrix} 0 \\ \cdot \\ \cdot \\ \cdot \\ 0 \end{matrix}]}_{M_{L} \times 1}

H_{1} \cdot {[\begin{matrix} p (0) \\ \cdot \\ \cdot \\ \cdot \\ p (M_{L} - 1) \end{matrix}]}_{M_{L} \times 1} = H_{2} \cdot {[\begin{matrix} a (0) \\ \cdot \\ \cdot \\ \cdot \\ a (K_{L} - 1) \end{matrix}]}_{K_{L} \times 1}

{[\begin{matrix} p (0) \\ \cdot \\ \cdot \\ \cdot \\ p (M_{L} - 1) \end{matrix}]}_{M_{L} \times 1} = {H_{1}}^{- 1} \cdot H_{2} {[\begin{matrix} a (0) \\ \cdot \\ \cdot \\ \cdot \\ a (K_{L} - 1) \end{matrix}]}_{K_{L} \times 1}

上式中，T为转置符号，-1为求逆符号。由上式可知，对于给定的校验矩阵H_L和信息序列a_L=[a(0),a(1),…,a(K_L-1)]，可得到对应的校验序列p_L=[p(0),p(1),…,p(M_L-1)]，从而得到对应的LDPC码字c_L。

图1中的校验矩阵H_L为4×9维，设输入一个长度为5比特的信息序列a_L=[0,1,1,0,1]，进行LDPC编码得到一个长度为9比特的LDPC码字c_L=[1,0,0,0,0,1,1,0,1]，其中[1,0,0,0]为生成的LDPC码校验序列。

2）利用步骤1）得到的LDPC码字c_L进行BCH编码，具体包括：

根据步骤1）生成LDPC码字c_L=[1,0,0,0,0,1,1,0,1]，对c_L进行BCH编码。图1中的校验矩阵H_L共有4个校验节点，且i₀＝i₃＝5,i₁＝i₂＝4，首先对第0个校验节点进行处理；

由于i₀＝5，将第0个校验节点替换为5阶的BCH校验节点；

进行BCH编码的信息序列u_B,0=[1,1,1,0]；

选择一个信息序列长度为4比特的BCH码，对应的码长为7，将该码的生成矩阵表示为系统结构：

G_{B, 0}^{sys} = [\begin{matrix} 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 1 & 0 & 0 \\ 1 & 1 & 1 & 0 & 0 & 1 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 1 \end{matrix}]

选择中的最大列重w₀＝3所在列为t₀＝0，因为w₀<i₀-1，所以转入步骤（9）；

v_{B, y}^{sys} :

v_{B, y}^{sys} = u_{B, y} \cdot G_{B, y}^{sys}

找出系统结构中第0列所有零元素的行位置l₀＝1，构造一个4维的单位阵E，将其中的第1行置换为全1的行向量；

（10）利用系统结构生成非系统BCH码的生成矩阵：

G_{B, y}^{NS} = E \cdot G_{B, y}^{sys};

利用系统结构生成非系统BCH码的生成矩阵：

G_{B, 0}^{NS} = E \cdot G_{B, 0}^{sys};

G_{B, 0}^{NS} = E \cdot G_{B, 0}^{sys} = [\begin{matrix} 1 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{matrix}] [\begin{matrix} 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 1 & 0 & 0 \\ 1 & 1 & 1 & 0 & 0 & 1 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 1 \end{matrix}] = [\begin{matrix} 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 0 & 0 & 1 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 1 \end{matrix}];

v_{B, y}^{NS} = u_{B, y} \cdot G_{B, y}^{NS};

利用步骤（10）生成的非系统BCH码的生成矩阵对信息序列u_B,0进行非系统BCH编码，生成非系统BCH序列

v_{B, 0}^{NS} = u_{B, 0} \cdot G_{B, 0}^{NS},

v_{B, 0}^{NS} = u_{B, 0} \cdot G_{B, 0}^{NS} = [\begin{matrix} 1 & 1 & 1 & 0 \end{matrix}] [\begin{matrix} 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 0 & 0 & 1 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 1 \end{matrix}] = [\begin{matrix} 1 & 1 & 0 & 0 & 1 & 0 & 1 \end{matrix}];

（12）删除非系统BCH序列

v_{B, y}^{NS}

中的

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{0}),

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{1}), \cdot \cdot \cdot,

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l_{i_{y} - w_{y} - 2})

和

v_{B, y}^{NS} (t_{y})

（或

v_{B, y}^{NS} (n_{y} - i_{y} + 1 + l)

和

v_{B, y}^{NS} (t_{y})

），得到删除BCH序列v_punc,y；

删除非系统BCH序列中的和得到删除BCH序列v_punc,0＝[10001]；

因为y≠M_L-1，所以令y=1，转入步骤（2）；

由于i₁＝4，所以转入步骤（13）；

因为y≠M_L-1，所以令y=2，转入步骤（2）；

由于i₂=4，所以转入步骤（13）；

因为y≠M_L-1，所以令y=3，转入步骤（2）；

由于i₃=5，将第3个校验节点替换为5阶的BCH校验节点，与y=0时进行的编码步骤相同，得到删除BCH序列v_punc,3＝[11010]，因为此时y=M_L-1，故完成BCH编码，转入步骤3）；

c = [c_{L}, v_{punc, 0}, v_{punc, 1}, \cdot \cdot \cdot, v_{punc, M_{L} - 1}] .

将步骤1）得到的LDPC码字c_L和步骤2）得到的4个删除BCH序列v_punc，0，v_punc，1，v_punc，2，v_punc，3组合，得到LDPC-BCH码字c=[c_L,v_punc，0,v_punc，1,v_punc，2,v_punc，3]，其中v_punc，1和v_punc，2为空码字；

c=[1000011011000111010]；

对于生成的LDPC-BCH码字还可包括进行以下操作：

对于生成的LDPC-BCH码字还可包括以下操作：

例如在LDPC码字c_L中选择2位信息比特和1位校验比特进行删除，生成LDPC传送序列c_tran,L＝[100011]；

对步骤2）得到的2个删除BCH序列v_punc，0和v_punc，3中分别删除1和2位，生成2个BCH传送序列v_tran,0=[1000]和v_tran,3＝[110]；

c = [c_{tran, L}, v_{tran, 0}, v_{tran, 1}, \cdot \cdot \cdot, v_{tran, M_{L} - 1}]

发送出去。

将步骤4）生成的LDPC传送序列c_tran,L和2个BCH传送序列v_tran,0和v_tran,3一起，组成LDPC-BCH码字c＝[c_tran,L,v_tran,0,v_tran,3]，即c＝[1000111000110]发送出去。

如表1所示，与已有的编码扩频方法相比，由本发明提出的LDPC-BCH编码方法具有明显的性能优势。

表1LDPC-BCH码与LDPC编码+扩频在AWGN下的编码性能

Claims

1.一种基于LDPC-BCH网格的低码率编码方法，其特征在于，采用BCH码约束替换常规LDPC网格中的奇偶校验码约束来扩展校验序列，该方法包括以下步骤；

1)进行LDPC编码：

设LDPC的校验矩阵H_L为M_L×N_L维，输入一个长度为K_L＝N_L-M_L的信息序列a_L＝[a(0),a(1),…,a(K_L-1)]，进行LDPC编码后得到一个长度为N_L的LDPC码字c_L＝[p_L,a_L]，其中p_L＝[p(0),p(1),…,p(M_L-1)]为生成的LDPC码校验序列；

2)利用步骤1)得到的LDPC码字c_L进行BCH编码，具体包括：

(1)设LDPC码的双向Tanner图中第y个校验节点为i_y阶(y＝0,1,…,M_L-1)，初始条件下，设置y＝0；

(2)若i_y≥5，将第y个校验节点替换为i_y阶的BCH校验节点，否则转入步骤(13)；

(3)令连接到第y个BCH校验节点的前i_y-1个LDPC变量节点所对应的比特组成进行BCH编码的信息序列u_B,y＝[u(0),u(1),…,u(i_y-2)]；

(4)选择一个信息序列长度为i_y-1比特的BCH码，对应的码长为n_y，将该码的生成矩阵表示为系统结构：

(5)选择中的最大列重w_y所在列为t_y，若w_y＝i_y-1，转入步骤(6)或步骤(8)；若w_y<i_y-1，转入步骤(9)；

(6)利用系统结构对信息序列u_B,y进行系统BCH编码，生成系统BCH序列

v_{B, y}^{s y s} = u_{B, y} \cdot G_{B, y}^{s y s}

(7)在提取出的的前n_y-i_y+1比特里删除中的最大列重w_y所在列t_y所生成的校验比特得到删除BCH序列v_punc,y(y＝0,1,…,M_L-1)，转入步骤(13)；

(8)选择信息序列u_B,y中进行非系统BCH编码处理的比特u_B,y(l)(0≤l≤i_y-2)，构造一个k＝i_y-1维的单位阵E，将其中的第l行(0≤l≤i_y-2)置换为全1的行向量，转入步骤(10)；

(9)找出系统结构中第t_y列所有零元素的行位置构造一个k＝i_y-1维的单位阵E，将其中的行置换为全1的行向量；

(10)利用系统结构生成非系统BCH码的生成矩阵：

G_{B, y}^{N S} = E \cdot G_{B, y}^{s y s}

(11)利用步骤(10)生成的非系统BCH码的生成矩阵对信息序列u_B,y进行非系统BCH编码，生成非系统BCH序列

v_{B, y}^{N S} = u_{B, y} \cdot G_{B, y}^{N S}

(12)删除非系统BCH序列中的和或删除非系统BCH序列中的和得到删除BCH序列v_punc,y；

(13)若y＝M_L-1，则完成BCH编码，转步骤3)；否则令y＝y+1，转入步骤(2)；

3)将步骤1)得到的LDPC码字c_L和步骤2)得到的M_L个删除BCH序列v_punc，y(y＝0,1,…,M_L-1)组合，得到LDPC-BCH码字c＝[c_L,v_punc，0,v_punc，1,…,v_punc，ML-1]。

2.根据权利要求1所述的编码方法，其特征在于，还包括：

4)在LDPC码字c_L中任选x位(0≤x≤K_L)信息比特和w位(0≤w≤M_L)校验比特进行删除，生成LDPC传送序列c_tran,L；

5)对步骤2)得到的M_L个删除BCH序列v_punc,y(y＝0,1,…,M_L-1)中，分别删除z_y位(0≤z_y≤n_punc，y)，其中n_punc,y为v_punc,y的长度，生成M_L个BCH传送序列v_tran,y；

6)将步骤4)生成的LDPC传送序列c_tran,L与M_L个BCH传送序列v_tran,y一起，组成LDPC-BCH码字

c = [c_{t r a n, L}, v_{t r a n, 0}, v_{t r a n, 1}, ..., v_{t r a n, M_{L} - 1}]

发送出去。