CN109150196A - 信息处理的方法、装置和通信设备 - Google Patents

信息处理的方法、装置和通信设备 Download PDF

Info

Publication number
CN109150196A
CN109150196A CN201710572348.1A CN201710572348A CN109150196A CN 109150196 A CN109150196 A CN 109150196A CN 201710572348 A CN201710572348 A CN 201710572348A CN 109150196 A CN109150196 A CN 109150196A
Authority
CN
China
Prior art keywords
matrix
row
column
parameter
alternatively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710572348.1A
Other languages
English (en)
Inventor
马亮
郑晨
刘晓健
魏岳军
曾歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810774593.5A priority Critical patent/CN108712174B9/zh
Priority to CN201910753076.4A priority patent/CN110677157B/zh
Priority to JP2019552550A priority patent/JP6815537B2/ja
Priority to CN201880043380.3A priority patent/CN111052615A/zh
Priority to AU2018290395A priority patent/AU2018290395B2/en
Priority to ES18823838T priority patent/ES2922630T3/es
Priority to EP22171707.7A priority patent/EP4113848A1/en
Priority to BR112019020898-4A priority patent/BR112019020898B1/pt
Priority to PCT/CN2018/081003 priority patent/WO2019001046A1/zh
Priority to KR1020197026280A priority patent/KR102194617B1/ko
Priority to MX2019012019A priority patent/MX2019012019A/es
Priority to EP18823838.0A priority patent/EP3582398B1/en
Priority to RU2019131324A priority patent/RU2769096C2/ru
Priority to BR112019026818-9A priority patent/BR112019026818A2/pt
Priority to PCT/CN2018/092197 priority patent/WO2019001338A1/zh
Publication of CN109150196A publication Critical patent/CN109150196A/zh
Priority to US16/525,076 priority patent/US10784893B2/en
Priority to ZA2019/05739A priority patent/ZA201905739B/en
Priority to US17/008,081 priority patent/US11469776B2/en
Priority to US17/888,198 priority patent/US11770135B2/en
Priority to US18/447,915 priority patent/US20240056100A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0076—Distributed coding, e.g. network coding, involving channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Abstract

本申请公开了编码方法，装置、通信设备和通信系统。该方法包括：使用低密度奇偶校验LDPC矩阵对输入比特序列进行编码；其中，所述LDPC矩阵是基于扩展因子Z和基矩阵得到的，所述基矩阵包括图3b‑1至图3b‑10所示矩阵之一中的第0至4行以及第0至26列，或者，所述基矩阵包括图3b‑1至图3b‑10所示矩阵之一中的第0至4行以及第0至26列中的部分列。本申请的编码方法、装置、通信设备和通信系统，能够满足信道编码需求。

Description

信息处理的方法、装置和通信设备
技术领域
本发明实施例涉及通信领域，尤其涉及信息处理的方法、和通信装置。
背景技术
低密度奇偶校验(low density parity check，LDPC)码是一类具有稀疏校验矩阵的线 性分组编码，具有结构灵活，译码复杂度低的特点。由于它采用部分并行的迭代译码算法， 从而比传统的Turbo码具有更高的吞吐率。LDPC码可用于通信系统的纠错码，从而提高 信道传输的可靠性和功率利用率。LDPC码还可以广泛应用于空间通信、光纤通信、个人通信系统、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信 道编码方式之一。
实际使用过程中，可以采用具有特殊结构化特征的LDPC矩阵。该具有特殊结构化特 征的LDPC矩阵H可以由准循环(quasi cycle，QC)结构的LDPC基矩阵扩展得到。QC-LDPC适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用 于信道编码。
QC-LDPC适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用于信道编码。
发明内容
本发明实施例提供了一种信息处理的方法、通信装置和系统，可以支持多种长度的信 息比特序列的编码和译码。
第一方面，提供了一种编码方法及编码器，所述编码器使用低密度奇偶校验LDPC矩阵 对输入序列进行编码。
第二方面，提供了一种译码方法及译码器，所述译码器使用低密度奇偶校验LDPC矩阵 对输入序列进行译码。
在上述第一方面或第二方面的第一种实现方式中：所述LDPC矩阵是基于扩展因子Z和基矩阵得到的。
基于上述实现方式，基图30a的基矩阵可以包括矩阵30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80所示矩阵之一中的第 0～4行以及第0至26列，或者，所述基矩阵包括矩阵30b-10、30b-11、30b-20、30b-21、 30b-30、30b-40、30b-50、30b-60、30b-70和30b-80所示矩阵之一中的第0～4行以 及第0至26列中的部分列，或，基矩阵可以是矩阵30b-10至30b-80所示矩阵之一 中的第0～4行以及第0至26列的行/列变换后的矩阵，或，基矩阵可以是矩阵30b-10、 30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80所 示矩阵之一中的第0至4行以及第0至26列中的部分列的行/列变换后的矩阵。
进一步，基图30a的基矩阵还可以包括矩阵30b-10、30b-11、30b-20、30b-21、 30b-30、30b-40、30b-50、30b-60、30b-70和30b-80所示矩阵之一中的第0行至第(m-1)行，以及第0列至第(n-1)列，或，基矩阵可以是矩阵30b-10、30b-11、30b-20、 30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80所示矩阵之一中的第 0行至第(m-1)行，以及第0列至第(n-1)列的行/列变换后的矩阵。5≤m≤46, 27≤n≤68
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种 可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。例如，Z＝a×2j， 0≤j＜7，a∈{2,3,5,7,9,11,13,15}。
若a＝2，基矩阵可以包括矩阵30b-10或者30b-11中的第0至4行以及第0至26 列，或者，所述基矩阵包括矩阵30b-10或者30b-11中的第0至4行以及第0至26 列中的部分列。进一步地，基矩阵还包括矩阵30b-10或者30b-11的第0行至第(m-1) 行，以及第0列至第(n-1)列。
若a＝3，基矩阵可以包括矩阵30b-20或者30b-21中的第0至4行以及第0至26 列，或者，所述基矩阵包括矩阵30b-20或者30b-21中的第0至4行以及第0至26 列中的部分列。进一步地，基矩阵还包括矩阵30b-20或者30b-21的第0行至第(m-1) 行，以及第0列至第(n-1)列。
若a＝5，基矩阵可以包括矩阵30b-30中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-30中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-30的第0行至第(m-1)行，以及第0列至第(n-1)列。
若a＝7，基矩阵可以包括矩阵30b-40中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-40中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-40的第0行至第(m-1)行，以及第0列至第(n-1)列。
若a＝9，基矩阵可以包括矩阵30b-50中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-50中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-50的第0行至第(m-1)行，以及第0列至第(n-1)列。
若a＝11，基矩阵可以包括矩阵30b-60中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-60中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-60的第0行至第(m-1)行，以及第0列至第(n-1)列。
若a＝13，基矩阵可以包括矩阵30b-70中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-70中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-70的第0行至第(m-1)行，以及第0列至第(n-1)列。
若a＝15，基矩阵可以包括矩阵30b-80中的第0至4行以及第0至26列，或者， 所述基矩阵包括矩阵30b-80中的第0至4行以及第0至26列中的部分列。进一步地， 基矩阵还包括矩阵30b-80的第0行至第(m-1)行，以及第0列至第(n-1)列。
基矩阵可以是相应地矩阵的行/列变换后的矩阵。
进一步地，可选地，基于上述实现方式，LDPC矩阵可以基于扩展因子Z和对前述 各基矩阵进行补偿后的矩阵Hs得到，或者是基于扩展因子Z和对前述各基矩阵进行 补偿后的矩阵Hs的行/列变换后的矩阵得到。对前述各基矩阵补偿，可以是对其中一 列或多列中大于或等于0的偏移值增加或减少补偿值。
上述各实现方式中的LDPC矩阵的基图和基矩阵可以满足多种块长的码块的性能需求。
基于上述各方面，或者各方面任一种可能的实现方式，在又一种可能的实现方式中，还包括：确定扩展因子Z。例如，根据输入序列的长度K来确定扩展因子Z的取 值，可以是在支持的扩展因子集合中，找到最小的Z0作为扩展因子Z的大小，且满足 Kb·Z0≥K。一种可能的设计中，Kb可以为LDPC码的基矩阵中信息比特的列数。例如， 对于基图30a，Kb＝22。又一种可能的设计中，Kb的取值也可以根据K的取值变化， 但不超过LDPC码的基矩阵中信息比特列数。例如，K大于第一门限时，Kb＝22；K小 于或者等于第一门限时，Kb＝21。或者，K大于第一门限时，Kb＝22；K小于或者等于 第一门限，且K大于第二门限时，Kb＝21；K小于或者等于第二门限时，Kb＝20。
其中，扩展因子Z可以由编码器或译码器根据输入序列的长度K来确定，也可以 是由其他器件确定后作为输入参数提供给编码器或译码器。
可选地，可以根据获取到的扩展因子Z和该扩展因子Z对应的基矩阵得到LDPC 矩阵。
在上述第一方面或第二方面的第二种实现方式中：所述LDPC矩阵是基于扩展因子Z和LDPC矩阵的参数得到的。
LDPC矩阵的参数可以包括:行号、非零元素所在的列，非零元素偏移值，如表3-10、表3-11、表3-20、表3-21、表3-30、表3-40、表3-50、表3-60、表3-70以及表 3-80的方式保存。还可以包括行重。其中非零元素所在的列中各位置和非零元素偏移 值中各偏移值是一一对应的。
从而编码器根据扩展因子Z和LDPC矩阵的参数对输入序列进行编码。其中根据 表3-10保存的参数与矩阵30b-10对应，根据表3-11保存的参数与矩阵30b-11对应， 根据表3-20保存的参数与矩阵30b-20对应，根据表3-21保存的参数与矩阵30b-21 对应，根据表3-30保存的参数与矩阵30b-30对应，根据表3-40保存的参数与矩阵 30b-40对应，根据表3-50保存的参数与矩阵30b-50对应，根据表3-60保存的参数 与矩阵30b-60对应，根据表3-70保存的参数与矩阵30b-70对应，根据表3-80保存 的参数与矩阵30b-80对应。
对于发送端的通信设备，使用LDPC矩阵对所述输入序列进行编码可以包括：
使用扩展因子Z对应的LDPC矩阵对所述输入序列进行编码；或者扩展因子Z对 应的LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行编码后的 矩阵对所述输入序列进行编码。本申请中行/列变换是指行变换、列变换、或者行变 换和列变换。
对于接收端的通信设备，使用LDPC矩阵对输入序列进行译码包括：
使用扩展因子Z对应的LDPC矩阵对输入序列进行译码；或者扩展因子Z对应的LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行编码后的矩阵对 所述输入序列进行编码。本申请中行/列变换是指行变换、列变换、或者行变换和列 变换。
在一种可能的实现方式中，可以保存LDPC矩阵，使用该LDPC矩阵对输入序列进 行编码，或者基于该LDPC矩阵进行变换(行/列变换)或扩展获得可用于编码的LDPC 矩阵。
在另一种可能的实现方式中，可以保存参数，依据所述参数可以获得用于编码或者译码的LDPC矩阵，从而可以基于LDPC矩阵对输入序列进行编码或者译码。所述参 数包括以下至少之一：基图、基矩阵、基于基图或基矩阵行/列变换后的变换矩阵、 基于基图或基矩阵的扩展矩阵、基矩阵中非零元素的偏移值、或者与获得LDPC矩阵 相关的任何参数。
在又一种可能的实现方式中，LDPC矩阵的基矩阵可以保存在存储器中。
在又一种可能的实现方式中，LDPC矩阵的基图保存在存储器中，LDPC矩阵的基 矩阵中非零元素的偏移值可以保存在存储器中。
在又一种可能的实现方式中，LDPC矩阵的参数按照表3-10至表3-80所示的方式保存在存储器中。
基于上述各可能的实现方式，在一种可能的设计中，用于LDPC编码或者译码的 基图和基矩阵中至少一个是上述LDPC矩阵的基图和基矩阵中至少一个经过行交换、 或者列交换、或者行交换和列交换后得到的。
第三方面，提供一种通信装置可以包含用于执行上述方法设计中相对应的模块。所述模块可以是软件和/或是硬件。
在一个可能的设计中，第三方面提供的通信装置，包括处理器和收发组件，该处理器和收发组件可用于实现上述编码或者译码方法中各部分的功能。在该设计中，如 果该通信装置是终端、基站或者其他网络设备，其收发组件可以是收发机，如果该通 信装置是基带芯片或基带单板，其收发组件可以是基带芯片或基带单板的输入/输出 电路，用于实现输入/输出信号的接收/发送。所述通信装置可选的还可以包括存储器， 用于存储数据和/或指令。
在一种实现方式中，所述处理器可以包括如上述第一方面所述的编码器以及确定单元。所述确定单元用于确定对输入序列编码所需的扩展因子Z。所述编码器用于使 用所述扩展因子Z对应的LDPC矩阵对所述输入序列进行编码。
在另一种实现方式中，所述处理器可以包括如上述第二方面所述的译码器以及获取单元。所述获取单元用于获取LDPC码的软值和扩展因子Z。所述译码器用于基于扩 展因子Z对应的基矩阵HB对LDPC码的软值译码得到信息比特序列。
第四方面，提供了一种通信装置，包括一个或多个处理器。
在一种可能的设计中，一个或多个所述处理器可实现第一方面所述编码器的功能， 在另一种可能的设计中，第一方面所述编码器可以是所述处理器的一部分，处理器除了实现第一方面所述编码器的功能，还可以实现其他功能。
在一种可能的设计中，一个或多个所述处理器可实现第二方面所述译码器的功能， 在另一种可能的设计中，第二方面所述译码器可以是所述处理器的一部分。
可选地，所述通信装置还可以包括收发器以及天线。
可选的，所述通信装置还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、或者用于调制处理的调制器等。
可选的，所述通信装置还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者用于解速率匹配的器件等等。可以通过一个或多个处理器实现这些器件的 功能。
在一种可能的设计中，可以通过一个或多个处理器实现这些器件的功能。
第五方面，本发明实施例提供了一种通信系统，该系统包括上述第三方面所述的通信装置。
第六方面，本发明实施例提供了一种通信系统，该系统包括一个或多个第四方面所述的通信装置。
再一方面，本发明实施例提供了一种计算机存储介质，其上存储有程序，当其运行时，使得计算机执行上述方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明实施例的信息处理的方法、装置、通信设备和通信系统，在编码性能和错误平 层上能够适应系统灵活多变的码长码率需要。
附图说明
图1为一LDPC码的基图、基矩阵及其循环置换矩阵的示意图；
图2为一LDPC码的基图的结构示意图；
图3a为本发明一实施例提供的LDPC码基图的示意图；
图3b-1为本发明实施例提供的一基矩阵的示意图；
图3b-2为本发明实施例提供的另一基矩阵的示意图；
图3b-3为本发明实施例提供的另一基矩阵的示意图；
图3b-4为本发明实施例提供的另一基矩阵的示意图；
图3b-5为本发明实施例提供的另一基矩阵的示意图；
图3b-6为本发明实施例提供的另一基矩阵的示意图；
图3b-7为本发明实施例提供的另一基矩阵的示意图；
图3b-8为本发明实施例提供的另一基矩阵的示意图；
图3b-9为本发明实施例提供的另一基矩阵的示意图；
图3b-10为本发明实施例提供的另一基矩阵的示意图；
图4为本发明实施例提供的性能示意图；
图5为本发明另一实施例提供的信息处理方法的流程图；
图6为本发明另一实施例提供的信息处理方法的流程图；
图7为本发明另一实施例提供的信息处理装置的结构示意图；
图8为本发明另一实施例提供的通信系统的示意图；
图9为本发明另一实施例提供的基矩阵的偏移值示意图。
具体实施方式
为便于理解下面对本申请中涉及到的一些名词做些说明。
本申请中，名词“网络”和“系统”经常交替使用，“装置”和“设备”也经常 交替使用，但本领域的技术人员可以理解其含义。“通信装置”可以是芯片(如基带 芯片，或者数据信号处理芯片，或者通用芯片等等)，终端，基站，或者其他网络设 备。终端是一种具有通信功能的设备，可以包括具有无线通信功能的手持设备、车载 设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的 网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝 电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无 绳电话，无线本地环路台等。为描述方便，本申请中简称为终端。基站(base station， BS)，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。 在不同的无线接入系统中基站的叫法可能有所不同，例如在而在通用移动通讯系统 (Universal Mobile Telecommunications System，UMTS)网络中基站称为节点 B(NodeB),而在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者eNodeB)，在新空口(new radio,NR)网络中的基站称为收发点(transmission receptionpoint，TRP)或者下一代节点B(generation nodeB，gNB)，或者其他各 种演进网络中的基站也可能采用其他叫法。本发明并不限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。
LDPC码通常可以用奇偶校验矩阵H来表示。LDPC码的奇偶校验矩阵H可以通过基图(base graph)和偏移(shift)值得到。基图通常可以包括m*n个矩阵元素(entry)， 可以用m行n列的矩阵形式表示，矩阵元素的值为0或1，其中值为0的元素，有时候也称之 为零元素，表示该元素可以被Z*Z的全零矩阵(zero matrix)替换，值为1的元素，有时 候也称之为非零元素，表示该元素可以被Z*Z的循环置换矩阵(circulant permutation matrix)替换。也就是说，每个矩阵元素代表的是一个全零矩阵或者一个循环置换矩阵。 如图1中10a所示为一个示例性的m＝5，n＝27具有QC结构的LDPC码的基图中的各元素。需要 说明的是，在本文中，基图和矩阵的行号和列号均是从0开始编号的，仅仅是为了方便说 明，例如第0列表示为基图和矩阵的第一列，第1列表示为基图和矩阵的第二列、第0行表 示基图和矩阵的第一行，第1行表示为基图和矩阵的第二行，以此类推。
可以理解的是，行号和列号也可以从1开始编号，则相应的行号和列号在本文所示的 行号和列号基础上加1，例如，如果行号或者列号从1开始编号，则第1列表示基图和矩阵的第一列，第2列表示基图和矩阵的第二列，第1行表示表示基图和矩阵的第一行，第2行 表示基图和矩阵的第二行，以此类推。
若基图中第i行第j列的元素值为1，其偏移值为Pi,j，Pi,j为大于或者等于0的整数，则 表示第i行第j列的值为1的元素可以被Pi,j对应的Z*Z的循环置换矩阵替换，该循环置换矩 阵可通过将Z*Z的单位矩阵进行Pi,j次向右循环移位得到。可见，将基图中每个值为0的元 素用Z*Z的全零矩阵替换，每个值为1的元素采用其偏移值对应的Z*Z的循环置换矩阵进行 替换，则可以得到LDPC码的奇偶校验矩阵。基图可用于指示偏移值的位置，基图中的非零 元素与偏移值对应。Z为正整数，也可以称之为扩展(lifting)因子，有时也可以称之为lifting size，或者lifting factor等，可以根据系统支持的码块大小和信息数据的大小确定的。可见奇偶校验矩阵H的大小为(m*Z)*(n*Z)。例如，扩展因子Z＝4，则每个零 元素被一个4*4大小的全0矩阵11a替换，若P2,3＝2，则第2行第3列的非0元素被4*4的循环置 换矩阵11d替换，该矩阵是由4*4的单位矩阵11b经过2次向右循环移位得到的，若P2,4＝0， 则第2行第4列的非0元素被单位矩阵11b替换。需要说明的是，此处仅仅只是举例说明，并 不以此为限制。
由于Pi,j可以是基于扩展因子Z得到的，对于同一个位置上值为1的元素，采用不同的 扩展因子Z可能存在不同的Pi,j。为了简化实现，通常系统也会定义一个m行n列的基矩阵(base matrix)，有时候也称之为PCM(parity check matrix)。在基矩阵中每个元素 和基图中每个元素的位置一一对应，基图中的零元素在基矩阵中位置不变，可以采用-1 或者空值“null”表示，基图中第i行第j列值为1的非零元素在基矩阵中位置不变，可表示 为Pi,j，Pi,j可以是相对于一个预定或者特定的扩展因子Z定义的偏移值。在本申请实施例 中，有时也将基矩阵称为基图矩阵的偏移矩阵。
如图1中10b所示为基图10a对应的一个基矩阵。
通常LDPC码的基图或基矩阵中还可以包括p列内置打孔(built-in puncture)比特列， p可以为0～2的整数，这些列参与编码，但是其编码对应的系统比特不被发送，则LDPC码基 矩阵的码率满足R＝(n-m)/(n-p)。以基图10a为例，如果有2列内置打孔比特列，则码率 为(27-5)/(27-2)＝0.88，近似于8/9。
无线通信系统中采用的LDPC码为QC-LDPC码，其校验位部分具有双对角结构或 者raptor-like结构，可以简化编码，支持增量冗余混合重传。QC-LDPC码的译码器 中中通常采用QC-LDPC移位网络(QC-LDPC shift network，QSN)，Banyan网络或者 Benes网络实现信息的循环移位。
具有raptor-like结构的QC-LDPC码的，其基图的矩阵大小为m行n列，可以包 括5个子矩阵A、B、C、D和E，其中，矩阵的权重是由非零元素的个数决定的，行的 权重(行重)是指一行中包括的非零元素的个数，列的权重(列重)是指一列中包括 的非零元素的个数。如图2中200所示，其中：
子矩阵A为mA行nA列的矩阵，其大小可以为mA*nA，其中每列对应LDPC码中的 Z个系统比特，系统比特有时候也称为信息比特。
子矩阵B为为mA行mA列的方阵，其大小可以为mA*mA，每列对应于LDPC码中 的Z个校验比特。子矩阵B包括双对角结构的子矩阵B’和一列权重为3的矩阵列(简 称为3列重列)，其中列重为3的矩阵列可以位于子矩阵B’之前，如图2中20a所 示；子矩阵B还可以包括一列或多列列重为1的矩阵列(简称为单列重列)，例如， 一种可能的实现方式如图2中20b或20c所示。
通常基于子矩阵A和B生成的矩阵可以称为核心矩阵，可以用来支持高码率的编码。
子矩阵C为全零矩阵，其大小为mA×mD。
子矩阵E为单位矩阵，其大小为mD×mD。
子矩阵D大小为mD×(nA+mA)，通常可用来生成低码率的校验位。
可以理解的是，上述从数学定义的角度对基图进行表述，由于C为全零矩阵，E 为单位矩阵，在一种可能的实现方式中，也可以由子矩阵A和B构成的矩阵，或者子 矩阵A、B和D构成的矩阵来简化地表示编码或译码的矩阵的基图。
由于子矩阵C和E的结构相对确定，子矩阵A、B和D两部分的结构是LDPC码的 编译码性能的影响因素之一。
采用raptor-like结构的LDPC矩阵进行编码时，一种可能的实现方式为，可以 先对子矩阵A和B部分的矩阵，也就是核心矩阵进行编码，得到子矩阵B对应的校验 比特，再对整个矩阵进行编码，得到子矩阵E部分对应的校验比特。由于子矩阵B可 以包括双对角结构的子矩阵B’和一单列重列，在编码中可以先获得双对角结构对应 的校验比特，再获得单列重列对应的校验比特。
下面给出一种编码的示例方式。假设子矩阵A和B构成的核心矩阵部分为Hcore，Hcore中去掉最后一行和最后一列，也就是去掉单列重列以及该列非零元素所在的行， 得到的矩阵部分为Hcore-dual，Hcore-dual中的校验位部分表示为He＝[He1He2],He1为3列重 列，He2为双对角结构。根据LDPC码矩阵定义，Hcore-dual·[S Pe]T＝0，其中，S为输入序 列，由信息比特构成的向量表示，Pe为校验比特构成的向量，[S Pe]T表示由输入序列 S和Pe构成的矩阵转置。因此可以先根据输入序列S和Hcore-dual计算出Hcore-dual对应的校 验比特，输入序列S中包括所有信息比特；再根据得到Hcore-dual对应的校验比特和输入 序列S计算得到子矩阵B中单列重列对应的校验比特，此时可以得到子矩阵B对应的 所有校验比特；再根据输入序列S以及子矩阵B对应的校验比特，利用子矩阵D部分 编码得到子矩阵E对应的校验比特，从而得到所有信息比特和所有校验比特，这些比 特构成编码后的序列，也就是一个LDPC码序列。
可选地，LDPC码编码还可能包含截短(shortening)和打孔(puncturing)操作。 被截短的比特和被打孔的比特均不发送。
其中，截短一般是从信息比特的最后一位开始向前截短，可以采用不同的方式进行截短。例如，被截短的比特数s0，可以将输入序列S中最后s0个比特设置为已知比 特得到输入序列S’，如设置为0或者null，或者其他一些值，然后通过LDPC矩阵对 输入序列S’进行编码，又例如，也可以可以将输入序列S中最后(s0mod Z)个比特设 置为已知比特得到输入序列S’，如设置为0或者null，或者其他一些值，将子矩阵A 中最后列删除得到LDPC矩阵H’，使用LDPC矩阵H‘对输入序列S’进行编码，或者 子矩阵A中最后列不参与对输入序列S’的编码。在完成编码后，被截短的比特不 发送。
其中，打孔可以是对输入序列中内置打孔比特，或者校验比特进行打孔。对校验比特打孔时通常也是从校验比特的最后一位进行打孔的，当然，也可以按照系统预设 的打孔顺序进行打孔。一种可能的实现方式为，先对输入序列进行编码，然后根据需 要被打孔的比特数p，选择校验比特中最后p个比特或者根据系统预设的打孔顺序选 择p个比特，这p个比特不发送。又一种可能的实现方式中，也可以确定出被打孔比 特对应的矩阵的p列以及这些列中非零元素所在的p行，这些行、列不参与编码，也 就不产生相应的校验比特。
需要说明的是，这里对编码方式只是举例，基于本申请提供基图和/或基矩阵还可以采用本领域技术人员所知的其他编码方式，本申请并不限定。本申请中涉及的译 码，可以是采用多种译码方式，例如可以采用，min-sum(MS)译码方式，也可以采 用beliefpropagation译码方式。MS译码方法有时也称为Flood MS译码方法。例如， 对输入序列初始化，并进行迭代处理，在迭代后进行硬判决检测，并对硬判决结果进 行校验，如果译码结果符合校验方程，则译码成功，终止迭代，并输出判决结果。如 果不符合校验方程，则在最大迭代次数内再次进行迭代处理，若达到最大迭代次数， 仍校验失败，则译码失败。可以理解的是，本领域的技术人员可以理解MS译码的原 理，在此不再详述。
需要说明的是，对于译码方式只是举例说明，对于基于本申请提供基图和/或基矩阵还可以采用本领域技术人员所知的其他译码方式，本申请对译码方式并不限定。
通常可以通过对基图或者基矩阵的设计来获得LDPC码。例如，可以对基图或者 基矩阵采用密度进化的方法可以确定出LDPC码的性能上限，并且根据基矩阵中的偏 移值确定出LDPC码的错误平层。通过对基图或者基矩阵的设计，可以改善编码或者 译码性能，以及降低错误平层。无线通信系统中码长灵活多变，例如，可以是2560 比特，38400比特等，图3a为一个LDPC码的基图30a示例，图3b-1至图3b-10是基 图30a的各基矩阵示例，可满足多种块长的性能需求。为方便说明及理解，附图中3a 和3b-1至3b-10中在最上侧以及最左侧，分别示出了列号和行号。
图3a所示为一个LDPC码的基图30a示例，其中，图中最上面一行0至67(即0 至67列)表示列编号，最左面一列0～45(即0至45行)表示行编号，也就是基图 30a的矩阵大小为46行68列。
在一种实现方式中，子矩阵A和子矩阵B的部分可以看做LDPC码的基图的核心 矩阵部分，可用于高码率编码。构成了一个5行27列的矩阵，如基图10a所示的5 行27列的矩阵可以作为基图的核心矩阵部分。
在一种实现方式中，子矩阵A中可以包括一列或多列内置打孔比特列，例如：可 以包括2列内置打孔比特列，则打孔后，核心矩阵可以支持的码率为0.88。
其中，子矩阵B中可以包括1列3列重列，即子矩阵B的第0列(核心矩阵的第 22列)列重为3，子矩阵B的第1至3列(核心矩阵的第23至25列)，第0至3行 为双对角结构，子矩阵B还包括1列单列重的列(核心矩阵的第26列)。
在一种实现方式中，子矩阵A可以对应系统比特，有时也称为信息比特，其大小 为mA行22列，其中，mA＝5，在基图30a中由第0行至第4行以及第0列至第21列 的元素构成；
在一种实现方式中，子矩阵B可以对应校验比特，其大小为mA行mA列，在基图 30a中由第0行至第4行以及第22列至第26列的元素构成。
为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和 子矩阵E，来获得不同的码率。由于子矩阵C为全零矩阵，子矩阵为单位矩阵，其大 小主要是根据码率来确定，结构相对固定。影响到编译码性能的主要在于核心矩阵和 子矩阵D部分。在核心矩阵的基础上添加行列，形成相应的C、D和E部分可以得到 不同码率。
子矩阵D的列数mD为子矩阵A和B的列数之和，其行数主要与码率相关。以基 图30a为例，子矩阵D的列数为27列。若LDPC码支持的码率为Rm，则其基图或者基 矩阵的大小为m行n列，其中，n＝nA/Rm+p，m＝n-nA＝nA/Rm+p-nA。若最低码率 Rm＝1/3，内置打孔列数p＝2，以基图30a为例，则n＝68，m＝46，子矩阵D的行数mD最 大可以为m-mA＝46-5＝41，从而0≤mD≤41。
以基图30a为例，其中子矩阵D可以包括基图30a中第5行至第41行中的mD行。
在本申请中，若基图中相邻两行的同一列最多只有1个非零元素，则这两行彼此正交。若基图中相邻两行除了部分列以外的其他列中，同一列最多只有1个非零元素， 则该相邻两行是准正交的。例如，对于相邻两行，除了内置打孔比特列以外的其他列 只有一个非零元素，则可以认为该相邻两行是准正交的。
基图30a中第5行至第41行可以包括多行准正交结构和至少两行正交结构。例 如，基图30a中第5行至第41行至少包括15行符合准正交结构的行，这15行中任 意相邻2行中除了内置打孔比特列以外的其余列中，同一列中最多只有一个非零元素。 基图30a中第5行至第41行还可以包括10至26行符合正交结构的行，也就是这些 行中，任意相邻2行中同一列最多只有一个非零元素，也就是内置打孔比特列中也最 多只有一个非零元素。
若mD＝15，LDPC码基图中子矩阵D大小为15行27列，可以是由基图30a的第5 行至第19行，第0列至第26列的矩阵构成，对应LDPC码支持的码率为22/40＝0.55， 也就是在该码率下，LDPC码的基图对应于基图30a的第0行至第19行，第0列至第 41列构成的矩阵部分，其中子矩阵E为15行15列的单位矩阵，子矩阵C为5行15 列的全0矩阵；
若mD＝19，LDPC码基图中子矩阵D大小为19行27列，可以是由基图30a的第5 行至第23行，第0列至第26列的矩阵构成，对应LDPC码支持的码率为22/44＝1/2， 也就是在该码率下，LDPC码的基图对应于基图30a的第0行至第23行，第0列至第 45列构成的矩阵部分，其中子矩阵E为19行19列的单位矩阵，子矩阵C为5行19 列的全0矩阵。
以此类推，不一一阐述。
在一种设计中，可以对基图和/或基矩阵做行/列交换，也就是说，进行行交换， 或者列交换，或者行交换和列交换。所述行/列交换操作，并不改变行重和列重，非 零元素的个数也没有发生改变。因此，行/列交换后的基图和/或基矩阵对系统性能影 响有限。也就是说从整体讲，对系统性能的影响可接受，在容忍范围内，例如，可能 对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范 围内，性能有所改善，整体上看对性能影响不大。
例如，可将基图30a的第34行和第36行进行交换，并且将第44列和第45列进 行交换。又例如，子矩阵D包括矩阵F中mD行，这mD行可以不进行行交换，也可以 将其中一行或多行之间进行行交换，子矩阵E仍为对角结构，不做行、列交换，例如， 将矩阵F的第27行和第29行进行行交换，子矩阵D包括矩阵F中mD行，子矩阵E 仍为对角结构。可以理解的是，若基图或基矩阵包括子矩阵D，那么对核心矩阵的列 进行交换时，相应的子矩阵D中列也需要进行交换。
如图3b-1至图3b-10所示矩阵30b-10至30b-80分别为基图30a的多个基矩阵 的设计。其中，基图30a中第i行第j列的非零元素在矩阵30b-10至30b-80各矩阵 中的位置不变，值为偏移值Vi,j，零元素在偏移矩阵中以-1或者null表示。其中，子 矩阵D在基矩阵中相应的部分可以包括其中任一基矩阵的第5行至第45行中的mD行， 可以根据码率的不同选择mD的值。可以理解的是，如果基图是相对于基图30a进行 过行/列变换后的矩阵，则基矩阵也是相应地矩阵30b-10至30b-80中任一个经过行/ 列变换后的矩阵。
在一种可能的设计中，LDPC码的基矩阵可以包括图3b-1至图3b-10所示的任一 矩阵30b-10至30b-80的第0至4行以及第0至26列，此时，图3b-1至图3b-10所 示矩阵的第0至4行以及第0至26列构成的矩阵可以作为基矩阵的核心部分。在本 设计中，对于LDPC码的基矩阵的其他部分，例如矩阵C,D,E部分的结构并不限定， 例如可以采用图3b-1至图3b-10所示的任一种结构，也可以采用其他的矩阵设计。
在另一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-10所示的 任一矩阵30b-10至30b-80中的第0至(m-1)行以及第0至(n-1)列构成的矩阵，其中 5≤m≤46,m为整数，27≤n≤68,n为整数。
在本设计中，对于LDPC码的基矩阵的其他部分的结构并不限定，例如可以采用 图3b-1至图3b-10所示的任一种结构，也可以采用其他的矩阵设计。
在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-10所示的 任一矩阵30b-10至30b-80的第0至4行以及第0至26列中的部分列。例如，可以 对图3b-1至图3b-10所示矩阵的核心部分(第0至4行以及第0至26列)截短 (shortening)和/或打孔(puncturing)。在一种实现方式中，LDPC码的基矩阵可 以不包括被截短和/或打孔的比特对应的列。
在本设计中，对于LDPC码的基矩阵的其他部分并不限定，例如可以参照图3b-1 至图3b-10所示的结构，也可以采用其他的结构。
在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-10所示的 任一矩阵30b-10至30b-80中的第0至(m-1)行以及第0至(n-1)列中的部分列构成的 矩阵，其中5≤m≤46,m为整数，27≤n≤68,n为整数。例如，可以对图3b-1至图 3b-10所示的任一矩阵30b-10至30b-80中的第0至(m-1)行以及第0至(n-1)列截短 (shortening)和/或打孔(puncturing)。在一种实现方式中，LDPC码的基矩阵可 以不包括被截短和/或打孔的比特对应的列。在本设计中，对于LDPC码的基矩阵的其 他部分并不限定，例如可以参照图3b-1至图3b-10所示的结构，也可以采用其他的 结构。
在一种实现方式中，所述截短操作，可以是对信息比特截短。例如，以图3b-1 至图3b-10所示的任一矩阵为例，对0至21列中的1列或者多列截短，那么LDPC码 的基矩阵可以不包括图3b-1至图3b-10所示矩阵中被截短的1列或者多列。比如， 若第21列被截短，那么LDPC码的基矩阵可以包括：30b-10至30b-80任一矩阵的第 0至20列和第22至26列。对于第0至4行，以及第0至20列和第22至26列来讲， 这时码率为7/8。
在另一种实现方式中，所述打孔可以是对校验比特打孔。例如，以图3b-1至图 3b-10所示的任一矩阵为例，对第22至第26列中的1列或者多列打孔。那么LDPC码 的基矩阵可以不包括图3b-1至图3b-10所示矩阵中被打孔的1列或者多列。比如， 若第26列被打孔，那么LDPC码的基矩阵可以包括：30b-10至30b-80任一矩阵的第 0至25列。
为LDPC码设计了不同的扩展因子Z，以支持不同的长度的信息比特序列。在一种可能的设计中，可以对不同扩展因子使用不同的基矩阵取得较好的性能。例如，扩展 因子Z＝a×2j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}。表1为一种可能支持的扩展因子 集合{2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,18,20,22,24,26, 28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120, 128,144,160,176,192,208,224,240,256,288,320,352,384}，其中除了 最上面一行和最左面一列以外，每一格表示相应地a和j的取值对应的Z的值，例如， a＝2这一列，且j＝1这一行，Z＝4，又例如，a＝11且j＝3，Z＝88。以此类推，不再赘述。
表1
Z a＝2 a＝3 a＝5 a＝7 a＝9 a＝11 a＝13 a＝15
j＝0 2 3 5 7 9 11 13 15
j＝1 4 6 10 14 18 22 26 30
j＝2 8 12 20 28 36 44 52 60
j＝3 16 24 40 56 72 88 104 120
j＝4 32 48 80 112 144 176 208 240
j＝5 64 96 160 224 288 352
j＝6 128 192 320
j＝7 256 384
由于基图支持的扩展因子集合可以是表1中的所有扩展因子，也可以是一部分扩展因子，例如，可以为{24,26,28,30,32,36,40,44,48,52,56,60,64,72, 80,88,96,104,112,120,128,144,160,176,192,208,224,240,256,288, 320,352,384}，也就是Z大于或者等于24。又例如，可以为{2,3,4,5,6,7,8, 9,10,11,12,13,14,15,16,18,20,22}中的一个或多个与{24,26,28,30, 32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144, 160,176,192,208,224,240,256,288,320,352,384}的并集。需要说明的是 此处仅为举例。可以根据a的取值将基图支持的扩展因子集合划分成不同的子集。例 如，a＝2，扩展因子Z的子集可以包括{2,4,8,16,32,64,128,256}中的一个或多个， 又例如，a＝3，扩展因子Z的子集可以包括{3,6,12,24,48,96,192,384}中的一个或 多个，以此类推。
可以对基图支持的扩展因子集合根据a的不同取值划分，从而确定出相应的基矩阵：
若a＝2，或者扩展因子Z取值为{2,4,8,16,32,64,128,256}中的一个时，基矩 阵可以包括矩阵30b-10或者30b-11中的第0至4行以及第0至26列，或者，基矩 阵包括矩阵30b-10或者30b-11中的第0至(m-1)行以及第0至(n-1)列，其中 5≤m≤46,m为整数，27≤n≤68,n为整数；或者，基矩阵包括矩阵30b-10或者 30b-11的第0至(m-1)行以及第0至(n-1)列中的部分列，其中5≤m≤46,m为整 数，27≤n≤68,n为整数。。
若a＝3，或者扩展因子Z取值为{3,6,12,24,48,96,192,384}中的一个时，基矩 阵可以包括矩阵30b-20或者30b-21中的第0至4行以及第0至26列，或者，基矩 阵包括矩阵30b-20或者30b-21中的第0至(m-1)行以及第0至(n-1)列，其中 5≤m≤46,m为整数，27≤n≤68,n为整数；或者，基矩阵包括矩阵30b-20或者 30b-21的第0至(m-1)行以及第0至(n-1)列中的部分列，其中5≤m≤46,m为整 数，27≤n≤68,n为整数。。
若a＝5，或者扩展因子Z取值为{5,10,20,40,80,160,320}中的一个时，基矩阵 可以包括矩阵30b-30中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-30 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-30的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤m≤46,m为整数，27≤n≤68,n为整数。
若a＝7，或者扩展因子Z取值为{7,14,28,56,112,224}中的一个时，基矩阵可 以包括矩阵30b-40中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-40 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-40的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤m≤46,m为整数，27≤n≤68,n为整数。
若a＝9，或者扩展因子Z取值为{9,18,36,72,144,288}中的一个时，基矩阵可 以包括矩阵30b-50中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-50 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-50的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤n≤46,m为整数，27≤n≤68,n为整数。
若a＝11，或者扩展因子Z取值为{11,22,44,88,176,352}中的一个时，基矩阵 可以包括矩阵30b-60中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-60 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-60的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤m≤46,m为整数，27≤n≤68,n为整数。
若a＝13，或者扩展因子Z取值为{13,26,52,104,208}中的一个时，基矩阵可以 包括矩阵30b-70中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-70 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-70的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤m≤46,m为整数，27≤n≤68,n为整数。
若a＝15，或者扩展因子Z取值为{15,30,60,120,240}中的一个时，基矩阵可以 包括矩阵30b-80中的第0至4行以及第0至26列，或者，基矩阵包括矩阵30b-80 中的第0至(m-1)行以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整 数；或者，基矩阵包括矩阵30b-80的第0至(m-1)行以及第0至(n-1)列中的部 分列，其中5≤m≤46,m为整数，27≤n≤68,n为整数。
可选地，对于一个LDPC码给定的基矩阵而言，可以对矩阵中一列或者多列非零 元素的偏移值增加或减少补偿值Offsets，而对系统性能影响不大。不同列中非零元素 的补偿值可以相同也可以不同，例如，对矩阵的一列或多列进行补偿，不同列的补偿 值可以相同，也可以不同，本申请并不限定。
对系统性能影响不大是指对系统性能的影响可接受，在容忍范围内。例如，可能对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范 围内，性能有所改善，整体上看对性能影响不大。
例如对矩阵30b-10至30b-80中任一矩阵中第s列中大于或等于0的各偏移值分 别增加或减少补偿值Offsets可以得到该矩阵的补偿矩阵Hs，其中Offsets为大于或 等于0的整数，0≤s＜23。一列或多列的补偿值Offsets可以相同，也可以不同。
图4所示的性能图中，为基于矩阵30b-10至30b-80编码的LDPC码的性能曲线， 横坐标表示信息比特序列的长度，单位为比特，纵坐标是达到对应BLER需要的符号 信噪比(Es/N0)，每个码率两条线分别对应BLER是0.01和0.0001两种情况。同一码 率下，0.01对应在上的曲线，0.0001对应在下的曲线。各曲线平滑，说明矩阵在不 同块长上都具有较优的性能。
附图1至图3a、图3b-1至图3b-10对LDPC码涉及的基图以及基矩阵的结构进行 了展示。为了充分说明本发明实施方式中对于基图和/或基矩阵的设计，可以通过下 表2-10至表2-11进一步说明。
在一种设计中，图1中的10a所述基图为5行27列的而矩阵，其涉及的参数可 以用表2-10来表示。
表2-10
在一种设计中，图1中10b所示基矩阵的尺寸为5行27列的矩阵，其涉及的参 数可以用表2-11来表示。
表2-11
在一种设计中，图3b-1中的矩阵30b-10，可以用表3-10来表示。
表3-10
在一种设计中，图3b-2中的矩阵30b-11，可以用表3-11来表示。
表3-11
在一种设计中，图3b-3中的矩阵30b-20，可以用表3-20来表示。
表3-20
在一种设计中，图3b-4中的矩阵30b-21，可以用表3-21来表示。
表3-21
在一种设计中，图3b-5中的矩阵30b-30，可以用表3-30来表示。
表3-30
在一种设计中，图3b-6中的矩阵30b-40，可以用表3-40来表示。
表3-40
在一种设计中，图3b-7中的矩阵30b-50，可以用表3-50来表示。
表3-50
在一种设计中，图3b-8中的矩阵30b-60，可以用表3-60来表示。
表3-60
在一种设计中，图3b-9中的矩阵30b-70，可以用表3-70来表示。
表3-70
在一种设计中，图3b-10中的矩阵30b-80，可以用表3-80来表示。
表3-80
可以理解，上述图1至图3a、图3b-1至图3b-10以及表2-10,表2-11，表3-10 至3-80是为了帮助理解对于基图和矩阵的设计，其表现形式并不仅仅局限于图1至 图3a、图3b-1至图3b-10或者上述表2-10,表2-11，表3-10至3-80的表现形式。 还可以包括其他可能的变形。
在一种实现方式中，上述表2-10,表2-11，表3-10至3-80中的“行重”这一参 数也可以省略。可以通过一行非零元素所在的列，获知这一行有多少个非零元素，因 此行重也就获知了。
在一种实现方式中，对于上述表2-10,表2-11，表3-10至3-80中的“非零元素 所在的列”中的参数值，也可以不按照由小到大的顺序排列，只要参数值索引到非零 元素所在的列就行。此外，对于表2-10,表2-11，表3-10至3-80的“非零元素偏移 值”中的参数值，也不一定按照列的顺序排列，只要“非零元素偏移值”中的参数值， 与“非零元素所在的列”中的参数值一一对应就可以。
在一种设计中，为了节省存储空间，对于基图或基矩阵中结构相对固定的部分，其非零元素的位置可以根据行列位置计算得到，可以不保存这些非零元素的位置。
例如，子矩阵E是对角矩阵，仅在对角线上存在非零元素，这些对角线上非零元 素的偏移值均为0，可以根据行号计算得到其中非零元素所在的列的位置，也可以根 据列号计算得到非零元素所在的行的位置，以图3b-7所示矩阵30b-50为例，对于第 me行，me≥4，其非零元素所在的列的位置为第me+Kb列，此处Kb＝22，例如，第7行中 非零元素所在的列为第29列，偏移值为0。
又例如，子矩阵B中双对角结构B’位于矩阵30b-50中第0至3行以及第23至25 列，可以根据行号计算得到其中非零元素所在的列的位置，也可以根据列号计算得到 非零元素所在的行的位置，对于第mB行，若0<mB<3，该行中非零元素的位置包括第 mB+Kb列，以及第mB+Kb+1列,若mB＝0或者mB＝3，该行中非零元素的位置包括第mB+Kb列， 子矩阵B中双对角结构中的非零元素的偏移值也是0。当然可以看到，在第23至第 25列中，属于子矩阵D的部分，也就是第5至47行中非零元素的位置并不固定，其 偏移值也不是0，这一部分的非零元素的位置和偏移值仍然需要保存。
又例如，子矩阵B中单列重列，也就是矩阵30b-50中第26列，若mB＝4，该行中 非零元素的位置包括第mB+Kb列，非零元素的偏移值也是0。
如表3-90所示为矩阵30b-50中各行所涉及的参数，可以保存第0列至第25列 中非零元素所在的列的位置，而不保存第26列至第68列中非零元素所在的列的位置， 也就是不保存子矩阵E以及子矩阵B的单列重列中非零元素所在的列：
表3-90
如表3-91所示为矩阵3b-50中各行所涉及的参数，可以保存第0列至第26列中 非零元素所在的列的位置，而不保存第27列至第68列中非零元素所在的列的位置， 也就是不保存子矩阵E中非零元素所在的列：
表3-91
在表3-10至3-91中，行重是可选的，行号和非零元素所在的列指示了每行中非 零元素所在的位置，也就是LDPC矩阵的基图的信息。在一种设计中，可以按照表3-10 至3-91的方式保存LDPC矩阵的基图及偏移值信息。
在又一种设计中，LDPC矩阵的基图和LDPC矩阵的偏移值可以分别保存，LDPC矩 阵的偏移值信息可以通过表3-10至3-91中行号和非零元素偏移值来保存，LDPC的基 图可以采用多种形式保存，例如，如图3a所示基图30a的矩阵形式，或者表3-10至 表3-91中行号和非零元素所在的位置，或者，对于基图按照每一行或每一列的1和0 视为2进制数，采用10进制或者16进制数保存可以节省存储空间。以基图30a为例， 每行可以用4个16进制数保存前26列或者前27列非零元素的位置，例如第0行前 26列为11110110 01111101 10111111 00，则可以记为第0行非零元素的位置为0xF6， 0x7D,0xBF，0x00，也就是每8列组成一个16进制数，对于其中最后2列或3列，可 以通过填充0达到8位得到相应的16进制数，其他行以此类推，此处不再赘述。
可选地，在上述各种设计中，LDPC的偏移值也可以通过其他变换后的形式保存，例如，为了方便循环移位的处理，可以保存偏移值相对该偏移值所在的列中前一偏移 值的差值。图9所示为矩阵3b-50中第0至4行以及第0至26列变换后的偏移值， 其所示例的以第0行为起始行，第0行偏移值不变，每行中零元素不变，每一行中非 零元素的偏移值为矩阵30b-50中同一位置的偏移值与该偏移值所在列中前一非零元 素的差值，如果该偏移值所在列中该行之前无非零元素，则偏移值不变。例如：矩阵 30b-50中第1行第0列偏移值为179，而图9中第1行第0列偏移值为179与第0列 中前一偏移值211的差值-32；因为图9第0行第4列为零元素，其第1行第4列偏 移值与矩阵30b-50中第1行第4列偏移值相同；图9中第2行第3列为零元素，第1 行第3列为非零元素，因此第3行第3列的偏移值为矩阵30b-50第3行第3列的偏 移值166与第1行第3列的偏移值223的差值,-57，以此类推。限于篇幅所限，矩阵30b-50的其他行在图9中并未示出，可以此类推，不再赘述。这里偏移值的差值为正， 表示对单位矩阵循环右移，差值为负表示对单位矩阵循环左移。相应地，可以在上述 表3-10至3-91中非零元素偏移值处保存变换后的偏移值，也就是偏移值的差值。上 述仅为举例，并不以此为限。
图5给出了处理数据过程的设计。处理数据的过程可以通信装置来实现，所述通信装置可以是基站、终端或者其他实体等，例如通信芯片，编码器/译码器等等。
501部分，获取输入序列。
在一种实现方式中，编码的输入序列可以是信息比特序列。信息比特序列有时也称为码块(code block)，例如，可以是对传输块进行码块划分后的输出序列。可选 地，输入序列中可以至少包括以下一种：填充比特或者循环冗余校验CRC比特。在一 种可能的设计中，可以对信息比特序列进行填充得到输入序列，使得输入序列的长度 K＝Kb·Z，Z＝K/Kb。对信息比特序列的填充可以在码块划分中实现，也可以在码块划分后 实现。
在一种可能的设计中，可以用Null，或者取值为0，或者其他系统约定的值作为 填充比特的值，使得经过编码后，这些填充比特能被识别出来不被发送。本发明并不 以此为限制。
在一种实现方式中，译码的输入序列可以是LDPC码的软值序列。
502部分，基于LDPC矩阵对所述输入序列进行编码/译码；该LDPC矩阵的基矩阵 可以为前述示例中的任一基矩阵。
在一种实现方式中，LDPC矩阵H可以是基于扩展因子Z和基矩阵得到的。
在一种实现方式中，可以保存LDPC矩阵H的相关参数，这些参数包括以下一个 或多个：
a)用于获得上述各实现方式中列举的任一基矩阵中的参数，基于所述参数可以获得所述基矩阵；例如，所述参数可以包括以下一个或多个：行号、行重、非零元素的 位置、基矩阵中的偏移值，非零元素偏移值及对应的位置，补偿值，扩展因子，基图， 码率等。
b)上述各实现方式中列举的任一基矩阵；
c)上述各实现方式中列举的任一基矩阵经过至少一列补偿后的补偿矩阵Hs；
d)基于所述基矩阵或其补偿矩阵Hs扩展后的矩阵；
e)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs经过行/列变换后的基矩阵。
f)基于所述行/列变换后的基矩阵或者补偿矩阵Hs扩展后的矩阵。
g)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs的进行截短或者打孔后的矩阵。
在一种可能的实现方式中，基于低密度奇偶校验LDPC矩阵对输入序列进行编码/译码，可以是在编码/译码过程中，按照以下方式的一种或者多种进行：
i.基于上述a)获得基矩阵，基于获得的基矩阵编码/译码；或者基于获得的基矩阵进行行/列交换，基于行/列变换后的基矩阵编码/译码，或者基于获得的基矩阵的 补偿矩阵进行编码/译码，或者基于获得的基矩阵的补偿矩阵Hs进性行/列变换后的 矩阵进行编码/译码。这里基于基矩阵或者补偿矩阵Hs编码/译码，可选的，还可以 包括基于基矩阵的扩展矩阵或者补偿矩阵Hs的扩展矩阵编码/译码，或者基于基矩阵 或者补偿矩阵进行截短或者打孔后的矩阵编码/译码；
ii.基于b)、c)d)或者e)保存的基矩阵(保存基矩阵H或者Hs、或者保存的 基于基矩阵H或者Hs行/列变换后的基矩阵)编码/译码，或者基于所述保存的基矩 阵进行行/列变换，基于行/列变换后的基矩阵编码/译码。这里，基于基矩阵或者补 偿矩阵Hs编码/译码，可选的，还可以包括基于基矩阵的扩展矩阵或者补偿矩阵Hs 的扩展矩阵编码/译码,或者基于基矩阵或者补偿矩阵进行截短或者打孔后的矩阵编 码/译码；
iii.基于d),f)或者g)进行编码/译码。
503部分，输出编码/译码后的比特序列。
图6给出了获得处理数据过程的一种设计，其可用于附图5中的502部分。
601部分，获取扩展因子Z。
一种实现方式中，扩展因子Z可以根据输入序列的长度K确定。例如，可以是在 支持的扩展因子集合中，找到最小的Z0作为扩展因子Z的大小，且满足Kb·Z0≥K。 一种可能的设计中，Kb可以为LDPC码的基矩阵中信息比特的列数。对于基图30a， 其中信息比特的列数Kbmax＝22，假设基图30a支持的扩展因子集合为{24,26,28,30, 32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144, 160,176,192,208,224,240,256,288,320,352,384}。
若输入序列的长度K＝529比特，则Z为26，若输入序列的长度K＝5000比特，则 Z为240。需要说明的是，此处仅为举例，并不以此为限制。
又例如，Kb的取值也可以根据K的取值变化，但不超过LDPC码的基矩阵中信息 比特列数。如，K大于第一门限时，Kb＝22；K小于或者等于第一门限时，Kb＝21。或 者，K大于第一门限时，Kb＝22；K小于或者等于第一门限，且K大于第二门限时，Kb＝21； K小于或者等于第二门限时，Kb＝20。需要说明的是，此处仅为举例说明，并不以此为 限制。
此外，基于上述任一实现方式的基础上，还可以对特定的信息长度K，例如，对 于104≤K≤512，Z可以根据系统定义的规则选取，K为其他长度仍根据上述任一实现 方式选取，如，满足Kb·Z0≥K的最小的Z0，其中Kb取值为22或者是根据门限值确 定。
一种设计中，104≤K≤512时，Z的选取如表4-1所示，其他长度根据上述任一 实现方式选取：
表4-1
K的取值范围 扩展因子Z
104-111 7
112-127 8
128-135 6
136-143 9
144-183 8
184-223 10
224-247 11
248-287 13
288-335 15
336-359 16
360-399 18
400-447 20
448-487 22
488-512 24
又一种可能的设计中，选择满足Kb·Z0≥K的最小的Z0，，其中104≤K≤512时， Kb的取值也可以根据K的取值变化，例如，如表4-2所示；K为其他长度时，根据上 述任一实现方式选取，如Kb＝22或者根据门限值确定：
表4-2
其中，扩展因子Z可以由通信装置根据输入序列的长度K来确定，也可以是由通 信装置从其他实体(如处理器)获得。
602部分，基于扩展因子和基矩阵获得LDPC矩阵。
基矩阵是前述各实施方式中例举的任一基矩阵，或者，相对于前述例举的任一基矩阵中至少一列进行补偿得到的补偿矩阵，或者相对于前述例举的任一基矩阵或补偿 矩阵而言行顺序发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的 基矩阵，其基图至少包括子矩阵A和子矩阵B。可选的还可以包括子矩阵C、子矩阵D 和子矩阵E，各部分可以参考前述各实施例中的描述，此处不再赘述。
在一种可能的实现方式中，根据扩展因子Z确定对应的基矩阵，并且根据扩展因子Z对该基矩阵进行置换得到LDPC矩阵。
在一种实现方式中，可以存储扩展因子与基矩阵的对应关系，601部分获得的扩展因子Z，确定对应的基矩阵。
例如，Z为26，a＝13，基矩阵可以包括矩阵30b-70中的第0至～4行以及第0 至26列，或者，基矩阵包括矩阵30b-70中的第0～至4行以及第0至26列中的部分 列，；进一步地，或者基矩阵还包括矩阵0至m行以及第0至n列，其中5≤m≤46,m 为整数，27≤n≤68,n为整数，或者，基矩阵包括矩阵30b-70的第0至m行以及第0 至n列，其中5≤m≤46,m为整数，27≤n≤68,n为整数30b-70的第5行至第45行中 的行，以及第27列至第67列中的列。根据扩展因子Z对该基矩阵进行置换得到LDPC 矩阵。
需要说明的是，这里仅仅是以Z＝26,a＝13,图3b-7所示的矩阵为例说明。此处仅为举例，本发明不限于此。可以理解，扩展因子不同，则基矩阵也有所不同。
一种可能的实现方式中，扩展因子与基矩阵的对应关系可以如表5所示，根据表 5确定扩展因子对应的基矩阵索引。一种可能的设计，PCM1可以是如图3b-1所示的 矩阵30b-10，或者如图3b-2所示的矩阵30b-11；PCM2可以是如图3b-3所示的矩阵 30b-20，或者如图3b-4所示的矩阵30b-21；PCM3可以是如图3b-5所示的矩阵 30b-30；PCM4可以是如图3b-6所示的矩阵30b-40；PCM5可以是如图3b-7所示的矩阵 30b-50；PCM6可以是如图3b-8所示的矩阵30b-60；PCM7可以是如图3b-9所示的矩 阵30b-70；PCM8可以是如图3b-8所示的矩阵30b-80。此处仅为举例，并不以此为限 制。
表5
一种可能的设计中，如表6所示，将表5中8个扩展因子集合设置集合索引：
表6
每个集合索引与一个PCM对应，例如1对应PCM1,2对应PCM2,3对应PCM3，…,8 对应PCM8，以此类推。
可选地，在一种可能的设计中，对于扩展因子Z，其基矩阵中第i行第j列元素Pi,j可以满足下述关系：
其中，Vi,j可以是扩展因子Z所在集合的基矩阵中第i行第j列的元素的偏移值， 或者是扩展因子Z所在集合中最大扩展因子的基矩阵的第i行第j列的非零元素的偏 移值。
例如，以Z为13为例，其基矩阵中第i行第j列的元素Pi,j满足
其中，Vi,j是PCM7，矩阵30b-70中第i行第j列的非零元素的偏移值。对于Z＝13 而言，需要将矩阵30b-70中第i行第j列的非零元素的偏移值Vi,j对Z＝13取模。
需要说明的是，此处仅为举例，本发明不限于此。
603部分，基于LDPC矩阵对输入序列进行编码/译码。
在一种实现方式中，编码的输入序列可以是信息比特序列。在又一种实现方式中，译码的输入序列可以是LDPC码的软值序列，可以参照图5中的相关描述。
在一种可能的实现方式中，编码的输入序列c＝{c0,c1,c2,...,cK-1}，输入序列c长度 为K，输入序列c经过编码后得到的输出序列d＝{d0,d1,d2,...,dN-1}，K为大于0的整数，K可以是扩展因子Z的整数倍。
其中输出序列d中包括输入序列c中的K0个比特以及校验序列w中的校验比特， K0为大于0，且小于或者等于K的整数，校验序列w的长度为N-K0，
其中，校验比特序列w和输入序列c满足公式(1)：
其中，cT＝[c0,c1,c2,...,cK-1]T，为输入序列中各比特组成的向量的转置向量，为校验序列中各比特组成的向量的转置向量,0T为列向量，其 中所有元素的值为0。
其中H为基于前述各实施例中例举的任一基图或基矩阵得到的LDPC矩阵，H的 基图大小为m行n列,可以是前述实施例中例举的任一基图，例如，基图30a。
在一种设计中，H的基图中包括p列内置打孔列，p为大于或者等于0的整数，p 列内置打孔列对应的信息比特不被输出，也输出序列中不包括p列内置打孔列对应的 信息比特，则K0＝K-p·Z，例如，p＝2，则K0＝K-2·Z，校验序列w的长度为N+2·Z-K。 若p列内置打孔列参与编码，则K0＝K，校验序列w的长度为N-K。
相应地，H可以为M行(N+p·Z)列或者M行N列，其基图大小m＝M/Z，
LDPC矩阵H的基图可以表示成[HBG HBG,EXT]，其中 表 示mc×nc大小的全零矩阵，表示nc×nc大小的单位矩阵。
在一种可能的设计中，为前述各实施例基图中子矩阵C，为前述各实施例中子矩阵E，则A，B和D分别为前述各实施例基图中子矩阵A、 B和D，则mc＝5，0≤nc≤41，HBG的行数小于或者等于46，且大于或者等于5，HBG的列 数等于27。
在又一种可能的设计中，由于第26列为一单列重列，且其中非零元素位于第5 行，因此也可以包括前述各实施例基图中第26列的前4行以及为前述各实施例 中子矩阵C中的前4行，也可以包括前述各实施例中基图子矩阵E以及第26列 的第5至第46行和子矩阵C的最后1行，则mc＝4，0≤nc≤42；HBG为前述各实施例基 图中子矩阵A、B和D组成的部分去掉最后一列构成的矩阵，HBG的行数小于或者等于 46，且大于或者等于5，HBG的列数等于26。可选地，如果需要进一步提高码率，HBG的 行数可以为4行，也就是第0至3行。
相应地，LDPC矩阵H可以表示成H＝[H1H2]。其中，
H1可以是将HBG中每个零元素替换成Z*Z大小的全零矩阵，每个非零元素替换成Z*Z大小的循环置换矩阵hi,j得到，其中循环置换矩阵hi,j是将Z*Z大小的单位矩阵循 环右移Pi,j得到的，有时也用I(Pi,j)表示。其中，i是行号，j是列号，一种可能的设 计中Pi,j＝mod(Vi,j,Z)，Vi,j是Z对应的扩展因子集合索引iLS所对应的基矩阵中第i行 第j列的非零元素。
H2可以是将HBG,EXT中每个零元素替换成Z*Z大小的全零矩阵，每个非零元素替换成Z*Z大小的单位矩阵得到。
编码器可以采用多种方式进行编码并输出，下面以前述实施例中例举的基图30a以及基矩阵30b-50为例进行说明，其中基图和基矩阵行数最大为46行，列数最大为 68列，包括2列内置打孔列，为了方便描述，在本发明中有时将行数最大且列数也最 大的基图称为完整基图，行数最大且列数也最大的基矩阵称为完整基矩阵。
方式一：
基于完整基图或者完整基矩阵编码，从而获取到尽可能多的校验比特。此时，m＝46， n＝68，也就是上述基图30a的第0至第45行以及第0至第67列，或者，基矩阵30b-50 中第0至第45行以及第0至第67列的偏移值。
相应地，对于LDPC矩阵H，M＝46·Z，如果输出序列包括内置打孔列对应的信息比特，则N＝68·Z，如果输出序列不包括除内置打孔列对应的2·Z个信息比特，则N＝66·Z。
可以在后续处理环节中从编码器产生的输出序列中确定需要发送的信息比特和校验比特。
方式二：
基于完整基图或者完整基矩阵的部分行、列编码。可以根据需要发送的码率，或者，信息比特和校验比特数等从完整基图或基矩阵中选择行、列编码。
例如，码率为8/9，m＝5，n＝27，也就是基于基图30a中第0至4行以及第0至 26列的部分编码，或者基于基矩阵30b-50中第0至4行以及第0至26列的偏移值编 码。
相应地，对于LDPC矩阵H，M＝5·Z，如果输出序列包括内置打孔列对应的信息比特，则N＝27·Z，如果输出序列不包括内置打孔列对应的信息比特，则N＝25·Z。
又例如，码率为1/3,m＝46，n＝68。
可见，这种方式下，H的基图或者基矩阵大小为，5≤m≤46，27≤n≤68，相应地 对于LDPC矩阵H,5·Z≤M≤46·Z，27·Z≤N≤68·Z。
一种可能的设计中，由于基图30a中第26列为单列重列，可以对核心矩阵中单 列重列进行打孔，使得核心矩阵相应减少1行和1列，从而m为4，n＝26，也就是基 于上述基图30a或者基矩阵30b-50中第0至3行以及第0至25列的部分编码。这种 方式可以获取到更高的码率。从而基图或基矩阵大小为，4≤m≤46，26≤n≤68，相应 地对于LDPC矩阵H,4·Z≤M≤46·Z，26·Z≤N≤68·Z。
由于译码是编码的逆过程，对LDPC矩阵H及其基图、基矩阵的描述可参见前述 编码方法。在进行译码时也可以基于完整基图或者完整基矩阵进行译码，或者，基于 完整基图或者完整基矩阵的部分行、列译码。
对输入序列进行编码/译码时，可以根据Z对基矩阵进行扩展得到的LDPC矩阵H。对基矩阵中每一非零元素Pi,j，确定Z*Z大小的循环置换矩阵hi,j，其中hi,j为单位矩阵 经过Pi,j次循环移位得到的循环置换矩阵，将hi,j替换非零元素Pi,j，将Z*Z大小的全零 矩阵替换基矩阵HB中的零元素，从而得到奇偶校验矩阵H。
在一种可能的实现方式中，LDPC码的基矩阵可以是保存在存储器中，通信装置 获取扩展因子Z对应的LDPC矩阵，从而对输入序列进行编码/译码。
在一种可能的实现方式中，由于LDPC码的基矩阵有多个，按照矩阵结构保存会 占用较大的存储空间，也可以将LDPC码的基图保存在存储器中，分别逐行或者逐列 保存各基矩阵中非零元素的偏移值，然后根据基图和扩展因子Z对应的基矩阵的偏移 值得到LDPC矩阵。
基图可以指示各基矩阵非零元素的位置，根据基图和扩展因子Z对应的基矩阵的偏移值得到LDPC矩阵也可以是根据各非零元素的位置及扩展因子Z对应的基矩阵的 偏移值得到LDPC矩阵。
在又一种可能的实现方式中，保存基图可以是保存其中非零元素的位置。非零元素的位置可以通过非零元素所在的行和列指示，例如每一行中非零元素所在的列的位 置，或者，每一列中非零元素所在的行的位置。在又一种可能的实现方式中，保存基 图也可以是保存其中零元素的位置，同样，也可以通过零元素所在的行和列指示。例 如每一行中零元素所在的列的位置，或者每一行中零元素所在的行的位置，则相应的 非零元素的位置可以通过排除零元素所在的位置得到。需要说明的是，此处仅为举例， 本发明并不限于此。
在一种可能的实现方式中，也可以按照表2-10,2-11,3-10至3-80以及3-90和 3-91的方式保存各基矩阵中非零元素的偏移值，作为LDPC矩阵的参数，其中表 2-10,2-11,3-10至3-80以及3-90和3-91中“行重”一列可选，也就是“行重”这列 可以可选的保存或者不保存。通过一行非零元素所在的列，获知这一行有多少个非零 元素，因此行重也就获知了。在一种可能的实现方式中，对于上述表2-10,2-11,3-10 至3-80以及3-90和3-91中的“非零元素所在的列”中的参数值，也可以不按照由 小到大的顺序排列，只要参数值索引到非零元素所在的列就行。此外，对于表 2-10,2-11,3-10至3-80以及3-90和3-91中的“非零元素偏移值”中的参数值，也 不一定按照列的顺序排列，只要“非零元素偏移值”中的参数值，与“非零元素所在 的列”中的参数值一一对应，通信装置可获知非零元素偏移值是对应哪行哪一列的非 零元素就性。例如：
在一种可能的实现方式中，可以参照图5中的相关描述，对LDPC矩阵的相关参 数保存。
在一种可能的实现方式中，保存LDPC矩阵的相关的参数时，也可以不保存图1 至图3a,3b-1至3b-10，或者表2-10,2-11,3-10至3-80以及3-90和3-91中所示矩 阵的所有行，可以根据基矩阵中包括的行保存表格中相应的行所指示的参数。例如， 可以保存上述实施例中所描述的LDPC矩阵的基矩阵所包括的行和列所构成的矩阵， 或者所述行和列所构成的矩阵所涉及的相关参数。
例如，如果基矩阵包括30b-10至30b-80以及3-90和3-91任一矩阵中的第0至4行以及第0至26列，则，可以保存所述第0至4行以及第0至26列所构成的矩阵， 和/或保存第0至4行以及第0至26列所构成的矩阵的相关参数，可以参照表3-10 至3-80以及3-90和3-91中所示的参数，以及上述部分描述。
如果基矩阵包括30b-10至30b-80以及3-90和3-91任一矩阵中第0至(m-1)行 以及第0至(n-1)列，其中5≤m≤46,m为整数，27≤n≤68,n为整数，则，可以保 存所述第0至(m-1)行以及第0至(n-1)列所构成的矩阵，和/或者保存所述第0至(m-1) 行以及第0至(n-1)列所构成的矩阵的相关参数，可以参照表3-10至3-80以及3-90 和3-91中所示的参数以及上述部分的描述。
在一种可能的实现方式中，可以对表3-10至3-80以及3-90和3-91任一表中至 少一个“非零元素所在的列”中位置s指示的大于或等于0的各偏移值增加或减少补 偿值Offsets。
在一种可能的实现方式中，可以对表3-10至3-80以及3-90和3-91任一表中“非 零元素偏移值”保存如前述实施例所述的变换后偏移值，如图9所示的偏移值。
在又一种设计中，LDPC矩阵的基图和LDPC矩阵的偏移值可以分别保存，LDPC矩 阵的偏移值信息可以通过表3-10至3-91中行号和非零元素偏移值来保存，LDPC的基 图可以采用多种形式保存，例如，如图3a所示基图30a的矩阵形式，或者表3-10至 表3-91中行号和非零元素所在的位置，或者，对于基图按照每一行或每一列的1和0 视为2进制数，采用10进制或者16进制数保存可以节省存储空间。以基图30a为例， 每行可以用4个16进制数保存前26列或者前27列非零元素的位置，例如第0行前 26列为11110110 01111101 10111111 00，则可以记为第0行非零元素的位置为0xF6， 0x7D,0xBF，0x00，也就是每8列组成一个16进制数，对于其中最后2列或3列，可 以通过填充0达到8位得到相应的16进制数，其他行以此类推，此处不再赘述。需 要说明的是，此处均只是举例，并不以此为限制。
以图1为例，确定出基矩阵HB后，可以先通过输入序列和基矩阵的第0至3行 以及第0至第25列，也就是Hcore-dual部分得到第22至25列对应的校验比特；再根据 输入序列和Hcore-dual对应的校验比特得到第26列，也就是单列重列对应的校验比特； 然后根据输入序列以及第22至26列对应的校验比特和子矩阵D对应的部分编码得到 子矩阵E部分对应的校验比特，从而完成编码。LDPC码的编码过程可以参考前述实现 方式描述，此处不再赘述。
在一种可能的实现方式中，LDPC矩阵H可以在编码前根据扩展因子Z对扩展因子进行展开，也就是根据偏移值替换相应的循环置换矩阵；
在又一种可能的实现方式中，在进行编码时根据被编码的比特对应的非零元素的位置，获取相应的偏移值，对该非零元素替换相应的循环置换矩阵并处理；
在又一种可能的实现方式中，LDPC矩阵H在使用过程中不直接展开，而根据偏移值计算等价矩阵行列间的连接关系对待输入序列中的比特进行处理；
在又一种可能的实现方法中，可以采用QSN方法编码，对每个待处理的非零元素，根据该非零元素的偏移值，将与其对应的待编码比特段做移位操作；之后，对所有做 过移位操作后的比特段直接进行编码运算。
在又一种可能的实现方式中，也可以保存LDPC矩阵H的生成矩阵G，则输入序列 c和输出序列d满足公式(2)：
d＝c·G (2)
若将LDPC矩阵H进行行列变换得到H’，其中H’右侧为单位矩阵I，左侧矩阵为P 则H’＝[P I],则其中生成矩阵G满足下述公式(3)：
G＝[I PT] (3)
需要说明的是，上述均为举例，本发明并不限于此。
可选地，在通信系统中，可采用上述方法编码后得到LDPC码。获得LDPC码后， 通信装置，还可以进行以下一个或多个操作：对LDPC码进行速率匹配；根据交织方 案对速率匹配后的LDPC码进行交织；根据调制方案对交织后的LDPC码进行调制得到 比特序列X；发送比特序列X。
译码是编码的逆过程，译码过程使用的基矩阵与编码过程使用的的基矩阵具有相同的特征。LDPC码的编码过程可以参考前述实现方式描述，此处不再赘述。在一种实 现方式中，在译码之前，通信装置还可以进行以下一个或多个操作：接收包含基于LDPC 编码的信号，对信号进行解调，解交织以及解速率匹配得到LDPC码的软值序列，对 LDPC码的软值序列进行译码。
本申请中涉及的保存，可以是指的保存在一个或者多个存储器中。所述一个或者多个存储器，可以是单独的设置，也可以是集成在编码器或者译码器，处理器、芯片、 通信装置、或者终端。所述一个或者多个存储器，也可以是一部分单独设置，一部分 集成在译码器、处理器、芯片、通信装置、或者终端中，存储器的类型可以是任意形 式的存储介质，本申请并不对此限定。
相应于图5，图6的给出的数据处理过程的设计，本发明实施例还提供了相应的 通信装置，所述通信装置包括用于执行图5或图6中每个部分相应的模块。所述模块 可以是软件，也可以是硬件，或者是软件和硬件结合。例如模块可以包括存储器，电 子设备，电子部件，逻辑电路等，或上述任一组合。图7给出了一种通信装置700的 结构示意图，装置700可用于实现上述方法实施例中描述的方法，可以参见上述方法 实施例中的说明。所述通信装置700可以是芯片，基站，终端或者其他网络设备。
所述通信装置700包括一个或多个处理器701。所述处理器701可以是通用处理 器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于 对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终 端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。
在一种可能的涉及中，如5，图6中的一个或者多个模块可能由一个或者多个处 理器来实现，或者一个或者多个处理器和存储器来实现。
在一种可能的设计中，所述通信装置700包括一个或多个所述处理器701，所述 一个或多个处理器701可实现上述编码/译码的功能，例如通信装置可以是编码器或 者译码器。在另一种可能的设计中，处理器701除了实现编码/译码功能，还可以实 现其他功能。
所述通信装置700基于LDPC矩阵对输入序列进行编码/译码；该LDPC矩阵的基 矩阵可以为前述示例中的任一基矩阵或者相对于前述例举的任一基矩阵而言行顺序 发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的基矩阵，或者是 基于前述例举的任一基矩阵截短或者打孔的基矩阵，或者是基于前述例举任一基矩阵 扩展后的矩阵。关于编码或者/译码的处理可以参见图5和图6相关部分的描述，在 此不再赘述。
可选的，在一种设计中，处理器701可以包括指令703(有时也可以称为代码或 程序)，所述指令可以在所述处理器上被运行，使得所述通信装置700执行上述实施 例中描述的方法。在又一种可能的设计中，通信装置700也可以包括电路，所述电路 可以实现前述实施例中的编码/译码功能。
可选的，在一种设计中，所述通信装置700中可以包括一个或多个存储器702， 其上存有指令704，所述指令可在所述处理器上被运行，使得所述通信装置700执行 上述方法实施例中描述的方法。
可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。所述处理器和存储器可以单独设置，也可以集成在一起。
可选的，上述实施例中所述的“保存”可以是保存存储器702中，也可以是保存 在其他的外设的存储器或者存储设备中。
例如，一个或多个存储702可以存储与上述列举的LDPC矩阵相关的参数，例如， 基矩阵相关的参数，例如偏移值，基图，基于基图扩展到矩阵、基矩阵中的各行，扩 展因子，基矩阵或者基于基矩阵扩展到矩阵等等。具体可以参见上述图5部分的相关 描述。
可选的，所述通信装置700还可以包括收发器705以及天线706。所述处理器701 可以称为处理单元，对通信装置(终端或者基站)进行控制。所述收发器505可以称 为收发单元、收发机、收发电路、或者收发器等，用于通过天线506实现通信装置的 收发功能.
可选的，所述通信装置700还可以包括用于产生传输块CRC的器件、用于码块分 割和CRC校验的器件、用于交织的交织器、用于速率匹配的器件、或者用于调制处理 的调制器等。可以通过一个或多个处理器701实现这些器件的功能。
可选的，所述通信装置700还可以包括，用于解调操作的解调器、用于解交织的 解交织器、用于解速率匹配的器件、或者用于码块级联和CRC校验的器件等等。可以 通过一个或多个处理器701实现这些器件的功能。
图8给出了一种通信系统800的示意图，通信系统800中包括通信设备80和通 信设备81，其中，信息数据在通信设备80和通信设备81之间接收和发送。通信设备 80和81可以是所述通信装装置700，或者通信设备备80和81分别包括通信装置700， 对信息数据进行接收和/或发送。在一个例子中，通信设备80可以为终端，相应的通 信设备81可以为基站；在另一个例子中，通信设备80为基站，相应的通信设备81 可以为终端。
本领域技术任何还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件，或 两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整 个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实 现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
本申请所描述的技术可通过各种方式来实现。例如，这些技术可以用硬件、软件或者硬件结合的方式来实现。对于硬件实现，用于在通信装置(例如，基站，终端、 网络实体、或芯片)处执行这些技术的处理单元，可以实现在一个或多个通用处理器、 数字信号处理器(DSP)、数字信号处理器件(DSPD)、专用集成电路(ASIC)、可编 程逻辑器件(PLD)、现场可编程门阵列(FPGA)、或其它可编程逻辑装置，离散门 或晶体管逻辑，离散硬件部件，或上述任何组合中。通用处理器可以为微处理器，可 选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理 器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理 器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM存储 器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式 的存储媒介。例如，存储器可以与处理器连接，以使得处理器可以从存储器中读取信 息，并可以向存储器存写信息。可选地，存储器还可以集成到处理器中。处理器和存 储器可以设置于ASIC中，ASIC可以设置于UE中。可选地，处理器和存储器也可以设 置于UE中的不同的部件中。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件程序实现时，可以 全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计 算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明 实施例所述的流程或功能。当使用软件程序实现时，也可以将上述功能存储在计算机 可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。所述计算机 可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指 令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机 可读存储介质传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质 包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算 机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、 EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于 携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何 其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用 同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波 之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、 双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定义中。 如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、 数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激 光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
需要说明的是，本申请中的“/”表示和/或，例如“编码/译码(编码和/或译码)， 是指的编码、或者译码、或者编码和译码。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均 应包含在本发明的保护范围之内。

Claims (20)

1.一种编码方法，其特征在于，所述方法包括：
使用低密度奇偶校验LDPC矩阵对输入序列进行编码；
所述LDPC矩阵是基于扩展因子Z和基矩阵得到的，所述基矩阵包括以下所示矩阵：30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80之一中的第0至4行以及第0至26列，或者，所述基矩阵包括以下所示矩阵：30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80之一中的第0至4行以及第0至26列中的部分列。
2.一种译码方法，其特征在于，所述方法包括：
使用低密度奇偶校验LDPC矩阵对输入序列进行译码；
所述LDPC矩阵是基于扩展因子Z和基矩阵得到的，所述基矩阵包括以下所示矩阵：30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80之一中的第0至4行以及第0至26列，或者，所述基矩阵包括以下所示矩阵：30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80之一中的第0至4行以及第0至26列中的部分列。
3.根据权利要求1或2所述的方法，其特征在于，所述基矩阵还包括以下所示矩阵30b-10、30b-11、30b-20、30b-21、30b-30、30b-40、30b-50、30b-60、30b-70和30b-80之一中的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述扩展因子Z＝a×2j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}，其中，
a＝2，所述基矩阵包括矩阵30b-10或30b-11中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-10或30b-11中的第0至4行以及第0至26列中的部分列；或者，
a＝3，所述基矩阵包括矩阵30b-20或30b-21中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-20或30b-21中的第0～4行以及第0至26列中的部分列；或者，
a＝5，所述基矩阵包括矩阵30b-30中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-30中的第0～4行以及第0至26列中的部分列；或者，
a＝7，所述基矩阵包括矩阵30b-40中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-40中的第0～4行以及第0至26列中的部分列；或者，
a＝9，所述基矩阵包括矩阵30b-50中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-50中的第0～4行以及第0至26列中的部分列；或者，
a＝11，所述基矩阵包括矩阵30b-60中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-60中的第0～4行以及第0至26列中的部分列；或者，
a＝13，所述基矩阵包括矩阵30b-70中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-70中的第0至4行以及第0至26列中的部分列；或者，
a＝15，所述基矩阵包括矩阵30b-80中的第0至4行以及第0至26列，或者，所述基矩阵包括矩阵30b-80中的第0至4行以及第0至26列中的部分列。
5.根据权利要求1至4任一项所述的方法所述的方法，其特征在于，
a＝2，所述基矩阵还包括矩阵30b-10或者30b-11的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝3，所述基矩阵还包括矩阵30b-20或者30b-21的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝5，所述基矩阵还包括矩阵30b-30的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝7，所述基矩阵还包括矩阵30b-40的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝9，所述基矩阵还包括矩阵30b-50的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝11，所述基矩阵还包括矩阵30b-60的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝13，所述基矩阵还包括矩阵30b-70的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68；或者，
a＝15，所述基矩阵还包括矩阵30b-80的第0行至第(m-1)行，以及第0列至第(n-1)列，其中5≤m≤46,27≤n≤68。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述LDPC矩阵是基于所述扩展因子Z，和对所述基矩阵进行补偿后的矩阵Hs得到的，其中，所述矩阵Hs是对所述基矩阵中至少一列s中大于或等于0的各偏移值增加或减少补偿值Offsets得到的，其中，所述补偿值Offsets为大于或等于0的整数，0≤s＜23。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述LDPC矩阵是基于所述扩展因子Z，和所述基矩阵或者基矩阵的补偿矩阵Hs经过行交换、或者列交换、或者行交换和列交换后的矩阵得到的。
8.一种编码方法，其特征在于，所述方法包括：
根据扩展因子Z和低密度奇偶校验LDPC矩阵的参数对输入序列进行编码；
其中，所述LDPC矩阵的参数包括表3-10、表3-11、表3-20、表3-21、表3-30、表3-40、表3-50、表3-60、表3-70以及表3-80之一中行号为0至4对应的参数。
9.一种译码方法，其特征在于，所述方法包括：
根据扩展因子Z和低密度奇偶校验LDPC矩阵的参数对输入序列进行译码；
其中，所述LDPC矩阵的参数包括表3-10、表3-11、表3-20、表3-21、表3-30、表3-40、表3-50、表3-60、表3-70以及表3-80之一中行号为0至4对应的参数。
10.根据权利要求8或9所述的方法，其特征在于，所述LDPC矩阵的参数还包括所述0至4之一中行号为5-45中的mD行对应的参数，其中0≤mD≤41。
11.根据权利要求8至10任一项所述的方法，其特征在于，所述扩展因子Z＝a×2j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}，其中，
a＝2，所述LDPC矩阵的参数包括表3-10或者3-11中行号为0至4行所对应的参数；或者，
a＝3，所述LDPC矩阵的参数包括表3-20或者3-21中行号为0至4行所对应的参数；或者，
a＝5，所述LDPC矩阵的参数包括表3-30中行号为0至4行所对应的参数；或者，
a＝7，所述LDPC矩阵的参数包括表3-40中行号为0至4行所对应的参数；或者，
a＝9，所述LDPC矩阵的参数包括表3-50中行号为0至4行所对应的参数；或者，
a＝11，所述LDPC矩阵的参数包括表3-60中行号为0至4行所对应的参数；或者，
a＝13，所述LDPC矩阵的参数包括表3-70中行号为0至4行所对应的参数；或者，
a＝15，所述LDPC矩阵的参数包括表3-80中行号为0至4行所对应的参数。
12.根据权利要求11所述的方法，其特征在于，
a＝2，所述LDPC矩阵的参数包括表3-10或者3-11的行号为5至45中的mD行所对应的参数；或者，
a＝3，所述LDPC矩阵的参数包括表3-20或者3-21的行号为5至45中的mD行所对应的参数；或者，
a＝5，所述LDPC矩阵的参数包括表3-30的行号为5至45中的mD行所对应的参数；或者，
a＝7，所述LDPC矩阵的参数包括表3-40的行号为5至45中的mD行所对应的参数；或者，
a＝9，所述LDPC矩阵的参数包括表3-50的行号为5至45中的mD行所对应的参数；或者，
a＝11，所述LDPC矩阵的参数包括表3-60的行号为5至45中的mD行所对应的参数；或者，
a＝13，所述LDPC矩阵的参数包括表3-70的行号为5至45中的mD行所对应的参数；或者，
a＝15，所述LDPC矩阵的参数包括表3-80的行号为5至45中的mD行所对应的参数。
13.根据权利要求8至12任一项所述的方法，其特征在于，所述根据扩展因子Z和低密度奇偶校验LDPC矩阵的参数对输入序列进行编码，包括：
根据扩展因子Z和对所述LDPC矩阵的参数进行补偿后的参数对输入序列进行编码；
所述对所述LDPC矩阵的参数进行补偿，包括：
对所述LDPC矩阵的参数中至少一个列位置s上的大于或等于0的各偏移值增加或减少补偿值Offsets得到的，其中，所述补偿值Offsets为大于或等于0的整数，0≤s＜23。
14.一种装置，用于执行如权利要求1至13项任一项所述的方法。
15.一种通信装置，其特征在于，所述通信装置包括处理器、存储器以及存储在存储器上并可在处理器上运行的指令，当所述指令被运行时，使得所述通信装置执行如权利要求1至13项任一项所述的方法。
16.一种终端，其特征在于，包括如权利要求14所述的装置或权利要求15所述的通信装置。
17.一种基站，其特征在于，包括如权利要求14所述的装置或权利要求15所述的通信装置。
18.一种通信系统，其特征在于包括如权利要求16所述的终端以及如权利要求17所述的基站。
19.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1至13任一项所述的方法。
20.一种计算机程序产品，当其在计算机上运行时，使得计算机执行权利要求1至13任一项所述的方法。
CN201710572348.1A 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备 Pending CN109150196A (zh)

Priority Applications (20)

Application Number Priority Date Filing Date Title
CN201810774593.5A CN108712174B9 (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201910753076.4A CN110677157B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
KR1020197026280A KR102194617B1 (ko) 2017-06-27 2018-03-29 정보 처리 방법, 장치 및 통신 디바이스
EP18823838.0A EP3582398B1 (en) 2017-06-27 2018-03-29 Quasi-cyclic ldpc codes based on a base matrix of dimension 5x27 and modulo lifting
AU2018290395A AU2018290395B2 (en) 2017-06-27 2018-03-29 Information processing method, apparatus, and communications device
ES18823838T ES2922630T3 (es) 2017-06-27 2018-03-29 Códigos LDPC cuasi cíclicos basados en una matriz base de dimensión 5x27 y módulo de elevación
EP22171707.7A EP4113848A1 (en) 2017-06-27 2018-03-29 Encoding and decoding of qc-ldpc codes based on a base matrix
BR112019020898-4A BR112019020898B1 (pt) 2017-06-27 2018-03-29 Método de codificação e decodificação, aparelho, terminal, estação base, sistema de comunicações e meio de armazenamento legível por computador
PCT/CN2018/081003 WO2019001046A1 (zh) 2017-06-27 2018-03-29 信息处理的方法、装置和通信设备
JP2019552550A JP6815537B2 (ja) 2017-06-27 2018-03-29 情報処理方法、機器、及び通信装置
MX2019012019A MX2019012019A (es) 2017-06-27 2018-03-29 Metodo de procesamiento de informacion, aparato y dispositivo de comunicacion.
CN201880043380.3A CN111052615A (zh) 2017-06-27 2018-03-29 信息处理的方法、装置和通信设备
RU2019131324A RU2769096C2 (ru) 2017-06-27 2018-03-29 Способ обработки информации, приспособление и устройство связи
BR112019026818-9A BR112019026818A2 (pt) 2017-06-27 2018-06-21 método de codificação, método de decodificação, aparelho, aparelho de comunicações, terminal, estação de base, mídia legível por computador e produto de programa de computador
PCT/CN2018/092197 WO2019001338A1 (zh) 2017-06-27 2018-06-21 信息处理的方法、装置和通信设备
US16/525,076 US10784893B2 (en) 2017-06-27 2019-07-29 Method and apparatus for low density parity check channel coding in wireless communication system
ZA2019/05739A ZA201905739B (en) 2017-06-27 2019-08-30 Information processing method, apparatus and communications device
US17/008,081 US11469776B2 (en) 2017-06-27 2020-08-31 Method and apparatus for low density parity check channel coding in wireless communication system
US17/888,198 US11770135B2 (en) 2017-06-27 2022-08-15 Method and apparatus for low density parity check channel coding in wireless communication system
US18/447,915 US20240056100A1 (en) 2017-06-27 2023-08-10 Method and apparatus for low density parity check channel coding in wireless communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017105026001 2017-06-27
CN201710502600 2017-06-27

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201810774593.5A Division CN108712174B9 (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201910753076.4A Division CN110677157B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备

Publications (1)

Publication Number Publication Date
CN109150196A true CN109150196A (zh) 2019-01-04

Family

ID=64807111

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710572348.1A Pending CN109150196A (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201910753076.4A Active CN110677157B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201880043380.3A Pending CN111052615A (zh) 2017-06-27 2018-03-29 信息处理的方法、装置和通信设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910753076.4A Active CN110677157B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201880043380.3A Pending CN111052615A (zh) 2017-06-27 2018-03-29 信息处理的方法、装置和通信设备

Country Status (11)

Country Link
US (4) US10784893B2 (zh)
EP (2) EP4113848A1 (zh)
JP (1) JP6815537B2 (zh)
KR (1) KR102194617B1 (zh)
CN (3) CN109150196A (zh)
AU (1) AU2018290395B2 (zh)
BR (2) BR112019020898B1 (zh)
ES (1) ES2922630T3 (zh)
MX (1) MX2019012019A (zh)
RU (1) RU2769096C2 (zh)
ZA (1) ZA201905739B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001872A (ko) * 2019-06-26 2021-01-06 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 매트릭스 변환 장치, 방법 및 데이터 처리 시스템

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879927B2 (en) * 2017-05-17 2020-12-29 Futurewei Technologies, Inc. Compact low density parity check (LDPC) base graph
CN109150196A (zh) * 2017-06-27 2019-01-04 华为技术有限公司 信息处理的方法、装置和通信设备
KR102395537B1 (ko) * 2017-08-18 2022-05-10 에스케이하이닉스 주식회사 H 행렬 생성 회로, 그것의 동작 방법 및 그것에 의해 생성된 h 행렬을 사용하는 에러 정정 회로
CN108052285B (zh) * 2017-12-12 2018-12-11 清华大学 一种自适应编码长度的时序数据存储的方法和装置
US11184888B2 (en) * 2018-09-25 2021-11-23 Qualcomm Incorporated Rate matching for a downlink transmission with multiple transmission configurations
CN111327330B (zh) * 2018-12-14 2022-04-08 深圳市中兴微电子技术有限公司 一种信息处理方法、设备及计算机存储介质
CN114946144B (zh) * 2020-01-21 2023-05-12 华为技术有限公司 低密度奇偶校验码编码方法和编码器
CN115529108A (zh) * 2021-06-25 2022-12-27 华为技术有限公司 数据传输方法及相关装置
KR20230037264A (ko) * 2021-09-09 2023-03-16 삼성전자주식회사 통신 시스템에서 신호 송수신 방법 및 장치
CN115118289B (zh) * 2022-08-29 2022-11-18 北京航空航天大学 一种基于gpu的5gldpc编码器的编码方法
CN117749315A (zh) * 2022-09-13 2024-03-22 华为技术有限公司 编码方法、译码方法、通信装置及计算机可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060156206A1 (en) * 2005-01-10 2006-07-13 Ba-Zhong Shen Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
US20090100311A1 (en) * 2006-04-29 2009-04-16 Timi Technologies Co., Ltd. Method of Constructing Low Density Parity Check Code, Method of Decoding the Same and Transmission System For the Same
CN101553989A (zh) * 2006-06-16 2009-10-07 Lg电子株式会社 使用低密度校验码矩阵的编/解码方法
CN103053116A (zh) * 2011-06-28 2013-04-17 华为技术有限公司 低密度奇偶校验码的编码方法和装置
CN104202057A (zh) * 2014-02-12 2014-12-10 中兴通讯股份有限公司 信息处理方法及装置
CN104836635A (zh) * 2014-02-11 2015-08-12 熵敏通讯公司 Ldpc码矩阵
MX2014012120A (es) * 2014-08-26 2016-02-25 Korea Electronics Telecomm Codificador de revision de paridad de baja densidad y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo.

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2457420C (en) 2002-07-03 2016-08-23 Hughes Electronics Corporation Bit labeling for amplitude phase shift constellation used with low density parity check (ldpc) codes
KR101280477B1 (ko) 2007-01-24 2013-07-01 퀄컴 인코포레이티드 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩
CN101431337A (zh) * 2007-11-09 2009-05-13 松下电器产业株式会社 提高编码并行度实现降低编码时延的方法
CN101272223B (zh) * 2008-04-30 2011-04-20 中兴通讯股份有限公司 一种低密度生成矩阵码的译码方法及装置
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
CN101834613B (zh) * 2009-03-09 2012-11-21 电信科学技术研究院 一种ldpc码的编码方法及编码器
CN102025441B (zh) * 2009-09-11 2013-07-31 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
US9077378B2 (en) * 2013-01-31 2015-07-07 Lsi Corporation Integrated-interleaved low density parity check (LDPC) codes
JP6542132B2 (ja) * 2013-02-13 2019-07-10 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高レート、高並列性、および低エラーフロアのために、疑似巡回構成を使用し、パンクチャするｌｄｐｃ設計
TWI540844B (zh) * 2013-03-27 2016-07-01 國立清華大學 雙重準循環低密度同位校驗碼
CN103731160B (zh) * 2014-01-09 2016-08-17 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
CN104868925B (zh) 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US20150381025A1 (en) 2014-06-25 2015-12-31 Mada Energie Llc Laes operating phase change materials
US9432055B2 (en) * 2014-06-26 2016-08-30 Sandisk Technologies Llc Encoder for quasi-cyclic low-density parity-check codes over subfields using fourier transform
CN104333390B (zh) * 2014-11-26 2019-08-06 西安烽火电子科技有限责任公司 一种ldpc码的校验矩阵的构造方法与编码方法
US20160173132A1 (en) * 2014-12-10 2016-06-16 Alcatel-Lucent Usa Inc. Construction of Structured LDPC Convolutional Codes
US20160218750A1 (en) * 2015-01-23 2016-07-28 Empire Technology Development Llc Parity check code encoder
CN104821831B (zh) 2015-03-24 2019-03-05 东南大学 一种适用于高码率qc-ldpc码的双循环构造方法
US10340953B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding low density parity check codes
CN106685586B (zh) * 2015-11-11 2020-02-14 华为技术有限公司 生成用于在信道中传输的低密度奇偶校验码的方法及设备
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10804933B2 (en) * 2016-09-30 2020-10-13 Lg Electronics Inc. QC LDPC code rate matching method and device therefor
CN106849958B (zh) * 2016-12-29 2020-10-27 上海华为技术有限公司 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统
JP6873262B2 (ja) * 2017-03-03 2021-05-19 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 高レートロングｌｄｐｃ符号
CN109120276B (zh) * 2017-05-05 2019-08-13 华为技术有限公司 信息处理的方法、通信装置
TWI702800B (zh) * 2017-05-05 2020-08-21 聯發科技股份有限公司 Ｑｃ－ｌｄｐｃ編碼方法、裝置及非暫時性電腦可讀介質
CN108712174B9 (zh) * 2017-06-27 2019-08-30 华为技术有限公司 信息处理的方法、装置和通信设备
CN109150196A (zh) * 2017-06-27 2019-01-04 华为技术有限公司 信息处理的方法、装置和通信设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060156206A1 (en) * 2005-01-10 2006-07-13 Ba-Zhong Shen Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
US20090100311A1 (en) * 2006-04-29 2009-04-16 Timi Technologies Co., Ltd. Method of Constructing Low Density Parity Check Code, Method of Decoding the Same and Transmission System For the Same
CN101553989A (zh) * 2006-06-16 2009-10-07 Lg电子株式会社 使用低密度校验码矩阵的编/解码方法
CN103053116A (zh) * 2011-06-28 2013-04-17 华为技术有限公司 低密度奇偶校验码的编码方法和装置
CN104836635A (zh) * 2014-02-11 2015-08-12 熵敏通讯公司 Ldpc码矩阵
CN104202057A (zh) * 2014-02-12 2014-12-10 中兴通讯股份有限公司 信息处理方法及装置
MX2014012120A (es) * 2014-08-26 2016-02-25 Korea Electronics Telecomm Codificador de revision de paridad de baja densidad y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo.

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAMSUNG: "R1-1710744 "LDPC Code for BG#1"", 3GPP TSG_RAN\\WG1_RL1, no. 1, pages 1 - 3 *
ZTE, CATT, RITT, HUAWEI: "R1-051360 "Comparison of structured vector LDPC Codes and 3GPP Turbo codes"", 3GPP TSG_RAN\\WG1_RL1, no. 1, pages 1 - 4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001872A (ko) * 2019-06-26 2021-01-06 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 매트릭스 변환 장치, 방법 및 데이터 처리 시스템
KR102306252B1 (ko) 2019-06-26 2021-09-28 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 매트릭스 변환 장치, 방법 및 데이터 처리 시스템
US11520563B2 (en) 2019-06-26 2022-12-06 Beijing Baidu Netcom Science And Technology Co., Ltd. Apparatus and method for transforming matrix, and data processing system

Also Published As

Publication number Publication date
RU2019131324A3 (zh) 2021-08-05
US11469776B2 (en) 2022-10-11
CN110677157A (zh) 2020-01-10
US20200403636A1 (en) 2020-12-24
JP2020516147A (ja) 2020-05-28
US20230059125A1 (en) 2023-02-23
CN111052615A (zh) 2020-04-21
JP6815537B2 (ja) 2021-01-20
EP3582398B1 (en) 2022-06-15
ZA201905739B (en) 2021-07-28
BR112019020898A2 (pt) 2020-04-28
KR102194617B1 (ko) 2020-12-24
RU2019131324A (ru) 2021-04-05
MX2019012019A (es) 2019-11-11
BR112019026818A2 (pt) 2020-06-30
RU2769096C2 (ru) 2022-03-28
EP3582398A1 (en) 2019-12-18
CN110677157B (zh) 2023-02-07
AU2018290395B2 (en) 2020-05-21
ES2922630T3 (es) 2022-09-19
US10784893B2 (en) 2020-09-22
KR20190112129A (ko) 2019-10-02
US20240056100A1 (en) 2024-02-15
AU2018290395A1 (en) 2019-09-19
US20190349006A1 (en) 2019-11-14
EP3582398A4 (en) 2020-08-12
US11770135B2 (en) 2023-09-26
EP4113848A1 (en) 2023-01-04
BR112019020898B1 (pt) 2022-02-15

Similar Documents

Publication Publication Date Title
CN109150196A (zh) 信息处理的方法、装置和通信设备
CN109327225B (zh) 信息处理的方法、装置和通信设备
CN109120276B (zh) 信息处理的方法、通信装置
CN111416625B (zh) 信息处理的方法和通信装置
CN109391360A (zh) 数据编码方法及装置
CN108712174B (zh) 信息处理的方法、装置和通信设备
CN109150194A (zh) 信息处理的方法、装置和通信设备
CN109150193A (zh) 信息处理的方法、装置和通信设备
CN108574491A (zh) 数据处理方法、数据处理装置和通信设备
WO2018201597A1 (zh) 信息处理的方法、通信装置
CN109067407B (zh) 信息处理的方法、装置和通信设备
WO2018201609A1 (zh) 信息处理的方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination