RU2019131324A - Способ обработки информации, приспособление и устройство связи - Google Patents
Способ обработки информации, приспособление и устройство связи Download PDFInfo
- Publication number
- RU2019131324A RU2019131324A RU2019131324A RU2019131324A RU2019131324A RU 2019131324 A RU2019131324 A RU 2019131324A RU 2019131324 A RU2019131324 A RU 2019131324A RU 2019131324 A RU2019131324 A RU 2019131324A RU 2019131324 A RU2019131324 A RU 2019131324A
- Authority
- RU
- Russia
- Prior art keywords
- matrix
- sequence
- equal
- elements
- base
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0076—Distributed coding, e.g. network coding, involving channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
Claims (258)
1. Способ кодирования, содержащий
кодирование входной последовательности c на основании LDPC матрицы H кода с низкой плотностью проверок на четность для получения кодированной последовательности, в котором входная последовательность содержит К битов, в котором
базовая матрица LDPC матрицы H содержит m строк и n столбцов и m и n являются целыми числами и 5≤m≤46 и n является целым числом 27≤n≤68, и базовая матрица содержит множество ненулевых элементов (i, j), в котором i является индексом строки, j является индексом столбца, 0≤i<m, 0≤j<n, каждый ненулевой элемент (i, j) соответствует матрицей круговой перестановки размера Z × Z, и матрица круговой перестановки равна матрице, полученной путем кругового смещения единичной матрицы размера Z × Z вправо Pi,j раз, в котором Pi,j = mod (Vi j, Z), Z является коэффициентом поднятия, и каждый из ненулевых элементов (i, j) и соответствующий Vi,j имеет следующий вид:
i = 0, j = 0, 1, 2, 3, 5, 6, 9, 10, 11, 12, 13, 15, 16, 18, 19, 20, 21, 22, 23 и Vi,j равен соответственно 211, 198, 188, 186, 219, 4, 29, 144, 116, 216, 115, 233, 144, 95, 216, 73, 261, 1, 0;
i = 1, j = 0, 2, 3, 4, 5, 7, 8, 9, 11, 12, 14, 15, 16, 17, 19, 21, 22, 23, 24 и Vi,j равен соответственно 179, 162, 223, 256, 160, 76, 202, 117, 109, 15, 72, 152, 158, 147, 156, 119, 0, 0;
i = 2, j = 0, 1, 2, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15, 17, 18, 19, 20, 24, 25 и Vi,j равен соответственно 258, 167, 220, 133, 243, 202, 218, 63, 0, 3, 74, 229, 0, 216, 269, 200, 234, 0, 0;
i = 3, j = 0, 1, 3, 4, 6, 7, 8, 10, 11, 12, 13, 14, 16, 17, 18, 20, 21, 22, 25 и Vi,j равен соответственно 187, 145, 166, 108, 82, 132, 197, 41, 162, 57, 36, 115, 242, 165, 0, 113, 108, 1, 0; и
i = 4, j = 0, 1, 26, Vi,j равен и составляет соответственно 246, 235, 0.
2. Способ по п. 1,
в котором входная последовательность является c = {c0, c1, c2,…cK-1}, кодированная
последовательность является d = {d0, d1, d2,…, dN-1}, в котором K и N оба являются положительными целыми числами, и N=66⋅Z.
3. Способ по п. 2, в котором кодированная последовательность d содержит биты K0 из входной последовательности c и N - K0 биты четности в последовательности w = {w0, w1, w2,…, wN-K0-1} четности, в котором K0 представляет собой целое число больше 0 и меньше или равно K,
в котором последовательность w четности и входная последовательность c удовлетворяют
в котором cT = [c0, c1, c2,…, cK-1]T, wT = [w0, w1, w2,…, wN-K0-1]Т, 0T является вектором столбца и значения всех элементов 0T равны 0.
4. Способ по п. 3, в котором K0= K-2⋅Z.
5. Способ по п. 1, в котором базовая матрица Н дополнительно содержит следующие ненулевые элементы (i, j), и соответствующие значения Vi,j ненулевых элементов (i, j) имеют следующий вид
i = 5, j = 0, 1, 3, 12, 16, 21, 22, 27 и Vi,j составляет соответственно 261, 181, 72, 283, 254, 79, 144, 0;
i = 6, j = 0, 6, 10, 11, 13, 17, 18, 20, 28 и Vi,j составляет соответственно 80, 144, 169, 90, 59, 177, 151, 108, 0;
i = 7, j = 0, 1, 4, 7, 8, 14, 29 и Vi,j составляет соответственно 169, 189, 154, 184, 104, 164, 0;
i = 8, j = 0, 1, 3, 12, 16, 19, 21, 22, 24, 30 и Vi,j составляет соответственно 54, 0, 252, 41, 98, 46, 15, 230, 54, 0;
i = 9, j = 0, 1, 10, 11, 13, 17, 18, 20, 31 и Vi,j составляет соответственно 162, 159, 93, 134, 45, 132, 76, 209, 0;
i = 10, j = 1, 2, 4, 7, 8, 14, 32 и Vi,j составляет соответственно 178, 1, 28, 267, 234, 201, 0;
i = 11, j = 0, 1, 12, 16, 21, 22, 23, 33 и Vi,j составляет соответственно 55, 23, 274, 181, 273, 39, 26, 0;
i = 12, j = 0, 1, 10, 11, 13, 18, 34 и Vi,j составляет соответственно 225, 162, 244, 151, 238, 243, 0;
i = 13, j = 0, 3, 7, 20, 23, 35 и Vi,j составляет соответственно 231, 0, 216, 47, 36, 0;
i = 14, j = 0, 12, 15, 16, 17, 21, 36 и Vi,j составляет 0, 186, 253, 16, 0, 79, 0;
i = 15, j = 0, 1, 10, 13, 18, 25, 37 и Vi,j составляет соответственно 170, 0, 183, 108, 68, 64, 0;
i = 16, j = 1, 3, 11, 20, 22, 38 и Vi,j составляет соответственно 270, 13, 99, 54, 0, 0;
i = 17, j = 0, 14, 16, 17, 21, 39 и Vi,j составляет соответственно 153, 137, 0, 0, 162, 0;
i = 18, j = 1, 12, 13, 18, 19, 40 и Vi,j составляет соответственно 161, 151, 0, 241, 144, 0;
i = 19, j = 0, 1, 7, 8, 10, 41 и Vi,j составляет 0, 0, 118, 144, 0, 0;
i = 20, j = 0, 3, 9, 11, 22, 42 и Vi,j составляет соответственно 265, 81, 90, 144, 228, 0;
i = 21, j = 1, 5, 16, 20, 21, 43 и Vi,j составляет соответственно 64, 46, 266, 9, 18, 0;
i = 22, j = 0, 12, 13, 17, 44 и Vi,j составляет соответственно 72, 189, 72, 257, 0;
i = 23, j = 1, 2, 10, 18, 45 и Vi,j составляет соответственно 180, 0, 0, 165, 0;
i = 24, j = 0, 3, 4, 11, 22, 46 и Vi,j составляет соответственно 236, 199, 0, 266, 0, 0;
i = 25, j = 1, 6, 7, 14, 47 и Vi,j составляет соответственно 205, 0, 0, 183, 0;
i = 26, j = 0, 2, 4, 15, 48 и Vi,j составляет 0, 0, 0, 277, 0;
i = 27, j = 1, 6, 8, 49 и Vi,j составляет соответственно 45, 36, 72, 0;
i = 28, j = 0, 4, 19, 21, 50 и Vi,j составляет соответственно 275, 0, 155, 62, 0;
i = 29, j = 1, 14, 18, 25, 51 и Vi,j составляет 0, 180, 0, 42, 0;
i = 30, j = 0, 10, 13, 24, 52 и Vi,j составляет 0, 90, 252, 173, 0;
i = 31, j = 1, 7, 22, 25, 53 и Vi,j составляет соответственно 144, 144, 166, 19, 0;
i = 32, j = 0, 12, 14, 24, 54 и Vi,j составляет 0, 211, 36, 162, 0;
i = 33, j = 1, 2, 11, 21, 55 и Vi,j составляет 0, 0, 76, 18, 0;
i = 34, j = 0, 7, 15, 17, 56 и Vi,j составляет соответственно 197, 0, 108, 0, 0;
i = 35, j = 1, 6, 12, 22, 57 и Vi,j составляет соответственно 199, 278, 0, 205, 0;
i = 36, j = 0, 14, 15, 18, 58 и Vi,j составляет соответственно 216, 16, 0, 0, 0;
i = 37, j = 1, 13, 23, 59 и Vi,j составляет соответственно 72, 144, 0, 0;
i = 38, j = 0, 9, 10, 12, 60 и Vi,j составляет соответственно 190, 0, 0, 0, 0;
i = 39, j = 1, 3, 7, 19, 61 и Vi,j составляет соответственно 153, 0, 165, 117, 0;
i = 40, j = 0, 8, 17, 62 и Vi,j составляет соответственно 216, 144, 2, 0;
i = 41, j = 1, 3, 9, 18, 63 и Vi,j составляет 0, 0, 0, 183, 0;
i = 42, j = 0, 4, 24, 64 и Vi,j составляет соответственно 27, 0, 35, 0;
i = 43, j = 1, 16, 18, 25, 65 и Vi,j составляет соответственно 52, 243, 0, 270, 0;
i = 44, j = 0, 7, 9, 22, 66 и Vi,j составляет соответственно 18, 0, 0, 57, 0; и
i = 45, j = 1, 6, 10, 67 и Vi,j составляет соответственно 168, 0, 144, 0.
6. Способ по п. 1, в котором Z является одним из 9, 18, 36, 72, 144 и 288.
7. Способ по п. 1, в котором в базовой матрице элементы, которые не являются ненулевыми элементами, являются нулевыми элементами;
в котором каждый нулевой элемент соответствует полностью нулевой матрице размером Z * Z в LDPC матрице Н.
8. Способ по п. 1, в котором кодирование входной последовательности c на основании LDPC матрицы H содержит
кодирование входной последовательности c на основании преобразованной матрицы;
в котором базовую матрицу преобразованной матрицы получают путем выполнения преобразования строки, или преобразования столбца, или преобразования строки и преобразования столбца в базовой матрице LDPC матрицы H.
9. Способ декодирования, содержащий
декодирование последовательности мягких значений на основании LDPC матрицы H кода с низкой плотностью проверок на четность для получения информационной последовательности, в котором
базовая матрица H содержит m строк и n столбцов и m и n являются целыми числами и 5≤m≤46 и n является целым числом 27≤ n≤68, и базовая матрица содержит множество ненулевых элементов (i, j), в котором i является индексом строки, j является индексом столбца, 0≤i<m, 0≤j<n, каждый ненулевой элемент (i, j) соответствует матрицей круговой перестановки размера Z × Z, и матрица круговой перестановки равна матрице, полученной путем кругового смещения единичной матрицы размера Z × Z вправо Pi,j раз, в котором Pi,j = mod (Vi j, Z), Z является коэффициентом поднятия, и каждый из ненулевых элементов (i, j) и соответствующий Vi,j имеет следующий вид:
i = 0, j = 0, 1, 2, 3, 5, 6, 9, 10, 11, 12, 13, 15, 16, 18, 19, 20, 21, 22, 23 и Vi,j, равно соответственно 211, 198, 188, 186, 219, 4, 29, 144, 116, 216, 115, 233, 144, 95, 216, 73, 261, 1, 0;
i = 1, j = 0, 2, 3, 4, 5, 7, 8, 9, 11, 12, 14, 15, 16, 17, 19, 21, 22, 23, 24 и Vi,j, равно соответственно 179, 162, 223, 256, 160, 76, 202, 117, 109, 15, 72, 152, 158, 147, 156, 119, 0, 0;
i = 2, j = 0, 1, 2, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15, 17, 18, 19, 20, 24, 25 и Vi,j, равно соответственно 258, 167, 220, 133, 243, 202, 218, 63, 0, 3, 74, 229, 0, 216, 269, 200, 234, 0, 0;
i = 3, j = 0, 1, 3, 4, 6, 7, 8, 10, 11, 12, 13, 14, 16, 17, 18, 20, 21, 22, 25 и Vi,j, равно соответственно 187, 145, 166, 108, 82, 132, 197, 41, 162, 57, 36, 115, 242, 165, 0, 113, 108, 1, 0; и
i = 4, j = 0, 1, 26 и Vi,j, равно соответственно 246, 235, 0.
10. Способ по п. 9, в котором базовая матрица Н дополнительно содержит следующие ненулевые элементы (i, j), и соответствующие значения Vi,j, ненулевых элементов (i, j) имеют следующий вид:
i = 5, j = 0, 1, 3, 12, 16, 21, 22, 27 и Vi,j, равно соответственно 261, 181, 72, 283, 254, 79, 144, 0;
i = 6, j = 0, 6, 10, 11, 13, 17, 18, 20, 28 и Vi,j, равно соответственно 80, 144, 169, 90, 59, 177, 151, 108, 0;
i = 7, j = 0, 1, 4, 7, 8, 14, 29 и Vi,j, равно соответственно 169, 189, 154, 184, 104, 164, 0;
i = 8, j = 0, 1, 3, 12, 16, 19, 21, 22, 24, 30 и Vi,j, равно соответственно 54, 0, 252, 41, 98, 46, 15, 230, 54, 0;
i = 9, j = 0, 1, 10, 11, 13, 17, 18, 20, 31 и Vi,j, равно соответственно 162, 159, 93, 134, 45, 132, 76, 209, 0;
i = 10, j = 1, 2, 4, 7, 8, 14, 32 и Vi,j, равно соответственно 178, 1, 28, 267, 234, 201, 0;
i = 11, j = 0, 1, 12, 16, 21, 22, 23, 33 и Vi,j, равно соответственно 55, 23, 274, 181, 273, 39, 26, 0;
i = 12, j = 0, 1, 10, 11, 13, 18, 34 и Vi,j, равно соответственно 225, 162, 244, 151, 238, 243, 0;
i = 13, j = 0, 3, 7, 20, 23, 35 и Vi,j, равно соответственно 231, 0, 216, 47, 36, 0;
i = 14, j = 0, 12, 15, 16, 17, 21, 36 и Vi,j, равно 0, 186, 253, 16, 0, 79, 0;
i = 15, j = 0, 1, 10, 13, 18, 25, 37 и Vi,j, равно соответственно 170, 0, 183, 108, 68, 64, 0;
i = 16, j = 1, 3, 11, 20, 22, 38 и Vi,j, равно соответственно 270, 13, 99, 54, 0, 0;
i = 17, j = 0, 14, 16, 17, 21, 39 и Vi,j, равно соответственно 153, 137, 0, 0, 162, 0;
i = 18, j = 1, 12, 13, 18, 19, 40 и Vi,j, равно соответственно 161, 151, 0, 241, 144, 0;
i = 19, j = 0, 1, 7, 8, 10, 41 и Vi,j, равно 0, 0, 118, 144, 0, 0;
i = 20, j = 0, 3, 9, 11, 22, 42 и Vi,j, равно соответственно 265, 81, 90, 144, 228, 0;
i = 21, j = 1, 5, 16, 20, 21, 43 и Vi,j, равно соответственно 64, 46, 266, 9, 18, 0;
i = 22, j = 0, 12, 13, 17, 44 и Vi,j, равно соответственно 72, 189, 72, 257, 0;
i = 23, j = 1, 2, 10, 18, 45 и Vi,j, равно соответственно 180, 0, 0, 165, 0;
i = 24, j = 0, 3, 4, 11, 22, 46 и Vi,j, равно соответственно 236, 199, 0, 266, 0, 0;
i = 25, j = 1, 6, 7, 14, 47 и Vi,j, равно соответственно 205, 0, 0, 183, 0;
i = 26, j = 0, 2, 4, 15, 48 и Vi,j, равно 0, 0, 0, 277, 0;
i = 27, j = 1, 6, 8, 49 и Vi,j, равно соответственно 45, 36, 72, 0;
i = 28, j = 0, 4, 19, 21, 50 и Vi,j, равно соответственно 275, 0, 155, 62, 0;
i = 29, j = 1, 14, 18, 25, 51 и Vi,j, равно 0, 180, 0, 42, 0;
i = 30, j = 0, 10, 13, 24, 52 и Vi,j, равно 0, 90, 252, 173, 0;
i = 31, j = 1, 7, 22, 25, 53 и Vi,j, равно соответственно 144, 144, 166, 19, 0;
i = 32, j = 0, 12, 14, 24, 54 и Vi,j, равно 0, 211, 36, 162, 0;
i = 33, j = 1, 2, 11, 21, 55 и Vi,j, равно 0, 0, 76, 18, 0;
i = 34, j = 0, 7, 15, 17, 56 и Vi,j, равно соответственно 197, 0, 108, 0, 0;
i = 35, j = 1, 6, 12, 22, 57 и Vi,j, равно соответственно 199, 278, 0, 205, 0;
i = 36, j = 0, 14, 15, 18, 58 и Vi,j, равно соответственно 216, 16, 0, 0, 0;
i = 37, j = 1, 13, 23, 59 и Vi,j, равно соответственно 72, 144, 0, 0;
i = 38, j = 0, 9, 10, 12, 60 и Vi,j, равно соответственно 190, 0, 0, 0, 0;
i = 39, j = 1, 3, 7, 19, 61 и Vi,j, равно соответственно 153, 0, 165, 117, 0;
i = 40, j = 0, 8, 17, 62 и Vi,j, равно соответственно 216, 144, 2, 0;
i = 41, j = 1, 3, 9, 18, 63 и Vi,j, равно 0, 0, 0, 183, 0;
i = 42, j = 0, 4, 24, 64 и Vi,j, равно соответственно 27, 0, 35, 0;
i = 43, j = 1, 16, 18, 25, 65 и Vi,j, равно соответственно 52, 243, 0, 270, 0;
i = 44, j = 0, 7, 9, 22, 66 и Vi,j, равно соответственно 18, 0, 0, 57, 0; а также
i = 45, j = 1, 6, 10, 67 и Vi,j, равно соответственно 168, 0, 144, 0.
11. Способ по п. 9, в котором Z является одним из 9, 18, 36, 72, 144 и 288.
12. Способ по п. 9, в котором в базовой матрице элементы, которые не являются ненулевыми элементами, являются нулевыми элементами;
в котором каждый нулевой элемент соответствует полностью нулевой матрице размером Z * Z в LDPC матрице Н.
13. Способ по п. 9, в котором декодирование последовательности мягких значений на основе LDPC матрицы H содержит
декодирование последовательности мягких значений на основании преобразованной матрицы;
в котором базовую матрицу преобразованной матрицы получают путем выполнения преобразования строки, или преобразования столбца, или преобразования строки и преобразования столбца в базовой матрице LDPC матрицы H.
14. Устройство, содержащее кодер и блок определения, в котором
блок определения выполнен с возможностью определять коэффициент Z поднятия;
и кодер выполнен с возможностью кодировать входную последовательность на основании LDPC матрицы H кода с низкой плотностью проверок на четность для получения LDPC кодового слова, в котором базовая матрица H содержит m строк и n столбцов и m и n являются целыми числами и 5≤m≤46 и n является целым числом 27≤n≤68, и базовая матрица содержит множество ненулевых элементов (i, j), в котором i является индексом строки, j является индексом столбца, 0≤i<m, 0≤j<n, каждый ненулевой элемент (i, j) соответствует матрицей круговой перестановки размера Z × Z, и матрица круговой перестановки равна матрице, полученной путем кругового смещения единичной матрицы размера Z × Z вправо Pi,j раз, в котором Pi,j = mod (Vi j, Z), Z является коэффициентом поднятия, и каждый из ненулевых элементов (i, j) и соответствующий Vi,j имеет следующий вид:
i = 0, j = 0, 1, 2, 3, 5, 6, 9, 10, 11, 12, 13, 15, 16, 18, 19, 20, 21, 22, 23 и Vi,j равно соответственно 211, 198, 188, 186, 219, 4, 29, 144, 116, 216, 115, 233, 144, 95, 216, 73, 261, 1, 0;
i = 1, j = 0, 2, 3, 4, 5, 7, 8, 9, 11, 12, 14, 15, 16, 17, 19, 21, 22, 23, 24 и Vi,j равно соответственно 179, 162, 223, 256, 160, 76, 202, 117, 109, 15, 72, 152, 158, 147, 156, 119, 0, 0, 0;
i = 2, j = 0, 1, 2, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15, 17, 18, 19, 20, 24, 25 и Vi,j равно соответственно 258, 167, 220, 133, 243, 202, 218, 63, 0, 3, 74, 229, 0, 216, 269, 200, 234, 0, 0;
i = 3, j = 0, 1, 3, 4, 6, 7, 8, 10, 11, 12, 13, 14, 16, 17, 18, 20, 21, 22, 25 и Vi,j равно соответственно 187, 145 , 166, 108, 82, 132, 197, 41, 162, 57, 36, 115, 242, 165, 0, 113, 108, 1, 0; и
i = 4, j = 0, 1, 26 и Vi,j равно соответственно 246, 235, 0.
15. Устройство по п. 14, в котором
входная последовательность является c = {c0, c1, c2,…cK-1}, кодированная
последовательность является d = {d0, d1, d2,…, dN-1}, в котором K и N, оба, являются положительными целыми числами, и N=66⋅Z.
16. Устройство по п. 14, в котором кодированная последовательность d содержит K0 биты во входной последовательности c и N - K0 биты четности в последовательности w = {w0 , w1, w2,…, wN-K0-1} четности, в котором K0 представляет собой целое число биты четности в последовательности w четности, в котором K0 представляет собой целое число, и 0<K0≤K;
и последовательность w четности и входная последовательность c удовлетворяют
в котором cT= [c0, c1, c2,…, cK-1]T , wT = [w0 , w1, w2,…, wN-K0-1]T , 0T является вектором столбца, и значения всех элементов 0T равны 0.
17. Устройство по п. 12, в котором K0=K-2⋅Z.
18. Устройство по п. 14, в котором базовая матрица Н дополнительно содержит следующие ненулевые элементы (i, j), и соответствующие значения Vi,j ненулевых элементов (i, j) представляют собой следующее:
i = 5, j = 0, 1, 3, 12, 16, 21, 22, 27 и Vi,j составляет соответственно 261, 181, 72, 283, 254, 79, 144, 0;
i = 6, j = 0, 6, 10, 11, 13, 17, 18, 20, 28 и Vi,j составляет соответственно 80, 144, 169, 90, 59, 177, 151, 108, 0;
i = 7, j = 0, 1, 4, 7, 8, 14, 29 и Vi,j составляет соответственно 169, 189, 154, 184, 104, 164, 0;
i = 8, j = 0, 1, 3, 12, 16, 19, 21, 22, 24, 30 и Vi,j составляет соответственно 54, 0, 252, 41, 98, 46, 15, 230, 54, 0;
i = 9, j = 0, 1, 10, 11, 13, 17, 18, 20, 31 и Vi,j составляет соответственно 162, 159, 93, 134, 45, 132, 76, 209, 0;
i = 10, j = 1, 2, 4, 7, 8, 14, 32 и Vi,j составляет соответственно 178, 1, 28, 267, 234, 201, 0;
i = 11, j = 0, 1, 12, 16, 21, 22, 23, 33 и Vi,j составляет соответственно 55, 23, 274, 181, 273, 39, 26, 0;
i = 12, j = 0, 1, 10, 11, 13, 18, 34 и Vi,j составляет соответственно 225, 162, 244, 151, 238, 243, 0;
i = 13, j = 0, 3, 7, 20, 23, 35 и Vi,j составляет соответственно 231, 0, 216, 47, 36, 0;
i = 14, j = 0, 12, 15, 16, 17, 21, 36 и Vi,j составляет 0, 186, 253, 16, 0, 79, 0;
i = 15, j = 0, 1, 10, 13, 18, 25, 37 и Vi,j составляет соответственно 170, 0, 183, 108, 68, 64, 0;
i = 16, j = 1, 3, 11, 20, 22, 38 и Vi,j составляет соответственно 270, 13, 99, 54, 0, 0;
i = 17, j = 0, 14, 16, 17, 21, 39 и Vi,j составляет соответственно 153, 137, 0, 0, 162, 0;
i = 18, j = 1, 12, 13, 18, 19, 40 и Vi,j составляет соответственно 161, 151, 0, 241, 144, 0;
i = 19, j = 0, 1, 7, 8, 10, 41 и Vi,j составляет 0, 0, 118, 144, 0, 0;
i = 20, j = 0, 3, 9, 11, 22, 42 и Vi,j составляет соответственно 265, 81, 90, 144, 228, 0;
i = 21, j = 1, 5, 16, 20, 21, 43 и Vi,j составляет соответственно 64, 46, 266, 9, 18, 0;
i = 22, j = 0, 12, 13, 17, 44 и Vi,j составляет соответственно 72, 189, 72, 257, 0;
i = 23, j = 1, 2, 10, 18, 45 и Vi,j составляет соответственно 180, 0, 0, 165, 0;
i = 24, j = 0, 3, 4, 11, 22, 46 и Vi,j составляет соответственно 236, 199, 0, 266, 0, 0;
i = 25, j = 1, 6, 7, 14, 47 и Vi,j составляет соответственно 205, 0, 0, 183, 0;
i = 26, j = 0, 2, 4, 15, 48 и Vi,j составляет 0, 0, 0, 277, 0;
i = 27, j = 1, 6, 8, 49 и Vi,j составляет соответственно 45, 36, 72, 0;
i = 28, j = 0, 4, 19, 21, 50 и Vi,j составляет соответственно 275, 0, 155, 62, 0;
i = 29, j = 1, 14, 18, 25, 51 и Vi,j составляет 0, 180, 0, 42, 0;
i = 30, j = 0, 10, 13, 24, 52 и Vi,j составляет 0, 90, 252, 173, 0;
i = 31, j = 1, 7, 22, 25, 53 и Vi,j составляет соответственно 144, 144, 166, 19, 0;
i = 32, j = 0, 12, 14, 24, 54 и Vi,j составляет 0, 211, 36, 162, 0;
i = 33, j = 1, 2, 11, 21, 55 и Vi,j составляет 0, 0, 76, 18, 0;
i = 34, j = 0, 7, 15, 17, 56 и Vi,j составляет соответственно 197, 0, 108, 0, 0;
i = 35, j = 1, 6, 12, 22, 57 и Vi,j составляет соответственно 199, 278, 0, 205, 0;
i = 36, j = 0, 14, 15, 18, 58 и Vi,j составляет соответственно 216, 16, 0, 0, 0;
i = 37, j = 1, 13, 23, 59 и Vi,j составляет соответственно 72, 144, 0, 0;
i = 38, j = 0, 9, 10, 12, 60 и Vi,j составляет соответственно 190, 0, 0, 0, 0;
i = 39, j = 1, 3, 7, 19, 61 и Vi,j составляет соответственно 153, 0, 165, 117, 0;
i = 40, j = 0, 8, 17, 62 и Vi,j составляет соответственно 216, 144, 2, 0;
i = 41, j = 1, 3, 9, 18, 63 и Vi,j составляет 0, 0, 0, 183, 0;
i = 42, j = 0, 4, 24, 64 и Vi,j составляет соответственно 27, 0, 35, 0;
i = 43, j = 1, 16, 18, 25, 65 и Vi,j составляет соответственно 52, 243, 0, 270, 0;
i = 44, j = 0, 7, 9, 22, 66 и Vi,j составляет соответственно 18, 0, 0, 57, 0; и
i = 45, j = 1, 6, 10, 67 и Vi,j составляет соответственно 168, 0, 144, 0.
19. Устройство по п. 14, в котором Z является одним из 9, 18, 36, 72, 144 и 288.
20. Устройство по п. 14, в котором в базовой матрице элементы, которые не являются ненулевыми элементами, являются нулевыми элементами;
в котором каждый нулевой элемент соответствует полностью нулевой матрице размером Z * Z в LDPC матрице Н,
21. Устройство по п. 14, в котором кодирование входной последовательности c на основе LDPC матрицы H содержит
кодирование входной последовательности c на основе преобразованной матрицы;
в котором базовую матрицу преобразованной матрицы получают путем выполнения преобразования строки, или преобразования столбца, или преобразования строки и преобразования столбца в базовой матрице LDPC матрицы H.
22. Устройство по п. 21, в котором базовую матрицу или коэффициент Z поднятия, или преобразованную матрицу получают из одной или более памяти.
23. Устройство по п. 18, дополнительно содержащее
компонент, выполненный с возможностью выполнять согласование скорости в кодированной последовательности для получения последовательности согласованной скорости;
компонент, выполненный с возможностью выполнять перемежение в последовательности согласованной скорости для получения перемеженной последовательности; и
компонент, выполненный с возможностью модулировать перемеженную последовательность.
24. Устройство, содержащее декодер и блок получения, в котором
блок получения выполнен с возможностью получать последовательность мягких значений и коэффициент Z поднятия; и
декодер выполнен с возможностью декодировать последовательность мягких значений на основании LDPC матрицы H для получения последовательности информационных битов, в котором базовая матрица H содержит m строк и n столбцов и m и n являются целыми числами и 5≤m≤46 и n является целым числом 27≤n≤68, и базовая матрица содержит множество ненулевых элементов (i, j), в котором i является индексом строки, j является индексом столбца, 0≤i<m, 0≤j<n, каждый ненулевой элемент (i, j) соответствует матрицей круговой перестановки размера Z × Z, и матрица круговой перестановки равна матрице, полученной путем кругового смещения единичной матрицы размера Z × Z вправо Pi,j раз, в котором Pi,j = mod (Vi j, Z), Z является коэффициентом поднятия, и каждый из ненулевых элементов (i, j) и соответствующий Vi,j имеет следующий вид:
i = 0, j = 0, 1, 2, 3, 5, 6, 9, 10, 11, 12, 13, 15, 16, 18, 19, 20, 21, 22, 23 и Vi,j равно соответственно 211, 198, 188, 186, 219, 4, 29, 144, 116, 216, 115, 233, 144, 95, 216, 73, 261, 1, 0;
i = 1, j = 0, 2, 3, 4, 5, 7, 8, 9, 11, 12, 14, 15, 16, 17, 19, 21, 22, 23, 24 и Vi,j равно соответственно 179, 162, 223, 256, 160, 76, 202, 117, 109, 15, 72, 152, 158, 147, 156, 119, 0, 0;
i = 2, j = 0, 1, 2, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15, 17, 18, 19, 20, 24, 25 и Vi,j равно соответственно 258, 167, 220, 133, 243, 202, 218, 63, 0, 3, 74, 229, 0, 216, 269, 200, 234, 0, 0, 0;
i = 3, j = 0, 1, 3, 4, 6, 7, 8, 10, 11, 12, 13, 14, 16, 17, 18, 20, 21, 22, 25 и Vi,j равно соответственно 187, 145, 166, 108, 82, 132, 197, 41, 162, 57, 36, 115, 242, 165, 0, 113, 108, 1, 0; и
i = 4, j = 0, 1, 26 и Vi,j равно соответственно 246, 235, 0.
25. Устройство по п. 24, в котором базовая матрица Н дополнительно содержит следующие ненулевые элементы (i, j), и соответствующие значения Vi,j ненулевых элементов (i, j) представляют собой следующее:
i = 5, j = 0, 1, 3, 12, 16, 21, 22, 27 и Vi,j равно соответственно 261, 181, 72, 283, 254, 79, 144, 0;
i = 6, j = 0, 6, 10, 11, 13, 17, 18, 20, 28 и Vi,j равно соответственно 80, 144, 169, 90, 59, 177, 151, 108, 0;
i = 7, j = 0, 1, 4, 7, 8, 14, 29 и Vi,j равно соответственно 169, 189, 154, 184, 104, 164, 0;
i = 8, j = 0, 1, 3, 12, 16, 19, 21, 22, 24, 30 и Vi,j равно соответственно 54, 0, 252, 41, 98, 46, 15, 230, 54, 0;
i = 9, j = 0, 1, 10, 11, 13, 17, 18, 20, 31 и Vi,j равно соответственно 162, 159, 93, 134, 45, 132, 76, 209, 0;
i = 10, j = 1, 2, 4, 7, 8, 14, 32 и Vi,j равно соответственно 178, 1, 28, 267, 234, 201, 0;
i = 11, j = 0, 1, 12, 16, 21, 22, 23, 33 и Vi,j равно соответственно 55, 23, 274, 181, 273, 39, 26, 0;
i = 12, j = 0, 1, 10, 11, 13, 18, 34 и Vi,j равно соответственно 225, 162, 244, 151, 238, 243, 0;
i = 13, j = 0, 3, 7, 20, 23, 35 и Vi,j равно соответственно 231, 0, 216, 47, 36, 0;
i = 14, j = 0, 12, 15, 16, 17, 21, 36 и Vi,j равно 0, 186, 253, 16, 0, 79, 0;
i = 15, j = 0, 1, 10, 13, 18, 25, 37 и Vi,j равно соответственно 170, 0, 183, 108, 68, 64, 0;
i = 16, j = 1, 3, 11, 20, 22, 38 и Vi,j равно соответственно 270, 13, 99, 54, 0, 0;
i = 17, j = 0, 14, 16, 17, 21, 39 и Vi,j равно соответственно 153, 137, 0, 0, 162, 0;
i = 18, j = 1, 12, 13, 18, 19, 40 и Vi,j равно соответственно 161, 151, 0, 241, 144, 0;
i = 19, j = 0, 1, 7, 8, 10, 41 и Vi,j равно 0, 0, 118, 144, 0, 0;
i = 20, j = 0, 3, 9, 11, 22, 42 и Vi,j равно соответственно 265, 81, 90, 144, 228, 0;
i = 21, j = 1, 5, 16, 20, 21, 43 и Vi,j равно соответственно 64, 46, 266, 9, 18, 0;
i = 22, j = 0, 12, 13, 17, 44 и Vi,j равно соответственно 72, 189, 72, 257, 0;
i = 23, j = 1, 2, 10, 18, 45 и Vi,j равно соответственно 180, 0, 0, 165, 0;
i = 24, j = 0, 3, 4, 11, 22, 46 и Vi,j равно соответственно 236, 199, 0, 266, 0, 0;
i = 25, j = 1, 6, 7, 14, 47 и Vi,j равно соответственно 205, 0, 0, 183, 0;
i = 26, j = 0, 2, 4, 15, 48 и Vi,j равно 0, 0, 0, 277, 0;
i = 27, j = 1, 6, 8, 49 и Vi,j равно соответственно 45, 36, 72, 0;
i = 28, j = 0, 4, 19, 21, 50 и Vi,j равно соответственно 275, 0, 155, 62, 0;
i = 29, j = 1, 14, 18, 25, 51 и Vi,j равно 0, 180, 0, 42, 0;
i = 30, j = 0, 10, 13, 24, 52 и Vi,j равно 0, 90, 252, 173, 0;
i = 31, j = 1, 7, 22, 25, 53 и Vi,j равно соответственно 144, 144, 166, 19, 0;
i = 32, j = 0, 12, 14, 24, 54 и Vi,j равно 0, 211, 36, 162, 0;
i = 33, j = 1, 2, 11, 21, 55 и Vi,j равно 0, 0, 76, 18, 0;
i = 34, j = 0, 7, 15, 17, 56 и Vi,j равно соответственно 197, 0, 108, 0, 0;
i = 35, j = 1, 6, 12, 22, 57 и Vi,j равно соответственно 199, 278, 0, 205, 0;
i = 36, j = 0, 14, 15, 18, 58 и Vi,j равно соответственно 216, 16, 0, 0, 0;
i = 37, j = 1, 13, 23, 59 и Vi,j равно соответственно 72, 144, 0, 0;
i = 38, j = 0, 9, 10, 12, 60 и Vi,j равно соответственно 190, 0, 0, 0, 0;
i = 39, j = 1, 3, 7, 19, 61 и Vi,j равно соответственно 153, 0, 165, 117, 0;
i = 40, j = 0, 8, 17, 62 и Vi,j равно соответственно 216, 144, 2, 0;
i = 41, j = 1, 3, 9, 18, 63 и Vi,j равно 0, 0, 0, 183, 0;
i = 42, j = 0, 4, 24, 64 и Vi,j равно соответственно 27, 0, 35, 0;
i = 43, j = 1, 16, 18, 25, 65 и Vi,j равно соответственно 52, 243, 0, 270, 0;
i = 44, j = 0, 7, 9, 22, 66 и Vi,j равно соответственно 18, 0, 0, 57, 0; и
i = 45, j = 1, 6, 10, 67 и Vi,j равно соответственно 168, 0, 144, 0.
26. Устройство по п. 24, в котором Z составляет одно из 9, 18, 36, 72, 144 и 288.
27. Устройство по п. 24, в котором в базовой матрице элементы, которые не являются ненулевыми элементами, являются нулевыми элементами;
в котором каждый нулевой элемент соответствует полностью нулевой матрице с размером Z * Z в LDPC матрице Н.
28. Устройство по п. 24, в котором декодирование последовательности мягких значений на основе LDPC матрицы Н содержит
декодирование последовательности мягких значений на основании преобразованной матрицы;
в котором базовую матрицу преобразованной матрицы получают путем выполнения преобразования строки, или преобразования столбца, или преобразования строки и преобразования столбца в базовой матрице LDPC матрицы H.
29. Устройство по п. 28, в котором базовую матрицу или коэффициент Z поднятия, или преобразованную матрицу получают из одной или более памяти.
30. Устройство по п. 25, дополнительно содержащее
демодулятор, выполненный с возможностью демодулировать сигнал для получения демодулированной последовательности;
обращенный перемежитель, выполненный с возможностью выполнять обратное перемежение демодулированной последовательности для получения обратно перемеженной последовательности; и
компонент десогласования скорости, выполненный с возможностью выполнять десогласование скорости в демодулированной последовательности для получения последовательности мягких значений.
31. Терминал, содержащий устройство по любому из пп. 14-30 и приемопередатчик.
32. Базовая станция, содержащая устройство по любому из пп. 14-30 и приемопередатчик.
33. Система связи, содержащая терминал по п. 31 и базовую станцию.
34. Система связи, содержащая терминал и базовую станцию по п. 32.
35. Машиночитаемый носитель данных, содержащий одну или несколько инструкций,
в котором при запуске на компьютере одна или несколько инструкций побуждают компьютер выполнять способ по любому из пп. 1-13.
36. Компьютерный программный продукт, в котором при запуске на компьютере,
компьютерный программный продукт побуждает компьютер выполнять способ по любому из пп. 1-13.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710502600 | 2017-06-27 | ||
CN201710502600.1 | 2017-06-27 | ||
CN201710572348.1 | 2017-07-13 | ||
CN201710572348.1A CN109150196A (zh) | 2017-06-27 | 2017-07-13 | 信息处理的方法、装置和通信设备 |
PCT/CN2018/081003 WO2019001046A1 (zh) | 2017-06-27 | 2018-03-29 | 信息处理的方法、装置和通信设备 |
Publications (3)
Publication Number | Publication Date |
---|---|
RU2019131324A true RU2019131324A (ru) | 2021-04-05 |
RU2019131324A3 RU2019131324A3 (ru) | 2021-08-05 |
RU2769096C2 RU2769096C2 (ru) | 2022-03-28 |
Family
ID=64807111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019131324A RU2769096C2 (ru) | 2017-06-27 | 2018-03-29 | Способ обработки информации, приспособление и устройство связи |
Country Status (11)
Country | Link |
---|---|
US (4) | US10784893B2 (ru) |
EP (2) | EP3582398B1 (ru) |
JP (1) | JP6815537B2 (ru) |
KR (1) | KR102194617B1 (ru) |
CN (3) | CN110677157B (ru) |
AU (1) | AU2018290395B2 (ru) |
BR (2) | BR112019020898B1 (ru) |
ES (1) | ES2922630T3 (ru) |
MX (1) | MX2019012019A (ru) |
RU (1) | RU2769096C2 (ru) |
ZA (1) | ZA201905739B (ru) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879927B2 (en) * | 2017-05-17 | 2020-12-29 | Futurewei Technologies, Inc. | Compact low density parity check (LDPC) base graph |
CN110677157B (zh) * | 2017-06-27 | 2023-02-07 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
KR102395537B1 (ko) * | 2017-08-18 | 2022-05-10 | 에스케이하이닉스 주식회사 | H 행렬 생성 회로, 그것의 동작 방법 및 그것에 의해 생성된 h 행렬을 사용하는 에러 정정 회로 |
CN108052285B (zh) * | 2017-12-12 | 2018-12-11 | 清华大学 | 一种自适应编码长度的时序数据存储的方法和装置 |
US11184888B2 (en) * | 2018-09-25 | 2021-11-23 | Qualcomm Incorporated | Rate matching for a downlink transmission with multiple transmission configurations |
CN111327330B (zh) * | 2018-12-14 | 2022-04-08 | 深圳市中兴微电子技术有限公司 | 一种信息处理方法、设备及计算机存储介质 |
CN112149049A (zh) | 2019-06-26 | 2020-12-29 | 北京百度网讯科技有限公司 | 用于变换矩阵的装置和方法、数据处理系统 |
CN114946144B (zh) * | 2020-01-21 | 2023-05-12 | 华为技术有限公司 | 低密度奇偶校验码编码方法和编码器 |
CN115529108A (zh) * | 2021-06-25 | 2022-12-27 | 华为技术有限公司 | 数据传输方法及相关装置 |
KR20230037264A (ko) * | 2021-09-09 | 2023-03-16 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 방법 및 장치 |
CN115118289B (zh) * | 2022-08-29 | 2022-11-18 | 北京航空航天大学 | 一种基于gpu的5gldpc编码器的编码方法 |
CN117749315A (zh) * | 2022-09-13 | 2024-03-22 | 华为技术有限公司 | 编码方法、译码方法、通信装置及计算机可读存储介质 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE548803T1 (de) | 2002-07-03 | 2012-03-15 | Dtvg Licensing Inc | Verfahren und system für die generierung von low density parity check (ldpc) codes |
US7617439B2 (en) * | 2005-01-10 | 2009-11-10 | Broadcom Corporation | Algebraic construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices |
CN100546205C (zh) * | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
KR101119111B1 (ko) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
EP2568612A1 (en) | 2007-01-24 | 2013-03-13 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
CN101431337A (zh) * | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 提高编码并行度实现降低编码时延的方法 |
CN101272223B (zh) * | 2008-04-30 | 2011-04-20 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
CN101662290B (zh) * | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
CN101834613B (zh) * | 2009-03-09 | 2012-11-21 | 电信科学技术研究院 | 一种ldpc码的编码方法及编码器 |
CN102025441B (zh) * | 2009-09-11 | 2013-07-31 | 北京泰美世纪科技有限公司 | Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置 |
CN103053116B (zh) * | 2011-06-28 | 2016-10-05 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和装置 |
US9077378B2 (en) * | 2013-01-31 | 2015-07-07 | Lsi Corporation | Integrated-interleaved low density parity check (LDPC) codes |
CN105075128B (zh) * | 2013-02-13 | 2018-07-17 | 高通股份有限公司 | 用于经提升ldpc码的方法、计算机可读存储介质和设备 |
TWI540844B (zh) * | 2013-03-27 | 2016-07-01 | 國立清華大學 | 雙重準循環低密度同位校驗碼 |
CN103731160B (zh) * | 2014-01-09 | 2016-08-17 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
US9264074B2 (en) * | 2014-02-11 | 2016-02-16 | Entropic Communications, Llc | LDPC code matrices |
CN104202057B (zh) * | 2014-02-12 | 2019-08-16 | 中兴通讯股份有限公司 | 信息处理方法及装置 |
CN104868925B (zh) | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
US20150381025A1 (en) | 2014-06-25 | 2015-12-31 | Mada Energie Llc | Laes operating phase change materials |
US9432055B2 (en) * | 2014-06-26 | 2016-08-30 | Sandisk Technologies Llc | Encoder for quasi-cyclic low-density parity-check codes over subfields using fourier transform |
KR102270310B1 (ko) * | 2014-08-26 | 2021-06-30 | 한국전자통신연구원 | Ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법 |
CN104333390B (zh) * | 2014-11-26 | 2019-08-06 | 西安烽火电子科技有限责任公司 | 一种ldpc码的校验矩阵的构造方法与编码方法 |
US20160173132A1 (en) | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
US20160218750A1 (en) * | 2015-01-23 | 2016-07-28 | Empire Technology Development Llc | Parity check code encoder |
CN104821831B (zh) | 2015-03-24 | 2019-03-05 | 东南大学 | 一种适用于高码率qc-ldpc码的双循环构造方法 |
US10340953B2 (en) * | 2015-05-19 | 2019-07-02 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
CN106685586B (zh) * | 2015-11-11 | 2020-02-14 | 华为技术有限公司 | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 |
US10291354B2 (en) * | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
WO2018062660A1 (ko) * | 2016-09-30 | 2018-04-05 | 엘지전자 주식회사 | Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치 |
CN106849958B (zh) * | 2016-12-29 | 2020-10-27 | 上海华为技术有限公司 | 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统 |
CN110249536B (zh) * | 2017-03-03 | 2021-07-20 | 华为技术有限公司 | 高码率的长ldpc码 |
EP3602795B1 (en) * | 2017-05-05 | 2024-04-10 | Mediatek Inc. | Generation of parity check matrices from a base graph in dependence on code block size and code rate |
CN109120276B (zh) * | 2017-05-05 | 2019-08-13 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN110677157B (zh) * | 2017-06-27 | 2023-02-07 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN108712174B9 (zh) * | 2017-06-27 | 2019-08-30 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
-
2017
- 2017-07-13 CN CN201910753076.4A patent/CN110677157B/zh active Active
- 2017-07-13 CN CN201710572348.1A patent/CN109150196A/zh active Pending
-
2018
- 2018-03-29 EP EP18823838.0A patent/EP3582398B1/en active Active
- 2018-03-29 JP JP2019552550A patent/JP6815537B2/ja active Active
- 2018-03-29 CN CN201880043380.3A patent/CN111052615A/zh active Pending
- 2018-03-29 EP EP22171707.7A patent/EP4113848A1/en active Pending
- 2018-03-29 MX MX2019012019A patent/MX2019012019A/es unknown
- 2018-03-29 RU RU2019131324A patent/RU2769096C2/ru active
- 2018-03-29 KR KR1020197026280A patent/KR102194617B1/ko active IP Right Grant
- 2018-03-29 ES ES18823838T patent/ES2922630T3/es active Active
- 2018-03-29 BR BR112019020898-4A patent/BR112019020898B1/pt active IP Right Grant
- 2018-03-29 AU AU2018290395A patent/AU2018290395B2/en active Active
- 2018-06-21 BR BR112019026818-9A patent/BR112019026818A2/pt unknown
-
2019
- 2019-07-29 US US16/525,076 patent/US10784893B2/en active Active
- 2019-08-30 ZA ZA2019/05739A patent/ZA201905739B/en unknown
-
2020
- 2020-08-31 US US17/008,081 patent/US11469776B2/en active Active
-
2022
- 2022-08-15 US US17/888,198 patent/US11770135B2/en active Active
-
2023
- 2023-08-10 US US18/447,915 patent/US20240056100A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20200403636A1 (en) | 2020-12-24 |
BR112019026818A2 (pt) | 2020-06-30 |
MX2019012019A (es) | 2019-11-11 |
KR102194617B1 (ko) | 2020-12-24 |
CN111052615A (zh) | 2020-04-21 |
CN110677157A (zh) | 2020-01-10 |
CN109150196A (zh) | 2019-01-04 |
US20190349006A1 (en) | 2019-11-14 |
US11770135B2 (en) | 2023-09-26 |
JP6815537B2 (ja) | 2021-01-20 |
KR20190112129A (ko) | 2019-10-02 |
RU2019131324A3 (ru) | 2021-08-05 |
US20230059125A1 (en) | 2023-02-23 |
AU2018290395A1 (en) | 2019-09-19 |
US10784893B2 (en) | 2020-09-22 |
US11469776B2 (en) | 2022-10-11 |
JP2020516147A (ja) | 2020-05-28 |
ZA201905739B (en) | 2021-07-28 |
CN110677157B (zh) | 2023-02-07 |
BR112019020898A2 (pt) | 2020-04-28 |
AU2018290395B2 (en) | 2020-05-21 |
EP4113848A1 (en) | 2023-01-04 |
EP3582398A1 (en) | 2019-12-18 |
US20240056100A1 (en) | 2024-02-15 |
BR112019020898B1 (pt) | 2022-02-15 |
RU2769096C2 (ru) | 2022-03-28 |
ES2922630T3 (es) | 2022-09-19 |
EP3582398A4 (en) | 2020-08-12 |
EP3582398B1 (en) | 2022-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2019131324A (ru) | Способ обработки информации, приспособление и устройство связи | |
US8812930B1 (en) | Parallel encoder for low-density parity-check (LDPC) codes | |
KR100933139B1 (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
CN102611459A (zh) | 解码装置以及解码方法 | |
JP5875713B2 (ja) | 送信機および受信機、並びに符号化率可変方法 | |
KR102634679B1 (ko) | 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법 | |
EA031465B1 (ru) | Способ обработки сигнала (варианты), модуль перемежения битов и процессор сигналов | |
JP6886515B2 (ja) | データ伝送方法、送信デバイス、受信デバイス、及び通信システム | |
KR102453474B1 (ko) | 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 | |
KR102453472B1 (ko) | 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법 | |
KR102303379B1 (ko) | 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치 | |
US10848185B2 (en) | Coding and decoding of polar codes extended to lengths which are not powers of two | |
EP3614591B1 (en) | Polar code transmission method and device | |
KR102634681B1 (ko) | 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 | |
CN111416625A (zh) | 信息处理的方法和通信装置 | |
KR102638456B1 (ko) | 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 | |
EP4062540A1 (en) | Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes | |
KR102453476B1 (ko) | 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 | |
KR20160070556A (ko) | 송신 장치 및 그의 신호 처리 방법 | |
KR20150040244A (ko) | 송신 장치 및 그의 신호 처리 방법 | |
US9356734B2 (en) | Transmitter, receiver, and signal processing method thereof | |
KR102634684B1 (ko) | 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법 | |
JP5523064B2 (ja) | 復号装置及び方法 | |
US20210067174A1 (en) | Transmitter, receiver, communication system, method for changing code rate, control circuit and non-transitory storage medium | |
RU2014110139A (ru) | Полярные коды произвольной длины |