CN102611459A - 解码装置以及解码方法 - Google Patents

解码装置以及解码方法 Download PDF

Info

Publication number
CN102611459A
CN102611459A CN2012100165611A CN201210016561A CN102611459A CN 102611459 A CN102611459 A CN 102611459A CN 2012100165611 A CN2012100165611 A CN 2012100165611A CN 201210016561 A CN201210016561 A CN 201210016561A CN 102611459 A CN102611459 A CN 102611459A
Authority
CN
China
Prior art keywords
row
node processing
decoding
mentioned
reliability
Prior art date
Application number
CN2012100165611A
Other languages
English (en)
Inventor
速水淳
Original Assignee
Jvc建伍株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011009070A priority Critical patent/JP2012151676A/ja
Priority to JP2011-009070 priority
Application filed by Jvc建伍株式会社 filed Critical Jvc建伍株式会社
Publication of CN102611459A publication Critical patent/CN102611459A/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Abstract

本发明提供一种解码装置以及解码方法,在LDPC解码中高速化反复解码。最小和处理部(46)对于所输入的数据,对校验矩阵的各行执行基于事前值比而更新外部值比的校验节点处理,并对校验矩阵的各列执行基于外部值比而更新事前值比的变量节点处理。检测部(50)在解码结果中包含错误的情况下,检测出解码结果中的可靠度低的位。确定部(52)基于所检测出的可靠度低的位,确定校验矩阵中的可靠度低的行和列。最小和处理部(46)对于解码结果,对所确定的行执行校验节点处理,并且对所确定的列执行变量节点处理。

Description

解码装置以及解码方法技术领域

[0001] 本发明涉及解码技术,特别涉及对基于LDPC进行了编码的数据进行解码的解码装置以及解码方法。

背景技术

[0002] 最近,在低S/N的输送路上作为具有强力的错误校正能力的错误校正码,LDPC (low Density Parity check code :低密度奇偶校验码)受到瞩目,并适用于多个领域中。在LDPC 中,在发送侧上通过基于稀疏的校验矩阵而生成的编码矩阵来对数据进行编码。在此,稀疏的校验矩阵是指要素由“I”或“O”构成的矩阵且“I”的个数较少的矩阵。另一方面,在接收侧上基于校验矩阵进行数据的解码和奇偶校验。特别是,通过BP (Belief Propagation : 可信度传播)法等来反复解码而提高解码性能。

[0003] 在此解码中,反复执行在校验矩阵的行方向进行解码的校验节点处理和在列方向进行解码的变量节点处理。作为校验节点处理的一种已知有使用加拉格(Gallager)函数或双曲线函数的和积(sum-product)解码。在和积解码中,使用由传输路噪声的分散值求出的通信路值作为事先值。简化和积解码的解码方法为最小和(min-sum)解码。在最小和解码中不使用复杂的函数而是仅通过比较运算、和运算等简单处理就能够进行校验节点处理。再有,最小和解码不需要通信路值,因此广泛使用于处理的简略化、高速化。在最小和解码中通过由反复解码获得的事后概率来确定解码位是“I”还是“O”。之后,在基于校验矩阵的奇偶校验的结果为“O”或者反复次数反复了规定次数的情况下,结束解码的反复而结束解码。再有,进行了使用事后概率的可靠度来降低运算次数的尝试(例如,参照专利文献I)。

[0004] 专利文献I :日本特开2008-219528号公报发明内容

[0005] 发明要解决的问题

[0006] 最小和解码与和积解码相比,运算量下降。近年来,由于运算元件的处理、并列运算的进步等而运算速度的提高非常显著。因此,不仅要求降低运算量,还对LDPC的解码要求反复处理的高速化。作为反复处理的高速化,例如进行反复处理的次数降低、反复处理的简易化。

[0007] 本发明是鉴于上述情况而做出的,其目的在于提供一种在LDPC的解码中将反复解码高速化的技术。

[0008] 用于解决问题的手段

[0009] 为了解决上述问题,本发明的一种方式的解码装置具备:输入部,输入进行了 LDPC编码的数据;解码部,对于在输入部中输入的数据,执行对校验矩阵的各行进行的基于事前值比而更新外部值比的校验节点处理以及对校验矩阵的各列进行的基于外部值比而更新事前值比的变量节点处理;检测部,在解码部的解码结果中包含错误的情况下,检测在解码部的解码结果中可靠度低的位;以及确定部,基于在上述检测部中检测出的可靠度低的位,确定校验矩阵中可靠度低的行和列。解码部对于解码结果,对在确定部中确定的行执行校验节点处理,并且对在确定部中确定的列执行变量节点处理。

[0010] 根据此方式,通过对确定的行执行校验节点处理并且对确定的列执行变量节点处理,来能够限制应当执行解码处理的行和列。

[0011] 检测部也可以具备:导出部,对于在解码部的解码结果中包含的多个位分别导出事后概率的大小;以及比较部,通过将在导出部中导出的事后概率的大小和阈值进行比较, 检测出事后概率的大小小于阈值的位,作为可靠度低的位。在此情况下,基于事后概率的大小导出可靠度低的位,因此能够提高可靠度低的位的检测精度。

[0012] 检测部、确定部、解码部在再次执行的解码结果中包含错误的情况下,反复执行处理,比较部根据反复的执行次数改变阈值。在此情况下,由于根据反复执行次数改变阈值, 因此能够执行与反复执行次数对应的处理。

[0013] 解码部执行用于校验节点处理的最小和算法,使得对在确定部中所确定的行执行校验节点处理时的归一化常数小于对校验矩阵的各行执行校验节点处理时的归一化常数。 这种情况下,由于减小检测出错误后的归一化常数,因此能够减小更新量。

[0014] 作为本发明的其他方式有解码方法。该方法包括:输入进行了 LDPC编码的数据的步骤;对于所输入的数据,对校验矩阵的各行执行基于事前值比而更新外部值比的校验节点处理的步骤;对于所输入的数据,对校验矩阵的各列执行基于外部值比而更新事前值比的变量节点处理的步骤;在解码结果中包含错误的情况下,检测出解码结果中可靠度低的位的步骤;基于所检测出的可靠度低的位,确定校验矩阵中可靠度低的行和列的步骤;对于解码结果,对所确定的行执行校验节点处理的步骤;以及对于解码结果,对所确定的列执行变量节点处理的步骤。

[0015] 此外,将以上构成要素的任意组合、本发明的表现方式在方法、装置、系统、记录介质、计算机程序等之间转换的也作为本发明的方式而有效。 [0016] 发明效果[0017] 根据本发明,在LDPC的解码中能够使反复解码高速化。附图说明 [0018] 图I是表示本发明的实施例涉及的通信系统的构成的图。[0019] 图2是表示使用于图I的LDPC编码部中的校验矩阵的图。[0020] 图3是表示图I的解码部的构成的图。[0021] 图4是示意性地表示图3的解码部的动作的Tanner图的图。[0022] 图5是表示图3的解码部中的外部值比的更新概要的图。[0023] 图6是表示图3的解码部中的事先值比的更新概要的图。[0024] 图7是表示存储在图3的表存储部中的表的数据结构的图。[0025] 图8是表示存储在图3的表存储部中的其他表的数据结构的图。[0026] 图9是表示图3的确定部的处理内容的概要的图。[0027] 图10是表不图3的解码部的解码顺序的流程图。具体实施方式

[0028] 在具体说明本发明之前,首先叙述概要。本发明的实施例涉及通信系统,该通信系统包括:通信装置,执行LDPC编码;以及接收装置,对在发送装置中编码了的数据(以下, 称为“编码数据”)基于校验矩阵执行反复解码。尤其是,接收装置执行最小和算法。如上所述,最小和算法反复执行校验节点处理和变量节点处理。这种最小和算法通过简易的处理来实现,但为了高速化反复处理而本实施例涉及的通信装置,特别是接收装置构成为如下。

[0029] 最小和算法是通过反复执行校验节点处理和变量节点处理来提高解码的精度。在此,例如,通过shuffle解码来执行一位行方向的校验节点处理之后,依次执行列方向的变量节点处理。接收装置反复执行规定次数的校验节点处理和变量节点处理。此时,在未收敛的情况即解码结果中包含错误的情况下,接收装置检测可靠度低的位,并确定包含所检测的位的行和列。另外,接收装置限定所确定的行和列而执行校验节点处理和变量节点处理。这样,通过限定处理对象的行和列来高速化反复处理。

[0030] 图I表示本发明的实施例涉及的通信系统100的构成。通信系统00包括发送装置100、接收装置12。发送装置10包括信息数据生成部20、LDPC编码部22、调制部24。接收装置12包括解调部26、解码部28、信息数据输出部30。

[0031] 信息数据生成部20获得要发送的数据而生成信息数据。此外,也可以将所获得的数据直接作为信息数据。信息数据生成部20向LDPC编码部22输出信息数据。LDPC编码部22从信息数据生成部20输入信息数据。LDPC编码部22对信息数据附加以LDPC中的校验矩阵为基础的奇偶(以下,称为“LDPC奇偶”)。附加了 LDPC奇偶的信息数据相当于上述的编码数据。LDPC编码部22将编码数据输出到调制部24。图2是表示在LDPC编码部22 中所使用的校验矩阵。校验矩阵Hmn是m行η列的矩阵。在此,为了使说明变得清楚而将校验矩阵Hmn假设为4行8列且校验矩阵的要素为由“ 1”、“0”构成,但并不限定于此。返回到图I。

[0032] 调制部24从LDPC编码部22输入编码数据。调制部24调制编码数据。作为调制方式使用 PSK (Phase Shift Keying :相移键控)、FSK (Frequency Shift Keying :频移键控) 等。调制部24发送调制后的编码数据作为调制信号。解调部26从调制部24经由通信路例如无线传输路而接收调制信号。解调部26解调调制信号。由于解调使用公知技术即可, 因此在此省略说明。解调部26向解码部28输出解调结果(以下,称为“解调数据”)。

[0033] 解码部28输入来自解调部26的解调数据。解码部28对解调数据反复执行通过 LDCP中的校验矩阵进行的解码处理。作为解码处理例如执行最小和算法。最小和算法按以下的顺序执行。

[0034] I.初始化:初始化事前值比,设定最大解码反复次数。

[0035] 2.校验节点处理:对校验矩阵的行方向更新外部值比。

[0036] 3.变量节点处理:对校验矩阵的列方向更新事前值比。

[0037] 4.计算暂时推定语(一時推定語)。

[0038] 省略这些顺序的详细说明。在后述的校验节点处理中,使用归一化常数。解码部 28向信息数据输出部30输出解码结果(以下,称为“解码数据”)。信息数据输出部30输入来自解码部28的解码数据。信息数据输出部30基于解码数据生成信息数据。此外,也可以将解码数据直接作为信息数据。信息数据输出部30包含外编码解码部,例如也可以解码CRC(Cyclic Redundancy Check :循环冗余校验)等外编码。

[0039] 此构成在硬件上可以通过任意的计算机CPU、存储器、其他的LSI来实现,在软件上通过加载在存储器上的程序等来实现,在此描述通过这些的合作来实现的功能块。因此, 本领域的技术人员应当理解:这些功能块可以仅通过硬件、仅通过软件,或者通过这些的组合来以各种形式实现。

[0040] 图3是表示解码部28的构成。解码部28包括:帧构成部40、控制部42、数据存储部44、最小和处理部46、解码结果运算部48。另外,控制部42包括检测部50、确定部52、表存储部54,检测部50包括导出部60、比较部62,最小和处理部46包括校验节点处理部56、 变量节点处理部58。

[0041] 帧构成部40输入来自未图示的解调部26的解调数据。解调数据可以为经由通信路的进行了 LDPC编码的数据。帧构成部40检测包含在解码数据中的帧同步信号。帧构成部40基于帧同步信息号确定通过解调数据形成的帧的单位。例如,在帧的前头部分配置有帧同步信号且帧的期间为固定长度的情况下,帧构成部40将自检测出帧同步信号起固定长度的期间确定为帧。此外,也可以是LDPC编码的单位为帧。帧构成部40将以帧单位集中的解调数据存储到数据存储部44。数据存储部44以帧单位暂时存储解调信号。

[0042] 最小和处理部46输入来自数据存储部44的解调数据。最小和处理部46使用归一化常数对解调数据执行最小和算法。在最小和算法中,交替执行校验节点处理部56和变量节点处理部58。例如,在最小和处理部46中,进行了 shuffle解码,执行一位行方向的校验节点处理之后,执行列方向的变量节点处理。图4是表示示意性地显示解码部28的动作的Tanner图。在Tanner图中,自b0到b7被称为变量节点,自c0到c3被称为校验节点。 在此,将变量节点的个数设为n,将bn作为第η个变量节点。另外,将校验节点个数设为m, 将cm作为第m个校验节点。在变量节点b0到b7上连接有存储在图3的数据存储部44中的数据y0到y7。返回到图3。

[0043] 校验节点处理部56在反复解码的最初,初始化事前值比β。在此,直接使用存储在数据存储部44中的解码数据。接着,校验节点处理部56求出事前值比的绝对值的最小值min I β mn,I 0校验节点处理部56在与校验节点连接的变量节点之间更新从cm到bm的外部值比ct mn。a mn的计算是对于满足校验矩阵Hmn = I的所有的组(m,n),如下地进行。

[0044] a mn = a ( Π sign ( β mn,))Xmin I β mn,| (I)

[0045] 在此,η’是A(m) \n, A(m)是与校验节点m连接的变量节点集合,\n是不包含η的差集合。另外,sign是signature函数,min I β mn’I表示绝对值的最小值选择。在此,a为归一化常数,预先存储在校验节点处理部56中。图5是表示解码部28中的外部值比的更新的概要。外部值比α00是从β00’导出的。这说明为了更新b0的外部值α 00而使用 bl、b2、b3的外部值。即,校验节点处理部56对于校验矩阵的各行,基于事前值比更新外部值比。返回到图3。事前值比的绝对值的最小值min| βπιη’I的导出在每次反复时被执行。

[0046] 变量节点处理部58在自a mn到与变量节点连接的校验节点之间,更新自bn到cm 的事前值比βπιη。βηιη的计算是对于满足校验矩阵Hmn = I的所有的组(m, η)如下地进行。

[0047] β mn = Σ a m,η+ λ η (2)

[0048] 在此,λ η等于输入数据yn。输入数据yn相当于来自解调部26的解调数据。另外,m’是B(n)\m, B (η)是与变量节点η连接的校验节点集合,\m表示不包含m的差集合。 图6是表示解码部28中的事前值比的更新的概要。事前值比β 00从α O’ O导出。S卩,变量节点处理部58对于校验矩阵的各列,基于外部值比更新事前值比。返回到图3。

[0049] 解码结果运算部48在反复执行校验节点处理部56中的处理和变量节点处理部58 中的处理规定次数之后,计算暂时推定语。此外,解码结果运算部48也可以在反复规定次数之前,只要奇偶校验的结果正确就计算暂时推定语。在此,解码结果运算部48如下那样导出使用事后概率的暂时推定语。

[0050]【数I】

[0051] Pn = An+m’|_am’n

[0052] Qn _ g if sign (pn) = I …(3)

[0053] Qn _ ^ if sign (pn) = -I

[0054] 解码结果运算部48执行奇偶校验,在校验结果正确的情况下,输出暂时推定语作为解码结果。

[0055] 但是,在传输路的S/N低的情况等中,即使进行了预先规定的反复次数的解码处理,也存在无法正常解码,在奇偶校验中检测出错误的情况。此时,再一次执行反复处理。在本实施例中,即使在执行了反复处理的情况下,也为了高速化反复处理而执行以下的处理。 导出部60即使规定次数的反复处理结束,在解码结果运算部48中的解码结果中包含错误的情况下,对于包含在解码结果中的多个位分别导出事后概率的大小。具体而言,导出部60 从解码结果运算部48输入对各位的事后概率pn,作为事后概率的大小导出事后概率pn的 2乘方值或事后概率pn的绝对值。导出部60向比较部62输出对于各位的事后概率pn的大小。

[0056] 比较部62从导出部60输入事后概率的大小。另外,比较部62预先设定阈值。比较部62通过对事后概率的大小和阈值进行比较,来检测事后概率的大小小于阈值的位,作为可靠度低的位。这样,比较部62从变量节点处理的结果求出的事后概率检测出帧内的低可靠度位。即,比较部62从解码结果中检测出可靠度低的位。比较部62向确定部52输出可靠度低的位。

[0057] 表存储部54存储用于根据低可靠度的位确定校验矩阵中的、包含低可靠度的位的行和列的表。图7是表示存储在表存储部54中的表的数据结构。如图所示,存储有:校验矩阵的行编号、校验矩阵的列编号、各行方向上存在“I”的个数、和各列方向上存在“I” 的个数。此外,存在于各行方向上的“ I”的个数为行权重,存在于各列方向上的“ I”的个数为列权重。图8是表示存储在表存储部54中的其他表的数据结构。如图所示,附加在图7 中与列权重相对应的个数的行索引(存在于各列方向上的“I”的行中的第一个设为行索引 0,第二个设为行索引I),存储有从各列编号能够输出的行编号。例如,位b4的可靠度低的情况是从图7是列权重为“2”,从图8中导出第一行和第三行的两行。返回到图3。

[0058] 确定部52从比较部62输入低可靠度的位。确定部52参照存储在表存储部54中的表,基于可靠度低的位,确定校验矩阵中的可靠度低的行和列。图9是表示确定部52的处理内容的概要。在此,假设在变量节点b4中运算的第五位为可靠度低的位。S卩,|p4|小于阈值,例如小于I. O。在此情况下,只要能够将可靠度低的位为第四列的信息、和在第一行和第三行中存在“I”的信息传递给最小和处理部46即可,因此确定部52基于存储在图8 中的表,输出行索引O的行作为第一行,输出索引I的行作为第三行。另外,确定部52输出包含在b4中的第四列。返回到图3。确定部52向最小和处理部46输出所确定的行和列。

[0059] 校验节点处理部56执行第一行的校验节点处理,变量节点处理部58执行对于第四列的变量节点处理。该行和进行变量节点处理的行和列在图9中用实线围绕。接着,校验节点处理部56执行第三行的校验节点处理,变量节点处理部58执行对于第四列的变量节点处理。通过此操作,对于低可靠度位的反复解码结束了一次。即,最小和处理部46对于解码结果,对在确定部52中确定的行执行校验节点处理,并对在确定部52中确定的列执行变量节点处理。解码结果运算部48再次执行使用了事后概率的暂时推定语。另外,解码结果运算部48再次执行奇偶校验,如果解码正常,则结束解码。另一方面,如果解码不正常, 则解码结果运算部48反复执行解码动作。

[0060] 说明通过以上构成的通信系统100的动作。图10是表示通过解码部28进行的解码顺序的流程图。最小和处理部46对于各行进行校验节点处理,并对于各列执行变量节点处理(SlO)。这种处理反复进行规定次数。在无错误的情况(S12的“否”)下,结束处理。 另一方面,在存在错误的情况(S12的“是”)下,检测部50通过导出事后概率的大小来检测出可靠度低的位(S14)。确定部52确定可靠度低的行和列(S16)。

[0061] 最小和处理部46对于确定的行执行校验节点处理,并且对于确定的列执行变量节点处理(S18)。如果步骤16和步骤18未反复确定的行数量(S20的“否”),则返回到步骤16。在步骤16和步骤18反复了确定的行数量(S20的“是”)且存在错误的情况(S22的 “是”)下,若未反复规定次数(S24的“否”),则返回到步骤16。此外,在此的规定次数是与步骤SlO中的规定次数分别地设置的次数。在无错误的情况(S22的“否”)、或者反复了规定次数的情况(S24的“是”)下,结束处理。

[0062] 根据本发明的实施例,对所确定的行执行校验节点处理,并且对确定的列执行变量节点处理,以此能够限制应当执行解码处理的行和列。另外,由于应当执行解码处理的行和列被限制,因此能够降低校验节点处理和变量节点处理的运算次数。另外,由于能够降低校验节点处理和变量节点处理的运算次数,因此能够高速化反复解码。另外,基于事后概率的大小导出可靠度低的位,因此能够提高可靠度低的位的检测精度。另外,基于事后概率的大小导出可靠度低的位,导出事后概率作为其他用途,因此能够抑制附加处理的增加。另外,基于表,通过可靠度低的位确定可靠度低的行,因此能够使处理变得简单。

[0063] 以上,基于实施例说明了本发明。该实施例为例示,本领域的技术人员应当理解这些各构成要素、各处理步骤的组合能够进行各种变形例,并且这些变形例也属于本发明的范围。

[0064] 在本发明的实施例中,通信系统100将无线通信系统作为前提,因此发送装置10 以及接收装置12包含在无线通信装置中。但是,不限定于此,通信系统100也可以将有线通信系统作为前提。此时,发送装置10以及接收装置12包含于有线通信装置。根据本变形例,能够将本发明适用于各种装置。

[0065] 在本发明的实施例中,检测部50、确定部52、最小和处理部46在反复执行的解码结果中包含错误的情况下,反复执行处理。但是,不限定于此,例如在反复执行处理的情况下,比较部62可以根据反复的执行次数而改变阈值。具体而言,比较部62可以与反复执行次数的增加对应而使阈值变小。根据本变形例,对应于反复执行次数而缩小阈值,因此能够减少可靠度低的位的个数。

[0066] 在本发明的实施例中,对于在对校验矩阵的各行执行校验节点处理时的归一化常数、和对在确定部52中确定的行执行校验节点处理时的归一化常数设定相同的值。但是, 不限定于此,例如校验节点处理部56可以使后者小于前者。根据本实施例,由于使检测出错误后的归一化常数变小,因此能够减小更新量,能够实现稳定的处理。

[0067] 在本发明的实施例中,比较部62检测一个可靠度低的位。但是,不限定于此,例如,比较部62也可以检测多个可靠度低的位。在此情况下,最小和处理部46也可以从对可靠度更低的位的行和列依次执行反复处理。根据本实施例,能够提高解码特性。

[0068] 在本发明的实施例中,解码部28执行最小和算法。但是,不限定于此,例如解码部 28也可以代替最小和算法而执行和积算法。根据本实施例,能够提高解码特性。

[0069] 在本发明的实施例中,发送装置10执行LDPC编码。但是,不限定于此,例如,即使是LDPC编码以外的编码,发送装置10也可以执行在解码时能够执行和积算法、最小和算法的编码。根据本变形例,将本发明能够适用于各种编码。

Claims (5)

1. 一种解码装置,其特征在于,具备:输入部,输入进行了 LDPC编码的数据;解码部,对于在上述输入部中输入的数据,执行对校验矩阵的各行进行的基于事前值比而更新外部值比的校验节点处理以及对校验矩阵的各列进行的基于外部值比而更新事前值比的变量节点处理;检测部,在上述解码部的解码结果中包含错误的情况下,检测在上述解码部的解码结果中可靠度低的位;以及确定部,基于在上述检测部中检测出的可靠度低的位,确定校验矩阵中可靠度低的行和列,上述解码部对于解码结果,对在上述确定部中确定的行执行校验节点处理,并且对在上述确定部中确定的列执行变量节点处理。
2.根据权利要求I所述的解码装置,其特征在于,上述检测部具备:导出部,对于在上述解码部的解码结果中包含的多个位分别导出事后概率的大小;以及比较部,通过将在上述导出部中导出的事后概率的大小和阈值进行比较,检测出事后概率的大小小于阈值的位,作为可靠度低的位。
3.根据权利要求2所述的解码装置,其特征在于,上述检测部、上述确定部、上述解码部在再次执行的解码结果中包含错误的情况下,反复执行处理,上述比较部根据反复的执行次数改变阈值。
4.根据权利要求I至3中的任一项所述的解码装置,其特征在于,上述解码部执行用于校验节点处理的最小和算法,使得对在上述确定部中所确定的行执行校验节点处理时的归一化常数小于对校验矩阵的各行执行校验节点处理时的归一化常数。
5. 一种解码方法,其特征在于,包括:输入进行了 LDPC编码的数据的步骤;对于所输入的数据,对校验矩阵的各行执行基于事前值比而更新外部值比的校验节点处理的步骤;对于所输入的数据,对校验矩阵的各列执行基于外部值比而更新事前值比的变量节点处理的步骤;在解码结果中包含错误的情况下,检测出解码结果中可靠度低的位的步骤;基于所检测出的可靠度低的位,确定校验矩阵中可靠度低的行和列的步骤;对于解码结果,对所确定的行执行校验节点处理的步骤;以及对于解码结果,对所确定的列执行变量节点处理的步骤。
CN2012100165611A 2011-01-19 2012-01-18 解码装置以及解码方法 CN102611459A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011009070A JP2012151676A (ja) 2011-01-19 2011-01-19 復号装置および復号方法
JP2011-009070 2011-01-19

Publications (1)

Publication Number Publication Date
CN102611459A true CN102611459A (zh) 2012-07-25

Family

ID=45507416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100165611A CN102611459A (zh) 2011-01-19 2012-01-18 解码装置以及解码方法

Country Status (4)

Country Link
US (1) US20120185750A1 (zh)
EP (1) EP2479897A3 (zh)
JP (1) JP2012151676A (zh)
CN (1) CN102611459A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856406A (zh) * 2016-11-18 2017-06-16 北京航空航天大学 一种译码方法中校验节点的更新方法及译码器

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775717B2 (en) 2007-12-27 2014-07-08 Sandisk Enterprise Ip Llc Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9191256B2 (en) * 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9136877B1 (en) * 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
KR101478466B1 (ko) 2013-10-24 2015-01-06 인하대학교 산학협력단 효율적인 1의 보수 체계를 이용한 저밀도 패리티 검사 복호 장치 및 그 방법
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
TWI551058B (zh) * 2014-05-09 2016-09-21 衡宇科技股份有限公司 最小-總和演算法之低密度奇偶校驗碼解碼器及其解碼方法
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9577672B2 (en) * 2014-07-18 2017-02-21 Storart Technology Co., Ltd. Low density parity-check code decoder and decoding method thereof
US9391647B2 (en) * 2014-07-18 2016-07-12 Storart Technology Co., Ltd. Decoder and decoding method thereof for min-sum algorithm low density parity-check code
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
KR20190059028A (ko) * 2017-11-22 2019-05-30 삼성전자주식회사 저밀도 패리티 체크 코드의 디코딩 방법, 이를 수행하는 디코더 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2431833A (en) * 2005-10-26 2007-05-02 Samsung Electronics Co Ltd Decoding low-density parity-check codes using subsets of bit node messages and check node messages
JP2008219528A (ja) * 2007-03-05 2008-09-18 Keio Gijuku Ldpc符号検出装置及びプログラム
CN101615913A (zh) * 2009-07-17 2009-12-30 清华大学 Ldpc码的快速收敛译码算法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Lpc符号を用いた符号化ビットのマッピング方法及び送信装置
KR100739510B1 (ko) * 2004-06-16 2007-07-13 삼성전자주식회사 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
JP4595574B2 (ja) * 2005-02-07 2010-12-08 ソニー株式会社 Decoding apparatus and method, and program
JP2006238127A (ja) * 2005-02-25 2006-09-07 Sony Corp 復号装置および方法、並びにプログラム
WO2008034287A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang An interleaving scheme for an ldpc coded 32apsk system
US8230299B2 (en) * 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
US8028219B2 (en) * 2006-09-18 2011-09-27 Availink, Inc. Interleaving scheme for an LDPC coded 16APSK system
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
US8504890B2 (en) * 2006-12-17 2013-08-06 Ramot At Tel Aviv University Ltd. Scheduling for LDPC decoding
US8103945B2 (en) * 2007-01-05 2012-01-24 Sony Corporation Decoding method and decoding apparatus as well as program
US8190981B2 (en) * 2007-08-28 2012-05-29 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
KR101435681B1 (ko) * 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US8312354B1 (en) * 2007-12-27 2012-11-13 Marvell International Ltd. Method and apparatus for improved performance of iterative decoders on channels with memory
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2431833A (en) * 2005-10-26 2007-05-02 Samsung Electronics Co Ltd Decoding low-density parity-check codes using subsets of bit node messages and check node messages
JP2008219528A (ja) * 2007-03-05 2008-09-18 Keio Gijuku Ldpc符号検出装置及びプログラム
CN101615913A (zh) * 2009-07-17 2009-12-30 清华大学 Ldpc码的快速收敛译码算法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHIA-YU LIN 等: "Node Operation Reduced Decoding For LDPC Codes", 《IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS,2009.ISCAS 2009》 *
ENVER CAVUS 等: "A Computationally Efficient Selective Node Updating Scheme for Decoding of LDPC Codes", 《IEEE MILITARY COMMUNICATIONS CONFERENCE,2005.MILCOM2005》 *
HIRONORI UCHIKAWA 等: "Reduced-complexity Serial Min-mum Decoding", 《2008 5TH INTERNATIONAL SYMPOSIUM ON TURBO CODES AND RELATED TOPICS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856406A (zh) * 2016-11-18 2017-06-16 北京航空航天大学 一种译码方法中校验节点的更新方法及译码器
CN106856406B (zh) * 2016-11-18 2020-05-15 北京航空航天大学 一种译码方法中校验节点的更新方法及译码器

Also Published As

Publication number Publication date
EP2479897A2 (en) 2012-07-25
JP2012151676A (ja) 2012-08-09
US20120185750A1 (en) 2012-07-19
EP2479897A3 (en) 2012-09-26

Similar Documents

Publication Publication Date Title
US10673462B2 (en) Coding method and coding device
US10313056B2 (en) Irregular polar code encoding
US8473806B1 (en) Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter
US10320419B2 (en) Encoding method, decoding method, encoding device and decoding device for structured LDPC
Mitzenmacher A survey of results for deletion channels and related synchronization channels
Richardson et al. Modern coding theory
CN102412847B (zh) 用联合节点处理来解码低密度奇偶校验码的方法和设备
KR101093313B1 (ko) 패리티 검사 디코더들에서 사용하기 위한 노드 처리기들
US8276055B1 (en) Low latency programmable encoder with outer systematic code and low-density parity-check code
US7143333B2 (en) Method and apparatus for encoding and decoding data
US7603607B2 (en) Decoding unit and preprocessing unit implemented according to low density parity check code system
KR100574306B1 (ko) Ldpc 코드를 디코딩하기 위한 방법 및 시스템
US8601328B1 (en) Systems and methods for near-codeword detection and correction on the fly
JP5199463B2 (ja) ターボldpc復号
WO2017127973A1 (en) Generation of polar codes with a variable block length utilizing puncturing
US8108760B2 (en) Decoding of linear codes with parity check matrix
CN105052066B (zh) 用于多阶段软输入解码的系统和方法
US9490849B1 (en) Systems and methods for configuring product codes for error correction in a hard disk drive
CN101044688B (zh) 节省存储器的ldpc译码方法和装置
Caire et al. DIMACS Series in Discrete Mathematics and Theoretical Computer Science
JP2004147318A (ja) Ldpc復号化装置及びその方法
CN102835032B (zh) 用于循环行列式大小非整数倍的准循环ldpc编码和解码
US20110239077A1 (en) Method for constructing checking matrix of ldpc code and coding and decoding apparatus utilizing the method
CN101103533B (zh) 编码方法
CN104981978A (zh) 使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的ldpc设计

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120725

C02 Deemed withdrawal of patent application after publication (patent law 2001)