CN101553989A - 使用低密度校验码矩阵的编/解码方法 - Google Patents
使用低密度校验码矩阵的编/解码方法 Download PDFInfo
- Publication number
- CN101553989A CN101553989A CNA2007800224725A CN200780022472A CN101553989A CN 101553989 A CN101553989 A CN 101553989A CN A2007800224725 A CNA2007800224725 A CN A2007800224725A CN 200780022472 A CN200780022472 A CN 200780022472A CN 101553989 A CN101553989 A CN 101553989A
- Authority
- CN
- China
- Prior art keywords
- matrix
- parity
- receiver
- decoding
- information bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
公开了一种使用奇偶校验矩阵来编码数据的方法,一种解码编码数据的方法,以及一种使用其的数据重发方法。一种通信系统中的数据重发方法包括:发送由相应于不同码率的至少两个奇偶校验矩阵之中的相应于第一码率的第一奇偶校验矩阵编码的码字,从接收器接收响应于该码字的NACK,并且发送由至少两个奇偶校验矩阵之中的相应于第二码率的第二奇偶校验矩阵编码的奇偶比特给接收器。
Description
技术领域
本发明涉及一种使用低密度奇偶校验(LDPC)的编码/解码方法,尤其涉及一种使用奇偶校验矩阵来编码数据的方法,一种解码编码数据的方法,以及一种使用其的数据重发方法。
背景技术
图1表示本发明及相关技术所应用的移动通信信道的结构。以下将参照图1来描述该移动通信信道的结构。发射器经过信道编/解码进程来通过无线电信道无丢失或无失真的发送数据。该信道编/解码的例子包括卷积编/解码,Turbo编/解码,LDPC编/解码等。进行信道编/解码进程的数据可作为一个包括多个比特的单独符号而被发送至无线电信道。此时,将多个比特映射到一个单独符号的进程被称为调制。
该调制后的数据被变换到用于通过复用进程或多址方法来多路发送的信号。复用进程的例子包括CDM,TDM,FDM等。图1中表示了OFDM(正交频分复用)的一个例子。通过复用块的信号被变换为适于发送给一个或多个多天线的结构,并且接着通过无线电信道发送给接收器。当数据经过无线电信道时会在发送的数据中产生衰落及热噪声。因此在数据中可能产生失真。
调制后的数据通过无线电信道被发送给接收器。在这种情况下,在发送的数据中产生衰落和热噪声,因此可能产生失真。接收器执行在接收到失真的数据后以相反的顺序执行一系列发射器的进程。该接收器通过信道解码来执行解调以将映射到符号的数据变换为比特流,并且将失真的数据恢复为原始数据。
一种执行信道编/解码的装置存储矩阵H或矩阵G,其中矩阵H为用于生成要被增加到输入数据(系统比特)的奇偶比特的奇偶校验矩阵,矩阵G是由矩阵H导出的奇偶校验生成矩阵。换句话说,发射器包括一个编码器,其通过输入数据和矩阵H或G来生成奇偶比特。一种执行信道解码的装置通过对接收到的数据(失真的系统比特+奇偶比特)与矩阵H的操作来校验是否良好的恢复出系统比特,并且如果没能恢复出系统比特,则再次执行该操作。
调制的例子包括BPSK(二相相移键控),QPSK(正交相移键控),16-QAM(正交幅度调制),64-QAM,256-QAM等。举例来说,在调制期间,16-QAM以4个比特为单位将经过信道编码的数据流映射到一个单独的符号中。在解调制期间,16-QAM将通过无线电信道接收到的单独符号解映射到4个比特。
以下将描述可与本发明一起使用的数据重发方法。提供了数据重发方法的多个例子。现在将介绍其中的HARQ(混合自动重传请求)方法。HARQ方案是移动通信系统中的一种重发方法,其是由FEC(前向纠错)符号和ARQ(自动重传请求)的组合而获得的。根据ARQ方法,如果在接收器接收到的数据中检测到错误,该接收器向发射器请求重发。ARQ方法的例子包括停止等待(Stop-And-Wait),选择重传(Selective Repeat),倒退N(Go-Back-N)等,其取决于重发方法。如图2所示,根据停止等待方法,如果发射器在发送数据后收到来自接收器的确认(ACK)消息,该发射器发送下一个数据,其中该ACK消息通知接收器已成功接收了数据。如果发射器接收到来自接收器的NACK消息,其中该NACK消息通知接收器没能成功接收数据,该发射器重发失败的数据。
同时,根据Go-Back-N方法,该发射器首先发送N个数据并且以预期顺序接收来自接收器的ACK消息。图3表示N=7的情况,其中被发送而没有ACK消息的数据的数目N被称为窗口大小。如果发射器接收到响应于第k个数据的NACK消息,该发射器顺序的发送从第k个数据开始的数据。
图4表示一种选择重传方法。根据该选择重传方法,如同Go-Back-N方法,其中被发送而没有ACK或NACK消息的N个数据被称为窗口大小,并且仅对有NACK消息的数据选择性的执行重发。
根据以上提及的HARQ方案,如果在ARQ方法中执行了重发,之前发送的数据与重发的数据组合在一起以通过FEC符号来恢复数据。依据两种数据的组合方法,该HARQ方案被分类为chase组合(casecombining)方法和冗余递增(IR,incremental redundancy)方法。如图5所示,根据该chase组合方法,接收器将发送数据与重发数据组合在一起以增加接收的信噪比(SNR),从而增加接收器的数据接收成功率。
同时,不同于chase组合方法,冗余递增方法(以下简称为“IR方法”)发送没有被用于首次发送的一些编码数据,在发射器的重发期间降低接收器接收到的数据的码率,从而增加接收成功率。
以下将描述LDPC编/解码。LDPC编/解码的概念如下所述。
可用奇偶校验生成矩阵G和奇偶校验矩阵H来描述线性码。该线性码的特征在于码字“c”的每个比特都满足公式HcT=0。作为一种线性码,Gallager于1962年首次提出的LDPC码近来备受关注。LDPC编/解码的特征之一在于奇偶校验矩阵H的大多数的分量都是“0”,并且相比较于码字非“0”分量的数量很小,所以基于概率的重复解码是可行的。用于首次提出的LDPC码的奇偶校验矩阵H被定义在非系统格式中,并且该奇偶校验矩阵的每一行和每一列被设计为具有相等的小权重。
在这种情况下,权重表示包括在每一行和列中的“1”的数量。
该LDPC编/解码方案具有较低的解码复杂度,因为奇偶校验矩阵H中的非“0”分量的密度较低。此外,LDPC编/解码的解码性能优于其它编/解码方案,其接近香农理论极限。然而,在Gallegar所提出的那个时代可能无法通过硬件技术来实现LDPC编/解码方案,所以30年来人们都没有关心过该LDPC编/解码方案。在70年代早期发展了使用图表(graph)的重复解码方案,并且使用该重复解码方案发展出了几个用于LDPC码的解码算法。其中之一为和积(sum-product)算法。
LDPC编/解码具有优越的纠错能力,从而提高了通信速度和性能。当其与多输入多输出(MIMO)方案相结合时,该LDPC编/解码可被应用于具有几百M比特/秒数据发送速度的高速无线LAN,用于以250km/h速度移动的用户的具有1M比特/秒数据发送速度的高速移动通信系统,和具有40G比特/秒数据发送速度的光学通信系统。另外,该LDPC编/解码允许量子加密通信减少在具有低质量的通信路径上的重发数量,则因为其较高的纠错能力,发送质量得到了提高。此外,因为LDPC编/解码的低复杂度和优越的丢失补偿能力,具有错误的数据包可被容易的恢复,所以具有等同于电视的质量的内容可通过因特网和移动通信系统来发送。LDPC编/解码所具有的大容量和宽泛的应用范围优点可以实现早前曾被认为不可能的在100米范围内的10GBASE-T发送。另外,具有36MHz带宽的信号卫星发射器的发送容量可被增加到80M比特/秒,其是通常发送容量的1.3倍。根据上述优点,LDPC编/解码方案可被采用为通信系统中的下一代编/解码方案,如IEEE 802.16或IEEE 802.11等。
以下将描述结构化的LDPC。
奇偶校验矩阵H被用于LDPC编码和解码方法,其包括多数0分量和一些1分量。因为矩阵H具有105个比特的较大尺寸或更大尺寸,表示该矩阵H就需要大容量存储器。该结构化LDPC表示用于LDPC编码和解码的矩阵H的分量,作为如图7所示的特定大小的子块。在IEEE 802.16e中,由一个整数索引来表示子块以减小存储矩阵H所需的存储器大小。各种矩阵都可以是子块。例如,特定大小的置换矩阵可以是子块。
如果使用该结构化的LDPC,仅需要在特定存储器中存储一个整数(也就是索引)来代替由分量1或0所组成的特定大小的矩阵。从而,表示矩阵H所需的存储器大小可被减小。
举例来说,如果IEEE 802.16e标准中反映的码字大小为2304且码率为2/3,用于LDPC编码/解码的模型矩阵如图8所示。
如图8所示,IEEE 802.16e的结构化的LDPC矩阵由分量-1、0和正整数组成,其中-1表示分量为全0的零矩阵,0表示单位矩阵。不包括-1和0的正整数组成置换矩阵,在其中单位矩阵被向右移位正整数次。换句话说,如果组成矩阵的分量为3,其表示一个置换矩阵,其中单位矩阵被右移3次。
图9表示根据上述正整数,也就是移位次数来表示矩阵的方法。假设特定矩阵H是由结构化的4×4矩阵(也就是子块)来表示的。在这种情况下,如果该特定子块由3表示,该子块就变成图9中的矩阵。
以下将描述LDPC编码方法。
根据一般的LDPC编码方法,通过使用从LDPC奇偶校验矩阵H导出的生成矩阵(generation matrix)G来编码信息比特。为了生成生成矩阵G,通过使用高斯消去法来将奇偶校验矩阵H配置为[PT:I]的形式。假设信息比特的数量为“k”和编码后的码字大小为“n”,“P”为具有“k”行和“n-k”列的矩阵,以及“I”为具有“k”行和“k”列的单位矩阵。
当奇偶校验矩阵H由[PT:I]的形式表示时,生成矩阵具有形式[I:P]。要被编码的k比特的信息比特可被表示为具有1行和“k”列的矩阵“x”。在这种情况下,码字“c”由以下公式的形式来表示。
C=xG=[x:xP]
在上述公式中,x表示系统部分,xP表示奇偶部分。
同时,如果通过上述高斯消去法来执行编码,因为计算量减少了,矩阵H的形式被设计为一种特定结构,所以使用一种不导出矩阵G而在矩阵H中直接编码数据的方法。换句话说,如果利用矩阵G和矩阵H的转置HT之间的乘积的特征(也就是GHT=0),用HT乘上公式1,即可得到以下的公式2。可通过将适合于公式2的奇偶比特增加到信息比特“x”之后以得到码字“c”。
[公式2]
cHT=xGHT=[x:xP][PT:I]T=0
以下将描述LDPC解码方法。
当经过图1中的无线电信道时,在通信系统中的编码的数据包括噪声。接收器进行通过如图10所示进程的数据解码过程。接收器的解码块通过使用特征cHT=0,从具有被增加了噪声的编码码字“c”的接收信号c′中获得信息比特“x”。换句话说,假设接收到的码字为c′,则计算c′HT的值。作为结果,如果c′HT的值为0,c′中的前k个比特被确定为信息比特x。如果c′HT的值不为0,使用通过图形的和积算法的解码方法来搜索满足c′HT为0的c′,从而恢复信息比特x。
以下将描述LDPC编/解码的码率。
一般来说,当信息比特的大小为k且实际上被发送的码字的大小为n时,码率(R)如下所示。
[公式3]
R=k/n
当LDPC编码和解码所必需的矩阵H具有大小为m的行和大小为n的列时,码率如下所示。
[公式4]
R=1-m/n
如上所述,因为相关技术的LDPC码是通过矩阵H来编码和解码的,矩阵H的结构就非常重要。换句话说,因为矩阵H的结构极大的影响了编码和解码性能,则矩阵H的设计比什么都重要。
以下将描述相关技术的问题。
相关技术,例如IEEE 802.16e的LDPC编码方法支持多种码率。最终,相应于每种码率的奇偶校验矩阵或模型矩阵被存储在编码器中。举例来说,因为IEEE 802.16e支持1/2,2/3A,2/3B,3/4A和5/6的码率,根据每种码率的模型矩阵被存储在存储器中。
[表1]
码率 | 在模型矩阵中所有的非零权重 |
1/2 | 76 |
2/3A | 80 |
2/3B | 81 |
3/4A | 85 |
3/4B | 88 |
5/6 | 80 |
在根据相关技术的LDPC编码或解码方法中,因为使用了多个模型矩阵,在发射器和接收器中需要很多存储器,并且其难以将LDPC编码或解码方法应用到多种数据重发方法中,例如ARQ或HARQ。举例来说,如果依照IR方法执行数据重发,首次发送期间的码率与重发期间的码率应该不同。为了使用不同码率,应该通过不同模型矩阵来执行编码。换句话说,因为首次发送期间所使用的第一模型矩阵与接收NACK之后所使用的第二模型矩阵是不同的,由第一模型矩阵所生成的奇偶比特与由第二模型矩阵所生成的奇偶比特也是不同的,从而使得接收器中的组合接收不可能。
发明内容
因此,本发明是针对一种使用奇偶校验矩阵来编码数据的方法,一种解码编码数据的方法,以及一种使用其的数据重发方法,其充分避免了因相关技术的限制和缺点而导致的一个或多个问题。
本发明的一个目的是提供一种使用LDPC码来编码/解码数据的方法,其可应用多种重发方法,例如ARQ和HARQ,及其数据重发方法。
本发明的另一个目的是提供一种使用LDPC码来编码/解码数据的方法,其支持不同码率,及其数据重发方法。
本发明的其它目的是提供一种使用LDPC码来编码/解码数据的方法,其可提高编码和解码效率,及其数据重发方法。
为了实现这些方面和其他优点并根据如同包括并广泛描述的本发明的目的,一种移动通信系统中的重发数据方法包括通过使用在相应于不同码率的至少两个奇偶校验矩阵中的相应于第一码率的第一奇偶校验矩阵来编码信息比特序列的第一步骤,将由第一步骤的编码所生成的第一码字发送给接收器的第二步骤,接收来自接收器的响应于第一码字的否定接收确认(NACK)的第三步骤,通过使用相应于至少两个奇偶校验矩阵中的第二码率的第二奇偶校验矩阵的至少一部分来编码信息比特序列的至少一部分的第四步骤,和将由第四步骤的编码所生成的第二码字的至少一部分发送给接收器的第五步骤。
在本发明的另一个方面,一种移动通信系统中的重发数据方法包括发送由相应于不同码率的至少两个奇偶校验矩阵中的相应于第一码率的第一奇偶校验矩阵编码的码字,接收来自接收器的响应于该码字的NACK,和将由至少两个奇偶校验矩阵中的相应于第二码率的第二奇偶校验矩阵的一部分编码的奇偶比特发送给接收器。
在本发明的其它方面,一种通信系统的接收器中的使用LDPC码解码数据的方法包括接收来自发射器的由第一奇偶校验矩阵编码的第一码字,接收来自发射器的由第二奇偶校验矩阵的至少一部分编码的第二码字的奇偶比特序列,和使用第二奇偶校验矩阵来解码通过组合来自发射器的第一码字的一部分与第二码字的奇偶比特序列而获得码字序列。
附图说明
图1表示本发明和相关技术所应用的移动通信信道的结构;
图2至图4表示根据相关技术的重发方法;
图5和图6表示根据相关技术和本发明的重发方法;
图7表示奇偶校验矩阵中的子块的概念;
图8是相关技术中建议的模型矩阵的一个例子;
图9表示扩展到奇偶校验矩阵的模型矩阵的概念;
图10表示根据相关技术和本发明的使用LDPC来解码数据的方法;
图11A和图11B表示根据本发明一个实施例的可应用HARQ方案的模型矩阵;
图12A至图12I表示根据本发明优选实施例的多种下三角类型模型矩阵;
图13,图14,图16和图17表示根据本发明另一个实施例的用于说明数据重发方法的母矩阵;
图15用于说明在本发明一个实施例中使用的奇偶校验矩阵的特征;
图18至图19D表示根据本发明另一个实施例的奇偶校验矩阵的例子;
图20表示根据本发明另一个实施例的使用LDPC来编码数据的方法;
图21表示当依照图20的实施例来执行编码和解码时所使用的选择信息比特序列的方法;
图22表示当依照本发明实施例来执行编码和解码时所使用的另一个选择信息比特序列的方法;
图23表示当依照本发明实施例来执行编码和解码时所使用的其它选择信息比特序列的方法;
图24是表示使用相关技术推荐的IEEE 802.16e标准所采用的模型矩阵来执行编码的方法的方框图;
图25A至图25C表示依照本发明实施例来执行编码的方法;
图26表示当依照本发明实施例来执行编码和解码时所使用的选择信息比特序列的方法;
图27表示当依照本发明实施例来执行编码和解码时所使用的另一个选择信息比特序列的方法;
图28表示当依照本发明实施例来执行编码和解码时所使用的其它选择信息比特序列的方法;
图29表示依照本发明实施例的通过使用一个母矩阵而支持多种码率的一个例子的性能曲线。
具体实施方式
以下通过本发明优选的实施例,可以容易的理解本发明的结构、操作和优点,其例子已表示在附图中。
以下通过使用依据以上提及的结构化的LDPC的特定大小的z×z子块来表示奇偶校验矩阵的矩阵将被称为模型矩阵。该模型矩阵的每个子块可通过特定索引来被扩展到多种模型。该模型矩阵使用一个索引作为其分量。该模型矩阵的每个子块可通过依据该索引的多种方法而确定。以下,假设索引是特定大小(z×z)的单位矩阵的移位次数。换句话说,通过在特定方向上移位z×z尺寸的基础矩阵(例如单位矩阵)的每行或每列来生成每个子块。可以通过每行或每列的移动次数来识别每个子块。从基本矩阵中生成每个子块的方法并不限于行或列的移位。具有索引“-1”的子块是特定大小(z×z)的零矩阵。
模型矩阵可依据索引被扩展到特定的奇偶校验矩阵。换句话说,依据由每个索引标识的规则,可用子块来代替模型矩阵的每个索引以生成奇偶校验矩阵。换句话说,通过使用模型矩阵来执行编码和解码意味着通过由模型矩阵生成的特定奇偶校验矩阵来执行编码和解码。
根据以上提及的相关技术,为了获得支持多种码率的用于编码/解码数据的装置,需要等同于所支持的码率的数量的模型矩阵。然而,在本发明的该实施例中,使用一个母矩阵来执行编码和解码。
该母矩阵可以是模型矩阵或奇偶校验矩阵。同样的,可通过扩展特定模型矩阵来生成奇偶校验矩阵。以下将描述使用作为母矩阵的特定模型矩阵来执行编码的方法。
图11A表示依照本发明一个实施例的可应用HARQ方案的模型矩阵。如果假设图11A中的模型矩阵为Hb,其由系统部分Hd和奇偶部分Hp所组成,其中系统部分相应于信息比特序列。该模型矩阵可由以下公式设置。
[公式5]
mb表示位于图11A中的模型矩阵的列方向上的子块的数量。同样的,kb表示通过从位于模型矩阵的行方向上子块的数量nb中减去mb而得到的值。换句话说,该模型矩阵的系统部分在以子块为单位的情况下具有mb×kb的大小。同样的,该模型矩阵的奇偶部分在以子块为单位的情况下具有mb×mb的大小。码率R由模型矩阵的大小来确定,也就是R=kb/(kb+mb)。
在本发明实施例中所使用的模型矩阵被优选的设计为下三角类型的格式。以下将描述该下三角类型(lower triangle type)。本发明实施例所建议的多种模型矩阵的奇偶部分具有双对角线分量。根据本发明实施例的双对角线分量由如图所示的一个对角线分量D和相邻于对角线分量D的一个对角线分量N所组成。该相邻分量N位于对角线分量之下。换句话说,该相邻分量位于对角线分量的左边。矩阵的下方和上方分量以及左边和右边分量是随着矩阵的查看方向而可变的。以下将通过另一个方面来描述根据本发明实施例的母矩阵。
假设特定模型矩阵为[Hd:Hp],在模型矩阵的奇偶部分中的子块的行为r,其列被示为c,且特定子块的移位次数为Ar,c。在这种情况下,在r=c和r=c+1的情况下,索引Ar,c为非“-1”的随机整数。换句话说,如果该特定模型矩阵的奇偶部分具有16个子块,该奇偶部分由以下的公式6来确定。
[公式6]
在上述公式中,xi和yi表示随机正整数。因为模型矩阵或奇偶校验矩阵的奇偶部分可随着双对角线分量的设计方法而可变的设置,图11A的母矩阵可表示为依照下三角类型而设计。
图12A至图12I表示根据下三角类型的多种模型矩阵。在图12A至图12I的模型矩阵中,x_1至x_21,y_1至y45以及z1至z55表示随机移位次数。因为x_1至x_21是双对角线分量,其可具有不包括“-1”表示零矩阵的各种移位次数。同样的,因为图12A至图12I中的模型矩阵的系统部分(Hd部分)可能具有各种移位次数,则忽略了移位次数的显示。
如图12A所示,该模型矩阵的双对角线分量和除双对角线分量之外的其它分量可能具有相同的值或不同的值。同样的,如图12B所示,依照下三角类型而设计的模型矩阵的双对角线分量可能为移位次数“0”。如图12C和12D所示,位于依照下三角类型而设计的模型矩阵的双对角线分量之上的分量可能为相应于零矩阵的移位次数“-1”。然而,如图12D所示,依照下三角类型而设计的模型矩阵可包括非“-1”的特定数量的分量z_1,z_2,z_3。图12E表示依照下三角类型而设计的模型矩阵的另一个例子。如图所示,位于双对角线分量之下的分量可以为相应于零矩阵的移位次数“-1”。同样的,如图12F和图12G所示,位于双对角线分量下的一些分量可以为非“-1”的分量y_1。图12H和图12I表示依照下三角类型而设计的模型矩阵的另一个例子。如图所示,依照三角类型而设计的模型矩阵的分量x_1可以为非“0”和“-1”的随机分量,与该随机分量位于相同列的特定数量的分量可以为非“-1”的随机分量。与非“0”的双对角线分量位于相同列的非“-1”的分量的位置和数量可以是各种各样的。即,其值可根据生成奇偶比特的编码器或模型矩阵的系统部分的结构而变化。
本发明所建议的母矩阵依据多个区域被分类,并且各个区域的系统部分优选的具有不同的权重密度。
首先将描述母矩阵所提供的多个区域。
在图11B的例子中,母矩阵1204的码率为1/3,母矩阵1204的子矩阵位于区域1201、1202和1203中。子矩阵是母矩阵的一个区域,其配置如图11B所示。换句话说,由区域1201、1202和1203编码的信息比特具有与由母矩阵1204编码的信息比特一样的长度。子矩阵彼此之间的大小不同,并且具有取决于它们的大小的唯一的码率。举例来说,第一子矩阵1201具有大约3/4(准确的是20/27)的码率,第二子矩阵1202具有2/3的码率,以及第三子矩阵1203具有1/2的码率。同样的,生成具有较低码率的码字的子矩阵包括生成具有较高码率的码字的子矩阵。根据本实施例的母矩阵的特征在于其包括至少一个子矩阵。尽管为了便于描述在本实施例中母矩阵被划分为四个区域,然而对划分的区域没有数量的限制。
在本发明的该实施例中,使用以上提及的母矩阵来执行编码/解码。在这种情况下,通过母矩阵的全部或部分来执行编码/解码。换句话说,通过母矩阵或至少一个子矩阵来执行编码/解码以支持多种码率。举例来说,发射器中所提供的编码器可以通过将母矩阵存储到存储器中并且依据期望的码率读出全部或部分的母矩阵来执行编码。同样的,接收器中所提供的解码器可以通过将母矩阵存储到存储器中并且依据发射器所使用的码率读出全部或部分的母矩阵来执行解码。换句话说,通常,尽管不同的模型矩阵都是依据每种码率被存储在存储器中,如果使用本发明实施例所建议的母矩阵来执行编码和解码,将使用全部的或部分的母矩阵。则小容量的存储器即可支持多种码率。
如上所述,根据本发明的该实施例的母矩阵的各个区域的系统部分优选的具有不同权重密度。以下将描述依据各个区域划分的子矩阵的系统部分的权重。
母矩阵的每个子矩阵的系统部分中的行或列的权重密度优先的是由每个子矩阵确定的。该权重(weight)表示在特定行或列中不为“0”的非零分量的数量。同样的,权重密度表示在特定行或列中的非零分量和所有分量之间的比率。更详细的来说,优选的是第一子矩阵1201的系统部分的行或列权重密度最高。优选的是第二子矩阵1202的系统部分的行或列权重密度为第二高。优选的是第三子矩阵1203的系统部分的行或列权重密度为第三高。优选的是第四子矩阵1204的系统部分的行或列权重密度最低。
换句话说,优选的,母矩阵1204的系统部分的行或列的权重密度根据依照码率而确定的系统部分来不同的确定。同样的,更优选的是支持较高码率的系统部分的行或列的权重密度高于支持较低码率的系统部分的行或列的权重密度。
图13表示使用母矩阵的第一区域1301来执行编码的方法。以下将描述母矩阵被划分为四个区域。换句话说,各个区域的系统部分优选的具有不同权重密度。
首先,发射器通过使用根据本发明该实施例的母矩阵的第一区域1301来执行编码。因为LDPC编码是一种系统编码方法,相应于母矩阵系统部分Hd的信息比特序列包括在信息比特中。然而,依照第一区域的系统部分的结构而计算出的奇偶比特p1被额外的包括在信息比特序列中。
简而言之,该发射器依照第一区域1301来执行编码,并且将由信息比特序列和奇偶比特序列p1所组成的码字发送给接收器。因为根据该编码,码率是依据第一区域的行和列之间的比率而确定的,该发射器以大约3/4(准确的是20/27码率)来发送数据。接收器通过使用发射器所使用的母矩阵来执行解码。如果在接收到的数据中没有错误发生,也就是如果接收到的数据被成功解码,依照HARQ方案,该接收器不需要请求重发。然而,如果接收器没能成功解码接收到的数据,该接收器请求发射器的重发。换句话说,该接收器通过使用发射器所使用的第一区域1301来执行解码,并且如果校正子(syndrome)检验或循环冗余校验(CRC)检验成功,发送ACK给发射器。然而,如果校正子检验或CRC检验失败,该接收器发送NACK给发射器以请求重发。
如果发射器接收到NACK,该发射器通过使用如图14所示的母矩阵来执行编码。根据该实施例发射器通过使用母矩阵的第二区域1401来执行编码以将实际码率从3/4降低到2/3。然而,因为根据该实施例的母矩阵被设计为下三角类型,发射器不需要使用第二区域1401的全部部分来执行编码。换句话说,该发射器可通过执行相应于第二区域的奇偶比特p2的区域1402的计算来计算p2,并且仅将p2发送给接收器。
如果使用一般的模型矩阵来执行编码,则需要相应于区域1401的全部的编码。这是因为在一般模型矩阵情况下,需要全部系统部分以计算特定奇偶比特。换句话说,因此需要对于图13中的区域1301的全部的计算和对于图14中的区域1401的全部的计算。同样的,使用一般模型矩阵的发射器通过执行图13的编码来发送包括Hd和p1的码字,并且通过再次执行图14的编码来发送包括Hd,p1和p2的码字。换句话说,该发射器应该重发在接收NACK之前已被发送了的奇偶比特。
然而,因为根据本实施例的母矩阵是依照下三角类型设计的模型矩阵,发射器可通过相应于附加奇偶比特的区域1402来执行编码计算以计算附加奇偶比特p2,并且仅发送附加奇偶比特给接收器。
现在将参照图15来描述为什么可以使用根据本实施例的母矩阵来执行部分计算的原因。
图15表示根据本实施例的通过下三角类型的奇偶校验矩阵来执行编码的例子。在图15的例子中,尽管为了便于说明,将基于奇偶校验矩阵以比特为单位进行操作来描述编码,根据本发明的编码方法可被应用于模型矩阵和奇偶校验矩阵中,并且该编码操作可以比特为单位或以子块为单位来执行。
可通过图15的奇偶校验矩阵来额外的提供图15中的信息比特a0,a1,a2,a3和奇偶比特p0,p1,p2,p3。在奇偶比特之中,通过对图15的系统部分的部分计算来计算第一奇偶比特p0。换句话说,可仅通过对图15的第一行的计算 来计算p0。同样的,可仅通过用于图15的第二行的计算 来计算p1。当获得了值p1时,虽然需要值p0,但其不需要被重新获得,因为值p0已被计算。同样的,可以获得p2和p3。简而言之,为了获得p0,如果生成了包括a0,a1,a2,a3的码字,仅有图15中的第一行需要编码。如果在获得p0之后还额外需要p1的计算,可以执行对图15中的第二行的编码而不需要对图15中的第一行的编码。因此,如果使用根据本实施例的下三角类型的母矩阵,执行用于相应于附加奇偶比特的区域的计算,并且仅发送附加的奇偶比特。
接收器使用发射器所使用的图14中的区域1401来执行解码。更详细的来说,因为该接收器使用HARQ方案的IR方法,该接收器通过对以3/4码率被接收的发送数据(Hd,p1)和首次发送中没有使用的编码数据的一部分p2的组合接收来执行解码。如果校正子(syndrome)检验或CRC检验成功了,该接收器发送不需要发射器重发的ACK。然而,如果校正子检验或CRC检验失败了,该接收器发送NACK给发射器以请求重发。
如果在发送2/3码率信号之后,发射器接收到NACK,该发射器通过使用如图16所示的母矩阵来执行编码。换句话说,该发射器通过使用图16中的第三区域1601来执行编码以将实际码率从2/3降低到1/2。然而,因为根据本实施例的母矩阵被设计为下三角类型,发射器不需要通过使用第三区域1601的所有部分来执行编码。换句话说,该发射器可通过执行用于相应于第三区域的奇偶比特p3的区域1602的计算来计算p3,并且仅发送p3给接收器。
该接收器通过使用发射器所使用的图16中的区域1601来执行解码。更详细的说,因为该接收器使用HARQ方案的IR方法,该接收器通过对以3/4码率被接收的发送数据(Hd,p1)以及首次发送中没有使用的奇偶比特p2和奇偶比特p3的组合接收来执行解码。如果校正子检验或CRC检验成功了,该接收器发送不需要发射器重发的ACK。然而,如果校正子检验或CRC检验失败了,该接收器发送NACK给发射器以请求重发。
如果在发送1/2码率信号之后,发射器接收到NACK,该发射器通过使用如图17所示的母矩阵来执行编码。换句话说,该发射器通过使用根据本实施例的母矩阵的第四区域1701,也就是整个区域来执行编码以将实际码率从1/2降低到1/3。然而,因为根据本实施例的母矩阵被设计为下三角类型,发射器不需要通过使用第四区域1701的所有部分来执行编码。换句话说,该发射器可通过执行用于相应于第四区域的奇偶比特p4的区域1702的计算来计算p4,并且仅发送p4给接收器。
该接收器通过使用发射器所使用的图17中的区域1701来执行解码。更详细的说,因为该接收器使用HARQ方案的IR方法,该接收器通过对以3/4码率被接收的发送数据(Hd,p1)以及首次发送中没有使用的奇偶比特p2,奇偶比特p3和奇偶比特p4的组合接收来执行解码。如果校正子检验或CRC检验成功了,该接收器发送不需要发射器重发的ACK。然而,如果校正子检验或CRC检验失败了,该接收器发送NACK给发射器以请求重发。
根据本实施例的母矩阵依照下三角类型被设计,并且被划分为多个区域。优选的,各个区域的系统部分具有不同的权重密度。因为各个区域的系统部分的权重密度彼此不同,并且相应于较高码率的系统部分的权重密度较高,则通过小容量存储器就可有效的支持多种码率。
本发明的该实施例的特征在于尽管使用IR方法来执行重发,可通过使用一个奇偶校验矩阵来自由选择目标码率。自由选择目标码率的通信方法的例子包括Turbo编/解码中所使用的删余(puncturing)方法。以下将比较删余方法和该第一实施例。删余方法不发送整个母矩阵的特定部分。根据删余方法,接收器将没有发送数据的那部分识别为不稳定的符号或比特,并且使用整个母矩阵来执行解码。在另一方面,在该实施例中,发射器通过使用母矩阵的一部分来执行编码,并且接收器也通过使用母矩阵的一部分来执行解码。以下从解码的复杂度出发来描述本实施例和删余方法之间的差别。如果母矩阵和母码的解码复杂度为100(3/4码率),使用删余方法的IR方法的解码复杂度为100。然而,在该实施例中,通过根据码率确定的母矩阵的某些区域降低了解码复杂度。举例来说,如果目标码率为3/4,解码复杂度仅为32。换句话说,应当执行用于解码的计算的母矩阵的区域仅为该母矩阵所有区域的32%。如果解码复杂度降低了,解码器的成本也可降低。除了降低解码复杂度,该实施例还是比删余方法具有优势。在删余方法中,即使在没有特定数据发送的情况下,特定数据被识别为不稳定比特或符号并执行解码。在这种情况下,解码性能降低了。然而,在本实施例中,随着多种码率一起可以获得优秀的解码性能。
如果码率为1/2,在这种情况下,解码复杂度为100,根据每种码率的解码复杂度如下表2所示。
[表2]
如表2所示,根据相关技术的删余方法,其是依据母矩阵的码率来确定编码复杂度和解码复杂度的,而不管码率的高和低。然而,根据本实施例,因为依据码率来确定编码复杂度和解码复杂度,其具有在实际硬件中可降低成本的优点。
图18表示根据本发明另一个实施例的奇偶校验矩阵的例子。图18中的模型矩阵可用于LDPC编码和解码。同样的,如上所述,可使用图18中的矩阵的全部或部分来执行编码和解码。如果使用图18中的矩阵的全部或部分来执行编码和解码,以上提及的IR方法可用于数据发送和接收。
以下将描述图18中的模型矩阵的特征。图18中的模型矩阵包括系统部分和奇偶部分。该奇偶部分优选的依照以上提及的下三角类型而设计。在这种情况下,大于0的索引(也就是移位次数)优选的被给予第一列的最后一行。在图18的例子中,索引75给予区域1801。给予区域1801的索引优选的依照模型矩阵的系统部分的结构而确定。换句话说,如果系统部分的结构是变化的,给予区域1801的索引的值也是变化的。换句话说,区域1801的索引值是可变的。
如果系统部分的第一列的最后一行分量具有大于0的索引,其性能得到提高。该事实可通过一种观测BER值的实验而容易的得到验证。
图19A至图19D表示应用于IR方法的图18中的模型矩阵的例子。如图所示,图18中的矩阵可被分类为相应于特定码率的四个部分。图19A是表示通过相应于第一码率的第一矩阵1901来编码和解码的框图。图19B是表示通过相应于第二码率的第二矩阵1902来编码和解码的框图。图19C是表示通过相应于第三码率的第三矩阵1903来编码和解码的框图。图19D是表示通过相应于第四码率的第四矩阵1904来编码和解码的框图。
简而言之,在图18的矩阵的情况中,奇偶部分包括附加索引以提高性能。同样的,图18中的矩阵被划分为多个区域,以用于支持多种码率的编码和解码。同样的,如果支持IR方法,可以使用图18中的矩阵。
图20表示根据本发明另一个实施例的LDPC编码方法。图20中的每个块表示子块。换句话说,图20的编码方法是基于模型矩阵的。因为可通过模型矩阵或奇偶校验矩阵来执行根据本发明的编码,本发明并不限于图20的例子。图20中的每个块具有随机索引(也就是移位次数)。
可通过包括不同奇偶校验矩阵的发射器来执行根据本实施例的编码方法。所以该发射器包括与执行LDPC解码的接收器相同的奇偶校验矩阵或模型矩阵,并且该发射器可以通过使用奇偶校验矩阵或模型矩阵来执行编码。
根据本实施例的发射器通过使用第一模型矩阵来执行编码。该第一模型矩阵包括相应于信息比特序列的系统部分A和生成奇偶比特的奇偶部分B。以下,相应于第一模型矩阵的系统部分A的信息比特序列将被称为第一信息比特序列(a),并且由第一模型矩阵的奇偶部分B所生成的奇偶比特将被称为第一奇偶比特序列(b)。因为LDPC码被定义为系统格式,该第一信息比特序列(a)被包括在编码码字中。换句话说,发射器发送包括第一信息比特序列(a)和第一奇偶比特序列(b)的码字给接收器。为了发送编码码字,可以使用多种调制方法和多种天线方法。同样的,优选的是根据该实施例的发射器在分离的存储区域中存储第一信息比特序列(a)。
接收器可通过接收从发射器发送的信号而获取码字。包括在码字中的第一信息比特序列和第一奇偶比特序列因为信道而失真了。从而,接收器所获取的码字包括失真的第一信息比特序列(a′)和失真的第一奇偶比特序列(b′)。该接收器对失真的第一信息比特序列(a′)和失真的第一奇偶比特序列(b′)执行校正子检验或CRC检验。因为可对LDPC码执行错误检验和错误纠正,执行解码以将失真的第一信息比特序列(a′)恢复为没有失真的第一信息比特序列(a)。该接收器根据校正子检验或CRC检验的结果来发送ACK/NACK。换句话说,如果校正子检验或CRC检验失败,该接收器发送NACK给发射器。
已接收到NACK的发射器通过使用第二模型矩阵来执行编码。同样的,如果接收到NACK,该发射器为相应于第一信息比特序列(a)的一部分的第二信息比特序列(ap)执行编码。如上所述,因为发射器在分离的存储区域中存储第一信息比特序列,当为重发执行编码时,该发射器可通过访问存储区域获取第一信息比特序列。尽管发射器编码相应于第一信息比特序列(a)的一部分的信息比特序列,该发射器通过使用第二模型矩阵而非第一模型矩阵来执行编码。
第二模型矩阵包括相应于信息比特序列的系统部分C和生成奇偶比特序列的奇偶部分D。第二信息比特序列(ap)相应于第一信息比特序列(a)的任何部分,并且与第二模型矩阵的系统部分C一一对应。由第二模型矩阵的奇偶部分D所生成的奇偶比特序列以下将被称为第二奇偶比特序列(d)。
发射器发送第二奇偶比特序列(d)给接收器。换句话说,该发射器将第二奇偶比特序列(d)作为响应于接收器发送来的NACK的重发数据而发送。
接收器获取因无线电信道而失真的第二奇偶比特序列(d′)。该接收器通过存储在存储器中的失真的第一信息比特序列(a′)的第一部分和失真的第二奇偶比特序列(d′)来执行解码。以下,失真的第一信息比特序列(a′)的第一部分将被表示为a′p。该失真的第一信息比特序列(a′)被划分为a′p部分和其他部分a′r。接收器通过使用第二模型矩阵来解码a′p部分和失真的第二奇偶比特序列(d′)。该接收器依照校正子检验或CRC检验的结果来发送ACK/NACK给发射器。换句话说,如果该接收器没能成功解码从发射器处接收到的数据,该接收器发送NACK给发射器。如果该接收器成功解码了接收到的数据,该接收器发送ACK给发射器。
接收到NACK的发射器通过使用第三模型矩阵来编码第三信息比特序列。该第三信息比特序列是第一信息比特序列(a)或第二信息比特序列(ap)的一部分。如果第二信息比特序列(ap)依据预定的规则被划分为ap0部分和ap1部分,该第三信息比特序列可以是ap1部分。该第三模型矩阵包括相应于第三信息比特序列的系统部分E和奇偶部分F。该发射器通过使用第三模型矩阵来编码第三信息比特序列,并且发送编码后的第三信息比特序列的第三奇偶比特序列(f)给接收器。该接收器在发送进程期间获取失真的第三奇偶比特序列(f′)。
在本实施例中,第三模型矩阵与第一模型矩阵和第二模型矩阵分开使用。换句话说,本实施例中所使用的多个模型矩阵的任何一个的一部分可以不同于任何一个其它模型矩阵。
接收器通过使用第三模型矩阵来执行解码。如上所述,该接收器通过使用失真的第一信息比特序列(a′)的第二部分和失真的第三奇偶比特序列(f′)来执行解码。如上所述,失真的第一信息比特序列(a′)依据预定的规则被划分为a′p部分和其他部分a′r。而且,a′p部分可以依据预定的规则被划分为a′p0和a′p1部分。在这种情况下,失真的第一信息比特序列(a′)的第二部分将被称为a′p1。
接收器使用第三奇偶校验矩阵来解码a′p1部分和失真的第三奇偶比特序列(f′)。该接收器依照解码结果发送ACK/NACK给发射器。
在图20的实施例中,发射器使用三个奇偶校验矩阵。同样的,如果该发射器通过使用每个奇偶校验矩阵来执行编码,该发射器通过选择被初始发送的第一信息比特序列的一部分来执行编码。选择第一信息比特序列(a)的一部分的方法依据预定的规则。该预定的规则同样被用于在接收器执行解码时选择信息比特序列的方法。
根据本实施例的编码方法优点在于即使第一模型矩阵和第二模型矩阵是单独的矩阵,也可使用本实施例。换句话说,即使第二模型矩阵是第一模型矩阵的一部分或第一模型矩阵不是第二模型矩阵的一部分,也可使用本实施例。同样的,即使第一模型矩阵和第二模型矩阵不包括相同的奇偶部分,也可使用本实施例。此外,即使第一模型矩阵具有与第二模型矩阵一样的或不同的大小,也可使用本实施例。
以下将描述用于重发的编码所使用的选择信息比特序列的方法的实施例。
图21表示当依照图20的实施例执行编码和解码时所使用的选择信息比特序列的方法。
图21表示从发射器发送的45比特的信息比特序列和接收器中接收到的45比特的失真的信息比特序列。如图21A,图21B和图21C所示,该接收器可分类45比特的失真的信息比特序列。同样的,如图21A,图21B和图21C所示,该发射器可分类45比特的信息比特序列。即,图21表示三种分类在发射器和接收器之间发送和接收的45比特的信息比特序列的方法。
如图21A所示,首先发送数据的发射器将要被发送的45比特的信息比特序列的全部分类到第一信息比特序列(a),并且执行用于第一信息比特序列(a)的编码。如果依照编码的结果而生成奇偶比特(未示出),该发射器发送第一信息比特序列及其奇偶比特给接收器。该接收器将全部接收到的信息比特序列分类到失真的第一信息比特序列(a′)并执行解码。
如果发射器从接收器接收到NACK,该发射器选择要被发送的45比特的信息比特序列的一部分作为如图21B所示的第二信息比特序列(ap)并且执行用于选择的部分的编码。同样的,发射器重发第二信息比特序列(ap)的奇偶比特(未示出)给接收器。该接收器选择如图21B所示的初始接收到的45比特的信息比特序列的a′p部分,并且执行对选择的比特和重发的奇偶比特的解码。如果校正子检验或CRC检验失败,该接收器发送NACK给发射器。
如果发射器接收到NACK,该发射器选择要被发送的45比特的信息比特序列的一部分作为如图21C所示的第三信息比特序列(ap1)并且执行用于选择的部分的编码。同样的,发射器重发第三信息比特序列(ap1)的奇偶比特(未示出)给接收器。该接收器选择如图21C所示的初始接收到的45比特的信息比特序列的a′p1部分,并且执行对选择的比特和重发的奇偶比特的解码。
用于确定发射器的多级编码进程所使用的信息比特序列的规则与用于确定接收器的多级解码所使用的信息比特序列的规则相同。如图21所示,如果发射器执行用于第二信息比特序列(ap)的编码并且发送该编码数据,接收器读出存储在存储器中的相应于第二信息比特序列的a′p部分。同样的,如果发射器执行用于第三信息比特序列(ap1)的编码并且发送该编码数据,接收器读出存储在存储器中的a′部分中的相应于第三信息比特序列的a′p1部分。
可依照奇偶校验矩阵来确定图21中所示的三种方法。换句话说,如果使用第一奇偶校验矩阵来执行解码,依照图21A中的方法来选择失真的信息比特以执行解码。同样的,如果使用第二奇偶校验矩阵来执行解码,依照图21B中的方法来选择失真的信息比特以执行解码。
尽管图21A,21B和21C中的用于信息比特序列编码的奇偶校验矩阵可以彼此不同,因为发射器和接收器知道用于编码和解码的信息比特序列的位置,该接收器可通过仅使用重发的奇偶比特来执行解码,尽管发射器重发了奇偶比特而没有重发信息比特序列。
图21的例子仅是描述本实施例的示例,本发明并不限于该例子。换句话说,可以自由选择用于多级编码的信息比特序列。以下,图22和图23表示选择信息比特序列的多种方法的例子。
图22表示当依照本发明实施例执行编码和解码时所使用的选择信息比特序列的方法的另一个例子。
图22表示将45比特的信息比特序列分类为三种方法的另一个例子。换句话说,如果接收器接收45比特(a′)的所有部分及其相应的第一奇偶比特(未示出),该接收器解码a′部分和该奇偶比特,并且发送ACK/NACK。如果发送了NACK,该接收器接收由图22B中的ap所生成的第二奇偶比特(未示出)并且解码图22B中的第二奇偶比特和a′p部分。
图23表示当依照本发明实施例执行编码和解码时所使用的选择信息比特序列的方法的另一个例子。
依照图23的实施例,发射器通过使用不同于先前技术的信息比特序列来执行解码。
如上所述,发射器可包括多种模型矩阵。然而,优选的是发射器所使用的多个奇偶校验矩阵具有不同码率。参见图20的例子,使用第一模型矩阵至第三模型矩阵来执行解码。第一模型矩阵相应于第一码率,第二模型矩阵相应于第二码率,并且第三模型矩阵相应于第三码率。
此外,在本实施例中,也可使用相关技术所建议的在IEEE 802.16e中所采用的模型矩阵。图24是表示使用相关技术所建议的在IEEE802.16e中所采用的模型矩阵来执行编码的方法的框图。
在图24的实施例中,发射器通过使用相应于3/4码率的第一矩阵1501来执行编码。由第一矩阵1501编码后的码字被发送给接收器。该接收器执行解码,并且如果解码失败就发送NACK给发射器。然后,该发射器仅重发奇偶比特而不发送信息比特序列。如果执行了重发,该发射器将码率从3/4改变为2/3以允许接收器良好的执行解码。该接收器通过使用第二矩阵1502来执行解码。如果解码失败,该接收器可发送NACK给发射器以请求更低码率(1/2码率)的编码。接收到NACK的发射器可通过使用1/2码率的第三矩阵1503来执行编码。
根据如图24所示的重发方法,发射器首先以较高码率发送码字,如果接收到NACK,仅重发奇偶比特。换句话说,该发射器仅重发奇偶比特,接收器对重发结果进行组合接收,换句话说,如果接收到NACK,发射器发送相应于较低码率的信号。结果,根据本实施例,可以获得与相关技术IR方法相同的优点。
图25A至图25C表示依照本发明实施例来执行解码的方法。图25A至图25C中的每个块表示子块。换句话说,图25A至图25C中的解码方法是基于模型矩阵的。因为可通过模型矩阵或奇偶校验矩阵来执行根据本发明的解码,本发明并不限于图25A至图25C中的例子。图25A至图25C中的每个块具有随机索引(也就是移位次数)。
可以通过包括不同奇偶校验矩阵的接收器来执行根据本实施例的解码方法。该接收器包括与执行LDPC编码的发射器相同的奇偶校验矩阵或模型矩阵,并且通过使用该奇偶校验矩阵或模型矩阵来执行解码。
参见图25A,发射器通过使用第一模型矩阵来执行编码。该第一模型矩阵包括与信息比特序列一一对应的系统部分A和生成奇偶比特的奇偶部分B。以下相应于第一模型矩阵的系统部分A的信息比特序列将被称为第一信息比特序列(a),由第一模型矩阵的奇偶部分B所生成的奇偶比特将被称为第一奇偶比特序列(b)。发射器发送包括第一信息比特序列(a)和第一奇偶比特序列(b)的码字给接收器。为了发送该码字,可执行诸如符号映射、调制、交织和频率变换等数据处理进程,并且可以通过多种天线方法来将该码字发送给接收器。
接收器可通过接收发射器发送的信号来获取码字。包括在码字中的第一信息比特序列和第一奇偶比特序列因信道而失真。从而,由接收器所获取的码字包括失真的第一信息比特序列(a′)和失真的第一奇偶比特序列(b′)。优选的是,接收器在分离的存储器中存储失真的第一信息比特序列(a′)和失真的第一奇偶比特序列(b′)。该接收器对失真的第一信息比特序列(a′)和失真的第一奇偶比特序列(b′)执行校正子检验或CRC检验以检查是否存在错误。因为可为LDPC码执行错误检测和错误纠正,则执行解码以将失真的第一信息比特序列(a′)恢复为没有失真的第一信息比特序列(a)。如果校正子检验或CRC检验失败,接收器发送NACK给发射器。
接收到NACK的发射器通过使用第二模型矩阵来执行编码。该发射器首先执行对第一信息比特序列(a)的编码。在接收NACK之后,该发射器尝试执行对相应于第一信息比特序列(a)的任何部分的第二信息比特序列(ap)的编码。第二矩阵包括相应于第二信息比特序列的系统部分C和生成奇偶比特的奇偶部分D。该第二信息比特序列(ap)相应于第一信息比特序列(a)的任何部分,并且与第二模型矩阵的系统部分C一一对应。由第二模型矩阵的奇偶部分D所生成的奇偶比特序列将被称为第二奇偶比特序列(d)。
发射器发送第二奇偶比特序列(d)给接收器。换句话说,该发射器仅发送第二奇偶比特序列(d)作为响应于接收器发送的NACK的重发数据。
以上所述,接收器在分离的存储器中存储失真的第一信息比特序列(a′)。该接收器通过存储在存储器中的失真的第一信息比特序列(a′)的第一部分和失真的第二奇偶比特序列(d′)来执行解码。以下,失真的第一信息比特序列(a′)的第一部分将被表示为a′p。该失真的第一信息比特序列(a′)被划分为a′p部分和其他部分a′r。接收器通过使用第二模型矩阵来解码a′p部分和失真的第二奇偶比特序列(d′)。如果接收器成功执行了解码,也就是如果该接收器成功执行了错误检验或CRC检验,该接收器执行图25A中的进程A。反之,如果接收器没能成功的执行解码,该接收器发送NACK给发射器。
当通过第二矩阵成功执行了解码时,执行进程A。因为可对LDPC码执行错误检验和错误纠正,通过解码将a′p部分纠正到a″p部分。因为a″p部分相应于成功解码了的比特,其可被称为已知值。在另一方面,因为a′p部分相应于没能成功解码的比特,其可被称为未知值。在进程A中,为失真的第一信息比特序列(a′)再次执行解码。然而,如果为失真的第一信息比特序列(a′)执行解码,获得的是相同的结果。从而,为相应于未知值的a′r部分和相应于已知值的a″p部分执行解码。简而言之,在进程A中,通过第一矩阵执行对a″p部分和b′部分的解码。
如果通过进程A成功执行了解码,因为接收器恢复了发射器首先发送的第一信息比特序列(a),该重发进程结束。如果通过进程A所执行的解码失败了,因为接收器没能恢复发射器首先发送的第一信息比特序列(a),该重发进程被停止。如果进程A失败了,优选的通过除第一矩阵之外的矩阵来执行编码和解码。
以下将参照图25B描述接收器发送NACK给发射器,由第二矩阵执行解码失败的情况。
发射器通过使用第三矩阵来编码第三信息比特序列。该第三信息比特序列是第一信息比特序列(a)或第二信息比特序列(ap)的一部分。如果该第二信息比特序列ap依据预定规则被划分为ap0部分和ap1部分,第三信息比特序列可以是ap1部分。该第三信息比特序列包括相应于第三信息比特序列的系统部分E和奇偶部分F。发射器通过使用第三矩阵来将编码的第三信息比特序列(f)发送给接收器。该接收器获取失真的第三奇偶比特序列(f′)。
接收器通过使用第三矩阵执行解码。如上所述,该接收器在分离的存储器中存储失真的第一信息比特序列(a′)。该接收器通过失真的第一信息比特序列(a′)的第二部分和第三奇偶比特序列(f′)来执行解码。如上所述,该失真的第一信息比特序列(a′)依据预定的规则被划分为a′p部分和其他部分a′r。同样的,a′p部分依照预定的规则被划分为a′p0部分和a′p1部分。在这种情况下,失真的第一信息比特序列(a′)的第二部分将被称为a′p1。
接收器通过使用第三矩阵来解码a′p1部分和失真的第三奇偶比特序列(f′)。如果接收器成功执行了解码,该接收器执行图25B中的进程B。反之,如果接收器没能成功执行解码,该接收器发送NACK给发射器。
当通过第三矩阵成功执行了解码时,执行进程B。在这种情况下,通过依照LDPC码的错误纠正特性通过解码来将a′p部分纠正到a″p1部分。因为a″p1部分相应于成功解码了的比特,其可被称为已知值。在另一方面,因为a′p1部分相应于没能成功解码的比特,其可被称为未知值。在进程B中,为(a′p)部分再次执行解码。然而,如果为失真的第一信息比特序列(a′p)执行解码,获得的是相同的结果。从而,为相应于未知值的a′p0部分和相应于已知值的a″p1部分执行解码。简而言之,在进程B中,通过第二矩阵执行对a′p0部分,a″p1部分和d′部分的解码。
如果通过进程B成功执行了解码,接收器恢复了a′p部分。如上所述,因为失真的第一信息比特序列(a′)可被划分为a′p部分和a′r部分,如果接收器恢复了a′r部分,其可恢复整个的失真的第一信息比特序列a′。从而,接收器再次执行图25A中的进程A。换句话说,通过第一矩阵对通过进程B和存储在存储器中的a′r部分及b′而恢复的信息比特序列来执行解码。
如果通过进程B没能执行解码,因为接收器不能恢复发射器首先发送的第一信息比特序列(a),该重发进程被停止。
以下将参照图25C描述通过第三矩阵没能执行解码,接收器发送NACK给发射器的情况。
发射器通过使用第四矩阵来编码第四信息比特序列。该第四信息比特序列是第一信息比特序列或(ap1)部分的一部分。如果ap1部分依据预定规则被划分为ap10部分和ap11部分,第四信息比特序列可以是ap11部分。该第四信息比特序列包括相应于第四信息比特序列的系统部分G和奇偶部分H。发射器发送通过使用第四矩阵来编码的第四奇偶比特序列(h)给接收器。该接收器获取失真的第四奇偶比特序列(h′)。
接收器通过使用第四矩阵执行解码。如上所述,该接收器在分离的存储器中存储失真的第一信息比特序列(a′)。该接收器通过失真的第一信息比特序列(a′)的第三部分和失真的第四奇偶比特序列(h′)来执行解码。如上所述,该失真的第一信息比特序列(a′)依据特定的规则被划分为a′p部分和其他部分a′r。同样的,a′p部分依照预定的规则被划分为a′p0部分和a′p1部分。同样的,a′p1部分依照预定的规则被划分为a′p10部分和a′p11部分。在这种情况下,失真的第一信息比特序列(a′)的第三部分将被称为a′p11。
接收器通过使用第四矩阵来解码a′p11部分和失真的第四奇偶比特序列(h′)。如果接收器成功执行了解码,该接收器执行图25B中的进程B。反之,如果接收器没能成功执行解码,其确定正常接收是不可能的并且停止重发进程。
在图25A至图25C中,接收器使用四个奇偶校验矩阵。同样的,如果该接收器通过使用每一个奇偶校验矩阵来执行编码,该接收器通过选择初始接收到的失真的信息比特序列(a′)的一部分来执行解码。一种选择失真的信息比特序列(a′)的一部分的方法取决于预定的规则。该预定的规则同样也用于当生成发射器重发的奇偶比特序列时所使用的选择信息比特序列的方法。
以下将描述一种选择初始接收到的失真的信息比特序列(a′)的一部分的方法。
图26表示一种选择当依照本发明实施例执行编码和解码时所使用的信息比特序列的方法。
图26的例子表示接收器接收到的45比特的失真的信息比特序列和发射器发送的45比特的信息比特序列。该接收器可以如图26A、图26B、图26C和图26D所示来分类45比特的失真的信息比特序列。同样的,该发射器可以如图26A、图26B、图26C和图26D所示来分类45比特的信息比特序列。即,图26表示分类在发射器和接收器之间发送和接收的45比特的信息比特序列的四种方法。
如图26A所示,如果发射器发送第一信息比特序列(a)并且发送它的奇偶比特序列(未示出),接收器接收该奇偶比特序列以解码失真的信息比特序列(a′)。在接收器没能解码该失真的信息比特序列(a′)而发送NACK之后,如果发射器执行重发,接收器解码重发的比特和所示的a′p部分。换句话说,接收器选择a′部分的a′p部分并且解码所选择的部分。同样的,在接收器没能解码a′p部分而发送NACK之后,如果发射器执行重发,接收器解码重发的比特和a′p1部分。同样的,在接收器没能解码a′p1部分而发送NACK之后,如果发射器执行重发,接收器解码重发的比特和a′p11部分。
接收器将失真的信息比特序列(a′)存储到接收器中的存储器中,并且当执行每个解码时访问存储器以使用第一信息比特序列(a′)的一部分。
用于确定接收器的多级解码进程所使用的信息比特序列的规则与用于确定发射器的多级编码进程所使用的信息比特序列的规则相同。如图26所示,如果发射器对第二信息比特序列(ap)执行编码并且发送编码数据,接收器读取存储在存储器中的a′部分中的相应于第二信息比特序列的a′p部分。同样的,如果发射器对第三信息比特序列(ap1)执行编码并且发送编码数据,接收器读取存储在存储器中的a′部分中的相应于第三信息比特序列的a′p1部分。
可依照奇偶校验矩阵来确定图26中所示的四种方法。换句话说,如果使用第一奇偶校验矩阵来执行解码,依照图26A的方法来选择失真的信息比特以执行解码。同样的,如果使用第二奇偶校验矩阵来执行解码,依照图26B的方法来选择失真的信息比特以执行解码。
尽管图26A、26B、26C和26D中的信息比特序列的解码所使用的奇偶校验矩阵可以彼此不同,因为发射器和接收器知道用于编码和解码的信息比特序列的位置,尽管该发射器仅重发奇偶比特而不重发信息比特序列,该接收器可通过使用重发的奇偶比特来执行解码。
图27表示一种依照本发明实施例的执行编码和解码时所使用的选择信息比特序列的方法的另一个例子。
图27表示将45比特的信息比特序列分类为4种方法的另一个例子。换句话说,如果接收器接收45比特的所有部分(a′)和其相应的第一奇偶比特(未示出),该接收器解码a′部分和奇偶比特并且发送ACK/NACK。如果发送了NACK,该接收器接收由图27B中的ap部分所生成的第二奇偶比特(未示出),并且解码图27B中的第二奇偶比特和a′p部分。
图28表示一种依照本发明实施例的执行编码和解码时所使用的选择信息比特序列的方法的另一个例子。
依照本实施例,接收器请求发射器的重发,并且通过使用不同于相关技术的信息比特序列来执行解码。因为图28至图30仅是示例性的描述依照本实施例的多种选择信息比特序列的方法,本发明并不限于图28至图30的数值。
在图25A至图25C的例子中,依照四个奇偶校验矩阵来执行解码。在图26至图28的例子中,依照四个奇偶校验矩阵来选择接收的比特。这四个奇偶校验矩阵可以彼此不同。换句话说,即使这四个奇偶校验矩阵的特征彼此不同,可以使用根据本实施例的解码方法。然而,优选的是本实施例所使用的多个奇偶校验矩阵相应于多种码率。参见图25A至图25C的例子,使用第一矩阵至第四矩阵来执行解码。第一矩阵相应于特定的第一码率,第二矩阵相应于特定的第二码率,第三矩阵相应于特定的第三码率,第四矩阵相应于特定的第四码率。
如果第一码率是最高的,第二码率是第二高的,第三码率是第三高的,第四码率是最低的,根据本实施例的解码方法可应用于IR方法。
换句话说,接收器执行解码,如果解码失败就发送NACK给发射器。然后该发射器仅重发奇偶比特而不发送信息比特序列。如果执行了重发,该发射器将第一码率(例如3/4)改变到第二码率(例如2/3)以允许接收器良好的执行解码。该接收器通过使用第二矩阵来执行解码。如果解码失败,该接收器发送NACK给发射器以请求更低码率(第三码率或第四码率)的编码。同样的,如果成功执行了解码,即接收器接收到相应于第二码率的奇偶比特,执行图25A中的进程A以解码相应于第一码率的码字。简而言之,如果成功执行了解码,接收器解码相应于更高码率的码字,以及如果解码失败了,接收器解码相应于更低码率的码字。
根据本实施例的解码方法是基于结构化的LDPC码。如上所述,该结构化的LDPC码通过使用特定大小(例如z×z)的子块来表示奇偶校验矩阵。换句话说,该奇偶校验矩阵是从特定模型矩阵扩展得到的。在本实施例中,选择多个信息比特序列来执行解码。如果子块的大小(z因子)是可变的,其优点在于可为各种大小的信息比特执行解码。
图29表示通过使用一个母矩阵而支持多种码率的性能曲线。如图29所示,根据本发明的编码方法具有与相关技术的多种编码方法相同或更优的性能。考虑到根据本发明的编码方法使用更小的存储器,可以注意到本发明表现出比现有的IEEE 802.16e的低密度奇偶校验码更优秀的性能。
以上提及的码率、矩阵大小、权重特征仅是示意性的描述本发明,本发明并不限于以上提及的数值。换句话说,可自由改变以上条件,例如码率。
对于本领域技术人员来说,本发明可表现为其它特定的形式而不脱离本发明的精神和实质特征是很明显的。因此上述实施例的所有方面都将被考虑作为示例而不是限制。可通过附加权利要求的合理解释来确定本发明的范围,并且落入本发明等同范围的所有改变都包括在本发明范围内。
工业实用性
本发明可应用于使用编码和解码以及诸如移动通信系统或无线互联网系统的无线通信系统的每一个领域。
Claims (28)
1.一种在移动通信系统中重发数据的方法,所述方法包括:
第一步骤,通过使用相应于不同码率的至少两个奇偶校验矩阵中的相应于第一码率的第一奇偶校验矩阵来编码信息比特序列;
第二步骤,将由所述第一步骤编码而生成的第一码字发送给接收器;
第三步骤,从所述接收器处接收响应于所述第一码字的否定接收确认(NACK);
第四步骤,通过使用所述至少两个奇偶校验矩阵中的相应于第二码率的第二奇偶校验矩阵的至少一部分来编码所述信息比特序列的至少一部分;和
第五步骤,将由所述第四步骤编码而生成的第二码字的至少一部分发送给所述接收器。
2.根据权利要求1所述的方法,其中,所述第二码率低于所述第一码率。
3.根据权利要求1所述的方法,其中,所述第二奇偶校验矩阵包括所述第一奇偶校验矩阵。
4.根据权利要求1所述的方法,其中,所述第一奇偶校验矩阵包括所述第二奇偶校验矩阵。
5.根据权利要求1所述的方法,其中,所述第二码字的所述部分是所述第二码字的奇偶比特。
6.根据权利要求3所述的方法,其中,在所述第四步骤中,与所述第一奇偶校验矩阵相比,通过仅使用所述第二奇偶校验矩阵的附加区域来执行编码计算。
7.根据权利要求1所述的方法,其中,所述至少两个奇偶校验矩阵中的每一个包括系统部分和奇偶部分。
8.根据权利要求1所述的方法,其中,所述至少两个奇偶校验矩阵中的每一个包括由索引标识的多个子块。
9.根据权利要求8所述的方法,其中,通过依照预定的规则改变基础矩阵来生成所述多个子块的每一个。
10.根据权利要求9所述的方法,其中,所述索引是指示所述预定的规则的信息。
11.根据权利要求10所述的方法,其中,在所述第一和第二奇偶校验矩阵是模型矩阵的形式的情况下,所述各编码步骤包括:
依照由所述每个索引指示的预定的规则来扩展所述第一或第二奇偶校验矩阵;和
通过使用所述扩展后的第一或第二奇偶校验矩阵来编码信息比特。
12.根据权利要求1所述的方法,其中,所述至少两个奇偶校验矩阵中的每一个是特定母矩阵的一部分。
13.根据权利要求12所述的方法,其中,在所述至少两个奇偶校验矩阵中,相应于更低码率的奇偶校验矩阵包括相应于更高码率的奇偶校验矩阵。
14.根据权利要求13所述的方法,其中,所述至少两个奇偶校验矩阵中的每一个包括系统部分和奇偶部分。
15.根据权利要求14所述的方法,其中,所述奇偶部分是下三角类型。
16.根据权利要求15所述的方法,其中,所述模型矩阵包括多个由相应索引标识的子块。
17.根据权利要求16所述的方法,其中,所述母矩阵的奇偶部分的第一列的最后的子块的索引大于“0”。
18.根据权利要求1所述的方法,其中,所述信息比特序列的所述部分是所述信息比特序列的预设定区域。
19.根据权利要求5所述的方法,其中,所述第二奇偶校验矩阵的所述部分相应于所述第二码字的奇偶比特。
20.一种在通信系统中重发数据的方法,所述方法包括:
发送由相应于不同码率的至少两个奇偶校验矩阵中的相应于第一码率的第一奇偶校验矩阵编码的码字;
从所述接收器接收响应于所述码字的NACK;和
发送由所述至少两个奇偶校验矩阵中的相应于第二码率的第二奇偶校验矩阵的一部分编码的奇偶比特到所述接收器。
21.一种在通信系统的接收器中通过LDPC码来解码数据的方法,所述方法包括:
从发射器处接收由第一奇偶校验矩阵编码的第一码字;
从所述发射器处接收由第二奇偶校验矩阵的至少一部分编码的第二码字的奇偶比特序列;和
通过使用所述第二奇偶校验矩阵,解码由所述第一码字的一部分与从所述发射器处接收到的所述第二码字的奇偶比特序列组合而成的码字序列。
22.根据权利要求21所述的方法,其进一步包括:如果由所述第二奇偶校验矩阵执行的解码成功,则通过使用所述第一奇偶校验矩阵来解码所述第一码字。
23.根据权利要求21所述的方法,其中,所述第一和第二奇偶校验矩阵分别相应于第一码率和第二码率。
24.根据权利要求23所述的方法,其中,所述第二码率低于所述第一码率。
25.根据权利要求24所述的方法,其中,所述第二奇偶校验矩阵包括所述第一奇偶校验矩阵。
26.根据权利要求21所述的方法,其中,所述第一和第二奇偶校验矩阵中的每一个均包括系统部分和奇偶部分。
27.根据权利要求26所述的方法,其中,所述奇偶部分是下三角类型。
28.根据权利要求21所述的方法,其中,所述第二奇偶校验矩阵的所述部分是相应于所述第二码字的奇偶比特的部分。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060054468A KR101119111B1 (ko) | 2006-05-04 | 2006-06-16 | Ldpc 부호를 이용한 데이터 재전송 방법 |
KR10-2006-0054468 | 2006-06-16 | ||
KR1020060054468 | 2006-06-16 | ||
PCT/KR2007/002921 WO2007145487A2 (en) | 2006-06-16 | 2007-06-15 | Method of encoding/decoding using low density check matrix |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101553989A true CN101553989A (zh) | 2009-10-07 |
CN101553989B CN101553989B (zh) | 2012-09-19 |
Family
ID=38832229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800224725A Expired - Fee Related CN101553989B (zh) | 2006-06-16 | 2007-06-15 | 使用低密度校验码矩阵的编/解码方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8356227B2 (zh) |
EP (1) | EP2030327B1 (zh) |
KR (1) | KR101119111B1 (zh) |
CN (1) | CN101553989B (zh) |
WO (1) | WO2007145487A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104041168A (zh) * | 2012-01-12 | 2014-09-10 | 高通股份有限公司 | 用于生成和/或使用信号抑制效用度量的方法和装置 |
CN107888199A (zh) * | 2013-05-16 | 2018-04-06 | 韩国电子通信研究院 | 基于低密度奇偶校验编码/解码输入信息的方法和编码器 |
CN109150196A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN110289933A (zh) * | 2018-03-19 | 2019-09-27 | 华为技术有限公司 | 通信方法、通信装置和系统 |
CN113595559A (zh) * | 2016-12-20 | 2021-11-02 | 三星电子株式会社 | 用于通信系统中的信道编码/解码的装置和方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101191196B1 (ko) * | 2006-06-07 | 2012-10-15 | 엘지전자 주식회사 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
US7890833B2 (en) * | 2006-06-08 | 2011-02-15 | Intel Corporation | Wireless communication using codeword encoded with high-rate code |
WO2008151516A1 (fr) * | 2007-06-08 | 2008-12-18 | Datang Mobile Communications Equipment Co., Ltd | Procédé, équipement et système pour codage et décodage ldpc |
KR101366284B1 (ko) * | 2007-11-13 | 2014-02-20 | 엘지전자 주식회사 | 골레이 부호를 이용한 블록 부호 생성 방법, 데이터 부호화방법 및 데이터 부호화 장치 |
US8566929B2 (en) * | 2008-01-14 | 2013-10-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Integrity check failure detection and recovery in radio communications system |
EP2091156B1 (en) * | 2008-02-18 | 2013-08-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
US8780817B2 (en) | 2008-09-22 | 2014-07-15 | Qualcomm Incorporated | Apparatus and method for reducing overhead for communications |
US8041216B2 (en) * | 2009-06-10 | 2011-10-18 | Alcatel Lucent | System and method for channel-adaptive error-resilient burst mode transmission |
US9167457B2 (en) * | 2010-04-06 | 2015-10-20 | Hewlett-Packard Development Company, L.P. | Measuring and displaying wireless network quality |
US9014021B2 (en) | 2010-07-09 | 2015-04-21 | Aruba Networks, Inc. | Correlating data from multiple spectrum monitors |
WO2015100561A1 (zh) * | 2013-12-30 | 2015-07-09 | 华为技术有限公司 | 极化码的速率匹配方法及装置 |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
KR20170083432A (ko) * | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 |
US10176040B2 (en) | 2016-04-05 | 2019-01-08 | Micron Technology, Inc. | Error correction code (ECC) operations in memory |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
JP2019149589A (ja) * | 2016-07-08 | 2019-09-05 | シャープ株式会社 | 基地局装置、端末装置、通信方法、および、集積回路 |
WO2018031777A1 (en) * | 2016-08-10 | 2018-02-15 | Idac Holdings, Inc. | Protograph based low-density parity check (ldpc) codes in combination with harq |
KR20180063475A (ko) | 2016-12-02 | 2018-06-12 | 삼성전자주식회사 | 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치 |
KR20180096406A (ko) | 2017-02-21 | 2018-08-29 | 엘지전자 주식회사 | 냉장고 |
BR112019019253B1 (pt) | 2017-03-30 | 2020-11-10 | Lg Electronics Inc | método para realizar codificação com base na matriz de verificação de paridade do código de verificação de paridade de baixa densidade (ldpc) em um sistema de comunicação sem fio e terminal utilizando o mesmo |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
US11271685B2 (en) * | 2017-12-29 | 2022-03-08 | Limited Liability Company “Radio Gigabit” | Method of hybrid automatic repeat request implementation for data transmission with multilevel coding |
US10680764B2 (en) * | 2018-02-09 | 2020-06-09 | Qualcomm Incorporated | Low-density parity check (LDPC) parity bit storage for redundancy versions |
TWI757609B (zh) * | 2018-08-03 | 2022-03-11 | 日商索尼股份有限公司 | 用於通訊的傳輸設備和方法、接收設備和方法 |
US11996948B2 (en) * | 2020-07-09 | 2024-05-28 | Qualcomm Incorporated | Hierarchical hybrid automatic repeat request across different decoding levels |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704898B1 (en) * | 1998-10-23 | 2004-03-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Combined hybrid automatic retransmission request scheme |
KR100566241B1 (ko) * | 2001-11-19 | 2006-03-29 | 삼성전자주식회사 | 이동통신시스템에서 연성 심볼 결합 장치 및 방법 |
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
KR100502609B1 (ko) | 2002-11-21 | 2005-07-20 | 한국전자통신연구원 | Ldpc 코드를 이용한 부호화기 및 부호화 방법 |
US7254769B2 (en) * | 2002-12-24 | 2007-08-07 | Electronics And Telecommunications Research Insitute | Encoding/decoding apparatus using low density parity check code |
DE602004030869D1 (de) | 2003-05-30 | 2011-02-17 | Sony Corp | Dekodierverfahren, dekodiervorrichtung, programm, aufzeichnungs-/wiedergabevorrichtung und -verfahren, und wiedergabevorrichtung und -verfahren |
US7171603B2 (en) * | 2004-05-06 | 2007-01-30 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR20050123336A (ko) * | 2004-06-24 | 2005-12-29 | 엘지전자 주식회사 | Ldpc 코드를 이용한 가변 코드 레이트 적응 부호화 방법 |
JP4672015B2 (ja) | 2004-07-27 | 2011-04-20 | エルジー エレクトロニクス インコーポレイティド | 低密度パリティ検査コードを用いた符号化及び復号化方法 |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR100925439B1 (ko) * | 2008-02-19 | 2009-11-06 | 엘지전자 주식회사 | 물리 하이브리드 arq 지시 채널 매핑 방법 |
-
2006
- 2006-06-16 KR KR1020060054468A patent/KR101119111B1/ko not_active IP Right Cessation
-
2007
- 2007-06-15 EP EP07746955.9A patent/EP2030327B1/en not_active Not-in-force
- 2007-06-15 WO PCT/KR2007/002921 patent/WO2007145487A2/en active Application Filing
- 2007-06-15 CN CN2007800224725A patent/CN101553989B/zh not_active Expired - Fee Related
- 2007-06-15 US US12/304,992 patent/US8356227B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104041168A (zh) * | 2012-01-12 | 2014-09-10 | 高通股份有限公司 | 用于生成和/或使用信号抑制效用度量的方法和装置 |
CN107888199A (zh) * | 2013-05-16 | 2018-04-06 | 韩国电子通信研究院 | 基于低密度奇偶校验编码/解码输入信息的方法和编码器 |
CN113595559A (zh) * | 2016-12-20 | 2021-11-02 | 三星电子株式会社 | 用于通信系统中的信道编码/解码的装置和方法 |
CN109150196A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN110289933A (zh) * | 2018-03-19 | 2019-09-27 | 华为技术有限公司 | 通信方法、通信装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
KR20070108041A (ko) | 2007-11-08 |
WO2007145487A2 (en) | 2007-12-21 |
CN101553989B (zh) | 2012-09-19 |
KR101119111B1 (ko) | 2012-03-16 |
WO2007145487A3 (en) | 2009-06-11 |
US8356227B2 (en) | 2013-01-15 |
US20090313520A1 (en) | 2009-12-17 |
EP2030327A2 (en) | 2009-03-04 |
EP2030327B1 (en) | 2016-09-07 |
EP2030327A4 (en) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101553989B (zh) | 使用低密度校验码矩阵的编/解码方法 | |
CN101427473B (zh) | 使用低密度校验码矩阵进行编码/解码的方法 | |
US8171374B2 (en) | LDPC check matrix generation method, check matrix generator, and code retransmission method | |
US8086929B2 (en) | Method of executing LDPC coding using parity check matrix | |
US7954041B2 (en) | Apparatus and method for transmitting/receiving a signal in a communication system using a low density parity check code | |
KR101154995B1 (ko) | Ldpc 부호화를 수행하는 방법 | |
KR20080087615A (ko) | Ldpc 부호를 이용한 부호화 방법 | |
US7584399B2 (en) | Apparatus and method for transmitting and receiving a signal in a communication system | |
CN101095303A (zh) | 用于在通信系统中发送和接收信号的装置和方法 | |
KR101265636B1 (ko) | 모델 행렬을 이용하여 ldpc 복호화를 수행하는 방법 | |
KR101227514B1 (ko) | Ldpc 부호화 및 복호화를 위한 모델 행렬을 구성하는방법 | |
KR101191197B1 (ko) | 복수의 패리티 검사 행렬을 이용하여 복호화하는 방법 | |
KR101162217B1 (ko) | 패리티 검사 행렬을 이용하여 ldpc 부호화를 수행하는방법 | |
KR101137349B1 (ko) | 복수의 패리티 검사 행렬을 이용하여 부호화하는 방법 | |
KR101221911B1 (ko) | Ldpc 부호를 이용하여 재전송을 수행하는 방법 | |
KR101319891B1 (ko) | 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20190615 |
|
CF01 | Termination of patent right due to non-payment of annual fee |