CN101427473B - 使用低密度校验码矩阵进行编码/解码的方法 - Google Patents
使用低密度校验码矩阵进行编码/解码的方法 Download PDFInfo
- Publication number
- CN101427473B CN101427473B CN2007800145314A CN200780014531A CN101427473B CN 101427473 B CN101427473 B CN 101427473B CN 2007800145314 A CN2007800145314 A CN 2007800145314A CN 200780014531 A CN200780014531 A CN 200780014531A CN 101427473 B CN101427473 B CN 101427473B
- Authority
- CN
- China
- Prior art keywords
- matrix
- submatrix
- parity
- sub
- directed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
公开了一种使用奇偶校验矩阵来编码数据的方法、一种解码被编码数据的方法以及一种使用同样手段的数据重传方法。一种使用奇偶校验矩阵按LDPC码来编码数据的方法包括依照用于编码的码率从奇偶校验矩阵可变地选择特定子矩阵,所述奇偶校验矩阵包括至少两个子矩阵,并且通过使用所选择的子矩阵来编码输入数据流。
Description
技术领域
本发明涉及一种使用低密度奇偶校验(LDPC)码来编码/解码的方法,尤其涉及一种使用奇偶校验矩阵来编码数据的方法、一种解码所编码数据的方法以及一种使用同样手段的数据重传方法。
背景技术
图1示出了应用本发明和现有技术的移动通信信道的结构。以下,将参考图1来描述移动通信信道的结构。发射机经过信道编码过程使得通过无线信道在无损或无失真的情况下发送数据。信道编码的例子包括卷积编码、turbo编码、LDPC编码等。经过信道编码过程的数据可以作为包括数个比特的单符号被发送到无线信道。此时,用于将数个比特映射到单符号的过程被称为调制。
经调制的数据被转换为信号,用于经由多路复用过程或多路接入方法来进行多路传输。多路复用过程的例子包括CDM、TDM、FDM等。在图1中示出了OFDM(正交频分多路复用)的例子。将已经经过多路复用块的信号改变为适于传输到一个或多个多天线的结构,继而经由无线信道被转送到接收机。当数据通过无线信道时,在所发送的数据中会出现衰减和热噪声。为此,在数据中可能出现失真。
调制的数据经由无线信道被转送到接收机。在这种情况下,在所发送的数据中出现衰减和热噪声,从而其中可能出现失真。接收机在接收失真的数据之后按相反的次序执行发射机的一系列过程。接收机执行解调,将被映射到符号的数据转换为比特流,经过信道解码,并且将失真的数据恢复为原始数据。
用于执行信道编码的设备存储矩阵H或矩阵G,其中所述矩阵H是用于产生奇偶校验位的奇偶校验矩阵,其中所述奇偶校验位将被添加到输入数据(系统位),并且所述矩阵G是由所述矩阵H所导出的奇偶校验产生矩阵。换句话说,发射机包括编码器,编码器通过输入数据和矩阵H或G产生奇偶校验位。用于执行信道解码的设备利用矩阵H对所接收的数据(失真的系统位+奇偶校验位)进行操作来检查所述系统位是否被很好地恢复,并且如果所述系统位未被恢复,那么再次执行操作。
调制的例子包括BPSK(二进制相移键控)、QPSK(正交相移键控)、16-QAM(正交振幅调制)、64-QAM、256-QAM等。例如,16-QAM将已经在调制期间经过信道编码的数据流映射到以4比特为一个单元的单符号。16-QAM将在解调期间通过无线信道接收的单符号解映射为四个比特。
以下,将描述可以与本发明一起使用的数据重传方法。提供了数据重传方法的各种例子。在它们当中,将描述HARQ(混合自动重复请求)方法。通过组合FEC(前向纠错)符号和ARQ(自动重复请求)来得到HARQ方法,所述ARQ是移动通信系统中的一种重传方法。依照ARQ方法,如果从接收机所接收的数据中检测到差错,那么所述接收机向发射机请求重传。ARQ方法的例子根据重传方法,包括停止和等待、选择性重复、退N步(Go-Back-N)等。依照停止和等待方法,如图2所示,如果发射机在发送数据之后接收来自接收机的确认(ACK)消息,那么所述发射机发送下一数据,其中所述ACK消息通知所述接收机已经成功接收了所述数据。如果发射机接收来自接收机的NACK消息,其中所述NACK消息通知所述接收机未成功接收所述数据,那么发射机重传未成功接收到的数据。
同时,依照退N步方法,发射机首先发送N个数据并且依照预期的次序接收来自接收机的ACK消息。图3示出了N=7的情况,其中 在没有ACK消息的情况下发送的数据数目N被称为窗口大小。如果发射机响应于第k个数据接收NACK消息,那么所述发射机顺序地发送从第k个数据开始的数据。
图4示出了选择性重传方法。依照选择性重传方法,如退N步方法那样,在没有ACK或NACK消息的情况下发送的数据数目N被称为窗口大小,并且只对具有NACK消息的数据来有选择地执行重传。
依照上述HARQ方法,如果按ARQ方法执行重传,那么将先前发送的数据与所重传的数据相组合,从而通过FEC符号来恢复数据。根据两种数据的组合方法,HARQ方法被分类为chase合并方法和增量冗余方法。依照chase合并方法,如图5所示,接收机将发送数据与重传数据相组合使得增加接收信噪比(SNR),由此提高了在接收机的接收成功率。
与chase合并方法不同,增量冗余方法(以下被称为‘IR方法’)在发射机重传期间发送某个编码的数据使得降低在接收机所接收的数据的码率,由此提高接收成功率,其中所述编码的数据并未用于首次传输。
以下,将描述LDPC编码。LDPC编码的概念如下。
可以利用奇偶校验产生矩阵G和奇偶校验矩阵H来描述线性码。线性码的特性在于对于码字‘c’的每位满足方程式HcT=0。作为一种线性码,由Gallager在1962年首次提出了近来受到关注的LDPC码。LDPC编码的一个特性是奇偶校验矩阵H中的大部分元素是‘0’并且非‘0’元素的数目与码字相比很少,使得可以根据概率来重复解码。用于首次提出的LDPC码的奇偶校验矩阵H是以非系统形式来定义的,并且所述奇偶校验矩阵的每行和每列被设计成同样具有小权重。
在这种情况下,权重是指在每个行和列中所包括的‘1’的数目。
由于在奇偶校验矩阵H中非‘0’元素的密度很低,所以LDPC编码方案具有低解码复杂度。此外,LDPC编码的解码性能优于其它编码方案,其接近香农(Shannon)的理论极限。然而,在Gallegar提出时,无法利用硬件技术来实现LDPC编码方案,使得所述LDPC编码方案未引起注意达30年。在19世纪80年代早期开发了使用图表的可重复解码方案,并且已经使用所述可重复解码方案开发了用于LDPC码的一对解码算法。它们中的一个是和-积(sum-product)算法。
LDPC编码具有较好的纠错能力,由此改进了通信速度和容量。当与多输入和多输出(MIMO)方案结合时,LDPC编码可以被应用于具有几百Mbit/s数据传输速度的高速无线LAN、对于以250km/h速度移动的用户具有1Mbit/s数据传输速度的高速移动通信系统以及具有40Gbit/s数据传输速度的光通信系统。另外,LDPC编码可以使定量加密通信能够减少低质量通信路径上重传的数目,这是因为由于其高纠错能力而改进了传输质量。此外,由于LDPC编码的低复杂度和较好的损失补偿能力,能够容易地恢复有错误的数据分组,使得可以通过因特网和移动通信系统来发送其质量等同于TV质量的内容。由于作为LDPC编码优点的宽应用范围和大容量,可以实现在100m范围内的10G BASE-T传输,这在早些时候被认为是不可能的。另外,可以将具有36MHz带宽的单个卫星发射机的传输能力增加到80Mbit/s,这是通常传输能力的1.3倍。利用上述优点,LDPC编码方案被用作通信系统中的下一代编码方案,像IEEE802.16或IEEE802.11等。
以下,将描述构造的LDPC。
使用奇偶校验矩阵H以使用LDPC码,并且H包括大量的元素0以及一些元素1。由于矩阵H具有105位或更大的大尺寸,所以要求大型存储器来表示矩阵H。构造的LDPC将用于LDPC编码并解码的矩 阵H的元素表示为如图7所示的特定大小的子块。在IEEE802.16e中,子块由一个整数指标(index)来标识以降低存储矩阵H所需的存储器的规模。各种类型的矩阵可以作为这种子块。例如,特定大小的置换矩阵可以作为这种子块。
如果使用构造的LDPC,那么只需要在具体存储器中存储一个整数(即,指标)而不是由元素1或0所组成的特定大小的矩阵。据此,可以减小用于表达矩阵H所需的存储器大小。
例如,如果在IEEE802.16e标准中所反映的码字大小为2304并且码率为2/3,那么用于LDPC编码/解码的模型矩阵如图8所示。
如图8所示,所构造的IEEE802.16e的LDPC矩阵由元素-1、0以及正整数组成,其中-1表示其中元素均为0的零矩阵,并且0表示单位矩阵。除-1和0之外的正整数被看作是置换矩阵,其中,按照正整数右移单位矩阵。换句话说,如果构成矩阵的元素是3,那么它表示单位矩阵右移三次而得到的置换矩阵。
图9示出了用于依照上述的正整数,即移位数目,来表达矩阵的方法。假定具体矩阵H由构造的4×4矩阵(即,子块)来标识。在这种情况下,如果具体子块由3标识,那么所述子块就是图9中所示的矩阵。
以下,将描述LDPC编码方法。
依照一般的LDPC编码方法,通过使用由LDPC奇偶校验矩阵H所导出的产生矩阵G来编码信息位。为了产生所述产生矩阵G,通过使用高斯简化法以[PT:I]的形式来构造奇偶校验矩阵H。假定信息位的数目为‘k’并且编码的码字大小为‘n’,那么‘P’是具有‘k’行并且‘n-k’列的矩阵,并且‘I’是具有‘k’行和‘k’列的单位矩阵。
当以[PT:I]形式来表示奇偶校验矩阵H时,产生矩阵G具有[I:P]的形式。要编码的k位的信息位可以被表示为具有一行和‘k’列的矩阵‘x’。在这种情况下,以下列方程式的形式来表示码字‘c’。
c=xG=[x:xP]
在以上方程式中,x表示系统部分,并且xP表示奇偶校验部分。
同时,如果按照如同上述的高斯简化法来执行编码,那么由于增加了计算量,所以按特定结构设计矩阵H的形式,使得可以使用在不导出矩阵G的情况下而按矩阵H直接编码数据的方法。换句话说,如果利用矩阵G与矩阵H的转置HT之间乘积的特性(即,GHT=0),使方程式1乘以HT,可以获得下列方程式2。可以通过紧接着信息位‘x’增加适于方程式2的奇偶校验位来获得码字‘c’。
[方程式2]
cHT=xGHT=[x:xP][PT:I]T=O
以下,将描述LDPC解码方法。
在通信系统中所编码的数据包括当通过图1的无线信道时的噪声。接收机通过如图10所示的过程来表示数据解码过程。接收机的解码块通过使用特性cHT=0来从接收信号c'获得信息位‘x’,所述接收信号c'具有添加有噪声的已编码的码字‘c’。换句话说,假定所接收的码字为c',那么计算c'HT的值。结果,如果c'HT的值为0,那么来自c'的前k个比特被确定为信息位x。如果c'HT的值不是0,那么在整个图中,通过使用和-积算法的解码方法搜索满足c'HT为0的c',由此恢复信息位x。
以下,将描述LDPC编码的码率。
通常,当信息位的大小为k并且实际上发送的码字大小为n时,编码速率(R)如下。
[方程式3]
R=k/n
当LDPC编码和解码所必须的矩阵H的行大小为m并且列大小为n时,码率如下。
[方程式4]
R=1-m/n
如上所述,由于现有技术的LDPC码是通过矩阵H来编码并解码,所以所述矩阵H的结构是非常重要的。换句话说,由于编码和解码性能极大地受矩阵H的结构影响,所以设计矩阵H比其他什么都更加重要。
以下,将描述现有技术问题。
例如,现有技术的IEEE802.16e的LDPC编码方法支持各种码率。为此,在编码器中存储对应于每个码率的奇偶校验矩阵或模型矩阵。例如,由于IEEE802.16e支持1/2、2/3A、2/3B、3/4A和5/6的码率,所以在存储器中存储依照每个码率的模型矩阵。
[表1]
码率 | 模型矩阵的总非零权重 |
1/2 | 76 |
2/3A | 80 |
2/3B | 81 |
3/4A | 85 |
3/4B | 88 |
5/6 | 80 |
依照现有技术,由于使用多个模型矩阵,所以依照IR方法无法执行数据重传。如果依照IR方法执行数据重传,那么在初始传输期间的码率不同于在重传期间的码率。为了使用不同的码率,应当通过不同的模型矩阵执行编码。换句话说,由于在初始传输期间所使用的第一模型矩阵不同于在收到NACK信号之后所使用的第二模型矩阵,所以由第一模型矩阵所产生的奇偶校验位变得不同于由第二模型矩阵所产生的奇偶校验位,由此使得不可能在接收机中组合所收到的内容。
发明内容
据此,提出本发明以基本消除由于现有技术的限制和缺点所导致的一个或多个问题。本发明的目的是提供一种使用小型存储器来编码并解码数据的方法。
本发明的另一目的是提供一种能够可变地支持各种码率的奇偶校验矩阵以及一种依照奇偶校验矩阵使用低密度奇偶校验(LDPC)来编码并解码数据的方法。
本发明的另一目的是提供一种使用LDPC来编码/解码数据的方法,其中可以向所述LDPC应用诸如ARQ和HARQ之类的各种重传方法。
为了实现这些目的及其它优点并且依照本发明的目的,如这里具体及大体描述的,一种使用奇偶校验矩阵通过低密度奇偶校验(LDPC)码来编码数据的方法包括:使用奇偶校验矩阵的第一子矩阵来编码第一输入数据流,其中所述奇偶校验矩阵包括至少两个子矩阵,并且使用所述奇偶校验矩阵的第二子矩阵来编码第二输入数据流。
依照本发明的另一方面,一种用于使用奇偶校验矩阵通过低密度奇偶校验(LDPC)码来编码数据的方法包括依照用于编码的码率来从奇偶校验矩阵可变地选择子矩阵,其中所述奇偶校验矩阵包括至少两个子矩阵,并且使用所选择的子矩阵来编码输入数据流。
依照本发明的又一方面,一种用于在通信系统中发送数据的方法包括使用奇偶校验矩阵的第一子矩阵来编码输入数据流,其中所述奇偶校验矩阵包括至少两个子矩阵,向接收端发送由所述第一子矩阵编码的第一数据分组,响应于所述第一数据分组从所述接收端接收否定接收确认(NACK)信号,使用所述奇偶校验矩阵的第二子矩阵来编码所述输入数据流,并且向所述接收端发送由所述第二子矩阵编码的第二数据分组。
依照本发明的又一方面,一种用于在通信系统中发送数据的方法包括向接收端发送由奇偶校验矩阵的第一子矩阵编码的第一数据分组,其中所述奇偶校验矩阵包括至少两个子矩阵,从所述接收端接收用于所述第一数据分组的重传请求消息,并且向所述接收端发送由所述第二子矩阵编码的第二数据分组。
依照本发明的另一方面,一种用于使用奇偶校验矩阵按照LDPC码来进行编码的方法包括接收用特定子矩阵编码的码字,其中依照用于编码的码率来从奇偶校验矩阵可变地选择所述特定子矩阵,其中所述奇偶校验矩阵包括至少两个子矩阵,获取用于指示所述特定子矩阵的控制信息,并且通过使用所述特定子矩阵来解码所述码字。
依照本发明的又一方面,一种用于在通信系统中支持数据重传的方法包括从发送端接收由奇偶校验矩阵的第一子矩阵编码的第一数据分组,其中所述奇偶校验矩阵包括至少两个子矩阵,当解码所述第一数据分组失败时,向所述发送端发送用于所述第一数据分组的重传请求消息,并且从所述发送端接收由所述奇偶校验矩阵的第二子矩阵编码的第二数据分组。
依照本发明的另一方面,一种用于按照LDPC码来编码数据的编码器包括存储器模块,用于存储包括至少两个子矩阵的奇偶校验矩阵,和编码模块,用于通过依照用于编码的码率可变地选择至少两个子矩阵中的特定子矩阵来编码输入数据流。
附图说明
图1是用于示出其中应用本发明和现有技术的移动通信信道的结构的框图;
图2到图4是用于示出依照现有技术的重传方法的示意图;
图5和图6是用于示出依照现有技术和本发明的重传方法的示意图;
图7是用于示出关于奇偶校验矩阵的子块的概念的示意图;
图8是用于示出在现有技术中所提出的模型矩阵的例子的示意图;
图9是用于示出被扩展为奇偶校验矩阵的模型矩阵的概念的示意图;
图10是用于示出依照现有技术和本发明的使用LDPC来解码数据的方法的示意图;
图11是用于示出依照本发明一个实施例的奇偶校验矩阵的概念的示意图;
图12A和图12B是用于示出依照本发明另一实施例的奇偶校验矩阵的示意图;
图13A和图13B是用于示出依照本发明又一实施例的奇偶校验矩阵的示意图;
图14A到图14I是用于示出依照本发明实施例的下三角型的各种模型矩阵的示意图;
图15A到图15D是用于示出依照本发明又一实施例的奇偶校验矩阵的示意图;
图16是用于示出在本发明的优选实施例中所使用的奇偶校验矩阵的特征的示意图;
图17是用于示出依照本发明优选实施例的模拟结果的示意图;
图18A用于示出依照本发明优选实施例的模型矩阵的奇偶校验部分的示意图;
图18B是用于示出图18A的区域1901的奇偶校验部分的示意图;
图19是用于示出依照本发明另一实施例的模型矩阵的例子的示意图;
图20是用于依照本发明另一实施例示出支持两个码率的模型矩阵的例子的示意图;
图21A是用于示出其中最后一列具有偶数权重的奇偶校验矩阵的例子的示意图;
图21B是用于示出其中最后一列具有奇数权重的奇偶校验矩阵的例子的示意图;
图22是用于依照本发明另一实施例示出支持‘t’个码率的模型矩阵的例子的示意图;
图23是用于示出依照本发明另一实施例的模拟结果的示意图;和
图24是用于示出依照本发明另一实施例的模型矩阵的例子的示意图。
具体实施方式
以下,按照本发明的优选实施例,将易于理解本发明的结构、操作和优点,在附图中示出了其例子。
以下,依据上述构造的LDPC,通过使用特定z×z大小的子块来表示奇偶校验矩阵的矩阵被称为模型矩阵。模型矩阵的每个子块可以按照具体指标(index)被扩展成各种模型。模型矩阵使用指标作为元素。取决于所述指标,模型矩阵的每个子块可以借助各种方法来确定。在下文中,假定所述指标是具体大小(z×z)的单位矩阵的移位数目。换句话说,通过沿特定方向移位z×z维的基矩阵(例如,单位矩阵)的每个行或列来产生每个子块。每个子块可以由每个行或列所移位的数目来标识。根据基矩阵产生每个子块的方法不限于行或列的移位。具有指标为‘-1’的子块是具体大小(z×z)的零矩阵。
模型矩阵可以依据指标扩展成奇偶校验矩阵。换句话说,取决于由每个指标所指示的规则,模型矩阵的每个指标可以利用子块来替换,从而产生奇偶校验矩阵。换句话说,通过使用模型矩阵来执行编码和解码意味着借助由所述模型矩阵所产生的特定奇偶校验矩阵来执行编码和解码。
第一实施例
依照上述现有技术,为了获得用于编码/解码数据的设备,所述设备支持多个码率,等效于所支持码率的数目的模型矩阵。然而在本发明的此实施例中,使用一个母矩阵来执行编码和解码。
母矩阵可以是模型矩阵或奇偶校验矩阵。奇偶校验矩阵还可以通过从特定模型矩阵扩展来产生。以下,将描述通过把特定模型矩阵用作母矩阵来执行编码的方法。
图11是用于依照本发明一个实施例示出通过一个母矩阵来支持多个码率的奇偶校验矩阵的概念的示意图。如果假定图11的模型矩阵为Hb,那么所述Hb由系统部分Hb1和奇偶校验部分Hb2组成,其中所述系统部分对应于信息位,按一一对应的方式。模型矩阵可以由以下方程式来表示。
[方程式5]
mb表示在列方向上位于图11的模型矩阵中的子块数目。而且,kb表示通过从位于模型矩阵的行方向上的子块数目nb中减去mb所获得的值。换句话说,模型矩阵的系统部分在单位子块的情况下具有mb×kb大小。而且,模型矩阵的奇偶校验部分在单位子块的情况下具有mb×mb大小。由模型矩阵的大小来确定码率R,即R=kb/(kb+mb)。
在图11的例子中,按照母矩阵604的码率是1/3,并且所述母矩阵604的子矩阵位于区域601、区域602和区域603中。每个子矩阵是母矩阵的一部分,并且如图11的例子所示进行设置。换句话说,由子矩阵601、602和603所编码的信息位具有与由母矩阵604所编码的信息位相同的长度。子矩阵在它们的大小上彼此不同,并且根据它们的大小而具有唯一的码率。例如,第一子矩阵601具有3/4的码率,第二子矩阵602具有2/3的码率,并且第三子矩阵603具有1/2的码率。用于产生具有较低码率的码字的子矩阵还包括用于产生具有较高码率的码字的子矩阵。依照此实施例的母矩阵其特征在于它包括至少一个子矩阵。
在此实施例中,使用上述母矩阵来执行编码或解码。在这种情况下,按照一部分母矩阵或整个母矩阵来执行编码或解码。换句话说,按照母矩阵或至少一个子矩阵执行编码或解码以便支持多个码率。例如,在发射机中所提供的编码器可以通过将母矩阵存储在存储器中并且根据所需的码率来读取整个或一部分母矩阵来执行编码。而且,在接收机中所提供的解码器可以通过将母矩阵存储在其存储器中并且根据在发射机中所使用的码率读取整个或一部分母矩阵来执行解码。换句话说,尽管通常根据每个码率将不同的模型矩阵存储在存储器中,不过,如果使用在本发明的此实施例中所建议的母矩阵来执行编码和解码,则使用一个母矩阵的整个或一些区域。从而,可以利用小型存储器来支持各种码率。
如果按照依照本发明的此实施例来执行编码和解码,那么优选需要改变所述母矩阵的系统部分的结构。以下,将描述母矩阵的系统部分的设计。
图12A是采用模型矩阵的形式来示出依照本发明优选实施例的母矩阵的示意图。母矩阵包括三个子矩阵,并且所述母矩阵支持四个不同的码率。根据码率来确定子矩阵。第一子矩阵710支持码率20/27,第二子矩阵720支持码率2/3,第三子矩阵730支持码率1/2,并且母矩阵740支持码率1/3。
在图12A中,用‘0’所标记的子块表示z×z单位矩阵,并且没有标记的子块表示z×z零矩阵。正整数作为指标并且指示通过依照预定规则移位单位矩阵的每行或每列而产生的子块。例如,如果通过右移单位矩阵的每行来产生置换矩阵,则各个正整数标识通过把所述单位矩阵的每行向右移位直到所述正整数那么多次所产生的置换矩阵。换句话说,如果正指标为‘3’,那么所述矩阵表示把单位矩阵的每行向右移位三次所得到的置换矩阵。
优选按照每个子矩阵来确定在每个子矩阵的系统部分中的行或列的权重密度。‘权重’是指不是‘0’的非零元素的数目,即,如果模型矩阵被扩展为奇偶校验矩阵,则指在具体行或列中‘1’的数目。而且,权重密度表示在具体行或列中的非零元素与整个元素之间的比率。更详细地,优选第一子矩阵710的系统部分的行或列的权重密度为最高。优选地,第二子矩阵720的系统部分的行或列的权重密度为第二高。同样优选地,第三子矩阵730的系统部分的行或列的权重密度为第三高。同样优选地,母矩阵740的系统部分的行或列的权重密度为最低。
换句话说,优选根据码率所确定的系统部分,有区别地确定母矩阵740的系统部分的行或列的权重密度。更为优选的是,用于支持高码率的系统部分的行或列的权重密度大于用于支持低码率的系统部分的行或列的权重密度。
可以如图12B所示排列在本发明的此实施例中所建议的母矩阵或子矩阵的系统部分的权重密度。换句话说,可以排列对应于最高码率的第一子矩阵711、对应于第二高码率的第二子矩阵721、对应于第三高码率的第三子矩阵731以及对应于最低码率的第四子矩阵741。在本发明的此实施例中,优选向每个子矩阵711、721、731和741提供每个权重密度。换句话说,四个子矩阵中任何一个的权重密度可以是最高的,而其它三个子矩阵的权重密度可以较低。四个子矩阵中任何两个的权重密度也可以较高,而其它两个子矩阵的权重密度可以较低。优选地,可以根据对应于高码率的子矩阵次序来确定权重密度。换句话说,第一子矩阵711的权重密度可以是最高的,第二子矩阵721的权重密度可以是第二高的,第三子矩阵731的权重密度可以是第三高的,并且第四子矩阵741的权重密度可以是最低的。
表2示出了依照图12A和图12B的例子的权重密度。表2表示母矩阵或子矩阵的系统部分的平均行权重值。平均行权重值表示在行中所包括的权重值的平均和值。换句话说,平均行权重值是对应于行或列的权重密度的数据值。
[表2]
码率 | 平均行权重 | 平均行权重(%) | 标记 |
20/27 | 11.43 | 100% | 高码率 |
2/3 | 9.90 | 86.6% | 高码率 |
1/2 | 7.75 | 67.8% | 低码率 |
1/3 | 6.20 | 54.2% | 低码率 |
[0100] 如果码率为20/27,那么每个行包括11.43的平均非零权重。而且,如果码率为2/3,每个行包括9.90的平均非零权重,其中与20/27的码率相比,每个行具有86.6%的权重。此外,如果码率为1/2,每个行包括7.75的平均非零权重,其中与20/27的码率相比,每个行具有67.8%的权重。此外,如果码率为1/3,每个行包括6.20的平均非零权重,其中与20/27的码率相比,每个行具有54.2%的权重。
如通过表2应当认识到,支持高码率的子矩阵的权重密度相对较高。换句话说,在支持高码率的子矩阵中权重很密集。另一方面,支持低码率的子矩阵的权重密度相对低。换句话说,在支持低码率的子矩阵中权重很稀少。
如果使用图12A和图12B的模型矩阵执行编码,那么由于可以使用一个母矩阵支持各种码率,那么可以将依照本发明此实施例的母矩阵应用于各种系统。现在简要描述在要求码率兼容性的系统中利用母矩阵支持各种所要求码率的方法。
首先,由于在良好信道环境的情况下可以执行高码率的通信,所以如果使用20/27的码率,那么使用第一子矩阵710来执行编码。而且,接收机将与发射机相同的母矩阵存储在其存储器等中,并且通过使用第一子矩阵710来解码码字(Hd,p1)。
如果某码率低于先前码率,例如由于信道环境的改变而使用2/3的码率,那么使用第二子矩阵720来执行编码。接收机将与发射机相同的母矩阵存储在存储器等中,并且通过使用第二子矩阵720来解码码字(Hd,p1,p2)。
如果某码率低于先前码率,例如由于信道环境的改变而使用1/2的码率,那么使用第三子矩阵730来执行编码。接收机将与发射机相 同的母矩阵存储在存储器等中,并且通过使用第三子矩阵730来解码码字(Hd,p1,p2,p3)。
如果某码率低于先前码率,例如由于信道环境的改变而使用1/3的码率,那么使用母矩阵740来执行编码。接收机将与发射机相同的母矩阵存储在存储器等中,并且通过使用母矩阵740来解码码字(Hd,p1,p2,p3,p4)。
上述码率、矩阵大小以及权重特征只是示例性地用来描述本发明,并且本发明不限于上述数值。换句话说,可以自由地改变诸如码率之类的上述条件。
图13A和图13B是用于示出依照本发明另一实施例的奇偶校验矩阵的示意图,特别是可以应用HARQ方法的母矩阵。
在图13A和图13B的实施例中所建议的母矩阵具有下三角型。以下,将描述这种下三角型。在本发明的实施例中所建议的各种模型矩阵在奇偶校验部分中具有双对角元素。如所示,依照本发明的双对角元素由一个对角元素D和与所述对角元素D相邻的另一对角元素N组成。相邻的对角元素N位于对角元素下面。换句话说,相邻对角元素位于对角元素的左边。矩阵的下面和上面元素以及左面和右面元素可以根据矩阵的观察方向而变化。下面将考虑到另一方面来描述依照本发明实施例的母矩阵。
假定特定模型矩阵为[Hd:Hp],在模型矩阵的奇偶校验部分中的子块的行是r,其列被标引为c,并且特定子块的移位数目是Ar,c,在r=c并且r=c+1的情况下指标Ar,c具有非‘-1’的随机整数。换句话说,如果特定模型矩阵的奇偶校验部分具有16个子块,那么如下面方程式6所示确定所述奇偶校验部分。
[方程式6]
在以上方程式中,xi和yi表示随机正整数。由于可以根据双对角元素的设计方法来多样地排列模型矩阵或奇偶校验矩阵的奇偶校验部分,所以可以标识已经依照下三角型所设计的图13A的母矩阵。
图14A到图14I示出了依照下三角型的各种模型矩阵。在图14A到图14I的模型矩阵中,x_1到x_21、y_1到y45以及z1到z55表示随机移位数目。由于x_1到x_21是双对角元素,所以它们可以具有除‘-1’之外的各种移位数,‘-1’指零矩阵。而且,由于图14A到图14I的模型矩阵的系统部分(Hd-部分)可以具有各种移位数目,所以可以省略显示移位数目。
如图14A所示,模型矩阵的双对角元素和除所述双对角元素外的其它元素可以具有相同的值或不同的值。如图14B所示,依照下三角型所设计的模型矩阵的双对角元素可以是‘0’的移位数目。如图14C和14D所示,位于依照下三角型所设计的模型矩阵的双对角元素上面的元素可以是对应于零矩阵的‘-1’的移位数目。然而,如图14D所示,依照下三角型所设计的模型矩阵可以包括特定数目的非‘-1’元素z1、z2、z3。图14E示出了依照下三角型所设计的模型矩阵的另一例子。如同所示,位于双对角元素下面的元素可以是对应于零矩阵的‘-1’的移位数目。而且,如图14F和图14G所示,位于双对角元素下面的一些元素可以是非‘-1’的元素y。图1和图14I示出了依照下三角型所设计的模型矩阵的另一例子。如同4所H示,依照下三角型所设计的 模型矩阵的元素x_1可以是非‘0’非‘-1’的随机元素,并且位于与所述随机元素所在列相同列中的特定数目的元素可以是非‘-1’的随机元素。可以有区别地确定那些位于与非‘0’的双对角元素相同列中的非‘-1’元素的位置和数目。换句话说,根据用于产生模型矩阵的奇偶校验位或系统部分结构的编码器,这些非‘-1’元素的位置和数目可以具有不同的值。
根据多个区域来分类在本发明中所建议的母矩阵,并且各个区域的系统部分优选具有不同的权重密度。
首先,将描述在母矩阵中所提供的多个区域。
在图13B的例子中,母矩阵1204的码率为1/3,并且所述母矩阵1204的子矩阵位于区域1201、1202和1203中。子矩阵是母矩阵的区域,并且如图13B所示被设置。换句话说,由区域1201、1202和1203所编码的信息位具有与由母矩阵1204所编码的信息位相同的长度。子矩阵在它们的大小上彼此不同并且取决于它们的大小而具有唯一的码率。例如,第一子矩阵1201具有大约3/4(精确地是20/27)的码率,第二子矩阵1202具有2/3的码率,并且第三子矩阵1203具有1/2的码率。而且,用于产生具有较低码率的码字的子矩阵包括用于产生具有较高码率的码字的子矩阵。依照此实施例的母矩阵其特征在于它包括至少一个子矩阵。尽管在此实施例中为便于描述将母矩阵划分为四个区域,但在所划分区域的数目方面并不存在限制。
在本发明的此实施例中,使用上述母矩阵来执行编码/解码。在这种情况下,按照整个或一部分母矩阵来执行编码/解码。换句话说,按照母矩阵或至少一个子矩阵执行编码/解码以便支持多个码率。例如,在发射机中所提供的编码器可以通过将母矩阵存储在存储器中并且根据所需的码率来读取整个或一部分母矩阵来执行编码。而且,在接收机中所提供的解码器还可以通过将母矩阵存储在其存储器中并且根据 在发射机中所使用的码率读取整个或一部分母矩阵来执行解码。换句话说,尽管通常根据每个码率将不同的模型矩阵存储在存储器中,不过如果使用在本发明的此实施例中所建议的母矩阵来执行编码和解码,那么使用一个母矩阵的整个或一部分。从而,可以利用小型存储器来支持各种码率。
如上所述,依照本发明此实施例的母矩阵的各个区域的系统部分优选具有不同的权重密度。以下,将描述根据各个区域所划分的子矩阵的系统部分的权重。
优选按照每个子矩阵来确定在母矩阵的每个子矩阵的系统部分中的行或列的权重密度。所述权重表示在具体行或列中不为‘0’的非零元素的数目。而且,权重密度表示在具体行或列中的非零元素和全部元素之间的比率。更详细地,优选第一子矩阵1201的系统部分的行或列的权重密度为最高。优选地,第二子矩阵1202的系统部分的行或列的权重密度为第二高。同样优选地,第三子矩阵1203的系统部分的行或列的权重密度为第三高。同样优选地,母矩阵1204的系统部分的行或列的权重密度为最低。
换句话说,优选根据由码率所确定的系统部分来不同地确定母矩阵1204的系统部分的行或列的权重密度。而且,更为优选地,用于支持高码率的系统部分的行或列的权重密度高于用于支持低码率的系统部分的行或列的权重密度。
以下,将描述使用依照本发明第一实施例的母矩阵来编码数据并且依照HARQ方案来重传所编码的数据的方法。
图15A和图15D示出了依照本发明优选实施例的奇偶校验矩阵。以下,将描述被划分为四个区域的图15A和图15D的母矩阵,其中所述四个区域可以与图13A和图13B的子矩阵相同。换句话说,各个区 域的系统部分优选具有不同的权重密度。
在图15A中,发射机通过使用依照本发明第一实施例的母矩阵的第一区域1301来执行编码。由于LDPC编码是系统编码方法,所以实际上在信息字中包括对应于母矩阵的系统部分(Hd)的信息位。然而,在信息字中另外包括根据第一区域的系统部分的结构所计算的奇偶校验位p1。
简言之,发射机依照第一区域1301执行编码并且向接收机发送由信息位(Hd)和奇偶校验位p1所组成的信息字。由于根据在第一区域的行和列之间的比率来确定依照编码的码率,所以发射机以大约3/4的码率(精确地是20/27的码率)来发送数据。接收机通过使用在发射机中所使用的母矩阵来执行解码。依照HARQ方案,如果在所接收的数据中未出现错误,那么接收机不请求重传,但是如果出现错误那么请求重传。换句话说,接收机通过使用在发射机中所使用的第一区域1301来执行解码,并且如果校正测试成功那么发送不请求发射机重传的ACK信号。然而,如果校正测试失败,那么接收机向发射机发送NACK信号以便请求重传。
如果发射机接收NACK,那么发射机通过使用如图15B所示的母矩阵来执行编码。发射机通过使用依照第一实施例的母矩阵的第二区域1401来执行编码以便将实际码率从3/4降低到2/3。然而,由于在下三角型中来设计依照第一实施例的母矩阵,所以发射机不必通过使用第二区域1401的整个部分来执行编码。换句话说,发射机可以通过对对应于第二区域的奇偶校验位p2的区域1402执行计算来计算p2并且只向接收机发送p2。
如果使用一般的模型矩阵来执行编码,那么要求对应于整个区域1401的编码。这是因为在一般模式矩阵的情况下要求编码整个系统部分来计算具体的奇偶校验位。换句话说,顺序地要求计算图15A的整 个区域1301并且计算图15B的整个区域1401。而且,使用一般模式矩阵的发射机通过执行图15A的编码来发送包括Hd和p1的信息位,并且通过再次执行图15B的编码来发送包括Hd、p1和p2的信息位。换句话说,发射机应当在接收NACK信号之前重发已经发送过的奇偶校验位。
然而,由于依照第一实施例的母矩阵是根据下三角型所设计的模型矩阵,所以发射机可以只计算对应于附加奇偶校验位的区域1402以便计算附加奇偶校验位p2并且只向接收机发送所述附加奇偶校验位。
参考图16将描述为什么可以依照第一实施例使用母矩阵来执行部分计算的理由。
图16示出了依照第一实施例由下三角型奇偶校验矩阵所执行的编码例子。在图16的例子中,尽管为便于描述将基于按位单位操作的奇偶校验矩阵来描述编码,但可以将依照本发明的编码方法应用于模型矩阵和奇偶校验矩阵,并且可以按位单位或按子块单位来执行编码操作。
图16的信息位是a0、a1、a2、a3,并且奇偶校验位p0、p1、p2、p3可以另外由图16的奇偶校验矩阵提供。在奇偶校验位之间,通过计算图16的系统部分中的一部分来计算第一奇偶校验位p0。换句话说,可以通过只对图16的第一行计算 来计算p0。而且,可以通过只对图16的第二行计算 来计算p1。当获得值p1时,需要值p0但是不必重新获得,这是因为已经计算了值p0。同样,可以获得p2和p3。简言之,如果产生其中包括a0、a1、a2、a3、p0的码字以便获得p0,那么只需要对图16的第一行进行编码。如果在获得p0之后另外需要计算p1,那么在不对图16的第一行进行编码的情况下可以对图16的第二行执行编码。从而,如果使用依照第一实施例的下三角型的母矩阵,那么对与附加奇偶校验位对应的区域执行计算, 并且可以只发送所述附加奇偶校验位。
接收机使用在发射机中所使用的图15B的区域1401来执行解码。更详细地,由于接收机使用HARQ方案的IR方法,所以接收机通过一起接收以3/4的码率所接收的传输数据Hd、p1以及所编码数据的部分p2来执行解码,其中所述所编码数据的部分p2未用于初始传输。如果校正测试成功,那么接收机发送未请求发射机重传的ACK信号。然而,如果校正测试失败,那么接收机向发射机发送NACK信号以便请求重传。
如果发射机在发送2/3码率的信号之后接收NACK信号,那么所述发射机通过使用如图15C所示的母矩阵来执行编码。发射机通过使用图15C的第三区域1601来执行编码以便将实际码率从2/3降低到1/2。然而,由于在下三角型中设计依照第一实施例的母矩阵,所以发射机不必通过使用第三区域1601的整个部分来执行编码。换句话说,发射机可以通过对与第三区域的奇偶校验位p3对应的区域1602执行计算来计算p3并且只向接收机发送p3。
接收机通过使用在发射机中所使用的图15C的区域1601来执行解码。更详细地,由于接收机使用HARQ方法的IR方法,所以所述接收机通过一起接收以3/4的码率所接收的发送数据Hd、p1、所编码数据的部分p2和奇偶校验位p3来执行解码,其中所述所编码数据的部分p2未用于初始传输。如果校验测试成功,那么接收机发送未请求发射机重传的ACK信号。然而,如果校正测试失败,那么接收机向发射机发送NACK信号以便请求重传。
如果发射机在发送1/2码率的信号之后接收NACK信号,那么所述发射机通过使用如图15D所示的母矩阵来执行编码。发射机通过使用依照第一实施例的母矩阵的第四区域1701(即,整个区域)来执行编码,以便将实际码率从1/2降低到1/3。然而,由于在下三角型中设 计依照第一实施例的母矩阵,所以发射机不必通过使用第四区域1701的整个部分来执行编码。换句话说,发射机可以通过对与第四区域的奇偶校验位p4对应的区域1702执行计算来计算p4并且只向接收机发送P4。
接收机通过使用在发射机中所使用的图15D的区域1701来执行解码。由于接收机使用HARQ方法的IR方法,所以接收机通过一起接收以3/4的码率所接收的发送数据Hd、p1,未用于初始传输的奇偶校验位p2,奇偶校验位p3和奇偶校验位p4来执行解码。如果校正测试成功,那么接收机发送未请求发射机重传的ACK信号。然而,如果校正测试失败,那么接收机向发射机发送NACK信号以便请求重传。
已经依照下三角型来设计依照第一实施例的母矩阵并且把它划分为多个区域。优选地,各个区域的系统部分具有不同的权重密度。由于各个区域的系统部分的权重密度相互不同并且对应于高码率的系统部分的权重密度高,所以可以通过小型存储器来有效地支持各种码率。
本发明的第一实施例的特征在于尽管使用IR方法来执行重传,但可以使用一个奇偶校验矩阵来自由地选择目标码率。用于自由地选择目标码率的通信方法的例子包括在turbo码中所使用的删余法(puncturing method)。下面将把删余法与第一实施例相比较。删余法不发送整个母码的特定部分。依照删余法,接收机把那些没有数据未被发送的部分看作是不稳定的符号或比特并且通过使用整个母矩阵来执行解码。另一方面,在第一实施例中,发射机通过使用母矩阵的一部分来执行编码,并且接收机也通过使用母矩阵的一部分来执行解码。将考虑解码的复杂度来描述在第一实施例和删余法之间的差异。如果母矩阵和母码的解码复杂度为100(3/4的码率),那么使用删余法的IR方法具有100的解码复杂度。然而在第一实施例中,根据码率所确定的母矩阵的一些区域来降低解码复杂度。例如,如果目标码率为3/4,那么解码复杂度只为32。换句话说,应当执行解码计算的母矩阵区域 仅是所述母矩阵整个区域的32%。如果降低解码复杂度,那么就可以降低解码器的成本。除降低解码复杂度之外,第一实施例比删余法更为有益。在删余法中,具体数据被认为是不稳定的用于执行解码的比特或符号,即便在没有发送所述具体数据的情况下。在这种情况下,解码性能被降低。然而在第一实施例中,连同各种码率一起获得优秀的解码性能。
如果码率为1/2并且在这种情况下解码复杂度为100,那么依照每个码率的解码复杂度如下面表3所示。
[表3]
如表3所示,依照现有技术的删余法,不考虑码率的高和低,根据母矩阵的码率来确定编码复杂度和解码复杂度。然而依照第一实施例,由于根据码率来确定编码复杂度和解码复杂度,所以减少实际硬件的成本。
图17示出了通过使用依照第一实施例的一个母矩阵来支持各种码率的性能曲线。如图17所示,依照本发明的编码方法与现有技术的各种编码方法的性能相比具有类似的或更优秀的性能。考虑到依照本发明的编码方法使用较小的存储器,所以应当注意本发明示出了比现有IEEE802.16e的低密度奇偶校验码的性能更加优秀的性能。
第二实施例
第二实施例涉及其中改变奇偶校验部分的结构的奇偶校验矩阵。 在第二实施例中,使用所构造的LDPC码。换句话说,在第二实施例中所建议的奇偶校验矩阵通过由具体大小(例如,z×z)的子块扩展来产生。依照上述下三角型来设计与在第二实施例中所建议的奇偶校验矩阵对应的模型矩阵的奇偶校验部分。而且,与在第二实施例中所建议的奇偶校验矩阵对应的模型矩阵的奇偶校验部分的最后一列包括多个非零元素。
由于依照下三角型来设计在第二实施例中所建议的模型矩阵及其相应的奇偶校验矩阵,所以它们具有上述下三角型的优点。
如上所述,在第二实施例中所建议的模型矩阵的奇偶校验部分的最后一列包括多个权重元素。以下,将描述依照第一实施例的模型矩阵的特征,并且还将与依照第一实施例的模型矩阵的特征相比较来描述依照第二实施例的模型矩阵的特征。
图18A示出了依照第一实施例的模型矩阵的奇偶校验部分。图18A的系统部分具有随机元素。而且,依照第一实施例的模型矩阵支持多个码率。例如,区域1901可以支持第一码率,并且区域1903可以支持第二码率。由于在LDPC解码器中还使用在本发明中所建议的奇偶校验矩阵或模型矩阵,所以可以通过使用区域1901对第一码率执行解码。在这种情况下,区域1902可能会对解码性能产生不利的影响。将参考图18B描述区域1902对解码的影响。图18B示出了图18A的区域1901的奇偶校验部分。图18B的左矩阵将奇偶校验部分表示为模型矩阵,并且图18B的右矩阵将扩展模型矩阵表示为奇偶校验矩阵。在图18B的情况下,具体子块具有4×4大小。图18A的区域1902对应于图18B的节点C21到C24和节点V21到V24的区域。在图18B中,节点C1到C24是奇偶校验矩阵的校验节点,并且节点V1到V24是奇偶校验矩阵的可变节点。在图18B中,节点V1到V20与至少两个校验节点相连接。例如,可变节点V12与校验节点C12和C16连接。如果通过图18B的奇偶校验矩阵执行解码,那么将对应于从无线信道 所接收的接收信号的概率值输入到奇偶校验矩阵的可变节点。在这种情况下,由于节点V1到V20与多个校验节点连接,所以即便在节点V1到V20的区域中出现错误,在不利影响方面由于所述错误均匀地分散在整个矩阵中,所以这种方式也是有益的。然而,由于节点V21到V24只与一个节点连接,所以由于错误并不是分散的而导致不利的影响。换句话说,由于图18A的区域1902的结构而导致解码性能可能出现降级。由于图18A的区域1902和1904具有相同的结构,所以如果由区域1903来执行解码,那么可能会损害解码性能。
简言之,图18A的区域1902和1904具有1的列权重,这在执行解码时可能阻碍消息传递。换句话说,由于依照第一实施例的奇偶校验矩阵(或模型矩阵)的奇偶校验部分的结构,而可能损害解码性能。
建议第二实施例以改进第一实施例的这种特征。以下,将描述依照第二实施例的奇偶校验矩阵和模型矩阵。
图19示出了依照第二实施例的模型矩阵的例子。现在将参考图19描述依照第二实施例的模型矩阵。
依照第二实施例的模型矩阵的奇偶校验部分包括双对角元素并且依照下三角型来设计。而且,依照第二实施例的模型矩阵的奇偶校验部分的最后一列具有多个权重元素。权重元素是指模型矩阵上指标为零或正整数的子块。换句话说,依照第二实施例的模型矩阵的最后一列的列权重大于‘2’。如图19所示,由于依照第二实施例的模型矩阵的最后一列包括多个权重元素,所以列权重大于2。图19的y1到y10为用于表示具体子矩阵(或子块)的指标(即,移位数目)。如果y1到y10中的至少任何一个为大于0的整数,那么列权重变为大于2。
由于依照第一实施例的模型矩阵的奇偶校验部分的最后一列的列权重为1,所以如果执行解码那么在消息传递中会出现问题。然而,依 照第二实施例,由于模型矩阵的奇偶校验部分的最后一列包括多个权重元素,所以可以改进解码性能。
图19的例子可以用于支持一个码率的模型矩阵或奇偶校验矩阵。然而,依照第二实施例的模型矩阵或奇偶校验矩阵可以支持多个码率。以下,将参考图20描述支持多个码率的模型矩阵。
图20是用于依照第二实施例示出支持两个码率的模型矩阵的例子的示意图。图20的区域2101可以支持相对较高的第一码率,而图20的区域2102可以支持相对较低的第二码率。
用于第一码率的区域2101中的最后一列对应于区域2103。相应地,在图20的区域2103中存在多个权重元素。换句话说,y1到y5中的至少任何一个对应于大于0的指标(即,移位数目)。如果使用图20的区域2101来执行解码,那么由于奇偶校验部分的每个列的列权重变为大于2,所以可以改进解码性能。
用于第二码率的区域2102中的最后一列对应于区域2104和2105。相应地,如果使用区域2102来执行解码,那么优选地在区域2104和2105中存在多个权重元素。
简言之,图20的矩阵被划分为两个区域,其中每个区域的最后一列优选包括多个权重元素。借助奇偶校验部分的结构来改进解码性能。而且,如果支持多个码率,还可以利用可变的码率来使用诸如HARQ之类的各种重传方法。
然而,如果以与第一实施例相同的方式使用IR方法,那么优选如下设计奇偶校验部分的最后一列。
在图20中,与第二码率对应的区域2102中的最后一列对应于区 域2104和2105。如果没有使用IR方法,那么区域2104和2105可以包括多个权重元素。然而,如果使用IR方法,那么优选地,区域2104没有权重而区域2105具有权重。如果区域2104具有权重,那么可能出现以下问题。如果使用IR方法,那么使用区域2101来执行编码并且将对应于区域2101的信息位和奇偶校验位发送到接收机。然后,如果从接收机发送NACK,那么使用区域2102来执行编码并且只将附加的奇偶校验位发送到接收机。只将附加的奇偶校验位发送到接收机的原因在于对应于图20的奇偶校验1的奇偶校验位(以下被称为‘第一奇偶校验位’)是固定的,而不管其中执行编码的区域。然而,如果区域2104具有权重,那么改变用于产生奇偶校验位的多项式从而改变依据区域2101的第一奇偶校验位和依据区域2102的第一奇偶校验位。相应优选地,区域2104不包括权重元素而区域2105包括多个权重元素。换句话说,如果将奇偶校验部分划分为多个区域以便支持多个码率,那么优选地在对应于低码率的奇偶校验部分的最后一列中所包括的权重元素在行方向上并不与对应于高码率的奇偶校验部分的权重元素重叠。换句话说,优选权重元素具有不同的行。
简言之,在模型矩阵上存在多个区域以支持多个码率。而且,模型矩阵的奇偶校验部分包括双对角元素,并且依照前述的下三角型来设计。多个区域中的每个都在最后一列中包括多个权重元素以执行高效的解码。同时,如果使用IR方法,那么优选地在对应于低码率的奇偶校验部分的最后一列中所包括的权重元素在行方向上并不与对应于高码率的奇偶校验部分的权重元素重叠。
由于依照第二实施例的模型矩阵的最后一列因具有多个权重元素而有利于进行解码。然而,如果在最后一列中所包括的权重元素的数目为偶数,那么可能出现导致复杂编码的问题。换句话说,如果在模型矩阵的最后一列中的列权重是偶数,那么在编码中可能出现问题。以下,将分别描述其中模型矩阵的最后一列中的列权重为偶数的情况以及其中所述模型矩阵的最后一列中的列权重为奇数的情况。
图21A是其中最后一列的权重为偶数的奇偶校验矩阵的例子。尽管将对于图21A和图21B描述其中最后一列的权重为偶数的奇偶校验矩阵的例子,但可以将本发明应用到奇偶校验矩阵和模型矩阵。如果使用图21A的矩阵来执行编码,那么根据奇偶校验矩阵的结构来计算奇偶校验位p1到p6。换句话说,通过根据图21A的矩阵确定作为未知数的奇偶校验位p1到p6来获得六个多项式的解,由此完成编码。参照图21A,由于依照下三角型结构来设计矩阵,所以直接计算p1继而顺序地计算p2和p3。然而,在多项式对应于图21A的第四行的情况下,由于应当获得未知数p4和p6,所以无法通过只计算对应于第四行的多项式来获得这些未知数p4和p6。据此,无法通过计算每个行来顺序地产生p4至p6。换句话说,编码变得很复杂。
图21B是其中最后一列的权重为奇数的奇偶校验矩阵的例子。如果使用图21B的矩阵来执行编码,那么根据奇偶校验矩阵的结构来计算奇偶校验位p1到p6。换句话说,通过根据图21B的矩阵确定作为未知数的奇偶校验位p1到p6来获得六个多项式的解,由此完成编码。参照图21B,由于依照下三角型结构来设计矩阵,所以直接计算p1继而顺序地计算p2和p3。同时,在对应于图21A的第三行的多项式的情况下,应当获得未知数p3和p6。然而,如果相互添加对应于图21A的第三行到第六行的多项式,那么除去除p6之外的所有奇偶校验位。换句话说,由于最后一列的权重为奇数,所以没有擦除去对应于最后一列的奇偶校验位。由于没有擦除p6,所以可以容易地计算p6继而可以计算其它奇偶校验位p3到p5。应当注意,与依照图21A的编码程序相比较,简化了依照图21B的编码程序。
如上所述,当依照下三角型来设计模型矩阵的奇偶校验部分时,即便在计算所述模型矩阵的一些信息位的情况下也可以计算奇偶校验部分。换句话说,可以执行高速编码。然而,如果依照第二实施例,奇偶校验部分的最后一列具有偶数权重,那么编码可能很复杂。据此,优选地奇偶校验部分的最后一列包括奇数权重。换句话说,奇偶校验部分的最后一列具有3、5、7等的权重。
以下,将参考下列方程式来描述按照在第二实施例中建议的矩阵所进行的编码。在第二实施例中所建议的奇偶校验矩阵可以由与信息位一一对应的系统部分Hb1和奇偶校验部分Hb2来表达,如下列方程式7和8中所示。
[方程式7]
[方程式8]
对于码字x=[sp]=[s0,s1,...,sk-1,p0,p1,...,pm-1],编码通过使用给定信息字‘s’来确定奇偶校验位p。对于编码来说,信息字‘s’可以每z个位被划分为kb个组。换句话说,可以根据模型矩阵中一个子块的大小(z×z)来执行分组。可以如下表达被划分为kb个组的信息字‘s’。
[方程式9]
u=[u(0)u(1)...u(kb-1)]
[0175] 在方程式9中,u(i)=[sizsiz+1...s(i+1)z-1]T表示z×1的列向量。
[0176] 可以如下向奇偶校验位‘v’应用信息字‘s’的分组方法。
[方程式10]
v=[v(O)v(1)...v(mb-1)]
在方程式10中,v(i)=[pizpiz+1...p(i+1)z-1]T表示z×1的列向量。
如果使用一个奇偶校验矩阵来发送大小为‘t’的码字,那么奇偶校验‘p’可以如下被划分为‘t’个组。
[方程式11]
v=[g(0)g(1)...g(t-1)]
g(i)=[v(mbi)v(mbi+1)...v(mbi+1-1)],i=0,1,...,t-1
换句话说,可以如图22中所示来表达在第i个奇偶校验组g(i)的Hb2上的指标。在Hb2的第v(mbi+1-1)列中的第v(mbi)行和第v(mbi+1-2)行之间增加权重元素。此时,如果增加偶数个权重元素并且其具有相同的移位数目,那么简化了编码。
图22依照第二实施例示出了支持‘t’个码率的模型矩阵的例子。如上所述,依照下三角型来设计图22的例子。图22的例子被划分为‘t’个区域以便支持‘t’个码率。而且,对于在解码期间的消息传递来说,每个区域的最后一列优选地具有多个权重元素。换句话说,优选图22的y1到y7是具有大于0的整数的指标。
在图22中,‘t’个区域的最后一列(mb1-1,mb2-1,...,mbt-1-1,mbt-1)具有多个权重。而且,如上所述,为了简化编码,每个区域的最后一列优选地具有奇数权重。然而,为了使用如上所述的IR方法,优选地在对应于低码率的奇偶校验部分的最后一列中所包括的权重元素在行方向上并不与对应于高码率的奇偶校验部分的权重元素重叠。据此,图22的第(mb2-1)个列具有偶数个权重元素以支持IR方法。
图23是用于依照本发明的第二实施例来示出改进的性能的示意图。依照第一实施例的奇偶校验矩阵尽管优点在于能够支持可变的码率,但由于存在其中列权重为1的区域而损害了性能。然而,依照第二实施例的奇偶校验矩阵比第一实施例提供了更多的改进性能。特别地,第二实施例其优点在于与现有的方法相比在高SNR区域中降低了误码底板(error floor)。
图24是依照本发明第二实施例的模型矩阵的例子。图24的矩阵可以支持两个码率,并且可以将IR方法应用于图24的矩阵。在解码期间图24的例子还具有比现有技术更为改进的性能。
上述码率、矩阵大小以及权重特征只是示例性的用来描述本发明,并且本发明不限于上述数值。换句话说,可以自由地改变诸如码率之类的以上条件。
与根据码率而使用独立的奇偶校验矩阵的现有技术不同,本发明其优点在于改进了存储效率并且简化了调度。本发明提供了与现有技术类似的性能或者比现有技术更为优秀的性能。
例如,需要321个存储器来使现有技术IEEE802.16e LDPC码能够支持1/3到3/4的码率。然而,如果使用一个母矩阵并且依照本发明的实施例设计系统部分,那么可以只利用115个存储器来获得对应于 现有技术优点的优点。
如图17所示,依照本发明的编码方法具有与现有技术的各种编码方法类似的性能或具有更为优秀的性能。考虑到依照本发明的编码方法使用较小的存储器,所以本发明比现有的IEEE802.16e的低密度奇偶校验码提供了更为优秀的性能。
参照图23,应当注意与现有技术相比更加改进了性能。在码率为r=3/4并且信息位长度为k=480和1120的情况下,应当注意当使用在本发明中所建议的方法时改进了性能。换句话说,应当注意与现有技术方法相比在高SNR区域中更加改进了性能(在k=1120,Eb/No=3.5dB附近性能大约改进了0.2dB以上)。依照本发明,如图24所示可以减少在高SNR区域中所出现的误码底板。
对那些本领域技术人员来说显然在不脱离本发明的精神和本质特征的情况下可以采用其它具体形式来实现本发明。从而,以上实施例在各个方面只被认为是说明性的而并非是限制性的。本发明的范围应当按照所附权利要求的合理解释来确定,并且落入本发明等效范围内的所有改变都包括在本发明的范围内。
工业实用性
可以将本发明应用于其中使用编码和解码的各领域以及诸如移动通信系统或无线因特网系统之类的无线通信系统。
Claims (23)
1.一种使用奇偶校验矩阵按照低密度奇偶校验码来编码数据的方法,所述方法包括:
使用奇偶校验矩阵的第一子矩阵来编码第一输入数据流;并且
使用所述奇偶校验矩阵的第二子矩阵来编码第二输入数据流,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述第一子矩阵是所述第二子矩阵的子矩阵,
其中所述第一子矩阵的系统部分和所述第二子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述第一子矩阵和所述第二子矩阵的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
2.如权利要求1所述的方法,其中,所述第一子矩阵和所述第二子矩阵对应于不同的码率。
3.如权利要求2所述的方法,其中,较之所述第二子矩阵,所述第一子矩阵对应于较高的码率。
4.如权利要求1所述的方法,其中,所述多个子块中的每个子块由指标来标识。
5.如权利要求4所述的方法,其中,通过扩展模型矩阵来产生所述奇偶校验矩阵,所述模型矩阵的每个元素是表示z×z零矩阵、z×z单位矩阵或z×z置换矩阵的指标。
6.如权利要求4所述的方法,其中,每个指标是每个子块的行或列从z×z单位矩阵的移位数目。
7.如权利要求2所述的方法,其中,所述第一子矩阵的行或列权重大于所述第二子矩阵的行或列权重。
8.如权利要求1所述的方法,其中,所述第一子矩阵和所述第二子矩阵的系统部分具有不同的权重。
9.如权利要求8所述的方法,其中,所述第一子矩阵的系统部分的行或列权重大于所述第二子矩阵的系统部分的行或列权重。
10.一种使用奇偶校验矩阵按低密度奇偶校验码来编码数据的方法,所述方法包括:
依照用于编码的码率从奇偶校验矩阵中可变地选择子矩阵,所述奇偶校验矩阵包括至少两个子矩阵;并且
使用所选择的子矩阵来编码输入数据流,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述至少两个子矩阵中的一个子矩阵包括所述至少两个子矩阵中的另一个子矩阵,
其中所述至少两个子矩阵中每个子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述至少两个子矩阵中的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
11.如权利要求10所述的方法,其中,较之所述至少两个子矩阵中的所述另一个子矩阵,所述至少两个子矩阵中的所述一个子矩阵对应于较低码率。
12.一种在通信系统中发送数据的方法,所述方法包括:
使用奇偶校验矩阵的第一子矩阵把输入数据流编码成第一数据分组;
向接收端发送由所述第一子矩阵编码的所述第一数据分组;
响应于所述第一数据分组从所述接收端接收否定接收确认信号;
使用所述奇偶校验矩阵的第二子矩阵把所述输入数据流编码成第二数据分组;并且
向所述接收端发送由所述第二子矩阵编码的所述第二数据分组,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述第一子矩阵是所述第二子矩阵的子矩阵,
其中所述第一子矩阵的系统部分和所述第二子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述第一子矩阵和所述第二子矩阵的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
13.如权利要求12所述的方法,其中,对应于所述第二子矩阵的码率小于对应于所述第一子矩阵的码率。
14.如权利要求12所述的方法,其中,由指标来标识所述多个子块的每个。
15.如权利要求14所述的方法,其中,通过扩展模型矩阵来产生所述奇偶校验矩阵,所述模型矩阵的每个元素是表示z×z零矩阵、z×z单位矩阵或z×z置换矩阵的指标。
16.如权利要求15所述的方法,其中,在使用所述第二子矩阵来编码所述输入数据流的步骤中,只使用第二子矩阵中不同于所述第一子矩阵的附加部分来编码所述输入数据流。
17.如权利要求16所述的方法,其中,所述附加部分是对应于附加奇偶校验位的部分。
18.如权利要求17所述的方法,其中,在所述发送所述第二数据分组的步骤中,只发送所述附加的奇偶校验位。
19.一种在通信系统中发送数据的方法,所述方法包括:
向接收端发送用奇偶校验矩阵的第一子矩阵编码的第一数据分组;
从所述接收端接收用于所述第一数据分组的重传请求消息;并且
向所述接收端发送用所述奇偶校验矩阵的第二子矩阵编码的第二数据分组,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述第一子矩阵是所述第二子矩阵的子矩阵,
其中所述第一子矩阵的系统部分和所述第二子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述第一子矩阵和所述第二子矩阵的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
20.一种使用奇偶校验矩阵按低密度奇偶校验码来进行解码的方法,所述方法包括:
接收依照用于编码的码率用从奇偶校验矩阵中可变地选择的特定子矩阵来编码的码字,所述奇偶校验矩阵包括至少两个子矩阵;
获取用于指示所述特定子矩阵的控制信息;并且
使用所述特定子矩阵来解码所述码字,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述至少两个子矩阵中的一个子矩阵包括所述至少两个子矩阵中的另一个子矩阵,
其中所述至少两个子矩阵中每个子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述至少两个子矩阵的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
21.一种在通信系统中支持数据重传的方法,所述方法包括:
从发送端接收用奇偶校验矩阵的第一子矩阵编码的第一数据分组;
当解码所述第一数据分组失败时,向所述发送端发送对于所述第一数据分组的重传请求消息;并且
从所述发送端接收用所述奇偶校验矩阵的第二子矩阵编码的第二数据分组,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述第一子矩阵是所述第二子矩阵的子矩阵,
其中所述第一子矩阵的系统部分和所述第二子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述第一子矩阵和所述第二子矩阵的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
22.一种按低密度奇偶校验码编码数据的编码器,包括:
存储器模块,存储包括至少两个子矩阵的奇偶校验矩阵;和
编码模块,通过依照用于编码的码率可变地选择所述至少两个子矩阵的特定子矩阵来编码输入数据流,
其中所述奇偶校验矩阵被划分成系统部分和奇偶校验部分,所述奇偶校验矩阵的所述系统部分和奇偶校验部分由多个子块构成,每个子块是z×z零矩阵、z×z单位矩阵或z×z置换矩阵,所述z×z置换矩阵是通过把z×z单位矩阵的每行向右移位整数次而产生的,
其中所述奇偶校验部分是下三角型矩阵,其中在主对角线上和位于主对角线下相邻对角线上的每个子块是不同于z×z零矩阵的z×z矩阵,
其中所述至少两个子矩阵中的一个子矩阵包括所述至少两个子矩阵中的另一个子矩阵,
其中所述至少两个子矩阵中每个子矩阵的系统部分与所述奇偶校验矩阵的系统部分具有相同的列数,
其中所述至少两个子矩阵中的每个的奇偶校验部分中的最后一列包括奇数个不同于z×z零矩阵的子块,其中所述奇数不小于2。
23.如权利要求22所述的编码器,其中,所述奇偶校验矩阵以模型矩阵的形式被存储在所述存储器模块中。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060051166 | 2006-06-07 | ||
KR1020060051166A KR101191196B1 (ko) | 2006-06-07 | 2006-06-07 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
KR10-2006-0051166 | 2006-06-07 | ||
PCT/KR2007/002758 WO2007142476A2 (en) | 2006-06-07 | 2007-06-07 | Method of encoding/decoding using low density check code matrix |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101427473A CN101427473A (zh) | 2009-05-06 |
CN101427473B true CN101427473B (zh) | 2012-12-19 |
Family
ID=38801915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800145314A Expired - Fee Related CN101427473B (zh) | 2006-06-07 | 2007-06-07 | 使用低密度校验码矩阵进行编码/解码的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8151157B2 (zh) |
EP (1) | EP2025063B1 (zh) |
KR (1) | KR101191196B1 (zh) |
CN (1) | CN101427473B (zh) |
WO (1) | WO2007142476A2 (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
PT2509270T (pt) * | 2007-11-26 | 2017-07-18 | Sony Corp | Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação |
KR101445080B1 (ko) * | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
US8788918B2 (en) | 2008-03-20 | 2014-07-22 | Marvell World Trade Ltd. | Block encoding with a variable rate block code |
US20110113312A1 (en) * | 2008-06-09 | 2011-05-12 | Hideki Kobayashi | Check matrix generating method, check matrix, decoding apparatus, and decoding method |
EP2424143A1 (en) * | 2009-04-24 | 2012-02-29 | Panasonic Corporation | Wireless communication device and wireless communication method |
KR101702358B1 (ko) | 2011-01-06 | 2017-02-03 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR20120088369A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 방송 및 통신시스템에서 송?수신 방법 및 장치 |
US8839069B2 (en) * | 2011-04-08 | 2014-09-16 | Micron Technology, Inc. | Encoding and decoding techniques using low-density parity check codes |
WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
CN103391163B (zh) * | 2013-07-15 | 2016-08-24 | 北京交大微联科技有限公司 | 一种采用分布式喷泉码的cbtc数据发送与接收方法及系统 |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
KR20170083432A (ko) * | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
CN116827357A (zh) * | 2016-05-13 | 2023-09-29 | 中兴通讯股份有限公司 | 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
EP3497794A1 (en) * | 2016-08-10 | 2019-06-19 | IDAC Holdings, Inc. | Protograph based low-density parity check (ldpc) codes in combination with harq |
WO2018058295A1 (en) * | 2016-09-27 | 2018-04-05 | Qualcomm Incorporated | Hybrid automatic repeat request for block codes |
CN112187403B (zh) * | 2017-02-04 | 2022-01-14 | 华为技术有限公司 | 信息处理的方法、装置、通信设备和通信系统 |
US10608665B2 (en) * | 2017-03-24 | 2020-03-31 | Mediatek Inc. | Method and apparatus for error correction coding in communication |
CN117768059A (zh) | 2017-03-30 | 2024-03-26 | 三星电子株式会社 | 用于通信或广播系统中的信道编码/解码的装置和方法 |
SG11201907654TA (en) * | 2017-03-30 | 2019-09-27 | Lg Electronics Inc | Method for performing encoding on basis of parity check matrix of low density parity check (ldpc) code in wireless communication system and terminal using same |
WO2018218466A1 (zh) * | 2017-05-28 | 2018-12-06 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN108988870B (zh) * | 2017-05-31 | 2021-08-31 | 大唐移动通信设备有限公司 | Ldpc码校验矩阵的构造方法 |
CN110870207B (zh) | 2017-06-03 | 2022-05-10 | 华为技术有限公司 | 信息处理的方法和通信装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
CN109150194B (zh) * | 2017-06-27 | 2022-01-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
JP6912648B2 (ja) * | 2017-07-07 | 2021-08-04 | クアルコム,インコーポレイテッド | 低密度パリティ検査コードのベースグラフ選択を適用する通信技法 |
US10680764B2 (en) * | 2018-02-09 | 2020-06-09 | Qualcomm Incorporated | Low-density parity check (LDPC) parity bit storage for redundancy versions |
CN109298967A (zh) * | 2018-10-24 | 2019-02-01 | 江苏华存电子科技有限公司 | 一种闪存组件错误率调变核编译码速率节省耗电量的方法 |
CN112751571A (zh) | 2019-10-30 | 2021-05-04 | 华为技术有限公司 | 一种ldpc的编码方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040019845A1 (en) | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
CN1771684B (zh) * | 2003-05-28 | 2011-01-26 | 三菱电机株式会社 | 再送控制方法和通信装置 |
KR100922956B1 (ko) | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
WO2006039801A1 (en) | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
KR101351140B1 (ko) * | 2005-11-22 | 2014-01-15 | 조지아 테크 리서치 코오포레이션 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR101119111B1 (ko) * | 2006-05-04 | 2012-03-16 | 엘지전자 주식회사 | Ldpc 부호를 이용한 데이터 재전송 방법 |
US8464120B2 (en) * | 2006-10-18 | 2013-06-11 | Panasonic Corporation | Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams |
EP2169835B1 (en) * | 2007-06-29 | 2016-02-10 | Mitsubishi Electric Corporation | Check matrix generating device, check matrix generating method, encoder, transmitter, decoder, and receiver |
PT2509270T (pt) * | 2007-11-26 | 2017-07-18 | Sony Corp | Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação |
US8522109B2 (en) * | 2008-07-02 | 2013-08-27 | Panasonic Corporation | Loss correction encoding device and loss correction encoding method |
-
2006
- 2006-06-07 KR KR1020060051166A patent/KR101191196B1/ko not_active IP Right Cessation
-
2007
- 2007-06-07 US US12/303,245 patent/US8151157B2/en not_active Expired - Fee Related
- 2007-06-07 CN CN2007800145314A patent/CN101427473B/zh not_active Expired - Fee Related
- 2007-06-07 WO PCT/KR2007/002758 patent/WO2007142476A2/en active Application Filing
- 2007-06-07 EP EP07746850.2A patent/EP2025063B1/en not_active Not-in-force
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558556A (zh) * | 2004-02-09 | 2004-12-29 | 清华大学 | 非规则低密度奇偶校验码的系统码设计方法及其通信系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101427473A (zh) | 2009-05-06 |
WO2007142476A2 (en) | 2007-12-13 |
EP2025063B1 (en) | 2018-09-26 |
KR101191196B1 (ko) | 2012-10-15 |
US20090249157A1 (en) | 2009-10-01 |
KR20070117221A (ko) | 2007-12-12 |
EP2025063A2 (en) | 2009-02-18 |
WO2007142476A3 (en) | 2008-03-06 |
US8151157B2 (en) | 2012-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101427473B (zh) | 使用低密度校验码矩阵进行编码/解码的方法 | |
CN101553989B (zh) | 使用低密度校验码矩阵的编/解码方法 | |
KR101455978B1 (ko) | Ldpc 부호를 이용한 부호화 방법 | |
US8171374B2 (en) | LDPC check matrix generation method, check matrix generator, and code retransmission method | |
CN1983861B (zh) | 通信系统中发送/接收数据的装置和方法 | |
KR101154995B1 (ko) | Ldpc 부호화를 수행하는 방법 | |
CN107294652A (zh) | 一种数据混合重传处理方法和装置 | |
CN102638275B (zh) | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 | |
CN101611552A (zh) | 移动通讯系统中用于匹配码字大小的方法及发射机 | |
CN114270710A (zh) | 通信或广播系统中的数据解码方法和装置 | |
KR101265636B1 (ko) | 모델 행렬을 이용하여 ldpc 복호화를 수행하는 방법 | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
EP3613148B1 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR101227514B1 (ko) | Ldpc 부호화 및 복호화를 위한 모델 행렬을 구성하는방법 | |
KR101191197B1 (ko) | 복수의 패리티 검사 행렬을 이용하여 복호화하는 방법 | |
KR101162217B1 (ko) | 패리티 검사 행렬을 이용하여 ldpc 부호화를 수행하는방법 | |
KR101221911B1 (ko) | Ldpc 부호를 이용하여 재전송을 수행하는 방법 | |
KR101137349B1 (ko) | 복수의 패리티 검사 행렬을 이용하여 부호화하는 방법 | |
KR101319891B1 (ko) | 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 | |
KR20070104138A (ko) | 패리티 검사 행렬을 이용하여 부호화하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 Termination date: 20190607 |
|
CF01 | Termination of patent right due to non-payment of annual fee |