CN112751571A

CN112751571A - 一种ldpc的编码方法及装置

Info

Publication number: CN112751571A
Application number: CN201911047476.XA
Authority: CN
Inventors: 基多·蒙托里西; 塞吉奥·贝勒迪多; 林伟; 辛岩
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2019-10-30
Filing date: 2019-10-30
Publication date: 2021-05-04
Also published as: US20220255564A1; BR112022008049A2; US11901914B2; WO2021083365A1; US20240204800A1; EP4037221A4; EP4037221A1

Abstract

本申请实施例公开一种LDPC的编码方法及装置，以利用速率兼容的LDPC码校验矩阵进行IR‑HARQ传输，提高系统传输性能。所述方法包括：根据第一传输码率R＝k/(n+j×Z)，利用校验矩阵H左上角((n‑k)/Z+j)行、(n/Z+j)列的子矩阵对k个信息比特进行编码，获得并向接收端发送包括k个信息比特和(n‑k+j×Z)个冗余比特的第一码字；校验矩阵H为((n‑k)/Z+Q)行×(n/Z+Q)列的矩阵，校验矩阵H的每个元素表示一个Z×Z的单位矩阵的循环移位或全零矩阵，校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC位于校验矩阵H的左上角。

Description

一种LDPC的编码方法及装置

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种低密度奇偶校验(low densityparity check，LDPC)的编码方法及装置。

背景技术

为了提高通信系统的吞吐率，在新的11ax的下一代无线局域网(wireless localarea network，WLAN)中，引入了混合自动重传请求(hybrid automatic repeat-request，HARQ)技术，其原理为接收端在译码失败的情况下，保存接收到的数据，并要求发送端重传数据，接收端将重传的数据和先前接收到的数据进行合并后再解码。这样会获得一定的分集增益，同时减少了重传次数，进而减少了时延。其中，HARQ技术主要有两种实现方式：软合并(chase combine，CC)-HARQ和增量冗余(incremental redundancy，IR)-HARQ。

其中，CC-HARQ技术将接收到的错误数据包和重传的数据包合并在一起进行译码，提高了传输效率。而IR-HARQ技术，发端可以在第一次传输时向对端发送信息比特(bit)和初始冗余比特，收端接收到信息比特以及初始冗余比特后，根据初始冗余比特对信息比特进行解码，若解码失败，则发端向收端重传更多的冗余比特(或包含部分信息比特)，以降低信道编码率。收端接收到重传的冗余比特(或包含部分信息比特)后，合并重传的冗余比特(或包含部分信息比特)和初始比特，根据合并后的比特对信息比特进行解码，若解码失败，则再次重传冗余比特(或包含部分信息比特)，随着重传次数的增加，冗余比特不断积累增加，对应的信道编码码率则不断降低，从而可以获得更好的解码性能。

由此可知，执行IR-HARQ时，需要在重传的时候引入新的增量冗余比特，以降低信道编码率。目前，为了引入新的增量冗余比特，需要引入速率兼容(rate-compatible，RC)的LDPC码校验矩阵，然而，现有WLAN系统仅支持12个LDPC码校验矩阵，其中码长有三种：648、1296、1944比特，每种码长均支持4种不同码率：1/2，2/3，3/4，5/6，每种码长和码率下校验矩阵均不同，即每种码长的LDPC码校验矩阵均不是速率兼容的校验矩阵，不适用于在IR-HARQ时引入新的增量冗余比特。

发明内容

本申请实施例提供一种LDPC的编码方法及装置，以利用速率兼容的LDPC码校验矩阵实现IR-HARQ传输。

为达到上述目的，本申请实施例采用如下技术方案：

第一方面，提供一种LDPC的编码方法，该方法包括：发送端获取k个信息比特，根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对k个信息比特进行LDPC编码，并向接收端发送编码后的包括k个信息比特和(n-k+j×Z)个冗余比特的第一码字；第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，n为大于0的整数，j为大于或者等于0的整数，所述Z为大于0的整数；校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，Q为大于或等于j的整数，校验矩阵H的每个元素表示一个Z×Z的子方阵，子方阵为单位矩阵的循环移位或全零矩阵；校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，矩阵H_MC位于校验矩阵H的左上角，Q行×24列的矩阵H_IR位于校验矩阵H的左下角，4行×Q列的全零矩阵位于校验矩阵H的右上角，Q行×Q列的单位矩阵位于校验矩阵H的右下方，即校验矩阵H为对矩阵H_MC进行行列扩展后的矩阵。

由上可知，校验矩阵H最小可以为(n-k)/Z行×n/Z列，即校验矩阵H最小可以为矩阵H_MC，此时，校验矩阵H可以支持最大传输码率k/n。校验矩阵H最大可以为((n-k)/Z+Q)行×(n/Z+Q)列，此时，校验矩阵H支持最小传输码率为k/(n+Q×Z)，即随着校验矩阵H的行列数量的变化，校验矩阵H可以支持[k/(n+Q×Z)，k/n]范围内的传输码率，具备速率兼容的功能，所以，基于第一方面所述的方法，发送端可以根据发送信息比特所需的传输码率，从速率兼容的校验矩阵H中截取相应行数、相应列数的校验比特对信息比特进行LDPC编码，以满足传输码率的要求，提高数据传输可靠性。

一种可能的设计中，结合第一方面，所述方法还包括：当第一码字传输失败时，发送端根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对k个信息比特进行编码，得到第二码字；其中，第二校验矩阵为校验矩阵H中前((n-k)/Z+h)行、前(n/Z+h)列的子矩阵，第二校验矩阵的码率等于第二传输码率，h为大于j小于等于Q的整数；第二码字的码长为(n+h×Z)，第二码字的码长为(n+h×Z)，第二码字包括k个信息比特和(n-k+h×Z)个冗余比特；发送端向接收端发送新增冗余比特，或者，向接收端发送k个信息比特中的部分信息比特以及新增冗余比特；其中，新增冗余比特为(n-k+h×Z)个冗余比特中从第(n-k+j×Z+1)到第(n-k+h×Z)的冗余比特，h为大于j小于等于Q的整数。

进一步的，若本次重传失败，则发送端再次向接收端重传新的增量冗余比特，每次重传增量冗余比特的过程可参照第一方面的可能的设计中所述，不予赘述。

基于该可能的设计，发送端可以基于重传时的传输码率截取校验矩阵H中的相应行列的校验比特，使截取得到的校验比特满足传输码率要求，利用截取到的校验比特对k个信息比特进行编码，将编码后得到的新的冗余比特或者新的冗余比特和部分信息比特发送给接收端，以实现发送端向接收端重传新的增量冗余比特，降低信道编码率，提高解码性能。

一种可能的设计中，结合第一方面或第一方面任一可能的设计，Q行×24列的矩阵H_IR可以为具体实施方式中表二所示136行矩阵中的任意Q行，如：可以为表二中的前Q行矩阵，也可以为表二中的后Q行矩阵，还可以为表二中从第q行开始的连续Q行矩阵，或者，从第q行开始的非连续Q行矩阵，q为大于或等于1的整数。

一种可能的设计中，结合第一方面或第一方面任一可能的设计，Q行×24列的矩阵H_IR可以为具体实施方式中表三所示100行矩阵中的任意Q行，如：可以为表三中的前Q行矩阵，也可以为表三中的后Q行矩阵，还可以为表三中从第q行开始的连续Q行矩阵，或者，从第q行开始的非连续Q行矩阵，q为大于或等于1的整数。

基于上述可能的设计，可以从表二或表三中预设的多行矩阵中获取矩阵H_IR，并利用获取到的矩阵H_IR对矩阵H_MC进行扩展得到速率兼容的校验矩阵H。

一种可能的设计中，结合第一方面或第一方面任一可能的设计，矩阵H_MC为现有标准中码长n＝1944、码率为5/6的LDPC码校验矩阵。

基于该可能的设计，可以对现有标准中的LDPC码校验矩阵进行行列扩展得到速率兼容的校验矩阵，即可以重用现有利用码长n＝1944、码率为5/6的校验矩阵进行编码/译码的编码装置/译码装置，硬件改动较小。

第二方面，本申请提供一种通信装置，该通信装置可以为发送端或者发送端中的芯片或者片上系统，还可以为发送端中用于实现第二方面或第二方面的任一可能的设计的方法的功能模块。该通信装置可以实现上述各方面或者各可能的设计中发送端所执行的功能，功能可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个上述功能相应的模块。如：该通信装置可以包括：处理单元，发送单元；

处理单元，用于获取k个信息比特，根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对k个信息比特进行LDPC编码；第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，n为大于0的整数，j为大于或者等于0的整数，所述Z为大于0的整数；校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，Q为大于或等于j的整数，校验矩阵H的每个元素表示一个Z×Z的子方阵，子方阵为单位矩阵的循环移位或全零矩阵；校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，矩阵H_MC位于校验矩阵H的左上角，Q行×24列的矩阵H_IR位于校验矩阵H的左下角，4行×Q列的全零矩阵位于校验矩阵H的右上角，Q行×Q列的单位矩阵位于校验矩阵H的右下方，即校验矩阵H为对矩阵H_MC进行行列扩展后的矩阵。

发送单元，用于向接收端发送编码后的包括k个信息比特和(n-k+j×Z)个冗余比特的第一码字。

具体的，第二方面涉及的各功能模块的具体执行过程可参照第一方面或第一方面的任一可能的设计中的相关描述，不予赘述。

第三方面，提供了一种通信装置，该通信装置可以为发送端或者发送端中的芯片或者片上系统。该通信装置可以实现上述各方面或者各可能的设计中发送端所执行的功能，功能可以通过硬件实现。一种可能的设计中，该通信装置可以包括：处理器和收发电路，处理器可以用于支持通信装置实现上述第一方面或者第一方面的任一种可能的设计中所涉及的功能，例如：处理器用于获取k个信息比特，获取k个信息比特，根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对k个信息比特进行LDPC编码；第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，n为大于0的整数，j为大于或者等于0的整数，所述Z为大于0的整数；校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，Q为大于或等于j的整数，校验矩阵H的每个元素表示一个Z×Z的子方阵，子方阵为单位矩阵的循环移位或全零矩阵；校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，矩阵H_MC位于校验矩阵H的左上角，Q行×24列的矩阵H_IR位于校验矩阵H的左下角，4行×Q列的全零矩阵位于校验矩阵H的右上角，Q行×Q列的单位矩阵位于校验矩阵H的右下方，即校验矩阵H为对矩阵H_MC进行行列扩展后的矩阵。在又一种可能的设计中，通信装置还可以包括存储器，存储器，用于保存通信装置必要的计算机执行指令和校验矩阵H。当该通信装置运行时，该处理器执行该存储器存储的该计算机执行指令，以使该通信装置执行如上述第一方面或者第一方面的任一种可能的设计的LDPC的编码方法。

第四方面，提供了一种计算机可读存储介质，该计算机可读存储介质可以为可读的非易失性存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或者上述方面的任一种可能的设计的LDPC的编码方法。

第五方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面或者上述方面的任一种可能的设计的LDPC的编码方法。

第六方面，提供了一种通信装置，该通信装置可以为发送端或者发送端中的芯片或者片上系统，该通信装置包括一个或多个处理器、一个或多个存储器。一个或多个存储器与一个或多个处理器耦合，一个或多个存储器用于存储计算机程序代码，计算机程序代码包括计算机指令，当一个或多个处理器执行计算机指令时，使通信装置执行如上述第一方面或者第一方面的任一可能的设计的LDPC的编码方法。

其中，第二方面至第六方面中任一种设计方式所带来的技术效果可参见上述第一方面或者第一方面的任一种可能的设计所带来的技术效果，不再赘述。

第七方面，本申请实施例还提供一种通信系统，该通信系统包括如第二方面至第六方面任一方面所述的通信装置、接收端。

附图说明

图1为本申请实施例提供的一种应用场景示意图；

图2为本申请实施例提供的一种通信装置示意图；

图3为本申请实施例提供的一种LDPC的编码方法流程图；

图4a为本申请实施例提供的一种支持5/7传输码率的校验矩阵；

图4b为本申请实施例提供的又一种支持5/7传输码率的校验矩阵；

图5为发送端采用IR-HARQ技术向接收端发送消息的示意图；

图6为接收端译码发送端发送的消息的示意图；

图7为本申请实施例提供的一种仿真曲线图；

图8为本申请实施例提供的又一种仿真曲线图；

图9为本申请实施例提供的一种通信装置的组成示意图。

具体实施方式

下面结合说明书附图，对本申请实施例提供的方法进行描述。

本申请实施例的技术方案可以应用于支持IR-HARQ的各种移动通信系统，例如：通用移动通信系统(universal mobile telecommunication system，UMTS)、全球互联微波接入(worldwide interoperability for microwave access，WiMAX)通信系统、第四代(4^thgeneration，4G)系统、长期演进(long term evolution，LTE)系统、以及未来的5G(fifthgeneration，5G)通信系统、新空口(new radio，NR)系统、NR-车与任何事物通信(vehicle-to-everything，V2X)系统或者其他下一代通信系统等，还可以应用于支持IR-HARQ的无线局域网(wireless local area network，WLAN)，如：可以应用于WLAN当前采用的国际电工电子工程学会(institute of electrical and electronics engineers，IEEE)802.11系列协议中的任意一种协议。例如，应用于802.11ay标准，或者，应用于802.11ay下一代的标准等。本申请实施例以图1所示的WLAN通信系统为例进行说明。

如图1所示，WLAN通信系统可以包括一个或多个基本服务集(basic service set，BSS)，基本服务集中的网络节点包括接入点(access point，AP)和站点(station，STA)，本申请实施例的发送端和接收端可以是WLAN系统中的AP或STA，还可以是位于AP或STA内的芯片。本申请实施例的方案既可以运用于AP与STA之间的通信，还可以运用于AP与AP之间的通信，STA与STA之间的通信，且可以是一对一的通信，还可以是一对多和多对多的通信。例如，可以是一个AP与一个STA之间通信(例如图1左所示)，可以是AP与多个STA同时通信(如图1右所示)，还可以是多个AP与多个STA之间通信，还可以是多个STA与AP之间同时通信。

其中，AP为具有无线收发功能的通信装置，可以为定向多吉比特(directionalmulti-gigabit，DMG)AP和增强型定向多吉比特(enhanced directional multi-gigabit，EDMG)AP，还可以是支持60GHz的AP，但本申请实施例对此不作限定。该AP也可以称为基站。

其中，STA可以为具有无线收发功能的通信装置，例如，可以是支持60GHz通信的无线通信装置。该STA也可以称为用户单元、接入终端、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理、用户装置或用户设备(user equipment，UE)。具体的，可以为终端设备(terminal equipment)或者用户设备(user equipment，UE)或者移动台(mobile station，MS)或者移动终端(mobile terminal，MT)等。具体的，终端可以是手机(mobile phone)、平板电脑或带无线收发功能的电脑，还可以是虚拟现实(virtual reality，VR)终端、增强现实(augmented reality，AR)终端、工业控制中的无线终端、无人驾驶中的无线终端、远程医疗中的无线终端、智能电网中的无线终端、智慧城市(smart city)中的无线终端、智能家居、车载终端等。

在图1所示WLAN系统中，可以对现有WALN标准中规定的12LDPC码校验矩阵中的任一校验矩阵，如：码长为n＝1944、码率为5/6的校验矩阵进行行列扩展得到速率兼容的LDPC码校验矩阵，发送端、接收端可以预先存储该速率兼容的LDPC码校验矩阵，初传时，发送端可以基于当前传输码率从该速率兼容的LDPC码校验矩阵截取相应的子矩阵进行LDPC编码，以使得编码后的信息比特满足当前传输码率，并向接收端发送编码后的信息比特。相应的，接收端可以基于当前传输码率从该速率兼容的LDPC码校验矩阵截取相应的子矩阵对发送端发送的编码后的信息比特进行译码，若译码失败，重传时，发送端可以基于重传时的传输码率从该速率兼容的LDPC码校验矩阵截取相应的子矩阵进行LDPC编码，以使得编码后的信息比特满足重传时的传输码率，并向接收端发送新增冗余比特。相应的，接收端接收到增量冗余比特后，将接收到的增量冗余比特与上次译码后的码字组合在一起，如：追加到上次译码得到的码字后面组成新的码字，同时，接收端基于重传时的传输码率从该速率兼容的LDPC码校验矩阵截取相应的子矩阵对新的码字进行译码，若译码成功，则结束，反之，则再次进行重传。如此，可以在WLAN通信系统中引入速率兼容的LDPC码校验矩阵，实现IR-HARQ传输，提高传输性能。具体的，该实现过程可参照图3对应的实施例中所述。

需要说明的是，本申请实施例中，接收端、发送端为相对概念，接收端可以指对信息比特进行LDPC编码，并向对端发送编码后的信息比特和/或者增量冗余比特的设备，接收端可以指接收LDPC编码后的信息比特和/或者增量冗余比特的设备，对接收到的LDPC编码后的信息比特进行译码的设备。例如，发送端可以为图1左图中的AP101，接收端可以为图1所示左图中的STA102。

此外，图1为示例性框架图，图1包括的节点的数量不受限制，且除图1所示功能节点外，该WLAN通信系统还可以包括其他节点，如：网关设备、应用服务器等等，不予限制。本申请实施例的发送端和接收端可以是上述WLAN通信系统中的网络节点，还可以是上述WALN通信系统中网络节点内的芯片。

其中，图1所示各网元，如：AP、STA可采用图2所示的组成结构或者包括图2所示的部件。图2为本申请实施例提供的一种通信装置200的组成示意图，如：该通信装置200可以为AP或者AP中的芯片或者片上系统。如图2所示，该通信装置200可以包括处理器201，通信线路202以及收发电路203。进一步的，该通信装置200还可以包括存储器204。其中，处理器201，存储器204以及收发电路203之间可以通过通信线路202连接。

其中，处理器201可以是中央处理器(central processing unit，CPU)、通用处理器网络处理器(network processor，NP)、数字信号处理器(digital signal processing，DSP)、微处理器、微控制器、可编程逻辑器件(programmable logic device，PLD)或它们的任意组合。处理器201还可以是其它具有处理功能的装置，如电路、器件或软件模块等。处理器201可以具备编码、调制、解调、译码等功能。

通信线路202，用于在通信装置200所包括的各部件之间传送信息。

收发电路203，用于与其他设备或其它通信网络进行通信。该其它通信网络可以为以太网，无线接入网(radio access network，RAN)，无线局域网(wireless local areanetworks，WLAN)等。收发电路203可以是射频模块或者任何能够实现通信的装置。本申请实施例仅以收发电路203为射频模块为例进行说明，其中，射频模块可以包括天线、射频电路等，射频电路可以包括射频集成芯片、功率放大器等。

存储器204，用于存储指令以及速率兼容的LDPC码校验矩阵。其中，指令可以是计算机程序。速率兼容的LDPC码校验矩阵可以为对现有WLAN标准中的LDPC码校验矩阵进行行列扩展后的校验矩阵，如：可以为下述((n-k)/Z+Q)行×(n/Z+Q)列的校验矩阵H。

其中，存储器204可以是只读存储器(read-only memory，ROM)或可存储静态信息和/或指令的其他类型的静态存储设备，也可以是随机存取存储器(random accessmemory，RAM)或者可存储信息和/或指令的其他类型的动态存储设备，还可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其他光盘存储、光碟存储、磁盘存储介质或其他磁存储设备，光碟存储包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等。

需要说明的是，存储器204可以独立于处理器201存在，也可以和处理器201集成在一起。存储器204可以用于存储指令或者程序代码或者一些数据等。存储器204可以位于通信装置200内，也可以位于通信装置200外，不予限制。处理器201，用于执行存储器204中存储的指令，以实现本申请下述实施例提供的一种LDPC的编码方法。

在一种示例中，处理器201可以包括一个或多个CPU，例如图2中的CPU0和CPU1。

作为一种可选的实现方式，通信装置200包括多个处理器，例如，除图2中的处理器201之外，还可以包括处理器207。

作为一种可选的实现方式，通信装置200还包括输出设备205和输入设备206。示例性地，输入设备206是键盘、鼠标、麦克风或操作杆等设备，输出设备205是显示屏、扬声器(speaker)等设备。

需要说明的是，通信装置200可以是台式机、便携式电脑、网络服务器、移动手机、平板电脑、无线AP、嵌入式设备、芯片系统或有图2中类似结构的设备。此外，图2中示出的组成结构并不构成对该通信装置的限定，除图2所示部件之外，该通信装置可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

本申请实施例中，芯片系统可以由芯片构成，也可以包括芯片和其他分立器件。

下面结合图1所示WLAN通信系统，对本申请实施例提供的一种LDPC的编码方法进行描述。其中，下述实施例中的各设备可以具有图2所示部件。其中，本申请各实施例之间涉及的动作，术语等均可以相互参考。本申请的实施例中各个设备之间交互的消息名称或消息中的参数名称等只是一个示例，具体实现中也可以采用其他的名称，不予限制。

图3为本申请实施例提供的一种LDPC的编码方法，如图3所示，该方法可以包括：

步骤301：发送端获取k个信息比特。

其中，发送端可以为图1中的AP101或者STA102，不予限制。

其中，k为大于0的整数。例如，本申请实施例中，k可以取值为81x20＝1620。

其中，k个信息比特可以全部为有效载荷或者全部为有效信息比特，也可以有部分比特是有效载荷比特或者有效信息比特，剩余部分比特可以是填充比特或者缩短全零填充比特，有效载荷比特和剩余部分比特共同构成待编码的k个信息比特。例如，k个信息比特可以包括(k-s)个有效信息比特、s个缩短全零填充比特。

示例性的，发送端中的基带模块可以生成有效信息比特，有效信息比特的长度可以小于或等于k，发送端可以根据基带模块生成的有效信息比特，得到k个信息比特，如：若有效信息比特个数为k，则将基带模块生成的有效信息比特直接进行LDPC编码，若基带模块生成的有效信息比特小于k，则对有效信息比特进行全零填充，得到k个信息比特。

步骤302：发送端根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对k个信息比特进行LDPC编码。

其中，第一传输码率可以为本次发送端向接收端传输信息的速率。第一传输码率可以为WLAN标准中预先定义的传输码率中的任一码率。具体的，发送端可以根据发送端与接收端之间的通信环境以及其他参数从WLAN标准中预先定义的传输码率中选择一个码率作为第一传输码率。其中，WLAN标准中预先定义的传输码率可以包括1/2、2/3、3/4、5/6、5/7、7/8等等。

其中，第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，第一校验矩阵的码率等于第一传输码率。需要说明的是，发送端根据第一校验矩阵对k个信息比特进行LDPC编码具体可以指：将第一校验矩阵中每项元素按照ZxZ的子方阵展开，发送端根据展开后的((n-k)+j×Z)行、(n+j×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码。示例性的，发送端可以参照现有技术利用((n-k)+j×Z)行、(n+j×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码，不予赘述。

其中，n为大于0的整数，如：n可以取值为1944，j为大于或者等于0的整数，Z为大于0的整数，如：Z可以取值为81。需要说明的是，第一传输码率R不限于为5/6，还可以为5/7、2/3等。例如，以Z＝81为例，当k＝1620，n＝1944，j＝0时，R＝5/6。当k＝1620，n＝1944，j＝4，R＝5/7。

其中，校验矩阵H可以为对现有WLAN标准中((n-k)/Z)行×(n/Z)列的LDPC码校验矩阵进行Q行、Q列扩展后的矩阵。如：校验矩阵H可以为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，Q为大于或等于j的整数，如：Q可以取值为100，该校验矩阵支持的最低传输码率为k/(n+Q×Z)、支持的最高传输码率为k/n。当Q＝100，n＝1944、k＝1620，Z＝81时，校验矩阵H的最低传输码率为0.161、支持的最高传输码率为5/6，实际应用中，为实现[0.161、5/6]范围内的任一传输码率，可以截取校验矩阵H中左上角的子矩阵，使得截取后的子矩阵支持需要实现的传输码率。

示例性的，校验矩阵H可以为(n-k+Q×Z)行×(n+Q×Z)列奇偶校验矩阵的母矩阵或者基矩阵，校验矩阵H的每个元素表示一个Z×Z的子方阵，子方阵为单位矩阵的循环移位或全零矩阵，全零矩阵还可以描述为具有全零项的空子矩阵，即可以将(n-k+Q×Z)行、(n+Q×Z)列奇偶校验矩阵划分为大小为ZxZ的子方阵得到校验矩阵H，或者，将校验矩阵H中所有元素对应的Z×Z的子方阵展开可以得到(n-k+Q×Z)行、(n+Q×)列奇偶校验矩阵。

本申请实施例中，单位矩阵可以记为P0，单位矩阵P0向右循环移动i个元素后的矩阵称为循环移位矩阵(cyclic permutation matrices，CPM)。循环移位矩阵CPM的下标i表示单位矩阵向右循环移位的位数。例如，P0可如矩阵(1)所示：

单位矩阵P0向右循环移动1个元素可以得到循环置换矩阵P1，P1如矩阵(2)所示。类似的，单位矩阵可以右循环移动2个元素得到循环置换矩阵P2，向右循环移动3个元素得到循环置换矩阵P3，………直至向右循环移位80个元素得到循环置换矩阵P80。

本申请实施例中，校验矩阵H可以由IEEE802.11ac/ax标准规定，并预先存储在发送端，校验矩阵可以包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC为(n-k)/Z行×n/Z列的校验矩阵，矩阵H_MC位于校验矩阵H的左上角，Q行×24列的矩阵H_IR位于校验矩阵H的左下角，4行×Q列的全零矩阵位于校验矩阵H的右上角，Q行×Q列的单位矩阵位于校验矩阵H的右下方，即校验矩阵H可以看做为对矩阵H_MC进行行列扩展后的矩阵。其中，截取校验矩阵H的前((n-k)/Z+j)行、前(n/Z+j)列元素可以指：截取校验矩阵H中从第1行到第((n-k)/Z+j)行、从第1列到第(n/Z+j)列的子矩阵，将((n-k)/Z+j)行、(n/Z+j)列的第一校验矩阵中所有元素对应的Z×Z的子方阵展开可以得到(n-k+j×Z)行×(n+j×Z)列奇偶校验矩阵。

例如，以Q＝100，(n-k)/Z＝4，n/Z＝24为例，校验矩阵可以为如矩阵(3)所示，若第一传输码率为5/6，n＝1944，Z＝81，则截取矩阵(3)中从第1行到第4行、从第1列到第24列的子矩阵H_MC作为第一校验矩阵。

其中，本申请实施例中，矩阵H_MC可以为现有电气和电子工程师协会(institute ofelectrical and electronics engineers，IEEE)802.11ac/ax标准采纳的12个LDPC码校验矩阵的任一校验矩阵，12个LDPC码校验矩阵包括码长为648、1296、1944，每种码长支持4种不同码率：1/2、2/3、3/4，5/6的校验矩阵。示例性的，本申请实施例以矩阵H_MC为如下表一所示的码长为1944、码率为5/6的校验矩阵为例进行介绍，以现有其他校验矩阵作为矩阵H_MC，并对现有其他校验矩阵进行行列扩展得到校验矩阵H的过程可参照本申请实施例所述的方法，不予赘述。

表一

10	40	67	55	3	62	5	25	64	43	31	50		41	61	26	62	61	19		0	0
																								58	53	62	47	54	64	48	54	5	13	43		54		57	7	40	52	45	22		0	0
43	12	0	67	20	21	35	45	37	59	59	7	56	29		48		24		44	0		0	0
																								13	24	30	34	37	47	49	31	42	20		54	3	54	43		3		61	43	0			0

其中，Q行×24列的矩阵H_IR可以从下述表二或者表三所示的矩阵中获取。

一种示例中，Q行×24列的矩阵H_IQ为下述表二所示136行矩阵中的任意Q行矩阵；预设的136行矩阵中每行包括24个元素，每个元素表示一个大小为Z×Z的子方阵，每行中的空元素表示全0矩阵，每行中的非空元素的具体取值为单位矩阵的循环移位值。需要说明的是，若将表二所示的136行矩阵中的每项展开成Z×Z的子方阵，则表二所示的136行矩阵还可以替换为136×Z行、24×Z列的奇偶校验矩阵。

其中，Q行×24列的矩阵H_IQ为下述表二所示136行矩阵中的任意Q行矩阵可以指Q行×24列的矩阵H_IQ为下述136行矩阵中的前Q行矩阵或者后Q行矩阵或者从第q行开始的Q行连续矩阵，或者从第q行开始的非连续的Q行矩阵，q为大于或1的整数。

表二

又一种示例中，Q行×24列的矩阵H_IQ为下述表三所示的100行矩阵中的任意Q行矩阵；其中，预设的100行矩阵中每行包括24个元素，每个元素表示一个大小为Z×Z的子方阵，每行的空元素表示全0矩阵，每行中的非空元素的具体取值为单位矩阵的循环移位值。需要说明的是，若将表三所示的每项元素展开成Z×Z的子方阵，则表三所示的100行矩阵还可以替换为100×Z行、24×Z列的奇偶校验矩阵。

其中，Q行×24列的矩阵H_IQ为下述表二所示100行矩阵中的任意Q行矩阵可以指Q行×24列的矩阵H_IQ为下述100行矩阵中的前Q行矩阵或者后Q行矩阵或者从第q行开始的Q行连续矩阵，或者从第q行开始的非连续的Q行矩阵，q为大于或1的整数。

表三

需要说明的是，表二、表三仅为示例性表格，除表二、表三所示表示方式之外，预设的136行矩阵或者预设的100行矩阵还可以通过其他形式表示，如：数组等。以预设的100行矩阵为例，表三所示的100行矩阵还可以通过下述表四所示方式表示出来：

其中，表四包括101行，第一行为表头，剩余100行为预设的100行矩阵，表头包括dc以及数值1～11，dc表示非空元素的个数，dc对应的列表示每行中非空元素的个数，数值1～11中的第i个数值对应的列表示每行中的第i个非空元素的特征，在表四中，非空元素的特征由(第一数值，第二数值)表征，第一数值表示非空元素在校验矩阵H的列标减1后的取值，第二数值表示该非空元素的取值或者该非空元素对应的循环移位矩阵的循环移位值。例如，100行矩阵中的第1行对应dc＝11，则表示第1行中包括11个非空元素，表四中的(0,60)表示该100行矩阵的第1行、第1列存在非空元素，且该非空元素的取值为60。

表四

需要说明的是，表四仅为示例性表格，除表四所示内容之外，表四中还包括100行矩阵中每行矩阵在校验矩阵中的行标、每行矩阵对应的传输码率以及间隙(gap)，gap可以指本申请实施例的性能与译码性能极限之间的距离。

例如，若第一传输码率为5/7，矩阵H_MC如表一所示，矩阵H_IR为表二所示的136行矩阵中前100行矩阵，则第一校验矩阵可以如图4a所示，图4a中，空白格子表示大小为81×81的全零矩阵，左上角4×24的矩阵H_MC：右上角为4×4的全零矩阵，左下角为H_IR的前四行，右下角为4×4的单位矩阵，如此，第一校验矩阵大小为8行×28列，将第一校验矩阵的每项按照81×81的子方阵展开，得到第一校验矩阵对应的648行×2268列的奇偶校验矩阵。若第一传输码率为除5/6之外的其他码率，则可按照上述方式截取由表一、表二所示矩阵组成的校验矩阵H中的左上部分，使截取到的矩阵支持第一传输码率。

又例如，若第一传输码率为5/7，矩阵H_MC如表一所示，矩阵H_IR为表三所示的100行矩阵，则第一校验矩阵可以如图4b所示，图4b中，空白格子表示大小为81×81的全零矩阵，左上角4×24的矩阵H_MC：右上角为4×4的全零矩阵，左下角为H_IR的前四行，即表三所示100行矩阵的前4行，右下角为4×4的单位矩阵，如此，第一校验矩阵大小为8行×28列，将第一校验矩阵的每项按照81×81的子方阵展开，得到第一校验矩阵对应的648行×2268列的奇偶校验矩阵。又例如，若第一传输码率为除5/6之外的其他码率，则可按照上述方式截取由表一、表三所示矩阵组成的校验矩阵H中的左上部分。

步骤303：发送端向接收端发送编码后的第一码字。

其中，第一码字的码长可以为(n+j×Z)，第一码字包括k个信息比特和(n+j×Z-k)个冗余比特。示例性的，发送端向接收端发送第一码字可以包括：发送端对第一码字进行调制，向接收端发送调制后的第一码字。

基于图3所示方法，发送端可以根据发送信息比特所需的传输码率，从对现有标准中的校验矩阵进行行列扩展后的校验矩阵H中截取相应的校验比特对信息比特进行LDPC编码，以满足传输码率的要求，提高数据传输可靠性。

相应的，接收端接收到调制后的第一码字之后，接收端可以对调制后的第一码字进行解调得到第一码字，根据第一传输码率从校验矩阵H中截取相应元素得到第一校验矩阵，并根据第一校验矩阵对第一码字进行译码。

其中，发送端可以将第一传输码率指示给接收端。

其中，校验矩阵H可以如前所述，校验矩阵H可以预先存在接收端，接收端根据第一传输码率从校验矩阵H中截取相应元素得到第一校验矩阵的过程可以参照步骤302所述，接收端根据第一校验矩阵对第一码字进行译码的过程可参照现有技术，不予赘述。

进一步的，若接收端确定第一码字译码失败，即第一码字传输失败，所述发送端进行第一次重传，向接收端发送新的增量冗余比特或者新的增量冗余比特以及部分信息比特，以降低传输码率，获取更好的解码效果。具体的，所述方法还包括：

发送端根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对k个信息比特进行编码，得到编码后的第二码字；其中，h为大于j小于等于Q的整数；第二码字的码长为(n+h×Z)，第二码字包括k个信息比特和(n+h×Z-k)个冗余比特；(n+h×Z-k)个冗余比特包括第一码字中的((n+j×Z-k)个冗余比特，且((n+j×Z-k)个冗余比特为(n+h×Z-k)个冗余比特中的前几个比特；

发送端向接收端发送新增冗余比特，或者，向接收端发送k个信息比特中的部分信息比特以及新增冗余比特；其中，新增冗余比特为(n+h×Z-k)个冗余比特中从第(n+j×Z-k+1)到第(n+h×Z-k)的冗余比特。

其中，第二传输码率可以为发送端向接收端第一次重传时的码率。发送端可以根据其与接收端间的当前通信环境或者其他参数从预设的传输码率中选择一传输码率作为第二传输码率，第二传输码率低于第一传输码率。

示例性的，发送端可以根据第二传输码率截取校验矩阵H中前((n-k)/Z+h)行、前(n/Z+h)列元素得到第二校验矩阵。发送端根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对k个信息比特进行编码，得到编码后的第二码字具体可以指：将第二校验矩阵中每项元素按照ZxZ的子方阵展开，发送端根据展开后的((n-k)+h×Z)行、(n+h×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码。示例性的，发送端可以参照现有技术利用((n-k)+j×Z)行、(n+j×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码，不予赘述。

相应的，接收端接收到发送端第二次传输的新增冗余比特，或者，k个信息比特中的部分信息比特以及新增冗余比特之后，接收端可以将新增冗余比特合并到第一码字后面形成新的码字，如第二码字，同时从校验矩阵H中截取相应元素得到第二校验矩阵，并根据第二校验矩阵对新的码字进行译码。

进一步的，若接收端确定第二码字译码失败，即第一次重传失败，所述发送端进行第二次重传，向接收端发送新的增量冗余比特或者新的增量冗余比特以及部分信息比特，以降低传输码率，获取更好的解码效果。具体的，参照第一次重传，所述方法还可以包括：

发送端根据第三传输码率R＝k/(n+w×Z)，利用第三校验矩阵对k个信息比特进行编码，得到编码后的第三码字；其中，第三校验矩阵为校验矩阵H中前((n-k)/Z+w)行、前(n/Z+w)列的子矩阵，w为大于h小于等于Q的整数；第三码字的码长为(n+w×Z)，第二码字包括k个信息比特和(n+w×Z-k)个冗余比特；(n+w×Z-k)个冗余比特包括第二码字中的((n+h×Z-k)个冗余比特，且((n+h×Z-k)个冗余比特为(n+h×Z-k)个冗余比特中的前几个比特；

发送端向接收端发送新增冗余比特，或者，向接收端发送k个信息比特中的部分信息比特以及新增冗余比特；其中，新增冗余比特为(n+w×Z-k)个冗余比特中从第(n+h×Z-k+1)到第(n+w×Z-k)的冗余比特。

其中，第三传输码率可以为发送端向接收端第二次重传时的码率。发送端可以根据其与接收端间的当前通信环境或者其他参数从预设的传输码率中选择一传输码率作为第三传输码率，第三传输码率低于第二传输码率。

其中，发送端可以根据第三传输码率截取校验矩阵H中前((n-k)/Z+w)行、前(n/Z+w)列元素得到第三校验矩阵。发送端根据第三传输码率R＝k/(n+w×Z)，利用第三校验矩阵对k个信息比特进行编码，得到编码后的第三码字具体可以指：将第三校验矩阵中每项元素按照ZxZ的子方阵展开，发送端根据展开后的((n-k)+w×Z)行、(n+w×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码。示例性的，发送端可以参照现有技术利用((n-k)+j×Z)行、(n+j×Z)列奇偶校验矩阵对k个信息比特进行LDPC编码，不予赘述。

相应的，接收端接收到发送端第三次传输的新增冗余比特，或者，k个信息比特中的部分信息比特以及新增冗余比特之后，接收端可以将新增冗余比特合并到第二码字后面形成新的码字，如第三码字，同时从校验矩阵H中截取相应元素得到第三校验矩阵，并根据第三校验矩阵对第三码字进行译码，若译码成功，则流程结束，若失败，则再次执行重传，直至译码成功或者重传次数达到上限时，流程结束。

其中，每次重传过程可以参照上述第一次重传或者第二次重传所述，不予赘述。

以n＝1944，Z＝81，k＝1620，矩阵H_MC为现有码长n＝1944、码率为5/6的校验矩阵，速率兼容的校验矩阵H为(4+100)行、(24+100)列的矩阵，发送端与接收端相互进行四次传输才成功传输信息比特为例，图5、图6示出了发送端和接收端之间通过IR-HARQ技术相互通信的示意图：

参考图5，第一次传输时，假设传输码率为R＝k/n＝5/6，接收端根据传输码率5/6截取速率兼容的校验矩阵H中左上角4行、24列的子矩阵，即矩阵H_MC，利用矩阵H_MC对长度为k的信息比特进行LDPC编码，得到包括k个信息位(或者信息比特)和长度为n-k个的校验位(或者校验比特)的第一码字，并将第一码字调制后传输给接收端；对应的，参考图6，接收端将解调后的对数似然比(log-likelihood ratio，LLR)1直接送入译码器进行译码，此时送入译码器的LLR1的长度为n，接收端中的译码器利用矩阵H_MC对长度n的LLR1进行译码，根据译码结果计算第一码字的伴随式是否为0，若是，则表示传输成功，否则，执行第一次重传，即第二次传输。

参考图5，第一次重传时，假设传输码率为R＝k/(n+4×Z)＝5/7。接收端根据传输码率5/7截取速率兼容的校验矩阵H中左上角8行、28列的子矩阵，利用截取的子矩阵对长度为k的信息比特进行LDPC编码，得到包括k个信息位(或者信息比特)和长度为(n-k+4×Z)个的校验位(或者校验比特)的第二码字，并将第二码字中校验位与第一码字中校验位相比后的4×Z＝324个新增冗余比特调制后传输给接收端；对应的，参考图6，接收端接收到调整后的新增冗余比特后，将解调后的LLR2直接拼接到LLR1后，组成长度为n+4×Z＝2268的(LLR1，LLR2)。并将长度为2268的(LLR1，LLR2)送入译码器进行译码，接收端中的译码器利用校验矩阵H中左上角8行、28列的子矩阵对长度为2268的(LLR1，LLR2)进行译码，根据译码结果计算第二次传输帧的伴随式是否为0，若是，则传输成功，否则，执行第二次重传，即第三次传输。

参考图5，第二次重传时，假设传输码率为R＝k/(n+6×Z)＝2/3。接收端根据传输码率2/3截取速率兼容的校验矩阵H中左上角10行、30列的子矩阵，利用截取的子矩阵对长度为k的信息比特进行LDPC编码，得到包括k个信息位(或者信息比特)和长度为(n-k+6×Z)的校验位(或者校验比特)的第三码字，并将第三码字中校验位与第二码字中校验位相比后的6×Z＝486个新增冗余比特调制后传输给接收端；对应的，参考图6，接收端接收到调整后的新增冗余比特后，将解调后的LLR3直接拼接到LLR2后，组成长度为n+6×Z＝2430的(LLR1，LLR2，LLR3)。并将长度为2430的(LLR1，LLR2，LLR3)送入译码器进行译码，接收端中的译码器利用校验矩阵H中左上角10行、30列的子矩阵对长度为2430的(LLR1，LLR2，LLR3)进行译码，根据译码结果计算第三次传输帧的伴随式是否为0，若是，则传输成功，否则，执行第三次重传，即第四次传输。

参考图5，第三次重传时，假设传输码率为R＝k/(n+12×Z)＝5/9。接收端根据传输码率5/9截取速率兼容的校验矩阵H中左上角16行、36列的子矩阵，利用截取的子矩阵对长度为k的信息比特进行LDPC编码，得到包括k个信息位(或者信息比特)和长度为(n-k+12×Z)个的校验位(或者校验比特)的第四码字，并将第四码字中校验位与第三码字中校验位相比后的12×Z＝972个新增冗余比特调制后传输给接收端；对应的，参考图6，接收端接收到调整后的新增冗余比特后，将解调后的LLR4直接拼接到LLR3后，组成长度为n+12×Z＝2916的(LLR1，LLR2，LLR3，LLR4)。并将长度为2916的(LLR1，LLR2，LLR3，LLR4)送入译码器进行译码，接收端中的译码器利用校验矩阵H中左上角16行、36列的子矩阵对长度为2916的(LLR1，LLR2，LLR3，LLR4)进行译码，根据译码结果计算第四次传输帧的伴随式是否为0，若是，则传输成功。

需要说明的是，图5和图6仅以重传时，发送端向接收端传输增量冗余比特为例对IR-HARQ进行了说明，可理解的是，重传时，发送端除向接收端传输新增冗余比特，还可以传输部分信息比特，不予限制。

为了说明本申请实施例提供的LDPC编码方案的性能，图7给出了信道传输时延L＝200，信道最大传输次数为4的通信场景下，本申请实施例提供的编码方案、现有5G通信系统中执行IR-HARQ过程中的采用的编码方案、WLAN通信系统中执行CC-HARQ时的系统吞吐率(throughput)仿真曲线图，如图7所示，横轴为信噪比(signal to noise ratio，SNR)(dB)，纵轴为系统吞吐率，从图7可以看出，本申请实施例提供的编码方案对应的吞吐率高于WLAN通信系统中执行CC-HARQ所达到的吞吐率，且本申请实施例提供的编码方案对应的吞吐率接近5G通信系统中LDPC编码下的吞吐率，5G LDPC吞吐率接近理想情况下的吞吐率。通过图7可知，本申请实施例提供的编码方案对应的吞吐率较高，提升了系统的整个性能。

又例如，图8给出了信道传输时延L＝200，信道最大传输次数为4的通信场景下，本申请实施例提供的编码方案、现有5G通信系统中执行IR-HARQ过程中的采用的编码方案、WLAN通信系统中执行CC-HARQ时的系统吞吐率仿真曲线图，如图8所示，横轴为SNR(dB)，纵轴为系统吞吐率，从图8可以看出，本申请实施例提供的编码方案对应的吞吐率高于WLAN通信系统中执行CC-HARQ所达到的吞吐率，且本申请实施例提供的编码方案对应的吞吐率接近5G通信系统中LDPC编码下的吞吐率，5G LDPC吞吐率接近理想情况下的吞吐率。通过图8可知，本申请实施例提供的编码方案对应的吞吐率较高，提升了系统的整个性能。

上述主要从各个节点之间交互的角度对本申请实施例提供的方案进行了介绍。可以理解的是，各个节点为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本申请实施例可以根据上述方法示例对上述发送端、接收端等进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

图9示出了一种通信装置90的结构图，该通信装置90可以为发送端，或者发送端中的芯片，或者片上系统，该通信装置90可以用于执行上述实施例中涉及的发送端的功能。作为一种可实现方式，图9所示通信装置90包括：处理单元901，发送单元902；

处理单元901，用于获取k个信息比特，根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对所述k个信息比特进行LDPC编码；其中，第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵。例如，处理单元901可以支持通信装置90执行步骤301、步骤302。

发送单元902，用于向接收端发送编码后的包括k个信息比特和(n-k+j×Z)个冗余比特的第一码字。例如，发送单元902可以支持通信装置90执行步骤303。

进一步的，处理单元901，还用于当第一码字传输失败时，根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对所述k个信息比特进行编码，得到第二码字；其中，所述第二校验矩阵为所述校验矩阵H中前((n-k)/Z+h)行、前(n/Z+h)列的子矩阵，所述第二校验矩阵的码率等于所述第二传输码率，所述h为大于所述j小于等于所述Q的整数；第二码字的码长为(n+h×Z)，所述第二码字包括k个信息比特和(n-k+h×Z)个冗余比特。

发送单元902，还用于向接收端发送新增冗余比特，或者，向接收端发送k个信息比特中的部分信息比特以及新增冗余比特；其中，新增冗余比特为(n-k+h×Z)个冗余比特中从第(n-k+j×Z+1)到第(n-k+h×Z)的冗余比特。

其中，n为大于0的整数，j为大于或者等于0的整数，校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，Q为大于或等于j的整数，校验矩阵H的每个元素表示一个Z×Z的子方阵，子方阵为单位矩阵的循环移位或全零矩阵；校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，矩阵H_MC位于校验矩阵H的左上角，Q行×24列的矩阵H_IR位于校验矩阵H的左下角，4行×Q列的全零矩阵位于校验矩阵H的右上角，Q行×Q列的单位矩阵位于校验矩阵H的右下方，即校验矩阵H为对矩阵H_MC进行行列扩展后的矩阵。

一种示例中，Q行×24列的矩阵H_IR可以为上述表二所示136行矩阵中的任意Q行，如：可以为表二中的前Q行矩阵，也可以为表二中的后Q行矩阵，还可以为表二中从第q行开始的连续Q行矩阵，或，从第q行开始的非连续Q行矩阵，q为大于或等于1的整数。

又一种示例中，Q行×24列的矩阵H_IR可以为上述表三所示100行矩阵中的任意Q行，如：可以为表三的前Q行矩阵，也可以为表三中的后Q行矩阵，还可以为表三中从第q行开始的连续Q行矩阵，或者，从第q行开始的非连续Q行矩阵，q为大于或等于1的整数。

具体的，上述图3所示方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。通信装置90用于执行图3所示LDPC的编码方法中终端的功能，因此可以达到与上述LDPC的编码方法相同的效果。

作为又一种可实现方式，图9所示通信装置90包括：处理模块和通信模块。处理模块用于对通信装置90的动作进行控制管理，例如，处理模块可以集成处理单元901的功能，可以用于支持该通信装置90执行步骤301、步骤302以及本文所描述的技术的其它过程。通信模块可以集成发送单元902的功能，可以用于支持通信装置90执行步骤303以及与其他网络实体的通信，例如与图2示出的功能模块或网络实体之间的通信。该通信装置90还可以包括存储模块，用于存储通信装置90的程序代码和校验矩阵H。

其中，处理模块可以是处理器或控制器。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块可以是收发电路或收发电路等。存储模块可以是存储器。当处理模块为处理器，通信模块为收发电路，存储模块为存储器时，本申请实施例所涉及的通信装置90可以为图2所示通信装置。

本申请实施例还提供了一种计算机可读存储介质。上述方法实施例中的全部或者部分流程可以由计算机程序来指令相关的硬件完成，该程序可存储于上述计算机可读存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。计算机可读存储介质可以是前述任一实施例的AP装置，如：包括数据发送端和/或数据接收端的内部存储单元，例如AP装置的硬盘或内存。上述计算机可读存储介质也可以是上述AP装置的外部存储设备，例如上述AP装置上配备的插接式硬盘，智能存储卡(smart media card，SMC)，安全数字(securedigital，SD)卡，闪存卡(flash card)等。进一步地，上述计算机可读存储介质还可以既包括上述AP装置的内部存储单元也包括外部存储设备。上述计算机可读存储介质用于存储上述计算机程序以及上述AP装置所需的其他程序和数据。上述计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的数据。

需要说明的是，本申请的说明书及附图中的术语“第一”和“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上，“至少两个(项)”是指两个或三个及三个以上，“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，a，b，c可以是单个，也可以是多个。

应理解，在本申请实施例中，“与A对应的B”表示B与A相关联。例如，可以根据A可以确定B。还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。此外，本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。

本申请实施例中出现的“传输”(transmit/transmission)如无特别说明，是指双向传输，包含发送和/或接收的动作。具体地，本申请实施例中的“传输”包含数据的发送，数据的接收，或者数据的发送和数据的接收。或者说，这里的数据传输包括上行和/或下行数据传输。数据可以包括信道和/或信号，上行数据传输即上行信道和/或上行信号传输，下行数据传输即下行信道和/或下行信号传输。本申请实施例中出现的“网络”与“系统”表达的是同一概念，通信系统即为通信网络。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备，如：可以是单片机，芯片等，或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种低密度奇偶校验LDPC的编码方法，其特征在于，所述方法包括：

发送端获取k个信息比特；其中，所述k为大于0的整数；

发送端根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对所述k个信息比特进行LDPC编码，并向接收端发送编码后的第一码字；

其中，所述第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，所述第一校验矩阵的码率等于所述第一传输码率；所述n为大于0的整数，所述j为大于或者等于0的整数，所述Z为大于0的整数；所述校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，所述Q为大于或等于j的整数，所述校验矩阵H的每个元素表示一个Z×Z的子方阵，所述子方阵为单位矩阵的循环移位或全零矩阵；所述校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；所述矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，所述矩阵H_MC位于所述校验矩阵H的左上角，所述Q行×24列的矩阵H_IR位于所述校验矩阵H的左下角，所述4行×Q列的全零矩阵位于所述校验矩阵H的右上角，所述Q行×Q列的单位矩阵位于所述校验矩阵H的右下方；

其中，所述第一码字的码长为(n+j×Z)，所述第一码字包括所述k个信息比特和(n-k+j×Z)个冗余比特。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当所述第一码字传输失败时，所述发送端根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对所述k个信息比特进行编码，得到第二码字；其中，所述第二校验矩阵为所述校验矩阵H中前((n-k)/Z+h)行、前(n/Z+h)列的子矩阵，所述第二校验矩阵的码率等于所述第二传输码率，所述h为大于所述j小于等于所述Q的整数；所述第二码字的码长为(n+h×Z)，所述第二码字包括所述k个信息比特和(n-k+h×Z)个冗余比特；

所述发送端向所述接收端发送新增冗余比特，或者，向所述接收端发送所述k个信息比特中的部分信息比特以及新增冗余比特；其中，所述新增冗余比特为所述(n-k+h×Z)个冗余比特中从第(n-k+j×Z+1)到第(n-k+h×Z)的冗余比特。

3.一种通信装置，其特征在于，所述通信装置包括：

处理单元，用于获取k个信息比特，根据第一传输码率R＝k/(n+j×Z)，利用第一校验矩阵对所述k个信息比特进行LDPC编码；其中，所述k为大于0的整数；所述第一校验矩阵为校验矩阵H中前((n-k)/Z+j)行、前(n/Z+j)列的子矩阵，所述第一校验矩阵的码率等于所述第一传输码率；所述n为大于0的整数，所述j为大于或者等于0的整数，所述Z为大于0的整数；所述校验矩阵H为((n-k)/Z+Q)行×(n/Z+Q)列的矩阵，所述Q为大于或等于j的整数，所述校验矩阵H的每个元素表示一个Z×Z的子方阵，所述子方阵为单位矩阵的循环移位或全零矩阵；所述校验矩阵H包括矩阵H_MC、Q行×24列的矩阵H_IR、4行×Q列的全零矩阵以及Q行×Q列的单位矩阵；所述矩阵H_MC为(n-k)/Z行×n/Z列的矩阵，所述矩阵H_MC位于所述校验矩阵H的左上角，所述Q行×24列的矩阵H_IR位于所述校验矩阵H的左下角，所述4行×Q列的全零矩阵位于所述校验矩阵H的右上角，所述Q行×Q列的单位矩阵位于所述校验矩阵H的右下方；

发送单元，用于向接收端发送编码后的第一码字；其中，所述第一码字的码长为(n+j×Z)，所述第一码字包括k个信息比特和(n-k+j×Z)个冗余比特。

4.根据权利要求3所述的通信装置，其特征在于，

所述处理单元，还用于当所述第一码字传输失败时，根据第二传输码率R＝k/(n+h×Z)，利用第二校验矩阵对所述k个信息比特进行编码，得到第二码字；其中，所述第二校验矩阵为所述校验矩阵H中前((n-k)/Z+h)行、前(n/Z+h)列的子矩阵，所述第二校验矩阵的码率等于所述第二传输码率，所述h为大于所述j小于等于所述Q的整数；所述第二码字的码长为(n+h×Z)，所述第二码字包括所述k个信息比特和(n-k+h×Z)个冗余比特；

所述发送单元，还用于向所述接收端发送新增冗余比特，或者，向所述接收端发送所述k个信息比特中的部分信息比特以及新增冗余比特；其中，所述新增冗余比特为所述(n-k+h×Z)个冗余比特中从第(n-k+j×Z+1)到第(n-k+h×Z)的冗余比特。

5.根据权利要求1-2任一项所述的方法或者权利要求3-4任一项所述的通信装置，其特征在于，所述Q行×24列的矩阵H_IQ为预设的136行矩阵中的任意Q行矩阵；其中，所述预设的136行矩阵中每行包括24个元素，每个元素表示一个大小为Z×Z的子方阵，每行中的空元素表示全0矩阵，每行中的非空元素的具体取值为单位矩阵的循环移位值，所述预设的136行矩阵如下所述：

6.根据权利要求1-2任一项所述的方法或者权利要求3-4任一项所述的通信装置，其特征在于，所述Q行×24列的矩阵H_IQ为预设的100行矩阵中的任意Q行矩阵；其中，所述预设的100行矩阵中每行包括24个元素，每个元素表示一个大小为Z×Z的子方阵，每行中的空元素表示全0矩阵，每行中的非空元素的具体取值为单位矩阵的循环移位值，所述预设的100行矩阵如下所述：

7.根据权利要求1-2任一项所述的方法或者权利要求3-4任一项所述的通信装置或者如权利要求5所述的方法或装置或者如权利要求6所述的方法或者装置，其特征在于，

所述矩阵H_MC为码长n＝1944、码率为5/6的LDPC码校验矩阵。