CN108934186B - 用于通信中的纠错编码的方法和装置 - Google Patents

用于通信中的纠错编码的方法和装置 Download PDF

Info

Publication number
CN108934186B
CN108934186B CN201880000877.7A CN201880000877A CN108934186B CN 108934186 B CN108934186 B CN 108934186B CN 201880000877 A CN201880000877 A CN 201880000877A CN 108934186 B CN108934186 B CN 108934186B
Authority
CN
China
Prior art keywords
matrix
elements
state
parity
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880000877.7A
Other languages
English (en)
Other versions
CN108934186A (zh
Inventor
李重佑
提摩西·培林·费雪-杰费斯
邱茂清
陈威任
徐诚羿
陈儒雅
张晏硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108934186A publication Critical patent/CN108934186A/zh
Application granted granted Critical
Publication of CN108934186B publication Critical patent/CN108934186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明各方面提供了一种用于基于矩阵进行纠错的装置和方法。该装置包括存储器和处理电路。所述存储器被配置成存储与奇偶校验位的集合关联的矩阵。具有多行多列的所述矩阵包括具有与第一状态或第二状态对应的值的元素。所述矩阵还包括具有值与所述第一状态对应的两个元素的行。所述两个元素中的一个是对应于与所述行关联的奇偶校验位的奇偶校验元素。另外，与所述奇偶校验元素在同一列中的其它元素具有与所述第二状态对应的值。所述处理电路被配置成基于所述矩阵来实现纠错。本发明提供的用于通信中的纠错编码的方法和装置可纠正数据传输错误。

Description

用于通信中的纠错编码的方法和装置
参考引用
本发明要求于2017年3月24日提交的编号为62/475,953的“Weight-2RowExtension Design for NR LDPC Code”的美国临时专利申请的权益，该美国临时申请的全部内容以引用方式并入本文中。
技术领域
本发明的技术领域与无线通信技术有关，更具体地，与无线通信技术中的纠错码(error correcting code)有关。
背景技术
本文中提供的背景技术是为了总体上呈现本发明的背景。目前指定的发明人的工作(就本背景技术部分中描述的工作而言)以及描述中在提交时可能不符合现有技术的方面的内容既不明确地也不隐含地被承认为针对本发明的现有技术。
在无线通信中，电磁信号被用于传输数字数据。由于各种原因，可能会错误地传送数字数据。在一个示例中，由于例如噪声、信号失真、干扰等，数字数据中的一些比特会遭到破坏。在无线通信技术中可以使用纠错码来控制通过不可靠或有噪声的通信信道进行的数据传输中的错误。
发明内容
本发明的各方面提供了一种包括存储器和处理电路的装置。所述存储器被配置成存储用于纠错并且与奇偶校验位的集合关联的矩阵。具有多行多列的所述矩阵包括具有与第一状态或第二状态对应的值的元素以及具有值与第一状态对应的两个元素的行。所述两个元素中的一个是对应于与所述行关联的奇偶校验位的奇偶校验元素。与所述奇偶校验元素在所述矩阵中的同一列中的其它元素具有与所述第二状态对应的值。所述处理电路可被配置成基于所述矩阵来实现纠错。
在一个实施方式中，所述处理电路还可被配置成通过基于所述矩阵用数据单元生成所述奇偶校验位的集合来实现纠错，并且将所述数据单元编码成包括所述数据单元和所述奇偶校验位的集合的码字。在另一个实施方式中，所述处理电路还被配置成接收包括数据单元和所述奇偶校验位的集合的码字，并且通过基于所述矩阵对所述码字进行解码来实现纠错并且生成解码后的数据单元。
在一个实施方式中，所述矩阵用于准循环低密度奇偶校验(quasi-cyclic lowdensity parity check，QC-LDPC)码以形成奇偶校验矩阵(parity check matrix，PCM)，并且所述矩阵是稀疏的，所述矩阵包括比具有与所述第二状态对应的值的元素少的具有与所述第一状态对应的值的元素。
在一些示例中，所述处理电路还被配置成生成移位系数表，并且利用该矩阵形成具有元素0和1的奇偶校验矩阵，其中，形成该奇偶校验矩阵的步骤通过下列步骤实施：用根据来自基于提升因子的大小的标识矩阵的移位系数表进行列移位的准循环(QC)矩阵取代具有与该第一状态对应的值的每个元素，以及用与该标识矩阵具有相同大小的零矩阵取代具有与该第二状态对应的值的每个元素。另外，所述处理电路被配置成基于所述PCM使用LDPC码进行编码或解码。
在一个实施方式中，所述矩阵还包括第二行，并且所述矩阵包括具有所述第二行的子矩阵和具有所述行的扩展矩阵。
在一个示例中，所述存储器是非易失性存储器。
在一个实施方式中，所述矩阵是LDPC码中使用的奇偶校验矩阵，并且具有与所述第一状态对应的值的元素是1而具有与所述第二状态对应的值的元素是0。
本发明各方面提供了一种包括处理电路和存储器的装置。所述处理电路可被配置成生成并发送包括数据单元和用于纠错的奇偶校验位的第一集合的数字信号。所述处理电路还可被配置成基于纠错指令，用所述数据单元和/或所述奇偶校验位的第一集合来生成并发送与位的子集的重新传输对应的奇偶校验位的第二集合。所述存储器被配置成存储所述纠错指令。
在一个实施方式中，所述纠错指令包括将所述数字信号中的所述位子集重新传输的特性。在另一个实施方式中，所述纠错指令还可以包括具有值与第一状态或第二状态对应的元素和具有值与所述第一状态对应的两个元素的行的矩阵。所述处理电路还被配置成根据所述矩阵生成所述奇偶校验位的第二集合。
本发明各方面提供了一种方法，该方法包括存储用于纠错并且与奇偶校验位的集合关联的矩阵并且基于所述矩阵对数字信号进行编码/解码。具有多行多列的所述矩阵包括具有与第一状态或第二状态对应的值的元素以及具有值与第一状态对应的两个元素的行。所述两个元素中的一个是对应于与所述行关联的奇偶校验位的奇偶校验元素。另外，与所述奇偶校验元素在同一列中的其它元素具有与所述第二状态对应的值。
在一个实施方式中，所述数字信号是具有信息位的集合的数据单元，并且通过基于所述矩阵用所述数据单元生成所述奇偶校验位的集合来实现对所述数字信号的编码，以形成包括所述数据单元和所述奇偶校验位的集合的码字。
在一个实施方式中，所述方法还包括接收包括数据单元和所述奇偶校验位的集合的数字信号，并且通过基于所述矩阵进行解码来实现对所述数字信号进行解码，以生成解码后的数据单元。
在一个实施方式中，所述矩阵用于LDPC码以生成奇偶校验矩阵，并且所述矩阵是稀疏的，所述矩阵包括比具有与所述第二状态对应的值的元素少的具有与所述第一状态对应的值的元素。
本发明各方面提供了一种方法，该方法包括生成并发送包括数据单元和用于纠错的奇偶校验位的第一集合的数字信号。所述方法还包括基于纠错指令，用所述数据单元和/或所述奇偶校验位的第一集合来生成并发送与位子集的重新传输对应的奇偶校验位的第二集合。另外，所述方法包括存储所述纠错指令。
本发明提供的用于通信中的纠错编码的方法和装置可纠正数据传输错误。
附图说明
下面参照下列图，对提出作为示例的本发明各种实施例进行详细描述，其中，相同数字表示相同部件，并且其中：
图1示出了根据本发明实施方式的示例性通信系统100的框图；
图2A示出了根据本发明实施方式的示例性第一码字201；
图2B示出了根据本发明实施方式的示例性第二码字215；
图2C示出了根据本发明实施方式的示例性基矩阵220和示例性移位系数表230；
图2D示出了根据本发明的方面的示例性第二基矩阵240；
图2E示出了根据本发明的方面的示例性扩展基矩阵242；
图2F示出了根据本发明的方面的示例性行250；
图3示出了根据本发明实施方式的示例性基带处理电路320的框图；
图4示出了根据本发明实施方式的示例性基带处理电路470的框图；
图5示出了概述根据本发明实施方式的示例性进程500的流程图；以及
图6示出了概述根据本发明实施方式的示例性进程600的流程图。
具体实施方式
纠错码可以用于无线通信，以提供可靠的通信。准循环低密度奇偶校验(quasi-cyclic low density parity check，QC-LDPC)码是用于进一步提高性能的纠错码之一。QC-LDPC码可以以稀疏的基矩阵为基础。具有信息位集合的数据单元可以通过基于基矩阵用数据单元生成奇偶校验位的第一集合进行编码，从而形成包括数据单元和奇偶校验位的第一集合的第一码字。第一码字可以具有与基矩阵对应的码率(code rate，CR)。CR可以表征纠错码的冗余。在一个示例中，较低的CR对应于较高的冗余度并且提供更可靠的纠错。可以通过扩展基矩阵以包括更多的行和列并由此生成具有较低CR的第二码字来获得较低的CR。然而，扩展基矩阵以包括更多行和列也会增加解码的复杂度和延迟，而附加的编码增益是有限的。根据本发明各方面，可以使用权重2行扩展(weight-2row extension)方法来扩展基矩阵并且减小CR，而不增加解码复杂度和延迟。基于权重2行扩展方法生成的第二码字可以包括第一码字和奇偶校验位的第二集合。在一个示例中，权重2行扩展可以用于第五代移动网络技术(5G)超可靠和低延迟通信(ultra-reliable and low latencycommunication，URLLC)中的QC-LDPC。根据本发明各方面，也可以通过传输第一码字和第一码字的子集来生成具有较低CR的第二码字，因此第二码字可以包括第一码字以及与第一码字的子集对应的奇偶校验位的第二集合。
图1示出了根据本发明实施方式的示例性通信系统100的框图。通信系统100包括进行无线通信的第一电子装置110和第二电子装置160。第一电子装置110和第二电子装置160被配置成发送承载具有信息位集合的数字数据的无线信号。在一个实施方式中，基于具有权重2行扩展的基矩阵，使用QC-LDPC码对数字数据进行编码。在另一个实施方式中，基于具有权重2行扩展的奇偶校验矩阵(PCM)，使用LDPC码对数字数据进行编码。在一个实施方式中，可以基于编码方法用数字数据来生成奇偶校验位的第一集合。另外，可以重新传输数字数据的子集和奇偶校验位的第一集合。因此，码字可以包括数字数据、奇偶校验位的第一集合以及与被重新传输的数字数据的子集和奇偶校验位的第一集合对应的奇偶校验位的第二集合。
通信系统100可以是使用诸如第二代(second generation，2G)移动网络技术、第三代(third generation，3G)移动网络技术、第四代(fourth generation，4G)移动网络技术、5G、全球移动通信系统(global system for mobile communication，GSM)、长期演进(long-term evolution，LTE)、新无线电(New Radio，NR)接入技术、无线局域网(wirelesslocal area network，WLAN)等的合适无线通信技术的任何合适的无线通信系统。
在一个示例中，第一电子装置110和第二电子装置160中的一个是电信服务供应商中的接口节点，并且另一个电子装置是终端装置。例如，第一电子装置110是接口节点，并且第二电子装置160是终端装置，或者第一电子装置110是终端装置，并且第二电子装置160是接口节点。在另一个示例中，第一电子装置110可以是终端装置，并且第二电子装置160也可以是终端装置，诸如两辆车之间的装置对装置通信。
在一个示例中，诸如基站收发台、节点B、演进节点B(evolved Node B，eNB)、下一代节点B(next generation Node B，gNB)等的接口节点包括硬件组件和软件组件，这些硬件组件和软件组件被配置成使得接口节点和已经订购了电信服务供应商的服务的电子装置之间能够进行无线通信。接口节点适当地与诸如电信服务供应商的核心节点、其它接口节点等的其它节点耦接。
在一个示例中，终端装置是诸如蜂窝电话、智能电话、平板计算机、膝上型计算机、可穿戴装置等的供终端用户用于移动电信的用户装置。在另一个示例中，终端装置是诸如台式计算机的固定装置。在另一个示例中，终端装置是诸如无线传感器、物联网(Internetof things，IoT)装置等的机器型通信(machine type communication，MTC)装置。例如，终端装置是在大规模MTC(massive MTC，mMTC)中使用的MTC装置。在另一个示例中，终端装置是用于远程手术、智能交通、工业自动化等的URLLC装置。
在一些示例中，第一电子装置110需要向第二电子装置160传输数据单元，例如具有信息位集合的码块。第一电子装置110对数据单元进行编码，以生成包括数据单元和奇偶校验位集合的码字。奇偶校验位集合承载用于纠错的冗余信息。根据本发明各方面，可基于具有多权重2行的基矩阵来生成码字。在一个实施方式中，具有多行多列的基矩阵可以包括具有与第一状态或第二状态对应的值的元素以及具有值与第一状态对应的两个元素的权重2行。两个元素中的一个可以是对应于与权重2行关联的奇偶校验位的奇偶校验元素，并且与奇偶校验元素在同一列中的其它元素具有与第二状态对应的值。在一个实施方式中，与第一状态对应的值可以是1，并且与第二状态对应的值可以是0。例如，基矩阵具有元素0和1，其中，元素1是稀疏的。在包括奇偶校验元素的每个权重2行中存在两个非零元素。在一个示例中，码字中的奇偶校验位集合可包括奇偶校验位的第一集合和奇偶校验位的第二集合。可基于基矩阵的权重2行来生成奇偶校验位的第二集合。
图2A示出了根据本发明实施方式的示例性第一码字201。具有信息位集合的数据单元202被编码，以通过添加冗余(奇偶校验位的第一集合203)来生成第一码字201。具有n1位的第一码字201包括位长度k的数据单元202和位长度(n1-k)的奇偶校验位的第一集合203，其中，n1和k是正整数，并且n1大于k。第一码字201的位是vi，其中，i＝1,2,…,n1。在一个实施方式中，当i＝1,2,…,k时，位vi是信息位，并且当i＝k+1,2,…,n1时，位vi是奇偶校验位。在一个示例中，CR是信息位集合的位长度与码字的位长度的比率，因此第一码字201的第一CR是位长度k与位长度n1的比率。
在一个实施方式中，可用被称为校验节点方程的(n1-k)方程来生成具有(n1-k)位长度的奇偶校验位的第一集合203。每个校验节点方程指定奇偶校验位的第一集合203中的子集和数据单元202的子集之间的关系。在一个实施方式中，基于具有(n1-k)行n1列的元素0和1的低密度奇偶校验(low-density parity check，LDPC)码，通过稀疏的稀疏PCM来描述(n1-k)方程。列i对应于位vi，列i或位vi被称为可变节点vi，其中，i＝1,2,…,n1。行m被称为与校验节点方程m关联的校验节点cm，其中，m＝1,2,…,(n1-k)。在一个示例中，行m的校验节点方程指定行m中的可变节点vi(其中，i＝1,2,…,n1)的总和是模数2、0，如下式所描述：
Figure GDA0001742683900000071
一般来说，当PCM的元素(x,y)是1时，校验节点cx和可变节点vy彼此相关。当PCM的元素(x,y)是0时，校验节点cx和可变节点vy彼此不相关。一般来说，校验节点可与多个可变节点相关。可变节点可与一个或多个校验节点相关。因此，PCM可指定校验节点和可变节点的关系，因此，PCM可用于LDPC码中的编码和解码。
在一个实施方式中，具有n1列的PCM可生成具有位长度n1的码字。在一些示例中，使用具有多个位长度的码字。例如，在5G移动和无线通信中，码字可具有从40至4000的位长度，因此需要生成大量的不同PCM。因此，使用用模板构建的特定类别的LDPC码，该模板被称为原型图(protograph)，并且特定类别的LDPC码被称为原型图LDPC码。原型图用作构建不同尺寸PCM的蓝图。可基于提升因子(Z)来生成原型图LDPC码，并且提升因子可用于指示原型图的尺寸。
在一个实施方式中，可使用QC-LDPC码、原型图LDPC码的子类别。可由基矩阵(模板)以及一个或多个移位系数表(shift-coefficient table)来构建QC-LDPC码。图2C示出根据本发明实施方式的示例性基矩阵220和示例性移位系数表230。在一个示例中，基矩阵220是二进制值的相对小矩阵。基矩阵220中的每个元素被称为边。边的二进制“1”指示可在边处构建准循环(quasi-cyclic，QC)矩阵，以形成PCM，并且边的二进制“0”指示可在边处构建零值矩阵，以形成PCM。QC-LDPC码以PCM为基础。
移位系数表230包括基矩阵220中的边的列移位值，以用例如标识矩阵来构建QC矩阵。例如，当移位系数表包括针对基矩阵220中的边的诸如标记232所示的“0”时，则可通过标识矩阵中的循环移位列乘“0”列来构建用于该边的QC矩阵。类似地，当移位系数表包括针对基矩阵220中的边的诸如标记231所示的“7”时，则可通过标识矩阵中的循环移位列乘“7”列来构建用于该边的QC矩阵。
QC矩阵的尺寸是提升因子。例如，提升因子可以是8、16、24、32、48、64、96、128、192、256、384等。在图2C中，提升因子是8，并且标识矩阵和每个QC矩阵的大小是8乘8。可基于码字的位长度来调节提升因子。
可基于基矩阵220和移位系数表230来生成PCM。参照图2C，基矩阵220和移位系数表230可被配置以生成具有32行64列的元素0和1的PCM。注意，基矩阵220和PCM具有同一CR。第一电子装置110和第二电子装置160可使用基矩阵220基于多个提升因子和相应的移位系数表来生成多个PCM，因此，可使用一个基矩阵来生成各种位长度的码字。
在进行无线通信期间，第一码字201会由于例如通信信道的噪声而失真，因此接收到的码字可与第一码字201不同。可采用解码方法来恢复第一码字201，例如基于生成第一码字201的PCM。在一个实施方式中，可使用诸如消息传递型算法的迭代方法对第一码字201进行解码。例如，迭代方法可包括和积(Sum-Product)算法、偏移最小和(Offset Min-Sum)算法等。在一个实施方式中，可从没有被解码的接收码字获得与可变节点vi关联的初始统计估计。在一个示例中，初始统计估计是基于例如接收信号、通信信道噪声特性等与可变节点vi关联的对数似然比(log likelihood ratio，LLR)。例如，LLR的初始统计估计也被称为与可变节点vi关联的先验LLR。随后，可基于例如初始统计估计和两种类型的迭代操作，通过诸如消息传递型算法的迭代方法来迭代地生成统计估计的一系列更新，直到解码后的码字满足校验节点方程，或者迭代方法耗尽。
这两种类型的迭代操作是校验节点(check node，CN)操作和可变节点(variablenode，VN)操作。一般来说，基于具有(n1-k)行n1列的PCM，针对(n1-k)个校验节点和n1个可变节点来迭代地执行CN操作和VN操作。在一个实施方式中，随着校验节点的数目(即，PCM的行数)和PCM中的非零元素数目增大，解码复杂度增大。
在诸如URLLC的某些应用中，即使在通信信道有噪声时，也需要较低的CR来提供超可靠的通信。例如，对于某些增强型移动宽带(enhanced mobile broadband，eMBB)应用，1/3至1/5的CR可以是足够的，然而对于某些URLLC应用，会需要低得多的CR(例如，低于1/10的CR)。为了减小CR，通过增加奇偶校验位的数目来增加冗余度，从而增加PCM中的行数。因此，通过增加通信的解码复杂度和延迟来实现更可靠的通信。另外，将PCM直接扩展到非常低的CR可减小编码增益。根据本发明各方面，可通过向QC-LDPC码中使用的基矩阵添加多个权重2行来扩展基矩阵，从而在不增加解码复杂度和延迟的情况下减小CR，因此实现可靠和低延迟的通信。另外，当基矩阵被扩展时，基于基矩阵生成的相应PCM也被扩展。
图2D示出了根据本发明一个方面的示例性第二基矩阵240。第二基矩阵240包括第一基矩阵241和扩展基矩阵242。扩展基矩阵242的每行可以是权重2行。第二基矩阵240还包括具有元素0的附加矩阵243。在一个实施方式中，第一基矩阵241是具有第一CR的QC-LDPC中使用的基矩阵。为了获得比第一CR小的第二CR，可向第一基矩阵241添加扩展基矩阵242，以获得第二基矩阵240。在一个示例中，第一基矩阵241可以是5G NR LDPC码中使用的基图2(base graph 2，BG2)。例如，BG2可包括42行52列。在另一个示例中，第一基矩阵241可以是5G NR LDPC码中使用的基图1(base graph 1，BG1)。例如，BG1可包括46行68列。
在一个实施方式中，可使用第一基矩阵241、移位系数表和提升因子Z来生成具有(n1-k)行n1列的第一PCM。第一PCM可具有第一CR k/n1。在一个示例中，使用第一PCM和数据单元202来生成奇偶校验位的第一集合203中的(n1-k)个奇偶校验位，从而形成具有数据单元202和奇偶校验位的第一集合203的第一码字201。类似地，可使用第二基矩阵240、移位系数表和提升因子Z来生成具有(n2-k)行n2列的第二PCM，其中，n2大于n1。第二PCM可具有第二CR k/n2。注意，第二PCM包括第一PCM和用扩展矩阵242生成的扩展PCM。在一个示例中，使用第二PCM来生成第二码字215，其中，第二码字215包括数据单元202中的k个信息位、奇偶校验位的第三集合213中的(n1-k)个奇偶校验位和奇偶校验位的第二集合214中的(n2-n1)个奇偶校验位。奇偶校验位的第二集合214对应于扩展PCM。
如上所述，可用第一基矩阵241或第一PCM来获得第一CR k/n1。类似地，可用第二基矩阵240或第二PCM来获得第二CR k/n2。注意，可用基矩阵或PCM的各种子矩阵来获得多个CR。例如，当第一基矩阵241是包括46行68列的BG1时，可用BG1的子矩阵来获得多个CR，例如，导致CR为8/9、2/3、1/2和1/3。注意，可用BG1来获得最低CR 1/3。在一个实施方式中，扩展基矩阵或PCM可减小基于基矩阵或PCM而获得的最低CR。
图2E示出了根据本发明的方面的示例性扩展基矩阵242。存在两个与扩展基矩阵242关联的特征。首先，在扩展基矩阵242的每行中有两个非零的边。在一个实施方式中，一个非零边对应于奇偶校验位的第二集合214，并且被称为奇偶校验边。在一个示例中，另一个非零边对应于信息位。其次，每个奇偶校验边位于扩展基矩阵242中的不同列中。在一个示例中，奇偶校验边形成如图2E中示出的标识矩阵244的对角线。
还存在两个与扩展PCM关联的特征。首先，在扩展PCM的每行中有两个包括奇偶校验元素的非零元素。在一个实施方式中，另一个非零元素对应于信息位。奇偶校验元素对应于奇偶校验位的第二集合214中的奇偶校验位。其次，每个奇偶校验元素位于扩展PCM中的不同列中。在一个示例中，奇偶校验元素形成标识矩阵的对角线。
图2F示出了根据本发明的方面的示例性行250。在一个示例中，行250可以是扩展PCM中的行m，并且两个非零元素(m,i)和(m,j)分别对应于可变节点vi和可变节点vj。在一个实施方式中，可变节点vi对应于信息位vi，可变节点vj对应于奇偶校验位的第二集合214中的奇偶校验位vj。在一个示例中，行m的校验节点方程指定可变节点vi和vj的总和是模数2、0，如下式所描述：
Figure GDA0001742683900000111
因此，奇偶校验位vj等于可变节点vi，即，vi＝vj。因此，可使用扩展PCM、数据单元202和奇偶校验位的第三集合213来生成奇偶校验位的第二集合214。另外，因为与第二PCM关联的两个特征，所以奇偶校验位的第三集合213与奇偶校验位的第一集合203相同。
一般来说，诸如方程式(2)的用于权重2行的校验节点方程包括两个可变节点，而诸如方程式(1)的用于具有多于两个非零元素的行的另一个校验节点方程包括多于两个可变节点。如下所述，可向基矩阵添加权重2行，以在增加解码复杂度和延迟的情况下使CR减小，从而实现可靠和低延迟的通信。
根据本发明的各方面，可实施两个编码步骤来生成第二码字215。首先，可使用第一PCM、第二PCM的子矩阵和数据单元202来生成奇偶校验位的第一集合203(或奇偶校验位的第三集合213)。其次，可使用扩展PCM、具有权重2行的第二PCM的子矩阵和第一码字201来生成奇偶校验位的第二集合214。在一个实施方式中，可使用扩展PCM和数据单元202来生成奇偶校验位的第二集合214。
参照图2B，第二码字215包括第一码字201和奇偶校验位的第二集合214。另选地，第二码字215包括数据单元202、奇偶校验位的第一集合203和奇偶校验位的第二集合214。根据本发明各方面，为了减小第一码字201的第一CR，可实现第一码字201的位子集的重新传输。可根据存储在例如存储器112中的纠错指令来确定正被重新传输的第一码字201中的位子集。在一个实施方式中，正被重新传输的第一码字201中的位子集可以是奇偶校验位的第二集合214。在一个示例中，第一码字201中的位子集可包括数据单元202和奇偶校验位的第一集合203中的位。在另一个示例中，第一码字201中的位子集可包括数据单元202中的位。在一个示例中，发送第一码字201，然后发送第一码字201中的位子集。在另一个示例中，可发送第一码字201中的位子集，然后发送第一码字201。注意，可根据应用来适当调节正在发送的第二码字215中的位序列。
参照图2E-图2F，可变节点vj与可变节点vi和行m相关。可变节点vj与其它可变节点和行不相关，因为第二PCM中的列j中的其它元素是零。因此，基于第二PCM对接收到的第二码字215进行解码可以类似于基于第一PCM对接收到的第一码字201进行解码。在一个实施方式中，与行m相关的CN操作是基于与可变节点vj关联的初始统计估计的，并且因为与扩展PCM关联的两个特征而不进行迭代。因此，与第二PCM中的扩展PCM或行n1+1至n2(以及奇偶校验位的第二集合214中的奇偶校验位)相关的CN操作不进行迭代。另外，与第二PCM的行1至n1相关的CN操作的复杂度不受扩展PCM的影响。因此，基于第二PCM的CN操作具有与基于第一PCM的CN操作的复杂度相似的解码复杂度。
由于可变节点vj与其它行和可变节点不相关，因此不存在基于行m和可变节点vj的VN操作。因此，不存在针对与奇偶校验位的第二集合214关联的可变节点的VN操作。可通过将与可变节点vj关联的初始统计估计包括在可变节点vi的初始统计估计中来将行m对与可变节点vi关联的VN操作的影响考虑在内。在一个示例中，可例如使用图4中的LDPC解码器484中的硬件组件来获得可变节点vi和vj的初始统计估计的总和。另外，该总和可取代相应VN操作中的可变节点vi的初始统计估计。因此，基于行1至n1的VN操作具有与基于第一PCM的VN操作相似的解码复杂度。因此，基于第二PCM的行1至n1的CN和VN操作具有与基于第一PCM的CN和VN操作相似的解码复杂度。另外，与第二PCM的行n1+1至n2相关的CN操作不迭代，并且不存在与第二PCM的行n1+1至n2相关的VN操作。因此，与第二PCM或第二基矩阵240相关的解码复杂度保持与基于第一PCM或第一基矩阵241的解码复杂度相似。
在一个实施方式中，与可变节点vj关联的初始统计估计和与行m相关的CN操作相同。因此，当实现了与对应于奇偶校验位的第二集合215的变量节点关联的初始统计估计时，可省略与扩展PCM或第二PCM中的行n1+1至n2相关的CN操作。
再来参照图1的示例，传输151传输承载第二码字215的无线信号。第二电子装置160接收与第二码字215对应的无线信号。由于例如噪声、信号失真、干扰等，导致接收到的无线信号会遭到破坏。第二电子装置160对接收到的信号进行解码，并且基于第二基矩阵240或第二PCM来执行纠错。
在图1的示例中，第一电子装置110发送第二码字215，第二电子装置160接收第二码字215。注意，在该示例中，用相同或相似的方式，可将第二电子装置160配置成发送码字并且可将第一电子装置110配置成接收码字。
具体地，在图1的示例中，第一电子装置110包括耦接在一起的第一收发器113和第一基带处理电路120。第一电子装置110包括诸如处理器111、存储器112等其它合适的组件。存储器112可存储具有多个权重2行的基矩阵118。在一个示例中，基矩阵118是包括第一基矩阵241和扩展基矩阵242的第二基矩阵240。在另一个实施方式中，存储器112可被配置成存储诸如具有多个权重2行的编码基矩阵、具有多个权重2行的解码基矩阵等的多个基矩阵。在另一个实施方式中，存储器112可被配置成存储用于编码和解码的具有多个权重2行的基矩阵。在另一个示例中，用于不同应用的具有多个权重2行的多个基矩阵可被存储在存储器112中。在一个实施方式中，存储器112可存储用于确定正被重新传输的第一码字201的位子集的纠错指令。在图1的示例中，这些组件通过总线架构耦接在一起。注意，可使用其它合适的互连技术。
第二电子装置160包括耦接在一起的第二收发器163和第二基带处理电路170。第二电子装置160包括诸如处理器161、存储器162等其它合适的组件。存储器162可存储具有多个权重2行的基矩阵168。在一个示例中，基矩阵168是包括第一基矩阵241和扩展基矩阵242的第二基矩阵240。在另一个实施方式中，存储器162可被配置成存储诸如具有多个权重2行的编码基矩阵、具有多个权重2行的解码基矩阵等的多个基矩阵。在另一个实施方式中，存储器162可被配置成存储用于编码和解码的具有多个权重2行的基矩阵。在另一个示例中，用于不同应用的具有多个权重2行的多个基矩阵可被存储在存储器162中。在一个实施方式中，存储器162可存储用于确定正被重新传输的第一码字201的位子集的纠错指令。在图1的示例中，这些组件通过总线架构耦接在一起。注意，可使用其它合适的互连技术。
存储器112和存储器162可以是用于存储数据的任何合适的装置。在一个实施方式中，存储器112和存储器162可以是诸如只读存储器、闪存存储器、磁性计算机存储装置、硬盘驱动器、固态硬盘、软盘和磁带、光盘等非易失性存储器。在一个实施方式中，存储器112和存储器162可以是随机存取存储器(random access memory,RAM)。在一个实施方式中，存储器112和存储器162可包括非易失性存储器和易失性存储器。
另外，在该示例中，第一基带处理电路120包括耦接在一起的发送处理电路130、接收处理电路145和控制电路140。发送处理电路130包括基于具有权重2行的基矩阵118的LDPC编码器133。在一个实施方式中，LDPC编码器133可被配置成使用用基矩阵118、提升因子和移位系数表生成的PCM进行编码。例如，PCM是包括具有两个非零元素的行的扩展PCM的第二PCM。
第二基带处理电路170包括耦接在一起的接收处理电路180、发送处理电路195和控制电路190。接收处理电路180包括LDPC解码器184。在一个实施方式中，LDPC解码器184是基于具有权重2行的基矩阵168。在一个实施方式中，LDPC解码器184可被配置成使用用基矩阵168生成的PCM进行解码。例如，PCM是包括具有两个非零元素的行的扩展PCM的第二PCM。在一个实施方式中，LDPC解码器184是基于纠错指令的。
第一收发器113被配置成接收和发送无线信号。在一个示例中，第一收发器113包括接收电路RX 116和发送电路TX 115。接收电路RX 116被配置成响应于天线114所捕获的电磁波而生成电信号，并且对电信号进行处理，以从电信号中提取数字样本。例如，接收电路RX 116可对电信号进行滤波、放大、下变频和数字化，以生成数字样本。接收电路RX 116可将数字样本提供给第一基带处理电路120，以进行进一步处理。
在一个示例中，发送电路TX 115被配置成从第一基带处理电路120接收数字流(例如，输出样本)，对数字流进行处理以生成射频(RF)信号，并且使天线114在空中发射电磁波，以承载数字流。在一个示例中，发送电路TX 115可将数字流转换为模拟信号，并且对模拟信号进行放大、滤波和上变频，以生成RF信号。
在一些实施方式中，发送处理电路130被配置成接收传输块(例如，数据包)，并且生成与传输块对应的数字流。在一个示例中，处理器111执行软件指令，以形成协议栈的上层(例如，数据链路层、网络层、传输层、应用层等)，并且处理器111生成遵循协议栈的传输块。在一个示例中，协议栈的上层的底部是数据链路层，数据链路层输出传输块，并且处理器111将传输块提供给第一基带处理电路120。在一个示例中，第一基带处理电路120形成用于协议栈的物理层。发送处理电路130接收传输块并且对传输块进行处理，以生成数字流，并且将数字流提供给发送电路TX115，以进行传送。
接收处理电路145被配置成从接收电路116接收数字样本，并且对接收到的数字样本进行处理。
在一个示例中，发送处理电路130将传输块分割成多个码块。然后，发送处理电路130根据合适的编码和调制方案对码块进行处理。例如，可使用诸如错误检测编码技术、速率匹配编码技术、LDPC编码技术、极化编码技术等合适的信道编码技术对码块进行编码。在一个示例中，发送处理电路130包括基于基矩阵118的LDPC编码器133。在一个示例中，基矩阵118是第二基矩阵240，并且可用第二基矩阵240来生成包括权重2行的第二PCM。经处理的码块被适当地调制和复用，以生成数字流。例如，可使用诸如正交相移键控(quadraturephase shift keying，QPSK)、正交幅度调制(quadrature amplitude modulation，QAM)、16QAM、64QAM、256QAM等合适的调制技术来调制码块，并且可使用诸如频分复用(frequency-division multiplexing，FDM)、时分复用(time-division multiplexing，TDM)、FDM和TDM的组合等合适的复用技术对码块进行复用。
在一个示例中，由控制电路140基于码字的位长度来生成提升因子Z。随后，由控制电路140基于提升因子Z和诸如第二基矩阵240的基矩阵118来生成移位系数表。
类似地，第二收发器133被配置成接收和发送无线信号。在一个示例中，第二收发器133包括接收电路RX 166和发送电路TX 165。接收电路RX 166被配置成响应于天线164所捕获的电磁波而生成电信号，并且对电信号进行处理，以从电信号中提取数字样本。例如，接收电路RX166可对电信号进行滤波、放大、下变频和数字化，以生成数字样本。接收电路RX166可将数字样本提供给第二基带处理电路170，以进行进一步处理。
在一个示例中，发送电路TX 165被配置成从第二基带处理电路170接收数字流(例如，输出样本)，对数字流进行处理以生成射频(RF)信号，并且使天线164在空中发射电磁波，以承载数字流。在一个示例中，发送电路TX 165可将数字流转换为模拟信号，并且对模拟信号进行放大、滤波和上变频，以生成RF信号。
在图1的示例中，第二基带处理电路170被配置成接收并处理从接收电路RX 166接收的数字样本，并且将数字流提供给发送电路TX 165。在一个实施方式中，在第二基带处理电路170中，接收处理电路180被配置成接收数字样本，对数字样本进行处理以生成解码数据单元，并且将解码数据单元提供给处理器161，以进行进一步处理。在一个示例中，处理器161执行软件指令，以形成协议栈的上层，并且处理器161可遵循协议栈对解码后的数据单元进行处理。在一个示例中，第二基带处理电路170形成协议栈的物理层，由处理器161形成的上层的底部是数据链路层。物理层可按传输块的形式输出数据单元，并且将传输块提供给数据链路层，以进行进一步处理。
在一个实施方式中，接收处理电路180接收传输的数字样本，对数字样本进行解复用和解调以生成接收到的码块，并且对接收到的码块进行解码。在一个实施方式中，基于基矩阵168的LDPC解码器184被配置成对接收到的码块进行解码。在一个示例中，LDPC解码器184可被配置成使用用诸如第二基矩阵240的基矩阵168生成的PCM。因此，PCM是包括具有两个非零元素的行的扩展PCM的第二PCM。在一个示例中，存储在存储器162中的基矩阵168与存储在存储器112中的基矩阵118相同。在一个实施方式中，LDPC解码器184是基于纠错指令的。
注意，可使用各种技术来分别实现第一基带处理电路120和第二基带处理电路170。在一个示例中，基带处理电路被实现为集成电路。在另一个示例中，基带处理电路被实现为执行软件指令的一个或多个处理器。
还需注意，虽然在图1的示例中每个装置使用单个天线，但是通信系统100可被适当地修改，以使用多输入多输出(MIMO)天线技术。
图3示出了根据本发明实施方式的示例性基带处理电路320的框图。在一个示例中，基带处理电路320被用在第一电子装置110中，以取代第一基带处理电路120。
如图3中所示，基带处理电路320包括耦接在一起的发送处理电路330和控制电路340。发送处理电路330包括耦接在一起的传输块解复用器(de-multiplexer,DEMUX)331、码块编码器332、LDPC编码器333、映射器335和调制器336。控制电路340包括用于配置和控制基带处理电路320的操作的各种控制模块。在图3的示例中，控制电路340包括矩阵控制器341。
传输块DEMUX 331被配置成接收数据包的传输块，对传输块进行编码以便进行传输块级错误检测，并且对编码后的传输块进行分割，以输出多个码块。在一个示例中，传输块DEMUX 331被配置成基于传输块来计算循环冗余校验(CRC)位，并且将CRC位添加到传输块中，以生成编码后的传输块。另外，传输块DEMUX 331被配置成将编码后的传输块分割成多个码块。在一个示例中，由码块编码器332、LDPC编码器333和映射器335对多个码块分别进行处理。
注意，在另一个示例中，码块编码器332、LDPC编码器333和映射器335形成码块处理路径。基带处理电路320可包括被配置成对多个码块进行并行处理的多个码块处理路径。然后，调制器336可对来自多个码块处理路径的输出进行复用。
在一个示例中，码块编码器332被配置成接收码块，对码块进行编码以便进行码块级错误检测，以生成CRC码块。在一个示例中，码块编码器332被配置成基于码块来计算循环冗余校验(CRC)位，并且将CRC位添加到码块中，以生成CRC码块。在一个示例中，CRC码块中的位被称为信息位。
在一个实施方式中，LDPC编码器333可被配置成使用具有权重2行的PCM对CRC码块进行操作，以进行纠错。在一个示例中，可由矩阵控制器341基于基矩阵118、相应的移位系数表和提升因子来生成PCM。在一个示例中，基矩阵118是包括第一基矩阵241和扩展基矩阵242的第二基矩阵240，并且PCM是用包括第一PCM和每行具有两个非零元素的扩展PCM的第二基矩阵240生成的第二PCM。PCM也可被存储在存储器112中。
LDPC编码器333接收信息位(编码后的码块)，并且基于PCM对信息位进行编码，以生成码字(编码后的信息位)。在一个示例中，编码后的码块是位长度为k的数据单元202，并且码字是具有基于第二PCM生成的位长度为n2的第二码字215。在一个实施方式中，LDPC编码器333还可包括第一编码器337和扩展编码器338。第一编码器337可使用第一PCM和数据单元202来生成奇偶校验位的第一集合203。扩展编码器338可使用扩展PCM和第一码字201来生成奇偶校验位的第二集合214。另选地，奇偶校验位的第二集合214对应于第一码字201中的正被重新传输的位子集。注意，可用第一基矩阵241来生成第一PCM。可用扩展基矩阵242来生成扩展PCM。
映射器335根据合适的调制方案将编码后的码块的所选择部分映射到数据符号。调制器336然后对数据符号执行调制并且生成输出样本。
矩阵控制器341可被配置成基于基矩阵118、移位系数表和提升因子来生成供LDPC编码器333使用的PCM。
在一个实施方式中，可在LDPC编码器333和映射器335之间采用循环缓冲器模块。循环缓冲器模块被配置成在循环缓冲器中缓冲第二码字215，并且基于冗余版本来输出缓冲的码字的所选择部分。在一个示例中，循环缓冲器形成在诸如存储器112的存储器中。在一个示例中，存储器112中的存储空间被分配用于形成循环缓冲器。在一些示例中，循环缓冲器被称为虚拟循环缓冲器。
在一些实施方式中，第二码字215被删余(punctured)，并且在循环缓冲器中缓冲删余后的码字。在一个示例中，拥有信息位的两列在缓冲之前被删余。信息位的删余可提供性能优势。
注意，可使用各种技术来实现基带处理电路320。在一个示例中，基带处理电路320被实现为集成电路。在另一个示例中，基带处理电路320被实现为执行软件指令的一个或多个处理器。
图4示出了根据本发明实施方式的示例性基带处理电路470的框图。在一个示例中，基带处理电路470被用在第二电子装置160中，以取代第二基带处理电路170。
如图4中所示，基带处理电路470包括耦接在一起的接收处理电路480和控制电路490。如图4中所示，接收处理电路480还包括耦接在一起的解调器481、解映射器482、LDPC解码器484。控制电路490包括矩阵控制器491。
在一个实施方式中，基带处理电路470接收数字样本，并且对数字样本进行处理，以生成解码后的码块。例如，解调器481被配置成接收数字样本，对数字样本执行解调，以在每个符号周期期间生成数据符号。解映射器482将每个符号周期期间的用于子载波的数据符号分开，并且分别确定用于码块的数据符号，并且将与码块对应的数据符号提供给LDPC解码器484。
LDPC解码器484对用于码块的数据符号进行处理，以对码块进行解码。在一个实施方式中，LDPC解码器484可被配置成使用具有权重2行的PCM对用于代码块的数据符号进行操作。可由矩阵控制器491基于基矩阵168、相应的移位系数表和提升因子来生成PCM。在一个示例中，基矩阵168是包括第一基矩阵241和每行具有两个非零边的扩展矩阵242的第二基矩阵240，并且PCM是用第二基矩阵240生成的第二PCM。第二PCM包括第一PCM和扩展PCM。PCM也可被存储在存储器162中。在一个示例中，基矩阵168和基矩阵118是相同的。
在一个实施方式中，LDPC解码器484可采用包括第一PCM和扩展PCM的第二PCM对接收到的第二码字215进行解码。注意，第二码字215包括第一码字201和奇偶校验位的第二集合214，因此，接收到的第二码字包括接收到的第一码字和接收到的奇偶校验位的第二集合。如上所述，第二PCM包括(n2-k)行n2列。行n1至n2对应于扩展PCM和奇偶校验位的第二集合214，并且每行具有两个非零元素。
在一个示例中，LDPC解码器484可包括第一解码器485、扩展解码器486。参照图2F，与行m相关的CN操作是基于与奇偶校验位vj关联的初始统计估计的，并且不迭代。因此，扩展解码器486可被配置成实现与第二PCM的行n1+1至n2相关的非迭代CN操作。第一解码器485可被配置成实现与第二PCM的行1至n1相关的迭代CN操作和VN操作。参照图2E，可通过将与可变节点vj关联的初始统计估计包括在可变节点vi的初始统计估计中来将行m对与可变节点vi关联的VN操作的影响考虑在内。在一个示例中，可例如使用扩展解码器486中的硬件组件来获得可变节点vi和vj的初始统计估计的总和，并且取代与第一解码器485中的行1至n1相关的迭代VN操作中的可变节点vi的初始统计估计。
在一个实施方式中，与可变节点vj关联的初始统计估计和与行m相关的CN操作相同。因此，当实现了与对应于奇偶校验位的第二集合215的变量节点关联的初始统计估计时，可省略与扩展PCM或第二PCM中的行n1+1至n2相关的CN操作。因此，可省略扩展解码器486。
在一个实施方式中，LDPC解码器484可被配置成使用奇偶校验矩阵和用于重新传输第一码字201的子集的纠错指令对用于码块的数据符号进行操作。
注意，可使用各种技术来实现基带处理电路470。在一个示例中，基带处理电路470被实现为集成电路。在另一个示例中，基带处理电路470被实现为执行软件指令的一个或多个处理器。
图5示出了概述根据本发明实施方式的示例性进程500的流程图。在一个示例中，进程500由诸如图1的示例中的第一电子装置110的电子装置来执行。例如，进程500可用于基于基矩阵118来实现QC-LDPC编码，以生成第二码字215。进程在步骤S501开始，前进至步骤S510。
在步骤S510，对码块进行编码，以生成码字的第一部分。在图1的示例中，对传输块进行编码，以添加CRC位。编码后的传输块被分割成多个码块。对于每个码块，第一电子装置110在码块中添加CRC位，以生成CRC码块。CRC码块中的位被称为信息位。基于QC-LDPC码对CRC码块进行编码，以生成码字的第一部分。码字的第一部分包括信息位和奇偶校验位。
在一个实施方式中，QC-LDPC码以存储在存储器112中的基矩阵118为基础。根据本发明各方面，基矩阵118可以是包括第一基矩阵241和每行具有两个非零边的扩展基矩阵242的第二基矩阵240。在一个示例中，CRC码块是位长度为k的数据单元202。
为了对CRC码块进行编码，例如通过矩阵控制器341用第一基矩阵241来生成第一PCM。通过例如第一编码器337使用第一PCM将数据单元202或CRC码块编码成码字的第一部分。码字的第一部分是第一码字201。
在步骤S520，基于具有权重2行的矩阵来生成码字的第二部分。在一个实施方式中，例如通过矩阵控制器341用第二基矩阵240来生成第二PCM。通过例如扩展编码器338使用第二PCM的扩展PCM来生成码字的第二部分。码字的第二部分是奇偶校验位的第二集合214。在一个示例中，码字是包括数据单元202(CRC码块)、奇偶校验位的第一集合203和奇偶校验位的第二集合214(码字的第二部分)的第二码字215。
在步骤S530，发送码字。在一个示例中，发送第二码字215。进程前进至步骤S599并且终止。
另选地，在步骤S510中生成诸如第一码字201的码字的第一部分之后，可发送码字的第一部分。另外，可重新传输基于纠错指令确定的码字的第一部分中的位子集。正在重新传输的码字的第一部分中的位子集可以是码字的第二部分。处理前进至步骤S599并且终止。
图6示出了概述根据本发明实施方式的示例性进程600的流程图。在一个示例中，进程600由诸如图1的示例中的第二电子装置160的电子装置来执行。例如，进程600可用于基于基矩阵118来实现QC-LDPC解码。该进程在步骤S601开始，前进至步骤S610。
在步骤S610，接收承载码字的无线信号。
在一个实施方式中，进程600可用于基于具有权重2行的矩阵来实现QC-LDPC解码。例如，可由矩阵控制器491基于基矩阵168、相应的移位系数表和提升因子来生成PCM。在一个示例中，基矩阵168是包括第一基矩阵241和每行具有两个非零边的扩展矩阵242的第二基矩阵240，并且PCM是用第二基矩阵240生成的第二PCM。第二PCM包括第一PCM和扩展PCM。如上所述，第二PCM包括(n2-k)行n2列。行n1至n2对应于扩展PCM和奇偶校验位的第二集合214。
在一个示例中，接收到的码字是基于基矩阵118生成的第二码字215。接收到的第二码字215包括接收到的第一码字203和接收到的奇偶校验位的第二集合214。在一个示例中，可使用诸如置信传播法的统计方法。
在步骤S620，可例如基于接收到的信号、信噪比等来获得可变节点的初始统计估计。例如，初始统计估计可以是先验对数似然比(prior log-likelihood ratio,LLR)。在一个示例中，接收到的第二码字215包括接收到的第一码字203和接收到的奇偶校验位的第二集合214。如上所述，可通过与奇偶校验位的第二集合214对应的相应可变节点的初始统计估计来修改一个或多个可变节点的初始统计估计。
在步骤S630，实施与权重2行扩展矩阵相关的非迭代CN操作。在一个示例中，权重2行扩展矩阵是与扩展PCM对应的扩展矩阵，因此，实施与对应于扩展PCM的行n1+1至n2和奇偶校验位的第二集合214相关的非迭代CN操作。在一个实施方式中，与对应于奇偶校验位的第二集合215的变量节点关联的初始统计估计可取代与扩展矩阵相关的CN操作，因此可省略步骤S630。
在步骤S640，实施与第一基矩阵相关的CN操作。在一个示例中，第一基矩阵241对应于第一PCM，因此，实施与对应于第一PCM的行1至n1和第一码字203相关的CN操作。
在步骤S650，实施与第一基矩阵相关的VN操作。在一个示例中，第一基矩阵241对应于第一PCM，因此，实施与对应于第一PCM的行1至n1和第一码字203相关的VN操作。
在步骤S660，检查校验节点方程以查看变量节点是否满足校验节点方程。可基于相应的统计估计(例如，可变节点v1是0，可变节点v2是1等)针对每个可变节点进行决策。如果可变节点满足校验节点方程，则进程600前进至步骤S670。如果可变节点不满足校验节点方程，则进程600前进至步骤S640，并且迭代地重复步骤S640和S650。
在步骤S670，可获得码字的信息位。在一个示例中，信息位对应于第二码字215的数据单元202。进程前进至步骤S699并且终止。
虽然已经结合作为示例提出的本发明的具体实施方式描述了本发明各方面，但是可对这些示例进行替代、修改和变型。因此，本文中阐述的实施方式旨在是例示性的，而非限制性的。可在不脱离以下阐述的权利要求书的范围的情况下进行改变。

Claims (19)

1.一种用于通信中的纠错编码的装置，包括：
存储器，配置该存储器以存储用于纠错并且与奇偶校验位的集合关联的矩阵，具有多行多列的该矩阵包括：
元素，该元素具有与第一状态或第二状态对应的值；以及
多行，该多行的每一行具有多个元素，该多个元素中的两个元素具有与该第一状态对应的值，以及该多个元素中的其他元素具有与该第二状态对应的值，并且该两个元素中的一个元素是对应于与该行相关联的奇偶校验位的奇偶校验元素；以及
处理电路，配置该处理电路以基于该矩阵实施纠错。
2.根据权利要求1所述的装置，其特征在于，与该奇偶校验元素在该矩阵的同一列中的其它元素具有与该第二状态对应的值。
3.根据权利要求2所述的装置，其特征在于，该处理电路还被配置成通过基于该矩阵用数据单元生成该奇偶校验位的集合，以实施纠错，并且将该数据单元编码成包括该数据单元和该奇偶校验位的集合的码字。
4.根据权利要求2所述的装置，其特征在于，该处理电路还被配置成接收包括数据单元和该奇偶校验位的集合的码字，并且通过基于该矩阵对该码字进行解码，以实施纠错并且生成解码后的数据单元。
5.根据权利要求2所述的装置，其特征在于，该矩阵用于准循环低密度奇偶校验(QC-LDPC)码以形成奇偶校验矩阵(PCM)，并且该矩阵是稀疏的，该矩阵包括比具有与该第二状态对应的值的元素少的具有与该第一状态对应的值的元素。
6.根据权利要求5所述的装置，其特征在于，该处理电路还被配置成生成移位系数表，并且利用该矩阵形成具有元素0和1的奇偶校验矩阵，其中，形成该奇偶校验矩阵的步骤通过下列步骤实施：用根据来自基于提升因子的大小的标识矩阵的移位系数表进行列移位的准循环(QC)矩阵取代具有与该第一状态对应的值的每个元素，以及用与该标识矩阵具有相同大小的零矩阵取代具有与该第二状态对应的值的每个元素。
7.根据权利要求6所述的装置，其特征在于，该处理电路被配置成基于该奇偶校验矩阵使用低密度奇偶校验码进行编码/解码。
8.根据权利要求2所述的装置，其特征在于，该矩阵还包括第二行，并且该矩阵包括具有该第二行的子矩阵和具有该行的扩展矩阵。
9.根据权利要求1所述的装置，其特征在于，该存储器是非易失性存储器。
10.根据权利要求2所述的装置，其特征在于，该矩阵是低密度奇偶校验码中使用的奇偶校验矩阵，并且具有与该第一状态对应的值的元素是1，以及具有与该第二状态对应的值的元素是0。
11.一种用于通信中的纠错编码的装置，包括：
处理电路，该处理电路被配置成：
生成包括数据单元和用于纠错的奇偶校验位的第一集合的数字信号；
发送该数字信号；
基于纠错指令，用该数据单元和/或该奇偶校验位的第一集合来生成与位子集的重新传输对应的奇偶校验位的第二集合；以及
发送该奇偶校验位的第二集合；以及
存储器，该存储器被配置成存储该纠错指令，
其中，该纠错指令包括的具有多行多列的矩阵包括：
元素，该元素具有与第一状态或第二状态对应的值；以及
多行，该多行的每一行具有多个元素，该多个元素中的两个元素具有与该第一状态对应的值，以及该多个元素中的其他元素具有与该第二状态对应的值，并且该两个元素中的一个元素是对应于与该行相关联的奇偶校验位的奇偶校验元素。
12.根据权利要求11所述的装置，其特征在于，该纠错指令包括将该数字信号中的该位子集重新传输的特性。
13.根据权利要求11所述的装置，其特征在于，该处理电路还被配置成根据该矩阵在该数字信号中生成该位子集。
14.一种用于通信中的纠错编码的方法，包括：
存储矩阵，其中，该矩阵用于纠错并且与奇偶校验位的集合关联，并且具有多行多列的该矩阵包括：
元素，该元素具有与第一状态或第二状态对应的值；以及
多行，该多行中的每一行具有多个元素，该多个元素中的两个元素具有与该第一状态对应的值，以及该多个元素中的其他元素具有与该第二状态对应的值，该两个元素中的一个元素是对应于与该行关联的奇偶校验位的奇偶校验元素；以及
基于该矩阵对数字信号进行编码/解码。
15.根据权利要求14所述的用于通信中的纠错编码的方法，其特征在于，与该奇偶校验元素在同一列中的其它元素具有与该第二状态对应的值。
16.根据权利要求15所述的用于通信中的纠错编码的方法，其特征在于，该数字信号是具有信息位的集合的数据单元，并且通过基于该矩阵用该数据单元生成该奇偶校验位的集合来实现对该数字信号进行编码，以形成包括该数据单元和该奇偶校验位的集合的码字。
17.根据权利要求15所述的用于通信中的纠错编码的方法，其特征在于，该方法还包括接收包括数据单元和该奇偶校验位的集合的数字信号，并且通过基于该矩阵进行解码来实现对该数字信号进行解码，以生成解码后的数据单元。
18.根据权利要求15所述的用于通信中的纠错编码的方法，其特征在于，该矩阵用于低密度奇偶校验码以生成奇偶校验矩阵，并且该矩阵是稀疏的，该矩阵包括比具有与该第二状态对应的值的元素少的具有与该第一状态对应的值的元素。
19.一种用于通信中的纠错编码的方法，包括：
生成包括数据单元和用于纠错的奇偶校验位的第一集合的数字信号；
发送该数字信号；
基于纠错指令，用该数据单元和/或该奇偶校验位的第一集合来生成与位子集的重新传输对应的奇偶校验位的第二集合；
发送该奇偶校验位的第二集合；以及
存储该纠错指令，
其中，该纠错指令包括的具有多行多列的矩阵包括：
元素，该元素具有与第一状态或第二状态对应的值；以及
多行，该多行的每一行具有多个元素，该多个元素中的两个元素具有与该第一状态对应的值，以及该多个元素中的其他元素具有与该第二状态对应的值，并且该两个元素中的一个元素是对应于与该行相关联的奇偶校验位的奇偶校验元素。
CN201880000877.7A 2017-03-24 2018-03-16 用于通信中的纠错编码的方法和装置 Active CN108934186B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762475953P 2017-03-24 2017-03-24
US62/475,953 2017-03-24
US15/917,260 2018-03-09
US15/917,260 US10608665B2 (en) 2017-03-24 2018-03-09 Method and apparatus for error correction coding in communication
PCT/CN2018/079224 WO2018171510A1 (en) 2017-03-24 2018-03-16 Method and apparatus for error correction coding in communication

Publications (2)

Publication Number Publication Date
CN108934186A CN108934186A (zh) 2018-12-04
CN108934186B true CN108934186B (zh) 2020-06-12

Family

ID=63583754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000877.7A Active CN108934186B (zh) 2017-03-24 2018-03-16 用于通信中的纠错编码的方法和装置

Country Status (5)

Country Link
US (1) US10608665B2 (zh)
EP (1) EP3586459A4 (zh)
CN (1) CN108934186B (zh)
TW (1) TWI691173B (zh)
WO (1) WO2018171510A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809328B (zh) * 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
CN116073954A (zh) * 2017-08-10 2023-05-05 三星电子株式会社 用于在通信或广播系统中对信道进行编码和解码的方法和设备
RU2731549C1 (ru) 2017-08-24 2020-09-04 Телефонактиеболагет Лм Эрикссон (Пабл) Сегментация на кодовые блоки для нового стандарта радиосвязи
WO2019164515A1 (en) * 2018-02-23 2019-08-29 Nokia Technologies Oy Ldpc codes for 3gpp nr ultra-reliable low-latency communications
US11984973B2 (en) * 2019-10-21 2024-05-14 Lg Electronics Inc. Codeword-setting technique for HARQ operation
US11281529B2 (en) * 2020-02-14 2022-03-22 Micron Technology, Inc. Error detection code generation techniques
US20220231701A1 (en) * 2021-01-20 2022-07-21 Nvidia Corporation Technique to perform decoding of wireless communications signal data
TWI805509B (zh) * 2022-10-13 2023-06-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
CN115577225B (zh) * 2022-12-07 2023-05-12 通号万全信号设备有限公司 二取二表决处理方法、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124966A1 (en) * 2007-04-13 2008-10-23 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
CN104205647A (zh) * 2012-08-29 2014-12-10 华为技术有限公司 用于前向纠错(fec)码的性能评估的方法和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
US20090031185A1 (en) * 2007-07-23 2009-01-29 Texas Instruments Incorporated Hybrid arq systems and methods for packet-based networks
KR101445080B1 (ko) * 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US8504894B1 (en) * 2010-03-04 2013-08-06 Sk Hynix Memory Solutions Inc. Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices
US8739001B2 (en) 2011-04-23 2014-05-27 Analogies Sa LDPC encoding and decoding techniques
US8347200B1 (en) * 2011-07-29 2013-01-01 Stec, Inc. Reduced memory multi-channel parallel encoder system
US9813080B1 (en) * 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US8990661B1 (en) 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
KR102223056B1 (ko) 2013-09-26 2021-03-05 삼성전자주식회사 송수신 장치 및 그의 신호 처리 방법
US9595977B2 (en) 2014-09-29 2017-03-14 Apple Inc. LDPC decoder with efficient circular shifters
KR102533393B1 (ko) * 2015-06-18 2023-05-19 삼성전자주식회사 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치
US20170109233A1 (en) * 2015-10-20 2017-04-20 Sandisk Technologies Inc. Data encoding using an adjoint matrix
KR20170083432A (ko) * 2016-01-08 2017-07-18 삼성전자주식회사 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008124966A1 (en) * 2007-04-13 2008-10-23 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
CN104205647A (zh) * 2012-08-29 2014-12-10 华为技术有限公司 用于前向纠错(fec)码的性能评估的方法和设备

Also Published As

Publication number Publication date
EP3586459A4 (en) 2020-04-01
WO2018171510A1 (en) 2018-09-27
US10608665B2 (en) 2020-03-31
TW201841476A (zh) 2018-11-16
US20180278267A1 (en) 2018-09-27
EP3586459A1 (en) 2020-01-01
TWI691173B (zh) 2020-04-11
CN108934186A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108934186B (zh) 用于通信中的纠错编码的方法和装置
US11575464B2 (en) Apparatus and method for encoding and decoding channel in communication or broadcasting system
US10554337B2 (en) Apparatus and method of transmission using HARQ in communication or broadcasting system
US11296821B2 (en) Method and apparatus for communication
CN109417392B (zh) Ldpc码的编解码方法及系统
US11646818B2 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
US11664928B2 (en) Multi-label offset lifting method
KR20170102173A (ko) 데이터 전송 방법 및 디바이스
US10887047B2 (en) Apparatus and method for encoding and decoding channel in communication or broadcasting system
CN111357218B (zh) 用于在通信或广播系统中对信道进行编码和解码的方法和设备
AU2018288953A1 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
US20230253984A1 (en) Method and apparatus for data decoding in communication or broadcasting system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant