TW201841476A - 通訊用錯誤更正編碼方法和裝置 - Google Patents

通訊用錯誤更正編碼方法和裝置 Download PDF

Info

Publication number
TW201841476A
TW201841476A TW107108638A TW107108638A TW201841476A TW 201841476 A TW201841476 A TW 201841476A TW 107108638 A TW107108638 A TW 107108638A TW 107108638 A TW107108638 A TW 107108638A TW 201841476 A TW201841476 A TW 201841476A
Authority
TW
Taiwan
Prior art keywords
matrix
parity
state
data unit
parity bits
Prior art date
Application number
TW107108638A
Other languages
English (en)
Other versions
TWI691173B (zh
Inventor
李重佑
傑費斯 提摩西 培林 費雪
邱茂清
陳威任
徐誠羿
陳儒雅
張晏碩
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201841476A publication Critical patent/TW201841476A/zh
Application granted granted Critical
Publication of TWI691173B publication Critical patent/TWI691173B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本發明各方面提供了一種用於基於矩陣進行錯誤更正之裝置和方法。該裝置包括記憶體和處理電路。所述記憶體被配置成存儲與奇偶校驗位元之集合關聯之矩陣。具有多行多列之所述矩陣包括具有與第一狀態或第二狀態對應之值之元素。所述矩陣還包括具有值與所述第一狀態對應之兩個元素之列。所述兩個元素中之一個是對應於與所述列關聯之奇偶校驗位元之奇偶校驗元素。另外，與所述奇偶校驗元素在同一行中之其它元素具有與所述第二狀態對應之值。所述處理電路被配置成基於所述矩陣來實現錯誤更正。在另一個實施方式中，所述處理電路被配置成透過基於所述矩陣用資料單元生成所述奇偶校驗位元之集合對資料單元進行編碼，並且形成包括所述資料單元和所述奇偶校驗位元之集合之碼字。所述處理電路還被配置成基於所述矩陣對具有接收到之資料單元之接收到之碼字進行解碼，並且獲得解碼後之資料單元。

Description

通訊用錯誤更正編碼方法和裝置 【交叉引用】
本發明要求如下優先權：2017年3月24日提交之編號為62/475953之“Weight-2 Row Extension Design for NR LDPC Code”之美國臨時專利申請。上述美國臨時專利申請在此一併作為參考。
本發明係有關於一種無線通訊技術。更具體地，本發明涉及無線通訊技術中之改錯碼(error correcting code)。
本文所提供之背景描述是為了總體上呈現本發明之背景。目前提到之發明人之工作(就本背景部分中描述之工作而言)，以及描述中在提交時可能不符合先前技術方面之內容既不明確地也不隱含地被承認為針對本發明之先前技術。
在無線通訊中，電磁訊號被用於傳送數位資料。數位資料因各種原因而可能被錯誤地遞送。在一示例中，例如因雜訊、訊號失真、干擾等，數位資料中之一些位元可能被破壞。在無線通訊技術中可以使用改錯碼來控制透過不可靠或有雜訊之通訊通道之資料傳送中之錯誤。
本發明之各方面提供了一種包括記憶體和處理電路之裝置。所述記憶體被配置成存儲用於錯誤更正並且與奇偶校驗位元之集合關聯之矩陣。具有多行多列之所述矩陣包括具有與第一狀態或第二狀態對應之值之元素以及具有值與第一狀態對應之兩個元素之列。所述兩個元素中之一個是對應於與所述列關聯之奇偶校驗位元之奇偶校驗元素。與所述奇偶校驗元素在所述矩陣中之同一行中之其它元素具有與所述第二狀態對應之值。所述處理電路可被配置成基於所述矩陣來實現錯誤更正。
在一個實施方式中，所述處理電路還可被配置成透過基於所述矩陣用資料單元生成所述奇偶校驗位元之集合來實現錯誤更正，並且將所述資料單元編碼成包括所述資料單元和所述奇偶校驗位元之集合之碼字。在另一個實施方式中，所述處理電路還被配置成接收包括資料單元和所述奇偶校驗位元之集合之碼字，並且透過基於所述矩陣對所述碼字進行解碼來實現錯誤更正並且生成解碼後之資料單元。
在一個實施方式中，所述矩陣用於准循環低密度奇偶校驗(quasi-cyclic low density parity check，QC-LDPC)碼以形成奇偶校驗矩陣(parity check matrix，PCM)，並且所述矩陣是稀疏的，所述矩陣包括比具有與所述第二狀態對應之值之元素少的具有與所述第一狀態對應之值之元素。
在一些示例中，所述處理電路還被配置成生成移位係數表，並且利用該矩陣形成具有元素0和1之奇偶校驗矩陣，其中，形成該奇偶校驗矩陣之步驟透過下列步驟實施：用 依據來自基於提升因數之大小之標識矩陣之移位係數表進行行移位之准循環(QC)矩陣取代具有與該第一狀態對應之值之每個元素，以及用與該標識矩陣具有相同大小之零矩陣取代具有與該第二狀態對應之值之每個元素。另外，所述處理電路被配置成基於所述PCM使用LDPC碼進行編碼或解碼。
在一個實施方式中，所述矩陣還包括第二列，並且所述矩陣包括具有所述第二列之子矩陣和具有所述列之擴展矩陣。
在一個示例中，所述記憶體是非揮發性記憶體。
在一個實施方式中，所述矩陣是LDPC碼中使用之奇偶校驗矩陣，並且具有與所述第一狀態對應之值之元素是1而具有與所述第二狀態對應之值之元素是0。
本發明各方面提供了一種包括處理電路和記憶體之裝置。所述處理電路可被配置成生成並發送包括資料單元和用於錯誤更正之奇偶校驗位元之第一集合之數位信號。所述處理電路還可被配置成基於錯誤更正指令，用所述資料單元和/或所述奇偶校驗位元之第一集合來生成並發送與位元子集之重新傳輸對應之奇偶校驗位元之第二集合。所述記憶體被配置成存儲所述錯誤更正指令。
在一個實施方式中，所述錯誤更正指令包括將所述數位信號中之所述位元子集重新傳輸之特性。在另一個實施方式中，所述錯誤更正指令還可以包括具有值與第一狀態或第二狀態對應之元素和具有值與所述第一狀態對應之兩個元素之列之矩陣。所述處理電路還被配置成依據所述矩陣生成所述 奇偶校驗位元之第二集合。
本發明各方面提供了一種方法，該方法包括存儲用於錯誤更正並且與奇偶校驗位元之集合關聯之矩陣並且基於所述矩陣對數位信號進行編碼/解碼。具有多行多列之所述矩陣包括具有與第一狀態或第二狀態對應之值之元素以及具有值與第一狀態對應之兩個元素之列。所述兩個元素中之一個是對應於與所述列關聯之奇偶校驗位元之奇偶校驗元素。另外，與所述奇偶校驗元素在同一行中之其它元素具有與所述第二狀態對應之值。
在一個實施方式中，所述數位信號是具有資訊位元之集合之資料單元，並且透過基於所述矩陣用所述資料單元生成所述奇偶校驗位元之集合來實現對所述數位信號之編碼，以形成包括所述資料單元和所述奇偶校驗位元之集合之碼字。
在一個實施方式中，所述方法還包括接收包括資料單元和所述奇偶校驗位元之集合之數位信號，並且透過基於所述矩陣進行解碼來實現對所述數位信號進行解碼，以生成解碼後之資料單元。
在一個實施方式中，所述矩陣用於LDPC碼以生成奇偶校驗矩陣，並且所述矩陣是稀疏的，所述矩陣包括比具有與所述第二狀態對應之值之元素少的具有與所述第一狀態對應之值之元素。
本發明各方面提供了一種方法，該方法包括生成並發送包括資料單元和用於錯誤更正之奇偶校驗位元之第一 集合之數位信號。所述方法還包括基於錯誤更正指令，用所述資料單元和/或所述奇偶校驗位元之第一集合來生成並發送與位元子集之重新傳輸對應之奇偶校驗位元之第二集合。另外，所述方法包括存儲所述錯誤更正指令。
100‧‧‧通信系統
110‧‧‧第一電子裝置
160‧‧‧第二電子裝置
120‧‧‧第一基帶處理電路
170‧‧‧第二基帶處理電路
130‧‧‧發送處理電路
180‧‧‧接收處理電路
140‧‧‧控制電路
190‧‧‧控制電路
133‧‧‧LDPC編碼器
184‧‧‧LDPC解碼器
145‧‧‧接收處理電路
195‧‧‧發送處理電路
111‧‧‧處理器
112‧‧‧記憶體
118‧‧‧基矩陣
161‧‧‧處理器
162‧‧‧記憶體
168‧‧‧基矩陣
13‧‧‧第一收發器
114‧‧‧天線
115‧‧‧發送電路TX
116‧‧‧接收電路RX
163‧‧‧第二收發器
164‧‧‧天線
165‧‧‧發送電路TX
166‧‧‧接收電路RX
151‧‧‧傳輸
201‧‧‧第一碼字
202‧‧‧資料單元
203‧‧‧奇偶校驗位元之第一集合
213‧‧‧奇偶校驗位元之第三集合
214‧‧‧奇偶校驗位元之第二集合
215‧‧‧第二碼字
220‧‧‧基矩陣
230‧‧‧移位係數表
240‧‧‧第二基矩陣
241‧‧‧第一基矩陣
242‧‧‧擴展基矩陣
243‧‧‧附加矩陣
244‧‧‧標識矩陣
250‧‧‧列
320‧‧‧基帶處理電路
330‧‧‧發送處理電路
340‧‧‧控制電路
331‧‧‧傳輸塊解多工器
332‧‧‧碼塊編碼器
333‧‧‧LDPC編碼器
335‧‧‧映射器
336‧‧‧調製器
337‧‧‧第一編碼器
338‧‧‧擴展編碼器
341‧‧‧矩陣控制器
470‧‧‧基帶處理電
480‧‧‧接收處理電路
490‧‧‧控制電路
481‧‧‧解調器
482‧‧‧解映射器
484‧‧‧LDPC解碼器
485‧‧‧第一解碼器
486‧‧‧擴展解碼器
491‧‧‧矩陣控制器
500、600‧‧‧進程
下面參照下列圖，對提出作為示例之本發明各種實施例進行詳細描述，其中，相同數字表示相同部件，並且其中：第1圖示出了依據本發明實施方式之示例性通信系統100之框圖；第2A圖示出了依據本發明實施方式之示例性第一碼字201；第2B圖示出了依據本發明實施方式之示例性第二碼字215；第2C圖示出了依據本發明實施方式之示例性基矩陣220和示例性移位係數表230；第2D圖示出了依據本發明之方面之示例性第二基矩陣240；第2E圖示出了依據本發明之方面之示例性擴展基矩陣242；第2F圖示出了依據本發明之方面之示例性列250；第3圖示出了依據本發明實施方式之示例性基帶處理電路320之框圖；第4圖示出了依據本發明實施方式之示例性基帶處理電路 470之框圖；第5圖示出了依據本發明實施方式之示例性進程500之流程圖；以及第6圖示出了依據本發明實施方式之示例性進程600之流程圖。
改錯碼可以用於無線通訊，以提供可靠之通信。准循環低密度奇偶校驗(quasi-cyclic low density parity check，QC-LDPC)碼是用於進一步提高性能之改錯碼之一。QC-LDPC碼可以以稀疏之基矩陣為基礎。具有資訊位元集合之資料單元可以透過基於基矩陣用資料單元生成奇偶校驗位元之第一集合進行編碼，從而形成包括資料單元和奇偶校驗位元之第一集合之第一碼字。第一碼字可以具有與基矩陣對應之碼率(code rate，CR)。CR可以表徵改錯碼之冗餘。在一個示例中，較低之CR對應於較高之冗餘度並且提供更可靠之錯誤更正。可以透過擴展基矩陣以包括更多之行和列並由此生成具有較低CR之第二碼字來獲得較低之CR。然而，擴展基矩陣以包括更多行和列也會增加解碼之複雜度和延遲，而附加之編碼增益是有限的。依據本發明各方面，可以使用權重2列擴展(weight-2 row extension)方法來擴展基矩陣並且減小CR，而不增加解碼複雜度和延遲。基於權重2列擴展方法生成之第二碼字可以包括第一碼字和奇偶校驗位元之第二集合。在一個示例中，權重2列擴展可以用於第五代移動網路技術(5G)超可靠和低延遲通信(ultra-reliable and low latency communication，URLLC)中之QC-LDPC。依據本發明各方面，也可以透過傳輸第一碼字和第一碼字之子集來生成具有較低CR之第二碼字，因此第二碼字可以包括第一碼字以及與第一碼字之子集對應之奇偶校驗位元之第二集合。
第1圖示出了依據本發明實施方式之示例性通信系統100之框圖。通信系統100包括進行無線通訊之第一電子裝置110和第二電子裝置160。第一電子裝置110和第二電子裝置160被配置成發送承載具有資訊位元集合之數位資料之無線信號。在一個實施方式中，基於具有權重2列擴展之基矩陣，使用QC-LDPC碼對數位資料進行編碼。在另一個實施方式中，基於具有權重2列擴展之奇偶校驗矩陣(PCM)，使用LDPC碼對數位資料進行編碼。在一個實施方式中，可以基於編碼方法用數位資料來生成奇偶校驗位元之第一集合。另外，可以重新傳輸數位資料之子集和奇偶校驗位元之第一集合。因此，碼字可以包括數位資料、奇偶校驗位元之第一集合以及與被重新傳輸之數位資料之子集和奇偶校驗位元之第一集合對應之奇偶校驗位元之第二集合。
通信系統100可以是使用諸如第二代(second generation，2G)移動網路技術、第三代(third generation，3G)移動網路技術、第四代(fourth generation，4G)移動網路技術、5G、全球移動通信系統(global system for mobile communication，GSM)、長期演進(long-term evolution，LTE)、新無線電(New Radio，NR)接入技術、無線局域網(wireless local area network，WLAN)等之合適無線通訊技術之任何合 適之無線通訊系統。
在一個示例中，第一電子裝置110和第二電子裝置160中之一個是電信服務供應商中之介面節點，並且另一個電子裝置是終端裝置。例如，第一電子裝置110是介面節點，並且第二電子裝置160是終端裝置，或者第一電子裝置110是終端裝置，並且第二電子裝置160是介面節點。在另一個示例中，第一電子裝置110可以是終端裝置，並且第二電子裝置160也可以是終端裝置，諸如兩輛車之間之裝置對裝置通信。
在一個示例中，諸如基地收發台、節點B、演進節點B(evolved Node B，eNB)、下一代節點B(next generation Node B，gNB)等之介面節點包括硬體元件和軟體元件，這些硬體元件和軟體元件被配置成使得介面節點和已經訂購了電信服務供應商之服務之電子裝置之間能夠進行無線通訊。介面節點適當地與諸如電信服務供應商之核心節點、其它介面節點等之其它節點耦接。
在一個示例中，終端裝置是諸如蜂窩電話、智慧型電話、平板電腦、膝上型電腦、可穿戴裝置等之供終端使用者用於移動電信之使用者裝置。在另一個示例中，終端裝置是諸如臺式電腦之固定裝置。在另一個示例中，終端裝置是諸如無線感測器、物聯網(Internet of things，IoT)裝置等之機器型通信(machine type communication，MTC)裝置。例如，終端裝置是在大規模MTC(massive MTC，mMTC)中使用之MTC裝置。在另一個示例中，終端裝置是用於遠端手術、智慧交通、工業自動化等之URLLC裝置。在一些示例中，第一電子裝置 110需要向第二電子裝置160傳輸資料單元，例如具有資訊位元集合之碼塊。第一電子裝置110對資料單元進行編碼，以生成包括資料單元和奇偶校驗位元集合之碼字。奇偶校驗位元集合承載用於錯誤更正之冗餘資訊。依據本發明各方面，可基於具有多權重2列之基矩陣來生成碼字。在一個實施方式中，具有多行多列之基矩陣可以包括具有與第一狀態或第二狀態對應之值之元素以及具有值與第一狀態對應之兩個元素之權重2列。兩個元素中之一個可以是對應於與權重2列關聯之奇偶校驗位元之奇偶校驗元素，並且與奇偶校驗元素在同一行中之其它元素具有與第二狀態對應之值。在一個實施方式中，與第一狀態對應之值可以是1，並且與第二狀態對應之值可以是0。例如，基矩陣具有元素0和1，其中，元素1是稀疏的。在包括奇偶校驗元素之每個權重2列中存在兩個非零元素。在一個示例中，碼字中之奇偶校驗位元集合可包括奇偶校驗位元之第一集合和奇偶校驗位元之第二集合。可基於基矩陣之權重2列來生成奇偶校驗位元之第二集合。
第2A圖示出了依據本發明實施方式之示例性第一碼字201。具有資訊位元集合之資料單元202被編碼，以透過添加冗餘(奇偶校驗位元之第一集合203)來生成第一碼字201。具有n1位元之第一碼字201包括位元長度k之資料單元202和位元長度(n1-k)之奇偶校驗位元之第一集合203，其中，n1和k是正整數，並且n1大於k。第一碼字201之位元是vi，其中，i=1,2,...,n1。在一個實施方式中，當i=1,2,...,k時，位元vi是資訊位元，並且當i=k+1,2,...,n1時，位元vi 是奇偶校驗位元。在一個示例中，CR是資訊位元集合之位元長度與碼字之位長度之比率，因此第一碼字201之第一CR是位元長度k與位元長度n1之比率。
在一個實施方式中，可用被稱為校驗節點方程之(n1-k)方程來生成具有(n1-k)位元長度之奇偶校驗位元之第一集合203。每個校驗節點方程指定奇偶校驗位元之第一集合203中之子集和資料單元202之子集之間之關係。在一個實施方式中，基於具有(n1-k)列n1行之元素0和1之低密度奇偶校驗(low-density parity check，LDPC)碼，透過稀疏之稀疏PCM來描述(n1-k)方程。行i對應於位元vi，行i或位元vi被稱為可變節點vi，其中，i=1,2,...,n1。列m被稱為與校驗節點方程m關聯之校驗節點cm，其中，m=1,2,...,(n1-k)。在一個示例中，列m之校驗節點方程指定列m中之可變節點vi(其中，i=1,2,...,n1)之總和是模數2、0，如下式所描述：
一般來說，當PCM之元素(x,y)是1時，校驗節點cx和可變節點vy彼此相關。當PCM之元素(x,y)是0時，校驗節點cx和可變節點vy彼此不相關。一般來說，校驗節點可與多個可變節點相關。可變節點可與一個或多個校驗節點相關。因此，PCM可指定校驗節點和可變節點之關係，因此，PCM可用於LDPC碼中之編碼和解碼。
在一個實施方式中，具有n1行之PCM可生成具有位元長度n1之碼字。在一些示例中，使用具有多個位元長度之碼字。例如，在5G移動和無線通訊中，碼字可具有從40 至4000之位元長度，因此需要生成大量之不同PCM。因此，使用用範本構建之特定類別之LDPC碼，該範本被稱為原型圖(protograph)，並且特定類別之LDPC碼被稱為原型圖LDPC碼。原型圖用作構建不同尺寸PCM之藍圖。可基於提升因數(Z)來生成原型圖LDPC碼，並且提升因數可用於指示原型圖之尺寸。
在一個實施方式中，可使用QC-LDPC碼、原型圖LDPC碼之子類別。可由基矩陣(範本)以及一個或多個移位係數表(shift-coefficient table)來構建QC-LDPC碼。第2C圖示出依據本發明實施方式之示例性基矩陣220和示例性移位係數表230。在一個示例中，基矩陣220是二進位值之相對小矩陣。基矩陣220中之每個元素被稱為邊。邊之二進位“1”指示可在邊處構建准循環(quasi-cyclic，QC)矩陣，以形成PCM，並且邊之二進位“0”指示可在邊處構建零值矩陣，以形成PCM。QC-LDPC碼以PCM為基礎。
移位係數表230包括基矩陣220中之邊之行移位值，以用例如標識矩陣來構建QC矩陣。例如，當移位係數表包括針對基矩陣220中之邊之諸如232所示之“0”時，則可透過標識矩陣中之循環移位行乘“0”行來構建用於該邊之QC矩陣。類似地，當移位係數表包括針對基矩陣220中之邊之諸如231所示之“7”時，則可透過標識矩陣中之循環移位行乘“7”行來構建用於該邊之QC矩陣。
QC矩陣之尺寸是提升因數。例如，提升因數可以是8、16、24、32、48、64、96、128、192、256、384等。在 第2C圖中，提升因數是8，並且標識矩陣和每個QC矩陣之大小是8乘8。可基於碼字之位元長度來調節提升因數。
可基於基矩陣220和移位係數表230來生成PCM。參照第2C圖，基矩陣220和移位係數表230可被配置以生成具有32列64行之元素0和1之PCM。注意，基矩陣220和PCM具有同一CR。第一電子裝置110和第二電子裝置160可使用基矩陣220基於多個提升因數和相應之移位係數表來生成多個PCM，因此，可使用一個基矩陣來生成各種位元長度之碼字。
在進行無線通訊期間，第一碼字201會由於例如通信通道之雜訊而失真，因此接收到之碼字可與第一碼字201不同。可採用解碼方法來恢復第一碼字201，例如基於生成第一碼字201之PCM。在一個實施方式中，可使用諸如消息傳遞型演算法之反覆運算方法對第一碼字201進行解碼。例如，反覆運算方法可包括和積(Sum-Product)演算法、偏移最小和(Offset Min-Sum)演算法等。在一個實施方式中，可從沒有被解碼之接收碼字獲得與可變節點v i 關聯之初始統計估計。在一個示例中，初始統計估計是基於例如接收信號、通信通道雜訊特性等與可變節點v i 關聯之對數似然比(log likelihood ratio，LLR)。例如，LLR之初始統計估計也被稱為與可變節點v i 關聯之先驗LLR。隨後，可基於例如初始統計估計和兩種類型之反覆運算操作，透過諸如消息傳遞型演算法之反覆運算方法來反覆運算地生成統計估計之一系列更新，直到解碼後之碼字滿足校驗節點方程，或者反覆運算方法耗盡。
這兩種類型之反覆運算操作是校驗節點(check node，CN)操作和可變節點(variable node，VN)操作。一般來說，基於具有(n 1-k)列n 1行之PCM，針對(n 1-k)個校驗節點和n 1個可變節點來反覆運算地執行CN操作和VN操作。在一個實施方式中，隨著校驗節點之數目(即，PCM之列數)和PCM中之非零元素數目增大，解碼複雜度增大。
在諸如URLLC之某些應用中，即使在通信通道有雜訊時，也需要較低之CR來提供超可靠之通信。例如，對於某些增強型移動寬頻(enhanced mobile broadband，eMBB)應用，1/3至1/5之CR可以是足夠的，然而對於某些URLLC應用，會需要低得多之CR(例如，低於1/10之CR)。為了減小CR，透過增加奇偶校驗位元之數目來增加冗餘度，從而增加PCM中之列數。因此，透過增加通信之解碼複雜度和延遲來實現更可靠之通信。另外，將PCM直接擴展到非常低之CR可減小編碼增益。依據本發明各方面，可透過向QC-LDPC碼中使用之基矩陣添加多個權重2列來擴展基矩陣，從而在不增加解碼複雜度和延遲之情況下減小CR，因此實現可靠和低延遲之通信。另外，當基矩陣被擴展時，基於基矩陣生成之相應PCM也被擴展。
第2D圖示出了依據本發明一個方面之示例性第二基矩陣240。第二基矩陣240包括第一基矩陣241和擴展基矩陣242。擴展基矩陣242之每行可以是權重2列。第二基矩陣240還包括具有元素0之附加矩陣243。在一個實施方式中，第一基矩陣241是具有第一CR之QC-LDPC中使用之基矩陣。 為了獲得比第一CR小之第二CR，可向第一基矩陣241添加擴展基矩陣242，以獲得第二基矩陣240。在一個示例中，第一基矩陣241可以是5G NR LDPC碼中使用之基圖2(base graph 2，BG2)。例如，BG2可包括42列52行。在另一個示例中，第一基矩陣241可以是5G NR LDPC碼中使用之基圖1(base graph 1，BG1)。例如，BG1可包括46列68行。
在一個實施方式中，可使用第一基矩陣241、移位係數表和提升因數Z來生成具有(n 1 -k)列n 1 行之第一PCM。第一PCM可具有第一CR k/n 1 。在一個示例中，使用第一PCM和資料單元202來生成奇偶校驗位元之第一集合203中之(n 1 -k)個奇偶校驗位元，從而形成具有資料單元202和奇偶校驗位元之第一集合203之第一碼字201。類似地，可使用第二基矩陣240、移位係數表和提升因數Z來生成具有(n 2 -k)列n 2 行之第二PCM，其中，n 2 大於n 1 。第二PCM可具有第二CR k/n 2 。注意，第二PCM包括第一PCM和用擴展矩陣242生成之擴展PCM。在一個示例中，使用第二PCM來生成第二碼字215，其中，第二碼字215包括資料單元202中之k個資訊位元、奇偶校驗位元之第三集合213中之(n 1 -k)個奇偶校驗位元和奇偶校驗位元之第二集合214中之(n 2 -n 1 )個奇偶校驗位元。奇偶校驗位元之第二集合214對應於擴展PCM。
如上所述，可用第一基矩陣241或第一PCM來獲得第一CR k/n 1 。類似地，可用第二基矩陣240或第二PCM來獲得第二CR k/n 2 。注意，可用基矩陣或PCM之各種子矩陣來獲得多個CR。例如，當第一基矩陣241是包括46列68行之 BG1時，可用BG1之子矩陣來獲得多個CR，例如，導致CR為8/9、2/3、1/2和1/3。注意，可用BG1來獲得最低CR 1/3。在一個實施方式中，擴展基矩陣或PCM可減小基於基矩陣或PCM而獲得之最低CR。
第2E圖示出了依據本發明之方面之示例性擴展基矩陣242。存在兩個與擴展基矩陣242關聯之特徵。首先，在擴展基矩陣242之每列中有兩個非零之邊。在一個實施方式中，一個非零邊對應於奇偶校驗位元之第二集合214，並且被稱為奇偶校驗邊。在一個示例中，另一個非零邊對應於資訊位元。其次，每個奇偶校驗邊位於擴展基矩陣242中之不同行中。在一個示例中，奇偶校驗邊形成如第2E圖中示出之標識矩陣244之對角線。
還存在兩個與擴展PCM關聯之特徵。首先，在擴展PCM之每列中有兩個包括奇偶校驗元素之非零元素。在一個實施方式中，另一個非零元素對應於資訊位元。奇偶校驗元素對應於奇偶校驗位元之第二集合214中之奇偶校驗位元。其次，每個奇偶校驗元素位於擴展PCM中之不同行中。在一個示例中，奇偶校驗元素形成標識矩陣之對角線。
第2F圖示出了依據本發明之方面之示例性列250。在一個示例中，列250可以是擴展PCM中之列m，並且兩個非零元素(m,i)和(m,j)分別對應於可變節點vi和可變節點vj。在一個實施方式中，可變節點vi對應於資訊位元vi，可變節點vj對應於奇偶校驗位元之第二集合214中之奇偶校驗位元vj。在一個示例中，列m之校驗節點方程指定可變節點vi和 vj之總和是模數2、0，如下式所描述：
因此，奇偶校驗位元vj等於可變節點vi，即， v i =v j 。因此，可使用擴展PCM、資料單元202和奇偶校驗位元之第三集合213來生成奇偶校驗位元之第二集合214。另外，因為與第二PCM關聯之兩個特徵，所以奇偶校驗位元之第三集合213與奇偶校驗位元之第一集合203相同。
一般來說，諸如方程式(2)之用於權重2列之校驗節點方程包括兩個可變節點，而諸如方程式(1)之用於具有多於兩個非零元素之列之另一個校驗節點方程包括多於兩個可變節點。如下所述，可向基矩陣添加權重2列，以在增加解碼複雜度和延遲之情況下使CR減小，從而實現可靠和低延遲之通信。
依據本發明之各方面，可實施兩個編碼步驟來生成第二碼字215。首先，可使用第一PCM、第二PCM之子矩陣和資料單元202來生成奇偶校驗位元之第一集合203(或奇偶校驗位元之第三集合213)。其次，可使用擴展PCM、具有權重2列之第二PCM之子矩陣和第一碼字201來生成奇偶校驗位元之第二集合214。在一個實施方式中，可使用擴展PCM和資料單元202來生成奇偶校驗位元之第二集合214。
參照第2B圖，第二碼字215包括第一碼字201和奇偶校驗位元之第二集合214。另選地，第二碼字215包括資料單元202、奇偶校驗位元之第一集合203和奇偶校驗位元之第二集合214。依據本發明各方面，為了減小第一碼字201之 第一CR，可實現第一碼字201之位元子集之重新傳輸。可依據存儲在例如記憶體112中之錯誤更正指令來確定正被重新傳輸之第一碼字201中之位元子集。在一個實施方式中，正被重新傳輸之第一碼字201中之位元子集可以是奇偶校驗位元之第二集合214。在一個示例中，第一碼字201中之位元子集可包括資料單元202和奇偶校驗位元之第一集合203中之位元。在另一個示例中，第一碼字201中之位元子集可包括資料單元202中之位元。在一個示例中，發送第一碼字201，然後發送第一碼字201中之位元子集。在另一個示例中，可發送第一碼字201中之位元子集，然後發送第一碼字201。注意，可依據應用來適當調節正在發送之第二碼字215中之位元序列。
參照第2E圖-第2F圖，可變節點vj與可變節點vi和列m相關。可變節點vj與其它可變節點和列不相關，因為第二PCM中之行j中之其它元素是零。因此，基於第二PCM對接收到之第二碼字215進行解碼可以類似於基於第一PCM對接收到之第一碼字201進行解碼。在一個實施方式中，與列m相關之CN操作是基於與可變節點vj關聯之初始統計估計的，並且因為與擴展PCM關聯之兩個特徵而不進行反覆運算。因此，與第二PCM中之擴展PCM或列n1+1至n2(以及奇偶校驗位元之第二集合214中之奇偶校驗位元)相關之CN操作不進行反覆運算。另外，與第二PCM之列1至n1相關之CN操作之複雜度不受擴展PCM之影響。因此，基於第二PCM之CN操作具有與基於第一PCM之CN操作之複雜度相似之解碼複雜度。
由於可變節點vj與其它列和可變節點不相關，因此不存在基於列m和可變節點vj之VN操作。因此，不存在針對與奇偶校驗位元之第二集合214關聯之可變節點之VN操作。可透過將與可變節點vj關聯之初始統計估計包括在可變節點vi之初始統計估計中來將列m對與可變節點vi關聯之VN操作之影響考慮在內。在一個示例中，可例如使用第4圖中之LDPC解碼器484中之硬體元件來獲得可變節點vi和vj之初始統計估計之總和。另外，該總和可取代相應VN操作中之可變節點vi之初始統計估計。因此，基於列1至n1之VN操作具有與基於第一PCM之VN操作相似之解碼複雜度。因此，基於第二PCM之列1至n1之CN和VN操作具有與基於第一PCM之CN和VN操作相似之解碼複雜度。另外，與第二PCM之列n1+1至n2相關之CN操作不反覆運算，並且不存在與第二PCM之列n1+1至n2相關之VN操作。因此，與第二PCM或第二基矩陣240相關之解碼複雜度保持與基於第一PCM或第一基矩陣241之解碼複雜度相似。
在一個實施方式中，與可變節點vj關聯之初始統計估計和與列m相關之CN操作相同。因此，當實現了與對應於奇偶校驗位元之第二集合215之可變節點關聯之初始統計估計時，可省略與擴展PCM或第二PCM中之列n1+1至n2相關之CN操作。
再來參照第1圖之示例，傳輸151傳輸承載第二碼字215之無線信號。第二電子裝置160接收與第二碼字215對應之無線信號。由於例如雜訊、信號失真、干擾等，導致接 收到之無線信號會遭到破壞。第二電子裝置160對接收到之信號進行解碼，並且基於第二基矩陣240或第二PCM來執行錯誤更正。
在第1圖之示例中，第一電子裝置110發送第二碼字215，第二電子裝置160接收第二碼字215。注意，在該示例中，用相同或相似之方式，可將第二電子裝置160配置成發送碼字並且可將第一電子裝置110配置成接收碼字。
具體地，在第1圖之示例中，第一電子裝置110包括耦接在一起之第一收發器113和第一基帶處理電路120。第一電子裝置110包括諸如處理器111、記憶體112等其它合適之元件。記憶體112可存儲具有多個權重2列之基矩陣118。在一個示例中，基矩陣118是包括第一基矩陣241和擴展基矩陣242之第二基矩陣240。在另一個實施方式中，記憶體112可被配置成存儲諸如具有多個權重2列之編碼基矩陣、具有多個權重2列之解碼基矩陣等之多個基矩陣。在另一個實施方式中，記憶體112可被配置成存儲用於編碼和解碼之具有多個權重2列之基矩陣。在另一個示例中，用於不同應用之具有多個權重2列之多個基矩陣可被存儲在記憶體112中。在一個實施方式中，記憶體112可存儲用於確定正被重新傳輸之第一碼字201之位元子集之錯誤更正指令。在第1圖之示例中，這些元件透過匯流排架構耦接在一起。注意，可使用其它合適之互連技術。
第二電子裝置160包括耦接在一起之第二收發器163和第二基帶處理電路170。第二電子裝置160包括諸如處 理器161、記憶體162等其它合適之元件。記憶體162可存儲具有多個權重2列之基矩陣168。在一個示例中，基矩陣168是包括第一基矩陣241和擴展基矩陣242之第二基矩陣240。在另一個實施方式中，記憶體162可被配置成存儲諸如具有多個權重2列之編碼基矩陣、具有多個權重2列之解碼基矩陣等之多個基矩陣。在另一個實施方式中，記憶體162可被配置成存儲用於編碼和解碼之具有多個權重2列之基矩陣。在另一個示例中，用於不同應用之具有多個權重2列之多個基矩陣可被存儲在記憶體162中。在一個實施方式中，記憶體162可存儲用於確定正被重新傳輸之第一碼字201之位元子集之錯誤更正指令。在第1圖之示例中，這些元件透過匯流排架構耦接在一起。注意，可使用其它合適之互連技術。
記憶體112和記憶體162可以是用於存儲資料之任何合適之裝置。在一個實施方式中，記憶體112和記憶體162可以是諸如唯讀記憶體、快閃記憶體記憶體、磁性電腦存儲裝置、硬碟驅動器、固態硬碟、軟碟和磁帶、光碟等非揮發性記憶體。在一個實施方式中，記憶體112和記憶體162可以是隨機存取記憶體(random access memory,RAM)。在一個實施方式中，記憶體112和記憶體162可包括非揮發性記憶體和揮發性記憶體。
另外，在該示例中，第一基帶處理電路120包括耦接在一起之發送處理電路130、接收處理電路145和控制電路140。發送處理電路130包括基於具有權重2列之基矩陣118之LDPC編碼器133。在一個實施方式中，LDPC編碼器133 可被配置成使用用基矩陣118、提升因數和移位係數表生成之PCM進行編碼。例如，PCM是包括具有兩個非零元素之列之擴展PCM之第二PCM。
第二基帶處理電路170包括耦接在一起之接收處理電路180、發送處理電路195和控制電路190。接收處理電路180包括LDPC解碼器184。在一個實施方式中，LDPC解碼器184是基於具有權重2列之基矩陣168。在一個實施方式中，LDPC解碼器184可被配置成使用用基矩陣168生成之PCM進行解碼。例如，PCM是包括具有兩個非零元素之列之擴展PCM之第二PCM。在一個實施方式中，LDPC解碼器184是基於錯誤更正指令的。
第一收發器113被配置成接收和發送無線信號。在一個示例中，第一收發器113包括接收電路RX 116和發送電路TX 115。接收電路RX 116被配置成響應於天線114所捕獲之電磁波而生成電信號，並且對電信號進行處理，以從電信號中提取數位樣本。例如，接收電路RX 116可對電信號進行濾波、放大、下變頻和數位化，以生成數位樣本。接收電路RX 116可將數位樣本提供給第一基帶處理電路120，以進行進一步處理。
在一個示例中，發送電路TX 115被配置成從第一基帶處理電路120接收數位流(例如，輸出樣本)，對數位流進行處理以生成射頻(RF)信號，並且使天線114在空中發射電磁波，以承載數字流。在一個示例中，發送電路TX 115可將數位流轉換為類比信號，並且對類比信號進行放大、濾波和 上變頻，以生成RF信號。
在一些實施方式中，發送處理電路130被配置成接收傳輸塊(例如，封包)，並且生成與傳輸塊對應之數位流。在一個示例中，處理器111執行軟體指令，以形成協定堆疊之上層(例如，資料連結層、網路層、傳輸層、應用層等)，並且處理器111生成遵循協定堆疊之傳輸塊。在一個示例中，協定堆疊之上層之底部是資料連結層，資料連結層輸出傳輸塊，並且處理器111將傳輸塊提供給第一基帶處理電路120。在一個示例中，第一基帶處理電路120形成用於協定堆疊之實體層。發送處理電路130接收傳輸塊並且對傳輸塊進行處理，以生成數位流，並且將數位流提供給發送電路TX115，以進行傳送。
接收處理電路145被配置成從接收電路116接收數位樣本，並且對接收到之數位樣本進行處理。
在一個示例中，發送處理電路130將傳輸塊分割成多個碼塊。然後，發送處理電路130依據合適之編碼和調製方案對碼塊進行處理。例如，可使用諸如錯誤檢測編碼技術、速率匹配編碼技術、LDPC編碼技術、極化編碼技術等合適之通道編碼技術對碼塊進行編碼。在一個示例中，發送處理電路130包括基於基矩陣118之LDPC編碼器133。在一個示例中，基矩陣118是第二基矩陣240，並且可用第二基矩陣240來生成包括權重2列之第二PCM。經處理之碼塊被適當地調製和多工，以生成數位流。例如，可使用諸如正交相移鍵控(quadrature phase shift keying，QPSK)、正交幅度調製(quadrature amplitude modulation，QAM)、16QAM、64QAM、256QAM等合適之調製技術來調製碼塊，並且可使用諸如分頻多工(frequency-division multiplexing，FDM)、分時多工(time-division multiplexing，TDM)、FDM和TDM之組合等合適之多工技術對碼塊進行多工。
在一個示例中，由控制電路140基於碼字之位元長度來生成提升因數Z。隨後，由控制電路140基於提升因數Z和諸如第二基矩陣240之基矩陣118來生成移位係數表。
類似地，第二收發器133被配置成接收和發送無線信號。在一個示例中，第二收發器133包括接收電路RX 166和發送電路TX 165。接收電路RX 166被配置成響應於天線164所捕獲之電磁波而生成電信號，並且對電信號進行處理，以從電信號中提取數位樣本。例如，接收電路RX 166可對電信號進行濾波、放大、下變頻和數位化，以生成數位樣本。接收電路RX 166可將數位樣本提供給第二基帶處理電路170，以進行進一步處理。
在一個示例中，發送電路TX 165被配置成從第二基帶處理電路170接收數位流(例如，輸出樣本)，對數位流進行處理以生成射頻(RF)信號，並且使天線164在空中發射電磁波，以承載數字流。在一個示例中，發送電路TX 165可將數位流轉換為類比信號，並且對類比信號進行放大、濾波和上變頻，以生成RF信號。
在第1圖之示例中，第二基帶處理電路170被配置成接收並處理從接收電路RX 166接收之數位樣本，並且將 數位流提供給發送電路TX 165。在一個實施方式中，在第二基帶處理電路170中，接收處理電路180被配置成接收數位樣本，對數位樣本進行處理以生成解碼資料單元，並且將解碼資料單元提供給處理器161，以進行進一步處理。在一個示例中，處理器161執行軟體指令，以形成協定堆疊之上層，並且處理器161可遵循協定堆疊對解碼後之資料單元進行處理。在一個示例中，第二基帶處理電路170形成協定堆疊之實體層，由處理器161形成之上層之底部是資料連結層。實體層可按傳輸塊之形式輸出資料單元，並且將傳輸塊提供給資料連結層，以進行進一步處理。
在一個實施方式中，接收處理電路180接收傳輸之數位樣本，對數位樣本進行解多工和解調以生成接收到之碼塊，並且對接收到之碼塊進行解碼。在一個實施方式中，基於基矩陣168之LDPC解碼器184被配置成對接收到之碼塊進行解碼。在一個示例中，LDPC解碼器184可被配置成使用用諸如第二基矩陣240之基矩陣168生成之PCM。因此，PCM是包括具有兩個非零元素之列之擴展PCM之第二PCM。在一個示例中，存儲在記憶體162中之基矩陣168與存儲在記憶體112中之基矩陣118相同。在一個實施方式中，LDPC解碼器184是基於錯誤更正指令的。
注意，可使用各種技術來分別實現第一基帶處理電路120和第二基帶處理電路170。在一個示例中，基帶處理電路被實現為積體電路。在另一個示例中，基帶處理電路被實現為執行軟體指令之一個或多個處理器。
還需注意，雖然在第1圖之示例中每個裝置使用單個天線，但是通信100可被適當地修改，以使用多輸入多輸出(MIMO)天線技術。
第3圖示出了依據本發明實施方式之示例性基帶處理電路320之框圖。在一個示例中，基帶處理電路320被用在第一電子裝置110中，以取代第一基帶處理電路120。
如第3圖中所示，基帶處理電路320包括耦接在一起之發送處理電路330和控制電路340。發送處理電路330包括耦接在一起之傳輸塊解多工器(de-multiplexer,DEMUX)331、碼塊編碼器332、LDPC編碼器333、映射器335和調製器336。控制電路340包括用於配置和控制基帶處理電路320之操作之各種控制模組。在第3圖之示例中，控制電路340包括矩陣控制器341。
傳輸塊DEMUX 331被配置成接收封包之傳輸塊，對傳輸塊進行編碼以便進行傳輸塊級錯誤檢測，並且對編碼後之傳輸塊進行分割，以輸出多個碼塊。在一個示例中，傳輸塊DEMUX 331被配置成基於傳輸塊來計算循環冗餘校驗(CRC)位元，並且將CRC位元添加到傳輸塊中，以生成編碼後之傳輸塊。另外，傳輸塊DEMUX 331被配置成將編碼後之傳輸塊分割成多個碼塊。在一個示例中，由碼塊編碼器332、LDPC編碼器333和映射器335對多個碼塊分別進行處理。
注意，在另一個示例中，碼塊編碼器332、LDPC編碼器333和映射器335形成碼塊處理路徑。基帶處理電路320可包括被配置成對多個碼塊進行並行處理之多個碼塊處理路 徑。然後，調製器336可對來自多個碼塊處理路徑之輸出進行多工。
在一個示例中，碼塊編碼器332被配置成接收碼塊，對碼塊進行編碼以便進行碼塊級錯誤檢測，以生成CRC碼塊。在一個示例中，碼塊編碼器332被配置成基於碼塊來計算循環冗餘校驗(CRC)位元，並且將CRC位元添加到碼塊中，以生成CRC碼塊。在一個示例中，CRC碼塊中之位元被稱為資訊位元。
在一個實施方式中，LDPC編碼器333可被配置成使用具有權重2列之PCM對CRC碼塊進行操作，以進行錯誤更正。在一個示例中，可由矩陣控制器341基於基矩陣118、相應之移位係數表和提升因數來生成PCM。在一個示例中，基矩陣118是包括第一基矩陣241和擴展基矩陣242之第二基矩陣240，並且PCM是用包括第一PCM和每列具有兩個非零元素之擴展PCM之第二基矩陣240生成之第二PCM。PCM也可被存儲在記憶體112中。
LDPC編碼器333接收資訊位元(編碼後之碼塊)，並且基於PCM對資訊位元進行編碼，以生成碼字(編碼後之資訊位元)。在一個示例中，編碼後之碼塊是位元長度為k之資料單元202，並且碼字是具有基於第二PCM生成之位元長度為n2之第二碼字215。在一個實施方式中，LDPC編碼器333還可包括第一編碼器337和擴展編碼器338。第一編碼器337可使用第一PCM和資料單元202來生成奇偶校驗位元之第一集合203。擴展編碼器338可使用擴展PCM和第一碼字201 來生成奇偶校驗位元之第二集合214。另選地，奇偶校驗位元之第二集合214對應於第一碼字201中之正被重新傳輸之位元子集。注意，可用第一基矩陣241來生成第一PCM。可用擴展基矩陣242來生成擴展PCM。
映射器335依據合適之調製方案將編碼後之碼塊之所選擇部分映射到資料符號。調製器336然後對資料符號執行調製並且生成輸出樣本。
矩陣控制器341可被配置成基於基矩陣118、移位係數表和提升因數來生成供LDPC編碼器333使用之PCM。
在一個實施方式中，可在LDPC編碼器333和映射器335之間採用循環緩衝器模組。循環緩衝器模組被配置成在循環緩衝器中緩衝第二碼字215，並且基於冗餘版本來輸出緩衝之碼字之所選擇部分。在一個示例中，循環緩衝器形成在諸如記憶體112之記憶體中。在一個示例中，記憶體112中之存儲空間被分配用於形成循環緩衝器。在一些示例中，循環緩衝器被稱為虛擬循環緩衝器。
在一些實施方式中，第二碼字215被打孔(punctured)，並且在循環緩衝器中緩衝打孔後之碼字。在一個示例中，擁有資訊位元之兩行在緩衝之前被打孔。資訊位元之打孔可提供性能優勢。
注意，可使用各種技術來實現基帶處理電路320。在一個示例中，基帶處理電路320被實現為積體電路。在另一個示例中，基帶處理電路320被實現為執行軟體指令之一個或多個處理器。
第4圖示出了依據本發明實施方式之示例性基帶處理電路470之框圖。在一個示例中，基帶處理電路470被用在第二電子裝置160中，以取代第二基帶處理電路170。
如第4圖中所示，基帶處理電路470包括耦接在一起之接收處理電路480和控制電路490。如第4圖中所示，接收處理電路480還包括耦接在一起之解調器481、解映射器482、LDPC解碼器484。控制電路490包括矩陣控制器491。
在一個實施方式中，基帶處理電路470接收數位樣本，並且對數位樣本進行處理，以生成解碼後之碼塊。例如，解調器481被配置成接收數位樣本，對數位樣本執行解調，以在每個符號週期期間生成資料符號。解映射器482將每個符號週期期間之用於子載波之資料符號分開，並且分別確定用於碼塊之資料符號，並且將與碼塊對應之資料符號提供給LDPC解碼器484。
LDPC解碼器484對用於碼塊之資料符號進行處理，以對碼塊進行解碼。在一個實施方式中，LDPC解碼器484可被配置成使用具有權重2列之PCM對用於代碼塊之資料符號進行操作。可由矩陣控制器491基於基矩陣168、相應之移位係數表和提升因數來生成PCM。在一個示例中，基矩陣168是包括第一基矩陣241和每行具有兩個非零邊之擴展矩陣242之第二基矩陣240，並且PCM是用第二基矩陣240生成之第二PCM。第二PCM包括第一PCM和擴展PCM。PCM也可被存儲在記憶體162中。在一個示例中，基矩陣168和基矩陣118是相同的。
在一個實施方式中，LDPC解碼器484可採用包括第一PCM和擴展PCM之第二PCM對接收到之第二碼字215進行解碼。注意，第二碼字215包括第一碼字201和奇偶校驗位元之第二集合214，因此，接收到之第二碼字包括接收到之第一碼字和接收到之奇偶校驗位元之第二集合。如上所述，第二PCM包括(n2-k)列n2行。列n1至n2對應於擴展PCM和奇偶校驗位元之第二集合214，並且每列具有兩個非零元素。
在一個示例中，LDPC解碼器484可包括第一解碼器485、擴展解碼器486。參照第2F圖，與列m相關之CN操作是基於與奇偶校驗位元vj關聯之初始統計估計的，並且不反覆運算。因此，擴展解碼器486可被配置成實現與第二PCM之列n1+1至n2相關之非反覆運算CN操作。第一解碼器485可被配置成實現與第二PCM之列1至n1相關之反覆運算CN操作和VN操作。參照第2E圖，可透過將與可變節點vj關聯之初始統計估計包括在可變節點vi之初始統計估計中來將列m對與可變節點vi關聯之VN操作之影響考慮在內。在一個示例中，可例如使用擴展解碼器486中之硬體元件來獲得可變節點vi和vj之初始統計估計之總和，並且取代與第一解碼器485中之列1至n1相關之反覆運算VN操作中之可變節點vi之初始統計估計。
在一個實施方式中，與可變節點vj關聯之初始統計估計和與列m相關之CN操作相同。因此，當實現了與對應於奇偶校驗位元之第二集合215之可變節點關聯之初始統計估計時，可省略與擴展PCM或第二PCM中之列n1+1至n2相關 之CN操作。因此，可省略擴展解碼器486。
在一個實施方式中，LDPC解碼器484可被配置成使用奇偶校驗矩陣和用於重新傳輸第一碼字201之子集之錯誤更正指令對用於碼塊之資料符號進行操作。
注意，可使用各種技術來實現基帶處理電路470。在一個示例中，基帶處理電路470被實現為積體電路。在另一個示例中，基帶處理電路470被實現為執行軟體指令之一個或多個處理器。
第5圖示出了依據本發明實施方式之示例性進程500之流程圖。在一個示例中，進程500由諸如第1圖之示例中之第一電子裝置110之電子裝置來執行。例如，進程500可用於基於基矩陣118來實現QC-LDPC編碼，以生成第二碼字215。進程在S501開始，前進至S510。
在S510，對碼塊進行編碼，以生成碼字之第一部分。在第1圖之示例中，對傳輸塊進行編碼，以添加CRC位元。編碼後之傳輸塊被分割成多個碼塊。對於每個碼塊，第一電子裝置110在碼塊中添加CRC位元，以生成CRC碼塊。CRC碼塊中之位元被稱為資訊位元。基於QC-LDPC碼對CRC碼塊進行編碼，以生成碼字之第一部分。碼字之第一部分包括資訊位元和奇偶校驗位元。
在一個實施方式中，QC-LDPC碼以存儲在記憶體112中之基矩陣118為基礎。依據本發明各方面，基矩陣118可以是包括第一基矩陣241和每列具有兩個非零邊之擴展基矩陣242之第二基矩陣240。在一個示例中，CRC碼塊是位元長 度為k之資料單元202。
為了對CRC碼塊進行編碼，例如透過矩陣控制器341用第一基矩陣241來生成第一PCM。透過例如第一編碼器337使用第一PCM將資料單元202或CRC碼塊編碼成碼字之第一部分。碼字之第一部分是第一碼字201。
在S520，基於具有權重2列之矩陣來生成碼字之第二部分。在一個實施方式中，例如透過矩陣控制器341用第二基矩陣240來生成第二PCM。透過例如擴展編碼器338使用第二PCM之擴展PCM來生成碼字之第二部分。碼字之第二部分是奇偶校驗位元之第二集合214。在一個示例中，碼字是包括資料單元202(CRC碼塊)、奇偶校驗位元之第一集合203和奇偶校驗位元之第二集合214(碼字之第二部分)之第二碼字215。
在S530，發送碼字。在一個示例中，發送第二碼字215。進程前進至S599並且終止。
另選地，在S510中生成諸如第一碼字201之碼字之第一部分之後，可發送碼字之第一部分。另外，可重新傳輸基於錯誤更正指令確定之碼字之第一部分中之位元子集。正在重新傳輸之碼字之第一部分中之位元子集可以是碼字之第二部分。進程前進至S599並且終止。
第6圖示出了依據本發明實施方式之示例性進程600之流程圖。在一個示例中，進程600由諸如第1圖之示例中之第二電子裝置160之電子裝置來執行。例如，進程600可用於基於基矩陣118來實現QC-LDPC解碼。該進程在S601 開始，前進至S610。
在S610，接收承載碼字之無線信號。
在一個實施方式中，進程600可用于基於具有權重2列之矩陣來實現QC-LDPC解碼。例如，可由矩陣控制器491基於基矩陣168、相應之移位係數表和提升因數來生成PCM。在一個示例中，基矩陣168是包括第一基矩陣241和每行具有兩個非零邊之擴展矩陣242之第二基矩陣240，並且PCM是用第二基矩陣240生成之第二PCM。第二PCM包括第一PCM和擴展PCM。如上所述，第二PCM包括(n2-k)列n2行。列n1至n2對應於擴展PCM和奇偶校驗位元之第二集合214。
在一個示例中，接收到之碼字是基於基矩陣118生成之第二碼字215。接收到之第二碼字215包括接收到之第一碼字203和接收到之奇偶校驗位元之第二集合214。在一個示例中，可使用諸如置信傳播法之統計方法。
在S620，可例如基於接收到之信號、信噪比等來獲得可變節點之初始統計估計。例如，初始統計估計可以是先驗對數似然比(prior log-likelihood ratio,LLR)。在一個示例中，接收到之第二碼字215包括接收到之第一碼字203和接收到之奇偶校驗位元之第二集合214。如上所述，可透過與奇偶校驗位元之第二集合214對應之相應可變節點之初始統計估計來修改一個或多個可變節點之初始統計估計。
在S630，實施與權重2列擴展矩陣相關之非反覆運算CN操作。在一個示例中，權重2列擴展矩陣是與擴展PCM對應之擴展矩陣，因此，實施與對應於擴展PCM之列 n1+1至n2和奇偶校驗位元之第二集合214相關之非反覆運算CN操作。在一個實施方式中，與對應於奇偶校驗位元之第二集合215之可變節點關聯之初始統計估計可取代與擴展矩陣相關之CN操作，因此可省略S630。
在S640，實施與第一基矩陣相關之CN操作。在一個示例中，第一基矩陣241對應於第一PCM，因此，實施與對應於第一PCM之列1至n1和第一字203相關之CN操作。
在S650，實施與第一基矩陣相關之VN操作。在一個示例中，第一基矩陣241對應於第一PCM，因此，實施與對應於第一PCM之列1至n1和第一字203相關之VN操作。
在S660，檢查校驗節點方程以查看可變節點是否滿足校驗節點方程。可基於相應之統計估計(例如，可變節點v1是0，可變節點v2是1等)針對每個可變節點進行決策。如果可變節點滿足校驗節點方程，則進程600前進至S670。如果可變節點不滿足校驗節點方程，則進程600前進至S640，並且反覆運算地重複步驟S640和S650。
在S670，可獲得碼字之資訊位元。在一個示例中，資訊位元對應於第二碼字215之資料單元202。進程前進至S699並且終止。
雖然已經結合本發明之作為示例提出之具體實施方式對本發明之各個方面進行了描述，但可以實施針對這些實施例之另選例、修改例和改變例。因此，本文所闡述之實施方 式旨在例示而非限制。在不脫離下面闡述之申請專利範圍之範圍情況下，存在各種執行之改變。

Claims (19)

  1. 一種裝置，包括：記憶體，配置該記憶體以存儲用於錯誤更正並且與奇偶校驗位元之集合關聯之矩陣，具有多行多列之該矩陣包括：元素，該元素具有與第一狀態或第二狀態對應之值；以及列，該列具有兩個元素，該兩個元素具有與該第一狀態對應之值，並且該兩個元素中之一個元素是對應於與該列相關聯之奇偶校驗位元之奇偶校驗元素；以及處理電路，配置該處理電路以基於該矩陣實施錯誤更正。
  2. 如申請專利範圍第1項所述之裝置，其中，與該奇偶校驗元素在該矩陣之同一行中之其它元素具有與該第二狀態對應之值。
  3. 如申請專利範圍第2項所述之裝置，其中，該處理電路還被配置成透過基於該矩陣用資料單元生成該奇偶校驗位元之集合，以實施錯誤更正，並且將該資料單元編碼成包括該資料單元和該奇偶校驗位元之集合之碼字。
  4. 如申請專利範圍第2項所述之裝置，其中，該處理電路還被配置成接收包括資料單元和該奇偶校驗位元之集合之碼字，並且透過基於該矩陣對該碼字進行解碼，以實施錯誤更正並且生成解碼後之資料單元。
  5. 如申請專利範圍第2項所述之裝置，其中，該矩陣用於准循環低密度奇偶校驗(QC-LDPC)碼以形成奇偶校驗矩陣(PCM)，並且該矩陣是稀疏的，該矩陣包括比具有與該第 二狀態對應之值之元素少的具有與該第一狀態對應之值之元素。
  6. 如申請專利範圍第5項所述之裝置，其中，該處理電路還被配置成生成移位係數表，並且利用該矩陣形成具有元素0和1之奇偶校驗矩陣，其中，形成該奇偶校驗矩陣之步驟透過下列步驟實施：用根據來自基於提升因數之大小之標識矩陣之移位係數表進行行移位之准循環(QC)矩陣取代具有與該第一狀態對應之值之每個元素，以及用與該標識矩陣具有相同大小之零矩陣取代具有與該第二狀態對應之值之每個元素。
  7. 如申請專利範圍第6項所述之裝置，其中，該處理電路被配置成基於該奇偶校驗矩陣使用低密度奇偶校驗碼進行編碼/解碼。
  8. 如申請專利範圍第2項所述之裝置，其中，該矩陣還包括第二列，並且該矩陣包括具有該第二列之子矩陣和具有該列之擴展矩陣。
  9. 如申請專利範圍第1項所述之裝置，其中，該記憶體是非揮發性記憶體。
  10. 如申請專利範圍第2項所述之裝置，其中，該矩陣是低密度奇偶校驗碼中使用之奇偶校驗矩陣，並且具有與該第一狀態對應之值之元素是1，以及具有與該第二狀態對應之值之元素是0。
  11. 一種裝置，包括：處理電路，該處理電路被配置成： 生成包括資料單元和用於錯誤更正之奇偶校驗位元之第一集合之數位信號；發送該數位信號；基於錯誤更正指令，用該資料單元和/或該奇偶校驗位元之第一集合來生成與位元子集之重新傳輸對應之奇偶校驗位元之第二集合；以及發送該奇偶校驗位元之第二集合；以及記憶體，該記憶體被配置成存儲該錯誤更正指令。
  12. 如申請專利範圍第11項所述之裝置，其中，該錯誤更正指令包括將該數位信號中之該位元子集重新傳輸之特性。
  13. 如申請專利範圍第11項所述之裝置，其中，該錯誤更正指令包括具有值與第一狀態或第二狀態對應之元素和具有值與該第一狀態對應之兩個元素之列之矩陣，並且該處理電路還被配置成根據該矩陣在該數位信號中生成該位元子集。
  14. 一種方法，包括：存儲矩陣，其中，該矩陣用於錯誤更正並且與奇偶校驗位元之集合關聯，並且具有多行多列之該矩陣包括：元素，該元素具有與第一狀態或第二狀態對應之值；以及列，該列具有值與該第一狀態對應之兩個元素，該兩個元素中之一個元素是對應於與該列關聯之奇偶校驗位元之奇偶校驗元素；以及基於該矩陣對數位信號進行編碼/解碼。
  15. 如申請專利範圍第14項所述之方法，其中，與該奇偶校驗 元素在同一行中之其它元素具有與該第二狀態對應之值。
  16. 如申請專利範圍第15項所述之方法，其中，該數位信號是具有資訊位元之集合之資料單元，並且透過基於該矩陣用該資料單元生成該奇偶校驗位元之集合來實現對該數位信號進行編碼，以形成包括該資料單元和該奇偶校驗位元之集合之碼字。
  17. 如申請專利範圍第15項所述之方法，其中，該方法還包括接收包括資料單元和該奇偶校驗位元之集合之數位信號，並且透過基於該矩陣進行解碼來實現對該數位信號進行解碼，以生成解碼後之資料單元。
  18. 如申請專利範圍第15項所述之方法，其中，該矩陣用於低密度奇偶校驗碼以生成奇偶校驗矩陣，並且該矩陣是稀疏的，該矩陣包括比具有與該第二狀態對應之值之元素少的具有與該第一狀態對應之值之元素。
  19. 一種方法，包括：生成包括資料單元和用於錯誤更正之奇偶校驗位元之第一集合之數位信號；發送該數位信號；基於錯誤更正指令，用該資料單元和/或該奇偶校驗位元之第一集合來生成與位元子集之重新傳輸對應之奇偶校驗位元之第二集合；發送該奇偶校驗位元之第二集合；以及存儲該錯誤更正指令。
TW107108638A 2017-03-24 2018-03-14 通訊用錯誤更正編碼方法和裝置 TWI691173B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762475953P 2017-03-24 2017-03-24
US62/475,953 2017-03-24
US15/917,260 US10608665B2 (en) 2017-03-24 2018-03-09 Method and apparatus for error correction coding in communication
US15/917,260 2018-03-09

Publications (2)

Publication Number Publication Date
TW201841476A true TW201841476A (zh) 2018-11-16
TWI691173B TWI691173B (zh) 2020-04-11

Family

ID=63583754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108638A TWI691173B (zh) 2017-03-24 2018-03-14 通訊用錯誤更正編碼方法和裝置

Country Status (5)

Country Link
US (1) US10608665B2 (zh)
EP (1) EP3586459A4 (zh)
CN (1) CN108934186B (zh)
TW (1) TWI691173B (zh)
WO (1) WO2018171510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805509B (zh) * 2022-10-13 2023-06-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809328B (zh) * 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
WO2019031925A1 (ko) 2017-08-10 2019-02-14 삼성전자 주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102297264B1 (ko) 2017-08-24 2021-09-03 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 3gpp nr을 위한 베이스 그래프 선택
US11973593B2 (en) * 2018-02-23 2024-04-30 Nokia Technologies Oy LDPC codes for 3GPP NR ultra-reliable low-latency communications
WO2021080155A1 (ko) * 2019-10-21 2021-04-29 엘지전자 주식회사 Harq 동작을 위한 코드워드 설정 기법
US11281529B2 (en) * 2020-02-14 2022-03-22 Micron Technology, Inc. Error detection code generation techniques
US20220231701A1 (en) * 2021-01-20 2022-07-21 Nvidia Corporation Technique to perform decoding of wireless communications signal data
CN115577225B (zh) * 2022-12-07 2023-05-12 通号万全信号设备有限公司 二取二表决处理方法、设备及存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
JP2010524365A (ja) 2007-04-13 2010-07-15 パナソニック株式会社 無線通信装置およびリダンダンシーバージョンの送信制御方法
US20090031185A1 (en) * 2007-07-23 2009-01-29 Texas Instruments Incorporated Hybrid arq systems and methods for packet-based networks
KR101445080B1 (ko) * 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US8504894B1 (en) * 2010-03-04 2013-08-06 Sk Hynix Memory Solutions Inc. Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices
US8739001B2 (en) 2011-04-23 2014-05-27 Analogies Sa LDPC encoding and decoding techniques
US8347200B1 (en) * 2011-07-29 2013-01-01 Stec, Inc. Reduced memory multi-channel parallel encoder system
WO2014032711A1 (en) 2012-08-29 2014-03-06 Huawei Technologies Co., Ltd. Method and device for performance evaluation of forward error correction (fec) codes
US9813080B1 (en) * 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US8990661B1 (en) 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
KR102223056B1 (ko) 2013-09-26 2021-03-05 삼성전자주식회사 송수신 장치 및 그의 신호 처리 방법
US9595977B2 (en) 2014-09-29 2017-03-14 Apple Inc. LDPC decoder with efficient circular shifters
WO2016204578A1 (ko) * 2015-06-18 2016-12-22 삼성전자 주식회사 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치
US20170109233A1 (en) * 2015-10-20 2017-04-20 Sandisk Technologies Inc. Data encoding using an adjoint matrix
KR20170083432A (ko) * 2016-01-08 2017-07-18 삼성전자주식회사 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805509B (zh) * 2022-10-13 2023-06-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US20180278267A1 (en) 2018-09-27
CN108934186B (zh) 2020-06-12
EP3586459A1 (en) 2020-01-01
CN108934186A (zh) 2018-12-04
EP3586459A4 (en) 2020-04-01
WO2018171510A1 (en) 2018-09-27
US10608665B2 (en) 2020-03-31
TWI691173B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
TWI691173B (zh) 通訊用錯誤更正編碼方法和裝置
US11323206B2 (en) HARQ for advanced channel codes
US20200162196A1 (en) Apparatus and method of transmission using harq in communication or broadcasting system
TWI714824B (zh) 通訊方法和裝置
CN107211033B (zh) 数据传输的方法和设备
US20190132087A1 (en) Method and apparatus for data transmission
US11646818B2 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
US11664928B2 (en) Multi-label offset lifting method
EP3661084A1 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
WO2022036657A1 (en) Permutated extension and shortened low density parity check codes for hybrid automatic repeat request
AU2018288953A1 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
KR20220122559A (ko) 통신 시스템에서 LDPC(low-density parity-check) 부호에 기초한 복호 방법 및 장치
CN117081605A (zh) Ldpc的编译码方法和相关装置