CN116827357A - 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 - Google Patents

一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 Download PDF

Info

Publication number
CN116827357A
CN116827357A CN202310849531.7A CN202310849531A CN116827357A CN 116827357 A CN116827357 A CN 116827357A CN 202310849531 A CN202310849531 A CN 202310849531A CN 116827357 A CN116827357 A CN 116827357A
Authority
CN
China
Prior art keywords
matrix
upper left
sub
base
base matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310849531.7A
Other languages
English (en)
Inventor
徐俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Publication of CN116827357A publication Critical patent/CN116827357A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供了一种结构化低密度奇偶校验码LDPC的编码、译码方法及装置，其中，上述编码方法包括：确定编码使用的基础矩阵，所述基础矩阵包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；根据所述基础矩阵和与所述基础矩阵对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。采用本发明提供的上述技术方案，解决了相关技术中LDPC编译码器无法支持递增冗余HARQ和灵活性不足的问题。

Description

一种结构化低密度奇偶校验码LDPC的编码、译码方法及装置
本申请是申请号为“201610884876.6”，申请日为“2016年10月10日”，专利名称为“结构化LDPC的编码、译码方法及装置”的中国专利申请的分案申请。
技术领域
本发明涉及通信领域，具体而言，涉及一种结构化低密度奇偶校验码(LowDensity Parity Check Codes，简称为LDPC)的编码、译码方法及装置。
背景技术
随着无线数字通信的发展及各种高速率、突发性强的业务的出现，人们对纠错编码技术提出了愈来愈高的要求，图1为一种典型的数字通信系统。LDPC是一类可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，最初由Gallager发现，所以称为Gallager码。经过数十年的沉寂，随着计算机硬件和相关理论的发展，MacKay和.Neal重新发现了它，并证明了它具有逼近香农限的性能。最新研究表明，LDPC码具有以下特点：低译码复杂度，可线性时间编码，具有逼近香农限性能，可并行译码，以及在长码长条件下优于Turbo码。
LDPC码是一种特殊的线性分组码。通信中，每发送一个分组长度为N比特的码字，为了保证其具有一定的纠错能力，需要有M个校验比特，每个码字都要求满足HxT＝0T，其中H为二元域上M×N维的奇偶校验矩阵。所有的运算都是在二元域GF(2)上进行的，这里加和减是“异或”运算，而乘是“与”运算。
LDPC码是一种基于稀疏校验矩阵的线性分组码，正是利用它的校验矩阵的稀疏性，才能实现低复杂度的编译码，从而使得LDPC码走向实用化。前面提到的Gallager码是一种正则的LDPC码(regular ldpcc)，而Luby和Mitzenmacher等人对Gallager码进行了推广，提出非正则的LDPC码(irregular ldpcc)。Gallager最初提出的编码具有规则的码结构，其校验矩阵是稀疏矩阵，且每一行具有相同个数的1，每一列也具有相同个数的1。M.G.Luby认为，如果允许校验矩阵的行或者列中非零元的个数发生变化，同时保证矩阵的稀疏性，那么编码的译码算法仍然适用，而编码的性能却能够得到极大的提高，使之能够达到甚至超过Turbo码的性能。这是因为在这种编码结构中，如果对应二分图的左节点和右节点有合适的次数分布(degree distribution)，那么在译码时将会存在一种波状效应(waveformeffect)，将极大地提高译码性能。非正则码就是这种允许同种节点有不同次数的低密度的编码，而Gallager最初提出的编码相应的称为正则码。
LDPC奇偶校验矩阵的图形表示形式是二分图。二分图和校验矩阵之间具有一一对应的关系，一个M*N的奇偶校验矩阵H定义了每个具有N比特的码字满足M个奇偶校验集的约束。一个二分图包括N个变量节点和M个奇偶校验节点。当第m个校验涉及到第n个比特位，即H中第m行第n列的元素Hm，n＝1时，将有一根连线连接校验节点m和变量节点n。二分图中，任何同一类的节点之间都不会有连接，并且二分图中的总边数和校验矩阵中非零元素的个数相等。
概念girth用来定量描述二分图中的短圈。在图论中，二分图的girth是指一个图中最短圈的圈长，例如：某个二分图有长度为6、8、10、12和长度更长的圈，则该二分图的girth为6，变量节点的girth则指通过该节点的最短圈的圈长，由于一个变量节点唯一对应一个码字比特，所以一个码字比特的girth就是一个变量节点的girth。结构化LDPC码
结构化LDPC码是一类工业界最流行的LDPC码，具有最广阔的应用，目前出现在IEEE802.11n/ad、IEEE802.16e等国际标准中，这一类LDPC码在学术界又常常被称为准循环LDPC码或多边LDPC码。
这类LDPC码结构化的LDPC码的奇偶校验矩阵H设为(M×z)×(N×z)矩阵，它是由M×N个分块矩阵构成，每个分块矩阵都是z×z的基本置换矩阵的不同幂次，基本置换矩阵为单位阵时，它们都是单位阵的循环移位矩阵(文中默认为右移)。通过这样的幂次j就可以唯一标识每一个分块矩阵，单位矩阵的幂次可用0表示，零矩阵一般用-1来表示。这样，如果将H的每个分块矩阵都用它的幂次代替，就得到一个M×N的幂次矩阵Hb。这里，定义Hb是H的基础矩阵，H称为Hb的扩展矩阵。在实际编码时，z＝码长/基础矩阵的列数N，称为扩展因子。
例如，矩阵
可以用下面的参数z和一个2×4的基础矩阵Hb扩展得到：
z＝3和
准确的定义如下：(N,K)结构化LDPC码是由大小为(mb×z)×(nb×z)的奇偶校验矩阵H定义，其中奇偶校验矩阵H是由大小为mb×nb的基础矩阵Hb、扩展因子z和基本置换矩阵P三个变量确定。信息序列长度K＝(nb-mb)×z，码字长度N＝nb×z，码率r＝k/n。将基础矩阵Hb中所有元素置换成全0方阵或者基本置换矩阵P的hbij次幂矩阵，得到扩展后奇偶校验矩阵H，其中hbij是Hb中的元素。基础矩阵Hb的定义如下，
扩展后奇偶校验矩阵H的定义如下，
因此，也可以说LDPC码的编码器是由基础矩阵Hb，扩展因子z及所选择的基本置换矩阵唯一生成的。根据上述基础矩阵的定义，可以看出在给定扩展因子(一个大于1的整数z)的条件下，基础矩阵和奇偶校验矩阵本质上是一个东西。
LDPC码编码
系统分组码的直接编码方法是：把一个码字x划分为N-M个信息比特s和M个校验比特c，相应地，把M×N的奇偶校验矩阵H划分为分别对应于信息比特和校验比特的M×(N-M)和M×M大小的两块，即H＝[A|B]。根据H×x＝0，可得：
于是可以得到A×s+B×c＝0，进一步推出c＝B-1As。当块B采用特殊的矩阵结构，如严格下三角结构(半随机矩阵)、双下三角结构等，则B-1具有非常简单的形式，可以直接按照上面式子直接计算得到码字中校验比特部分c，并且可以保证编码器具有线性复杂度。
也可以采用Richarson线性时间编码算法：奇偶校验矩阵H具有准下三角结构，设H具有如下形式：
设编码后码字是x＝(s,p1,p2)，这里s为编码码字的系统比特部分，p1和p2为码字的校验比特部分，p1的长度为g，p2长度为(m-g)。上式中，A的维数是(m-g)×(n-m)，B是(m-g)×g，T是(m-g)×(m-g)，C是g×(n-m)，D是g×g，E是g×(m-g)。所有这些矩阵都是稀疏矩阵，而T是下三角矩阵，主对角线元素全为1。校验比特部分可以由下面式子求得：
其中，/>
考虑到结构化LDPC码的向量特征，还可以考虑采用向量译码的方法，如果一个结构化LDPC码的校验位部分是一个严格下三角矩阵，则可以按照以下向量方式来编码，非常成熟和简单。
(n,k)结构化LDPC码的编码码字为c＝(x,b)，其中x＝(x0,x1,,xk-1)是信息序列，b＝(b0,b1,,bn-k-1)是校验序列。
对输入的k个比特的信息序列x进行LDPC编码，产生含有n-k个比特的校验序列b，LDPC编码码字c＝[x,b]，其中，n＝nb×z，k＝kb×z，kb＝nb-mb，z是扩展因子。信息序列x可以分成kb个长度为z的子序列：
x＝[x(0),x(1),x(2),,x(kb-1)]
其中，每个子序列如下：
x(i)＝[xi×z,xi×z+1,xi×z+2,,xi×z+z-1]
校验序列b分成mb个长度为z的子序列：
b＝[b(0),b(1),b(2),,b(mb-1)]
其中，每个子序列如下：
b(i)＝[bi×z,bi×z+1,bi×z+2,,bi×z+z-1]
定义中间变量序列v，其中v分为mb个长度为z的子序列：
v＝[v(0),v(1),v(2),,v(mb-1)]
其中，每个子序列如下：
v(i)＝[vi×z,vi×z+1,vi×z+2,,vi×z+z-1]
LDPC码编码步骤如下：
计算中间变量序列v：
计算校验序列b：
计算LDPC码字c＝[x,b]。
总之，LDPC码的编码器可以由LDPC奇偶校验矩阵H唯一描述，具体的编码方法已经非常成熟和简单，所此处不再赘述。另外，LDPC码的奇偶校验矩阵不仅仅决定了LDPC码译码器的性能，而且决定了LDPC码的编码器和译码器的复杂度、存储空间和处理延时，还决定了什么可以支持递增冗余HARQ和是否足够灵活。所以，寻找合适的LDPC码的奇偶校验矩阵结构是至关重要的，决定了LDPC码的使用前景。
在具体实现时，可采上述直接方法或者Richarson方法或者其它方法运算，来完成从N-M比特的源数据得到N比特码字的编码功能。事实上，该编码器就是用软件或硬件实现式中稀疏矩阵的乘法和加法运算，对于基于单位阵及其循环移位矩阵的LDPC码，稀疏矩阵的乘法运算可以由多个z位(z为扩展因子)的循环移位寄存器和多个z位的加法器构成，而稀疏矩阵的加法运算就是由上述的多个z位的加法器完成，该多个z位循环移位寄存器和多个z位加法器就构造出一个硬件电路实现的LDPC编码器。
LDPC的译码
LDPC奇偶校验矩阵的图形表示形式是二分图。二分图和校验矩阵之间具有一一对应的关系，一个M*N的奇偶校验矩阵H定义了每个具有N比特的码字满足M个奇偶校验集的约束。一个二分图包括N个变量节点和M个奇偶校验节点。当第m个校验涉及到第n个比特位，即H中第m行第n列的元素Hm，n＝1时，将有一根连线连接校验节点m和变量节点n。二分图中，任何同一类的节点之间都不会有连接，并且二分图中的总边数和校验矩阵中非零元素的个数相等。
LDPC码的信息传递译码算法假定变量节点是相互独立的，短圈的存在必然破坏了独立性的假设，使得译码性能明显下降。事实上，LDPC奇偶校验矩阵对应二分图的最短圈长度越长，即girth值越大，从变量节点发出的信息被传递给自身的正反馈信息将越小，则译码性能也越好。校验矩阵H的girth与基础矩阵Hb之间存在关联，通过数学推理和计算机仿真的验证，有了相关结论。
以下解释二分图的girth、节点的girth、边的girth。为了定量描述二分图中的短圈，引入了girth的相关概念。二分图的girth是指一个图中最短圈的圈长，例如：某个二分图有长度为6、8、10、12和长度更长的圈，则该二分图的girth为6。二分图中，某个节点u的girth(the girth at node u)是指经过节点u的最短圈的圈长，例如：经过节点u有长度为8、10、12和长度更长的圈，则该节点u的girth为8。二分图中，某条边e的girth(the girthat node u)是指经过此边e的最短圈的圈长，例如：经过节点e有长度为8、10、12和长度更长的圈，则该节点u的girth为8。
一个变量节点的girth是指最短路径的长度，它等同于从这个节点出来的信息传递回该节点本身的最小迭代次数。在实际迭代次数达到这个最小迭代次数之前，与这个节点联系的信息可以最优地传递给二分图的剩余部分。如果某个变量节点的girth如果越大，那么该变量节点发出的信息被传递给自身的正反馈信息将越小，则译码性能也越好。所以，使变量节点的girth尽量大对码性能的提高是有利的。综上所述，构造高LDPC码原则如下：首先，被选择的码的最短圈的长度(girth)应该尽量大；其次，对于具有同样大小girth的码，被选择的码的最短圈的数目应该尽量少。
在实际应用中，由基础矩阵扩展为奇偶校验矩阵，所述奇偶校验矩阵也可以称为扩展矩阵或者二进制矩阵。分析校验矩阵的拓扑可知，扩展矩阵中z×z的分块矩阵和基础矩阵的元素是唯一对应的，如果基础矩阵中某些元素不构成短圈，那么这些元素对应的分块矩阵在扩展矩阵中也将不构成短圈。所以，为了研究扩展矩阵的短圈，仅仅需要研究当基础矩阵中出现短圈时的扩展矩阵。
分析校验矩阵和二分图的拓扑结构，当基础矩阵Hb中出现长度为4的短圈的时候，Hb的扩展矩阵H才可能出现长度为4或者更大的短圈，如下：有四个z×z的分块矩阵Pi,Pj,Pk,Pl对应的幂次元素i,j,k,l在Hb中构成了长度为4的短圈，若mod(i-j+k-l,z)＝0，则Pi,Pj,Pk,Pl在H中构成了长度为4的短圈；若mod(i-j+k-l,z)＝z/2，则Pi,Pj,Pk,Pl在H中构成了长度为8的短圈。其它情况下，Pi,Pj,Pk,Pl在H中构成了长度为12的短圈或者不构成短圈。
分析校验矩阵和二分图的拓扑结构，当基础矩阵Hb中出现长度为6的短圈的时候，Hb的扩展矩阵H才可能出现长度为6或者更大的短圈，如下：有六个z×z的分块矩阵Pi,Pj,Pk,Pl,Pm,Pn对应的幂次元素i,j,k,l,m,n在Hb中构成了长度为6的短圈，若mod(i-j+k-l+m-n,z)＝0，则Pi,Pj,Pk,Pl,Pm,Pn在H中构成了长度为6的短圈；若mod(i-j+k-l+m-n,z)＝z/2，则Pi,Pj,Pk,Pl,Pm,Pn在H中构成了长度为10的短圈。其它情况下，Pi,Pj,Pk,Pl,Pm,Pn在H中构成了长度大于等于12的短圈或者不构成短圈。
分析校验矩阵和二分图的拓扑结构，当基础矩阵Hb中出现长度为8的短圈的时候，Hb的扩展矩阵H才可能出现长度为8或者更大的短圈，如下：有八个z×z的分块矩阵Pi,Pj,Pk,Pl,Pm,Pn,,Ps,Pt对应的幂次元素i,j,k,l,m,n,s,t在Hb中构成了长度为8的短圈；若mod(i-j+k-l+m-n+s-t,z)＝0，则Pi,Pj,Pk,Pl,Pm,Pn,Ps,Pt在H中构成了长度为8的短圈；其它情况下，Pi,Pj,Pk,Pl,Pm,Pn,Ps,Pt在H中构成了长度为12的短圈或者不构成短圈。
基础矩阵修正
如果对于每个不同的扩展因子无法采用同一基础矩阵，那么，对于每个不同的码长，所述的LDPC码编译码器都需要存储一个基础矩阵，当码长很多时，就要存储很多基础矩阵，这样会占用很大的存储空间或者使得硬件实现电路很复杂。
修正是利用其它码长的扩展因子对基础矩阵Hb中的非负值元素进行修正，修正后的元素值应小于该码长下的扩展因子值，修正算法可以采用取模(mod)、取整(scale+floor)或舍入(scale+round)等。设Pi，j为基础矩阵第i行第j列的非负元素，P’i，j为修正以后的元素，有：
对于取模(mod)方法：
对于取整(scale+floor)方法：
对于舍入(scale+round)方法：
其中，N为基础矩阵列数，n为要生成奇偶校验矩阵的低密度奇偶校验码的码长。mod为取模操作，[]为下取整操作，Round为四舍五入操作。这里，假定最大码长为2304。
例如，对于码长1152比特低密度奇偶校验码，设其基础矩阵某个非负元素为93，则其修正结果为：
对于取模(mod)方法：
对于取整(scale+floor)方法：
对于舍入(scale+round)方法：
LDPC码如果使用当前最流行的分层译码，对数似然比信息的读写严重影响了LDPC码的流水线的排列。具体地，在高码率的时候，对于普通的LDPC码码结构，译码器需要基础矩阵一行完成处理以后，才可以开始下一级流水线，如果一级流水特别长，将严重降低译码器的效率。
在3GPP标准中，第5代移动通信标准的新空口(5G New RAT)正式立项了，这个新空口需要支持超高吞吐量和低的处理延迟，所以需要新的编码方案来代替当前的turbo编码方案。但是，当前的通信标准的LDPC码不能够很好地支持递增冗余HARQ，不具有足够的码率和传输块大小的灵活性，所以需要设计新的LDPC编码结构，在保证接近turbo码的性能和灵活性的条件下可以支持递增冗余HARQ，而且还需要有比turbo码低的多的复杂度和超高速处理能力。
发明内容
本发明实施例提供了一种结构化低密度奇偶校验码LDPC的编码、译码方法及装置，以至少解决相关技术中现有LDPC编译码器无法支持递增冗余HARQ和灵活性不足的问题。
根据本发明的一个实施例，提供了一种LDPC的编码方法，包括：确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。
根据本发明的一个实施例，提供了一种LDPC的译码方法，包括：
确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数。
根据本发明的另一个实施例，提供了一种LDPC的编码装置，包括：
确定模块，用于确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
编码模块，用于根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。
根据本发明的又一个实施例，提供了一种LDPC的译码装置，包括：确定模块，用于确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
译码模块，用于根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数。
根据本发明的又一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：
确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。
根据本发明的再一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：
确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数。
本发明实施例提供的方案，通过设计合适的基础矩阵，根据所述基础矩阵和其对应的扩展因子，完成编码或译码，实现了超高速度的LDPC编码和译码，实现了接近turbo码的编译码性能，解决了现有LDPC编译码器无法支持递增冗余HARQ和灵活性不足的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为相关技术中的数字通信系统的结构框图；
图2为本发明的实施例一提供的结构化LDPC码的编码器的结构示意图；
图3为本发明的实施例一中所使用的基础矩阵示意图；
图4为本发明的实施例二提供的结构化LDPC码的译码器的结构示意图；
图5为本发明的实施例三提供的一种结构化LDPC码的编码方法的流程图；
图6为本发明的实施例四提供的一种结构化LDPC码的译码方法的流程图；
图7为本发明的实施例五提供的一种结构化LDPC码的编码装置的结构示意图；
图8为本发明的实施例五提供的一种结构化LDPC码的译码装置的结构示意图；
图9为本发明的实施例八提供的一种存储器存储方式的示意图一；
图10为本发明的实施例八提供的一种存储器存储方式的示意图二。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
对于传统的结构化LDPC码，往往无法支持递增冗余HARQ方案，或者往往无法提供超高吞吐量，或者无法达到接近turbo码的性能，或者灵活性不足。但是，基础矩阵的可能结构和组成方式的数量是极其巨大的，现有技术还没有一种综合可行的解决方法，也得不到满足这样要求的基础矩阵。
为了解决上述问题，本发明的实施例提供了一种结构化LDPC码的编码、译码方法及装置、编码器和译码器。本发明的实施例从实用性考虑，对多个码率和多种码长，使用同一个基础矩阵，通常是对应于最大码长而生成的，同时在不同码长时对该基础矩阵进行修正，本发明实施例通过定义不同码长的基础矩阵的Girth特征，保证了在各种码长条件下可以达到turbo码性能。但本发明不局限于此，也可适用于对每一个码长采用一个基础矩阵的方式。
需要说明的是，本申请实施例中提供的解决方案并不限于本申请实施例中矩阵的结构，例如对应于系统比特的矩阵和对应于校验比特的矩阵的位置是可以左右互换的，凡是基于本申请实施例中的设计思想进行的编译码方案均落入本申请的保护范围之内。
实施例一
本发明实施例提供了一种数字通信中结构化低密度奇偶校验码LDPC的编码装置，其结构如图2所示，至少包括处理器202和存储器201。
所述存储器201，用于至少存储编码使用的基础矩阵。
所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Nb是整数，Kb是大于等于4的整数。i＝1、…、Mb，j＝1,…、Nb。
所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵。
可选地，所述矩阵Hb的前4行和前Kb+4列的交集构成了左上角子矩阵Hb1，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4。对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；
当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，
每个码字比特的重量是指对应列中非零元素的个数，在这里，i＝1,2,…,V。
根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)*Z比特的源信息比特序列LDPC编码运算，得到Nb*Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
可选地，所述上述基础矩阵Hb还可以包括：
该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
可选地，增强移动宽带(Enhanced Mobile Broadband，简称为eMMB)场景和超高可靠和低延迟(Ultra-Reliable and Low latency Communication，简称为URLLC)场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
需要指出，本发明不局限这种方式，还可以是最后一个元素为0，还可以任意元素是0。这些方式都可以保证，如果采用分层译码，可以不使用循环移位逆网络，可以明显减少路由开销，取得有益效果。
所述处理器202，用于确定所述基础矩阵和扩展因子z，完成从(Nb-Mb)*z比特的源数据得到Nb*z比特码字的LDPC编码运算。
下面给一个更加具体的例子，符合以上描述要求的基础矩阵Hb如图3所示。
对于图3所示基础矩阵Hb，该矩阵Hb对应码率为1/3，矩阵Mb＝16和Nb＝24，Hb1是4*12的矩阵，Hb2是8*16的矩阵，Hb3是16*24的矩阵。该基础矩阵对应扩展因子z＝336。图3的矩阵例子就同时满足Hb1的特征、Hb2的特征和Hb3的特征。当满足的Hb1的特征时候，2/3码率的LDPC码具有接近turbo码的性能，该矩阵只有4行，所以满足超高速处理的需要。由于满足的Hb2的特征时候，保证了LDPC具有优选的次数分布，同时由于满足特定TBS＝336*8的girth要求，从而使得1/2码率的LDPC码具有接近turbo码的性能；该矩阵只有8行，所以满足超高速处理的需要；另外Hb1是Hb2的左上角子矩阵，属于嵌套结构，所以可以支持递增冗余HARQ。可选地，由于满足的Hb3的特征时候，保证了LDPC具有优选的次数分布，同时由于满足特定TBS＝336*8的girth要求，从而使得1/3码率的LDPC码具有接近turbo码的性能；该矩阵只有16行，所以满足超高速处理的需要；另外Hb1和Hb2都是Hb的左上角子矩阵，属于嵌套结构，所以可以支持递增冗余HARQ。
所述矩阵Hb的前4行和前Kb+4＝8列的交集构成了左上角子矩阵Hb1，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数依次等于9、10、10和10，这些值都小于等于Kb+2＝10且大于等于Kb-2＝8，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵。
以上所给出的矩阵中，A部分矩阵为系统位部分矩阵，B部分为校验位部分矩阵，矩阵中元素值-1对应全0方阵，元素值是非零方阵对应于方阵循环移位相应值后的矩阵。此外，基础矩阵Hb的所有列中第一对应非零方阵的元素都是0。此时，循环移位网络只需要完成循环移位差值即可。此时，具有本发明矩阵结构的LDPC分层译码器不需要循环移位逆网络，同传统方案比较，路由减半。
可选地，上述编码器还可具有以下特点：还包括扩展模块，用于根据扩展因子和基本置换矩阵对所述基础矩阵进行扩展，得到(M×z)×(N×z)低密度奇偶校验码的奇偶校验矩阵，所述译码模块是基于所述基础矩阵扩展得到的该奇偶校验矩阵进行编码运算。
本发明实施例则通过提出的基础矩阵的结构对信息比特进行LDPC编码，可以产生LDPC码字，这样的LDPC码字经过调制等模块以后发送到信道，接收端接收信号后进行解调等处理，产生接收的LDPC码字，接收LDPC码字将送到LDPC译码器。这样LDPC码字可以保证译码的流水线速度取得了提升的效果，即译码器处理速度取得了提升的效果。这就有效地提高了LDPC码的效率，加速了译码速度。进一步地，本发明提出的基础矩阵的结构通过允许不使用逆循环移位网络(用于写会存储)还可以使得交换网络减少，同样进一步减少硬件复杂度。
实施例二
本发明实施例提供了一种数字通信中结构化低密度奇偶校验码LDPC的译码装置，其结构如图4所示，至少包括处理器402和存储器401。
所述存储器401，用于至少存储编码使用的基础矩阵。所述的基础校验矩阵包括以下特征：
所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数。i＝1、…、Mb，j＝1,…、Nb。
所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵。
可选地，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4；对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；
当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，在这里，i＝1,2,…,V。
根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)*Z比特的源信息比特序列LDPC编码运算，得到Nb*Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
可选地，所述基础矩阵Hb还包括：左上角子矩阵Hb3。
可选地，该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
更进一步，eMMB场景和URLLC场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝0、1、…、Nb-1。
所述一个处理器402，用于根据所述基础矩阵和扩展因子z，完成从Nb*z比特的码字得到(Nb-Mb)*z比特信息数据的LDPC译码运算。
下面给一个更加具体的例子，符合以上描述要求的基础矩阵Hb如图3所示。
对于图3所示基础矩阵Hb，该矩阵Hb对应码率为1/3，矩阵Mb＝16和Nb＝24，Hb1是4*12的矩阵，Hb2是8*16的矩阵，Hb3是16*24的矩阵。该基础矩阵对应扩展因子z＝336。图3的矩阵例子就同时满足Hb1的特征、Hb2的特征和Hb3的特征。当满足的Hb1的特征时候，2/3码率的LDPC码具有接近turbo码的性能，该矩阵只有4行，所以满足超高速处理的需要。由于满足的Hb2的特征时候，保证了LDPC具有优选的次数分布，同时由于满足特定TBS＝336*8的girth要求，从而使得1/2码率的LDPC码具有接近turbo码的性能；该矩阵只有8行，所以满足超高速处理的需要；另外Hb1是Hb2的左上角子矩阵，属于嵌套结构，所以可以支持递增冗余HARQ。可选地，由于满足的Hb3的特征时候，保证了LDPC具有优选的次数分布，同时由于满足特定TBS＝336*8的girth要求，从而使得1/3码率的LDPC码具有接近turbo码的性能；该矩阵只有16行，所以满足超高速处理的需要；另外Hb1和Hb2都是Hb的左上角子矩阵，属于嵌套结构，所以可以支持递增冗余HARQ。
所以，本发明的结构可以支持非常高或者比较灵活的并行度，满足适合于超高速译码，从而达到Gbps的译码需求。本实施例则通过提出的基础矩阵的结构对信息比特进行LDPC译码，LDPC译码器接收LDPC码字。由于基础矩阵的行数非常小，这样LDPC译码器可以保证译码的流水线速度取得了提升的效果，即译码器处理速度取得了提升的效果。这就有效地提高了LDPC码的效率，加速了译码速度。进一步地，本发明提出的基础矩阵的结构通过允许不使用逆循环移位网络(用于写会存储)还可以使得交换网络减少，同样进一步减少硬件复杂度。
实施例三
本发明实施例提供了一种结构化LDPC码的编码方法，使用该方法完成LDPC编码的流程如图5所示，包括：
步骤501、确定编码使用的基础矩阵Hb；
可选地，所述的基础校验矩阵包括以下特征：
所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数。i＝1、…、Mb，j＝1,…、Nb。
可选地，所述的基础矩阵Hb至少还包括具有以下特征：所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵。可选地，上述特征可以表现为以下实现方式，但不限于此：
所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4；对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；
当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。
根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)×Z比特的源信息比特序列LDPC编码运算，得到Nb×Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
对于2)而言，有一个更加具体的例子如下：
一个1/3码率的结构化LDPC码的基础矩阵Hb定义如下：
这个LDPC码的扩展因子支持一组确定值集合{z1,z2,z3…,zV}＝{13，50，125，250，500，750，1000}，这里，V＝7，Zmax＝1000。每个扩展因子对应的基础矩阵Hb(zi)通过背景技术中scale+floor算法来得到。
在这里，r＝2，z1＝13≤Z＝zi<z2＝50时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中13*5＝65比特的girth等于4；对于对应扩展因子Z＝zi和删除最重R＝8列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
在这里，s＝3,当z2≤Z＝zi<z3时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
在这里，t＝4,当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中125个重量大于2的校验比特的girth大于等于8；
在这里，u＝7,当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
在这里，u＝7，V＝7，zu≤Z＝zi<zV为空，说明不存在这种情况。
进一步，所述基础矩阵还具备以下特征：该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
更进一步，eMMB场景和URLLC场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝0、1、…、Nb-1。
步骤502、根据所述基础矩阵和其对应的扩展因子，完成从(Nb-Mb)×z比特的源数据得到Nb×z比特码字的LDPC编码运算；
其中z为扩展因子，z是大于等于1的正整数。
实施例四
本发明实施例提供了一种结构化LDPC码的译码方法，使用该方法完成LPDC编码的流程如图6所示，包括：
步骤601、确定译码使用的基础矩阵；
其中，所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
即所述基础矩阵包括以下特征：
根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数。所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数。Nb是整数，i＝1、…、Mb，j＝1,…、Nb。
所述的基础矩阵Hb至少还包括以下特征之一：
所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4；对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；
当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。
根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)×Z比特的源信息比特序列LDPC编码运算，得到Nb×Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
可选地，所述结构化LDPC码的编码方法的技术特征还包括：
该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
更进一步，eMMB场景和URLLC场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝0、1、…、Nb-1。
步骤602、根据所述基础矩阵和对应的扩展因子，完成从Nb×z比特的码字得到(Nb-Mb)×z比特信息数据的LDPC译码运算；
其中，z是扩展因子，z是大于等于1的正整数。
实施例五
本发明实施例提供了一种结构化LDPC码的编码装置，其结构如图7所示，包括：
确定模块701，用于确定编码使用的基础矩阵，所述的基础校验矩阵包括以下特征：
所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Nb是整数，Kb是大于等于4的整数。i＝1、…、Mb，j＝1,…、Nb。
其中，所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵。即所述基础矩阵Hb至少包括以下特征之一：
所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4，对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。
根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)×Z比特的源信息比特序列LDPC编码运算，得到Nb×Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
可选地，所述结构化LDPC码的编码方法还包括：
该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
更进一步，eMMB场景和URLLC场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝0、1、…、Nb-1。
编码模块702，用于根据所述基础矩阵和其对应的扩展因子，完成从(Nb-Mb)×z比特的源数据得到Nb×z比特码字的LDPC编码运算，其中z为扩展因子，z是大于等于1的正整数。
本发明实施例还提供了一种结构化LDPC码的译码装置，其结构如图8所示，包括：
确定模块801，用于确定译码使用的基础矩阵，所述的基础校验矩阵包括以下特征：
所述基础矩阵包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Nb是整数，Kb是大于等于4的整数。i＝1、…、Mb，j＝1,…、Nb。
所述的基础矩阵Hb至少还包括以下特征之一：
所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z*Z方阵的元素个数都小于等于Kb+2且大于等于Kb-2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵；和/或
所述左上角子矩阵Hb2由所述矩阵Hb的前Kb行和前2*Kb列的交集构成，所述左上角子矩阵Hb2的前4行、最后Kb-4列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)*(Kb-4)的左下三角矩阵或者准左下三角矩阵，所述左上角子矩阵Hb2的最后Kb-4行、第Kb+1到Kb+3列的交集构成的子矩阵的所有元素都是对应零Z*Z方阵的元素；
若左上角子矩阵Hb1的最后四列的方阵是一个下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列仅有一个对应非零Z*Z方阵的元素，若左上角子矩阵Hb1的最后四列的方阵是一个准下三角矩阵，所述左上角子矩阵Hb2的第Kb+1列的所有元素都是对应零Z*Z方阵的元素；
所述左上角子矩阵Hb2的最后Kb-4行和前Kb列的交集构成一个子矩阵，在这个子矩阵中每一行的对应非零Z*Z方阵的元素个数都小于等于Kb-2；
其中，Nb大于等于2*Kb。
2)所述扩展因子Z支持一组确定值集合{z1,z2,z3…,zV}，其中，z1,z2,…,zV是按照从小到大顺序排列的，zr、zs、zt、zu是所述集合中四个确定值的扩展因子且满足z1≤zr≤zs≤zt≤zu≤zV，其中，V、r、s、t、u是下标，1≤r≤s≤t≤u≤V，V是大于等于2的整数；
当z1≤Z＝zi<zr时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特中至少一个比特的girth等于4；对于对应扩展因子Z＝zi和删除最重R列的基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6，其中，R小于等于Kb/2；
当zr≤Z＝zi<zs时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于6；
当zs≤Z＝zi<zt时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的所有系统比特的girth都等于6，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于8；
当zt≤Z＝zi<zu时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的码字比特的girth都等于8；
当zu≤Z＝zi<zV时候，对于对应扩展因子Z＝zi和基础矩阵Hb的LDPC码，在每个LDPC码字中所有重量大于2的系统比特的girth都等于8，在每个LDPC码字中至少一个重量大于2的校验比特的girth大于等于10；
其中，一个LDPC码字的每一码字比特对应所述奇偶校验矩阵的每一列，每个码字比特的重量是指对应列中非零元素的个数，且i＝1,2,…,V。根据所述基础矩阵和其对应的扩展因子Z，完成对(Nb-Mb)×Z比特的源信息比特序列LDPC编码运算，得到Nb×Z比特码字序列的，其中Z为扩展因子，Z是大于等于1的正整数。
可选地，所述基础矩阵Hb还具备以下特征：
该左上角子矩阵Hb3由所述基础矩阵Hb的前2*Kb行和前3*Kb列的交集构成了左上角子矩阵Hb3，Hb3的最后Kb行和最后Kb列的交集构成子矩阵是一个大小为Kb*Kb的单位阵或者单位阵的循环移位矩阵；
Hb3的前Kb行和最后Kb列的交集构成的子矩阵的所有元素都是对应Z*Z零方阵的元素；
Hb3的第Kb+1列到2*Kb列构成一个子矩阵，在该子矩阵的L1列中每一列所有的对应非零方阵的元素只有1个，在这个子矩阵的剩余Kb-L1列的所有元素(entry)都是对应Z*Z零方阵的元素，其中，L1是大于等于0且小于Kb的整数；
其中，Nb大于等于3*Kb。
可选地，Nb是2*Kb到12*Kb的一个确定正整数。
可选地，Kb取值为2到16之间的一个整数。
更进一步，eMMB场景和URLLC场景使用不同的Kb取值。
可选地，基础矩阵Hb的第g行的对应非零Z*Z方阵的元素个数小于等于g+1行对应非零Z*Z方阵的元素个数。其中，g＝1,2,…,Mb-1。
可选地，所述基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝1、…、Nb。
基础矩阵Hb的第j列所有对应非零方阵的元素有Lj个，从上向下第一个元素是0，Lj是大于等于1的正整数，j＝0、1、…、Nb-1。
译码模块802，用于根据所述基础矩阵和对应的扩展因子，完成从Nb×z比特的码字得到(Nb-Mb)×z比特信息数据的LDPC译码运算，其中，z是扩展因子，z是大于等于1的正整数。
优选的，所述译码模块802包括：
基础矩阵的行更新单元8021，用于采用分层BP算法或者修正的最小和算法，对所述基础矩阵进行行更新，包括：
所述边信息为校验节点到变量节点信息；
译码判决单元8022，用于使用所述边信息计算码字对数似然比，并进行硬判，并检验是否正确，若正确则输出正确码字，若错误则继续译码处理。
综上所述，本发明的实施例提供了一种结构化LDPC码的编码方法、译码方法、编码装置和译码装置。通过确定编码或译码使用的包含K0个上下相邻对的基础矩阵，根据所述基础矩阵和其对应的扩展因子，完成编码或译码，实现了高流水线速度的LDPC编码和译码，解决了现有编译码器效率低下的问题。本发明的实施例提供的技术方案可以应用于数字通信系统中数据传输的纠错编码技术，得到一种效率提升或者复杂度减少的LDPC码，特别适用超高速的场景。
实施例六
本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数，Nb是整数。i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
实施例七
本发明的实施例还提供了另一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵的行索引，j是所述基础矩阵的列索引，Kb＝Nb-Mb，Kb是大于等于4的整数。Nb是整数，i＝1、…、Mb，j＝1,…、Nb；所述基础矩阵Hb包括一个或多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
实施例八
所述的LDPC码支持V种码长，每种码长都有一个具有相同大小Mb*nb的基础矩阵Hb，并且每种码长的基础矩阵的对应非零方阵元素在矩阵中出现的位置都是相同的或者至多3个不同(即每种码长的基础矩阵的对应非零方阵元素在矩阵中出现的位置中最多有三个非零方阵元素的位置是不同的)。所述的扩展因子Z支持一组确定的集合{z1,z2,z3,…,zVmax},每种码长的扩展因子是所述扩展因子集合中一个元素，每种码长的对应非零方阵元素的取值都是通过最大码长的对应非零方阵元素计算得到的，至少包括以下方式之一：
方式一：对于取模(mod)方法：
方式2：取整(scale+floor)方法：
方式3：舍入(scale+round)方法：
其中，α＝Pmax/Pl，v＝1,2,…,Vmax,z1,z2,z3,…,zVmax是按照从小到大排列的，zvmax是最大码长的扩展因子，zv是第v个码长的扩展因子，是最大码长的第i行和第j列的对应非零方阵元素，hij v第v个码长的第i行和第j列的对应非零方阵元素。mod为取模操作，[]为下取整操作，Round为四舍五入操作。所述扩展因子zv都是一个正整数值pl的n倍，即z＝pl*n。其中，所述正整数值pl是子集合Pset的一个元素，其中，所述子集合Pset是Pmax的所有正整数因子所构成集合中的一个子集，n是一个自然数,Pmax是大于等于4的整数。
这里有一个更加具体的例子。
所述的Pset为{256,32}，nset为{1，3，5}，即Pmax＝256，可以知道有6个扩展因子，扩展因子Z支持一组确定的集合大小为6，即Vmax＝6，一组扩展因子集合为{32,96,160,256,768,1280}，对应的码长集合为{128，384，640，1024，3072，5120}，对应的最大扩展因子zvmax＝1280，其最大扩展因子zvmax＝1280对应的基础矩阵Hb6为：
以上所述的每种码长对应的基础矩阵中的非零方阵元素的取值都是通过最大码长对应的基础矩阵的非零方阵元素计算得到，包括3种方式。其中，如果按方式1进行计算获得其他扩展因子的基础矩阵，包括2个步骤：
步骤1.所述方式1计算公式的前部分，如下：
其中，是最大扩展因子zvmax＝1280(vmax＝6)对应的基础矩阵Hb6中的第i行和第j列元素；α＝Pmax/pl，所以α有2个数：1对应Pset的第1个元素256，对应扩展因子为{256,768,1280}；8对应Pset的第2个元素32，对应扩展因子为{32,96,160}；v＝1,2,3,4,5。所以按以上所述的步骤1所述的方法计算出其他扩展因子(小于1280的，)的基础矩阵包括如下：
对应于α等于8的3个扩展因子的基础矩阵：Hb'1，Hb'2，Hb'3(扩展因子分别为{32,96,160})如下：
对应于α等于1的另外2个扩展因子的基础矩阵：Hb'4，Hb'5(扩展因子分别为{256,768})如下：
由于α等于1，所以基础矩阵Hb'4和Hb'5都等于最大扩展因子的基础矩阵。
步骤2.按所述方式1的计算公式的后部分，如下
hij v＝(h'ij v)modzv
其中，v＝1,2,3,4,5；h'ij v是扩展因子zv对应的基础矩阵Hb'v中的第i行和第j列元素，zv的取值为{32,96,160,256,768}。所以，依据所述步骤2计算方法，可以计算出其余5种基础矩阵(分别对应的扩展因子为{32,96,160,256,768})，如下：
对应于扩展因子32的基础矩阵Hb1：
对应于扩展因子96的基础矩阵Hb2：
对应于扩展因子160的基础矩阵Hb3：
对应于扩展因子256的基础矩阵Hb4：
对应于扩展因子768的基础矩阵Hb5：
所述方式1的方法的有益效果在于：可以使得多种码长可以采用同一套译码器，只需要增加很少的控制电路即可实现，也就说所述方案使得LDPC码可以支持非常灵活码长设计，解决了现有LDPC码的缺乏灵活码长的问题；以及，可以保证LDPC码的矩阵特性在由大扩展因子变为小扩展因子过程中的变化不大，从而保证了LDPC码在较大码长范围内保持比较高的译码性能。
例如，依据以上所述的基础矩阵和扩展因子设计方法，对于接收译码器设计中，我们可以采用如图9所示示例的存储器设计方案，图9所示的是对应于LDPC码基础矩阵中的某列的信息存储方式，包括外信息和信道解调信息的存储方式。n取值最大为5，所以需要5个word，如图9中的word0～word4；由于Pmax等于256，所以每个word的大小为256。当LDPC编码所采用的扩展因子值z对应的Pl值，就是对应实际译码器中其在每个word中的大小，例如Pl取值为Pset＝{256,32}的32时，则说明实际译码器中每个word中占用为32个位置，如果等于256时，则说明实际译码器中每个word中占用为256个位置(由于等于Pmax了，所以其占满整个word)；而LDPC编码所采用的扩展因子值z对应的n值，就是对应实际译码器中其在word的数目，例如n取值为nset＝{1，3，5}中的1时，则说明实际译码器中只用1个word存储对应基础矩阵中1列的所有z个信息，而如果n取值为nset＝{1，3，5}的3时，则说明实际译码器中只用3个word存储对应基础矩阵中1列的所有z个信息，而如果取值为nset＝{1，3，5}的5时，则说明实际译码器中用5个word存储对应基础矩阵中1列的所有z个信息。
在此，以扩展因子为z＝96为例进行详细介绍LDPC译码器中对应于基础矩阵1列中的所有z＝96个信息的存储方式。扩展因子为z＝96，则，对应l＝1，即p1＝32，n＝3，所以依据以上所述，则采用扩展因子为z＝96进行LDPC编码，则译码器中对应基础矩阵的任意1列的z＝96个软信息存储方式为：占用n＝3个word，每个word的大小为32。如图10所示，译码器中对应基础矩阵的任意1列占用n＝3个word(word0～word2)，如图10中的1001；每个word中占用p＝32个位置，而且占用方式为从首个开始放置，每间隔8个位置放置1个信息，如图10中的1002，即在每个word中每8个位置中放置1个信息(所述信息放置所述8个位置中的首个位置)；由于只占用3个word，剩下2个word(如图10中的1003)不使用。可以看出，在译码器设计中，Pmax可以对应于最大word的大小，而n的最大值对应于基础矩阵的任意1列中的扩展因子z个信息的存储器中word的数目。由于在对应所述基础矩阵的任意1列中的z＝96个信息可以存储在一个存储块，不同word之间只需要通过地址来区分，而每个word的信息都是合并到一起了。
根据以上所述的将每个信息放置到word中的对应位置，每个word中每8个位置中放置1个信息，其余位置由于对于本扩展因子z＝96(码长z*Nb＝96*8＝768)下，可以在译码之前，先对长度为768的码字信息进行交织，所述交织方法包括：由以下至少一个参数确定所述解交织方法：所述参数Pmax、所述参数pl和所述参数n。所述交织方法具体为：所述待译码码字信息序列包括768个信息，包括Nb＝8个长度分别为z＝96的小数据块，对每个小数据块再细分为pl＝32个子块，其中先对每个子块分别填充Pmax-pl＝256-32＝224哑元比特获得长度为256的待译码小数据块，所述哑元比特不用于译码或译码，然后对所有所述的待译码小数据块进交织交织，交织方法为比特反转顺序(BRO，Bit Reverse Order)法；所述比特反转顺序交织方法为：交织前的索引为F0，将F0转换成8比特二进制比特序列并将所述二进制比特序列左右反转，即最高位和最低位互换，次高位和次低位互换等等，获得反转后的二进制序列，所述二进制序列换成十进制即可获得数值为F1，即交织后的索引为F1，公式可以写为Y’F1＝YF0，其中，Y是交织前的待译码小数据块，Y’是交织后的待译码小数据块，F0和F1的例子：F0的十进制数值为15，则其8比特的二进制序列为00001111，那么反转后的8比特的二进制序列为11110000，则其对应十进制为F1＝240，所以在交织过程中，交织后的Y’中索引为240的值等于交织前的Y中索引为15的值。在编码之前执行了所述交织方法，那么相应地在编码后也要做相反操作(解交织方法)获得解交织后的码字数据序列，即从Y’F0＝YF1操作，所述解交织方法包括：由以下至少一个参数确定所述解交织方法：所述参数Pmax、所述参数pl和所述参数n。然后从解交织后的码字数据序列中选出码字比特。以上所述的由十进制转换成二进制序列的长度有Pmax确定，Pmax需要等于2的正整数幂次，所述正整数幂次就是二进制序列的长度。
同理，在LDPC译码器中，也可以采用以上所述的交织和解交织方法，在对预设比特数的码字进行译码运算之前对预设比特数的码字先进行交织，所述交织方法与上述方法一致，然后进行LDPC译码得到译码后序列，然后对译码后序列进行解交织，并选择出相应的比特得到源信息比特序列。
从以上分析也可以看出，所述LDPC码的译码器(word大小为256，有5个word的存储器设计)可以支持所有扩展因子满足如下：Pmax的所有正整数因子和小于等于5的所有正整数相乘获得的整数值。本实例中，Pmax为2的8次幂，其实，Pmax并不限于2的正整数次幂，也可以大于其他大于4的任意整数。
以及，依据以上所述的基础矩阵和扩展因子设计方法，对于发送编码器设计中，对源信息比特序列进行LDPC编码运算，得到码字序列。根据所述基础矩阵和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数。
以下所述的方式2和方式3中，都可以采用以上所述的编码方法、译码方法、交织方法和解交织方法，以及相关的算法。总结上述的编码侧交织方法：首先，对编码前信息比特进行均匀分段，每段长度为pl比特；然后，对于每一段后面添加Pmax-pl比特，添加后每一段都有Pmax比特；接着，对每个段进行长度为Pmax的二进制比特翻转BRO交织。
总结上述的编码侧反交织方法：首先，对编码后码字比特进行均匀分段，每段长度为Pmax比特；接着，对每个段进行长度为Pmax的二进制比特翻转BRO反交织。
其中，如果按方式2进行计算获得其他扩展因子的基础矩阵，依然包括2个步骤：
步骤1.所述方式2计算公式的部分计算式，如下
其中，是最大扩展因子zvmax＝1280(Vmax＝6)对应的基础矩阵Hb6中的第i行和第j列元素；α＝Pmax/pl，所以α有2个数：1对应Pset的第1个元素256，对应扩展因子为{256,768,1280}；8对应Pset的第2个元素32，对应扩展因子为{32,96,160}；v＝1,2,3,4,5。
可以发现所述方式2中的步骤1的方法和以上所述方式1中的步骤1的方法是相同的。所以按以上所述方式2的步骤1所述的方法计算出其他扩展因子(小于1280)的基础矩阵包括如下：
对应于α等于8的3个扩展因子的基础矩阵：Hb'1，Hb'2，Hb'3(扩展因子分别为{32,96,160})如下：
对应于α等于1的另外2个扩展因子的基础矩阵：Hb'4，Hb'5(扩展因子分别为{256,768})如下：
由于α等于1，所以基础矩阵Hb'4和Hb'5都等于最大扩展因子的基础矩阵。
步骤2.按所述方式2的计算公式的其余计算式，如下
其中，v＝1,2,3,4,5；h'ij v是扩展因子zv对应的基础矩阵Hb'v中的第i行和第j列元素，zv的取值为{32,96,160,256,768}，zvmax＝1280。所以，依据所述步骤2计算方法，可以计算出其余5种基础矩阵(分别对应的扩展因子为{32,96,160,256,768})，如下：
对应于扩展因子32的基础矩阵Hb1：
对应于扩展因子96的基础矩阵Hb2：
对应于扩展因子160的基础矩阵Hb3：
对应于扩展因子256的基础矩阵Hb4：
对应于扩展因子768的基础矩阵Hb5：
所述方式2的方法的有益效果在于：可以使得多种码长可以采用同一套译码器，只需要增加很少的控制电路即可实现，也就说所述方案使得LDPC码可以支持非常灵活码长设计，解决了现有LDPC码的缺乏灵活码长的问题；以及，可以保证LDPC码的矩阵特性在由大扩展因子变为小扩展因子过程中的变化不大，从而保证了LDPC码在较大码长范围内保持比较高的译码性能。
同理，如果按方式3进行计算获得其他扩展因子的基础矩阵，依然包括2个步骤：
步骤1.所述方式3计算公式的部分计算式，如下
其中，是最大扩展因子zVmax＝1280(Vmax＝6)对应的基础矩阵Hb6中的第i行和第j列元素；α＝Pmax/pl，所以α有2个数：1对应Pset的第1个元素256，对应扩展因子为{256,768,1280}；8对应Pset的第2个元素32，对应扩展因子为{32,96,160}；v＝1,2,3,4,5。
可以发现所述方式3中的步骤1的方法和以上所述方式1中的步骤1的方法是相同的。所以按以上所述方式3的步骤1所述的方法计算出其他扩展因子(小于1280的)的基础矩阵Hb'1，Hb'2，Hb'3，Hb'4和Hb'5与以上所述方式1和方式2中的步骤1计算获得是相等的，这里不再赘述。
步骤2.按所述方式1的计算公式的其余计算式，如下
其中，v＝1,2,3,4,5；h'ij v是扩展因子zv对应的基础矩阵Hb'v中的第i行和第j列元素，zv的取值为{32,96,160,256,768}，zvmax＝1280。所以，依据所述步骤2计算方法，可以计算出其余5种基础矩阵(分别对应的扩展因子为{32,96,160,256,768})，如下：
对应于扩展因子32的基础矩阵Hb1：
对应于扩展因子96的基础矩阵Hb2：
对应于扩展因子160的基础矩阵Hb3：
对应于扩展因子256的基础矩阵Hb4：
对应于扩展因子768的基础矩阵Hb5：
所述方式3的方法的有益效果在于：可以使得多种码长可以采用同一套译码器，只需要增加很少的控制电路即可实现，也就说所述方案使得LDPC码可以支持非常灵活码长设计，解决了现有LDPC码的缺乏灵活码长的问题；以及，可以保证LDPC码的矩阵特性在由大扩展因子变为小扩展因子过程中的变化不大，从而保证了LDPC码在较大码长范围内保持比较高的译码性能。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
实施例九
所述的LDPC码支持V种码长，每种码长都对应一个具有相同大小Mb*Nb的基础矩阵Hb，并且每种码长的基础矩阵的对应非零方阵元素在矩阵中出现的位置都是相同的或者至多3个不同。所述的扩展因子Z支持一组确定的集合{z1,z2,z3,…,zVmax},每种码长的扩展因子是所述扩展因子集合中一个元素，每种码长的对应非零方阵元素的取值都是通过最大码长的对应非零方阵元素计算得到的，即
其中，α＝Pmax/Pl，v＝1,2,…,Vmax,z1,z2,z3,…,zVmax是按照从小到大排列的，zVmax是最大码长的扩展因子，zv是第v个码长的扩展因子，是最大码长的第i行和第j列的非负-1元素，hij v第v个码长的的第i行和第j列的非负-1元素。mod为取模操作，[]为下取整操作，Round为四舍五入操作。所述扩展因子zv都是一个正整数值pl的n倍，即z＝pl*n。其中，所述正整数值pl是子集合Pset的一个元素，其中，所述子集合Pset是Pmax的所有正整数因子所构成集合中的一个子集，n是一个自然数,Pmax是大于等于4的整数。
这里有一个更加具体的例子。
所述的Pset为{10，20，40，80，120，240}，即Pmax＝240，以及n取值为2，可以知道有6个扩展因子，扩展因子Z支持一组确定的集合大小为6，即Vmax＝6，一组扩展因子集合为{20，40，80，160，240，480}，对应的码长集合为{100，200，400，800，1200，2400}，对应的最大扩展因子zvmax＝480，其最大扩展因子zvmax＝480对应的基础矩阵Hb6为：
其中，基础矩阵Hb6的维数为5行10列，可以知道，基础矩阵的行数(或者校验列数)为Mb＝5，基础矩阵的总列数Nb＝10，基础矩阵的系统列数Kb＝Nb-Mb＝10-5＝5，即基础矩阵的前Kb＝5列所构成的子矩阵是对应于系统比特的Mb×Kb的块A，基础矩阵的后Mb＝5列所构成的子矩阵是对应于校验比特的Mb×Mb的块B，基础矩阵Hb6可以描述为[A,B]；其他码长{20，40，80，160，240}下的各个基础矩阵也都分别与以上所述相同的矩阵参数(Kb，Nb，Mb)，这里不再赘述。
各种码长{100，200，400，800，1200，2400}的扩展因子是所述扩展因子集合{20，40，80，160，240，480}中一个元素，每种码长的对应非零方阵元素的取值都是通过最大码长2400的对应非零方阵元素计算得到的，即
其中，α＝Pmax/Pl，pl是子集合Pset＝{10，20，40，80，120，240}的一个元素，即与扩展因子集合{20，40，80，160，240，480}是一一对应的，扩展因子集合中第i0个元素等于子集合Pset中第i0个元素乘以n＝2，i0＝1,2,…,6；所以对应于扩展因子集合{20，40，80，160，240，480}中任意扩展因子对应的α值如下{24，12，6，3，2，1}；进而，依据以上所述公式可以知道对应码长为{100，200，400，800，1200}(对应扩展因子集合为{20，40，80，160，240})的基础矩阵分别如下：
对应于扩展因子20的基础矩阵Hb1：
对应于扩展因子40的基础矩阵Hb2：
对应于扩展因子80的基础矩阵Hb3：
对应于扩展因子160的基础矩阵Hb4：
对应于扩展因子240的基础矩阵Hb5：
或者，所述以上所述的所有基础矩阵之间至多有3个对应非零方阵元素不同，以下为例，可以发现6个基础矩阵{Hb1，Hb2，Hb3，Hb4，Hb5，Hb6}的两两之间至多有3个对应非零方阵元素不同，有益效果在于，既可以保证基础矩阵保留统一的基础矩阵特性(如度分布等特性)，并且可以增加新的矩阵特性，以保证基础矩阵在各个码长下可以获得比较优异的性能。
对应于扩展因子20的基础矩阵Hb1：
对应于扩展因子40的基础矩阵Hb2：
对应于扩展因子80的基础矩阵Hb3：
对应于扩展因子160的基础矩阵Hb4：
对应于扩展因子240的基础矩阵Hb5：
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种结构化低密度奇偶校验码LDPC的编码方法，应用于无线数字通信系统，其特征在于，包括：
确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数,i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
根据所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于或者等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵。
2.根据权利要求1所述的方法，其特征在于，所述源信息比特序列为(Nb-Mb)*Z比特的序列；所述码字序列为Nb*Z比特。
3.根据权利要求1至2中任一项所述的方法，其特征在于，
Nb是取值区间[3*Kb，12*Kb]中的一个正整数。
4.根据权利要求1或2所述的方法，其特征在于，增强移动宽带eMMB场景，和，超高可靠和低延迟URLLC场景使用不同的Kb取值。
5.根据权利要求1所述的方法，其特征在于，在增强移动宽带eMMB场景中编码器将使用所述的Hb矩阵来实现LDPC码的编码，在超高可靠和低延迟场景中编码器将使用另外一个基础矩阵来实现LDPC码的编码，其中，所述另一个基础矩阵的所有对应非零方阵的元素的行列位置索引对(i,j)构成的集合是所述基础矩矩阵Hb的所有对应非零方阵的元素的行列位置索引(i,j)对构成的集合的子集。
6.一种结构化低密度奇偶校验码LDPC的译码方法，应用于无线数字通信系统，其特征在于，包括：
确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
根据所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，对预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于或者等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个的左下三角矩阵或者的准左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵。
7.根据权利要求6所述的方法，其特征在于，所述源信息比特序列为(Nb-Mb)*Z比特的序列；所述预设比特数为Nb*Z比特。
8.一种结构化低密度奇偶校验码LDPC的编码装置，应用于无线数字通信系统，其特征在于，包括：
确定模块，用于确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
编码模块，用于根据所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵。
9.根据权利要求8所述的装置，其特征在于，所述源信息比特序列为(Nb-Mb)*Z比特的序列；所述码字序列为Nb*Z比特。
10.根据权利要求8或9所述的装置，其特征在于，Nb是取值区间[3*Kb，12*Kb]中的一个正整数。
11.根据权利要求8所述装置，其特征在于，增强移动宽带eMMB场景，和，超高可靠和低延迟URLLC场景使用不同的Kb取值。
12.根据权利要求8所述装置，其特征在于，在增强移动宽带eMMB场景中编码器将使用所述的Hb矩阵来实现LDPC码的编码，在超高可靠和低延迟场景中编码器将使用另外一个基础矩阵来实现LDPC码的编码，其中，所述另一个基础矩阵的所有对应非零方阵的元素的行列位置索引对(i,j)构成的集合是所述基础矩矩阵Hb的所有对应非零方阵的元素的行列位置索引(i,j)对构成的集合的子集。
13.一种结构化低密度奇偶校验码LDPC的译码装置，应用于无线数字通信系统，其特征在于，包括：
确定模块，用于确定译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
译码模块，用于根据所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者准左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵。
14.根据权利要求13所述的装置，其特征在于，所述源信息比特序列为(Nb-Mb)*Z比特的序列；所述预设比特数为Nb*Z比特。
15.一种编码器，应用于无线数字通信系统，包括：存储器和处理器，其特征在于，
所述存储器，用于确定编码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
处理器，用于确定所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，对源信息比特序列进行LDPC编码运算，得到码字序列，其中，Z是大于等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个左下三角矩阵或者左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵或者准左下三角矩阵所述左上角子矩阵。
16.一种译码器，应用于无线数字通信系统，其特征在于，包括：
存储模块，用于存储译码使用的基础矩阵Hb，其中，所述基础矩阵Hb包括对应于系统比特的Mb×Kb的块A和对应于校验比特的Mb×Mb的块B，即Hb＝[A,B]，其中，hbij表示所述基础矩阵Hb的第i行和j列的元素，i是所述基础矩阵Hb的行索引，j是所述基础矩阵Hb的列索引，Kb＝Nb-Mb，Nb是整数，i＝1、…、Mb，j＝1,…、Nb；
所述基础矩阵Hb包括多个子矩阵，所述子矩阵包括：左上角子矩阵Hb1和左上角子矩阵Hb2，其中，所述左上角子矩阵Hb1和左上角子矩阵Hb2的行数和列数均小于所述基础矩阵Hb的行数和列数，且所述左上角子矩阵Hb1是左上角子矩阵Hb2的左上角子矩阵；
处理器，用于确定所述基础矩阵Hb和与所述基础矩阵Hb对应的扩展因子Z，并对预设比特数的码字进行译码运算，得到源信息比特序列，其中，Z是大于等于1的正整数；
其中，所述左上角子矩阵Hb1由所述矩阵Hb的前4行和前Kb+4列的交集构成，所述左上角子矩阵Hb1的每一行的对应非零Z×Z方阵的元素个数都是Kb-2或Kb-1或Kb或Kb+1或Kb+2，所述左上角子矩阵Hb1的最后四列的方阵是一个的左下三角矩阵或者准左下三角矩阵，其中，Nb大于或等于3*Kb，且Kb取值为6到16之间的一个整数；
其中，所述左上角子矩阵Hb2的最后Kb-4行和最后Kb-4列的交集构成的子矩阵是一个大小为(Kb-4)×(Kb-4)的左下三角矩阵。
CN202310849531.7A 2016-05-13 2016-10-10 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 Pending CN116827357A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2016103194101 2016-05-13
CN201610319410 2016-05-13
CN201610884876.6A CN107370490B (zh) 2016-05-13 2016-10-10 结构化ldpc的编码、译码方法及装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610884876.6A Division CN107370490B (zh) 2016-05-13 2016-10-10 结构化ldpc的编码、译码方法及装置

Publications (1)

Publication Number Publication Date
CN116827357A true CN116827357A (zh) 2023-09-29

Family

ID=60304554

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610884876.6A Active CN107370490B (zh) 2016-05-13 2016-10-10 结构化ldpc的编码、译码方法及装置
CN202310849531.7A Pending CN116827357A (zh) 2016-05-13 2016-10-10 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610884876.6A Active CN107370490B (zh) 2016-05-13 2016-10-10 结构化ldpc的编码、译码方法及装置

Country Status (5)

Country Link
US (2) US10892778B2 (zh)
EP (2) EP4231532A3 (zh)
JP (2) JP7025349B2 (zh)
KR (2) KR102229233B1 (zh)
CN (2) CN107370490B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10484010B2 (en) * 2016-12-20 2019-11-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system
WO2018126914A1 (zh) * 2017-01-09 2018-07-12 中兴通讯股份有限公司 准循环低密度奇偶校验码的编码方法及装置、存储介质
CN108365911B (zh) * 2017-01-26 2021-07-20 华为技术有限公司 一种信息的编码方法及设备
CN108809506B (zh) * 2017-05-05 2020-09-04 华为技术有限公司 一种编码方法及装置
CN109951250B (zh) * 2017-12-21 2021-01-08 华为技术有限公司 通信信号的ldpc编码方法和装置
CN110034845B (zh) * 2018-01-12 2021-09-14 华为技术有限公司 信息处理方法和无线传输设备
CN108880563A (zh) * 2018-06-14 2018-11-23 东南大学 一种ldpc码的改进编码方法及系统
US11497053B2 (en) * 2018-06-20 2022-11-08 Qualcomm Incorporated Collision management
US11177830B2 (en) 2019-09-10 2021-11-16 Samsung Electronics Co., Ltd. Method and apparatus for data decoding in communication or broadcasting system
CN111162797B (zh) * 2020-01-21 2023-05-30 华侨大学 一种速率兼容的5g ldpc码的编码装置及编码方法
JP2021141369A (ja) 2020-03-02 2021-09-16 キオクシア株式会社 メモリシステム
EP4329202A4 (en) 2021-05-25 2024-10-16 Samsung Electronics Co Ltd SELF-CORRECTING MIN-SUM DECODER BASED ON NEURAL NETWORK AND ELECTRONIC DEVICE COMPRISING SAME
KR20220159071A (ko) * 2021-05-25 2022-12-02 삼성전자주식회사 신경망 자기 정정 최소합 복호기 및 이를 포함하는 전자 장치
CN114421972B (zh) * 2022-01-27 2022-11-22 石家庄市经纬度科技有限公司 一种多进制ldpc码译码方法
CN114785353A (zh) * 2022-03-24 2022-07-22 山东岱微电子有限公司 低密度奇偶校验码译码方法、系统、设备、装置及介质
WO2024152363A1 (zh) * 2023-01-20 2024-07-25 华为技术有限公司 一种基于ldpc码的通信方法和通信装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996746B2 (en) * 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
CN100550655C (zh) 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US7343548B2 (en) * 2004-12-15 2008-03-11 Motorola, Inc. Method and apparatus for encoding and decoding data
CN100486150C (zh) * 2005-01-23 2009-05-06 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
KR101433375B1 (ko) 2006-12-04 2014-08-29 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
CN101431337A (zh) 2007-11-09 2009-05-13 松下电器产业株式会社 提高编码并行度实现降低编码时延的方法
CN101459430B (zh) * 2007-12-14 2010-12-08 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
KR101445080B1 (ko) * 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US8443270B2 (en) * 2008-12-09 2013-05-14 Entropic Communications, Inc. Multiple input hardware reuse using LDPC codes
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8245097B2 (en) 2009-04-27 2012-08-14 Kan Ling Capital, L.L.C. Iterative decoding of punctured low-density parity check codes by selection of decoding matrices
US8392789B2 (en) * 2009-07-28 2013-03-05 Texas Instruments Incorporated Method and system for decoding low density parity check codes
US8196012B2 (en) * 2009-10-05 2012-06-05 The Hong Kong Polytechnic University Method and system for encoding and decoding low-density-parity-check (LDPC) codes
TWI419481B (zh) * 2009-12-31 2013-12-11 Nat Univ Tsing Hua 低密度奇偶檢查碼編解碼器及其方法
CN102412842B (zh) * 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
US8627166B2 (en) * 2011-03-16 2014-01-07 Samsung Electronics Co., Ltd. LDPC code family for millimeter-wave band communications in a wireless network
CN103236860B (zh) * 2013-05-02 2016-09-07 广州海格通信集团股份有限公司 用于生成ldpc码校验矩阵的方法、及该ldpc码编码方法
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN103944586A (zh) 2014-04-10 2014-07-23 重庆邮电大学 一种码率兼容qc-ldpc码的构造方法

Also Published As

Publication number Publication date
KR20190008335A (ko) 2019-01-23
CN107370490B (zh) 2023-07-14
EP4231532A3 (en) 2023-08-30
JP7372369B2 (ja) 2023-10-31
KR20210032007A (ko) 2021-03-23
KR102347823B1 (ko) 2022-01-05
EP3457575A4 (en) 2019-12-04
EP3457575B1 (en) 2023-08-23
CN107370490A (zh) 2017-11-21
EP3457575C0 (en) 2023-08-23
US20210091790A1 (en) 2021-03-25
US10892778B2 (en) 2021-01-12
KR102229233B1 (ko) 2021-03-22
JP2019517209A (ja) 2019-06-20
EP4231532A2 (en) 2023-08-23
JP7025349B2 (ja) 2022-02-24
US20200244287A1 (en) 2020-07-30
EP3457575A1 (en) 2019-03-20
US11323134B2 (en) 2022-05-03
JP2022058949A (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
CN107370490B (zh) 结构化ldpc的编码、译码方法及装置
CN104868925B (zh) 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US9544090B2 (en) Hard input low density parity check decoder
US8839077B2 (en) Low density parity check codec
US9075738B2 (en) Efficient LDPC codes
JP4702632B2 (ja) 符号化方法および符号化装置、並びにプログラム
KR20140145978A (ko) Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US7607075B2 (en) Method and apparatus for encoding and decoding data
KR100941680B1 (ko) 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치
WO2011109084A1 (en) Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
WO2017193614A1 (zh) 结构化ldpc的编码、译码方法及装置
JP5789014B2 (ja) 符号化方法、符号化器、復号器
Zeineddine et al. Construction and hardware-efficient decoding of raptor codes
Zolotarev et al. Usage of divergence within concatenated multithreshold decoding convolutional codes
Liu Design of structured nonbinary quasi-cyclic low-density parity-check codes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination