JP7221999B2 - 情報処理方法および通信装置 - Google Patents
情報処理方法および通信装置 Download PDFInfo
- Publication number
- JP7221999B2 JP7221999B2 JP2021000141A JP2021000141A JP7221999B2 JP 7221999 B2 JP7221999 B2 JP 7221999B2 JP 2021000141 A JP2021000141 A JP 2021000141A JP 2021000141 A JP2021000141 A JP 2021000141A JP 7221999 B2 JP7221999 B2 JP 7221999B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- row
- column
- base
- permutation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
部分行列Aは、mA行およびnA列を含む行列であり、mAおよびnAは正の整数であり、4≦mA≦7、かつnA=10であり、
部分行列Bは、mA行およびmA列を含む行列であり、部分行列Bは、重みが3である列、および二重対角構造を有する部分行列B’を含み、
部分行列Dは、行列F中のmD行を含み、行列Fは、mF行および(mA+nA)列を含む行列であり、mDおよびmFは正の整数であり、0≦mD≦mF、かつ35≦mF≦38であり、
部分行列Cは、mA行およびmD列を含む全ゼロ行列であり、
部分行列Eは、mD行およびmD列を含む単位行列である。
リフティングファクタZに対応するLDPC行列を使用することによって入力シーケンスを符号化すること、または行列を使用することによって入力シーケンスを符号化することであって、行列はリフティングファクタZに対応するLDPC行列に対して行/列置換を実施することによって取得されることを含む。本出願では、行/列置換は、行置換、列置換、または行置換および列置換を指す。
リフティングファクタZに対応するLDPC行列を使用することによって入力シーケンスを復号するステップ、またはリフティングファクタZに対応するLDPC行列に対して行/列置換を実施し、リフティングファクタZに対応するLDPC行列に対して行/列置換を実施することによって取得される行列を使用することによって入力シーケンスを復号するステップを含む。本出願では、行/列置換は、行置換、列置換、または行置換および列置換を指す。
リフティングファクタZが、セット1中の1つのリフティングファクタである場合、行列Fのシフト行列は、30b-1中の行7から行41および列0から列16を含む行列、もしくは30b-1中の行7から行41および列0から列16を含む行列に対して行/列置換を実施することによって取得される行列であり得るか、または行列Fのシフト行列は、30b-1中の行4から行41および列0から列14を含む行列、もしくは30b-1中の行4から行41および列0から列14を含む行列に対して行/列置換を実施することによって取得される行列であり得る。対応して、ベースグラフ30aのベース行列は、30b-1に示される行列、または30b-1に示される行列に対して行/列置換を実施することによって取得される行列であり得る。
elseif (K>560), Kb=9;
elseif (K>192), Kb =8;
else Kb= 6; end
(b)上記の実装において説明されたいずれかのベース行列のうちの1つである、ベース行列HB、
(c)ベース行列HBに基づいてリフティングを実施した後に取得される行列、
(d)上記の実装において説明されたいずれかのベース行列HBに基づいて行/列置換を実施することによって取得されるベース行列、ここで、本出願では、行/列置換は、行置換、列置換、または行置換および列置換を指し、ならびに
(e)行/列置換を実施することによって取得されたベース行列に基づいてリフティングを実施することによって取得される行列。
ii (b)もしくは(d)における記憶されたベース行列(記憶されたベース行列HB、もしくはベース行列HBに基づいて行/列置換を実施することによって取得された記憶されたベース行列)に基づいて符号化もしくは復号を実施すること、または記憶されたベース行列に基づいて行/列置換を実施し、行/列置換を実施することによって取得されたベース行列に基づいて符号化もしくは復号を実施すること、ここで、ベース行列に基づいて符号化もしくは復号を実施することは、ベース行列のリフティングされた行列に基づいて符号化もしくは復号を実施することを任意選択でさらに含んでよく、ならびに
iii (c)もしくは(e)に基づいて符号化もしくは復号を実施すること。
Claims (46)
- 低密度パリティチェック(LDPC)行列Hを使用して入力シーケンスを復号して、復号化シーケンスを取得するステップであって、前記復号化シーケンスはKビットを備える、ステップを備え、
前記LDPC行列Hはベース行列およびリフティングファクタZに従って決定され、Zは正の整数であり、
前記ベース行列は行列HBの行0および列0からそれぞれ開始する複数の行および列を備え、前記ベース行列中の要素はそれらの行インデックスiおよび列インデックスjによってそれぞれ表され、0≦i<m、0≦j<nであり、
前記ベース行列中の要素は、ゼロ要素または非ゼロ要素のいずれかであり、
前記行列HBは、非ゼロ要素を有する以下の行を備え、前記以下の行の他の要素はゼロ要素であり、前記非ゼロ要素の行インデックス(i)、列インデックス(j)は以下の
i=0、j=0、1、2、3、6、9、10、11、
i=1、j=0、3、4、5、6、7、8、9、11、12、
i=2、j=0、1、3、4、8、10、12、13、
i=3、j=1、2、4、5、6、7、8、9、10、13、
i=4、j=0、1、11、14、
i=5、j=0、1、5、7、11、15、
i=6、j=0、5、7、9、11、16、
i=7、j=1、5、7、11、13、17、
i=8、j=0、1、12、18、
i=9、j=1、8、10、11、19、
i=10、j=0、1、6、7、20、
i=11、j=0、7、9、13、21、
i=12、j=1、3、11、22、
i=13、j=0、1、8、13、23、
i=14、j=1、6、11、13、24、
i=15、j=0、10、11、25、
i=16、j=1、9、11、12、26、
i=17、j=1、5、11、12、27、
i=18、j=0、6、7、28、
i=19、j=0、1、10、29、
i=20、j=1、4、11、30、
i=21、j=0、8、13、31、
i=22、j=1、2、32、
i=23、j=0、3、5、33、
i=24、j=1、2、9、34、
i=25、j=0、5、35、
i=26、j=2、7、12、13、36、
i=27、j=0、6、37、
i=28、j=1、2、5、38、
i=29、j=0、4、39、
i=30、j=2、5、7、9、40、
i=31、j=1、13、41、
i=32、j=0、5、12、42、
i=33、j=2、7、10、43、
i=34、j=0、12、13、44、
i=35、j=1、5、11、45、
i=36、j=0、2、7、46、
i=37、j=10、13、47、
i=38、j=1、5、11、48、
i=39、j=0、7、12、49、
i=40、j=2、10、13、50、
i=41、j=1、5、11、51
である、復号方法。 - 前記リフティングファクタZ=Z0であり、Z0は、Kb×Z0≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項1に記載の方法。
- K>640の場合、Kbが10に等しい、または
K>560およびK≦640の場合、Kbは9に等しい、または
K>192およびK≦560の場合、Kbは8に等しい、または
K≦192の場合、Kbは6に等しい、請求項1から2のいずれか一項に記載の方法。 - 前記リフティングファクタZは、10×Z≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項1に記載の方法。
- 各ゼロ要素は、前記LDPC行列H内のサイズZ×Zの全ゼロ行列に対応し、
行iおよび列jの各非ゼロ要素は値Vi,jを有し、前記LDPC行列HにおけるサイズZ×Zの循環置換行列I(Pi,j)に対応し、
Pi,jはゼロ以上の整数シフト値であり、Pi,j=mod(Vi,j,Z)である、請求項1から4のいずれか一項に記載の方法。 - 前記リフティングファクタはZ=2×2jを満たすものであり、ここでj=0、1、2、3、4、5、6、7である、請求項1から5のいずれか一項に記載の方法。
- 前記ベース行列は、非ゼロ要素を有する行0から行(m-1)の行を備え、4≦m≦42、14≦n≦52である、請求項1から6のいずれか一項に記載の方法。
- n=m+10である、請求項7に記載の方法。
- 前記LDPC行列Hは前記ベース行列の置換行列に従って決定され、前記置換行列は、前記ベース行列に対して行置換、列置換、または行置換および列置換を実行することによって取得される、請求項1から8のいずれか一項に記載の方法。
- プログラム命令を格納するように構成された1つまたは複数のメモリと、
前記1つまたは複数のメモリに結合され、前記プログラム命令を実行して装置に、
低密度パリティチェック(LDPC)行列Hを使用して入力シーケンスを復号して、復号化シーケンスを取得させるように構成された1つまたは複数のプロセッサであって、前記復号化シーケンスはKビットを備え、Kは正の整数であり、
前記LDPC行列Hはベース行列およびリフティングファクタZに従って決定され、Zは正の整数であり、
前記ベース行列は行列HBの行0および列0からそれぞれ開始する複数の行および列を備え、前記ベース行列中の要素はそれらの行インデックスiおよび列インデックスjによってそれぞれ表され、0≦i<m、0≦j<nであり、
前記ベース行列中の要素は、ゼロ要素または非ゼロ要素のいずれかであり、
前記行列HBは、非ゼロ要素を有する以下の行を備え、前記以下の行の他の要素はゼロ要素であり、前記非ゼロ要素の行インデックス(i)、列インデックス(j)は以下の
i=0、j=0、1、2、3、6、9、10、11、
i=1、j=0、3、4、5、6、7、8、9、11、12、
i=2、j=0、1、3、4、8、10、12、13、
i=3、j=1、2、4、5、6、7、8、9、10、13、
i=4、j=0、1、11、14、
i=5、j=0、1、5、7、11、15、
i=6、j=0、5、7、9、11、16、
i=7、j=1、5、7、11、13、17、
i=8、j=0、1、12、18、
i=9、j=1、8、10、11、19、
i=10、j=0、1、6、7、20、
i=11、j=0、7、9、13、21、
i=12、j=1、3、11、22、
i=13、j=0、1、8、13、23、
i=14、j=1、6、11、13、24、
i=15、j=0、10、11、25、
i=16、j=1、9、11、12、26、
i=17、j=1、5、11、12、27、
i=18、j=0、6、7、28、
i=19、j=0、1、10、29、
i=20、j=1、4、11、30、
i=21、j=0、8、13、31、
i=22、j=1、2、32、
i=23、j=0、3、5、33、
i=24、j=1、2、9、34、
i=25、j=0、5、35、
i=26、j=2、7、12、13、36、
i=27、j=0、6、37、
i=28、j=1、2、5、38、
i=29、j=0、4、39、
i=30、j=2、5、7、9、40、
i=31、j=1、13、41、
i=32、j=0、5、12、42、
i=33、j=2、7、10、43、
i=34、j=0、12、13、44、
i=35、j=1、5、11、45、
i=36、j=0、2、7、46、
i=37、j=10、13、47、
i=38、j=1、5、11、48、
i=39、j=0、7、12、49、
i=40、j=2、10、13、50、
i=41、j=1、5、11、51
である、装置。 - 前記リフティングファクタZ=Z0であり、Z0は、Kb×Z0≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項10に記載の装置。
- K>640の場合、Kbは10に等しい、または
K>560かつK≦640の場合、Kbは9に等しい、または
K>192かつK≦560の場合、Kbは8に等しい、または
K≦192の場合、Kbは6に等しい、請求項10から11のいずれか一項に記載の装置。 - 前記リフティングファクタZは、10×Z≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項10に記載の装置。
- 各ゼロ要素は、前記LDPC行列H内のサイズZ×Zの全ゼロ行列に対応し、
行iおよび列jの各非ゼロ要素は値Vi,jを有し、前記LDPC行列HにおけるサイズZ×Zの循環置換行列I(Pi,j)に対応し、
Pi,jはゼロ以上の整数シフト値であり、Pi,j=mod(Vi,j,Z)である、請求項10から13のいずれか一項に記載の装置。 - 前記リフティングファクタはZ=2×2jを満たすものであり、ここでj=0、1、2、3、4、5、6、7である、請求項10から14のいずれか一項に記載の装置。
- 前記ベース行列は、非ゼロ要素を有する行0から行(m-1)の行を備え、4≦m≦42、14≦n≦52である、請求項10から15のいずれか一項に記載の装置。
- n=m+10である、請求項16に記載の装置。
- 前記LDPC行列Hは前記ベース行列の置換行列に従って決定され、前記置換行列は、前記ベース行列に対して行置換、列置換、または行置換および列置換を実行することによって取得される、請求項10から17のいずれか一項に記載の装置。
- 前記ベース行列、1つまたは複数のリフティングファクタZ、または1つまたは複数の循環置換行列を格納するように構成された1つまたは複数のメモリをさらに備える、請求項10から18のいずれか一項に記載の装置。
- 前記置換行列を格納するように構成された1つまたは複数のメモリをさらに備える、請求項18に記載の装置。
- 前記LDPC行列Hに関連するパラメータを記憶するように構成された1つまたは複数のメモリをさらに備える、請求項10から20のいずれか一項に記載の装置。
- 信号を復調して復調されたシーケンスを取得するように構成された復調器と、
前記復調されたシーケンスに対してデインターリーブを実行してデインターリーブされたシーケンスを取得するように構成されたデインターリーバと、
前記デインターリーブされたシーケンスにレートデマッチングを実行して、ソフト値シーケンスを取得するように構成されたレートデマッチングコンポーネントと
を備える、請求項10から21のいずれか一項に記載の装置。 - 前記信号を受信または送信する
ように構成されたトランシーバをさらに備える、請求項22に記載の装置。 - 請求項10から23のいずれか一項に記載の装置を備える端末。
- 請求項10から23のいずれか一項に記載の装置を備える基地局。
- 低密度パリティチェック(LDPC)行列Hを使用して入力シーケンスを符号化して符号化されたシーケンスを取得するステップであって、前記入力シーケンスはKビットを備える、ステップを備え、
前記行列Hは、ベース行列およびリフティングファクタZに従って決定され、Zは正の整数であり、
前記ベース行列は行列HBの行0および列0からそれぞれ開始する複数の行および列を備え、前記ベース行列中の要素はそれらの行インデックスiおよび列インデックスjによってそれぞれ表され、0≦i<m、0≦j<nであり、
前記ベース行列中の要素は、ゼロ要素または非ゼロ要素のいずれかであり、
前記行列HBは、非ゼロ要素を有する以下の行を備え、前記以下の行の他の要素はゼロ要素であり、前記非ゼロ要素の行インデックス(i)、列インデックス(j)は以下の
i=0、j=0、1、2、3、6、9、10、11、
i=1、j=0、3、4、5、6、7、8、9、11、12、
i=2、j=0、1、3、4、8、10、12、13、
i=3、j=1、2、4、5、6、7、8、9、10、13、
i=4、j=0、1、11、14、
i=5、j=0、1、5、7、11、15、
i=6、j=0、5、7、9、11、16、
i=7、j=1、5、7、11、13、17、
i=8、j=0、1、12、18、
i=9、j=1、8、10、11、19、
i=10、j=0、1、6、7、20、
i=11、j=0、7、9、13、21、
i=12、j=1、3、11、22、
i=13、j=0、1、8、13、23、
i=14、j=1、6、11、13、24、
i=15、j=0、10、11、25、
i=16、j=1、9、11、12、26、
i=17、j=1、5、11、12、27、
i=18、j=0、6、7、28、
i=19、j=0、1、10、29、
i=20、j=1、4、11、30、
i=21、j=0、8、13、31、
i=22、j=1、2、32、
i=23、j=0、3、5、33、
i=24、j=1、2、9、34、
i=25、j=0、5、35、
i=26、j=2、7、12、13、36、
i=27、j=0、6、37、
i=28、j=1、2、5、38、
i=29、j=0、4、39、
i=30、j=2、5、7、9、40、
i=31、j=1、13、41、
i=32、j=0、5、12、42、
i=33、j=2、7、10、43、
i=34、j=0、12、13、44、
i=35、j=1、5、11、45、
i=36、j=0、2、7、46、
i=37、j=10、13、47、
i=38、j=1、5、11、48、
i=39、j=0、7、12、49、
i=40、j=2、10、13、50、
i=41、j=1、5、11、51
である、符号化方法。 - 前記入力シーケンスは、c={c0、c1、c2、…、cK-1}のように表され、前記符号化されたシーケンスはd={d0、d1、d2、…、dN-1}のように表され、ここで、Nは正の整数、N=(40+Kb)×Zであり、Kbは{6、8、9、10}のいずれか1つである、請求項26に記載の方法。
- K0=K-2×Zである、請求項28に記載の方法。
- リフティングファクタZ=Z0であり、Z0は、Kb×Z0≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項27から29のいずれか一項に記載の方法。
- K>640の場合、Kbは10に等しい、または
K>560かつK≦640の場合、Kbは9に等しい、または
K>192かつK≦560の場合、Kbは8に等しい、または
K≦192の場合、Kbは6に等しい、請求項27から30のいずれか一項に記載の方法。 - 前記リフティングファクタZは、10×Z≧Kの関係を満たす複数のリフティングファクタの最小値である、請求項26に記載の方法。
- 各ゼロ要素は、前記行列H内のサイズZ×Zの全ゼロ行列に対応し、
行iおよび列jの各非ゼロ要素は値Vi,jを有し、前記行列HにおけるサイズZ×Zの循環置換行列I(Pi,j)に対応し、
Pi,jはゼロ以上の整数シフト値であり、Pi,j=mod(Vi,j,Z)である、請求項26から32のいずれか一項に記載の方法。 - 前記リフティングファクタはZ=2×2jを満たすものであり、ここでj=0、1、2、3、4、5、6、7である、請求項26から33のいずれか一項に記載の方法。
- 前記ベース行列は、非ゼロ要素を有する行0から行(m-1)の行を備え、4≦m≦42、14≦n≦52である、請求項26から34のいずれか一項に記載の方法。
- n=m+10である、請求項35に記載の方法。
- 前記行列Hは前記ベース行列の置換行列に従って決定され、前記置換行列は、前記ベース行列に対して行置換、列置換、または行置換および列置換を実行することによって取得される、請求項26から36のいずれか一項に記載の方法。
- プログラム命令を記憶するように構成された1つまたは複数のメモリと、
前記1つまたは複数のメモリに結合され、前記プログラム命令を実行して、装置に請求項26から37のいずれか一項に記載の方法を実行させるように構成された1つまたは複数のプロセッサと
を備える、前記装置。 - 請求項38に記載の装置を備える端末。
- 請求項38に記載の装置を備える基地局。
- 請求項24に記載の端末と、請求項40に記載の基地局とを備える通信システム。
- 請求項39に記載の端末と、請求項25に記載の基地局とを備える通信システム。
- 1つまたは複数の命令を備えるコンピュータ可読記憶媒体であって、前記1つまたは複数の命令がコンピュータ上で実行されると、前記コンピュータに請求項1から9のいずれか一項に記載の復号方法を実行させる、1つまたは複数の命令を備えるコンピュータ可読記憶媒体。
- コンピュータ上で実行されると、前記コンピュータに請求項1から9のいずれか一項に記載の復号方法を実行させる、コンピュータプログラム。
- 1つまたは複数の命令を備えるコンピュータ可読記憶媒体であって、前記1つまたは複数の命令がコンピュータ上で実行されると、前記コンピュータに請求項26から37のいずれか一項に記載の符号化方法を実行させる、1つまたは複数の命令を備えるコンピュータ可読記憶媒体。
- コンピュータ上で実行されると、前記コンピュータに請求項26から37のいずれか一項に記載の符号化方法を実行させる、コンピュータプログラム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710454030.3A CN109150191A (zh) | 2017-06-15 | 2017-06-15 | 信息处理的方法、装置和通信设备 |
CN201710454030.3 | 2017-06-15 | ||
CN201710503056 | 2017-06-27 | ||
CN201710503056.2 | 2017-06-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556313A Division JP6820438B2 (ja) | 2017-06-15 | 2017-07-13 | 情報処理方法および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064962A JP2021064962A (ja) | 2021-04-22 |
JP7221999B2 true JP7221999B2 (ja) | 2023-02-14 |
Family
ID=64658860
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556313A Active JP6820438B2 (ja) | 2017-06-15 | 2017-07-13 | 情報処理方法および通信装置 |
JP2021000141A Active JP7221999B2 (ja) | 2017-06-15 | 2021-01-04 | 情報処理方法および通信装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019556313A Active JP6820438B2 (ja) | 2017-06-15 | 2017-07-13 | 情報処理方法および通信装置 |
Country Status (11)
Country | Link |
---|---|
US (4) | US10742235B2 (ja) |
EP (2) | EP3588786B1 (ja) |
JP (2) | JP6820438B2 (ja) |
KR (1) | KR102194029B1 (ja) |
CN (2) | CN110754042B (ja) |
AU (1) | AU2017418080B9 (ja) |
BR (1) | BR112019020158B1 (ja) |
CA (1) | CA3055231C (ja) |
RU (1) | RU2740154C1 (ja) |
WO (2) | WO2018227681A1 (ja) |
ZA (1) | ZA201906314B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2740154C1 (ru) | 2017-06-15 | 2021-01-12 | Хуавей Текнолоджиз Ко., Лтд. | Способ обработки информации и устройство связи |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
US11791938B2 (en) * | 2019-09-26 | 2023-10-17 | Nvidia Corporation | Parity check decoding |
US11640255B2 (en) * | 2020-11-19 | 2023-05-02 | Macronix International Co., Ltd. | Memory device and operation method thereof |
US20220231701A1 (en) * | 2021-01-20 | 2022-07-21 | Nvidia Corporation | Technique to perform decoding of wireless communications signal data |
CN112821895B (zh) * | 2021-04-16 | 2021-07-09 | 成都戎星科技有限公司 | 一种实现信号高误码率下的编码识别方法 |
CN115913252A (zh) * | 2021-09-30 | 2023-04-04 | 华为技术有限公司 | 编码方法、译码方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090204868A1 (en) | 2008-02-12 | 2009-08-13 | Samsung Electronics Co. Ltd. | Method and apparatus for signal transmission/reception in a communication system using an harq scheme |
JP2010517444A (ja) | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 可変サイズのパケットのldpc符号化及び復号化 |
JP6820438B2 (ja) | 2017-06-15 | 2021-01-27 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 情報処理方法および通信装置 |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6031098A (en) | 1997-08-11 | 2000-02-29 | California Institute Of Technology | Detection and treatment of duplex polynucleotide damage |
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
ES2381012T3 (es) | 2002-07-03 | 2012-05-22 | Dtvg Licensing, Inc | Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC) |
US7058873B2 (en) | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
KR100996029B1 (ko) | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100918763B1 (ko) | 2003-11-14 | 2009-09-24 | 삼성전자주식회사 | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 |
CN1961499B (zh) | 2004-04-02 | 2013-06-05 | 苹果公司 | 用于正交频分复用应用的空间时间发射分集系统及方法 |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US20050283707A1 (en) * | 2004-06-22 | 2005-12-22 | Eran Sharon | LDPC decoder for decoding a low-density parity check (LDPC) codewords |
EP1626505B1 (en) | 2004-08-10 | 2011-03-09 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding a block low density parity check code |
US7188297B2 (en) | 2004-08-12 | 2007-03-06 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
US7721179B2 (en) * | 2004-09-15 | 2010-05-18 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
CN100550655C (zh) | 2004-11-04 | 2009-10-14 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
US7752520B2 (en) | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
CN1845482B (zh) * | 2005-04-07 | 2011-05-11 | 华为技术有限公司 | 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 |
US7774675B1 (en) | 2005-12-05 | 2010-08-10 | Marvell International Ltd. | LDPC codes and expansion method |
US7493548B2 (en) | 2006-02-06 | 2009-02-17 | Motorola, Inc | Method and apparatus for encoding and decoding data |
CN100546205C (zh) * | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
CN101217337B (zh) | 2007-01-01 | 2013-01-23 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
CN101431337A (zh) | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 提高编码并行度实现降低编码时延的方法 |
CN101515839A (zh) | 2008-02-22 | 2009-08-26 | 大唐移动通信设备有限公司 | 一种编码输出的方法、装置及其系统 |
CN101662290B (zh) | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
US8103931B2 (en) | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
CN101686061A (zh) | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和系统 |
CN101741396B (zh) | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN101834613B (zh) | 2009-03-09 | 2012-11-21 | 电信科学技术研究院 | 一种ldpc码的编码方法及编码器 |
US8433972B2 (en) | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
GB2471513B (en) * | 2009-07-02 | 2013-09-25 | Samsung Electronics Uk Ltd | Encoding/decoding apparatus and method |
CN102025441B (zh) | 2009-09-11 | 2013-07-31 | 北京泰美世纪科技有限公司 | Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置 |
KR101644656B1 (ko) | 2009-11-02 | 2016-08-10 | 삼성전자주식회사 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
CN102412842B (zh) * | 2010-09-25 | 2016-06-15 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
US8627166B2 (en) | 2011-03-16 | 2014-01-07 | Samsung Electronics Co., Ltd. | LDPC code family for millimeter-wave band communications in a wireless network |
CN102315911B (zh) | 2011-09-29 | 2017-10-27 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码编码方法及装置 |
US9100052B2 (en) * | 2013-02-01 | 2015-08-04 | Samsung Electronics Co., Ltd. | QC-LDPC convolutional codes enabling low power trellis-based decoders |
US20140229788A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Ldpc design for high rate, high parallelism, and low error floor |
CN104521147B (zh) | 2013-06-12 | 2019-12-17 | 索尼公司 | 数据处理设备和数据处理方法 |
CN104518847B (zh) | 2013-09-29 | 2018-02-02 | 中国科学院上海高等研究院 | 基于bch码与短ldpc码级联的信令编码方法及系统 |
US9559722B1 (en) | 2013-10-21 | 2017-01-31 | Marvell International Ltd. | Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data |
CN104868925B (zh) * | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
CN104917536B (zh) | 2014-03-11 | 2019-11-12 | 中兴通讯股份有限公司 | 一种支持低码率编码的方法及装置 |
CN104168030B (zh) | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
US9432052B2 (en) * | 2014-09-18 | 2016-08-30 | Broadcom Corporation | Puncture-aware low density parity check (LDPC) decoding |
US9692451B2 (en) * | 2014-09-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd | Non-binary low density parity check (NB-LDPC) codes for communication systems |
CN104333390B (zh) | 2014-11-26 | 2019-08-06 | 西安烽火电子科技有限责任公司 | 一种ldpc码的校验矩阵的构造方法与编码方法 |
US20160173132A1 (en) * | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
US20160218750A1 (en) | 2015-01-23 | 2016-07-28 | Empire Technology Development Llc | Parity check code encoder |
SG10201500905QA (en) * | 2015-02-05 | 2016-09-29 | Nanyang Polytechnic | LDPC Codes For Storage System |
CN104821831B (zh) | 2015-03-24 | 2019-03-05 | 东南大学 | 一种适用于高码率qc-ldpc码的双循环构造方法 |
US9847794B2 (en) * | 2015-05-19 | 2017-12-19 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
CN106685586B (zh) * | 2015-11-11 | 2020-02-14 | 华为技术有限公司 | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 |
WO2017091018A1 (en) * | 2015-11-24 | 2017-06-01 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
WO2018062660A1 (ko) | 2016-09-30 | 2018-04-05 | 엘지전자 주식회사 | Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치 |
WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN108173621B (zh) | 2016-12-07 | 2022-06-14 | 华为技术有限公司 | 数据传输的方法、发送设备、接收设备和通信系统 |
CN106849958B (zh) | 2016-12-29 | 2020-10-27 | 上海华为技术有限公司 | 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统 |
US10581457B2 (en) * | 2017-01-09 | 2020-03-03 | Mediatek Inc. | Shift coefficient and lifting factor design for NR LDPC code |
RU2733826C1 (ru) | 2017-03-03 | 2020-10-07 | Хуавей Текнолоджиз Ко., Лтд. | Высокоскоростные длинные ldpc коды |
CN113949389A (zh) * | 2017-05-05 | 2022-01-18 | 联发科技股份有限公司 | Qc-ldpc编码方法、装置及非暂时性计算机可读介质 |
CN110535474B (zh) | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
-
2017
- 2017-07-13 RU RU2019133313A patent/RU2740154C1/ru active
- 2017-07-13 CA CA3055231A patent/CA3055231C/en active Active
- 2017-07-13 WO PCT/CN2017/092878 patent/WO2018227681A1/zh unknown
- 2017-07-13 EP EP17913431.7A patent/EP3588786B1/en active Active
- 2017-07-13 AU AU2017418080A patent/AU2017418080B9/en active Active
- 2017-07-13 BR BR112019020158-0A patent/BR112019020158B1/pt active IP Right Grant
- 2017-07-13 CN CN201780092144.6A patent/CN110754042B/zh active Active
- 2017-07-13 JP JP2019556313A patent/JP6820438B2/ja active Active
- 2017-07-13 EP EP22198435.4A patent/EP4187794A1/en active Pending
- 2017-07-13 KR KR1020197027252A patent/KR102194029B1/ko active IP Right Grant
- 2017-07-13 CN CN202010009164.6A patent/CN111416625B/zh active Active
-
2018
- 2018-06-15 WO PCT/CN2018/091423 patent/WO2018228514A1/zh active Application Filing
-
2019
- 2019-09-10 US US16/566,331 patent/US10742235B2/en active Active
- 2019-09-25 ZA ZA2019/06314A patent/ZA201906314B/en unknown
-
2020
- 2020-07-08 US US16/923,841 patent/US11296726B2/en active Active
-
2021
- 2021-01-04 JP JP2021000141A patent/JP7221999B2/ja active Active
-
2022
- 2022-03-01 US US17/684,144 patent/US11611356B2/en active Active
-
2023
- 2023-03-17 US US18/185,998 patent/US11996863B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010517444A (ja) | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 可変サイズのパケットのldpc符号化及び復号化 |
US20090204868A1 (en) | 2008-02-12 | 2009-08-13 | Samsung Electronics Co. Ltd. | Method and apparatus for signal transmission/reception in a communication system using an harq scheme |
JP6820438B2 (ja) | 2017-06-15 | 2021-01-27 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 情報処理方法および通信装置 |
Non-Patent Citations (1)
Title |
---|
LG Electronics,LDPC Codes Design for eMBB data channel[online],3GPP TSG RAN WG1 #89 R1- 1709641,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_89/Docs/R1-1709641.zip>,2017年05月18日,pp. 1-6 |
Also Published As
Publication number | Publication date |
---|---|
JP2021064962A (ja) | 2021-04-22 |
US11296726B2 (en) | 2022-04-05 |
CN110754042A (zh) | 2020-02-04 |
JP6820438B2 (ja) | 2021-01-27 |
US20200343912A1 (en) | 2020-10-29 |
CN111416625B (zh) | 2021-03-23 |
EP3588786A4 (en) | 2020-07-15 |
US11996863B2 (en) | 2024-05-28 |
ZA201906314B (en) | 2020-07-29 |
KR20190113983A (ko) | 2019-10-08 |
AU2017418080B2 (en) | 2020-12-24 |
KR102194029B1 (ko) | 2020-12-22 |
US10742235B2 (en) | 2020-08-11 |
JP2020520570A (ja) | 2020-07-09 |
US20200007159A1 (en) | 2020-01-02 |
EP4187794A1 (en) | 2023-05-31 |
US11611356B2 (en) | 2023-03-21 |
AU2017418080A1 (en) | 2019-10-03 |
CA3055231A1 (en) | 2018-12-20 |
EP3588786B1 (en) | 2022-11-16 |
EP3588786A1 (en) | 2020-01-01 |
CN111416625A (zh) | 2020-07-14 |
CA3055231C (en) | 2022-10-04 |
BR112019020158B1 (pt) | 2022-02-08 |
US20220255563A1 (en) | 2022-08-11 |
WO2018227681A1 (zh) | 2018-12-20 |
WO2018228514A1 (zh) | 2018-12-20 |
RU2740154C1 (ru) | 2021-01-12 |
US20230299792A1 (en) | 2023-09-21 |
CN110754042B (zh) | 2024-06-04 |
BR112019020158A2 (pt) | 2020-04-22 |
AU2017418080B9 (en) | 2021-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7221999B2 (ja) | 情報処理方法および通信装置 | |
JP7171590B2 (ja) | 情報処理方法および通信装置 | |
KR102194617B1 (ko) | 정보 처리 방법, 장치 및 통신 디바이스 | |
JP7471360B2 (ja) | 情報処理方法、装置、および通信装置 | |
EP4250571A2 (en) | Information processing method and communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7221999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |