CN104485970A - 单码率、多码率qc-ldpc码的模板矩阵的构造方法 - Google Patents

Abstract

本发明提供了一种单码率、多码率QC-LDPC码的模板矩阵的构造方法，其中，单码率QC-LDPC码的模板矩阵的构造方法包括：获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I；根据所述第一子矩阵X、所述第二子矩阵Y、所述第三子矩阵Z和所述第四子矩阵I，构造模板矩阵T；其中，所述第四子矩阵I为单位矩阵。通过本发明提供的单码率、多码率QC-LDPC码的模板矩阵的构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板矩阵大小，可以保证在较低的硬件资源下实现LDPC编解码。

Description

单码率、多码率QC-LDPC码的模板矩阵的构造方法

技术领域

本发明涉及数字通信编码技术领域，尤其涉及一种单码率、多码率QC-LDPC码的模板矩阵的构造方法。

背景技术

在通信领域中，通常采用信道编码技术来保证在噪声信道中通信的可靠性。在卫星通信系统中，由于地理环境因素的影响，存在大量的噪声源。通信信道在理论上有最大通信容量即香农限，该容量可以使用特定信噪比条件下的比特速率来表示，其中，一种接近香农限的差错控制编码为低密度奇偶校验码(Low Density Parity Check，简称LDPC)。LDPC是一类基于稀疏校验矩阵的特殊线性分组码，它通常由校验矩阵H进行描述，校验矩阵H的化零空间即LDPC码的码字空间，其主要特点是H具有稀疏性。LDPC码不仅具有逼近香农限的良好的性能，而且译码复杂度低，吞吐能力高，结构灵活。目前广泛的应用于深空通信，光纤通信，地面及卫星数字多媒体广播等领域，基于LDPC码的信道编码方案已经为多个通信和广播标准所采纳。

LDPC(N,K)码是一种线性分组码，由N-K行N列的校验矩阵H定义，其中N为码字长度，简称码长，K为信息位长度，M＝(N-K)为校验位长度，对应码率R＝K/N。H矩阵由元素0或1组成，它的每一行表示一个校验方程；每一列表示一个信息比特；校验矩阵H中的非零元素表示其所在行的校验节点和所在列的变量节点之间的连接关系。矩阵H的列重分布Λ_H(x)＝a₀+a₁x¹+...+a_tx^t，表示矩阵H每一列中非零元素的个数分布，是长度为N的向量，即非零元素个数为0的列有a₀列，非零元素个数为1的列有a₁列，依此类推。同理，矩阵H的行重P_H(x)表示校验矩阵H每一行中非零元素的个数分布，是长度为M的向量。

准循环LDPC码(Quasi Cyclic Low Density Parity Check，简称QC-LDPC)是LDPC码的一个重要子类，它的校验矩阵和生成矩阵均具有准循环形式。QC-LDPC码的校验矩阵由Mc*Nc个子矩阵组成，且前Kc列子矩阵所在的列对应信息位，其中Mc＝M/b，Nc＝N/b，Kc＝K/b，b为子矩阵阶数，又称扩展因子。每个子矩阵都是b*b的方阵，这些方阵或为全零矩阵，或为循环移位矩阵，其特点在于，每一行都是它上一行的右循环移位。QC-LDPC码的循环移位子矩阵一般由单位矩阵平移得到，此时该子矩阵的一行或一列中有且仅有一个非零元素，并由其偏移地址唯一确定。为了描述方便，根据QC-LDPC码H矩阵的准循环结构，首先进行如下描述：

子矩阵：QC-LDPC码的H矩阵由Mc*Nc个子矩阵组成，子矩阵或是单位循环矩阵，或是全零矩阵。

基矩阵T：即QC-LDPC码H矩阵的模板矩阵。T矩阵为Mc*Nc阶矩阵，元素只有0和1两种，其中每个元素1代表H矩阵中的一个循环子矩阵，每个元素0代表一个全零子矩阵。

偏移地址：QC-LDPC码H矩阵中循环子矩阵较单位阵向右偏移的位置p(m,n)定义为编号(m,n)的循环子矩阵的偏移地址，其中m,n仅取基矩阵T中为1的项。

偏移地址矩阵A：当子矩阵阶数b和各循环子矩阵偏移地址确定后，通过将原T矩阵中的非零元素1用p(m,n)+1的值替换，得到Mc*Nc阶矩阵定义为偏移地址矩阵。

确定A矩阵及子矩阵阶数b后，A矩阵与H矩阵一一对应，H矩阵可由A矩阵进行准循环子矩阵扩展后得到。

但是，在现有的QC-LDPC模板矩阵即基矩阵T中，不能够同时兼顾高低码率的不同，不能兼顾多种码率的传输，同时也不能兼顾不同的模板的大小。

发明内容

针对现有技术中的缺陷，本发明提供一种单码率、多码率QC-LDPC码的模板矩阵的构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件下实现复杂度。

第一方面、本发明提供一种单码率QC-LDPC码的模板矩阵的构造方法，包括：

获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I；

根据所述第一子矩阵X、所述第二子矩阵Y、所述第三子矩阵Z和所述第四子矩阵I，构造模板矩阵T；

其中，所述第四子矩阵I为单位矩阵。

进一步地，所述模板矩阵T为：

$T=\left[\begin{array}{cc}{X}_{g\×\mathrm{Kc}}{Y}_{g\×g}& 0\\ Z_{(\mathrm{Mc}-g)\×(\mathrm{Kc}+g)}& I_{(\mathrm{Mc}-g)\×(\mathrm{Mc}-g)}\end{array}\right]$

其中，g为待定参数，Mc＝M/b，Nc＝N/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，N为码字长度，K为信息位长度。

进一步地，所述获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I步骤之前，包括：

对预设的待定参数g，采用性能分析方法，获得优化的待定参数g；

对预设的第一子矩阵X，预设的第二子矩阵Y和预设的第三子矩阵Z，采用性能分析方法，获得所述第一子矩阵X的行列重分布、所述第二子矩阵Y的行列重分布和所述第三子矩阵Z的行列重分布；

根据所述第一子矩阵X的行列重分布、所述第二子矩阵Y的行列重分布和所述第三子矩阵Z的行列重分布，采用渐进添边PEG方法，确定第一子矩阵X，第二子矩阵Y和第三子矩阵Z；

其中，所述第一子矩阵X的列重为3，所述第二子矩阵Y为下三角矩阵。

进一步地，所述性能分析方法为外信息传递图EXIT分析方法，或者所述性能分析方法为密度演进DE分析方法。

进一步地，所述第三子矩阵Z的列重按照矩阵从左到右的顺序从低到高的顺序排列。

第二方面，本发明提供一种多码率QC-LDPC码的模板矩阵的构造方法，包括：

获取第一模板矩阵，第六子矩阵和第七子矩阵；

根据所述第一模板矩阵，所述第六子矩阵和所述第七子矩阵，获得第二模板矩阵；

根据所述第二模板矩阵，获得第i模板矩阵，以及根据所述第i模板矩阵获得第i+1模板矩阵；

其中，所述第一模板矩阵通过权利要求1-5任一方法获得，所述第七子矩阵为单位矩阵，i为大于1自然数。

进一步地，所述第二模板矩阵为：

$T_{{\mathrm{Mc}}_2\×{\mathrm{Nc}}_2}=\left[\begin{array}{cc}{T}_{{\mathrm{Mc}}_1\×{\mathrm{Nc}}_1}& 0\\ \mathrm{\Δ}{Z}_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×(\mathrm{Kc}+g)}^{\left(1\right)}{0}_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×({\mathrm{Mc}}_1-g)}& I_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)}\end{array}\right]$

其中，为第一模板矩阵，为第二模板矩阵的第六子矩阵，为第七子矩阵；

所述第i+1模板矩阵为：

$T_{{\mathrm{Mc}}_{i+1}\×{\mathrm{Nc}}_{i+1}}=\left[\begin{array}{cc}{T}_{{\mathrm{Mc}}_i\×{\mathrm{Nc}}_i}& 0\\ \mathrm{\Δ}{Z}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×(\mathrm{Kc}+g)}^{\left(i\right)}{0}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_i-g)}& I_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)}\end{array}\right]$

其中，i为自然数，所述为第i模板矩阵，为第i+1模板矩阵的第六子矩阵，为单位矩阵，g为待定参数，Mc＝M/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，K为信息位长度

进一步地，所述获取第七子矩阵步骤之前，包括：

对预设的第七子矩阵，采用性能分析方法，获得第七子矩阵的行列重分布；

根据所述第七子矩阵的行列重分布，采用PEG方法，获得所述第七子矩阵。

其中，所述性能分析方法为EXIT分析方法，或者所述性能分析方法为DE分析方法。

进一步地，所述获得第i+1模板矩阵之后还包括：

采用定量分析方法，对所述第i+1模板矩阵进行判断，若不满足预设的值，则重新构造第i+1模板矩阵，若满足预设的值，则继续构造第i+2模板矩阵；

其中，所述定量分析方法为译码门限值方法。

进一步地，所述第二模板矩阵的第六子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列；

所述子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列。

由上述技术方案可知，通过本发明提供一种单码率、多码率QC-LDPC码的模板矩阵的构造方法，其中，单码率QC-LDPC码的模板矩阵的构造方法包括：获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I；根据所述第一子矩阵X、所述第二子矩阵Y、所述第三子矩阵Z和所述第四子矩阵I，构造模板矩阵T；其中，所述第四子矩阵I为单位矩阵。通过本发明提供的单码率、多码率QC-LDPC码的模板矩阵的构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件资源条件下实现LDPC编解码。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的一种单码率QC-LDPC码的模板矩阵的构造方法的流程示意图；

图2为本发明实施例提供的一种多码率QC-LDPC码的模板矩阵的构造方法的流程示意图；

图3为本发明实施例提供的一种单码率QC-LDPC码的模板矩阵构造方法构造的最高码率的模板矩阵T_15×60的非零元素的示意图；

图4为本发明实施例提供的一种多码率QC-LDPC码的模板矩阵的的行列重分布构造的非零元素的示意图；

图5为本发明实施例提供的一种多码率QC-LDPC码的模板矩阵T_30×75的示意图；

图6为本发明实施例提供的一种多码率QC-LDPC码的模板矩阵的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。

在本实施例中，“第一”，“第二”，“第三”，“第四”，只是对矩阵进行区别，并不限定矩阵的先后的顺序。

图1为本发明实施例提供的一种单码率QC-LDPC码的模板矩阵的构造方法的流程示意图，如图1所示，本实施例的单码率QC-LDPC码的模板矩阵构造方法如下所述。

101、获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I。

应理解的是，第一子矩阵X的列重为g，第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I，为模板矩阵T的子矩阵。

其中，第四子矩阵I为单位矩阵

在步骤101之前还包括：对预设的待定参数g，采用性能分析方法，获得优化的待定参数g；

对预设的第一子矩阵X，预设的第二子矩阵Y和预设的第三子矩阵Z，采用性能分析方法，获得第一子矩阵X的行列重分布、第二子矩阵Y的行列重分布和第三子矩阵Z的行列重分布；

根据第一子矩阵X的行列重分布、第二子矩阵Y的行列重分布和第三子矩阵Z的行列重分布，采用渐进添边(Progressive Edge Growth，简称PEG)方法，确定第一子矩阵X，第二子矩阵Y和第三子矩阵Z；第二子矩阵Y为下三角矩阵。

性能分析方法为外信息传递图(Extrinsic Information Transfer Chart,简称EXIT)分析方法，或者所述性能分析方法为密度演进(DensityEvolution，简称DE)分析方法。

第三子矩阵Z的列重按照矩阵从左到右的顺序从低到高的顺序排列。

102、根据所述第一子矩阵X、所述第二子矩阵Y、所述第三子矩阵Z和所述第四子矩阵I，构造模板矩阵T。

应理解的是，模板矩阵T为：

$T=\left[\begin{array}{cc}{X}_{g\×\mathrm{Kc}}{Y}_{g\×g}& 0\\ Z_{(\mathrm{Mc}-g)\×(\mathrm{Kc}+g)}& I_{(\mathrm{Mc}-g)\×(\mathrm{Mc}-g)}\end{array}\right]$

其中，g为待定参数，Mc＝M/b，Nc＝N/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，N为码字长度，K为信息位长度。

通过本实施例提供的单码率QC-LDPC码的模板矩阵构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件资源条件下实现LDPC编解码。

本实施例提供两种QC-LDPC码的设计。其中，待设计QC-LDPC码的码率分别为2/3与1/2，其模板矩阵大小分别为60*180与90*180。具体步骤如下所述：

S1、将模板矩阵预设为 $T=\left[\begin{array}{cc}{X}_{g\×\mathrm{Kc}}{Y}_{g\×g}& 0\\ Z_{(\mathrm{Mc}-g)\×(\mathrm{Kc}+g)}& I_{(\mathrm{Mc}-g)\×(\mathrm{Mc}-g)}\end{array}\right]$ 的形式，其中g为待定参数，子矩阵X的行列重规则，且其列重为3，子矩阵Y为三角矩阵，子矩阵Z的行列重规则，子矩阵I为单位矩阵。

S2、根据性能分析确定g＝3、子矩阵Y为下三角部分全为1的下三角矩阵。对于码率为2/3的码，Z的行重列分布分别为：Λ_Z(x)＝9x⁴⁵+34x⁵+76x⁴+4，P_Z(x)＝33x¹⁵+24x¹⁶；对于码率为1/2的码，Z的行列重分布分别为：Λ_Z(x)＝4x⁸⁷+61x⁶+27x⁵+x²，P_Z(x)＝19x⁹+68x¹⁰。

S3、根据参数g及步骤S2中给出子矩阵X、Y、Z的行列重分布构造子矩阵X、Y、Z。其中2/3码率的X、Y、Z子矩阵如图1所示，1/2码率的X、Y、Z子矩阵。

S4、根据已构造的X、Y、Z矩阵拼接形成模板矩阵T。

S5、根据已构造的模板矩阵T产生偏移地址矩阵A。

在步骤S5中由模板矩阵T产生偏移地址矩阵A的方法采用蒙特卡罗法及爬山算法。

在步骤S5中偏移地址矩阵A中非零元素的候选范围为1～b的一个真子集p＝{p₁,p₂,…,p_k}，满足0≤p_q＜b，1≤q≤k且对i≤j，s≤t，有p_i+p_j≡p_s+p_t(mod b)等价于i＝s，j＝t，其中i、j、s和t为所述偏移地址集合中元素的下标。

通过本实施例提供的单码率QC-LDPC码的模板矩阵构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件资源下实现LDPC编解码。

图2为本发明实施例提供的一种多码率QC-LDPC码的模板矩阵的构造方法的流程示意图，如图2所示，本实施例的多码率QC-LDPC码的模板矩阵的构造方法如下所述。

201、获取第一模板矩阵，第六子矩阵和第七子矩阵。

应理解的是，第一模板矩阵通过上述实施例的方法获得，第一模板矩阵采用单码率QC-LDPC码的模板矩阵的构造方法获得，第七子矩阵为单位矩阵，i为大于1自然数。

对预设的第七子矩阵，采用性能分析方法，获得第七子矩阵的行列重分布。

根据所述第七子矩阵的行列重分布，采用PEG方法，获得所述第七子矩阵。

其中，性能分析方法为EXIT分析方法，或者性能分析方法为DE分析方法。

202、根据所述第一模板矩阵，所述第六子矩阵和所述第七子矩阵，获得第二模板矩阵。

其中，第二模板矩阵为：

$T_{{\mathrm{Mc}}_2\×{\mathrm{Nc}}_2}=\left[\begin{array}{cc}{T}_{{\mathrm{Mc}}_1\×{\mathrm{Nc}}_1}& 0\\ \mathrm{\Δ}{Z}_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×(\mathrm{Kc}+g)}^{\left(1\right)}{0}_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×({\mathrm{Mc}}_1-g)}& I_{({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)\×({\mathrm{Mc}}_2-{\mathrm{Mc}}_1)}\end{array}\right]$

其中，为第一模板矩阵，为第二模板矩阵的第六子矩阵，为第七子矩阵；

203、根据所述第二模板矩阵，获得第i模板矩阵，以及根据所述第i模板矩阵获得第i+1模板矩阵。

其中，第i+1模板矩阵为：

$T_{{\mathrm{Mc}}_{i+1}\×{\mathrm{Nc}}_{i+1}}=\left[\begin{array}{cc}{T}_{{\mathrm{Mc}}_i\×{\mathrm{Nc}}_i}& 0\\ \mathrm{\Δ}{Z}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×(\mathrm{Kc}+g)}^{\left(i\right)}{0}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_i-g)}& I_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)}\end{array}\right]$

其中，i为自然数，所述为第i模板矩阵，为第i+1模板矩阵的第六子矩阵，为单位矩阵，g为待定参数，Mc＝M/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，K为信息位长度

采用定量分析方法，对第i+1模板矩阵进行判断，若不满足预设的值，则重新构造第i+1模板矩阵，若满足预设的值，则继续构造第i+2模板矩阵。

第二模板矩阵的第六子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列；

子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列。

具体地，设计第一模板矩阵的最高码率QC-LDPC码的模板矩阵大小为Mc₁×Nc₁，其它码率的模板矩阵从小到大依次为Mc₂×Nc₂，……，Mc_l×Nc_l，且满足对所有码率都有Nc_i-Mc_i＝Kc。具体包括如下步骤：

S1、使用单码率QC-LDPC码的模板矩阵构造方法构造最高码率的第一模板矩阵

S2、在第一模板矩阵的基础上依次设计

在步骤S2中在基础上设计(i＝1,2,...,l-1)的过程包括以下步骤：

S21、将将第i+1个码率的模板矩阵预设为 $T_{{\mathrm{Mc}}_{i+1}\×{\mathrm{Nc}}_{i+1}}=\left[\begin{array}{cc}{T}_{{\mathrm{Mc}}_i\×{\mathrm{Nc}}_i}& 0\\ \mathrm{\Δ}{Z}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×(\mathrm{Kc}+g)}^{\left(i\right)}{0}_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_i-g)}& I_{({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)\×({\mathrm{Mc}}_{i+1}-{\mathrm{Mc}}_i)}\end{array}\right]$ 的形式。其中即为第i个码率的模板矩阵，子矩阵的行列重分布待定，子矩阵I为单位阵。

S22、根据性能分析确定子矩阵的行列重分布。

S23、根据的行列重分布构造

S24、根据已构造的及第i个码率的模板矩阵拼接成待构造的第i+1个码率的模板矩阵

在步骤S22中性能分析方法包括EXIT分析方法、Density Evolution分析方法等。

在步骤S23中根据行列重分布构造子矩阵的方法包括PEG等。

在步骤S24中构造的子矩阵的列重使得拼接后的矩阵列重由左至右按从低到高的顺序排列。

在步骤S2中构造的第i+1个码率的模板矩阵采用定量分析方法，对第i+1个模板矩阵进行判断，若不满足预设的值，则重新构造第i+1模板矩阵，若满足预设的值，则继续构造第i+2模板矩阵。

其中，定量分析方法为译码门限值方法。

通过本实施例提供的多码率QC-LDPC码的模板矩阵构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件资源条件下实现LDPC编解码。

本实施例一种多码率QC-LDPC码设计方法。其中，待设计最高码率QC-LDPC码的模板矩阵大小为15*60，其它码率的模板矩阵从小到大依次为30*75，45*90，60*105，75*120，90*135，105*150，120*165，135*180，且满足对所有码率都有K_c＝45。具体包括如下步骤：

S1、使用单码率QC-LDPC码的模板矩阵设计方法构造最高码率的模板矩阵T_15×60，其非零元素如图3所示。

S2、在T_15×60的基础上依次设计T_30×75，…，T_135×180。

以在T_15×60的基础上设计T_30×75，步骤S2包括以下步骤：

S21、将T_30×75，即第2个码率的模板矩阵预设为 $T_{30\×75}=\left[\begin{array}{cc}{T}_{15\×60}& 0\\ \mathrm{\Δ}{Z}_{15\×48}^{\left(1\right)}{0}_{15\×12}& I_{15\×15}\end{array}\right]$ 的形式。其中T_30×75即为第1个码率的模板矩阵，子矩阵的行列重分布待定，子矩阵I为单位阵。

S22、根据性能分析确定子矩阵的行列重分布为：Λ_Z(x)＝16x⁵+8x²+13x+11，P_Z(x)＝4x⁸+11x⁷。

S23、根据的行列重分布构造其非零元素如图4所示。

S3、根据已构造的及第i个码率的模板矩阵拼接成待构造的第2个码率的模板矩阵T_30×75，如图5所示，其中黑线框出的子矩阵即为第1个码率的模板矩阵T_15×60。

在步骤S22中性能分析方法包括EXIT分析方法、DE分析方法等。

在步骤S23中根据行列重分布构造子矩阵的方法包括PEG方法等。

在步骤S3构造的子矩阵的列重使得拼接后的矩阵列重由左至右按从低到高的顺序排列。

依此类推，所述步骤2构造的矩阵如图6所示。

通过本实施例提供的用于编码的QC-LDPC码的模板矩阵构造方法，能够具有更好的性能和通用性，可以兼顾高低码率，兼顾不同的多种码率，兼顾不同模板大小，可以保证在较低的硬件资源条件下实现LDPC编解码。

本领域普通技术人员可以理解：实现上述方法实施例的全部或者部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

以上所述，仅为本发明的具体实施方式，但是，本发明的保护范围不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种单码率QC-LDPC码的模板矩阵的构造方法，其特征在于，包括：

获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I；

根据所述第一子矩阵X、所述第二子矩阵Y、所述第三子矩阵Z和所述第四子矩阵I，构造模板矩阵T；

其中，所述第四子矩阵I为单位矩阵。

2.根据权利要求1所述的QC-LDPC码的模板矩阵的构造方法，其特征在于，所述模板矩阵T为：

其中，g为待定参数，Mc＝M/b，Nc＝N/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，N为码字长度，K为信息位长度。

3.根据权利要求1所述的QC-LDPC码的模板矩阵的构造方法，其特征在于，所述获取第一子矩阵X，第二子矩阵Y，第三子矩阵Z，第四子矩阵I步骤之前，包括：

对预设的待定参数g，采用性能分析方法，获得优化的待定参数g；

对预设的第一子矩阵X，预设的第二子矩阵Y和预设的第三子矩阵Z，采用性能分析方法，获得所述第一子矩阵X的行列重分布、所述第二子矩阵Y的行列重分布和所述第三子矩阵Z的行列重分布；

根据所述第一子矩阵X的行列重分布、所述第二子矩阵Y的行列重分布和所述第三子矩阵Z的行列重分布，采用渐进添边PEG方法，确定第一子矩阵X，第二子矩阵Y和第三子矩阵Z；

其中，所述第一子矩阵X的列重为3，所述第二子矩阵Y为下三角矩阵。

4.根据权利要求1所述的QC-LDPC码的模板矩阵的构造方法， 其特征在于，

所述性能分析方法为外信息传递图EXIT分析方法，或者所述性能分析方法为密度演进DE分析方法。

5.根据权利要求1所述的QC-LDPC码的模板矩阵的构造方法，其特征在于，

所述第三子矩阵Z的列重按照矩阵从左到右的顺序从低到高的顺序排列。

6.一种多码率QC-LDPC码的模板矩阵的构造方法，其特征在于，包括：

获取第一模板矩阵，第六子矩阵和第七子矩阵；

根据所述第一模板矩阵，所述第六子矩阵和所述第七子矩阵，获得第二模板矩阵；

根据所述第二模板矩阵，获得第i模板矩阵，以及根据所述第i模板矩阵获得第i+1模板矩阵；

其中，所述第一模板矩阵通过权利要求1-5任一方法获得，所述第七子矩阵为单位矩阵，i为大于1自然数。

7.根据权利要求6所述的多码率QC-LDPC码的模板矩阵的构造方法，其特征在于，所述第二模板矩阵为：

其中，为第一模板矩阵，为第二模板矩阵的第六子矩阵，为第七子矩阵；

所述第i+1模板矩阵为：

其中，i为自然数，所述为第i模板矩阵，所述 为第i+1模板矩阵的第六子矩阵，所述 为单位矩阵，g为待定参数，Mc＝M/b，Kc＝K/b，b为子矩阵阶数，M为校验位长度，K为信息位长度。

8.根据权利要求6所述的多码率QC-LDPC码的模板矩阵的构造方法，其特征在于，所述获取第七子矩阵步骤之前，包括：

对预设的第七子矩阵，采用性能分析方法，获得第七子矩阵的行列重分布；

根据所述第七子矩阵的行列重分布，采用PEG方法，获得所述第七子矩阵。

其中，所述性能分析方法为EXIT分析方法，或者所述性能分析方法为DE分析方法。

9.根据权利要求7所述的多码率QC-LDPC码的模板矩阵的构造方法，其特征在于，所述获得第i+1模板矩阵之后还包括：

采用定量分析方法，对所述第i+1模板矩阵进行判断，若不满足预设的值，则重新构造第i+1模板矩阵，若满足预设的值，则继续构造第i+2模板矩阵；

其中，所述定量分析方法为译码门限值方法。

10.根据权利要求6所述的多码率QC-LDPC码的模板矩阵的构造方法，其特征在于，

所述第二模板矩阵的第六子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列；

所述子矩阵的列重按照矩阵从左到右的顺序从低到高的顺序排列。