CN104967455A - 空间耦合低密度奇偶校验码的递归编码方法 - Google Patents
空间耦合低密度奇偶校验码的递归编码方法 Download PDFInfo
- Publication number
- CN104967455A CN104967455A CN201510400699.5A CN201510400699A CN104967455A CN 104967455 A CN104967455 A CN 104967455A CN 201510400699 A CN201510400699 A CN 201510400699A CN 104967455 A CN104967455 A CN 104967455A
- Authority
- CN
- China
- Prior art keywords
- prime
- matrix
- rsqb
- lsqb
- submatrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种空间耦合低密度奇偶校验码的递归编码方法,包括:构建(dv,dc,L)空间耦合低密度奇偶校验码SC-LDPC的校验基矩阵所述校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,所述校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为所述子矩阵,所述校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为所述子矩阵;通过所述校验基矩阵获得SC-LDPC码的校验矩阵利用所述校验矩阵进行递归编码。本发明提供的空间耦合低密度奇偶校验码的递归编码方法,可以实现dc/dv为非整数情况下的(dv,dc,L)SC-LDPC码的递归编码。
Description
技术领域
本发明涉及数字通信技术领域,尤其涉及一种空间耦合低密度奇偶校验码的递归编码方法。
背景技术
低密度奇偶校验码(Low Density Parity Check Code,简称LDPC)是一种校验矩阵非常“稀疏”的线性分组码,译码性能接近香农信道容量,LDPC码具有多个分支,例如:校验矩阵具有准循环形式的准循环低密度奇偶校验码(Quasi Cyclic Low Density Parity Check Code,简称QC-LDPC)、校验矩阵由一系列矩阵块组成的块状LDPC码,等等。其中,空间耦合低密度奇偶校验码(Spatially coupled Low Density Parity Check Code,简称SC-LDPC码)是块状LDPC码的扩展,当耦合长度足够长时,SC-LDPC码的置信传播译码性能可以逼近于香农限。
现有技术中,一个SC-LDPC码被定义为(dv,dc,L)SC-LDPC码,其中,dv为变量节点度,dc为校验节点度,L为耦合长度,定义ms=gcd(dv,dc)为SC-LDPC码的记忆长度,并定义dv′=dv/ms,dc′=dc/ms。一个SC-LDPC码可以用原模图表示,原模图与SC-LDPC码的校验矩阵相对应,原模图中每个耦合位置包含dc′个变量节点和dv′个校验节点,每个变量节点包括dc′-dv′个信息比特序列和dv′个校验比特序列。图1为现有技术中(3,6,L)SC-LDPC码的典型的原模图,图2为现有技术中(4,6,L)SC-LDPC码的典型的原模图,其中,正方形代表校验节点,圆形代表变量节点,具体地,灰色的圆对应信息比特序列,白色的圆对应校验比特序列。
如图1所示,dc/dv为整数,dv′=1,每个耦合位置包含2个变量节点和1个校验节点,每个变量节点包括1个信息比特序列和1个校验比特序列,所以,图1示出的(3,6,L)SC-LDPC码,当前耦合位置处的校验比特序列可以根据当前耦合位置处的信息比特序列和之前耦合位置编码后的编码信息获得,即,当前耦合位置处的校验比特序列可以被唯一确定。如图2所示,dc/dv为非整数,dv′=2,每个耦合位置包含3个变量节点和2个校验节点,每个变量节点包括1个信息比特序列和2个校验比特序列,所以,图2示出的(4,6,L)SC-LDPC码,当前耦合位置处的第一个校验比特序列无法根据当前耦合位置处的信息比特序列和之前耦合位置编码后的编码信息获得,即,当前耦合位置的校验比特序列无法被唯一确定。
综上,现有技术中的(dv,dc,L)SC-LDPC码,当dc/dv为非整数时无法实现递归编码。
发明内容
本发明提供一种空间耦合低密度奇偶校验码的递归编码方法,用以实现dc/dv为非整数情况下的(dv,dc,L)SC-LDPC码的递归编码。
本发明提供的空间耦合低密度奇偶校验码的递归编码方法,包括:
构建(dv,dc,L)空间耦合低密度奇偶校验码SC-LDPC的校验基矩阵所述校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,所述校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为所述子矩阵,所述校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为所述子矩阵;其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L;其中,ms=gcd(dv,dc)为SC-LDPC码的记忆长度,d'v=dv/ms为耦合位置i处的校验节点数,d'c=dc/ms为耦合位置i处的变量节点数,d'c-d'v+1<n≤d'c;其中,所述子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数;
通过所述校验基矩阵获得SC-LDPC码的校验矩阵
利用所述校验矩阵进行递归编码。
本发明提供的空间耦合低密度奇偶校验码的递归编码方法,通过构建(dv,dc,L)SC-LDPC的校验基矩阵通过校验基矩阵获得SC-LDPC码的校验矩阵利用校验矩阵进行递归编码,其中,校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为子矩阵,校验基矩阵中第n行的第-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为子矩阵。本发明提供的空间耦合低密度奇偶校验码的递归编码方法,可以实现dc/dv为非整数情况下的(dv,dc,L)SC-LDPC码的递归编码。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中(3,6,L)SC-LDPC码的典型的原模图;
图2为现有技术中(4,6,L)SC-LDPC码的典型的原模图;
图3为本发明实施例一提供的空间耦合低密度奇偶校验码的递归编码方法的流程图;
图4为本发明实施例一提供的(4,6,L)SC-LDPC码的典型的原模图;
图5为本发明实施例二提供的空间耦合低密度奇偶校验码的递归编码方法的流程图;
图6为本发明实施例三提供的构建SC-LDPC码的校验基矩阵的方法的流程图;
图7a为本发明实施例三提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图;
图7b为本发明实施例三提供的(4,6,L)SC-LDPC码的校验基矩阵的结构示意图;
图8为本发明实施例四提供的构建SC-LDPC码的校验基矩阵的方法的流程图;
图9a为本发明实施例四提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图;
图9b为本发明实施例四提供的(4,6,L)SC-LDPC码的校验基矩阵的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图3为本发明实施例一提供的空间耦合低密度奇偶校验码的递归编码方法的流程图。如图3所示,本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,可以包括:
步骤101、构建(dv,dc,L)SC-LDPC码的校验基矩阵
校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为子矩阵,校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为子矩阵。
其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L。
其中,ms=gcd(dv,dc)为SC-LDPC码的记忆长度,dv′=dv/ms为耦合位置i处的校验节点数,dc′=dc/ms为耦合位置i处的变量节点数,dc′-dv′+1<n≤dc′。
其中,子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数。
本步骤用于实现构造每个耦合位置i处的校验基矩阵的结构。
步骤103、通过校验基矩阵获得SC-LDPC码的校验矩阵
由于构造了每个耦合位置i处的校验基矩阵的结构,通过各个耦合位置处的校验基矩阵可以获得SC-LDPC码的校验矩阵
步骤105、利用校验矩阵进行递归编码。
现有的(dv,dc,L)SC-LDPC码,当dc/dv为整数时可以实现递归编码,但是,当dc/dv为非整数时则无法实现递归编码。针对这个问题,本实施例提供了一种SC-LDPC码的递归编码方法,其中,关键的是先构造每个耦合位置处的校验基矩阵,然后通过校验基矩阵获得SC-LDPC码的校验矩阵,利用该校验矩阵进行递归编码,使得当dc/dv为非整数时,当前耦合位置处的每一个校验比特序列都可以通过之前耦合位置编码后的编码信息、当前耦合位置处的信息比特序列以及当前耦合位置处该校验比特序列之前的校验比特序列唯一确定,从而实现递归编码。
下面以具体参数为例,说明本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,以(4,6,L)SC-LDPC码为例。
首先,构建(4,6,L)SC-LDPC码的校验基矩阵其中,各个参数的取值如下:dv=4、dc=6、ms=gcd(dv,dc)=gcd(4,6)=2、dv′=dv/ms=4/2=2、dc′=dc/ms=6/2=3,其中,n的取值范围为2<n≤3,即,n=3,所以,校验基矩阵为每行包括连续4个子矩阵的3×5维矩阵,校验基矩阵中第1行和第2行的前4个元素为子矩阵,校验基矩阵中第3行的第2个元素至第5个元素为子矩阵,其中,子矩阵为M×M维置换矩阵。这样就构造了耦合位置i处的校验基矩阵的结构。
其次,通过校验基矩阵获得SC-LDPC码的校验矩阵
最后,利用校验矩阵进行递归编码。
图4为本发明实施例一提供的(4,6,L)SC-LDPC码的典型的原模图,原模图与SC-LDPC码的校验矩阵是对应的,如图4所示,每个耦合位置i处包含3个变量节点和2个校验节点,每个变量节点包括1个信息比特序列和2个校验比特序列,图4示出的(4,6,L)SC-LDPC码,当前耦合位置处的第一个校验比特序列可以根据当前耦合位置处的信息比特序列和之前耦合位置编码后的编码信息获得,即,当前耦合位置处的第一个校验比特序列可以被唯一确定;当前耦合位置处的第二个校验比特序列可以根据当前耦合位置处的信息比特序列、当前耦合位置处的第一个校验比特序列以及之前耦合位置编码后的编码信息获得,即,当前耦合位置处的第二个校验比特序列可以被唯一确定,所以,通过本实施例提供的(4,6,L)SC-LDPC码可以被唯一确定,即,本实施例提供的(4,6,L)SC-LDPC码可以实现递归编码。
可选的,构建(dv,dc,L)SC-LDPC码的校验基矩阵可以包括:
构建基础矩阵基础矩阵为包括d'c×d'vms个子矩阵的d'c×d'vms维矩阵。
对基础矩阵中第n行的子矩阵进行移位,获得校验基矩阵
具体地,基础矩阵为:
其中,Pj,k[i]为子矩阵,0≤j<d'c,0≤k<d'vms。
可选的,通过校验基矩阵获得SC-LDPC码的校验矩阵可以包括:
在校验基矩阵之前补充i个d'c×d'v维全0矩阵构建第i个行矩阵,通过所述行矩阵构建校验矩阵具体地,校验矩阵为:
其中,A为d'c×d'v维0矩阵。
本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,通过构建(dv,dc,L)SC-LDPC的校验基矩阵通过校验基矩阵获得SC-LDPC码的校验矩阵利用校验矩阵进行递归编码,其中,校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为子矩阵,校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为子矩阵。本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,可以实现dc/dv为非整数情况下的(dv,dc,L)SC-LDPC码的递归编码。
图5为本发明实施例二提供的空间耦合低密度奇偶校验码的递归编码方法的流程图,本实施例在实施例一的基础上,提供了利用校验矩阵进行递归编码的一种具体实现方式。如图5所示,本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,可以包括:
步骤301、构建(dv,dc,L)SC-LDPC码的校验基矩阵
本步骤与实施例一中的步骤101一样,在此不再赘述。
步骤303、通过校验基矩阵获得SC-LDPC码的校验矩阵
其中,校验矩阵为:
其中,A为d'c×d'v维0矩阵。
步骤305、根据耦合位置i=0处的原始信息序列和校验矩阵对移位寄存器进行初始化,获得耦合位置i=0处的编码序列
在本实施例中,具体通过移位寄存器实现系统编码,即,原始信息序列经过移位寄存器后被映射到编码信息的起始位置,其中,移位寄存器的空间大小为(dc′+dv′ms-1)M。
在本实施例中,(dv,dc,L)SC-LDPC码的原始信息序列可以定义为:
u[0,L-1]=[u0,u1,...,uL-1],
其中,每个子序列即为耦合位置i处的原始信息序列,具体地,
原始信息序列u[0,L-1]=[u0,u1,...,uL-1]通过移位寄存器后被映射为码字序列,(dv,dc,L)SC-LDPC码的码字序列可以定义为:
v[0,L-1]=[v0,v1,...,vL-1],
其中,每个子序列即为耦合位置i处的编码序列,具体地,
对于SC-LDPC码的递归编码,码字序列将满足在本实施例中,为了方便实现递归编码,将等式分成多个子等式,其中,第i个子等式可以表示为其中,第i个子等式的[si,qi]定义为部分校验子,其中, 由于本实施例是通过移位寄存器实现系统编码,所以,
本步骤就是实现移位寄存器的初始化,即,根据耦合位置i=0处的原始信息序列和校验矩阵对移位寄存器进行初始化,获得耦合位置i=0处的编码序列
具体地,
步骤307、根据耦合位置i>0处的原始信息序列和校验矩阵获得耦合位置i>0处的编码序列
在本步骤中,实现了耦合位置i>0处的递归编码。具体地,如果Pj,0[i]为单位矩阵,j={dc′-dv′,dc′-dv′+1,...,dc′-1},则
其中,
可见,在dc/dv为非整数情况下,每个耦合位置i处的编码序列都,可以根据部分校验子和当前耦合位置的原始信息序列计算得出,因此,通过移位寄存器可以实现当dc/dv为非整数情况下的SC-LDPC码的递归编码。
可选的,在步骤307之后,还可以包括:
通过子矩阵构建尾比特校验矩阵利用尾比特校验矩阵进行编码获得尾比特zL,j。尾比特用于将移位寄存器清零。
其中,尾比特校验矩阵为:
Pj,k[L]为子矩阵,0≤j<dv-1,0≤k≤1。
其中,尾比特zL,j为:
对于有限码长的SC-LDPC码,普遍存在的问题是递归编码结束时移位寄存器的状态非零,本实施例为了解决这个问题,在结尾处增加了一定数量的尾比特,用于将移位寄存器清零。
本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,通过构建(dv,dc,L)SC-LDPC的校验基矩阵通过校验基矩阵获得SC-LDPC码的校验矩阵利用校验矩阵进行递归编码,其中,校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为子矩阵,校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为子矩阵。本实施例提供的空间耦合低密度奇偶校验码的递归编码方法,可以实现dc/dv为非整数情况下的(dv,dc,L)SC-LDPC码的递归编码。
图6为本发明实施例三提供的构建SC-LDPC码的校验基矩阵的方法的流程图,本实施例是实施例一中步骤101的一种具体实现方式。如图6所示,本实施例提供的构建SC-LDPC码的校验基矩阵的方法,可以包括:
步骤401、构建基础矩阵
其中,基础矩阵为包括d'c×d'vms个子矩阵的d'c×d'vms维矩阵。具体地,基础矩阵为:
其中,Pj,k[i]为子矩阵,0≤j<d'c,0≤k<d'vms。
步骤403、将基础矩阵中第n行的子矩阵均向右移动n-dc′+dv′位,获得校验基矩阵
具体地,校验基矩阵为:
其中,Pj,k[i]为所述子矩阵,0≤j<d'c,0≤k<d'vms。
下面以具体参数为例,说明本实施例提供的构建SC-LDPC码的校验基矩阵的方法。图7a为本发明实施例三提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图,图7b为本发明实施例三提供的(4,6,L)SC-LDPC码的校验基矩阵的结构示意图,请同时参照图7a和图7b。
首先,构建基础矩阵其中,各个参数的取值如下:dv=4、dc=6、ms=gcd(dv,dc)=gcd(4,6)=2、dv′=dv/ms=4/2=2、dc′=dc/ms=6/2=3,所以,基础矩阵为包括12个子矩阵的3×4维矩阵。
然后,将基础矩阵中第n行的子矩阵均向右移动n-dc′+dv′位,由于n的取值范围为2<n≤3,即n=3,所以,仅将基础矩阵中第3行的子矩阵均向右移动1位,第3行的子矩阵依次为P2,0[i]、P2,1[i]、P2,2[i]、P2,3[i],获得校验基矩阵
图8为本发明实施例四提供的构建SC-LDPC码的校验基矩阵的方法的流程图,本实施例是实施例一中步骤101的又一种具体实现方式。如图8所示,本实施例提供的构建SC-LDPC码的校验基矩阵的方法,可以包括:
步骤501、构建基础矩阵
其中,基础矩阵为包括d'c×d'vms个子矩阵的d'c×d'vms维矩阵。具体地,基础矩阵为:
其中,Pj,k[i]为子矩阵,0≤j<d'c,0≤k<d'vms。
步骤503、将基础矩阵中第n行的第1个至第n-dc′+dv′个子矩阵依次补充到该行的最后一位,获得校验基矩阵
具体地,校验基矩阵为:
其中,Pj,k[i]为所述子矩阵,0≤j<d'c,0≤k<d'vms。
下面以具体参数为例,说明本实施例提供的构建SC-LDPC码的校验基矩阵的方法。图9a为本发明实施例四提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图,图9b为本发明实施例四提供的(4,6,L)SC-LDPC码的校验基矩阵的结构示意图,请同时参照图9a和图9b。
首先,构建基础矩阵其中,各个参数的取值如下:dv=4、dc=6、ms=gcd(dv,dc)=gcd(4,6)=2、dv′=dv/ms=4/2=2、dc′=dc/ms=6/2=3,所以,基础矩阵为包括12个子矩阵的3×4维矩阵。
然后,将基础矩阵中第n行的第1个至第n-dc′+dv′个子矩阵依次补充到该行的最后一位,由于n的取值范围为2<n≤3,即n=3,所以,仅将基础矩阵中第3行的第1个子矩阵补充到该行的最后一位,第3行的子矩阵依次为P2,1[i]、P2,2[i]、P2,3[i]、P2,0[i],获得校验基矩阵
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种空间耦合低密度奇偶校验码的递归编码方法,其特征在于,包括:
构建(dv,dc,L)空间耦合低密度奇偶校验码SC-LDPC的校验基矩阵所述校验基矩阵为每行包括连续d'vms个子矩阵的d'c×(d'vms+d'v-1)维矩阵,所述校验基矩阵中第1行至第d'c-d'v+1行的前d'vms个元素为所述子矩阵,所述校验基矩阵中第n行的第n-d'c+d'v个元素至第n-d'c+d'v+d'vms-1个元素为所述子矩阵;其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L;其中,ms=gcd(dv,dc)为SC-LDPC码的记忆长度,d'v=dv/ms为耦合位置i处的校验节点数,d'c=dc/ms为耦合位置i处的变量节点数,d'c-d'v+1<n≤d'c;其中,所述子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数;
通过所述校验基矩阵获得SC-LDPC码的校验矩阵
利用所述校验矩阵进行递归编码。
2.根据权利要求1所述的方法,其特征在于,所述构建(dv,dc,L)SC-LDPC码的校验基矩阵包括:
构建基础矩阵所述基础矩阵为包括d'c×d'vms个子矩阵的d'c×d'vms维矩阵;所述基础矩阵为:
其中,Pj,k[i]为所述子矩阵,0≤j<d'c,0≤k<d'vms;
对所述基础矩阵中第n行的子矩阵进行移位,获得所述校验基矩阵
3.根据权利要求2所述的方法,其特征在于,所述对所述基础矩阵中第n行的子矩阵进行移位,获得所述校验基矩阵包括:
将所述基础矩阵中第n行的子矩阵均向右移动n-dc′+dv′位,获得所述校验基矩阵
所述校验基矩阵为:
其中,Pj,k[i]为所述子矩阵,0≤j<d'c,0≤k<d'vms。
4.根据权利要求2所述的方法,其特征在于,所述对所述基础矩阵中第n行的子矩阵进行移位,获得所述校验基矩阵包括:
将所述基础矩阵中第n行的第1个至第n-d′c+d′v个子矩阵依次补充到该行的最后一位,获得所述校验基矩阵
所述校验基矩阵为:
其中,Pj,k[i]为所述子矩阵,0≤j<d'c,0≤k<d'vms。
5.根据权利要求1所述的方法,其特征在于,所述通过所述校验基矩阵获得SC-LDPC码的校验矩阵包括:
在所述校验基矩阵之前补充i个d'c×d'v维全0矩阵构建第i个行矩阵,通过所述行矩阵构建所述校验矩阵所述校验矩阵为:
其中,A为d'c×d'v维0矩阵。
6.根据权利要求1至5任一所述的方法,其特征在于,所述利用所述校验矩阵进行递归编码,包括:
根据耦合位置i=0处的原始信息序列和校验矩阵对移位寄存器进行初始化,获得耦合位置i=0处的编码序列 其中,
根据耦合位置i>0处的原始信息序列和校验矩阵获得耦合位置i>0处的编码序列其中,
其中,
7.根据权利要求6所述的方法,其特征在于,所述利用所述校验矩阵进行递归编码之后,还包括:
通过子矩阵构建尾比特校验矩阵利用所述尾比特校验矩阵进行编码获得尾比特zL,j;所述尾比特用于将移位寄存器清零;
其中,所述尾比特校验矩阵为:
Pj,k[L]为所述子矩阵,0≤j<dv-1,0≤k≤1;
其中,所述尾比特zL,j为:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510400699.5A CN104967455B (zh) | 2015-07-09 | 2015-07-09 | 空间耦合低密度奇偶校验码的递归编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510400699.5A CN104967455B (zh) | 2015-07-09 | 2015-07-09 | 空间耦合低密度奇偶校验码的递归编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104967455A true CN104967455A (zh) | 2015-10-07 |
CN104967455B CN104967455B (zh) | 2018-02-23 |
Family
ID=54221414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510400699.5A Active CN104967455B (zh) | 2015-07-09 | 2015-07-09 | 空间耦合低密度奇偶校验码的递归编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104967455B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106059595A (zh) * | 2016-05-26 | 2016-10-26 | 北京邮电大学 | 空间耦合低密度奇偶校验码的通用递归编码方法 |
WO2018028469A1 (zh) * | 2016-08-11 | 2018-02-15 | 电信科学技术研究院 | 一种ldpc编码方法、编码装置及通信设备 |
CN108234064A (zh) * | 2016-12-09 | 2018-06-29 | 中兴通讯股份有限公司 | 准循环ldpc码数据处理装置及处理方法 |
CN108777605A (zh) * | 2018-05-24 | 2018-11-09 | 西安电子科技大学 | 适用于块衰落信道的多链sc-ldpc编码方法 |
CN109639392A (zh) * | 2018-11-09 | 2019-04-16 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
CN109792255A (zh) * | 2016-09-30 | 2019-05-21 | 瑞典爱立信有限公司 | 空间耦合的极化码 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1964199A (zh) * | 2006-06-14 | 2007-05-16 | 北京新岸线软件科技有限公司 | 一类低密度奇偶校验码的实现方法及装置 |
CN1973440A (zh) * | 2004-04-02 | 2007-05-30 | 北方电讯网络有限公司 | Ldpc编码器、解码器、系统及方法 |
US20070202889A1 (en) * | 2006-02-07 | 2007-08-30 | Samsung Electronics Co., Ltd. | Method for puncturing a low density parity check code |
CN101431337A (zh) * | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 提高编码并行度实现降低编码时延的方法 |
CN103731160A (zh) * | 2014-01-09 | 2014-04-16 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
CN104617959A (zh) * | 2015-01-20 | 2015-05-13 | 北京邮电大学 | 一种基于通用处理器的ldpc编译码方法 |
-
2015
- 2015-07-09 CN CN201510400699.5A patent/CN104967455B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1973440A (zh) * | 2004-04-02 | 2007-05-30 | 北方电讯网络有限公司 | Ldpc编码器、解码器、系统及方法 |
US20070202889A1 (en) * | 2006-02-07 | 2007-08-30 | Samsung Electronics Co., Ltd. | Method for puncturing a low density parity check code |
CN1964199A (zh) * | 2006-06-14 | 2007-05-16 | 北京新岸线软件科技有限公司 | 一类低密度奇偶校验码的实现方法及装置 |
CN101431337A (zh) * | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 提高编码并行度实现降低编码时延的方法 |
CN103731160A (zh) * | 2014-01-09 | 2014-04-16 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
CN104617959A (zh) * | 2015-01-20 | 2015-05-13 | 北京邮电大学 | 一种基于通用处理器的ldpc编译码方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106059595A (zh) * | 2016-05-26 | 2016-10-26 | 北京邮电大学 | 空间耦合低密度奇偶校验码的通用递归编码方法 |
WO2018028469A1 (zh) * | 2016-08-11 | 2018-02-15 | 电信科学技术研究院 | 一种ldpc编码方法、编码装置及通信设备 |
CN107733439A (zh) * | 2016-08-11 | 2018-02-23 | 电信科学技术研究院 | 一种ldpc编码方法、编码装置及通信设备 |
CN109792255A (zh) * | 2016-09-30 | 2019-05-21 | 瑞典爱立信有限公司 | 空间耦合的极化码 |
CN108234064A (zh) * | 2016-12-09 | 2018-06-29 | 中兴通讯股份有限公司 | 准循环ldpc码数据处理装置及处理方法 |
CN108234064B (zh) * | 2016-12-09 | 2022-05-03 | 中兴通讯股份有限公司 | 准循环ldpc码数据处理装置及处理方法 |
CN108777605A (zh) * | 2018-05-24 | 2018-11-09 | 西安电子科技大学 | 适用于块衰落信道的多链sc-ldpc编码方法 |
CN109639392A (zh) * | 2018-11-09 | 2019-04-16 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
CN109639392B (zh) * | 2018-11-09 | 2020-03-27 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104967455B (zh) | 2018-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104967455A (zh) | 空间耦合低密度奇偶校验码的递归编码方法 | |
CN103152056B (zh) | 一种基于原模图的准循环ldpc码构造方法及装置 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN101924565B (zh) | Ldpc编码器、解码器、系统及方法 | |
JP4602418B2 (ja) | 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器 | |
KR100875613B1 (ko) | 송신기를 동작시키기 위한 방법 및 장치 및 수신기를 동작시키기 위한 방법 | |
CN104868925A (zh) | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 | |
CN101567697B (zh) | 一种速率兼容的低密度奇偶校验码编码方法和编码器 | |
CN103731160A (zh) | 分组空间耦合低密度奇偶校验编码方法 | |
CN104821831A (zh) | 一种适用于高码率qc-ldpc码的双循环构造方法 | |
CN101159435B (zh) | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 | |
CN102394659A (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
CN103053116A (zh) | 低密度奇偶校验码的编码方法和装置 | |
WO2007092672A2 (en) | Method and apparatus for encoding and decoding data | |
CN103825622A (zh) | 一种基于掩模运算的低复杂度准循环ldpc码设计方法 | |
CN101252360A (zh) | 一种高围长低码率多进制ldpc码的结构化构造方法 | |
CN106059595A (zh) | 空间耦合低密度奇偶校验码的通用递归编码方法 | |
CN108023673A (zh) | 一种多码率多码长ldpc码的构造及编码方法 | |
CN101488760B (zh) | 一种低码率ldpc码的编码方法 | |
CN105429645A (zh) | 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法 | |
CN103199877B (zh) | 一种结构化ldpc卷积码构造编码方法 | |
CN1973440A (zh) | Ldpc编码器、解码器、系统及方法 | |
CN107733441B (zh) | 编码方法及装置、译码方法及装置 | |
CN105871385B (zh) | 一种ldpc卷积码构造方法 | |
CN102064837B (zh) | 基于fifo分段存储的qc-ldpc码部分并行译码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |