CN106059595A - 空间耦合低密度奇偶校验码的通用递归编码方法 - Google Patents
空间耦合低密度奇偶校验码的通用递归编码方法 Download PDFInfo
- Publication number
- CN106059595A CN106059595A CN201610355989.7A CN201610355989A CN106059595A CN 106059595 A CN106059595 A CN 106059595A CN 201610355989 A CN201610355989 A CN 201610355989A CN 106059595 A CN106059595 A CN 106059595A
- Authority
- CN
- China
- Prior art keywords
- matrix
- row
- check
- coupling position
- ldpc code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种空间耦合低密度奇偶校验码的通用递归编码方法,包括:构建(dv,dc,L)空间耦合低密度奇偶校验码SC‑LDPC的校验基矩阵校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv‑1)维矩阵,校验基矩阵中首行的前dv个元素为子矩阵,校验基矩阵中最后一行的后dv个元素为子矩阵;通过校验基矩阵获得SC‑LDPC码的校验矩阵利用校验矩阵进行递归编码。本发明提供的空间耦合低密度奇偶校验码的通用递归编码方法,可以实现dc/dv为任意数值的(dv,dc,L)SC‑LDPC码的递归编码。
Description
技术领域
本发明涉及数字通信技术领域,尤其涉及一种空间耦合低密度奇偶校验码的通用递归编码方法。
背景技术
低密度奇偶校验码(Low Density Parity Check Code,简称LDPC)是一种校验矩阵非常“稀疏”的线性分组码,译码性能接近香农信道容量,LDPC码具有多个分支,例如:校验矩阵具有准循环形式的准循环低密度奇偶校验码(Quasi Cyclic Low Density ParityCheck Code,简称QC-LDPC)、校验矩阵由一系列矩阵块组成的块状LDPC码,等等。其中,空间耦合低密度奇偶校验码(Spatially coupled Low Density Parity Check Code,简称SC-LDPC码)是块状LDPC码的扩展,当耦合长度足够长时,SC-LDPC码的置信传播译码性能可以逼近于香农限。
现有技术中,一个SC-LDPC码被定义为(dv,dc,L)SC-LDPC码,其中,dv为变量节点度,dc为校验节点度,L为耦合长度。一个SC-LDPC码可以用原模图表示,原模图与SC-LDPC码的校验矩阵相对应。
当dc/dv为整数时,在SC-LDPC码对应的原模图中,每个耦合位置包含d′c=dc/gcd(dv,dc)个变量节点和d′v=dv/gcd(dv,dc)个校验节点,每个变量节点包括d′c-d′v个信息比特序列和d′v个校验比特序列。图1为现有技术中(3,6,L)SC-LDPC码的典型的原模图,如图1所示,dc/dv为整数,每个耦合位置包含2个变量节点和1个校验节点,这些变量节点包括1个信息比特序列和1个校验比特序列,所以,图1示出的(3,6,L)SC-LDPC码,当前耦合位置处的校验比特序列可以根据当前耦合位置处的信息比特序列和之前耦合位置编码后的编码信息获得,即,当前耦合位置处的校验比特序列可以被唯一确定。
当dc/dv为非整数时,在SC-LDPC码对应的原模图中,每个耦合位置包含dc个变量节点和dv个校验节点,这些变量节点包括dc-dv个信息比特序列和dv个校验比特序列。图2为现有技术中(4,6,L)SC-LDPC码的典型的原模图,如图2所示,dc/dv为非整数,每个耦合位置包含6个变量节点和4个校验节点,每个变量节点包括2个信息比特序列和4个校验比特序列,图2示出的(4,6,L)SC-LDPC码,当前耦合位置处的校验比特序列无法根据当前耦合位置处的信息比特序列和之前耦合位置编码后的编码信息获得,即,当前耦合位置的校验比特序列无法通过递归方式唯一确定。
综上,现有技术中的(dv,dc,L)SC-LDPC码,当dc/dv为非整数时无法实现递归编码。
发明内容
本发明提供一种空间耦合低密度奇偶校验码的通用递归编码方法,用以实现dc/dv为任意数值的(dv,dc,L)SC-LDPC码的递归编码。
本发明提供的空间耦合低密度奇偶校验码的通用递归编码方法,包括:
构建(dv,dc,L)空间耦合低密度奇偶校验码SC-LDPC的校验基矩阵所述校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv-1)维矩阵,所述校验基矩阵中首行的前dv个元素为所述子矩阵,所述校验基矩阵中最后一行的后dv个元素为所述子矩阵;其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L;其中,所述子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数;
通过所述校验基矩阵获得SC-LDPC码的校验矩阵
利用所述校验矩阵进行递归编码。
本发明提供的空间耦合低密度奇偶校验码的通用递归编码方法,通过构建(dv,dc,L)SC-LDPC的校验基矩阵通过校验基矩阵获得SC-LDPC码的校验矩阵利用校验矩阵进行递归编码,其中,校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv-1)维矩阵,校验基矩阵中首行的前dv个元素为子矩阵,校验基矩阵中最后一行的后dv个元素为子矩阵。本发明提供的空间耦合低密度奇偶校验码的通用递归编码方法,可以实现dc/dv为任意数值的(dv,dc,L)SC-LDPC码的递归编码。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中(3,6,L)SC-LDPC码的典型的原模图;
图2为现有技术中(4,6,L)SC-LDPC码的典型的原模图;
图3为本发明实施例一提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图;
图4a为本发明实施例一提供的(4,6,L)SC-LDPC码的校验矩阵的结构示意图;
图4b为本发明实施例一提供的(4,6,L)SC-LDPC码的原模图;
图5为本发明实施例二提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图;
图6a为本发明实施例二提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图;
图6b为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的一种结构示意图;
图6c为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的另一种结构示意图;
图6d为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的又一种结构示意图;
图7为本发明实施例三提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图3为本发明实施例一提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图。如图3所示,本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,可以包括:
步骤101、构建(dv,dc,L)SC-LDPC码的校验基矩阵
其中,校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv-1)维矩阵,校验基矩阵中首行的前dv个元素为子矩阵,校验基矩阵中最后一行的后dv个元素为子矩阵。
其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L。
其中,子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数。置换矩阵是矩阵论中定义的一类矩阵,置换矩阵的每一行和每一列都恰好有一个元素为1,其余的元素都是0。
本步骤用于实现构造每个耦合位置i处的校验基矩阵的结构。
需要说明的是,本实施例对于校验基矩阵的行编号和列编号的实现方式不加以限制。例如:若行编号从0开始顺序编号,则校验基矩阵的首行为编号为0的行,也可以称为第0行;若行编号从1开始顺序编号,则校验基矩阵的首行为编号为1的行,也可以称为第1行;若列编号从0开始顺序编号,则校验基矩阵一行中的前dv个元素的编号为0~v-1,也可以称为第0个元素到第v-1个元素;若列编号从1开始顺序编号,则校验基矩阵一行中的前dv个元素的编号为1~v,也可以称为第1个元素到第v个元素。
需要说明的是,校验基矩阵的行编号和列编号的实现方式,也适用于本发明实施例的其它矩阵。
步骤102、通过校验基矩阵获得SC-LDPC码的校验矩阵
由于构造了每个耦合位置i处的校验基矩阵的结构,通过各个耦合位置i处的校验基矩阵可以获得(dv,dc,L)SC-LDPC码的校验矩阵
步骤103、利用校验矩阵进行递归编码。
现有的(dv,dc,L)SC-LDPC码,当dc/dv为整数时可以实现递归编码,但是,当dc/dv为非整数时则无法实现递归编码。针对这个问题,本实施例通过步骤101~步骤103提供了一种(dv,dc,L)SC-LDPC码的递归编码方法,其中,关键的是先构造每个耦合位置i处的校验基矩阵然后通过校验基矩阵获得(dv,dc,L)SC-LDPC码的校验矩阵利用该校验矩阵进行递归编码,使得当dc/dv为任意数值时,当前耦合位置处的每一个校验比特序列都可以通过之前耦合位置编码后的编码信息、当前耦合位置处的信息比特序列以及当前耦合位置处该校验比特序列之前的校验比特序列唯一确定,从而实现递归编码。
下面以具体参数为例,说明本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,以(4,6,L)SC-LDPC码为例。
首先,构建(4,6,L)SC-LDPC码的校验基矩阵其中,各个参数的取值如下:dv=4、dc=6,所以,校验基矩阵为每行包括连续4个子矩阵的6×7维矩阵,校验基矩阵中首行的前4个元素为子矩阵,校验基矩阵中最后一行的后4个元素为子矩阵。其中,子矩阵为M×M维置换矩阵。这样就构造了耦合位置i处的校验基矩阵的结构。
其次,通过各个校验基矩阵获得(4,6,L)SC-LDPC码的校验矩阵
最后,利用校验矩阵进行递归编码。
可选的,步骤102,通过校验基矩阵获得SC-LDPC码的校验矩阵可以包括:
在校验基矩阵之前补充i个dc×(2×dv-2)维全零矩阵构建第i个行向量,通过行向量构建校验矩阵校验矩阵为:
其中,Pm′,n′[i]为所述校验基矩阵中第m′行第n′列的所述子矩阵,0≤m′<dc,0≤n′<2dv-1,A为dc×(2×dv-2)维全零矩阵。
图4a为本发明实施例一提供的(4,6,L)SC-LDPC码的校验矩阵的结构示意图,图4b为本发明实施例一提供的(4,6,L)SC-LDPC码的原模图,图4b示出的原模图与图4a示出的校验矩阵相对应。如图4a和图4b所示,每个耦合位置i处包含6个变量节点和4个校验节点,每个变量节点包括2个信息比特序列和4个校验比特序列,在图4a中,虚线框内示出了耦合位置i处的校验基矩阵的结构,其中,Pm′,n′[i]为子矩阵,0≤m′<dc,0≤n′<2dv-1,在图4b示出的(4,6,L)SC-LDPC码的原模图中,当前耦合位置处的每一个校验比特序列都可以通过之前耦合位置编码后的编码信息、当前耦合位置处的信息比特序列以及当前耦合位置处该校验比特序列之前的校验比特序列唯一确定,所以,通过本实施例提供的(4,6,L)SC-LDPC码可以被唯一确定,即,本实施例提供的(4,6,L)SC-LDPC码可以实现递归编码。
本实施例提供了一种空间耦合低密度奇偶校验码的通用递归编码方法,包括:构建(dv,dc,L)SC-LDPC码的校验基矩阵通过校验基矩阵获得SC-LDPC码的校验矩阵利用校验矩阵进行递归编码,其中,校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv-1)维矩阵,校验基矩阵中首行的前dv个元素为子矩阵,校验基矩阵中最后一行的后dv个元素为子矩阵。本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,可以实现dc/dv为任意数值的(dv,dc,L)SC-LDPC码的递归编码。
图5为本发明实施例二提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图,本实施例在实施例一的基础上,提供了实施例一中步骤101的一种具体实现方式。如图5所示,本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,步骤101,构建(dv,dc,L)SC-LDPC码的校验基矩阵可以包括:
步骤201、构建基础矩阵
其中,基础矩阵为包括dc×dv个子矩阵的dc×dv维矩阵。基础矩阵为:
其中,Pm,n[i]为基础矩阵中第m行第n列的子矩阵,0≤m<dc,0≤n<dv。
步骤202、构建移位行向量
其中,aw为移位行向量a中的第w个元素,0≤w<dc。
其中,移位行向量用于表示对基础矩阵中的各个行向量的起始位置进行向右移位的规则。需要说明的是,本实施例对于移位行向量a中的元素取值以及各取值代表的移位含义不做具体限制,根据实际需要进行定义即可。例如:移位行向量中的元素取值可以是大于等于0的正整数,元素取值可以表示中的某一个行向量的起始位置向右的绝对移位量,也可以表示向右的相对移位量。通过具体例子说明如下:假设aw=2,则可以表示将中的第w个行向量的起始位置向右绝对移位2列,也可以表示将中的第w个行向量的起始位置相比于第w-1个行向量的起始位置向右移位2列。
步骤203、以基础矩阵中的第0行为基准,根据移位行向量a中的第v个元素av的取值将基础矩阵中的第v行的起始位置向右移位,获得校验基矩阵
其中,1≤v<dc。
可选的,移位行向量可以满足:
相应的,作为步骤203的一种具体实现方式,步骤203可以包括:
若av=0,则保持基础矩阵中的第v行的初始位置与基础矩阵中的第v-1行的初始位置相同。
若av=1,则将基础矩阵中的第v行的初始位置相对于基础矩阵中的第v-1行的初始位置向右移动1列。
下面以具体参数为例,说明本实施例提供的构建(4,6,L)SC-LDPC码的校验基矩阵的方法。
首先,构建基础矩阵其中,各个参数的取值如下:dv=4、dc=6,所以,基础矩阵为包括6×4个子矩阵的6×4维矩阵。图6a示出了本发明实施例三提供的(4,6,L)SC-LDPC码的基础矩阵的结构示意图。
然后,构建移位行向量假设移位行向量a满足:
则一共可以构造出10种不同的移位行向量。但是,由于各个耦合位置处的校验基矩阵均是通过向右移位获得的,因此,对于10种不同的移位行向量,共计可以得到三种不重复的移位方式,相应的移位行向量分别为:aa=(1,0,1,1,0,1)、ab=(1,0,0,1,1,1)、ac=(1,0,1,1,1,0)。
最后,以基础矩阵中的第0行为基准,根据移位行向量a中的第v个元素av的取值将基础矩阵中的第v行的起始位置向右移位,获得校验基矩阵具体地,图6b为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的一种结构示意图,对应移位行向量aa,图6c为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的另一种结构示意图,对应移位行向量ab,图6d为本发明实施例二提供的(4,6,L)SC-LDPC码的校验基矩阵的又一种结构示意图,对应移位行向量ac。
需要说明的是,为了描述方便,图6b~图6d中的各个子矩阵的角标,与图6a中的各个子矩阵的角标采用相同的记录方式,如果角标相同,代表子矩阵相同。
本实施例提供了一种空间耦合低密度奇偶校验码的通用递归编码方法,具体提供了一种构建(dv,dc,L)SC-LDPC码的校验基矩阵的实现方式。本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,可以实现dc/dv为任意数值的(dv,dc,L)SC-LDPC码的递归编码。
图7为本发明实施例三提供的空间耦合低密度奇偶校验码的通用递归编码方法的流程图,本实施例在实施例二的基础上,提供了步骤103的一种具体实现方式。如图7所示,本实施例提供的空间耦合低密度奇偶校验码的通用递归编码方法,步骤103,利用校验矩阵进行递归编码,可以包括:
步骤301、根据耦合位置i=0处的原始信息序列和耦合位置i=0处的校验基矩阵获得耦合位置i=0处的编码序列
其中,
其中,0≤j<dc,u0,g为耦合位置i=0处的第g个原始信息比特,0≤g<dc-dv,g为下一个未使用的原始信息比特的角标。c0,k为耦合位置i=0处的第k个校验信息,0≤k<dv,k为下一个待计算的校验信息的角标。Pj′,m[0]为耦合位置i=0处的校验基矩阵中的第j′行第n列的子矩阵,0≤n<dv,j′为计算过程中的临时标识。aj+1为移位行向量a中的第j+1个元素。
在本实施例中,(dv,dc,L)SC-LDPC码的原始信息序列可以定义为:
u[0,L-1]=[u0,u1,...,uL-1]
其中,每个子序列即为耦合位置i处的原始信息序列,具体地,
并且,其中,0≤x<L,0≤y<dc-dv,0≤z<M,M为SC-LDPC码的扩展系数,即原模图的复制次数。
基于校验矩阵通过递归编码,原始信息序列u[0,L-1]=[u0,u1,...,uL-1]被映射为码字序列,(dv,dc,L)SC-LDPC码的码字序列可以定义为:
v[0,L-1]=[v0,v1,...,vL-1]
其中,每个子序列即为耦合位置i处的编码序列,具体地,
并且,其中,0≤x<L,0≤y<dc,0≤z<M。
对于SC-LDPC码的递归编码,码字序列将满足在本实施例中,为了方便实现递归编码,将等式分成多个子等式,其中,第i个子等式可以表示为0≤i<L,其中,第i个子等式的[si,qi]定义为部分校验子,其中,
本步骤就是实现初始位置的编码。即,根据耦合位置i=0处的原始信息序列和校验矩阵获得耦合位置i=0处的编码序列
步骤302、根据耦合位置i>0处的原始信息序列和耦合位置i>0处的校验基矩阵获得耦合位置i>0处的编码序列
其中,
其中,0≤j<dc,ui,g为耦合位置i>0处的第g个原始信息比特,0≤g<dc-dv,g为下一个未使用的原始信息比特的角标。ci,k是耦合位置i>0处的第k个校验信息,0≤k<dv,k为下一个待计算的校验信息的角标。Pj′,m[i]为耦合位置i>0处的校验矩阵中的第j′行第n列的子矩阵,0≤n<dv,j′为计算过程中的临时标识。aj+1为移位行向量a中的第j+1个元素。
其中,
为部分校验子si中的第k个元素,i>0,满足:
其中,为qi-1中的第k个元素,i>0,qi-1为耦合位置i-1处的已编码信息vi-1和校验矩阵乘积的后dv-1位。
可见,在dc/dv为任意值时,每个耦合位置i处的编码序列都可以根据部分校验子和当前耦合位置的原始信息序列计算得出,因此,可以实现当dc/dv为任意值时的SC-LDPC码的递归编码。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种空间耦合低密度奇偶校验码的通用递归编码方法,其特征在于,包括:
构建(dv,dc,L)空间耦合低密度奇偶校验码SC-LDPC的校验基矩阵所述校验基矩阵为每行包括连续dv个子矩阵的dc×(2×dv-1)维矩阵,所述校验基矩阵中首行的前dv个元素为所述子矩阵,所述校验基矩阵中最后一行的后dv个元素为所述子矩阵;其中,dv为SC-LDPC码的变量节点度,dc为SC-LDPC码的校验节点度,L为SC-LDPC码的耦合长度,i为SC-LDPC码的耦合位置,0≤i<L;其中,所述子矩阵为M×M维置换矩阵,M为SC-LDPC码的扩展系数;
通过所述校验基矩阵获得SC-LDPC码的校验矩阵
利用所述校验矩阵进行递归编码。
2.根据权利要求1所述的方法,其特征在于,所述构建(dv,dc,L)SC-LDPC码的校验基矩阵包括:
构建基础矩阵所述基础矩阵为包括dc×dv个子矩阵的dc×dv维矩阵;所述基础矩阵为:
其中,Pm,n[i]为所述基础矩阵中第m行第n列的所述子矩阵,0≤m<dc,0≤n<dv;
构建移位行向量其中,aw为所述移位行向量a中的第w个元素,0≤w<dc;
以所述基础矩阵中的第0行为基准,根据所述移位行向量a中的第v个元素av的取值将所述基础矩阵中的第v行的起始位置向右移位,获得所述校验基矩阵其中,1≤v<dc。
3.根据权利要求2所述的方法,其特征在于,所述移位行向量满足:
4.根据权利要求3所述的方法,其特征在于,所述以所述基础矩阵中的第0行为基准,根据所述移位行向量a中的第v个元素av的取值将所述基础矩阵中的第v行的起始位置向右移位,获得所述校验基矩阵包括:
若av=0,则保持所述基础矩阵中的第v行的初始位置与所述基础矩阵中的第v-1行的初始位置相同;
若av=1,则将所述基础矩阵中的第v行的初始位置相对于所述基础矩阵中的第v-1行的初始位置向右移动1列。
5.根据权利要求1至4任一所述的方法,其特征在于,所述通过所述校验基矩阵获得SC-LDPC码的校验矩阵包括:
在所述校验基矩阵之前补充i个dc×(2×dv-2)维全零矩阵构建第i个行向量,通过所述行向量构建所述校验矩阵所述校验矩阵为:
其中,Pm',n'[i]为所述校验基矩阵中第m'行第n'列的所述子矩阵,0≤m'<dc,0≤n'<2dv-1;A为dc×(2×dv-2)维全零矩阵。
6.根据权利要求2所述的方法,其特征在于,所述利用所述校验矩阵进行递归编码,包括:
根据耦合位置i=0处的原始信息序列和耦合位置i=0处的校验基矩阵获得耦合位置i=0处的编码序列其中,
根据耦合位置i>0处的原始信息序列和耦合位置i>0处的校验基矩阵获得耦合位置i>0处的编码序列其中,
其中,0≤j<dc,u0,g为耦合位置i=0处的第g个原始信息比特,ui,g为耦合位置i>0处的第g个原始信息比特,0≤g<dc-dv,g为下一个未使用的原始信息比特的角标,c0,k为耦合位置i=0处的第k个校验信息比特,ci,k是耦合位置i>0处的第k个校验信息比特,0≤k<dv,k为下一个待计算的校验信息比特的角标,Pj′,n[0]为耦合位置i=0处的校验基矩阵中的第j'行第n列的所述子矩阵,Pj′,n[i]为耦合位置i>0处的校验矩阵中的第j'行第n列的子矩阵,0≤n<dv,j'为计算过程中的临时标识,aj+1为所述移位行向量a中的第j+1个元素;
其中,为部分校验子si中的第k个元素, 满足:
其中,为qi-1中的第k个元素,qi-1为耦合位置i-1处的已编码信息vi-1和校验矩阵乘积的后dv-1位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610355989.7A CN106059595B (zh) | 2016-05-26 | 2016-05-26 | 空间耦合低密度奇偶校验码的通用递归编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610355989.7A CN106059595B (zh) | 2016-05-26 | 2016-05-26 | 空间耦合低密度奇偶校验码的通用递归编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106059595A true CN106059595A (zh) | 2016-10-26 |
CN106059595B CN106059595B (zh) | 2020-07-07 |
Family
ID=57175160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610355989.7A Active CN106059595B (zh) | 2016-05-26 | 2016-05-26 | 空间耦合低密度奇偶校验码的通用递归编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106059595B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108777605A (zh) * | 2018-05-24 | 2018-11-09 | 西安电子科技大学 | 适用于块衰落信道的多链sc-ldpc编码方法 |
CN109120374A (zh) * | 2017-06-26 | 2019-01-01 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法及装置 |
CN111541454A (zh) * | 2020-05-09 | 2020-08-14 | 哈尔滨工程大学 | 一种快速构造时不变sc-ldpc码的方法 |
WO2024002171A1 (zh) * | 2022-06-30 | 2024-01-04 | 大唐移动通信设备有限公司 | 编码方法、装置及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070162816A1 (en) * | 2005-10-17 | 2007-07-12 | Samsung Electronics Co., Ltd. | Method for constructing a parity check matrix of an irregular low density parity check code |
CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN104967455A (zh) * | 2015-07-09 | 2015-10-07 | 北京邮电大学 | 空间耦合低密度奇偶校验码的递归编码方法 |
-
2016
- 2016-05-26 CN CN201610355989.7A patent/CN106059595B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070162816A1 (en) * | 2005-10-17 | 2007-07-12 | Samsung Electronics Co., Ltd. | Method for constructing a parity check matrix of an irregular low density parity check code |
CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN104967455A (zh) * | 2015-07-09 | 2015-10-07 | 北京邮电大学 | 空间耦合低密度奇偶校验码的递归编码方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109120374A (zh) * | 2017-06-26 | 2019-01-01 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法及装置 |
CN109120374B (zh) * | 2017-06-26 | 2022-11-18 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法及装置 |
US11626888B2 (en) | 2017-06-26 | 2023-04-11 | Zte Corporation | Method and apparatus for quasi-cyclic low-density parity-check |
CN108777605A (zh) * | 2018-05-24 | 2018-11-09 | 西安电子科技大学 | 适用于块衰落信道的多链sc-ldpc编码方法 |
CN111541454A (zh) * | 2020-05-09 | 2020-08-14 | 哈尔滨工程大学 | 一种快速构造时不变sc-ldpc码的方法 |
CN111541454B (zh) * | 2020-05-09 | 2023-10-13 | 哈尔滨工程大学 | 一种快速构造时不变sc-ldpc码的方法 |
WO2024002171A1 (zh) * | 2022-06-30 | 2024-01-04 | 大唐移动通信设备有限公司 | 编码方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN106059595B (zh) | 2020-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103152056B (zh) | 一种基于原模图的准循环ldpc码构造方法及装置 | |
CN104967455B (zh) | 空间耦合低密度奇偶校验码的递归编码方法 | |
CN101924565B (zh) | Ldpc编码器、解码器、系统及方法 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN104821831B (zh) | 一种适用于高码率qc-ldpc码的双循环构造方法 | |
CN103053116B (zh) | 低密度奇偶校验码的编码方法和装置 | |
CN101567697B (zh) | 一种速率兼容的低密度奇偶校验码编码方法和编码器 | |
CN110739976B (zh) | 一种无短环qc-ldpc码的快速生成方法 | |
CN106059595A (zh) | 空间耦合低密度奇偶校验码的通用递归编码方法 | |
CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
CN102006085B (zh) | 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法 | |
CN101159435B (zh) | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 | |
CN104917536A (zh) | 一种支持低码率编码的方法及装置 | |
CN101534128A (zh) | 低密度奇偶校验码校验矩阵的构造方法 | |
CN101488760B (zh) | 一种低码率ldpc码的编码方法 | |
CN103199877B (zh) | 一种结构化ldpc卷积码构造编码方法 | |
CN108023673A (zh) | 一种多码率多码长ldpc码的构造及编码方法 | |
CN101252360A (zh) | 一种高围长低码率多进制ldpc码的结构化构造方法 | |
CN102420616B (zh) | 基于拉丁方阵的准循环ldpc码纠错方法 | |
CN109756232A (zh) | 一种基于斐波那契-卢卡斯数列构造大围长规则qc-ldpc码的方法 | |
CN102064837B (zh) | 基于fifo分段存储的qc-ldpc码部分并行译码方法 | |
CN1973440A (zh) | Ldpc编码器、解码器、系统及方法 | |
CN105871385A (zh) | 一种ldpc卷积码构造方法 | |
CN104202059B (zh) | 一种用于构造围长12 qc‑ldpc码的确定性设计方法 | |
CN101471672B (zh) | 低密度奇偶校验码的编码方法和编码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |