CN109120374A - 准循环低密度奇偶校验编码设计方法及装置 - Google Patents

准循环低密度奇偶校验编码设计方法及装置 Download PDF

Info

Publication number
CN109120374A
CN109120374A CN201710496533.7A CN201710496533A CN109120374A CN 109120374 A CN109120374 A CN 109120374A CN 201710496533 A CN201710496533 A CN 201710496533A CN 109120374 A CN109120374 A CN 109120374A
Authority
CN
China
Prior art keywords
coefficient matrix
matrix
row
integer
lifting values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710496533.7A
Other languages
English (en)
Other versions
CN109120374B (zh
Inventor
李立广
徐俊
许进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710496533.7A priority Critical patent/CN109120374B/zh
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202211429481.9A priority patent/CN115801191A/zh
Priority to PCT/CN2018/090773 priority patent/WO2019001263A1/zh
Priority to SG11201913212QA priority patent/SG11201913212QA/en
Priority to AU2018295221A priority patent/AU2018295221B2/en
Priority to CA3068497A priority patent/CA3068497C/en
Priority to EP18825447.8A priority patent/EP3648379A4/en
Priority to JP2019572093A priority patent/JP6990259B2/ja
Priority to RU2020102664A priority patent/RU2743857C1/ru
Priority to KR1020207002291A priority patent/KR102303379B1/ko
Publication of CN109120374A publication Critical patent/CN109120374A/zh
Priority to US16/727,714 priority patent/US11159178B2/en
Priority to US17/510,216 priority patent/US11626888B2/en
Application granted granted Critical
Publication of CN109120374B publication Critical patent/CN109120374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Error Detection And Correction (AREA)
  • Detergent Compositions (AREA)
  • Peptides Or Proteins (AREA)
  • Lubricants (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Secondary Cells (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本发明提供了一种准循环低密度奇偶校验编码设计方法及装置，其中，该方法包括：依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。通过本发明，解决了相关技术中的准循环LDPC码的性能较差问题。

Description

准循环低密度奇偶校验编码设计方法及装置
技术领域
本发明涉及通信领域，具体而言，涉及一种准循环低密度奇偶校验编码设计方法及装置。
背景技术
在相关技术的数字通信系统中，一般包括三个部分：发送端、信道和接收端。发送端可对信息序列进行信道编码从而获取编码码字，对编码码字进行交织，并将交织后的比特映射成调制符号，然后可以根据通信信道信息来处理和发送调制符号。在信道中，由于多径、移动等因素导致特定的信道响应，这些都会使数据传输失真，同时由于噪声和干扰也会进一步恶化数据传输。接收端接收通过信道后的调制符号数据，此时的调制符号数据已经失真，需要进行特定处理才能恢复原始信息序列。
根据发送端对信息序列的编码方法，接收端可以对接收数据进行相应处理从而可靠地恢复原始信息序列。所述的编码方法必须是收发两端都是可见的。一般地，所述编码处理方法是基于前向纠错(Forward Error Correction，FEC)编码，其中，前向纠错编码在信息序列中添加一些冗余信息。接收端可以利用该冗余信息来可靠地恢复原始信息序列。
一些常见的FEC编码包括：卷积码、Turbo码和低密度奇偶校验(Low DensityParity Check，LDPC)码。FEC编码过程中，对比特数目为k的信息序列进行FEC编码获得n比特的FEC编码码字(冗余比特为n-k)，FEC编码码率为k/n。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，正是利用它的校验矩阵的稀疏性，才能实现低复杂度的编译码，从而使得LDPC走向实用化。经过各种实践和理论证明，LDPC码是在加性高斯白噪声(Additive White Gaussian Noise，AWGN)信道下性能最为优良的信道编码，性能非常靠近香农极限。LDPC码的奇偶校验矩阵中，每一行都是一个奇偶校验码，每一行中如果某一索引位置元素值等于1则说明该比特参与到该奇偶校验码中，如果等于0，则说明该位置比特不参与该奇偶校验码。
准循环LDPC码由于具有结构化特征，逐渐成为主流应用，如在IEEE802.11ac、IEEE802.11ad、IEEE802.11aj、IEEE802.16e、IEEE802.11n、DVB、微波通信以及光纤通信等中获得大量应用。准循环LDPC码的奇偶校验矩阵H为M×Z行和N×Z列的矩阵，它是由M×N个子矩阵构成，每个子矩阵都是大小为Z×Z的基本置换矩阵的不同幂次，也就是大小为Z×Z单位阵的循环移位若干值所获得的子矩阵。为了从数学上更容易描述单位阵的循环移位，准循环LDPC码的奇偶校验矩阵可以描述为有如下的数学公式形式：
如果hbij＝＝-1，则有是大小为Z×Z的全零矩阵；否则，是对标准置换矩阵P的非负整数次幂，所述的标准置换矩阵P如下所示：
通过这样定义，Z和幂次hbij可以唯一标识每一个分块矩阵，如果某一分块矩阵为全0矩阵，可以用“-1”来表示或者空值表示或者其他形式表示；而如果是单位阵的循环移位s获得，则等于s。所有hbij可以构成一个准循环LDPC编码的基础矩阵Hb，进而LDPC码的基础矩阵Hb可以表示如下：
基础矩阵Hb中包含2种元素：1.指示全零方阵的元素；2.指示单位阵循环移位大小的元素，一般采用0-(Z-1)的整数表示。可以将所述基础矩阵Hb称为基础校验矩阵或者移位值矩阵或者置换值矩阵，所述基础矩阵Hb中，如果将表示为全零矩阵的元素替换为“0”元素，并且将其他元素替换为“1”元素，可以获得准循环LDPC编码的模板矩阵。所以可以根据准循环LDPC码的模板矩阵和一组移位值(或系数)可以确定准循环LDPC编码的基础矩阵。以及，可以将所述基本置换矩阵或全零方阵的维数Z定义为提升值(shift size或者liftsize)或者扩展因子。
在实际准循环LDPC编码过程中，由于需要多个提升值来支持灵活码长设计，而如果每个提升值对应一个基础矩阵，那么需要存储的基础矩阵会非常多，所以，在准循环LDPC编码过程中，存在一个基础矩阵系数来支持多个提升值所对应的基础矩阵。例如，存在一个基础矩阵系数为Hb0，以及所支持的提升值为Z0、Z1、Z2和Z3。那么对应于第i个提升值Zi的准循环LDPC编码的基础矩阵可以通过对基础矩阵系数的所有非“-1”元素值进行对Zi求余或者按比例向下取整获得，使得基础矩阵的非“-1”元素值小于提升值。当获得了对应于Zi的基础矩阵后，就可以对待编码的信息比特序列进行准循环LDPC编码。
所以，结构化LDPC码完全可以由基础校验矩阵Hb和提升值Z唯一确定。例如，基础矩阵Hb(2行4列)如下且对应的提升值z等于4。
则对应的模板矩阵为：
则根据基础矩阵Hb和提升值Z获得奇偶校验矩阵H为：
对于准循环LDPC编码来说，为了使得LDPC译码性能良好，需要引入girth和短圈的概念，其中，短圈为4的定义为：存在4个正整数值{a0,a1,b0,b1}，其中对应于基础矩阵中元素为Hb(a0,b0)、Hb(a0,b1)、Hb(a1,b0)和Hb(a1,b1)都是非“-1”元素，则定义为短圈为4；以及类似地，存在6个正整数值{a0,a1,a2,b0,b1,b2}，其中对应于基础矩阵中元素为Hb(a0,b0)、Hb(a0,b1)、Hb(a1,b1)、Hb(a1,b2)、Hb(a2,b2)和Hb(a2,b0)都是非“-1”元素，则定义为短圈为6；同理，存在8个正整数值{a0,a1,a2,a3,b0,b1,b2,b3}，其中对应于基础矩阵中元素为Hb(a0,b0)、Hb(a0,b1)、Hb(a1,b1)、Hb(a1,b2)、Hb(a2,b2)、Hb(a2,b3)、Hb(a3,b3)、和Hb(a3,b0)都是非“-1”元素，则定义为短圈为8；依次类推，可以定义短圈为10、12等短圈。以及，对应于girth的定义为，如果基础矩阵中所有为4的短圈中只要存在一个短圈不满足mod(Hb(a0,b0)-Hb(a0,b1)+Hb(a1,b0)-Hb(a1,b1),Z)＝＝0，则认为是girth为4；如果为4的短圈满足mod(Hb(a0,b0)-Hb(a0,b1)+Hb(a1,b0)-Hb(a1,b1),Z)＝＝0，并且存在至少1个短圈为6的短圈不满足mod(Hb(a0,b0)-Hb(a0,b1)+Hb(a1,b1)-Hb(a1,b2)+Hb(a2,b2)-Hb(a2,b0),Z)＝＝0，则定义为girth为6；以及同理girth为8的定义为：不存在girth为4和6的短圈，并且存在至少1个短圈为8的短圈不满足mod(Hb(a0,b0)-Hb(a0,b1)+Hb(a1,b1)-Hb(a1,b2)+Hb(a2,b2)-Hb(a2,b3)+Hb(a3,b3)+Hb(a3,b0),Z)＝＝0，则定义为girth为8。如上示例中的基础矩阵，可以看出是girth为4的矩阵，因为存在短圈为4的girth，如{a0,a1,b0,b1}＝{1,2,1,3}所确定的4个元素满足mod(Hb(a0,b0)-Hb(a0,b1)+Hb(a1,b0)-Hb(a1,b1),Z)＝＝0。对于准循环LDPC编码来说，如果girth越大，说明LDPC码字特性越随机，性能越好，而且最小码距越大，从而就越不容易出现错误平层。所以在LDPC码的设计过程中，非常看重准循环LDPC码基础矩阵的girth特性，以及从基础矩阵的girth特性基本可以初步判断所述准循环LDPC编码的性能好坏。但是，对于girth越大的准循环LDPC码基础矩阵的设计难度也越高。
从以上所述的LDPC码奇偶校验矩阵来看，可以知道，奇偶校验矩阵的第1行等于1的元素索引为[1 6 9]，说明在该结构化LDPC码中，第1比特、第6比特和第9比特构成一个奇偶校验码；同理，第2行中等于1的索引为[2 7 10]，则第2比特、第7比特和第10比特构成一个奇偶校验码；依此类推，可以知道LDPC码其实就是很多歌奇偶校验码堆积起来的码字。根据以上所述的准循环LDPC编码定义，由于奇偶校验矩阵的每一行对应一个奇偶校验编码，所以奇偶校验矩阵的行数必然等于奇偶校验矩阵的列数，这样才可以进行有效编码。如上所述的奇偶校验矩阵，前8(2×Z＝2×4)列为奇偶校验矩阵的系统列，后8(2×Z＝2×4)列为奇偶校验矩阵的校验列。同理，在基础矩阵中，基础矩阵的行数等于基础矩阵的校验列数，如上所述示例的准循环LDPC码的基础矩阵，前2列是系统列，后2列是校验列，基础矩阵的行数正好等于基础矩阵的校验列数。在准循环LDPC编码过程中，可以直接根据由基础矩阵Hb和提升值Z确定的奇偶校验矩阵进行编码，根据LDPC码的定义，H×C＝0，而H包括[HsHp]，其中Hs是奇偶校验矩阵的系统列部分矩阵，Hp是奇偶校验矩阵的校验列部分矩阵，以及C可以包括[Cs Cp]，其中Cs是LDPC码的系统比特序列(信息比特，已知比特)，Cp是LDPC码的校验比特序列(未知比特)，LDPC编码过程即是计算校验比特序列的过程；进而，Hs×Cs＝Hp×Cp；然后，可以计算获得校验比特序列为Cp＝Hp-1×Hs×Cs，所以奇偶校验矩阵的校验列部分矩阵必须是方阵而且是二进制可逆；从而可以获得准循环LDPC编码序列为[Cs Cp]。当然，也可以根据每个Z比特块的循环移位进行处理计算获得。
LDPC码在译码时，一般采用分层译码，即采用行并行译码方法，相比于全并行译码可以大大降低迭代次数(约只要一般迭代次数)。如上所述的结构化LDPC码的奇偶校验矩阵有8行(扩展因子Z＝4，有2行和4列)，说明有8个奇偶校验码或者说8个校验方程，在译码时，需要每个奇偶校验码分别译码，如果所有8个奇偶校验码都更新数据完则为一个迭代。而在如果采用分层译码的行或者部分并行中，每次迭代过程中，如并行度为p，即有p个奇偶校验码同时更新，则迭代中当前和下一个p个奇偶校验码运行都是采用同一个更新模块(奇偶校验码更新模块)，则译码器的复杂度要低很多，而且分层译码中下一层的数据更新可以采用当前已经更新好的数据，所以需要的迭代次数更低，译码吞吐量要高一些。如以上所示的H，如果并行度为2，则奇偶校验矩阵的每4行(对应于基础校验矩阵的一行)有2个并行度的奇偶校验码同时更新。
因此，准循环LDPC编码设计中，基础矩阵设计非常重要，如果设计不好，会使得准循环LDPC编码的性能非常差以及出现错误平层(error floor)，针对相关技术中的准循环LDPC码的出现性能较差等设计困难问题，目前对基础矩阵的设计，尚未存在有效的解决方案。
发明内容
本发明实施例提供了一种准循环低密度奇偶校验编码设计方法及装置，以至少解决相关技术中的准循环LDPC码的性能较差问题。
根据本发明的一个实施例，提供了一种准循环低密度奇偶校验编码设计方法，包括：依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。
可选地，存在一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；存在一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；
其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
可选地，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
可选地，存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
可选地，所述系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
可选地，所述系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
可选地，所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，
所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；
其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
可选地，所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；
其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。
可选地，所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选地，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
可选地，所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选地，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
可选地，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于准循环LDPC编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，对应于准循环LDPC编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0小于1的实数，所述集合Z0set0i和所述集合Z0set1i是非空集合。
可选地，所述第一系数矩阵集合中至少包括以下42行52列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
可选地，所述第一系数矩阵集合中至少包括以下46行68列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
根据本发明的另一个实施例，提供了一种准循环低密度奇偶校验编码设计装置，包括：准循环低密度奇偶校验LDPC编码模块，用于依据准循环LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。
可选的，所述装置还包括：第一存储模块，用于存储一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；第二存储模块，用于存储一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
可选的，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
可选的，存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述第二存储模块中所存储的系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
可选的，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
可选的，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
可选的，所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
可选的，所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。
可选的，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选的，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
可选的，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选的，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
可选的，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，并且对应于编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0且小于1的实数，所述集合Z0set0i和所述集合Z0set1i都是非空集合。
根据本发明的又一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：
依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；
其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。
通过本发明，依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，解决了相关技术中的准循环LDPC码的性能较差问题，从而有效提高准循环LDPC编码性能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的准循环低密度奇偶校验编码设计方法的流程图；
图2是根据本发明实施例的准循环低密度奇偶校验编码设计装置的结构框图；
图3是发明示例1的准循环低密度奇偶校验编码设计方法流程图；
图4是发明示例2的准循环低密度奇偶校验编码设计装置的结构图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
实施例1
在本实施例中提供了一种准循环低密度奇偶校验编码设计方法，图1是根据本发明实施例的准循环低密度奇偶校验编码设计方法的流程图，如图1所示，该流程包括如下步骤：
步骤S102，由基础矩阵系数和提升值Z确定奇偶校验矩阵；
步骤S104，依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；
其中，K是正整数，N是大于K的整数，Z是正整数。
通过上述步骤，依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，解决了相关技术中的准循环LDPC码的性能较差问题，从而有效提高准循环LDPC编码性能。
可选地，本实施例还存在一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；存在一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
可选地，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
可选地，存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
可选地，所述系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
可选地，所述系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
可选地，所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
可选地，所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。所述对系数矩阵同一行中所有非“-1”元素加相同整数和/或同一列中所有非“-1”元素加相同整数，相当于对准循环LDPC码进行交织，不影响准循环LDPC编码的girth特性和码距特性，所以不影响准循环LDPC码的性能；而所述行或列上所有非“-1”元素同时加相同整数的有益效果在于：可以使得准循环LDPC码的基础矩阵具有一定特性，如“0”元素比较多，由于其相当于没有进行循环移位，所以可以减少编码和译码的复杂度，并且不影响译码性能；而且在特定情况下，可能会提高准循环LDPC码的性能，如进行比特选择中没有完全选择提升值Z的整数倍的LDPC编码序列时，可以根据不同交织情况选择性能较好的所述相同整数进行调整。
可选地，所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选地，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
可选地，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于准循环LDPC编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，对应于准循环LDPC编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0小于1的实数，所述集合Z0set0i和所述集合Z0set1i是非空集合。
可选地，在一个实施方式中，所述第一系数矩阵集合中至少包括以下42行52列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
其中，所述系数矩阵i所支持的所有提升值对应于所述提升值子集合Zseti，i＝1,2,3,…,8；并且，所述第i个集合Z0seti所对应的系数矩阵为系数矩阵i，i＝1,2,3,…,8。
另外一个可选实施方式中，所述第一系数矩阵集合中至少包括以下42行52列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
其中，所述系数矩阵i所支持的所有提升值对应于所述提升值子集合Zseti，i＝1,2,3,…,8；并且，所述第i个集合Z0seti所对应的系数矩阵为系数矩阵i，i＝1,2,3,…,8。所述的8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
在另外一个实施方式中，可选地，所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选地，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
所述第一系数矩阵集合中至少包括以下46行68列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
其中，所述系数矩阵i所支持的所有提升值对应于所述提升值子集合Zseti，i＝1,2,3,…,8；并且，所述第i个集合Z0seti所对应的系数矩阵为系数矩阵i，i＝1,2,3,…,8。
另外一个可选实施方式中，所述第一系数矩阵集合中至少包括以下46行68列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
其中，所述系数矩阵i所支持的所有提升值对应于所述提升值子集合Zseti，i＝1,2,3,…,8；并且，所述第i个集合Z0seti所对应的系数矩阵为系数矩阵i，i＝1,2,3,…,8。所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
实施例2
在本实施例中还提供了一种准循环低密度奇偶校验编码设计装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图2是根据本发明实施例的准循环低密度奇偶校验编码设计装置的结构框图，如图2所示，该装置包括：
准循环LDPC编码模块20，用于依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；
其中，所述奇偶校验矩阵由基础矩阵系数和提升值Z确定，K是正整数，N是大于K的整数，Z是正整数。
可选的，所述装置还包括：第一存储模块，用于存储一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；第二存储模块，用于存储一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；
其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
可选的，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
可选的，存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述第二存储模块中所存储的系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
可选的，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
可选的，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
可选的，所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
可选的，所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。
可选的，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选的，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
可选的，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
可选的，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
可选的，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，并且对应于编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0且小于1的实数，所述集合Z0set0i和所述集合Z0set1i都是非空集合。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例3
本实施例是根据本发明的可选实施例，用于对本申请进行补充和详细说明，包括以下示例：
示例1
根据本发明实施例，提供了一种准循环低密度奇偶校验编码设计方法的示例，图3是发明示例1的准循环低密度奇偶校验编码设计方法流程图，如图3所示，包括：
步骤302，由待编码信息序列的长度K确定准循环LDPC编码的提升值Z；
步骤304，由确定好的提升值Z从系数矩阵集合中选择准循环LDPC编码使用的系数矩阵；
步骤306，依据所述提升值Z和所述确定好的系数矩阵获得对应于所述提升值Z的基础矩阵，所属基础矩阵是一个mb行nb列的矩阵，并且所述基础矩阵的最大系统列为kbmax＝nb-mb；
步骤308，依据所述基础矩阵和所述提升值Z获取准循环LDPC编码的奇偶校验矩阵，依据所述奇偶校验矩阵对待编码信息序列进行编码，获得N比特的LDPC编码序列，其中，K是正整数，N是大于K的整数，Z是正整数。
具体地，所述步骤302中，由待编码信息序列的长度K确定准循环LDPC编码的提升值Z，包括：在提升值集合Zset中选择大于或等于K/kb的一个最小提升值作为当前准循环LDPC编码所用的提升值，其中，kb是对应于所述待编码信息序列长度K的所确定的最大系统列，其中kb小于或等于所述基础矩阵的最大系统列为kbmax；如此操作的有益效果在于，可以使得准循环LDPC编码填充比特最少，从可以确保性能不损失。
所述步骤304中，系数矩阵集合包括A＝8个系数矩阵，并且所述8个系数矩阵各自所支持的提升值无交集，所以根据以上所确定的提升值Z即可确定需要的系数矩阵对应于其在系数矩阵集合中的索引，从而可以根据所属索引从系数矩阵集合中确定当前LDPC编码所使用的系数矩阵。
所述步骤306中，依据确定好的系数矩阵，以及结合所确定提升值Z，可以通过计算获得对应于提升值Z的基础矩阵，优选地，所述计算方法可以采用如下所述的计算公式获得：kb，其中，Vi,j是对应于提升值Z的系数矩阵中第i行第j列元素值，并且所述的Vi,j是非“-1”元素，Pi,j是对应于提升值Z的基础矩阵中第i行第j列元素值，函数f(a,b)是求余(或求模)操作，即整数值a对整数值b求余，例如，a＝5，b＝10，则f(a,b)＝5；a＝39，b＝32，则f(a,b)＝7。
另外所述计算公式也可以是向下取整操作，例如：Pi,j＝f(Vi,j,Z,Zmax)＝floor(Vi,j×Z/Zmax)，此时Pi,j与3个变量有关：Vi,j，Z和Zmax。所以可以发现，所述获取的系数矩阵其实就是对应于Zmax的基础矩阵，所述的Zmax是对应系数矩阵所支持的最大提升值。
所述步骤308中，根据以上所述获取的基础矩阵和提升值Z即可以获得准循环LDPC编码的奇偶校验矩阵，根据奇偶校验矩阵即可对长度为K的待编码信息比特序列进行编码获取LDPC编码序列。在准循环LDPC编码之前，需要对所述待编码信息序列填充kb×Z-K比特的亚元比特，使得待编码信息序列长度达到kb×Z比特，然后对所述kb×Z比特的填充后的信息序列进行准循环LDPC编码，可以获得长度为nb×Z比特的原始LDPC编码序列，然后对所述原始LDPC编码序列进行比特选择，获取对应码率的长度为N比特的LDPC编码序列，其中比特选择方法为从从第Z×2+1比特开始进行选择，当碰到填充比特跳过，循环选择出N比特的LDPC编码序列。其中，所述填充的kb×Z-K比特的亚元比特是用于辅助编码，对于首发两端都是已知信息，所以不需要发送这些比特。所述编码过程中不一定要通过奇偶校验矩阵来进行准循环LDPC编码，由于准循环LDPC编码构造非常有规律，结构性很强，所以可以直接通过基础矩阵和提升值对待编码序列进行编码。
更为具体地例子，系数矩阵集合如实施例1中的46行68列的8个系数矩阵，对应所支持的提升值子集合分别为Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。所有提升值子集合的所有元素构成提升值集合Zset＝{Zset1，Zset2，Zset3，Zset4，Zset5，Zset6，Zset7，Zset8}。其中系数矩阵1所对应的提升值子集合为Zset1，系数矩阵2所对应的提升值子集合为Zset2，系数矩阵3所对应的提升值子集合为Zset3，…，系数矩阵8所对应的提升值子集合为Zset8。根据系数矩阵的行数目mb＝46和列数目nb＝68，可以知道kbmax＝68-46＝22，本例子中kb＝kbmax＝22。
如对待编码信息序列长度为K＝6000比特的进行LDPC编码，编码输出长度为N＝12000比特的LDPC编码序列。具体包括如下步骤：
1、从提升值集合Zset中选择大于或等于K/kb＝6000/22的最小提升值，可以发现满足条件的是Z＝288；
2、由以上所确定提升值Z＝288，可以知道其属于Zset5，其对应于系数矩阵索引为5，从所述系数矩阵集合中选择第5个系数矩阵作为对应于提升值Z的系数矩阵；
3、依据所述提升值Z和所述确定好的系数矩阵获得对应于所述提升值Z的基础矩阵，其中，通过以上所述的求余计算公式获得对应Z＝288的基础矩阵，由于提升值Z＝288已经是所述第5个提升值子集合的最大值，所以所述基础矩阵等于所述系数矩阵，所述基础矩阵是一个mb＝46行nb＝68列的矩阵；
4、由于以上所获取的基础矩阵的系统列数目为22列，即在进行准循环LDPC编码时需要填充22×288-6000＝336比特的亚元比特，使得待编码信息序列长度变为22×288＝6336比特。依据所述基础矩阵和所述提升值Z＝288获取准循环LDPC编码的奇偶校验矩阵，依据所述奇偶校验矩阵对待编码信息序列进行编码获得nb×Z＝19584比特的原始LDPC编码序列，从所述原始LDPC编码序列中选择N＝12000比特的LDPC编码序列。
示例2
根据本发明实施例，提供了一种准循环低密度奇偶校验编码设计装置的示例，图4是发明示例2的准循环低密度奇偶校验编码设计装置的结构图，如图,4所示，包括：
确定模块40，用于由待编码信息序列的长度K确定准循环LDPC编码的提升值Z；
选择模块42，用于由确定好的提升值Z从系数矩阵集合中选择准循环LDPC编码使用的系数矩阵；
获得模块44，用于依据所述提升值Z和所述确定好的系数矩阵获得对应于所述提升值Z的基础矩阵，所属基础矩阵是一个mb行nb列的矩阵，并且所述基础矩阵的最大系统列为kbmax＝nb-mb；
处理模块46，用于依据所述基础矩阵和所述提升值Z获取准循环LDPC编码的奇偶校验矩阵，依据所述奇偶校验矩阵对待编码信息序列进行编码，获得N比特的LDPC编码序列，其中，K是正整数，N是大于K的整数，Z是正整数。
具体地，所述确定模块40中，由待编码信息序列的长度K确定准循环LDPC编码的提升值Z，包括：在提升值集合Zset中选择大于或等于K/kb的一个最小提升值作为当前准循环LDPC编码所用的提升值，其中，kb是对应于所述待编码信息序列长度K的所确定的最大系统列，其中kb小于或等于所述基础矩阵的最大系统列为kbmax；如此操作的有益效果在于，可以使得准循环LDPC编码填充比特最少，从可以确保性能不损失。
所述选择模块42中，系数矩阵集合包括A＝8个系数矩阵，并且所述8个系数矩阵各自所支持的提升值无交集，所以根据以上所确定的提升值Z即可确定需要的系数矩阵对应于其在系数矩阵集合中的索引，从而可以根据所属索引从系数矩阵集合中确定当前LDPC编码所使用的系数矩阵。
所述获得模块44中，依据确定好的系数矩阵，以及结合所确定提升值Z，可以通过计算获得对应于提升值Z的基础矩阵，优选地，所述计算方法可以采用如下所述的计算公式获得：kb，其中，Vi,j是对应于提升值Z的系数矩阵中第i行第j列元素值，并且所述的Vi,j是非“-1”元素，Pi,j是对应于提升值Z的基础矩阵中第i行第j列元素值，函数f(a,b)是求余(或求模)操作，即整数值a对整数值b求余，例如，a＝5，b＝10，则f(a,b)＝5；a＝39，b＝32，则f(a,b)＝7。
另外所述计算公式也可以是向下取整操作，例如：Pi,j＝f(Vi,j,Z,Zmax)＝floor(Vi,j×Z/Zmax)，此时Pi,j与3个变量有关：Vi,j，Z和Zmax。所以可以发现，所述获取的系数矩阵其实就是对应于Zmax的基础矩阵，所述的Zmax是对应系数矩阵所支持的最大提升值。
所述处理模块46中，根据以上所述获取的基础矩阵和提升值Z即可以获得准循环LDPC编码的奇偶校验矩阵，根据奇偶校验矩阵即可对长度为K的待编码信息比特序列进行编码获取LDPC编码序列。在准循环LDPC编码之前，需要对所述待编码信息序列填充kb×Z-K比特的亚元比特，使得待编码信息序列长度达到kb×Z比特，然后对所述kb×Z比特的填充后的信息序列进行准循环LDPC编码，可以获得长度为nb×Z比特的原始LDPC编码序列，然后对所述原始LDPC编码序列进行比特选择，获取对应码率的长度为N比特的LDPC编码序列，其中比特选择方法为从从第Z×2+1比特开始进行选择，当碰到填充比特跳过，循环选择出N比特的LDPC编码序列。其中，所述填充的kb×Z-K比特的亚元比特是用于辅助编码，对于首发两端都是已知信息，所以不需要发送这些比特。所述编码过程中不一定要通过奇偶校验矩阵来进行准循环LDPC编码，由于准循环LDPC编码构造非常有规律，结构性很强，所以可以直接通过基础矩阵和提升值对待编码序列进行编码。
更为具体地例子，系数矩阵集合如实施例1中的46行68列的8个系数矩阵，对应所支持的提升值子集合分别为Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。所有提升值子集合的所有元素构成提升值集合Zset＝{Zset1，Zset2，Zset3，Zset4，Zset5，Zset6，Zset7，Zset8}。其中系数矩阵1所对应的提升值子集合为Zset1，系数矩阵2所对应的提升值子集合为Zset2，系数矩阵3所对应的提升值子集合为Zset3，…，系数矩阵8所对应的提升值子集合为Zset8。根据系数矩阵的行数目mb＝46和列数目nb＝68，可以知道kbmax＝68-46＝22，本例子中kb＝kbmax＝22。
如对待编码信息序列长度为K＝6000比特的进行LDPC编码，编码输出长度为N＝12000比特的LDPC编码序列。具体包括如下步骤：
1、从提升值集合Zset中选择大于或等于K/kb＝6000/22的最小提升值，可以发现满足条件的是Z＝288；
2、由以上所确定提升值Z＝288，可以知道其属于Zset5，其对应于系数矩阵索引为5，从所述系数矩阵集合中选择第5个系数矩阵作为对应于提升值Z的系数矩阵；
3、依据所述提升值Z和所述确定好的系数矩阵获得对应于所述提升值Z的基础矩阵，其中，通过以上所述的求余计算公式获得对应Z＝288的基础矩阵，由于提升值Z＝288已经是所述第5个提升值子集合的最大值，所以所述基础矩阵等于所述系数矩阵，所述基础矩阵是一个mb＝46行nb＝68列的矩阵；
4、由于以上所获取的基础矩阵的系统列数目为22列，即在进行准循环LDPC编码时需要填充22×288-6000＝336比特的亚元比特，使得待编码信息序列长度变为22×288＝6336比特。依据所述基础矩阵和所述提升值Z＝288获取准循环LDPC编码的奇偶校验矩阵，依据所述奇偶校验矩阵对待编码信息序列进行编码获得nb×Z＝19584比特的原始LDPC编码序列，从所述原始LDPC编码序列中选择N＝12000比特的LDPC编码序列。
通过本实施例的方案，采用准循环LDPC编码设计方法以及相应的装置，可以有效解决了准循环LDPC码的性能较差问题，从而有效提高准循环LDPC编码性能。
实施例4
本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S1，依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (28)

1.一种准循环低密度奇偶校验编码设计方法，其特征在于，包括：
依据准循环低密度奇偶校验LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；
其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。
2.根据权利要求1所述的方法，其特征在于，存在一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；存在一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；
其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
3.根据权利要求2所述的方法，其特征在于，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
4.根据权利要求2或3所述的方法，其特征在于，存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
5.根据权利要求4所述的方法，其特征在于，所述系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
6.根据权利要求4所述的方法，其特征在于，所述系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
7.根据权利要求6所述的方法，其特征在于，
所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，
所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；
其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
8.根据权利要求6所述的方法，其特征在于，
所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；
其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。
9.根据权利要求2至8任一项所述的方法，其特征在于，
所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
10.根据权利要求9所述的方法，其特征在于，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
11.根据权利要求2至8任一项所述的方法，其特征在于，所述A等于8，并且所述8个提升值子集合分别为：Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
12.根据权利要求11所述的方法，其特征在于，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
13.根据权利要求3所述的方法，其特征在于，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于准循环LDPC编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，对应于准循环LDPC编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0小于1的实数，所述集合Z0set0i和所述集合Z0set1i是非空集合。
14.根据权利要求4至10任一所述的方法，其特征在于，
所述第一系数矩阵集合中至少包括以下42行52列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
15.根据权利要求4至10任一所述的方法，其特征在于，所述第一系数矩阵集合中至少包括以下46行68列的系数矩阵之一：
系数矩阵1：
系数矩阵2：
系数矩阵3：
系数矩阵4：
系数矩阵5：
系数矩阵6：
系数矩阵7：
系数矩阵8：
16.一种准循环低密度奇偶校验编码设计装置，其特征在于，包括：
准循环低密度奇偶校验LDPC编码模块，用于依据准循环LDPC码的奇偶校验矩阵对长度为K比特的待编码信息序列进行LDPC编码，获得长度为N比特的LDPC编码序列；其中，所述奇偶校验矩阵由基础矩阵和提升值Z确定，并且所述基础矩阵由所述提升值Z和系数矩阵确定，所述K是正整数，N是大于K的整数，Z是正整数。
17.根据权利要求16所述的装置，其特征在于，所述装置还包括：
第一存储模块，用于存储一个提升值集合Zset，其中所述提升值Z是所述提升值集合Zset的一个元素；存在A个提升值子集合，分别为Zseti，i＝1,2,3,…,A，其中，所述A个提升值子集合的所有元素构成所述提升值集合Zset，所述A个提升值子集合之间无交集；
第二存储模块，用于存储一个系数矩阵集合，其中所述系数矩阵是所述系数矩阵集合的一个系数矩阵，所述系数矩阵集合中第i个系数矩阵所支持的所有提升值构成所述第i个提升值子集合Zseti；
其中，所述系数矩阵集合包括A个系数矩阵，所述A是大于1的整数，所述A个系数矩阵具有相同的行数目和相同的列数目,所述A个系数矩阵中都具有相同的非“-1”元素位置，所述提升值集合Zset中所有元素都是正整数。
18.根据权利要求17所述的装置，其特征在于，
所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有基础矩阵的奇偶校验矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0seti，所述集合Z0seti中属于第i个提升值子集合Zseti的元素个数为L0i，所述集合Z0seti中不属于第i个提升值子集合Zseti的元素个数为L1i，其中，所述L0i是小于或等于Li的正整数，Li是所述第i个提升值子集合Zseti的元素个数，其中，L1i≥2，或L1i≥3，或L1i≥4，或L1i≥5，或L1i≥6，或L1i≥7，或L1i≥8，或L1i≥9，或L1i≥10，或L1i≥11。
19.根据权利要求17或18任一所述的装置，其特征在于，
存在一个第一系数矩阵集合，所述第一系数矩阵集合中的所有系数矩阵具有相同的行数目和相同的列数目，并且所述第一系数矩阵集合中的任一系数矩阵与所述第二存储模块中所存储的系数矩阵集合的系数矩阵具有相同的行数目和相同的列数目。
20.根据权利要求19所述的装置，其特征在于，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中的一个系数矩阵。
21.根据权利要求19所述的装置，其特征在于，所述第二存储模块中所存储的系数矩阵集合中至少包括所述第一系数矩阵集合中一个调整后的系数矩阵。
22.根据权利要求21所述的装置，其特征在于，
所述调整后的系数矩阵的第s行从第1元素到第kb+M元素中所有非“-1”元素值等于调整前的系数矩阵的从第s行第1元素到第kb+M元素中所有非“-1”元素值加上Rs后并对Zmax求余所获得的所有整数值，其中，s＝1,2,3,…,row，Rs是对应于第s行所加的整数值，R0,R1,…,R(row)中至少存在一个非零整数；或者，
所述调整后的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值等于调整前的系数矩阵的第t列从第1元素到第row元素中所有非“-1”元素值加上Ct后并对Zmax求余所获得的所有整数值，其中，t＝1,2,3,…,col，Ct是对应于第t列所加的整数值，C0,C1,…,C(col)中至少存在一个非零整数；
其中，row是所述系数矩阵的行数，col是所述系数矩阵的列数，kb等于col与row的差值，M是小于10的非负整数，所述Zmax是所述调整后的系数矩阵所支持的最大提升值，Zmax是正整数。
23.根据权利要求21所述的装置，其特征在于，
所述调整后的系数矩阵中第s行第t列元素值等于调整前的系数矩阵的第s行第t列元素值加上(Xs+Yt)后并对Zmax求余所获得的整数值；
其中，所述调整前的系数矩阵中第s行第t列元素值是非“-1”元素，s＝1,2,3,…,row，t＝1,2,3,…,kb+M，kb等于col与row的差值，所述row是所述系数矩阵的行数，所述col是所述系数矩阵的列数，M是小于10的非负整数，Xs和Yt都是整数，并且，X0,X1,…,X(row)和Y0,Y1,…,Y(kb+M)中至少存在一个非零整数。
24.根据权利要求17至23中任一所述的装置，其特征在于，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192}、Zset3＝{5,10,20,40,80,160}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144}、Zset6＝{11,22,44,88,176}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
25.根据权利要求24所述的装置，其特征在于，所述集合Z0seti分别为：Z0set1＝{56,80,104,112,120,128,160,176,192,208,224,240,256}，Z0set2＝{44,48,72,88,96,144,160,176,192,208,224,240,256}，Z0set3＝{60,80,120,128,160,208,224,240,256}，Z0set4＝{56,60,104,112,120,128,192,208,224,240,256}，Z0set5＝{72,128,144,160,176,192,224,240,256}，Z0set6＝{88,96,104,128,176,192,208,224,240,256}，Z0set7＝{26,52,80,104,144,160,176,192,208,224,240}，Z0set8＝{30,60,112,120,144,160,208,224,240,256}。
26.根据权利要求17至23中任一所述的装置，其特征在于，所述A等于8，并且所述8个提升值子集合分别为：
Zset1＝{2,4,8,16,32,64,128,256}、Zset2＝{3,6,12,24,48,96,192,384}、Zset3＝{5,10,20,40,80,160,320}、Zset4＝{7,14,28,56,112,224}、Zset5＝{9,18,36,72,144,288}、Zset6＝{11,22,44,88,176,352}、Zset7＝{13,26,52,104,208}、Zset8＝{15,30,60,120,240}。
27.根据权利要求26所述的装置，其特征在于，所述集合Z0seti分别为：Z0set1＝{16,32,48,64,80,96,112,128,144,160,176,192,208,224,240,256,288,320,352,384}，Z0set2＝{12,24,36,48,60,72,96,120,144,192,240,256,288,352,384}，Z0set3＝{20,40,60,80,120,160,240,320,352}，Z0set4＝{56,112,224,288,352,384}，Z0set5＝{18,36,72,144,176,192,288,352,384}，Z0set6＝{22,44,88,176,256,320,352,384}，Z0set7＝{13,26,52,104,176,208,224,240,256,288,320,352,384}，Z0set8＝{30,60,120,240,320,352}。
28.根据权利要求18所述的装置，其特征在于，所述提升值集合Zset中所有提升值分别与所述系数矩阵集合中第i个系数矩阵所确定的所有对应于编码码率为Rate0的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set0i，并且对应于编码码率为Rate1的基础矩阵中满足girth大于或等于6所对应的所有提升值构成集合Z0set1i，其中，Rate0小于Rate1，存在所述集合Z0set0i的元素数目小于或等于所述集合Z0set1i的元素数目，Rate0和Rate1都是大于0且小于1的实数，所述集合Z0set0i和所述集合Z0set1i都是非空集合。
CN201710496533.7A 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置 Active CN109120374B (zh)

Priority Applications (12)

Application Number Priority Date Filing Date Title
CN202211429481.9A CN115801191A (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置
CN201710496533.7A CN109120374B (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置
KR1020207002291A KR102303379B1 (ko) 2017-06-26 2018-06-12 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치
AU2018295221A AU2018295221B2 (en) 2017-06-26 2018-06-12 Design method and apparatus for quasi-cyclic low-density parity-check
CA3068497A CA3068497C (en) 2017-06-26 2018-06-12 Design method and apparatus for quasi-cyclic low-density parity-check
EP18825447.8A EP3648379A4 (en) 2017-06-26 2018-06-12 METHOD AND DEVICE FOR LOW-DENSITY QUASYCLING PARITY CHECK
PCT/CN2018/090773 WO2019001263A1 (zh) 2017-06-26 2018-06-12 准循环低密度奇偶校验编码设计方法、装置及存储介质
RU2020102664A RU2743857C1 (ru) 2017-06-26 2018-06-12 Способ и оборудование проектирования для квазициклического разреженного контроля по четности
SG11201913212QA SG11201913212QA (en) 2017-06-26 2018-06-12 Design method and apparatus for quasi-cyclic low-density parity-check
JP2019572093A JP6990259B2 (ja) 2017-06-26 2018-06-12 疑似サイクリック低密度パリティチェックの設計方法および装置
US16/727,714 US11159178B2 (en) 2017-06-26 2019-12-26 Method and apparatus for quasi-cyclic low-density parity-check
US17/510,216 US11626888B2 (en) 2017-06-26 2021-10-25 Method and apparatus for quasi-cyclic low-density parity-check

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710496533.7A CN109120374B (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211429481.9A Division CN115801191A (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置

Publications (2)

Publication Number Publication Date
CN109120374A true CN109120374A (zh) 2019-01-01
CN109120374B CN109120374B (zh) 2022-11-18

Family

ID=64741063

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211429481.9A Pending CN115801191A (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置
CN201710496533.7A Active CN109120374B (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211429481.9A Pending CN115801191A (zh) 2017-06-26 2017-06-26 准循环低密度奇偶校验编码设计方法及装置

Country Status (10)

Country Link
US (2) US11159178B2 (zh)
EP (1) EP3648379A4 (zh)
JP (1) JP6990259B2 (zh)
KR (1) KR102303379B1 (zh)
CN (2) CN115801191A (zh)
AU (1) AU2018295221B2 (zh)
CA (1) CA3068497C (zh)
RU (1) RU2743857C1 (zh)
SG (1) SG11201913212QA (zh)
WO (1) WO2019001263A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233531B2 (en) 2017-09-11 2022-01-25 Zte Corporation Methods and apparatus for processing LDPC coded data
WO2022135318A1 (zh) * 2020-12-23 2022-06-30 中兴通讯股份有限公司 低密度奇偶校验编码方法、低密度奇偶校验译码方法、编码设备、译码设备及介质
WO2023273948A1 (zh) * 2021-06-29 2023-01-05 华为技术有限公司 发送数据和接收数据的方法以及通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934692B (zh) * 2020-08-20 2023-03-10 西安电子科技大学 基于bibd可变码率的量子ldpc码构造方法
CN114286368B (zh) * 2021-12-24 2023-05-30 北京中科晶上科技股份有限公司 循环移位的实现方法与装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246615A1 (en) * 2002-07-02 2005-11-03 Wataru Matsumoto Check matrix generation method and check matrix generation device
CN1808955A (zh) * 2005-01-23 2006-07-26 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法
CN1960190A (zh) * 2006-10-20 2007-05-09 北京泰美世纪科技有限公司 Ldpc码校验矩阵构造方法及利用该方法的编码解码装置
US20080178065A1 (en) * 2007-01-24 2008-07-24 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
CN106059595A (zh) * 2016-05-26 2016-10-26 北京邮电大学 空间耦合低密度奇偶校验码的通用递归编码方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
KR101502623B1 (ko) * 2008-02-11 2015-03-16 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
CN102412842B (zh) * 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
CN101953335B (zh) * 2010-10-26 2012-11-21 江苏七洲绿色化工股份有限公司 一种嗪草酮胶悬剂及其制备方法
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
US8499218B2 (en) * 2011-09-30 2013-07-30 Mitsubishi Electric Research Laboratories, Inc. System and method for determining quasi-cyclic low-density parity-check codes having high girth
US9479289B2 (en) * 2014-08-14 2016-10-25 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 16200 and code rate of 5/15, and low density parity check encoding method using the same
US9692451B2 (en) 2014-09-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd Non-binary low density parity check (NB-LDPC) codes for communication systems
US10523364B2 (en) 2015-11-06 2019-12-31 Samsung Electronics Co., Ltd. Channel coding framework for 802.11AY and larger block-length LDPC codes for 11AY with 2-step lifting matrices and in-place property
US10164659B2 (en) * 2016-05-12 2018-12-25 Mediatek Inc. QC-LDPC coding methods and apparatus
CN113949389A (zh) * 2017-05-05 2022-01-18 联发科技股份有限公司 Qc-ldpc编码方法、装置及非暂时性计算机可读介质
US10484013B2 (en) * 2017-05-12 2019-11-19 Mediatek Inc. Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246615A1 (en) * 2002-07-02 2005-11-03 Wataru Matsumoto Check matrix generation method and check matrix generation device
CN1808955A (zh) * 2005-01-23 2006-07-26 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
US20080168324A1 (en) * 2005-01-23 2008-07-10 Zte Corporation Basic Matrix Based on Irregular Ldpc, Codec and Generation Method Thereof
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法
CN1960190A (zh) * 2006-10-20 2007-05-09 北京泰美世纪科技有限公司 Ldpc码校验矩阵构造方法及利用该方法的编码解码装置
US20080178065A1 (en) * 2007-01-24 2008-07-24 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
CN101534128A (zh) * 2009-04-27 2009-09-16 东南大学 低密度奇偶校验码校验矩阵的构造方法
CN106059595A (zh) * 2016-05-26 2016-10-26 北京邮电大学 空间耦合低密度奇偶校验码的通用递归编码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
""R1-1608875_LDPCResultsEricsson"", 《3GPP TSG_RAN\WG1_RL1》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233531B2 (en) 2017-09-11 2022-01-25 Zte Corporation Methods and apparatus for processing LDPC coded data
US11728830B2 (en) 2017-09-11 2023-08-15 Zte Corporation Methods and apparatus for processing LDPC coded data
WO2022135318A1 (zh) * 2020-12-23 2022-06-30 中兴通讯股份有限公司 低密度奇偶校验编码方法、低密度奇偶校验译码方法、编码设备、译码设备及介质
WO2023273948A1 (zh) * 2021-06-29 2023-01-05 华为技术有限公司 发送数据和接收数据的方法以及通信装置

Also Published As

Publication number Publication date
CN109120374B (zh) 2022-11-18
SG11201913212QA (en) 2020-01-30
US11626888B2 (en) 2023-04-11
CN115801191A (zh) 2023-03-14
US11159178B2 (en) 2021-10-26
AU2018295221B2 (en) 2021-06-24
EP3648379A1 (en) 2020-05-06
RU2743857C1 (ru) 2021-03-01
KR20200035023A (ko) 2020-04-01
US20220069843A1 (en) 2022-03-03
WO2019001263A1 (zh) 2019-01-03
CA3068497A1 (en) 2019-01-03
AU2018295221A1 (en) 2020-02-06
JP6990259B2 (ja) 2022-01-12
JP2020526117A (ja) 2020-08-27
CA3068497C (en) 2022-08-30
EP3648379A4 (en) 2020-07-08
US20200145026A1 (en) 2020-05-07
KR102303379B1 (ko) 2021-09-24

Similar Documents

Publication Publication Date Title
CN109120374A (zh) 准循环低密度奇偶校验编码设计方法及装置
KR100678175B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100809616B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100713371B1 (ko) 블록 저밀도 패리티 검사 부호 부호화/복호 장치 및 방법
CN103843252B (zh) 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的系统
KR100678176B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
CN107370489B (zh) 结构化ldpc码的数据处理方法及装置
CN102638274B (zh) 利用向量行分组的结构化ldpc设计操作发送器的设备及方法
CN109391360A (zh) 数据编码方法及装置
JP5506879B2 (ja) 低密度パリティ検査符号を使用する通信システムのチャネル復号化装置及び方法
CN104202057B (zh) 信息处理方法及装置
CN107370490A (zh) 结构化ldpc的编码、译码方法及装置
WO2006020495A1 (en) Method and apparatus for encoding and decoding data
US8145986B2 (en) Multi-CSI (Cyclic Shifted Identity) sub-matrix based LDPC (Low Density Parity Check) codes
CN103053116A (zh) 低密度奇偶校验码的编码方法和装置
KR20060016059A (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
CN107947802A (zh) 速率兼容低密度奇偶校验码编译码的方法及编译码器
CN108270448B (zh) 准循环低密度奇偶校验编码方法及装置
WO2010047662A1 (en) Computer-aided method for generation of a channel transmission error detection code matrix, encoder, decoder, and computer program product
KR20060016061A (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant