CN102638274B - 利用向量行分组的结构化ldpc设计操作发送器的设备及方法 - Google Patents

Abstract

建议了一种结构化的奇偶校验矩阵H，其中H是基础矩阵H_b的扩展。基础矩阵H_b包括区段H_b1和区段H_b2。区段H_b2包含具有权重w_h＞＝3的列h_b和具有双对角结构的H′_b2，对于H′_b2中在行i、列j的矩阵元素，当i＝j时，该矩阵元素等于1，当i＝j+1时，该矩阵元素等于1，在其他情况下，该矩阵元素等于0。布置h_b和H_b1中的1，使得可形成m_b/q个组，在每个组中的H_b的q个行不交叉。进一步，可以对基础矩阵H_b的行做置换，使得每两个相继的行不交叉。

Description

利用向量行分组的结构化LDPC设计操作发送器的设备及方法

本申请是分案申请，对应的原案申请是申请日为2005年7月18日、申请号为PCT/US2005/025277的国际申请，2007年6月14日进入中国国家阶段，国家申请号为200580042887.X，发明名称为“利用向量行分组的结构化LDPC设计操作发送器的方法及装置”。

技术领域

本发明总的涉及编码和解码数据，具体说，涉及一种利用低密度奇偶校验(LDPC)码来编码和解码数据的方法和设备。

背景技术

正如美国专利申请序列号10/839995(该申请结合于此供参考)所公开的，低密度奇偶校验(LDPC)码是通过奇偶校验矩阵H规定的线性区块码(linear block code)。一般而言，LDPC码是在伽罗华域GF(q)上定义的，q≥2。如果q＝2，该码就是二进制码。所有的线性区块码可以被描述成k位信息向量s_1×k与编码生成矩阵G_k×n的乘积，用以产生n-位码字x_1×n,其中编码率为r＝k/n。该码字x通过噪声信道来传输，并且所接收的信号向量y传递给解码器以估算该信息向量s_1×k。

给定一个n维空间，G的各行扩张成k维码字子空间C，并且奇偶校验矩阵H_m×n的各行扩张成m维对偶空间C^⊥，其中m＝n-k。由于x＝sG并且GH^T＝0，因此对于子空间C中的所有码字，可得到xH^T＝0，其中“T”(或“T”)表示矩阵的转置。在LDPC码的讨论中，这通常写成

Hx^T＝0^T, (1)

其中0是全零行向量，并且码字x＝[s p]＝[s₀,s₁,…,s_k-1,p₀,p₁,…,p_m-1]，其中p₀,...,p_m-1是奇偶校验位；而s₀,...,s_k-1是系统位(systematic bit)，等于该信息向量中的信息位。

对于LDPC码，H中的非零项的密度很低，即H中的1所占的百分比很小，与使用高密度H相比，具有较好的纠错性能和较简单的解码。奇偶校验矩阵也可以用二分图(bipartitegraph)来描述。二分图不仅是编码的图解描述，而且也是解码器的模型。在这种二分图中，码字位(H的每列)用左侧的变量结点表示，而每个奇偶校验方程(H的每行)用右侧的校验结点表示。每个变量结点对应于H的列，而每个校验结点对应于H的行，因此“变量结点”和H的“列”是可互指的，“校验结点”和H的“行”也是可互指的。变量结点只与校验结点连接，并且校验结点只与变量结点连接。对于具有n个码字位和m个奇偶位的编码，如果码字位i参与了校验方程j，变量结点v_i通过图中某个边连接至校验结点c_j，i＝0,1,…,n-1，j＝0,1,…,m-1。也就是说，如果该奇偶校验矩阵H中的项h_ji是1，则变量结点i连接于校验结点j。镜像方程(1)，如果所有的校验结点具有偶的奇偶性，该变量结点表示有效的码字。

下面示出一个例子，来说明奇偶校验矩阵、奇偶校验方程和二分图之间的关系。令n＝12，1/2码率的代码由下面矩阵定义

其中矩阵的左面部分对应于k(＝6)个信息位s，矩阵右面部分对应于m(＝6)个奇偶位p。通过应用(1)、(2)中的H定义如下的6个校验方程：

H也具有对应的如附图1所示的二分图。

上述一般的LDPC码在实践中不易实现。常常在奇偶校验矩阵中引入某些结构，以使得可快速编码和解码而不会牺牲纠错性能。结构化LDPC码设计从小的m_b×n_b基础矩阵H_b开始，制作H_b的z个副本，并且互连接该z个副本以形成大的m×n阶H矩阵,其中m＝m_b×z,n＝n_b×z。利用这种矩阵表示，根据H_b建立H，其中H_b中的每个1用z×z置换子矩阵来替换，而H_b中的每个0用z×z全零子矩阵来替换。H_b扩展的表示被称作模型矩阵并记为H_bm。因此，H_bm就是当已知z时的用于H的简化记号。这一过程实际上把H_b的每个边映射到H中长度为z的向量边，把H_b的每个结点映射到H中长度为z的向量变量结点，并且把H_b的每个校验结点映射到H中长度为z的向量校验结点。对于结构化的LDPC，z×z子矩阵可以是置换矩阵、置换矩阵的和，或任何类型的二进制矩阵。由于置换矩阵P在每行有单个的1并且在每列有单个的1，如果使用置换矩阵，则扩展的矩阵H的权重分布与基础矩阵H_b相同。因此，选择H_b的权重分布尽可能接近所希望的最终权重分布。构成H的置换子矩阵可以非常简单而不影响性能，例如简单的循环位移和/或位反转(bit-reversal)。在循环位移的情况下，可通过用表示位移大小的非负整数来替换H_b中的1、用1来替换H_b中的0来重写H_bm。在发送器端，根据H(或等价的H_bm)来编码k消息位的向量u，以产生n编码位的向量x，其中k＝n-m＝z×k_b,k_b＝(n_b-m_b)。通过噪声信道发送向量x，并接收n污染信号的向量y。在接收器端，LDPC解码器试图根据所接收的向量y和奇偶检验矩阵H来估计x。接收器获得所传送码字x的受污染版本y。为了解码y并估计原消息序列s，通常根据二分图来应用迭代解码算法，如置信传播(beliefpropagation)。按码字位的似然比对数值(log-likelihood ratios，LLR)格式的软消息在变量结点集和校验结点集之间传递。当满足所有校验方程或达到最大允许的迭代界限时，该迭代结束。

结构化LDPC编码可利用分层的解码器来解码。分层的解码器通常具有硬件来一次处理整个的行。分层的解码器能够降低为达到指定级别的性能所需要的迭代次数，并当如果没有足够的硬件来一次处理所有的块行，可潜在提高吞吐量。当基础矩阵H_b受约束时也可以按层来分组，使得各基行组不交叉，这意味着在一个组中的各基行在一个基列中至多有一个1(或等价地，H_bm的每组行在一个列中至多只有一个非负项)。按层分组可进一步用于提高LDPC解码器速度，因需要较少的迭代就可得到特定的纠错性能。

另外，可设计用于给定目标奇偶校验矩阵H的基础矩阵和置换矩阵的分配，以提供具有良好纠错性能并可有效编码和解码的LDPC码。在美国专利申请号10/839,995中，描述了一种结构化奇偶校验矩阵H，其中H是基础矩阵H_b的扩展，其中H_b包含区段H_b1和区段H_b2,并且其中H_b2包括第一部分和第二部分，该第一部分含有具有大于2的奇权重的列h_b，并且第二部分含有行i、列j的矩阵元素，所述元素的值当i＝j为1，当i＝j+1为1，其他情况下为0。基础矩阵H_b的扩展对第二部分H′_b2的每个列中的1使用相同的子矩阵，并且该扩展对h_b中偶数的1的使用成对的子矩阵。

尽管可使用利用按层分组的分层解码来潜在降低处理量并潜在提高吞吐量，但还没有一种技术，能对给定的目标H大小来设计基础矩阵和分配置换矩阵，使得可有效编码和利用按层分组来分层解码。因此，需要在结构化LDPC编码中建立特征，使得可有效编码和高速分层解码。

发明内容

根据本发明的一个方面，提供一种操作发送器的方法，该发送器根据当前符号集s＝(s₀,…,s_k-1)生成奇偶校验位p＝(p₀,…,p_m-1)，该方法包括如下步骤：

接收所述当前符号集s＝(s₀,…,s_k-1)；

利用矩阵H确定所述奇偶校验位；以及

发送所述奇偶校验位和所述当前符号集；

其中，H是经由模型矩阵H_bm的基础矩阵H_b的扩展，

其中，H_b包括m_b个行、区段H_b1和区段H_b2，并且H_b2包含具有权重w_h>＝3的列h_b，

其中，布置h_b和H_b1中的1，使得形成H_bm中行的m_b/q个组，每组具有q个行，并且在每个组中的H_bm的行不交叉。

根据本发明的另一方面，提供一种操作发送器的设备，该发送器根据当前符号集s＝(s₀,…,s_k-1)生成奇偶校验位p＝(p₀,…,p_m-1)，该设备包括：

接收所述当前符号集s＝(s₀,…,s_k-1)的装置；

利用矩阵H确定所述奇偶校验位的装置；以及

发送所述奇偶校验位和所述当前符号集的装置，

其中，H是经由模型矩阵H_bm的基础矩阵H_b的扩展，

其中，H_b包括m_b个行、区段H_b1和区段H_b2，并且H_b2包含具有权重w_h>＝3的列h_b，

其中，布置h_b和H_b1中的1，使得形成H_bm中行的m_b/q个组，每组具有q个行，并且在每个组中的H_bm的行不交叉。

附图说明

图1是奇偶校验处理流。

图2至图4示出了对码率1/2,2/3和3/4的FER性能。

具体实施方式

为了得到结构化LDPC设计的有效编码和良好纠错性能，奇偶校验部分H_b2包含H_b2中的大小为q的组，并且H_b2中这种同样的组划分被扩展到信息部分H_b1。特别奇偶校验矩阵如下述构造。

(1).奇偶校验部分H_b2具有格式

列h_b具有权重w_h>＝3，并且排列h_b中的1使得形成m_b/q个组，其中每组中的H_b2的q个行不交叉。(H_b或H_b2的)两个或多个基行被称作不交叉，是指该组行在每个基列中至多有一个1。换言之，如果两个行的点积(dot product)是零，则这两个行不交叉。

在一个例子中，组j包含的行具有标引g(j)＝{j,j+m_b/q,j+2×m_b/q,…,j+(q-1)×m_b/q},j＝0,1,…,(m_b/q-1),m_b/q>1。在这种情况下，如果w_h＝3，列h_b的一个例子包含三个非零项h_b(0)＝1,h_b(m_b-1)＝1,和h_b(a)＝1,其中例如，当q＝2并且m_b＝24，对于j＝0至11，一对基行j和j+12至多有一个非零项。对m_b＝12和q＝2，则h_b列优选具有权重3，且h_b(0)＝1和h_b(mb-1)＝1和hb(a)＝1.

在另一个例子中，各组不是均匀的，其中至少一个组较之另外的组具有不同的行数。注意，根据定义，第一基行和第二基行不能在相同的组中，因这两个行是交叉的。这两个相邻的行交叉是因为H_b2的第二部分在行i、列j包含这样的矩阵元素，当i＝j该元素为1，当i＝j+1该元素为1，并且其他情况下该元素是0。但是，在解码器中，处理行的次序可改变，而不影响性能。因此，可执行H_b的基行或基列置换和重排，而依然维持期望的解码特性。这表明，可重新排列行和列，使得一个组中的行是相邻的，而依然维持上述构造的非交叉性。

(2)构造信息部分H_b1使得组g(j)中所有q个行在<＝I个位置交叉，其中I等于H_b中具有大于m_b/q的列权重的列数。如果列权重小于或等于m_b/q。通过说明组中H_b的各行不交叉，情况(2)可由情况(1)覆盖。

在不同的系统中，可能需要不同的基础矩阵。例如，对给定的编码率，可能使用多个基础矩阵，或一个基础矩阵可用于每种编码率。所述的非交叉构造可用作所有基础矩阵的子集。例如，如果对R＝1/2、2/3和3/4需要具有相同列数的三个基础矩阵，则非交叉构造可用于R＝1/2和2/3，但不用于R＝3/4，以维持良好的性能。作为替换，非交叉构造可用于R＝1/2而不用于R＝2/3和R＝3/4。

作为性能考虑的例子，考虑用于编码率1/2、2/3和3/4的具有24列和分别具有12、8和6行的基础矩阵。当基础矩阵的规模相对小的时候(如R＝2/3和3/4,24列)，所产生编码的性能受影响。这是因为好的性能要求好的列权重分布(特别对于有关信息位置的列)。例如，在R＝3/4编码中，好的性能要求权重4的列，但6x24的基础矩阵H，在基础矩阵行的各对(pair)没有重叠项的限制下最多只有权重3。

实现结构

进一步仔细考察结构化编码中位(bit)组的处理。对于具有扩展系数z的结构化LDPC码，向量校验结点(对应于基础矩阵的行)中的z个奇偶校验可并行计算。这时由于这种编码结构(包含置换)保证了来自向量变量结点(对应于基础矩阵的列)中的任何给定变量结点的消息至多只被向量校验结点中的z个奇偶校验结点中的一个需要。在图1示出了奇偶校验处理流的示例性方框图。对应于基础矩阵第i行的d_r(i)个非零项的、从向量变量结点至向量校验结点i的经分组的消息μ_j，1≤j≤d_r(i),根据置换矩阵P_ij,1≤j≤d_r(i)循环置换，并提供给向量校验结点i中的z个并行奇偶校验电路C_l，1≤l≤z。奇偶校验电路产生反向置换的消息，以获得更新的消息μ_j(新)，这可以用在后续的解码步骤。注意在图中d_r(i)记为k。

图1中的各处理块的数字逻辑可完全流水线化，也就是说，不需要任何寄存器存储的中间结果来产生用于该电路中任何前面的寄存器的结果。如图中所描述的，一旦消息传递到电路中，更新的消息就在D周期之后被产生。

给定这种模型，考虑一种基础矩阵，其中任意两行r和s，具有非平凡(零)项的列集不交叉。因此，对应于这两行的向量校验结点使用(并更新)完全不同的消息集，它们分别与向量变量结点的两个不同集相关。在这种情况下，由于图1中的电路是流水线的，对行r和行s的向量奇偶校验可在D+1个周期计算。这通过把用于行s的消息较之用于行r的消息晚一个周期馈送至图1所示的处理单元来实现。如果用于r的消息在时刻t馈送，它们将在时刻t+D被更新，然后在时刻t+D+1更新用于行s的消息。这可以通过图1的第一个副本和在该第一副本之下的图1的另一个副本位移一个周期来表示。

按完全流水线方法，设计基础矩阵，使得H_b的行可划分成m_b/2组，其中对组中的两行，具有非平凡项的列集不交叉。注意，经分组的行不必是连续的，因解码器可以不按次序来控制处理奇偶校验矩阵的行。作为替换，可以置换奇偶校验矩阵H的向量行，使得两个连续的向量行不交叉，因行的置换不影响解码性能。在这种完全流水线方法中，相对于没有成对行的情形(需要2D个块周期来处理2个行)，吞吐量可接近两倍。这是由于任何后续行的处理必须延迟，直到正在处理的有关当前行的所有消息被更新。因此，完全流水线解码显著增加了吞吐量，而没有额外的硬件开销。还可以这样来看，使用两倍的硬件，组中的两个向量行在两个处理单元中同时解码，与此相比，完全流水线设计获得几乎同样的吞吐量。处理非交叉的两个行，可以看作是图1与位于右边的具有总体2D个延迟的另一个图1。

另一方面，如果H_b的某些行中没有非交叉的行，混合方法也是可以的。例如，某些基础矩阵行可与非交叉的行配对，而同时某些行还未配对。在这种情况下，可以提高吞吐量，可能没有全流水线方法的性能降低，因当执行全流水线解码时，最大列权重被限制在m_b/2。

另外的方法涉及解码范型(paradigm)的修改。在这种情况下，后续行的处理不被延迟，直到有关当前行的所有消息被更新，即使该当前行和该后续行是交叉的。替代这种情况，在把用于第一行的消息馈送至奇偶校验电路之后，按一个周期的延迟引入用于第二行的消息。这种方案的性能会受影响，因第二行不能获得第一行中更新消息的任何益处。可通过减少行对(pair)之间的交叉(不是降低至绝对没有交叉)来削弱这些性能影响，而同时得到期望的纠错性能。这样可以在纠错性能和可达到的解码速度之间做出权衡。

又另外一种方法涉及在早期迭代中遵循标准的解码范型(在开始后续行之前完全处理所有的行)，然后在后边的迭代中切换到上述的修改范型。

在上述讨论中，假定组的大小是2。一般来说，可以设计基础矩阵，使得H_b的m_b个行可划分成m_b/q组，其中每组中的q个向量行不交叉(在下文中称“q-组(q-grouping)”)。当完全流水线化，q个向量行可按流水线相继被开始处理，相继的向量行之间间隔一个周期。因此，q个行可在D+q-1个周期完成。因此q-组设计的吞吐量是不进行分组的设计的吞吐量的q倍，因q个向量行需要D×q个周期来计算。组大小为q的奇偶校验矩阵具有最大允许的列权重m_b/q。因此应该适当选择q，使得利用该最大允许的列权重来得到良好的纠错性能。

尽管在优选的实施例中，所有的组均匀地具有q个向量行，并且电路是完全利用的，也可以这样设计H_b，其中各个组具有不一致的大小。在一个例子中，floor(m_b/q)个组每组包含q个向量行，而有一个组包含rem(m_b,q)个向量行。

尽管在考虑分层解码的情况下讨论了这种设计，具有大小q的q-组设计的奇偶校验矩阵可使用任何其他的解码结构。例如，依然可使用具有浮动调度的置信传播解码，其中所有校验结点同时处理，并且所有变量结点同时处理。

编码描述

每个LDPC码是系统化线性区块码。在LDPC码集中的每个LDPC码由大小m×n的矩阵H来定义，其中n是码的长度而m是码中奇偶校验位数。系统位数是k＝n-m。

矩阵H是基础矩阵的扩展，可表示如下：

其中P_i,j是z×z右移位单位矩阵或z×z零矩阵。矩阵H是由大小m_b×n_b的二进制基础矩阵H_b扩展而来，其中n＝z·n_b并且m＝z·m_b，并且z是正整数。通过利用z×z右移单位矩阵来替换基础矩阵中的每个1，用z×z零矩阵替换每个0来扩展基础矩阵。因此通过改变子矩阵大小z可设计适合各种分组(packet)大小。

由于每个置换矩阵通过单个循环右移来规定，二进制基础矩阵信息和置换替换信息可结合成单个的紧凑模型矩阵H_bm。模型矩阵H_bm与二进制基础矩阵H_b的大小相同，基础矩阵H_b在(i,j)的每个二进制项被替换，以建立模型矩阵H_bm。H_b中的每个0由负值(如由–1)替换，以表示z×z全零矩阵，H_b中的每个1用循环移位大小p(i,j)≥0来替换。然后模型矩阵H_bm可直接扩展成H。

把基础矩阵H_b划分成两个区段，其中H_b1对应于系统位并且H_b2对应于奇偶校验位，使得区段H_b2又被进一步划分成两个部分，其中向量h_b具有奇权重，并且H′_b2具有双对角结构，在行i、列j的矩阵元素，对i＝j,等于1，对i＝j+1等于1，并且对其他等于0：

基础矩阵具有h_b(0)＝1,h_b(m_b-1)＝1,以及第三种值h_b(j),0<j<(m_b-1)等于1。这种基础矩阵结构避免在扩展的矩阵中具有多个权重1的列。

特别，非零子矩阵是具有特定循环移位大小的循环右移的单位矩阵。H′_b2中的每个1被赋予0移位大小，并且在扩展成H时，由z×z单位矩阵来替换。位于h_b顶部和底部的两个1被赋予相等的移位大小，并且在h_b中部的第三个1被赋予不配对的移位大小。该不配对的移位大小等于0。

例子

作为一个例子，下面将说明576至2304范围内的对19个编码规模n_f的编码构造。对于移位大小z₀＝96构造每个基础模型矩阵。对基础模型矩阵定义移位大小集合{p(i,j)}，并用于同样编码率的其他编码长度。对于其他的编码长度，根据该基础模型矩阵按如下来推导移位大小：

对于对应于扩展系数z_f的编码长度，其移位大小{p(f,i,j)}根据{p(i,j)}通过按比例换算p(i,j)来推导出，

注意α_f＝z₀/z_f并且表示给出朝向-∞的最接近整数的下取整函数。

对于编码率为1/2、2/3和3/4，在下面列出模型矩阵。对码率1/2的设计具有6个组，组大小q＝2。对码率3/4的设计没有使用非交叉的限制以得到好的性能。

编码率1/2:

基本模型矩阵具有规模n_b＝24,m_b＝12以及扩展系数z₀＝96(即，n₀＝24*96＝2304)。为了获得其他编码规模n，该扩展系数z_f等于n/24。

编码率2/3:

基本模型矩阵具有规模n_b＝24,m_b＝8并且扩展系数z₀＝96(即，n₀＝24*96＝2304)。为了获得其他的编码规模n，该扩展系数z_f等于n/24。

编码率3/4:

基本矩阵规模为n_b＝24,m_b＝6并且扩展系数z₀＝96(即，n₀＝24*96＝2304)。为了获得其他编码规模n，该扩展系数等于n/24。

性能

在图2、3和4中示出了对码率{1/2,2/3,3/4}的AWGN信道中802.16e的更新摩托罗拉设计。使用QPSK调制。对所有三种码率，块规模N在576至2304的范围。扩展系数z在24至96的范围，如图中所示。块大小与扩展系数具有关系n＝24*z。

尽管参照特定实施例按特别的形式说明了本发明，但本领域的技术人员能够理解，在不脱离本发明精神和范围的前提下，本发明可以有形式和细节上的各种变化。这些变化也落在权利要求的范围之内。

Claims (11)

1.一种操作发送器的方法，该发送器根据当前符号集s＝(s₀,…,s_k-1)生成奇偶校验位p＝(p₀,…,p_m-1)，该方法包括如下步骤：

接收所述当前符号集s＝(s₀,…,s_k-1)；

利用矩阵H确定所述奇偶校验位；以及

发送所述奇偶校验位和所述当前符号集；

其中，H是二进制基础矩阵H_b的扩展，

其中，模型矩阵H_bm是H的简化记号，所述基础矩阵H_b中的每个二进制元素被替换以建立所述模型矩阵H_bm，其中，H_b中的每个0由负值替换，以表示H中的z×z全零子矩阵，H_b中的每个1用非负值来替换，以表示H中的z×z置换子矩阵，z是正整数，

其中，H_b包括m_b个行、区段H_b1和区段H_b2，并且H_b2包含具有权重w_h≥3的列h_b，

其中，布置h_b和H_b1中的1，使得形成H_bm中行的m_b/q个组，每组具有q个行，并且在每个组中的H_bm的行在一个列中至多有一个非负值。

2.根据权利要求1的方法，其中所述m_b/q个组中的行实际上是所述m_b个行。

3.根据权利要求1的方法，其中，模型矩阵H_bm的各行能够被置换以使得每两个相继的行在一个列中至多有一个非负值。

4.根据权利要求1的方法，所述m_b/q个组不具有相同的大小。

5.根据权利要求1的方法，

其中，除了所述列h_b，所述区段H_b2还包括部分H′_b2，H′_b2具有双对角结构，H′_b2在行i、列j的矩阵元素，当i＝j时等于1，当i＝j+1时等于1，并且其他情况下等于0，

其中，在把基础矩阵H_b扩展成矩阵H时，对H′_b2的每个列中的1使用相同的子矩阵，并且该扩展对h_b中的偶数的1使用成对的子矩阵。

6.根据权利要求5的方法，其中所述相同的子矩阵是z×z移位的单位矩阵。

7.一种操作发送器的设备，该发送器根据当前符号集s＝(s₀,…,s_k-1)生成奇偶校验位p＝(p₀,…,p_m-1)，该设备包括：

接收所述当前符号集s＝(s₀,…,s_k-1)的装置；

利用矩阵H确定所述奇偶校验位的装置；以及

发送所述奇偶校验位和所述当前符号集的装置，

其中，H是二进制基础矩阵H_b的扩展，

其中，模型矩阵H_bm是H的简化记号，所述基础矩阵H_b中的每个二进制元素被替换以建立所述模型矩阵H_bm，其中，H_b中的每个0由负值替换，以表示H中的z×z全零子矩阵，H_b中的每个1用非负值来替换，以表示H中的z×z置换子矩阵，z是正整数，

其中，H_b包括m_b个行、区段H_b1和区段H_b2，并且H_b2包含具有权重w_h≥3的列h_b，

其中，布置h_b和H_b1中的1，使得形成H_bm中行的m_b/q个组，每组具有q个行，并且在每个组中的H_bm的行在一个列中至多有一个非负值。

8.根据权利要求7的设备，其中，模型矩阵H_bm的各行能够被置换以使得每两个相继的行在一个列中至多有一个非负值。

9.根据权利要求7的设备，所述m_b/q个组不具有相同的大小。

10.根据权利要求7的设备，

其中，除了所述列h_b，所述区段H_b2还包括部分H′_b2，H′_b2具有双对角结构，H′_b2在行i、列j的矩阵元素，当i＝j时等于1，当i＝j+1时等于1，并且其他情况下等于0，

其中，在把基础矩阵H_b扩展成矩阵H时，对H′_b2的每个列中的1使用相同的子矩阵，并且该扩展对h_b中的偶数的1使用成对的子矩阵。

11.根据权利要求10的设备，其中所述相同的子矩阵是z×z移位的单位矩阵。