CN108234064B - 准循环ldpc码数据处理装置及处理方法 - Google Patents
准循环ldpc码数据处理装置及处理方法 Download PDFInfo
- Publication number
- CN108234064B CN108234064B CN201611131566.3A CN201611131566A CN108234064B CN 108234064 B CN108234064 B CN 108234064B CN 201611131566 A CN201611131566 A CN 201611131566A CN 108234064 B CN108234064 B CN 108234064B
- Authority
- CN
- China
- Prior art keywords
- matrix
- row
- column
- elements
- indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
Abstract
本发明公开了一种准循环LDPC码数据处理装置及处理方法,所述装置包括存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。本发明有效地解决了现有技术中LDPC编译码过程缺少灵活性的问题。
Description
技术领域
本发明涉及通信领域,特别是涉及一种准循环LDPC码数据处理装置及处理方法。
背景技术
目前,常见的前向纠错(Forward Error Correction,简称为FEC)编码包括:卷积码、Turbo码和低密度奇偶校验(Low Density Parity Check,简称为LDPC)码。
FEC编码过程中,对比特数目为k的信息序列进行FEC编码获得n比特的FEC编码码字(冗余比特为n-k),FEC编码码率(简称码率)为k/n。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码,正是利用它的校验矩阵的稀疏性,才能实现低复杂度的编译码,从而使得LDPC走向实用化。经过各种实践和理论证明,LDPC码是在加性高斯白噪声(Additive White Gaussian Noise,简称为AWGN)信道下性能最为优良的信道编码,性能非常靠近香农极限。
准循环准循环LDPC码在多种标准中已经获得大量应用,虽然可以通过改变扩展因子的缩短编码可以获得灵活码率码长设计,提高LDPC码灵活性。虽然提高了灵活性,但是性能会出现异常,即在某些码长码率下性能恶化,在性能曲线上表现为毛刺现象。
发明内容
为了克服上述现有技术的缺陷,本发明要解决的技术问题是提供一种准循环LDPC码数据处理装置及处理方法,用以至少解决现有技术中LDPC编译码过程缺少灵活性的问题。
为解决上述技术问题,本发明中的一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
为解决上述技术问题,本发明中的一种准循环LDPC码数据处理装置,包括处理器及存储装置,所述存储装置内存储有准循环LDPC编码所用的一个基础矩阵和一组扩展因子值,以及存储有多个指令以实现LDPC码数据处理方法,所述处理器执行所述多个指令以实现:
从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
从所述LDPC编码输出序列中,选择出速率匹配输出序列。
为解决上述技术问题,本发明中的一种准循环LDPC码数据处理方法,包括:
从预先存储的准循环LDPC编码所用的一个基础矩阵和一组扩展因子值中,获取所述基础矩阵和一个扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
基于获取的所述基础矩阵参数和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC母码字序列;
从所述LDPC母码字序列中,选择出速率匹配输出序列。
本发明有益效果如下:
本发明中装置及方法有效现有技术中LDPC编译码过程缺少灵活性的问题,支持灵活的码长和码率,并保持性能良好。
附图说明
图1是本发明实施例中一种准循环LDPC码数据处理装置的结构示意图;
图2是本发明实施例中现有数字通信系统的结构示意图;
图3是本发明实施例中基础矩阵所对应奇偶校验矩阵中girth为4的示意图;
图4是本发明实施例中基础矩阵的示意图;
图5是本发明实施例中一种LDPC码数据处理方法的流程图;
图6是本发明实施例中一种LDPC码数据处理方法的性能对比图。
具体实施方式
为了解决现有技术的问题,本发明提供了一种准循环LDPC码数据处理装置及处理方法,以下结合附图以及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不限定本发明;在不冲突的情况下,实施例及实施例中的特征可以相互组合;说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
本发明中准循环LDPC码数据处理装置及处理方法,可以用于LTE移动通信系统或者未来第五代移动通信系统或者其他无线有线通信系统,数据传输方向为基站向移动用户发送数据(下行传输业务数据),或者数据传输方向为移动用户向基站发送数据(上行传输业务数据)。移动用户包括:移动设备、为接入终端、用户终端、用户站、用户单元、移动站、远程站、远程终端、用户代理、用户装置、用户设备、或一些其它术语。基站包括接入点(AccessPoint,AP)、或可以称为节点B(node B)、无线电网络控制器(Radio Network Controller,RNC)、演进型Node B(Evolved Node B,eNB)、基站控制器(Base Station Controller,BSC)、基站收发台(Base Transceiver Station,BTS)、基站(Base Station,BS)、收发机功能体(TF)、无线电路由器、无线电收发机、基本服务单元(Basic Service Set,BSS)、扩展服务单元(extended service set,ESS)、无线电基站(radio base station,RBS),或一些其它术语。
本发明实施例中准循环LDPC码数据处理装置及处理方法,还可以应用于新无线接入技术(New Radio Access Technology,简称为new RAT)中的增强移动宽带(enhancedMobile Broadband,简称为eMBB)场景、超可靠低时延通信(Ultra-Reliable and LowLatency Communications,简称为URLLC)场景或者大规模物联网(massive Machine TypeCommunications,简称为mMTC)场景中。其中eMBB场景中下行最大吞吐量可以达到20Gbps,上行数据最大吞吐量可以达到10Gbps;以及在URLLC中,可以支持可靠性最低达到10e-5的BLER(Block Error Rate)以及上下行达到最短时延达到0.5毫秒;以及mMTC能使设备电池可以使用多年不断电。
如图1所示,本发明实施例提供一种准循环LDPC码数据处理装置包括:
存储模块110,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
准循环LDPC编码模块(简称编码模块)120,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块130,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
例如,扩展因子参数为{4 6 8 10 12 14 16 20 24 28 32 40 48 56 64 80 96112 128 160 192 224 256 320 384 448 512 640 768 896 1024}。
本发明实施例中装置支持灵活的码长和码率,并保持性能良好。
为了更好的理解本发明实施例,以下简述数字通信系统。
如图2所示,数字通信系统一般包括三个部分:发送端、信道和接收端。发送端可对信息序列进行信道编码从而获取编码码字,对编码码字进行交织,并将交织后的比特映射成调制符号,然后可以根据通信信道信息来处理和发送调制符号。在信道中,由于多径、移动等因素导致特定的信道响应,这些都会使数据传输失真,同时由于噪声和干扰也会进一步恶化数据传输。接收端接收通过信道后的调制符号数据,此时的调制符号数据已经失真,需要进行特定处理才能恢复原始信息序列。
根据发送端对信息序列的编码方法,接收端可以对接收数据进行相应处理从而可靠地恢复原始信息序列。所述的编码方法必须是收发两端都是可见的。一般地,所述编码处理方法是基于前向纠错(Forward Error Correction,简称为FEC)编码,其中,前向纠错编码在信息序列中添加一些冗余信息。接收端可以利用该冗余信息来可靠地恢复原始信息序列。
在发送端,需要对待传输的传输块进行码块分割获得多份小传输块,然后对多份小传输块分别进行FEC编码,所述待传输的传输块的长度为TBS(Transport Block Size),FEC编码码率一般定义为进入编码器的比特数目比上实际传输比特的比值。在LTE(LongTerm Evolution,通用移动通信技术的长期演进)系统中,非常灵活的传输块大小可以支持LTE系统的各种包大小需求,以及采用调制编码方案(Modulation and Coding Scheme,简称为MCS)索引来指示不同调制阶数和编码码率R以及确定TBS索引,以及根据资源块(Resource Block)数目NRB和传输块大小(TBS)索引来确定在不同的传输块大小,所述资源块大小是连续大小为12子载波在1个时隙上的资源,其中去除一些控制信号和参考信号所剩下的资源。信道类型中可以包括数据信道和控制信道,数据信道一般承载的是用户(UserEquipment)数据,控制信道承载控制信息,包括MCS索引号、信道信息等控制类信息。带宽大小一般是指系统分配给数据传输所占用的带宽大小,LTE系统中分为20M、10M、5M等带宽。数据传输方向包括上行数据和下行数据,所述上行数据一般是指用户向基站传输数据,下行数据是指基站向用户传输数据。
在IEEE802.11ac、IEEE802.11ad、IEEE802.11aj、IEEE802.16e、IEEE802.11n、微波通信以及光纤通信等中,LDPC码都获得大量应用。LDPC码的奇偶校验矩阵中,每一行都是一个奇偶校验码,每一行中如果某一索引位置元素值等于1则说明该比特参与到该奇偶校验码,如果等于0,则说明该位置比特不参与该奇偶校验码。而准循环LDPC码的奇偶校验矩阵H为M×Z行和N×Z列的矩阵,它是由M×N个子矩阵构成,每个子矩阵都是大小为Z×Z的基本置换矩阵的不同幂次,也可以认为是大小为Z×Z单位阵的循环移位若干值所获得的子矩阵。所述准循环LDPC码也可以叫做结构化LDPC码。此时,只要知道循环移位值以及子矩阵大小就可以确定一个准循环LDPC码,所述的所有移位值构成一个M×N矩阵,可以称为基础校验矩阵或者基础矩阵或者原模图(base protograph),所述子矩阵大小可以成为扩展因子或者提升值(lift size),在本专利内容中主要描述为扩展因子,所述意思都一致。准循环LDPC码的奇偶校验矩阵有如下的形式:
如果hbij==-1,则有是大小为Z×Z的全零矩阵;为了从数学上更容易描述单位阵的循环移位,以上所述的准循环LDPC码基础校验矩阵中,在这里定义一个大小Z×Z的基本置换矩阵P,对单位阵的循环移位即对基本置换矩阵P进行相应大小的幂次,所述的基本置换矩阵P如下所示:
通过这样的幂次hbij就可以唯一标识每一个分块矩阵,如果某一分块矩阵为全0矩阵,矩阵一般用-1来表示或者空值表示;而如果是单位阵的循环移位s获得,则等于s,所以所有hbij可以构成一个基础校验矩阵Hb,进而LDPC码的基础矩阵(或者基础校验矩阵)Hb可以表示如下:
所以,准循环LDPC码完全可以由基础矩阵Hb和扩展因子Z唯一确定。基础校验矩阵包括多个参数:MB、NB和KB,其中,MB是基础矩阵行数(可以说是基础矩阵的校验列数),NB基础矩阵总列数,而KB=NB-MB是基础矩阵的系统列数。
例如,基础校验矩阵Hb(2行4列)如下而且扩展因子z等于4:
则奇偶校验矩阵为:
所述的奇偶校验矩阵中的元素只有0和1两种元素值,所以可以将其描述为二进制矩阵;以及从基础矩阵变换成奇偶校验矩阵(二进制矩阵)可以描述为:基础矩阵变扩展成奇偶校验矩阵或者基础矩阵变提升成奇偶校验矩阵。从以上所述的LDPC码奇偶校验矩阵来看,可以知道,奇偶校验矩阵的第1行等于1的元素索引为[1 6 9],说明在该准循环LDPC码中,第1比特、第6比特和第9比特构成一个奇偶校验码;同理,第2行中等于1的索引为[2 710],则第2比特、第7比特和第10比特构成一个奇偶校验码;依此类推,可以知道LDPC码其实就是很多个奇偶校验码堆积起来的码字。而准循环LDPC码,好处在于只要存储基础校验矩阵Hb和扩展因子Z即可,存储非常简单,以及编码/译码算法中可以利用其分块特性,可以简化算法,如采用分层译码,而每行内比特节点位置都不冲突,可以采用流水线操作,可以减少译码时延和译码复杂度,实现非常简单。
在LDPC译码方法有多种,如概率域BP译码算法,对数域BP译码算法和分层最小和译码算法等。概率域BP译码算法性能最好,但是缺点在于由于其涉及到大量乘法运算,运算量非常大,从而所需的硬件成本非常高,并且数值的动态范围大稳定性不好,所以一般在实际应用中不会使用。相对于概率域BP译码算法,对数域BP译码算法减少了很多计算单元,但还是需要很多乘法运算,所需的硬件成本也不少。分层最小和译码算法将对数域BP译码算法的关键计算(log运算和乘法运算)单元转化成求最小值和次最小值,需要的硬件资源大量减少,性能会有一小点损失,但可以减少很多硬件资源。所以,在实际应用比较多的是分层最小和译码算法。不管是哪种译码方法,都是需要进行迭代译码,译码模块主要分为两个部分:校验节点更新模块和变量节点更新模块。
在LDPC编码和译码中,为了保证得到性能优异、吞吐量高、灵活性高和复杂度低等特性,与设计的LDPC码奇偶校验矩阵是息息相关的。反之,如果设计LDPC奇偶校验矩阵不好,将使得其性能下降,同时也可能会使得复杂度和灵活性受到影响。因此,在LDPC码设计过程中引入短圈girth的概念。为了更好理解girth的概念,在此介绍一下LDPC码基础矩阵出现短4环和短6环形成girth的情况。一般来说需要将基础矩阵扩展成奇偶校验矩阵或者二进制矩阵。在奇偶校验矩阵中,在任意2个不同的行索引为i和l上,以及任意2个不同的列索引为j和k上,如果由行索引为i和l与列索引为j和k共同指示的4个元素中,所述这4个元素都等于1,则我们认为所述奇偶校验矩阵中存在一个长度为4的短圈;同理,在奇偶校验矩阵中,在任意3个不同的行索引为i、l和a上,以及任意3个不同的列索引为j、k和b上,如果由行索引为i、l和a与列索引为j、k和b共同指示的6个元素中,如果这6个元素都等于1,则我们认为所述奇偶校验矩阵中存在一个长度为6的短圈;同理,在奇偶校验矩阵中,在任意3个不同的行索引为i、l、a和c上,以及任意4个不同的列索引为i、l、a和c上,如果由行索引为i、l、a和c与列索引为i、l、a和c共同指示的8个元素中,如果这8个元素都等于1,则我们认为所述奇偶校验矩阵中存在一个长度为8的短圈。如上所述举例中也存在一个girth为4的短圈,如图3所示的601和602。在基础矩阵中,可以认为其所对应的奇偶校验矩阵中,短4环出现girth=4的充分必要条件是:在基础矩阵中,任意能构成4环的4个元素[hai,hbi,hbj,haj]满足
(hai-hbi+hbj-haj)%zf==0
zf为扩展因子,则该4个位置的元素之间会导致girth=4的出现。这样由于信息只在这4个节点(2个变量节点+2个校验节点)之间交换传递,在进行多次迭代后由于不断地交换的信息大部分来自自身反馈的信息,外部信息较少,则最终码字性能就会变差。
其所对应的奇偶校验矩阵中,短6环出现girth=6的充分必要条件是:在基础矩阵中,任意能构成6环的6个元素[hai,hbi,hbj,hcj,hck,hak]满足
(hab-hcd+hef-hgj+hnm-hqw)%zf=0
zf为扩展因子,则该6个位置的元素之间会导致girth=6的出现。这样由于信息大部分在这6个节点(3个变量节点+3个校验节点)之间交换传递,由于与girth=4同样原因交换的外来信息较少,其最终码字性能也可能会稍差。虽然准循环LDPC码已经在多种通信标准中获得应用,但是经过分析可以发现,各种标准的码率和码长都是比较有限的,即灵活性比较差。例如,在IEEE802.11ad标准中,只有1种码长(672)和4种码率(1/2、5/8、3/4、13/16);在IEEE802.11n标准中,只有3种码长(648、1296、1944)和4种码率(1/2、2/3、3/4、5/6)。可以发现,由于准循环LDPC是由部分基础矩阵来定义的,所以,这些使用中的准循环LDPC码的缺点都是灵活性不足,所述的灵活性是指编码码率和编码码长灵活变化,那么如果要求LDPC码实现灵活码率码长,就比较难实现各个码长码率下的性能不出现异常(即出现毛刺),对于LDPC码来说要保持性能和灵活性都满足这是非常困难的。并且,在new RAT(newRadio Access Technology)系统中,需要信道编码方案支持灵活码率码长,即码长的变化间隔至少为8比特,码率可以灵活变化。本发明实施例中装置可以有效解决上述问题。
在上述实施例的基础上,进一步提出上述实施例的变型实施例,在此需要说明的是,为了使描述简要,在各变型实施例中仅描述与上述实施例的不同之处。
在本发明的一个实施例中,所述基础矩阵的行重至少包括以下集合的3/4个元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的3/4个元素:{17,5,16,4,4,4,15,4,4,10,4,3,1,1,1,1,1,1,1,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时的所有用于指示单位阵循环移位的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时的所有用于指示单位阵循环移位的元素的数目。
其中,所述基础矩阵中,用于指示全零方阵的元素采用‘-1’表示,用于指示单位阵循环移位的元素采用大于或等于0且小于所述扩展因子值的整数表示所述基础矩阵至少80%的元素与以下参考基础矩阵Hb相同:
进一步说,所述基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与以下参考基础矩阵Hb’中‘1’的位置相同:
具体说,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
例如,本发明实施例中码数据处理装置,包括:
存储模块,配置为:用于存储一组基础矩阵参数和一组扩展因子参数;所述的一组基础矩阵包括1个基础矩阵,如下:
其中,所述的基础矩阵是对应于最大扩展因子Zmax=1024的基础矩阵,“-1”表示用于指示全零方阵的元素,其他是用于指示单位阵循环移位的元素,其具体数值是大于或等于0小于Z=1024的整数。所述一组扩展因子参数为{4 6 8 10 12 14 16 20 24 28 3240 48 56 64 80 96 112 128 160 192 224 256 320 384 448 512 640 768 896 1024}。
编码模块,与所述存储模块相连,配置为:从所述存储模块中获取准循环LDPC编码所用的一个mb=18行nb=26列的基础矩阵和一个扩展因子参数Z=56,kb=nb-mb=8,基于所述一个mb=18行nb=26列的基础矩阵和一个扩展因子参数对长度为kb×Z=8×56=448比特的待编码信息序列X进行准循环LDPC编码,获得长度为nb×Z=26×56=1456比特的LDPC码序列Y;所述mb=16行nb=26列的基础矩阵,如下
以上所述的对应扩展因子值为56的18=4行nb=26列的基础矩阵是对应以上所述最大扩展因子值Zmax=1024的基础矩阵,采用以下公式获得:
包含B0=371个用于指示全零方阵的元素(在本实施例中采用“-1”表示)和B1=97个用于指示单位阵循环移位的元素,所述用于指示全零方阵的元素的具体数值是大于或等于0且小于Z=56的整数;
速率匹配模块,与所述准循环LDPC编码模块相连,配置为:从所述长度为nb×Z=26×56=1456比特的LDPC母码序列Y中选择出长度为N=1344比特的速率匹配后LDPC码序列。性能如图6所示,可以看出新方案的性能较优于旧方案的性能,因此,可以看出本方案可以提高性能。
其中,所述基础矩阵中存在1列的列重最重。
在本发明的另一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
所述A0的具体数值由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R,传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
其中,所述传输块大小TBS是大于0的整数;所述应用场景包括:移动宽带增强eMBB、超高可靠低时延通信URLLC和大规模物联网mMTC;所述频段包括:系统配置的频率范围;所述码率R是大于0且小于1的实数;所述信道类型包括:控制信道和数据信道;所述数据传输方向包括:上行数据和下行数据;所述TBS索引号用于结合资源单元数目指示对应的传输块大小TBS,所述TBS索引号是大于或者等于0的整数;所述MCS索引号用于指示一个MCS方案或者一个调制阶数和TBS索引的组合,所述MCS索引号是大于或者等于0的整数;所述资源单元数NRB是系统配置的资源块数目;所述带宽大小是大于0的实数。用户UE类型是LTE系统中定义的用户类型。
可选地,若所述传输块大小TBS小于正整数TBS0,则A0取值为集合G1;
若所述传输块大小TBS大于或等于正整数TBS0,则A0取值为集合G2;其中,G1中和G2中的元素值是0到3的整数,G1和G2的交集为空集。
依据不同的传输块大小TBS采用不同的A0值,有益效果在于:可以使得准循环LDPC编码的译码性能比较均衡,在低码长时性能较优,例如信息长度(或传输块大小TBS)小于TBS0=1024比特时,A0等于0,即在速率匹配模块中,A0等于0的性能优于A0大于0的性能,但是在长码长时,如信息长度(或传输块大小TBS)大于或等于TBS0=1024比特时,A0是大于0的整数,性能较优。因此,可以使得LDPC码在灵活码长码率下可以保持较好的译码性能。以上所述的TBS0=1024只是一个例子,依据不同的基础矩阵设计,TBS0不限于以上所述的数值。进一步地,例如,所述速率匹配模块中,所述正整数TBS0是大于256小于4096的一个整数。
可选地,若所述码率R大于正实数R’,则A0的具体数值为集合G3;
若所述码率R小于或等于正实数R’,则A0的具体数值为集合G4;正实数R’是大于0且小于1的实数,所述码率R是所述速率匹配后LDPC码序列的码率,R是大于0小于1的实数,其中,G3中和G4中的元素值是0到3的整数,G3和G4的交集为空集。
依据不同码率来设定所述A0的具体数值,有益效果在于:使得准循环LDPC码可以在不同码率下,可以获得均等较优的译码性能,即在相同码长下,在不同码率(如0.2~0.93)下的其性能会比较平滑,不会出现某个码率性能比较差,而部分码率性能较好。
可选地,若所述频段大于正实数FB0,则A0的具体数值为集合G5;
若所述频段小于或等于正实数FB0,则A0的具体数值为集合G6;其中,G5中和G6中的元素值是0到3的整数,G5和G6的交集为空集。
依据不同频段来确定所述A0的具体数值,有益效果在于:如果频段处于低频部分,可用的带宽比较小,所以一般数据量小,传输块大小TBS也比较小,低频信道多径等影响较大,所以需要更低码率进行传输,所以也需要调整A0的具体数值,以使得所述准循环LDPC码可以处于最优译码状态,进而可以提高系统的鲁棒性;当频段较高时,由于可用的带宽较大,信号的多径减少,可以传输更大的传输块大小TBS,以及码率更高,调整A0的具体数值依然可以保证准循环LDPC码的性能在不同频段下依然良好;所述的频段是指系统所用的通信带宽的中心频率点,例如通信带宽为20MHz,位置在1.5GHz~1.52GHz之间,此时可以知道其通信频段在1.51GHz。
可选地,若所述信道类型是控制信道,则A0的具体数值为集合G7;
若所述信道类型是数据信道,则A0的具体数值为集合G8;其中,G7中和G8中的元素值是0到3的整数,G7和G8的交集为空集。
依据不同信道类型来确定所述A0的具体数值,有益效果在于:一般控制信道的数据都是比较少的且码率相对较低,而数据信道的数据量较大且码率相对高一些,所以此时,可以根据数据是否是控制信道和数据信道来确定A0的具体数值,可以使得在在不同数据类型下的性能保持良好。例如,控制信道的数据编码中准循环LDPC编码采用A0等于0,而在数据信道下的数据编码准循环LDPC编码采用A0等于1或2(或从{1,2}选择1个)。所述的A0的具体数值不限于以上所述的方法。
可选地,若所述数据传输方向是上行数据传输,则A0的具体数值为集合G9;
若所述数据传输方向是下行数据传输,则A0的具体数值为集合G10;其中,G9中和G10中的元素值是0到3的整数,G9和G10的交集为空集。
依据不同数据传输方向来确定所述A0的具体数值,有益效果在于:一般来说,上行数据的数据流较少,而下行数据的数据流较大,所以可以根据不同的数据传输方向来确定A0的具体数值可以使得不同传输方向的数据编码的性能保持较好。所述的上行数据是指用户终端(移动设备UE)向基站传输数据,下行数据是指基站向用户终端(移动设备UE)传输数据。
可选地,若所述带宽大于正实数BW0,则A0的具体数值为集合G11;
若所述频段小于或等于正实数BW0,则A0的具体数值为集合G12;其中,G11中和G12中的元素值是0到3的整数,G11和G12的交集为空集。
依据不同带宽来确定所述A0的具体数值,有益效果在于:带宽较大时,数据量都是比较大的,即传输块大小TBS也会相应比较大,然而带宽较小时,传输的数据量就比较小,可以使得准循环LDPC码在不同带宽条件的性能保持较好。例如,在带宽较小时(带宽小于BW0=10MHz)可以使得A0等于0,即G11={0},而在带宽较大(带宽大于或等于BW0=10MHz)时,A0可以等于1或2,即G12={1,2}。所述的BW0的具体数值不限于上述的数值。
具体说,当所述参数的取值不相同时,所述集合T0不同。
在本发明的又一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,当所述参数的取值不相同时,所述集合T1不同。
在本发明的另一个实施例中,所述速率匹配模块,具体用于先对所述LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
其中,当所述参数的取值不相同时,所述交织图样InP不同。
在本发明的再一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
在本发明的再一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
在本发明的再一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于mb的整数;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数,A0是大于1的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数,A0是大于0的整数。
在速率匹配过程中,如图4所示的示例,基础矩阵是一个mb=6行nb=16列的矩阵,kb=nb–mb=16-6=10,待编码信息序列为X进行准循环LDPC编码后获得LDPC母码序列502,Y=[X,P],其中P是准循环LDPC编码获得的冗余校验比特(或者可以说是LDPC码校验比特),基础矩阵中黑色方框503是指用于指示单位阵循环移位的元素,而黑色方框504是指用于指示全零方阵的元素,可以看出所述示例的基础矩阵中包括包含B0=40个用于指示全零方阵的元素和B1=56个用于指示单位阵循环移位的元素,所述单位阵或者全零方阵的维数都为Z×Z,LDPC母码码字502中每个连续的Z比特与基础矩阵是一一对应,如速率匹配过程就是从所述的LDPC母码码字Y中选择出相应的N比特,从而获得速率匹配后的LDPC码字序列,例如除去待编码信息序列中的A0×Z比特和校验序列中的A1比特,可以获得速率匹配后的LDPC码字序列。
如图4示例中,那么与A0×Z比特一一对应的基础矩阵中的Matrix0是前2列构成的矩阵。以上所述的Matrix0的特点,带来的有益效果为:可以使得准循环LDPC码在速率匹配过程中获得较为优异的性能。
以上所述的Matrix1的特点,带来的有益效果为:可以使得准循环LDPC码在速率匹配过程中获得较为优异的性能。
以上所述的Matrix2的特点,约束Matrix0和Matrix1的关系,带来的有益效果为:可以使得准循环LDPC码在速率匹配过程中获得较为优异的性能。
在本发明的再一个实施例中,所用的一个mb行nb列的基础矩阵的系统列数kb;所述速率匹配后LDPC码序列的码率为R,其中,存在门限值R0,R1,kb0,kb1,kb2,kb3,kb4。
若R小于或等于R0,则kb取值范围为[kb0kb1];R大于R0且小于或等于R1,则kb取值范围为[kb2kb3];R大于R1,则kb取值范围为[kb1kb4];
其中,mb和nb满足关系式kb=nb-mb,R0是大于0小于1的实数,R1是大于R0小于1的实数,kb0是大于0小于kb的整数,kb1是大于kb0小于kb的整数,kb2是大于kb0小于kb1的整数,kb3是大于kb1小于kb4,kb4是大于kb3的整数,R是大于0小于1的实数。
在确定准循环LDPC码的基础矩阵的系统列数kb时,由于系统列数kb是和信息序列的长度是息息相关的,信息序列的长度一般等于系统列数kb与扩展因子的乘积,所以系统列数kb可以在很大范围内变化,可以灵活支持不同长度的码长,以及在不同码率下其长度不同,主要是为了保证准循环LDPC码在相应码率范围内以及相应的码长下,获得比较优异的译码性能。
进一步地,所述的门限值参数为:R0=2/5,R1=2/3,kb0=8,kb1=12,kb2=10,kb3=14,kb4=16。本实例的门限值参数不限于所述以上的数值。
进一步地,所述速率匹配后LDPC码序列的码率为R是大于或等于8/9且小于1的实数。
在本发明的再一个实施例中,若所述速率匹配后LDPC码序列的码率为R,在大于R2的条件下,需要对所述长度为nb×Z比特的LDPC码序列Y先进行交织,然后选择出长度为N比特的速率匹配后LDPC码序列;其中,所示R2是大于5/6小于1的实数,R是大于0小于1的实数。
进一步说,所述装置还包括:
填充模块,用于对源信息序列进行填充哑元比特获得待编码信息序列,所述填充哑元比特的位置在所述源信息序列的前部。
进一步说,还包括:所述A0×Z比特的位置位于待编码信息序列的尾部。
进一步说,所述速率匹配模块,具体用于对所述LDPC编码输出序列按重排序号进行交织,然后选择出N比特速率匹配输出序列;
其中,所述重排序号的确定方式包括:按Z个连续比特块为单位进行重排,所述Z个连续比特块的序号一一对应于所述基础矩阵的列索引号,与所述A0个连续比特块相对应的所述基础矩阵的列索引号位于所述重排序号中的尾部。
本发明中装置在准循环LDPC编码后,速率匹配过程中获得速率匹配输出序列,其中速率匹配输出序列通过不选择待编码信息序列中A0个连续比特块,和/或不包括LDPC编码输出序列的校验比特中的A2个连续比特块,从而使速率匹配输出序列不包括所述待编码信息序列中A0个连续比特块,和/或,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,以及依据在不同参数条件下对A0和A2进行限定,以及约束A0个连续比特块在待编码信息序列中的位置和A2个连续比特块在LDPC编码输出序列中的位置,提高准循环LDPC码在不同环境或者场景中的性能,以适应各种码长和码率的性能要求,从而可以支持灵活的码长和码率,以及保持性能良好。
举例说明本发明实施例中装置。
具体实例1
提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;所述的基础矩阵可以描述基础校验矩阵或者其他指数索引矩阵(所述指数是置换阵的阶数)等,扩展因子值也叫提升值(lift size)或移位值(shift size)或子矩阵大小(sub-block size)等术语,在专利中不限于其他术语,意思都是一样。
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述存储模块中,所述基础矩阵的行重至少包括以下集合的3/4个元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的3/4个元素:{4,15,4,4,4,16,5,17,4,10,4,3,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的移位大小的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的移位大小的元素的数目。
以及所述基础矩阵中,用于指示全零方阵的元素采用‘-1’表示,用于指示单位阵循环移位的元素采用大于或等于0且小于所述扩展因子值的整数表示,此时扩展因子值等于1024,包括:所述基础矩阵为以下基础矩阵Hb:
或者,所述存储的一个基础矩阵,其特征在于,所述基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与以下参考基础矩阵Hb’中‘1’的位置相同:
以及,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与以下参考基础矩阵Hb’中‘1’的位置相同。所述的行置换是指:基础矩阵中的任意2行进行交换,以及可以进行多次操作;所述的列置换是指:基础矩阵中的任意2列进行交换,以及可以进行多次操作。
具体实例2
提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
以下所述的实例中,所采用的基础矩阵大小示例为mb=8行nb=16列的基础矩阵,所以T1的取值为8到15的整数值,即所述LDPC编码输出序列的校验比特部分以Z比特为单位编号排序的索引号。
依据所述传输块大小TBS参数确定T0的元素值和元素数目,其中,当所述传输块大小TBS小于正整数TBS0,则T0的取值为集合G1;所述传输块大小TBS大于或等于正整数TBS0,则T0取值为集合G2;其中,G1和G2的交集为空集。例如,TBS0等于1024,G1为空集,G1为集合{0};即说明所述传输块大小TBS小于TBS0=1024,A0等于0,LDPC编码输出序列经过速率匹配后没有打孔(删除)系统比特(信息比特);即说明所述传输块大小TBS大于或等于TBS0=1024,A0等于1,LDPC编码输出序列经过速率匹配后需要打孔(删除)A0×Z比特的系统比特(信息比特)。
依据所述应用场景确定T0的元素值和元素数目,其中,所述应用场景包括:移动宽带增强eMBB、超高可靠低时延通信URLLC和大规模物联网mMTC。当所述应用场景为超高可靠低时延通信URLLC和/或大规模物联网mMTC,则T0的取值为集合G1;所述应用场景为移动宽带增强eMBB,则T0取值为集合G2;其中,G1和G2的交集为空集。例如,应用场景为超高可靠低时延通信URLLC和/或大规模物联网mMTC,G1为空集,G1为集合{2},即A0等于0,LDPC编码输出序列经过速率匹配后没有打孔(删除)系统比特(信息比特);应用场景为移动宽带增强eMBB,即说明所述传输块大小TBS大于或等于TBS0=1024,A0等于2,LDPC编码输出序列经过速率匹配后需要打孔(删除)A0×Z比特的系统比特(信息比特)。
依据所述用户UE类型确定T0的元素值和元素数目,其中,所述用户UE类型包括LTE定义的各种移动用户类型。依据不同的用户类型确定T0的元素值和元素数目。
依据所述频段确定T0的元素值和元素数目,其中,所述频段大于正实数FB0,则T0为集合G5;所述频段小于或等于正实数FB0,则T0为集合G6;其中,G5和G6的交集为空集。依据不同频段来确定所述T0,有益效果在于:如果频段处于低频部分,可用的带宽比较小,所以一般数据量小,传输块大小TBS也比较小,低频信道多径等影响较大,所以需要更低码率进行传输,所以也需要调整A0的具体数值(或者T0),以使得所述准循环LDPC码可以处于最优译码状态,进而可以提高系统的鲁棒性;当频段较高时,由于可用的带宽较大,信号的多径减少,可以传输更大的传输块大小TBS,以及码率更高,调整A0的具体数值依然可以保证准循环LDPC码的性能在不同频段下依然良好;所述的频段是指系统所用的通信带宽的中心频率点,例如通信带宽为20MHz,位置在1.5GHz~1.52GHz之间,此时可以知道其通信频段在1.51GHz。
依据所述带宽大小确定T0,其中,所述带宽大小大于正实数BW0,则T0为集合G11;所述带宽大小小于或等于正实数BW0,则T0为集合G12;其中,G11和G12的交集为空集。依据不同带宽来确定所述A0的具体数值(或者T0,T0中包括不同数值以及数值个数不同,则认为都是不同的),有益效果在于:带宽较大时,数据量都是比较大的,即传输块大小TBS也会相应比较大,然而带宽较小时,传输的数据量就比较小,可以使得准循环LDPC码在不同带宽条件的性能保持较好。例如,在带宽较小时(带宽小于BW0=10MHz)可以使得A0等于0,即G11={0},而在带宽较大(带宽大于或等于BW0=10MHz)时,A0可以等于1或2,即G12={1,2}。即G11为空集,G12为{1,2}。所述的BW0的具体数值不限于上述的数值。
依据所述码率R确定A0的具体值,其中,所述码率R大于正实数R’,则T0为集合G3;所述码率R小于或等于正实数R’,则T0为集合G4;正实数R’是大于0且小于1的实数,所述码率R是所述速率匹配输出序列的码率,R是大于0小于1的实数,其中,G3和G4的交集为空集。依据不同码率来设定所述T0,有益效果在于:使得准循环LDPC码可以在不同码率下,可以获得均等较优的译码性能,即在相同码长下,在不同码率(如0.2~0.93)下的其性能会比较平滑,不会出现某个码率性能比较差,而部分码率性能较好。
当然,也可以采用传输块大小TBS和码率R的组合进行确定T0,以增加系统通信的鲁棒性。
依据所述信道类型确定T0,其中,所述信道类型是控制信道,则T0为集合G7;所述信道类型是数据信道,则T0为集合G8;其中,G7和G8的交集为空集。依据不同信道类型来确定所述T0,有益效果在于:一般控制信道的数据都是比较少的且码率相对较低,而数据信道的数据量较大且码率相对高一些,所以此时,可以根据数据是否是控制信道和数据信道来确定T0,可以使得在在不同数据类型下的性能保持良好。例如,控制信道的数据编码中准循环LDPC编码采用A0等于0,即T0为空集;而在数据信道下的数据编码准循环LDPC编码采用A0等于1或2(或从{1,2}选择1个)。所述的T0不限于以上所述的值。
依据所述数据传输方向确定T0,其中,所述数据传输方向是上行数据传输,则T0为集合G9;所述数据传输方向是下行数据传输,则T0为集合G10;其中,G9和G10的交集为空集。依据不同数据传输方向来确定所述A0的具体数值,有益效果在于:一般来说,上行数据的数据流较少,而下行数据的数据流较大,所以可以根据不同的数据传输方向来确定T0可以使得不同传输方向的数据编码的性能保持较好。所述的上行数据是指用户终端(移动设备UE)向基站传输数据,下行数据是指基站向用户终端(移动设备UE)传输数据。
当然可以依据TBS索引号和资源单元数NRB的组合来确定T0,所述TBS索引号是指相关系统中(如LTE中)用于不同MCS(编码调制方案)下的传输块大小索引号,与源单元数NRB结合可以用于索引指示得到传输块大小TBS,依据类似以上所述的方法可以确定T0的值。
当然可以依据调制编码方案MCS索引号和资源单元数NRB的组合确定T0,MCS索引号可以指示到TBS索引号,进而可以采用上述的依据TBS索引号和资源单元数NRB的组合来确定T0。所述MCS索引一般是有系统设定的或者信令来指示。
当然可以依据码率R和资源单元数NRB的组合来确定T0,确知资源单元数NRB的数目即可知道调制符号数目,根据阶数,可以知道速率匹配输出序列的大小,进而与码率R相乘即可获得传输块大小TBS,进而与上述类似确定T0。
也可以带内和带外指示来确定T0,如果数据发送在系统分配的带宽内,则T0为集合集合G20;如果数据发送在系统分配的带宽外,则T0为集合集合G21;其中,G20和G21的交集为空集。
以上所述的T0取值不限于上述方法。
具体实例3
提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
以下所述的实例中,所采用的基础矩阵大小示例为mb=8行nb=16列的基础矩阵,所以T1的取值为8到15的整数值,即所述LDPC编码输出序列的校验比特部分以Z比特为单位编号排序的索引号。
依据所述传输块大小TBS参数确定T1的元素值和元素数目,其中,当所述传输块大小TBS小于正整数TBS0,则T1的取值为集合G1;所述传输块大小TBS大于或等于正整数TBS0,则T1取值为集合G2;其中,所述TBS0为大于600小于4096的整数。例如,TBS0等于892,G1为集合{8,10,12,13,14,15},G2为集合{9,11,12,13,14,15}。
依据所述应用场景确定T1的元素值和元素数目,其中,所述应用场景包括:移动宽带增强eMBB、超高可靠低时延通信URLLC和大规模物联网mMTC。当所述应用场景为超高可靠低时延通信URLLC和/或大规模物联网mMTC,则T1的取值为集合G3为集合{8,10,12,13,14,15};所述应用场景为移动宽带增强eMBB,则T1取值为集合G4,G4为集合{9,11,12,13,14,15}。
依据所述用户UE类型确定T1的元素值和元素数目,其中,所述用户UE类型包括LTE定义的各种移动用户类型。依据不同的用户类型确定T1的元素值和元素数目。
依据所述频段确定T1的元素值和元素数目,其中,所述频段大于正实数FB0,则T1为集合G5;所述频段小于或等于正实数FB0,则T1为集合G6。G5为集合{8,10,11,13,14,15},G6为集合{9,10,12,13,14,15}。依据不同频段来确定所述T1,有益效果在于:如果频段处于低频部分,可用的带宽比较小,所以一般数据量小,传输块大小TBS也比较小,低频信道多径等影响较大,所以需要更低码率进行传输,所以也需要调整A2的具体数值(或者T1),以使得所述准循环LDPC码可以处于最优译码状态,进而可以提高系统的鲁棒性;当频段较高时,由于可用的带宽较大,信号的多径减少,可以传输更大的传输块大小TBS,以及码率更高,调整A2的具体数值依然可以保证准循环LDPC码的性能在不同频段下依然良好;所述的频段是指系统所用的通信带宽的中心频率点,例如通信带宽为20MHz,位置在1.5GHz~1.52GHz之间,此时可以知道其通信频段在1.51GHz。
依据所述带宽大小确定T1,其中,所述带宽大小大于正实数BW0,则T1为集合G11;所述带宽大小小于或等于正实数BW0,则T1为集合G12。依据不同带宽来确定所述A2的具体数值(或者T1,T1中包括不同数值以及数值个数不同,则认为都是不同的),有益效果在于:带宽较大时,数据量都是比较大的,即传输块大小TBS也会相应比较大,然而带宽较小时,传输的数据量就比较小,可以使得准循环LDPC码在不同带宽条件的性能保持较好。例如,G11为集合{8,10,12,13,14,15},G12为集合{9,11,12,13,14,15}
依据所述码率R确定A2的具体值,其中,所述码率R大于正实数R’,则T1为集合G3;所述码率R小于或等于正实数R’,则T1为集合G4;正实数R’是大于0且小于1的实数,所述码率R是所述速率匹配输出序列的码率,R是大于0小于1的实数,其中,G3和G4的交集为空集。依据不同码率来设定所述T1,有益效果在于:使得准循环LDPC码可以在不同码率下,可以获得均等较优的译码性能,即在相同码长下,在不同码率(如0.2~0.93)下的其性能会比较平滑,不会出现某个码率性能比较差,而部分码率性能较好。例如,G3为集合{8,10,12,13,14,15},G4为集合{9,11,12,13,14,15}
当然,也可以采用传输块大小TBS和码率R的组合进行确定T1,以增加系统通信的鲁棒性。
依据所述信道类型确定T1,其中,所述信道类型是控制信道,则T1为集合G7;所述信道类型是数据信道,则T1为集合G8;其中,G7和G8的交集为空集。依据不同信道类型来确定所述T1,有益效果在于:一般控制信道的数据都是比较少的且码率相对较低,而数据信道的数据量较大且码率相对高一些,所以此时,可以根据数据是否是控制信道和数据信道来确定T1,可以使得在在不同数据类型下的性能保持良好。例如,例如,G7为集合{8,10,12,13,14,15},G8为集合{9,11,12,13,14,15}。所述的T1不限于以上所述的值。
依据所述数据传输方向确定T1,其中,所述数据传输方向是上行数据传输,则T1为集合G9;所述数据传输方向是下行数据传输,则T1为集合G10;其中,G9和G10的交集为空集。依据不同数据传输方向来确定所述A2的具体数值,有益效果在于:一般来说,上行数据的数据流较少,而下行数据的数据流较大,所以可以根据不同的数据传输方向来确定T1可以使得不同传输方向的数据编码的性能保持较好。所述的上行数据是指用户终端(移动设备UE)向基站传输数据,下行数据是指基站向用户终端(移动设备UE)传输数据。例如,G9为集合{8,10,12,13,14,15},G10为集合{9,11,12,13,14,15}
当然可以依据TBS索引号和资源单元数NRB的组合来确定T1,所述TBS索引号是指相关系统中(如LTE中)用于不同MCS(编码调制方案)下的传输块大小索引号,与源单元数NRB结合可以用于索引指示得到传输块大小TBS,依据类似以上所述的方法可以确定T1的值。
当然可以依据调制编码方案MCS索引号和资源单元数NRB的组合确定T1,MCS索引号可以指示到TBS索引号,进而可以采用上述的依据TBS索引号和资源单元数NRB的组合来确定T1。所述MCS索引一般是有系统设定的或者信令来指示。
当然可以依据码率R和资源单元数NRB的组合来确定T1,确知资源单元数NRB的数目即可知道调制符号数目,根据阶数,可以知道速率匹配输出序列的大小,进而与码率R相乘即可获得传输块大小TBS,进而与上述类似确定T1。
也可以带内和带外指示来确定T1,如果数据发送在系统分配的带宽内,则T1为集合集合G20;如果数据发送在系统分配的带宽外,则T1为集合集合G21;其中,G20和G21的交集为空集。例如,G20为集合{8,10,12,13,14},G21为集合{9,11,12,13,14,15}。
以上所述的T0取值不限于上述方法。
具体实例4
提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:先对所述LDPC编码输出序列按交织图样InP进行交织然后顺序选择出所述速率匹配输出序列,所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
依据以上所述的不同条件,交织图样InP可以从以下
具体实例5
还提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的列索引号构成集合T0,所述A0为0到3中任意整数;所述基础矩阵中,所述集合T0中所有元素值作为列索引号和行索引号为0到(mb’-1)所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
所述操作的有益效果在于:使得所述LDPC译码性能较好,且支持灵活码长和码率设计。
具体实例6
提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的列索引号构成集合T1,所述A2为0到mb中任意整数;所述基础矩阵中,所述集合T0中所有元素值作为列索引号和行索引号为0到(mb’-1)所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
所述操作的有益效果在于:使得所述LDPC译码性能较好,且支持灵活码长和码率设计。
具体实例7
还提供一种准循环LDPC码数据处理装置,包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
所述速率匹配模块中,包括:所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的列索引号构成集合T0,所述A0为0到3中任意整数;所述基础矩阵中,所述集合T0中所有元素值作为列索引号和行索引号为0到(mb’-1)所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于mb的整数;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的列索引号构成集合T1,所述A2为0到mb中任意整数;所述基础矩阵中,所述集合T0中所有元素值作为列索引号和行索引号为0到(mb’-1)所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数,A0是大于1的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数,A0是大于0的整数。
所述操作的有益效果在于:使得所述LDPC译码性能较好,且支持灵活码长和码率设计。
基于上述各实施例的,本发明进一步提出一种准循环LDPC码数据处理方法。
如图5所示,本发明实施例中一种准循环LDPC码数据处理方法,包括:
S501,从预先存储的准循环LDPC编码所用的一个基础矩阵和一组扩展因子值中,获取所述基础矩阵和一个扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
S502,基于获取的所述基础矩阵参数和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC母码字序列;
S503,从所述LDPC母码字序列中,选择出速率匹配输出序列。
在本发明的一个实施例中,所述基础矩阵的行重至少包括以下集合的3/4个元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的3/4个元素:{17,5,16,4,4,4,15,4,4,10,4,3,1,1,1,1,1,1,1,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的元素的数目。
在本发明的一个实施例中,所述基础矩阵中,用于指示全零方阵的元素采用‘-1’表示,用于指示单位阵循环移位的元素采用大于或等于0且小于所述扩展因子值的整数表示;所述基础矩阵至少80%的元素与以下参考基础矩阵Hb相同:
在本发明的一个实施例中于,所述基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与以下参考基础矩阵Hb’中‘1’的位置相同:
具体说,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,若所述传输块大小TBS小于设定正整数TBS0,则所述A0为集合G1中任一元素值;
若所述传输块大小TBS大于或等于设定正整数TBS0,则所述A0为集合G2中任一元素值;
其中,所述集合G1中和所述集合G2中的元素值分别是0到3的整数,且所述集合G1和所述集合G2的交集为空集;所述正整数TBS0的数值范围为大于256小于4096。
具体说,若所述码率R大于设定正实数R’,则所述A0为集合G3中任一元素值;
若所述码率R小于或等于设定正实数R’,则所述A0为集合G4中任一元素值;
其中,所述正实数R’是大于0且小于1的实数,所述码率R是大于0小于1的实数,所述集合G3中和所述集合G4中的元素值分别是0到3的整数,且所述集合G3和所述集合G4的交集为空集。
具体说,若所述频段大于设定正实数FB0,则所述A0为集合G5中任一元素值;
若所述频段小于或等于设定正实数FB0,则所述A0为集合G6中任一元素值;
其中,所述集合G5中和所述集合G6中的元素值分别是0到3的整数,且所述集合G5和所述集合G6的交集为空集。
具体说,若所述信道类型是控制信道,则所述A0为集合G7中任一元素值;
若所述信道类型是数据信道,则所述A0为集合G8中任一元素值;
其中,所述集合G7中和所述集合G8中的元素值是0到3的整数,且所述集合G7和所述集合G8的交集为空集。
具体说,若所述数据传输方向是上行数据传输,则所述A0为集合G9中任一元素值;
若所述数据传输方向是下行数据传输,则所述A0为集合G10中任一元素值;
其中,所述集合G9中和所述集合G10中的元素值是0到3的整数,且所述集合G9和所述集合G10的交集为空集。
具体说,若所述带宽大于正实数BW0,则所述A0为集合G11中任一元素值;
若所述频段小于或等于正实数BW0,则所述A0为集合G12中任一元素值;
其中,所述集合G11中和所述集合G12中的元素值是0到3的整数,且所述集合G11和所述集合G12的交集为空集。
进一步说,当所述参数的取值不相同时,所述集合T0不同。
在本发明的一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,当所述参数的取值不相同时,所述集合T1不同。
在本发明的一个实施例中,所述从所述LDPC母码字序列中,选择出速率匹配输出序列,包括:
先对所述LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
在本发明的一个实施例中,当所述参数的取值不相同时,所述交织图样InP不同。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
在本发明的一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于mb的整数;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数,A0是大于1的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数,A0是大于0的整数。
在本发明的再一个实施例中,若所述速率匹配的LDPC码序列的码率R小于或等于设定门限R0,则所述基础矩阵的系统列数kb取值范围为[设定门限kb0设定门限kb1];
若所述速率匹配的LDPC码序列的码率R大于设定门限R0且小于或等于设定门限R1,则所述基础矩阵的系统列数kb取值范围为[设定门限kb2设定门限kb3];
若所述速率匹配的LDPC码序列的码率R大于R1,则所述基础矩阵的系统列数kb取值范围为[设定门限kb1设定门限kb4];
其中,所述设定门限R0是大于0小于1的实数,所述设定门限R1是大于所述设定门限R0小于1的实数,所述设定门限kb0是大于0且小于kb的整数,所述设定门限kb1是大于所述设定门限kb0且小于kb的整数,所述设定门限kb2是大于所述设定门限kb0且小于所述设定门限kb1的整数,所述设定门限kb3是大于所述设定门限kb1且小于所述设定门限kb4,所述设定门限kb4是大于所述设定门限kb3的整数。
在本发明的再一个实施例中,所述设定门限R0=2/5,所述设定门限R1=2/3,所述设定门限kb0=8,所述设定门限kb1=12,所述设定门限kb2=10,所述设定门限kb3=14,所述设定门限kb4=16。
具体说,所述速率匹配的LDPC码序列的码率R是大于或等于8/9且小于1的实数。
在本发明的再一个实施例中,若所述速率匹配的LDPC码序列的码率R大于R2,对所述LDPC编码输出序列进行交织,然后选择出N比特速率匹配的速率匹配输出序列;其中,所述R2是大于5/6小于1的实数,所述速率匹配的LDPC码序列的码率R是大于0小于1的实数。
进一步说,所述方法还包括:
对源信息序列进行填充哑元比特获得待编码信息序列,所述填充哑元比特的位置在所述源信息序列的前部。
进一步说,所述A0×Z比特的位置位于待编码信息序列的尾部。
进一步说,所述方法还包括:
对所述LDPC编码输出序列按重排序号进行交织,然后选择出N比特速率匹配输出序列;
其中,所述重排序号的确定方式包括:按Z个连续比特块为单位进行重排,所述Z个连续比特块的序号一一对应于所述基础矩阵的列索引号,与所述A0个连续比特块相对应的所述基础矩阵的列索引号位于所述重排序号中的尾部。
本发明中方法在准循环LDPC编码后,速率匹配过程中获得速率匹配输出序列,其中速率匹配输出序列通过不选择待编码信息序列中A0个连续比特块,和/或不包括LDPC编码输出序列的校验比特中的A2个连续比特块,从而使速率匹配输出序列不包括所述待编码信息序列中A0个连续比特块,和/或,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,以及依据在不同参数条件下对A0和A2进行限定,以及约束A0个连续比特块在待编码信息序列中的位置和A2个连续比特块在LDPC编码输出序列中的位置,提高准循环LDPC码在不同环境或者场景中的性能,以适应各种码长和码率的性能要求,从而可以支持灵活的码长和码率,以及保持性能良好。
基于上述各实施例中方法,本发明进一步提出一种准循环LDPC码数据处理装置。
本发明实施例中一种准循环LDPC码数据处理装置,包括处理器及存储装置,所述存储装置内存储有准循环LDPC编码所用的一个基础矩阵和一组扩展因子值,以及存储有多个指令以实现LDPC码数据处理方法,所述处理器执行所述多个指令以实现:
从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
从所述LDPC编码输出序列中,选择出速率匹配输出序列。
在本发明的一个实施例中,所述基础矩阵的行重至少包括以下集合的3/4个元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的3/4个元素:{17,5,16,4,4,4,15,4,4,10,4,3,1,1,1,1,1,1,1,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的元素的数目。
在本发明的一个实施例中,所述基础矩阵中,用于指示全零方阵的元素采用‘-1’表示,用于指示单位阵循环移位的元素采用大于或等于0且小于所述扩展因子值的整数表示;所述基础矩阵至少80%的元素与以下参考基础矩阵Hb相同:
在本发明的一个实施例中,所述基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与以下参考基础矩阵Hb’中‘1’的位置相同:
具体说,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,当所述参数的取值不相同时,所述集合T0不同。
在本发明的一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,当所述参数的取值不相同时,所述集合T1不同。
在本发明的一个实施例中,所述速率匹配模块,具体用于先对所述LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
具体说,当所述参数的取值不相同时,所述交织图样InP不同。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
在本发明的一个实施例中,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
在本发明的一个实施例中,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于mb的整数;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数,A0是大于0的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数,A0是大于1的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数,A0是大于0的整数。
本发明中装置在准循环LDPC编码后,速率匹配过程中获得速率匹配输出序列,其中速率匹配输出序列通过不选择待编码信息序列中A0个连续比特块,和/或不包括LDPC编码输出序列的校验比特中的A2个连续比特块,从而使速率匹配输出序列不包括所述待编码信息序列中A0个连续比特块,和/或,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,以及依据在不同参数条件下对A0和A2进行限定,以及约束A0个连续比特块在待编码信息序列中的位置和A2个连续比特块在LDPC编码输出序列中的位置,提高准循环LDPC码在不同环境或者场景中的性能,以适应各种码长和码率的性能要求,从而可以支持灵活的码长和码率,以及保持性能良好。
虽然本申请描述了本发明的特定示例,但本领域技术人员可以在不脱离本发明概念的基础上设计出来本发明的变型。
本领域技术人员在本发明技术构思的启发下,在不脱离本发明内容的基础上,还可以对本发明做出各种改进,这仍落在本发明的保护范围之内。
Claims (42)
1.一种准循环LDPC码数据处理装置,其特征在于,所述装置包括:
存储模块,用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
编码模块,用于从所述存储模块中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;
速率匹配模块,用于从所述LDPC编码输出序列中,选择出速率匹配输出序列。
2.如权利要求1所述的装置,其特征在于,所述基础矩阵的行重至少包括以下集合的75%的元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的75%的元素:{4,15,4,4,4,16,5,17,4,10,4,3,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的移位大小的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的移位大小的元素的数目。
5.如权利要求4所述的装置,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
6.如权利要求1所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
7.如权利要求6所述的装置,其特征在于,当所述参数的取值不相同时,所述集合T0不同。
8.如权利要求1所述的装置,其特征在于,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
9.如权利要求8所述的装置,其特征在于,当所述参数的取值不相同时,所述集合T1不同。
10.如权利要求1所述的装置,其特征在于,所述速率匹配模块,具体用于先对所述LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
11.如权利要求10所述的装置,其特征在于,当所述参数的取值不相同时,所述交织图样InP不同。
12.如权利要求1所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
13.如权利要求1所述的装置,其特征在于,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
14.如权利要求1所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数。
15.一种准循环LDPC码数据处理装置,其特征在于,所述装置包括处理器及存储装置,所述存储装置内存储有准循环LDPC编码所用的一个基础矩阵和一组扩展因子值,以及存储有多个指令以实现LDPC码数据处理方法,所述处理器执行所述多个指令以实现:
从所述存储装置中获取所述基础矩阵和一个扩展因子值,基于获取的所述基础矩阵和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC编码输出序列;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
从所述LDPC编码输出序列中,选择出速率匹配输出序列。
16.如权利要求15所述的装置,其特征在于,所述基础矩阵的行重至少包括以下集合的75%的元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的75%的元素:{17,5,16,4,4,4,15,4,4,10,4,3,1,1,1,1,1,1,1,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的元素的数目。
19.如权利要求18所述的装置,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
20.如权利要求15所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
21.如权利要求20所述的装置,其特征在于,当所述参数的取值不相同时,所述集合T0不同。
22.如权利要求15所述的装置,其特征在于,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
23.如权利要求22所述的装置,其特征在于,当所述参数的取值不相同时,所述集合T1不同。
24.如权利要求15所述的装置,其特征在于,速率匹配模块,具体用于先对所述LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
25.如权利要求24所述的装置,其特征在于,当所述参数的取值不相同时,所述交织图样InP不同。
26.如权利要求15所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
27.如权利要求15所述的装置,其特征在于,所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
28.如权利要求15所述的装置,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0;
所述速率匹配输出序列不包括所述LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数。
29.一种准循环LDPC码数据处理方法,其特征在于,所述方法包括:
从预先存储的准循环LDPC编码所用的一个基础矩阵和一组扩展因子值中,获取所述基础矩阵和一个扩展因子值;所述基础矩阵是一个mb行nb列的矩阵,所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素,所述扩展因子值用于指示所述全零方阵或所述单位阵的行数,所述扩展因子值是大于0的整数,所述mb是大于0的整数,所述nb是大于mb的整数;
基于获取的所述基础矩阵参数和扩展因子值,对待编码信息序列进行准循环LDPC编码,得到LDPC母码字序列;
从所述LDPC母码字序列中,选择出速率匹配输出序列。
30.如权利要求29所述的方法,其特征在于,所述基础矩阵的行重至少包括以下集合的75%的元素:{8,9,9,8,5,6,5,6,6,6,5,6,4,5,5,5,5};和/或,
所述基础矩阵的列重至少包括以下集合的75%的元素:{17,5,16,4,4,4,15,4,4,10,4,3,1,1,1,1,1,1,1,1,1,1,1,1,1};
其中,所述行重指所述基础矩阵中行索引固定且列索引为0~(nb-1)时,用于指示单位阵循环移位的元素的数目;
所述列重指所述基础矩阵中列索引固定且行索引为0~(mb-1)时,用于指示单位阵循环移位的元素的数目。
33.如权利要求32所述的方法,其特征在于,所述基础矩阵经过行置换和/或列置换后获得的新基础矩阵中用于指示单位阵循环移位的元素的位置至少有80%的元素位置与参考基础矩阵Hb’中‘1’的位置相同。
34.如权利要求29所述的方法,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;其中,所述集合T0的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
35.如权利要求34所述的方法,其特征在于,当所述参数的取值不相同时,所述集合T0不同。
36.如权利要求29所述的方法,其特征在于,所述速率匹配输出序列不包括LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;其中,所述集合T1的元素值和元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
37.如权利要求36所述的方法,其特征在于,当所述参数的取值不相同时,所述集合T1不同。
38.如权利要求29所述的方法,其特征在于,所述从所述LDPC母码字序列中,选择出速率匹配输出序列,包括:
先对LDPC编码输出序列按交织图样InP进行交织,然后顺序选择出所述速率匹配输出序列;所述的交织图样InP以Z比特的连续比特块为单位,所述交织图样InP中包含nb个从0到(nb-1)互不相等的整数;其中,所述交织图样InP的具体元素值和具体元素数目由以下至少一种参数确定:
传输块大小TBS、应用场景、用户UE类型、频段、码率R、传输块大小TBS和码率R的组合、信道类型、数据传输方向、TBS索引号和资源单元数NRB的组合、调制编码方案MCS索引号和资源单元数NRB的组合、码率R和资源单元数NRB的组合、带宽大小、带内和带外指示。
39.如权利要求38所述的方法,其特征在于,当所述参数的取值不相同时,所述交织图样InP不同。
40.如权利要求29所述的方法,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix0具有以下至少一种条件:
所述矩阵Matrix0中任意2列的列重的差值不大于1;
所述矩阵Matrix0中任意1列的元素中至少包括1个用于指示全零方阵的元素;
所述矩阵Matrix0中至少包括A3个非满行,所述非满行是行中至少包括1个用于指示全零方阵元素;所述A3值等于2或者3;
所述矩阵Matrix0中至少包括1个行重等于1的行;
所述矩阵Matrix0中至少包括1个行重等于A0的行。
41.如权利要求29所述的方法,其特征在于,所述速率匹配输出序列不包括LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数,所述矩阵Matrix1具有以下至少一种条件:
所述矩阵Matrix1中任意2列中在相同行索引号所指示的2个元素中至多有1个指示单位阵循环移位的移位大小的元素;
所述矩阵Matrix1中任意1行至多包括2个指示单位阵循环移位的移位大小的元素。
42.如权利要求29所述的方法,其特征在于,所述速率匹配输出序列不包含所述待编码信息序列中A0个连续比特块,所述A0个连续比特块分别对应于所述基础矩阵的A0个列索引号,所述A0个列索引号构成集合T0,所述A0为0到3中任意整数;
所述基础矩阵中,将所述集合T0中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A0列的矩阵Matrix0;
所述速率匹配输出序列不包括LDPC编码输出序列的校验比特中的A2个连续比特块,所述A2个连续比特块分别对应于所述基础矩阵的A2个列索引号,所述A2个列索引号构成集合T1,所述A2为0到mb中任意整数;
所述基础矩阵中,将所述集合T1中所有元素值作为列索引号和将0到(mb’-1)作为行索引号所指示的所有元素构成mb’行A2列的矩阵Matrix1,所述mb’是大于0小于或等于mb的整数;
所述矩阵Matrix0和所述矩阵Matrix1构成mb’行(A0+A2)列的矩阵Matrix2=[Matrix0Matrix1],其中,矩阵Matrix2具有以下至少一种条件:
所述矩阵Matrix2中行重等于1的行中的1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,任意行中至少有1个指示单位阵循环移位的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重等于2,其中所述行重为2的行中2个指示单位阵循环移位的移位大小的元素的列索引号是0到(A0-1)的整数;
所述矩阵Matrix2中,至少有1行的行重大于或等于A0,其中所述行中所有指示单位阵循环移位的移位大小的元素的列索引号的前A0个是0到(A0-1)的整数。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611131566.3A CN108234064B (zh) | 2016-12-09 | 2016-12-09 | 准循环ldpc码数据处理装置及处理方法 |
PCT/CN2017/113414 WO2018103556A1 (zh) | 2016-12-09 | 2017-11-28 | 准循环ldpc码数据处理装置及处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611131566.3A CN108234064B (zh) | 2016-12-09 | 2016-12-09 | 准循环ldpc码数据处理装置及处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108234064A CN108234064A (zh) | 2018-06-29 |
CN108234064B true CN108234064B (zh) | 2022-05-03 |
Family
ID=62490681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611131566.3A Active CN108234064B (zh) | 2016-12-09 | 2016-12-09 | 准循环ldpc码数据处理装置及处理方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108234064B (zh) |
WO (1) | WO2018103556A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110391870B (zh) * | 2018-04-16 | 2022-04-29 | 华为技术有限公司 | 速率匹配的方法和装置,以及解速率匹配的方法和装置 |
CN110611549B (zh) * | 2018-06-15 | 2021-04-09 | 华为技术有限公司 | 一种确定传输块大小的方法、传输方法及装置 |
CN109450590A (zh) * | 2018-08-24 | 2019-03-08 | 浙江九州量子信息技术股份有限公司 | 用于qkd的基于准循环ldpc的自适应密钥协商方法 |
US11032023B1 (en) * | 2019-05-21 | 2021-06-08 | Tarana Wireless, Inc. | Methods for creating check codes, and systems for wireless communication using check codes |
CN113612579A (zh) * | 2021-07-23 | 2021-11-05 | 广州慧睿思通科技股份有限公司 | 基于qc_ldpc码的数据处理方法、通信装置、设备和存储介质 |
CN116436471A (zh) * | 2021-12-30 | 2023-07-14 | 中兴通讯股份有限公司 | 编码和解码方法、通信设备和存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101471672A (zh) * | 2007-12-27 | 2009-07-01 | 华为技术有限公司 | 校验矩阵生成方法及相应的编码方法和编码器 |
CN101534128A (zh) * | 2009-04-27 | 2009-09-16 | 东南大学 | 低密度奇偶校验码校验矩阵的构造方法 |
CN102412842A (zh) * | 2010-09-25 | 2012-04-11 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
KR20130056771A (ko) * | 2011-11-22 | 2013-05-30 | 성균관대학교산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
CN104868925A (zh) * | 2014-02-21 | 2015-08-26 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
CN104967455A (zh) * | 2015-07-09 | 2015-10-07 | 北京邮电大学 | 空间耦合低密度奇偶校验码的递归编码方法 |
CN105915232A (zh) * | 2016-04-08 | 2016-08-31 | 西安电子科技大学 | 一种结构化的多元速率兼容ldpc码构造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100521376B1 (ko) * | 2003-02-14 | 2005-10-12 | 삼성전자주식회사 | 불량 워드라인을 스크린하고 불량 워드라인에 브릿지가존재하더라도 리프레쉬 전류나 스탠바이 전류를증가시키지 않는 반도체 메모리 장치 및 그 워드라인 구동방법 |
US8225173B2 (en) * | 2004-06-25 | 2012-07-17 | Runcom Technologies Ltd | Multi-rate LDPC code system and method |
-
2016
- 2016-12-09 CN CN201611131566.3A patent/CN108234064B/zh active Active
-
2017
- 2017-11-28 WO PCT/CN2017/113414 patent/WO2018103556A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101471672A (zh) * | 2007-12-27 | 2009-07-01 | 华为技术有限公司 | 校验矩阵生成方法及相应的编码方法和编码器 |
CN101534128A (zh) * | 2009-04-27 | 2009-09-16 | 东南大学 | 低密度奇偶校验码校验矩阵的构造方法 |
CN102412842A (zh) * | 2010-09-25 | 2012-04-11 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
KR20130056771A (ko) * | 2011-11-22 | 2013-05-30 | 성균관대학교산학협력단 | 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치 |
CN104868925A (zh) * | 2014-02-21 | 2015-08-26 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
CN104967455A (zh) * | 2015-07-09 | 2015-10-07 | 北京邮电大学 | 空间耦合低密度奇偶校验码的递归编码方法 |
CN105915232A (zh) * | 2016-04-08 | 2016-08-31 | 西安电子科技大学 | 一种结构化的多元速率兼容ldpc码构造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018103556A1 (zh) | 2018-06-14 |
CN108234064A (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108234064B (zh) | 准循环ldpc码数据处理装置及处理方法 | |
CN107888198B (zh) | 准循环ldpc编译码方法、装置及ldpc编译码器 | |
CN111565052B (zh) | 结构化ldpc码的数据处理方法及装置 | |
US11777521B2 (en) | Apparatus and method for channel coding in communication system | |
JP7471360B2 (ja) | 情報処理方法、装置、および通信装置 | |
KR102343780B1 (ko) | 데이터 인코딩 방법 및 디바이스, 저장 매체, 및 프로세서 | |
US20230299792A1 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
CN108631925B (zh) | 一种准循环低密度奇偶校验编码处理方法及装置 | |
US11791845B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
CN107733440B (zh) | 多边类型结构化ldpc处理方法及装置 | |
KR20190017594A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20180088423A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR102482110B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
US11722247B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR102302366B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR102445150B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20170060574A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |