CN116436471A - 编码和解码方法、通信设备和存储介质 - Google Patents

编码和解码方法、通信设备和存储介质 Download PDF

Info

Publication number
CN116436471A
CN116436471A CN202111654480.XA CN202111654480A CN116436471A CN 116436471 A CN116436471 A CN 116436471A CN 202111654480 A CN202111654480 A CN 202111654480A CN 116436471 A CN116436471 A CN 116436471A
Authority
CN
China
Prior art keywords
matrix
coding rate
base
type
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111654480.XA
Other languages
English (en)
Inventor
李立广
许进
梁楚龙
徐俊
郁光辉
傅强
康健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202111654480.XA priority Critical patent/CN116436471A/zh
Priority to PCT/CN2022/143130 priority patent/WO2023125746A1/zh
Publication of CN116436471A publication Critical patent/CN116436471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请提出一种编码和解码方法、通信设备和存储介质。应用于第一传输节点中的编码方法包括：从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵；根据所述基础矩阵对原始数据进行LDPC编码，得到编码数据；将所述编码数据发送至第二传输节点；其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。

Description

编码和解码方法、通信设备和存储介质
技术领域
本申请涉及通信领域，具体涉及一种编码和解码方法、通信设备和存储介质。
背景技术
随着大数据、云计算、时延敏感网络等技术的快速发展，无线通信网络中的用户设备呈现爆炸式增长，无线通信网络将承载多样的应用和海量的数据，这对于数据传输速率、吞吐量、数据纠错等都提出了很高的要求。在无线通信系统中，发送端对待传输的数据进行信道编码获得编码比特序列，然后将编码比特序列映射成星座调制符号发送至接收端。在数据传输信道中，受到多径、移动、噪声、干扰等因素的影响，数据传输失真。接收端需要对接收到的星座调制符号进行信道解码才能恢复出传输的数据。在信道编码过程中，通过在传输的数据序列中添加一些冗余信息，接收端据此可以校验并恢复出原始数据。
低密度奇偶校验(Low Density Parity Check，LDPC)码是一种利用稀疏的奇偶校验矩阵或二分图来定义的线性分组码。由于奇偶校验矩阵非常稀疏，可以降低解码的复杂度，并且可以实现较高的译码并行度，所以译码吞吐率较大，目前在较多通信标准中使用。但是，当前使用的LDPC码会存在一些问题，如错误平层(error floor)等问题限制了其在超高可靠性传输中的使用，以及分层译码中所采用的最大并行度受限，限制了译码吞吐量。
发明内容
本申请实施例提供一种编码方法，应用于第一传输节点，包括：
从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵；
根据所述基础矩阵对原始数据进行LDPC编码，得到编码数据；
将所述编码数据发送至第二传输节点；
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
本申请实施例提供一种解码方法，应用于第二传输节点，包括：
接收第一传输节点发送的编码数据；
从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵；
根据所述基础矩阵对所述编码数据进行LDPC解码，得到原始数据；
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
本申请实施例提供一种通信设备，包括：通信模块，存储器，以及一个或多个处理器；
所述通信模块，配置为在各个传输节点之间进行通信交互；
所述存储器，配置为存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现上述任一实施例所述的方法。
本申请实施例提供一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述任一实施例所述的方法。
附图说明
图1是本申请实施例提供的一种编码方法的流程图；
图2是本申请实施例提供的一种解码方法的流程图；
图3是本申请实施例提供的一种编解码的流程示意图；
图4是本申请实施例提供的一种第一类型基础矩阵的显示示意图；
图5是本申请实施例提供的一种第二类型基础矩阵的显示示意图；
图6是本申请实施例提供的一种LDPC性能的对比分析图；
图7是本申请实施例提供的另一种LDPC性能的对比分析图；
图8是本申请实施例提供的一种编解码系统的结构框图；
图9是本申请实施例提供的一种编码装置的结构框图；
图10是本申请实施例提供的一种解码装置的结构框图；
图11是本申请实施例提供的一种通信设备的结构示意图。
具体实施方式
下文中将结合附图对本申请的实施例进行说明。以下结合实施例附图对本申请进行描述，所举实例仅用于解释本申请，并非用于限定本申请的范围。
在数字通信系统中，发送端对原始信息序列进行信道编码后获取编码比特序列，然后对编码比特序列进行映射成星座调制符号，最后发送所获得的星座调制符号。在信道中，由于多径、移动、噪声、干扰等因素都会导致数据传输失真。接收端先接收到通过信道后的星座调制符号数据，此时的调制符号数据已经失真，需要进行信道解码才能恢复原始信息序列。其中，信道编码是指前向纠错(Forward Error Correction，FEC)编码，其中，前向纠错编码在信息序列中添加一些冗余信息，接收端可以依据对应前向纠错编码原理来可靠地恢复原始信息序列。
LDPC码是前向纠错编码的一种编码方法。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或二分图来定义的线性分组码。由于奇偶校验矩阵非常稀疏，可以实现低复杂度的解码。LDPC码的奇偶校验矩阵H为mb×z行和nb×z列的矩阵，它是由mb×nb个子矩阵构成，每个子矩阵都是z×z的标准置换矩阵的不同幂次(对应于单位阵的循环移位矩阵)或者z×z的全零方阵。奇偶校验矩阵H具有如下的形式：
Figure BDA0003447883810000021
如果
Figure BDA0003447883810000022
有/>
Figure BDA0003447883810000023
即为z×z的全零方阵；如果/>
Figure BDA0003447883810000024
是大于等于0的整数，对应的子矩阵为标准置换矩阵P的/>
Figure BDA0003447883810000025
次幂(即单位阵的循环移位，移位数等于/>
Figure BDA0003447883810000026
)，所述z×z的标准置换矩阵P如下所示(单位阵向右循环移位1位即可构成标准置换矩阵)：
Figure BDA0003447883810000031
所以，
Figure BDA0003447883810000032
就可以唯一标识每一个子矩阵，如果某一子矩阵为全零方阵，对应的/>
Figure BDA0003447883810000033
用-1来表示(也可以采用空值表示)，如果某一子矩阵是单位阵的循环移位s获得，则/>
Figure BDA0003447883810000034
等于s，所以所有/>
Figure BDA0003447883810000035
可以构成一个基础矩阵Hb，i对应基础矩阵的行索引，j对应基础矩阵的列索引。所以，基础矩阵Hb是一个mb×nb的矩阵，其包括2种元素：指示全零方阵的元素、指示单位阵循环移位的元素(指示循环移位大小)。
z是所述标准置换矩阵(子矩阵)的维数，可以将z称为提升值(lifting size)、扩展因子或者子矩阵大小。对应的，所述基础矩阵中将所有非-1元素置换成“1”，以及将所有-1元素置换成“0”，可以获得LDPC码的基本图矩阵(base graph)。LDPC码的基本图矩阵中包括2种元素：“0”和“1”，其中，“0”用于指示对应索引位置为全零方阵，“1”用于指示对应索引位置为单位阵循环移位(没有指示循环移位大小)。其中，基本图矩阵可以决定LDPC码的译码性能，以及也决定LDPC译码器中的路由网络的优化；所以，通过对基本图矩阵的设计，可以改善LDPC码的译码性能和译码硬件实现。
例如，1个LDPC码基础矩阵(2行4列)如下，提升值等于4：
Figure BDA0003447883810000036
则奇偶校验矩阵H为：
Figure BDA0003447883810000037
对应的基本图矩阵如下：
Figure BDA0003447883810000038
LDPC码是一种系统码，即由信息序列C和校验序列W构成LDPC码字[C,W]。LDPC码信息序列C已经确知，LDPC编码的过程就是求取校验序列W的过程。
一个mb×nb基础矩阵的LDPC编码过程如下：
首先，将基础矩阵中对应指示全零方阵元素的位置替换为全零方阵，以及指示单位阵循环移位元素的位置替换为单位阵的循环移位矩阵，其中全零方阵或者单位阵的维数等于提升值z，从而获得LDPC码奇偶校验矩阵H。
其次，LDPC码奇偶校验矩阵H也可以分为2部分：系统块Hc和校验块Hw，其中H＝[Hc,Hw]，即Hc为奇偶校验矩阵H中的前kb*z列构成(维数为mb*z行和kb*z列)，Hw为奇偶校验矩阵H中的后mb*z列构成(维数为mb*z行和mb*z列),kb＝nb-mb。LDPC码字满足如下等式：
H×[C,W]T＝[Hc,Hw]×[C,W]T＝0
进而，
Hw×WT＝Hc×CT
最后，由以下公式计算出LDPC码校验比特序列W,即可完成LDPC编码：
WT＝Hw-1·Hc·CT
获得LDPC码字[C,W]后，可以依据需要的编码码率从LDPC码字[C,W]中进行比特选择(或速率匹配)输出相应长度的传输比特序列。LDPC编码或LDPC解码由于LDPC码本身具有并行特性进而可以采用并行编码或解码，具有更高的编码或解码吞吐量。
有鉴于此，本申请实施例提供一种LDPC数据处理方法，用于LDPC编码和LDPC解码，不仅可以提高LDPC码译的差错平层性能，还可以提高LDPC码译码速度。
在一实施例中，图1是本申请实施例提供的一种编码方法的流程图。本实施例应用于第一传输节点，或者一种通信设备。其中，所述第一传输节点或通信设备至少包括以下设备之一：移动设备、接入终端、用户终端、用户站、用户单元、移动站、远程站、远程终端、用户代理、用户装置、用户设备、或一些其它术语。以及，所述第一传输节点或通信设备也可以至少包括以下设备之一：基站(Base Station，BS)、接入点(Access Point，AP)、或可以称为节点B(node B)、g节点B(g node B，generalized node B)、无线电网络控制器(RadioNetwork Controller，RNC)、演进型Node B(Evolved Node B，eNB)、基站控制器(BaseStation Controller，BSC)、基站收发台(Base Transceiver Station，BTS)、收发机功能体(Transceiver Function，TF)、无线电路由器、无线电收发机、基本服务单元(BasicService Set，BSS)、扩展服务单元(Extended Service Set，ESS)、无线电基站(Radio BaseStation，RBS)，或一些其它术语。
其中，第一传输节点或通信设备可以为编码端。如图1所示，本实施例包括：S110-S130。
S110、从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵。
S120、根据基础矩阵对原始数据进行LDPC编码，得到编码数据。
S130、将编码数据发送至第二传输节点。
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
在实施例中，编码端从预设的基础矩阵集合中确定LDPC编码的基础矩阵，并根据基础矩阵对原始数据进行LDPC编码，得到编码数据，并将编码数据发送至第二传输节点，通过包含指示全零方阵的元素或指示单位阵循环移位的元素，并且采用相同的编码码率进行LDPC编码，提高了LDPC码的差错平层性能，以及提高了LDPC译码速度。
在一实施例中，每个所述基础矩阵子集合至少包括下述之一：第一类型基础矩阵中的其中一种基础矩阵；第二类型基础矩阵中的其中一种基础矩阵；
其中，所述第一类型基础矩阵中基础矩阵的基本图矩阵中最后M列构成的子矩阵具有双对角结构，其中，M为所述第一类型基础矩阵中基础矩阵的行数，且为正整数；
所述第二类型基础矩阵中基础矩阵的基本图矩阵中最后P列构成的子矩阵具有单对角结构，其中，P为大于2的整数。
在实施例中，第一类型基础矩阵的特征为：基本图矩阵中最后M列构成的子矩阵具有双对角结构；具有双对角结构的子矩阵的特征为：第一单位阵进行循环移位后获得的矩阵与另一个单位阵相加，并且子矩阵中最大列重是大于2的奇数。在实施例中，第二类型基础矩阵的特征为：基本图矩阵中的最后P列构成的子矩阵具有单对角结构；具有单对角结构的子矩阵的特征为：前M-P行构成的子矩阵是一个全零矩阵，并且，最后P行构成的子矩阵是一个单位阵。其中，P和M都是正整数，并且，P大于2，M是基本图矩阵的行数，M是大于P+2的整数。示例性地，M等于P+4、P+5、P+6或P+7。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的基础矩阵子集合中不存在第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的基础矩阵子集合中不存在第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第三编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第三编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第四编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第四编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第六编码码率阈值小于所述第五编码码率阈值，所述第五编码码率阈值为小于8/9的正实数，所述第六编码码率阈值大于1/3。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的任一基础矩阵子集合中，同时仅存在第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的任一基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第十一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于或等于第十二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第十一编码码率阈值和所述第十二编码码率阈值均为小于1的正实数。在一实施例中，所述第十一编码码率阈值大于所述第十二编码码率阈值。
在一实施例中，在所述基础矩阵集合中，至少存在一个基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，至少存在一个第一编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第二编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；其中，所述第一编码码率小于所述第二编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第三编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第四编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第三编码码率大于所述第四编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第五编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；至少存在一个第六编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第五编码码率大于所述第六编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵，所述编码码率包括下述之一：3/4、2/3、5/8、3/5、1/2、2/5。
在一实施例中，在所述基础矩阵集合中，所有编码码率对应的基础矩阵子集合中，均同时包含所述第一类型基础矩阵和所述第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，每个基础矩阵子集合中的所有基础矩阵均对应一个相同的编码码率。
在一实施例中，图2是本申请实施例提供的一种解码方法的流程图。本实施例可以由第二传输节点或一种通信设备执行。所述第二传输节点或通信设备至少包括以下设备之一：移动设备、接入终端、用户终端、用户站、用户单元、移动站、远程站、远程终端、用户代理、用户装置、用户设备、或一些其它术语。以及，所述第二传输节点或通信设备也可以至少包括以下设备之一：基站(Base Station，BS)、接入点(AP)、或可以称为节点B(node B)、g节点B(g node B，generalized node B)、无线电网络控制器(RNC)、演进型Node B(EvolvedNode B，eNB)、基站控制器(BSC)、基站收发台(BTS)、收发机功能体(TF)、无线电路由器、无线电收发机、基本服务单元(BSS)、扩展服务单元(ESS)、无线电基站(RBS)，或一些其它术语。
其中，第二传输节点或通信设备可以为解码端。如图2所示，本实施例包括：S210-S230。
S210、接收第一传输节点发送的编码数据。
S220、从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵。
S230、根据基础矩阵对编码数据进行LDPC解码，得到原始数据。
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
在实施例中，解码端接收第一传输节点发送的编码数据，并从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵，并根据基础矩阵对编码数据进行LDPC解码，得到原始数据，通过包含指示全零方阵的元素或指示单位阵循环移位的元素，并且采用相同的编码码率进行LDPC解码，提高了LDPC码的差错平层性能，以及提高了LDPC译码速度。在一实施例中，每个所述基础矩阵子集合至少包括下述之一：第一类型基础矩阵中的其中一种基础矩阵；第二类型基础矩阵中的其中一种基础矩阵；
其中，所述第一类型基础矩阵中基础矩阵的基本图矩阵中最后M列构成的子矩阵具有双对角结构，其中，M为所述第一类型基础矩阵中基础矩阵的行数，且为正整数；
所述第二类型基础矩阵中基础矩阵的基本图矩阵中最后P列构成的子矩阵具有单对角结构，其中，P为大于2的整数。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的基础矩阵子集合中不存在第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的基础矩阵子集合中不存在第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第三编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第三编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第四编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第四编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第六编码码率阈值小于所述第五编码码率阈值，所述第五编码码率阈值为小于8/9的正实数，所述第六编码码率阈值大于1/3。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的任一基础矩阵子集合中，同时仅存在第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的任一基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第十一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于或等于第十二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第十一编码码率阈值和所述第十二编码码率阈值均为小于1的正实数。在一实施例中，所述第十一编码码率阈值大于所述第十二编码码率阈值。
在一实施例中，在所述基础矩阵集合中，至少存在一个基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，至少存在一个第一编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第二编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；其中，所述第一编码码率小于所述第二编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第三编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第四编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第三编码码率大于所述第四编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第五编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；至少存在一个第六编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第五编码码率大于所述第六编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵，所述编码码率包括下述之一：3/4、2/3、5/8、3/5、1/2、2/5。
在一实施例中，在所述基础矩阵集合中，所有编码码率对应的基础矩阵子集合中，均同时包含所述第一类型基础矩阵和所述第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，每个基础矩阵子集合中的所有基础矩阵均对应一个相同的编码码率。
需要说明的是，对解码方法中各个参数的解释，可参见上述实施例中编码方法中的描述，在此不再赘述。
在一实施例中，图3是本申请实施例提供的一种编解码的流程示意图。如图3所示，编码端的过程包括：从基础矩阵集合中确定用于LDPC编码的基础矩阵，并依据基础矩阵进行LDPC编码；将编码得到的数据发送至解码端；解码端从基础矩阵集合中确定用于LDPC解码的基础矩阵，并依据基础矩阵进行LDPC解码。所述编码端和所述解码端可以同时在一个传输节点或通信设备中，用于接收和解码来自其他传输节点或通信设备的编码数据。传输节点或通信设备中也可以只包含所述编码端和所述解码端中之一。
在一实施例中，图4是本申请实施例提供的一种具有双对角结构的子矩阵显示示意图。如图4所示，空白方框为指示全零方阵的元素，即对应基础矩阵中的-1元素或者对应基本图矩阵中的“0”；黑色填充方框为指示单位阵循环移位的元素，即对应基础矩阵中的非-1元素或者对应基本图矩阵中的“1”。在实施例中，双对角结构的子矩阵为：一个单位阵进行右循环移位1位后获得的矩阵(404)与另一个单位阵(402)相加获得矩阵(406)，并且首列(410)的列重变为3，最终的矩阵(408)即为双对角结构的矩阵。其中，所述单位阵的维数等于M，M是大于3的整数。双对角结构的子矩阵的维数为M行M列。示例性地，所述子矩阵中最大列重可以等于5、7、9、或11。
具体的一个第一类型基础矩阵的示例，如下所示的基础矩阵(4行11列)是属于第一类型基础矩阵，其对应的基本图矩阵(将基础矩阵中的-1元素置“0”和非-1元素置“1”后获得)的最后4列构成的子矩阵是双对角结构，其中4为所述基础矩阵的行数。
Figure BDA0003447883810000091
在一实施例中，图5是本申请实施例提供的一种具有单对角结构的子矩阵显示示意图。如图5所示，空白方框为指示全零方阵的元素，即对应基础矩阵中的-1元素或者对应基本图矩阵中的“0”；黑色填充方框为指示单位阵循环移位的元素，即对应基础矩阵中的非-1元素或者对应基本图矩阵中的“1”。在实施例中，单对角结构的子矩阵为：单对角结构的子矩阵中前M-P行构成的子矩阵是一个全零矩阵(502)，并且单对角结构的子矩阵中最后P行构成的子矩阵是一个单位阵(504)，M是单对角结构的子矩阵的行数，P是大于2的整数。单对角结构的子矩阵的维数为M行P列。
具体的一个第二类型基础矩阵的示例，如下所示的基础矩阵(14行21列)是属于第二类型基础矩阵，其对应的基本图矩阵(将所述基础矩阵中的-1元素置“0”和非-1元素置“1”后获得)的最后P＝9列(最右边的9列)构成的子矩阵(M＝14行P＝9列)是单对角结构；其所述最后P＝9列构成的子矩阵中，前M-P＝5行构成的子矩阵是一个全零矩阵(如果对应基础矩阵的话，是全-1矩阵)，最后P＝9行构成的子矩阵是一个单位阵。
Figure BDA0003447883810000101
在一实施例中，本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
一种示例，所述基础矩阵集合包括7个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。所述7个非空子集合分别对应的编码码率分别为：8/9、5/6、3/4、2/3、1/2、2/5和1/3。对应的每个非空基础矩阵子集合的基本图矩阵分别描述如下，基本图矩阵中的“0”是指示对应索引位置为全零方阵，“1”是指示对应索引位置为单位阵循环移位。
示例性地，编码码率＝8/9对应的基础矩阵子集合仅包含1个基本图矩阵(即基本图矩阵1)，如下：
基本图矩阵1为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000102
示例性地，编码码率＝5/6对应的基础矩阵子集合包含1个基本图矩阵(即基本图矩阵2)，如下：
基本图矩阵2为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000103
Figure BDA0003447883810000111
示例性地，编码码率＝3/4对应的基础矩阵子集合包含1个基本图矩阵(基本图矩阵3)，如下：
基本图矩阵3为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000112
示例性地，编码码率＝2/3对应的基础矩阵子集合包含2个基本图矩阵(基本图矩阵4和基本图矩阵5)，如下：
基本图矩阵4为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000113
基本图矩阵5为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000114
示例性地，编码码率＝1/2对应的基础矩阵子集合包含2个基本图矩阵(即基本图矩阵6和基本图矩阵7)，如下：
基本图矩阵6为双对角结构(对应的基础矩阵是第一类型基础矩阵)：
Figure BDA0003447883810000121
基本图矩阵7为单对角结构(对应的基础矩阵是第二类型基础矩阵)：
Figure BDA0003447883810000122
示例性地，编码码率＝2/5对应的基础矩阵子集合包含1个基本图矩阵(基本图矩阵8)，如下：
基本图矩阵8为单对角结构(对应的基础矩阵是第二类型基础矩阵)：
Figure BDA0003447883810000123
Figure BDA0003447883810000131
示例性地，编码码率＝1/3对应的基础矩阵子集合包含1个基本图矩阵(即基本图矩阵9)，如下：
基本图矩阵9为单对角结构(对应的基础矩阵是第二类型基础矩阵)：
Figure BDA0003447883810000132
Figure BDA0003447883810000141
即在本实例中，存在第五编码码率阈值为2/3，第六编码码率阈值为2/5，在编码码率小于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵。
图6是本申请实施例提供的一种LDPC性能的对比分析图。图7是本申请实施例提供的另一种LDPC性能的对比分析图。如图6所示，对分别采用编码码率为2/3、3/4、5/6和8/9的基本图矩阵进行LDPC码的性能进行说明；如图7所示，对分别采用编码码率为1/3、2/5和1/2的基本图矩阵进行LDPC码的性能进行说明；其中，实线表示采用本方案达到的LDPC码的性能，虚线表示5G标准的LDPC码的性能。如图6和图7所示，可以看出，本方案的LDPC码的性能优于5G标准的LDPC码的性能，并且新设计的LDPC码的性能在差错平层和瀑布区性能表现出非常优异的BLER性能。
在一实施例中，对编码码率与第一编码码率阈值之间不同比对关系，以及，编码码率与第二编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的基础矩阵子集合中不存在第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
一种示例，所述第一编码码率阈值小于或等于5/6且大于或等于1/3。
一种示例，所述第一编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第一编码码率阈值等于2/3；其中，所述基础矩阵集合包括2个非空基础矩阵子集合，其中对应码率分别为：2/3和1/3；其中，码率2/3的基本图矩阵是上述实施例中编码码率为2/3的基本图矩阵4和5，码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。所述第一编码码率阈值也可以等于其他取值，这里不再赘述举例。
一实例中，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的基础矩阵子集合中不存在第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
一种示例，所述第二编码码率阈值小于或等于5/6且大于或等于1/3。
一种示例，所述第二编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第二编码码率阈值等于2/5；本实例中，所述基础矩阵集合包括3个非空基础矩阵子集合，其中对应码率分别为：5/6、2/5和1/3；其中，码率5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2，码率2/5的基本图矩阵是上述实施例中编码码率为2/5的基本图矩阵8，码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。所述第二编码码率阈值也可以等于其他取值，这里不再赘述举例。
一实例中，所述第一编码码率阈值大于所述第二编码码率阈值。
在一实施例中，对编码码率与第三编码码率阈值之间不同比对关系，以及，编码码率与第四编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第三编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第三编码码率阈值为小于1的正实数。
一种示例，所述第三编码码率阈值小于或等于5/6且大于或等于1/3。
一种示例，所述第三编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第三编码码率阈值等于1/2；其中，所述基础矩阵集合包括2个非空基础矩阵子集合，其中对应码率分别为：1/2和1/3；其中，码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7，码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。所述第三编码码率阈值也可以等于其他取值，这里不再赘述举例。
一实例中，在所述编码码率小于或等于第四编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第四编码码率阈值为小于1的正实数。
一种示例，所述第四编码码率阈值小于或等于5/6且大于或等于1/3。
一种示例，所述第四编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第四编码码率阈值等于1/2；其中，所述基础矩阵集合包括2个非空基础矩阵子集合，其中对应码率分别为：1/2和3/4；其中，码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7，码率3/4的基本图矩阵是上述实施例中编码码率为3/4的基本图矩阵3。所述第四编码码率阈值也可以等于其他取值，这里不再赘述举例。
在一实施例中，对编码码率与第五编码码率阈值之间不同比对关系，以及，编码码率与第六编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率小于或等于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第六编码码率阈值小于所述第五编码码率阈值，所述第五编码码率阈值为小于8/9的正实数，所述第六编码码率阈值大于1/3。
一种示例，所述第五编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。一种示例，所述第六编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。
一种示例，所述第五编码码率阈值等于1/2，所述第六编码码率阈值等于2/5；其中，所述基础矩阵集合包括4个非空基础矩阵子集合，其中对应码率分别为：5/6、2/3、1/2和2/5；其中，码率5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2，码率2/3的基本图矩阵是上述实施例中编码码率为2/3的基本图矩阵4和5，码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7，码率2/5的基本图矩阵是上述实施例中编码码率为2/5的基本图矩阵8。
其他示例，所述第五编码码率阈值为3/4，所述第六编码码率阈值为3/5；或者，所述第五编码码率阈值为3/4，所述第六编码码率阈值为1/2；或者，所述第五编码码率阈值为2/3，所述第六编码码率阈值为2/5；或者，所述第五编码码率阈值为5/6，所述第六编码码率阈值为1/2；或者，所述第五编码码率阈值为3/5，所述第六编码码率阈值为2/5。
所述第五编码码率阈值和所述第六编码码率阈值也可以等于其他取值，这里不再赘述举例。
在一实施例中，对编码码率与第七编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
一种示例，所述第七编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。
一种示例，所述第七编码码率阈值等于3/4；其中，所述基础矩阵集合包括3个非空基础矩阵子集合，其中对应编码码率分别为：5/6、3/4、和1/2；其中，编码码率为5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2，编码码率3/4的基本图矩阵是上述实施例中编码码率为3/4的基本图矩阵3，编码码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7。所述第七编码码率阈值也可以等于其他取值，这里不再赘述举例。
在一实施例中，对编码码率与第八编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
一种示例，所述第八编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。
一种示例，所述第八编码码率阈值等于1/2；其中，所述基础矩阵集合包括3个非空基础矩阵子集合，其中对应码率分别为：1/2、2/5、和1/3；其中，编码码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7，编码码率2/5的基本图矩阵是上述实施例中编码码率为2/5的基本图矩阵8，编码码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。所述第八编码码率阈值也可以等于其他取值，这里不再赘述举例。
在一实施例中，对编码码率与第九编码码率阈值之间不同比对关系，以及，编码码率与第十编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
一种示例，所述第九编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。所述第十编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。
一种示例，所述第九编码码率阈值等于2/3，所述第十编码码率阈值等于1/2；其中，所述基础矩阵集合包括7个非空基础矩阵子集合，其中对应编码码率分别为：8/9、5/6、3/4、2/3、1/2、2/5、和1/3；其中，各个编码码率的基本图矩阵是上述实施例中各个编码码率的基本图矩阵。
所述第九编码码率阈值也可以等于其他取值，这里不再赘述举例。
一示例中，所述第九编码码率阈值大于所述第十编码码率阈值。
在一实施例中，对编码码率与第十一编码码率阈值之间不同比对关系，以及，编码码率与第十二编码码率阈值之间不同比对关系，其基础矩阵子集合中所包含的基础矩阵进行说明。本实例的编码方法包括以下步骤：
步骤1、确定使用的编码码率R。
步骤2、依据所述编码码率R从预设的基础矩阵集合中确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤3、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤4、向第二传输节点发送所述编码数据。
一实例中，在所述编码码率大于或等于第十一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于或等于第十二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第十一编码码率阈值和所述第十二编码码率阈值均为小于1的正实数。
一种示例，所述第十一编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。所述第十二编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5。
一种示例，所述第十一编码码率阈值大于所述第十二编码码率阈值。
一种示例，所述第十一编码码率阈值等于2/3，所述第十一编码码率阈值等于2/5。其中，所述基础矩阵集合包括6个非空基础矩阵子集合，分别对应的编码码率为：8/9、5/6、3/4、2/3、2/5、和1/3。
其中，所述编码码率8/9的基本图矩阵是上述实施例中编码码率为8/9的基本图矩阵1；
所述编码码率5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2；
所述编码码率3/4的基本图矩阵是上述实施例中编码码率为3/4的基本图矩阵3；
所述编码码率2/3的基本图矩阵是上述实施例中编码码率为2/3的基本图矩阵5；
所述编码码率2/5的基本图矩阵是上述实施例中编码码率为2/5的基本图矩阵8；
所述编码码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。
即在编码码率大于或等于第十一编码码率阈值(如2/3)的任一基础矩阵子集合中，仅有第一类型基础矩阵；在所有编码码率小于或等于第十二编码码率阈值(如2/5)的基础矩阵子集合中，仅有第二类型基础矩阵。如此设计的LDPC码有益效果在于，可以充分利用第一类型基础矩阵在高码率的性能，以及第二类型基础矩阵在低码率的性能，可以使得LDPC码的总体性能达到最优。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、确定使用的编码码率R和传输块大小。
步骤2、依据所述编码码率R和传输块大小从预设的基础矩阵集合中确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤3、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤4、向第二传输节点发送所述编码数据。
其中，所述基础矩阵集合包括3个非空基础矩阵子集合，分别对应的编码码率为：8/9、3/4、和1/2。
其中，所述编码码率8/9的基本图矩阵是上述实施例中编码码率为8/9的基本图矩阵1；
所述编码码率3/4的基本图矩阵是上述实施例中编码码率为3/4的基本图矩阵3；
所述编码码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7。
即存在编码码率阈值R0＝3/4，在编码码率R>＝R0的任一基础矩阵子集合中，有且仅有第一类型基础矩阵；存在编码码率阈值R1＝1/2，在所有编码码率R<＝R1的基础矩阵子集合中，同时包括第一类型基础矩阵和第二类型基础矩阵；其中R0大于或等于R1。如此设计的LDPC码有益效果在于，可以充分利用第一类型基础矩阵在高码率的性能，以及在部分码率下采用双对角结构的基本图矩阵和单对角结构的基本图矩阵，可以使得LDPC码的总体性能达到最优。
所述编码码率R0也可以等于其他数值，如2/3。所述编码码率R1也可以等于其他数值，如2/5。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、确定使用的编码码率R和传输块大小。
步骤2、依据所述编码码率R和传输块大小从预设的基础矩阵集合中确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤3、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤4、向第二传输节点发送所述编码数据。
其中，所述基础矩阵集合包括1个非空基础矩阵子集合，对应的编码码率为：1/2。所述编码码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7。即，此时的编码码率为1/2对应基础矩阵的基本图矩阵同时包含第一类型基础矩阵和第二类型基础矩阵。
在所有编码码率R满足R3>R≥R4的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵，其中，R3＝2/3，且R4＝1/2。
在一实施例中，本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的任一基础矩阵子集合中至少存在一个基础矩阵不属于第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
一种示例，所述第一编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第一编码码率阈值等于2/3；其中，所述基础矩阵集合包括3个非空基础矩阵子集合，其中对应码率分别为：5/6、2/3和1/2；其中，码率5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2，码率2/3的基本图矩阵是上述实施例中编码码率为2/3的基本图矩阵4和5，码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7。
一实例中，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的任一基础矩阵子集合中至少存在一个基础矩阵不属于第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
一种示例，所述第二编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一种示例，所述第二编码码率阈值等于2/5；本实例中，所述基础矩阵集合包括3个非空基础矩阵子集合，其中对应码率分别为：5/6、2/5和1/3；其中，码率5/6的基本图矩阵是上述实施例中编码码率为5/6的基本图矩阵2，码率2/5的基本图矩阵是上述实施例中编码码率为2/5的基本图矩阵8，码率1/3的基本图矩阵是上述实施例中编码码率为1/3的基本图矩阵9。
一实例中，所述第一编码码率阈值大于所述第二编码码率阈值。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、确定使用的编码码率R和传输块大小。
步骤2、依据所述编码码率R和传输块大小从预设的基础矩阵集合中确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤3、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤4、向第二传输节点发送所述编码数据。
所述基础矩阵集合至少包括2个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
一实例中，在所述基础矩阵集合中，所有编码码率对应的基础矩阵子集合中，均同时包含所述第一类型基础矩阵和所述第二类型基础矩阵。
一种示例，所述基础矩阵集合包括3个非空基础矩阵子集合，对应的编码码率为：2/3、1/2和2/5。所述编码码率1/2的基本图矩阵是上述实施例中编码码率为1/2的基本图矩阵6和7。
所述编码码率为2/3对应的基础矩阵子集合包含2个基本图矩阵，如下：
第1个基本图矩阵(双对角结构)为上述实施例所述的编码码率为2/3的基本图矩阵4；
基本图矩阵10(单对角结构)：
Figure BDA0003447883810000211
所述编码码率为1/2对应的基础矩阵子集合包含2个基本图矩阵，如下：
第1个基本图矩阵(双对角结构)为上述实施例所述的编码码率为1/2的基本图矩阵6；
第2个基本图矩阵(单对角结构)为上述实施例所述的编码码率为1/2的基本图矩阵7。
所述编码码率为2/5对应的基础矩阵子集合包含2个基本图矩阵，如下：
第1个基本图矩阵11(双对角结构)：
Figure BDA0003447883810000212
第2个基本图矩阵(单对角结构)为实例1所述的编码码率为2/5的基本图矩阵8。
即，在实例中，所有编码码率(包括：2/3、1/2和2/5)对应的基础矩阵的基本图矩阵中都同时包含第一类型基础矩阵和第二类型基础矩阵。可以充分利用第一类型基础矩阵和第一类型基础矩阵的性能，不仅可以改善LDPC码的瀑布区性能而且可以改善差错平层性能，可以使得LDPC码的总体误块率性能达到最优。
在一实施例中，本实施例中的编码处理过程包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
一实例中，所述基础矩阵集合中至少包括第二类型基础矩阵中的一个基础矩阵。所述所述基础矩阵集合中属于第二类型基础矩阵的基本图矩阵至少包括：所述基本图矩阵中第a行至尾行以及第b列至第c列所构成的子矩阵的最大行重差等于0、1、或2；其中，所述最大行重差是指所述构成的子矩阵的最大行重与所述构成的子矩阵的最小行重的差值。a是大于1的整数，b是大于0的整数，c是大于b的整数。本实例中，计数从0开始。
一种示例，a等于M-P；c等于N-P-1；其中，M是所述基础矩阵的行数，N是所述基础矩阵的列数，N是大于P的整数，M是大于P+2的整数，P是大于2的整数。一种示例，b等于1或者2。一种示例，b等于所述LDPC编码中系统列不传输的数目，即所述LDPC编码获得的编码数据中不包含的系统比特所对应基础矩阵的列数目。如此设计的基本图矩阵可以获得较好的差错平层性能。一种示例，a等于3、4、5、或6。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
一实例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
一种示例，所述第七编码码率阈值等于以下之一：7/8、5/6、3/4、2/3、3/5、1/2、2/5。
一实例中，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
一种示例，所述第八编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
一实例中，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
一种示例，所述第九编码码率阈值等于以下之一：7/8、5/6、3/4、2/3、3/5、1/2、2/5。一种示例，所述第十编码码率阈值等于以下之一：5/6、3/4、2/3、3/5、1/2、2/5、1/3。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、确定LDPC编码的基础矩阵。
其中，所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
其中，所述基础矩阵的基本图矩阵至少包括上述实施例中的1个基本图矩阵。
在一实施例中，本实例的编码方法包括以下步骤：
步骤1、从预设的基础矩阵集合中确定LDPC编码的基础矩阵；所述基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
步骤2、依据所述基础矩阵进行LDPC编码，获得编码数据。
步骤3、向第二传输节点发送所述编码数据。
一实例中，所述基础矩阵的基本图矩阵至少包括上述实施例中的1个基本图矩阵。
其中，上述实施例中的所有基本图矩阵可以采用稀疏矩阵形式描述，如只定义和描述基本图矩阵中指示单位阵循环移位元素的索引(行索引和列索引),即只定义和描述基本图矩阵中的“1”元素，采用行索引和列索引来定义；不定义基本图矩阵中的“0”元素。一个示例，实例1中的编码码率8/9的基本图矩阵的稀疏矩阵形式描述如下表所示：
行索引i 列索引j
0 0,6,7,8,9,10,11,16,17,18,19,20,22,23,24,25
1 0,1,3,4,5,9,10,11,13,14,15,19,20,21,25,26
2 0,1,2,4,5,7,8,11,12,14,15,17,18,24,26,27
3 0,1,2,3,5,6,8,10,12,13,15,16,18,20,22,23,27,28
4 0,1,2,3,4,6,7,9,12,13,14,16,17,19,21,23,24,28
基本图矩阵中，对应如上定义的行索引i和列索引j的位置为“1”，其余位置为“0”。
在一实施例中，图8是本申请实施例提供的一种编解码系统的结构框图。如图8所示，本实施例中的编解码系统包括：编码端810、收发机820和解码端830；其中，编码端810包括：存储器8101和LDPC编码器8102；解码端830包括：存储器8301和LDPC解码器8302。
在实施例中，编码端810包括：存储器8101用于存储基础矩阵集合；LDPC编码器8102用于从基础矩阵集合中确定进行LDPC编码的基础矩阵，并依据基础矩阵进行LDPC编码；
解码端830包括：存储器8301用于存储基础矩阵集合；LDPC解码器8302用于从基础矩阵集合中确定用于LDPC解码的基础矩阵，并依据基础矩阵进行LDPC解码；基础矩阵中至少包括两种元素：指示全零方阵的元素、指示单位阵循环移位的元素。
在实施例中，所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且每个基础矩阵子集合中的所有基础矩阵都具有相同的编码码率。
在一实施例中，所述任一基础矩阵子集合中至少包括第一类型基础矩阵或第二类型基础矩阵中的一种基础矩阵。所述第一类型基础矩阵的基本图矩阵的最后M列构成的子矩阵具有双对角结构，M是所述基本图矩阵的行数，M是正整数。所述第二类型基础矩阵的基本图矩阵的最后P列构成的子矩阵具有单对角结构；其中P是正整数，并且P>2。
其中，所述存储器中的基础矩阵集合具有如上述实施例中的所有技术特征，以及对应的实例也与上述实施例相同，这里不再赘述。
在一实施例中，图9是本申请实施例提供的一种编码装置的结构框图。本实施例应用于通信设备。其中，通信设备可以为编码端。如图9所示，本实施例包括：第一确定模块910、编码器920和发送器930。
其中，第一确定模块910，配置为从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵。
编码器920，配置为根据所述基础矩阵对原始数据进行LDPC编码，得到编码数据。
发送器930，配置为将所述编码数据发送至第二传输节点。
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
在一实施例中，每个所述基础矩阵子集合至少包括下述之一：第一类型基础矩阵中的其中一种基础矩阵；第二类型基础矩阵中的其中一种基础矩阵；
其中，所述第一类型基础矩阵中基础矩阵的基本图矩阵中最后M列构成的子矩阵具有双对角结构，其中，M为所述第一类型基础矩阵中基础矩阵的行数，且为正整数；
所述第二类型基础矩阵中基础矩阵的基本图矩阵中最后P列构成的子矩阵具有单对角结构，其中，P为大于2的整数。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的基础矩阵子集合中不存在第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的基础矩阵子集合中不存在第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第三编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第三编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第四编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第四编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率小于或等于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第六编码码率阈值小于所述第五编码码率阈值，所述第五编码码率阈值为小于8/9的正实数，所述第六编码码率阈值大于1/3。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的任一基础矩阵子集合中，同时仅存在第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第八编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
在一实施例中，在所述编码码率大于或等于第九编码码率阈值的任一基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的任一基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵。
在一实施例中，在所述编码码率大于或等于第十一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；在所述编码码率小于或等于第十二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；其中，所述第十一编码码率阈值和所述第十二编码码率阈值均为小于1的正实数。在一实施例中，所述第十一编码码率阈值大于所述第十二编码码率阈值。
在一实施例中，在所述基础矩阵集合中，至少存在一个基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，至少存在一个第一编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第二编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；其中，所述第一编码码率小于所述第二编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第三编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第四编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第三编码码率大于所述第四编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个第五编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；至少存在一个第六编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第五编码码率大于所述第六编码码率。
在一实施例中，在所述基础矩阵集合中，至少存在一个编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵，所述编码码率包括下述之一：3/4、2/3、5/8、3/5、1/2、2/5。
在一实施例中，在所述基础矩阵集合中，所有编码码率对应的基础矩阵子集合中，均同时包含所述第一类型基础矩阵和所述第二类型基础矩阵。
在一实施例中，在所述基础矩阵集合中，每个基础矩阵子集合中的所有基础矩阵均对应一个相同的编码码率。
本实施例提供的编码装置设置为实现图1所示实施例的编码方法，本实施例提供的编码装置实现原理和技术效果类似，此处不再赘述。
在一实施例中，图10是本申请实施例提供的一种解码装置的结构框图。本实施例应用于通信设备。其中，通信设备可以为解码端。如图10所示，本实施例中的解码装置包括：接收器1010、第二确定模块1020和解码器1030。
接收器1010，配置为接收第一传输节点发送的编码数据；
第二确定模块1020，配置为从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵；
解码器1030，配置为根据所述基础矩阵对所述编码数据进行LDPC解码，得到原始数据；
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
本实施例提供的解码装置设置为实现图2所示实施例的解码方法，本实施例提供的解码装置实现原理和技术效果类似，此处不再赘述。
图11是本申请实施例提供的一种通信设备的结构示意图。如图11所示，本申请提供的设备，包括：处理器1110、存储器1120和通信模块1130。该设备中处理器1110的数量可以是一个或者多个，图11中以一个处理器1110为例。该设备中存储器1120的数量可以是一个或者多个，图11中以一个存储器1120为例。该设备的处理器1110、存储器1120和通信模块1130可以通过总线或者其他方式连接，图11中以通过总线连接为例。在该实施例中，该设备为可以为编码端(比如，编码端可以为用户设备等终端设备)。
存储器1120作为一种计算机可读存储介质，可设置为存储软件程序、计算机可执行程序以及模块，如本申请任意实施例的设备对应的程序指令/模块(例如，编码装置中的第一确定模块910、编码器920和发送器930)。存储器1120可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据设备的使用所创建的数据等。此外，存储器1120可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器1120可进一步包括相对于处理器1110远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
通信模块1130，配置为用于与其它传输节点进行通信交互。
在通信设备为第一传输节点的情况下，上述提供的设备可设置为执行上述任意实施例提供的应用于第一传输节点的编码方法，具备相应的功能和效果。
在通信设备为第二传输节点的情况下，上述提供的设备可设置为执行上述任意实施例提供的应用于第二传输节点的解码方法，具备相应的功能和效果。
本申请实施例还提供一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行一种应用于第一传输节点的编码方法，该方法包括：从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵；根据所述基础矩阵对原始数据进行LDPC编码，得到编码数据；将所述编码数据发送至第二传输节点；其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
本申请实施例还提供一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行一种应用于第二传输节点的解码方法，该方法包括：接收第一传输节点发送的编码数据；从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵；根据所述基础矩阵对所述编码数据进行LDPC解码，得到原始数据；其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
本领域内的技术人员应明白，术语用户设备涵盖任何适合类型的无线用户设备，例如移动电话、便携数据处理装置、便携网络浏览器或车载移动台。
一般来说，本申请的多种实施例可以在硬件或专用电路、软件、逻辑或其任何组合中实现。例如，一些方面可以被实现在硬件中，而其它方面可以被实现在可以被控制器、微处理器或其它计算装置执行的固件或软件中，尽管本申请不限于此。
本申请的实施例可以通过移动装置的数据处理器执行计算机程序指令来实现，例如在处理器实体中，或者通过硬件，或者通过软件和硬件的组合。计算机程序指令可以是汇编指令、指令集架构(Instruction Set Architecture，ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码。
本申请附图中的任何逻辑流程的框图可以表示程序步骤，或者可以表示相互连接的逻辑电路、模块和功能，或者可以表示程序步骤与逻辑电路、模块和功能的组合。计算机程序可以存储在存储器上。存储器可以具有任何适合于本地技术环境的类型并且可以使用任何适合的数据存储技术实现，例如但不限于只读存储器(Read-Only Memory，ROM)、随机访问存储器(Random Access Memory，RAM)、光存储器装置和系统(数码多功能光碟(Digital Video Disc，DVD)或光盘(Compact Disk，CD))等。计算机可读介质可以包括非瞬时性存储介质。数据处理器可以是任何适合于本地技术环境的类型，例如但不限于通用计算机、专用计算机、微处理器、数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑器件(Field-Programmable Gate Array，FGPA)以及基于多核处理器架构的处理器。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (19)

1.一种编码方法，其特征在于，应用于第一传输节点，包括：
从预设的基础矩阵集合中确定用于LDPC编码的基础矩阵；
根据所述基础矩阵对原始数据进行LDPC编码，得到编码数据；
将所述编码数据发送至第二传输节点；
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
2.根据权利要求1所述的方法，其特征在于，每个所述基础矩阵子集合至少包括下述之一：第一类型基础矩阵中的其中一种基础矩阵；第二类型基础矩阵中的其中一种基础矩阵；
其中，所述第一类型基础矩阵中基础矩阵的基本图矩阵中最后M列构成的子矩阵具有双对角结构，其中，M为所述第一类型基础矩阵中基础矩阵的行数，且为正整数；
所述第二类型基础矩阵中基础矩阵的基本图矩阵中最后P列构成的子矩阵具有单对角结构，其中，P为大于2的整数。
3.根据权利要求2所述的方法，其特征在于，在所述编码码率大于或等于第一编码码率阈值的基础矩阵子集合中，仅存在第一类型基础矩阵；所述编码码率小于第一编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率小于第一编码码率阈值的基础矩阵子集合中不存在第一类型基础矩阵；其中，所述第一编码码率阈值为小于1的正实数。
4.根据权利要求2所述的方法，其特征在于，在所述编码码率小于或等于第二编码码率阈值的基础矩阵子集合中，仅存在第二类型基础矩阵；所述编码码率大于第二编码码率阈值至少存在一个基础矩阵子集合，并且所述编码码率大于第二编码码率阈值的基础矩阵子集合中不存在第二类型基础矩阵；其中，所述第二编码码率阈值为小于1的正实数。
5.根据权利要求2所述的方法，其特征在于，在所述编码码率大于或等于第三编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第三编码码率阈值为小于1的正实数。
6.根据权利要求2所述的方法，其特征在于，在所述编码码率小于或等于第四编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第四编码码率阈值为小于1的正实数。
7.根据权利要求2所述的方法，其特征在于，在所述编码码率小于或等于第五编码码率阈值且大于第六编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第六编码码率阈值小于所述第五编码码率阈值，所述第五编码码率阈值为小于8/9的正实数，所述第六编码码率阈值大于1/3。
8.根据权利要求2所述的方法，其特征在于，在所述编码码率大于或等于第七编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第七编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；其中，所述第七编码码率阈值为小于1的正实数。
9.根据权利要求2所述的方法，其特征在于，在所述编码码率大于或等于第八编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第八编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第八编码码率阈值为小于1的正实数。
10.根据权利要求2所述的方法，其特征在于，在所述编码码率大于或等于第九编码码率阈值的基础矩阵子集合中，存在第一类型基础矩阵；在所述编码码率小于第九编码码率阈值且大于或等于第十编码码率阈值的基础矩阵子集合中，同时存在第一类型基础矩阵和第二类型基础矩阵；在所述编码码率小于第十编码码率阈值的基础矩阵子集合中，存在第二类型基础矩阵；其中，所述第九编码码率阈值大于所述第十编码码率阈值，且所述第九编码码率阈值和所述第十编码码率阈值均为小于1的正实数。
11.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，至少存在一个基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵。
12.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，至少存在一个第一编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第二编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；其中，所述第一编码码率小于所述第二编码码率。
13.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，至少存在一个第三编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵；至少存在一个第四编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第三编码码率大于所述第四编码码率。
14.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，至少存在一个第五编码码率的基础矩阵子集合中，仅包含第一类型基础矩阵；至少存在一个第六编码码率的基础矩阵子集合中，仅包含第二类型基础矩阵；其中，所述第五编码码率大于所述第六编码码率。
15.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，至少存在一个编码码率的基础矩阵子集合中，同时包含第一类型基础矩阵和第二类型基础矩阵，所述编码码率包括下述之一：3/4、2/3、5/8、3/5、1/2、2/5。
16.根据权利要求2所述的方法，其特征在于，在所述基础矩阵集合中，所有编码码率对应的基础矩阵子集合中，均同时包含所述第一类型基础矩阵和所述第二类型基础矩阵。
17.一种解码方法，其特征在于，应用于第二传输节点，包括：
接收第一传输节点发送的编码数据；
从预设的基础矩阵集合中确定用于LDPC解码的基础矩阵；
根据所述基础矩阵对所述编码数据进行LDPC解码，得到原始数据；
其中，所述基础矩阵至少包括两种元素：指示全零方阵的元素；指示单位阵循环移位的元素；所述基础矩阵集合至少包括两个非空基础矩阵子集合，并且，每个所述基础矩阵子集合中的所有基础矩阵均具有相同的编码码率。
18.一种通信设备，其特征在于，包括：通信模块，存储器，以及一个或多个处理器；
所述通信模块，配置为与其它传输节点进行通信交互；
所述存储器，配置为存储一个或多个程序；
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如上述权利要求1-16或17中任一项所述的方法。
19.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上述权利要求1-16或17中任一项所述的方法。
CN202111654480.XA 2021-12-30 2021-12-30 编码和解码方法、通信设备和存储介质 Pending CN116436471A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111654480.XA CN116436471A (zh) 2021-12-30 2021-12-30 编码和解码方法、通信设备和存储介质
PCT/CN2022/143130 WO2023125746A1 (zh) 2021-12-30 2022-12-29 编码和解码方法、通信设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111654480.XA CN116436471A (zh) 2021-12-30 2021-12-30 编码和解码方法、通信设备和存储介质

Publications (1)

Publication Number Publication Date
CN116436471A true CN116436471A (zh) 2023-07-14

Family

ID=86998049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111654480.XA Pending CN116436471A (zh) 2021-12-30 2021-12-30 编码和解码方法、通信设备和存储介质

Country Status (2)

Country Link
CN (1) CN116436471A (zh)
WO (1) WO2023125746A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116683917A (zh) * 2016-09-30 2023-09-01 中兴通讯股份有限公司 准循环ldpc编译码方法、装置及ldpc编译码器
CN108234064B (zh) * 2016-12-09 2022-05-03 中兴通讯股份有限公司 准循环ldpc码数据处理装置及处理方法
CN108270448B (zh) * 2017-01-04 2022-11-15 中兴通讯股份有限公司 准循环低密度奇偶校验编码方法及装置
SG11202009379VA (en) * 2017-03-24 2020-10-29 Zte Corp Processing method and device for quasi-cyclic low density parity check coding
CN111277354B (zh) * 2018-12-04 2023-03-10 华为技术有限公司 低密度奇偶校验ldpc码的编译码方法、相关装置

Also Published As

Publication number Publication date
WO2023125746A1 (zh) 2023-07-06

Similar Documents

Publication Publication Date Title
CN107888198B (zh) 准循环ldpc编译码方法、装置及ldpc编译码器
CN109314600B (zh) 用于在使用通用极化码时进行速率匹配的系统和方法
CA3028013C (en) Systems and methods for piece-wise rate matching when using polar codes
RU2716044C1 (ru) Способы и системы кодирования и декодирования ldpc кодов
US8060805B2 (en) Apparatus and method to transmit/receive signal in a communication system
CN110622425B (zh) 用于执行低密度奇偶校验(ldpc)解码的方法和装置
CN109314524B (zh) 使用通用极化码时通过异构内核进行速率匹配的系统和方法
CN110535474B (zh) 信息处理的方法、通信装置
WO2017121334A1 (zh) 一种数据处理的方法和装置
JP6820438B2 (ja) 情報処理方法および通信装置
CN109923787B (zh) 用于分层ldpc解码器的早期终止
JP2020504932A (ja) データ伝送方法、送信デバイス、受信デバイス、及び通信システム
KR20190112124A (ko) 높은 레이트의 긴 ldpc 코드
CN104202057A (zh) 信息处理方法及装置
WO2019106544A1 (en) Encoding systematic punctured polar codes concatenated with inner code
CN107733440B (zh) 多边类型结构化ldpc处理方法及装置
KR101991447B1 (ko) 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프 기반 ldpc 부호 설계 기법
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
CN108988870B (zh) Ldpc码校验矩阵的构造方法
JP2012502508A (ja) 埋め込み符号化を用いて不均一誤りを防止するためのシステムおよび方法
GB2509073A (en) Low Density Parity Checking using Interleaver Address Mappings
US20240048160A1 (en) Low-density parity-check encoding method, low-density parity-check decoding method, encoding device, decoding device and medium
CN116436471A (zh) 编码和解码方法、通信设备和存储介质
CN112737600B (zh) 译码方法和译码器
WO2023125061A1 (zh) 级联码的编码和译码的方法以及通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication