JP2023014085A - 情報処理方法および通信装置 - Google Patents
情報処理方法および通信装置 Download PDFInfo
- Publication number
- JP2023014085A JP2023014085A JP2022175642A JP2022175642A JP2023014085A JP 2023014085 A JP2023014085 A JP 2023014085A JP 2022175642 A JP2022175642 A JP 2022175642A JP 2022175642 A JP2022175642 A JP 2022175642A JP 2023014085 A JP2023014085 A JP 2023014085A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- submatrix
- basis
- columns
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 92
- 230000010365 information processing Effects 0.000 title claims description 8
- 238000003672 processing method Methods 0.000 title claims description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 907
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000015654 memory Effects 0.000 claims description 34
- 238000004590 computer program Methods 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 41
- 238000013461 design Methods 0.000 description 33
- 125000004122 cyclic group Chemical group 0.000 description 13
- 238000012545 processing Methods 0.000 description 13
- 230000000670 limiting effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 101100438245 Solanum tuberosum PCM8 gene Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101150012579 ADSL gene Proteins 0.000 description 1
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 1
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 1
- 240000003537 Ficus benghalensis Species 0.000 description 1
- 101000581507 Homo sapiens Methyl-CpG-binding domain protein 1 Proteins 0.000 description 1
- 101001134861 Homo sapiens Pericentriolar material 1 protein Proteins 0.000 description 1
- 102100027383 Methyl-CpG-binding domain protein 1 Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
リフティングファクタZが{16, 18, 20, 22, 24, 26, 28, 30}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-1であり得、または
リフティングファクタZが{32, 36, 40, 44, 48, 52, 56, 60}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-2であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-3であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-4であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-5であり得る。
リフティングファクタZが{24, 26, 28, 30}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-1であり得、または
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-2であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-3であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-4であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-5であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-2に示される基底行列80b-6であり得る。
部分行列Dは、mD行および27列の行列であり、
部分行列Eは、mD行およびmD列の単位行列であり、
mDは、整数であり、0≦mD≦41である。
可能な実装においては、
リフティングファクタZが{16, 18, 20, 22, 24, 26, 28, 30}のうちの1つである場合、基底行列の部分行列Dは、図3c-2に示されるシフト行列30c-1のmD個の行を含み得、または
リフティングファクタZが{32, 36, 40, 44, 48, 52, 56, 60}のうちの1つである場合、基底行列の部分行列Dは、図3c-3に示されるシフト行列30c-2のmD個の行を含み得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底行列の部分行列Dは、図3c-4に示されるシフト行列30c-3のmD個の行を含み得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底行列の部分行列Dは、図3c-5に示されるシフト行列30c-4のmD個の行を含み得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底行列の部分行列Dは、図3c-6に示されるシフト行列30c-5のmD個の行を含み得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、行列Fのシフト行列は、図8c-3に示される80c-2であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図8c-4に示される80c-3であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図8c-5に示される80c-4であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図8c-6に示される80c-5であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図8c-7に示される80c-6であり得る。
リフティングファクタZに対応するLDPC行列を使用することによって入力系列を符号化することを含む。
リフティングファクタZに対応するLDPC行列を使用することによって入力系列を復号することを含む。
リフティングファクタZが{16, 18, 20, 22, 24, 26, 28, 30}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3-1bの基底行列30b-1に示され得るか、または
リフティングファクタZが{32, 36, 40, 44, 48, 52, 56, 60}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1の基底行列30b-2に示され得るか、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1の基底行列30b-3に示され得るか、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1の基底行列30b-4に示され得るか、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1の基底行列30b-5に示され得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-7であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-8であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-3であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1の30b-4に示される基底行列であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-5であり得る。
リフティングファクタZが{24, 26, 28, 30}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-6であり得、または
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-7であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-8であり得、または
リフティングファクタZが{64, 72, 80, 88}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-2に示される基底行列30b-9もしくは30b-10であり得、または
リフティングファクタZが{96, 104, 112, 120}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-3であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-4であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ30aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図3b-1に示される基底行列30b-5であり得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-2であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-3であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-4であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-5であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-2に示される基底行列80b-6であり得る。
リフティングファクタZが{24, 26, 28, 30}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-1であり得、または
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-2であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-3であり得、または
リフティングファクタZが{64, 72, 80, 88}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-2に示される基底行列80b-7もしくは80b-8であり得、または
リフティングファクタZが{96, 104, 112, 120}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-4であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-1に示される基底行列80b-5であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、基底グラフ80aの基底行列内にあり、部分行列Aおよび部分行列Bに対応する部分は、図8b-2に示される基底行列80b-6であり得る。
リフティングファクタZが{16, 18, 20, 22, 24, 26, 28, 30}のうちの1つである場合、行列Fのシフト行列は、図3c-2に示される行列30c-1であるかもしくは行列30c-1に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{32, 36, 40, 44, 48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図3c-3に示される行列30c-2であるかもしくは行列30c-2に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図3c-4に示される行列30c-3であるかもしくは行列30c-3に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図3c-5に示される行列30c-4であるかもしくは行列30c-4に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図3c-6に示される行列30c-5であるかもしくは行列30c-5に対して行/列の置換を実行することによって得られた行列であり得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、行列Fのシフト行列は、図3c-8に示される行列30c-7であるかもしくは行列30c-7に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図3c-9に示される行列30c-8であるかもしくは行列30c-8に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図3c-4に示される行列30c-3であるかもしくは行列30c-3に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図3c-5に示される行列30c-4であるかもしくは行列30c-4に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図3c-6に示される行列30c-5であるかもしくは行列30c-5に対して行/列の置換を実行することによって得られた行列であり得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、行列Fのシフト行列は、図3c-8に示される行列30c-7であるかもしくは行列30c-7に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図3c-9に示される行列30c-8であるかもしくは行列30c-8に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{64, 72, 80, 88}のうちの1つである場合、行列Fのシフト行列は、図3c-10に示される行列30c-9であるかもしくは行列30c-9に対して行/列の置換を実行することによって得られた行列であり得、または行列30c-10であるかもしくは行列30c-10に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図3c-4に示される行列30c-3であるかもしくは行列30c-3に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図3c-5に示される行列30c-4であるかもしくは行列30c-4に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図3c-6に示される行列30c-5であるかもしくは行列30c-5に対して行/列の置換を実行することによって得られた行列であり得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、行列Fのシフト行列は、図8c-3に示される行列80c-2であるかもしくは行列80c-2に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図8c-4に示される行列80c-3であるかもしくは行列80c-3に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{60, 64, 72, 80, 88, 96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図8c-5に示される行列80c-4であるかもしくは行列80c-4に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図8c-6に示される行列80c-5であるかもしくは行列80c-5に対して行/列の置換を実行することによって得られた行列であり得、または
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図8c-7に示される行列80c-6であるかもしくは行列80c-6に対して行/列の置換を実行することによって得られた行列であり得る。
リフティングファクタZが{32, 36, 40, 44}のうちの1つである場合、行列Fのシフト行列は、図8c-3に示される行列80c-2であるかもしくは行列80c-2に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{48, 52, 56, 60}のうちの1つである場合、行列Fのシフト行列は、図8c-4に示される行列80c-3であるかもしくは行列80c-3に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{64, 72, 80, 88}のうちの1つである場合、行列Fのシフト行列は、図8c-8に示される行列80c-7であるかもしくは行列80c-7に対して行/列の置換を実行することによって得られた行列であり得、または図8c-9に示される行列80c-8であるかもしくは行列80c-8に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{96, 104, 112, 120}のうちの1つである場合、行列Fのシフト行列は、図8c-5に示される行列80c-4であるかもしくは行列80c-4に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{128, 144, 160, 176, 192, 208, 224, 240}のうちの1つである場合、行列Fのシフト行列は、図8c-6に示される行列80c-5であるかもしくは行列80c-5に対して行/列の置換を実行することによって得られた行列であり得、あるいは
リフティングファクタZが{256, 288, 320, 352, 384}のうちの1つである場合、行列Fのシフト行列は、図8c-7に示される行列80c-6であるかもしくは行列80c-6に対して行/列の置換を実行することによって得られた行列であり得る。
(a)上述の実装において説明されたいずれかの基底行列HBを得るために使用されるパラメータであって、基底行列HBは、パラメータに基づいて取得され得、たとえば、パラメータが、以下、すなわち、基底グラフおよび/もしくは基底行列の行インデックス、行重み、列インデックス、または列重み、基底グラフおよび/もしくは基底行列の非ゼロ要素の位置、基底行列のシフト値、非ゼロ要素のシフト値ならびに対応する位置、補償値、リフティングファクタ、リフティングファクタの集合、基底行列の基底グラフ、または符号化率のうちの1つもしくは複数を含むパラメータ、
(b)上述の実装において説明されたいずれかの基底行列HB、
(c)基底行列HBからリフトされた行列、
(d)上述の実装において説明されたいずれかの基底行列HBに対して行/列の置換を実行することによって得られた基底行列であって、本出願においては、行/列の置換が、行の置換、または列の置換、または行の置換および列の置換である、基底行列、あるいは
(e)行/列の置換を実行することによって得られた基底行列からリフトされた行列。
(b)もしくは(d)に記憶された基底行列(記憶された基底行列HBもしくは基底行列HBに行/列の置換を実行することによって得られた記憶された基底行列)に基づいて符号化もしくは復号を実行するか、または記憶された基底行列に対して行/列の置換を実行し、行/列の置換を実行することによって得られた基底行列に基づいて符号化もしくは復号を実行し、符号化もしくは復号が、本明細書の基底行列に基づいて実行され、任意で、符号化もしくは復号が、基底行列のリフトされた行列に基づいて実行され得るか、あるいは
(c)または(e)に基づいて符号化または復号を実行する。
10b 基底行列
11a オールゼロ行列
11b 単位行列
11d 巡回置換行列
30a 基底グラフ
30b-1 基底行列
30b-2 基底行列
30b-3 基底行列
30b-4 基底行列
30b-5 基底行列
30b-6 基底行列
30b-7 基底行列
30b-8 基底行列
30b-9 基底行列
30b-10 基底行列
30c 基底行列
30c-1 行列
30c-2 行列
30c-3 行列
30c-4 行列
30c-5 行列
30c-6 行列
30c-7 行列
30c-8 行列
30c-9 行列
30c-10 行列
70 通信デバイス
71 通信デバイス
80a 基底グラフ
80b-1 基底行列
80b-2 基底行列
80b-3 基底行列
80b-4 基底行列
80b-5 基底行列
80b-6 基底行列
80b-7 基底行列
80b-8 基底行列
80b-9 基底行列
80c-1 行列
80c-2 行列
80c-3 行列
80c-4 行列
80c-5 行列
80c-6 行列
80c-7 行列
80c-8 行列
80c-9 行列
170a 基底グラフ
170b-1 基底行列
180a 基底グラフ
200 列の重み(列重み)
600 通信装置
601 プロセッサ
602 メモリ
603 命令
604 命令
605 トランシーバ
606 アンテナ
700 通信システム
A、B、B'、C、D、E 部分行列
c 入力系列
cT、wT 転置ベクトル
d 出力系列
F 行列
H LDPC行列
H' LDPC行列
HB 基底行列
Hcore、Hcore-dual、HBG 行列
hi,j 巡回置換行列
i 行、行インデックス
j 列、列インデックス
0T 列ベクトル
p ビットの量、列の量
Rm 符号化率、最低符号化率
Pi,j シフト値、非ゼロ要素、要素
Pe ベクトル
PCM1~PCM8 基底行列
S、S' 入力系列
s0 短縮されたビットの量
[S Pe]T 転置行列
Vi,j シフト値
w パリティ系列
X ビット系列
Z リフティングファクタ
Claims (25)
- 低密度パリティチェックLDPC行列に基づいて入力系列を符号化するステップを含み、
前記LDPC行列の基底グラフが、m行およびn列の行列によって表され、mが、5以上の整数であり、nが、27以上の整数であり、
前記基底グラフが、少なくとも部分行列Aおよび部分行列Bを含み、
前記部分行列Aが、5行および22列の行列であり、
前記部分行列Bが、5行および5列の行列であり、前記部分行列Bが、重みが3である列、および二重対角構造を有する部分行列B'を含む、符号化方法。 - 低密度パリティチェックLDPC行列に基づいて入力系列を復号するステップを含み、
前記LDPC行列の基底グラフが、m行およびn列の行列によって表され、mが、5以上の整数であり、nが、27以上の整数であり、
前記基底グラフが、少なくとも部分行列Aおよび部分行列Bを含み、
前記部分行列Aが、5行および22列の行列であり、
前記部分行列Bが、5行および5列の行列であり、前記部分行列Bが、重みが3である列、および二重対角構造を有する部分行列B'を含む、復号方法。 - 前記部分行列Aにおいて、1つの列が重み5を有し、1つの列が重み4を有し、20個の列が重み3を有する請求項1または2に記載の方法。
- 低密度パリティチェックLDPC行列に基づいて入力系列を符号化するステップを含み、
前記LDPC行列の基底グラフが、m行およびn列の行列によって表され、mが、5以上の整数であり、nが、27以上の整数であり、
前記基底グラフが、少なくとも部分行列Aおよび部分行列Bを含み、
前記部分行列Aが、5行および22列の行列であり、
前記部分行列Bが、5行および5列の行列であり、前記部分行列Aおよび前記部分行列Bを含む行列において、1つの列が重み5を有し、1つの列が重み4を有し、21個の列が重み3を有し、3つの列が重み2を有し、1つの列が重み1を有する、符号化方法。 - 低密度パリティチェックLDPC行列に基づいて入力系列を復号するステップを含み、
前記LDPC行列の基底グラフが、m行およびn列の行列によって表され、mが、5以上の整数であり、nが、27以上の整数であり、
前記基底グラフが、少なくとも部分行列Aおよび部分行列Bを含み、
前記部分行列Aが、5行および22列の行列であり、
前記部分行列Bが、5行および5列の行列であり、前記部分行列Aおよび前記部分行列Bを含む行列において、1つの列が重み5を有し、1つの列が重み4を有し、21個の列が重み3を有し、3つの列が重み2を有し、1つの列が重み1を有する、復号方法。 - 前記部分行列Aおよび前記部分行列Bに基づいて生成された前記行列において、1つの行が、1以上および5以下の重みを有し、その他の4つの行が、17以上および21以下の重みを有する、請求項1から5のいずれか一項に記載の方法。
- 前記部分行列Aおよび前記部分行列Bに基づいて生成された前記行列において、1つの行が重み3を有し、その他の4つの行が重み19を有する、請求項1から6のいずれか一項に記載の方法。
- 前記基底グラフが、部分行列C、部分行列D、および部分行列Eをさらに含み、
前記部分行列Cが、5行およびmD列のオールゼロ行列であり、
前記部分行列Dが、mD行および27列の行列であり、
前記部分行列Eが、mD行およびmD列の単位行列であり、
mDが、整数であり、0≦mD≦41である、請求項1から9のいずれか一項に記載の方法。 - 符号化または復号のための基底グラフおよび基底行列のうちの少なくとも一方が、前記LDPC行列の前記基底グラフおよび基底行列のうちの少なくとも一方に対して行の置換、または列の置換、または行の置換および列の置換を実行することによって得られる、請求項1から12のいずれか一項に記載の方法。
- 出力系列d = {d0, d1, d2,..., dN-1}を得るために入力系列c = {c0, c1, c2,..., cK-1}を符号化するステップであって、KおよびNが、0よりも大きな整数である、ステップを含み、
前記出力系列dが、前記入力系列cのK0ビットおよびパリティ系列wの1つまたは複数のパリティビットを含み、K0が、整数であり、0≦K0≦Kであり、
検査系列wおよび前記入力系列cが、式
cT = [c0, c1, c2, ..., cK-1]Tであり、cTが、前記入力系列cのビットを含むベクトルの転置ベクトルであり、
Hが、低密度パリティチェックLDPC行列であり、Hの基底グラフが、HBGおよびHBG,EXTを含み、
- HBGの前記列数が27に等しい場合、各行内の非ゼロ要素がある列のインデックスが、Table 7(表7)に示される、請求項14に記載の方法。
- HBGの前記列数が26に等しい場合、各行内の非ゼロ要素がある列のインデックスが、Table 6(表6)に示される、請求項14に記載の方法。
- LDPC行列の基底グラフおよびリフティングファクタに基づいて入力系列を符号化/復号するステップを含み、
前記LDPC行列の前記基底グラフが、m行およびn列の行列によって表され、mが、5以上の整数であり、nが、27以上の整数であり、前記基底グラフが、少なくとも、5行および27列のコア行列を含み、前記コア行列が、重みが19である4つの行および重みが3である1つの行を含み、
重みが19である第1の行内の非ゼロ要素がある列が、0、1、2、3、5、6、9、10、11、12、13、15、16、18、19、20、21、22、および23であり、
重みが19である第2の行内の非ゼロ要素がある列が、0、2、3、4、5、7、8、9、11、12、14、15、16、17、19、21、22、23、および24であり、
重みが19である第3の行内の非ゼロ要素がある列が、0、1、2、4、5、6、7、8、9、10、13、14、15、17、18、19、20、24、および25であり、
重みが19である第4の行内の非ゼロ要素がある列が、0、1、3、4、6、7、8、10、11、12、13、14、16、17、18、20、21、22、および25であり、
重みが3である列内の非ゼロ要素がある列が、0、1、および26であり、
前記数字が、列インデックスであり、0が、前記基底グラフの第1の列を示し、1が、前記基底グラフの第2の列を示し、2が、前記基底グラフの第3の列を示し、...、23が、前記基底グラフの第24の列を示し、24が、前記基底グラフの第25の列を示し、25が、前記基底グラフの第26の列を示し、26が、前記基底グラフの第27の列を示す、情報処理方法。 - 前記基底グラフおよびシフト値に基づいて前記LDPC行列の基底行列を取得するステップを含み、
LDPC行列の基底グラフおよびリフティングファクタに基づいて入力系列を符号化/復号する前記ステップが、
前記基底行列および前記リフティングファクタに基づいて前記入力系列を符号化/復号するステップを含む、請求項17に記載の方法。 - 請求項1から18のいずれか一項に記載の方法を実行するように構成された装置。
- プロセッサ、メモリ、および前記メモリに記憶され、前記プロセッサ上で実行され得る命令を含み、前記命令が実行されるときに、請求項1から18のいずれか一項に記載の方法を実行させられる通信装置。
- 請求項19に記載の装置または請求項20に記載の通信装置を含む端末。
- 請求項1に記載の装置または請求項20に記載の通信装置を含む基地局。
- 請求項21に記載の端末および請求項22に記載の基地局を含む通信システム。
- 命令を含み、前記命令がコンピュータ上で実行されるときに、前記コンピュータが請求項1から18のいずれか一項に記載の方法を実行させられるコンピュータ可読ストレージ媒体。
- コンピュータプログラム製品であって、前記コンピュータプログラム製品がコンピュータ上で実行されるときに、前記コンピュータが請求項1から18のいずれか一項に記載の方法を実行させられるコンピュータプログラム製品。
Applications Claiming Priority (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710314217 | 2017-05-05 | ||
CN201710314217.3 | 2017-05-05 | ||
CN201710381396.2 | 2017-05-25 | ||
CN201710381396.2A CN108809328B (zh) | 2017-05-05 | 2017-05-25 | 信息处理的方法、通信装置 |
CNPCT/CN2017/086227 | 2017-05-26 | ||
PCT/CN2017/086227 WO2018201540A1 (zh) | 2017-05-05 | 2017-05-26 | 信息处理的方法、通信装置 |
CNPCT/CN2017/087073 | 2017-06-02 | ||
PCT/CN2017/087073 WO2018201547A1 (zh) | 2017-05-05 | 2017-06-02 | 信息处理的方法、通信装置 |
CNPCT/CN2017/087830 | 2017-06-09 | ||
PCT/CN2017/087830 WO2018201553A1 (zh) | 2017-05-05 | 2017-06-09 | 信息处理的方法、通信装置 |
CNPCT/CN2017/087943 | 2017-06-12 | ||
PCT/CN2017/087943 WO2018201554A1 (zh) | 2017-05-05 | 2017-06-12 | 信息处理的方法、通信装置 |
PCT/CN2017/090417 WO2018201597A1 (zh) | 2017-05-05 | 2017-06-27 | 信息处理的方法、通信装置 |
CNPCT/CN2017/090417 | 2017-06-27 | ||
PCT/CN2017/092877 WO2018201609A1 (zh) | 2017-05-05 | 2017-07-13 | 信息处理的方法和通信装置 |
JP2019546359A JP7171590B2 (ja) | 2017-05-05 | 2017-07-13 | 情報処理方法および通信装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019546359A Division JP7171590B2 (ja) | 2017-05-05 | 2017-07-13 | 情報処理方法および通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023014085A true JP2023014085A (ja) | 2023-01-26 |
Family
ID=64094520
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019546359A Active JP7171590B2 (ja) | 2017-05-05 | 2017-07-13 | 情報処理方法および通信装置 |
JP2022175642A Pending JP2023014085A (ja) | 2017-05-05 | 2022-11-01 | 情報処理方法および通信装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019546359A Active JP7171590B2 (ja) | 2017-05-05 | 2017-07-13 | 情報処理方法および通信装置 |
Country Status (13)
Country | Link |
---|---|
US (5) | US10432219B2 (ja) |
EP (1) | EP3540948A4 (ja) |
JP (2) | JP7171590B2 (ja) |
KR (1) | KR102205936B1 (ja) |
CN (4) | CN108809328B (ja) |
AU (1) | AU2017413002B2 (ja) |
BR (3) | BR112019023243A2 (ja) |
CA (1) | CA3051761C (ja) |
DE (1) | DE202017007614U1 (ja) |
MX (1) | MX2019010697A (ja) |
MY (1) | MY195263A (ja) |
RU (1) | RU2740151C1 (ja) |
ZA (1) | ZA201905493B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
EP4187794A1 (en) | 2017-06-15 | 2023-05-31 | Huawei Technologies Co., Ltd. | Qc-ldpc codes for 3gpp 5g mobile radio |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109150196B (zh) * | 2017-06-27 | 2024-06-18 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
KR102297264B1 (ko) | 2017-08-24 | 2021-09-03 | 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) | 3gpp nr을 위한 베이스 그래프 선택 |
CN111327330B (zh) * | 2018-12-14 | 2022-04-08 | 深圳市中兴微电子技术有限公司 | 一种信息处理方法、设备及计算机存储介质 |
CN112751571A (zh) | 2019-10-30 | 2021-05-04 | 华为技术有限公司 | 一种ldpc的编码方法及装置 |
CN114696840A (zh) * | 2020-12-31 | 2022-07-01 | 华为技术有限公司 | 一种编码方法及装置 |
CN112787762B (zh) * | 2021-04-12 | 2021-07-23 | 南京创芯慧联技术有限公司 | 信道编码后数据的速率匹配方法及其速率匹配装置 |
CN115499017B (zh) * | 2022-11-14 | 2023-03-24 | 北京得瑞领新科技有限公司 | 闪存编解码方法及装置、介质、固态硬盘 |
CN116192338B (zh) * | 2023-04-25 | 2023-07-14 | 中国人民解放军国防科技大学 | 一种ldpc码的快速盲识别方法 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
WO2004006443A1 (en) * | 2002-07-03 | 2004-01-15 | Hughes Electronics Corporation | Bit-interleaved coded modulation using low density parity check (ldpc) codes |
KR100996029B1 (ko) | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR100739510B1 (ko) * | 2004-06-16 | 2007-07-13 | 포항공과대학교 산학협력단 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
US20050283707A1 (en) * | 2004-06-22 | 2005-12-22 | Eran Sharon | LDPC decoder for decoding a low-density parity check (LDPC) codewords |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
JP4545793B2 (ja) | 2004-08-10 | 2010-09-15 | サムスン エレクトロニクス カンパニー リミテッド | ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 |
US7188297B2 (en) | 2004-08-12 | 2007-03-06 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
CN101395804B (zh) | 2004-09-17 | 2011-09-07 | Lg电子株式会社 | 使用ldpc码编码和解码的方法 |
US7752521B2 (en) * | 2004-10-12 | 2010-07-06 | Nortel Networks Limited | Low density parity check (LDPC) code |
US7343548B2 (en) | 2004-12-15 | 2008-03-11 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
CN1805291B (zh) * | 2005-01-10 | 2010-04-28 | 华为技术有限公司 | 一种低密度奇偶校验码并行编码方法及编码装置 |
KR100703483B1 (ko) * | 2005-03-04 | 2007-04-03 | 삼성전자주식회사 | 저밀도 패러티 검사 부호의 천공 방법 |
CN100505555C (zh) | 2005-09-30 | 2009-06-24 | 电子科技大学 | 一种无线通信系统中非正则低密度奇偶校验码的生成方法 |
CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
US8433984B2 (en) * | 2007-01-24 | 2013-04-30 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
KR101455978B1 (ko) * | 2007-03-27 | 2014-11-04 | 엘지전자 주식회사 | Ldpc 부호를 이용한 부호화 방법 |
CN101378304A (zh) | 2007-08-28 | 2009-03-04 | 华为技术有限公司 | 基于低密度校验码的重传传输方法及传输设备 |
CN101159435B (zh) * | 2007-11-14 | 2010-06-16 | 中国人民解放军理工大学 | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 |
TWI410055B (zh) * | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
CN101459430B (zh) * | 2007-12-14 | 2010-12-08 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
CN102651652B (zh) | 2008-05-04 | 2015-07-29 | 华为技术有限公司 | 生成码率兼容ldpc码及harq方案的方法及装置 |
CN101662290B (zh) * | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
GB2471513B (en) * | 2009-07-02 | 2013-09-25 | Samsung Electronics Uk Ltd | Encoding/decoding apparatus and method |
JP5371623B2 (ja) * | 2009-08-13 | 2013-12-18 | 三菱電機株式会社 | 通信システム及び受信装置 |
US8495450B2 (en) * | 2009-08-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family with fixed code length and no puncturing |
WO2011034359A2 (en) * | 2009-09-16 | 2011-03-24 | Samsung Electronics Co,. Ltd. | System and method for structured ldpc code family |
US8196012B2 (en) * | 2009-10-05 | 2012-06-05 | The Hong Kong Polytechnic University | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
US9634693B2 (en) * | 2010-08-12 | 2017-04-25 | Samsung Electronics Co., Ltd | Apparatus and method for decoding LDPC codes in a communications system |
KR101611169B1 (ko) * | 2011-01-18 | 2016-04-11 | 삼성전자주식회사 | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 |
US9100052B2 (en) * | 2013-02-01 | 2015-08-04 | Samsung Electronics Co., Ltd. | QC-LDPC convolutional codes enabling low power trellis-based decoders |
WO2014127129A1 (en) | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
KR102104937B1 (ko) * | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
US9559722B1 (en) * | 2013-10-21 | 2017-01-31 | Marvell International Ltd. | Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data |
CN103731160B (zh) * | 2014-01-09 | 2016-08-17 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
KR101800409B1 (ko) | 2014-02-19 | 2017-11-23 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
CN104168030B (zh) | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
US9692451B2 (en) * | 2014-09-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd | Non-binary low density parity check (NB-LDPC) codes for communication systems |
CN104485970B (zh) * | 2014-10-27 | 2017-07-28 | 清华大学 | 单码率、多码率qc‑ldpc码的模板矩阵的构造方法 |
CN104333390B (zh) * | 2014-11-26 | 2019-08-06 | 西安烽火电子科技有限责任公司 | 一种ldpc码的校验矩阵的构造方法与编码方法 |
US20160173132A1 (en) * | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
US10291354B2 (en) * | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN108173621B (zh) | 2016-12-07 | 2022-06-14 | 华为技术有限公司 | 数据传输的方法、发送设备、接收设备和通信系统 |
JP7059254B2 (ja) * | 2017-03-22 | 2022-04-25 | 株式会社Nttドコモ | 端末、無線通信方法、基地局及びシステム |
US10608665B2 (en) * | 2017-03-24 | 2020-03-31 | Mediatek Inc. | Method and apparatus for error correction coding in communication |
CN113949389A (zh) * | 2017-05-05 | 2022-01-18 | 联发科技股份有限公司 | Qc-ldpc编码方法、装置及非暂时性计算机可读介质 |
-
2017
- 2017-05-25 CN CN201710381396.2A patent/CN108809328B/zh active Active
- 2017-05-25 CN CN201810759037.0A patent/CN109120276B/zh active Active
- 2017-05-25 CN CN201910750697.7A patent/CN110535474B/zh active Active
- 2017-05-26 BR BR112019023243A patent/BR112019023243A2/pt unknown
- 2017-06-27 BR BR112019023179A patent/BR112019023179A2/pt unknown
- 2017-07-13 MX MX2019010697A patent/MX2019010697A/es unknown
- 2017-07-13 JP JP2019546359A patent/JP7171590B2/ja active Active
- 2017-07-13 AU AU2017413002A patent/AU2017413002B2/en active Active
- 2017-07-13 DE DE202017007614.4U patent/DE202017007614U1/de active Active
- 2017-07-13 BR BR112019018329A patent/BR112019018329B8/pt active IP Right Grant
- 2017-07-13 RU RU2019128364A patent/RU2740151C1/ru active
- 2017-07-13 KR KR1020197023750A patent/KR102205936B1/ko active IP Right Grant
- 2017-07-13 EP EP17908540.2A patent/EP3540948A4/en not_active Ceased
- 2017-07-13 CN CN201780090448.9A patent/CN110999091B/zh active Active
- 2017-07-13 MY MYPI2019004703A patent/MY195263A/en unknown
- 2017-07-13 CA CA3051761A patent/CA3051761C/en active Active
-
2018
- 2018-11-29 US US16/205,186 patent/US10432219B2/en active Active
-
2019
- 2019-08-20 ZA ZA2019/05493A patent/ZA201905493B/en unknown
- 2019-09-26 US US16/584,911 patent/US10924134B2/en active Active
-
2021
- 2021-01-28 US US17/161,539 patent/US11374591B2/en active Active
-
2022
- 2022-05-11 US US17/742,183 patent/US11777521B2/en active Active
- 2022-11-01 JP JP2022175642A patent/JP2023014085A/ja active Pending
-
2023
- 2023-08-11 US US18/448,782 patent/US20240048155A1/en active Pending
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7171590B2 (ja) | 情報処理方法および通信装置 | |
US10784893B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
JP7471360B2 (ja) | 情報処理方法、装置、および通信装置 | |
JP7221999B2 (ja) | 情報処理方法および通信装置 | |
CN109391367B (zh) | 通信方法和装置 | |
WO2018218692A1 (zh) | 信息处理的方法和通信装置 | |
CN109150194B (zh) | 信息处理的方法、装置和通信设备 | |
WO2018201597A1 (zh) | 信息处理的方法、通信装置 | |
EP4250571A2 (en) | Information processing method and communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240408 |