CN101395804B - 使用ldpc码编码和解码的方法 - Google Patents
使用ldpc码编码和解码的方法 Download PDFInfo
- Publication number
- CN101395804B CN101395804B CN2005800315547A CN200580031554A CN101395804B CN 101395804 B CN101395804 B CN 101395804B CN 2005800315547 A CN2005800315547 A CN 2005800315547A CN 200580031554 A CN200580031554 A CN 200580031554A CN 101395804 B CN101395804 B CN 101395804B
- Authority
- CN
- China
- Prior art keywords
- matrix
- parity check
- coding
- formula
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
公开了一种使用LDPC码的编码/解码的方法,通过其增强性能并降低复杂度。在使用由(n-k)×n奇偶校验矩阵H定义的LDPC码的编码/解码方面,本发明包括步骤:使用奇偶校验矩阵H执行编码/解码输入源数据的步骤,该奇偶校验矩阵H包括Hp和Hd以满足H=[Hd|Hp](其中Hd具有(n-k)×k维,Hp具有(n-k)×(n-k)维),其中如果Hp包括多个z×z子矩阵,每个该子矩阵是单位矩阵或者零矩阵,并且其中Hp的每个列的列权重至少是2。
Description
技术领域
本发明涉及一种编码/解码方法,尤其是,涉及一种使用LDPC码编码/解码的方法。虽然本发明适用于宽的应用范围,其尤其地适用于增强性能和用于降低复杂度。
背景技术
通常地,编码是不管由当发送侧经由通信信道发送数据时的信号失真、损失等等所引起的误差,发送侧执行数据处理以用于接收侧恢复原始数据的处理过程。并且,解码是接收侧将编码的发送数据恢复为原始数据的处理过程。
近来,很多的注意力放在使用LPDC码的编码方法上。因为奇偶校验矩阵H的大部分元素是零,故该LDPC码是具有低密度的线性分组码(linear block code),其是由加拉格(Gallager)在1962年提出的。由于技术困难,在当时很难实现LDPC码,其是非常复杂的。但是,该LDPC码在1995年被重新考虑,使得验证了其优越的性能。因此,进行了许多的努力去研究和开发LPDC码。(参考资料:[1]Robert G.Gallager,“Low-Density Parity-Check Codes”(低密度奇偶校验码),MIT Press,1963年9月15日。[2]D.J.C.Mackay,“Good error-correcting codes based on very sparse matrices”(基于非常稀疏矩阵的很好的纠错码),IEEE Trans.Inform.Theory,IT-45,pp.399-431(1999))。
由于LDPC码的奇偶校验矩阵的“1”的数目是非常少的,使得在很大的块大小的情况下,能够经由重复解码来解码LDPC的奇偶校验矩阵。如果块大小变得非常地大,类似turbo码,LDPC码的奇偶校验矩阵示出接近于香农(Shannon)的信道容量限的性能。
LDPC码可以通过(n-k)×n的奇偶校验矩阵H来解释。并且,对应于奇偶校验矩阵H的生成矩阵G可以通过公式1得到。
[公式1]
H·G=0
在使用LDPC码的编码/解码方法中,发送侧通过公式2使用具有公式1的与奇偶校验矩阵H关系的生成矩阵G来编码输入数据。
[公式2]
x=G·s,其中,“x”是代码字并且“s”是输入的源数据。
近来,广泛地使用利用奇偶校验矩阵H,而不是利用生成矩阵G的输入数据编码方法。因此,如在先前的描述中提及的,在利用LDPC码的编码方法中,该奇偶校验矩阵H是最重要的因素。
如图1所示,该奇偶校验矩阵H被配置以多个z×z置换矩阵或者零矩阵。即,在图1中,Pij指的是z×z置换矩阵或者零矩阵。
多个置换矩阵可以按照预定的规律通过置换至少一个基置换矩阵来形成。例如,如果基置换矩阵被设置为z×z单位矩阵,多个置换矩阵可以从在特定的方向以预定的间隔移位基置换矩阵的所有行,将基置换矩阵的特定的行(或者列)与基置换矩阵的另一个随机行(或者列)交换,将基置换矩阵旋转预定的角度等等来产生。
代替将配置奇偶校验矩阵H的多个置换矩阵表示为一个矩阵,通过按照置换该基置换矩阵的方法或者类别预先确定多个置换矩阵的类型,能够将奇偶校验矩阵H表示为多个置换矩阵的类型。在以下的描述中,将表示为多个置换矩阵类型的奇偶校验矩阵H定义为基矩阵Hb去使用。该基矩阵Hb具有mb×nb维。在这种情况下,mb=(n-k)/z,并且nb=n/z。并且,可以以这样的方式来产生该奇偶校验矩阵H,即,通过对应于置换类型的置换矩阵替换对应于基矩阵Hb的每个元素的置换矩阵的类型信息(在下文中称作置换类型),和扩展相应的置换矩阵。
图2是基矩阵Hb的一个例子的示意图。
参考图2,5×5单位矩阵被用作基置换矩阵。多个置换矩阵是通过在特定的方向以预定的间隔移位基置换矩阵的所有行来产生的。在这种情况下,作为5×5单位矩阵的该基置换矩阵的置换类型被设置为“1”,通过将基置换矩阵的所有行移位一行而产生的该置换矩阵的置换类型被设置为“2”,通过将基置换矩阵的所有行移位二行而产生的该置换矩阵的置换类型被设置为“3”,通过将基置换矩阵的所有行移位三行而产生的该置换矩阵的置换类型被设置为“4”,通过将基置换矩阵的所有行移位五行而产生的该置换矩阵的置换类型被设置为“5”。因此,该奇偶校验矩阵H被表示为该置换类型。在图2中,“0”指的是5×5零矩阵。如果该奇偶校验矩阵H表示为该置换类型,其能够节省用于存储奇偶校验矩阵H的存储器。在图2中,该置换类型示范性地被表示为一个整数。但是,该置换类型可以以多种方式表示。
假设该基矩阵Hb被分成二个部分(Hb)d和(Hb)p,该(Hb)p部分可以采用块双对角线矩阵,如图2所示。在块双对角线矩阵中,主对角线和在主对角线下方或者直接在主对角线上方的对角线包括单位矩阵,并且其余的包括零矩阵。
在使用模块双对角线矩阵作为(Hb)p部分的情况下,在奇偶校验矩阵H中产生多个列每个具有权重1。即,作为该(Hb)p部分的最后的列被配置以一个5×5单位矩阵和5×5零矩阵,在奇偶校验矩阵H的方面中产生每个具有权重1的五个列。在实际上使用LDPC码的编码/解码方法中,由于使用维数显著地大于5×5维的矩阵作为基置换矩阵,该奇偶校验矩阵H包括比图2的例子更多的具有权重1的列。因此,用于编码/解码的操作被复杂化,显著地使编码/解码性能恶化。
发明内容
据此,本发明提出了一种使用LDPC码编码/解码的方法,其基本上消除了一个或多个由于相关技术的限制和缺点的问题。
本发明的一个目的是提供一种使用LDPC码的编码/解码的方法,通过其增强编码/解码性能并且降低复杂度。
在基矩阵Hb包括二个部分(Hb)d和(Hb)p的情况下,以及在该(Hb)p部分采用块双对角线矩阵的情况下,本发明其特征在于:在奇偶校验矩阵H的Hp中,不存在具有权重1的列。
本发明的附加的特点和优点将在随后的描述中阐述,并且从该描述中在某种程度上将是清晰可见的,或者可以通过实践本发明获悉。通过尤其在著述的说明书及其权利要求以及所附的附图中指出的结构,可以实现和获得本发明的目的和其他的优点。
为了实现这些和其他的优点,以及按照本发明的目的,如在此处实施和广泛地描述的,一种按照本发明的使用LDPC码编码的方法,该LDPC码是由(n-k)×n的奇偶校验矩阵H定义的,该方法包括步骤:使用奇偶校验矩阵H编码输入源数据,该奇偶校验矩阵H包括Hp和Hd以满足H=[Hd|Hp],其中Hd具有(n-k)×k维,Hp具有(n-k)×(n-k)维,其中如果Hp包括多个z×z子矩阵,每个该子矩阵是一个单位矩阵或者零矩阵,并且其中Hp的每个列的列权重至少是2。
为了进一步实现这些和其他的优点,以及按照本发明的目的,一种使用LDPC码解码的方法,该LDPC码是由(n-k)×n奇偶校验矩阵H定义的,包括步骤:使用奇偶校验矩阵H解码输入源数据,该奇偶校验矩阵H包括Hp和Hd以满足H=[Hd|Hp],这里Hd具有(n-k)×k维,Hp具有(n-k)×(n-k)维,其中如果Hp包括多个z×z子矩阵,每个该子矩阵是一个单位矩阵或者零矩阵,并且其中Hp的每个列的列权重至少是2。
应该明白,上文的概述和下面的详细说明是示范性和说明性的,并且意欲对要求保护的本发明提供进一步的说明。
附图说明
包括附图被以提供对本发明进一步的理解,并且其被结合进和构成本说明书的一部分,其举例说明本发明的实施例,并且与该说明书一起可以起解释本发明原理的作用。
在附图中:
图1是包括多个z×z置换矩阵或者零矩阵的奇偶校验矩阵H的示意图;
图2是基矩阵Hb的一个例子的示意图;
图3是用于解释本发明一个优选实施例的通信系统的方框图;
图4是按照本发明一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构的示意图;
图5是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构的示意图;
图6是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构的示意图;
图7是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构的示意图;
图8是按照本发明另一个优选实施例的表示为基矩阵Hb格式的奇偶校验矩阵H的结构的示意图;和
图9是按照本发明另一个优选实施例的表示为基矩阵Hb格式的奇偶校验矩阵H的结构的示意图。
具体实施方式
现在将详细地进行介绍本发明的优选实施例,其例子在附图中举例说明。
图3是解释本发明一个优选实施例的通信系统的方框图,其中本发明的技术特征适用于例如无线通信系统。
参考图3,发射机10和接收机30使用无线电信道作为介质互相通信。在发射机10中,从数据源11输出的k比特源数据u通过由LDPC编码模块13实施的LDPC编码转换为n比特的代码字c。由调制模块15无线调制该代码字c,以通过天线17经由无线信道20传送,并且然后由接收机30的另一个天线31接收。该接收机30进行与该发射机10相反的处理过程。即,接收的数据通过解调模块33解调,以通过LDPC解码模块35解码,借此最后可以获得源数据u。以上解释的数据传送/接收过程是在用于解释本发明的特征所需的最小范围内描述的。因此,对于那些本领域技术人员来说,相应的过程需要更多的用于数据传输/接收的步骤是显而易见的。
在LDPC编码模块13中编码输入源数据中使用的奇偶校验矩阵H是(n-k)×n维。“k”指的是输入到LDPC编码模块13的输入数据的长度(比特单位)。“n”指的是编码的代码字c的长度(比特单位)。如图1所示,该奇偶校验矩阵H被配置以多个z×z置换矩阵或者零矩阵。
如在先前的描述中提及的,该奇偶校验矩阵H可以表示为基矩阵Hb,该基矩阵Hb包括基置换矩阵和按照预定的规律或者规则通过置换该基置换矩阵而产生的多个置换矩阵的置换类型。假设该基矩阵Hb被分成二个部分(Hb)d和(Hb)p,该(Hb)p部分通常包括块双对角线矩阵,其在编码或者解码方面造成性能退化的问题。为了解决相关的技术问题,本发明其特征在于以不同于相关技术的方式配置该Hp部分。
图4是按照本发明一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构的示意图。
参考图4,“I”对应于z×z单位矩阵,“0”是z×z零矩阵,和“90”表示通过将单位矩阵旋转90°产生的矩阵。将图4的(Hb)p部分与图2的(Hb)p部分比较,在在其右下方3×3部分(在图4中以阴影表示)中存在结构差别。
(Hb)p的结构被变成在图4中的结构的理由解释如下。
首先,通过从该奇偶校验矩阵H中完全地删除具有权重1的列,提升了编码或者解码方面的性能。
其次,生成该奇偶校验矩阵H以在整个奇偶校验矩阵H中整体避免4圈(4-cycle),并且使6圈(6-cycle)等于或者小于预置的临界值(Cmax)。4圈指的是奇偶校验矩阵H的随机二行同时地在二个点上具有“1”的情况。并且,4圈造成编码或者解码性能的退化。6圈指的是从奇偶校验矩阵H的三个随机行中选择的所有二个可组合的行在相同的点上分别地具有“1”的情况。
第三,增加了通过将单位矩阵旋转90°产生的矩阵,借此防止产生多个线性相关的行,以辅助HARQ(混合自动重传请求)操作,尤其是,IR(递增冗余)操作。如果产生了多个线性相关的行,则不能得到用于编码或者解码的公式的解。因此,在编码方面提高不必要的计算量,并且使得在解码方面的性能退化。
在使用LDPC码的编码方法中,该输入源数据可以使用生成矩阵G编码。即,k比特输入源数据Slxk被通过公式2编码为n比特代码字xlxk。代码字x具有x=[sp]=[s0,s1,...,sk-1,p0,p1,...,pm-1]的结构,这里(p0,p1,...,pm-1)是奇偶校验比特,并且(s0,s1,...,sk-1)是系统比特。
使用生成矩阵G的该编码方案是非常复杂的。为了降低上述的复杂度,最好是,使用奇偶校验矩阵H直接编码输入的源数据。
该输入源数据s=(s0,s1,...,sk-1)可以被分成z比特的kb(kb=nb-mb)个列矢量,诸如s(i)=[siz,siz+1,...,s(i+1)z-1]T。并且,该奇偶校验比特p=(p0,...,pk-1)可以被分成mb列矢量,诸如p(i)=[piz,piz+1,...,p(i+1)z-1]T。
在图4中示出的使用奇偶校验矩阵H的编码方案是通过递归和结束(recursion and finalization)的二个步骤实现的。
该递归步骤将确定p(i),其可以表示为公式3。
[公式3]
公式3解释了经由简单递归计算顺序地获得第一奇偶校验矢量p(0)至与从最后的一个起的第四个对应的第四奇偶校验矢量p(mb-4)。并且,其能够按照如图5至7所示的置换形式(Hb)p从奇偶校验矢量p(mb-1)开始。在公式3的方案中,不需要初始化步骤这在传送初始奇偶校验矢量部分不传送其余的部分的情况下是有利的。
结束步骤用于得到p(mb-3)、p(mb-2)和p(mb-1),其可以表示为公式4。
[公式4]
公式4是用于获得三个最后的奇偶校验矢量的步骤。由于增加了一个单位矩阵以删除在相关技术中每个具有重量1的多个列,而生成公式4。经由这个步骤可以获得三个最后的奇偶校验矢量以完成该编码。
图5是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构示意图。
参考图5,(Hb)p具有这样一种结构,即,在图4中示出的(Hb)p从右端开始的第二和第三列相互地交换。由于与图4的结构相同的理由,提供图5的结构。使用在图5中示出的基矩阵Hb的编码过程是通过递归和结束二个步骤实现的。
该递归步骤用来从p(i-1)确定p(i),其可以表示为公式5。
[公式5]
结束步骤将得到p(mb-3)、p(mb-2)和p(mb-1),其可以表示为公式6。
[公式6]
公式5和公式6的含义类似于公式3和公式4的含义。
图6是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构示意图。将图6的(Hb)p与图2的(Hb)p比较,在在左上角上的3×3部分的结构中(在图6中以阴影表示)存在差别。由于与图4的结构相同的理由,提供图6的结构。
使用在图6中示出的基矩阵Hb的编码过程是通过递归和结束二个步骤实现的。
该递归步骤用于从p(i-1)确定p(i),其可以表示为公式7。
[公式7]
[公式8]
可以以与公式3和公式4同样的方式来处理在公式7和公式8中的应用。
图7是按照本发明另一个优选实施例的以基矩阵Hb的格式示出的奇偶校验矩阵H的结构示意图。
参考图7,(Hb)p具有这样一种结构,即,在图6中示出的(Hb)p从右端开始的第二和第三列相互地交换。由于与图4的结构相同的理由,提供图7的结构。使用在图7中示出的基矩阵Hb的编码过程是通过递归和结束二个步骤实现的。
该递归步骤用于从p(i)确定p(i-1),其可以表示为公式9。
[公式9]
其中,p(mb)≡0z×1
结束步骤用于得到p(0)、p(1)和p(2),其可以表示为公式10。
[公式10]
公式9和公式10的含义类似于公式3和公式4的含义。
图8是按照本发明另一个优选实施例的表示为基矩阵Hb格式的奇偶校验矩阵H的结构示意图。
不同于在图4至7中示出的例子,在图8中示出的例子被配置为不具有通过将单位矩阵旋转90°产生的子矩阵,并且被配置成在以基矩阵Hb作为基准假设(Hb)p的各单位矩阵是“1”的情况下,6圈不存在。
使用在图8中示出的奇偶校验矩阵H的编码过程是通过分别地按照公式11和公式12的递归和结束二个步骤实现的。
[公式11]
公式11解释经由简单递归计算顺序地获得第一奇偶校验矢量p(0)至与从最后的一个起的第六个对应的第六奇偶校验矢量p(mb-5)的步骤。
[公式12]
结束步骤用于得到p(mb-4)、p(mb-3)和p(mb-2)和p(mb-1),经由其可以获得五个最后的奇偶校验矢量以用于完成编码。
图9是按照本发明另一个优选实施例的表示为基矩阵Hb格式的奇偶校验矩阵H的结构示意图。
类似于在图8中示出的例子,在图9中示出的例子被配置为不具有通过将单位矩阵旋转90°产生的子矩阵,并且在基矩阵Hb作为基准假设(Hb)p的单位矩阵是“1”的情况下,被配置为不存在6圈。
使用在图9中示出的奇偶校验矩阵H的编码过程是通过分别地按照公式13和公式14的递归和结束二个步骤实现的。公式13和公式14的含义类似于公式11和公式12的含义。
[公式13]
[公式14]
在接收去解码以上述方式编码的数据的过程中,在图3中的接收机30使用公式15。
[公式15]
H·x=0
即,如果将编码的数据x乘以奇偶校验矩阵H得到“0”,这意味着没有传输误差。如果其不是零,这意味着存在传输误差。因此,可以相应地提取源数据。
按照在图4至7中的基矩阵Hb的格式的奇偶校验矩阵H仅仅是解释本发明的优选实施例示范性的结构。在编码或者解码的过程中实质上使用的奇偶校验矩阵H的大小是相当地大。并且,从具有H=[Hd|Hp]结构的奇偶校验矩阵H改进了该Hp部分。因此,很明显,可以不同地配置该Hd部分。
在实质上由奇偶校验矩阵H定义的使用LDPC码执行编码或者解码的过程中,每当需要编码或者解码,同时基置换矩阵的置换类型和通过按照预定的规律置换基置换矩阵而产生多个置换矩阵时,通过扩展基矩阵Hb产生该奇偶校验矩阵H。并且,最好是,使用产生的奇偶校验矩阵实现编码或者解码。
因此,通过使奇偶校验矩阵H的Hp消除具有权重1的列,本发明可以经由简单的递归运算执行编码或者解码。因此,本发明降低了在使用LDPC码编码或者解码的过程中的初始化复杂度,由此增强了性能。
虽然在此处已经参考优选实施例描述和举例说明了本发明,对于那些本领域技术人员来说显而易见的是,不脱离本发明的精神和范围,可以在其中进行各种各样的修改和变化。因此,本发明意欲覆盖其归入所附的权利要求和其等效范围之内的本发明的改进和变化。
工业实用性
因此,本发明适用于诸如移动通信系统、宽带无线接入系统等等的无线通信系统,并且进一步适用于需要编码或者解码的各种的领域。
Claims (15)
1.一种使用LDPC码编码/解码的方法,该LDPC码是由(n-k)×n奇偶校验矩阵H定义的,该方法包括步骤:
使用该奇偶校验矩阵H编码/解码输入源数据,该奇偶校验矩阵H包括Hp和Hd以满足H=[Hd|Hp],其中,Hd具有(n-k)×k维,Hp具有(n-k)×(n-k)维,
其中如果Hp包括多个z×z子矩阵,每个该子矩阵是单位矩阵或者零矩阵,并且其中Hp的每个列的列权重至少是2。
2.根据权利要求1的方法,其中该Hp进一步包括通过将单位矩阵旋转规定的角度而产生的至少一个子矩阵。
3.根据权利要求1的方法,其中该奇偶校验矩阵H整体上不具有4圈。
4.根据权利要求1的方法,其中用于整个奇偶校验矩阵H的6圈等于或者小于预置的临界值(Cmax)。
5.根据权利要求2的方法,其中该规定的角度是90°。
9.根据权利要求5的方法,其中该Hp具有以下的格式:
其中,“I”是z×z单位矩阵,“0”是z×z零矩阵,并且“90”是通过将单位矩阵旋转90°产生的矩阵。
10.根据权利要求6或7的方法,该编码步骤包括:
递归步骤,顺序地得到第一奇偶校验矢量p(0)至与从最后的一个起的第四个对应的第四奇偶校验矢量p(mb-4);和
结束步骤,得到p(mb-3)、p(mb-2)和p(mb-1)。
11.根据权利要求8或9的方法,该编码步骤包括:
初始化步骤,顺序地得到第四奇偶校验矢量p(4)至第mb奇偶校验矢量p(mb);和
结束步骤,得到p(0)、p(1)和p(2)。
14.根据权利要求12的方法,该编码步骤包括:
递归步骤,顺序地得到第一奇偶校验矢量p(0)至与从最后的一个起的第六个对应的第六奇偶校验矢量p(mb-6);和
结束步骤,得到p(mb-5)、p(mb-4)、p(mb-3)、p(mb-2)和p(mb-1)。
15.根据权利要求13的方法,该编码步骤包括:
初始化步骤,从第六奇偶校验矢量p(5)中顺序地得到第mb奇偶校验矢量p(mb);和
结束步骤,得到p(0)、p(1),p(2)、p(3)和p(4)。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0074764 | 2004-09-17 | ||
KR20040074764 | 2004-09-17 | ||
KR1020040074764 | 2004-09-17 | ||
KR20040086320 | 2004-10-27 | ||
KR10-2004-0086320 | 2004-10-27 | ||
KR1020040086320 | 2004-10-27 | ||
PCT/KR2005/003103 WO2006031092A2 (en) | 2004-09-17 | 2005-09-16 | Method of encoding and decoding using ldpc code |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101395804A CN101395804A (zh) | 2009-03-25 |
CN101395804B true CN101395804B (zh) | 2011-09-07 |
Family
ID=36060446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800315547A Expired - Fee Related CN101395804B (zh) | 2004-09-17 | 2005-09-16 | 使用ldpc码编码和解码的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7934140B2 (zh) |
EP (1) | EP1800405B1 (zh) |
JP (1) | JP4820368B2 (zh) |
KR (1) | KR101208547B1 (zh) |
CN (1) | CN101395804B (zh) |
WO (1) | WO2006031092A2 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100943589B1 (ko) * | 2006-03-20 | 2010-02-23 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
JP2007299088A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | データ保護システム、方法及びプログラム |
KR101154995B1 (ko) * | 2006-07-14 | 2012-06-15 | 엘지전자 주식회사 | Ldpc 부호화를 수행하는 방법 |
US7644339B2 (en) * | 2006-10-02 | 2010-01-05 | Broadcom Corporation | Overlapping sub-matrix based LDPC (low density parity check) decoder |
CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
US7913149B2 (en) | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
KR101445080B1 (ko) * | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
WO2010006430A1 (en) * | 2008-07-15 | 2010-01-21 | The Royal Institution For The | Decoding of linear codes with parity check matrix |
JP4881355B2 (ja) * | 2008-08-19 | 2012-02-22 | 日本放送協会 | Ldpc符号の符号化器及び復号器、並びにプログラム、送信装置及び受信装置 |
CN101588183B (zh) * | 2009-06-26 | 2014-01-29 | 北京交通大学 | 一种ldpc码快速编码方法与系统 |
US8977924B2 (en) | 2012-09-10 | 2015-03-10 | Lsi Corporation | Optimized mechanism to simplify the circulant shifter and the P/Q kick out for layered LDPC decoder |
US20160182083A1 (en) * | 2014-12-23 | 2016-06-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and Methods for Decoder Scheduling With Overlap and/or Switch Limiting |
WO2018201554A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN108809328B (zh) | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
RU2667772C1 (ru) * | 2017-05-05 | 2018-09-24 | Хуавэй Текнолоджиз Ко., Лтд. | Способ и устройство обработки информации и устройство связи |
KR102059002B1 (ko) * | 2017-06-25 | 2019-12-24 | 엘지전자 주식회사 | 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말 |
WO2019226064A1 (en) * | 2018-05-22 | 2019-11-28 | Huawei Technologies Co., Ltd. | Type-i qc-ldpc codes with efficient encoding and good error floor characteristic |
CN108880563A (zh) * | 2018-06-14 | 2018-11-23 | 东南大学 | 一种ldpc码的改进编码方法及系统 |
US11190217B2 (en) * | 2018-08-23 | 2021-11-30 | Phison Electronics Corp. | Data writing method, memory controlling circuit unit and memory storage device |
TWI742509B (zh) * | 2020-01-09 | 2021-10-11 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 |
CN110677159B (zh) * | 2019-11-13 | 2023-03-10 | 天津津航计算技术研究所 | Ldpc校验矩阵的四环快速检测方法 |
CN113138947B (zh) * | 2020-01-17 | 2023-06-13 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
CN113722216B (zh) * | 2021-08-20 | 2024-02-09 | 山东华芯半导体有限公司 | 一种应用于ldpc ip灵活加载双矩阵的验证方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
AU2002364182A1 (en) * | 2002-08-20 | 2004-03-11 | Flarion Technologies, Inc. | Methods and apparatus for encoding ldpc codes |
US7058873B2 (en) * | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
KR100906474B1 (ko) | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100922956B1 (ko) * | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
-
2005
- 2005-09-16 WO PCT/KR2005/003103 patent/WO2006031092A2/en active Application Filing
- 2005-09-16 JP JP2007532249A patent/JP4820368B2/ja not_active Expired - Fee Related
- 2005-09-16 CN CN2005800315547A patent/CN101395804B/zh not_active Expired - Fee Related
- 2005-09-16 US US11/575,492 patent/US7934140B2/en not_active Expired - Fee Related
- 2005-09-16 KR KR1020077006122A patent/KR101208547B1/ko active IP Right Grant
- 2005-09-16 EP EP05787128.7A patent/EP1800405B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP1800405B1 (en) | 2014-03-12 |
KR101208547B1 (ko) | 2012-12-05 |
JP2008514106A (ja) | 2008-05-01 |
EP1800405A2 (en) | 2007-06-27 |
CN101395804A (zh) | 2009-03-25 |
WO2006031092A3 (en) | 2008-08-21 |
WO2006031092A2 (en) | 2006-03-23 |
US20090132886A1 (en) | 2009-05-21 |
US7934140B2 (en) | 2011-04-26 |
EP1800405A4 (en) | 2012-05-16 |
JP4820368B2 (ja) | 2011-11-24 |
KR20070058508A (ko) | 2007-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101395804B (zh) | 使用ldpc码编码和解码的方法 | |
CN101128981B (zh) | 使用低密度奇偶校验矩阵的编码和解码方法 | |
CN100571044C (zh) | 用ldpc码的自适应可变码率的编码和解码方法 | |
CN100583650C (zh) | 使用ldpc码编码和解码的方法及其装置 | |
US7536623B2 (en) | Method and apparatus for generating a low-density parity check code | |
US7814403B2 (en) | Method of encoding and decoding using low density parity check code | |
WO2008143396A1 (en) | Method and apparatus for designing low density parity check code with multiple code rates, and information storage medium thereof | |
US20240063826A1 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
CN101764620B (zh) | 用于使用信道代码解码的装置和方法 | |
CN101305521B (zh) | 使用低密度奇偶校验码编码和解码的方法 | |
US20230421177A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
KR20110114204A (ko) | 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더 | |
WO2006031062A2 (en) | Method of encoding and decoding using ldpc code and apparatus thereof | |
KR20090086744A (ko) | Ldpc 코드를 이용한 부호화/복호화 방법 및 그를 위한패리터 검사 행렬 | |
KR20060013197A (ko) | Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체 | |
KR20090095288A (ko) | 패리터 검사 행렬 생성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110907 Termination date: 20200916 |
|
CF01 | Termination of patent right due to non-payment of annual fee |