JP2020504505A - データ送信方法、データ受信方法、送信デバイス、受信デバイス、及び無線通信システム - Google Patents
データ送信方法、データ受信方法、送信デバイス、受信デバイス、及び無線通信システム Download PDFInfo
- Publication number
- JP2020504505A JP2020504505A JP2019533151A JP2019533151A JP2020504505A JP 2020504505 A JP2020504505 A JP 2020504505A JP 2019533151 A JP2019533151 A JP 2019533151A JP 2019533151 A JP2019533151 A JP 2019533151A JP 2020504505 A JP2020504505 A JP 2020504505A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- pseudo
- row
- cyclic ldpc
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/093—CRC update after modification of the information word
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (20)
- 送信デバイスにより、情報データを取得するステップと、
前記送信デバイスにより、疑似巡回低密度パリティチェックLDPCコード行列を使用することにより前記情報データをエンコードするステップであって、前記疑似巡回LDPC行列において、行(H−1)の行重みが行Hの行重みよりも大きい又は等しいか、又は行(H−1)の行重みが行Hの行重みよりも小さいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表し、前記行重みは、前記疑似巡回LDPC行列内の各行のターゲット要素の数量を表し、前記ターゲット要素によって表される行列が展開された後に、非ゼロ行列が取得される、ステップと、
前記送信デバイスにより、前記エンコードされたデータを変調して第1のデータを取得するステップと、
前記送信デバイスにより、前記第1のデータを送信するステップと
を含む
データ送信方法。 - 前記疑似巡回LDPC行列において、前記行(H−1)の前記行重みは、前記行Hの前記行重みよりも小さいか又は等しく、前記疑似巡回LDPC行列は、ラプター様構造の疑似巡回LDPC行列である
請求項1に記載の方法。 - 前記疑似巡回LDPC行列において、前記行(H−1)の前記行重みは、前記行Hの前記行重みよりも大きいか又は等しく、前記疑似巡回LDPC行列は、ラプター様構造の、列方向に転置された、疑似巡回LDPC行列である
請求項1に記載の方法。 - 受信デバイスにより、第2のデータを取得し、前記第2のデータを復調してデコード対象のデータを取得するステップと、
前記受信デバイスにより、疑似巡回低密度パリティチェックLDPCコード行列のブロック行列を使用することにより前記デコード対象のデータをデコードするステップであって、
前記ブロック行列は、前記疑似巡回LDPC行列内の部分行列である、ステップと
を含む
データ送信方法。 - 前記疑似巡回LDPC行列は、ラプター様構造の疑似巡回LDPC行列であり、
疑似巡回LDPC行列のブロック行列を使用することにより前記デコード対象のデータをデコードする前記ステップは、
前記ラプター様構造の前記疑似巡回LDPC行列内の行Mc〜(M−1)及び列0〜Nを含むブロック行列を使用することにより、反復の第1の指定された数量を通じて前記デコード対象のデータをデコードし、反復デコーディングの中間データを取得するステップと、
前記ラプター様構造の前記疑似巡回LDPC行列内の行0〜(Mc−1)及び列0〜Nを含むブロック行列、並びに行Mc〜(M−1)及び列0〜Nを含むブロック行列を順次に使用することにより、反復の第2の指定された数量を通じて反復デコーディングの前記中間データをデコードするステップとを含み、
Mは、前記ラプター様構造の前記疑似巡回LDPC行列内の行の数量を表し、Nは、前記ラプター様構造の前記疑似巡回LDPC行列内の列の数量を表し、Mcは、前記ラプター様構造の前記疑似巡回LDPC行列のコア行列内の行の数量を表し、前記コア行列の任意の行内の指定された要素が位置する列は、少なくとも2つの指定された要素を含み、
Mc<Mであり、M、N、及びMcはすべて正の整数である
請求項4に記載の方法。 - 前記疑似巡回LDPC行列において、行(H−1)の行重みは、行Hの行重みよりも小さいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表し、前記行重みは、前記疑似巡回LDPC行列内の各行のターゲット要素の数量を表し、前記ターゲット要素によって表される行列が展開された後に、非ゼロ行列が取得される
請求項4又は5に記載の方法。 - 前記疑似巡回LDPC行列において、行(H−1)の行重みは、行Hの行重みよりも大きいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表す
請求項4に記載の方法。 - 前記疑似巡回LDPC行列は、ラプター様構造の、列方向に転置された、疑似巡回LDPC行列である
請求項7に記載の方法。 - 疑似巡回LDPC行列のブロック行列を使用することにより前記デコード対象のデータをデコードする前記ステップは、
前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行0〜(M−Mc−1)及び列0〜Nを含むブロック行列を使用することにより、反復の第1の指定された数量を通じて前記デコード対象のデータをデコードして、反復デコーディングの中間データを取得するステップと、
前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行0〜(M−Mc−1)及び列0〜Nを含むブロック行列、並びに行Mc〜(M−1)及び列0〜Nを含むブロック行列を順次に使用することにより、反復の第2の指定された数量を通じて反復デコーディングの前記中間データをデコードするステップとを含み、
Mは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行の数量を表し、Nは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の列の数量を表し、Mcは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列のコア行列内の行の数量を表し、前記コア行列の任意の行内の非負要素が位置する列は、少なくとも2つの非負要素を含み、
Mc<M、Nc<Nであり、M、N、及びMcはすべて正の整数である
請求項8に記載の方法。 - 毎回前記デコード対象のデータをデコードする前記ステップの後、
デコーディングが成功した場合、反復デコーディングを終了するステップをさらに含む
請求項4〜9のいずれか一項に記載の方法。 - 情報データを取得するように構成された取得ユニットと、
疑似巡回低密度パリティチェックLDPCコード行列を使用することにより、前記取得ユニットにより得られた前記情報データをエンコードするように構成されたエンコーディングユニットであって、前記疑似巡回LDPC行列において、行(H−1)の行重みが行Hの行重みよりも大きい又は等しいか、又は行(H−1)の行重みが行Hの行重みよりも小さいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表し、前記行重みは、前記疑似巡回LDPC行列内の各行のターゲット要素の数量を表し、前記ターゲット要素によって表される行列が展開された後に、非ゼロ行列が取得されるエンコーディングユニットと、
前記エンコーディングユニットによってエンコードされた前記情報データを変調して第1のデータを取得するように構成された変調ユニットと、
前記変調ユニットにより変調を通じて得られた前記第1のデータを送信するように構成された送信ユニットと
を備える
送信デバイス。 - 前記疑似巡回LDPC行列において、前記行(H−1)の前記行重みは、前記行Hの前記行重みよりも小さいか又は等しく、前記疑似巡回LDPC行列は、ラプター様構造の疑似巡回LDPC行列である
請求項11に記載の送信デバイス。 - 前記疑似巡回LDPC行列において、前記行(H−1)の前記行重みは、前記行Hの前記行重みよりも大きいか又は等しく、前記疑似巡回LDPC行列は、ラプター様構造の、列方向に転置された、疑似巡回LDPC行列である
請求項11に記載の送信デバイス。 - 第2のデータを取得するように構成された取得ユニットと、
前記取得ユニットによって得られた前記第2のデータを復調してデコード対象のデータを取得するように構成された復調ユニットと、
疑似巡回低密度パリティチェックLDPCコード行列のブロック行列を使用することにより、前記復調ユニットにより復調を通じて得られた前記デコード対象のデータをデコードするように構成されたデコーディングユニットとを備え、
前記ブロック行列は、前記疑似巡回LDPC行列内の部分行列である
受信デバイス。 - 前記疑似巡回LDPC行列は、ラプター様構造の疑似巡回LDPC行列であり、
前記デコーディングユニットは、
前記ラプター様構造の前記疑似巡回LDPC行列内の行Mc〜(M−1)及び列0〜Nを含むブロック行列を使用することにより、反復の第1の指定された数量を通じて前記デコード対象のデータをデコードし、反復デコーディングの中間データを取得するステップと、
前記ラプター様構造の前記疑似巡回LDPC行列内の行0〜(Mc−1)及び列0〜Nを含むブロック行列、並びに行Mc〜(M−1)及び列0〜Nを含む前記ブロック行列を順次に使用することにより、反復の第2の指定された数量を通じて反復デコーディングの前記中間データをデコードするステップとの方式で、前記疑似巡回LDPC行列の前記ブロック行列を使用することにより、前記デコード対象のデータを特にデコードし、
Mは、前記ラプター様構造の前記疑似巡回LDPC行列内の行の数量を表し、Nは、前記ラプター様構造の前記疑似巡回LDPC行列内の列の数量を表し、Mcは、前記ラプター様構造の前記疑似巡回LDPC行列のコア行列内の行の数量を表し、前記コア行列の任意の行内の非負要素が位置する列は、少なくとも2つの非負要素を含み、
Mc<Mであり、M、N、及びMcはすべて正の整数である
請求項14に記載の受信デバイス。 - 前記疑似巡回LDPC行列において、行(H−1)の行重みは、行Hの行重みよりも小さいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表し、前記行重みは、前記疑似巡回LDPC行列内の各行のターゲット要素の数量を表し、前記ターゲット要素によって表される行列が展開された後に、非ゼロ行列が取得される
請求項14又は15に記載の受信デバイス。 - 前記疑似巡回LDPC行列において、行(H−1)の行重みは、行Hの行重みよりも大きいか又は等しく、Hは、整数であって、0≦H≦M−1であり、Mは、前記疑似巡回LDPC行列内の行の数量を表す
請求項14に記載の受信デバイス。 - 前記疑似巡回LDPC行列は、ラプター様構造の、列方向に転置された、疑似巡回LDPC行列である
請求項17に記載の受信デバイス。 - 前記デコーディングユニットは、
前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行0〜(M−Mc−1)及び列0〜Nを含むブロック行列を使用することにより、反復の第1の指定された数量を通じて前記デコード対象のデータをデコードして、反復デコーディングの中間データを取得するステップと、
前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行0〜(M−Mc−1)及び列0〜Nを含む前記ブロック行列、並びに行Mc〜(M−1)及び列0〜Nを含むブロック行列を順次に使用することにより、反復の第2の指定された数量を通じて反復デコーディングの前記中間データをデコードするステップとの方式で、前記疑似巡回LDPC行列の前記ブロック行列を使用することにより、前記デコード対象のデータを特にデコードし、
Mは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の行の数量を表し、Nは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列内の列の数量を表し、Mcは、前記ラプター様構造の、列方向に転置された、前記疑似巡回LDPC行列のコア行列内の行の数量を表し、前記コア行列の任意の行内の非負要素が位置する列は、少なくとも2つの非負要素を含み、
Mc<Mであり、M、N、及びMcはすべて正の整数である
請求項18に記載の受信デバイス。 - 前記デコーディングユニットは、
毎回前記デコード対象のデータをデコードした後、デコーディングが成功した場合、反復デコーディングを終了するようにさらに構成される
請求項14〜19のいずれか一項に記載の受信デバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2016/112463 WO2018119700A1 (zh) | 2016-12-27 | 2016-12-27 | 一种数据传输方法、发送设备和接收设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020504505A true JP2020504505A (ja) | 2020-02-06 |
Family
ID=62706685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019533151A Pending JP2020504505A (ja) | 2016-12-27 | 2016-12-27 | データ送信方法、データ受信方法、送信デバイス、受信デバイス、及び無線通信システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US10944427B2 (ja) |
EP (1) | EP3531561B1 (ja) |
JP (1) | JP2020504505A (ja) |
KR (1) | KR102184858B1 (ja) |
CN (1) | CN110089036B (ja) |
WO (1) | WO2018119700A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210126659A1 (en) * | 2019-10-24 | 2021-04-29 | Cloud Network Technology Singapore Pte. Ltd. | Apparatus and method for processing multi-user transmissions to discard signals or data carrying interference |
KR20230080769A (ko) | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080028273A1 (en) * | 2006-06-15 | 2008-01-31 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
US20080155385A1 (en) * | 2006-12-04 | 2008-06-26 | Samsung Electronics Co., Ltd. | Apparatus and method to encode/decode block low density parity check codes in a communication system |
JP2009503996A (ja) * | 2005-07-27 | 2009-01-29 | アギア システムズ インコーポレーテッド | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 |
CN104579576A (zh) * | 2015-01-27 | 2015-04-29 | 清华大学 | 编码调制方法及系统 |
JP2015156531A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7669103B2 (en) * | 2006-05-03 | 2010-02-23 | Alcatel-Lucent Usa Inc. | Encoded transmission |
CN100542049C (zh) * | 2007-03-23 | 2009-09-16 | 北京航空航天大学 | 一种多码率的ldpc码的译码器装置及译码方法 |
KR20080102902A (ko) * | 2007-05-22 | 2008-11-26 | 삼성전자주식회사 | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 |
KR101211433B1 (ko) * | 2008-12-19 | 2012-12-12 | 한국전자통신연구원 | 낮은 복잡도를 가지는 고속의 qc-ldpc 부호의 부호화 장치 및 방법 |
CN101741516B (zh) * | 2009-12-29 | 2013-05-08 | 电子科技大学 | 一种基于无速率模式的帧级别编码与译码方法 |
CN101764677B (zh) * | 2009-12-29 | 2013-02-13 | 电子科技大学 | 一种基于前向纠错的帧级别编码与译码方法 |
JP2012244305A (ja) * | 2011-05-17 | 2012-12-10 | Toshiba Corp | メモリコントローラ、半導体メモリ装置、および復号方法 |
US9203434B1 (en) * | 2012-03-09 | 2015-12-01 | Western Digital Technologies, Inc. | Systems and methods for improved encoding of data in data storage devices |
CN102710385B (zh) * | 2012-06-13 | 2016-02-17 | 北京交大微联科技有限公司 | 一种接触网电力线通信的发送端、接收端、系统及方法 |
GB2509073B (en) * | 2012-12-19 | 2015-05-20 | Broadcom Corp | Methods and apparatus for error coding |
KR101550762B1 (ko) * | 2013-11-29 | 2015-09-08 | 한국과학기술원 | 연접 오류 정정 장치 |
US20170019211A1 (en) * | 2014-03-17 | 2017-01-19 | Lg Electronics Inc. | Method and device for decoding low density parity check code for forward error correction in wireless communication system |
CN104168030B (zh) * | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
CN104618067B (zh) * | 2015-02-16 | 2017-11-03 | 中国科学院上海高等研究院 | Ngb‑w系统中物理帧信令信道的编码与调制方法 |
CN105978613B (zh) * | 2016-06-14 | 2019-11-15 | 深圳清华大学研究院 | 兼容mimo与miso传输的发射装置、发射方法、接收装置及接收方法 |
JP6880791B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
US10680647B2 (en) * | 2017-09-25 | 2020-06-09 | SK Hynix Inc. | Min-sum decoding for LDPC codes |
US10817373B2 (en) * | 2017-11-21 | 2020-10-27 | SK Hynix Inc. | Soft chip-kill recovery using concatenated codes |
-
2016
- 2016-12-27 WO PCT/CN2016/112463 patent/WO2018119700A1/zh unknown
- 2016-12-27 CN CN201680091690.3A patent/CN110089036B/zh active Active
- 2016-12-27 JP JP2019533151A patent/JP2020504505A/ja active Pending
- 2016-12-27 KR KR1020197016188A patent/KR102184858B1/ko active IP Right Grant
- 2016-12-27 EP EP16925120.4A patent/EP3531561B1/en active Active
-
2019
- 2019-06-10 US US16/436,912 patent/US10944427B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009503996A (ja) * | 2005-07-27 | 2009-01-29 | アギア システムズ インコーポレーテッド | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 |
US20080028273A1 (en) * | 2006-06-15 | 2008-01-31 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
US20080155385A1 (en) * | 2006-12-04 | 2008-06-26 | Samsung Electronics Co., Ltd. | Apparatus and method to encode/decode block low density parity check codes in a communication system |
JP2015156531A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
CN104579576A (zh) * | 2015-01-27 | 2015-04-29 | 清华大学 | 编码调制方法及系统 |
Non-Patent Citations (1)
Title |
---|
TSUNG-YI CHEN ET AL.: "Protograph-Based Raptor-Like LDPC Codes for Rate Compatibility with Short Blocklengths", 2011 IEEE GLOBAL TELECOMMUNICATIONS CONFERENCE (GLOBECOM 2011), JPN6020033951, 9 December 2011 (2011-12-09), ISSN: 0004342832 * |
Also Published As
Publication number | Publication date |
---|---|
EP3531561A4 (en) | 2019-10-09 |
KR20190073563A (ko) | 2019-06-26 |
EP3531561B1 (en) | 2023-07-12 |
US20190296768A1 (en) | 2019-09-26 |
US10944427B2 (en) | 2021-03-09 |
KR102184858B1 (ko) | 2020-12-01 |
EP3531561A1 (en) | 2019-08-28 |
CN110089036B (zh) | 2021-02-23 |
WO2018119700A1 (zh) | 2018-07-05 |
CN110089036A (zh) | 2019-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110572163B (zh) | 用于编码和译码ldpc码的方法和装置 | |
RU2716044C1 (ru) | Способы и системы кодирования и декодирования ldpc кодов | |
WO2018141277A1 (en) | Offset lifting method | |
US7934146B2 (en) | Method, apparatus and computer program product providing for data block encoding and decoding | |
KR20100022023A (ko) | 메모리 효율적인 ldpc 디코딩 | |
RU2733826C1 (ru) | Высокоскоростные длинные ldpc коды | |
CN104052501A (zh) | 低复杂度的多进制ldpc码译码方法 | |
CN108270510B (zh) | 基于ldpc码的通信方法和通信设备 | |
CN112005499A (zh) | Ldpc码的译码方法和装置 | |
US20220029637A1 (en) | Method for encoding and decoding ldpc code and communication apparatus therefor | |
US10944427B2 (en) | Data transmission method, sending device, and receiving device | |
US20100153813A1 (en) | Communication method and apparatus using ldpc code | |
CN111130563B (zh) | 处理信息的方法和装置 | |
CN108234066B (zh) | 基于ldpc的通信方法和通信设备 | |
US20140173374A1 (en) | Methods and apparatus for error coding | |
KR20160020996A (ko) | 길이가 64800이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법 | |
WO2017214851A1 (zh) | 一种信号传输的方法、发射端及接收端 | |
Nam-Il et al. | Early termination scheme for 5G NR LDPC code | |
WO2019229846A1 (ja) | 送信機、受信機、通信システム、および符号化率の変更方法 | |
MX2014012121A (es) | Codificador de revision de paridad de baja densidad que tiene una longitud de 64800 y un indice de codigo de 7/15 y metodo de codificacion de revision de paridad de baja densidad que utiliza el mismo. | |
AU2018288953A1 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
El Maammar et al. | Performance analysis of layered normalized min-sum for LDPC codes over weibull fading channels | |
KR20230019636A (ko) | 통신 및 방송 시스템에서 데이터 복호화 방법 및 장치 | |
CN114124108A (zh) | 基于低密度奇偶校验的编码方法、译码方法和相关装置 | |
KR102184829B1 (ko) | 길이가 16200이며, 부호율이 5/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210330 |