CN1993917B - 编码/译码具有可变块长度的块低密奇偶校验码的装置和方法 - Google Patents

Abstract

本发明公开了编码具有可变长度的块低密奇偶校验(LDPC)码的设备和过程。该过程包括：接收信息字；以及取决于在生成变成块LDPC码的信息字时要应用的长度，根据第一奇偶校验矩阵或第二奇偶校验矩阵将信息字编码成块LDPC码。

Description

编码/译码具有可变块长度的块 低密奇偶校验码的装置和方法

技术领域

本发明一般涉及移动通信系统，尤其涉及编码/译码块低密奇偶校验(LDPC)码的装置和方法。

背景技术

随着移动通信系统的迅速发展，有必要开发出即使在无线环境下也能够发送接近有线网络容量的大量数据的技术。为了满足能够在面向语音的服务之上处理和发送像图像和无线电数据那样的各种各样的数据的高速高容量通信系统的日益增加的要求，利用适当的信道编码方案提高系统的发送效率从而提高总系统性能是非常重要的。但是，因为移动通信系统的特性，其在数据发送期间，由于随信道状况而变的噪声、干扰和衰落，不可避免地会产生错误。错误的生成使大量信息数据丢失。

为了防止由于错误的生成而使信息数据丢失，当前正在使用各种各样的错误控制方案，并且这些方案部分基于信道特性，从而提高了移动通信系统的可靠性。最典型的错误控制方案使用纠错码。

现在参照图1对一般移动通信系统中的发送器/接收器的结构加以描述。

图1是例示一般移动通信系统中的发送器/接收器的结构的图形。参照图1，发送器100包括编码器111、调制器113和射频(RF)处理器115，而接收器150包括RF处理器151、解调器153和译码器155。

在发送器100中，如果生成发送信息数据‘u’，就将它传送到编码器111。编码器111通过用预定编码方案编码信息数据‘u’生成编码码元‘c’，并将编码码元‘ c’输出到调制器113。调制器113通过用预定调制方案调制编码码元‘c’生成已调码元‘s’，并将已调码元‘s’输出到RF处理器115。RF处理器115 RF地处理(RF-process)从调制器113输出的已调码元‘s’，并且通过天线ANT向空中发送经RF地处理的信号。

接收器150通过它的天线ANT接收发送器100以这种方式向空中发送的信号，并将通过天线接收的信号传送到RF处理器151。RF处理器151 RF地处理接收信号，并将经RF地处理的信号‘r’输出到解调器153。解调器153利用与应用在调制器113中的调制方案相对应的解调方案解调从RF处理器151输出的经RF地处理的信号‘r’，并将解调信号‘x’输出到译码器155。译码器155利用与应用在编码器111中的编码方案相对应的译码方案译码从解调器153输出的解调信号‘x’，和输出译码信号

作为最后译码信息数据。

为了使接收器150无错地译码发送器100发送的信息数据‘u’，需要高性能的编码器和译码器。尤其，由于因为移动通信系统的特性而应该考虑无线电信道环境，所以应该更认真地考虑由无线电信道环境造成的错误。

最典型的纠错码包括turbo码和低密奇偶校验(LDPC)码。

众所周知，在高速数据发送期间，turbo码在性能增益上优于传统上用于纠错的卷积码。turbo码的优点在于，它可以有效地纠正在发送信道中生成的噪声引起的错误，从而提高了数据发送的可靠性。LDPC码可以在因素图(factor graph)中利用基于和积算法(sum-product algorithm)的叠代译码算法译码。因为用于LDPC码的译码器使用基于和积算法的叠代译码算法，所以它没有用于turbo码的译码器那么复杂。另外，与用于turbo码的译码器相比，用于LDPC码的译码器也易于用并行处理译码器实现。

Shannon(香农)信道编码定理阐明了只有在不超过信道容量的数据速率下才可以进行可靠通信。但是，Shannon信道编码定理没有提出支持直至最大信道容量极限的数据速率的详细信道编码/译码方法。一般说来，尽管具有很大块大小的随机码呈现接近Shannon信道编码定理的信道容量极限的性能，但当使用MAP(最大A后验)或ML(最大似然)译码方法时，因为其繁重的计算负担，实际上不可能实现该译码方法。

turbo码由Berrou、Glavieux和Thitimajshima在1993年提出，而且呈现接近Shannon信道编码定理的信道容量极限的优良性能。turbo码的提出引发了对代码的叠代译码和图形表示的积极研究，而且Gallager在1962年提出的LDPC码已经成为新的研究焦点。在turbo码和LDPC码的因素图中存在循环，并且众所周知，存在循环的LDPC码的因素图中的叠代译码是次最佳的。此外，在实验上已经证明，LDPC码通过叠代译码具有卓越的性能。已知具有最高性能的LDPC码在使用块大小10⁷、位错率(BER)10^-5的Shannon信道编码定理的信道容量极限上甚至呈现只有大约0.04[dB]差异的性能。另外，尽管定义在q＞2的伽罗瓦域(Galois Field(GF))(即，GF(q))中的LDPC码在其译码过程中越来越复杂，但它在性能上比二进制码优良得多。但是，对于定义在GF(q)中的LDPC码，还没有通过叠代译码算法成功译码的满意理论描述。

Gallager提出的LDPC码通过奇偶校验矩阵来定义，在该奇偶校验矩阵中，大多数元素具有0的值，和除了具有值0的元素之外的少数元素具有非零值，例如，1的值。在如下的描述中，假设非零值是1的值。

例如，(N，j，k)LDPC码是具有块长N的线性块码，并且通过稀疏奇偶校验矩阵来定义，在该稀疏奇偶校验矩阵中，每列只有j个元素具有1的值，每行只有k个元素具有1的值，并且除了具有值1的元素之外的所有其它元素具有0的值。

像上述那样奇偶校验矩阵中每列的权重被固定为“j”和奇偶校验矩阵中每行的权重(weight)被固定为“k”的LDPC码被称为“规则LDPC码”。这里，“权重”指的是构成奇偶校验矩阵的元素当中具有非零值的元素的个数。与规则LDPC码不同，奇偶校验矩阵中每列的权重和奇偶校验矩阵中每行的权重不固定的LDPC码被称为“不规则LDPC码”。大家知道，不规则LDPC码在性能上比规则LDPC码优良。但是，在不规则LDPC码的情况中，因为奇偶校验矩阵中每列的权重和每行的权重不是固定的，即，是不规则的，所以必须适当地调整奇偶校验矩阵中每列的权重和奇偶校验矩阵中每行的权重，以便保证优良的性能。

现在参照图2对作为(N，j，k)LDPC码的一个例子的(8，2，4)LDPC码的奇偶校验矩阵加以描述。

图2是例示一般(8，2，4)LDPC码的奇偶校验矩阵的图形。参照图2，(8，2，4)LDPC码的奇偶校验矩阵H由8列4行组成，其中，每列的权重被固定为2和每行的权重被固定为4。因为奇偶校验矩阵中每列的权重和每行的权重像上述那样是规则的，所以如图2所示的(8，2，4)LDPC码成为规则LDPC码。

到此为止，已经参照图2描述了(8，2，4)LDPC码的奇偶校验矩阵。接着，在下文中参照图3描述结合图2描述过的(8，2，4)LDPC码的因素图。

图3是例示图2的(8，2，4)LDPC码的因素图的图形。参照图3，(8，2，4)LDPC码的因素图由8个可变节点x₁ 300、x₂ 302、x₃ 304、x₄ 306、x₅ 308、x₆ 310、x₇ 312和x₈ 314和4个校验节点316、318、320和322组成。当在(8，2，4)LDPC码的奇偶校验矩阵的第i行和第j列相交的点上存在具有1的值(即非零值)的元素时，在可变节点x_i和第j校验节点之间创建一个分支。

如上所述，因为LDPC码的奇偶校验矩阵具有非常小的权重，所以，虽然块码的块长不断增加，甚至在像turbo码那样，呈现接近Shannon信道编码定理的信道容量极限的性能的、具有相对较长长度的块码中，也可能通过叠代译码进行译码。MacKay和Neal已经证明，利用流式传送方案对LDPC码的叠代译码过程在性能上接近turbo码的叠代译码过程。

为了生成高性能LDPC码，应该满足如下条件。

(1)应该考虑LDPC码的因素图上的循环。

术语“循环”指的是LDPC码的因素图中由连接可变节点和校验节点的边形成的环路，而且循环的长度被定义成构成环路的边的个数。长循环意味着LDPC码的因素图中构成环路的连接可变节点和校验节点的边的个数多。相反，短循环意味着LDPC码的因素图中构成环路的连接可变节点和校验节点的边的个数少。

由于如下原因，随着LDPC码的因素图中的循环越来越长，LDPC码的性能效率不断增大。也就是说，当在LDPC码的因素图中生成长循环，可以防止性能变差，譬如，当在LDPC码的因素图中存在太多短长度的循环时出现的错误底(error floor)。

(2)应该考虑LDPC码的有效编码。

因为其高度编码复杂性，与卷积码或turbo码相比，难以对LDPC码进行实时编码。为了降低LDPC码的编码复杂性，人们提出了重复累积(RA)码。但是，RA码在降低LDPC码的编码复杂性方面也存在极限。因此，应该考虑LDPC码的有效编码。

(3)应该考虑LDPC码的因素图上的度数(degree)分布。

一般说来，因为不规则LDPC码的因素图具有各种各样的度数，所以不规则LDPC码在性能上比规则LDPC码优良。术语“度数”指的是LDPC码的因素图中连接可变节点和校验节点的边的个数。并且，短语LDPC码的因素图上的“度数分布”指的是具有特定度数的节点的个数与总节点个数之比。已经由Richardson证明，具有特定度数分布的LDPC码在性能上是优良的。

现在参照图4对块LDPC码的奇偶校验矩阵加以描述。

图4是例示一般块LDPC码的奇偶校验矩阵的图形。在给出图4的描述之前，应该注意到，块LDPC码是不仅考虑了有效编码而且考虑了奇偶校验矩阵的有效存储和性能提高的新LDPC码，和块LDPC码是通过推广规则LDPC码的结构扩展的LDPC码。参照图4，将块LDPC码的奇偶校验矩阵划分成多个分块，并将置换矩阵映射到每个分块。在图4中，‘P’代表具有N_s×N_s大小的置换矩阵，并置换矩阵P的上标(或指数)a_pq是0≤a_pq≤N_s-1或a_pq＝∞。

另外，‘p’表示对应置换矩阵处在奇偶校验矩阵的分块的第p行中，和‘q’表示对应置换矩阵处在奇偶校验矩阵的分块的第q列中。也就是说，P^apq代表处在由多个分块组成的奇偶校验矩阵的第p行和第q列相交的分块中的置换矩阵。也就是说，‘p’和‘q’分别代表奇偶校验矩阵中与信息部分相对应的分块的行号和列号。

现在参照图5描述置换矩阵。

图5是例示图4的置换矩阵P的图形。如图5所示，置换矩阵P是具有N_s×N_s大小的方阵，和构成置换矩阵P的N_s个列的每一个具有1的权重以及构成置换矩阵P的N_s个行的每一个也具有1的权重。这里，尽管将置换矩阵P的大小表达成N_s×N_s，但因为置换矩阵P是方阵，所以也可以将它表达成N_s。

在图4中，上标为a_pq＝0的置换矩阵P，即，置换矩阵P⁰代表单位矩阵I_Ns×Ns，和上标为a_pq＝∞的置换矩阵P，即，置换矩阵P^∞代表零矩阵。这里，I_Ns×Ns代表大小为N_s×N_s的单位矩阵。

在如图4所示的块LDPC码的整个奇偶校验矩阵中，因为总行数是N_s×p和总列数是N_s×q(对于p≤q)，所以当LDPC码的整个奇偶校验矩阵具有满秩时，可以与分块大小无关地将编码率表达成方程(1)。

$R=\frac{N_s\×q-N_s\×p}{N_s\×q}=\frac{q-p}{q}=1-\frac{p}{q}\·\·\·\·\·\·\left(1\right)$

如果对于所有p和q，a_pq≠∞，则与分块相对应的置换矩阵是非零矩阵，并且分块构成与分块相对应的每个置换矩阵中每列的权重值和每行的权重值分别是p和q的规则LDPC码。这里，将与分块相对应的每个置换矩阵称为“分矩阵”。

因为在整个奇偶校验矩阵中存在(p-1)相关行，所以编码率大于通过方程(1)计算的编码率。在块LDPC码的情况中，如果确定了构成整个奇偶校验矩阵的每个分块的第一行的权重位置，就可以确定其余(N_s-1)个行的权重位置。因此，与不规则地选择权重来存储有关整个奇偶校验矩阵的信息相比，所需存储器的大小减小为1/N_s。

如上所述，术语“循环”指的是LDPC码的因素图中由连接可变节点和校验节点的边形成的环路，和循环的长度被定义成构成环路的边的个数。长循环意味着LDPC码的因素图中构成环路的连接可变节点和校验节点的边的个数多。随着LDPC码的因素图中的循环越来越长，LDPC码的性能效率不断增大。

相反，随着LDPC码的因素图中的循环越来越短，因为性能变差，譬如，出现错误底，所以LDPC码的纠错能力就下降。也就是说，当在LDPC码的因素图中存在许多短长度的循环时，有关从那里开始的、属于短长度的循环的特定节点的信息在少数几次叠代之后就返回。随着叠代次数增加，信息更频繁地返回到相应节点，使得不能正确地更新信息，从而使LDPC码的纠错能力变差。

现在参照图6对块LDPC码的循环结构加以描述。

图6是例示奇偶校验矩阵由4个分矩阵组成的块LDPC码的循环结构的图形。在给出图6的描述之前，应该注意到，块LDPC码是不仅考虑了奇偶校验矩阵的有效编码而且考虑了奇偶校验矩阵的有效存储和性能提高的新LDPC码。块LDPC码也是通过推广规则LDPC码的结构扩展的LDPC码。如图6所示的块LDPC码的奇偶校验矩阵由4个分块组成，对角线代表具有值1的元素所在的位置，和除了对角线之外的其它部分代表具有值0的元素所在的位置。另外，‘P’代表与结合图5所述的置换矩阵相同的置换矩阵。

为了分析如图6所示的块LDPC码的循环结构，将位于分矩阵P^a的第i行的具有值1的元素定义为参考元素，并将位于第i行的具有值1的元素称为“0-点”。这里，“分矩阵”指的是与分块相对应的矩阵。0-点位于分矩阵P^a的第(i+a)列。

将位于与0-点相同的行、分矩阵P^b中具有值1的元素称为“1-点”。由于与0-点相同的原因，1-点位于分矩阵P^b的第(i+b)列。

接着，将位于与1-点相同的列、分矩阵P^c中具有值1的元素称为“2-点”。因为分矩阵P^c是通过与模Ns有关地将单位矩阵I的各个列向右移动了c获得的矩阵，所以2-点位于分矩阵P^c的第(i+b-c)行。

另外，将位于与2-点相同的行、分矩阵P^d中具有值1的元素称为“3-点”。3-点位于分矩阵P^d的第(i+b-c+d)列。

最后，将位于与3-点相同的列、分矩阵P^a中具有值1的元素称为“4-点”。4-点位于分矩阵P^a的第(i+b-c+d-a)行。

在如图6所示的LDPC码的循环结构中，如果存在长度为4的循环，0-点和4-点位于同一位置。也就是说，0-点和4-点之间的关系由方程(2)定义。

$i\≅i+b-c+d-a\left(\mathrm{mod}{N}_s\right)$ 或

$i+a\≅i+b-c+d\left(\mathrm{mod}{N}_s\right)\·\·\·\·\·\·\left(2\right)$

可以将方程(2)重写成方程(3)。

$a+c\≅b+d\left(\mathrm{mod}{N}_s\right)\·\·\·\·\·\·\left(3\right)$

结果，当方程(3)的关系得到满足时，生成长度为4的循环。一般说来，当0-点和4-点首先彼此相同时，给出 $i\≅i+p(b-c+d-e)\left(\mathrm{mod}{N}_s\right)$ 的关系，和满足如下方程(4)所示的关系。

$p(a-b+c-d)\≅0\left(\mathrm{mod}{N}_s\right)\·\·\·\·\·\·\left(4\right)$

换句话说，如果对于给定a、b、c和d，满足方程(4)的正整数当中具有最小值的正整数被定义成‘p’，则长度为4p的循环变成如图6所示的块LDPC码的循环结构当中具有最短长度的循环。

总而言之，如上所述，对于(a-b+c-d)≠0，如果满足gcd(N_s，a-b+c-d)＝1，那么，p＝N_s。这里，gcd(Ns，a-b+c-d)是计算整数N_s和a-b+c-d的“最大公约数”的函数。因此，长度为4N_s的循环变成具有最短长度的循环。

Richardson-Urbanke技术将用作块LDPC码的编码技术。因为Richard-son-urbanke技术被用作编码技术，所以随着奇偶校验矩阵的形式变得与满(full)下三角矩阵的形式相似，可以将编码复杂性被最小化。

现在参照图7对具有与满下三角矩阵的形式相似的形式的奇偶校验矩阵加以描述。

图7是例示具有与满下三角矩阵的形式相似的形式的奇偶校验矩阵的图形。如图7所示的奇偶校验矩阵与在奇偶部分的形式中具有满下三角矩阵的形式的奇偶校验矩阵不同。在图7中，如上所述，信息部分的置换矩阵P的上标(或指数)a_pq是0≤a_pq＜N_s-1或a_pq＝∞。信息部分的上标为a_pq＝0的置换矩阵P，即，置换矩阵P⁰代表单位矩阵I_Ns×Ns，和上标为a_pq＝∞的置换矩阵P，即，置换矩阵P^∞代表零矩阵。在图7中，‘p’代表映射到信息部分的分块的行号，和‘q’代表映射到奇偶部分的分块的列号。此外，映射到奇偶部分的置换矩阵P的上标a_p、x和y代表置换矩阵P的指数。但是，为了便于说明，不同的上标a_p、x和y用于将奇偶部分与信息部分区分开。也就是说，在图7中，P^a1和P^ap也是置换矩阵，并将上标a₁到a_p依次加在位于奇偶部分的对角部分的分矩阵上。另外，P^x和P^y也是置换矩阵，和为了便于说明，以不同的方式对它们加索引，以便将奇偶部分与信息部分区分开。如果具有如图7所示的奇偶校验矩阵的块DLPC码的块长被假设为N，块LDPC码的编码复杂性随块长N(0(N))线性增加。

具有图7的奇偶校验矩阵的DLPC码的最大问题是，如果将分块的长度定义成N_s，则生成在块DLPC码的因素图中度数总是1的N_s个校验节点。根据叠代译码，度数为1的校验节点不能影响性能提高。因此，基于Richardson-Ur-banke技术的标准不规则LDPC码不包括度数为1的校验节点。因此，将图7的奇偶校验矩阵当作基本奇偶校验矩阵，以便设计出在不包括度数为1的校验节点的时候也能够有效编码的奇偶校验矩阵。在由分矩阵组成的图7的奇偶校验矩阵中，奇偶矩阵的选择对于块LDC码的性能提高是非常重要的，以致于为分矩阵找出适当选择准则也变成非常重要的因素。

现在对根据前述块LDPC码设计块LDPC码的奇偶校验矩阵的方法加以描述。

为了便于描述设计块LDPC码的奇偶校验矩阵的方法和编码块LDPC码的方法，假设如图7所示的奇偶校验矩阵由如图8所示的6个分矩阵组成。

图8是例示划分成6个分块的图7的奇偶校验矩阵的图形。参照图8，如图7所示的块LDPC码的奇偶校验矩阵被划分成信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂。信息部分‘s’与结合图7所述的信息部分一样，代表在编码块LDPC码的过程中映射成实际信息字的那一部分奇偶校验矩阵，但是，为了便于说明，用不同的参考字母代表信息部分‘s’。第一奇偶部分p₁和第二奇偶部分p₂与结合图7所述的奇偶部分一样，代表在编码块LDPC码的过程中映射成实际奇偶的那一部分奇偶校验矩阵，和奇偶部分被划分成两个部分。

分矩阵A和C对应于信息部分‘s’的分块A(802)和C(804)，分矩阵B和D对应于第一奇偶部分p₁的分块B(806)和D(808)，和分矩阵T和E对应于第二奇偶部分p₂的分块T(810)和E(812)。尽管在图8中将奇偶校验矩阵划分成7个分块，但应该注意到，‘0’不是一个独立的分块，和因为与分块T(810)相对应的分矩阵T具有满下三角形式，所以根据对角排列的零矩阵的区域用‘0’表示。利用信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂的分矩阵简化编码方法的过程将在后面参照图10加以描述。

现在，在下文中将参照图9描述图8的分矩阵。

图9是例示图7的奇偶校验矩阵中，如图8所示的分矩阵B的转置矩阵、分矩阵E、分矩阵T和分矩阵T的逆矩阵的图形。

参照图9，分矩阵B^T代表分矩阵B的转置矩阵，和分矩阵T^-1代表分矩阵T的逆矩阵。P^(k1～k2)代表 $\underset{i=k_1}{\overset{k_2}{\mathrm{\Π}}}{P}^{a_1}=P^{\underset{i=k_1}{\overset{k_2}{\mathrm{\Σ}}}}.$ 如图9所示的置换矩阵，例如，P^a1可以是单位矩阵。如上所述，如果置换矩阵的上标，即，a₁是0，P^a1将是单位矩阵。此外，如果置换矩阵的上标，即，a₁增加预定值，则置换矩阵被循环移动预定值，因此，置换矩阵P^a1将是单位矩阵。

现在参照图10对设计块LDPC码的奇偶校验矩阵的过程加以描述。

图10是例示生成一般块LDPC码的奇偶校验矩阵的过程的流程图。在给出图10的描述之前，应该注意到，为了生成块LDPC码，必须确定要生成的块LDPC码的码字大小和编码率，并且必须根据确定的码字大小和编码率确定奇偶校验矩阵的大小。如果块LDPC码的码字大小用N表示和编码率用R表示，则奇偶校验矩阵的大小变成N(1-R)×N。实际上，由于首先生成适合通信系统状况的奇偶校验矩阵，然后使用生成的奇偶校验矩阵，所以如图10所示的生成块LDPC码的奇偶校验矩阵的过程只执行一次。

参照图10，在步骤1011中，控制器将大小为N(1-R)×N的奇偶校验矩阵划分成总共p×q个块，包括沿着水平轴p个块和沿着垂直轴q个块，然后，前进到步骤1013。由于每个块具有N_s×N_s的大小，奇偶校验矩阵由N_s×p个列和N_s×q个行组成。在步骤1103中，控制器将从奇偶校验矩阵中划分的p×q个块分类成信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂，然后前进到步骤1015和1021。

在步骤1015中，控制器根据保证块LDPC码良好性能的度数分布将信息部分‘s’分离成非零块或非零矩阵和零块或零矩阵，然后前进到步骤1017。因为上面已经描述了保证块LDPC码良好性能的度数分布，所以这里省略对它的详细描述。在步骤1017中，控制器确定置换矩阵P^apq，使得像上述那样，在根据保证块LDPC码良好性能的度数分布确定的块当中具有低度数的块中的非零矩阵部分中，块循环的最小循环长度应该被最大化，然后前进到步骤1019。确定置换矩阵P^apq不仅应该考虑到信息部分‘s’的块循环，而且应该考虑到第一奇偶部分p₁和第二奇偶部分p₂的块循环。

在步骤1019中，控制器在根据保证块LDPC码良好性能的度数分布确定的块当中具有高度数的块中的非零矩阵部分中随机确定置换矩阵P^apq，然后结束该过程。即使当确定要应用于具有高度数的块中的非零矩阵部分的置换矩阵P^apq时，也必须以使块循环的最小循环长度被最大化的方式确定置换矩阵P^apq，和确定置换矩阵P^apq不仅要考虑信息部分‘s’的块循环，而且要考虑第一奇偶部分p₁和第二奇偶部分p₂的块循环。排列在奇偶校验矩阵的信息部分‘s’中的置换矩阵P^apq的例子例示在图7中。

在步骤1021中，控制器将第一奇偶部分p₁和第二奇偶部分p₂划分成4个分矩阵B、T、D和E，然后前进到步骤1023。在步骤1023中，控制器将非零置换矩阵P^y和P^a1输入构成分矩阵B的分块当中的2个分块中，然后前进到步骤1025。将非零置换矩阵P^y和P^a1输入构成分矩阵B的分块当中的2个分块中的结构已经参照图9描述过。

在步骤1025中，控制器将单位矩阵I输入分矩阵T的对角分块中，将特定置换矩阵P^a2、P^a3、...、P^am-1输入分矩阵T的对角元下的第(i，i+1)分块中，然后前进到步骤1027。将单位矩阵I输入分矩阵T的对角分块中，并将特定置换矩阵P^a2、P^a3、...、P^am-1输入分矩阵T的对角元下的第(i，i+1)分块中的结构已经参照图9描述过。

在步骤1027中，控制器将置换矩阵P^x输入分矩阵D中，然后前进到步骤1029。在步骤1209中，控制器将置换矩阵P^am只输入分矩阵E中的最后分块中，然后结束该过程。将2个置换矩阵P^am只输入构成分矩阵E的分块当中的最后分块中的结构已经参照图9描述过。

发明内容

如上所述，人们知道，LDPC码与turbo码一起，在高速数据发送期间具有高的性能增益，和有效地纠正在发送信道中生成的噪声引起的错误，从而有助于数据发送可靠性的提高。但是，LDPC码的缺点在于编码率，因为LDPC码具有相对较高的编码率，和它在编码率方面存在局限性。在当前可用的LDPC码当中，主要LDPC码具有1/2的编码率，和只有次要LDPC码具有1/3的编码率。在编码率方面的局限性对高速高容量数据发送造成致命影响。当然，尽管可以利用密度演化方案计算代表最好性能的度数分布，以便为LDPC码实现相对较低的编码率，但由于各种各样的限制，譬如，因素图中的循环结构和硬件实现，难以实现具有代表最好性能的度数分布的LDPC码。

因此，本发明的一个目的是提供在移动通信系统中编码/译码具有可变块长度的LDPC码的装置和方法。

本发明的另一个目的是提供在移动通信系统中编码/译码其编码复杂性被最小化的具有可变块长度的LDPC码的装置和方法。

根据本发明的一个方面，提供了编码具有可变长度的块低密奇偶校验(LDPC)码的方法。该方法包括：接收信息字；以及取决于在生成变成块LDPC码的信息字时要应用的长度，根据第一奇偶校验矩阵和第二奇偶校验矩阵之一将信息字编码成块LDPC码。

根据本发明的另一个方面，提供了编码具有可变长度的块低密奇偶校验(LDPC)码的装置。该装置包括接收编码器，用于根据取决于在生成变成块LDPC码的信息字时要应用的长度的第一奇偶校验矩阵和第二奇偶校验矩阵之一将信息字编码成块LDPC码；和调制器，用于利用预定调制方案将块LDPC码调制成已调码元。

根据本发明的又一个方面，提供了译码具有可变长度的块低密奇偶校验(LDPC)码的方法。该方法包括接收信号；和根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，和按照所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码。

根据本发明的再一个方面，提供了译码具有可变长度的块低密奇偶校验(LDPC)码的装置。该装置包括接收器，用于接收信号；和译码器，用于根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，和按照所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码。

附图说明

通过结合附图对本发明的优选实施例进行如下详细描述，本发明的上述和其它目的、特征和优点将更加清楚，在附图中：

图1是例示一般移动通信系统中的发送器/接收器的结构的图形；

图2是例示一般(8，2，4)LDPC码的奇偶校验矩阵的图形；

图3是例示图2的(8，2，4)LDPC码的因素图的图形；

图4是例示一般块LDPC码的奇偶校验矩阵的图形；

图5是例示图4的置换矩阵P的图形；

图6是例示奇偶校验矩阵由4个分矩阵组成的块LDPC码的循环结构的图形。

图7是例示具有与满下三角矩阵的形式相似的形式的奇偶校验矩阵的图形；

图8是例示划分成6个分块的图7的奇偶校验矩阵的图形；

图9是例示如图8所示的分矩阵B和转置矩阵、分矩阵E和分矩阵T的逆矩阵的图形；

图10是例示生成一般块LDPC码的奇偶校验矩阵的过程的流程图；

图11是例示根据本发明第一实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图12是例示根据本发明第二实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图13是例示根据本发明第三实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图14是例示根据本发明第四实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图15是例示编码根据本发明第一到第四实施例的可变长度块LDPC码的过程的流程图；

图16是例示编码根据本发明实施例的可变长度块LDPC码的装置的内部结构的图形；

图17是例示译码根据本发明实施例的块LDPC码的装置的内部结构的图形；

图18是例示根据本发明第五实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图19是例示根据本发明第六实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图20是例示根据本发明第七实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图21是例示根据本发明第八实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图22是例示根据本发明第九实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图23是例示根据本发明第十实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图24是例示根据本发明第十一实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图25是例示根据本发明第十二实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图26是例示根据本发明第十三实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图27是例示根据本发明第十四实施例的可变长度块LDPC码的奇偶校验矩阵的图形；

图28是例示根据本发明第十五实施例的可变长度块LDPC码的奇偶校验矩阵的图形。

具体实施方式

现在参照附图详细描述本发明的几个优选实施例。在如下的描述中，为了简洁起见，省略了对包含其中的已知功能和配置的详细描述。

本发明提出了编码和译码具有可变长度的块低密奇偶校验(LDPC)码(下文称为“可变长度块LDPC码”)的装置和方法。也就是说，本发明提出了编码和译码块LDPC码的因素图中最小循环的长度被最大化、块LDPC码的编码复杂性被最小化、块LDPC码的因素图中的度数分布具有1的最佳值和支持可变块长度的可变长度块LDPC码的装置和方法。尽管在说明书中未分开例示，但用于根据本发明的可变长度块LDPC码的编码和译码装置可以应用于参照图1所述的发送器/接收器。

下一代移动通信系统已经演变成分组服务通信系统，和作为将成组分组数据(burst packet data)发送给多个移动台的系统的分组服务通信系统已经被设计成适用于高容量数据发送。为了提高数据吞吐量，人们已经提出了混合自动重发请求(HARQ)方案和自适应调制和编码(AMC)方案。由于HARQ方案和AMC方案支持可变编码率，所以需要块LDPC码具有可变块长。

与一般LDPC码的设计一样，可变长度块LDPC码的设计是通过奇偶校验矩阵的设计实现的。但是，在移动通信系统中，为了提高带有一个CODEC的可变长度块LDPC码，即，为了提供具有各种块长的块LDPC码，奇偶校验矩阵应该包括能够代表具有不同块长的块LDPC码的奇偶校验矩阵。现在对提供可变块长度的块LDPC码的奇偶校验矩阵加以描述。

首先，为所需编码率设计具有在系统中要求的最小长度的块LDPC码。在奇偶校验矩阵中，如果表示其分矩阵的大小的N_s增加了，生成具有长块长的块LDPC码。如上所述，“分矩阵”指的是与将奇偶校验矩阵划分成多个分块所得的每个分块相对应的置换矩阵。假设以这样的方式扩展块LDPC码，即，首先设计具有短长度的块LDPC码，然后设计具有长长度的块LDPC码，由于奇偶矩阵的大小N_s的增加导致循环结构的修改，所以这样选择奇偶校验矩阵的置换矩阵的指数，使得循环长度应该被最大化。这里，分矩阵的大小是N_s意味着分矩阵是大小为N_s×N_s的方阵，和为了便于描述，用N_s表示分矩阵的大小。

例如，假设基本块LDPC码的分块大小是N_s＝2，当希望将N_s＝2的基本块LDPC码扩展成长度是基本块LDPC码长度2倍的N_s＝4的块LDPC码时，如果其长度从N_s＝2增加到N_s＝4，则置换矩阵中指数是0的分矩阵可以选择0或2的值。在这两个值当中，应该选择能够使循环最大化的值。类似地，在N_s＝2的块LDPC码中，如果其长度从N_s＝2增加到N_s＝4，则指数为1的分矩阵可以选择1或3的值。

如上所述，在值N_s增加时，通过利用基本块LDPC码设计块LDPC码，可以为每个块长设计出具有最大性能的块LDPC码。另外，可以将具有不同长度的块LDPC码当中的一个随机块LDPC码定义成基本块LDPC码，这有助于存储效率的提高。现在对生成可变长度块LDPC码的奇偶校验矩阵的方法加以描述。本发明根据编码率为可变长度块LDPC码提出了4种类型的奇偶校验矩阵，以及在本发明中得到考虑的编码率包括1/2、2/3、3/4和5/6。

在给出对编码率为1/2、2/3、3/4和5/6的可变长度块LDPC码的奇偶校验矩阵的描述之前，首先参照图15描述利用在本发明中设计的奇偶校验矩阵编码可变长度块LDPC码的过程。

图15是例示编码根据本发明第一到第四实施例的可变长度块LDPC码的过程的流程图。在给出图15的描述之前，假设用于可变长度块LDPC码的奇偶校验矩阵由如参照图8所述的6个分矩阵组成。

参照图15，在步骤1511中，控制器(未示出)接收要编码成可变长度块LDPC码的信息字矢量‘s’，然后前进到步骤1513和1515。这里假设所接收以被编码成块LDPC码的信息字矢量‘s’的长度是k。在步骤1513中，控制器将所接收到的信息字矢量‘s’与奇偶校验矩阵的分矩阵A矩阵相乘(As)，然后前进到步骤1517。这里，因为位于分矩阵A中的具有值1的元素的个数远少于具有值0的元素的个数，所以用相对少量的和积运算就可以实现信息字矢量s和奇偶校验矩阵的分矩阵A的矩阵相乘(As)。另外，在分矩阵A中，因为具有值1的元素所在的位置可以表达成非零块的位置和块的置换矩阵的指数相乘，所以与随机奇偶校验矩阵相比，可以用非常简单的运算进行矩阵相乘。在步骤1515中，控制器对奇偶校验矩阵的分矩阵C和信息字矢量‘s’进行矩阵相乘(Cs)，然后前进到步骤1519。

在步骤1517中，控制器对信息字矢量‘s’和奇偶校验矩阵的分矩阵A的矩阵相乘结果(As)和矩阵ET^-1进行矩阵相乘(ET^-1As)，然后前进到步骤1519。这里，因为如上所述，矩阵ET^-1中具有值1的元素的个数非常少，所以如果给出块的置换矩阵的指数，则可以非常简单地进行矩阵相乘。在步骤1519中，控制器通过相加ET^-1As和Cs，计算第一奇偶矢量P ₁(P ₁＝ET^-1As+Cs)，然后前进到步骤1521。这里，相加运算是异或(XOR)运算，对于具有相同值的位之间的运算，它的结果变成0，和对于具有不同值的位之间的运算，它的结果变成1。也就是说，直到步骤1519的过程是计算第一奇偶矢量P ₁的过程。

在步骤1521中，控制器将奇偶校验矩阵的分矩阵B乘以第一奇偶矢量P ₁(BP ₁)，将相乘结果(BP ₁)加到As中(A_s+BP ₁)，然后前进到步骤1523。如果给出信息字矢量‘s’和第一奇偶矢量P ₁，则应该将它们乘以奇偶校验矩阵的分矩阵T的逆矩阵T^-1，以计算第二奇偶矢量P ₂。因此，在步骤1523中，控制器将步骤1521的计算结果(As+BP ₁)乘以分矩阵T的逆矩阵T^-1，以计算第二奇偶矢量P ₂(P ₂＝T^-1(As+BP ₁))，然后前进到步骤1525。如上所述，如果给出要编码的块LDPC码的信息字矢量‘s’，则可以计算出第一奇偶矢量P ₁和第二奇偶矢量P ₂，其结果是，可以获得所有码字矢量。在步骤1525中，控制器利用信息字矢量‘s’、第一奇偶矢量P ₁和第二奇偶矢量P ₂生成码字矢量‘c’，和发送所生成的码字矢量‘c’。

接着，参照图16，对编码根据本发明实施例的可变长度块LDPC码的装置的内部结构加以描述。

图16是例示编码根据本发明实施例的可变长度块LDPC码的装置的内部结构的图形。参照图16，编码可变长度块LDPC码的装置包括矩阵A乘法器1611、矩阵C乘法器1613、矩阵ET^-1乘法器1615、加法器1617、矩阵B乘法器1619、加法器1621、矩阵T^-1乘法器1623和切换器1625、1627和1629。

如果接收到要编码成可变长度块LDPC码的长度k信息字矢量‘s’作为输入信号，则将接收的长度k信息字矢量‘s’输入切换器1625、矩阵A乘法器1611和矩阵C乘法器1613中。矩阵A乘法器1611将信息字矢量‘s’乘以满奇偶校验矩阵的分矩阵A，并将相乘结果输出到矩阵ET^-1乘法器1615和加法器1621。矩阵C乘法器1613将信息字矢量‘s’乘以满奇偶校验矩阵的分矩阵C，并将相乘结果输出到加法器1617。矩阵ET^-1乘法器1615将从矩阵A乘法器1611输出的信号乘以满奇偶校验矩阵的分矩阵ET^-1，并将相乘结果输出到加法器1617。

加法器1617将从矩阵ET^-1乘法器1615输出的信号加到从矩阵C乘法器1613输出的信号中，并将相加结果输出到矩阵B乘法器1619和切换器1629。这里，加法器1617逐位进行XOR运算。例如，如果x＝(x₁，x₂，x₃)的长度3矢量(length-3 vector)和y＝(y₁，y₂，y₃)的长度3矢量输入加法器1617中，则加法器1617通过对x＝(x₁，x₂，x₃)的长度3矢量和y＝(y₁，y₂，y₃)的长度3矢量进行异或运算，输出z＝(x₁

y₁，x₂

y₂，x₃ y₃)的长度3矢量。这里，

运算代表XOR运算，对于具有相同值的位之间的运算，其结果变成0，和对于具有不同值的位之间的运算，其结果变成1。从加法器1617输出的信号变成第一奇偶矢量P ₁。

矩阵B乘法器1619将从加法器1617输出的信号，即，第一奇偶矢量P ₁乘以满奇偶校验矩阵的分矩阵B，并将相乘结果输出到加法器1621。加法器1621将从矩阵B乘法器1619输出的信号加到从矩阵A乘法器1611输出的信号中，并将相加结果输出到矩阵T^-1乘法器1623。与加法器1617类似，加法器1621对从矩阵B乘法器1619输出的信号和从矩阵A乘法器1611输出的信号进行XOR运算，并将XOR运算结果输出到矩阵T^-1乘法器1623。

矩阵T^-1乘法器1623将从加法器1621输出的信号乘以满奇偶校验矩阵的分矩阵T的逆矩阵T^-1，并将相乘结果输出到切换器1629。矩阵T^-1乘法器1623的输出变成第二奇偶矢量P ₂。切换器1625、1627和1629的每一个只有在它的发送时间上被接通，以发送它的相关信号。切换器1625在信息字矢量‘s’的发送时间上被接通，切换器1627在第一奇偶矢量P ₁的发送时间上被接通，和切换器1629在第二奇偶矢量P ₂的发送时间上被接通。

由于本发明的实施例应该能够生成可变长度块LDPC码，所以正如参照图17所述的那样，每当可变长度块LDPC码的奇偶校验矩阵改变时，在图16的编码装置中用于可变长度块LDPC码的每个矩阵也改变。因此，尽管在图16中未分开例示，但随可变长度块LDPC码的奇偶校验矩阵改变，控制器相应地修改在用于可变长度块LDPC码的编码装置中所使用的矩阵。

上面已经对对有效编码加以考虑生成可变长度块LDPC码的方法作了描述。如上所述，由于其结构特性，可变长度块LDPC码在存储奇偶校验矩阵相关信息的存储器的效率方面表现优良，并且通过从奇偶校验矩阵中适当地选择分矩阵使有效编码成为可能。但是，由于奇偶校验矩阵是按块生成的，所以随机性降低了，随机性的降低可能引起块LDPC码的性能变差。也就是说，因为如上所述，不规则块LDPC码在性能上比规则块LDPC码优良，所以在设计块LDPC码的过程中适当地从满奇偶校验矩阵当中选择分矩阵是非常重要的。

现在参照图11对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图11是例示根据本发明第一实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图11的描述之前，应该注意到，本发明的第一实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图11，如果假设分矩阵的可能大小N_s是4、8、12、16、20、24、28、32、36和40，则可以利用如图11所示的奇偶校验矩阵生成长度为96、192、288、384、480、576、762、768、864和960的块LDPC码。写在如图11所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。这里，可变长度块LDPC码的奇偶校验矩阵由多个分块组成，和分别对应于分块的分矩阵构成置换矩阵。例如，如果可变长度块LDPC码的奇偶校验矩阵由p×q个分块组成，即，如果可变长度块LDPC码的奇偶校验矩阵中的分块的行数是‘p’和可变长度块LDPC码的奇偶校验矩阵中的分块的列数是‘q’，构成可变长度块LDPC码的奇偶校验矩阵的置换矩阵可以表达成P^apq，和置换矩阵P的上标a_pq是0≤a_pq≤N_s-1或a_pq＝∞。也就是说，置换矩阵P^apq代表位于由多个分块组成的可变长度块LDPC码的奇偶校验矩阵的第p行和第q列相交的分块中的置换矩阵。因此，如图11所示的置换矩阵的指数值被赋予a_pq，并且通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的可变长度块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

对于本发明的详细描述，给出如下参数的定义。

将如图11所示的可变长度块LDPC码的奇偶校验矩阵称为“母矩阵”，将构成母矩阵的分矩阵，即，置换矩阵当中的非零置换矩阵的个数定义为L，用a₁、a₂、...、a_L表示构成母矩阵的置换矩阵当中的L个非零置换矩阵的指数，和假设构成母矩阵的置换矩阵的大小是N_s。因为构成母矩阵的置换矩阵当中的非零置换矩阵的个数是L，所以第一置换矩阵的指数变成a₁，第二置换矩阵的指数变成a₂，并且以这种方式，最后置换矩阵的指数变成a_L。

与母矩阵不同，将新生成的奇偶校验矩阵称为“子矩阵”，将构成子矩阵的分矩阵(即置换矩阵)当中的非零置换矩阵的个数定义为L，将构成子矩阵的置换矩阵的大小定义成N_s′，和用a₁′、a₂′、...、a_L′表示构成子矩阵的置换矩阵的指数。因为构成子矩阵的置换矩阵当中的非零置换矩阵的个数是L，所以第一置换矩阵的指数变成a₁′，第二置换矩阵的指数变成a₂′，并且以这种方式，最后置换矩阵的指数变成a_L′。

利用如下方程(5)，通过选择构成要从一个母矩阵中生成的子矩阵的置换矩阵的大小N_s′，可以生成具有可变块长度的子矩阵。

a₁′＝a₁modN_s′(对于1≤i≤L)      ......(5)

接着，参照图12，对生成编码率为2/3的可变长度块LDPC码的详细方法加以描述。

图12是例示根据本发明第二实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图12的描述之前，应该注意到，本发明的第二实施例提出了编码率为2/3的可变长度块LDPC码的奇偶校验矩阵。参照图12，如果假设分矩阵的可能大小N_s是8和16，则利用如图12所示的奇偶校验矩阵可以生成长度为288和576的块LDPC码。写在如图12所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图13，对生成编码率为3/4的可变长度块LDPC码的详细方法加以描述。

图13是例示根据本发明第三实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图13的描述之前，应该注意到，本发明的第三实施例提出了编码率为3/4的可变长度块LDPC码的奇偶校验矩阵。参照图13，如果假设分矩阵的可能大小N_s是3、6、9、12、15和18，利用如图13所示的奇偶校验矩阵可以生成可变长度为96、192、288、384、480和576的块LDPC码。写在如图13所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图14，对生成编码率为5/6的可变长度块LDPC码的详细方法加以描述。

图14是例示根据本发明第四实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图14的描述之前，应该注意到，本发明的第四实施例提出了编码率为5/6的可变长度块LDPC码的奇偶校验矩阵。参照图14，如果假设分矩阵的可能大小N_s是8和16，利用如图14所示的奇偶校验矩阵可以生成长度为288和576的块LDPC码。写在如图14所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图18，对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图18是例示根据本发明第五实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图18的描述之前，应该注意到，本发明的第五实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图18，利用如图18所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为48N_s的块LDPC码。写在如图18所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图19，对生成编码率为2/3的可变长度块LDPC码的详细方法加以描述。

图19是例示根据本发明第六实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图19的描述之前，应该注意到，本发明的第六实施例提出了编码率为2/3的可变长度块LDPC码的奇偶校验矩阵。参照图19，利用如图19所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为48N_s的块LDPC码。写在如图19所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图20，对生成编码率为3/4的可变长度块LDPC码的详细方法加以描述。

图20是例示根据本发明第七实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图20的描述之前，应该注意到，本发明的第七实施例提出了编码率为3/4的可变长度块LDPC码的奇偶校验矩阵。参照图20，利用如图20所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为48N_s的块LDPC码。写在如图20所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，则对应置换矩阵变成单位矩阵。

接着，参照图21，对生成编码率为3/4的可变长度块LDPC码的详细方法加以描述。

图21是例示根据本发明第八实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图21的描述之前，应该注意到，本发明的第八实施例提出了编码率为3/4的可变长度块LDPC码的奇偶校验矩阵。参照图21，利用如图21所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为48N_s的块LDPC码。写在如图21所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图22，对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图22是例示根据本发明第九实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图22的描述之前，应该注意到，本发明的第九实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图22，利用如图22所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图22所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图23，对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图23是例示根据本发明第十实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图23的描述之前，应该注意到，本发明的第十实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图23，利用如图23所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图23所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图24，对生成编码率为2/3的可变长度块LDPC码的详细方法加以描述。

图24是例示根据本发明第十一实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图24的描述之前，应该注意到，本发明的第十一实施例提出了编码率为2/3的可变长度块LDPC码的奇偶校验矩阵。参照图24，利用如图24所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图24所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图25，对生成编码率为2/3的可变长度块LDPC码的详细方法加以描述。

图25是例示根据本发明第十二实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图25的描述之前，应该注意到，本发明的第十二实施例提出了编码率为2/3的可变长度块LDPC码的奇偶校验矩阵。参照图25，利用如图25所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图25所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图26，对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图26是例示根据本发明第十三实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图26的描述之前，应该注意到，本发明的第十三实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图26，利用如图26所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图26所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图27，对生成编码率为1/2的可变长度块LDPC码的详细方法加以描述。

图27是例示根据本发明第十四实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图27的描述之前，应该注意到，本发明的第十四实施例提出了编码率为1/2的可变长度块LDPC码的奇偶校验矩阵。参照图27，利用如图27所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图27所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

接着，参照图28，对生成编码率为2/3的可变长度块LDPC码的详细方法加以描述。

图28是例示根据本发明第十五实施例的可变长度块LDPC码的奇偶校验矩阵的图形。在给出图28的描述之前，应该注意到，本发明的第十五实施例提出了编码率为2/3的可变长度块LDPC码的奇偶校验矩阵。参照图28，利用如图28所示的奇偶校验矩阵，可以根据分矩阵的大小N_s生成长度为24N_s的块LDPC码。写在如图28所示的每个分块，即，分矩阵中的值代表对应置换矩阵的指数值。因此，通过对置换矩阵的指数值进行模N_s运算(其中，N_s对应于分矩阵的大小)，可以计算出具有N_s值的块LDPC码的奇偶校验矩阵的置换矩阵的指数值。如果对置换矩阵的指数进行模N_s运算获得的结果值是0，对应置换矩阵变成单位矩阵。

所有LDPC族代码都可以在因素图中利用和积算法译码。LDPC码的译码方案大致上可以划分成双向传送方案和流式传送方案。当利用双向传送方案进行译码操作时，每个校验节点都含有节点处理器，这与校验节点数成正比地增加译码复杂性。但是，由于所有校验节点被同时更新，所以使译码速度显著提高。

与此不同，流式传送方案只有单个节点处理器，和节点处理器更新经过因素图中的所有节点的信息。因此，流式传送方案在译码复杂性方面较低，但是，奇偶校验矩阵大小的增加，即，节点数的增加使译码速度下降。然而，如果像在本发明中提出的具有根据编码率的各种块长度的可变长度块LDPC码那样，按块生成奇偶校验矩阵，那么，使用个数等于构成奇偶校验矩阵的块的个数的节点处理器。在这种情况下，可以实现在译码复杂性方面比双向传送方案低和在译码速度方面比流式传送方案高的译码器。

接着，参照图17，对译码根据本发明实施例的利用奇偶校验矩阵的可变长度块LDPC码的译码装置的内部结构加以描述。

图17是例示译码根据本发明实施例的块LDPC码的装置的内部结构的框图。参照图17，译码可变长度块LDPC码的译码装置包括块控制器1710、可变节点部分1700、加法器1715、去交织器1717、交织器1719、控制器1721、存储器1723、加法器1725、校验节点部分1750和硬判决器1729。可变节点部分1700包括可变节点译码器1711和切换器1713和1714，以及校验节点部分1750包括校验节点译码器1727。

将在无线电信道上接收的信号输入块控制器1710中。块控制器1710确定所接收到的信号的块大小。如果存在在与译码装置相对应的编码装置中删节(puncture)的信息字部分，块控制器1710将‘0’插入经删节的信息字部分中，以调整整个块大小，并且将所得信号输出到可变节点译码器1711。

可变节点译码器1711计算从块控制器1710输出的信号的概率值，更新计算的概率值，并将更新的概率值输出到切换器1713和1714。可变节点译码器1711根据事先为不规则块LDPC码设置在译码装置中的奇偶校验矩阵连接可变节点，和对个数与可变节点连接的1的个数一样多的输入值和输出值进行更新操作。与可变节点连接的1的个数等于构成奇偶校验矩阵的每个列的权重。可变节点译码器1711的内部操作随构成奇偶校验矩阵的每个列的权重不同而不同。除非切换器1713被接通，接通切换器1714，以便将可变节点译码器1711的输出信号输出到加法器1715。

加法器1715接收从可变节点译码器1711输出的信号和在之前叠代译码过程中交织器1719的输出信号，从可变节点译码器1711的输出信号中减去之前叠代译码过程中交织器1719的输出信号，并将相减结果输出到去交织器1717。如果译码过程是首次译码过程，应该认为交织器1719的输出信号是0。

去交织器1717根据预定去交织方案去交织从加法器1715输出的信号，并将经去交织的信号输出到加法器1725和校验节点译码器1727。由于对于与对应于去交织器1717的交织器1719的输入值的输出值随奇偶校验矩阵中具有值1的元素的位置不同而不同，所以去交织器1717具有与奇偶校验矩阵相对应的内部结构。

加法器1725接收之前叠代译码过程中校验节点译码器1727的输出信号和去交织器1717的输出信号，从之前叠代译码过程中校验节点译码器1727的输出信号中减去去交织器1717的输出信号，并将相减结果输出到交织器1719。校验节点译码器1727根据事先为块LDPC码设置在译码装置中的奇偶校验矩阵连接校验节点，和对个数等于与校验节点连接的1的个数的输入值和输出值进行更新操作。与校验节点连接的1的个数等于构成奇偶校验矩阵的每个行的权重。因此，校验节点译码器1727的内部操作随构成奇偶校验矩阵的每个行的权重不同而不同。

在控制器1721的控制下，交织器1719根据预定交织方案交织从加法器1725输出的信号，并将经交织的信号输出到加法器1715和可变节点译码器1711。控制器1721读取事先存储在存储器1723中的交织方案相关减信息，和根据读取的交织方案相关减信息控制交织器1719的交织方案和去交织器1717的去交织方案。因为存储器1723只存储可以生成可变长度块LDPC码的母矩阵，所以控制器1721读取存储在存储器1723中的母矩阵，和利用与预定块大小相对应的置换矩阵的大小N_s′生成构成相应子矩阵的置换矩阵的指数。另外，控制器1721利用生成的子矩阵控制交织器1719的交织方案和去交织器1717的去交织方案。类似地，如果译码过程是首次译码过程，应该认为去交织器1717的输出信号是0。

通过叠代地执行前述过程，译码装置进行无错可靠译码。在进行叠代译码预定次数之后，切换器1714断开可变节点译码器1711和加法器1715之间的连接，和切换器1713接通可变节点译码器1711和硬判决器1729之间的连接，以便向硬判决器1729提供从可变节点译码器1711输出的信号。硬判决器1729对从可变节点译码器1711输出的信号进行硬判决，和输出硬判决结果，硬判决器1729的输出值变成最后译码值。

从前面的描述中可以看出，本发明提出了在移动通信系统中使最小循环长度被最大化的可变长度块LDPC码，从而使纠错能力被最大化，因此提高了系统性能。另外，本发明生成有效的奇偶校验矩阵，从而使可变长度块LDPC码的译码复杂性被最小化。此外，本发明设计出这样的可变长度块LDPC码，使它的译码复杂性应该与它的块长成正比，从而使有效译码成为可能。尤其，本发明生成可应用于各种各样的编码率和具有各种各样的块长的块LDPC码，从而有助于使硬件的复杂性被最小化。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式和细节上对其作各种各样的改变，而不偏离所附权利要求书限定的本发明的精神和范围。

Claims (12)

1.一种生成具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信息字；和

取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是1/2时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

2.一种生成具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

编码器，用于接收信息字，取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是1/2时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

3.一种检测具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信号；和

根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是1/2时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

4.一种检测具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

接收器，用于接收信号；和

译码器，用于根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是1/2时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

5.一种生成具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信息字；和

取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是2/3时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

6.一种生成具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信息字；和

取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是3/4时，将第一奇偶校验矩阵表达成如下3个表中的其中之一：

其中，在3个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

7.一种生成具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

编码器，用于接收信息字，取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是2/3时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

8.一种生成具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

编码器，用于接收信息字，取决于在生成块LDPC码时要应用的长度，通过使用第一奇偶校验矩阵和第二奇偶校验矩阵之一编码该信息字来生成块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是3/4时，将第一奇偶校验矩阵表达成如下3个表中的其中之一：

其中，在3个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

9.一种检测具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信号；和

根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是2/3时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

10.一种检测具有可变长度的块低密奇偶校验(LDPC)码的方法，该方法包含步骤：

接收信号；和

根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是3/4时，将第一奇偶校验矩阵表达成如下3个表中的其中之一：

其中，在3个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

11.一种检测具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

接收器，用于接收信号；和

译码器，用于根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是2/3时，将第一奇偶校验矩阵表达成如下5个表中的其中之一：

其中，在5个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

12.一种检测具有可变长度的块低密奇偶校验(LDPC)码的装置，该装置包含：

接收器，用于接收信号；和

译码器，用于根据要译码的块LDPC码的长度选择第一奇偶校验矩阵和第二奇偶校验矩阵之一，并根据所选奇偶校验矩阵译码所接收到的信号，从而检测块LDPC码，

其中，第二奇偶校验矩阵是通过改变第一奇偶校验矩阵的大小定义的奇偶校验矩阵，第一奇偶校验矩阵是这样生成的奇偶校验矩阵，使块LDPC码具有预定长度并满足预定编码率，第一奇偶校验矩阵包括预定数量的分块，并且每个分块具有预定大小，

当编码率是3/4时，将第一奇偶校验矩阵表达成如下3个表中的其中之一：

其中，在3个表的每个中，方块代表分块，数字代表对应置换矩阵的指数，有数字的方块代表置换矩阵所映射到的分块，而没有数字的方块代表零矩阵所映射到的分块，而I代表对应置换矩阵的指数是0的单位矩阵，

其中，第二奇偶校验矩阵具有通过下式定义的关系：

a_i′＝a_i mod N_s′(对于1≤i≤L)

其中，a₁，a₂，…，a_L表示第一奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s×N_s(N_s)表示第一奇偶校验矩阵的分块的大小，a₁′，a₂′，…，a_L′表示第二奇偶校验矩阵的置换矩阵当中的L个非零置换矩阵的指数，N_s′×N_s′(N_s′)表示第二奇偶校验矩阵的分块的大小，而‘mod’表示求模运算，其中L是整数。

Images