CN104969478B - 数据处理装置以及数据处理方法 - Google Patents

数据处理装置以及数据处理方法 Download PDF

Info

Publication number
CN104969478B
CN104969478B CN201480007106.2A CN201480007106A CN104969478B CN 104969478 B CN104969478 B CN 104969478B CN 201480007106 A CN201480007106 A CN 201480007106A CN 104969478 B CN104969478 B CN 104969478B
Authority
CN
China
Prior art keywords
parity check
bits
check matrix
column
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480007106.2A
Other languages
English (en)
Other versions
CN104969478A (zh
Inventor
篠原雄二
山本真纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104969478A publication Critical patent/CN104969478A/zh
Application granted granted Critical
Publication of CN104969478B publication Critical patent/CN104969478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Multimedia (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本技术涉及能够提供良好的误码率的数据处理装置和数据处理方法。该LDPC编码器以64800比特的代码长度以及7/30、8/30、9/30、10/30或11/30的LDPC码率编码。LDPC码包括信息位和奇偶校验位，并且奇偶校验矩阵(H)由与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分构成。奇偶校验矩阵(H)的信息矩阵部分由奇偶校验矩阵初始值表格显示，该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的1的元的位置的表格。该技术能够适用于进行LDPC编码和LDPC解码的情况。

Description

数据处理装置以及数据处理方法
技术领域
本公开涉及一种数据处理装置以及一种数据处理方法，并且例如，尤其涉及一种能够提供误码率优异的LDPC码的数据处理装置以及数据处理方法。
背景技术
LDPC(低密度奇偶校验)码具有高纠错能力，并且近年来广泛地用于传输系统，该传输系统包括卫星数字广播，例如，在欧洲执行的DVB(数字视频广播)-S.2(例如，参照非专利文献1)。此外，已经研究将LDPC码用于下一代地面数字广播，例如，DVB-T.2。
通过最新研究，知晓了，与turbo码一样，在代码长度增大时，从LDPC码中获得接近香农极限的性能。由于LDPC码具有最短的距离与代码长度成比例的特性，所以作为其特征，LDPC码具有以下优点：块错误概率特征优异并且很少生成在turbo码的解码特征中观察到的所谓错误平层现象。
在后文中，将具体描述LDPC码。LDPC码是线性代码，并且LDPC码不需要是二进制代码。然而，在这种情况下，假设LDPC码是二进制代码。
LDPC码的最大特征在于，定义LDPC码的奇偶校验矩阵稀疏。在这种情况下，稀疏矩阵是以下矩阵，其中，矩阵的元的“1”的数量非常小(矩阵中大部分元是0)。
图1示出了LDPC码的奇偶校验矩阵H的一个实例。
在图1的奇偶校验矩阵H中，每列的权重(列权重)(“1”的数量)变成“3”，并且每行的权重(行权重)变成“6”。
在使用LDPC码编码(LDPC编码)时，例如，生成矩阵G是根据奇偶校验矩阵H生成的，并且生成矩阵G乘以二进制信息位，以便生成码字(LDPC码)。
具体而言，执行LDPC编码的编码装置首先计算生成矩阵G，其中，在奇偶校验矩阵H的转置矩阵HT与生成矩阵G之间实现表达式GHT＝0。在这种情况下，在生成矩阵G是K×N矩阵时，编码装置使生成矩阵G乘以包括K位的信息位的位串(向量u)，并且生成包括N位的码字c(＝uG)。通过预定的通信路径，在接收侧，接收由编码装置生成的码字(LDPC码)。
可以通过由Gallager建议的称为概率解码的算法对LDPC码解码，即，在所谓的Tanner图上使用置信传播的消息传递算法，包括变量节点(也称为消息节点)和校验节点。在后文中，变量节点和校验节点适当地简称为节点。
图2示出了LDPC码的解码的顺序。
在后文中，通过使用对数似然比表示由接收侧接收的LDPC码(一个码字)的第i个码位的“0”值的似然来获得的实际值(接收LLR)适当地称为接收值u0i。此外，从校验节点中输出的消息称为uj，并且从变量节点中输出的消息称为vi。
首先，在解码LDPC码时，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj初始化为“0”，将作为重复处理的计数器的、取整数的变量k初始化为“0”，并且该处理继续进入步骤S12。在步骤S12中，根据通过接收LDPC码获得的接收值u0i，通过执行由表达式(1)表示的运算(变量节点运算)，计算消息(变量节点消息)vi，并且根据消息vi，通过执行由表达式(2)表示的运算(校验节点运算)，计算消息uj。
【数学式1】
【数学式2】
在此处，在表达式(1)和表达式(2)中的dv和dc分别是参数，这些参数可以任意选择并且表示在奇偶校验矩阵H的纵向(列)和横向(行)中的“1”的数量。例如，在如图1中所示，LDPC码((3，6)LDPC码)关于列权重为3并且行权重为6的奇偶校验矩阵H的情况下，dv＝3和dc＝6成立。
在表达式(1)的变量节点运算和表达式(2)的校验节点运算中，由于从用于输出消息的边缘(线耦接变量节点和校验节点)中输入的消息并非运算目标，所以运算范围变成1到dv–1或0到dc–1。预先使由表达式(3)表示的函数R(v1，v2)的表格由关于两个输入v1和v2的一个输出的消息限定并且连续地(递归地)使用该表格，实际上执行表达式(2)的校验节点运算，如由表达式(4)所表示的。
【数学式3】
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2)...(3)
【数学式4】
在步骤S12中，变量k递增“1”，并且处理继续进入步骤S13。在步骤S13中，确定变量k是否大于预定的重复解码次数C。在步骤S13中确定变量k不大于C时，处理返回步骤S12，并且在后文中，重复同样的处理。
在步骤S13中确定变量k大于C时，处理继续进入步骤S14，通过执行由表达式(5)表示的运算，计算与要最后输出的解码结果对应的消息vi，并且输出该消息，LDPC码的解码处理结束。
【数学式5】
在这种情况下，使用来自连接于变量节点的所有边缘的消息uj，执行表达式(5)的运算，与表达式(1)的变量节点运算不同。
图3示出了(3，6)LDPC码的奇偶校验矩阵H的一个实例(编码率是1/2并且代码长度是12)。
在图3的奇偶校验矩阵H中，将列的权重设为3，并且将行的权重设为6，与图1相似。
图4示出了图3的奇偶校验矩阵H的Tanner图。
在图4中，校验节点由“+”(加)表示，并且变量节点由“＝”(等于)表示。校验节点和变量节点与奇偶校验矩阵H的行和列对应。耦接校验节点和变量节点的线是边缘，并且与奇偶校验矩阵的元“1”对应。
即，在奇偶校验矩阵的第j行和第i列元是1时，在图4中，上侧的第i个变量节点(“＝”节点)以及上侧的第j个校验节点(“+”节点)由边缘连接。边缘显示了与变量节点对应的码位具有与校验节点对应的约束条件。
在作为LDPC码的解码方法的和积算法中，重复执行变量节点运算和校验节点运算。
图5示出了由变量节点执行的变量节点运算。
在变量节点中，使用连接至变量节点的剩余边缘的消息u1和u2以及接收值u0i由表达式(1)的变量节点运算计算与边缘对应的消息vi用于计算。也按照相同的方法计算与其他边缘对应的消息。
图6示出了由校验节点执行的校验节点运算。
在这种情况下，可以使用表达式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系按照表达式(6)重写表达式(2)的校验节点运算。然而，在x≥0情况下，sign(x)是1，并且在x<0情况下，sign(x)是-1。
【数学式6】
在x≥0时，如果函数φ(x)定义为表达式φ(x)＝ln(tanh(x/2))，那么实现表达式φ-1(x)＝2tanh-1(e-x)。为此，表达式(6)可以变成表达式(7)。
【数学式7】
在校验节点中，根据表达式(7)，执行表达式(2)的校验节点运算。
即，在校验节点中，如图6中所示，使用来自连接至校验节点的剩余边缘的消息v1、v2、v3、v4以及v5按照表达式(7)的校验节点运算计算与边缘对应的消息uj用于计算。也按照相同的方法计算与其他边缘对应的消息。
表达式(7)的函数φ(x)可以表示为φ(x)＝ln((ex+1)/(ex-1))，并且在x>0时，满足φ(x)＝φ-1(x)。在函数φ(x)和φ-1(x)安装到硬件中时，可以使用LUT(查找表)安装函数φ(x)和φ-1(x)。然而，函数φ(x)和φ-1(x)都变成相同的LUT。
引用列表
非专利文献
非专利文献1：DVB-S.2:ETSI EN 302307V1.2.1(2009-08)
发明内容
技术问题
DVB标准(例如，采用LDPC码的DVB-S.2、DVB-T.2以及DVB-C.2)使LDPC码成为正交调制(数字调制)(例如，QPSK(正交相移键控))的符号(符号化)，并且将该符号映射到信号点并且进行传输。
顺便提一下，近年来，例如，请求有效地传输大容量数据，例如，大约是完整的高画质以及3D(维)图像的4倍的、3840×2160像素的宽度和长度的分辨率的所谓的4k图像。
然而，如果数据传输的效率优先化，那么误码率劣化。
另一方面，存在以下情况：即使略微牺牲数据传输的效率，也请求以优异的误码率传输数据。
假设未来要求具有各种效率的数据传输，但是(例如)根据LDPC码，通过准备不同编码率的多个LDPC码，能够执行具有各种效率的数据传输。
因此，为了数据传输，可取地采用编码率的LDPC码，对于这些LDPC码，容易设置略微大量的(例如，该数量等于或大于所请求的数据传输数量)编码率。
进一步地，即使在使用任何编码率的LDPC码的情况下，可取的是，对误差的抵抗较高(强)，即，误码率优异。
考虑这种情况，制定本公开，并且本公开可提供优异误码率的LDPC码。
问题的解决方案
根据本技术的第一处理装置或数据处理方法，包括：编码单元或编码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度以及7/30的编码率的LDPC码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
548 9528 12205 12770 22023 22082 25884 27421 33215 36046 43580 4395347539
919 2623 5098 5514 5645 6348 9666 13795 14555 43224 44048 44948 47964
995 7270 17753 21272 29228 29916 31634 34055 35205 37499 37777 4749049301
645 3803 8836 9470 11054 20253 29417 31243 31990 36468 38715 3993243045
14572 18646 21100 26617 32033 32410 37195 38586 43833 44577 4558446453 49515
6004 16982 17829 24616 28056 29646 32944 39051 42517 47086 4858548772 49247
1306 1447 4898 7781 18587 25724 26672 35062 35202 37080 39781 4611147595
92 3231 13043 22258 24198 28923 33303 37846 43610 44857 47322 4891449291
298 12557 13469 14451 21917 23539 26310 29839 37050 38507 41377 4697148155
12582 13044 21039 30600 34202 34947 37120 39108 39203 43449 4694148542 49354
871 12218 12680 14152 17171 25797 29021 37783 43728 47519 48794 4889848980
35 4623 13422 15881 16692 17463 23675 28063 31248 41997 44246 4799248339
7150 13015 17950 18214 20659 23579 25714 28328 32658 39717 3999543322 45884
82 11054 11845 19085 24174 26694 41530 45954 46508 46892 48832 4909749420
5789 13839 18512 25596 26478 26736 29431 32349 33384 41765 4666149206 49543
13805 17786 17798 29653 30310 34870 40176 40391 43227 45292 4642346855 49454
12433 27119 34645
32065 34998 44021
5158 16546 34359
44 33285 39929
39032 39296 40317
9885 45251 47640
14383 43446 44478
31280 39945 48472
27961 38221 48391
2927 37404 38716
19461 42462 46162
24909 25915 40636
11029 35538 45381
26880 34179 48775
192 6032 26853
4563 14952 24256
10003 30853 43811
749 36334 41363
100 17006 24982
9507 20228 31214
41691 44310 47083
24070 30411 46982
2727 28251 49289
16689 21167 32590
40813 41198 46175
8336 32714 43075。
根据本技术的第二处理装置或数据处理方法，包括：解码单元或解码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将具有64800比特的代码长度以及7/30的编码率的LDPC码解码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
548 9528 12205 12770 22023 22082 25884 27421 33215 36046 43580 4395347539
919 2623 5098 5514 5645 6348 9666 13795 14555 43224 44048 44948 47964
995 7270 17753 21272 29228 29916 31634 34055 35205 37499 37777 4749049301
645 3803 8836 9470 11054 20253 29417 31243 31990 36468 38715 3993243045
14572 18646 21100 26617 32033 32410 37195 38586 43833 44577 4558446453 49515
6004 16982 17829 24616 28056 29646 32944 39051 42517 47086 4858548772 49247
1306 1447 4898 7781 18587 25724 26672 35062 35202 37080 39781 4611147595
92 3231 13043 22258 24198 28923 33303 37846 43610 44857 47322 4891449291
298 12557 13469 14451 21917 23539 26310 29839 37050 38507 41377 4697148155
12582 13044 21039 30600 34202 34947 37120 39108 39203 43449 4694148542 49354
871 12218 12680 14152 17171 25797 29021 37783 43728 47519 48794 4889848980
35 4623 13422 15881 16692 17463 23675 28063 31248 41997 44246 4799248339
7150 13015 17950 18214 20659 23579 25714 28328 32658 39717 3999543322 45884
82 11054 11845 19085 24174 26694 41530 45954 46508 46892 48832 4909749420
5789 13839 18512 25596 26478 26736 29431 32349 33384 41765 4666149206 49543
13805 17786 17798 29653 30310 34870 40176 40391 43227 45292 4642346855 49454
12433 27119 34645
32065 34998 44021
5158 16546 34359
44 33285 39929
39032 39296 40317
9885 45251 47640
14383 43446 44478
31280 39945 48472
27961 38221 48391
2927 37404 38716
19461 42462 46162
24909 25915 40636
11029 35538 45381
26880 34179 48775
192 6032 26853
4563 14952 24256
10003 30853 43811
749 36334 41363
100 17006 24982
9507 20228 31214
41691 44310 47083
24070 30411 46982
2727 28251 49289
16689 21167 32590
40813 41198 46175
8336 32714 43075。
根据本技术的第三处理装置或数据处理方法，包括：编码单元或编码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度以及8/30的编码率的LDPC码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
100 3433 4111 9089 13360 24012 26305 30252 31430 31769 34689 3491736091 40873 41983 42689 43835 44318 47109
3 48 124 2240 7029 21694 24565 29302 39777 42706 43631 43784 4603347064 47079 47141 47239 47439 47479
2 5675 7056 12715 24128 26596 30571 38210 38586 41138 42272 4333643444 43917 45812 46840 47245 47286 47510
2103 4285 10068 10702 12693 17619 18711 21309 22191 22999 37432 4564646275 46338 46777 46860 46963 47432 47472
6827 8209 8606 10412 15670 19469 22205 22215 25425 29565 34843 3498537686 39277 44625 45016 45623 47069 47250
58 114 1751 7913 24642 26995 40734 41486 43133 44804 45490 4572546122 46412 47019 47080 47103 47495 47506
96 5952 9078 9786 17738 17888 17986 31657 34430 34763 35450 3727642395 43223 43283 44261 45648 47014 47276
106 5405 9614 20500 21633 23242 28875 37238 38854 41778 42292 4388345909 46558 46826 47292 47353 47436 47504
32 11217 12153 26818 27616 38783 39976 40842 43581 43703 44287 4443544576 44774 46080 46098 46801 46813 47168
65 102 111 3879 11224 11772 23623 27306 28726 34663 34873 36288 3919642003 45279 45629 46836 47021 47419
77 131 11275 18964 20418 22364 22635 27727 28689 29720 29781 3211041597 42046 43952 44786 46416 46808 47200
87 8637 10829 23737 24117 26486 29603 34389 35509 35872 38948 4064342698 45949 46159 46660 47041 47165 47220
2 58 3110 7539 8886 10422 11597 13385 27870 35895 38120 43546 4494846272 46369 46596 47199 47317 47351
78 16119 27780 32231 38973 39088 40118 40231 43170 44131 44203 4487845905 46250 47011 47113 47195 47303 47427
2960 6685 8830 11107 11843 12811 30030 36574 36850 36920 37706 3802541007 43554 44109 44643 45874 46469 46565
125 366 10175 29860
45 17503 44634 45789
6272 19614 34408 37248
14785 41017 44274 46858
19935 22960 44726 44919
15247 17925 33947 37392
34631 39148 43287 45443
8544 26457 30996 38672
11725 31442 42167 45461
22357 41743 46702 47285
13786 26288 41358 43082
7306 21352 43298 47359
77 5188 20988 45572
10334 23790 40878
9304 29379 47450
22048 44762 47300
8529 8825 47443
40831 41328 46415
26715 43038 46498
26925 30797 43181
32434 45624 47460
17989 31811 47215
5624 25501 33016
5024 9037 33642
93 7329 46908
20303 42578 46780
16137 26869 42360
112 3049 46527
23615 29931 47360
23050 24267 44687
60 40754 47114
30217 36283 37445
127 27308 38345。
根据本技术的第四处理装置或数据处理方法，包括：解码单元或解码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将具有64800比特的代码长度以及8/30的编码率的LDPC码解码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
100 3433 4111 9089 13360 24012 26305 30252 31430 31769 34689 3491736091 40873 41983 42689 43835 44318 47109
3 48 124 2240 7029 21694 24565 29302 39777 42706 43631 43784 4603347064 47079 47141 47239 47439 47479
2 5675 7056 12715 24128 26596 30571 38210 38586 41138 42272 4333643444 43917 45812 46840 47245 47286 47510
2103 4285 10068 10702 12693 17619 18711 21309 22191 22999 37432 4564646275 46338 46777 46860 46963 47432 47472
6827 8209 8606 10412 15670 19469 22205 22215 25425 29565 34843 3498537686 39277 44625 45016 45623 47069 47250
58 114 1751 7913 24642 26995 40734 41486 43133 44804 45490 4572546122 46412 47019 47080 47103 47495 47506
96 5952 9078 9786 17738 17888 17986 31657 34430 34763 35450 3727642395 43223 43283 44261 45648 47014 47276
106 5405 9614 20500 21633 23242 28875 37238 38854 41778 42292 4388345909 46558 46826 47292 47353 47436 47504
32 11217 12153 26818 27616 38783 39976 40842 43581 43703 44287 4443544576 44774 46080 46098 46801 46813 47168
65 102 111 3879 11224 11772 23623 27306 28726 34663 34873 36288 3919642003 45279 45629 46836 47021 47419
77 131 11275 18964 20418 22364 22635 27727 28689 29720 29781 3211041597 42046 43952 44786 46416 46808 47200
87 8637 10829 23737 24117 26486 29603 34389 35509 35872 38948 4064342698 45949 46159 46660 47041 47165 47220
2 58 3110 7539 8886 10422 11597 13385 27870 35895 38120 43546 4494846272 46369 46596 47199 47317 47351
78 16119 27780 32231 38973 39088 40118 40231 43170 44131 44203 4487845905 46250 47011 47113 47195 47303 47427
2960 6685 8830 11107 11843 12811 30030 36574 36850 36920 37706 3802541007 43554 44109 44643 45874 46469 46565
125 366 10175 29860
45 17503 44634 45789
6272 19614 34408 37248
14785 41017 44274 46858
19935 22960 44726 44919
15247 17925 33947 37392
34631 39148 43287 45443
8544 26457 30996 38672
11725 31442 42167 45461
22357 41743 46702 47285
13786 26288 41358 43082
7306 21352 43298 47359
77 5188 20988 45572
10334 23790 40878
9304 29379 47450
22048 44762 47300
8529 8825 47443
40831 41328 46415
26715 43038 46498
26925 30797 43181
32434 45624 47460
17989 31811 47215
5624 25501 33016
5024 9037 33642
93 7329 46908
20303 42578 46780
16137 26869 42360
112 3049 46527
23615 29931 47360
23050 24267 44687
60 40754 47114
30217 36283 37445
127 27308 38345。
根据本技术的第五处理装置或数据处理方法，包括：编码单元或编码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度以及9/30的编码率的LDPC码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
339 4777 5366 7623 13034 13260 15107 17772 20338 21178 25914 2766329948 37489 41021
3871 5812 9795 23437 24079 27699 33471 39878 40302 41038 41217 4231642765 43675 45118
3699 4072 16553 21492 26210 29839 30322 34139 38227 39696 40762 4115641269 45168 45350
995 12194 12494 16542 20423 21950 23519 26215 26708 30587 38352 3884039729 41645 43210
3963 4315 6832 11354 21042 21084 21108 25595 33109 34029 34448 3512938018 39012 44791
164 887 2902 9021 9193 16705 17850 19241 25893 33427 37416 4102441355 44381 45303
1367 1495 5495 14440 18026 18130 18178 21946 24057 25663 29216 3196538107 43907 44278
10763 13722 13975 18294 20813 23028 23353 24211 37366 38805 4098541792 42495 43259 43528
1580 12448 21464 31246 33058 34794 35760 36021 36426 37138 3747838199 42138 42335 45207
83 112 12225 15224 18205 21345 28488 34362 37195 39660 42371 4281444509 45201 45244
6836 7635 11644 16591 17121 19307 21456 23544 30596 37887 38141 3858143607 44246 45097
9174 14934 17131 29762 30243 31656 33251 35498 37106 37655 4146244002 44649 45032 45230
33 5376 13536 17068 18581 23478 32021 32074 33716 38434 39452 4216644305 44979 45306
6013 7553 10023 19354 23126 25427 27665 30239 32699 34123 36171 3889838972 41974 45213
41 98 3088 8522 26252 29602 30009 30138 30948 32190 32428 32498 3427334955 45311
2000 15664 20677 20792 22980 25111 31491 37611 37981 39872 4166842336 43602 43828 45329
23 67 97 5339 8121 8583 20647 25425 32305 37158 40968 41578 4349244929 45273
1643 3496 5121 6546 15643 16423 20602 39950 43178 43252 43683 4399244001 44611 45125
11093 19172 20548 24518 28289 29246 30148 34884 40403 40745 4272343064 44448 44723 44812
12748 12799 28567 41605
1965 4087 31879
27178 33638 38344
9580 13096 45337
2672 22800 43869
28287 31407 31975
2823 5108 9945
5891 30848 42082
23 41944 44909
909 2311 45162
24998 37829 44704
35339 40087 45019
16928 26505 35256
26462 27297 37766
19656 35067 38586
6958 17172 41412
72 26012 37231
15259 16044 30243
2879 12148 34601
36173 39731 42668
20670 35816 43266
22570 27213 30404
40284 44171 45313
17765 22514 39347
24711 39892 45132
13741 34633 44535
15209 31692 45280
11189 43771 45303
28294 31110 32287
29085 39876 45246
24285 36009 45347
6882 28921 34504
9256 19267 44194
2132 21404 28687
23809 34383 44540。
根据本技术的第六处理装置或数据处理方法，包括：解码单元或解码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将具有64800比特的代码长度以及9/30的编码率的LDPC码解码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
339 4777 5366 7623 13034 13260 15107 17772 20338 21178 25914 2766329948 37489 41021
3871 5812 9795 23437 24079 27699 33471 39878 40302 41038 41217 4231642765 43675 45118
3699 4072 16553 21492 26210 29839 30322 34139 38227 39696 40762 4115641269 45168 45350
995 12194 12494 16542 20423 21950 23519 26215 26708 30587 38352 3884039729 41645 43210
3963 4315 6832 11354 21042 21084 21108 25595 33109 34029 34448 3512938018 39012 44791
164 887 2902 9021 9193 16705 17850 19241 25893 33427 37416 4102441355 44381 45303
1367 1495 5495 14440 18026 18130 18178 21946 24057 25663 29216 3196538107 43907 44278
10763 13722 13975 18294 20813 23028 23353 24211 37366 38805 4098541792 42495 43259 43528
1580 12448 21464 31246 33058 34794 35760 36021 36426 37138 3747838199 42138 42335 45207
83 112 12225 15224 18205 21345 28488 34362 37195 39660 42371 4281444509 45201 45244
6836 7635 11644 16591 17121 19307 21456 23544 30596 37887 38141 3858143607 44246 45097
9174 14934 17131 29762 30243 31656 33251 35498 37106 37655 4146244002 44649 45032 45230
33 5376 13536 17068 18581 23478 32021 32074 33716 38434 39452 4216644305 44979 45306
6013 7553 10023 19354 23126 25427 27665 30239 32699 34123 36171 3889838972 41974 45213
41 98 3088 8522 26252 29602 30009 30138 30948 32190 32428 32498 3427334955 45311
2000 15664 20677 20792 22980 25111 31491 37611 37981 39872 4166842336 43602 43828 45329
23 67 97 5339 8121 8583 20647 25425 32305 37158 40968 41578 4349244929 45273
1643 3496 5121 6546 15643 16423 20602 39950 43178 43252 43683 4399244001 44611 45125
11093 19172 20548 24518 28289 29246 30148 34884 40403 40745 4272343064 44448 44723 44812
12748 12799 28567 41605
1965 4087 31879
27178 33638 38344
9580 13096 45337
2672 22800 43869
28287 31407 31975
2823 5108 9945
5891 30848 42082
23 41944 44909
909 2311 45162
24998 37829 44704
35339 40087 45019
16928 26505 35256
26462 27297 37766
19656 35067 38586
6958 17172 41412
72 26012 37231
15259 16044 30243
2879 12148 34601
36173 39731 42668
20670 35816 43266
22570 27213 30404
40284 44171 45313
17765 22514 39347
24711 39892 45132
13741 34633 44535
15209 31692 45280
11189 43771 45303
28294 31110 32287
29085 39876 45246
24285 36009 45347
6882 28921 34504
9256 19267 44194
2132 21404 28687
23809 34383 44540。
根据本技术的第七处理装置或数据处理方法，包括：编码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度以及10/30的编码率的LDPC码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
867 2733 2978 8947 10214 11810 13566 15922 18838 20543 25845 2917930055 31284 33447 34330 35081 35605 36268 39563 42331 43174
2765 6017 6394 6769 12351 13567 15195 19900 23094 27077 28626 2891432219 33106 33662 33905 34878 37861 39749 39862 40976 42690
2343 4231 7603 7789 8396 8783 15636 16221 20591 21538 24008 2511725663 26817 29692 30937 31472 32070 33793 39506 41763 43172
8536 10705 10960 11206 12513 15399 17108 17224 17512 20180 2528827824 28958 30600 36792 36828 38891 39575 39581 42342 42914 42961
9 107 681 1195 9957 14055 21420 23279 26129 32044 35750 37065 3709237165 37179 40127 40835 41476 41564 41571 42576 42910
86 1760 6842 8119 8904 12644 17603 18189 20018 22259 22654 2562027606 27833 28002 31053 31814 31848 35573 36133 40698 41370
28 115 4354 9276 11229 11252 13848 21112 22851 29912 32453 3469337344 37420 40926 40992 41063 41762 41856 42012 42642 43045
1589 7190 7221 7668 11805 14071 14367 14629 17087 19579 19861 2550535471 35514 37495 38375 40286 40330 40402 41662 42638 43126
76 99 3237 5137 7982 9598 13470 14045 26680 27058 32025 32235 3460135658 36841 38408 40517 40987 41400 41861 42691 42772
54 2470 2728 3177 3484 8267 9351 17523 18513 21119 22947 23771 2656927308 31217 35887 36449 38529 40424 41873 42146 42706
39 80 385 1386 3397 5234 14733 16955 17656 23262 23463 25340 3163831676 32683 37130 37641 39064 41839 42193 42495 43063
62 573 11847 14616 16033 16064 16302 18776 19434 23845 23873 2593727741 32244 32612 33554 38445 38480 38610 40933 42386 42520
33 183 968 5477 6173 7363 10358 12597 14468 18025 23369 23387 2472325254 28299 28989 31675 32776 35077 40241 41572 42035
36 2529 2543 3891 7108 9002 9481 16496 19796 26687 27343 33300 3549537070 39247 40126 41758 41892 42124 42622 42738 43100
91 6897 8794 9581 12922 15711 18539 19227 21592 22906 26449 2980430895 31538 31930 33392 38006 38294 38705 38952 39005 42120
64 76 709 1155 3162 7099 8740 9670 12678 21126 29239 29844 3124832001 35243 36814 38008 42050 42149 42631 42705 43119
17670 40897 42359
17471 20895 32101
5458 5508 30504
17291 19627 27186
14600 41106 43103
18059 28398 40623
23776 30190 32880
4676 13593 21791
19 2832 27959
6193 21762 42854
64 16088 42982
29425 35004 42209
14338 31982 41789
21572 42838 42923
5 87 6639
5529 42541 43173
15512 31740 35801
44 86 43183
26027 26995 36455
16485 30090 34537
22276 40174 42367
10781 18230 18766
9984 42877 43027
11108 20618 41626
8496 42994 43171
10581 25803 42606
4989 14002 29020
35032 39378 41455
109 11667 42914
12471 14022 35477
31761 34625 36228
1228 6013 43110
22355 37905 40784
12740 21805 31648
4202 28639 32213
10697 31674 42998
4092 23877 34360
54 9459 16450
1 56 33675
18163 31951 42528
50 5655 35891
47 35033 40356
29097 32786 35931
9532 27004 43009。
根据本技术的第八处理装置或数据处理方法，包括：解码单元或解码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将具有64800比特的代码长度以及10/30的编码率的LDPC码解码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
867 2733 2978 8947 10214 11810 13566 15922 18838 20543 25845 2917930055 31284 33447 34330 35081 35605 36268 39563 42331 43174
2765 6017 6394 6769 12351 13567 15195 19900 23094 27077 28626 2891432219 33106 33662 33905 34878 37861 39749 39862 40976 42690
2343 4231 7603 7789 8396 8783 15636 16221 20591 21538 24008 2511725663 26817 29692 30937 31472 32070 33793 39506 41763 43172
8536 10705 10960 11206 12513 15399 17108 17224 17512 20180 2528827824 28958 30600 36792 36828 38891 39575 39581 42342 42914 42961
9 107 681 1195 9957 14055 21420 23279 26129 32044 35750 37065 3709237165 37179 40127 40835 41476 41564 41571 42576 42910
86 1760 6842 8119 8904 12644 17603 18189 20018 22259 22654 2562027606 27833 28002 31053 31814 31848 35573 36133 40698 41370
28 115 4354 9276 11229 11252 13848 21112 22851 29912 32453 3469337344 37420 40926 40992 41063 41762 41856 42012 42642 43045
1589 7190 7221 7668 11805 14071 14367 14629 17087 19579 19861 2550535471 35514 37495 38375 40286 40330 40402 41662 42638 43126
76 99 3237 5137 7982 9598 13470 14045 26680 27058 32025 32235 3460135658 36841 38408 40517 40987 41400 41861 42691 42772
54 2470 2728 3177 3484 8267 9351 17523 18513 21119 22947 23771 2656927308 31217 35887 36449 38529 40424 41873 42146 42706
39 80 385 1386 3397 5234 14733 16955 17656 23262 23463 25340 3163831676 32683 37130 37641 39064 41839 42193 42495 43063
62 573 11847 14616 16033 16064 16302 18776 19434 23845 23873 2593727741 32244 32612 33554 38445 38480 38610 40933 42386 42520
33 183 968 5477 6173 7363 10358 12597 14468 18025 23369 23387 2472325254 28299 28989 31675 32776 35077 40241 41572 42035
36 2529 2543 3891 7108 9002 9481 16496 19796 26687 27343 33300 3549537070 39247 40126 41758 41892 42124 42622 42738 43100
91 6897 8794 9581 12922 15711 18539 19227 21592 22906 26449 2980430895 31538 31930 33392 38006 38294 38705 38952 39005 42120
64 76 709 1155 3162 7099 8740 9670 12678 21126 29239 29844 3124832001 35243 36814 38008 42050 42149 42631 42705 43119
17670 40897 42359
17471 20895 32101
5458 5508 30504
17291 19627 27186
14600 41106 43103
18059 28398 40623
23776 30190 32880
4676 13593 21791
19 2832 27959
6193 21762 42854
64 16088 42982
29425 35004 42209
14338 31982 41789
21572 42838 42923
5 87 6639
5529 42541 43173
15512 31740 35801
44 86 43183
26027 26995 36455
16485 30090 34537
22276 40174 42367
10781 18230 18766
9984 42877 43027
11108 20618 41626
8496 42994 43171
10581 25803 42606
4989 14002 29020
35032 39378 41455
109 11667 42914
12471 14022 35477
31761 34625 36228
1228 6013 43110
22355 37905 40784
12740 21805 31648
4202 28639 32213
10697 31674 42998
4092 23877 34360
54 9459 16450
1 56 33675
18163 31951 42528
50 5655 35891
47 35033 40356
29097 32786 35931
9532 27004 43009。
根据本技术的第九处理装置或数据处理方法，包括：编码单元或编码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度以及11/30的编码率的LDPC码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
3208 6587 9493 9539 12368 12501 14811 15784 17625 18654 18721 1947119503 20079 20411 20876 21493 22083 22430 27275 29322 32758 33227 33347 3371534472 34711 38450 39151 39709 39862 40093 40497 40912
42 1118 3086 5466 6379 8483 9051 9330 13250 13898 14055 15033 1809421429 22652 25251 28709 29909 30233 30472 30635 31367 32603 33614 33708 3640436530 37039 37782 38115 38307 40225 40597 40822
5939 11990 15027 15162 16503 17171 17806 17902 18031 18077 2121622134 22660 24170 28558 29364 30003 31128 32674 33103 33361 34196 34435 3462634991 35974 36022 37459 38170 38709 39774 39960 40571 40858
63 3871 9148 10328 12830 12912 18361 18839 20122 23126 23795 2861230350 32251 32750 33762 33866 36188 36979 37562 37836 38536 38705 38829 3960940219 40324 40336 40367 40638 40699 40809 40987 41019
36 70 104 3737 5028 19023 19575 19746 23840 24611 24661 26741 2774930359 31027 31509 32621 32859 33830 34619 35281 35479 36796 37344 37555 3899339088 39445 40276 40299 40762 40771 40835 40967
113 2313 4411 5858 9909 10426 18955 21663 21884 24105 24472 2694427826 28574 28689 29579 30903 32352 33334 36408 36795 36805 37112 37121 3873139080 39739 40007 40326 40356 40472 40476 40622 40778
54 84 3529 5202 9825 9900 10846 12104 13332 14493 14584 23772 2408425786 25963 26145 28306 29514 30050 30060 33171 33416 33657 33951 34908 3771537854 38088 38966 39148 40166 40633 40746 40939
105 8722 10244 12148 13029 16368 18186 19660 19830 21616 22256 2253423100 23219 25473 26585 29858 32350 33305 34290 34356 34675 35297 37052 3714437934 38201 39867 40270 40539 40781 40804 40944 40966
53 61 82 96 2665 6552 9517 15693 17214 17588 18347 19039 20679 2196224255 25861 27117 27919 30691 36195 36379 37031 37309 37535 37793 38198 3821238595 38808 38911 39474 39677 40135 40935
15 67 723 2962 4991 5285 11583 13398 16301 16338 20996 21510 2569728214 29143 30539 30573 31108 32500 32506 32727 32755 36134 37226 37655 3779939219 39626 39980 40093 40105 40628 40634 40816
18854 37884 40104 40772
35209 40379 40447 40508
3049 36078 39403 40402
19118 27981 35730 36649
20465 28570 39076 40910
24047 31275 39790 40126
31041 33526 34162 39092
1152 8976 24071 35698
3 27991 31485 40934
5245 20676 30579 38823
47 11196 38674 38894
14920 15270 16047 40928
23974 30146 39805 40911
8791 16641 25060 31681
1147 4233 34386 37802
58 5354 22265 41018
869 3078 39882 40730
1071 6322 9163 10642
7235 32596 35540 37487
26910 35537 40830 41035
81 11905 16179 19558
29 41 5161 12173
3043 5574 9993 26058
875 36935 39423 40956
3362 19166 20017 39729
12893 16403 33880 37115
9980 27100 28525 36786
3218 12776 40651 40703
7669 25783 32781 34504
25951 34595 39049 40597
11271 35112 35290 40600
5330 38324 40325 40986
58 24777 40560 40835
23895 25427 33552 37472
2811 4731 11601 39912
109 39021 40611 40754
79 15387 30999 40978
31162 34975 38844 39784
34891 37007 39433 40102
42 9072 21526 22610
20243 20499 24418 29056
7951 26469 29729 40956
6 10833 13188 15714
7910 20652 40574 40874
14586 24839 37804 40722
1103 11381 21050 30084
10 9032 20123 28528
19477 29966 37702 37766
131 31352 39069 40971
34 7368 17799 27467
16767 27584 32869 34769
31515 34543 36230 40752
15098 25451 26402 27629
149 10388 24558 40709
6997 7288 23995 29893
346 12245 13843 40402。
根据本技术的第十处理装置或数据处理方法，包括：解码单元或解码步骤，用于根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将具有64800比特的代码长度以及11/30的编码率的LDPC码解码。该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格，并且如下表示：
3208 6587 9493 9539 12368 12501 14811 15784 17625 18654 18721 1947119503 20079 20411 20876 21493 22083 22430 27275 29322 32758 33227 33347 3371534472 34711 38450 39151 39709 39862 40093 40497 40912
42 1118 3086 5466 6379 8483 9051 9330 13250 13898 14055 15033 1809421429 22652 25251 28709 29909 30233 30472 30635 31367 32603 33614 33708 3640436530 37039 37782 38115 38307 40225 40597 40822
5939 11990 15027 15162 16503 17171 17806 17902 18031 18077 2121622134 22660 24170 28558 29364 30003 31128 32674 33103 33361 34196 34435 3462634991 35974 36022 37459 38170 38709 39774 39960 40571 40858
63 3871 9148 10328 12830 12912 18361 18839 20122 23126 23795 2861230350 32251 32750 33762 33866 36188 36979 37562 37836 38536 38705 38829 3960940219 40324 40336 40367 40638 40699 40809 40987 41019
36 70 104 3737 5028 19023 19575 19746 23840 24611 24661 26741 2774930359 31027 31509 32621 32859 33830 34619 35281 35479 36796 37344 37555 3899339088 39445 40276 40299 40762 40771 40835 40967
113 2313 4411 5858 9909 10426 18955 21663 21884 24105 24472 2694427826 28574 28689 29579 30903 32352 33334 36408 36795 36805 37112 37121 3873139080 39739 40007 40326 40356 40472 40476 40622 40778
54 84 3529 5202 9825 9900 10846 12104 13332 14493 14584 23772 2408425786 25963 26145 28306 29514 30050 30060 33171 33416 33657 33951 34908 3771537854 38088 38966 39148 40166 40633 40746 40939
105 8722 10244 12148 13029 16368 18186 19660 19830 21616 22256 2253423100 23219 25473 26585 29858 32350 33305 34290 34356 34675 35297 37052 3714437934 38201 39867 40270 40539 40781 40804 40944 40966
53 61 82 96 2665 6552 9517 15693 17214 17588 18347 19039 20679 2196224255 25861 27117 27919 30691 36195 36379 37031 37309 37535 37793 38198 3821238595 38808 38911 39474 39677 40135 40935
15 67 723 2962 4991 5285 11583 13398 16301 16338 20996 21510 2569728214 29143 30539 30573 31108 32500 32506 32727 32755 36134 37226 37655 3779939219 39626 39980 40093 40105 40628 40634 40816
18854 37884 40104 40772
35209 40379 40447 40508
3049 36078 39403 40402
19118 27981 35730 36649
20465 28570 39076 40910
24047 31275 39790 40126
31041 33526 34162 39092
1152 8976 24071 35698
3 27991 31485 40934
5245 20676 30579 38823
47 11196 38674 38894
14920 15270 16047 40928
23974 30146 39805 40911
8791 16641 25060 31681
1147 4233 34386 37802
58 5354 22265 41018
869 3078 39882 40730
1071 6322 9163 10642
7235 32596 35540 37487
26910 35537 40830 41035
81 11905 16179 19558
29 41 5161 12173
3043 5574 9993 26058
875 36935 39423 40956
3362 19166 20017 39729
12893 16403 33880 37115
9980 27100 28525 36786
3218 12776 40651 40703
7669 25783 32781 34504
25951 34595 39049 40597
11271 35112 35290 40600
5330 38324 40325 40986
58 24777 40560 40835
23895 25427 33552 37472
2811 4731 11601 39912
109 39021 40611 40754
79 15387 30999 40978
31162 34975 38844 39784
34891 37007 39433 40102
42 9072 21526 22610
20243 20499 24418 29056
7951 26469 29729 40956
6 10833 13188 15714
7910 20652 40574 40874
14586 24839 37804 40722
1103 11381 21050 30084
10 9032 20123 28528
19477 29966 37702 37766
131 31352 39069 40971
34 7368 17799 27467
16767 27584 32869 34769
31515 34543 36230 40752
15098 25451 26402 27629
149 10388 24558 40709
6997 7288 23995 29893
346 12245 13843 40402。
根据本技术，根据LDPC(低密度奇偶校验)码的奇偶校验矩阵，将信息位编码成具有64800比特的代码长度以及7/30、8/30、9/30、10/30或11/30的编码率的LDPC码。
根据本技术，根据LDPC(低密度奇偶校验)码的奇偶校验矩阵，将具有64800比特的代码长度以及7/30、8/30、9/30、10/30或11/30的编码率的LDPC码解码。
该LDPC码包括信息位和奇偶校验位。该奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶校验位对应的奇偶校验矩阵部分。该信息矩阵部分由奇偶校验矩阵初始值表格显示。该奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的元1的位置的表格。
如下表示编码率为7/30的奇偶校验矩阵初始值表格：
548 9528 12205 12770 22023 22082 25884 27421 33215 36046 43580 4395347539
919 2623 5098 5514 5645 6348 9666 13795 14555 43224 44048 44948 47964
995 7270 17753 21272 29228 29916 31634 34055 35205 37499 37777 4749049301
645 3803 8836 9470 11054 20253 29417 31243 31990 36468 38715 3993243045
14572 18646 21100 26617 32033 32410 37195 38586 43833 44577 4558446453 49515
6004 16982 17829 24616 28056 29646 32944 39051 42517 47086 4858548772 49247
1306 1447 4898 7781 18587 25724 26672 35062 35202 37080 39781 4611147595
92 3231 13043 22258 24198 28923 33303 37846 43610 44857 47322 4891449291
298 12557 13469 14451 21917 23539 26310 29839 37050 38507 41377 4697148155
12582 13044 21039 30600 34202 34947 37120 39108 39203 43449 4694148542 49354
871 12218 12680 14152 17171 25797 29021 37783 43728 47519 48794 4889848980
35 4623 13422 15881 16692 17463 23675 28063 31248 41997 44246 4799248339
7150 13015 17950 18214 20659 23579 25714 28328 32658 39717 3999543322 45884
82 11054 11845 19085 24174 26694 41530 45954 46508 46892 48832 4909749420
5789 13839 18512 25596 26478 26736 29431 32349 33384 41765 4666149206 49543
13805 17786 17798 29653 30310 34870 40176 40391 43227 45292 4642346855 49454
12433 27119 34645
32065 34998 44021
5158 16546 34359
44 33285 39929
39032 39296 40317
9885 45251 47640
14383 43446 44478
31280 39945 48472
27961 38221 48391
2927 37404 38716
19461 42462 46162
24909 25915 40636
11029 35538 45381
26880 34179 48775
192 6032 26853
4563 14952 24256
10003 30853 43811
749 36334 41363
100 17006 24982
9507 20228 31214
41691 44310 47083
24070 30411 46982
2727 28251 49289
16689 21167 32590
40813 41198 46175
8336 32714 43075。
如下表示编码率为8/30的奇偶校验矩阵初始值表格：
100 3433 4111 9089 13360 24012 26305 30252 31430 31769 34689 3491736091 40873 41983 42689 43835 44318 47109
3 48 124 2240 7029 21694 24565 29302 39777 42706 43631 43784 4603347064 47079 47141 47239 47439 47479
2 5675 7056 12715 24128 26596 30571 38210 38586 41138 42272 4333643444 43917 45812 46840 47245 47286 47510
2103 4285 10068 10702 12693 17619 18711 21309 22191 22999 37432 4564646275 46338 46777 46860 46963 47432 47472
6827 8209 8606 10412 15670 19469 22205 22215 25425 29565 34843 3498537686 39277 44625 45016 45623 47069 47250
58 114 1751 7913 24642 26995 40734 41486 43133 44804 45490 4572546122 46412 47019 47080 47103 47495 47506
96 5952 9078 9786 17738 17888 17986 31657 34430 34763 35450 3727642395 43223 43283 44261 45648 47014 47276
106 5405 9614 20500 21633 23242 28875 37238 38854 41778 42292 4388345909 46558 46826 47292 47353 47436 47504
32 11217 12153 26818 27616 38783 39976 40842 43581 43703 44287 4443544576 44774 46080 46098 46801 46813 47168
65 102 111 3879 11224 11772 23623 27306 28726 34663 34873 36288 3919642003 45279 45629 46836 47021 47419
77 131 11275 18964 20418 22364 22635 27727 28689 29720 29781 3211041597 42046 43952 44786 46416 46808 47200
87 8637 10829 23737 24117 26486 29603 34389 35509 35872 38948 4064342698 45949 46159 46660 47041 47165 47220
2 58 3110 7539 8886 10422 11597 13385 27870 35895 38120 43546 4494846272 46369 46596 47199 47317 47351
78 16119 27780 32231 38973 39088 40118 40231 43170 44131 44203 4487845905 46250 47011 47113 47195 47303 47427
2960 6685 8830 11107 11843 12811 30030 36574 36850 36920 37706 3802541007 43554 44109 44643 45874 46469 46565
125 366 10175 29860
45 17503 44634 45789
6272 19614 34408 37248
14785 41017 44274 46858
19935 22960 44726 44919
15247 17925 33947 37392
34631 39148 43287 45443
8544 26457 30996 38672
11725 31442 42167 45461
22357 41743 46702 47285
13786 26288 41358 43082
7306 21352 43298 47359
77 5188 20988 45572
10334 23790 40878
9304 29379 47450
22048 44762 47300
8529 8825 47443
40831 41328 46415
26715 43038 46498
26925 30797 43181
32434 45624 47460
17989 31811 47215
5624 25501 33016
5024 9037 33642
93 7329 46908
20303 42578 46780
16137 26869 42360
112 3049 46527
23615 29931 47360
23050 24267 44687
60 40754 47114
30217 36283 37445
127 27308 38345。
如下表示编码率为9/30的奇偶校验矩阵初始值表格：
339 4777 5366 7623 13034 13260 15107 17772 20338 21178 25914 2766329948 37489 41021
3871 5812 9795 23437 24079 27699 33471 39878 40302 41038 41217 4231642765 43675 45118
3699 4072 16553 21492 26210 29839 30322 34139 38227 39696 40762 4115641269 45168 45350
995 12194 12494 16542 20423 21950 23519 26215 26708 30587 38352 3884039729 41645 43210
3963 4315 6832 11354 21042 21084 21108 25595 33109 34029 34448 3512938018 39012 44791
164 887 2902 9021 9193 16705 17850 19241 25893 33427 37416 4102441355 44381 45303
1367 1495 5495 14440 18026 18130 18178 21946 24057 25663 29216 3196538107 43907 44278
10763 13722 13975 18294 20813 23028 23353 24211 37366 38805 4098541792 42495 43259 43528
1580 12448 21464 31246 33058 34794 35760 36021 36426 37138 3747838199 42138 42335 45207
83 112 12225 15224 18205 21345 28488 34362 37195 39660 42371 4281444509 45201 45244
6836 7635 11644 16591 17121 19307 21456 23544 30596 37887 38141 3858143607 44246 45097
9174 14934 17131 29762 30243 31656 33251 35498 37106 37655 4146244002 44649 45032 45230
33 5376 13536 17068 18581 23478 32021 32074 33716 38434 39452 4216644305 44979 45306
6013 7553 10023 19354 23126 25427 27665 30239 32699 34123 36171 3889838972 41974 45213
41 98 3088 8522 26252 29602 30009 30138 30948 32190 32428 32498 3427334955 45311
2000 15664 20677 20792 22980 25111 31491 37611 37981 39872 4166842336 43602 43828 45329
23 67 97 5339 8121 8583 20647 25425 32305 37158 40968 41578 4349244929 45273
1643 3496 5121 6546 15643 16423 20602 39950 43178 43252 43683 4399244001 44611 45125
11093 19172 20548 24518 28289 29246 30148 34884 40403 40745 4272343064 44448 44723 44812
12748 12799 28567 41605
1965 4087 31879
27178 33638 38344
9580 13096 45337
2672 22800 43869
28287 31407 31975
2823 5108 9945
5891 30848 42082
23 41944 44909
909 2311 45162
24998 37829 44704
35339 40087 45019
16928 26505 35256
26462 27297 37766
19656 35067 38586
6958 17172 41412
72 26012 37231
15259 16044 30243
2879 12148 34601
36173 39731 42668
20670 35816 43266
22570 27213 30404
40284 44171 45313
17765 22514 39347
24711 39892 45132
13741 34633 44535
15209 31692 45280
11189 43771 45303
28294 31110 32287
29085 39876 45246
24285 36009 45347
6882 28921 34504
9256 19267 44194
2132 21404 28687
23809 34383 44540。
如下表示编码率为10/30的奇偶校验矩阵初始值表格：
867 2733 2978 8947 10214 11810 13566 15922 18838 20543 25845 2917930055 31284 33447 34330 35081 35605 36268 39563 42331 43174
2765 6017 6394 6769 12351 13567 15195 19900 23094 27077 28626 2891432219 33106 33662 33905 34878 37861 39749 39862 40976 42690
2343 4231 7603 7789 8396 8783 15636 16221 20591 21538 24008 2511725663 26817 29692 30937 31472 32070 33793 39506 41763 43172
8536 10705 10960 11206 12513 15399 17108 17224 17512 20180 2528827824 28958 30600 36792 36828 38891 39575 39581 42342 42914 42961
9 107 681 1195 9957 14055 21420 23279 26129 32044 35750 37065 3709237165 37179 40127 40835 41476 41564 41571 42576 42910
86 1760 6842 8119 8904 12644 17603 18189 20018 22259 22654 2562027606 27833 28002 31053 31814 31848 35573 36133 40698 41370
28 115 4354 9276 11229 11252 13848 21112 22851 29912 32453 3469337344 37420 40926 40992 41063 41762 41856 42012 42642 43045
1589 7190 7221 7668 11805 14071 14367 14629 17087 19579 19861 2550535471 35514 37495 38375 40286 40330 40402 41662 42638 43126
76 99 3237 5137 7982 9598 13470 14045 26680 27058 32025 32235 3460135658 36841 38408 40517 40987 41400 41861 42691 42772
54 2470 2728 3177 3484 8267 9351 17523 18513 21119 22947 23771 2656927308 31217 35887 36449 38529 40424 41873 42146 42706
39 80 385 1386 3397 5234 14733 16955 17656 23262 23463 25340 3163831676 32683 37130 37641 39064 41839 42193 42495 43063
62 573 11847 14616 16033 16064 16302 18776 19434 23845 23873 2593727741 32244 32612 33554 38445 38480 38610 40933 42386 42520
33 183 968 5477 6173 7363 10358 12597 14468 18025 23369 23387 2472325254 28299 28989 31675 32776 35077 40241 41572 42035
36 2529 2543 3891 7108 9002 9481 16496 19796 26687 27343 33300 3549537070 39247 40126 41758 41892 42124 42622 42738 43100
91 6897 8794 9581 12922 15711 18539 19227 21592 22906 26449 2980430895 31538 31930 33392 38006 38294 38705 38952 39005 42120
64 76 709 1155 3162 7099 8740 9670 12678 21126 29239 29844 3124832001 35243 36814 38008 42050 42149 42631 42705 43119
17670 40897 42359
17471 20895 32101
5458 5508 30504
17291 19627 27186
14600 41106 43103
18059 28398 40623
23776 30190 32880
4676 13593 21791
19 2832 27959
6193 21762 42854
64 16088 42982
29425 35004 42209
14338 31982 41789
21572 42838 42923
5 87 6639
5529 42541 43173
15512 31740 35801
44 86 43183
26027 26995 36455
16485 30090 34537
22276 40174 42367
10781 18230 18766
9984 42877 43027
11108 20618 41626
8496 42994 43171
10581 25803 42606
4989 14002 29020
35032 39378 41455
109 11667 42914
12471 14022 35477
31761 34625 36228
1228 6013 43110
22355 37905 40784
12740 21805 31648
4202 28639 32213
10697 31674 42998
4092 23877 34360
54 9459 16450
1 56 33675
18163 31951 42528
50 5655 35891
47 35033 40356
29097 32786 35931
9532 27004 43009。
如下表示编码率为11/30的奇偶校验矩阵初始值表格：
3208 6587 9493 9539 12368 12501 14811 15784 17625 18654 18721 1947119503 20079 20411 20876 21493 22083 22430 27275 29322 32758 33227 33347 3371534472 34711 38450 39151 39709 39862 40093 40497 40912
42 1118 3086 5466 6379 8483 9051 9330 13250 13898 14055 15033 1809421429 22652 25251 28709 29909 30233 30472 30635 31367 32603 33614 33708 3640436530 37039 37782 38115 38307 40225 40597 40822
5939 11990 15027 15162 16503 17171 17806 17902 18031 18077 2121622134 22660 24170 28558 29364 30003 31128 32674 33103 33361 34196 34435 3462634991 35974 36022 37459 38170 38709 39774 39960 40571 40858
63 3871 9148 10328 12830 12912 18361 18839 20122 23126 23795 2861230350 32251 32750 33762 33866 36188 36979 37562 37836 38536 38705 38829 3960940219 40324 40336 40367 40638 40699 40809 40987 41019
36 70 104 3737 5028 19023 19575 19746 23840 24611 24661 26741 2774930359 31027 31509 32621 32859 33830 34619 35281 35479 36796 37344 37555 3899339088 39445 40276 40299 40762 40771 40835 40967
113 2313 4411 5858 9909 10426 18955 21663 21884 24105 24472 2694427826 28574 28689 29579 30903 32352 33334 36408 36795 36805 37112 37121 3873139080 39739 40007 40326 40356 40472 40476 40622 40778
54 84 3529 5202 9825 9900 10846 12104 13332 14493 14584 23772 2408425786 25963 26145 28306 29514 30050 30060 33171 33416 33657 33951 34908 3771537854 38088 38966 39148 40166 40633 40746 40939
105 8722 10244 12148 13029 16368 18186 19660 19830 21616 22256 2253423100 23219 25473 26585 29858 32350 33305 34290 34356 34675 35297 37052 3714437934 38201 39867 40270 40539 40781 40804 40944 40966
53 61 82 96 2665 6552 9517 15693 17214 17588 18347 19039 20679 2196224255 25861 27117 27919 30691 36195 36379 37031 37309 37535 37793 38198 3821238595 38808 38911 39474 39677 40135 40935
15 67 723 2962 4991 5285 11583 13398 16301 16338 20996 21510 2569728214 29143 30539 30573 31108 32500 32506 32727 32755 36134 37226 37655 3779939219 39626 39980 40093 40105 40628 40634 40816
18854 37884 40104 40772
35209 40379 40447 40508
3049 36078 39403 40402
19118 27981 35730 36649
20465 28570 39076 40910
24047 31275 39790 40126
31041 33526 34162 39092
1152 8976 24071 35698
3 27991 31485 40934
5245 20676 30579 38823
47 11196 38674 38894
14920 15270 16047 40928
23974 30146 39805 40911
8791 16641 25060 31681
1147 4233 34386 37802
58 5354 22265 41018
869 3078 39882 40730
1071 6322 9163 10642
7235 32596 35540 37487
26910 35537 40830 41035
81 11905 16179 19558
29 41 5161 12173
3043 5574 9993 26058
875 36935 39423 40956
3362 19166 20017 39729
12893 16403 33880 37115
9980 27100 28525 36786
3218 12776 40651 40703
7669 25783 32781 34504
25951 34595 39049 40597
11271 35112 35290 40600
5330 38324 40325 40986
58 24777 40560 40835
23895 25427 33552 37472
2811 4731 11601 39912
109 39021 40611 40754
79 15387 30999 40978
31162 34975 38844 39784
34891 37007 39433 40102
42 9072 21526 22610
20243 20499 24418 29056
7951 26469 29729 40956
6 10833 13188 15714
7910 20652 40574 40874
14586 24839 37804 40722
1103 11381 21050 30084
10 9032 20123 28528
19477 29966 37702 37766
131 31352 39069 40971
34 7368 17799 27467
16767 27584 32869 34769
31515 34543 36230 40752
15098 25451 26402 27629
149 10388 24558 40709
6997 7288 23995 29893
346 12245 13843 40402。
数据处理装置可以是独立装置并且可以是构成一个装置的内部块。
本发明的有益效果
根据本公开，能够提供一种误码率优异的LDPC码。
附图说明
图1为LDPC码的奇偶校验矩阵H的示图。
图2为示出LDPC码的解码顺序的流程图。
图3为LDPC码的奇偶校验矩阵的一个实例的示图。
图4为奇偶校验矩阵的Tanner图的示图。
图5为变量节点的示图。
图6为校验节点的示图。
图7为本发明适用的传输系统的一个实施方式的配置实例的示图。
图8为示出传输装置11的配置实例的方框图。
图9为示出位交错器116的配置实例的方框图。
图10为奇偶校验矩阵的示图。
图11为奇偶矩阵的示图。
图12为在标准DVB-S.2中定义的LDPC码的奇偶校验矩阵的示图。
图13为在标准DVB-S.2中定义的LDPC码的奇偶校验矩阵的示图。
图14为16QAM的信号点设置的示图。
图15为64QAM的信号点设置的示图。
图16为64QAM的信号点设置的示图。
图17为64QAM的信号点设置的示图。
图18为在标准DVB-S.2中定义的信号点设置的示图。
图19为在标准DVB-S.2中定义的信号点设置的示图。
图20为在标准DVB-S.2中定义的信号点设置的示图。
图21为在标准DVB-S.2中定义的信号点设置的示图。
图22为多路分用器25的处理的示图。
图23为多路分用器25的处理的示图。
图24为用于解码LDPC码的Tanner图的示图。
图25为变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图的示图。
图26为与奇偶交错之后的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的示图。
图27为变换的奇偶校验矩阵的示图。
图28为列扭转交错器24的处理的示图。
图29为列扭转交错所需要的存储器31的列数以及写入开始位置的地址的示图。
图30为列扭转交错所需要的存储器31的列数以及写入开始位置的地址的示图。
图31为示出由位交错器116和QAM编码器117执行的处理的流程图。
图32为由模拟采用的通信路径的模型的示图。
图33为由模拟获得的误码率和颤动的多普勒频率fd的关系的示图。
图34为由模拟获得的误码率和颤动的多普勒频率fd的关系的示图。
图35为示出LDPC编码器115的配置实例的方框图。
图36为示出LDPC编码器115的处理的流程图。
图37为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是1/4并且代码长度是16200。
图38为从奇偶校验矩阵初始值表格中计算奇偶校验矩阵H的方法的示图。
图39为LDPC码的BER/FER的特征的示图，在标准DVB-S.2中定义的代码长度是64800位。
图40为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是2/30并且代码长度是64800。
图41为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是3/30并且代码长度是64800。
图42为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是4/30并且代码长度是64800。
图43为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是5/30并且代码长度是64800。
图44为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是6/30并且代码长度是64800。
图45为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是7/30并且代码长度是64800。
图46为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是8/30并且代码长度是64800。
图47为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是8/30并且代码长度是64800。
图48为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是9/30并且代码长度是64800。
图49为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是9/30并且代码长度是64800。
图50为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是10/30并且代码长度是64800。
图51为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是10/30并且代码长度是64800。
图52为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是11/30并且代码长度是64800。
图53为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是11/30并且代码长度是64800。
图54为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是12/30并且代码长度是64800。
图55为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是12/30并且代码长度是64800。
图56为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是13/30并且代码长度是64800。
图57为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是13/30并且代码长度是64800。
图58为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是14/30并且代码长度是64800。
图59为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是14/30并且代码长度是64800。
图60为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是15/30并且代码长度是64800。
图61为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是15/30并且代码长度是64800。
图62为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是16/30并且代码长度是64800。
图63为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是16/30并且代码长度是64800。
图64为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是16/30并且代码长度是64800。
图65为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是17/30并且代码长度是64800。
图66为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是17/30并且代码长度是64800。
图67为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是17/30并且代码长度是64800。
图68为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是18/30并且代码长度是64800。
图69为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是18/30并且代码长度是64800。
图70为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是18/30并且代码长度是64800。
图71为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是19/30并且代码长度是64800。
图72为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是19/30并且代码长度是64800。
图73为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是19/30并且代码长度是64800。
图74为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是20/30并且代码长度是64800。
图75为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是20/30并且代码长度是64800。
图76为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是20/30并且代码长度是64800。
图77为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是21/30并且代码长度是64800。
图78为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是21/30并且代码长度是64800。
图79为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是21/30并且代码长度是64800。
图80为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是22/30并且代码长度是64800。
图81为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是22/30并且代码长度是64800。
图82为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是22/30并且代码长度是64800。
图83为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是23/30并且代码长度是64800。
图84为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是23/30并且代码长度是64800。
图85为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是23/30并且代码长度是64800。
图86为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是24/30并且代码长度是64800。
图87为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是24/30并且代码长度是64800。
图88为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是24/30并且代码长度是64800。
图89为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是25/30并且代码长度是64800。
图90为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是25/30并且代码长度是64800。
图91为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是25/30并且代码长度是64800。
图92为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是26/30并且代码长度是64800。
图93为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是26/30并且代码长度是64800。
图94为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是26/30并且代码长度是64800。
图95为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是27/30并且代码长度是64800。
图96为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是27/30并且代码长度是64800。
图97为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是27/30并且代码长度是64800。
图98为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是27/30并且代码长度是64800。
图99为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是28/30并且代码长度是64800。
图100为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是28/30并且代码长度是64800。
图101为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是28/30并且代码长度是64800。
图102为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是28/30并且代码长度是64800。
图103为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是29/30并且代码长度是64800。
图104为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是29/30并且代码长度是64800。
图105为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是29/30并且代码长度是64800。
图106为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是29/30并且代码长度是64800。
图107为度序列的整体的Tanner图的示图，其中，列权重是3并且行权重是6。
图108为多边缘型的整体的Tanner图的一个实例的示图。
图109为具有代码长度64800的LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。
图110为具有代码长度64800的LDPC码的奇偶校验矩阵的示图。
图111为具有代码长度64800的LDPC码的奇偶校验矩阵的示图。
图112为具有代码长度64800的LDPC码的BER/FER的模拟结果的示图。
图113为具有代码长度64800的LDPC码的BER/FER的模拟结果的示图。
图114为具有代码长度64800的LDPC码的BER/FER的模拟结果的示图。
图115为用于模拟具有代码长度64800的LDPC码的BER/FER的模BCH代码的示图。
图116为示出接收装置12的配置实例的方框图。
图117为示出位解交错器165的配置实例的方框图。
图118为示出由QAM解码器164、位解交错器165以及LDPC解码器166执行的处理的流程图。
图119为LDPC码的奇偶校验矩阵的一个实例的示图。
图120为对于奇偶校验矩阵执行行替换和列替换所获得的矩阵(变换的奇偶校验矩阵)的示图。
图121为按照5×5单位分割的变换的奇偶校验矩阵的示图。
图122为示出共同执行P节点运算的解码装置的配置实例的方框图。
图123为示出LDPC解码器166的配置实例的方框图。
图124为构成位解交错器165的多路复用器54的处理的示图。
图125为列扭转解交错器55的处理的示图。
图126为示出位解交错器165的另一个配置实例的方框图。
图127为示出可以适用于接收装置12的接收系统的第一配置实例的方框图。
图128为示出可以适用于接收装置12的接收系统的第二配置实例的方框图。
图129为示出可以适用于接收装置12的接收系统的第三配置实例的方框图。
图130为示出本技术适用的计算机的实施方式的一个配置实例的方框图。
具体实施方式
【本公开适用的传输系统的配置实例】
图7示出了本发明适用的传输系统(系统表示多个装置的逻辑聚集，并且每个配置的装置可以设置或者不设置同一外壳内)的一个实施方式的配置实例。
在图7中，传输系统包括传输装置11和接收装置12。
例如，传输装置11传输(广播)(传递)电视广播节目等。即，例如，传输装置11将作为传输目标的目标数据(例如，图像数据和音频数据)作为节目编码成LDPC码，并且例如，通过通信路径13传输，例如，卫星电路、地面波以及线缆(有线电路)。
接收装置12接收通过通信路径13从传输装置11传输的LDPC码，将LDPC码解码，以获得目标数据，并且输出目标数据。
在这种情况下，众所周知，图7的传输系统使用的LDPC码在AWGN(加性高斯白噪声)通信路径中显示了非常高的能力。
同时，在通信路径13中，可以生成突发错误或删除。尤其在通信路径13是地面波的情况下，例如，在OFDM(正交频分多路复用)系统内，在D/U(期望信号与不期望信号之比)是0dB(不期望的＝回声的功率等于期望的＝主要路径的功率)的多路径环境下，根据回声(除了主要路径以外的路径)的延迟，特定符号的功率可能变成0(删除)。
在颤动中(延迟是0并且增加具有多普勒频率的回声的通信路径)，在D/U是0dB时，在特定时间的OFDM符号的整个功率可以按照多普勒频率变成0(删除)。
此外，由于从接收装置12(例如，从传输装置11中接收信号的天线)侧的接收单元(在图中未显示)到接收装置12的布线线路的情况或者接收装置12的电源的不稳定性，所以可以生成突发错误。
同时，在LDPC码的解码中，在与这列奇偶校验矩阵H对应的变量节点和LDPC码的码位中，如上述图5中所述，执行表达式(1)的变量节点运算，增加了LDPC码的码位(其接收值u0i)。为此，如果在用于变量节点运算的码位中生成错误，那么计算的消息的精度劣化。
在LDPC码的解码中，在校验节点中，使用由连接至校验节点的变量节点计算的消息，执行表达式(7)的校验节点运算。为此，如果在多个连接的变量节点(与其对应的LDPC码的码位)中同时生成错误(包括删除)的校验节点的数量增大，那么解码性能劣化。
即，如果连接至校验节点的变量节点中的两个或更多个变量节点同时删除，那么校验节点返回如下消息，即，在该消息中，对于所有变量节点，值为0的概率和值为1的概率彼此相等。在这种情况下，返回相等概率的消息的校验节点对于一个解码处理(一组变量节点运算和校验节点运算)没有贡献。结果，需要增大解码处理的重复次数，解码性能劣化，并且执行LDPC码的解码的接收装置12的功耗增大。
因此，在图7的传输系统中，对突发错误或删除的容忍度可以提高，同时保持在AWGN通信路径内的性能。
【传输装置11的配置实例】
图8为示出图7的传输装置11的配置实例的方框图。
在传输装置11中，将与目标数据对应的一个或多个输入流供应给模式自适应/多路复用器111。
模式自适应/多路复用器111根据需要执行模式选择和处理，例如，对供应至其的一个或多个输入流进行多路复用，并且将所获得的数据作为结果供应给垫整电容器112。
垫整电容器112对于从模式自适应/多路复用器111供应的数据执行必要的零填充(插入空值)，并且将所获得的数据作为结果供应给BB扰频器113。
BB扰频器113对于从垫整电容器112供应的数据执行基带加扰(BB加扰)，并且将所获得的数据作为结果供应给BCH编码器114。
BCH编码器114对于从BB扰频器113供应的数据执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器115，作为是LDPC编码目标的LDPC目标数据。
LDPC编码器115根据奇偶校验矩阵执行LDPC编码，其中，作为与LDPC码的奇偶校验位对应的部分的奇偶矩阵相对于从BCH编码器114供应的LDPC目标数据变成阶梯结构，并且输出LDPC码，其中，LDPC目标数据是信息位。
即，LDPC编码器115执行LDPC编码，以通过LDPC(例如，在预定的标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的LDPC码(与奇偶校验矩阵对应))，将LDPC目标数据编码，并且输出所获得的预定LDPC码(与奇偶校验矩阵对应)等，作为结果。
在标准DVB-S.2、DVB-T.2、和DVB-C.2中定义的LDPC码是IRA(非规则重复累加)码，并且LDPC码的奇偶校验矩阵的奇偶矩阵变成阶梯结构。稍后描述奇偶矩阵和阶梯结构。例如，在2000年9月的Proceedings of2nd International Symposium on Turbo codes andRelated Topics的第1-8页中，在H.Jin、A.Khandekar以及R.J.McEliece的“IrregularRepeat-Accumulate Codes”中描述了IRA码。
将由LDPC编码器115输出的LDPC码供应给位交错器116。
位交错器116对于从LDPC编码器115供应的LDPC码执行稍后描述的位交错，并且将在位交错之后的LDPC码供应给QAM编码器117。
QAM编码器117将从位交错器116供应的LDPC码映射到信号点中，表示在LDPC码的一个或多个位的码位的单元(符号单元)中的正交调制的一个符号，并且执行正交调制(多级调制)。
即，QAM编码器117在由表示与载波相同的相位的I分量的I轴以及表示与载波正交的Q分量的Q轴限定的IQ平面(IQ星座)上执行将从位交错器116供应的LDPC码映射到由执行LDPC码的正交调制的调制方法确定的信号点中，并且执行正交调制。
在这种情况下，作为由QAM编码器117执行的正交调制的调制方法，存在调制方法(包括在标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的调制方法)以及其他调制方法，即，BPSK(二进制相移键控)、QPSK(正交相移键控)、16APSK(幅度相移键控)、32APSK、16QAM(正交调幅)、64QAM、256QAM、1024QAM、4096QAM、4PAM(脉冲幅度调制)等。在QAM编码器117中，根据传输装置11的运算符的运算，预先设置根据哪种调制方法执行正交调制。
将通过在QAM编码器117中的处理获得的数据(映射到信号点中的符号)供应给时间交错器118。
时间交错器118对于从QAM编码器117供应的数据(符号)以符号单元执行时间交错(在时间方向交错)，并且将所获得的数据作为结果供应给MISO/MIMO编码器(MISO/MIMO编码器)119。
MISO/MIMO编码器119对于从时间交错器118供应的数据(符号)执行时空编码，并且将数据供应给频率交错器120。
频率交错器120对于从MISO/MIMO编码器119供应的数据(符号)以符号单元执行频率交错(在频率方向交错)，并且将数据供应给帧构建器/资源分配单元131。
另一方面，例如，将用于传输控制的控制数据(信令)(例如，BB信令(基带信令)(BB报头))供应给BCH编码器121。
BCH编码器121对于供应至其的信令执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器122，与LDPC编码器114相似。
LDPC编码器122将从BCH编码器121供应的数据设为LDPC目标数据，对于该数据执行LDPC编码，并且将所获得的LDPC码作为结果供应给QAM编码器123，与LDPC编码器115相似。
QAM编码器123将从LDPC编码器122供应的LDPC码映射到信号点中，表示在LDPC码的一个或多个位的码位的单元(符号单元)中的正交调制的一个符号，执行正交调制，并且将所获得的数据(符号)作为结果供应给频率交错器124，与QAM编码器117相似。
频率交错器124对于从QAM编码器123中供应的数据(符号)以符号单元执行频率交错，并且将数据供应给帧构建器/资源分配单元131，与频率交错器120相似。
帧构建器/资源分配单元131将导频符号插入从频率交错器120和124供应的数据(符号)的必要位置内，配置帧(例如，物理层(PL)帧、T2帧、C2帧等)，包括作为结果获得的数据(符号)的预定数量的符号，并且将帧供应给OFDM生成单元132。
OFDM生成单元132通过从帧构建器/资源分配单元131供应的帧生成与帧对应的OFDM信号，并且通过通信路径13传输OFDM信号(图7)。
在此处，例如，传输装置11可以配置为不包括在图8中显示的一部分框，例如，时间交错器118、MISO/MIMO编码器119、频率交错器120以及频率交错器124。
图9示出了图8的位交错器116的一个配置实例。
位交错器116是数据处理装置，该装置交错数据并且包括奇偶交错器23、列扭转交错器24以及多路分用器(DEMUX)25。在此处，位交错器116可以配置为不包括奇偶交错器23和/或列扭转交错器24。
奇偶交错器23执行奇偶交错，用于将从LDPC编码器115供应的LDPC码的奇偶校验位交错到其他奇偶校验位的位置内，并且在奇偶交错之后，将LDPC码供应给列扭转交错器24。
列扭转交错器24对于从奇偶交错器23供应的LDPC码执行列扭转交错，并且将列扭转交错之后的LDPC码供应给多路分用器25。
即，在图8的QAM编码器117中，将LDPC码的一个或多个位的码位映射到表示正交调制的一个符号的信号点中，并且传输这些码位。
在列扭转交错器24中，执行稍后描述的列扭转交错，作为用于重新排列从奇偶交错器23中供应的LDPC码的码位的重新排列处理，以便在一个符号内不包括与LDPC编码器115使用的任一行奇偶校验矩阵中的1对应的LDPC码的多个码位。
多路分用器25执行交换处理，用于对于从列扭转交错器24供应的LDPC码交换变成符号的LDPC码的两个或更多个码位的位置，并且获得LDPC码，其中，增强对AWGN的容忍。此外，多路分用器25将由交换处理获得的LDPC码的两个或更多个码位作为符号供应给QAM编码器117(图8)。
接下来，图10示出了图8的用于由LDPC编码器115进行LDPC编码的奇偶校验矩阵H。
奇偶校验矩阵H变成LDGM(低密度生成矩阵)结构，并且可以由表达式H＝[HA|HT](信息矩阵HA的元设为左元并且奇偶矩阵HT的元设为右元的矩阵)表示，使用与在LDPC码的码位之中的对应信息位的部分的信息矩阵HA以及与奇偶校验位对应的奇偶矩阵HT。
在这种情况下，在一个LDPC码(一个码字)的码位之中的信息位的位数以及奇偶校验位的位数分别称为信息长度K和奇偶长度M，并且一个LDPC码的码位的位数称为代码长度N(＝K+M)。
由编码率确定具有某个代码长度N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H变成矩阵，其中，行×列是M×N。信息矩阵HA变成M×K矩阵，并且奇偶矩阵HT变成M×M矩阵。
图11示出了在标准DVB-S.2、DVB-T.2以及DVB-C.2中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构矩阵(更低的双对角矩阵)，其中，元1设置为阶梯形状，如在图11中所示。奇偶矩阵HT的行权重相对于第一行变成1，并且相对于剩余的行变成2。列权重相对于最后一列变成1，并且相对于剩余的列变成2。
如上所述，使用奇偶校验矩阵H，可以容易地生成奇偶矩阵HT变成阶梯结构的奇偶校验矩阵H的LDPC码。
即，LDPC码(一个码字)由行向量c表示，并且通过移项行向量获得的列向量由CT表示。此外，作为LDPC码的行向量c的一部分信息位由行向量A表示，并且奇偶校验位的一部分由行向量T表示。
行向量c可以由表达式c＝[A|T]表示(行向量，其中，行向量A的元设为左元，并且行向量T的元设为右元)，使用与信息位对应的行向量A以及与奇偶校验位对应的行向量T。
在奇偶校验矩阵H以及与LDPC码对应的行向量c＝[A|T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过将每行的元设为0，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A|T]的奇偶校验位对应的行向量T，依次(按照顺序)从在表达式HcT＝0中的列向量HcT的第一行的元开始。
图12是在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的示图。
列权重对于在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的第1列的KX列变成X，对于随后的K3列变成3，对于随后的(M-1)列变成2，并且对于最后一列变成1。
在这种情况下，KX+K3+M–1+1等于代码长度N。
图13为对于在标准DVB-T.2等中定义的LDPC码的每个编码率r的列数KX、K3以及M以及列权重X的示图。
在标准DVB-T.2等中，限定代码长度N为64800位以及16200位的LDPC码。
对于代码长度N为64800位的LDPC码，限定11个编码率(额定速率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于代码长度N为16200位的LDPC码，限定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9。
在后文中，64800位的代码长度N称为64kbit，并且16200的代码长度N称为16kbit。
对于LDPC码，众所周知，误码率在与奇偶校验矩阵H的列权重较大的列对应的码位中较低。
在图12和图13中显示的并且在标准DVB-T.2等中定义的奇偶校验矩阵H中，前侧(左侧)的列的列权重往往较大。因此，对于与奇偶校验矩阵H对应的LDPC码，前侧的码位往往对于错误是强壮的(对错误具有容忍)，并且尾测的码位往往对于错误较弱。
接下来，图14示出了在由图8的QAM编码器117执行16QAM时，在IQ平面上的16个符号(与其对应的信号点)的设置实例。
即，图14的A示出了DVB-T.2的16QAM的符号。
在16QAM中，一个符号由4位表示，并且具有16个符号(＝24)。根据IQ平面的原始点，16个符号设置为使I方向×Q方向变成4×4方形。
如果由一个符号表示的位串的最高有效位的第(i+1)位表示为位yi，那么由16QAM的一个符号表示的4位可以分别表示为y0、y1、y2以及y3，依次从最高有效位开始。在调制方法是16QAM时，LDPC码的码位的4位(符号化)变成4位y0到y3的符号(符号值)。
图14的B示出了对于由16QAM的符号表示的4位(在后文中称为符号位)y0到y3中的每个的位边界。
在这种情况下，对于符号位yi(在图14中，i＝0、1、2以及3)的位边界意指符号位yi变成0的符号的边界以及符号位yi变成1的符号的边界。
如图14的B所示，IQ平面的Q轴的仅仅一个位置对于由16QAM的符号表示的4个符号位y0到y3的最高有效符号位y0变成位边界，并且IQ平面的I轴的仅仅一个位置对于第二(从最高有效位中开始第二个)符号位y1变成位边界。
对于第三符号位y2，在4×4符号之中，在左侧的第一与第2列之间的位置以及在第三与第4列之间的位置，这两个位置变成位边界。
对于第四符号位y3，在4×4符号之中，在上侧的第一与第二行之间的位置以及在第三与第四行之间的位置，这两个位置变成位边界。
在由符号表示的符号位yi中，在远离位边界的符号的数量较大时，难以生成错误(错误概率低)，并且在接近位边界的符号的数量较大时，容易生成错误(错误概率高)。
如果难以生成错误的位(对于错误强壮)称为“强位”并且易于生成错误的位(对于错误虚弱)称为“弱位”，那么对于16QAM的符号的4个符号位y0到y3，最高有效位y0和第二符号位y1变成强位，并且第三符号位y2和第四符号位y3变成弱位。
图15到图17示出了在由图8的QAM编码器117执行64QAM时在IQ平面上的64个符号(与其对应的信号点)的设置实例，即，DVB-T.2的16QAM的符号。
在64QAM中，一个符号表示6位，并且具有64个符号(＝26)。根据IQ平面的原始点，64个符号设置为使I方向×Q方向变成8×8方形。
64QAM的一个符号的符号位可以分别表示为y0、y1、y2、y3、y4以及y5，依次从最高有效位开始。在调制方法是64QAM时，LDPC码的码位的6位变成6位的符号位y0到y5的符号。
在这种情况下，图15示出了对于在64QAM的符号的符号位y0到y5之中的最高有效符号位y0和第二符号位y1中的每个的位边界，图16示出了对于第三符号位y2和第四符号位y3中的每个的位边界，并且图17示出了对于第五符号位y4和第六符号位y5中的每个的位边界。
如图15中所示，对于最高有效符号位y0和第二符号位y1中的每个的位边界变成一个位置。如图16中所示，对于第三符号位y2和第四符号位y3中的每个的位边界变成两个位置。如图17中所示，对于第五符号位y4和第六符号位y5中的每个的位边界变成四个位置。
因此，对于64QAM的符号的符号位y0到y5，最高有效符号位y0和第二符号位y1变成强位，并且第三符号位y2和第四符号位y3变成弱位。此外，第五符号位y4和第六符号位y5变成弱位。
从图14和图15到图17中，可以了解到，对于正交调制的符号的符号位，高位往往变成强位，并且低位往往变成弱位。
图18为在卫星电路用作通信路径13(图17)并且在图8的QAM编码器117中执行QPSK的情况下，在4个符号(与其对应的信号点)的IQ平面上的设置的实例的示图，即，例如，DVB-S.2的QPSK的符号的示图。
在DVB-S.2的QPSK中，在圆圈的圆周上的4个信号点的任一个上，映射符号，该圆圈的半径以IQ平面的原点为中心，是ρ。
图19为在卫星电路用作通信路径13(图17)并且在图8的QAM编码器117中执行8PSK的情况下，在8个符号的IQ平面上的设置的实例的示图，即，例如，DVB-S.2的8PSK的符号的示图。
在DVB-S.2的8PSK中，在圆圈的圆周上的8个信号点的任一个上，映射符号，该圆圈的半径以IQ平面的原点为中心，是ρ。
图20为在卫星电路用作通信路径13(图17)并且在图8的QAM编码器117中执行16APSK的情况下，在16个符号的IQ平面上的设置的实例，即，例如，DVB-S.2的16APSK的符号的示图。
图20的A示出了DVB-S.2的16APSK的信号点的设置。
在DVB-S.2的16APSK中，在以IQ平面的原点为中心的半径是R1的圆圈的圆周上的4个信号点以及在半径是R2(>R1)的圆圈的圆周上的12个信号点的总共16个信号点的任一个上，映射符号。
图20的B示出了γ＝R2/R1，这是在DVB-S.2的16APSK的信号点的设置中的半径R2和R1的比率。
在DVB-S.2的16APSK的信号点的设置中，半径R2和R1的比率γ根据每个编码率而变化。
图21为在卫星电路用作通信路径13(图17)并且在图8的QAM编码器117中执行32APSK的情况下，在32个符号的IQ平面上的设置的实例，即，例如，DVB-S.2的32APSK的符号的示图。
图21的A示出了DVB-S.2的32APSK的信号点的设置。
在DVB-S.2的32APSK中，在以IQ平面的原点为中心的半径是R1的圆圈的圆周上的4个信号点、在半径是R2(>R1)的圆圈的圆周上的12个信号以及在半径是R3(>R2)的圆圈的圆周上的16个信号的总共32个信号点的任一个上，映射符号。
图21的B示出了γ＝R2/R1，这是在DVB-S.2的32APSK的信号点的设置中的半径R2和R1的比率，并且示出了γ2＝R3/R1，这是半径R3和R1的比率。
在DVB-S.2的32APSK的信号点的设置中，半径R2和R1的比率γ1以及半径R3和R1的比率γ2根据每个编码率而变化。
即使对于示出图18到图21的信号点的设置的DVB-S.2的每个正交调制(QPSK、8PSK、16APSK以及32APSK)的符号的符号位，与图14到图17的情况一样，具有强位和弱位。
如在图12和图13中该，对于由LDPC编码器115(图8)输出的LDPC码，存在对于错误强壮的码位以及对于错误虚弱的码位。
如在图14到图21中所述，对于由QAM编码器117执行的正交调制的符号的符号位，存在强位和弱位。
因此，如果将对于错误强壮的LDPC码的码位分配给正交调制的符号的弱符号位，那么对错误的容忍总体上降低。
因此，建议一种交错器，该交错器通过以下方式交错LDPC码的码位，以便将对于错误虚弱的LDPC码的码位分配给正交调制的符号的强位(符号位)。
图9的多路分用器25可以执行交错器的处理。
图22是图9的多路分用器25的处理的示图。
即，图18的A示出了多路分用器25的功能配置实例。
多路分用器25包括存储器31和交换单元32。
将LDPC码从LDPC编码器115供应给存储器31。
存储器31具有储存容量，用于在行(横向)方向储存mb位并且在列(纵向)方向储存N/(mb)位。存储器31在列方向写入供应给其的LDPC码的码位，在行方向读取码位，并且将码位供应给交换单元32。
在这种情况下，N(＝信息长度K+奇偶长度M)表示LDPC码的代码长度，如上所述。
此外，m表示变成一个符号的LDPC码的码位的位数，并且b表示作为预定的正整数并且用于执行m的整数乘法的倍数。如上所述，多路分用器25将LDPC码的码位符号化。然而，倍数b表示由多路分用器25的一次性符号化获得的符号的数量。
图22的A表示在调制方法是64QAM等的情况下，多路分用器25的配置实例，其中，在64个信号点的任一个上执行映射，因此，变成一个符号的LDPC码的码位的位数m是6位。
在图22的A中，倍数b变成1。因此，存储器31具有储存容量，其中，列方向×行方向是N/(6×1)×(6×1)位。
在这种情况下，存储器31的储存区域(其中，行方向是1位并且在列方向延伸)在后文中适当地称为列。在图22的A中，存储器31包括6(＝6×1)列。
在多路分用器25中，朝着自左侧的向右方向的列，在自构成存储器31的列的上侧的向下方向(列方向)中，执行LDPC码的码位的写入。
如果码位的写入以最右列的底部结束，那么在自构成存储器31的所有列的第一行的行方向以6位(mb位)的单位读取码位，并且将这些码位供应给交换单元32。
交换单元32执行交换处理，用于交换来自存储器31的6位的码位的位置，并且输出作为结果获得的6位，作为表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4以及y5。
即，在行方向从存储器31中读取mb位(在这种情况下，6位)的码位。然而，如果从存储器31中读取的mb位的码位的、最高有效位的第i(i＝0，1，···以及mb–1)位表示为位bi，那么在行方向从存储器31中读取的6位的码位可以表示为依次从最高有效位开始的位b0、b1、b2、b3、b4以及b5。
具有在图12和13中描述了列权重的关系，在位b0的方向的码位变成对于错误强壮的码位，并且在位b5的方向的码位变成对于错误虚弱的码位。
在交换单元32中，可以执行交换处理，用于交换来自存储器31的6位的码位b0到b5的位置，以便将在存储器31的6位的码位b0到b5之中的对于错误虚弱的码位分配给在64QAM的一个符号的符号位y0到y5之中的强位。
在这种情况下，作为用于交换来自存储器31的6位的码位b0到b5并且将6位的码位b0到b5分配给表示64QAM的一个符号的6个符号位y0到y5的交换方法，各个公司建议各种方法。
图22的B示出了第一交换方法，图22的C示出了第二交换方法，并且图22的D示出了第三交换方法。
在图22的B到图22的D(以及稍后描述的图23)中，耦接位bi和yj的线段表示将码位bi分配给符号的符号位yj(与符号位yj的位置互换)。
作为图22的B的第一交换方法，建议采用三种交换方法中的任一种。作为图22的C的第二交换方法，建议采用两种交换方法中的任一种。
作为图22的D的第三交换方法，建议依次选择6种交换方法并且使用该交换方法。
图23示出了在调制方法是64QAM等的情况下的多路分用器25的配置实例，其中，在64个信号点(因此，在一个符号上映射的LDPC码的码位的位数m是6位以及图22)的任一个上执行映射并且倍数b是2，并且调制方法是第四交换方法。
在倍数b是2时，存储器31具有储存容量，其中，列方向×行方向是N/(6×2)×(6×2)位并且包括12(＝6×2)列。
图23的A示出了将LDPC码写入存储器31中的序列。
在多路分用器25中，如图22中所述，朝着自左侧的向右方向的列，在构成存储器31的列的自上侧的向下方向(列方向)中，执行LDPC码的码位的写入。
如果码位的写入以最右列的底部结束，那么在构成存储器31的所有列的自第一行的行方向按照12位(mb位)为单位读取码位，并且将这些码位供应给交换单元32。
交换单元32执行交换处理，用于使用第四交换方法交换来自存储器31的12位的码位的位置，并且输出作为结果获得的12位，作为表示64QAM的两个符号(b个符号)的12位，即，表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4以及y5以及表示下一个符号的6个符号位y0、y1、y2、y3、y4以及y5。
在这种情况下，图23的B示出了由图23的A的交换单元32进行交换处理的第四交换方法。
在倍数b是2(或3或更大)时，在交换处理中，将mb位的码位分配给b个连续符号的mb位的符号位。为了方便解释，在包括图23的解释的以下解释中，自b个连续符号的mb位的符号位的最高有效位的第(i+1)位表示为位(符号位)yi。
哪种类型的码位适合于交换，即，根据LDPC码的编码率或代码长度以及调制方法，在AWGN通信路径内的误码率的改进不同。
【奇偶交错】
接下来，参照图24到图26，描述图9的奇偶交错器23的奇偶交错。
图24示出了LDPC码的奇偶校验矩阵的Tanner图(其一部分)。
如图24中所示，如果在连接至校验节点的变量节点(与其对应的码位)之中的多个(例如，2个)变量节点同时变成错误(例如，删除)，那么校验节点将返回以下消息，即，对于与校验节点连接的所有变量节点，值为0的概率和值为1的概率彼此相等。为此，如果连接至同一校验节点的多个变量节点同时变成删除，那么解码性能劣化。
同时，由图8的LDPC编码器115输出并且在DVB-S.2等标准中定义的LDPC码是IRA码，奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构，如在图11中所示。
图25示出了变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图。
即，图25的A示出了变成阶梯结构的奇偶矩阵HT，并且图25的B示出了与图25的A的奇偶矩阵HT对应的Tanner图。
在具有阶梯结构的奇偶矩阵HT中，元1在每行(不包括第一行)中相邻。因此，在奇偶矩阵HT的Tanner图中，与奇偶矩阵HT的值是1的两个相邻元的列对应的两个相邻变量节点与同一校验节点连接。
因此，与两个上述相邻变量节点对应的奇偶校验位由于突发错误和删除等同时变成错误时，与和变成错误的那两个奇偶校验位对应的两个变量节点(用于使用奇偶校验位找出消息的变量节点)连接的校验节点将值0的概率和值1的概率是相等概率的消息返回至与校验节点连接的变量节点，因此，解码的性能劣化。而且，在突发长度(继续变成错误的奇偶校验位的位数)变大时，返回相等概率的消息的校验节点的数量增大，并且解码的性能进一步劣化。
因此，奇偶交错器23(图9)执行奇偶交错，用于将来自LDPC编码器115的LDPC码的奇偶校验位交错到其他奇偶校验位的位置内，以防止解码性能劣化。
图26示出了与图9的奇偶交错器23执行奇偶交错之后的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT。
在这种情况下，与由LDPC编码器115输出的并且在DVB-S.2等标准中定义的LDPC码对应的奇偶校验矩阵H的信息矩阵HA变成循环结构。
循环结构表示某个列与通过循环移位另一个列所获得的列匹配的结构。例如，循环结构包括一种结构，其中，P个列的每行的1的位置变成通过在列方向将P个列的第1列循环移位某个值所获得的位置，这个值与通过给每P列分割奇偶长度M所获得的值q成比例。在后文中，在循环结构内的P个列适当地称为循环结构的单位的列数。
作为在DVB-S.2等标准中定义的LDPC码，如在图12和图13中所述，具有两种LDPC码，其代码长度N是64800位和16200位，并且对于这两种LDPC码，作为循环结构的单位的列数P限定为360，这是在奇偶长度M的除数之中的一个除数，不包括1和M。
奇偶长度M变成除了由表达式M＝q×P＝q×360表示的质数以外的值，使用根据编码率不同的值q。因此，与循环结构的单位的列数P相似，值q是在奇偶长度M的除数之中不包括1和M的除数，并且通过将奇偶长度M除以循环结构的单位的列数P获得这个值(作为奇偶长度M的除数的P和q的乘积变成奇偶长度M)。
如上所述，在假设信息长度是K时，假设等于或大于0并且小于P的整数是x并且假设等于或大于0并且小于q的整数是y，奇偶交错器23将在N位的LDPC码的码位之中的第K+qx+y+1个码位交错到第K+Py+x+1个码位的位置，作为奇偶交错。
由于第K+qx+y+1个码位和第K+Py+x+1个码位都是第K+1个码位之后的码位，所以这两个码位是奇偶校验位，因此，根据奇偶交错，移动LDPC码的奇偶校验位的位置。
根据奇偶交错，与同一校验节点连接的变量节点(与其对应的奇偶校验位)由循环结构的单位的列数P分开，即，在这种情况下，360位。为此，在突发长度小于360位时，可以防止与同一校验节点连接的多个变量节点同时变成错误。结果，可以提高抵抗突发错误的容忍。
在用于将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置之后的LDPC码与通过执行列替换所获得的奇偶校验矩阵(在后文中称为转换的奇偶校验矩阵)的LDPC码匹配，该列替换用于使用第(K+Py+x+1)列代替原始奇偶校验矩阵H的第(K+qx+y+1)列。
在转换的奇偶校验矩阵的奇偶矩阵中，如图26中所示，使用P列(在图26中，360列)的伪循环结构作为单位出现。
在这种情况下，伪循环结构表示一种结构，其中，形成循环结构，除了其一部分以外。通过对于在标准DVB-S.2等中限定的LDPC码的奇偶校验矩阵执行与奇偶交错对应的列替换所获得的经转换的奇偶校验矩阵变成伪循环结构，而非(完美的)循环结构，这是因为在其右下角部分的360行×360列的一部分(稍后描述的位移矩阵0)中，元1的数量小于1(存在0元)。
对于原始奇偶校验矩阵H，图26的转换的奇偶校验矩阵变成通过执行与奇偶交错对应的列替换以及行的替换(行替换)所获得的矩阵，以给转换的奇偶校验矩阵配置稍后描述的本构矩阵。
【列扭转交错】
接下来，参照图27到图30，描述与图9的列扭转交错器24的重新排列处理对应的列扭转交错。
在图8的传输装置11中，传输LDPC码的码位的一个或多个位，作为一个符号。即，在码位的两个位设置为一个符号时，QPSK用作调制方法，并且在码位的四个位设置为一个符号时，16QAM或APSK用作调制方法。
同样，在传输码位的两个或更多个位，作为一个符号时，如果在某个符号内生成删除，那么符号的所有码位变成错误(删除)。
因此，需要防止与一个符号的码位对应的变量节点连接至同一校验节点，以便降低连接至同一校验节点的多个变量节点(与其对应的码位)同时变成删除的概率，以提高解码性能。
同时，如上所述，在由LDPC编码器115输出的并且在DVB-S.2等标准中限定的LDPC码的奇偶校验矩阵H中，信息矩阵HA具有循环结构，并且奇偶矩阵HT具有阶梯结构。如在图26中所述，在奇偶交错之后作为LDPC码的奇偶校验矩阵的、经转换的奇偶校验矩阵中，在奇偶矩阵内出现循环结构(实际上，如上所述，伪循环结构)。
图27示出了转换的奇偶校验矩阵。
即，图27的A示出了LDPC码的奇偶校验矩阵H的转换的奇偶校验矩阵，其中，代码长度是64800位，并且编码率(r)是3/4。
在图27的A中，在转换的奇偶校验矩阵中，由点(·)表示值变成1的元的位置。
图27的B示出了对于图27的A的转换的奇偶校验矩阵的LDPC码(即，在奇偶交错之后的LDPC码)由多路分用器25(图9)执行的处理。
在图27的B中，假设调制方法是一种方法，其中，在16个信号点(例如，16APSK和16QAM)的任一个上映射符号，在列方向在形成多路分用器25的存储器31的四列内，写入在奇偶交错之后的LDPC码的码位。
在构成存储器31的四列内在列方向写入的码位在行方向按照四个位为单位读取并且变成一个符号。
在这种情况下，变成一个符号的四个位的码位B0、B1、B2以及B3可以在图27的转换的奇偶校验矩阵的任一行中变成与1对应的码位。在这种情况下，与码位B0、B1、B2以及B3对应的变量节点连接至相同的校验节点。
因此，一个符号的四个位的码位B0、B1、B2以及B3变成与在转换的奇偶校验矩阵的任一行中的1对应的码位时，如果在符号中生成删除，那么在与连接至码位B0、B1、B2以及B3对应的变量节点连接的同一校验节点中未计算合适的消息。结果，解码性能劣化。
对于除了3/4以外的编码率，与连接至同一校验节点的多个变量节点对应的多个码位可以变成APSK或16QAM的一个符号，与以上情况相似。
因此，列扭转交错器24执行列扭转交错，用于在奇偶交错器23的奇偶交错之后，交错LDPC码的码位，以便在一个符号中不包括与转换的奇偶校验矩阵的任一行中的1对应的多个码位。
图28是列扭转交错的示图。
即，图28示出了多路分用器25的存储器31(图22和23)。
如图22中所示，存储器31具有储存容量，用于在列(纵向)方向储存mb位并且在行(横向)方向储存N/(mb)位，并且包括mb列。列扭转交错器24对于存储器31在列方向写入LDPC码的码位，在行方向读取码位时，控制写入开始位置，并且执行列扭转交错。
即，在列扭转交错器24中，开始写入码位的写入开始位置对于多列中的每列适当地变化，以便在行方向读取的并且变成一个符号的多个码位不变成与转换的奇偶校验矩阵的任一行中的1对应的码位(LDPC码的码位重新排列，以便在同一符号内不包括与转换的奇偶校验矩阵的任一行中的1对应的码位)。
在这种情况下，图28示出了在调制方法是16APSK或16QAM并且在图22中描述的倍数b是1时存储器31的一个配置实例。因此，变成一个符号的LDPC码的码位的位数m是4位，并且存储器31包括4(＝mb)列。
列扭转交错器24自左侧朝着向右方向的列，自构成存储器31的四列的上侧在向下方向(列方向)中，执行LDPC码(而非图22的多路分用器25)的码位的写入。
如果码位的写入以最右列结束，那么自构成存储器31的所有列的第一行在行方向以4位(mb位)为单位读取码位，并且将这些码位作为在列扭转交错之后的LDPC码输出给多路分用器25的交换单位32(图22和23)。
然而，在列扭转交错器24中，如果每列的头部(顶部)的位置的地址设为0，并且列方向的每个位置的地址由递增的整数表示，那么写入开始位置相对于最左列设为地址是0的位置。写入开始位置相对于第二(自左侧)列设为地址是2的位置。写入开始位置相对于第3列设为地址是4的位置。写入开始位置相对于第4列设为地址是7的位置。
相对于写入开始位置是除了地址是0的位置以外的位置的列，在将码位写入最低位置中之后，该位置返回到头部(地址是0的位置)，并且对于直接位于写入开始位置之前的位置执行写入。然后，对于下一(右)列进行写入。
通过执行上述列扭转交错，对于在标准DVB-T.2等中限定的LDPC码，可以防止与连接至同一校验节点的多个变量节点对应的多个码位变成APSK或16QAM(包含在同一符号内)的一个符号。结果，可以提高存在删除的通信路径内的解码性能。
图29对于在标准DVB-T.2中限定的并且具有64800的代码长度N的11个编码率的LDPC码，示出了用于每个调制方法的列扭转交错所需要的存储器31的列数以及写入开始位置的地址。
在倍数b是1时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31在行方向具有用于储存2×1(＝mb)位的两列，并且在列方向储存64800/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是2的位置。
例如，在图22的第一到第三交换方法的任一个用作多路分用器25(图9)的交换处理的交换方法时，倍数b变成1。
在倍数b是2时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31在行方向具有用于储存2×2位的4列，并且在列方向储存64800/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
例如，在图23的第四交换方法用作多路分用器25(图9)的交换处理的交换方法时，倍数b变成2。
在倍数b是1时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31在行方向具有用于储存4×1位的4列，并且在列方向储存64800/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
在倍数b是2时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31在行方向具有用于储存4×2位的8列，并且在列方向储存64800/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
在倍数b是1时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31在行方向具有用于储存6×1位的6列，并且在列方向储存64800/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是5的位置，第4列的写入开始位置变成地址是9的位置，第5列的写入开始位置变成地址是10的位置，并且第6列的写入开始位置变成地址是13的位置。
在倍数b是2时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31在行方向具有用于储存6×2位的12列，并且在列方向储存64800/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
在倍数b是1时，256QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31在行方向具有用于储存8×1位的8列，并且在列方向储存64800/(8×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
在倍数b是2时，256QAM用作调制方法，并且根据图29，一个符号的位数m是8位，存储器31在行方向具有用于储存8×2位的16列，并且在列方向储存64800/(8×2)位。
存储器31的16列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是7的位置，第8列的写入开始位置变成地址是15的位置，第9列的写入开始位置变成地址是16的位置，第10列的写入开始位置变成地址是20的位置，第11列的写入开始位置变成地址是22的位置，第12列的写入开始位置变成地址是22的位置，第13列的写入开始位置变成地址是27的位置，第14列的写入开始位置变成地址是27的位置，第15列的写入开始位置变成地址是28的位置，并且第16列的写入开始位置变成地址是32的位置。
在倍数b是1时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31在行方向具有用于储存10×1位的10列，并且在列方向储存64800/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是3的位置，第3列的写入开始位置变成地址是6的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是11的位置，第6列的写入开始位置变成地址13的位置，第7列的写入开始位置变成地址是15的位置，第8列的写入开始位置变成地址是17的位置，第9列的写入开始位置变成地址是18的位置，并且第10列的写入开始位置变成地址是20的位置。
在倍数b是2时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31在行方向具有用于储存10×2位的20列，并且在列方向储存64800/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是3的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是5的位置，第6列的写入开始位置变成地址6的位置，第7列的写入开始位置变成地址是6的位置，第8列的写入开始位置变成地址是9的位置，第9列的写入开始位置变成地址是13的位置，第10列的写入开始位置变成地址是14的位置，第11列的写入开始位置变成地址是14的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是21的位置，第14列的写入开始位置变成地址是21的位置，第15列的写入开始位置变成地址是23的位置，第16列的写入开始位置变成地址是25的位置，第17列的写入开始位置变成地址是25的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是28的位置，并且第20列的写入开始位置变成地址是30的位置。
在倍数b是1时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31在行方向具有用于储存12×1位的12列，并且在列方向储存64800/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
在倍数b是2时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31在行方向具有用于储存12×2位的24列，并且在列方向储存64800/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是5的位置，第3列的写入开始位置变成地址是8的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是8的位置，第6列的写入开始位置变成地址8的位置，第7列的写入开始位置变成地址是10的位置，第8列的写入开始位置变成地址是10的位置，第9列的写入开始位置变成地址是10的位置，第10列的写入开始位置变成地址是12的位置，第11列的写入开始位置变成地址是13的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是17的位置，第14列的写入开始位置变成地址是19的位置，第15列的写入开始位置变成地址是21的位置，第16列的写入开始位置变成地址是22的位置，第17列的写入开始位置变成地址是23的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是37的位置，第20列的写入开始位置变成地址是39的位置，第21列的写入开始位置变成地址是40的位置，第22列的写入开始位置变成地址是41的位置，第23列的写入开始位置变成地址是41的位置，并且第24列的写入开始位置变成地址是41的位置。
图30对于在标准DVB-T.2中限定的并且具有16200的代码长度N的10个编码率的LDPC码，示出了用于每个调制方法的列扭转交错所需要的存储器31的列数以及写入开始位置的地址。
在倍数b是1时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31在行方向具有用于储存2×1位的两列，并且在列方向储存16200/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是0的位置。
在倍数b是2时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31在行方向具有用于储存2×2(＝mb)位的4列，并且在列方向储存16200/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
在倍数b是1时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31在行方向具有用于储存4×1位的4列，并且在列方向储存16200/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
在倍数b是2时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31在行方向具有用于储存4×2位的8列，并且在列方向储存16200/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
在倍数b是1时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31在行方向具有用于储存6×1位的6列，并且在列方向储存16200/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是3的位置，第5列的写入开始位置变成地址是7的位置，并且第6列的写入开始位置变成地址是7的位置。
在倍数b是2时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31在行方向具有用于储存6×2位的12列，并且在列方向储存16200/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
在倍数b是1时，256QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31在行方向具有用于储存8×1位的8列，并且在列方向储存16200/(8×1)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
在倍数b是1时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31在行方向具有用于储存10×1位的10列，并且在列方向储存16200/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是4的位置，第9列的写入开始位置变成地址是5的位置，并且第10列的写入开始位置变成地址是7的位置。
在倍数b是2时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31在行方向具有用于储存10×2位的20列，并且在列方向储存16200/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是2的位置，第8列的写入开始位置变成地址是2的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是5的位置，第11列的写入开始位置变成地址是5的位置，第12列的写入开始位置变成地址是5的位置，第13列的写入开始位置变成地址是5的位置，第14列的写入开始位置变成地址是7的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是7的位置，第17列的写入开始位置变成地址是7的位置，第18列的写入开始位置变成地址是8的位置，第19列的写入开始位置变成地址是8的位置，并且第20列的写入开始位置变成地址是10的位置。
在倍数b是1时，4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31在行方向具有用于储存12×1位的12列，并且在列方向储存16200/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
在倍数b是2时，4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31在行方向具有用于储存12×2位的24列，并且在列方向储存16200/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是0的位置，第5列的写入开始位置变成地址是0的位置，第6列的写入开始位置变成地址0的位置，第7列的写入开始位置变成地址是0的位置，第8列的写入开始位置变成地址是1的位置，第9列的写入开始位置变成地址是1的位置，第10列的写入开始位置变成地址是1的位置，第11列的写入开始位置变成地址是2的位置，第12列的写入开始位置变成地址是2的位置，第13列的写入开始位置变成地址是2的位置，第14列的写入开始位置变成地址是3的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是9的位置，第17列的写入开始位置变成地址是9的位置，第18列的写入开始位置变成地址是9的位置，第19列的写入开始位置变成地址是10的位置，第20列的写入开始位置变成地址是10的位置，第21列的写入开始位置变成地址是10的位置，第22列的写入开始位置变成地址是10的位置，第23列的写入开始位置变成地址是10的位置，并且第24列的写入开始位置变成地址是11的位置。
图31为示出由图8的LDPC编码器115、位交错器116和QAM编码器117执行的处理的流程图。
LDPC编码器115等待从BCH编码器114中供应LDPC目标数据。在步骤S101中，LDPC编码器115使用LDPC码将LDPC目标数据编码，并且将LDPC码供应给位交错器116。处理继续进入步骤S102。
在步骤S102中，位交错器116对于从LDPC编码器115中供应的LDPC码，执行位交错，并且将通过在位交错之后使LDPC码符号化来获得的符号供应给QAM编码器117。处理继续进入步骤S103。
即，在步骤S102中，在位交错器116(图9)中，奇偶交错器23对于从LDPC编码器115供应的LDPC码执行奇偶交错，并且将在奇偶交错之后的LDPC码供应给列扭转交错器24。
列扭转交错器24对于从奇偶交错器23中供应的LDPC码执行列扭转交错，并且将LDPC码供应给多路分用器25。
多路分用器25执行交换处理，用于在列扭转交错器24的列扭转交错之后交换LDPC码的码位，并且使在交换之后的码位变成符号的符号位(表示符号的位)。
在此处，可以根据在图22和图23中显示的第一或第四交换方法，多路分用器25可以执行交换处理，而且，可以根据预先定义的预定分配规则来执行该交换处理，以将显示符号的符号位分配给LDPC码的码位。
将通过多路分用器25的交换处理获得的符号从多路分用器25中供应给QAM编码器117。
在步骤S103中，QAM编码器117将从多路分用器25中供应的符号映射到由QAM编码器117执行的正交调制的调制方法所确定的信号点中，执行正交调制，并且将所获得的数据作为结果供应给时间交错器118。
如上所述，执行奇偶交错或列扭转交错，以便在LDPC码的多个码位作为一个符号传输时，可以提高对删除或突发错误的容忍。
在图9中，为了方便解释，单独地配置用于执行奇偶交错的奇偶交错器23作为一个方框以及用于执行列扭转交错的列扭转交错器24作为一个方框。然而，可以一体地配置奇偶交错器23和列扭转交错器24。
即，通过对于存储器写入和读取码位，可以执行奇偶交错和列扭转交错，并且可以由矩阵表示，以将用于执行码位的写入的地址(写入地址)转换成用于执行码位的读取的地址(读取地址)。
因此，如果计算通过使表示奇偶交错的矩阵乘以表示列扭转交错的矩阵所获得的矩阵，那么由该矩阵转换码位，执行奇偶交错，并且可以获得在奇偶交错之后的LDPC码的列扭转交错结果。
除了奇偶交错器23和列扭转交错器24以外，可以一体地配置多路分用器25。
即，由多路分用器25执行的交换处理可以由矩阵表示，以将储存LDPC码的储存器31的写入地址转换成读取地址。
因此，如果计算通过使表示奇偶交错的矩阵乘以表示列扭转交错的矩阵以及表示交换处理的矩阵所获得的矩阵，那么由该矩阵共同执行奇偶交错、列扭转交错以及交换处理。
可以执行奇偶交错和列扭转交错中的仅仅一个，或者可以不执行这两个奇偶交错和列扭转交错。例如，与DVB-S.2一样，在通信路径13(图7)是与AWGN不同的卫星电路等并且不需要这么多地考虑突发错误和颤动等的情况下，能够促使不执行奇偶交错和列扭转交错。
接下来，参照图32到34，描述对于图8的传输装置11执行的用于测量误码率(比特误码率)的模拟。
通过采用存在具有0dB的D/U的颤动的通信路径，执行模拟。
图32示出了由模拟采用的通信路径的模型。
即，图32的A示出了由模拟采用的颤动的模型。
此外，图32的B示出了通信路径的模型，其中，具有由图32的A模型表示的颤动。
在图32的B中，H表示图32的A的颤动的模型。在图32的B中，N表示ICI(载波间干扰)。在模拟中，功率的预期值E[N2]由AWGN近似。
图33和34示出了由模拟获得的误码率和颤动的多普勒频率fd的关系。
图33示出了在调制方法是16QAM、编码率(r)是(3/4)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。图34示出了在调制方法是64QAM、编码率(r)是(5/6)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。
在图33和34中，粗线显示了在执行全部奇偶交错、列扭转交错以及交换处理时误码率和多普勒频率fd的关系，细线显示了在仅仅执行在奇偶交错、列扭转交错以及交换处理之中的交换处理时误码率和多普勒频率fd的关系。
在图33和34中，可以了解到，与仅仅执行交换处理时相比，在执行全部奇偶交错、列扭转交错以及交换处理时，误码率进一步提高(减小)。
【LDPC编码器115的配置实例】
图35为示出图8的LDPC编码器115的配置实例的方框图。
还通过相同的方式配置图8的LDPC编码器122。
如在图12和13中所述，在标准DVB-S.2等中，限定具有64800和16200位的两个代码长度N的LDPC码。
对于代码长度N为64800位的LDPC码，定义11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于代码长度N为16200位的LDPC码，定义10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(图12和13)。
例如，LDPC编码器115可以根据为每个代码长度N以及每个编码率准备的奇偶校验矩阵H，使用具有64800或16200位的代码长度N的每个编码率的LDPC码，执行编码(纠错编码)。
LDPC编码器115包括编码处理单元601和储存单元602。
编码处理单元601包括编码率设置单元611、初始值表格读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615、控制单元616。编码处理单元601执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交错器116(图8)。
即，编码率设置单元611根据运算符的运算，设置LDPC码的代码长度N和编码率。
初始值表格读取单元612从储存单元602中读取稍后描述的奇偶校验矩阵初始值表格，该表格与由编码率设置单元611设置的代码长度N和编码率对应。
奇偶校验矩阵生成单元613根据由初始值表格读取单元612读取的奇偶校验矩阵初始值表格，通过以360列(循环结构的单元的列数P)为周期，在列方向根据由编码率设置单元611设置的代码长度N和编码率，设置与信息长度K(＝信息长度N-奇偶长度M)对应的信息矩阵HA的1的元，来生成奇偶校验矩阵H，并且在储存单元602内储存奇偶校验矩阵H。
信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K对应的信息位。
编码奇偶运算单元615从储存单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，根据预定的表达式，通过计算由信息位读取单元614读取的信息位的奇偶校验位，生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的每个方框。
在储存单元602中，对于代码长度N(例如，64800位和16200位)，储存与在图12和13中显示的多个编码率对应的多个奇偶校验矩阵初始值表格。此外，储存单元602暂时储存处理编码处理单元601所需要的数据。
图36为示出图35的LDPC编码器115的处理的流程图。
在步骤S201中，编码率设置单元611确定(设置)代码长度N和编码率r，以执行LDPC编码。
在步骤S202中，初始值表格读取单元612从储存单元602中读取与由编码率设置单元611确定的代码长度N和编码率r对应的、预先确定的奇偶校验矩阵初始值表格。
在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表格读取单元612从储存单元602中读取的奇偶校验矩阵初始值表格，计算(生成)由编码率设置单元611确定的代码长度N和编码率r的LDPC码的奇偶校验矩阵H，将奇偶校验矩阵供应给储存单元602，并且在储存单元内储存奇偶校验矩阵。
在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码率设置单元611确定的代码长度N和编码率r对应的信息长度K(＝N×r)的信息位，从储存单元602中读取由奇偶校验矩阵生成单元613计算的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵供应给编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，依次操作满足表达式(8)的码字c的奇偶校验位。
HcT＝0···(8)
在表达式(8)中，c表示行向量，作为码字(LDPC码)，并且cT表示行向量c的移项。
如上所述，在作为LDPC码(一个码字)的行向量c的信息位的一部分由行向量A表示，并且奇偶校验位的一部分由行向量T表示时，行向量c可以由表达式c＝[A/T]表示，将行向量A用作信息位并且将行向量T用作奇偶校验位。
在与LDPC码对应的奇偶校验矩阵H以及行向量c＝[A/T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过将每行的元设为0，依次从在表达式HcT＝0中的列向量HcT的第一行的元开始，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A/T]的奇偶校验位对应的行向量T。
如果编码奇偶运算单元615对于来自信息位读取单元614的信息位A计算奇偶校验位T，那么编码奇偶运算单元615输出由信息位A和奇偶校验位T表示的码字c＝[A/T]，作为信息位A的LDPC编码结果。
然后，在步骤S206中，控制单元616确定LDPC编码是否结束。在步骤S206中确定LDPC编码未结束时，在具有执行LDPC编码的LDPC目标数据时，处理返回步骤S201(或步骤S204)。此后，重复步骤S201(或步骤S204)到S206的处理。
在步骤S206中确定LDPC编码结束时，即，在没有LDPC目标数据来执行LDPC编码时，LDPC编码器115结束处理。
如上所述，准备与每个代码长度N和每个编码率r对应的奇偶校验矩阵初始值表格，并且LDPC编码器115使用从与预定的代码长度N和预定的编码率r对应的奇偶校验矩阵初始值表格中生成的奇偶校验矩阵H，执行预定的代码长度N和预定的编码率r的LDPC编码。
【奇偶校验矩阵初始值表格的实例】
奇偶校验矩阵初始值表格是以下表格，该表格表示用于每360列的根据LDPC码(由奇偶校验矩阵H定义的LDPC码)的代码长度N和编码率r、与信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)的元1的位置，并且预先为每个代码长度N和每个编码率r的每个奇偶校验矩阵H制定。
图37是奇偶校验矩阵初始值表格的一个实例的示图。
即，图37示出了对于奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及1/4的编码率(DVB-T.2的记号的编码率)r。
奇偶校验矩阵生成单元613(图35)如下使用奇偶校验矩阵初始值表格，计算奇偶校验矩阵H。
即，图38示出了从奇偶校验矩阵初始值表格中计算奇偶校验矩阵H的方法。
在图38中的奇偶校验矩阵初始值表格示出了对于奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及2/3的编码率r。
如上所述，奇偶校验矩阵初始值表格是以下表格，该表格表示用于每360列(循环结构的单位的列数P)的根据LDPC码的代码长度N和编码率r、与信息长度K对应的信息矩阵HA(图10)的元1的位置。在其第i行中，奇偶校验矩阵H的第1+360×(i–1)列的元1的行数(在奇偶校验矩阵H的第一行的行数设为0时的行数)由第1+360×(i–1)列的多个列权重设置。
在这种情况下，由于根据奇偶校验矩阵初始值表格，如在图25中所示，确定与奇偶长度M对应的奇偶校验矩阵H的奇偶矩阵HA(图10)，所以计算与信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)。
根据信息长度K，奇偶校验矩阵初始值表格的行数k+1不同。
在信息长度K与奇偶校验矩阵初始值表格的行数k+1之间实现表达式(9)的关系。
K＝(k+1)×360···(9)
在这种情况下，表达式(9)的360是在图26中描述的循环结构的单位的列数P。
在图38的奇偶校验矩阵初始值表格中，从第一行到第三行设置13个数值，并且从第四行到第(k+1)行(在图38中，第30行)设置3个数值。
因此，从图38的奇偶校验矩阵初始值表格中计算的奇偶校验矩阵H的列权重从第一列到第(1+360×(3–1)-1)列是13，并且从第(1+360×(3–1))列到第K列是3。
在奇偶校验矩阵H的第一列中，图38的奇偶校验矩阵初始值表格的第一行变成0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，这表明具有行数0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元是1(并且其他元是0)。
在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，图38的奇偶校验矩阵初始值表格的第二行变成1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，这表明具有行数1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元是1。
如上所述，奇偶校验矩阵初始值表格表示用于每360列的奇偶校验矩阵H的信息矩阵HA的元1的位置。
根据奇偶长度M，通过在向下方向(列的向下方向)周期性循环移位由奇偶校验矩阵初始值表格确定的第(1+360×(i–1))列的元1，设置除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列，即，从第(2+360×(i–1))列到第(360×i)列的单独列。
即，通过在向下方向将第(1+360×(i–1))列循环移位M/360(＝q)，获得第(2+360×(i–1))列，并且通过在向下方向将第(1+360×(i–1))列循环移位2×M/360(＝2×q)，获得接下来的第(3+360×(i–1))列(通过在向下方向将第(2+360×(i–1))列循环移位M/360(＝q)来获得)。
如果奇偶校验矩阵初始值表格的第i行(自上侧的第i行)的第j列(自左侧的第j列)的数值表示为hi，j，并且奇偶校验矩阵H的第w列的1的第j个元的行数表示为Hw-j，那么通过表达式(10)，可以计算作为除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列的第w列的1的元的行数Hw-j。
Hw-j＝mod{hi，j+mod((w-1)，P)×q，M) (10)
在这种情况下，mod(x，y)表示通过将x除以y所获得的余数。
此外，P是上述循环结构的列数。例如，在标准DVB-S.2、DVB-T.2以及DVB-C.2中，如上所述，P是360。此外，q是通过将奇偶长度M除以循环结构的单位的列数P(＝360)所获得的值M/360。
奇偶校验矩阵生成单元613(图35)通过奇偶校验矩阵初始值表格规定奇偶校验矩阵H的第(1+360×(i–1))列的元1的行数。
奇偶校验矩阵生成单元613(图35)根据表达式(10)计算作为除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列的第w列的元1的行数Hw-j，并且生成奇偶校验矩阵H，其中，所获得的行数的元设为1。
【新LDPC码】
顺便提一下，请求建议提高DVB-S.2(下面可以称为DVB-Sx)的标准。
在提交给DVB-Sx的标准化会议的CfT(技术呼叫)中，根据使用实例，为C/N(载噪比)(SNR(信噪比)的每个范围(范围)请求预定数量的ModCod(调制方法(调制)和LDPC码(代码)的组合)。
即，在CfT中，作为第一请求，请求在7dB的范围内准备20块ModCod，其中，C/N从5dB到12dB，用于DTH(直接到户)的使用。
此外，在CfT中，作为第二请求，请求在12dB的范围内准备22块ModCod，其中，C/N从12dB到24dB，作为第三请求，请求在8dB的范围内准备12块ModCod，其中，C/N从-3dB到5dB，并且，作为第四请求，请求在7dB的范围内准备5块ModCod，其中，C/N从-10dB到-3dB。
而且，在CfT中，请求在第一或第四请求中的ModCod的FER(误帧率)变成大约10-5(或更小)。
在此处，在CfT中，第一请求的优先级是最高的“1”，并且第二到第四请求中任一个的优先级是“2”，这比第一请求低。
因此，在本公开中，至少在CfT中，提供可以满足最高优先级的第一请求的LDPC码(其奇偶校验矩阵)，作为新的LDPC码。
图39示出了用于代码长度N为64k的11个编码率的LDPC码的、在QPSK用作调制方法的情况下的BER/FER曲线。
在图39中，水平轴显示了与C/N对应的Es/N0(每个符号的信号与噪声功率比)，并且垂直轴显示了FER/BER。在此处，在图39中，实线显示了FER，虚线显示了BER(比特误码率)。
在图39中，在Es/N0是10dB的范围内，对于在DVB-S.2中定义的代码长度N为64k的11个编码率的LDPC码，在QPSK用作编码方法的情况下，具有FER(BER)曲线。
即，在图39中，在Es/N0是从大约-3dB到大约7dB的大约10dB的范围内，具有ModCod的11个FER曲线，其中，调制方法固定为QPSK。
因此，关于在DVB-S.2中定义的代码长度N为64k的11个编码率的LSPC码，ModCod的FER曲线的平均间隔(下面可以称为平均间隔)大约为1dB(≈10dB/(10-1))。
同时，由于在CfT的第一请求中，请求在Es/N0(C/N)是7dB的范围内准备20块ModCod，所以ModCod的FER曲线的平均间隔大约是0.3dB(≈7dB/(20-1))。
在调制方法固定为一种采用边缘的类型(例如，QPSK)的情况下，与11个编码率的LDPC码可以获得平均间隔大约为1dB的ModCod的DVB-S.2的情况相比，该数量的LDPC码大约是11个编码率的大约三倍(≈1dB/0.3dB)，仅仅需要提供大约30个编码率的LDPC码，以获得平均间隔为0.3dB的ModCod，以满足CfT的第一请求。
因此，本公开准备了编码率为i/30(其中，i表示小于30的正整数)以及代码长度为64k的LDPC码，作为容易设置大约30个编码率的编码率的LDPC码，并且提供该LDPC码，作为在CfT中至少满足具有最高优先级的第一请求的新LDPC码。
在此处，关于新LDPC码，从尽可能保持与DVB-S.2的亲和性(兼容性)的角度来看，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的奇偶矩阵HT具有阶梯结构(图11)。
此外，关于新LDPC码，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的信息矩阵HA是循环结构，并且假设作为循环结构的单位的列数P是360。
图40到图106为示出如上所述具有64k位的代码长度N以及i/30的编码率的新LDPC码的奇偶校验矩阵初始值表格的实例的示图。
在此处，由于新LDPC码是编码率表示为i/30的LDPC码，所以LDPC码最多具有29个编码率1/30、2/30、3/30…28/30以及29/30。
然而，关于编码率为1/30的LDPC码，可能在效率方面限制使用。而且，关于编码率为29/30的LDPC码，可以在误码率(BER/FER)方面限制使用。
因此，可以假设在具有编码率为1/30到29/30的29个编码率的LDPC码之中的编码率为1/30的LDPC码和编码率为29/30的LDPC码不被视为新LDPC码。
在此处，例如，假设在编码率1/30到29/30之中的具有编码率为2/30到29/30的28个编码率的LDPC码是新LDPC码，并且下面显示了对于新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图40示出了对于代码长度N是64k位并且编码率是2/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图41示出了对于代码长度N是64k位并且编码率是3/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图42示出了对于代码长度N是64k位并且编码率是4/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图43示出了对于代码长度N是64k位并且编码率是5/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图44示出了对于代码长度N是64k位并且编码率是6/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图45示出了对于代码长度N是64k位并且编码率是7/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图46和47示出了对于代码长度N是64k位并且编码率是8/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图48和49示出了对于代码长度N是64k位并且编码率是9/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图50和51示出了对于代码长度N是64k位并且编码率是10/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图52和53示出了对于代码长度N是64k位并且编码率是11/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图54和55示出了对于代码长度N是64k位并且编码率是12/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图56和57示出了对于代码长度N是64k位并且编码率是13/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图58和59示出了对于代码长度N是64k位并且编码率是14/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图60和61示出了对于代码长度N是64k位并且编码率是15/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图62、63以及64示出了对于代码长度N是64k位并且编码率是16/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图65、66以及67示出了对于代码长度N是64k位并且编码率是17/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图68、69以及70示出了对于代码长度N是64k位并且编码率是18/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图71、72以及73示出了对于代码长度N是64k位并且编码率是19/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图74、75以及76示出了对于代码长度N是64k位并且编码率是20/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图77、78以及79示出了对于代码长度N是64k位并且编码率是21/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图80、81以及82示出了对于代码长度N是64k位并且编码率是22/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图83、84以及85示出了对于代码长度N是64k位并且编码率是23/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图86、87以及88示出了对于代码长度N是64k位并且编码率是24/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图89、90以及91示出了对于代码长度N是64k位并且编码率是25/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图92、93以及94示出了相对于代码长度N是64k位并且编码率是26/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图95、96以及97示出了对于代码长度N是64k位并且编码率是27/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图99、100、101以及102示出了对于代码长度N是64k位并且编码率是28/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
图103、104、105以及106示出了对于代码长度N是64k位并且编码率是29/30的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格。
LDPC编码器115(图8和图35)可以使用从图40到图106中显示的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H，执行编码成在2/30到29/30的28种编码率r之中的代码长度N是64k的任何(新)LDPC码。
在这种情况下，在图40到图106中显示的奇偶校验矩阵初始值表格储存在LDPC编码器115的储存单元602(图8)内。
在此处，在图40到图106中的具有2/30到29/30的28种编码率r的所有LDPC码(从奇偶校验矩阵初始值表格中找出的)不一定要用作新LDPC。即，关于在图40到图106中的具有2/30到29/30的28种编码率r的LDPC码，在其中的一个或多个任意编码率的LDPC码可以用作新LDPC码。
使用从图40到图106中的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H获得的LDPC码是具有良好性能的LDPC码。
在此处，具有良好性能的LDPC码是从合适的奇偶校验矩阵H中获得的LDPC码。
而且，合适的奇偶校验矩阵H是满足预定的条件的奇偶校验矩阵，以在通过低Es/N0或Eb/No(每位的信号与噪声功率比)传输从奇偶校验矩阵H中获得的LDPC码时，使BER(以及FER)更小。
例如，在通过低Es/N0传输从满足预定条件的各种奇偶校验矩阵中获得的LDPC码时，进行模拟，以测量BER，可以找出合适的奇偶校验矩阵H。
作为合适的奇偶校验矩阵H要满足的预定条件，例如，由称为密度演化(DensityEvolution)的代码性能分析方法获得的分析结果优异，并且没有1的元的回路，该回路称为循环4，以此类推。
在此处，在信息矩阵HA中，众所周知，在元1与循环4一样密集时，LDPC码的解码性能劣化，因此，作为合适的奇偶校验矩阵H要满足的预定条件，要求没有循环4。
在此处，从提高LDPC码的解码性能以及促进(简化)LDPC码的解码处理等的角度来看，可以任意地确定合适的奇偶校验矩阵H要满足的预定条件。
图107和图108是用于描述可以获得的作为合适的奇偶校验矩阵H要满足的预定条件的分析结果的密集演化的示图。
密度演化是代码分析方法，该方法计算以稍后描述的度序列为特征的代码长度N是∞的整个LDPC码(整体)错误概率的预期值。
例如，在噪声的离散值在AWGN通道上从0逐渐增大时，某个整体的错误概率的预期值首先是0，但是在噪声的离散值等于或大于某个阈值时，并非0。
根据密度演化，通过比较错误概率的预期值并非0的噪声的离散值的阈值(也可以称为性能阈值)，能够决定整体性能的质量(奇偶校验矩阵的适当性)。
在此处，关于特定的LDPC码，在决定LDPC码所属的整体并且为该整体执行密度演化时，可以预期LDPC码的粗略性能。
因此，如果找出良好性能的整体，那么可以从属于整体的LDPC码中找出良好性能的LDPC码。
在此处，上述度序列显示了对于LDPC码的代码长度N具有每个值的权重的变量节点或校验节点存在多少比例。
例如，编码率是1/2的规则(3，6)LDPC码属于以度序列为特征的整体，其中，所有变量节点的权重(列权重)是3，并且所有校验节点的权重(行权重)是6。
图107示出了这种整体的Tanner图。
在图107的Tanner图中，仅仅通过等于代码长度N的N块，在图中，由圆圈(符号Ο)表示变量节点，并且仅仅通过等于使编码率1/2乘以代码长度N的乘法值的N/2块，由四边形(符号□)表示校验节点。
等于列权重的三个分支(边缘)与每个变量节点连接，因此，总共3N个分支与N个变量节点连接。
而且，等于行权重的6个分支(边缘)与每个校验节点连接，因此，总共3N个分支与N/2个校验节点连接。
此外，在图107中的Tanner图中，具有一个交错器。
交错器随机重新排列与N个变量节点连接的3N个分支，并且连接每个重新排列的分支和与N/2个校验节点连接的3N个分支。
具有(3N)！(＝(3N)×(3N-1)×...×1)重新排列模式，以在交错器内重新排列与N个变量节点连接的3N个分支。因此，以度序列为特征的整体变成(3N)！LDPC码的聚合，其中，所有变量节点的权重是3，并且所有校验节点的权重是6。
在找出良好性能的LDPC码(合适的奇偶校验矩阵H)的模拟中，多边缘类型的整体用于密度演化中。
在多边缘类型中，交错器(其中，与变量节点连接的分支以及与校验节点连接的分支穿过交错器)分成多个(多边缘)，并且通过这种方式，整体被更严格地特征化。
图108示出了多边缘类型的整体的Tanner图的一个实例。
在图108的Tanner图中，具有第一交错器和第二交错器这两个交错器。
而且，在图108的Tanner图中，分别具有一个分支与第一交错器连接并且没有分支与第二交错器连接的v1变量节点，具有一个分支与第一交错器连接并且两个分支与第二交错器连接的v2变量节点，并且具有没有分支与第一交错器连接并且两个分支与第二交错器连接的v3变量节点。
而且，在图108的Tanner图中，分别具有两个分支与第一交错器连接并且没有分支与第二交错器连接的c1校验节点，具有两个分支与第一交错器连接并且两个分支与第二交错器连接的c2校验节点，并且具有没有分支与第一交错器连接并且三个分支与第二交错器连接的c3校验节点。
在此处，例如，在IEEE Communications Leggers的第五卷NO.2、日期为2001年2月、S.Y.Chung、G.D.Forney、T.J.Richardson、R.Urbanke的“On the Design of Low-Density Parity-Check Codes within 0.0045dB of the Shannon Limit”中描述了密度演化及其安装。
在找出新LDPC码(其奇偶校验矩阵初始值表格)的模拟中，通过多边缘类型的密度评估，找出整体，其中，具有劣化的(减小的)BER的性能阈值Eb/No(每位的信号与噪声功率比)等于或小于预定的值，并且从属于整体的LDPC码中，选择在用于DVB-S.2等(例如，QPSK)中的多种调制方法中减小BER的LDPC码，作为良好性能的LDPC码。
新LDPC码的上述奇偶校验矩阵初始值表格是从上述模拟中找出的代码长度N是64k位的LDPC码的奇偶校验矩阵初始值表格。
图109为示出从图40到图106中的具有2/30到29/30的28种编码率r以及64k的代码长度N的新LDPC码的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H的最小循环长度和性能阈值的示图。
在此处，最小循环长度(周长)表示在奇偶校验矩阵H中通过元1形成的回路长度(回路长度)的最小值。
在从新LDPC码的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H中，不存在循环4(循环长度是4的元1的回路)
而且，由于在编码率r变得更小时，LDPC码的冗余度变得更大，所以在编码率r减小时，性能阈值往往提高(减小)。
图110为示出图40到图106(从奇偶校验矩阵初始值表格中找出的)的奇偶校验矩阵H(可以称为新LDPC码奇偶校验矩阵H)的示图。
对于从新LDPC码奇偶校验矩阵H的第一列开始的KX列，列权重是X，对于后续的KY1列，列权重是Y1，对于后续的KY2列，列权重是Y2，对于后续的M-1列，列权重是2，并且对于最后一列，列权重是1。
在此处，KX+KY1+KY2+M-1+1等于N＝64800位的代码长度。
图111为示出用于新LDPC码的每个编码率r的、在图110中的列数KX、KY1、KY2以及M和列权重X、Y1以及Y2的示图。
关于具有64k的代码长度N的新LDPC码奇偶校验矩阵H，与在图12和图13中描述的奇偶校验矩阵相似，列权重在更接近前侧(左侧)的列中往往更大，因此，更接近新LDPC码的头部的码位往往更能容忍错误(抵抗错误)。
在此处，由表达式q＝M/P＝M/360表示循环移位的移动量q，在从具有64k的代码长度N的新LDPC码的奇偶校验矩阵初始值表格中找出奇偶校验矩阵时，执行该循环移位，如在图38中所述。
因此，具有编码率2/30、3/30、4/30、5/30、6/30、7/30、8/30、9/30、10/30、11/30、12/30、13/30、14/30、15/30、16/30、17/30、18/30、19/30、20/30、21/30、22/30、23/30、24/30、25/30、26/30、27/30、28/30以及29/30的新LDPC码的移动量分别是168、162、156、150、144、138、132、126、120、114、108、102、96、90、84、78、72、66、60、54、48、42、36、30、24、18、12以及6。
图112、图113以及图114是示出图40到图106的新LDPC码的BER/FER的模拟结果的示图。
在模拟中，假设AWGN的通信路径(信道)，BPSK用作调制方法，并且50倍用作迭代解码数量C(it)。
在图112、图113以及图114中，水平轴表示Es/N0，并且垂直轴表示BER/FER。在此处，实线表示BER，并且虚线表示FER。
关于在图112到图114中具有2/30到29/30的28种编码率的FER(BER)曲线，在从(几乎)-10dB到5dB的(大约)15dB的Es/N0的范围内，FER等于或小于10-5。
根据模拟，由于能够设置28块ModCod，其中，在Es/N0从-10dB到5dB的15dB的范围内，FER等于或小于10-5，所以通过考虑在模拟中使用的除了BPSK以外的各种调制方法，例如，QPSK、8PSK、16APSK、32APSK、16QAM、32QAM以及64QAM，足够期望能够设置20块或更多块ModCod，其中，在从5dB到12dB的7dB的范围内，FER等于或小于10-5。
因此，能够提供满足CfT的第一请求的具有良好误码率的LDPC码。
而且，根据图112到图114，对于间隔小于1dB的低、中间以及高编码率的每个组，通过相对相等的间隔设置几乎所有FER(BER)曲线。因此，对于由传输装置11广播节目的广播装置，具有以下优点：新LDPC码容易选择用于根据信道(通信路径13)的情况广播的编码率，以此类推。
在此处，在找出在图112到图114中的BER/FER曲线的模拟中，信息经受BCH编码，并且作为结果获得的BCH代码经受LDPC编码。
图115为示出用于模拟的BCH编码的示图。
即，图115的A为示出在DVB-S.2中定义的64k的LDPC码的LDPC编码之前进行的BCH编码的参数的示图。
在DVB-S.2中，通过根据LDPC码的编码率连接192位、160位或128位的冗余位，执行能够进行12位、10位或8位的纠错的BCH编码。
图115的B为示出用于模拟的BCH编码的参数的示图。
在模拟中，与DVB-S.2情况相似，通过根据LDPC码的编码率连接192位、160位或128位的冗余位，执行能够进行12位、10位或8位的纠错的BCH编码。
【接收装置12的配置实例】
图116为示出图7的接收装置12的配置实例的方框图。
OFDM操作单元151从传输装置11中接收OFDM信号(图7)，并且执行OFDM信号的信号处理。将通过执行OFDM操作单元151的信号处理所获得的数据(符号)供应给帧管理单元152。
帧管理单元152执行由从OFDM操作单元151中供应的符号配置的帧的处理(帧解释)，并且将作为结果获得的目标数据的符号以及信令的符号供应给频率去交错器161和153。
频率去交错器153对于从帧管理单元152中供应的符号以符号为单位执行频率去交错，并且将符号供应给QAM解码器154。
QAM解码器154将从频率去交错器153中供应的符号(设置在信号点上的符号)去映射(信号点设置解码)，执行正交解调，并且将所获得的数据(LDPC码)作为结果供应给LDPC解码器155。
LDPC解码器155执行从QAM解码器154中供应的LDPC码的LDPC解码，并且将所获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器156。
BCH解码器156执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且输出所获得的控制数据(信令)，作为结果。
同时，频率去交错器161对于从帧管理单元152中供应的符号以符号为单位执行频率去交错，并且将该符号供应给MISO/MIMO解码器162。
MISO/MIMO解码器162执行从频率去交错器161中供应给的数据(符号)的时空解码，并且将数据供应给时间去交错器163。
时间去交错器163对于从MISO/MIMO解码器162中供应的数据(符号)以符号为单位执行时间交错，并且将数据供应给QAM解码器164。
QAM解码器164将从时间去交错器163中供应的符号(设置在信号点上的符号)去映射(信号点设置解码)，执行正交调制，并且将所获得的数据(符号)作为结果供应给位去交错器165。
位去交错器165执行从QAM解码器164中供应的数据(符号)的位去交错，并且将所获得的LDPC码作为结果供应给LDPC解码器166。
LDPC解码器166执行从位去交错器165供应的LDPC码的LDPC解码，并且将该获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器167。
BCH解码器167执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且将所获得的数据作为结果供应给BB解扰器168。
BB解扰器168对于从BCH解码器167中供应的数据执行BB解扰，并且将所获得的数据作为结果供应给空删除单元169。
空删除单元169从BB解扰器168中供应的数据中删除由图8的垫整电容器112插入的空值，并且将数据供应给多路分用器170。
多路分用器170单独地分离与从空删除单元169中供应的数据多路复用的一个或多个流(目标数据)，执行所需要的处理，作为输出流来输出该流。
在此处，接收装置12可以配置为不包括在图116中显示的模块的一部分。即，例如，在传输装置11(图8)被配置为不包括时间交错器118、MISO/MIMO编码器119、频率交错器120以及频率交错器124的情况下，接收装置12可以配置为不包括时间去交错器163、MISO/MIMO解码器162、频率去交错器161以及频率去交错器153，这些是分别与传输装置11的时间交错器118、MISO/MIMO编码器119、频率交错器120以及频率交错器124对应的模块。
图117是示出图116的位去交错器165的配置实例的方框图。
位去交错器165包括多路复用器(MUX)54和列扭转去交错器55，并且执行从QAM解码器164中供应的符号的符号位的(位)交错(图116)。
即，多路复用器54对于从QAM解码器164中供应的符号的符号位执行与由图9的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的LDPC码的码位(符号位)的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给列扭转去交错器55。
列扭转去交错器55对于从多路复用器54中供应的LDPC码，执行与作为由图9的列扭转交错器24执行的重新排列处理的列扭转交错对应的列扭转去交错(列扭转交错的反向处理)，即，作为反向重新排列处理的列扭转去交错，用于将由作为重新排列处理的列扭转交错改变设置的LDPC码的码位返回原始设置。
具体而言，列扭转去交错器55将LDPC码的码位写入用于去交错的存储器中，该存储器具有与在图28中所示的存储器31相同的配置，读取码位，并且执行列扭转去交错。
然而，在列扭转去交错器55中，在用于去交错的存储器的行方向，执行码位的写入，在从存储器31中读取码位时，将读取地址用作写入地址。此外，在用于去交错的存储器的列方向，执行码位的读取，在码位写入存储器31中时，将写入地址用作读取地址。
将所获得的LDPC码作为列扭转去交错的结果从列扭转去交错器55中供应给LDPC解码器166。
在此处，在从QAM解码器164中供应给位去交错器165的LDPC码上执行奇偶交错、列扭转交错和交换处理的情况下，可以在位去交错器165中执行与奇偶交错对应的所有奇偶去交错(与奇偶交错相反的处理，即，将奇偶交错改变设置的LDPC码的码位返回原始设置的奇偶去交错)、与交换处理对应的反向交换处理以及与列扭转交错对应的列扭转去交错。
然而，在图117中的位去交错器165包括执行与交换处理对应的反向交换处理的多路复用器54以及执行与列扭转交错对应的列扭转去交错的列扭转去交错器55，但是不包括执行与奇偶交错对应的奇偶去交错的模块，并且不执行奇偶去交错。
因此，将执行反向交换处理和列扭转去交错并且不执行奇偶去交错的LDPC码从位去交错器165(其列扭转去交错器55)中供应给LDPC解码器166中。
LDPC解码器166对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从位去交错器165中供应的LDPC码的LDPC解码，并且将所获得的数据作为结果输出给LDPC目标数据的解码结果。
图118是示出由图117的QAM解码器164、位去交错器165以及LDPC解码器166执行的处理的流程图。
在步骤S111中，QAM解码器164将从时间去交错器163中供应的符号(映射到信号点中的符号)去映射，执行正交解调，并且将符号供应给位去交错器165，处理继续进入步骤S112。
在步骤S112中，位去交错器165执行从QAM解码器164中供应的符号的符号位的去交错(位去交错)，并且处理继续进入步骤S113。
即，在步骤S112中，在位去交错器165中，多路复用器54对于从QAM解码器164中供应的符号的符号位执行反向交换处理，并且将所获得的LDPC码的码位作为结果供应给列扭转去交错器55。
列扭转去交错器55对于从多路复用器54中供应的LDPC码，执行列扭转去交错，并且将所获得的LDPC码作为结果供应LDPC解码器166。
在步骤S113中，LDPC解码器166对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从列扭转去交错器55中供应的LDPC码的LDPC解码，并且将所获得的数据作为结果输出给BCH解码器167，作为LDPC目标数据的解码结果。
在图117中，为了方便解释，与图9的情况一样，单独地配置执行反向交换处理的多路复用器54以及执行列扭转去交错的列扭转去交错器55。然而，多路复用器54和列扭转去交错器55可以一体地配置。
在图9的位交错器116中，在不执行列扭转交错时，不需要在图117的位去交错器165中提供列扭转去交错器55。
接下来，进一步描述由图116的LDPC解码器166执行的LDPC解码。
在图116的LDPC解码器166中，如上所述，对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从列扭转去交错器55中的LDPC码的LDPC解码，其中，执行反向交换处理和列扭转去交错，并且不执行奇偶去交错。
在这种情况下，预先建议LDPC解码，通过使用变换的奇偶校验矩阵来执行LDPC解码，在抑制电路规模的同时，该解码可以在充分可实现的范围抑制操作频率(例如，参照JP4224777B)。
因此，首先，参照图119到图122，描述使用变换的奇偶校验矩阵的预先建议的LDPC解码。
图119示出了LDPC码的奇偶校验矩阵H的一个实例，其中，代码长度N是90并且编码率是2/3。
在图119(以及稍后描述的图120和121)中，0由句号(.)表示。
在图119的奇偶校验矩阵H中，奇偶矩阵变成阶梯结构。
图120示出了对于图119的奇偶校验矩阵H执行表达式(11)的行替换和表达式(12)的列替换所获得的奇偶校验矩阵H'。
行替换：第(6s+t+1)行→第(5t+s+1)行···(11)
列替换：第(6x+y+61)列→第(5y+x+61)列···(12)
在表达式(11)和(12)中，s、t、x以及y分别是在0≤s<5、0≤t<6、0≤x<5以及0≤t<6的范围内的整数。
根据表达式(11)的行替换，执行替换，以便分别使用第1、第2、第3、第4以及第5行代替在除以6时具有余数1的第1、第7、第13、第19以及第25行，并且使用第6、第7、第8、第9以及第10行代替在除以6时具有余数2的第2、第8、第14、第20以及第26行。
根据表达式(12)的列替换，对于第61列以及随后的列(奇偶矩阵)执行替换，以便分别使用第61、第62、第63、第64以及第65列代替在除以6时具有余数1的第61、第67、第73、第79以及第85列，并且分别使用第66、第67、第68、第69以及第70列代替在除以6时具有余数2的第62、第68、第74、第80以及第86列。
通过这种方式，通过对于图119的奇偶校验矩阵H执行行和列的替换所获得的矩阵是图120的奇偶校验矩阵H'。
在这种情况下，甚至在执行奇偶校验矩阵H的行替换时，不影响LDPC码的码位的设置。
在信息长度K是60，循环结构的单位的列数P是5，并且奇偶长度M(在这情况下，30)的除数q(＝M/P)是6时，表达式(12)的列替换与奇偶交错对应，用于将第(K+qx+y+1)个码位交错到第(K+Py+x+1)个码位的位置内。
因此，在图120中的奇偶校验矩阵H'是通过至少执行列替换所获得的变换的奇偶校验矩阵，使用第K+Py+x+1列代替在图119中的奇偶校验矩阵H的第K+qx+y+1列(下面可以任意地称为原始奇偶校验矩阵)。
如果图120的奇偶校验矩阵H'乘以通过对于图119的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的替换所获得的结果，那么输出零向量。即，如果对于作为原始奇偶校验矩阵H的LDPC码(一个码字)的行向量c执行表达式(12)的列替换所获得的行向量表示为c'，那么HcT从奇偶校验矩阵的性能中变成零向量。因此，H'c'T自然地变成零向量。
因此，图120的变换的奇偶校验矩阵H'变成通过对于原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换所获得的LDPC码c'的奇偶校验矩阵。
因此，对于原始奇偶校验矩阵H的LDPC码，执行表达式(12)的列替换，使用图120的变换的奇偶校验矩阵H'解码(LDPC解码)在列替换之后的LDPC码c'，对于解码结果，执行表达式(12)的列替换的反向替换，并且可以获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图121示出了图120的变换的奇偶校验矩阵H'，以5×5矩阵的单位隔开。
在图121中，变换的奇偶校验矩阵H'由5×5(＝p×p)单元矩阵、通过将单元矩阵的一个或多个1设置为0所获得的矩阵(在后文中，适当地称为准单元矩阵)、通过循环移位单元矩阵或准单元矩阵所获得的矩阵(在后文中，适当地称为移位矩阵)、单元矩阵、准单元矩阵以及移位矩阵中的两个或更多个矩阵的总和(在后文中，适当地称为总和矩阵)以及5×5零矩阵的组合表示。
可以使用5×5单元矩阵、准单元矩阵、移位矩阵、总和矩阵以及零矩阵配置图121的变换的奇偶校验矩阵H'。因此，构成变换的奇偶校验矩阵H'的5×5矩阵(单元矩阵、准单元矩阵、移位矩阵、总和矩阵以及零矩阵)在后文中适当地称为本构矩阵。
在解码由P×P本构矩阵表示的奇偶校验矩阵表示的LDPC码时，可以使用一种架构，其中，P校验节点运算和变量节点运算同时执行。
图122是示出执行解码的解码装置的配置实例的方框图。
即，图122对于图121的原始奇偶校验矩阵H使用通过至少执行表达式(12)的列替换所获得的图119的变换的奇偶校验矩阵H'，示出执行LDPC码的解码的解码装置的配置实例。
图122的解码装置包括：分支数据储存存储器300，其包括6个FIFO3001到3006；选择器301，其选择FIFO 3001到3006；校验节点计算单元302；两个循环移位电路303和308；分支数据储存存储器304，其包括18个FIFO 3041到30418；选择器305，其选择FIFO 3041到30418；接收数据存储器306，其储存接收数据；变量节点计算单元307；解码字计算单元309；接收数据重新排列单元310以及解码数据重新排列单元311。
首先，描述在分支数据储存存储器300和304中储存数据的方法。
分支数据储存存储器300包括6个FIFO 3001到3006，其与通过使图121的变换的奇偶校验矩阵H'的行数30除以本构矩阵的行数5(循环结构的单位的列数P)所获得的数量对应。FIFO 300y(y＝1、2、···以及6)包括储存区域的多个阶。在每个阶的储存区域中，可以同时读取或写入与作为本构矩阵的行数和列数(循环结构的单位的列数P)的五个分支对应的消息。FIFO 300y的储存区域的阶的数量变成9，这是图121的变换的奇偶校验矩阵的行方向的1的数量(汉明权重)的最大数量。
在FIFO 3001中，在横向上填充每行的表格(忽略0的表格)中，储存与在图121的变换的奇偶校验矩阵H'的第一行到第五行中的1的位置对应的数据(变量节点的消息vi)。即，如果第j行和第i列表示为(j，i)，那么在FIFO 3001的第一步骤的储存区域中，储存与变换的奇偶校验矩阵H'的(1，1)到(5，5)的5×5单元矩阵的1的位置对应的数据。在第二步骤的储存区域中，储存与变换的奇偶校验矩阵H'的(1，21)到(5，25)的移位矩阵(通过将5×5单元矩阵向右侧循环移位3所获得的移位矩阵)的1的位置对应的数据。与以上情况相似，在第三到第八步骤的储存区域中，储存与变换的奇偶校验矩阵H'相关联的数据。在第九步骤的储存区域中，储存与变换的奇偶校验矩阵H'的(1，86)到(5，90)的移位矩阵(通过使用0代替5×5单元矩阵的第一行的1并且将该单元矩阵向左侧循环移位1所获得的移位矩阵)的1的位置对应的数据。
在FIFO 3002中，储存与在图121的变换的奇偶校验矩阵H'的第六行到第十行中的1的位置对应的数据。即，在FIFO 3002的第一步骤的储存区域中，储存与构成变换的奇偶校验矩阵H'的(6，1)到(10，5)的总和矩阵(总和矩阵是通过将5×5单元矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单元矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第二步骤的储存区域中，储存与构成变换的奇偶校验矩阵H'的(6，1)到(10，5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，对于权重是2或更多的本构矩阵，在本构矩阵由权重是1的P×P单元矩阵、在单元矩阵中的1的一个或多个元变成0的准单元矩阵、或通过循环移位单元矩阵或准单元矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3001到3006之中的相同FIFO)中，储存与在权重1的单元矩阵中的、准单元矩阵或移位矩阵中的1的位置对应的数据(与属于单元矩阵、准单元矩阵或移位矩阵的分支对应的消息)。
随后，与以上情况相似，在第三到第九步骤的储存区域中，储存与变换的奇偶校验矩阵H'相关联的数据。
在FIFO 3003到3006中，与以上情况相似，储存与变换的奇偶校验矩阵H'相关联的数据。
分支数据储存存储器304包括18个FIFO 3041到30418，其与通过使变换的奇偶校验矩阵H'的列数90除以作为本构矩阵的列数的5(循环结构的单位的列数P)所获得的数量对应。FIFO 304x(x＝1、2、···以及18)包括储存区域的多个步骤。在每个步骤的储存区域中，可以同时读取或写入与和本构矩阵的行数和列数(循环结构的单位的列数P)对应的五个分支对应的消息。
在FIFO 3041中，以纵向上填充每列的表格(忽略0的形式)形式，储存与在图121的变换的奇偶校验矩阵H'的第一列到第五列中的1的位置对应的数据(校验节点的消息uj)。即，如果第j行和第i列表示为(j，i)，那么在FIFO 3041的第一步骤的储存区域中，储存与变换的奇偶校验矩阵H'的(1，1)到(5，5)的5×5单元矩阵的1的位置对应的数据。在第二步骤的储存区域中，储存与构成变换的奇偶校验矩阵H'的(6，1)到(10，5)的总和矩阵(总和矩阵是通过将5×5单元矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单元矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第三步骤的储存区域中，储存与构成变换的奇偶校验矩阵H'的(6，1)到(10，5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，对于权重是2或更多的本构矩阵，在本构矩阵由权重是1的P×P单元矩阵、在单元矩阵中的1的一个或多个元变成0的准单元矩阵、或通过循环移位单元矩阵或准单元矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3041到30418之中的相同FIFO)中，储存与在权重1的单元矩阵中、准单元矩阵或移位矩阵的1的位置对应的数据(与属于单元矩阵、准单元矩阵或移位矩阵的分支对应的消息)。
随后，与以上情况相似，在第4到第15步骤的储存区域中，储存与变换的奇偶校验矩阵H'相关联的数据。FIFO 3041的储存区域的步骤的数量变成5，这是在变换的奇偶校验矩阵的第一到第15列中在行方向的1的数量(汉明权重)的最大数量。
在FIFO 3042到3043中，与以上情况相似，与变换的奇偶校验矩阵H'相关联地储存数据，并且每个长度(步骤的数量)是5。在FIFO 3044到30412中，与以上情况相似，与变换的奇偶校验矩阵H'相关联地储存数据，并且每个长度是3。在FIFO 30413到30418中，与以上情况相似，与变换的奇偶校验矩阵H'相关联地储存数据，并且每个长度是2。
接下来，描述图122的解码装置的操作。
分支数据储存存储器300包括6个FIFO 3001到3006。根据从前一个步骤的循环移位电路308中供应的5个消息D311属于在图121中的变换的奇偶校验矩阵H'的哪一行上的信息(矩阵数据)D312，从FIFO 3001到3006中选择储存数据的FIFO，并且5个消息D311共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器300依次从FIFO 3001中读取5个消息D3001，并且将这些消息供应给下一个步骤的选择器301。在从FIFO 3001中读取消息结束之后，分支数据储存存储器300依次从FIFO 3002到3006中读取消息，并且将这些消息供应给选择器301。
选择器301根据选择信号D301，从目前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D302供应给校验节点计算单元302。
校验节点计算单元302包括5个校验节点计算器3021到3025。校验节点计算单元302使用通过选择器301供应的消息D302(D3021到D3025)(表达式7的消息vi)，根据表达式(7)执行校验节点运算，并且将所获得的5个消息D303(D3031到D3035)(表达式7的消息uj)作为校验节点运算的结果供应给循环移位电路303。
循环移位电路303根据关于在变换的奇偶校验矩阵H'中变成原点的多少个单元矩阵(或准单元矩阵)循环移位以便获得相应分支的信息(矩阵信息)D305，循环移位由校验节点计算单元302计算的5个消息D3031到D3035，并且将结果作为消息D304供应给分支数据储存存储器304。
分支数据储存存储器304包括18个FIFO 3041到30418。根据从前一个步骤的循环移位电路303中供应的5个消息D304属于变换的奇偶校验矩阵H'的哪一行的信息D305，从FIFO3041到30418中选择储存数据的FIFO，并且5个消息D304共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器304依次从FIFO 3041中读取5个消息D3041，并且将这些消息供应给下一个步骤的选择器305。在从FIFO 3041中读取消息结束之后，分支数据储存存储器304依次从FIFO 3042到30418中读取消息，并且将这些消息供应给选择器305。
选择器305根据选择信号D307，从FIFO 3041到30418之中的目前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D308供应给变量节点计算单元307和解码字计算单元309。
同时，接收数据重新排列单元310通过执行表达式(12)的列替换，重新排列通过通信路径13接收的LDPC码D313，该代码与在图119中的奇偶校验矩阵H对应，并且将LDPC码作为接收数据D314供应给接收数据存储器306。接收数据存储器306从接收数据重新排列单元310中供应的接收数据D314中计算接收LLR(对数似然比)，储存接收LLR，收集5个接收LLR，并且将接收LLR作为接收值D309供应给变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括5个变量节点计算器3071到3075。变量节点计算单元307使用通过选择器305供应的消息D308(D3081到D3085)(表达式(1)的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(1)的接收值u0i)，根据表达式(1)执行变量节点运算，并且将所获得的消息D310(D3101到D3105)(表达式(1)的消息vi)作为运算结果供应给循环移位电路308。
循环移位电路308根据关于在变换的奇偶校验矩阵H'中变成原点的多少个单元矩阵(或准单元矩阵)循环移位以便获得相应分支的信息(矩阵信息)，循环移位由变量节点计算单元307计算的5个消息D3101到D3105，并且将结果作为消息D311供应给分支数据储存存储器300。
通过在一个循环中循环以上运算，可以一次进行LDPC码的解码(变量节点计算和校验节点运算)。在将LDPC码解码预定的次数之后，在解码字计算单元309和解码数据重新排列单元311中，图122的解码装置计算最终解码结果，并且输出最终解码结果。
即，解码字计算单元309包括5个解码字计算器3091到3095。解码字计算单元309使用由选择器305输出的5个消息D308(D3081到D3085)(表达式的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(5)的接收值u0i)，根据表达式(5)计算解码结果(解码字)，作为多重解码的最终步骤，并且将所获得的解码数据D315作为结果供应给解码数据重新排列单元311。
解码数据重新排列单元311对于从解码字计算单元309中供应的解码数据D315，执行表达式(12)的列替换的反向替换，重新排列其顺序，并且输出解码数据，作为最终解码结果D316。
如上所述，通过在奇偶校验矩阵(原始奇偶校验矩阵)上执行行替换和/或列替换，并且将其转换成可以由p×p单元矩阵、其一个或多个元1变成0的准单元矩阵、循环移位单元矩阵或准单元矩阵的移位矩阵、作为单元矩阵、准单元矩阵、以及移位矩阵中的两个或更多个的总和的总和矩阵、以及p×p 0矩阵的组合(即，本构矩阵的组合)显示的奇偶校验矩阵(变换的奇偶校验矩阵)，关于LDPC码解码，能够采用通过小于奇偶校验矩阵的行数和列数的P同时执行校验节点计算和变量节点计算的架构。在采用通过小于奇偶校验矩阵的行数和列数的P同时执行节点计算(校验节点计算和变量节点计算)的架构的情况下，与通过等于奇偶校验矩阵的行数和列数的数量同时执行节点计算的情况相比，能够在可行范围内抑制操作频率并且执行迭代解码的多个项目。
通过同时执行P个校验节点计算和变量节点计算，构成图116的接收装置12的LDPC解码器166执行LDPC解码，与图122的解码装置相似。
即，为了简化解释，如果由构成图8的传输装置11构成的LDPC编码器115输出的LDPC码的奇偶校验矩阵被视为在图119中所示的奇偶校验矩阵H(其中，奇偶矩阵变成阶梯结构)，在传输装置11的奇偶交错器23中，在信息K设为60、循环结构的单位的列数P设为5以及奇偶长度M的除数q(＝M/P)设为6的状态中，执行用于将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置内的奇偶交错。
由于奇偶交错与如上所述的表达式(12)的列替换对应，所以不需要在LDPC解码器166中执行表达式(12)的列替换。
为此，在图116的接收装置12中，如上所述，将不执行奇偶去交错的LDPC码(即，在执行表达式(12)的列替换的状态中的LDPC码)从列扭转去交错器55中供应给LDPC解码器166。在LDPC解码器166中，执行与图122的解码装置相同的处理，除了不执行表达式(12)的列替换以外。
即，图123示出了图116的LDPC解码器166的配置实例。
在图123中，除了不提供图122的接收数据重新排列单元310以外，LDPC解码器166具有与图122的解码装置相同的配置，并且除了不执行表达式(12)的列替换以外，执行与图122的解码装置相同的处理。因此，省略LDPC解码器的解释。
如上所述，由于LDPC解码器166可以配置为不提供接收数据重新排列单元310，所以与图122的解码装置相比，规模可以减小。
在图119到123中，为了简化解释，LDPC码的代码长度N设为90，信息K设为60，循环结构的单位的列数(本构矩阵的行数和列数)P设为5，并且奇偶长度M的除数q(＝M/P)设为6。然而，代码长度N、信息K、循环结构的单位的列数P以及除数q(＝M/P)不限于以上值。
即，在图8的传输装置11中，LDPC编码器115输出LDPC码，其中，代码长度N设为64800或16200，信息K设为N–Pq(＝N–M)，循环结构的单位的列数P设为360，并且除数q设为M/P。然而，图123的LDPC解码器166可以适用于对于LDPC码同时执行P校验节点运算和变量节点运算并且执行LDPC解码的情况。
图124是构成图117的位去交错器165的多路复用器54的处理的示图。
即，图124的A示出了多路复用器54的功能配置实例。
多路复用器54包括反向交换单元1001和存储器1002。
多路复用器54对于从先前步骤的QAM解码器164中供应的符号的符号位，执行与由传输装置11的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的LDPC码的码位(符号位)的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给以下步骤的列扭转去交错器55。
即，在多路复用器54中，将b个符号的mb位的符号位y0、y1、···以及ymb-1以b个(连续的)符号为单位供应给反向交换单元1001。
反向交换单元1001执行反向交换，用于将mb位的符号位y0、y1、···以及ymb-1返回原始mb位的码位b0、b1、···以及bmb-1的设置(在构成传输装置11侧的多路分用器25的交换单元32中进行交换之前，码位b0到bmb-1的设置)，并且输出所获得的mb位的码位b0到bmb-1，作为结果。
存储器1002具有储存容量，用于在行(横向)方向储存mb位并且在列(纵向)方向储存N/(mb)位，与构成传输装置11侧的多路分用器25的存储器31相似。即，存储器1002包括储存N/(mb)位的mb列。
然而，在存储器1002中，在从传输装置11的多路分用器25的存储器31中读取码位的方向，写入由反向交换单元1001输出的LDPC码的码位，并且在将码位写入存储器31中的方向，读取写入存储器1002中的码位。
即，在接收装置12的多路复用器54中，如图124的A所示，朝着存储器1002的第一行的低行，以mb位为单位，在行方向，依次写入由反向交换单元1001输出的LDPC码的码位。
如果与一个代码长度对应的码位的写入结束，那么多路复用器54在列方向从存储器1002中读取码位，并且将码位供应给下一个步骤的列扭转去交错器55。
在这种情况下，图124的B是从存储器1002中读取码位的示图。
在多路复用器54中，自左侧朝着向右方向的列，在构成存储器1002的列的上侧的向下方向(列方向)中，执行LDPC码的码位的读取。
图125为构成图117的位去交错器165的列扭转去交错器55的处理的示图。
即，图125示出了多路复用器54的存储器1002的配置实例。
存储器1002具有储存容量，用于在列(纵向)方向储存mb位并且在行(横向)方向储存N/(mb)位，并且包括mb列。
列扭转去交错器55在行方向将LDPC码的码位写入存储器1002中，在列方向读取码位时，控制读取开始位置，并且执行列扭转去交错。
即，在列扭转去交错器55中，对于队列中的每列，适当地改变开始读取码位的读取开始位置，并且执行用于将由列扭转交错重新排列的码位的设置返回原始设置中的反向重新排列处理。
在这种情况下，图125示出了在调制方法是16APSK或16QAM并且在图22中描述的倍数b是1时存储器1002的一个配置实例。在这种情况下，一个符号的位数m是4位，并且存储器1002包括4(＝mb)列。
列扭转去交错器55(代替多路复用器54)朝着存储器1002的第一行的低行，在行方向，依次写入由反向交换单元1001输出的LDPC码的码位。
如果与一个代码长度对应的码位的写入结束，那么列扭转去交错器55朝着左侧的向右方向的列，在存储器1002的上侧的向下方向(列方向)中，执行码位的读取。
然而，将用于通过传输装置11侧的列扭转交错器24写入码位的写入开始位置用作码位的读取开始位置，列扭转去交错器55从存储器1002中读取码位。
即，在列扭转去交错器55中，在调制方法是16APSK或16QAM并且倍数b是1时，如果每列的头部(顶部)的位置的地址设为0，并且列方向的每个位置的地址由升序的整数表示，那么对于最左列，读取开始位置设为地址是0的位置。对于第二(左侧)列，读取开始位置设为地址是2的位置。对于第3列，读取开始位置设为地址是4的位置。对于第4列，读取开始位置设为地址是7的位置。
对于读取开始位置是除了地址是0的位置以外的位置的列，在对于最低位置执行码位读取之后，该位置返回到头部(地址是0的位置)，并且读取直接位于读取开始位置之前的位置。然后，对于下一(右)列进行读取。
通过执行上述列扭转去交错，将由列扭转交错重新排列的码位的设置返回原始设置中。
图126是示出图116的位去交错器165的另一个配置实例的方框图。
在图中，使用相同额参考数字表示与图117的情况对应的部分，并且在后文中适当地省略其解释。
即，除了最新提供奇偶去交错器1011以外，图126的位去交错器165具有与图117的情况相同的配置。
在图126中，位去交错器165包括多路复用器(MUX)54、列扭转去交错器55以及奇偶去交错器1011，并且执行从QAM解码器164中供应的LDPC码的码位的位去交错。
即，多路复用器54相对于从QAM解码器164中供应的LDPC码执行与由传输装置11的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的码位的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给列扭转去交错器55。
列扭转去交错器55对于从多路复用器54中供应的LDPC码，执行与作为由传输装置11的列扭转交错器24执行的重新排列处理的列扭转交错对应的列扭转去交错。
将作为列扭转去交错的结果获得的LDPC码从列扭转去交错器55中供应给奇偶去交错器1011。
奇偶去交错器1011对于在列扭转去交错器55中的列扭转去交错之后的码位，执行与由传输装置11的奇偶交错器23执行的奇偶交错对应的奇偶去交错(奇偶交错的反向处理)，即，将由奇偶交错改变设置的LDPC码的码位的设置返回原始设置的奇偶去交错。
将作为奇偶去交错的结果获得的LDPC码从奇偶去交错器1011中供应给LDPC解码器166。
因此，在图126的位去交错器165中，将执行反向交换处理、列扭转去交错以及奇偶去交错的LDPC码(即，由LDPC编码根据奇偶校验矩阵H获得的LDPC码)供应给LDPC解码器166。
LDPC解码器166使用用于由传输装置11的LDPC编码器115进行LDPC编码的奇偶校验矩阵H，对来自位去交错器165的LDPC码执行LDPC解码。即，LDPC解码器166使用用于由传输装置11的LDPC编码器115进行LDPC编码的奇偶校验矩阵H本身或者使用通过对于奇偶校验矩阵H至少执行与奇偶交错对应的列替换来获得的转换的奇偶校验矩阵，对位去交错器165的LDPC码执行LDPC解码。
在图126中，将由LDPC编码根据奇偶校验矩阵H获得的LDPC码从位去交错器165(其奇偶去交错器1011)中供应给LDPC解码器166。为此，在使用由传输装置11的LDPC编码器115使用的奇偶校验矩阵H执行LDPC编码，来执行LDPC码的LDPC解码时，LDPC解码器166可以由根据全串联解码方法执行LDPC解码以便依次给每个节点执行消息(校验节点消息和变量节点消息)的运算的解码装置或者根据全并联解码方法执行LDPC解码以便同时(平行)给所有节点执行消息的运算的解码装置配置而成。
在LDPC解码器166中，在对于由传输装置11的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行LDPC码的LDPC解码时，LDPC解码器166可以由解码装置(图122)配置，该解码装置是同时执行P(或除了1以外的除数P)个校验节点运算和变量节点运算的架构的解码装置并且具有接收数据重新排列单元310，以对于LDPC码执行与列替换相同的列替换，以获得变换的奇偶校验矩阵，并且重新排列LDPC码的码位。
在图126中，为了方便解释，单独地配置执行反向交换处理的多路复用器54、执行列扭转去交错的列扭转去交错器55以及执行奇偶去交错的奇偶去交错器1011。然而，多路复用器54、列扭转去交错器55以及奇偶去交错器1011中的两个或更多个元可以一体地配置，与传输装置11的奇偶交错器23、列扭转交错器24以及多路分用器25相似。
而且，在传输装置11的位交错器116(图8)配置为不包括奇偶交错器23和列扭转交错器24的情况下，在图126中，位去交错器165可以配置为不包括列扭转去交错器55和奇偶去交错器1011。
即使在这种情况下，LDPC解码器166可以配置有用于使用奇偶校验矩阵H本身来执行LDPC解码的全串联解码方法的解码装置、用于使用奇偶校验矩阵H本身来执行LDPC解码的全并联解码方法的解码装置、以及使用变换的奇偶校验矩阵H'通过P个同时校验节点计算和变量节点计算执行LDPC解码的具有接收数据重新排列单元310的解码装置(图122)。
【接收系统的配置实例】
图127为示出可适用于接收装置12的接收系统的第一配置实例的方框图。
在图127中，接收系统包括获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103。
获取单元1101通过在图中未显示的传输路径(通信路径)(例如，地面数字广播、卫星数字广播、CATV网络、互联网或其他网络)获取信号，对于LDPC目标数据(例如，节目的图像数据或声音数据)至少执行LDPC编码所获得的LDPC码，并且将该信号供应给传输路径解码处理单元1102。
在这种情况下，通过地面波、卫星波或CATV(有线电视)网络从广播站中广播由获取单元1101获取的信号时，使用调谐器和STB(机顶盒)配置获取单元1101。在通过多播(例如，IPTV(互联网协议电视))从网络服务器中传输由获取单元1101获取的信号时，使用网络I/F(接口)(例如，NIC(网络接口卡)，配置获取单元1101。
传输路径解码处理单元1102与接收装置12对应。传输路径解码处理单元1102对于通过传输路径，由获取单元1101获取的信号，执行传输路径解码处理，至少包括用于纠正在传输路径中生成的错误的处理，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
即，通过传输路径由获取单元1101获取的信号是通过至少执行用于纠正在传输路径中生成的错误的纠错编码所获得的信号。传输路径解码处理单元1102对于该信号执行传输路径解码处理，例如，纠错处理。
作为纠错编码，例如，具有LDPC编码或BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理包括调制信号的解调。
信息源解码处理单元1103对于执行传输路径解码处理的信号，执行信息源解码处理，至少包括用于将压缩信息扩展为原始信息的处理。
即，可以对于通过传输路径由获取单元1101获取的信号执行压缩信息的压缩编码，以减少与信息对应的图像或声音的数据量。在这种情况下，信息源解码处理单元1103对于执行传输路径解码处理的信号，执行信息源解码处理，例如，用于将压缩信息扩展为原始信息的处理(扩展处理)。
在不对于通过传输路径由获取单元1101获取的信号执行压缩编码时，在信息源解码处理单元1103中不执行用于将压缩信息扩展为原始信息的处理。
在这种情况下，作为扩展处理，例如，具有MPEG解码。在传输路径解码处理中，除了扩展处理以外，还可以包括解扰。
在如上所述配置的接收系统中，在获取单元1101中，通过传输路径获取信号，其中，对于数据(例如，图像或声音)执行压缩编码(例如，具有)和纠错编码(例如，LDPC编码)，并且将该信号供应给传输路径解码处理单元1102。
在传输路径解码处理单元1102中，对于从获取单元1101中供应的信号，执行与接收装置12相同的处理，作为传输路径解码处理，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
在信息源解码处理单元1103中，对于从传输路径解码处理单元1102中供应的信号，执行信息源解码处理，例如，MPEG解码，并且输出所获得的图像或声音，作为结果。
上述图127的接收系统可以应用于电视调谐器中，以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103中的每个可以配置为一个单独的装置(硬件(IC(集成电路)等)或软件模块)。
对于获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，一组获取单元1101和传输路径解码处理单元1102、一组传输路径解码处理单元1102和信息源解码处理单元1103以及一组获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103中的每个可以配置为一个单独的装置。
图128为示出可以应用于接收装置12中的接收系统的第二配置实例的方框图。
在图中，使用相同参考数字表示与图127的情况对应的部分，并且在后文中适当地省略其解释。
图128的接收系统与图127的情况的共同之处在于，提供获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，并且与图127的情况的不同之处在于，新提供输出单元1111。
输出单元1111是用于显示图像的显示装置或者用于输出声音的扬声器，并且输出从信息源解码处理单元1103中输出的信号对应的图像或声音。即，输出单元1111显示图像或者输出声音。
上述图128的接收系统可以应用于接收与数字广播对应的电视广播的TV(电视接收器)或者接收无线电广播的无线电接收器中。
在对于在获取单元1101中获取的信号不执行压缩编码时，将由传输路径解码处理单元1102输出的信号供应给输出单元1111。
图129为示出可以应用于接收装置12中的接收系统的第三配置实例的方框图。
在图中，使用相同参考数字表示与图127的情况对应的部分，并且在后文中适当地省略其解释。
图129的接收系统与图127的情况的共同之处在于，提供获取单元1101和传输路径解码处理单元1102。
然而，图129的接收系统与图127的情况的不同之处在于，不提供信息源解码处理单元1103，并且新提供记录单元1121。
记录单元1121在记录(储存)介质(例如，光盘、硬盘(磁盘)以及闪速存储器)上记录(储存)由传输路径解码处理单元1102输出的信号(例如，MPEG的TS的TS数据包)。
上述图129的接收系统可以应用于记录电视广播的记录器中。
在图129中，通过提供信息源解码处理单元1103，配置接收系统，并且该接收系统可以由记录单元1121记录通过执行信息源解码处理单元1103的信息源解码处理所获得的信号，即，通过解码所获得的图像或声音。
【计算机的实施方式】
接下来，上述一系列处理可以由硬件执行或者可以由软件执行。在这系列处理由软件执行的情况下，配置软件的程序安装在通用计算机内。
因此，图130示出了安装执行这系列处理的程序的计算机的实施方式的一个配置实例。
程序可以预先储存在硬盘705或与嵌入计算机内的记录介质对应的ROM 703上。
或者，程序可以临时或永久储存(记录)在可移动记录介质711上，例如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可以提供可移动记录介质711，作为所谓的封装软件。
程序可以从可移动记录介质711中安装到计算机中。此外，程序可以通过用于数字卫星广播的人工卫星从下载站中无线传输给计算机，或者可以通过网络(例如，LAN(局域网)或互联网)有线传输给计算机。计算机可以接收由通信单元708如上该传输的程序，并且将程序安装在嵌入式硬盘705内。
计算机包括嵌入其内的CPU(中央处理单元)702。输入/输出接口710通过总线701连接至CPU 702。如果用户操作使用键盘、鼠标以及麦克风配置的输入单元707，并且通过输入/输出接口710输入命令，那么CPU 702根据命令执行储存在ROM(只读存储器)703内的程序。或者，CPU 702装载储存在硬盘705内的程序、从卫星或网络中传输的、由通信单元708接收的、安装在硬盘705内的程序、或者从安装到驱动器709中并且安装在硬盘705内的可移动记录介质711中读入RAM(随机存取存储器)704中的程序，并且执行该程序。因此，CPU 702执行根据上述流程图的处理或者由上述方框图的配置执行的处理。此外，CPU 702根据需要通过输入/输出接口710从用LCD(液晶显示器)或扬声器配置的输出单元706中输出处理结果，从通信单元708中传输处理结果，并且在硬盘705上记录处理结果。
在本说明书中，不需要处理描述程序的处理步骤，用于促使计算机根据作为流程图描述的顺序在时间序列中执行各种处理，并且还包括平行或单独执行的处理(例如，平行处理或使用物体的处理)。
通过分布的方式，程序可以由一个计算机处理或者可以由多个计算机处理。程序可以传输给远程计算机，并且可以执行程序。
本公开的实施方式不限于上述实施方式，并且在不背离本公开的范围的情况下，可以进行修改。
即，例如，即使通信路径13(图7)是卫星电路、地面波、线缆(有线电路)等中的任一个，也可以使用上述新LDPC码(其奇偶校验矩阵初始值表格)。此外，新LDPC码还可以用于数据传输，而非数字广播。
参考符号列表
11：传输装置
12：接收装置
23：奇偶交错器
24：列扭转交错器
25：多路分用器
31：存储器
32：交换单元
54：多路复用器
55：列扭转交错器
111：模式自适应/多路复用器
112：垫整电容器
113：BB扰频器
114：BCH编码器
115：LDPC编码器
116：位交错器
117：QAM编码器
118：时间交错器
119：MISO/MIMO编码器
120：频率交错器
121：BCH编码器
122：LDPC编码器
123：QAM编码器
124：频率交错器
131：帧构建器/资源分配单元
132：OFDM生成单元
151：OFDM操作单元
152：帧管理单元
153：频率去交错器
154：QAM解码器
155：LDPC解码器
156：BCH解码器
161：频率去交错器
162：MISO/MIMO解码器
163：时间去交错器
164：QAM解码器
165：位去交错器
166：LDPC解码器
167：BCH解码器
168：BB解扰器
169：空删除单元
170：多路分用器
300：分支数据储存存储器
301：选择器
302：校验节点计算单元
303：循环移位电路
304：分支数据储存存储器
305：选择器
306：接收数据存储器
307：变量节点计算单元
308：循环移位电路
309：解码字计算单元
310：接收数据重新排列单元
311：解码数据重新排列单元
601：编码处理单元
602：储存单元
611：编码率设置单元
612：初始值表格读取单元
613：奇偶校验矩阵生成单元
614：信息位读取单元
615：编码奇偶操作单元
616：控制单元
701：总线
702：CPU
703：ROM
704：RAM
705：硬盘
706：输出单元
707：输入单元
708：通信单元
709：驱动器
710：输入/输出接口
711：可移动记录介质
1001：反向交换单元
1002：存储器
1011：奇偶去交错器
1101：获取单元
1101：传输路径解码处理单元
1103：信息源解码处理单元
1111：输出单元
1121：记录单元

Claims (19)

1.一种数据处理装置，包括：
编码单元，被配置为根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度N以及20/30的编码率r的LDPC码，其中，
所述LDPC码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括与所述信息位对应的维数M×K的信息矩阵部分以及与所述奇偶校验位对应的维数M×M的奇偶校验矩阵部分，K是信息长度，M是奇偶长度，其中，N＝K+M且K＝N×r，
所述奇偶校验矩阵部分具有阶梯结构，其中，元“1”以逐阶方式布置，其中，行权重在第一行是1，并且行权重在剩余的行是2，其中，列权重在最后一列是1并且列权重在剩余的列是2，
所述信息矩阵部分由奇偶校验矩阵初始值表格显示，其中，
所述奇偶校验矩阵初始值表格是在第i行显示所述信息矩阵部分的第(l+360×(i-l))列的元1的位置的表格，1≤i≤K/360，并且其中，基于每第(l+360×(i-1))列，1≤i≤K/360，通过将相应的前列调降M/360来确定所述信息矩阵的第(2+360×(i-1))至(360×i)列，并且，
所述奇偶校验矩阵初始值表格包括：
2.根据权利要求1所述的数据处理装置，其中，所述信息位包括电视广播节目数据。
3.根据权利要求1所述的数据处理装置，其中，所述装置被配置为经由地面链路发送所述LDPC码。
4.根据权利要求1所述的数据处理装置，其中，所述装置被配置为经由卫星链路发送所述LDPC码。
5.一种数据处理方法，包括：
编码步骤，根据LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800比特的代码长度N以及20/30的编码率r的LDPC码，其中，
所述LDPC码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括与所述信息位对应的维数M×K的信息矩阵部分以及与所述奇偶校验位对应的维数M×M的奇偶校验矩阵部分，K是信息长度，M是奇偶长度，其中，N＝K+M且K＝N×r，
所述奇偶校验矩阵部分具有阶梯结构，其中，元“1”以逐阶方式布置，其中，行权重在第一行是1，并且行权重在剩余的行是2，其中，列权重在最后一列是1并且列权重在剩余的列是2，
所述信息矩阵部分由奇偶校验矩阵初始值表格显示，
其中，
所述奇偶校验矩阵初始值表格是在第i行显示所述信息矩阵部分的第(l+360×(i-l))列的元1的位置的表格，1≤i≤K/360，并且其中，基于每第(l+360×(i-1))列，1≤i≤K/360，通过将相应的前列调降M/360来确定所述信息矩阵的第(2+360×(i-1))至(360×i)列，并且，
所述奇偶校验矩阵初始值表格包括：
6.根据权利要求5所述的数据处理方法，其中，所述信息位包括电视广播节目数据。
7.根据权利要求5所述的数据处理方法，其中，所述方法包括经由地面链路发送所述LDPC码。
8.根据权利要求5所述的数据处理方法，其中，所述方法包括经由卫星链路发送所述LDPC码。
9.一种数据处理装置，包括：
解码单元，被配置为根据LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800比特的代码长度N以及20/30的编码率r的LDPC码，其中，
所述LDPC码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括与所述信息位对应的维数M×K的信息矩阵部分以及与所述奇偶校验位对应的维数M×M的奇偶校验矩阵部分，K是信息长度，M是奇偶长度，其中，N＝K+M且K＝N×r，
所述奇偶校验矩阵部分具有阶梯结构，其中，元“1”以逐阶方式布置，其中，行权重在第一行是1，并且行权重在剩余的行是2，其中，列权重在最后一列是1并且列权重在剩余的列是2，
所述信息矩阵部分由奇偶校验矩阵初始值表格显示，其中，
所述奇偶校验矩阵初始值表格是在第i行显示所述信息矩阵部分的第(l+360×(i-l))列的元1的位置的表格，1≤i≤K/360，并且其中，基于每第(l+360×(i-1))列，1≤i≤K/360，通过将相应的前列调降M/360来确定所述信息矩阵的第(2+360×(i-1))至(360×i)列，并且，
所述奇偶校验矩阵初始值表格包括：
10.根据权利要求9所述的数据处理装置，其中，所述信息位包括电视广播节目数据。
11.根据权利要求9所述的数据处理装置，其中，所述装置被配置为经由地面链路接收所述LDPC码。
12.根据权利要求9所述的数据处理装置，其中，所述装置被配置为经由卫星链路接收所述LDPC码。
13.一种电视接收器，包括根据权利要求9至12中任一项所述的数据处理装置。
14.一种数据处理方法，包括：
解码步骤，根据LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800比特的代码长度N以及20/30的编码率r的LDPC码，其中，
所述LDPC码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括与所述信息位对应的维数M×K的信息矩阵部分以及与所述奇偶校验位对应的维数M×M的奇偶校验矩阵部分，K是信息长度，M是奇偶长度，其中，N＝K+M且K＝N×r，
所述奇偶校验矩阵部分具有阶梯结构，其中，元“1”以逐阶方式布置，其中，行权重在第一行是1，并且行权重在剩余的行是2，其中，列权重在最后一列是1并且列权重在剩余的列是2，
所述信息矩阵部分由奇偶校验矩阵初始值表格显示，其中，
所述奇偶校验矩阵初始值表格是在第i行显示所述信息矩阵部分的第(l+360×(i-l))列的元1的位置的表格，1≤i≤K/360，并且其中，基于每第(l+360×(i-1))列，1≤i≤K/360，通过将相应的前列调降M/360来确定所述信息矩阵的第(2+360×(i-1))至(360×i)列，并且，
所述奇偶校验矩阵初始值表格包括：
15.根据权利要求14所述的数据处理方法，其中，所述信息位包括电视广播节目数据。
16.根据权利要求14所述的数据处理方法，其中，所述方法包括经由地面链路接收所述LDPC码。
17.根据权利要求14所述的数据处理方法，其中，所述方法包括经由卫星链路接收所述LDPC码。
18.一种记录介质，存储指令，当所述指令被计算机执行时，使所述计算机执行根据权利要求5至8中任一项所述的数据处理方法。
19.一种记录介质，存储指令，当所述指令被计算机执行时，使所述计算机执行根据权利要求14至17中任一项所述的数据处理方法。
CN201480007106.2A 2013-02-08 2014-01-27 数据处理装置以及数据处理方法 Active CN104969478B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-023880 2013-02-08
JP2013023880 2013-02-08
PCT/JP2014/051621 WO2014123015A1 (ja) 2013-02-08 2014-01-27 データ処理装置、及びデータ処理方法

Publications (2)

Publication Number Publication Date
CN104969478A CN104969478A (zh) 2015-10-07
CN104969478B true CN104969478B (zh) 2019-05-07

Family

ID=51299612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007106.2A Active CN104969478B (zh) 2013-02-08 2014-01-27 数据处理装置以及数据处理方法

Country Status (9)

Country Link
US (1) US20150358032A1 (zh)
EP (1) EP2955853A4 (zh)
JP (1) JPWO2014123015A1 (zh)
KR (1) KR102091562B1 (zh)
CN (1) CN104969478B (zh)
CA (1) CA2899820C (zh)
MX (1) MX2015009838A (zh)
RU (1) RU2654132C2 (zh)
WO (1) WO2014123015A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2985966B1 (en) * 2013-04-12 2017-06-07 Sun Patent Trust Transmission apparatus
US20160211866A1 (en) * 2013-09-20 2016-07-21 Sony Corporation Data processing device and data processing method
JP6885027B2 (ja) 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885030B2 (ja) 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885029B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6930376B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930377B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930375B2 (ja) 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
JP6930374B2 (ja) * 2017-10-31 2021-09-01 ソニーグループ株式会社 送信装置及び送信方法
CN110830048B (zh) * 2019-11-14 2021-10-12 天津大学 基于奇偶校验矩阵分解构造全分集ldpc码的纠错方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976238A (zh) * 2006-12-21 2007-06-06 复旦大学 基于块填充算法的准循环低密度奇偶校验码的构造方法
CN101032084A (zh) * 2004-10-01 2007-09-05 汤姆逊许可公司 低密度奇偶校验（ldpc）解码器
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
KR20060016059A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US7953047B2 (en) * 2005-01-24 2011-05-31 Qualcomm Incorporated Parser for multiple data streams in a communication system
WO2008092040A2 (en) * 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
DK2056549T3 (da) * 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI427937B (zh) * 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
JP5273054B2 (ja) * 2007-11-26 2013-08-28 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法
WO2009104898A2 (en) * 2008-02-18 2009-08-27 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes
US8726137B2 (en) * 2009-02-02 2014-05-13 Telefonaktiebolaget L M Ericsson (Publ) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
JP2011176782A (ja) * 2010-02-26 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP2012147197A (ja) * 2011-01-11 2012-08-02 Panasonic Corp 通信装置、通信方法、及び通信プログラム
CN104969477B (zh) * 2013-02-08 2019-06-04 索尼公司 数据处理装置和数据处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101032084A (zh) * 2004-10-01 2007-09-05 汤姆逊许可公司 低密度奇偶校验（ldpc）解码器
CN1976238A (zh) * 2006-12-21 2007-06-06 复旦大学 基于块填充算法的准循环低密度奇偶校验码的构造方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序

Also Published As

Publication number Publication date
KR20150117651A (ko) 2015-10-20
WO2014123015A1 (ja) 2014-08-14
RU2015132106A (ru) 2017-02-07
KR102091562B1 (ko) 2020-04-14
CA2899820C (en) 2023-01-24
MX2015009838A (es) 2015-10-14
CA2899820A1 (en) 2014-08-14
US20150358032A1 (en) 2015-12-10
JPWO2014123015A1 (ja) 2017-02-02
EP2955853A4 (en) 2016-08-24
RU2654132C2 (ru) 2018-05-16
EP2955853A1 (en) 2015-12-16
CN104969478A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
CN110545109B (zh) 接收方法与接收装置
CN104969478B (zh) 数据处理装置以及数据处理方法
CN105379126B (zh) 数据处理装置以及数据处理方法
JP5630278B2 (ja) データ処理装置、及びデータ処理方法
KR102091888B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
CN106464269B (zh) 数据处理装置和数据处理方法
CN108900199B (zh) 数据处理装置和数据处理方法
KR102322523B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
WO2012077531A1 (ja) データ処理装置、及びデータ処理方法
CA2900007C (en) Data processing device and data processing method
KR102303737B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN105531935B (zh) 数据处理装置和数据处理方法
CN105531936B (zh) 数据处理装置和数据处理方法
JP2021121133A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021119695A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021121134A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021132405A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021141614A (ja) 送信装置、送信方法、受信装置、及び、受信方法
CA2899822C (en) Data processing device and data processing method
EP3148085A1 (en) Data-processing device and data processing method
JP2021097410A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021122159A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021132404A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021141605A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2021122129A (ja) 送信装置、送信方法、受信装置、及び、受信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant