CN104969477B - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN104969477B
CN104969477B CN201480007093.9A CN201480007093A CN104969477B CN 104969477 B CN104969477 B CN 104969477B CN 201480007093 A CN201480007093 A CN 201480007093A CN 104969477 B CN104969477 B CN 104969477B
Authority
CN
China
Prior art keywords
column
parity
matrix
code
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480007093.9A
Other languages
English (en)
Other versions
CN104969477A (zh
Inventor
篠原雄二
山本真纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104969477A publication Critical patent/CN104969477A/zh
Application granted granted Critical
Publication of CN104969477B publication Critical patent/CN104969477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本技术涉及能够提供具有优良的误码率的LDPC码的处理处理装置和数据处理方法。该LDPC编码器以64,800位的码长和2/30、3/30、4/30、5/30或6/30的LDPC编码率进行编码。LDPC码包含信息位和奇偶校验位，并且由与LDPC码的信息位对应的信息矩阵部以及与奇偶校验位对应的奇偶矩阵部配置校验矩阵(H)。由表示360行中每行的信息矩阵部的一个元素的校验矩阵初始值表表示校验矩阵(H)的信息矩阵部。该技术可应用于当进行LDPC编码和LDPC解码时的情况。

Description

数据处理装置和数据处理方法
技术领域
本公开涉及数据处理装置和数据处理方法，并且，例如，具体涉及能够提供优异的误差率的LDPC码的数据处理装置和数据处理方法。
背景技术
LDPC(低密度奇偶校验)码具有高纠错能力并且近来已经广泛用于包括卫星数字广播的传输系统，诸如，在欧洲执行的DVB(数字视频广播)-S.2(例如，参考非专利文献1)。此外，已经调查了下一代地面数字广播(诸如，DVB-T.2)对LDPC码的采用。
根据最近的研究，已知当码长增加时从LDPC码获得近似香农极限的性能，类似于turbo码。由于LDPC码具有最短距离与码长成正比的特性，作为其特性，LDPC码具有码组差错率特性优良并且很少产生在turbo码的解码特性中观察到的所谓的最低误码率现象的优势。
在下文中，将具体说明LDPC码。LDPC码是线性码并且LDPC码为二进制码不是必须的。然而，在这种情况下，假设LDPC码是二进制码。
LDPC码的最大特性是定义LDPC码的奇偶校验矩阵是稀疏的。在这种情况下，稀疏矩阵是矩阵的元素的“1”的数目非常小的矩阵(大多数元素是0的矩阵)。
图1示出了LDPC码的奇偶校验矩阵H的实例。
在图1的奇偶校验矩阵H中，每列的权重(列权重)(“1”的数目)变成“3”并且每行的权重(行权重)变成“6”。
在使用LDPC码(LDPC编码)的编码中，例如，基于奇偶校验矩阵H生成生成矩阵G并且用生成矩阵G乘以二进制信息位，因此生成码字(LDPC码)。
具体地，执行LDPC编码的编码装置首先计算在奇偶校验矩阵H和生成矩阵G的转置矩阵HT之间实现表达式GHT＝0的生成矩阵G。在这种情况下，当生成矩阵G是K×N矩阵时，编码装置使生成矩阵G乘以信息位的位串(矢量u)(其包括K位)，并且生成包括N位的码字c(＝uG)。经由预定通信路径在接收侧接收通过编码装置生成的码字(LDPC码)。
可以通过由Gallager提议的称为概率解码的算法进行解码，即，在所谓的Tanner图(其包括变量节点(也称作消息节点)和校验节点)上使用置信度传播的信息传递算法。在下文中，变量节点和校验节点被适当简单地称作节点。
图2示出了LDPC码的解码顺序。
在下文中，通过由对数似然比表示由接收侧接收的LDPC码(一个码字)的第i个码位的值的“0”的可能性获得的实值(接收LLR)被适当称作接收值u0i。此外，从校验节点输出的消息被称作uj并且从变量节点输出的消息被称作vi。
首先，在LDPC码的解码中，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj被初始化为“0”，并且将整数用作迭代处理的计数的变量k被初始化为“0”，并且处理进行至步骤S12。在步骤S12中，通过基于接收LDPC码获得的接收值u0i执行表达式(1)表示的操作(变量节点操作)来计算消息(变量节点消息)vi，并且通过基于消息vi执行由表达式(2)表示的操作(校验节点操作)计算消息uj。
[数学式1]
[数学式2]
在此，表达式(1)和表达式(2)中的dv和dc分别是可以任意选择并且示出奇偶校验矩阵H的纵向(列)和横向(行)中的“1”的数目的参数。例如，在关于如在图1中示出的3的列权重和6的行权重的奇偶校验矩阵H的LDPC码((3、6)LDPC码)的情况下，设立dv＝3且dc＝6。
在表达式(1)的变量节点操作和表达式(2)的校验节点操作中，由于从用于输出消息的边缘(edge)(耦合变量节点和校验节点的线)输入的消息不是操作目标，操作范围变成1至dv-1或1至dc-1。实际上由提前制作由关于两个输入v1和v2的一个输出定义的表达式(3)表示的函数R(v1、v2)的表并且连续地(递归地)使用表来执行表达式(2)的校验节点操作，如表达式(4)所表示的。
[数学式3]
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1,v2) …(3)
[数学式4]
在步骤S12中，通过“1”增加变量k并且处理进行至步骤S13。在步骤S13中，确定变量k是否大于预定重复解码次数C。当在步骤S13中确定变量k不大于C时，处理返回至步骤S12并且在下文中重复相同的处理。
当确定在步骤S13中变量k大于C时，处理进行至步骤S14，通过执行由表达式(5)表示的操作计算出与最终要输出的解码结果对应的消息vi并且输出，LDPC码的解码处理结束。
[数学式5]
在这种情况下，与表达式(1)的变量节点操作不同，使用来自连接到变量节点的所有边缘的消息uj执行表达式(5)的操作。
图3示出了LDPC码(1/2的编码率和12的码长)的(3、6)LDPC码的奇偶校验矩阵H的实例。
在图3的奇偶校验矩阵H中，与图1类似，列的权重被设置为3并且行的权重被设置为6。
图4示出了图3的奇偶校验矩阵H的Tanner图。
在图4中，由“+”(加)表示校验节点并且由“＝”(相等)表示变量节点。校验节点和变量节点对应于奇偶校验矩阵H的行和列。耦合校验节点和变量节点的线是边缘并且对应奇偶校验矩阵的元素的“1”。
即，当奇偶校验矩阵的第j行和第i列的元素是1时，在图4中，通过边缘连接上侧的第i变量节点(“＝”的节点)和上侧的第j校验节点(“+”的节点)。边缘示出了对应变量节点的码位具有对应校验节点的限制条件。
在和积算法中，即，LDPC码的解码方法，重复执行变量节点操作和校验节点操作。
图5示出了由变量节点执行的变量节点操作。
在变量节点中，使用连接到变量节点的剩余边缘的消息u1和u2和接收值u0i通过表达式(1)的变量节点操作来计算用于计算的边缘的消息vi。也用相同的方法计算对应于另一边缘的消息。
图6示出了由校验节点执行的校验节点操作。
在这种情况下，可使用表达式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系通过表达式(6)重写表达式(2)的校验节点操作。然而，sign(x)在x≥0的情况下为1并且在x<0的情况下为-1。
[数学式6]
在x≥0中，如果函数φ(x)被定义为表达式φ(x)＝ln(tanh(x/2))，则实现表达式φ-1(x)＝2tanh-1(e-x)。因此，表达式(6)可变换成表达式(7)。
[数学式7]
在校验节点中，根据表达式(7)执行表达式(2)的校验节点操作。
即，在校验节点中，如在图6中所示，使用连接到校验节点的剩余边缘的消息v1、v2、v3、v4、以及v5通过表达式(7)的校验节点操作来计算对应计算的边缘的消息uj。也用相同的方法计算对应于另一边缘的消息。
表达式(7)的函数φ(x)可被表示为φ(x)＝ln((ex+1)/(ex-1))并且在x>0时满足φ(x)＝φ-1(x)。当将函数φ(x)和φ-1(x)装载到硬件时，可以使用LUT(查找表)装载函数φ(x)和φ-1(x)。然而，函数φ(x)和φ-1(x)变成相同的LUT。
现有技术文献
非专利文献
非专利文献1:DVB-S.2:ETSI EN 302 307 V1.2.1(2009-08)
发明内容
技术问题
采用LDPC码的DVB标准(诸如，DVB-S.2、DVB-T.2以及DVB-C.2)使得LDPC码成为诸如QPSK(正交相移键控)的正交调制(数字调制)的符号(象征)，并且符号被映射至信号点且被传输。
顺便提及，近几年，例如，大容量数据，诸如，所谓的4k图像(具有大约是全屏高清晰的四倍的3840×2160像素的宽度和长度的分辨率)，并且要求有效发送3D(三维)图像。
然而，如果优先考虑数据传输的效率，则误码率劣化。
另一方面，存在这样的情况：即使稍微牺牲数据传输的效率也要求以优良的误码率传输数据。
假设将来要求以各种效率进行数据传输，但是根据LDPC码，例如，通过准备不同编码率的多个LDPC码，可以各种效率执行数据传输。
因此，对于数据传输，希望采用编码率的LDPC码，容易为其设置编码率的稍微大的数(例如，等于或大于数据传输所要求的数值的数值)。
此外，即使在使用任何编码率的LDPC码的情况下，期望对误码的抵抗高(强)，即，误码率优良。
考虑到这种情况做出本公开，并且能够提供优良误码率的LDPC码。
问题的解决方案
根据本技术的第一处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和2/30的编码率的LDPC码的编码单元或编码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
30 251 2458 3467 9897 12052 12191 15073 15949 16328 16972 17704 2067222200 22276 25349 26106 28258 29737 30518 30951 32440 43031 46622 47113 5207752609 52750 54295 55384 56954 57155 57853 59942
6985 7975 8681 10628 10866 13223 14882 18449 19570 24418 24538 2455625926 26162 26947 28181 30049 33678 35497 37980 41276 43443 44124 48684 5038251223 53635 57661 58040 59128 59300 59614 60200 60329
1896 5169 7347 10895 14434 14583 15125 15279 17169 18374 20805 2520329509 30267 30925 33774 34653 34827 35707 36868 38136 38926 42690 43464 4462446562 50291 50321 51544 56470 56532 58199 58398 60423
144 152 1236 8826 11983 12930 13349 19562 20564 30203 31766 3563540367 40905 41792 41872 42428 43828 44359 47973 48041 49046 50158 50786 5552755541 57260 57353 57821 58770 59098 59407 60358 60475
2085 28320 37838 50085
6903 21724 38880 59861
17156 20293 21231 44440
16799 38095 41049 44269
11939 30310 39689 47323
10563 17282 45331 60186
19860 23595 59085 60417
10403 19812 27225 48006.
根据本技术的第二数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和2/30的编码率的LDPC码的解码单元或解码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
30 251 2458 3467 9897 12052 12191 15073 15949 16328 16972 17704 2067222200 22276 25349 26106 28258 29737 30518 30951 32440 43031 46622 47113 5207752609 52750 54295 55384 56954 57155 57853 59942
6985 7975 8681 10628 10866 13223 14882 18449 19570 24418 24538 2455625926 26162 26947 28181 30049 33678 35497 37980 41276 43443 44124 48684 5038251223 53635 57661 58040 59128 59300 59614 60200 60329
1896 5169 7347 10895 14434 14583 15125 15279 17169 18374 20805 2520329509 30267 30925 33774 34653 34827 35707 36868 38136 38926 42690 43464 4462446562 50291 50321 51544 56470 56532 58199 58398 60423
144 152 1236 8826 11983 12930 13349 19562 20564 30203 31766 3563540367 40905 41792 41872 42428 43828 44359 47973 48041 49046 50158 50786 5552755541 57260 57353 57821 58770 59098 59407 60358 60475
2085 28320 37838 50085
6903 21724 38880 59861
17156 20293 21231 44440
16799 38095 41049 44269
11939 30310 39689 47323
10563 17282 45331 60186
19860 23595 59085 60417
10403 19812 27225 48006.
根据本技术的第三数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和3/30的编码率的LDPC码的编码单元或编码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
153 2939 6037 11618 12401 17787 18472 22673 25220 26245 29839 3510636915 37622 37655 45425 55595 56308 56726 58286
146 160 9060 12867 16536 20818 31754 35546 36480 36698 56314 5650956837 57342 57373 57895 57947 58163 58202 58262
58 1555 10183 10446 12204 16197 16830 17382 19144 19565 21476 2912141158 49953 51531 55642 57423 57587 57627 57974
120 9906 12466 21668 26856 27304 28451 29413 30168 31274 33309 3349937486 38265 43457 50299 55218 56971 57059 58115
80 6649 9541 12490 14153 14346 19926 20677 23672 42397 45629 4628855935 56115 56555 56865 56993 57921 58049 58190
46 152 3536 7134 9040 10474 10504 11549 17066 19102 27486 29364 3957739995 48289 56236 57279 57560 57608 57930
19824 21165 34427 58143
22747 50215 50864 58176
2943 31340 39711 57281
1186 20802 27612 33409
1347 20868 29222 48776
19 8548 46255 56946
10762 20467 48519
39 7401 34355
142 10827 17009
1822 29424 39439
5944 11349 28870
4981 14731 15377.
根据本技术的第四数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和3/30的编码率的LDPC码的解码单元或解码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
153 2939 6037 11618 12401 17787 18472 22673 25220 26245 29839 3510636915 37622 37655 45425 55595 56308 56726 58286
146 160 9060 12867 16536 20818 31754 35546 36480 36698 56314 5650956837 57342 57373 57895 57947 58163 58202 58262
58 1555 10183 10446 12204 16197 16830 17382 19144 19565 21476 2912141158 49953 51531 55642 57423 57587 57627 57974
120 9906 12466 21668 26856 27304 28451 29413 30168 31274 33309 3349937486 38265 43457 50299 55218 56971 57059 58115
80 6649 9541 12490 14153 14346 19926 20677 23672 42397 45629 4628855935 56115 56555 56865 56993 57921 58049 58190
46 152 3536 7134 9040 10474 10504 11549 17066 19102 27486 29364 3957739995 48289 56236 57279 57560 57608 57930
19824 21165 34427 58143
22747 50215 50864 58176
2943 31340 39711 57281
1186 20802 27612 33409
1347 20868 29222 48776
19 8548 46255 56946
10762 20467 48519
39 7401 34355
142 10827 17009
1822 29424 39439
5944 11349 28870
4981 14731 15377.
根据本技术的第五数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和4/30的编码率的LDPC码的编码单元或编码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
7248 8578 11266 16015 17433 18038 20159 20848 22164 23848 24516 2509325888 28382 31701 33259 33540 34615 36428 38595 38683 38814 41592 44323 4452244859 45857 48657 49686 53354 54260 54853 55069 55426 56127
715 1505 3314 5537 6377 6750 11039 11271 15840 16615 24045 2431424435 26992 28524 28745 28935 32956 33359 34964 36217 37546 38189 42599 4432649694 54236 54779 55501 55543 55721 55865 55961 55966 55988
70 116 613 2482 6204 6608 7392 13585 14175 14228 17842 20004 2014221324 22575 24443 24497 25394 26585 30222 37825 38548 41709 44999 50925 5218653793 54177 54705 55096 55489 55584 56019 56055 56151
9 2054 3493 3584 3989 5916 11915 14323 15091 16998 17631 18645 1888220510 27499 28990 30054 32231 36556 37437 39651 41543 41963 42798 42937 4486448056 48971 53104 54511 54610 55151 55216 55470 55736
30 81 110 294 1636 2152 4312 6098 9415 12105 14021 15226 15618 1861421368 23154 28913 29260 36969 37792 39386 42362 42949 43758 43765 44572 4587746424 46948 47683 47903 48245 51804 52166 53264
3 50 987 1771 4255 9714 9907 13728 17807 20438 24206 24326 2445826039 26898 35691 36875 37877 38103 38398 38671 39288 40642 41533 41753 4206945374 46377 48016 48165 48805 49392 50660 51907 51968
138 441 4163 6450 7419 10743 11330 14962 14984 15032 24819 2898729221 33223 35464 37535 38213 39085 39223 39925 41220 41341 41643 44944 4633046870 47142 48577 49387 50732 52578 53839 54085 55426 56132
3773 41938 55428 55720
8833 47844 49437 50265
7054 31403 48642 53739
2286 22401 42270 53546
14435 24811 29047 36135
21010 23783 55073 55612
20516 27533 51132 52391
884 22844 25100 56123
1150 12133 44416 53752
9761 38585 52021 55545
1476 5057 49721 50744
16334 39503 40494 43840
24 31960 33866 53369
22065 22989 32356 52287
111 155 3706 13753
17878 18240 27828 55776
13582 47019 54558 55557.
根据本技术的第六数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和4/30的编码率的LDPC码的解码单元或解码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
7248 8578 11266 16015 17433 18038 20159 20848 22164 23848 24516 2509325888 28382 31701 33259 33540 34615 36428 38595 38683 38814 41592 44323 4452244859 45857 48657 49686 53354 54260 54853 55069 55426 56127
715 1505 3314 5537 6377 6750 11039 11271 15840 16615 24045 2431424435 26992 28524 28745 28935 32956 33359 34964 36217 37546 38189 42599 4432649694 54236 54779 55501 55543 55721 55865 55961 55966 55988
70 116 613 2482 6204 6608 7392 13585 14175 14228 17842 20004 2014221324 22575 24443 24497 25394 26585 30222 37825 38548 41709 44999 50925 5218653793 54177 54705 55096 55489 55584 56019 56055 56151
9 2054 3493 3584 3989 5916 11915 14323 15091 16998 17631 18645 1888220510 27499 28990 30054 32231 36556 37437 39651 41543 41963 42798 42937 4486448056 48971 53104 54511 54610 55151 55216 55470 55736
30 81 110 294 1636 2152 4312 6098 9415 12105 14021 15226 15618 1861421368 23154 28913 29260 36969 37792 39386 42362 42949 43758 43765 44572 4587746424 46948 47683 47903 48245 51804 52166 53264
3 50 987 1771 4255 9714 9907 13728 17807 20438 24206 24326 2445826039 26898 35691 36875 37877 38103 38398 38671 39288 40642 41533 41753 4206945374 46377 48016 48165 48805 49392 50660 51907 51968
138 441 4163 6450 7419 10743 11330 14962 14984 15032 24819 2898729221 33223 35464 37535 38213 39085 39223 39925 41220 41341 41643 44944 4633046870 47142 48577 49387 50732 52578 53839 54085 55426 56132
3773 41938 55428 55720
8833 47844 49437 50265
7054 31403 48642 53739
2286 22401 42270 53546
14435 24811 29047 36135
21010 23783 55073 55612
20516 27533 51132 52391
884 22844 25100 56123
1150 12133 44416 53752
9761 38585 52021 55545
1476 5057 49721 50744
16334 39503 40494 43840
24 31960 33866 53369
22065 22989 32356 52287
111 155 3706 13753
17878 18240 27828 55776
13582 47019 54558 55557.
根据本技术的第七数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和5/30的编码率的LDPC码的(编码单元或)编码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
2035 5424 6737 8778 10775 15496 17467 21825 23901 27869 28939 2961434298 34951 35578 37326 39797 44488 45293 45900 49239 53415 53900
2090 4170 12643 12925 13383 17659 23995 24520 25766 26042 26585 2953131126 34856 43610 49028 49872 50309 50455 51586 52161 52207 53263
819 1629 5521 8339 8501 18663 22208 24768 25082 35272 35560 4038740618 42891 44288 46834 47264 47458 47561 48563 49141 49583 51837
100 564 4861 9130 15954 22395 23542 26105 27127 31905 33977 3525637679 40472 40912 42224 43230 44945 45473 52217 52707 52953 53468
73 86 6004 9799 13581 14067 14910 14944 15502 22412 26032 27498 2774627993 28590 35442 38766 44649 47956 48653 48724 50247 52165
108 1173 5321 6132 7304 15477 18466 19091 20238 23398 26431 3494436899 40209 42997 48433 48762 49752 49826 50984 51319 53634 53657
4541 7635 11720 12065 16896 28028 28457 30950 35156 38740 39045 4315343802 44180 45186 45716 45794 46645 48679 49071 49181 53212 53489
6118 8633 11204 11448 15114 19954 24570 26810 28236 39277 43584 4604247499 48573 48715 49697 50511 51228 51563 51635 53410 53760 53851
1223 4008 8948 9130 16129 17767 22039 23572 24550 28200 29157 3273033821 38449 39758 48433 49362 52582 53129 53282 53407 53414 53972
176 10948 11719 12340 13870 15842 18928 20987 24540 24852 28366 3001736547 37426 38667 40361 44725 48275 48825 51211 52901 53737 53868
21792 35759 44481 53371
147 33771 34263 35853
15696 41236 46244 46674
48208 52868 53324 53794
34077 36441 49909 53506
34932 51666 53755 53974
18455 38927 49349 51201
3836 31114 37755 53469
31831 42633 46626 52743
21053 28415 46538 53154
5752 19363 42484
719 48444 52185
25502 53443 53739
11596 53495 53635
43934 52112 53323
42015 52196 52288
72 129 52340
9 17870 43153
24743 41406 53180
23388 48087 52441.
根据本技术的第八数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和5/30的编码率的LDPC码的解码单元或解码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
2035 5424 6737 8778 10775 15496 17467 21825 23901 27869 28939 2961434298 34951 35578 37326 39797 44488 45293 45900 49239 53415 53900
2090 4170 12643 12925 13383 17659 23995 24520 25766 26042 26585 2953131126 34856 43610 49028 49872 50309 50455 51586 52161 52207 53263
819 1629 5521 8339 8501 18663 22208 24768 25082 35272 35560 4038740618 42891 44288 46834 47264 47458 47561 48563 49141 49583 51837
100 564 4861 9130 15954 22395 23542 26105 27127 31905 33977 3525637679 40472 40912 42224 43230 44945 45473 52217 52707 52953 53468
73 86 6004 9799 13581 14067 14910 14944 15502 22412 26032 27498 2774627993 28590 35442 38766 44649 47956 48653 48724 50247 52165
108 1173 5321 6132 7304 15477 18466 19091 20238 23398 26431 3494436899 40209 42997 48433 48762 49752 49826 50984 51319 53634 53657
4541 7635 11720 12065 16896 28028 28457 30950 35156 38740 39045 4315343802 44180 45186 45716 45794 46645 48679 49071 49181 53212 53489
6118 8633 11204 11448 15114 19954 24570 26810 28236 39277 43584 4604247499 48573 48715 49697 50511 51228 51563 51635 53410 53760 53851
1223 4008 8948 9130 16129 17767 22039 23572 24550 28200 29157 3273033821 38449 39758 48433 49362 52582 53129 53282 53407 53414 53972
176 10948 11719 12340 13870 15842 18928 20987 24540 24852 28366 3001736547 37426 38667 40361 44725 48275 48825 51211 52901 53737 53868
21792 35759 44481 53371
147 33771 34263 35853
15696 41236 46244 46674
48208 52868 53324 53794
34077 36441 49909 53506
34932 51666 53755 53974
18455 38927 49349 51201
3836 31114 37755 53469
31831 42633 46626 52743
21053 28415 46538 53154
5752 19363 42484
719 48444 52185
25502 53443 53739
11596 53495 53635
43934 52112 53323
42015 52196 52288
72 129 52340
9 17870 43153
24743 41406 53180
23388 48087 52441.
根据本技术的第九数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和6/30的编码率的LDPC码的编码单元或编码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
13033 14477 15028 17763 19244 20156 22458 24073 32202 32591 3353133552 35823 41495 46351 49442 51612
44 66 8422 8760 14694 18768 20943 27806 29012 33594 36262 36820 4043447704 49355 51729 51758
4233 16270 18958 20915 21313 27009 28249 33438 33855 34475 3454137093 38835 42139 42169 44757 50122
82 10760 14292 17911 18008 23008 33152 34162 35749 36166 37411 3752340838 42786 43581 46177 48829
4661 5201 5824 6014 8283 12840 22044 22103 29657 29722 32246 3289334131 36007 40779 44900 51089
5869 12204 14095 26632 27101 27300 32344 33761 35081 38057 4070946805 47733 48220 49806 51318 51691
87 5764 16204 20947 23257 31579 38832 40942 43112 43239 44602 4903249482 49727 49929 50186 50593
880 1883 8876 9204 12370 21536 32858 35875 36247 36319 37151 3860148914 49533 51239 51399 51824
20 129 2841 5695 8176 15720 26066 26197 34149 35814 36477 37478 4533848988 50675 51071 51774
7252 14498 19246 20257 20693 22336 26037 29523 29844 34015 3582838232 40999 41437 43343 44109 49883
4859 8000 9342 16137 21600 24083 36364 37038 38988 44465 45445 4656948994 50591 51065 51166 51268
7728 9766 11199 11244 13877 14245 23083 27064 28433 28810 34979 3903142939 44517 45730 48365 51374
67 135 1601 6123 9100 22043 24498 25417 30186 34430 34535 37216 4035942794 47908 50685 51501
1006 10492 18259 51816
27272 49144 51574 51631
23 5636 38161 39514
9490 41564 46463 51162
33623 41959 50610
11626 22027 50936
28345 39504 45097
46639 50046 50319
74 18582 27985
102 17060 43142
38765 49453 51242
6102 41272 51729
24686 33446 49011
19634 49837 50000
569 22448 25746
33986 50729 51301
9883 14876 29601
9142 29505 50604
22623 40979 51260
23109 33398 51819
163 50643 50984
47021 47381 50970
16215 20964 21588.
根据本技术的第十数据处理装置或数据处理方法包括基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和6/30的编码率的LDPC码的解码单元或解码步骤。LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表并且表示如下
13033 14477 15028 17763 19244 20156 22458 24073 32202 32591 3353133552 35823 41495 46351 49442 51612
44 66 8422 8760 14694 18768 20943 27806 29012 33594 36262 36820 4043447704 49355 51729 51758
4233 16270 18958 20915 21313 27009 28249 33438 33855 34475 3454137093 38835 42139 42169 44757 50122
82 10760 14292 17911 18008 23008 33152 34162 35749 36166 37411 3752340838 42786 43581 46177 48829
4661 5201 5824 6014 8283 12840 22044 22103 29657 29722 32246 3289334131 36007 40779 44900 51089
5869 12204 14095 26632 27101 27300 32344 33761 35081 38057 4070946805 47733 48220 49806 51318 51691
87 5764 16204 20947 23257 31579 38832 40942 43112 43239 44602 4903249482 49727 49929 50186 50593
880 1883 8876 9204 12370 21536 32858 35875 36247 36319 37151 3860148914 49533 51239 51399 51824
20 129 2841 5695 8176 15720 26066 26197 34149 35814 36477 37478 4533848988 50675 51071 51774
7252 14498 19246 20257 20693 22336 26037 29523 29844 34015 3582838232 40999 41437 43343 44109 49883
4859 8000 9342 16137 21600 24083 36364 37038 38988 44465 45445 4656948994 50591 51065 51166 51268
7728 9766 11199 11244 13877 14245 23083 27064 28433 28810 34979 3903142939 44517 45730 48365 51374
67 135 1601 6123 9100 22043 24498 25417 30186 34430 34535 37216 4035942794 47908 50685 51501
1006 10492 18259 51816
27272 49144 51574 51631
23 5636 38161 39514
9490 41564 46463 51162
33623 41959 50610
11626 22027 50936
28345 39504 45097
46639 50046 50319
74 18582 27985
102 17060 43142
38765 49453 51242
6102 41272 51729
24686 33446 49011
19634 49837 50000
569 22448 25746
33986 50729 51301
9883 14876 29601
9142 29505 50604
22623 40979 51260
23109 33398 51819
163 50643 50984
47021 47381 50970
16215 20964 21588.
根据本技术，基于LDPC(低密度奇偶校验)码的奇偶校验矩阵将信息位编码成具有64800位的码长和2/30、3/30、4/30、5/30、或6/30的编码率的LDPC码。
根据本技术，基于LDPC(低密度奇偶校验)码的奇偶校验矩阵解码具有64800位的码长和2/30、3/30、4/30、5/30、或6/30的编码率的LDPC码。
LDPC码包括信息位和奇偶校验位。奇偶校验矩阵包括对应信息位的信息矩阵部和对应奇偶校验位的奇偶矩阵部。通过奇偶校验矩阵初始值表示出信息矩阵部。奇偶校验矩阵初始值表是每360列示出信息矩阵部的1的元素的位置的表。
具有2/30的编码率的奇偶校验矩阵初始值表表示如下
30 251 2458 3467 9897 12052 12191 15073 15949 16328 16972 17704 2067222200 22276 25349 26106 28258 29737 30518 30951 32440 43031 46622 47113 5207752609 52750 54295 55384 56954 57155 57853 59942
6985 7975 8681 10628 10866 13223 14882 18449 19570 24418 24538 2455625926 26162 26947 28181 30049 33678 35497 37980 41276 43443 44124 48684 5038251223 53635 57661 58040 59128 59300 59614 60200 60329
1896 5169 7347 10895 14434 14583 15125 15279 17169 18374 20805 2520329509 30267 30925 33774 34653 34827 35707 36868 38136 38926 42690 43464 4462446562 50291 50321 51544 56470 56532 58199 58398 60423
144 152 1236 8826 11983 12930 13349 19562 20564 30203 31766 3563540367 40905 41792 41872 42428 43828 44359 47973 48041 49046 50158 50786 5552755541 57260 57353 57821 58770 59098 59407 60358 60475
2085 28320 37838 50085
6903 21724 38880 59861
17156 20293 21231 44440
16799 38095 41049 44269
11939 30310 39689 47323
10563 17282 45331 60186
19860 23595 59085 60417
10403 19812 27225 48006.
具有3/30的编码率的奇偶校验矩阵初始值表表示如下
153 2939 6037 11618 12401 17787 18472 22673 25220 26245 29839 3510636915 37622 37655 45425 55595 56308 56726 58286
146 160 9060 12867 16536 20818 31754 35546 36480 36698 56314 5650956837 57342 57373 57895 57947 58163 58202 58262
58 1555 10183 10446 12204 16197 16830 17382 19144 19565 21476 2912141158 49953 51531 55642 57423 57587 57627 57974
120 9906 12466 21668 26856 27304 28451 29413 30168 31274 33309 3349937486 38265 43457 50299 55218 56971 57059 58115
80 6649 9541 12490 14153 14346 19926 20677 23672 42397 45629 4628855935 56115 56555 56865 56993 57921 58049 58190
46 152 3536 7134 9040 10474 10504 11549 17066 19102 27486 29364 3957739995 48289 56236 57279 57560 57608 57930
19824 21165 34427 58143
22747 50215 50864 58176
2943 31340 39711 57281
1186 20802 27612 33409
1347 20868 29222 48776
19 8548 46255 56946
10762 20467 48519
39 7401 34355
142 10827 17009
1822 29424 39439
5944 11349 28870
4981 14731 15377.
具有4/30的编码率的奇偶校验矩阵初始值表表示如下
7248 8578 11266 16015 17433 18038 20159 20848 22164 23848 24516 2509325888 28382 31701 33259 33540 34615 36428 38595 38683 38814 41592 44323 4452244859 45857 48657 49686 53354 54260 54853 55069 55426 56127
715 1505 3314 5537 6377 6750 11039 11271 15840 16615 24045 2431424435 26992 28524 28745 28935 32956 33359 34964 36217 37546 38189 42599 4432649694 54236 54779 55501 55543 55721 55865 55961 55966 55988
70 116 613 2482 6204 6608 7392 13585 14175 14228 17842 20004 2014221324 22575 24443 24497 25394 26585 30222 37825 38548 41709 44999 50925 5218653793 54177 54705 55096 55489 55584 56019 56055 56151
9 2054 3493 3584 3989 5916 11915 14323 15091 16998 17631 18645 1888220510 27499 28990 30054 32231 36556 37437 39651 41543 41963 42798 42937 4486448056 48971 53104 54511 54610 55151 55216 55470 55736
30 81 110 294 1636 2152 4312 6098 9415 12105 14021 15226 15618 1861421368 23154 28913 29260 36969 37792 39386 42362 42949 43758 43765 44572 4587746424 46948 47683 47903 48245 51804 52166 53264
3 50 987 1771 4255 9714 9907 13728 17807 20438 24206 24326 2445826039 26898 35691 36875 37877 38103 38398 38671 39288 40642 41533 41753 4206945374 46377 48016 48165 48805 49392 50660 51907 51968
138 441 4163 6450 7419 10743 11330 14962 14984 15032 24819 2898729221 33223 35464 37535 38213 39085 39223 39925 41220 41341 41643 44944 4633046870 47142 48577 49387 50732 52578 53839 54085 55426 56132
3773 41938 55428 55720
8833 47844 49437 50265
7054 31403 48642 53739
2286 22401 42270 53546
14435 24811 29047 36135
21010 23783 55073 55612
20516 27533 51132 52391
884 22844 25100 56123
1150 12133 44416 53752
9761 38585 52021 55545
1476 5057 49721 50744
16334 39503 40494 43840
24 31960 33866 53369
22065 22989 32356 52287
111 155 3706 13753
17878 18240 27828 55776
13582 47019 54558 55557.
具有5/30的编码率的奇偶校验矩阵初始值表表示如下
2035 5424 6737 8778 10775 15496 17467 21825 23901 27869 28939 2961434298 34951 35578 37326 39797 44488 45293 45900 49239 53415 53900
2090 4170 12643 12925 13383 17659 23995 24520 25766 26042 26585 2953131126 34856 43610 49028 49872 50309 50455 51586 52161 52207 53263
819 1629 5521 8339 8501 18663 22208 24768 25082 35272 35560 4038740618 42891 44288 46834 47264 47458 47561 48563 49141 49583 51837
100 564 4861 9130 15954 22395 23542 26105 27127 31905 33977 3525637679 40472 40912 42224 43230 44945 45473 52217 52707 52953 53468
73 86 6004 9799 13581 14067 14910 14944 15502 22412 26032 27498 2774627993 28590 35442 38766 44649 47956 48653 48724 50247 52165
108 1173 5321 6132 7304 15477 18466 19091 20238 23398 26431 3494436899 40209 42997 48433 48762 49752 49826 50984 51319 53634 53657
4541 7635 11720 12065 16896 28028 28457 30950 35156 38740 39045 4315343802 44180 45186 45716 45794 46645 48679 49071 49181 53212 53489
6118 8633 11204 11448 15114 19954 24570 26810 28236 39277 43584 4604247499 48573 48715 49697 50511 51228 51563 51635 53410 53760 53851
1223 4008 8948 9130 16129 17767 22039 23572 24550 28200 29157 3273033821 38449 39758 48433 49362 52582 53129 53282 53407 53414 53972
176 10948 11719 12340 13870 15842 18928 20987 24540 24852 28366 3001736547 37426 38667 40361 44725 48275 48825 51211 52901 53737 53868
21792 35759 44481 53371
147 33771 34263 35853
15696 41236 46244 46674
48208 52868 53324 53794
34077 36441 49909 53506
34932 51666 53755 53974
18455 38927 49349 51201
3836 31114 37755 53469
31831 42633 46626 52743
21053 28415 46538 53154
5752 19363 42484
719 48444 52185
25502 53443 53739
11596 53495 53635
43934 52112 53323
42015 52196 52288
72 129 52340
9 17870 43153
24743 41406 53180
23388 48087 52441.
具有6/30的编码率的奇偶校验矩阵初始值表表示如下
13033 14477 15028 17763 19244 20156 22458 24073 32202 32591 3353133552 35823 41495 46351 49442 51612
44 66 8422 8760 14694 18768 20943 27806 29012 33594 36262 36820 4043447704 49355 51729 51758
4233 16270 18958 20915 21313 27009 28249 33438 33855 34475 3454137093 38835 42139 42169 44757 50122
82 10760 14292 17911 18008 23008 33152 34162 35749 36166 37411 3752340838 42786 43581 46177 48829
4661 5201 5824 6014 8283 12840 22044 22103 29657 29722 32246 3289334131 36007 40779 44900 51089
5869 12204 14095 26632 27101 27300 32344 33761 35081 38057 4070946805 47733 48220 49806 51318 51691
87 5764 16204 20947 23257 31579 38832 40942 43112 43239 44602 4903249482 49727 49929 50186 50593
880 1883 8876 9204 12370 21536 32858 35875 36247 36319 37151 3860148914 49533 51239 51399 51824
20 129 2841 5695 8176 15720 26066 26197 34149 35814 36477 37478 4533848988 50675 51071 51774
7252 14498 19246 20257 20693 22336 26037 29523 29844 34015 3582838232 40999 41437 43343 44109 49883
4859 8000 9342 16137 21600 24083 36364 37038 38988 44465 45445 4656948994 50591 51065 51166 51268
7728 9766 11199 11244 13877 14245 23083 27064 28433 28810 34979 3903142939 44517 45730 48365 51374
67 135 1601 6123 9100 22043 24498 25417 30186 34430 34535 37216 4035942794 47908 50685 51501
1006 10492 18259 51816
27272 49144 51574 51631
23 5636 38161 39514
9490 41564 46463 51162
33623 41959 50610
11626 22027 50936
28345 39504 45097
46639 50046 50319
74 18582 27985
102 17060 43142
38765 49453 51242
6102 41272 51729
24686 33446 49011
19634 49837 50000
569 22448 25746
33986 50729 51301
9883 14876 29601
9142 29505 50604
22623 40979 51260
23109 33398 51819
163 50643 50984
47021 47381 50970
16215 20964 21588.
处理装置可以是独立的装置并且可以是组成一个装置的内部模块。
发明的有益效果
根据本公开，可以提供优良误码率的LDPC码。
附图说明
[图1]是LDPC码的奇偶校验矩阵H的示意图。
[图2]是示出LDPC码的解码顺序的流程图。
[图3]是LDPC码的奇偶校验矩阵的实例的示意图。
[图4]是奇偶校验矩阵的Tanner图的示意图。
[图5]是变量节点的示意图。
[图6]是校验节点的示意图。
[图7]是应用本发明的传输系统系统的实施方式的配置实例的示意图。
[图8]是示出发射装置11的配置实施例的框图。
[图9]是示出位交织器(bit interleaver)116的配置实例的框图。
[图10]是奇偶校验矩阵的示意图。
[图11]是奇偶矩阵的示意图。
[图12]是在DVB-S.2的标准中定义的LDPC码的奇偶校验矩阵的示意图。
[图13]是在DVB-S.2的标准中定义的LDPC码的奇偶校验矩阵的示意图。
[图14]是16QAM的信号点排列的示意图。
[图15]是64QAM的信号点排列的示意图。
[图16]是64QAM的信号点排列的示意图。
[图17]是64QAM的信号点排列的示意图。
[图18]是在DVB-S.2的标准中定义的信号点排列的示意图。
[图19]是在DVB-S.2的标准中定义的信号点排列的示意图。
[图20]是在DVB-S.2的标准中定义的信号点排列的示意图。
[图21]是在DVB-S.2的标准中定义的信号点排列的示意图。
[图22]是解复用器25的处理的示意图。
[图23]是解复用器25的处理的示意图。
[图24]是解码LDPC码的Tanner图的示意图。
[图25]是奇偶校验矩阵HT变成阶梯结构并且Tanner图对应奇偶矩阵HT的示意图。
[图26]是在奇偶交织之后与LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的示意图。
[图27]是变换的奇偶校验矩阵的示意图。
[图28]是列扭转交织器24的处理的示意图。
[图29]是列扭转交织器所需的存储器31的列数和写入开始位置的地址的示意图。
[图30]是列扭转交织器所需的存储器31的列数和写入开始位置的地址的示意图。
[图31]是示出由位交织器116和QAM编码器117执行的处理的流程图。
[图32]是模拟采用的通信路径的模式的示意图。
[图33]是通过模拟获得的误码率与抖动(flutter)的多普勒频率fd的关系的示意图。
[图34]是通过模拟获得的误码率与抖动的多普勒频率fd的关系的示意图。
[图35]是示出LDPC编码器115的配置实例的框图。
[图36]是示出LDPC编码器115的处理的流程图。
[图37]是编码率是1/4且码长是16200的奇偶校验矩阵初始值表的实例的示意图。
[图38]是从奇偶校验矩阵初始值表计算奇偶校验矩阵H的方法的示意图。
[图39]是在DVB-S.2的标准中定义的码长是64800位的LDPC码的BER/FER的特征的示意图。
[图40]是编码率是2/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图41]是编码率是3/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图42]是编码率是4/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图43]是编码率是5/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图44]是编码率是6/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图45]是编码率是7/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图46]是编码率是8/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图47]是编码率是8/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图48]是编码率是9/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图49]是编码率是9/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图50]是编码率是10/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图51]是编码率是10/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图52]是编码率是11/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图53]是编码率是11/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图54]是编码率是12/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图55]是编码率是12/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图56]是编码率是13/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图57]是编码率是13/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图58]是编码率是14/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图59]是编码率是14/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图60]是编码率是15/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图61]是编码率是15/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图62]是编码率是16/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图63]是编码率是16/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图64]是编码率是16/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图65]是编码率是17/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图66]是编码率是17/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图67]是编码率是17/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图68]是编码率是18/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图69]是编码率是18/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图70]是编码率是18/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图71]是编码率是19/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图72]是编码率是19/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图73]是编码率是19/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图74]是编码率是20/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图75]是编码率是20/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图76]是编码率是20/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图77]是编码率是21/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图78]是编码率是21/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图79]是编码率是21/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图80]是编码率是22/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图81]是编码率是22/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图82]是编码率是22/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图83]是编码率是23/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图84]是编码率是23/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图85]是编码率是23/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图86]是编码率是24/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图87]是编码率是24/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图88]是编码率是24/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图89]是编码率是25/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图90]是编码率是25/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图91]是编码率是25/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图92]是编码率是26/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图93]是编码率是26/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图94]是编码率是26/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图95]是编码率是27/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图96]是编码率是27/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图97]是编码率是27/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图98]是编码率是27/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图99]是编码率是28/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图100]是编码率是28/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图101]是编码率是28/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图102]是编码率是28/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图103]是编码率是29/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图104]是编码率是29/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图105]是编码率是29/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图106]是编码率是29/30且码长是64800的奇偶校验矩阵初始值表的实例的示意图。
[图107]是列权重为3且行权重为6的度序列(degree sequence)的整体(ensemble)的Tanner图的示意图。
[图108]是多边缘类型(multi-ege type)的整体的Tanner图的实例的示意图。
[图109]是码长为64800的LDPC码的奇偶校验矩阵的性能阈值的最小循环长度的示意图。
[图110]是码长为64800的LDPC码的奇偶校验矩阵的示意图。
[图111]是码长为64800的LDPC码的奇偶校验矩阵的示意图。
[图112]是码长为64800的LDPC码的BER/FER的模拟结果的示意图。
[图113]是码长为64800的LDPC码的BER/FER的模拟结果的示意图。
[图114]是码长为64800的LDPC码的BER/FER的模拟结果的示意图。
[图115]是用于模拟具有64800的码长的LDPC码的BER/FER的BCH码的示意图。
[图116]是示出接收装置12的配置实例的框图。
[图117]是示出位去交织器165的配置实例的框图。
[图118]是示出通过QAM解码器164、位去交织器165、以及LDPC解码器166执行的处理的流程图。
[图119]是LDPC码的奇偶校验矩阵的实例的示意图。
[图120]是通过关于奇偶校验矩阵执行行替换和列替换而获得的矩阵(变换的奇偶校验矩阵)的示意图。
[图121]是以5×5单位划分的变换的奇偶校验矩阵的示意图。
[图122]是示出共同执行P节点操作的解码装置的配置实例的框图。
[图123]是示出LDPC解码器166的配置实例的框图。
[图124]是构成位去交织器165的多路复用器54的处理的示意图。
[图125]是列扭转去交织器55的处理的示意图。
[图126]是示出位去交织器165的另一配置实例的框图。
[图127]是示出可应用于接收装置12的接收系统的第一配置实例的框图。
[图128]是示出可应用于接收装置12的接收系统的第二配置实例的框图。
[图129]是示出可应用于接收装置12的接收系统的第三配置实例的框图。
[图130]是示出应用本技术的计算机的实施方式的配置实例的框图。
具体实施方式
[应用本公开的传输系统的配置实例]
图7示出了应用本发明的传输系统(系统意指多个装置的逻辑集合并且每个配置的装置可布置在或可不布置在相同的壳体中)的实施方式的配置实例。
在图7中，传输系统包括发射装置11和接收装置12。
例如，发射装置11发送(广播)(传送)电视广播等的节目。即，例如，发射装置11将作为传输目标的目标数据(诸如，作为节目的图像数据和音频数据)编码成LDPC码，并且例如，通过通信路径13，诸如，卫星线路、地面波和电缆(有线电路)传输它们。
接收装置12通过通信路径13接收从发射装置11发送的LDPC码并且解码LDPC码从而获得目标数据，并且输出目标数据。
在这种情况下，已知由图7的传输系统所使用的LDPC码在AWGN(加性高斯白噪声)通信路径中示出了很高的性能。
同时，在通信路径13中，可能会产生突发误差或删除(erasure)。尤其是在通信路径13是地面波的情况下，例如，在OFDM(正交频分多路复用)系统中，在D/U(期望与不期望的比率)是0dB(不期望的功率＝回波等于期望的功率＝主要路径)的多路环境下，根据回波(除了主要路径以外的路径)的延迟特定符号的功率可能变成0(删除)。
在抖动(延迟是0并且添加具有多普勒频率的回波的通信路径)中，当D/U是0dB时，OFDM符号的整个功率在特定时间可能会由于多普勒频率变成0(删除)。
此外，由于接收装置12(诸如，接收从发射装置11到接收装置12的信号的天线)侧的接收单元(在附图中未示出)的线路或者接收装置12的电源不稳定的情况可能会产生突发误差。
同时，在LDPC码的解码中，在对应奇偶校验矩阵H的列和LDPC码的码位的变量节点中，如在上述图5中所示出的，执行表达式(1)的变量节点操作与LDPC码的码位(的接收值u0i)的相加。因此，如果在用于变量节点操作的码位中产生误差，那么计算消息的精确度劣化。
在LDPC码的解码中，在校验节点中，使用通过连接到校验节点的变量节点计算的消息执行表达式(7)的校验节点操作。因此，如果在(对应于)多个连接的变量节点(的LDPC码的码位)中同时产生误差(包括疑符)的校验节点的数目增加，解码性能劣化。
即，如果连接到校验节点的变量节点的两个或更多个变量节点同时变成删除，校验节点将值为0的可能性和值为1的可能性彼此均等的消息返回到所有的变量节点。在这种情况下，将等概率的消息返回的校验节点不会对一个解码过程(一组变量节点操作和校验节点操作)没有贡献。因此，必须增加解码过程的重复次数，解码性能劣化，并且执行解码LDPC码的接收装置12的功耗增加。
因此，在图7的传输系统中，能够改善对突发误差或删除的容忍度同时维持在AWGN通信路径中的性能。
[发射装置11的配置实例]
图8是示出图7的发射装置11的配置实例的框图。
在发射装置11中，对应目标数据的一个或多个输入流被提供至模式自适应/多路复用器111。
模式自适应/多路复用器111执行模式选择和处理，诸如，根据需要，多路复用提供至其的一个或多个输入流，并且因此将所获得的数据提供至垫整电容器(padder，微调电容器)112。
垫整电容器112对于从模式自适应/多路复用器111提供的数据执行必要的补零(插入零)并且因此将所获得的数据提供至BB扰频器113。
BB扰频器113对从垫整电容器112提供的数据执行基带加扰(BB加扰)并且因此将所获得的数据提供至BCH编码器114。
BCH编码器114对从BB扰频器113提供的数据执行BCH编码并且将因此获得的数据作为要成为LDPC编码目标的LDPC目标数据提供至LDPC编码器115。
LDPC编码器115对从BCH编码器114提供的LDPC目标数据根据其中对应LDPC码的奇偶校验位的部分的奇偶矩阵变成阶梯结构的奇偶校验矩阵执行LDPC编码并且输出LDPC目标数据是信息位的LDPC码。
即，LDPC编码器115执行LDPC编码以利用诸如在DVB-S.2、DVB-T.2、DVB-C.2或诸如此类的预定标准中定义的LDPC码(对应奇偶校验矩阵)的LDPC来编码LDPC目标数据并且输出因此获得的预定LDPC码(对应奇偶校验矩阵)等。
在DVB-S.2、DVB-T.2、以及DVB-C.2的标准中定义的LDPC码是IRA(非规则重复累加)码并且LDPC码的奇偶校验矩阵的奇偶矩阵变成阶梯结构。随后将描述奇偶矩阵和阶梯结构。例如，在"Irregular Repeat-Accumulate Codes",H.Jin,A.Khandekar,和R.J.McEliece,Proceedings of 2nd International Symposium on Turbo codes andRelated Topics,pp.1-8,2000.9中描述了IRA码。
由LDPC编码器115输出的LDPC码被提供到位交织器116。
位交织器116对从LDPC编码器115提供的LDPC码执行稍后描述的位交织并且在位交织之后将LDPC码提供至QAM编码器117。
QAM编码器117将从位交织器116提供的LDPC码映射至信号点并且执行正交调制(多级调制)，信号点表示LDPC码的一个或多个位的码位的单元(符号单元)中的正交调制的一个符号。
即，QAM编码器117将从位交织器116提供的LDPC码映射至IQ平面(IQ星座)上的由执行LDPC码的正交调制的调制方法确定的信号点并且执行正交调制，IQ平面由表示与载波相同相位的I分量的I轴和表示与载波正交的Q分量的Q轴限定。
在这种情况下，作为由QAM编码器117执行的正交调制的调制方法，存在如下调制方法：包括在DVB-S.2、DVB-T.2、DVB-C.2等的标准中定义的调制方法以及其他调制方法，即，BPSK(二进制相移键控)、QPSK(正交相移键控)、16APSK(幅度相移键控)、32APSK、16QAM(正交振幅调制)、64QAM、256QAM、1024QAM、4096QAM、4PAM(脉冲振幅调制)等。在QAM编码器117中，基于根据发射装置11的操作者的操作预先设置的调制方法进行正交调制。
通过在QAM编码器117中的处理获得的数据(被映射到信号点的符号)被提供至时间交织器(time interleaver)118。
时间交织器118对从QAM编码器117提供的数据(符号)在符号的单元中执行时间交织(时间方向上的交织)并且将因此获得的数据提供至MISO/MIMO编码器(MISO/MIMO编码器)119。
MISO/MIMO编码器119对从时间交织器118提供的数据(符号)执行时空编码并且将数据提供至频率交织器120。
频率交织器120对从MISO/MIMO编码器119提供的数据(符号)在符号的单元中执行频率交织(在频率方向上的交织)并且将数据提供至帧构建器/资源分配单元131。
另一方面，例如，传送控制的控制数据(信令)，诸如，BB信令(基带信令)(BB报头)，被提供至BCH编码器121。
类似于BCH编码器114，BCH编码器121对供应至其的信令执行BCH编码并且将因此获得的数据提供至LDPC编码器122。
类似于LDPC编码器115，LDPC编码器122将从BCH编码器121提供的数据设置成LDPC目标数据，对数据执行LDPC编码，并且将因此获得的LDPC码提供至QAM编码器123。
类似于QAM编码器117，QAM编码器123将从LDPC编码器122提供的LDPC码映射至信号点、执行正交调制、并且将因此获得的数据(符号)提供至频率交织器124，信号点表示LDPC码的一个或多个位的码位的单元(符号单元)中的正交调制的一个符号。
类似于频率交织器120，频率交织器124对从QAM编码器123提供的数据(符号)在符号的单元中执行频率交织并且将数据提供至帧构建器/资源分配单元131。
帧构建器/资源分配单元131将导频符号插入从频率交织器120和124提供的数据(符号)的必要位置，配置包含因此获得的数据(符号)的预定数量的符号的帧(例如，物理层(PL)帧、T2帧、C2帧等)并且将帧提供至OFDM生成单元132。
OFDM生成单元132生成与从帧构建器/资源分配单元131提供的帧对应的帧的OFDM信号并且通过通信路径13发送OFDM信号(图7)。
在此，例如，发射装置11可被配置成不包括在图8中示出的框的部分，诸如，时间交织器118、MISO/MIMO编码器119、频率交织器120以及频率交织器124。
图9示出了图8的位交织器116的配置实例。
位交织器116是交织数据并且包括奇偶交织器23、列扭转交织器24、以及解复用器(DEMUX)25的数据处理装置。在此，位交织器116可被配置成不包括奇偶交织器23和列扭转交织器24的一个或者两者。
奇偶交织器23执行奇偶交织以将从LDPC编码器115提供的LDPC码的奇偶校验位交织到其他奇偶校验位的位置并且将在奇偶交织之后的LDPC码提供到列扭转交织器24。
列扭转交织器24对从奇偶交织器23提供的LDPC码执行列扭转交织并且将列扭转交织之后的LDPC码提供到解复用器25。
即，在图8的QAM编码器117中，LDPC码的一个或多个位的码位被映射到表示正交调制的一个符号的信号点并且被发送。
在列扭转交织器24中，稍后将描述的列扭转交织被执行为重排处理以重排从奇偶交织器23提供的LDPC码的码位，使得在由LDPC编码器115使用的奇偶校验矩阵的任何一行中的对应1的LDPC码的多个码位并不包含在一个符号中。
解复用器25执行交换处理以对从列扭转交织器24提供的LDPC码交换变成符号的LDPC码的两个或更多个码位的位置，并且获得增强对AWGN的容忍度的LDPC码。此外，解复用器25将通过交换处理获得的LDPC码的两个或更多个码位作为符号提供至QAM编码器117(图8)。
接下来，图10示出了用于通过图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H。
奇偶校验矩阵H变成LDGM(低密度生成矩阵)结构并且可使用对应LDPC码的码位中的信息位的部分的信息矩阵HA以及对应奇偶校验位的奇偶校验矩阵HT由表达式H＝[HA|HT](信息矩阵HA的元素被设置为左元素并且奇偶校验矩阵HT的元素被设置为右元素的矩阵)表示。
在这种情况下，一个LDPC码(一个代码字)的码位中的信息位的位数以及奇偶校验位的位数被分别称作信息长度K和奇偶长度M，并且一个LDPC码的码位的位数被称作码长N(＝K+M)。
通过编码率确定具有特定码长N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H变成行×列是M×N的矩阵。信息矩阵HA变成M×K的矩阵并且奇偶矩阵HT变成M×M的矩阵。
图11示出了在DVB-S.2、DVB-T.2、以及DVB-C.2的标准中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT变成其中1的元素被布置成阶梯形状的阶梯结构矩阵(下双对角矩阵)，如在图11中所示。奇偶矩阵HT的行权重对于第一行变成1并且对于剩余行变成2。列权重对于最后一列变成1并且对于剩余列变成2。
如上所述，使用奇偶校验矩阵H可容易生成奇偶矩阵HT变成阶梯结构的奇偶校验矩阵H的LDPC码。
即，由行矢量c表示LDPC码(一个代码字)并且由CT表示通过变换行矢量获得的列矢量。此外，由行矢量A表示要成为LDPC码的行矢量c的一部分信息位并且由行矢量T表示一部分奇偶校验位。
可使用对应信息位的行矢量A和对应奇偶校验位的行矢量T通过表达式c＝[A|T](行矢量A的元素被设置为左元素并且行矢量T的元素被设置为右元素的行矢量)来表示行矢量c。
在奇偶校验矩阵H和对应LDPC码的行矢量c＝[A|T]中，必须满足表达式HcT＝0。当奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成如在图11中所示的阶梯结构时，可通过依次从(按顺序)表达式HcT＝0中第一行的列矢量HCT的元素将每行的元素设置为0来连续计算对应构成满足表达式HcT＝0的行矢量c＝[A|T]的奇偶校验位的行矢量T。
图12是在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的示意图。
列权重相对于在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的第一列开始的KX列变成X，相对于随后K3列变成3，相对于随后的(M-1)列变成2，以及相对于最后一列变成1。
在这种情况下，KX+K3+M-1+1等于码长N。
图13是相对于在DVB-T.2等的标准中定义的LDPC码的每个编码率r的列数KX、K3、和M以及列权重X的示意图。
在DVB-T.2等标准中，定义具有64800位和16200位的码长N的LDPC码。
关于具有64800位的码长N的LDPC码定义了1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、以及9/10的11个编码率(标称速率)。关于具有16200位的码长N的LDPC码定义了1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9的10个编码率。
在下文中，64800位的码长N称作64kbit并且16200的码长N称作16kbit。
关于LDPC码，已知在对应奇偶校验矩阵H的列权重较大的列的码位中误码率低。
在图12和图13中示出的并且在DVB-T.2等的标准中定义的奇偶校验矩阵H中，顶侧(左侧)的列的列权重趋于较大。因此，关于对应奇偶校验矩阵H的LDPC码，顶侧的码位趋向抗误差较强(具有对误差的容忍度)并且末端侧的码趋向抗误差较弱。
接下来，图14示出了当通过图8的QAM编码器117执行16QAM时IQ平面上的(对应于)16符号的(信号点)的排列实例。
即，图14的A示出了DVB-T.2的16QAM的符号。
在16QAM中，由4位表示一个符号并且存在16个符号(＝24)。16个符号排列成使得基于IQ平面的原点I方向×Q方向变成4×4方形。
如果从由一个符号表示的位串的最高有效位的第(i+1)位被表示为位yi，由16QAM的一个符号表示的4位可分别依次从最高有效位被表示为y0、y1、y2、以及y3。当调制方法是16QAM时，LDPC码的码位的4位变成4位y0至y3(用符号表示)的符号(符号值)。
图14的B示出了相对于由16QAM的符号表示的4位y0至y3(在下文中，称作符号位)的每一个的位边界。
在这种情况下，相对于符号位yi(在图14中，i＝0、1、2、以及3)的位边界意指符号位yi变成0的符号且符号位yi变成1的符号的边界。
如图14的B所示，对于由16QAM的符号表示的4个符号位y0至y3的最高有效符号位y0，仅IQ平面的Q轴的一个位置变成位边界并且对于第二(最高有效位中的第二个)符号位y1仅IQ平面的I轴的一个位置变成位边界。
对于第三符号位y2，4×4符号中从左侧起第一和第二列之间的位置以及第三和第四列之间的位置的两个位置变成位边界。
对于第四符号位y3，4×4符号中从上侧起第一和第二行之间的位置以及第三和第四行之间的位置的两个位置变成位边界。
在由符号表示的符号位yi中，当远离位边界的符号的数目大时，很难产生误差(误差概率低)并且当接近位边界的符号的数目大时，容易产生误差(误差概率高)。
如果很难产生误差的位(抗误差较强)被称作“强位”并且容易产生误差的位(抗误差较弱)被称作“弱位”，则对于16QAM的符号的4个符号位y0至y3，最高有效符号位y0和第二符号位y1变成强位并且第三符号位y2和第四符号位y3变成弱位。
图15至图17示出了当由图8的QAM编码器117执行64QAM时在IQ平面上的(对应于)64个符号的(信号点)的排列实例，即，DVB-T.2的16QAM的符号。
在64QAM中，一个符号表示6个位并且存在64个符号(＝26)。64个符号被布置成使得基于IQ平面的原点I方向×Q方向变成8×8方形。
64QAM的一个符号的符号位可依次从最高有效位被表示为y0、y1、y2、y3、y4、以及y5。当调制方法是64QAM时，LDPC码的码位的6位变成6位的符号位y0至y5的符号。
在这种情况下，图15示出了关于在64QAM的符号的符号位y0至y5中最高有效符号位y0和第二符号位y1的每一个的位边界，图16示出了关于第三符号位y2和第四符号位y3的每一个的位边界，以及图17示出了关于第五符号位y4和第六符号位y5的每一个的位边界。
如在图15中所示，关于最高有效符号位y0和第二符号位y1的每一个的位边界变成一个位置。如在图16中所示，关于第三符号位y2和第四符号位y3的每一个的位边界变成两个位置。如在图17中所示，关于第五符号位y4和第六符号位y5的每一个的位边界变成四个位置。
因此，关于64QAM的符号的符号位y0至y5，最高有效符号位y0和第二符号位y1变成强位并且第三符号位y2和第四符号位y3变成下一强位。此外，第五符号位y4和第六符号位y5变成弱位。
根据图14以及图15至图17，可以已知关于正交调制的符号的符号位，高位趋向于变成强位并且低位趋向于变成弱位。
图18是在采用卫星线路作为通信路径13(图7)并在图8的QAM编码器117中执行QPSK的情况下(信号点对应于)4个符号的的IQ平面上的排列实例的示意图，即，例如，DVB-S.2的QPSK的符号的示意图。
在DVB-S.2的QPSK中，将符号映射到以IQ平面的原点为中心的半径是ρ的圆周上的4个信号点的任一个上。
图19是在采用卫星线路为通信路径13(图7)并且在图8的QAM编码器117中执行8PSK的情况下8个符号的IQ平面上的排列实例的示意图，即，例如，DVB-S.2的8PSK的符号的示意图。
在DVB-S.2的8PSK中，将符号映射到以IQ平面的原点为中心的半径是ρ的圆周上的8个信号点的任一个上。
图20是在采用卫星线路作为通信路径13(图7)并且在图8的QAM编码器117中执行16APSK的情况下16个符号的IQ平面上的排列实例的示意图，即，例如，DVB-S.2的16APSK的符号的示意图。
图20的A示出了DVB-S.2的16APSK的信号点的排列。
在DVB-S.2的16APSK中，将符号映射到以IQ平面的原点为中心的半径是R1的圆周上的4个信号点和半径是R2(>R1)的圆周上的12个信号点的总共16个信号点中的任一个信号点上。
图20的B示出了γ＝R2/R1，其是DVB-S.2的16APSK的信号点的排列中的半径R2和R1的比率。
在DVB-S.2的16APSK的信号点的排列中，半径R2和R1的比率γ根据每个编码率而变化。
图21是在采用卫星线路为通信路径13(图7)并且在图8的QAM编码器117中执行32APSK的情况下32个符号的IQ平面上的排列实例，即，例如，DVB-S.2的32APSK的符号的示意图。
图21的A示出DVB-S.2的32APSK的信号点的排列。
在DVB-S.2的32APSK中，将符号映射到以IQ平面的原点为中心的半径是R1的圆周上4个信号点和半径是R2(>R1)的圆周上的12个信号点以及半径是R3(>R2)的圆周上16个信号点的总共32个信号点中的任一个信号点上。
图21的B示出了作为DVB-S.2的32APSK的信号点的排列中的半径R2和R1之比的γ1＝R2/R1以及以及作为半径R3和R1之比的γ2＝R3/R1。
在DVB-S.2的321APSK的信号点的排列中，半径R2和R1的比率γ1以及半径R3和R1的比率γ2根据每个编码率而不同。
即使对于DVB-S.2的每个正交调制(QPSK、8PSK、16APSK以及32APSK)的符号的符号位，DVB-S.2示出了图18至21中的信号点的排列，类似于图14至图17的情况，存在强位和弱位。
如在图12和图13中所描述的，关于由LDPC编码器115(图8)输出的LDPC码，存在抗误差较强的码位和抗误差较弱的码位。
如在图14至图21中所描述的，对于由QAM编码器117执行的正交调制的符号的符号位，存在强位和弱位。
因此，如果抗误差强的LDPC码的码位被分配到正交调制的符号的弱符号位，总体上对误差的容忍度降低。
因此，提出了以抗误差较弱的LDPC码的码位被分配到正交调制的符号的强位(符号位)的方式交织LDPC码的码位的交织器。
图9的解复用器25能够执行交织器的处理。
图22是图9的解复用器25的处理的示意图。
即，图18的A示出了解复用器25的功能性配置实例。
解复用器25包括存储器31和交换单元32。
从LDPC编码器115提向存储器31提供LDPC码。
存储器31具有用于沿行(横向)方向存储mb个位并且沿列(纵向)方向存储N/(mb)个位的存储容量。存储器31沿列方向写入提供至其的LDPC码的码位、沿行方向读取码位，并且将码位提供至交换单元32。
在这种情况下，如上所述，N(＝信息长度K+奇偶长度M)表示LDPC码的码长。
此外，m表示变成一个符号的LDPC码的码位的位数并且b表示是预定正整数并且被用于执行m的整数乘法的倍数。如上所述，解复用器25用符号表示LDPC码的码位。然而，倍数b表示通过解复用器25的一次符号表现获得的符号的数目。
图22的A示出了在调制方法是64QAM等的情况下的解复用器25的配置实例，其中，对64个信号点的任何一个执行映射，并且因此变成一个符号的LDPC码的码位的位数m是6位。
在图22的A中，倍数b变成1。因此，存储器31具有列方向×行方向是N/(6×1)×(6×1)位的存储容量。
在这种情况下，行方向是1位并且在列方向上延伸的存储器31的存储区域在下文中被适当称作列。在图22的A中，存储器31包括6(＝6×1)列。
在解复用器25中，从左侧朝向右方的列执行从构成存储器31的列的上侧沿向下方向(列方向)写入LDPC码的码位。
如果到最右边的列的底部码位的写入结束，则在从构成存储器31的所有列的第一行沿行方向上读取6位(mb位)单元中的码位并且将其提供到交换单元32。
交换单元32执行交换处理以交换来自存储器31的6位的码位的位置并且输出因此获得的6位作为表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4、以及y5。
即，沿行方向从存储器31读取mb位(在这种情况下，6位)的码位。然而，如果从存储器31读取的mb位的码位中的从最高有效位开始的第i位被表示为位bi，则沿行方向从存储器31读取的6位的码位可从最高有效位按顺序被表示为位b0、b1、b2、b3、b4、以及b5。
由于在图12和图13中所描述的列权重的关系，在位b0的方向上的码位变成抗误差强的码位并且在位b5的方向上的码位变成抗误差弱的码位。
在交换单元32中，可以执行交换处理以交换来自存储器31的6位的码位b0至b5的位置，因此来自存储器31的6位的码位b0至b5中抗误差较弱的码位被分配到在64QAM的一个符号的符号位y0至y5中的强位。
在这种情况下，个人企业提出了各种方法作为用于交换来自存储器31的6位的码位b0至b5并且将6位的码位b0至b5分配到表示64QAM的一个符号的6个符号位y0至y5的交换方法。
图22的B示出了第一交换方法，图22的C示出了第二交换方法，以及图22的D示出了第三交换方法。
在图22的B至图22的D(以及稍后描述的图23)中，耦合位bi和yj的线段意指码位bi被分配到符号的符号位yi(与符号位yj的位置相互交换)。
提出采用三种交换方法中任一个作为图22的B的第一交换方法。提出采用两种交换方法中任一个作为图22的C的第二交换方法。
提出了连续选择六种交换方法并且使用交换方法作为图22的D的第三交换方法。
图23示出了在调制方法是64QAM等的情况下的解复用器25的配置实例，其中，对64个信号点的任何一个执行映射(因此，被映射到一个符号上的LDPC码的码位的位数m是6位以及图22)，并且倍数b是2，以及第四交换方法。
当倍数b是2时，存储器31具有列方向×行方向是N/(6×2)×(6×2)位并且包括12(＝6×2)列的存储容量。
图23的A示出了将LDPC码写入到存储器31的顺序。
在解复用器25中，如在图22中所描述的，从左侧朝向右方的列执行从构成存储器31的列的上侧开始的沿向下方向(列方向)写入LDPC码的码位。
如果码位的写入到最右边的列的底部结束，则在从构成存储器31的所有列的第一行的开始沿行方向读取在12位(mb位)的单元中的码位并且将其提供到交换单元32。
交换单元32执行交换处理以使用第四交换方法交换来自存储器31的12位的码位的位置并且输出因此获得的12位作为表示64QAM的二个符号(b符号)的12位，即，表示64QAM的一个符号的六个符号位y0、y1、y2、y3、y4、以及y5以及表示下一个符号的六个符号位y0、y1、y2、y3、y4、以及y5。
在这种情况下，图23的B示出了通过图23的A的交换单元32进行交换处理的第四交换方法。
当倍数b是2(或者3或更多)时，在交换处理中，mb位的码位被分配到b个连续符号的mb位的符号位。在以下说明中，包括图23的说明，出于说明的方便，从b个连续符号的mb位的符号位的最高有效位开始的第(i+1)位被表示为位(符号位)yi。
什么样的码位适合于交换，即，AWGN通信路径中的误码率的改进依LDPC码的码长或编码率和调制方法而不同。
[奇偶交织]
接下来，将参考图24至图26描述图9的由奇偶交织器23进行的奇偶交织。
图24示出了LDPC码的奇偶校验矩阵的(一部分)Tanner图。
如在图24中所示，如果多个，例如，同时连接到校验节点的变量节点的(对应于其的码位)中的两个变量节点变成诸如删除的错误，校验节点将值为0的可能性和值为1的可能性彼此相等的消息返回至连接到校验节点的所有的变量节点。因此，如果同时连接到相同的校验节点的多个变量节点变成删除，那么解码性能劣化。
同时，由图8的LDPC编码器115输出并且在DVB-S.2等的标准中定义的LDPC码是IRA码并且奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构，如在图11中所示。
图25示出了奇偶校验矩阵HT变成楼梯结构并且Tanner图对应奇偶矩阵HT。
即，图25的A示出了奇偶矩阵HT变成阶梯结构并且图25的B示出了Tanner图对应图25的A的奇偶矩阵HT。
在具有阶梯结构的奇偶矩阵HT中，在每行(除了第一行以外)中1的元素相邻。因此，在奇偶矩阵HT的Tanner图中，对应其中奇偶矩阵HT的值为1的两个相邻元素的列的两个相邻变量节点与相同的校验节点相连。
因此，当对应两个上述相邻变量节点的奇偶校验位同时因突发错误和删除等出现差错时，与对应出现差错的那两个奇偶校验位的两个变量节点(通过利用奇偶校验位查找消息的变量节点)相连的校验节点将值为0的可能性与值为1的可能性是等概率的消息返回到与校验节点相连的变量节点，并且因此解码性能劣化。此外，当脉冲长度(连续出差错的奇偶校验位的位数)变大时，返回等概率的消息的校验节点的数目增加并且解码性能进一步劣化。
因此，奇偶交织器23(图9)执行奇偶交织用于将LDPC编码器115的LDPC码的奇偶校验位交织到其他奇偶校验位的位置从而防止解码性能劣化。
图26示出了在图9的奇偶交织器23执行奇偶交织之后对应LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在这种情况下，对应LDPC编码器115输出的并且在DVB-S.2等的标准中定义的LDPC码的奇偶校验矩阵H的信息矩阵HA变成环状结构。
环状结构意味着某个列与通过循环移位另一列获得的列相匹配的结构。例如，环状结构包括P列的每行的1的位置变成通过对列方向上P列的第一列循环移位通过为每个P列分割奇偶长度M而获得的值q成正比的值而获得的位置的结构。在下文中，环状结构中的P列被适当称作环状结构的单元的列数。
作为在诸如DVB-S.2的标准中定义的LDPC码，如在图12和图13中所描述的，存在码长N是64800位和16200位的两种LDPC码，并且对于那些两种LDPC码两者，列数P是环状结构的单元并且被被定义为360，360是除了1以外的除数中的一个和奇偶长度M的除数中的M。
奇偶长度M使用依编码率而不同的值q变成除了由表达式M＝q×P＝q×360表示的素数以外的值。因此，类似于环状结构的单元的列数P，值q是奇偶长度M的除数中的除了1和M以外的一个值并且是通过将奇偶长度M除以环状结构的单元的列数P而获得的(奇偶长度M的除数的P和q的乘积变成奇偶长度M)。
如上所述，当信息长度被假定为K时，等于或大于0且小于P的整数被假定为x并且等于或大于0且小于q的整数被假定为y，奇偶交织器23将N位的LDPC码的码位中的第K+qx+y+1码位交织到K+Py+x+1码位的位置作为奇偶交织。
由于第K+qx+y+1码位和第K+Py+x+1码位两者都是在第K+1之后的一个码位，它们是奇偶校验位，并且因此，根据奇偶交织移动LDPC码的奇偶校验位的位置。
根据奇偶交织，连接到相同校验节点的变量节点(对应于其的奇偶校验位)被环状结构的单元的列数P分开，即，在这种情况下的360位。因此，当脉冲长度小于360位时，可以防止连接到相同的校验节点的多个变量节点同时出现差错。因此，可以改进对突发错误的容忍度。
在将第(K+qx+y+1)码位交织到第(K+Px+x+1)码位的位置的交织之后的LDPC码与通过执行列替换而获得的奇偶校验矩阵(在下文中，称作变换的奇偶校验矩阵)的LDPC码相匹配，其中，列变换用于用第(K+Py+x+1)列代替原始奇偶校验矩阵H的第(K+qx+y+1)列。
在变换的奇偶校验矩阵的奇偶矩阵中，如在图26中所示，出现将P列(图26中，360列)用作单元的伪环状结构。
在这种情况下，伪环状结构是指形成除了其一部分以外的环状结构的结构。通过对在DVB-S.2等的标准中定义的LDPC码的奇偶校验矩阵执行对应于奇偶交织的列替换而获得的变换的奇偶校验矩阵变成伪环状结构，而非(完美的)环状结构，因为，在其右角部分的360行×360列的部分(稍后要描述的移位矩阵)中1的元素的数小于1(存在0的元素)。
图26的变换的奇偶校验矩阵变成通过对原始奇偶校验矩阵H执行对应于奇偶交织的列替换和行的替换(行替换)以利用稍后描述的本构矩阵配置变换的奇偶校验矩阵而获得的矩阵。
[列扭转交织]
接下来，将参考图27至图30描述与图9的列扭转交织器24进行的重排处理相对应的列扭转交织。
在图8的发射装置11中，LDPC码的码位的一个或多个位被作为一个符号发送。即，当码位的两个位被设置成一个符号时，QPSK被用作调制方法并且当码位的四个位被设置为一个符号时，APSK或16QAM被用作调制方法。
因而，当码位的两个或多个位作为一个符号被发送时，如果在某个符号中产生删除，那么符号的所有码位出差错(删除)。
因此，必须防止与一个符号的码位对应的变量节点连接到相同的校验节点，以便减小(对应于)同时连接到变成删除的相同的校验节点的多个变量节点(的码位)的可能性从而改善解码性能。
同时，如上所述，在由LDPC编码器115输出的并且在DVB-S.2等的标准中定义的LDPC码的奇偶校验矩阵H中，信息矩阵HA具有环状结构并且奇偶矩阵HT具有阶梯结构。如在图26中所述，在奇偶交织后的LDPC码的奇偶校验矩阵的变换的奇偶校验矩阵中，在奇偶矩阵中出现环状结构(事实上，如上所述的伪环状结构)。
图27示出了变换的奇偶校验矩阵。
即，图27的A示出了LDPC码的奇偶校验矩阵H的变换的奇偶校验矩阵，在LDPC码中，码长N是64800位并且编码率(r)是3/4。
在图27的A中，在变换的奇偶校验矩阵中，通过点(·)示出值变成1的元素的位置。
图27的B示出了相对于图27的A的转换的奇偶校验矩阵的LDPC码(即，在奇偶交织之后的LDPC码)由多路解复用器25(图9)执行的处理。
在图27的B中，假设调制方法是一种方法，其中，符号映射在16个信号点(例如，16APSK和16QAM)的任一个上，沿列方向在形成多路解复用器25的存储器31的四列内，写入在奇偶交织之后的LDPC码的码位。
在构成存储器31的四列内沿列方向写入的码位沿行方向读取在四个位的单元内的读取并且变成一个符号。
在这种情况下，变成一个符号的四个位的码位B0、B1、B2以及B3可以在图27的转换的奇偶校验矩阵的任一行中变成与1对应的码位。在这种情况下，与码位B0、B1、B2以及B3对应的变量节点连接至相同的校验节点。
因此，当一个符号的四个位的码位B0、B1、B2以及B3在转换的奇偶校验矩阵的任一行中变成与1对于的码位时，如果在符号中生成删除，那么在与和码位B0、B1、B2以及B3对应的变量节点连接的相同校验节点中不计算合适的消息。结果，解码性能劣化。
相对于除了3/4以外的编码速率，与和相同的校验节点连接的多个变量节点对应的多个码位可以变成APSK或16QAM的一个符号，与以上情况相似。
因此，列扭转交织器24执行列扭转交织，以在奇偶交织器23的奇偶交织之后，交织LDPC码的码位，以便在一个符号中不包括在转换的奇偶校验矩阵的任一行中与1对应的多个码位。
图28是列扭转交织的示图。
即，图28示出了多路解复用器25的存储器31(图22和图23)。
如图22中所示，存储器31具有用于在列(纵向)方向存储mb位并且在行(横向)方向存储N/(mb)位的存储容量，并且包括mb列。列扭转交织器24相对于存储器31在列方向写入LDPC码的码位，在行方向读取码位时，控制写入开始位置，并且执行列扭转交织。
即，在列扭转交织器24中，开始写入码位的写入开始位置相对于多列中的每列适当地变化，以便在行方向读取的并且变成一个符号的多个码位不变成在转换的奇偶校验矩阵的任一行中与1对应的码位(LDPC码的码位重新排列，以便在相同的符号内不包括在转换的奇偶校验矩阵的任一行中与1对应的码位)。
在这种情况下，图28示出了在调制方法是16APSK或16QAM并且在图22中描述的倍数b是1时存储器31的一个配置实例。因此，变成一个符号的LDPC码的码位的位数m是4位，并且存储器31包括4(＝mb)列。
列扭转交织器24从左侧朝着右向的列，从构成存储器31的四列的上侧开始沿向下方向(列方向)执行LDPC码(而非图22的多路解复用器25)的码位的写入。
如果码位的写入结束于最右列，那么在构成存储器31的所有列的第一行的行方向在4位(mb位)的单元内读取码位，并且将这些码位作为在列扭转交织之后的LDPC码输出给多路解复用器25的交换单元32(图22和图23)。
然而，在列扭转交织器24中，如果每列的头部(顶部)的位置的地址设置为0，并且列方向的每个位置的地址由递增的整数表示，那么写入开始位置相对于最左列设置为地址是0的位置。写入开始位置相对于第二(左侧)列设置为地址是2的位置。写入开始位置相对于第3列设置为地址是4的位置。写入开始位置相对于第4列设置为地址是7的位置。
相对于写入开始位置是除了地址是0的位置以外的位置的列，在将码位写入最低位置中之后，该位置返回到头部(地址是0的位置)，并且写入直接位于写入开始位置之前的位置。然后，相对于下一(右)列进行写入。
通过执行上述列扭转交织，相对于在DVB-T.2等的标准中限定的LDPC码，可以防止与连接至相同的校验节点的多个变量节点对应的多个码位变成APSK或16QAM(包含在相同的符号内)的一个符号。结果，可以提高存在删除的在通信路径内的解码性能。
图29示出了相对于在DVB-T.2等的标准中限定的并且具有64800的码长N的11个编码速率的LDPC码用于每个调制方法的列扭转交织所需要的存储器31的列数以及写入开始位置的地址。
当倍数b是1时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31在行方向具有用于存储2×1(＝mb)位的两列，并且在列方向存储64800/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是2的位置。
例如，在图22的第一到第三交换方法的任一个用作多路解复用器25的交换处理的交换方法(图9)时，倍数b变成1。
当倍数b是2时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31在行方向具有用于存储2×2位的4列，并且在列方向存储64800/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
例如，在图23的第四交换方法用作多路解复用器25的交换处理的交换方法(图9)时，倍数b变成2。
当倍数b是1时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31在行方向具有用于存储4×1位的4列，并且在列方向存储64800/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
当倍数b是2时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31在行方向具有用于存储4×2位的8列，并且在列方向存储64800/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
当倍数b是1时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31在行方向具有用于存储6×1位的6列，并且在列方向存储64800/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是5的位置，第4列的写入开始位置变成地址是9的位置，第5列的写入开始位置变成地址是10的位置，并且第6列的写入开始位置变成地址是13的位置。
当倍数b是2时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31在行方向具有用于存储6×2位的12列，并且在列方向存储64800/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
当倍数b是1时，256QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31具有用于在行方向存储8×1位的8列，并且在列方向存储64800/(8×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
当倍数b是2时，256QAM用作调制方法，并且根据图29，一个符号的位数m是8位，存储器31具有用于在行方向存储8×2位的16列，并且在列方向存储64800/(8×2)位。
存储器31的16列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是7的位置，第8列的写入开始位置变成地址是15的位置，第9列的写入开始位置变成地址是16的位置，第10列的写入开始位置变成地址是20的位置，第11列的写入开始位置变成地址是22的位置，第12列的写入开始位置变成地址是22的位置，第13列的写入开始位置变成地址是27的位置，第14列的写入开始位置变成地址是27的位置，第15列的写入开始位置变成地址是28的位置，并且第16列的写入开始位置变成地址是32的位置。
当倍数b是1时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31具有用于在行方向存储10×1位的10列，并且在列方向存储64800/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是3的位置，第3列的写入开始位置变成地址是6的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是11的位置，第6列的写入开始位置变成地址13的位置，第7列的写入开始位置变成地址是15的位置，第8列的写入开始位置变成地址是17的位置，第9列的写入开始位置变成地址是18的位置，并且第10列的写入开始位置变成地址是20的位置。
当倍数b是2时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31具有用于在行方向存储10×2位的20列，并且在列方向存储64800/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是3的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是5的位置，第6列的写入开始位置变成地址6的位置，第7列的写入开始位置变成地址是6的位置，第8列的写入开始位置变成地址是9的位置，第9列的写入开始位置变成地址是13的位置，第10列的写入开始位置变成地址是14的位置，第11列的写入开始位置变成地址是14的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是21的位置，第14列的写入开始位置变成地址是21的位置，第15列的写入开始位置变成地址是23的位置，第16列的写入开始位置变成地址是25的位置，第17列的写入开始位置变成地址是25的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是28的位置，并且第20列的写入开始位置变成地址是30的位置。
当倍数b是1时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31具有用于在行方向存储12×1位的12列，并且在列方向存储64800/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
当倍数b是2时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31具有用于在行方向存储12×2位的24列，并且在列方向存储64800/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是5的位置，第3列的写入开始位置变成地址是8的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是8的位置，第6列的写入开始位置变成地址8的位置，第7列的写入开始位置变成地址是10的位置，第8列的写入开始位置变成地址是10的位置，第9列的写入开始位置变成地址是10的位置，第10列的写入开始位置变成地址是12的位置，第11列的写入开始位置变成地址是13的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是17的位置，第14列的写入开始位置变成地址是19的位置，第15列的写入开始位置变成地址是21的位置，第16列的写入开始位置变成地址是22的位置，第17列的写入开始位置变成地址是23的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是37的位置，第20列的写入开始位置变成地址是39的位置，第21列的写入开始位置变成地址是40的位置，第22列的写入开始位置变成地址是41的位置，第23列的写入开始位置变成地址是41的位置，并且第24列的写入开始位置变成地址是41的位置。
图30示出了相对于在DVB-T.2的标准中限定的并且具有16200的码长N的10个编码速率的LDPC码用于每个调制方法的列扭转交织所需要的存储器31的列数以及写入开始位置的地址。
当倍数b是1时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31在行方向具有用于存储2×1位的两列，并且在列方向存储16200/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是0的位置。
当倍数b是2时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31在行方向具有用于存储2×2(＝mb)位的4列，并且在列方向存储16200/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
当倍数b是1时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31具有用于在行方向存储4×1位的4列，并且在列方向存储16200/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
当倍数b是2时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31具有用于在行方向存储4×2位的8列，并且在列方向存储16200/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
当倍数b是1时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31具有用于在行方向存储6×1位的6列，并且在列方向存储16200/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是3的位置，第5列的写入开始位置变成地址是7的位置，并且第6列的写入开始位置变成地址是7的位置。
当倍数b是2时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31具有用于在行方向存储6×2位的12列，并且在列方向存储16200/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
当倍数b是1时，256QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31具有用于在行方向存储8×1位的8列，并且在列方向存储16200/(8×1)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
当倍数b是1时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31具有用于在行方向存储10×1位的10列，并且在列方向存储16200/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是4的位置，第9列的写入开始位置变成地址是5的位置，并且第10列的写入开始位置变成地址是7的位置。
当倍数b是2时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31具有用于在行方向存储10×2位的20列，并且在列方向存储16200/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是2的位置，第8列的写入开始位置变成地址是2的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是5的位置，第11列的写入开始位置变成地址是5的位置，第12列的写入开始位置变成地址是5的位置，第13列的写入开始位置变成地址是5的位置，第14列的写入开始位置变成地址是7的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是7的位置，第17列的写入开始位置变成地址是7的位置，第18列的写入开始位置变成地址是8的位置，第19列的写入开始位置变成地址是8的位置，并且第20列的写入开始位置变成地址是10的位置。
当倍数b是1时，4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31具有用于在行方向存储12×1位的12列，并且在列方向存储16200/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
当倍数b是2时，将4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31具有用于在行方向存储12×2位的24列，并且在列方向存储16200/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是0的位置，第5列的写入开始位置变成地址是0的位置，第6列的写入开始位置变成地址0的位置，第7列的写入开始位置变成地址是0的位置，第8列的写入开始位置变成地址是1的位置，第9列的写入开始位置变成地址是1的位置，第10列的写入开始位置变成地址是1的位置，第11列的写入开始位置变成地址是2的位置，第12列的写入开始位置变成地址是2的位置，第13列的写入开始位置变成地址是2的位置，第14列的写入开始位置变成地址是3的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是9的位置，第17列的写入开始位置变成地址是9的位置，第18列的写入开始位置变成地址是9的位置，第19列的写入开始位置变成地址是10的位置，第20列的写入开始位置变成地址是10的位置，第21列的写入开始位置变成地址是10的位置，第22列的写入开始位置变成地址是10的位置，第23列的写入开始位置变成地址是10的位置，并且第24列的写入开始位置变成地址是11的位置。
图31为示出由图8的LDPC编码器115、位交织器116和QAM编码器117执行的处理的流程图；
LDPC编码器115等待从BCH编码器114中供应LDPC目标数据。在步骤S101中，LDPC编码器115使用LDPC码将LDPC目标数据编码，并且将LDPC码供应给位交织器116。处理继续进入步骤S102。
在步骤S102中，位交织器116对从LDPC编码器115供应的LDPC码，执行位交织，并且将通过在位交织之后使LDPC码符号化来获得的符号供应给QAM编码器117。处理继续进入步骤S103。
即，在步骤S102中，在位交织器116(图9)中，奇偶交织器23相对于从LDPC编码器115供应的LDPC码执行奇偶交织，并且将在奇偶交织之后的LDPC码供应给列扭转交织器24。
列扭转交织器24对从奇偶交织器23供应的LDPC码执行列扭转交织，并且将LDPC码供应给多路解复用器25。
多路解复用器25执行交换处理，以在列扭转交织器24的列扭转交织之后交换LDPC码的码位，并且使在交换之后的码位变成符号的符号位(表示符号的位)。
在此处，可以根据在图22和图23中显示的第一或第四交换方法，执行多路解复用器25的交换处理，而且，可以根据预先限定的预定分配规则来执行该交换处理，以将显示符号的符号位分配给LDPC码的码位。
将通过多路解复用器25的交换处理获得的符号从多路解复用器25供应给QAM编码器117。
在步骤S103中，QAM编码器117将从多路解复用器25供应的符号映射到由QAM编码器117执行的正交调制的调制方法所确定的信号点中，执行正交调制，并且将所获得的数据作为结果供应给时间交织器118。
如上所述，执行奇偶交织或列扭转交织，以便在LDPC码的多个码位作为一个符号传输时，可以提高对删除或突发错误的容忍。
在图9中，为了方便解释，单独地配置作为用于执行奇偶交织的模块的奇偶交织器23以及作为用于执行列扭转交织的模块的列扭转交织器24。然而，可一体地配置奇偶交织器23和列扭转交织器24。
即，通过对存储器写入和读取码位，可以执行奇偶交织和列扭转交织，并且可以由矩阵表示，以将用于执行码位的写入的地址(写入地址)转换成用于执行码位的读取的地址(读取地址)。
因此，如果计算通过使表示奇偶交织的矩阵乘以表示列扭转交织的矩阵所获得的矩阵，那么由该矩阵转换码位，执行奇偶交织，并且可以获得在奇偶交织之后的LDPC码的列扭转交织结果。
除了奇偶交织器23和列扭转交织器24以外，可一体地配置多路解复用器25。
即，由多路解复用器25执行的交换处理可以由矩阵表示，以将存储LDPC码的存储器31的写入地址转换成读取地址。
因此，如果计算通过使表示奇偶交织的矩阵乘以表示列扭转交织的矩阵以及表示交换处理的矩阵所获得的矩阵，那么由该矩阵共同执行奇偶交织、列扭转交织以及交换处理。
可以执行奇偶交织和列扭转交织中的仅仅一个，或者可以不执行奇偶交织和列扭转交织。例如，与DVB-S.2一样，在通信路径13(图7)是与AWGN不同的卫星电路等并且不需要这么多地考虑突发错误和抖动等的情况下，可以使奇偶交织和列扭转交织不被执行。
接下来，参照图32至图34，描述相对于图8的发射装置11执行的用于测量误码率(比特误码率)的模拟。
通过采用存在具有0dB的D/U的抖动的通信路径来执行模拟。
图32示出了由模拟采用的通信路径的模型。
即，图32的A示出了由模拟采用的抖动的模型。
此外，图32的B示出了通信路径的模型，其中，具有由图32的A模型表示的抖动。
在图32的B中，H表示图32的A的抖动的模型。在图32的B中，N表示ICI(载波间干扰)。在模拟中，功率的预期值E[N2]与AWGN近似。
图33和图34示出了由模拟获得的误码率和抖动的多普勒频率fd的关系。
图33示出了在调制方法是16QAM、编码速率(r)是(3/4)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。图34示出了在调制方法是64QAM、编码速率(r)是(5/6)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。
在图33和图34中，粗线显示了在执行全部奇偶交织、列扭转交织以及交换处理时误码率和多普勒频率fd的关系，细线显示了在仅仅执行在奇偶交织、列扭转交织以及交换处理之中的交换处理时误码率和多普勒频率fd的关系。
在图33和图34中，可以了解到，与仅执行交换处理时相比，在执行全部奇偶交织、列扭转交织以及交换处理时，误码率进一步提高(减小)。
[LDPC编码器115的配置实例]
图35为示出图8的LDPC编码器115的配置实例的方框图。
还通过相同的方式配置图8的LDPC编码器122。
如在图12和图13中所述，在DVB-S.2等的标准中，定义具有64800和16200位的两个码长N的LDPC码。
针对码长N为64800位的LDPC码，定义11个编码速率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于码长N为16200位的LDPC码，定义10个编码速率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(图12和图13)。
例如，LDPC编码器115可以根据为每个码长N准备的奇偶校验矩阵H以及每个编码速率，使用具有64800和16200位的码长N的每个编码速率的LDPC码，执行编码(纠错编码)。
LDPC编码器115包括编码处理单元601和存储单元602。
编码处理单元601包括编码速率设置单元611、初始值表读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615、控制单元616。编码处理单元601执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交织器116(图8)。
即，编码速率设置单元611根据运算符的运算，设置LDPC码的码长N和编码速率。
初始值表读取单元612从存储单元602读取稍后描述的奇偶校验矩阵初始值表，该表格与由编码速率设置单元611设置的码长N和编码速率对应。
奇偶校验矩阵生成单元613根据由初始值表读取单元612读取的奇偶校验矩阵初始值表，通过使用360列(循环结构的单元的列数P)的循环，在列方向根据由编码速率设置单元611设置的码长N和编码速率，设置与信息长度K(＝信息长度N-奇偶长度M)对应的信息矩阵HA的1的元素，来生成奇偶校验矩阵H，并且在存储单元602内存储奇偶校验矩阵H。
信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K对应的信息位。
编码奇偶运算单元615从存储单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，根据预定的表达式，通过计算由信息位读取单元614读取的信息位的奇偶校验位，生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的每个方框。
在存储单元602中，对于码长N(例如，64800位和16200位)，存储与在图12和图13中显示的多个编码速率对应的多个奇偶校验矩阵初始值表。此外，存储单元602暂时存储处理编码处理单元601所需要的数据。
图36为示出图35的LDPC编码器115的处理的流程图。
在步骤S201中，编码速率设置单元611确定(设置)码长N和编码速率r，以执行LDPC编码。
在步骤S202中，初始值表读取单元612从存储单元602中读取与由编码速率设置单元611确定的码长N和编码速率r对应的奇偶校验矩阵初始值表格。
在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表读取单元612从存储单元602中读取的奇偶校验矩阵初始值表，计算(生成)由编码速率设置单元611确定的码长N和编码速率r的LDPC码的奇偶校验矩阵H，将奇偶校验矩阵供应给存储单元602，并且在存储单元内存储奇偶校验矩阵。
在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码速率设置单元611确定的码长N和编码速率r对应的信息长度K(＝N×r)的信息位，从存储单元602中读取由奇偶校验矩阵生成单元613计算的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵供应给编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，依次操作满足表达式(8)的码字c的奇偶校验位。
HcT＝0···(8)
在表达式(8)中，c表示行向量，作为码字(LDPC码)，并且cT表示行向量c的转置。
如上所述，在作为LDPC码(一个码字)的行向量c的信息位的一部分由行向量A表示，并且奇偶校验位的一部分由行向量T表示时，行向量c可以由表达式c＝[A/T]表示，将行向量A用作信息位并且将行向量T用作奇偶校验位。
在与LDPC码对应的奇偶校验矩阵H以及行向量c＝[A/T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过将每行的元素设置为0，可从表达式HcT＝0中的列向量HcT的第一行的元素开始依次计算与构成满足表达式HcT＝0的行向量c＝[A/T]的奇偶校验位对应的行向量T。
如果编码奇偶运算单元615相对于来自信息位读取单元614的信息位A计算奇偶校验位T，那么编码奇偶运算单元615输出由信息位A和奇偶校验位T表示的码字c＝[A/T]，作为信息位A的LDPC编码结果。
然后，在步骤S206中，控制单元616确定LDPC编码是否结束。在步骤S206中确定LDPC编码不结束时，当存在执行LDPC编码的LDPC目标数据时，处理返回步骤S201(或步骤S204)。在后文中，重复步骤S201(或步骤S204)到S206的处理。
在步骤S206中确定LDPC编码结束时，即，不存在执行LDPC编码的LDPC目标数据时，LDPC编码器115结束处理。
如上所述，准备与每个码长N和每个编码速率r对应的奇偶校验矩阵初始值表，并且LDPC编码器115使用从与预定的码长N和预定的编码速率r对应的奇偶校验矩阵初始值表中生成的奇偶校验矩阵H，执行预定的码长N和预定的编码速率r的LDPC编码。
[奇偶校验矩阵初始值表的实例]
奇偶校验矩阵初始值表是表格，该表格表示用于每360列的根据LDPC码(由奇偶校验矩阵H定义的LDPC码)的码长N和编码速率r与信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)的1的元素的位置，并且预先为每个码长N和每个编码速率r的每个奇偶校验矩阵H制定。
图37是奇偶校验矩阵初始值表的一个实例的示图。
即，图37示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的码长N以及1/4的编码速率(DVB-T.2的记号的编码速率)r。
奇偶校验矩阵生成单元613(图35)如下使用奇偶校验矩阵初始值表，计算奇偶校验矩阵H。
即，图38示出了从奇偶校验矩阵初始值表中计算奇偶校验矩阵H的方法。
在图38中的奇偶校验矩阵初始值表示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的码长N以及2/3的编码速率r。
如上所述，奇偶校验矩阵初始值表是表格，该表格表示用于每360列(循环结构的单元的列数P)的根据LDPC码的码长N和编码速率r与信息长度K对应的信息矩阵HA(图10)的1的元素的位置。在其第i行中，奇偶校验矩阵H的第1+360×(i–1)列的1的元素的行数(在奇偶校验矩阵H的第一行的行数设置为0时的行数)由第1+360×(i–1)列的多个列权重设置。
在这种情况下，由于根据奇偶校验矩阵初始值表格，如在图25中所示，确定与奇偶长度M相对应的奇偶校验矩阵H的奇偶矩阵HA(图10)，所以计算与信息长度K相对应的奇偶校验矩阵H的信息矩阵HA(图10)。
根据信息长度K，奇偶校验矩阵初始值表格的行数k+1不同。
在信息长度K与奇偶校验矩阵初始值表格的行数k+1之间实现表达式(9)的关系。
K＝(k+1)×360···(9)
在这种情况下，表达式(9)的360是在图26中描述的循环结构的单元的列数P。
在图38的奇偶校验矩阵初始值表格中，从第一行到第三行设置13个数值，并且从第四行到第(k+1)行(在图38中，第30行)设置3个数值。
因此，从图38的奇偶校验矩阵初始值表中计算的奇偶校验矩阵H的列权重从第一列到第(1+360×(3–1)-1)列是13，并且从第(1+360×(3–1))列到第K列是3。
在奇偶校验矩阵H的第一列中，图38的奇偶校验矩阵初始值表的第一行变成0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，这表明具有行数为0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元素是1(并且其他元素是0)。
在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，图38的奇偶校验矩阵初始值表的第二行变成1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，这表明具有行数为1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元素是1。
如上所述，奇偶校验矩阵初始值表表示每360列的奇偶校验矩阵H的信息矩阵HA的元素1的位置。
除了奇偶校验矩阵H的第(1+360×(i-1))列以外的列，即，根据奇偶长度M通过周期性地沿向下方向(列的向下方向)循环移位奇偶校验矩阵初始值表确定的第(1+360×(i-1))列的1的元素来排列从第(2+360×(i-1))列到第(360×i)列的单个列。
即，通过将第(1+360×(i-1))列沿向下方向上循环移位M/360(＝q)获得第(2+360×(i-1))列并且通过将第(1+360×(i-1))列沿向下方向上循环移位2×M/360(＝2×q)获得下一第(3+360×(i-1))列(通过将第(2+360×(i-1))列沿向下方向上循环移位M/360(＝q))而获得的)。
如果奇偶校验矩阵初始值表的第i行(从上侧起第i行)的第j列(从左侧起第j列)的数值被表示为hi.j并且奇偶校验矩阵H的第w列的1的第j元素的行数被表示为Hw-j，则可通过表达式(10)来计算要成为除了奇偶校验矩阵H的第(1+360×(i-1))列以外的列的第w列的1的元素的行数Hw-j。
Hw-j＝mod{hi,j+mod((w-1),P)×q,M) (10)
在这种情况下，mod(x,y)是指用y除以x得到的余数。
此外，P是上述环状结构的单元的列数。例如，在DVB-S.2、DVB-T.2、以及DVB-C.2的标准中，P是如上所述的360。此外，q是用环状结构的单元的列数P(＝360)除以奇偶长度M而得出的值M/360。
奇偶校验矩阵生成单元613(图35)通过奇偶校验矩阵初始值表指定奇偶校验矩阵H的第(1+360×(i-1))列的1的元素的行数。
奇偶校验矩阵生成单元613(图35)根据表达式(10)计算要成为除了第(1+360×(i-1))列以外的列的第w列的1的元素的行数Hw-j，并且生成所得出的行数的元素被设为1的奇偶校验矩阵H。
[新LDPC码]
顺便提及，要求改进DVB-S.2(以下可以称为DVB-Sx)的标准的提议。
在提交至DVB-Sx的标准会议的CfT(提倡技术)中，根据使用情况针对C/N(载波噪声比)(SNR(信噪比))的各个范围(范围)要求预定数量的ModCod(调制方法(调制)和LDPC码(代码)的组合)。
即，在CfT中，作为第一请求，要求在C/N是从5dB至12dB的7dB的范围中准备20块ModCod以供DTH使用(直接入户)。
此外，在CfT中，作为第二请求，要求在C/N是从12dB至24dB的12dB的范围中准备22块ModCod，作为第三请求，要求在C/N是从-3dB至5dB的8dB的范围中准备12块ModCod，以及作为第四请求，要求在C/N是从-10dB至-3dB的7dB的范围中制备5块ModCod。
此外，在CfT中，要求第一或第四请求中的ModCod的FER(帧误差速率)变成大约10-5(或以下)。
这里，在CfT中，第一请求的优先级是“1”，这是最高的，第二至第四请求中任一请求的优先级是“2”，小于第一请求。
因此，在本公开中，至少在CfT中，提供能够满足最高优先级的第一请求的LDPC码(的奇偶校验矩阵)作为新LDPC码。
图39示出了针对11编码率且64k的码长N的LDPC码采用QPSK作为调制方法的情况下的BER/FER曲线。
在图39中，横轴示出了对应C/N的Es/N0(每个符号的信噪功率比)，以及纵轴示出了FER/BER。这里，在图39中，实线示出了FER并且虚线示出了BER(位错误率)。
在图39中，存在在Es/N0是10dB的范围中针对11编码率且在DVB-S.2中定义的64k的码长N的LSPC码采用QPSK作为码方法的情况下的FER(BER)曲线。
即，在图39中，在大约-3dB至大约7dB的大约10dB的Es/N0的范围中，存在调制方法被固定到QPSK上的ModCod的11FER曲线。
因此，对于利用在DVB-S.2中定义的64k的码长N的11编码率的LSPC码，ModCod的FER曲线的平均间隔(在下面可称为平均间隔)大约是1dB(≈10dB/(10-1))
同时，因为要求在第一请求的CfT中制定Es/N0(C/N)是7dB的范围中准备20块的ModCod，ModCod的FER曲线的平均间隔大约是0.3(≈7dB/(20-1))
在调制方法被固定至一种(诸如，QPSK)以采用边沿的情况下，与可通过11编码率的LDPC码获得具有大约1dB的平均间隔的ModCod的DVB-S.2的情况相比，11编码率(≈1dB/0.3dB)大约三倍的数的LDPC码，即，只需提供大约30编码率的LDPC码以获得0.3dB的平均间隔的ModCod从而满足第一请求的CfT。
因此，本公开准备编码率为i/30(其中，i表示小于30的正整数)且码长为64k的LDPC码作为容易设置大约30编码率的编码率的LDPC码，并且作为满足在CfT中具有最高优先级的至少第一请求的新LDPC码而提供。
在此，对于新LDPC码，从尽可能地维持与DVB-S.2的亲合性(兼容性)的角度来看，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的奇偶矩阵HT具有阶梯结构(图11)。
此外，对于新LDPC码，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的信息矩阵HA为环状结构并且是环状结构的单元的列数P被假设为360。
图40至图106是示出具有如上所述的64k位的码长N和i/30的编码率的新LDPC码的奇偶校验矩阵初始值表的实例的示图。
在此，由于新LDPC码是由i/30表示编码率的LDPC码，存在最大1/30、2/30、3/30…28/30以及29/30的29编码率的LDPC码。
然而，对于具有1/30的编码率的LDPC码，存在这样的可能性，即，相对于效率限制使用。此外，对于具有29/30的编码率的LDPC码，可相对于误码率(BER/FER)限制使用。
因此，可以假设在具有编码率1/30至29/30的29个编码率的LDPC码中的具有1/30的编码率的LDPC码和具有29/30的编码率的LDPC码的一个或两个不会被视为新LDPC码。
这里，例如，在编码率1/30至29/30中的编码率2/30至29/30的28编码率的LDPC码被假设为新LDPC码，并且关于新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表示出如下。
图40示出了相对于具有64k位的码长N和2/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图41示出了相对于具有64k位的码长N和3/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图42示出了相对于具有64k位的码长N和4/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图43示出了相对于具有64k位的码长N和5/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图44示出了相对于具有64k位的码长N和6/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图45示出了相对于具有64k位的码长N和7/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图46和图47示出了相对于具有64k位的码长N和8/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图48和图49示出了相对于具有64k位的码长N和9/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图50和图51示出了相对于具有64k位的码长N和10/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图52和图53示出了相对于具有64k位的码长N和11/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图54和图55示出了相对于具有64k位的码长N和12/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图56和图57示出了相对于具有64k位的码长N和13/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图58和图59示出了相对于具有64k位的码长N和14/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图60和图61示出了相对于具有64k位的码长N和15/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图62、图63、以及图64示出了相对于具有64k位的码长N和16/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图65、图66、以及图67示出了相对于具有64k位的码长N和17/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图68、图69、以及图70示出了相对于具有64k位的码长N和18/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图71、图72、以及图73示出了相对于具有64k位的码长N和19/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图74、图75、以及图76示出了相对于具有64k位的码长N和20/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图77、图78、以及图79示出了相对于具有64k位的码长N和21/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图80、图81、以及图82示出了相对于具有64k位的码长N和22/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图83、图84、以及图85示出了相对于具有64k位的码长N和23/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图86、图87、以及图88示出了相对于具有64k位的码长N和24/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图89、图90、以及图91示出了相对于具有64k位的码长N和25/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图92、图93、以及图94示出了相对于具有64k位的码长N和26/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图95、图96、以及图97示出了相对于具有64k位的码长N和27/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图99、图100、图101、以及图102示出了相对于具有64k位的码长N和28/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
图103、图104、图105、以及图106示出了相对于具有64k位的码长N和29/30的编码率的LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表。
LDPC编码器115(图8和图35)能够通过利用在图40至图106中示出的奇偶校验矩阵初始值表中发现的奇偶校验矩阵H执行编码成在2/30至29/30的28种的编码率r中具有64k的码长N的任何(新)LDPC码。
在这种情况下，将在图40至图106中示出的奇偶校验矩阵初始值表存储在LDPC编码器115的存储单元602中(图8)。
在此，不必采用具有在图40至图106中的28种的2/30至29/30的编码率的所有LDPC码(从奇偶校验矩阵初始值表中发现的)作为新LDPC。即，对于具有在图40至图106中的28种2/30至29/30的编码率r的LDPC码，可以采用它们中一个或多个任意编码率的LDPC码作为新LDPC码。
通过利用从在图40至图106中的奇偶校验矩阵初始值表中发现的奇偶校验矩阵H而获得的LDPC码是具有良好性能的LDPC码。
这里，具有良好性能的LDPC码是从适当的奇偶校验矩阵H获得的LDPC码。
此外，当以低Es/N0或Eb/No(每位的信噪功率比)发送从奇偶校验矩阵H获得的LDPC码时，适当的奇偶校验矩阵H是满足预定条件以使得BER(和FER)较小的奇偶校验矩阵。
例如，当从满足预定条件的各种奇偶校验矩阵获得的LDPC码以低Es/No发送时，可通过执行模拟以测量BER来发现适当的奇偶校验矩阵H。
由于适当的奇偶校验矩阵H要满足的预定条件，例如，通过被称为密度演化(Density Evolution)的码性能分析方法获得的分析结果是优异的，并且不存在1的元素的循环，这被称为循环4等。
这里，在信息矩阵HA中，已知在1的元素与循环4一样密集时，LDPC码的解码性能劣化，因此，作为合适的奇偶校验矩阵H要满足的预定条件，要求没有循环4。
这里，从改善LDPC码的解码性能和方便(简单化)LDPC码的解码过程等的角度看，可以任意确定适当的奇偶校验矩阵H要满足的预定条件。
图107和图108是用于描述可以获得的作为合适的奇偶校验矩阵H要满足的预定条件的分析结果的密集演化的示图。
密度演化是代码分析方法，该方法计算以稍后描述的度序列为特征的码长N是∞的整个LDPC码(整体)错误概率的预期值。
例如，在噪声的离散值在AWGN通道上从0逐渐增大时，某个整体的错误概率的预期值首先是0，但是在噪声的离散值等于或大于某个阈值时，并非0。
根据密度演化，通过比较错误概率的预期值并非0的噪声的离散值的阈值(也可以称为性能阈值)，能够决定整体性能的质量(奇偶校验矩阵的适当性)。
在此处，关于特定的LDPC码，在决定LDPC码所属的整体并且为该整体执行密度演化时，可以预期LDPC码的粗略性能。
因此，如果找出良好性能的整体，可以从属于整体的LDPC码中找出良好性能的LDPC码。
这里，上述度序列(degree sequence)示出了关于LDPC码的码长N具有每个值的权重的校验节点或变量节点存在的百分比是多少。
例如，具有1/2的编码率的常规(3、6)LDPC码属于以所有变量节点的权重(列权重)是3并且所有校验节点的权重(行权重)是6的度序列为特征的整体。
图107示出了这种整体的Tanner图。
在图107的Tanner图中，示图中存在仅通过N块等于码长N由圆形(标志Ο)示出的变量节点，并且存在仅通过N/2块等于码长N乘以编码率1/2的相乘值由四边形(标志□)示出的校验节点。
与列权重相等的三个分支(边缘)与每个变量节点相连，并且因此，总共存在与N个变量节点相连的3N个分支。
此外，与行权重相等的六个分支(边缘)与每个校验节点相连，并且因此，总共存在与N/2个校验节点相连的3N个分支。
此外，在图107中的Tanner图中存在一个交织器。
交织器随机重排与N个变量节点相连的3N个分支并且将每个重排的分支与和N/2个校验节点相连的3N个分支中任何一个相连。
存在(3N)！(＝(3N)×(3N-1)×...×1)个重排模式以在交织器中重排与N个变量节点相连的3N个分支。因此，以所有变量节点的权重是3且所有校验节点的权重是6的度序列为特征的整体变成(3N)！LDPC码的聚合。
在模拟发现良好性能的LDPC码(适当的奇偶校验矩阵)中，多边缘型整体用于密度演化。
在多边缘类型中，通过其与变量节点相连的分支和与校验节点相连的分支穿过的交织器被分成多个(多边缘)，并且用这种方法更精确地表征整体。
图108示出了多边缘型整体的Tanner图的实例。
在图108的Tanner图中，具有第一交织器和第二交织器两个交织器。
此外，在图108的Tanner图表中，分别存在与一个分支与第一交织器相连并且没有分支与第二交织器相连的v1变量节点，一个分支与第一交织器相连并且并且两个分支与第二交织器相连的v2变量节点，以及没有分支与第一交织器相连并且两个分支与第二交织器相连的v3变量节点。
此外，在图108的Tanner图表中，分别存在两个分支与第一交织器相连并且没有分支与第二交织器相连的c1校验节点，两个分支与第一交织器相连并且两个分支与第二交织器相连的c2校验节点，以及没有分支与第一交织器相连并且三个分支与第二交织器相连的c3校验节点。
这里，例如，在"On the Design of Low-Density Parity-Check Codes within0.0045dB of the Shannon Limit",S.Y.Chung,G.D.Forney,T.J.Richardson,R.Urbanke,IEEE Communications Leggers,VOL.5,NO.2,2001.2中描述了密度演化及其安装。
在找出新LDPC码(其奇偶校验矩阵初始值表格)的模拟中，通过密度评估多边缘类型，找出其中性能阈值，即，劣化(减小)BER等于或小于预定值的Eb/N0(每位的信噪功率比)，并且在DVB-S.2等中使用的多个调制方法中减少BER的LDPC码(诸如QPSK)选自属于作为良好性能的LDPC码的整体的LDPC码。
新LDPC码的上述奇偶校验矩阵初始值表是从上述模拟中找出的具有64k位的码长N的LDPC码的奇偶校验矩阵初始值表。
图109是示出从具有在图40至图106中的64k位的码长N和28种2/30至29/30的编码率的新LDPC码的奇偶校验矩阵初始值表中找出的奇偶校验矩阵H的性能阈值和最小循环长度的示图。
这里，最小循环长度(周量)意指用奇偶校验矩阵H中1的元素形成的循环的长度(循环长度)的最小值。
在从新LDPC码的奇偶校验矩阵初始值表中发现的奇偶校验矩阵H中，不存在循环4(循环长度为4的1的元素的循环)。
此外，由于在编码率r变小时LDPC码的冗余变大，在编码率r减小时性能阈值往往改善(减小)。
图110是示出了图40至图106(从奇偶校验矩阵初始值表中发现的)的奇偶校验矩阵H(可称为新LDPC码奇偶校验矩阵H)的示图。
从新LDPC码奇偶校验矩阵H的第一列的KX列的列权重是X，随后KY1列的列权重是Y1，随后的KY2列的列权重是Y2，随后的M-1列的列权重是2，以及最后一列的列权重是1。
这里，KX+KY1+KY2+M-1+1等于N＝64800位的码长。
图111是示出图110中针对新LDPC码的每个编码率r的列数KX、KY1、KY2和M以及列权重X、Y1和Y2的示图。
对于具有64k的码长N的新LDPC码奇偶校验矩阵H，与在图12和图13中所描述的奇偶校验矩阵相似，在靠近头顶侧(左侧)的列中列权重倾向更大，并且因此更靠近新LDPC码的上方的码位倾向更能够容忍误差(对误差有抗性)。
这里，用表达式q＝M/P＝M/360表示当具有在图38中描述的64k的码长N的新LDPC码的奇偶校验矩阵初始值表中发现奇偶校验矩阵时所执行的循环移位的移位量q。
因此，具有2/30、3/30、4/30、5/30、6/30、7/30、8/30、9/30、10/30、11/30、12/30、13/30、14/30、15/30、16/30、17/30、18/30、19/30、20/30、21/30、22/30、23/30、24/30、25/30、26/30、27/30、28/30以及29/30的编码率的新LDPC码的移位量分别是168、162、156、150、144、138、132、126、120、114、108、102、96、90、84、78、72、66、60、54、48、42、36、30、24、18、12以及6。
图112、图113以及图114是示出图40至图106的新LDPC码的BER/FER的模拟结果的示图。
在模拟中，假设AWGN的通信路径(通道)，采用BPSK作为调制方法并且采用50次作为迭代解码数C(it)
在图112、图113以及图114中，横轴示出了Es/N0以及纵轴示出了BER/FER。这里，实线示出了BER并且虚线示出了FER。
至于图112至图114中具有28种2/30至29/30的编码率的各个新LDPC码的FER(BER)曲线，在从(几乎)-10dB至5dB的(大约)15dB的Es/N0的范围中，FER等于或小于10-5。
根据模拟，由于可以设置28块的ModCod，其中，在Es/N0是从-10dB至5dB的15dB的范围中FER等于或小于10-5，通过考虑各种调制方法，诸如，除了用于模拟的BPSK以外的QPSK、8PSK、16APSK、32APSK、16QAM、32QAM、以及64QAM，充分预期可以设置20或更多块的ModCod，其中，在从5dB至12dB的7dB的范围中，FER等于或小于10-5。
因此，可以提供良好误码率的LDPC码，其满足CfT的第一请求。
此外，根据图112至图114，对于间隔小于1dB的低、中和高的编码率的组中的每一个，几乎以相对等间隔排列所有的FER(BER)曲线。因此，对于通过发射装置11广播节目的广播装置，优势在于新LDPC码容易根据通道(通信路径13)等的情况选择用于广播的编码率。
这里，在发现图112至图114中的BER/FER曲线的模拟中，对信息进行BCH编码并且将因此获得的BCH码进行LDPC编码。
图115是示出用于模拟的BCH编码的示图。
即，图115的A是示出在DVB-S.2中定义的64k的LDPC码进行LDPC编码之前执行的BCH编码的参数的示图。
在DVB-S.2中，通过根据LDPC码的编码率附加192位、160位或128位的冗余位，执行BCH编码，该BCH编码使能够执行12位、10位或8位的纠错。
图115的B是示出用于模拟的BCH编码的参数的示图。
在模拟中，与DVB-S.2的情况相似，通过根据LDPC码的编码率附加192位、160位或128位的冗余位，执行BCH编码，该BCH编码使能够执行12位、10位或8位的纠错。
[接收装置12的配置实例]
图116是示出图7的接收装置12的配置实例的框图。
OFDM操作单元151从发射装置11(图7)接收OFDM信号并且执行OFDM信号的信号处理。将由OFDM操作单元151执行信号处理而获得的数据(符号)提供给帧管理单元152。
帧管理单元152对通过从OFDM操作单元151提供的符号配置的帧执行处理(帧解释)并且提供因此获得的目标数据的符号和发信号通知频率去交织器161和153的符号。
频率去交织器153对从帧管理单元152提供的信号在符号的单元中执行频率去交织，并且将符号提供至QAM解码器154。
QAM解码器154去映射(信号点排列解码)从频率去交织器153提供的符号(排列在信号点上的符号)，执行正交解调，并且将因此获得的数据(LDPC码)提供至LDPC解码器155。
LDPC解码器155对从QAM解码器154提供的LDPC码执行LDPC解码并且提供将因此获得的LDPC目标数据(在这种情况下，BCH码)提供至BCH解码器156。
BCH解码器156对从LDPC解码器155提供的LDPC目标数据执行BCH解码并且输出因此获得的控制数据(信号)。
同时，频率去交织器161对从帧管理单元152提供的符号在符号的单元中执行频率去交织，并且将符号提供至MISO/MIMO解码器162。
MISO/MIMO解码器162对从频率去交织器161提供的数据(符号)执行时空解码并且将数据提供至时间去交织器163。
时间去交织器163对从MISO/MIMO解码器162提供的数据(符号)在符号的单元中执行时间去交织，并且将数据提供至QAM解码器164。
QAM解码器164去映射(信号点排列解码)从时间去交织器163提供的符号(排列在信号点上的符号)，执行正交解调，并且将因此获得的数据(符号)提供至位去交织器165。
位去交织器165对从QAM解码器164提供的数据(符号)执行位去交织并且将因此获得的LDPC码提供至LDPC解码器166。
LDPC解码器166对从位去交织器165提供的LDPC码执行LDPC解码并且提供将因此获得的LDPC目标数据(在这种情况下，BCH码)提供至BCH解码器167。
BCH解码器167对从LDPC解码器155提供的LDPC目标数据执行BCH解码并且将因此获得的数据提供至BB解扰器168。
BB解扰器168对从BCH解码器167提供的数据执行BB解扰并且将因此获得的数据提供至零值删除单元169。
零值删除单元169从BB解扰器168提供的数据中删除由图8的垫整电容器112插入的零值并且将数据提供至解复用器170。
解复用器170单独分开利用从零值删除单元169提供的数据多路复用的一个或多个流(目标数据)，执行必要的处理以输出流作为输出流。
这里，接收装置12可被配置成不包括在图116中示出的框的部分。即，例如，在发射装置11(图8)被配置成不包括时间交织器118、MISO/MIMO编码器119、频率交织器120和频率交织器124的情况下，接收装置12可被配置成不包括与发射装置11的时间交织器118、MISO/MIMO编码器119、频率交织器120以及频率交织器124对应的时间去交织器163、MISO/MIMO解码器162、频率去交织器161以及频率去交织器153。
图117是示出图116的位去交织器165的配置实例的框图。
位去交织器165包括多路复用器(MUX)54和列扭转去交织器55并且对从QAM解码器164提供的符号的符号位执行(位)去交织(图116)。
即，对从QAM解码器164提供的符号的符号位，多路复用器54执行与图9的解复用器25执行的交换处理相对应的反向交换处理(交换处理的反向处理)，即，用于将通过交换处理交换的LDPC码的码位(符号位)的位置返回至原始位置的反向交换处理，并且将因此获得的LDPC码提供至列扭转去交织器55。
对从多路复用器54提供的LDPC码，列扭转去交织器55执行与图9的列扭转交织器24执行的作为重排处理的列扭转交织相对应的列扭转去交织(列扭转交织的反向处理)，即，用于将通过作为重排处理的列扭转交织改变排列的LDPC码的码位返回到原始排列的作为反向重排处理的列扭转去交织。
具体地，列扭转去交织器55将LDPC码的码位写入到与图28中示出的存储器31具有相同配置的存储器中以进行去交织，读取码位，并且执行列扭转去交织。
然而，在列扭转去交织器55中，当从存储器31读取码位作为写入地址时，使用读取地址沿去交织的存储器的行方向执行码位的写入。此外，当将码位写入到存储器31作为读取地址时，使用写入地址沿存储器的列方向执行码位的读取以进行去交织。
由于列扭转去交织而获得的LDPC码从列扭转去交织器55提供到LDPC解码器166。
这里，在对从QAM解码器164提供到位去交织器165的LDPC码执行奇偶交织、列扭转交织以及交换处理的情况下，可在位去交织器165中执行与奇偶交织对应的所有奇偶去交织(与奇偶交织相反的处理，即，将LDPC码的码位返回到原始排列的奇偶去交织，在该LDPC码中，通过奇偶交织改变排列)、与交换处理对应的反向交换处理以及与列扭转交织对应的列扭转去交织。
然而，图117中的位去交织器165包括执行与交换处理相对应的反向交换处理的多路复用器54以及执行与列扭转交织相对应的列扭转去交织的列扭转去交织器55，但不包括执行与奇偶交织相对应的奇偶去交织的框，并且不执行奇偶去交织。
因此，执行反向交换处理和列扭转去交织并且不执行奇偶去交织的LDPC码从位去交织器165(的列扭转去交织器55)提供到LDPC解码器166。
LDPC解码器166使用通过对由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H执行与奇偶交织对应的至少列替换而获得的变换的奇偶校验矩阵来对从位去交织器165提供的LDPC码执行LDPC解码，并且将因此获得的数据输出到LDPC目标数据的解码结果。
图118是示出通过图117的QAM解码器164、位去交织器165、以及LDPC解码器166执行的处理的流程图。
在步骤S111中，QAM解码器164对从时间去交织器163提供的符号(映射到信号点的符号)去映射，进行正交调制，并且将符号提供到位去交织器165，并且处理步骤进行至步骤S112。
在步骤S112中，位去交织器165对从QAM解码器164提供的符号的符号位执行去交织(位去交织)并且处理进行至步骤S113。
即，在步骤S112中，在位去交织器165中，多路复用器54对从QAM解码器164提供的符号的符号位执行反向交换处理并且将因此获得的LDPC码的码位提供到列扭转去交织器55。
列扭转去交织器55对从多路复用器54提供的LDPC码执行列扭转去交织并且将因此获得的LDPC码提供到LDPC解码器166。
在步骤S113中，LDPC解码器166使用通过对图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H执行与奇偶交织相对应的至少列替换而获得的变换的奇偶校验矩阵来对从列扭转去交织器55提供的LDPC码执行LDPC解码，并且将因此获得的数据作为LDPC目标数据的解码结果输出到BCH解码器167。
在图117中，为了便于解释，与图9中的情况类似，单独配置执行反向交换处理的多路复用器54和执行列扭转去交织的列扭转去交织器55。然而，可以将多路复用器54和列扭转去交织器55配置为一体。
在图9的位交织器116中，当不执行列扭转交织时，在图117的位去交织器165中不是必须设置列扭转去交织器55。
接下来，将进一步描述图116的由LDPC解码器166执行的LDPC解码。
如上所述，在图116的LDPC解码器166中，使用通过对由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H执行与奇偶交织相对应的至少列替换而获得的变换的奇偶校验矩阵来对从列扭转去交织器55的LDPC码执行LDPC解码，其中，执行反向交换处理和列扭转去交织并且不会执行奇偶去交织。
在这种情况下，之前提出了通过使用变换的奇偶校验矩阵执行LDPC解码能够在充分可实现的范围抑制工作频率同时抑制电路规模的LDPC解码(例如，参考JP 4224777B)。
因此，首先，将会参考图119至图122描述之前提出的使用变换的奇偶校验矩阵进行的LDPC解码。
图119示出了其中码长N是90并且编码率是2/3的LDPC码的奇偶校验矩阵H的实例。
在图119(以及以后描述的图120和图121)中，由句点(.)来表示0。
在图119的奇偶校验矩阵H中，奇偶矩阵变成阶梯结构。
图120示出了通过对图119的奇偶校验矩阵H执行表达式(11)的行替换和表达式(12)的列替换而获得的奇偶校验矩阵H'。
行替换：第(6s+t+1)行→第(5t+s+1)行 (11)
列替换：第(6x+y+61)列→第(5y+x+61)列 (12)
在表达式(11)和(12)中，s、t、x、以及y分别是在0≤s<5、0≤t<6、0≤x<5、以及0≤t<6范围内的整数。
根据表达式(11)的行替换，执行替换使得当除以6时具有1的余数的第1行、第7行、第13行、第19行、以及第25行分别被第1行、第2行、第3行、第4行、以及第5行代替，并且当除以6时具有2的余数第2行、第8行、第14行、第20行、以及第26行分别被第6行、第7行、第8行、第9行、以及第10行代替。
根据表达式(12)的列替换，对第61列和以下列(奇偶矩阵)，执行替换使得当除以6时具有1的余数的第61列、第67列、第73列、第79列、以及第85列分别被第61列、第62列、第63列、第64列、以及第65列代替，并且当除以6时具有2的余数的第62列、第68列、第74列、第80列、以及第86列分别被第66列、第67列、第68列、第69列、以及第70列代替。
用这种方法，通过对图119的奇偶校验矩阵H执行行和列的替换而获得的矩阵是图120的奇偶校验矩阵H'。
在这种情况下，即使当执行奇偶校验矩阵H的行替换时，LDPC码的码位的排列并未受到影响。
表达式(12)的列替换对应奇偶交织以将第(K+qx+y+1)个码位交织到第(K+Py+x+1)码位的位置，当信息长度K是60时，环状结构的单元的列数P是5，并且奇偶长度M(在这种情况下，30)的除数q(＝M/P)是6。
因此，图120中的奇偶校验矩阵H'是通过执行至少列替换而获得的变换的奇偶校验矩阵，列替换是用第K+Py+x+1列代替图119的奇偶校验矩阵H(下面可被任意称为原始奇偶校验矩阵)的第K+qx+y+1列。
如果用通过对图119的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的替换而获得的结果乘以图120的奇偶校验矩阵H'，输出零矢量。即，如果通过对作为原始奇偶校验矩阵H的LDPC码(一个代码字)的行矢量c执行表达式(12)的列替换而获得的行矢量被表示为c'，那么根据奇偶校验矩阵的特性HcT变成零矢量。因此，H'c'T自然变成零矢量。
因此，图120的变换的奇偶校验矩阵H'变成通过对原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换而获得的LDPC码c'的奇偶校验矩阵。
因此，对原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换，使用图120的变换的奇偶校验矩阵H'解码(LDPC解码)列替换之后的LDPC码c'，对解码结果执行表达式(12)的列替换的反向替换，并且能够获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图121示出了图120的在5×5矩阵的单位中具有间隔的变换的奇偶校验矩阵H'。
在图121中，由5×5(＝p×p)单位矩阵、通过将单位矩阵的一个或多个1设置为0而获得的矩阵(在下文中，适当称作准单位矩阵)、通过循环移位单位矩阵或准单位矩阵而获得的矩阵(在下文中，适当称作移位矩阵)、单位矩阵、准单位矩阵、以及移位矩阵的两个或多个矩阵的总和(在下文中，适当称作求和矩阵)、以及5×5零矩阵的组合来表示变换的奇偶校验矩阵H'。
可使用5×5单位矩阵、准单位矩阵、移位矩阵、求和矩阵、以及零矩阵来配置图121的变换的奇偶校验矩阵H'。因此，构成变换的奇偶校验矩阵H'的5×5矩阵(单位矩阵、准单位矩阵、移位矩阵、求和矩阵、以及零矩阵)在下文中被适当称作本构矩阵。
当解码由P×P本构矩阵表示的奇偶校验矩阵表示的LDPC码时，可以使用同时执行P校验节点操作和变量节点操作的架构。
图122是示出执行解码的解码装置的配置实例的框图。
即，图122示出了使用通过对图121的原始奇偶校验矩阵H执行表达式(12)的至少列替换而获得的图119的变换的奇偶校验矩阵H'对LDPC码执行解码的解码装置的配置实例。
图122的解码装置包括包含6个FIFO3001至3006的分支数据存储存储器300、选择FIFO3001至3006的选择器301、校验节点计算单元302、两个循环移位电路303和308、包含18个FIFO3041至30418的分支数据存储存储器304、选择FIFO3041至30418的选择器305、存储接收数据的接收数据存储器306、变量节点计算单元307、解码字计算单元309、接收数据重新排列单元310、以及解码数据重新排列单元311。
首先，将描述将数据存储在分支数据存储存储器300和304中的方法。
分支数据存储存储器300包括6个FIFO 3001至3006，其对应于通过将图121的变换的奇偶校验矩阵H'的行数30除以本构矩阵的行数5(环状结构的单元的列数P)而得出的数。FIFO 300y(y＝1,2,…,以及6)包括存储区域的多个步骤。在每个步骤的存储区域中，可同时读取或写入对应本构矩阵的行数和列数(环状结构的单元的列数P)的5个分支的消息。FIFO 300y的存储区域的步骤的数目变成9，这会是图121的变换的奇偶校验矩阵的行方向的1的数目(汉明权)的最大数。
在FIFO 3001中，以在横向上填充每行的形式(0被忽视的形式)存储对应图121的变换的奇偶校验矩阵H'的第一行至第五行的位置的数据(变量节点的消息vi)。即，如果第j行和第i行被表示为(j,i)，对应变换的奇偶校验矩阵H'的(1,1)至(5,5)的5×5单位矩阵的1的位置的数据被存储在FIFO 3001的第一步骤的存储区域中。在第二步骤的存储区域中，存储与变换的奇偶校验矩阵H'的(1,25)至(5,25)的移位矩阵(通过将5×5单位矩阵通过3环移位至右侧而得到的移位矩阵)的1的位置对应的数据。与以上情形类似，在第三至第八步骤的存储区域中，存储与变换的奇偶校验矩阵H'相关联的数据。在第九步骤的存储区域中，存储与变换的奇偶校验矩阵H'的(1,86)至(5,90)的移位矩阵(通过用0代替5×5的单位矩阵的第一行的1并且将单位矩阵通过1循环移位到左侧而得到的移位矩阵)的1的位置对应的数据。
在FIFO 3002中，存储与图121的变换的奇偶校验矩阵H'的第六至第十行中1的位置的数据。即，在FIFO 3002的第一步骤的存储区域中，存储与构成变换的奇偶校验矩阵H'的(6,1)至(10,5)的求和矩阵(求和矩阵是通过将5×5单位矩阵通过1循环移位至右侧而得到的第一移位矩阵和通过将5×5单位矩阵通过2移位至右侧而得到的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第二步骤的存储区域中，存储与构成变换的奇偶校验矩阵H'的(6,1)至(10,5)的求和矩阵的第二移位矩阵的1的位置对应的数据。
即，对于权重是2或更多的本构矩阵，当本构矩阵是由权重是1的P×P单位矩阵、单位矩阵中1的一个或多个元素变成0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵而得出的移位矩阵的几部分的总和表示时，与1的权重的单位矩阵、准单位矩阵、或移位矩阵中的1的位置对应的数据(与属于单位矩阵、准单位矩阵、或移位矩阵的分支对应的消息)被存储在相同地址(FIFO 3001至3006中相同的FIFO)。
接着，与以上情形类似，在第三至第九步骤的存储区域中，存储与变换的奇偶校验矩阵H'相关联的数据。
在FIFO 3003至3006中，与以上情形类似，存储与变换的奇偶校验矩阵H'相关联的数据。
分支数据存储存储器304包括18个FIFO3041至30418，其对应于通过将变换的奇偶校验矩阵H'的列数90除以作为本构矩阵的列数5(环状结构的单元的列数P)而得出的数。FIFO 304x(x＝1,2,…,以及18)包括存储区域的多个步骤。在每个步骤的存储区域中，可同时读取或写入对应本构矩阵的行数和列数(环状结构的单元的列数P)的5个分支的消息。
在FIFO 3041中，以在纵向上填充每列的形式(0被忽视的形式)存储对应图121的变换的奇偶校验矩阵H'的第一列至第五列的位置的数据(来自变量节点的消息vj)。即，如果第j行和第i列被表示为(j,i)，对应变换的奇偶校验矩阵H'的(1,1)至(5,5)的55单位矩阵的1的位置的数据被存储在FIFO 3041的第一步骤的存储区域中。在第二步骤的存储区域中，存储与构成变换的奇偶校验矩阵H'的(6,1)至(10,5)的求和矩阵(求和矩阵是通过将5×5单位矩阵通过1循环移位至右侧而得到的第一移位矩阵和通过将5×5单位矩阵通过2移位至右侧而得到的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第三步骤的存储区域中，存储与构成变换的奇偶校验矩阵H'的(6,1)至(10,5)的求和矩阵的第二移位矩阵的1的位置对应的数据。
即，对于权重是2或更多的本构矩阵，当本构矩阵是由权重是1的P×P单位矩阵、单位矩阵中1的一个或多个元素变成0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵而得出的移位矩阵的几部分的总和表示时，与1的权重的单位矩阵、准单位矩阵、或移位矩阵中的1的位置对应的数据(与属于单位矩阵、准单位矩阵、或移位矩阵的分支对应的消息)被存储在相同地址(FIFO 3041至30418中相同的FIFO)。
接着，与以上情形类似，在第四至第五步骤的存储区域中，存储与变换的奇偶校验矩阵H'相关联的数据。FIFO 3041的存储区域的步骤的数目变成5，这会是变换的奇偶校验矩阵H'的第一列至第五列的第一行方向的1的数目(汉明权)的最大数。
在FIFO 3042和3043中，与以上情形相似，存储与变换的奇偶校验矩阵H'相关联的数据，并且每个长度(步骤的数目)是5。在FIFO 3044和30412中，与以上情形相似，存储与变换的奇偶校验矩阵H'相关联的数据，并且每个长度(步骤的数目)是3。在FIFO 30413和30418中，与以上情形相似，存储与变换的奇偶校验矩阵H'相关联的数据，并且每个长度(步骤的数目)是2。
接下来，将描述图122的解码装置的操作。
分支数据存储存储器300包括6个FIFO 3001至3006。根据有关从之前的步骤的循环移位电路308提供的五个消息D311属于图121中变换的奇偶校验矩阵H'的哪个行的信息(矩阵数据)D312，从FIFO 3001至3006中选择FIFO存储数据并且将五个消息D311依次共同存储在所选择的FIFO中。当读取数据时，分支数据存储存储器300依次从FIFO 3001中读取五个消息D3001并且将消息提供到下一个步骤的选择器301。在从FIFO3001读取消息结束之后，分支数据存储存储器300依次从FIFO 3002至3006读取消息并且将消息提供到选择器301。
在FIFO 3001至3006中，选择器301根据选择信号D301从当前读取数据的FIFO中选择五个消息，并且将所选择的消息作为消息D302提供到校验节点计算单元302。
校验节点计算单元302包括五个校验节点计算器3021至3025。校验节点计算单元302使用通过选择器301提供的消息D302(D3021至D3025)(表达式7的消息vi)来根据表达式(7)执行校验节点操作并且将校验节点操作因此得到的五个消息D303(D3031至D3035)(表达式(7)的消息uj)提供至循环移位电路303。
循环移位电路303基于多少变成变换的奇偶校验矩阵H'中的原点的单位矩阵(或准单位矩阵)被循环移位从而得出相应分支的信息(矩阵数据)D305来循环移位通过校验节点计算单元302计算的五个消息D3031至D3035，并且将结果作为消息D304提供到分支数据存储存储器304。
分支数据存储存储器304包括18个FIFO 3041至30418。根据有关从之前的步骤的循环移位电路303提供的五个消息D304属于变换的奇偶校验矩阵H'的哪个行的信息D305，从FIFO 3041至30418中选择FIFO存储数据并且将五个消息D304依次共同存储在所选择的FIFO中。当读取数据时，分支数据存储存储器304依次从FIFO 3041中读取五个消息D3041并且将消息提供到下一个步骤的选择器305。在从FIFO 3041读取消息结束之后，分支数据存储存储器304依次从FIFO 3042至30418读取消息并且将消息提供到选择器305。
在FIFO 3041至30418中，选择器305根据选择信号D307从当前读取数据的FIFO中选择五个消息，并且将所选择的消息作为消息D308提供到变量节点计算单元307和解码字计算单元309。
同时，接收数据重新排列单元310重排通过执行表达式(12)的列替换经由通信路径13接收的LDPC码D313并且将LDPC码作为接收数据D314提供到接收数据存储器306，其中LDPC码D313对应于图119中的奇偶校验矩阵H。接收数据存储器306根据接收数据重新排列单元310提供的接收数据D314计算接收LLR(对数似然比)，存储接收LLR，收集五个接收LLR，并且将接收LLR作为接收值D309提供到变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括五个变量节点计算器3071至3075。变量节点计算单元307使用通过选择器305提供的消息D308(D3081至D3085)(表达式(1)的消息uj)以及接收数据存储器306提供的五个接收值D309(表达式(1)的接收值u0i)来根据表达式(1)执行变量节点操作，并且将所获得的消息D310(D3101至D3105)(表达式(1)的消息vi)作为操作结果提供到循环移位电路308。
循环移位电路308基于多少变成变换的奇偶校验矩阵H'中的原点的单位矩阵(或准单位矩阵)被循环移位从而获得相应分支的信息来循环移位通过变量节点计算单元307计算的消息D3101至D3105，并且将结果作为消息D311提供到分支数据存储存储器300。
通过在一个循环中循环以上操作，可以执行一次LDPC码的解码(变量节点操作和校验节点操作)。在预定次数的解码LDPC码之后，在解码字计算单元309和解码数据重新排列单元311中，图122的解码装置计算最终解码结果并且输出最终解码结果。
即，解码字计算单元309包括五个解码字计算器3091至3095。解码字计算单元309使用选择器305输出的五个消息D308(D3081至D3085)(表达式的消息uj)以及接收数据存储器306提供的五个接收值D309(表达式(5)的接收值uoi)基于表达式(5)计算解码结果(解码字)作为多个解码的最终步骤，并且将因此获得的解码数据D315提供到解码数据重新排列单元311。
解码数据重新排列单元311对从解码字计算单元309提供的解码数据D315执行表达式(12)的列替换的反向替换，对其顺序进行权重新排列，并且输出解码数据作为最终解码结果D316。
如上所述，通过对奇偶校验矩阵(原始的奇偶校验矩阵)执行行替换和列替换中的一者或两者并且将其转换成通过p×p单位矩阵、其1的一个或多个元素变成0的准单位矩阵、循环移位单位矩阵或准单位矩阵的移位矩阵的组合示出的奇偶校验矩阵(变换的奇偶校验矩阵)，求和矩阵是单位矩阵、准单位矩阵以及移位矩阵的两个或多个以及p×p个0矩阵的总和，即，本构矩阵的组合，对于LDPC码解码，可以采用通过P同时执行校验节点计算和变量节点计算的架构，其中P小于奇偶校验矩阵的行数和列数。在采用通过P同时执行节点计算(校验节点计算和变量节点计算)的架构的情况下，P是小于奇偶校验矩阵的行数和列数的数，与通过等于奇偶校验矩阵的行数和列数的数同时执行节点计算的情况相比，可以抑制可行范围内的工作频率并且执行很多项的迭代解码。
与图122的解码装置相似，构成图116的接收装置12的LDPC解码器166通过同时执行P校验节点操作和变量节点操作而执行LDPC解码。
即，为了简化说明，如果构成图8的发射装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵被认为是在图119中示出的奇偶校验矩阵H(其中，奇偶矩阵变成阶梯结构)，则在发射装置11的奇偶交织器23中，在信息K被设为60、环状结构的单元的列数P被设为5、并且奇偶长度M的除数q(＝M/P)被设为6的状态下，奇偶交织以使第(K+qx+y+1)码位交织成第(K+Py+x+1)码位的位置。
因为奇偶交织对应如上所述表达式(12)的列替换，没必要在LDPC解码器166中执行表达式(12)的列替换。
因此，在图116的接收装置12中，如上所述，在执行表达式(12)的列替换的状态中，不执行奇偶去交织的LDPC码，即，LDPC码被从列扭转去交织器55提供到LDPC解码器166。在LDPC解码器166中，除了不执行表达式(12)的列替换以外，执行与图122的解码装置相同的处理。
即，图123示出了图116的LDPC解码器166的配置实例。
在图123中，除了不提供图122的接收数据重新排列单元310以外，LDPC解码器166具有与图122的解码装置相同的配置，并且除了不执行表达式(12)的列替换以外执行与图122的解码装置相同的处理。因此，省略了对LDPC解码器的说明。
如上所述，因为LDPC解码器166可被配置成不提供接收数据重新排列单元310，与图122的解码装置相比可以减小规模。
在图119至图123中，为了简化说明，LDPC码的码长N被设为90，信息长度K被设为60，环状结构的单元的本构矩阵P的列数(本构矩阵的行数和列数)被设为5，并且奇偶长度的除数q(＝＝M/P)被设为6。然而，码长N、信息长度K、环状结构的单元的列数P和除数q(＝M/P)不限于以上值。
即，在图8的发射装置11中，LDPC编码器115输出码长N被设为64800或16200、信息长度K被设为N-Pq(＝N-M)、环状结构的单元的列数P被设为360、并且除数q被设为M/P的LDPC码。然而，图123的LDPC解码器166可应用于对于LDPC码同时执行P校验节点操作和变量节点操作并且执行LDPC解码的情况。
图124是处理构成图117的位去交织器165的多路复用器54的示意图。
即，图124的A示出了多路复用器54的功能性配置实例。
多路复用器54包括反向交换单元1001和存储器1002。
对从之前步骤的QAM解码器164提供的符号的符号位，多路复用器54执行对应发射装置11的解复用器25执行的交换处理的反向交换处理(交换处理的反向处理)，即，用于将交换处理交换的LDPC码的码位(符号位)的位置返回至原始位置的交换处理，并且将因此获得的LDPC码提供到以下步骤的列扭转去交织器55。
即，在多路复用器54中，b个符号的mb位的符号位y0,y1,…,以及ymb-1被提供给b(连续)符号的单元中的反向交换单元1001。
反向交换单元1001执行反向交换以将mb位的符号位y0,y1,…,以及ymb-1返回至原始mb位的码位b0,b1,…,以及bmb-1的排列(在构成发射装置11的侧的解复用器25的交换单元32中执行交换之前的码位b0至bmb-1的排列)并且输出因此获得的mb位的码位b0至bmb-1。
与构成发射装置11的侧的解复用器25的存储器31相似，存储器1002具有存储容量以在行(横向)方向上存储mb位并且在列方向上存储N/(mb)位。即，存储器1002包括储存N/(mb)位的mb列。
然而，在存储器1002中，在执行从发射装置11的解复用器25的存储器31读取码位的方向上执行通过反向交换单元1001输出的LDPC码的码位的写入，以及在执行将码位写入存储器31的方向执行写入到存储器1002的码位的读取。
即，在接收装置12的多路复用器54中，如在图124的A所示出的，朝向存储器1002的第一行开始的较低行依次执行在mb位的单元中的行方向上通过反向交换单元1001输出的LDPC码的码位的写入。
如果对应一个码长的码位的写入结束，多路复用器54在列方向上读取存储器1002的码位并且将码位提供到以下步骤的列扭转去交织器55。
在这种情况下，图124的B是从存储器1002读取码位的示意图。
在多路复用器54中，从左侧朝向右方的列沿向下方向(列方向)执行从构成存储器1002的列的上侧开始的LDPC码的码位的读取。
图125是构成图117的位去交织器165的列扭转去交织器55的处理的示意图。
即，图125示出了多路复用器54的存储器1002的配置实例。
存储器1002具有存储容量以在列(纵向)方向上存储mb位并且在行(横向)方向上存储N/(mb)位并且包括mb列。
列扭转去交织器55将LDPC码的码位沿行方向写入存储器1002，当沿列方向读取码位时控制读取开始位置，并且执行列扭转去交织。
即，在列扭转去交织器55中，对于多个列中的每一列适当地改变开始读取码位的读取开始位置并且执行将通过列扭转交织重排的码位的排列返回到原始排列的反向重排处理。
在这种情况下，图125示出了当调制方法是16APSK、16QAM等并且图28所描述的倍数b是1时存储器1002的配置实例。在这种情况下，一个符号的位数m是4位并且存储器1002包括四(＝mb)列。
列扭转去交织器55，(而非多路复用器54)，朝向存储器1002的第一行开始的较低行沿行方向依次执行通过反向交换单元1001输出的LDPC码的码位的写入。
如果对应一个码长的码位的写入结束，列扭转去交织器55朝向从左侧向右方向的列从存储器1002的上侧开始沿向下方向(列方向)执行读取码位。
然而，列扭转去交织器55将通过发射装置11的侧的列扭转交织24写入码位的写入开始位置用作码位的读取开始位置执行从存储器1002的读取码位。
即，如果每列的头部(顶部)的位置的地址被设为0并且通过递增顺序的整数表示列方向的每个位置的地址，在列扭转去交织器55中，当调制方法是16APSK或16QAM并且倍数b是1时，关于最左列，读取开始位置被设置为地址是0的位置。关于第二列(从左侧)，读取开始位置被设置为地址是2的位置。关于第三列(从左侧)，读取开始位置被设置为地址是4的位置。关于第四列(从左侧)，读取开始位置被设置为地址是7的位置。
关于读取开始位置是除了地址是0的位置以外的位置的列，在执行读取码位至最下方的位置之后，位置返回到头部(地址是0的位置)，并且在执行读取开始位置之前立即读取位置。然后，执行从下一(右)列的读取。
通过执行上述列扭转去交织，通过列扭转交织重排的码位的排列返回到原始排列。
图126是示出图116的位去交织器165的另一配置实例的框图。
在附图中，在下文中适当地省略与用相同的参考数字及其说明表示的图117的情况对应的部分。
即，除了新设置的奇偶去交织器1011以外，图126的位去交织器165与图117的情况具有相同的配置。
在图126中，位去交织器165包括多路复用器(MUX)54、列扭转去交织器55、以及奇偶去交织器1011并且对从QAM解码器164提供的LDPC码执行码位的位去交织。
即，对从QAM解码器164提供的LDPC码，多路复用器54执行与发射装置11的解复用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，将通过交换处理交换的码位的位置返回到原始位置的反向交换处理，并且将因此获得的LDPC码提供到列扭转去交织器55。
由于通过发射装置11的列扭转交织器24执行的重排处理，列扭转去交织器55对从多路复用器54提供的LDPC码执行与列扭转交织对应的列扭转去交织。
由于列扭转去交织而获得的LDPC码从列扭转去交织器55提供到奇偶去交织器1011。
对在列扭转去交织器55中的列扭转去交织之后的码位，奇偶去交织器1011执行与发射装置11的奇偶交织器23执行的奇偶交织对应的奇偶去交织(奇偶交织的反向处理)，即，将通过奇偶交织改变排列的LDPC码的码位的排列返回到原始排列的奇偶去交织。
将由于奇偶去交织获得的LDPC码从奇偶去交织器1011提供到LDPC解码器166。
因此，在图126的位去交织器165中，执行反向交换处理、列扭转接交织、以及奇偶去交织的LDPC码，即，根据奇偶校验矩阵H通过LDPC编码获得的LDPC码被提供给LDPC解码器166。
LDPC解码器166通过利用用于由发射装置11的LDPC编码器115进行的LDPC编码的奇偶校验矩阵H执行来自位去交织器165的LDPC码的LDPC解码。即，LDPC解码器166通过利用用于由发射装置11的LDPC编码器115进行的LDPC编码的奇偶校验矩阵H本身或者通过利用通过对奇偶校验矩阵H执行与奇偶交织对应的至少列替换而获得的变换的奇偶校验矩阵执行来自位去交织器165的LDPC码的LDPC解码。
在图126中，根据奇偶校验矩阵H通过LDPC编码获得的LDPC码从位去交织器165(其奇偶去交织器1011)提供到LDPC解码器166。因此，当使用发射装置11的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H执行LDPC码的LDPC解码时，可以通过根据整个系列的解码方法执行LDPC解码以为每个结点相继执行消息(校验节点消息和变量节点消息)的操作的解码装置或者根据完全并行的解码方法进行LDPC解码以为所有结点同时(并行)执行消息的操作的解码装置来配置LDPC解码器166。
在LDPC解码器166中，当使用通过对由发射装置11的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H执行对应奇偶交织的至少列替换而获得的变换的奇偶校验矩阵执行LDPC码的LDPC解码时，可由解码装置(图122)配置LDPC解码器166，即，同时执行P(或除了1以外的P的除数)校验节点操作和变量节点操作的架构的解码装置并且解码装置具有接收数据重新排列单元310以执行与列替换相同的列替换从而获得关于LDPC码的变换的奇偶校验矩阵并且重排LDPC码的码位。
在图126中，出于说明的方便，多路复用器54执行反向交换处理，单独配置执行列扭转去交织的列扭转去交织器55和执行奇偶去交织的奇偶去交织器1011。然而，类似于发射装置11的奇偶交织器23、列扭转交织器24、以及解复用器25，可整体地配置多路复用器54、列扭转解复用器55、以及奇偶解复用器1011的两个或更多个元件。
此外，在图126中，在发射装置11的位交织器116(图8)被配置成不包括奇偶交织器23和列扭转交织器24的情况下，位去交织器165可被配置成不包括列扭转去交织器55和奇偶去交织器1011。
甚至在这种情况下，LDPC解码器166可被配置成具有通过利用奇偶校验矩阵H本身执行LDPC解码的整个系列的解码方法的解码装置，通过利用奇偶校验矩阵H本身执行LDPC解码的完全并行的解码方法的解码装置，以及具有通过P同时的校验节点计算和通过利用变换的奇偶校验矩阵H'的变量节点计算执行LDPC解码的接收数据重新排列单元310的解码装置(图122)。
[接收系统的配置实例]
图127是示出可以应用于接收装置12的接收系统的第一配置实例的框图。
在图127中，接收系统包括获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103。
获取单元1101通过在附图中未示出的传输路径(通信路径)，诸如，地面数字广播、卫星数字广播、CATV网络、因特网、以及其他网络获取包含通过对程序的诸如图像数据或声音数据的LDPC目标数据执行至少LDPC编码而获得的LDPC码的信号，并且向传输路径解码处理单元1102提供信号。
在这种情况下，当通过地面电波、卫星电波、或CATV(有线电视)网络从广播站广播由获取单元1101获取的信号时，获取单元1101被配置成使用调谐器和STB(机顶盒)。当通过诸如IPTV(因特网协议电视)的多路广播从网络服务器发送由获取单元1101获取的信号时，获取单元1101被配置成使用网络I/F(接口)，诸如，NIC(网络接口卡)。
传输路径解码处理单元1102对应接收装置12。传输路径解码处理单元1102执行传输路径解码处理，至少包括对由获取单元1101通过传输路径获取的信号纠正在传输路径中产生的错误的处理，并且将因此获得的信号提供到信息源解码处理单元1103。
即，由获取单元1101通过传输路径获取的信号是通过执行至少纠错编码以纠正在传输路径中产生的错误而获得的信号。传输路径解码处理单元1102对信号执行诸如纠错处理的传输路径解码处理。
作为纠错编码，例如，存在LDPC编码或BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理包括解调调制信号。
信息源解码处理单元1103对被执行传输路径解码处理的信号执行至少包括用于将压缩信息扩展至原始信息的处理的信息源解码处理。
即，可对由获取单元1101通过传输路径获取的信号执行压缩信息的压缩编码以减少与信息对应的声音或图像的数据量。在这种情况下，信息源解码处理单元1103对被执行传输路径解码处理的信号执行信息源解码处理，诸如，将压缩信息扩展到原始信息的处理(扩展处理)。
当对由获取单元1101通过传输路径获取的信号未执行压缩编码时，在信息源解码处理单元1103中不执行将压缩信息扩展到原始信息的处理。
在这种情况下，作为扩展处理，存在MPEG解码。在传输路径解码处理中，除了扩展处理意外，可以包括解扰。
在配置为如上所述的接收系统中，在获取单元1101中，通过传输路径获取其中对诸如图像或声音的数据执行压缩编码(诸如，MPEG编码)和纠错编码(诸如，LDPC编码)的信号并且将该信号提供给传输路径解码处理单元1102。
在传输路径解码处理单元1102中，与接收装置12相同的处理对从获取单元1101提供的信号执行传输路径解码处理并且将因此获得的信号提供到信息源解码处理单元1103。
在信息源解码处理单元1103中，对从传输路径解码处理单元1102提供的信号执行诸如MPEG解码的信息源解码处理并且输出因此获得的图像或声音。
上述图127的接收系统可应用于电视调谐器以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103的每一个可被配置成一个独立的装置(硬件(IC(集成电路)等)或软件模块)。
关于获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103，一组获取单元1101和传输路径解码处理单元1102，一组传输路径解码处理单元1102和信息源解码处理单元1103，以及一组获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103的每一个可被配置成一个独立的装置。
图128是示出可以应用于接收装置12的接收系统的第二配置实例的框图。
在附图中，在下文中适当地省略与用相同的参考数字及其说明表示的图127的情况对应的部分。
图128的接收系统与图127的情况的共同之处在于设置了获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103并且与图127的情况的不同之处在于新设置了输出单元1111。
输出单元1111是显示图像的显示装置或输出声音的扬声器并且输出与从信息源解码处理单元1103输出的信号对应的图像或声音。即，输出单元1111显示图像或输出声音。
上述图128的接收系统可应用于接收与数字广播对应的电视广播的TV(电视接收器)或接收无线电广播的无线电接收器。
当对在获取单元1101中获取的信号未执行压缩编码时，传输路径解码处理单元1102输出的信号被提供至输出单元1111。
图129是示出可应用于接收装置12的接收系统的第三配置实例的框图。
在附图中，在下文中适当地省略与用相同的参考数字及其说明表示的图127的情况对应的部分。
图129的接收系统与图127的情况的共同之处在于设置了获取单元1101和传输路径解码处理单元1102。
然而，图129的接收系统与图127的情况的不同之处在于未设置信息源解码处理单元1103并且新设置了记录单元1121。
记录单元1121在记录(存储)介质(诸如，光盘、硬盘(磁盘)、以及闪存)上记录(存储)由传输路径解码处理单元1102输出的信号(例如，MPEG的TS的TS数据包)。
上述图129的接收系统可应用于记录电视广播的记录器。
在图129中，通过设置信息源解码处理单元1103配置接收系统并且接收系统可记录由信息源解码处理单元1103执行信息源解码处理而获得的信号，即，由记录单元1121解码而获得的声音或图像。
[计算机的实施方式]
接下来，可通过硬件或者软件执行上述一系列处理。在通过软件执行一系列处理的情况下，在通用计算机中安装配置软件的程序。
因此，图130示出了安装有执行一系列处理的程序的计算机的实施方式的配置实例。
可以在硬盘705和与嵌入在计算机中的记录介质对应的ROM 703上提前记录节目。
可替换地，该程序可临时或者永久性地存储(记录)在可移除记录介质711中，诸如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可移除记录介质711可被提供为所谓的套装软件。
将程序从可移除记录介质711安装到计算机。此外，可经由数字卫星广播的人造卫星通过无线的方式将程序从下载位置发送到计算机或者该程序可经由网络(诸如，LAN(局域网)或因特网)通过有线的方式发送到计算机。计算机可接收如上所述由通信单元708发送的程序并且将程序安装在嵌入式硬盘705中。
计算机包括嵌入在其中的CPU(中央处理器)702。输入/输出接口710通过总线701被连接至CPU 702。如果用户操作使用键盘、鼠标、以及麦克风配置的输入单元707并且通过输入/输出接口710输入命令，CPU702根据命令执行存储在ROM(只读存储器)703中的程序。可替换地，CPU 702加载存储在硬盘705中的程序，从卫星或网络发送的由通信单元708接收并且安装在硬盘705中的程序，或者从安装至驱动器709并且安装在硬盘705中的可移动记录介质711读取到RAM(随机存取存储器)704的程序并且执行程序。因此，CPU 702根据上述流程图执行处理或者通过上述框图的配置执行的处理。此外，CPU 702输出来自使用LCD(液晶显示器)或扬声器配置的输出单元706的处理结果，发送来自通信单元708的处理结果，并且根据需要通过输入/输出接口710将处理结果记录在硬盘705上。
在本说明书中，没必要处理描述用于使计算机根据如流程图所描述的顺序按时间顺序执行各种处理的程序的处理步骤并且并且还包括平行或单独执行的处理(例如，并行处理或使用对象的处理)。
程序可由一个计算机处理或者可以分布式方式由多个计算机处理。可以将程序发送到远程计算机并且可以执行程序。
本公开的实施方式不限于上述的实施方式，并且在不脱离本公开的范围的情况下，可以做出各种改变和修改。
即，例如，即使通信路径13(图7)是卫星线路、地面电波、电缆(有线电路)及其他中的任何一个，可以使用上述新LDPC码(的奇偶校验矩阵初始值表)。此外，新LDPC码也可用于进行数据传输而非数字广播。
参考符号列表
11 发射装置
12 接收装置
23 奇偶交织器
24 列扭转交织器
25 解复用器
31 存储器
32 交换单元
54 多路复用器
55 列扭转交织器
111 模式自适应/多路复用器
112 垫整电容器
113 BB扰频器
114 BCH编码器
115 LDPC编码器
116 位交织器
117 QAM编码器
118 时间交织器
119 MISO/MIMO编码器
120 频率交织器
121 BCH编码器
122 LDPC编码器
123 QAM编码器
124 频率交织器
131 帧构建器/资源分配单元
132 OFDM生成单元
151 OFDM操作单元
152 帧管理单元
153 频率去交织器
154 QAM解码器
155 LDPC解码器
156 BCH解码器
161 频率去交织器
162 MISO/MIMO解码器
163 时间去交织器
164 QAM解码器
165 位去交织器
166 LDPC解码器
167 BCH解码器
168 BB解扰器
169 零值删除单元
170 解复用器
300 分支数据存储存储器
301 选择器
302 校验节点计算单元
303 循环移位电路
304 分支数据存储存储器
305 选择器
306 接收数据存储器
307 变量节点计算单元
308 循环移位电路
309 解码字计算单元
310 接收数据重新排列单元
311 解码数据重新排列单元
601 编码处理单元
602 存储单元
611 编码率设置单元
612 初始值表读取单元
613 奇偶校验矩阵生成单元
614 信息位读取单元
615 编码奇偶运算单元
616 控制单元
701 总线
702 CPU
703 ROM
704 RAM
705 硬盘
706 输出单元
707 输入单元
708 通信单元
709 驱动器
710 输入/输出接口
711 可移除记录介质
1001 反向交换单元
1002 存储器
1011 奇偶去交织器
1101 获取单元
1101 传输路径解码处理单元
1103 信息源解码处理单元
1111 输出单元
1121 记录单元

Claims (19)

1.一种数据处理装置，包括：
编码单元，被配置为基于低密度奇偶校验码的奇偶校验矩阵将信息位编码成具有64800位的码长N以及18/30的编码率r的低密度奇偶校验码，其中，
所述低密度奇偶校验码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括对应于所述信息位的M×K维的信息矩阵部和对应于所述奇偶校验位的M×M维的奇偶矩阵部，K为信息长度，M为奇偶长度，其中，N＝K+M，以及K＝N×r，
所述奇偶矩阵部具有阶梯结构，其中，元素“1”以阶梯方式布置的，在所述奇偶矩阵部中，第一行中的行权重为1，剩余行中的为2，并且，最后一列中的列权重为1，剩余列中的为2，
所述信息矩阵部由奇偶校验矩阵初始值表示出，其中，所述奇偶校验矩阵初始值表是在第i行示出元素“1”在所述信息矩阵部的第(1+360×(i-1))列中的位置的表格，并且所述信息矩阵部的第(2+360×(i-1))至第(360×i)列是基于每个第(1+360×(i-1))列、通过将各自的在前的列向下循环偏移M/360来确定的，其中，1≤i≤K/360；并且，
所述奇偶校验矩阵初始值表包括：
2.根据权利要求1所述的数据处理装置，其中，所述信息位包括电视广播节目数据。
3.根据权利要求1所述的数据处理装置，其中，所述装置被配置为经由陆地链路发送所述低密度奇偶校验码。
4.根据权利要求1所述的数据处理装置，其中，所述装置被配置为经由卫星链路发送所述低密度奇偶校验码。
5.一种数据处理方法，包括：
编码步骤，基于低密度奇偶校验码的奇偶校验矩阵将信息位编码成具有64800位的码长N以及18/30的编码率r的低密度奇偶校验码，其中，
所述低密度奇偶校验码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括对应于所述信息位的M×K维的信息矩阵部和对应于所述奇偶校验位的M×M维的奇偶矩阵部，K为信息长度，M为奇偶长度，其中，N＝K+M，以及K＝N×r，
所述奇偶矩阵部具有阶梯结构，其中，元素“1”以阶梯方式布置的，在所述奇偶矩阵部中，第一行中的行权重为1，剩余行中的为2，并且，最后一列中的列权重为1，剩余列中的为2，
所述信息矩阵部由奇偶校验矩阵初始值表示出，其中，所述奇偶校验矩阵初始值表是在第i行示出元素“1”在所述信息矩阵部的第(1+360×(i-1))列中的位置的表格，并且所述信息矩阵部的第(2+360×(i-1))至第(360×i)列是基于每个第(1+360×(i-1))列，通过将各自的在前的列向下循环偏移M/360来确定的，其中，1≤i≤K/360；并且，
所述奇偶校验矩阵初始值表包括：
6.根据权利要求5所述的数据处理方法，其中，所述信息位包括电视广播节目数据。
7.根据权利要求5所述的数据处理方法，其中，所述方法包括经由陆地链路发送所述低密度奇偶校验码。
8.根据权利要求5所述的数据处理方法，其中，所述方法包括经由卫星链路发送所述低密度奇偶校验码。
9.一种数据处理装置，包括：
解码单元，被配置为基于低密度奇偶校验码的奇偶校验矩阵解码具有64800位的码长N以及18/30的编码率r的低密度奇偶校验码，其中，
所述低密度奇偶校验码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括对应于所述信息位的M×K维的信息矩阵部和对应于所述奇偶校验位的M×K维的奇偶矩阵部，K为信息长度，M为奇偶长度，其中，N＝K+M，以及K＝N×r，
所述奇偶矩阵部具有阶梯结构，其中，元素“1”以阶梯方式布置的，在所述奇偶矩阵部中，第一行中的行权重为1，剩余行中的为2，并且，最后一列中的列权重为1，剩余列中的为2，
所述信息矩阵部由奇偶校验矩阵初始值表示出，其中，所述奇偶校验矩阵初始值表是在第i行示出元素“1”在所述信息矩阵部的第(1+360×(i-1))列中的位置的表格，并且所述信息矩阵部的第(2+360×(i-1))至第(360×i)列是基于每个第(1+360×(i-1))列，通过将各自的在前的列向下循环偏移M/360来确定的，其中，1≤i≤K/360；并且，
所述奇偶校验矩阵初始值表包括：
10.根据权利要求9所述的数据处理装置，其中，所述信息位包括电视广播节目数据。
11.根据权利要求9所述的数据处理装置，其中，所述装置包括经由陆地链路接收所述低密度奇偶校验码。
12.根据权利要求10所述的数据处理装置，其中，所述装置包括经由卫星链路接收所述低密度奇偶校验码。
13.电视接收器，包括根据权利要求9至12中任一项所述的数据处理装置。
14.一种数据处理方法，包括：
解码步骤，基于低密度奇偶校验码的奇偶校验矩阵解码具有64800位的码长N以及18/30的编码率的低密度奇偶校验码，其中，
所述低密度奇偶校验码包括信息位和奇偶校验位，
所述信息位包括图像数据和音频数据，
所述奇偶校验矩阵包括对应于所述信息位的M×K维的信息矩阵部和对应于所述奇偶校验位的M×M维的奇偶矩阵部，K为信息长度，M为奇偶长度，其中，N＝K+M，以及K＝N×r，
所述奇偶矩阵部具有阶梯结构，其中，元素“1”以阶梯方式布置的，在所述奇偶矩阵部中，第一行中的行权重为1，剩余行中的为2，并且，最后一列中的列权重为1，剩余列中的为2，
所述信息矩阵部由奇偶校验矩阵初始值表示出，其中，所述奇偶校验矩阵初始值表是在第i行示出元素“1”在所述信息矩阵部的第(1+360×(i-1))列中的位置的表格，并且所述信息矩阵部的第(2+360×(i-1))至第(360×i)列是基于每个第(1+360×(i-1))列，通过将各自的在前的列向下循环偏移M/360来确定的，其中，1≤i≤K/360；并且，
所述奇偶校验矩阵初始值表包括：
15.根据权利要求14所述的数据处理方法，其中，所述信息位包括电视广播节目数据。
16.根据权利要求14所述的数据处理方法，其中，所述方法包括经由陆地链路接收所述低密度奇偶校验码。
17.根据权利要求14所述的数据处理方法，其中，所述方法包括经由卫星链路接收所述低密度奇偶校验码。
18.一种存储指令的记录介质，当所述指令被计算机执行时，使得所述计算机执行根据权利要求5至8中任一项所述的数据处理方法。
19.一种存储指令的记录介质，当所述指令被计算机执行时，使得所述计算机执行根据权利要求14至17中任一项所述的数据处理方法。
CN201480007093.9A 2013-02-08 2014-01-27 数据处理装置和数据处理方法 Active CN104969477B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013023879 2013-02-08
JP2013-023879 2013-02-08
PCT/JP2014/051620 WO2014123014A1 (ja) 2013-02-08 2014-01-27 データ処理装置、及びデータ処理方法

Publications (2)

Publication Number Publication Date
CN104969477A CN104969477A (zh) 2015-10-07
CN104969477B true CN104969477B (zh) 2019-06-04

Family

ID=51299611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007093.9A Active CN104969477B (zh) 2013-02-08 2014-01-27 数据处理装置和数据处理方法

Country Status (9)

Country Link
US (1) US20160043737A1 (zh)
EP (1) EP2955852A4 (zh)
JP (1) JPWO2014123014A1 (zh)
KR (1) KR102092172B1 (zh)
CN (1) CN104969477B (zh)
BR (1) BR112015018430B1 (zh)
CA (1) CA2900007C (zh)
MX (1) MX2015009839A (zh)
WO (1) WO2014123014A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014123017A1 (ja) 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2014123015A1 (ja) * 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
KR102091888B1 (ko) * 2013-02-08 2020-04-14 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법
US20150349802A1 (en) * 2013-02-08 2015-12-03 Sony Corporation Data processing device and data processing method
JPWO2015041072A1 (ja) * 2013-09-20 2017-03-02 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2017214851A1 (zh) * 2016-06-14 2017-12-21 华为技术有限公司 一种信号传输的方法、发射端及接收端
WO2018174936A1 (en) * 2017-03-20 2018-09-27 Intel Corporation Systems, methods, and apparatuses for tile matrix multiplication and accumulation
CN107172386B (zh) * 2017-05-09 2018-06-29 西安科技大学 一种基于计算机视觉的非接触式数据传输方法
CN110516713A (zh) * 2019-08-02 2019-11-29 阿里巴巴集团控股有限公司 一种目标群体识别方法、装置及设备
CN111464188B (zh) * 2020-03-19 2023-10-24 中科南京移动通信与计算创新研究院 一种dvb-s2 ldpc编译码校验矩阵的存储结构及方法
CN116596284B (zh) * 2023-07-18 2023-09-26 益企商旅(山东)科技服务有限公司 基于客户需求的差旅决策管理方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1418675A2 (en) * 2002-10-29 2004-05-12 Samsung Electronics Co., Ltd. Method and apparatus for deinterleaving interleaved data stream in a communication system
CN1787420A (zh) * 2005-12-16 2006-06-14 清华大学 一种信号交织图案的生成方法
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7234098B2 (en) * 2003-10-27 2007-06-19 The Directv Group, Inc. Method and apparatus for providing reduced memory low density parity check (LDPC) codes
DK2056549T3 (da) * 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
MY155083A (en) * 2007-11-26 2015-08-28 Sony Corp Data processing apparatus and data processing method as well as encoding apparatus and encoding method
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI538415B (zh) * 2007-11-26 2016-06-11 Sony Corp Data processing device and data processing method
EP2091156B1 (en) * 2008-02-18 2013-08-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes
KR101027873B1 (ko) * 2008-12-16 2011-04-07 윤일식 엘리베이터 도어의 유리판 고정장치
US8726137B2 (en) * 2009-02-02 2014-05-13 Telefonaktiebolaget L M Ericsson (Publ) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
JP2011176782A (ja) * 2010-02-26 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP5505725B2 (ja) * 2010-09-16 2014-05-28 ソニー株式会社 データ処理装置、及びデータ処理方法
KR101702358B1 (ko) * 2011-01-06 2017-02-03 삼성전자주식회사 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
JP2012147197A (ja) * 2011-01-11 2012-08-02 Panasonic Corp 通信装置、通信方法、及び通信プログラム
KR102091888B1 (ko) * 2013-02-08 2020-04-14 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1418675A2 (en) * 2002-10-29 2004-05-12 Samsung Electronics Co., Ltd. Method and apparatus for deinterleaving interleaved data stream in a communication system
CN1838543A (zh) * 2005-03-11 2006-09-27 三星电子株式会社 通信系统中的信道交织/解交织装置及其控制方法
CN1787420A (zh) * 2005-12-16 2006-06-14 清华大学 一种信号交织图案的生成方法
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序

Also Published As

Publication number Publication date
JPWO2014123014A1 (ja) 2017-02-02
WO2014123014A1 (ja) 2014-08-14
US20160043737A1 (en) 2016-02-11
EP2955852A1 (en) 2015-12-16
MX2015009839A (es) 2015-12-01
CN104969477A (zh) 2015-10-07
BR112015018430A2 (pt) 2017-07-18
EP2955852A4 (en) 2016-08-24
CA2900007A1 (en) 2014-08-14
KR20150116831A (ko) 2015-10-16
BR112015018430B1 (pt) 2022-02-15
CA2900007C (en) 2023-01-24
KR102092172B1 (ko) 2020-04-14

Similar Documents

Publication Publication Date Title
CN105103455B (zh) 数据处理设备及数据处理方法
CN104969477B (zh) 数据处理装置和数据处理方法
KR102023300B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN104221292B (zh) 数据处理装置和数据处理方法
CN103339862B (zh) 数据处理装置和数据处理方法
KR102023558B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
CN105191147B (zh) 数据处理装置和数据处理方法
CA2917806C (en) Data processing device and data processing method
CN104205648B (zh) 数据处理装置和数据处理方法
KR102023155B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102023299B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN105409130B (zh) 数据处理装置和数据处理方法
KR102023652B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20150117651A (ko) 데이터 처리 장치, 및 데이터 처리 방법
CN105379125B (zh) 数据处理装置以及数据处理方法
CN105164925B (zh) 数据处理装置以及数据处理方法
CN105210299B (zh) 数据处理装置以及数据处理方法
CN105144589B (zh) 数据处理装置以及数据处理方法
CN104969476B (zh) 数据处理装置以及数据处理方法
KR20200001626A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN105379124B (zh) 数据处理装置以及数据处理方法
KR20200107952A (ko) 송신 방법 및 수신 장치
KR20200108832A (ko) 송신 방법 및 수신 장치
CN105191148B (zh) 数据处理装置以及数据处理方法
KR20200107954A (ko) 송신 방법 및 수신 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant