CN105144589B - 数据处理装置以及数据处理方法 - Google Patents

数据处理装置以及数据处理方法 Download PDF

Info

Publication number
CN105144589B
CN105144589B CN201480023818.3A CN201480023818A CN105144589B CN 105144589 B CN105144589 B CN 105144589B CN 201480023818 A CN201480023818 A CN 201480023818A CN 105144589 B CN105144589 B CN 105144589B
Authority
CN
China
Prior art keywords
code
column
bit
matrix
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480023818.3A
Other languages
English (en)
Other versions
CN105144589A (zh
Inventor
篠原雄二
纳比勒·斯文·洛金·穆罕默德
拉克伦·迈克尔
平山雄一
山本真纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN105144589A publication Critical patent/CN105144589A/zh
Application granted granted Critical
Publication of CN105144589B publication Critical patent/CN105144589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Abstract

本发明涉及能够在使用LDPC码的数据传输中确保良好的通信质量的数据处理装置以及数据处理方法。代码长度是16200位并且编码率是7/15的LDPC码的码位由对应于由8PSK限定的8个信号点中的一个的符号的符号位替换。在将储存在具有3×16200/3位的储存容量的储存单元内的并且从每个储存单元中每次读取一位的3位码位分配给一个符号时，当3位码位中从最高有效位开始的第#i+1位被设置为位b#i，一个符号的3位符号位中从最高有效位开始的第#i+1位被设置为位y#i时，位b0、b1、b2分别被y1、y0、y2替换。例如，本发明可以应用于例如使用LDPC码的数据传输等的情况中。

Description

数据处理装置以及数据处理方法
技术领域
本技术涉及一种数据处理装置以及一种数据处理方法，例如，尤其涉及一种数据处理装置以及一种数据处理方法，其能够在使用LDPC码的数据传输中确保良好的通信质量。
背景技术
LDPC(低密度奇偶校验)码具有高纠错功能，并且近年来广泛地用于传输系统中，该传输系统包括卫星数字广播，例如，在欧洲执行的DVB(数字视频广播)-S.2(例如，参照非专利文献1)。此外，检查将LDPC码用于下一代地面数字广播，例如，DVB-T.2。
通过最新研究，众所周知，与涡轮码一样，在代码长度增大时，从LDPC码中获得接近香农极限的性能。由于LDPC码具有最短的距离与代码长度成比例的性能，所以作为其特征，LDPC码具有以下优点：块错误概率特征优异并且很少生成在涡轮码的解码特征中观察到的所谓错误平层现象。
引用列表
非专利文献
非专利文献1：DVB-S.2:ETSI EN 302 307V1.2.1(2009-08)
发明内容
技术问题
DVB标准(例如，采用LDPC码的DVB-S.2、DVB-T.2以及DVB-C.2)使LDPC码成为正交调制(数字调制)(例如，QPSK(正交相移键控))的符号(符号化)，将该符号映射到正交调制的信号点中并且发送该符号。
在使用LDPC码的数据传输(例如，上述DVB-S.2)中，需要确保良好的通信质量。
鉴于这种情况，根据本技术的一个实施方式，需要在使用LDPC码的数据传输中确保良好的通信质量。
问题的解决方案
本技术的第一数据处理装置或数据处理方法是一种数据处理装置或数据处理方法，其包括：编码单元/步骤，被配置为基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码；以及交换单元/步骤，使代码长度是16200位并且编码率是7/15的LDPC码的码位与对应于由8PSK限定的8个信号点中的任一个的符号的符号位交换。在将储存在3个具有16200/3位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的3位码位分配给一个符号时，所述3位码位的从最高有效位开始的第(#i+1)位设置为位b#i，所述一个符号的3位符号位的从最高有效位开始的第(#i+1)位设置为位y#i，并且所述交换单元/步骤使位b0与位y1交换，位b1与位y0交换，并且位b2与位y2交换。LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表格显示。奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的1的元素的位置的表格，并且如下表示：
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
在本技术的第一数据处理装置和数据处理方法中，基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码，使代码长度是16200位并且编码率是7/15的LDPC码的码位与对应于由8PSK限定的8个信号点中的任一个的符号的符号位交换。在交换中，在将储存在3个具有16200/3位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的3位码位分配给一个符号时，所述3位码位的从最高有效位开始的第(#i+1)位设置为位b#i，所述一个符号的3位符号位的从最高有效位开始的第(#i+1)位设置为位y#i，位b0与位y1交换，位b1与位y0交换，并且位b2与位y2交换。LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表格显示。奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的1的元素的位置的表格，并且如下表示：
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
本技术的第二数据处理装置或数据处理方法是一种数据处理装置或数据处理方法，包括：编码单元/步骤，被配置为基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码；以及交换单元/步骤，使代码长度是16200位并且编码率是7/15的LDPC码的码位与对应于由16APSK限定的16个信号点中的任一个的符号的符号位交换。在将储存在4个具有16200/4位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的4位码位分配给一个符号时，所述4位码位的从最高有效位开始的第(#i+1)位设置为位b#i，所述一个符号的4位符号位的从最高有效位开始的第(#i+1)位设置为位y#i，并且所述交换单元/步骤使位b0与位y2交换，位b1与位y1交换，位b2与位y0交换，并且位b3与位y3交换。LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表格显示。奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的1的元素的位置的表格，并且如下表示：
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
在本技术的第二数据处理装置和数据处理方法中，基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码，使代码长度是16200位并且编码率是7/15的LDPC码的码位与对应于由16APSK限定的16个信号点中的任一个的符号的符号位交换。在交换中，在将储存在4个具有16200/4位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的4位码位分配给一个符号时，所述4位码位的从最高有效位开始的第(#i+1)位设置为位b#i，所述一个符号的4位符号位的从最高有效位开始的第(#i+1)位设置为位y#i，位b0与位y2交换，位b1与位y1交换，位b2与位y0交换，并且位b3与位y3交换。LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表格显示。奇偶校验矩阵初始值表格是显示每360列的信息矩阵部分的1的元素的位置的表格，并且如下表示：
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 71467180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 61956324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 63946412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 65736856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005。
数据处理装置可以是独立装置并且可以是构成一个装置的内部区块。
本发明的有利效果
根据本技术的一个实施方式，能够在使用LDPC码的数据传输中确保良好的通信质量。
在本说明书中描述的有利效应仅仅具有示例性，本技术的一个实施方式的有利效果不限于在本说明书中描述的有利效果，而是可以具有额外的有利效果。
附图说明
图1为LDPC码的奇偶校验矩阵H的示图；
图2为示出LDPC码的解码序列的流程图；
图3为LDPC码的奇偶校验矩阵的一个实例的示图；
图4为奇偶校验矩阵的Tanner图的示图；
图5为变量节点的示图；
图6为校验节点的示图；
图7为本发明适用的传输系统的一个实施方式的配置实例的示图；
图8为示出发送装置11的配置实例的方框图；
图9为示出位交错器116的配置实例的方框图；
图10为奇偶校验矩阵的示图；
图11为奇偶矩阵的示图；
图12为在标准DVB-S.2中定义的LDPC码的奇偶校验矩阵的示图；
图13为在标准DVB-S.2中定义的LDPC码的奇偶校验矩阵的示图；
图14为16QAM的信号点设置的示图；
图15为64QAM的信号点设置的示图；
图16为64QAM的信号点设置的示图；
图17为64QAM的信号点设置的示图；
图18为在标准DVB-S.2中定义的信号点设置的示图；
图19为在标准DVB-S.2中定义的信号点设置的示图；
图20为在标准DVB-S.2中定义的信号点设置的示图；
图21为在标准DVB-S.2中定义的信号点设置的示图；
图22为多路分用器25的处理的示图；
图23为多路分用器25的处理的示图；
图24为用于解码LDPC码的Tanner图的示图；
图25为变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图的示图；
图26为在奇偶交错之后与LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的示图；
图27为变换后的奇偶校验矩阵的示图；
图28为列扭转交错器24的处理的示图；
图29为列扭转交错所需要的存储器31的列数以及写入开始位置的地址的示图；
图30为列扭转交错所需要的存储器31的列数以及写入开始位置的地址的示图；
图31为示出由位交错器116和映射器117执行的处理的流程图；
图32为由模拟采用的通信路径的模型的示图；
图33为由模拟获得的误码率和颤动的多普勒频率fd的关系的示图；
图34为由模拟获得的误码率和颤动的多普勒频率fd的关系的示图；
图35为示出LDPC编码器115的配置实例的方框图；
图36为示出LDPC编码器115的处理的流程图；
图37为奇偶校验矩阵初始值表格的实例的示图，其中，编码率是1/4并且代码长度是16200；
图38为由奇偶校验矩阵初始值表格计算奇偶校验矩阵H的方法的示图；
图39为用于r＝7/15的Sx的16k码的奇偶校验矩阵初始值表格的实例的示图；
图40为用于r＝8/15的Sx的16k码的奇偶校验矩阵初始值表格的实例的示图；
图41为度序列的这种整体的Tanner图的一个实例的示图，其中，列重量是3并且行重量是6；
图42为多边缘型的整体的Tanner图的一个实例的示图；
图43为用于Sx的16k码的奇偶校验矩阵的最小循环长度和性能阈值的示图；
图44为用于Sx的16k码的奇偶校验矩阵的示图；
图45为用于Sx的16k码的奇偶校验矩阵的示图；
图46为根据当前方法的交换处理的示图；
图47为根据当前方法的交换处理的示图；
图48为在将16k码用于Sx的数据传输中调制方法是8PSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第一实例的示图；
图49为在将16k码用于Sx的数据传输中调制方法是8PSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第二实例的示图；
图50为模拟测量BER/FER的模拟结果的示图；
图51为模拟测量BER/FER的模拟结果的示图；
图52为示出使用模拟的传输系统的传输系统模型的方框图；
图53为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第一实例的示图；
图54为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第二实例的示图；
图55为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第三实例的示图；
图56为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第四实例的示图；
图57为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第五实例的示图；
图58为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第六实例的示图；
图59为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第七实例的示图；
图60为在将16k码用于Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第八实例的示图；
图61为模拟测量BER/FER的模拟结果的示图；
图62为模拟测量BER/FER的模拟结果的示图；
图63为在16APSK用作调制方法时16APSK的信号点和半径比γ的设置的一个实例的示图；
图64为在16APSK用作调制方法时16APSK的信号点和半径比γ的设置的一个实例的示图；
图65为示出在图7中的接收装置12的配置实例的方框图；
图66为示出位解交错器165的配置实例的方框图；
图67为示出由去映射器164、位解交错器165以及LDPC解码器166执行的处理的流程图；
图68为LDPC码的奇偶校验矩阵的一个实例的示图；
图69为相对于奇偶校验矩阵执行行替换和列替换所获得的矩阵(奇偶校验矩阵)的示图；
图70为以5×5为单位隔开的奇偶校验矩阵的示图；
图71为示出由P共同执行节点运算的解码装置的配置实例的方框图；
图72为示出LDPC解码器166的配置实例的方框图；
图73为构成位解交错器165的多路复用器54的处理的示图；
图74为列扭转解交错器55的处理的示图；
图75为示出位解交错器165的另一个配置实例的方框图；
图76为示出可以适用于接收装置12的接收系统的第一配置实例的方框图；
图77为示出可以适用于接收装置12的接收系统的第二配置实例的方框图；
图78为示出可以适用于接收装置12的接收系统的第三配置实例的方框图；
图79为示出本技术适用的计算机的实施方式的一个配置实例的方框图。
具体实施方式
在后文中，在描述本技术的实施方式之前，描述LDPC码。
【LDPC码】
LDPC码是线性代码，并且LDPC码不需要是二进制代码。然而，在这种情况下，假设LDPC码是二进制代码。
LDPC码的最大特征在于，限定LDPC码的奇偶校验矩阵稀疏。在这种情况下，稀疏矩阵是其中矩阵元素“1”的数量非常小(大部分元素是0的矩阵)的矩阵。
图1是示出LDPC码的奇偶校验矩阵H的一个实例的示图。
在图1的奇偶校验矩阵H中，每列的重量(列重量)(“1”的数量)变成“3”，并且每行的重量(行重量)变成“6”。
在使用LDPC码编码(LDPC编码)时，例如，生成矩阵G基于奇偶校验矩阵H生成，并且生成矩阵G乘以二进制信息位，以便生成码字(LDPC码)。
具体而言，执行LDPC编码的编码装置首先计算生成矩阵G，其中，在奇偶校验矩阵H的转置矩阵HT与生成矩阵G之间实现表达式GHT＝0。在这种情况下，在生成矩阵G是K×N矩阵时，编码装置使生成矩阵G乘以包括K位的信息位的位串(向量u)，并且生成包括N位的码字c(＝uG)。通过预定的通信路径，在接收侧，接收由编码装置生成的码字(LDPC码)。
由Gallager建议的称为概率解码的算法可以将LDPC码解码，即，在所谓的Tanner图上使用置信传播的消息传递算法，包括变量节点(也称为消息节点)和校验节点。在后文中，变量节点和校验节点适当地简称为节点。
图2是示出LDPC码的解码的序列的流程图。
在后文中，通过使用对数似然比表示由接收侧接收的LDPC码(一个码字)的第i个码位的值的“0”的似然来获得的实际值(接收LLR)适当地称为接收值u0i。此外，从校验节点中输出的消息称为uj，并且从变量节点中输出的消息称为vi。
首先，在解码LDPC码时，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj初始化为“0”，将整数用作重复处理的计数器的变量k初始化为“0”，并且该处理继续进入步骤S12。在步骤S12中，根据通过接收LDPC码获得的接收值u0i，通过执行由表达式(1)表示的运算(变量节点运算)，计算消息(变量节点消息)vi，并且根据消息vi，通过执行由表达式(2)表示的运算(校验节点运算)，计算消息uj。
【数学公式1】
【数学公式2】
在此处，在表达式(1)和表达式(2)中的dv和dc分别是参数，这些参数可以任意选择并且表示在奇偶校验矩阵H的纵向(列)和横向(行)中的“1”的数量。例如，在如图1中所示，LDPC码((3，6)LDPC码)相对于列重量为3并且行重量为6的奇偶校验矩阵H的情况下，dv＝3和dc＝6成立。
在表达式(1)的变量节点运算和表达式(2)的校验节点运算中，由于从用于输出消息的边缘(线路耦合变量节点和校验节点)中输入的消息并非运算目标，所以运算范围变成1到dv-1或1到dc-1。预先使由表达式(3)表示的函数R(v1，v2)的表格由相对于两个输入v1和v2输出的消息限定并且连续地(递归地)使用该表格，实际上执行表达式(2)的校验节点运算，如由表达式(4)所表示的。
【数学公式3】
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2) …(3)
【数学公式4】
在步骤S12中，变量k增加1，并且处理继续进入步骤S13。在步骤S13中，确定变量k是否大于预定的重复解码次数C。在步骤S13中确定变量k不大于C时，处理返回步骤S12，并且在后文中，重复该处理。
在步骤S13中确定变量k大于C时，处理继续进入步骤S14，通过执行由表达式(5)表示的运算，计算与要最后输出的解码结果对应的消息vi，并且输出该消息，LDPC码的解码处理结束。
【数学公式5】
在这种情况下，使用与变量节点连接的所有边缘的消息uj，执行表达式(5)的运算，与表达式(1)的变量节点运算不同。
图3是示出(3,6)LDPC码的奇偶校验矩阵H的一个实例的示图(编码率是1/2并且代码长度是12)。
在图3的奇偶校验矩阵H中，将列的重量设为3，并且将行的重量设为6，与图1相似。
图4是示出图3的奇偶校验矩阵H的Tanner图的示图。
在图4中，校验节点由“+”(加)表示，并且变量节点由“＝”(等于)表示。校验节点和变量节点与奇偶校验矩阵H的行和列对应。耦合校验节点和变量节点的线路是边缘，并且与奇偶校验矩阵的元素的“1”对应。
即，在第j行和第i列奇偶校验矩阵的元素是1时，在图4中，上侧的第i个变量节点(“＝”的节点)以及上侧的第j个校验节点(“+”的节点)由边缘连接。边缘显示了与变量节点对应的码位具有与校验节点对应的约束条件。
在作为LDPC码的解码方法的和积算法中，重复执行变量节点运算和校验节点运算。
图5是示出由变量节点执行的变量节点运算的示图。
在变量节点中，由表达式(1)的变量节点运算使用连接至变量节点的剩余边缘的消息u1和u2以及接收值u0i计算用于计算的与边缘对应的消息vi。也由相同的方法计算与其他边缘对应的消息。
图6是示出由校验节点执行的校验节点运算的示图。
在这种情况下，表达式(2)的校验节点运算可以可以使用表达式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系通过表达式(6)重写。然而，在x≥0情况下，sign(x)是1，并且在x<0情况下，sign(x)是-1。
【数学公式6】
在x≥0时，如果函数φ(x)定义为表达式φ(x)＝ln(tanh(x/2))，那么实现表达式φ-1(x)＝2tanh-1(e-x)。为此，表达式(6)可以变成表达式(7)。
【数学公式7】
在校验节点中，根据表达式(7)，执行表达式(2)的校验节点运算。
即，在校验节点中，如图6中所示，由表达式(7)的校验节点运算使用连接至校验节点的剩余边缘的消息v1、v2、v3、v4以及v5计算用于计算的与边缘对应的消息uj。也由相同的方法计算与其他边缘对应的消息。
表达式(7)的函数φ(x)可以表示为φ(x)＝ln((ex+1)/(ex-1))，并且在x＞0时，满足φ(x)＝φ-1(x)。在函数φ(x)和φ-1(x)安装到硬件中时，可以使用LUT(查找表)安装函数φ(x)和φ-1(x)。然而，函数φ(x)和φ-1(x)变成相同的LUT。
<本公开适用的传输系统的配置实例>
图7是示出本发明适用的传输系统(系统表示多个装置的逻辑聚集，并且每个配置的装置可以设置或者不设置相同的外壳内)的一个实施方式的配置实例的示图。
在图7中，传输系统包括发送装置11和接收装置12。
例如，发送装置11传输(广播)(传递)电视广播节目等。即，例如，发送装置11将是传输目标的目标数据(例如，图像数据和视频数据)作为节目编码成LDPC码，并且例如，通过通信路径13传输，例如，卫星电路、地面电波以及电缆(有线电路)。
接收装置12接收从发送装置11发送的通过通信路径13的LDPC码，将LDPC码解码，以获得目标数据，并且输出目标数据。
在这种情况下，众所周知，图7的传输系统使用的LDPC码在AWGN(加性高斯白噪声)通信路径中显示了非常高的性能。
同时，在通信路径13中，可以生成突发错误或删除。尤其在通信路径13是地面电波的情况下，例如，在OFDM(正交频分多路复用)系统内，在D/U(期望信号与不期望信号之比)是0dB(不期望的＝回声的功率等于期望的＝主要路径功率)的多路径环境下，根据回声(除了主要路径以外的路径)的延迟，特定符号的功率可以变成0(删除)。
在颤动中(延迟是0并且增加具有多普勒频率的回声的通信路径)，在D/U是0dB时，在特定时间的OFDM符号的整个功率可以通过多普勒频率变成0(删除)。
此外，由于从接收装置12(例如，从发送装置11中接收信号的天线)的侧边的接收单元(在图中未显示)到接收装置12的布线线路的情况以及接收装置12的电源的不稳定性，所以可以生成突发错误。
同时，在LDPC码的解码中，在与奇偶校验矩阵H的列对应的变量节点和LDPC码的码位中，如上述图5中所述，执行表达式(1)的变量节点运算，增加了LDPC码的码位(其接收值u0i)。为此，如果在用于变量节点运算的码位中生成错误，那么计算的消息的精度退化。
在LDPC码的解码中，在校验节点中，使用由连接至校验节点的变量节点计算的消息，执行表达式(7)的校验节点运算。为此，如果在多个连接的变量节点(与其对应的LDPC码的码位)中同时生成错误(包括删除)的校验节点的数量增大，那么解码性能退化。
即，如果连接至校验节点的两个或多个变量节点同时删除，那么校验节点将值0的概率和值1的概率彼此相等的消息返回给所有变量节点。在这种情况下，返回相等概率的消息的校验节点不利于一个解码处理(一组变量节点运算和校验节点运算)。结果，需要增大解码处理的重复次数，解码性能退化，并且执行LDPC码的解码的接收装置12的功耗增大。
因此，在图7的传输系统中，对突发错误或删除的容忍度可以提高，同时保持在AWGN通信路径(AWGN信道)内的性能。
<发送装置11的配置实例>
图8为示出图7的发送装置11的配置实例的方框图。
在发送装置11中，将与目标数据对应的一个或多个输入流供应给模式自适应/多路复用器111。
模式自适应/多路复用器111根据需要执行模式选择和过程，例如，多路复用给其供应的一个或多个输入流，并且将所获得的数据作为结果供应给垫整电容器112。
垫整电容器112相对于从模式自适应/多路复用器111中供应的数据执行必要的零填充(插入空值)，并且将所获得的数据作为结果供应给BB扰频器113。
BB扰频器113相对于从垫整电容器112供应的数据执行基带加扰(BB加扰)，并且将所获得的数据作为结果供应给BCH编码器114。
BCH编码器114相对于从BB扰频器113供应的数据执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器115，作为是LDPC编码目标的LDPC目标数据。
LDPC编码器115根据奇偶校验矩阵执行LDPC编码，其中，作为与LDPC码的奇偶位对应的一部分的奇偶矩阵相对于从BCH编码器114供应的LDPC目标数据变成阶梯结构，并且输出LDPC码，其中，LDPC目标数据是信息位。
即，LDPC编码器115执行LDPC编码，以通过LDPC(例如，在预定的标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的LDPC码(与奇偶校验矩阵对应)，将LDPC目标数据编码，并且输出所获得的预定LDPC码(与奇偶校验矩阵对应)等，作为结果。
在预定的标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的LDPC码是IRA(非规则重复累加)码，并且LDPC码的奇偶校验矩阵的奇偶矩阵变成阶梯结构。稍后描述奇偶矩阵和阶梯结构。例如，在2000年9月的Proceedings of 2nd International Symposium on Turbocodes and Related Topics的第1-8页中，在作者为H.Jin、A.Khandekar以及R.J.McEliece的“Irregular Repeat-Accumulate Codes”中，描述了IRA码。
将由LDPC编码器115输出的LDPC码供应给位交错器116。
位交错器116相对于从LDPC编码器115中供应的LDPC码执行稍后描述的位交错，并且将位交错之后的LDPC码供应给映射器117。
映射器117以LDPC码的一个或多个位码位为单元(符号单元)将从位交错器116供应的LDPC码映射到表示正交调制的一个符号的信号点，并且执行正交调制(多级调制)。
即，映射器117在由表示与载波相同的相位的I分量的I轴以及表示与载波正交的Q分量的Q轴限定的IQ平面(IQ星座)上执行将从位交错器116供应的LDPC码映射到由执行LDPC码的正交调制的调制方法确定的信号点中，并且执行正交调制。
在这种情况下，作为由映射器117执行的正交调制的调制方法，具有调制方法(包括在标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的调制方法)以及其他调制方法，即，BPSK(二进制相移键控)、QPSK(正交相移键控)、8PSK(相移键控)、16APSK(幅度相移键控)、32APSK、16QAM(正交调幅)、64QAM、256QAM、1024QAM、4096QAM、4PAM(脉冲幅度调制)等。在映射器117中，根据发送装置11的运算符的运算，预先设置根据哪种调制方法执行正交调制。
将通过在映射器117中的处理获得的数据(将符号映射到信号点中的映射结果)供应给时间交错器118。
时间交错器118相对于从映射器117供应的数据以符号为单元执行时间交错(在时间方向交错)，并且将所获得的数据作为结果供应给SISO/MISO编码器(SISO/MISO(单输入单输出/多输入单输出)编码器)119。
SISO/MISO编码器119相对于从时间交错器118供应的数据执行时空编码，并且将数据供应给频率交错器120。
频率交错器120相对于从SISO/MISO编码器119供应的数据以符号为单元执行频率交错(在频率方向交错)，并且将数据供应给帧构建器/资源分配单元131。
另一方面，例如，将用于传输控制的控制数据(信令)(例如，BB信令(基带信令)(BB报头))供应给BCH编码器121。
BCH编码器121相对于给其供应的信令执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器122，与LDPC编码器114相似。
LDPC编码器122将从BCH编码器121供应的数据设为LDPC目标数据，相对于该数据执行LDPC编码，并且将所获得的LDPC码作为结果供应给映射器123，与LDPC编码器115相似。
映射器123以LDPC码的一个或多个位码位为单元(符号单元)将从LDPC编码器122供应的LDPC码映射到表示正交调制的一个符号的信号点，执行正交调制，并且将所获得的数据作为结果供应给频率交错器124，与映射器117相似。
频率交错器124相对于从映射器123供应的数据以符号为单元执行频率交错，并且将数据供应给帧构建器/资源分配单元131，与频率交错器120相似。
帧构建器/资源分配单元131将导频符号插入从频率交错器120和124中供应的数据(符号)的必要位置内，配置帧(例如，物理层(PL)帧、T2帧、C2帧等)，包括作为结果获得的数据(符号)的预定数量的符号，并且将帧供应给OFDM生成单元132。
OFDM生成单元132通过从帧构建器/资源分配单元131中供应的帧生成与帧对应的OFDM信号，并且通过通信路径13传输OFDM信号(图7)。
在此处，例如，发送装置11可以配置为不包括在图8中显示的方框的部件，例如，时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124。
图9示出了图8的位交错器116的一个配置实例。
位交错器116包括交错数据的功能并且包括奇偶交错器23、列扭转交错器24以及多路分用器(DEMUX)25。在此处，位交错器116可以配置为不包括奇偶交错器23和列扭转交错器24中的一个或两个。
奇偶交错器23执行奇偶交错，用于将从LDPC编码器115供应的LDPC码的奇偶位交错到其他奇偶位的位置内，并且将奇偶交错后的LDPC码供应给列扭转交错器24。
列扭转交错器24相对于从奇偶交错器23供应的LDPC码执行列扭转交错，并且将列扭转交错后的LDPC码供应给多路分用器25。
即，在图8的映射器117中，将一个或多个位码位的LDPC码映射到表示正交调制的一个符号的信号点，并且传输这些码位。
在列扭转交错器24中，执行稍后描述的列扭转交错，作为用于重新排列从奇偶交错器23供应的LDPC码的码位的重新排列处理，以便在一个符号内不包括在LDPC编码器115使用的任一行奇偶校验矩阵中与1对应的LDPC码的多个码位。
多路分用器25相对于从列扭转交错器24供应的LDPC码执行交换处理，用于交换变成符号的LDPC码的两个或多个码位的位置，并且获得LDPC码，其中，增强对AWGN等的容忍。此外，多路分用器25将由交换处理获得的LDPC码的两个或多个码位作为符号供应给映射器117(图8)。
图10示出了用于由图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H。
奇偶校验矩阵H变成LDGM(低密度生成矩阵)结构，并且可以由表达式H＝[HA|HT](信息矩阵HA的元素设为左元素并且奇偶矩阵HT的元素设为右元素的矩阵)表示，使用与在LDPC码的码位之中的信息位对应的部分的信息矩阵HA以及与奇偶位对应的奇偶矩阵HT。
在这种情况下，在一个LDPC码(一个码字)的码位之中的信息位的位数以及奇偶位的位数分别称为信息长度K和奇偶长度M，并且一个LDPC码的码位的位数称为代码长度N(＝K+M)。
由编码率确定具有某个代码长度N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H变成其中行×列是M×N的矩阵。信息矩阵HA变成M×K矩阵，并且奇偶矩阵HT变成M×M矩阵。
图11示出了在标准DVB-S.2、DVB-T.2以及DVB-C.2中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT。
在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构矩阵(更低的双对角矩阵)，其中，1的元素设置为阶梯形状，如在图11中所示。奇偶矩阵HT的行重量相对于第一行变成1，并且相对于剩余的行变成2。列重量相对于最后一列变成1，并且相对于剩余的列变成2。
如上所述，使用奇偶校验矩阵H，可以容易地生成奇偶矩阵HT变成阶梯结构的奇偶校验矩阵H的LDPC码。
即，LDPC码(一个码字)由行向量c表示，并且通过移项行向量获得的列向量由CT表示。此外，作为LDPC码的行向量c的一部分信息位由行向量A表示，并且奇偶位的一部分由行向量T表示。
行向量c可以由表达式c＝[A|T]表示(行向量，其中，行向量A的元素设为左元素，并且行向量T的元素设为右元素)，使用与信息位对应的行向量A以及与奇偶位对应的行向量T。
在奇偶校验矩阵H以及与LDPC码对应的行向量c＝[A|T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过将每行的元素设为0，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A|T]的奇偶位对应的行向量T，依次(按照顺序)从在表达式HcT＝0中的列向量HcT的第一行的元素开始。
图12是在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的示图。
列重量相对于在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的第1列的KX列变成X，相对于随后的K3列变成3，相对于随后的(M-1)列变成2，并且相对于最后一列变成1。
在这种情况下，KX+K3+M–1+1等于代码长度N。
图13为相对于在标准DVB-T.2等中定义的LDPC码的每个编码率r的列数KX、K3以及M以及列重量X的示图。
在标准DVB-T.2等中，限定代码长度N为64800位以及16200位的LDPC码。
相对于代码长度N为64800位的LDPC码，限定11个编码率(额定速率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。相对于代码长度N为16200位的LDPC码，限定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9。
在后文中，64800位的代码长度N称为64kbit，并且16200的代码长度N称为16kbit。
相对于LDPC码，误码率往往在与列对应的码位中较低，其中，奇偶校验矩阵H的列重量较大。
在图12和图13中显示的并且在标准DVB-T.2等中定义的奇偶校验矩阵H中，前侧(左侧)的列的列重量往往较大。因此，相对于与奇偶校验矩阵H对应的LDPC码，前侧的码位往往对于错误较强(对错误具有容忍)，并且尾侧的码位往往对于错误较弱。
图14示出了在由图8的映射器117执行16QAM时在IQ平面上的16个符号(与其对应的信号点)的设置实例。
即，图14的A示出了DVB-T.2的16QAM的符号(与该符号对应的信号点)。
在16QAM中，一个符号由4位表示，并且具有16个符号(＝24)。基于IQ平面的原始点，16个符号设置为使I方向×Q方向变成4×4方形。
如果由一个符号表示的位串的从最高有效位开始的第(i+1)位表示为位yi，那么由16QAM的一个符号表示的4位可以分别表示为y0、y1、y2以及y3，依次从最高有效位开始。在调制方法是16QAM时，LDPC码的4位码位变成4位y0到y3的符号(符号值)(符号化)。
图14的B示出了相对于由16QAM的符号表示的4位(在后文中称为符号位)y0到y3中的每个的位边界。
在这种情况下，相对于符号位yi(在图14中，i＝0、1、2以及3)的位边界表示符号位yi变成0的符号的边界以及符号位yi变成1的符号的边界。
如图14的B所示，IQ平面的Q轴的仅仅一个位置相对于由16QAM的符号表示的符号位y0到y3的4位的最高有效符号位y0变成位边界，并且IQ平面的I轴的仅仅一个位置相对于第二(从最高有效位开始第二个)符号位y1变成位边界。
相对于第三符号位y2，在4×4符号之中，在左侧的第一与第2列之间的位置以及在第三与第4列之间的位置，这两个位置变成位边界。
相对于第四符号位y3，在4×4符号之中，在上侧的第一与第二行之间的位置以及在第三与第四行之间的位置，这两个位置变成位边界。
在由符号表示的符号位yi中，在远离位边界的符号的数量较大时，难以生成错误(错误概率低)，并且在接近位边界的符号的数量较大时，容易生成错误(错误概率高)。
如果难以生成错误的位(对于错误强烈)称为“强位”并且易于生成错误的位(对于错误虚弱)称为“弱位”，那么相对于16QAM的符号的4个符号位y0到y3，最高有效位y0和第二符号位y1变成强位，并且第三符号位y2和第四符号位y3变成弱位。
图15到图17示出了在由图8的映射器117执行64QAM时在IQ平面上的64个符号(与其对应的信号点)的设置实例，即，DVB-T.2的16QAM的符号。
在64QAM中，一个符号表示6位，并且具有64个符号(＝26)。基于IQ平面的原始点，64个符号设置为使I方向×Q方向变成8×8方形。
64QAM的一个符号的符号位可以分别表示为y0、y1、y2、y3、y4以及y5，依次从最高有效位开始。在调制方法是64QAM时，LDPC码的6位码位变成6位的符号位y0到y5的符号。
在这种情况下，图15示出了相对于在64QAM的符号的符号位y0到y5之中的最高有效符号位y0和第二符号位y1中的每个的位边界，图16示出了相对于第三符号位y2和第四符号位y3中的每个的位边界，并且图17示出了相对于第五符号位y4和第六符号位y5中的每个的位边界。
如图15中所示，相对于最高有效符号位y0和第二符号位y1中的每个的位边界变成一个位置。如图16中所示，相对于第三符号位y2和第四符号位y3中的每个的位边界变成两个位置。如图17中所示，相对于第五符号位y4和第六符号位y5中的每个的位边界变成四个位置。
因此，相对于64QAM的符号的符号位y0到y5，最高有效符号位y0和第二符号位y1变成强位，并且第三符号位y2和第四符号位y3变成弱位。此外，第五符号位y4和第六符号位y5变成弱位。
从图14和图15到17中，可以了解到，相对于正交调制的符号的符号位，高位往往变成强位，并且低位往往变成弱位。
图18为在卫星电路用作通信路径13(图17)并且在图8的映射器117中执行QPSK的情况下在4个符号(与其对应的信号点)的IQ平面上的设置的实例的示图，即，例如，DVB-S.2的QPSK的信号点设置的示图。
在DVB-S.2的QPSK中，在圆圈的圆周上的4个信号点的任一个上，映射符号，该圆圈的半径以IQ平面的原点为中心，是ρ。
图19为在卫星电路用作通信路径13(图17)并且在图8的映射器117中执行8PSK的情况下在8个符号的IQ平面上的设置的实例的示图，即，例如，DVB-S.2的8PSK的信号点设置的示图。
在DVB-S.2的8PSK中，在圆圈的圆周上的4个信号点的任一个上，映射符号，该圆圈的半径以IQ平面的原点为中心，是ρ。
图20为在卫星电路用作通信路径13(图17)并且在图8的映射器117中执行16APSK的情况下在16个符号的IQ平面上的设置的实例，即，例如，DVB-S.2的16APSK的信号点设置的示图。
图20的A示出了DVB-S.2的16APSK的星座。
在DVB-S.2的16APSK中，在以IQ平面的原点为中心的半径是R1的圆圈的圆周上的4个信号点以及在半径是R2(>R1)的圆圈的圆周上的12个信号点(总共16个信号点)的任一个上，映射符号。
图20的B示出了γ＝R2/R1，这是在DVB-S.2的16APSK的星座中的半径R2和R1的比率。
在DVB-S.2的16APSK的星座中，半径R2和R1的比率γ根据每个编码率变化。
图21为在卫星电路用作通信路径13(图17)并且在图8的映射器117中执行32APSK的情况下在32个符号的IQ平面上的设置的实例，即，例如，DVB-S.2的32APSK的信号点设置的示图。
图21的A示出了DVB-S.2的32APSK的星座。
在DVB-S.2的32APSK中，在以IQ平面的原点为中心的半径是R1的圆圈的圆周上的4个信号点、在半径是R2(>R1)的圆圈的圆周上的12个信号以及在半径是R3(>R2)的圆圈的圆周上的16个信号(总共32个信号点)的任一个上，映射符号。
图21的B示出了γ＝R2/R1，这是在DVB-S.2的32APSK的星座中的半径R2和R1的比率，并且示出了γ2＝R3/R1，这是半径R3和R1的比率。
在DVB-S.2的32APSK的星座中，半径R2和R1的比率γ1以及半径R3和R1的比率γ2根据每个编码率变化。
甚至对于示出图18到图21的星座的DVB-S.2的每个正交调制(QPSK、8PSK、16APSK以及32APSK)的符号的符号位，与图14到图17的情况一样，具有强位和弱位。
如在图12和图13中所述，相对于由LDPC编码器115(图8)输出的LDPC码，具有对于错误强烈的码位以及对于错误虚弱的码位。
如在图14到图21中所述，相对于由映射器117执行的正交调制的符号的符号位，具有对于错误强位和弱位。
因此，如果将对于错误强烈的LDPC码的码位分配给正交调制的符号的弱符号位，那么对错误的容忍可以总体上降低。
因此，建议一种交错器，该交错器通过这种方式交错LDPC码的码位，以便将对于错误虚弱的LDPC码的码位分配给正交调制的符号的强位(符号位)。
图9的多路分用器25可以执行交错器的处理。
图22是图9的多路分用器25的处理的示图。
即，图18的A示出了多路分用器25的功能配置实例。
多路分用器25包括存储器31和交换单元32。
将LDPC码从LDPC编码器115供应给存储器31。
存储器31具有在行(横向)方向储存mb位并且在列(纵向)方向储存N/(mb)位的储存容量。存储器31在列方向写入给其供应的LDPC码的码位，在行方向读取码位，并且将码位供应给交换单元32。
在这种情况下，N(＝信息长度K+奇偶长度M)表示LDPC码的代码长度，如上所述。
此外，m表示变成一个符号的LDPC码的码位的位数，并且b表示作为预定的正整数并且用于执行m的整数乘法的倍数。在预定位m的单位中，多路分用器25将LDPC码的码位符号化。然而，倍数b表示由多路分用器25的一次性符号化获得的符号的数量。
图22的A表示在调制方法是64QAM等的情况下的多路分用器25的配置实例，其中，在64个信号点的任一个上执行映射，因此，变成一个符号的LDPC码的码位位数m是6位。
在图22的A中，倍数b变成1。因此，存储器31具有列方向×行方向是N/(6×1)×(6×1)位的储存容量。
在这种情况下，存储器31的储存区域在后文中适当地称为列，其中，行方向是1位并且在列方向延伸。在图22的A中，存储器31包括6(＝6×1)列。
在多路分用器25中，从左侧朝向右方向的列，在构成存储器31的列的上侧的向下方向(列方向)上，执行LDPC码的码位的写入。
如果码位的写入以最右列的底部结束，那么在构成存储器31的所有列的第一行的行方向在6位(mb位)的单元内读取码位，并且将这些码位供应给交换单元32。
交换单元32执行用于交换存储器31的6位的码位的位置的交换处理，并且输出作为结果获得的6位，作为表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4以及y5。
即，在行方向从存储器31中读取mb位(在这种情况下，6位)的码位。然而，如果从存储器31中读取的mb位码位的从最高有效位开始的第i(i＝0,1,···以及mb–1)位表示为位bi，那么在行方向从存储器31中读取的6位码位可以表示为位b0、b1、b2、b3、b4以及b5，依次从最高有效位开始。
由于在图12和13中描述了列重量的关系，所以在位b0的方向的码位变成对于错误强烈的码位，并且在位b5的方向的码位变成对于错误虚弱的码位。
在交换单元32中，可以执行用于交换存储器31的6位码位b0到b5的位置的交换处理，以便将在存储器31的6位码位b0到b5之中的对于错误虚弱的码位分配给在64QAM的一个符号的符号位y0到y5之中的强位。
在这种情况下，作为用于交换存储器31的6位码位b0到b5并且将6位码位b0到b5分配给表示64QAM的一个符号的6个符号位y0到y5的交换方法，各自的公司建议各种方法。
图22的B示出了第一交换方法，图22的C示出了第二交换方法，并且图22的D示出了第三交换方法。
在图22的B到图22的D(与稍后描述的图23相同)中，耦合位bi和yj的线段表示将码位bi分配给符号的符号位yj(与符号位yj的位置互换)。
作为图22的B的第一交换方法，建议采用三种交换方法中的任一种。作为图22的C的第二交换方法，建议采用两种交换方法中的任一种。
作为图22的D的第三交换方法，建议采用依次选择6种交换方法并且使用该交换方法。
图23示出了在调制方法是64QAM等的情况下的多路分用器25的配置实例，其中，在64个信号点(因此，在一个符号上映射的LDPC码的码位的位数m是6位以及图22)的任一个上执行映射并且倍数b是2，并且调制方法是第四交换方法。
在倍数b是2时，存储器31具有列方向×行方向是N/(6×2)×(6×2)位的储存容量，并且包括12(＝6×2)列。
图23的A示出了将LDPC码写入存储器31中的序列。
在多路分用器25中，如图22中所述，从左侧朝向右方向的列，在从构成存储器31的列的上侧的向下方向(列方向)中执行LDPC码的码位的写入。
如果码位的写入以最右列的底部结束(如果完成写入码字)，那么从构成存储器31的所有列的第一行在行方向上以12位(mb位)为单元读取码位，并且将这些码位供应给交换单元32。
交换单元32执行用于使用第四交换方法交换存储器31的12位码位的位置的交换处理，并且输出作为结果获得的表示64QAM的两个符号(b个符号)的12位，即，表示64QAM的一个符号的6个符号位y0、y1、y2、y3、y4以及y5以及表示下一个符号的6个符号位y0、y1、y2、y3、y4以及y5。
在这种情况下，图23的B示出了由图23的A的交换单元32进行交换处理的第四交换方法。
在倍数b是2(或3或更大)时，在交换处理中，将mb位码位分配给b个连续符号的mb位的符号位。为了方便解释，在包括图23的解释的以下解释中，b个连续符号的mb位的符号位的从最高有效位开始的第(i+1)位表示为位(符号位)yi。
哪种类型的码位适合于交换，即，根据LDPC码的编码率或代码长度以及调制方法，在AWGN通信路径等内的误码率的改进不同。
<奇偶交错>
接下来，参照图24到图26，描述图9的奇偶交错器23的奇偶交错。
图24示出了LDPC码的奇偶校验矩阵的Tanner图(其一部分)。
如图24中所示，如果在同时连接至校验节点的变量节点(与其对应的码位)之中的多个(例如，2个)变量节点变成错误(例如，删除)，那么校验节点将值0的概率和值1的概率彼此相等的消息返回给与校验节点连接的所有变量节点。为此，如果同时连接至相同的校验节点的多个变量节点变成删除，那么解码性能退化。
同时，由图8的LDPC编码器115输出并且在DVB-S.2等标准中限定的LDPC码是IRA码，奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构，如在图11中所示。
图25示出了变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图。
即，图25的A示出了变成阶梯结构的奇偶矩阵HT，并且图25的B示出了与图25的A的奇偶矩阵HT对应的Tanner图。
在具有阶梯结构的奇偶矩阵HT中，1的元素在每行(不包括第一行)中相邻。因此，在奇偶矩阵HT的Tanner图中，与奇偶矩阵HT的值是1的两个相邻元素的列对应的两个相邻变量节点与相同的校验节点连接。
因此，与两个上述相邻变量节点对应的奇偶位与突发错误和删除等同时变成错误时，与和变成错误的那两个奇偶位对应的两个变量节点(用于使用奇偶位找出消息的变量节点)连接的校验节点将值0的概率和值1的概率是相等概率的消息返回与校验节点连接的变量节点，因此，解码的性能退化。而且，在突发长度(继续变成错误的奇偶位的位数)变大时，返回相等概率的消息的校验节点的数量增大，并且解码的性能进一步退化。
因此，奇偶交错器23(图9)执行用于将LDPC编码器115的LDPC码的奇偶位交错到其他奇偶位的位置内的奇偶交错，以防止解码性能退化。
图26示出了与由图9的奇偶交错器23执行奇偶交错之后的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT。
在这种情况下，与由LDPC编码器115输出的并且以DVB-S.2等标准限定的LDPC码对应的奇偶校验矩阵H的信息矩阵HA变成循环结构。
循环结构表示某个列与通过循环移位另一个列所获得的列匹配的结构。例如，循环结构包括一种结构，其中，P列的每行的1的位置变成通过在列方向将P列的第1列循环移位某个值所获得的位置，这个值与通过给每P列除奇偶长度M所获得的值q成比例。在后文中，在循环结构内的P列适当地称为循环结构的单元的列数。
作为在DVB-S.2等标准中限定的LDPC码，如在图12和图13中所述，具有两种LDPC码，其代码长度N是64800位和16200位，并且对于这两种LDPC码，作为循环结构的单元的列数P限定为360，这是在奇偶长度M的除数之中的一个除数，不包括1和M。
奇偶长度M变成除了由表达式M＝q×P＝q×360表示的质数以外的值，使用根据编码率不同的值q。因此，与循环结构的单元的列数P相似，值q是在奇偶长度M的除数之中不包括1和M的除数，并且通过将奇偶长度M除以循环结构的单元的列数P获得这个值(作为奇偶长度M的除数的P和q的乘积变成奇偶长度M)。
如上所述，在假设信息长度是K时，假设等于或大于0并且小于P的整数是x并且假设等于或大于0并且小于q的整数是y，奇偶交错器23将在LDPC码的N位码位之中的第K+qx+y+1个码位交错到第K+Py+x+1个码位的位置，作为奇偶交错。
由于第K+qx+y+1个码位和第K+Py+x+1个码位是第K+1个码位之后的码位，所以这两个码位是奇偶位，因此，根据奇偶交错，移动LDPC码奇偶位的位置。
根据奇偶交错，与相同的校验节点连接的变量节点(与其对应的奇偶位)由循环结构的单元的列数P分开，即，在这种情况下，360位。为此，在突发长度小于360位时，可以防止与相同的校验节点连接的多个变量节点同时变成错误。结果，可以提高抵抗突发错误的容忍。
在用于将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置后的LDPC码与通过执行列替换所获得的奇偶校验矩阵(在后文中称为转换的奇偶校验矩阵)的LDPC码匹配，该列替换用于使用第(K+Py+x+1)列代替原始奇偶校验矩阵H的第(K+qx+y+1)列。
在转换后的奇偶校验矩阵的奇偶矩阵中，如图26中所示，使用P列(在图26中，360列)的假循环结构作为单元出现。
在这种情况下，假循环结构表示一种结构，其中，形成循环结构，除了其一部分以外。通过相对于在标准DVB-S.2等中限定的LDPC码的奇偶校验矩阵执行与奇偶交错对应的列替换所获得的转换的奇偶校验矩阵变成假循环结构，而非(完美的)循环结构，这是因为在其右下角部分的360行×360列的一部分(稍后描述的位移矩阵0)中，1的元素的数量小于1(具有0的元素)。
相对于原始奇偶校验矩阵H，图26的转换的奇偶校验矩阵变成通过执行与奇偶交错对应的列替换以及行的替换(行替换)所获得额矩阵，以给转换的奇偶校验矩阵配置稍后描述的本构矩阵。
<列扭转交错>
接下来，参照图27到图30，描述与图9的列扭转交错器24的重新排列处理对应的列扭转交错。
在图8的发送装置11中，LDPC码的一个或多个位码位作为一个符号发送。即，在两位码位设置为一个符号时，QPSK用作调制方法，并且在四位码位设置为一个符号时，16QAM的APSK用作调制方法。
同样，在两个或多个位码位作为一个符号发送时，如果在某个符号内生成删除，那么符号的所有码位变成错误(删除)。
因此，需要放置与一个符号的码位对应的变量节点连接至相同的校验节点，以便降低连接至相同的校验节点的多个变量节点(与其对应的码位)同时变成删除的概率，以提高解码性能。
同时，如上所述，在由LDPC编码器115输出的并且在DVB-S.2等标准中限定的LDPC码的奇偶校验矩阵H中，信息矩阵HA具有循环结构，并且奇偶矩阵HT具有阶梯结构。如在图26中所述，在奇偶交错之后作为LDPC码的奇偶校验矩阵的转换的奇偶校验矩阵中，在奇偶矩阵内出现循环结构(实际上，如上所述，假循环结构)。
图27示出了转换后的奇偶校验矩阵。
即，图27的A示出了LDPC码的奇偶校验矩阵H的转换后的奇偶校验矩阵，其中，代码长度是64800位，并且编码率(r)是3/4。
在图27的A中，在转换后的奇偶校验矩阵中，由点(·)表示值变成1的元素的位置。
图27的B示出了相对于图27的A的转换后的奇偶校验矩阵的LDPC码(即，在奇偶交错之后的LDPC码)由多路分用器25(图9)执行的处理。
在图27的B中，假设调制方法是一种方法，其中，在16个信号点(例如，16APSK和16QAM)的任一个上映射符号，在列方向上在形成多路分用器25的存储器31的四列内写入奇偶交错之后的LDPC码的码位。
在构成存储器31的四列内在列方向写入的码位在行方向在四个位的单元内读取并且变成一个符号。
在这种情况下，变成一个符号的四位码位B0、B1、B2以及B3可以在图27的转换后的奇偶校验矩阵的任一行中变成与1对应的码位。在这种情况下，与码位B0、B1、B2以及B3对应的变量节点连接至相同的校验节点。
因此，一个符号的四位码位B0、B1、B2以及B3在转换后的奇偶校验矩阵的任一行中变成与1对于的码位时，如果在符号中生成删除，那么在与和码位B0、B1、B2以及B3对应的变量节点连接的相同校验节点中不计算合适的消息。结果，解码性能退化。
相对于除了3/4以外的编码率，与和相同的校验节点连接的多个变量节点对应的多个码位可以变成APSK或16QAM的一个符号，与以上情况相似。
因此，列扭转交错器24执行用于在奇偶交错器23的奇偶交错之后，交错LDPC码的码位的列扭转交错，以便在一个符号中不包括在转换的奇偶校验矩阵的任一行中与1对应的多个码位。
图28是列扭转交错的示图。
即，图28示出了多路分用器25的存储器31(图22和23)。
如图22中所示，存储器31具有用于在列(纵向)方向储存mb位并且在行(横向)方向储存N/(mb)位的储存容量，并且包括mb列。列扭转交错器24相对于存储器31在列方向写入LDPC码的码位，在行方向读取码位时，控制写入开始位置，并且执行列扭转交错。
即，在列扭转交错器24中，开始写入码位的写入开始位置相对于多列中的每列适当地变化，以便在行方向读取的并且变成一个符号的多个码位不变成在转换后的奇偶校验矩阵的任一行中与1对应的码位(LDPC码的码位重新排列，以便在相同的符号内不包括在转换的奇偶校验矩阵的任一行中与1对应的码位)。
在这种情况下，图28示出了在调制方法是16APSK或16QAM并且在图22中描述的倍数b是1时存储器31的一个配置实例。因此，变成一个符号的LDPC码的码位位数m是4位，并且存储器31包括4(＝mb)列。
列扭转交错器24从左侧朝向右的方向的列，在构成存储器31的四列的从上侧向下方向(列方向)中执行LDPC码(而非图22的多路分用器25)的码位写入。
如果码位的写入以最右列结束，那么在构成存储器31的所有列的第一行的行方向在4位(mb位)的单元内读取码位，并且将这些码位作为列扭转交错后的LDPC码输出给多路分用器25的交换单元32(图22和23)。
然而，在列扭转交错器24中，如果每列的头部(顶部)的位置的地址设为0，并且列方向的每个位置的地址由递增的整数表示，那么相对于最左列写入开始位置设为地址是0的位置。相对于第二(左侧)列写入开始位置设为地址是2的位置。相对于第3列写入开始位置设为地址是4的位置。相对于第4列写入开始位置设为地址是7的位置。
相对于写入开始位置是除了地址是0的位置以外的位置的列，在将码位写入最低位置中之后，该位置返回到头部(地址是0的位置)，并且写入直接位于写入开始位置之前的位置。然后，相对于下一(右)列进行写入。
通过执行上述列扭转交错，相对于在标准DVB-T.2等中限定的LDPC码，可以防止与连接至相同的校验节点的多个变量节点对应的多个码位变成APSK或16QAM(包含在相同的符号内)的一个符号。结果，可以提高具有删除的在通信路径内的解码性能。
图29相对于在标准DVB-T.2等中限定的并且具有64800的代码长度N的11个编码率的LDPC码，示出了用于每个调制方法的列扭转交错所需要的存储器31的列数以及写入开始位置的地址。
在倍数b是1时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31具有在行方向储存2×1(＝mb)位的两列，并且每列在列方向储存64800/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是2的位置。
例如，在图22的第一到第三交换方法的任一个用作多路分用器25的交换处理的交换方法(图9)时，倍数b变成1。
在倍数b是2时，QPSK用作调制方法，并且根据图29，一个符号的位数m是2位，存储器31具有用于在行方向储存2×2位的4列，并且每列在列方向储存64800/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
例如，在图23的第四交换方法用作多路分用器25的交换处理的交换方法(图9)时，倍数b变成2。
在倍数b是1时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31具有用于在行方向储存4×1位的4列，并且每列在列方向储存64800/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是4的位置，并且第4列的写入开始位置变成地址是7的位置。
在倍数b是2时，16QAM用作调制方法，并且根据图29，一个符号的位数m是4位，存储器31具有用于在行方向储存4×2位的8列，并且每列在列方向储存64800/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
在倍数b是1时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31具有用于在行方向储存6×1位的6列，并且每列在列方向储存64800/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是5的位置，第4列的写入开始位置变成地址是9的位置，第5列的写入开始位置变成地址是10的位置，并且第6列的写入开始位置变成地址是13的位置。
在倍数b是2时，64QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31具有用于在行方向储存6×2位的12列，并且每列在列方向储存64800/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
在倍数b是1时，256QAM用作调制方法，并且根据图29，一个符号的位数m是6位，存储器31具有用于在行方向储存8×1位的8列，并且每列在列方向储存64800/(8×1)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是4的位置，第6列的写入开始位置变成地址是5的位置，第7列的写入开始位置变成地址是7的位置，并且第8列的写入开始位置变成地址是7的位置。
在倍数b是2时，256QAM用作调制方法，并且根据图29，一个符号的位数m是8位，存储器31具有用于在行方向储存8×2位的16列，并且每列在列方向储存64800/(8×2)位。
存储器31的16列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是7的位置，第8列的写入开始位置变成地址是15的位置，第9列的写入开始位置变成地址是16的位置，第10列的写入开始位置变成地址是20的位置，第11列的写入开始位置变成地址是22的位置，第12列的写入开始位置变成地址是22的位置，第13列的写入开始位置变成地址是27的位置，第14列的写入开始位置变成地址是27的位置，第15列的写入开始位置变成地址是28的位置，并且第16列的写入开始位置变成地址是32的位置。
在倍数b是1时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31具有用于在行方向储存10×1位的10列，并且每列在列方向储存64800/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是3的位置，第3列的写入开始位置变成地址是6的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是11的位置，第6列的写入开始位置变成地址13的位置，第7列的写入开始位置变成地址是15的位置，第8列的写入开始位置变成地址是17的位置，第9列的写入开始位置变成地址是18的位置，并且第10列的写入开始位置变成地址是20的位置。
在倍数b是2时，1024QAM用作调制方法，并且根据图29，一个符号的位数m是10位，存储器31具有用于在行方向储存10×2位的20列，并且每列在列方向储存64800/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是3的位置，第4列的写入开始位置变成地址是4的位置，第5列的写入开始位置变成地址是5的位置，第6列的写入开始位置变成地址6的位置，第7列的写入开始位置变成地址是6的位置，第8列的写入开始位置变成地址是9的位置，第9列的写入开始位置变成地址是13的位置，第10列的写入开始位置变成地址是14的位置，第11列的写入开始位置变成地址是14的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是21的位置，第14列的写入开始位置变成地址是21的位置，第15列的写入开始位置变成地址是23的位置，第16列的写入开始位置变成地址是25的位置，第17列的写入开始位置变成地址是25的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是28的位置，并且第20列的写入开始位置变成地址是30的位置。
在倍数b是1时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31具有用于在行方向储存12×1位的12列，并且每列在列方向储存64800/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址4的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是5的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是7的位置，第11列的写入开始位置变成地址是8的位置，并且第12列的写入开始位置变成地址是9的位置。
在倍数b是2时，4096QAM用作调制方法，并且根据图29，一个符号的位数m是12位，存储器31具有用于在行方向储存12×2位的24列，并且每列在列方向储存64800/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是5的位置，第3列的写入开始位置变成地址是8的位置，第4列的写入开始位置变成地址是8的位置，第5列的写入开始位置变成地址是8的位置，第6列的写入开始位置变成地址8的位置，第7列的写入开始位置变成地址是10的位置，第8列的写入开始位置变成地址是10的位置，第9列的写入开始位置变成地址是10的位置，第10列的写入开始位置变成地址是12的位置，第11列的写入开始位置变成地址是13的位置，第12列的写入开始位置变成地址是16的位置，第13列的写入开始位置变成地址是17的位置，第14列的写入开始位置变成地址是19的位置，第15列的写入开始位置变成地址是21的位置，第16列的写入开始位置变成地址是22的位置，第17列的写入开始位置变成地址是23的位置，第18列的写入开始位置变成地址是26的位置，第19列的写入开始位置变成地址是37的位置，第20列的写入开始位置变成地址是39的位置，第21列的写入开始位置变成地址是40的位置，第22列的写入开始位置变成地址是41的位置，第23列的写入开始位置变成地址是41的位置，并且第24列的写入开始位置变成地址是41的位置。
图30示出了相对于在标准DVB-T.2等中限定的10编码率并且具有16200的代码长度N的LDPC码，用于每个调制方法的列扭转交错所需要的存储器31的列数以及写入开始位置的地址。
在倍数b是1时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31具有用于在行方向储存2×1位的两列，并且每列在列方向储存16200/(2×1)位。
存储器31的两列的第1列的写入开始位置变成地址是0的位置，并且第2列的写入开始位置变成地址是0的位置。
在倍数b是2时，QPSK用作调制方法，并且根据图30，一个符号的位数m是2位，存储器31具有用于在行方向储存2×2(＝mb)位的4列，并且每列在列方向储存16200/(2×2)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
在倍数b是1时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31具有用于在行方向储存4×1位的4列，并且每列在列方向储存16200/(4×1)位。
存储器31的四列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是2的位置，第3列的写入开始位置变成地址是3的位置，并且第4列的写入开始位置变成地址是3的位置。
在倍数b是2时，16QAM用作调制方法，并且根据图30，一个符号的位数m是4位，存储器31具有用于在行方向储存4×2位的8列，并且每列在列方向储存16200/(4×2)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
在倍数b是1时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31在行方向具有用于储存6×1位的6列，并且在列方向储存16200/(6×1)位。
存储器31的六列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是3的位置，第5列的写入开始位置变成地址是7的位置，并且第6列的写入开始位置变成地址是7的位置。
在倍数b是2时，64QAM用作调制方法，并且根据图30，一个符号的位数m是6位，存储器31具有用于在行方向储存6×2位的12列，并且每列在列方向储存16200/(6×2)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
在倍数b是1时，256QAM用作调制方法，并且根据图30，一个符号的位数m是8位，存储器31具有用于在行方向储存8×1位的8列，并且每列在列方向储存16200/(8×1)位。
存储器31的8列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是1的位置，第5列的写入开始位置变成地址是7的位置，第6列的写入开始位置变成地址是20的位置，第7列的写入开始位置变成地址是20的位置，并且第8列的写入开始位置变成地址是21的位置。
在倍数b是1时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31具有用于在行方向储存10×1位的10列，并且每列在列方向储存16200/(10×1)位。
存储器31的10列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是1的位置，第3列的写入开始位置变成地址是2的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是3的位置，第6列的写入开始位置变成地址3的位置，第7列的写入开始位置变成地址是4的位置，第8列的写入开始位置变成地址是4的位置，第9列的写入开始位置变成地址是5的位置，并且第10列的写入开始位置变成地址是7的位置。
在倍数b是2时，1024QAM用作调制方法，并且根据图30，一个符号的位数m是10位，存储器31具有用于在行方向储存10×2位的20列，并且每列在列方向储存16200/(10×2)位。
存储器31的20列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是2的位置，第8列的写入开始位置变成地址是2的位置，第9列的写入开始位置变成地址是5的位置，第10列的写入开始位置变成地址是5的位置，第11列的写入开始位置变成地址是5的位置，第12列的写入开始位置变成地址是5的位置，第13列的写入开始位置变成地址是5的位置，第14列的写入开始位置变成地址是7的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是7的位置，第17列的写入开始位置变成地址是7的位置，第18列的写入开始位置变成地址是8的位置，第19列的写入开始位置变成地址是8的位置，并且第20列的写入开始位置变成地址是10的位置。
在倍数b是1时，4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31具有用于在行方向储存12×1位的12列，并且每列在列方向储存16200/(12×1)位。
存储器31的12列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是2的位置，第5列的写入开始位置变成地址是2的位置，第6列的写入开始位置变成地址2的位置，第7列的写入开始位置变成地址是3的位置，第8列的写入开始位置变成地址是3的位置，第9列的写入开始位置变成地址是3的位置，第10列的写入开始位置变成地址是6的位置，第11列的写入开始位置变成地址是7的位置，并且第12列的写入开始位置变成地址是7的位置。
在倍数b是2时，4096QAM用作调制方法，并且根据图30，一个符号的位数m是12位，存储器31具有用于在行方向储存12×2位的24列，并且每列在列方向储存16200/(12×2)位。
存储器31的24列的第1列的写入开始位置变成地址是0的位置，第2列的写入开始位置变成地址是0的位置，第3列的写入开始位置变成地址是0的位置，第4列的写入开始位置变成地址是0的位置，第5列的写入开始位置变成地址是0的位置，第6列的写入开始位置变成地址0的位置，第7列的写入开始位置变成地址是0的位置，第8列的写入开始位置变成地址是1的位置，第9列的写入开始位置变成地址是1的位置，第10列的写入开始位置变成地址是1的位置，第11列的写入开始位置变成地址是2的位置，第12列的写入开始位置变成地址是2的位置，第13列的写入开始位置变成地址是2的位置，第14列的写入开始位置变成地址是3的位置，第15列的写入开始位置变成地址是7的位置，第16列的写入开始位置变成地址是9的位置，第17列的写入开始位置变成地址是9的位置，第18列的写入开始位置变成地址是9的位置，第19列的写入开始位置变成地址是10的位置，第20列的写入开始位置变成地址是10的位置，第21列的写入开始位置变成地址是10的位置，第22列的写入开始位置变成地址是10的位置，第23列的写入开始位置变成地址是10的位置，并且第24列的写入开始位置变成地址是11的位置。
图31为示出由图8的LDPC编码器115、位交错器116和映射器117执行的处理的流程图；
LDPC编码器115等待从BCH编码器114供应LDPC目标数据。在步骤S101中，LDPC编码器115使用LDPC码对LDPC目标数据编码，并且将LDPC码供应给位交错器116。处理继续进入步骤S102。
在步骤S102中，位交错器116相对于从LDPC编码器115供应的LDPC码执行位交错，并且将通过符号化位交错后的LDPC码获得的符号供应给映射器117。处理继续进入步骤S103。
即，在步骤S102中，在位交错器116(图9)中，奇偶交错器23相对于从LDPC编码器115供应的LDPC码执行奇偶交错，并且将奇偶交错之后的LDPC码供应给列扭转交错器24。
列扭转交错器24相对于从奇偶交错器23供应的LDPC码执行列扭转交错，并且将LDPC码供应给多路分用器25。
多路分用器25执行用于对列扭转交错器24的列扭转交错后的LDPC码的码位进行交换，并且使交换后的码位变成符号的符号位(表示符号的位)的交换处理。
在此处，可以根据在图22和图23中显示的第一或第四交换方法，多路分用器25可以执行交换处理，而且，可以根据其他交换方法来执行该交换处理。
将通过多路分用器25的交换处理获得的符号从多路分用器25供应给映射器117。
在步骤S103中，映射器117将从多路分用器25供应的符号映射到由映射器117执行的正交调制的调制方法所确定的信号点，执行正交调制，并且将所获得的数据作为结果供应给时间交错器118。
如上所述，执行奇偶交错或列扭转交错，以便在LDPC码的多个码位作为一个符号传输时，可以提高对删除或突发错误的容忍。
在图9中，为了方便解释，单独地配置用于执行奇偶交错的作为一个方框的奇偶交错器23以及用于执行列扭转交错的作为一个方框的列扭转交错器24。然而，可以一体地配置奇偶交错器23和列扭转交错器24。
即，通过相对于存储器写入和读取码位，可以执行奇偶交错和列扭转交错，并且可以由矩阵表示，以将用于执行码位的写入的地址(写入地址)转换成用于执行码位的读取的地址(读取地址)。
因此，如果计算通过使表示奇偶交错的矩阵乘以表示列扭转交错的矩阵所获得的矩阵，那么由该矩阵转换码位，执行奇偶交错，并且可以获得在奇偶交错后的LDPC码的列扭转交错结果。
除了奇偶交错器23和列扭转交错器24以外，可以一体地配置多路分用器25。
即，由多路分用器25执行的交换处理可以由矩阵表示，以将储存LDPC码的储存器31的写入地址转换成读取地址。
因此，如果计算通过使表示奇偶交错的矩阵乘以表示列扭转交错的矩阵以及表示交换处理的矩阵所获得的矩阵，那么由该矩阵共同执行奇偶交错、列扭转交错以及交换处理。
可以执行奇偶交错和列扭转交错中的仅仅一个，或者可以不执行这两个奇偶交错和列扭转交错。例如，与DVB-S.2一样，在通信路径13(图7)是与AWGN不同的卫星电路等并且不需要这么多地考虑突发错误和颤动等的情况下，能够促使不执行奇偶交错和列扭转交错。
接下来，参照图32到34，描述相对于图8的发送装置11执行的用于测量误码率(比特误码率)的模拟。
通过采用存在具有0dB的D/U的颤动的通信路径，执行模拟。
图32示出了由模拟采用的通信路径的模型。
即，图32的A示出了由模拟采用的颤动的模型。
此外，图32的B示出了通信路径的模型，其中，具有由图32的A模型表示的颤动。
在图32的B中，H表示图32的A的颤动的模型。在图32的B中，N表示ICI(载波间干扰)。在模拟中，功率的预期值E[N2]与AWGN近似。
图33和34示出了由模拟获得的误码率和颤动的多普勒频率fd的关系。
图33示出了在调制方法是16QAM、编码率(r)是(3/4)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。图34示出了在调制方法是64QAM、编码率(r)是(5/6)以及交换方法是第一交换方法时误码率和多普勒频率fd的关系。
在图33和34中，粗线显示了在执行全部奇偶交错、列扭转交错以及交换处理时误码率和多普勒频率fd的关系，细线显示了在仅仅执行在奇偶交错、列扭转交错以及交换处理之中的交换处理时误码率和多普勒频率fd的关系。
在图33和34中，可以了解到，在执行全部奇偶交错、列扭转交错以及交换处理时，与仅仅执行交换处理时相比误码率进一步提高(减小)。
<LDPC编码器115的配置实例>
图35为示出图8的LDPC编码器115的配置实例的方框图。
还通过相同的方式配置图8的LDPC编码器122。
如在图12和13中所述，在标准DVB-S.2等中，限定具有64800和16200位的两个代码长度N的LDPC码。
相对于代码长度N为64800位的LDPC码，限定11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。相对于代码长度N为16200位的LDPC码，限定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(图12和13)。
例如，LDPC编码器115可以根据为每个代码长度N以及每个编码率准备的奇偶校验矩阵H，使用具有64800或16200位的代码长度N的每个编码率的LDPC码，执行编码(纠错编码)。
LDPC编码器115包括编码处理单元601和储存单元602。
编码处理单元601包括编码率设置单元611、初始值表格读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615、控制单元616。编码处理单元601执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交错器116(图8)。
即，编码率设置单元611根据运算符的运算，设置LDPC码的代码长度N和编码率。
初始值表格读取单元612从储存单元602中读取稍后描述的奇偶校验矩阵初始值表格，该表格与由编码率设置单元611设置的代码长度N和编码率对应。
奇偶校验矩阵生成单元613基于由初始值表格读取单元612读取的奇偶校验矩阵初始值表格，通过在使用360列(循环结构的单元的列数P)的周期在列方向上根据由编码率设置单元611设置的代码长度N和编码率，设置与信息长度K(＝信息长度N-奇偶长度M)对应的信息矩阵HA的1的元素，来生成奇偶校验矩阵H，并且在储存单元602内储存奇偶校验矩阵H。
信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K对应的信息位。
编码奇偶运算单元615从储存单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，基于预定的表达式，通过计算由信息位读取单元614读取的信息位的奇偶位，生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的每个方框。
在储存单元602中，相对于代码长度N(例如，64800位和16200位)，储存与在图12和13中显示的多个编码率对应的多个奇偶校验矩阵初始值表格。此外，储存单元602暂时储存处理编码处理单元601所需要的数据。
图36为示出图35的LDPC编码器115的处理的流程图。
在步骤S201中，编码率设置单元611确定(设置)代码长度N和编码率r，以执行LDPC编码。
在步骤S202中，初始值表格读取单元612从储存单元602中读取与由编码率设置单元611确定的代码长度N和编码率r对应的先前确定的奇偶校验矩阵初始值表格。
在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表格读取单元612从储存单元602中读取的奇偶校验矩阵初始值表格，计算(生成)由编码率设置单元611确定的代码长度N和编码率r的LDPC码的奇偶校验矩阵H，将奇偶校验矩阵供应给储存单元602，并且在储存单元内储存奇偶校验矩阵。
在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码率设置单元611确定的代码长度N和编码率r对应的信息长度K(＝N×r)的信息位，从储存单元602中读取由奇偶校验矩阵生成单元613计算的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵供应给编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，依次操作满足表达式(8)的码字c的奇偶位。
HcT＝0 ···(8)
在表达式(8)中，c表示行向量，作为码字(LDPC码)，并且cT表示行向量c的移项。
如上所述，在作为LDPC码(一个码字)的行向量c的信息位的一部分由行向量A表示，并且奇偶位的一部分由行向量T表示时，行向量c可以由表达式c＝[A/T]表示，将行向量A用作信息位并且将行向量T用作奇偶位。
在与LDPC码对应的奇偶校验矩阵H以及行向量c＝[A/T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过将每行的元素设为0，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A/T]的奇偶位对应的行向量T，依次从在表达式HcT＝0中的列向量HcT的第一行的元素开始。
如果编码奇偶运算单元615相对于信息位读取单元614的信息位A计算奇偶位T，那么编码奇偶运算单元615输出由信息位A和奇偶位T表示的码字c＝[A/T]，作为信息位A的LDPC编码结果。
然后，在步骤S206中，控制单元616确定LDPC编码是否结束。在步骤S206中确定LDPC编码未结束时，在具有执行LDPC编码的LDPC目标数据时，处理返回步骤S201(或步骤S204)。在后文中，重复步骤S201(或步骤S204)到S206的处理。
在步骤S206中确定LDPC编码结束时，即，在LDPC目标数据不执行LDPC编码时，LDPC编码器115结束处理。
如上所述，准备与每个代码长度N和每个编码率r对应的奇偶校验矩阵初始值表格，并且LDPC编码器115使用从与预定的代码长度N和预定的编码率r对应的奇偶校验矩阵初始值表格中生成的奇偶校验矩阵H，执行预定的代码长度N和预定的编码率r的LDPC编码。
<奇偶校验矩阵初始值表格的实例>
奇偶校验矩阵初始值表格是表示对于每360列与根据LDPC码(由奇偶校验矩阵H定义的LDPC码)的代码长度N和编码率r的信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)的1的元素的位置，并且预先为每个代码长度N和每个编码率r的每个奇偶校验矩阵H制定的表格。
图37是奇偶校验矩阵初始值表格的一个实例的示图。
即，图37示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及1/4的编码率(DVB-T.2的记号的编码率)r。
奇偶校验矩阵生成单元613(图35)如下使用奇偶校验矩阵初始值表格，计算奇偶校验矩阵H。
图38是示出由奇偶校验矩阵初始值表格计算奇偶校验矩阵H的方法的示图。
即，图38示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及2/3的编码率r。
如上所述，奇偶校验矩阵初始值表格是表示对于每360列(循环结构的单元的列数P)的与根据LDPC码的代码长度N和编码率r的信息长度K对应的信息矩阵HA(图10)的1的元素的位置的表格。在其第i行中，奇偶校验矩阵H的第1+360×(i–1)列的1的元素的行数(在奇偶校验矩阵H的第一行的行数设为0时的行数)由第1+360×(i–1)列的列重量数设置。
在这种情况下，由于根据奇偶校验矩阵初始值表格，如在图25中所示，确定与奇偶长度M对应的奇偶校验矩阵H的奇偶矩阵HT(图10)，所以计算与信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)。
根据信息长度K，奇偶校验矩阵初始值表格的行数k+1不同。
在信息长度K与奇偶校验矩阵初始值表格的行数k+1之间实现表达式(9)的关系。
K＝(k+1)×360 ···(9)
在这种情况下，表达式(9)中的360是在图26中描述的循环结构的单元的列数P。
在图38的奇偶校验矩阵初始值表格中，从第一行到第三行设置13个数值，并且从第四行到第(k+1)行(在图38中，第30行)设置3个数值。
因此，从图38的奇偶校验矩阵初始值表格中计算的奇偶校验矩阵H的列重量从第一列到第(1+360×(3–1)-1)列是13，并且从第(1+360×(3–1))列到第K列是3。
图38的奇偶校验矩阵初始值表格的第一行变成0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，这表明在奇偶校验矩阵H的第一列中，具有行号0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元素是1(并且其他元素是0)。
图38的奇偶校验矩阵初始值表格的第二行变成1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，这表明在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，具有行号1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元素是1。
如上所述，奇偶校验矩阵初始值表格表示用于每360列的奇偶校验矩阵H的信息矩阵HA的元素1的位置。
通过根据奇偶长度M在向下方向(列的向下方向)周期性循环移位由奇偶校验矩阵初始值表格确定的第(1+360×(i–1))列的1的元素，设置除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列，即，从第(2+360×(i–1))列到第(360×i)列的各列。
即，通过在向下方向将第(1+360×(i–1))列循环移位M/360(＝q)，获得第(2+360×(i–1))列，并且通过在向下方向将第(1+360×(i–1))列循环移位2×M/360(＝2×q)，获得接下来的第(3+360×(i–1))列(通过在向下方向将第(2+360×(i–1))列循环移位M/360(＝q)来获得)。
如果奇偶校验矩阵初始值表格的第i行(上侧的第i行)的第j列(左侧的第j列)的数值表示为hi,j，并且奇偶校验矩阵H的第w列的1的第j个元素的行数表示为Hw-j，那么通过表达式(10)，可以计算作为除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列的第w列的1的元素的行数Hw-j。
Hw-j＝mod{hi,j+mod((w-1),P)×q,M) (10)
在这种情况下，mod(x,y)表示通过将x除以y所获得的余数。
此外，P是上述循环结构的列数。例如，在标准DVB-S.2、DVB-T.2以及DVB-C.2中，如上所述，P是360。此外，q是通过将奇偶长度M除以循环结构的单元的列数P(＝360)所获得的值M/360。
奇偶校验矩阵生成单元613(图35)通过奇偶校验矩阵初始值表格规定奇偶校验矩阵H的第(1+360×(i–1))列的1的元素的行数。
奇偶校验矩阵生成单元613(图35)根据表达式(10)计算作为除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列的第w列的1的元素的行数Hw-j，并且生成奇偶校验矩阵H，其中，所获得的行数的元素设为1。
<DVB-Sx的LDPC码>
同时，正在开发从称为DVB-Sx或演进的DVB-S.2的DVB-S.2中改进的标准。
因此，描述LDPC码(在后文中也称为用于Sx的16k码)，其中，代码长度N是16k位，并且LDPC码可以用于除了DVB-Sx以外的数据传输中。
在此处，关于用于Sx的16k码，从尽可能保持与DVB-S.2的亲和性(兼容性)的角度来看，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的奇偶矩阵HT具有阶梯结构(图11)。
此外，关于用于Sx的16k码，与在DVB-S.2中定义的LDPC码相似，假设奇偶校验矩阵H的信息矩阵HA是循环结构，并且假设作为循环结构的单元的列数P是360。
图39和图40为用于Sx的16k码的奇偶校验矩阵初始值表格的实例的示图。
图39为编码率为r＝7/15的用于Sx的16k码(在后文中也称为用于r＝7/15的Sx的16k码)的奇偶校验矩阵初始值表格的示图。
图40为编码率为r＝8/15的用于Sx的16k码(在后文中也称为用于r＝8/15的Sx的16k码)的奇偶校验矩阵初始值表格的示图。
LDPC编码器115(图8和图35)可以使用从在图39和图40中显示的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H，执行LDPC编码，编码成在7/15或8/15的2种编码率r之中的代码长度N是16k的任何用于Sx的16k码。
在这种情况下，在图39和图40中显示的奇偶校验矩阵初始值表格储存在LDPC编码器115的储存单元602内(图8)。
使用从在图39和图40中的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H获得的Sx是具有良好性能的LDPC码。
在此处，具有良好性能的LDPC码是从合适的奇偶校验矩阵H中获得的LDPC码。
而且，合适的奇偶校验矩阵H是满足预定的条件的奇偶校验矩阵，以在通过低Es/N0或Eb/No(每位的信号与噪声功率比)传输从奇偶校验矩阵H中获得的LDPC码时，使BER(以及FER)更小。
例如，在通过低Es/N0传输从满足预定条件的各种奇偶校验矩阵中获得的LDPC码时，进行模拟，以测量BER，可以找出合适的奇偶校验矩阵H。
作为合适的奇偶校验矩阵H要满足的预定条件，例如，由称为密度演化(密度演化)的代码性能分析方法获得的分析结果优异，并且没有1的元素的回路，该回路称为循环4，以此类推。
在此处，在信息矩阵HA中，众所周知，在1的元素与循环4一样密集时，LDPC码的解码性能退化，因此，作为合适的奇偶校验矩阵H要满足的预定条件，要求没有循环4。
在此处，从提高LDPC码的解码性能以及促进(简化)LDPC码的解码处理的角度来看，可以任意地确定合适的奇偶校验矩阵H要满足的预定条件。
图41和图42是用于描述可以获得的作为合适的奇偶校验矩阵H要满足的预定条件的分析结果的密集演化的示图。
密度演化是代码分析方法，该方法计算以稍后描述的度序列为特征的代码长度N是∞的整个LDPC码(整体)错误概率的预期值。
例如，在噪声的离散值在AWGN通道上从0逐渐增大时，某个整体的错误概率的预期值首先是0，但是在噪声的离散值等于或大于某个阈值时，并非0。
根据密度演化，通过比较错误概率的预期值并非0的噪声的离散值的阈值(也可以称为性能阈值)，能够决定整体性能的质量(奇偶校验矩阵的适当性)。
在此处，关于特定的LDPC码，在决定LDPC码所属的整体并且为该整体执行密度演化时，可以预期LDPC码的粗略性能。
因此，如果找出良好性能的整体，那么可以从属于整体的LDPC码中找出良好性能的LDPC码。
在此处，上述度序列显示了相对于LDPC码的代码长度N具有每个值的重量的变量节点或校验节点存在多少比例。
例如，编码率是1/2的规则(3,6)LDPC码属于以度序列为特征的整体，其中，所有变量节点的重量(列重量)是3，并且所有校验节点的重量(行重量)是6。
图41示出了这种整体的Tanner图。
在图41的Tanner图中，仅仅通过等于代码长度N的N块，在图中，由圆圈(符号Ο)表示变量节点，并且仅仅通过等于使编码率1/2乘以代码长度N的乘法值的N/2块，由四边形(符号□)表示校验节点。
等于列重量的三个分支(边缘)与每个变量节点连接，因此，总共3N个分支与N个变量节点连接。
而且，等于行重量的6个分支(边缘)与每个校验节点连接，因此，总共3N个分支与N/2个校验节点连接。
此外，在图41中的Tanner图中，具有一个交错器。
交错器随机重新排列与N个变量节点连接的3N个分支，并且连接每个重新排列的分支和与N/2个校验节点连接的3N个分支。
具有(3N)！(＝(3N)×(3N-1)×...×1)重新排列模式，以在交错器内重新排列与N个变量节点连接的3N个分支。因此，以度序列为特征的整体变成(3N)！LDPC码的聚合，其中，所有变量节点的重量是3，并且所有校验节点的重量是6。
在找出良好性能的LDPC码(合适的奇偶校验矩阵H)的模拟中，多边缘类型的整体用于密度演化中。
在多边缘类型中，交错器分成多个(多边缘)，并且通过这种方式，整体具有更严格的特征，与变量节点连接的分支以及与校验节点连接的分支穿过交错器。
图42示出了多边缘类型的整体的Tanner图的一个实例。
在图42的Tanner图中，具有第一交错器和第二交错器这两个交错器。
而且，在图42的Tanner图中，具有一个分支与第一交错器连接并且没有分支与第二交错器连接的v1变量节点，具有一个分支与第一交错器连接的并且两个分支与第二交错器连接的v2变量节点，并且具有没有分支与第一交错器连接的并且两个分支与第二交错器连接的v3变量节点。
而且，在图42的Tanner图中，具有两个分支与第一交错器连接并且没有分支与第二交错器连接的c1校验节点，具有两个分支与第一交错器连接的并且两个分支与第二交错器连接的c2校验节点，并且具有没有分支与第一交错器连接的并且三个分支与第二交错器连接的c3校验节点。
在此处，例如，在IEEE Communications Leggers的第五卷NO.2、日期为2001年2月、作者为S.Y.Chung、G.D.Forney、T.J.Richardson、R.Urbanke的“On the Design ofLow-Density Parity-Check Codes within 0.0045dB of the Shannon Limit”中描述了密度演化及其安装。
在找出用于Sx的16k码(其奇偶校验矩阵初始值表格)的模拟中，通过多边缘类型的密度评估，找出整体，其中，具有退化的(减小的)BER的性能阈值Eb/No(每位的信号与噪声功率比)等于或小于预定的值，并且从属于整体的LDPC码中，选择在使用一个或多个正交调制(例如，QPSK)时减小BER的LDPC码，作为良好性能的LDPC码。
用于Sx的16k码的上述奇偶校验矩阵初始值表格是从上述模拟中找出的代码长度N是16k位并且编码率r是7/15或8/15的相应LDPC码的奇偶校验矩阵初始值表格。
因此，根据从奇偶校验矩阵初始值表格中获得的用于Sx的16k码，能够在数据传输中确保良好的通信质量。
图43为从在图39和图40中的用于r＝7/15和8/15的Sx的16k码的奇偶校验矩阵初始值表格中获得的奇偶校验矩阵H的最小循环长度和性能阈值的示图。
在此处，最小循环长度(周长)表示在奇偶校验矩阵H中通过1的元素形成的回路长度(回路长度)的最小值。
在从用于Sx的16k码的奇偶校验矩阵初始值表格中找出的奇偶校验矩阵H中，不存在循环4(循环长度是4的1的元素的回路)
而且，由于在编码率r变得更小时，LDPC码的冗余度变得更大，所以在编码率r减小时，性能阈值往往提高(减小)。
图44为示出图39和图40(从奇偶校验矩阵初始值表格中找出的)的奇偶校验矩阵H(可以称为用于Sx的16k码的奇偶校验矩阵H)的示图。
对于从用于Sx的16k码的奇偶校验矩阵H的第一列开始的KX列，列重量是X，对于后续的KY1列，列重量是Y1，对于后续的KY2列，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。
在此处，KX+KY1+KY2+M-1+1等于N＝16200位的代码长度。
图45为示出用于Sx的16k码的每个编码率r的在图44中的列数KX、KY1、KY2以及M和列重量X、Y1以及Y2的示图。
关于相应的r为7/15或8/15的用于Sx的16k码的奇偶校验矩阵H，与在图12和图13中描述的奇偶校验矩阵相似，列重量在更接近前侧(左侧)的列中往往更大，因此，更接近用于Sx的16k码的头部的码位往往更能容忍错误(抵抗错误)。
<r＝7/15和8/15的用于Sx的16k码的交换处理>
为了在将16k码用于Sx的数据传输中确保更好的通信质量，可取地采取措施来提高抵抗错误的容差。
提高抵抗错误的容差的措施的实例包括一种采用信号点的数量较小的调制方案(例如，8PSK或16APSK)的方法以及通过多路分用器25执行的交换处理(图9)。
在交换处理中，在DVB-T.2等标准中限定的LDPC码的交换码位的交换方法的实例包括上述第一到第四交换方法、在DVB-T.2中限定的交换方法等。
然而，在将16k码用于Sx的数据传输中，优选地采用适合于用于Sx的16k码的交换处理。
即，在用于Sx的16k码中，可取地采用致力于用于Sx的16k码的交换方法的交换处理(也称为Sx的交换方法)，其中，进一步提高抵抗用于Sx的16k码的错误的容差。
在后文中，在根据用于Sx的交换方法的交换处理之前，描述根据已经提出的交换方法的交换处理(在后文中也称为当前方法)。
参照图46和47，描述在由多路分用器25根据当前方法在DVB-T2中调节的LDPC码上执行交换处理时的交换处理。
图46示出了在通过64800位的代码长度N并且3/5的编码率在DVB-T.2中调节LDPC码时根据当前方案的交换处理的一个实例。
即，图46的A示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是64800位，编码率是3/5，调制方法是16QAM，并且倍数是2。
在调制方法是16QAM时，将4(＝m)码位作为一个符号映射到在16QAM中决定的16个信号点之中的某些点。
在代码长度N是64800位并且倍数是2时，多路分用器25的存储器31(图22和23)具有在行方向储存4×2(＝mb)位的8列，并且每列在列方向储存64800/(4×2)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且64800码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在4×2(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×2(＝mb)码位b0到b7，以便将从存储器31中读取的4×2(＝mb)码位b0、b1、b2、b3、b4、b5、b6以及b7分配给(例如)2(＝b)个连续符号的4×2(＝mb)符号位y0、y1、y2、y3、y4、y5、y6以及y7，如图46的A所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y7，
将码位b1分配给符号位y1，
将码位b2分配给符号位y4，
将码位b3分配给符号位y2，
将码位b4分配给符号位y5，
将码位b5分配给符号位y3，
将码位b6分配给符号位y6，以及
将码位b7分配给符号位y0。
图46的B示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是64800位，编码率是3/5，调制方法是64QAM，并且倍数是2。
在调制方法是64QAM时，将6(＝m)码位作为一个符号映射到在64QAM中决定的64个信号点之中的某些点。
在代码长度N是64800位并且倍数是2时，多路分用器25的存储器31(图22和23)具有在行方向储存6×2(＝mb)位的12列，并且每列在列方向储存64800/(6×2)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且64800码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在6×2(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换6×2(＝mb)码位b0到b11，以便将从存储器31中读取的6×2(＝mb)码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10以及b11分配给(例如)2(＝b)个连续符号的6×2(＝mb)符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10以及y11，如图46的B所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y11，
将码位b1分配给符号位y7，
将码位b2分配给符号位y3，
将码位b3分配给符号位y10，
将码位b4分配给符号位y6，
将码位b5分配给符号位y2，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y1，
将码位b9分配给符号位y8，
将码位b10分配给符号位y4，以及
将码位b11分配给符号位y0。
图46的C示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是64800位，编码率是3/5，调制方法是256QAM，并且倍数是2。
在调制方法是256QAM时，将8(＝m)码位作为一个符号映射到在256QAM中决定的256个信号点之中的某些点。
在代码长度N是64800位并且倍数是2时，多路分用器25的存储器31(图22和23)具有在行方向储存8×2(＝mb)位的16列，并且每列在列方向储存64800/(8×2)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且64800码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在8×2(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换8×2(＝mb)码位b0到b15，以便将从存储器31中读取的8×2(＝mb)码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14以及b15分配给(例如)2(＝b)个连续符号的8×2(＝mb)符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10、y11、y12、y13、y14以及y15，如图46的B所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y15，
将码位b1分配给符号位y1，
将码位b2分配给符号位y13，
将码位b3分配给符号位y3，
将码位b4分配给符号位y8，
将码位b5分配给符号位y11，
将码位b6分配给符号位y9，
将码位b7分配给符号位y5，
将码位b8分配给符号位y10，
将码位b9分配给符号位y6，
将码位b10分配给符号位y4，
将码位b11分配给符号位y7。
将码位b12分配给符号位y12，
将码位b13分配给符号位y2，
将码位b14分配给符号位y14，以及
将码位b15分配给符号位y0。
图47示出了在通过16200位的代码长度N并且3/5的编码率在DVB-T.2中调节LDPC码时根据当前方案的交换处理的一个实例。
即，图47的A示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是16200位，编码率是3/5，调制方法是16QAM，并且倍数是2。
在调制方法是16QAM时，将4(＝m)码位作为一个符号映射到在16QAM中决定的16个信号点之中的某些点。
在代码长度N是16200位并且倍数是2时，多路分用器25的存储器31(图22和23)具有在行方向储存4×2(＝mb)位的8列，并且每列在列方向储存16200/(4×2)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且16200码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在4×2(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×2(＝mb)码位b0到b7，以便将从存储器31中读取的4×2(＝mb)码位b0、b1、b2、b3、b4、b5、b6以及b7分配给(例如)2(＝b)个连续符号的4×2(＝mb)符号位y0、y1、y2、y3、y4、y5、y6以及y7，如图47的A所示。
即，交换单元32执行交换，以便将码位b0到b7分配给符号位y0到y7，如在图46的A的上述情况中一样。
图47的B示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是16200位，编码率是3/5，调制方法是64QAM，并且倍数是2。
在调制方法是64QAM时，将6(＝m)码位作为一个符号映射到在64QAM中决定的64个信号点之中的某些点。
在代码长度N是16200位并且倍数是2时，多路分用器25的存储器31(图22和23)具有在行方向储存6×2(＝mb)位的12列，并且每列在列方向储存16200/(6×2)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且16200码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在6×2(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换6×2(＝mb)码位b0到b11，以便将从存储器31中读取的6×2(＝mb)码位b0、b1、b2、b3、b4、b5、b6、b7、b8、b9、b10以及b11分配给(例如)2(＝b)个连续符号的6×2(＝mb)符号位y0、y1、y2、y3、y4、y5、y6、y7、y8、y9、y10以及y11，如图47的B所示。
即，交换单元32执行交换，以便将码位b0到b11分配给符号位y0到y11，如在图46的B的上述情况中一样。
图47的C示出了在LDPC码是调节代码时根据当前方法的交换处理的一个实例，其中，代码长度N是16200位，编码率是3/5，调制方法是256QAM，并且倍数是1。
在调制方法是256QAM时，将8(＝m)码位作为一个符号映射到在256QAM中决定的256个信号点之中的某些点。
在代码长度N是16200位并且倍数是1时，多路分用器25的存储器31(图22和23)具有在行方向储存8×1(＝mb)位的8列，并且每列在列方向储存16200/(8×1)位。
在多路分用器25中，在存储器31的列方向写入LDPC码的码位并且16200码位(1个码字)的写入结束时，在存储器31上写入的码位在行方向在8×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换8×1(＝mb)码位b0到b7，以便将从存储器31中读取的8×1(＝mb)码位b0、b1、b2、b3、b4、b5、b6以及b7分配给(例如)1(＝b)个连续符号的8×1(＝mb)符号位y0、y1、y2、y3、y4、y5、y6以及y7，如图47的C所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y7，
将码位b1分配给符号位y3，
将码位b2分配给符号位y1，
将码位b3分配给符号位y5，
将码位b4分配给符号位y2，
将码位b5分配给符号位y6，
将码位b6分配给符号位y4，以及
将码位b7分配给符号位y0。
接下来，描述根据用于Sx的交换方法的交换处理。
在后文中，在行方向从存储器31中读取的mb码位的从最高有效位开始的第(#i+1)位也表示为位b#i，并且b个连续符号的mb符号位的从最高有效位开始的第(#i+1)位也表示为位y#i。
图48为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是8PSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第一实例的示图。
在将16k码用于r＝7/15或8/15的Sx的数据传输中，调制方法是8PSK并且倍数是1时，在列方向×行方向中在存储器31上写入的(16200/(3×1))×(3×1)码位在多路分用器25中在行方向在3×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换3×1(＝mb)码位b0到b2，以便将从存储器31中读取的3×1(＝mb)码位b0到b2分配给(例如)1(＝b)个符号的3×1(＝mb)符号位y0到y2，如图48中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y0，以及
将码位b2分配给符号位y2。
图49为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是8PSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第二实例的示图。
在这种情况下，参照图48所述，在列方向×行方向中在存储器31上写入的(16200/(3×1))×(3×1)码位在多路分用器25中在行方向在3×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换3×1(＝mb)码位b0到b2，以便将从存储器31中读取的3×1(＝mb)码位b0到b2分配给(例如)1(＝b)符号的3×1(＝mb)符号位y0到y2，如图49中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y2，以及
将码位b2分配给符号位y0。
在此处，作为交换单元32在交换处理中用于LDPC码的码位的交换方法，即，在LDPC码的码位与表示符号的符号位之间的分配模式(在后文中也称为位分配模式)，在用于编码率r＝7/15和8/15的Sx的每个16k码中，可以采用专用位分配模式。
在此处，在专用位分配模式用于编码率r＝7/15和8/15的Sx的每个16k码时，需要将每个位分配模式安装在发送装置11上。进一步，对于编码率r不同的用于Sx的16k码，需要改变(更换)位分配模式。
因此，在用于编码率r＝7/15和8/15的Sx的每个16k码中，调制方法是8PSK并且倍数是1时，参照图48和49描述的仅仅一种调制方法可以安装在发送装置11上。在调整方法是16APSK并且倍数是1时，这同样适用，如下面所述。
图50为模拟测量BER/FER的模拟结果的示图，将在图48中用于Sx的交换方法的第一实例用作交换方法并且将8PSK用作调制方法并且用于编码率r＝7/15的Sx的16k码中。
图51为模拟测量BER/FER的模拟结果的示图，将在图48中用于Sx的交换方法的第一实例用作交换方法并且将8PSK用作调制方法并且用于编码率r＝8/15的Sx的16k码中。
在图50和图51中，水平轴表示Es/N0，并且垂直轴表示BER/FER。在此处，实线表示BER，并且虚线表示FER。
从图50和图51中，可以确认为用于编码率r＝7/15和8/15的Sx的每个16k码获得良好的BER/FER，从而在将16k码用于Sx的数据传输中，确保良好的通信质量。
在模拟中，甚至在采用在图49中用于Sx的交换方法的第二实例时，测量与在采用在图48中用于Sx的交换方法的第一实例时的BER/FER大体上相同的BER/FER。
在此处，在模拟中，在解码用于Sx的16k码时采用重复解码次数C(其)的50倍，并且假设NL(非线性)信道是通信路径13(图7)，为各种位分配模式测量BER/FER，其中，将码位的3位分配给符号位的3位。
获得良好的BER/FER的位分配模式用作Sx的交换方法。
因此，在通过NL信道执行将16k码用于Sx的在8PSK中的数据传输时，在图48和49中用于Sx的交换方法可以被视为最佳交换方法。
在采用8PSK作为调制方法的模拟中，例如，采用具有DVB-S.2的8PSK的星座(图19)用作8PSK的星座。
对于在图48和49中用于Sx的交换方法，不仅在供NL信道使用期间，而且在供(例如)线性信道或AWGN信道使用期间，可以确保良好的通信质量，其中，将AWGN加入线性信道(而非NL信道)中。
图52为示出使用模拟的传输系统的模型(传输系统模型)的方框图。
传输系统模型包括Tx单元210、Rx单元220以及信道单元230。
Tx单元210是发送侧模型并且包括FEC(前向纠错)单元211、映射单元(映射)212、上采样单元(上采样)213、以及奈奎斯特滤波器单元(奈奎斯特滤波器)214。
FEC单元211(例如)通过BCH代码和LDPC码执行纠错编码，并且将通过纠错编码获得的LDPC码供应给映射单元212。
通过将FEC单元211的LDCP码的预定数量的位用作符号，将符号映射到在预定的正交调制(例如，8PSK或16APSK)的调制方法中决定的信号点中，映射单元212执行正交调制，然后，将在正交调制之后的数据供应给上采样单元213。
上采样单元213上采样映射单元212的数据，并且将所获得的数据作为结果供应给奈奎斯特滤波器单元214。
奈奎斯特滤波器单元214过滤上采样单元213的数据，并且将所获得的传输信号作为结果输出给信道单元230。
Rx单元220是接收侧模型，并且包括AGC(自动增益控制)单元221、倍增器222、滚降滤波器单元(滚降滤波器)223、下采样单元(下采样)224、CSI(信道状态信息)单元225、去映射单元(去映射)226以及FEC单元227。
AGC单元221设置AGC参数，用于放大信道单元230的传输信号，并且将AGC参数供应给倍增器222。
不仅给倍增器222供应AGC单元221的AGC参数，而且供应由信道单元230输出的传输信号。
倍增器222根据AGC单元221的AGC参数放大信道单元230的传输信号，并且将传输信号供应给滚降滤波器单元223。
滚降滤波器单元223过滤倍增器222的传输信号，并且将传输信号供应给下采样单元224。
下采样单元224下采样滚降滤波器单元223的传输信号，并且将所获得的数据(在映射之后的数据)作为结果供应给去映射单元226。
CSI单元225设置表示信道(信道单元230)状态的信道信息并且将信道信息供应给去映射单元226。
通过使用CSI单元225的信道信息，去映射(信号点设置解码)下采样单元224的数据，去映射单元226执行正交解调，并且将所获得的数据(LDCP码的似然性)作为结果供应给FEC单元227。
FEC单元227在去映射单元226的数据上执行纠错解码，以将纠错码解码，即，例如，解码LDCP码并且解码BCH码。
信道单元230是NL信道的模型，并且包括IBO(输入回退)单元231、倍增器232、TWTA(行波管放大器)单元233、AWGN单元234以及加法器235。
IBO单元231设置IBO参数，以调整从Tx单元210输出的传输信号的功率，并且将IBO参数供应给倍增器232。
不仅给倍增器232提供IBO单元231的IBO参数，而且提供由Tx单元210输出的传输信号。
倍增器232根据IBO单元231的IBO参数放大Tx单元210的传输信号，并且将传输信号供应给TWTA单元233。
TWTA单元233被配置为包括(例如)非线性放大器，输出具有小于预定值的功率的传输信号(没有变化)，并且通过在倍增器232的传输信号之中，将功率削减为预定值，输出具有等于或大于预定值的功率的传输信号。
AWGN单元234生成并且输出AWGN。
给加法器235供应由TWTA单元233输出的传输信号以及由AWGN单元234输出的AWGN。
加法器235将AWGN单元234的AWGN加入TWTA单元233的传输信号中，并且输出传输信号，作为信道单元230的输出。
在通过这种方式配置的传输系统模型中，FEC单元211执行纠错编码，并且在Tx单元210中，将通过纠错编码获得的LDCP码供应给映射单元212。
通过将FEC单元211的LDCP码映射到在预定的正交调制的调制方法中决定的信号点中，映射单元212执行正交调制。通过上采样单元213、和奈奎斯特滤波器单元214，将由映射单元212获得的数据作为由Tx单元210输出的传输信号供应给信道单元230。
在信道单元230中，通过倍增器232和TWTA单元233传输Tx单元210的传输信号，以便非线性失真，并且将该传输信号供应给加法器235。
在加法器235中，将AWGN单元234的AWGN加入通过倍增器232和TWTA单元233供应的传输信号中，并且将传输信号供应给Rx单元220。
在Rx单元220中，通过倍增器222、滚降滤波器单元223以及下采样单元224，将信道单元230的传输信号供应给去映射单元226。
在去映射单元226中，将通过倍增器222、滚降滤波器单元223以及下采样单元224供应的数据去映射，以经受使用CSI单元225的信道信息的正交解调，并且将所获得的数据作为结果供应给FEC单元227。
在FEC单元227中，去映射单元226的数据经受纠错解码，例如，LDPC解码。在模拟中，使用纠错解码的结果，测量(计算)BER/FER。
在图52中的信道单元230还被配置为仅仅包括AWGN单元234和加法器235，而不包括IBO单元231、倍增器232以及TWTA单元233，以便信道单元230用作AWGN信道的模型。
图53为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第一实例的示图。
在将16k码用于r＝7/15或8/15的Sx的数据传输中，调制方法是16APSK并且倍数是1时，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图53中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y2，
将码位b2分配给符号位y0，以及
将码位b3分配给符号位y3。
图54为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第二实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图54中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y3，
将码位b2分配给符号位y0，以及
将码位b3分配给符号位y2。
图55为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第三实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图55中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y2，
将码位b1分配给符号位y1，
将码位b2分配给符号位y0，以及
将码位b3分配给符号位y3。
图56为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第四实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图56中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y3，
将码位b1分配给符号位y1，
将码位b2分配给符号位y0，以及
将码位b3分配给符号位y2。
图57为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第五实例的示图。
在这种情况下，参照图53所述，在列方向×行方向中在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图57中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y2，
将码位b2分配给符号位y3，以及
将码位b3分配给符号位y0。
图58为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第六实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图58中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y1，
将码位b1分配给符号位y3，
将码位b2分配给符号位y2，以及
将码位b3分配给符号位y0。
图59为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第七实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图59中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y2，
将码位b1分配给符号位y1，
将码位b2分配给符号位y3，以及
将码位b3分配给符号位y0。
图60为在将16k码用于r＝7/15或8/15的Sx的数据传输中调制方法是16APSK并且倍数b是1时用于Sx的根据交换方法的交换处理的第八实例的示图。
在这种情况下，参照图53所述，在列方向×行方向上在存储器31上写入的(16200/(4×1))×(4×1)码位在多路分用器25中在行方向在4×1(＝mb)位的单位内读取并且供应给交换单元32(图22和23)。
交换单元32交换4×1(＝mb)码位b0到b3，以便将从存储器31中读取的4×1(＝mb)码位b0到b3分配给(例如)1(＝b)符号的4×1(＝mb)符号位y0到y3，如图60中所示。
即，交换单元32执行交换，以便如下将码位分配给符号位：
将码位b0分配给符号位y3，
将码位b1分配给符号位y1，
将码位b2分配给符号位y2，以及
将码位b3分配给符号位y0。
图61为模拟测量BER/FER的模拟结果的示图，将在图55中用于Sx的交换方法的第三实例用作交换方法并且将16APSK用作调制方法并且用于编码率r＝7/15的Sx的16k码中。
图62为模拟测量BER/FER的模拟结果的示图，将在图55中用于Sx的交换方法的第三实例用作交换方法并且将16APSK用作调制方法并且用于编码率r＝8/15的Sx的16k码中。
在图61和图62中，水平轴表示Es/N0，并且垂直轴表示BER/FER。在此处，实线表示BER，并且虚线表示FER。
从图61和图62中，可以确认为用于编码率r＝7/15和8/15的Sx的每个16k码获得良好的BER/FER，从而在将16k码用于Sx的数据传输中，确保良好的通信质量。
在模拟中，甚至在采用在图55中用于Sx的交换方法的第三实例时，测量与在采用在图53中用于Sx的交换方法的第一实例、在图54中用于Sx的交换方法的第二实例、在图56中用于Sx的交换方法的第四实例、或者在图55中用于Sx的交换方法的第八实例时的BER/FER大体上相同的BER/FER。
在此处，在采用16APSK作为调制方法的模拟中，在解码用于Sx的16k码时采用重复解码次数C的50倍，并且假设NL(非线性)信道是通信路径13(图7)，与在8PSK用作调制方法的模拟的情况中(图50和51)一样，为各种位分配模式测量BER/FER，其中，将码位的4位分配给符号位的4位。
获得良好的BER/FER的位分配模式用作Sx的交换方法。
因此，在通过NL信道执行将16k码用于Sx的在16APSK中的数据传输时，在图53到图60中用于Sx的交换方法可以被称为最佳交换方法。
在16APSK用作调制方法的模拟中，关于采用具有DVB-S.2的16APSK的星座(图20)，优化半径比γ的星座用作16APSK的星座。
即，在16APSK用作调制方法的模拟中，与在图20中显示的星座中一样，采用星座，其中，在IQ平面的原点是中心的半径为R1的圆圈(内环)的圆周上设置4个信号点，并且在半径为R2(>R1)的圆圈(外环)的圆周上设置12个信号点，即，总共16个信号点。
在16APSK用作调制方法的模拟中，在通过NL信道执行的数据传输中，FER最小的值用作半径比γ＝R2/R1。
具体而言，对于用于编码率r＝7/15的Sx的16k码，在16APSK用作调制方法的模拟中，5.25用作半径比γ。对于用于编码率r＝7/15的Sx的16k码，在16APSK用作调制方法的模拟中，4.85用作半径比γ。
在图53到图60中用于Sx的交换方法中，不仅在供NL信道使用期间，而且在供(例如)线性信道或AWGN信道使用期间(其中，将AWGN加入线性信道而非NL信道中)，可以确保良好的通信质量。
在测量在图61和62中的BER/FER的模拟中(也在测量在图50和51中的BER/FER的模拟中，如上所述)，10％用作滚降率。滚降率是与在图52中的传输系统模型的奈奎斯特滤波器单元214和滚降滤波器单元223相关联的参数。
<映射>
图63和图64为在将16k码用于Sx的数据传输中在16APSK用作调制方法时16APSK的信号点和半径比γ的实例的示图。
在图63和图64中，16APSK的16个信号点设置在半径为R1的内环圆圈以及半径为大于R1的R2的外环圆圈上。
具体而言，4个信号点通过相同的角度设置在半径为R1的内环圆圈上，并且12个信号点通过相同的角度设置在半径为R2的外环圆圈上。
在16APSK的星座中(16个信号点)，确定作为外环圆圈的半径R2与内环圆圈的半径R1的比率的半径比(表示外环圆圈的半径R2比内环圆圈的半径R1大的因子的值)γ＝R2/R1，作为用于映射到信号点中的目标的用于Sx的16k码的每个编码率r的最佳值。
作为最佳半径比γ，由第一和第二模拟获得比预定的评估值更好的值(半径比)。
图63示出了由第一模拟获得的半径比γ，并且图64示出了由第二模拟获得的半径比γ。
在第一模拟中，如在图63中所示，关于用于r＝7/15的Sx的16k码，获得γ＝5.25，作为最佳半径比，并且关于用于r＝8/15的Sx的16k码，获得γ＝4.85，作为最佳半径比。
在第二模拟中，如在图64中所示，关于用于r＝7/15的Sx的16k码，获得γ＝3.32，作为最佳半径比，并且关于用于r＝8/15的Sx的16k码，获得γ＝3.50，作为最佳半径比。
在此处，在第一模拟中，假设NL信道是通信路径13(图7)，FER设置为在10-1到10-2的范围内的值，规定传输信号的SNR(信噪比)的值，并且FER最小的半径比在所获得的值的SNR的传输信号内，作为最佳半径比γ。
因此，在通过NL信道执行数据传输时，由第一模拟获得的半径比γ可以被称为最佳半径比。
在第二模拟中，另一方面，假设AWGN信道，作为通信路径13，获得半径比，作为最佳半径比γ，其中，作为由在星座上的信号点的设置以及传输信号的SNR决定的传输容量的上限(信道容量)的ICM容量(位交错编码调制容量)最大。
因此，在通过AWGN信道执行数据传输时，由第二模拟获得的半径比γ可以被称为最佳半径比。
对于用于r＝7/15的Sx的16k码，上面参照图61描述了在16APSK用作调制方法并且采用对于NL信道最佳的半径比γ＝5.25时的BER/FER。
对于用于r＝8/15的Sx的16k码，上面参照图62描述了在16APSK用作调制方法并且采用对于NL信道最佳的半径比γ＝4.85时的BER/FER。
因此，通过将半径比γ＝5.25用于r＝7/15的Sx的16k码，如图61中所示，可以获得良好的BER/FER，从而可也确保良好的通信质量。
同样，通过将半径比γ＝4.85用于r＝8/15的Sx的16k码，如图62中所示，可以获得良好的BER/FER，从而可也确保良好的通信质量。
在由第一模拟获得的半径比γ的16APSK的星座中，从BER/FER良好的角度来看，不仅在供NL信道使用期间，而且在供AWGN信道或其他信道使用期间，可以确保良好的通信质量。
在由第二模拟获得的半径比γ的16APSK的星座中，从BICM容量良好的角度来看，可以确保良好的通信质量，与信道无关。
<接收装置12的配置实例>
图65为示出在图7中的接收装置12的配置实例的方框图。
OFDM操作单元151从发送装置11中接收OFDM信号(图7)，并且执行OFDM信号的信号处理。将通过执行OFDM操作单元151的信号处理所获得的数据供应给帧管理单元152。
帧管理单元152执行由从OFDM操作单元151供应的数据配置的帧的处理(帧解释)，并且将作为结果获得的目标数据的信号以及信令的信号供应给频率解交错器161和153。
频率解交错器153相对于从帧管理单元152供应的数据在符号的单元内执行频率解交错，并且将符号供应给去映射器154。
去映射器154基于在发送装置11的侧边上执行的正交解调中决定的信号点的设置(星座)，将来自频率解交错器153的数据(在星座上的数据)去映射(执行信号点设置解码)，执行正交解调，并且将所获得的数据(LDPC码(LDPC码似然性))作为结果供应给LDPC解码器155。
LDPC解码器155执行从去映射器154供应的LDPC码的LDPC解码，并且将所获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器156。
BCH解码器156执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且输出所获得的控制数据(信令)，作为结果。
同时，频率解交错器161相对于从帧管理单元152供应的数据在符号的单元内执行频率解交错，并且将该符号供应给SISO/MISO解码器162。
SISO/MISO解码器162执行从频率解交错器161中供应给的数据的时空解码，并且将数据供应给时间解交错器163。
时间解交错器163相对于从SISO/MISO解码器162供应的数据在符号单元中执行时间交错，并且将数据供应给去映射器164。
去映射器164基于在发送装置11的侧边上执行的正交解调中决定的信号点的设置(星座)，将来自时间解交错器163的数据(在星座上的数据)去映射(执行信号点设置解码)，执行正交解码，并且将所获得的数据作为结果供应给位解交错器165。
位解交错器165在去映射器164的数据上执行位解交错，并且将作为位解交错之后的数据的LDPC码(LDPC似然性)供应给LDPC解码器166。
LDPC解码器166执行从位解交错器165供应的LDPC码的LDPC解码，并且将所述获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器167。
BCH解码器167执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且将所获得的数据作为结果供应给BB解扰器168。
BB解扰器168相对于从BCH解码器167中供应的数据执行BB解扰，并且将所获得的数据作为结果供应给空删除单元169。
空删除单元169从BB解扰器168供应的数据中删除由图8的垫整电容器112插入的空值，并且将数据供应给多路分用器170。
多路分用器170单独地分离使用从空删除单元169中供应的数据多路复用的一个或多个流(目标数据)，执行输出流所需要的处理，作为输出流。
在此处，接收装置12可以配置为不包括在图65中显示的模块的一部分。即，例如，在发送装置11(图8)被配置为不包括时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124的情况下，接收装置12可以配置为不包括时间解交错器163、SISO/MISO解码器162、频率解交错器161以及频率解交错器153，这些是分别与发送装置11的时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124对应的模块。
图66是示出图65的位解交错器165的配置实例的方框图。
位解交错器165包括多路复用器(MUX)54和列扭转解交错器55，并且执行作为从去映射器164供应的数据的符号的符号位的(位)交错(图65)。
即，多路复用器54相对于从去映射器164中供应的符号的符号位执行与由图9的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的LDPC码的码位(码位的似然性)的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给列扭转解交错器55。
列扭转解交错器55相对于从多路复用器54供应的LDPC码执行与作为由图9的列扭转交错器24执行的重新排列处理的列扭转交错对应的列扭转解交错(列扭转交错的反向处理)，即，作为反向重新排列处理的列扭转解交错，用于将由作为重新排列处理的列扭转交错改变设置的LDPC码的码位返回原始设置。
具体而言，列扭转解交错器55将LDPC码的码位写入用于解交错的存储器中，该存储器具有与在图28中所示的存储器31相同的配置，读取码位，并且执行列扭转解交错。
然而，在列扭转解交错器55中，在用于解交错的存储器的行方向执行码位的写入，在从存储器31中读取码位时，将读取地址用作写入地址。此外，在用于解交错的存储器的列方向执行码位的读取，在码位写入存储器31中时，将写入地址用作读取地址。
将所获得的LDPC码作为列扭转解交错的结果从列扭转解交错器55供应给LDPC解码器166。
在此处，在从去映射器164供应给位解交错器165的LDPC码上执行奇偶交错、列扭转交错和交换处理的情况下，可以在位解交错器165中执行与奇偶交错对应的所有奇偶解交错(与奇偶交错相反的处理，即，将奇偶交错改变设置的LDPC码的码位返回原始设置的奇偶解交错)、与交换处理对应的反向交换处理以及与列扭转交错对应的列扭转解交错。
然而，在图66中的位解交错器165包括执行与交换处理对应的反向交换处理的多路复用器54以及执行与列扭转交错对应的列扭转解交错的列扭转解交错器55，但是不包括执行与奇偶交错对应的奇偶解交错的模块，并且不执行奇偶解交错。
因此，将执行反向交换处理和列扭转解交错并且不执行奇偶解交错的LDPC码从位解交错器165(其列扭转解交错器55)供应给LDPC解码器166。
LDPC解码器166相对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从位解交错器165供应的LDPC码的LDPC解码，并且将所获得的数据作为结果输出给LDPC目标数据的解码结果。
图67是示出由图66的去映射器164、位解交错器165以及LDPC解码器166执行的处理的流程图。
在步骤S111中，去映射器164将从时间解交错器163供应的数据(在映射到信号点中的星座上的数据)去映射，执行正交解调，并且将符号供应给位解交错器165，处理继续进入步骤S112。
在步骤S112中，位解交错器165执行从去映射器164供应的数据的解交错(位解交错)，并且处理继续进入步骤S113。
即，在步骤S112中，在位解交错器165中，多路复用器54相对于从去映射器164供应的数据(与符号的符号位对应)执行反向交换处理，并且将所获得的LDPC码的码位作为结果供应给列扭转解交错器55。
列扭转解交错器55相对于从多路复用器54供应的LDPC码，执行列扭转解交错，并且将所获得的LDPC码(LDPC码的似然性)作为结果供应LDPC解码器166。
在步骤S113中，LDPC解码器166相对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从列扭转解交错器55供应的LDPC码的LDPC解码，并且将所获得的数据作为结果输出给BCH解码器167，作为LDPC目标数据的解码结果。
在图66中，为了方便解释，与图9的情况一样，单独地配置执行反向交换处理的多路复用器54以及执行列扭转解交错的列扭转解交错器55。然而，多路复用器54和列扭转解交错器55可以一体地配置。
在图9的位交错器116中，在不执行列扭转交错时，不需要在图66的位解交错器165中提供列扭转解交错器55。
接下来，进一步描述由图65的LDPC解码器166执行的LDPC解码。
在图65的LDPC解码器166中，如上所述，相对于由图8的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行从列扭转解交错器55的LDPC码的LDPC解码，其中，执行反向交换处理和列扭转解交错，并且不执行奇偶解交错。
在这种情况下，预先建议LDPC解码，通过使用变换后的奇偶校验矩阵来执行LDPC解码，在抑制电路规模的同时，该解码可以通过充分可实现的范围抑制操作频率(例如，参照JP 4224777B)。
因此，首先，参照图68到图71，描述使用变换的奇偶校验矩阵的预先建议的LDPC解码。
图68示出了LDPC码的奇偶校验矩阵H的一个实例，其中，代码长度N是90并且编码率是2/3。
在图68(与稍后描述的图69和70相同)中，0由句号(.)表示。
在图68的奇偶校验矩阵H中，奇偶矩阵变成阶梯结构。
图69示出了相对于图68的奇偶校验矩阵H执行表达式(11)的行替换和表达式(12)的列替换所获得的奇偶校验矩阵H'。
行替换：第(6s+t+1)-th行→第(5t+s+1)行 ···(11)
列替换：第(6x+y+61)列→第(5y+x+61)列 ···(12)
在表达式(11)和(12)中，s、t、x以及y分别是在0≤s<5、0≤t<6、0≤x<5以及0≤t<6的范围内的整数。
根据表达式(11)的行替换，执行替换，以便分别使用第1、第2、第3、第4以及第5行代替在除以6时具有余数1的第1、第7、第13、第19以及第25行，并且使用第6、第7、第8、第9以及第10行代替在除以6时具有余数2的第2、第8、第14、第20以及第26行。
根据表达式(12)的列替换，相对于第61列以及随后的列(奇偶矩阵)执行替换，以便分别使用第61、第62、第63、第64以及第65列代替在除以6时具有余数1的第61、第67、第73、第79以及第85列，并且分别使用第66、第67、第68、第69以及第70列代替在除以6时具有余数2的第62、第68、第74、第80以及第86列。
通过这种方式，通过性对于图68的奇偶校验矩阵H执行行和列的替换所获得的矩阵是图69的奇偶校验矩阵H'。
在这种情况下，甚至在执行奇偶校验矩阵H的行替换时，不影响LDPC码的码位的设置。
在信息长度K是60，循环结构的单元的列数P是5，并且奇偶长度M(在这情况下，30)的除数q(＝M/P)是6时，表达式(12)的列替换与奇偶交错对应，用于将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置内。
因此，在图69中的奇偶校验矩阵H'是通过至少执行列替换所获得的变换的奇偶校验矩阵，使用第K+Py+x+1列代替在图68中的奇偶校验矩阵H的第K+qx+y+1列(下面可以任意地称为原始奇偶校验矩阵)。
如果图69的奇偶校验矩阵H'乘以通过相对于图68的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的替换所获得的结果，那么输出零向量。即，如果相对于作为原始奇偶校验矩阵H的LDPC码(一个码字)的行向量c执行表达式(12)的列替换所获得的行向量表示为c'，那么根据奇偶校验矩阵的性能HcT变成零向量。因此，H'c'T自然地变成零向量。
因此，图69的变换后的奇偶校验矩阵H'变成通过相对于原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换所获得的LDPC码c'的奇偶校验矩阵。
因此，相对于原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换，使用图69的变换后的奇偶校验矩阵H'解码(LDPC解码)在列替换后的LDPC码c'，相对于解码结果，执行表达式(12)的列替换的反向替换，并且可以获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图70示出了图69的变换后的奇偶校验矩阵H'，以5×5矩阵为单位隔开。
在图70中，变换后的奇偶校验矩阵H'由5×5(＝p×p)单位矩阵、通过将单位矩阵的一个或多个1设置为0所获得的矩阵(在后文中，适当地称为准单位矩阵)、通过循环移位单位矩阵或准单位矩阵所获得的矩阵(在后文中，适当地称为移位矩阵)、单位矩阵、准单位矩阵以及移位矩阵中的两个或多个矩阵的总和(在后文中，适当地称为总和矩阵)以及5×5零矩阵的组合表示。
可以使用5×5单位矩阵、准单位矩阵、移位矩阵、总和矩阵以及零矩阵配置图70的变换的奇偶校验矩阵H'。因此，构成变换的奇偶校验矩阵H'的5×5矩阵(单元矩阵、准单元矩阵、移位矩阵、总和矩阵以及零矩阵)在后文中适当地称为本构矩阵。
在解码由P×P本构矩阵表示的奇偶校验矩阵表示的LDPC码时，可以使用一种架构，其中，P校验节点运算和变量节点运算同时执行。
图71是示出执行解码的解码装置的配置实例的方框图。
即，图71相对于图70的原始奇偶校验矩阵H使用通过至少执行表达式(12)的列替换所获得的图68的变换的奇偶校验矩阵H'，示出执行LDPC码的解码的解码装置的配置实例。
图71的解码装在包括：分支数据储存存储器300，其包括6个FIFO3001到3006；选择器301，其选择FIFO 3001到3006；校验节点计算单元302；两个循环移位电路303和308；分支数据储存存储器304，其包括18个FIFO 3041到30418；选择器305，其选择FIFO 3041到30418；接收数据存储器306，其储存接收数据；变量节点计算单元307；解码字计算单元309；接收数据重新排列单元310以及解码数据重新排列单元311。
首先，描述在分支数据储存存储器300和304中储存数据的方法。
分支数据储存存储器300包括6个FIFO 3001到3006，6与通过使图70的变换后的奇偶校验矩阵H'的行数30除以本构矩阵的行数5(循环结构的单元的列数P)所获得的数量对应。FIFO 300y(y＝1、2、···以及6)包括储存区域的多个段。在每个段的储存区域中，可以同时读取或写入与作为本构矩阵的行数和列数(循环结构的单元的列数P)的五个分支对应的消息。FIFO 300y的储存区域的段数变成9，这是图70的变换后的奇偶校验矩阵的行方向的1的数量(汉明重量)的最大数量。
在FIFO 3001中，在横向上填充每行的表格(忽略0的表格)中，储存与在图70的变换的奇偶校验矩阵H'的第一行到第五行中的1的位置对应的数据(变量节点的消息vi)。即，如果第j行和第i列表示为(j,i)，那么在FIFO 3001的第一段储存区域中，储存与变换后的奇偶校验矩阵H'的(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二段储存区域中，储存与变换后的奇偶校验矩阵H'的(1,21)到(5,25)的移位矩阵(通过将5×5单位矩阵向右侧循环移位3所获得的移位矩阵)的1的位置对应的数据。与以上情况相似，在第三到第八段储存区域中，储存与变换后的奇偶校验矩阵H'相关联的数据。在第九段储存区域中，储存与变换后的奇偶校验矩阵H'的(1,86)到(5,90)的移位矩阵(通过使用0代替5×5单位矩阵的第一行的1并且将该单位矩阵向左侧循环移位1所获得的移位矩阵)的1的位置对应的数据。
在FIFO 3002中，储存与在图70的变换后的奇偶校验矩阵H'的第六行到第十行中的1的位置对应的数据。即，在FIFO 3002的第一段储存区域中，储存与构成变换的奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第二段储存区域中，储存与构成变换后的奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，相对于重量是2或更多的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、在单位矩阵中的1的一个或多个元素变成0的准单位矩阵、或通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3001到3006之中的相同FIFO)中，储存与在重量1的单位矩阵中的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的分支对应的消息)、准单位矩阵或移位矩阵。
随后，与以上情况相似，在第三到第九段储存区域中，储存与变换后的奇偶校验矩阵H'相关联的数据。
在FIFO 3003到3006中，与以上情况相似，储存与变换后的奇偶校验矩阵H'相关联的数据。
分支数据储存存储器304包括18个FIFO 3041到30418，18与通过使变换后的奇偶校验矩阵H'的列数90除以本构矩阵的列数5(循环结构的单元的列数P)所获得的数量对应。FIFO 304x(x＝1、2、···以及18)包括储存区域的多个段。在每段储存区域中，可以同时读取或写入与和本构矩阵的行数和列数(循环结构的单元的列数P)对应的五个分支对应的消息。
在FIFO 3041中，以在纵向上填充每列的表格(忽略0的表格)中，储存与在图70的变换后的奇偶校验矩阵H'的第一列到第五列中的1的位置对应的数据(校验节点的消息uj)。即，如果第j行和第i列表示为(j,i)，那么在FIFO 3041的第一段储存区域中，储存与变换后的奇偶校验矩阵H'的(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二段储存区域中，储存与构成变换后的奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第三步骤的储存区域中，储存与构成变换的奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，相对于重量是2或更多的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、在单位矩阵中的1的一个或多个元素变成0的准单位矩阵、或通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3041到30418之中的相同FIFO)中，储存与在重量1的单位矩阵中的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的分支对应的消息)、准单位矩阵或移位矩阵。
随后，与以上情况相似，在第4到第15段储存区域中，储存与变换后的奇偶校验矩阵H'相关联的数据。FIFO 3041的储存区域的段数变成5，这是在变换后的奇偶校验矩阵的第一到第15列中在行方向的1的数量(汉明重量)的最大数量。
在FIFO 3042到3043中，与以上情况相似，储存与变换后的奇偶校验矩阵H'相关联的数据，并且每个长度(段数)是5。在FIFO 3044到30412中，与以上情况相似，储存与变换后的奇偶校验矩阵H'相关联的数据，并且每个长度是3。在FIFO 30413到30418中，与以上情况相似，储存与变换后的奇偶校验矩阵H'相关联的数据，并且每个长度是2。
接下来，描述图71的解码装置的操作。
分支数据储存存储器300包括6个FIFO 3001到3006。根据从前一个段的循环移位电路308供应的5个消息D311属于在图70中的变换后的奇偶校验矩阵H'的哪一行上的信息(矩阵数据)D312，从FIFO 3001到3006中选择储存数据的FIFO，并且5个消息D311共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器300依次从FIFO 3001中读取5个消息D3001，并且将这些消息供应给下一个步骤的选择器301。在从FIFO 3001中读取消息结束之后，分支数据储存存储器300依次从FIFO3002到3006中读取消息，并且将这些消息供应给选择器301。
选择器301根据选择信号D301，从当前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D302供应给校验节点计算单元302。
校验节点计算单元302包括5个校验节点计算器3021到3025。校验节点计算单元302使用通过选择器301供应的消息D302(D3021到D3025)(表达式7的消息vi)，根据表达式(7)执行校验节点运算，并且将所获得的5个消息D303(D3031到D3035)(表达式7的消息uj)作为校验节点运算的结果供应给循环移位电路303。
循环移位电路303基于关于在变换后的奇偶校验矩阵H'中变成原点的多少个单位矩阵(或准单位矩阵)循环移位以便获得相应分支的信息(矩阵信息)D305，循环移位由校验节点计算单元302计算出的5个消息D3031到D3035，并且将结果作为消息D304供应给分支数据储存存储器304。
分支数据储存存储器304包括18个FIFO 3041到30418。根据从前一个段的循环移位电路303中供应的5个消息D304属于变换的奇偶校验矩阵H'的哪一行上的信息D305，从FIFO3041到30418中选择储存数据的FIFO，并且5个消息D304共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器304从FIFO 3041中依次读取5个消息D3041，并且将这些消息供应给下一个段的选择器305。在从FIFO 3041中读取消息结束之后，分支数据储存存储器304依次从FIFO 3042到30418中读取消息，并且将这些消息供应给选择器305。
选择器305根据选择信号D307，从在FIFO 3041到30418之中的当前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D308供应给变量节点计算单元307和解码字计算单元309。
同时，接收数据重新排列单元310通过执行表达式(12)的列替换，重新排列通过通信路径13接收的LDPC码D313，LDPC码D313与在图68中的奇偶校验矩阵H对应，并且将LDPC码作为接收数据D314供应给接收数据存储器306。接收数据存储器306从接收数据重新排列单元310中供应的接收数据D314中计算接收LLR(对数似然比)，储存接收LLR，收集5个接收LLR，并且将接收LLR作为接收值D309供应给变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括5个变量节点计算器3071到3075。变量节点计算单元307使用通过选择器305供应的消息D308(D3081到D3085)(表达式(1)的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(1)的接收值u0i)，根据表达式(1)执行变量节点运算，并且将所获得的消息D310(D3101到D3105)(表达式(1)的消息vi)作为运算结果供应给循环移位电路308。
循环移位电路308基于关于在变换后的奇偶校验矩阵H'中变成原点的多少个单位矩阵(或准单位矩阵)循环移位以便获得相应分支的信息(矩阵信息)，循环移位由变量节点计算单元307计算的5个消息D3101到D3105，并且将结果作为消息D311供应给分支数据储存存储器300。
通过在一个循环中循环以上运算，可以进行LDPC码的一次解码(变量节点计算和校验节点运算)。在将LDPC码解码预定的次数之后，在解码字计算单元309和解码数据重新排列单元311中，图71的解码装置计算最终解码结果，并且输出最终解码结果。
即，解码字计算单元309包括5个解码字计算器3091到3095。解码字计算单元309使用由选择器305输出的5个消息D308(D3081到D3085)(表达式的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(5)的接收值u0i)，根据表达式(5)计算解码结果(解码字)，作为多重解码的最终步骤，并且将所获得的解码数据D315作为结果供应给解码数据重新排列单元311。
解码数据重新排列单元311相对于从解码字计算单元309中供应的解码数据D315，执行表达式(12)的列替换的反向替换，重新排列其顺序，并且输出解码数据，作为最终解码结果D316。
如上所述，通过在奇偶校验矩阵(原始奇偶校验矩阵)上执行行替换和/或列替换，并且将其转换成可以由p×p单位矩阵、其一个或多个元素1变成0的准单位矩阵、循环移位单元矩阵或准单位矩阵的移位矩阵、作为单位矩阵、准单位矩阵、以及移位矩阵中的两个或多个的总和的总和矩阵、以及p×p 0矩阵的组合(即，本构矩阵的组合)显示的奇偶校验矩阵(变换的奇偶校验矩阵)，关于LDPC码解码，能够采用通过小于奇偶校验矩阵的行数和列数的P同时执行校验节点计算和变量节点计算的架构。在采用通过小于奇偶校验矩阵的行数和列数的P同时执行节点计算(校验节点计算和变量节点计算)的架构的情况下，与通过等于奇偶校验矩阵的行数和列数的数量同时执行节点计算的情况相比，能够在可行范围内抑制操作频率并且执行迭代解码的多个项目。
通过同时执行P个校验节点计算和变量节点计算，构成图65的接收装置12的LDPC解码器166执行LDPC解码，与图71的解码装置相似。
即，为了简化解释，如果由构成图8的发送装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵被视为在图68中所示的奇偶校验矩阵H，其中，奇偶矩阵变成阶梯结构，在发送装置11的奇偶交错器23中，在信息K设为60、循环结构的单元的列数P设为5以及奇偶长度M的除数q(＝M/P)设为6的状态中，执行用于将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置的奇偶交错。
由于如上所述，奇偶交错与表达式(12)的列替换对应，所以不需要在LDPC解码器166中执行表达式(12)的列替换。
为此，在图65的接收装置12中，如上所述，将不执行奇偶解交错的LDPC码(即，在执行表达式(12)的列替换的状态中的LDPC码)从列扭转解交错器55中供应给LDPC解码器166。在LDPC解码器166中，执行与图71的解码装置相同的处理，除了不执行表达式(12)的列替换以外。
即，图72示出了图65的LDPC解码器166的配置实例。
在图72中，LDPC解码器166具有与图71的解码装置相同的配置，除了不提供图71的接收数据重新排列单元310以外，并且执行与图71的解码装置相同的处理，除了不执行表达式(12)的列替换以外。因此，省略LDPC解码器的解释。
如上所述，由于LDPC解码器166可以配置为不提供接收数据重新排列单元310，所以与图71的解码装置相比，规模可以减小。
在图68到72中，为了简化解释，LDPC码的代码长度N设为90，信息K设为60，循环结构的单元的列数(本构矩阵的行数和列数)P设为5，并且奇偶长度M的除数q(＝M/P)设为6。然而，代码长度N、信息K、循环结构的单元的列数P以及除数q(＝M/P)不限于以上值。
即，在图8的发送装置11中，LDPC编码器115输出LDPC码，其中，代码长度N设为64800或16200，信息K设为N–Pq(＝N–M)，循环结构的单元的列数)P设为360，并且除数q设为M/P。然而，图72的LDPC解码器166可以适用于相对于LDPC码同时执行P校验节点运算和变量节点运算并且执行LDPC解码的情况。
图73是构成图66的位解交错器165的多路复用器54的处理的示图。
即，图73的A示出了多路复用器54的功能配置实例。
多路复用器54包括反向交换单元1001和存储器1002。
多路复用器54相对于从先前步骤的去映射器164供应的符号的符号位，执行与由发送装置11的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的LDPC码的码位(符号位)的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给随后步骤的列扭转解交错器55。
即，在多路复用器54中，将b个符号的mb位的符号位y0、y1、···以及ymb-1供应给在b个(连续的)符号的单元内的反向交换单元1001。
反向交换单元1001执行反向交换，用于将mb位的符号位y0、y1、···以及ymb-1返回原始mb位的码位b0、b1、···以及bmb-1的设置(在构成发送装置11侧的多路分用器25的交换单元32中进行交换之前，码位b0到bmb-1的设置)，并且输出所获得的mb位的码位b0到bmb-1，作为结果。
存储器1002具有在行(横向)方向储存mb位并且在列(纵向)方向储存N/(mb)位的储存容量，与构成发送装置11侧的多路分用器25的存储器31相似。即，存储器1002包括mb列，每列储存N/(mb)位。
然而，在存储器1002中，在从发送装置11的多路分用器25的存储器31中读取码位的方向，写入由反向交换单元1001输出的LDPC码的码位，并且在将码位写入存储器31中的方向，读取写入存储器1002中的码位。
即，在接收装置12的多路复用器54中，如图73的A所示，从存储器1002的第一行朝着较低行，以mb位为单位，在行方向，依次写入由反向交换单元1001输出的LDPC码的码位。
如果与一个代码长度对应的码位的写入结束，那么多路复用器54在列方向从存储器1002中读取码位，并且将码位供应给下一个步骤的列扭转解交错器55。
在这种情况下，图73的B是从存储器1002中读取码位的示图。
在多路复用器54中，从左侧朝着向右方向的列，在从构成存储器1002的列的上侧向下的方向(列方向)，执行LDPC码的码位的读取。
图74为构成图66的位解交错器165的列扭转解交错器55的处理的示图。
即，图74示出了多路复用器54的存储器1002的配置实例。
存储器1002具有在列(纵向)方向储存mb位并且在行(横向)方向储存N/(mb)位的储存容量，并且包括mb列。
列扭转解交错器55在行方向将LDPC码的码位写入存储器1002中，在列方向读取码位时，控制读取开始位置，并且执行列扭转解交错。
即，在列扭转解交错器55中，相对于多列中的每列，适当地改变开始读取码位的读取开始位置，并且执行用于将由列扭转交错重新排列的码位的设置返回原始设置中的反向重新排列处理。
在这种情况下，图74示出了在调制方法是16APSK或16QAM并且在图22中描述的倍数b是1时存储器1002的一个配置实例。在这种情况下，一个符号的位数m是4位，并且存储器1002包括4(＝mb)列。
列扭转解交错器55(代替多路复用器54)从存储器1002的第一行朝着较低行，在行方向，依次写入由反向交换单元1001输出的LDPC码的码位。
如果与一个代码长度对应的码位的写入结束，那么列扭转解交错器55从左侧朝向右方向的列，在构成存储器1002的上侧向下的方向(列方向)执行码位的读取。
然而，将用于通过发送装置11侧的列扭转交错器24写入码位的写入开始位置用作码位的读取开始位置，列扭转解交错器55从存储器1002中读取码位。
即，在列扭转解交错器55中，在调制方法是16APSK或16QAM并且倍数b是1时，如果每列的头部(顶部)的位置的地址设为0，并且列方向的每个位置的地址由升序的整数表示，那么读取开始位置相对于最左列设为地址是0的位置。相对于第二(左侧)列，读取开始位置设为地址是2的位置。相对于第3列，读取开始位置设为地址是4的位置。相对于第4列，读取开始位置设为地址是7的位置。
相对于读取开始位置是除了地址是0的位置以外的位置的列，在将码位读入最低位置之后，该位置返回到头部(地址是0的位置)，并且读取直接位于读取开始位置之前的位置。然后，相对于下一(右)列进行读取。
通过执行上述列扭转解交错，将由列扭转交错重新排列的码位的设置返回原始设置中。
图75是示出图65的位解交错器165的另一个配置实例的方框图。
在图中，使用相同参考数字表示与图66的情况对应的部分，并且在后文中适当地省略其解释。
即，图75的位解交错器165具有与图66的情况相同的配置，除了最近提供奇偶解交错器1011以外。
在图75中，位解交错器165包括多路复用器(MUX)54、列扭转解交错器55以及奇偶解交错器1011，并且执行从去映射器164供应的LDPC码的码位位解交错。
即，多路复用器54相对于从去映射器164中供应的LDPC码执行与由发送装置11的多路分用器25执行的交换处理对应的反向交换处理(交换处理的反向处理)，即，用于将由交换处理交换的码位的位置返回原始位置的反向交换处理，并且将所获得的LDPC码作为结果供应给列扭转解交错器55。
列扭转解交错器55相对于从多路复用器54供应的LDPC码，执行与作为由发送装置11的列扭转交错器24执行的重新排列处理的列扭转交错对应的列扭转解交错。
将作为列扭转解交错的结果获得的LDPC码从列扭转解交错器55供应给奇偶解交错器1011。
奇偶解交错器1011相对于在列扭转解交错器55中的列扭转解交错后的码位，执行与由发送装置11的奇偶交错器23执行的奇偶交错对应的奇偶解交错(奇偶交错的反向处理)，即，将由奇偶交错改变设置的LDPC码的码位的设置返回原始设置的奇偶解交错。
将作为奇偶解交错的结果获得的LDPC码从奇偶解交错器1011供应给LDPC解码器166。
因此，在图75的位解交错器165中，将执行反向交换处理、列扭转解交错以及奇偶解交错后的LDPC码(即，由LDPC编码根据奇偶校验矩阵H获得的LDPC码)供应给LDPC解码器166。
LDPC解码器166使用由发送装置11的LDPC编码器115进行LDPC编码的奇偶校验矩阵H对来自位解交错器165的LDPC码执行LDPC解码。即，LDPC解码器166使用由发送装置11的LDPC编码器115进行LDPC编码的奇偶校验矩阵H本身或者使用通过相对于奇偶校验矩阵H至少执行与奇偶交错对应的列替换来获得的转换的奇偶校验矩阵，对来自位解交错器165的LDPC码执行LDPC解码。
在图75中，将通过根据奇偶校验矩阵H的LDPC编码获得的LDPC码从位解交错器165(的奇偶解交错器1011)供应给LDPC解码器166。为此，在使用由发送装置11的LDPC编码器115使用以执行LDPC编码的奇偶校验矩阵H来执行LDPC码的LDPC解码时，LDPC解码器166可以由根据全串联解码方法执行LDPC解码以便依次给每个节点执行消息(校验节点消息和变量节点消息)的运算的解码装置，或者根据全并联解码方法执行LDPC解码以便同时(平行)给所有节点执行消息的运算的解码装置配置而成。
在LDPC解码器166中，在相对于由发送装置11的LDPC编码器115用于执行LDPC编码的奇偶校验矩阵H，使用通过至少执行与奇偶交错对应的列替换所获得的变换的奇偶校验矩阵，执行LDPC码的LDPC解码时，LDPC解码器166可以由解码装置(图71)配置，该解码装置是同时执行P(或除了1以外的除数P)个校验节点运算和变量节点运算的架构的解码装置并且具有接收数据重新排列单元310，以相对于LDPC码执行与列替换相同的列替换，以获得变换的奇偶校验矩阵，并且重新排列LDPC码的码位。
在图75中，为了方便解释，单独地配置执行反向交换处理的多路复用器54、执行列扭转解交错的列扭转解交错器55以及执行奇偶解交错的奇偶解交错器1011。然而，多路复用器54、列扭转解交错器55以及奇偶解交错器1011中的两个或多个元素可以一体地配置，与发送装置11的奇偶交错器23、列扭转交错器24以及多路分用器25相似。
而且，在发送装置11的位交错器116(图8)配置为不包括奇偶交错器23和列扭转交错器24的情况下，在图75中，位解交错器165可以配置为不包括列扭转解交错器55和奇偶解交错器1011。
甚至在这种情况下，LDPC解码器166可以配置有用于使用奇偶校验矩阵H本身来执行LDPC解码的全串联解码方法的解码装置、用于使用奇偶校验矩阵H本身来执行LDPC解码的全并联解码方法的解码装置、以及使用变换后的奇偶校验矩阵H'通过P个同时校验节点计算和变量节点计算执行LDPC解码的具有接收数据重新排列单元310的解码装置(图71)。
<接收系统的配置实例>
图76为示出可适用于接收装置12的接收系统的第一配置实例的方框图。
在图76中，接收系统包括获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103。
获取单元1101通过在图中未显示的传输路径(通信路径)(例如，地面数字广播、卫星数字广播、CATV网络、互联网或其他网络)获取信号，包括相对于节目的LDPC目标数据(例如，图像数据或声音数据)至少执行LDPC编码所获得的LDPC码，并且将该信号供应给传输路径解码处理单元1102。
在这种情况下，通过地面波、卫星波或CATV(有线电视)网络从广播站中广播由获取单元1101获取的信号时，使用调谐器和STB(机顶盒)配置获取单元1101。在通过多播(例如，IPTV(互联网协议电视))从网络服务器中传输由获取单元1101获取的信号时，使用网络I/F(接口)(例如，NIC(网络接口卡)，配置获取单元1101。
传输路径解码处理单元1102与接收装置12对应。传输路径解码处理单元1102通过传输路径，相对于由获取单元1101获取的信号，执行至少包括用于纠正在传输路径中生成的错误的处理的传输路径解码处理，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
即，通过传输路径由获取单元1101获取的信号是通过至少执行用于纠正在传输路径中生成的错误的纠错编码所获得的信号。传输路径解码处理单元1102相对于该信号执行传输路径解码处理，例如，纠错处理。
作为纠错编码，例如，有LDPC编码或BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理保括调制信号的解调。
信息源解码处理单元1103相对于执行传输路径解码处理的信号，执行至少包括用于将压缩信息扩展为原始信息的处理的信息源解码处理。
即，可以相对于通过传输路径由获取单元1101获取的信号执行压缩信息的压缩编码，以减少与信息对应的图像或声音的数据量。在这种情况下，信息源解码处理单元1103相对于执行传输路径解码处理的信号执行信息源解码处理，例如，用于将压缩信息扩展为原始信息的处理(扩展处理)。
在不相对于通过传输路径由获取单元1101获取的信号执行压缩编码时，在信息源解码处理单元1103中不执行用于将压缩信息扩展为原始信息的处理。
在这种情况下，作为扩展处理，例如，有MPEG解码。在传输路径解码处理中，除了扩展处理以外，还可以包括解扰。
在如上所述配置的接收系统中，在获取单元1101中，通过传输路径获取相对于数据(例如，图像或声音)执行压缩编码(例如，具有)和纠错编码(例如，LDPC编码)的信号，并且将该信号供应给传输路径解码处理单元1102。
在传输路径解码处理单元1102中，相对于从获取单元1101供应的信号，执行与接收装置12相同的处理，作为传输路径解码处理，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
在信息源解码处理单元1103中，相对于从传输路径解码处理单元1102供应的信号，执行信息源解码处理，例如，MPEG解码，并且输出所获得的图像或声音，作为结果。
上述图76的接收系统可以应用于电视调谐器中，以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103中的每个可以配置为一个单独的装置(硬件(IC(集成电路)等)或软件模块)。
相对于获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，获取单元1101和传输路径解码处理单元1102的组、传输路径解码处理单元1102和信息源解码处理单元1103的组以及获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103的组中的每组可以配置为一个单独的装置。
图77为示出可以应用于接收装置12中的接收系统的第二配置实例的方框图。
在图中，使用相同的参考数字表示与图76的情况对应的部分，并且在后文中适当地省略其解释。
图77的接收系统与图76的情况的共同之处在于，提供获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，并且与图76的情况的不同之处在于，最近提供输出单元1111。
输出单元1111是用于显示图像的显示装置或者用于输出声音的扬声器，并且输出从信息源解码处理单元1103中输出的信号对应的图像或声音。即，输出单元1111显示图像或者输出声音。
上述图77的接收系统可以应用于接收与数字广播对应的电视广播的TV(电视接收器)或者接收无线电广播的无线电接收器中。
在相对于在获取单元1101中获取的信号不执行压缩编码时，将传输路径解码处理单元1102输出的信号供应给输出单元1111。
图78为示出可以应用于接收装置12中的接收系统的第三配置实例的方框图。
在图中，使用相同的参考数字表示与图76的情况对应的部分，并且在后文中适当地省略其解释。
图78的接收系统与图76的情况的共同之处在于，提供获取单元1101和传输路径解码处理单元1102。
然而，图78的接收系统与图76的情况的不同之处在于，不提供信息源解码处理单元1103，并且最新提供记录单元1121。
记录单元1121在记录(储存)介质(例如，光盘、硬盘(磁盘)以及闪速存储器)上记录(储存)由传输路径解码处理单元1102输出的信号(例如，MPEG的TS的TS数据包)。
上述图78的接收系统可以应用于记录电视广播的记录器中。
在图78中，通过提供信息源解码处理单元1103配置接收系统，并且该接收系统可以通过记录单元1121记录通过执行信息源解码处理单元1103的信息源解码处理所获得的信号，即，通过解码所获得的图像或声音。
<计算机的实施方式>
接下来，上述一系列处理可以由硬件执行或者可以由软件执行。在这系列处理由软件执行的情况下，配置软件的程序安装在通用计算机内。
因此，图79示出了安装执行这系列处理的程序的计算机的实施方式的一个配置实例。
程序可以预先储存在硬盘705或与嵌入计算机内的记录介质对应的ROM 703上。
或者，程序可以临时或永久储存(记录)在可移动记录介质711上，例如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可以提供可移动记录介质711，作为所谓的封装软件。
程序可以从可移动记录介质711中安装到计算机中。此外，程序可以通过用于数字卫星广播的人工卫星从下载站中无线传输给计算机，或者可以通过网络(例如，LAN(局域网)或互联网)有线传输给计算机。计算机可以接收由通信单元708如上所述传输的程序，并且将程序安装在嵌入式硬盘705内。
计算机包括嵌入其内的CPU(中央处理单元)702。输入/输出接口710通过总线701连接至CPU 702。如果用户操作使用键盘、鼠标以及麦克风配置的输入单元707，并且通过输入/输出接口710输入命令，那么CPU 702根据命令执行储存在ROM(只读存储器)703内的程序。或者，CPU 702装载储存在硬盘705内的程序、从卫星或网络中传输的、由通信单元708接收的、安装在硬盘705内的程序、或者从安装到驱动器709中并且安装在硬盘705内的可移动记录介质711中读入RAM(随机存取存储器)704中的程序，并且执行该程序。因此，CPU 702执行根据上述流程图的处理或者由上述方框图的配置执行的处理。此外，CPU 702根据需要通过输入/输出接口710从用LCD(液晶显示器)或扬声器配置的输出单元706中输出处理结果，从通信单元708中传输处理结果，并且在硬盘705上记录处理结果。
在本说明书中，不需要处理描述程序的处理步骤，用于促使计算机根据作为流程图描述的顺序在时间序列中执行各种处理，并且还包括平行或单独执行的处理(例如，平行处理或使用物体的处理)。
通过分布的方式，程序可以由一个计算机处理或者可以由多个计算机处理。程序可以传输给远程计算机，并且可以执行程序。
本公开的实施方式不限于上述实施方式，并且在不背离本公开的范围的情况下，可以进行修改。
即，例如，即使通信路径13(图7)是卫星电路、地面波、电缆(有线电路)等中的任一个，也可以使用用于Sx的上述16k(其奇偶校验矩阵初始值表格)。此外，用于Sx的16k还可以用于数据传输，而非数字广播。
参考符号列表
11：发送装置 12：接收装置 23：奇偶交错器
24：列扭转交错器 25：多路分用器 31：存储器
32：交换单元 54：多路复用器 55：列扭转解交错器
111：模式自适应/多路复用器 112：垫整电容器
113：BB扰频器 114：BCH编码器 115：LDPC编码器
116：位交错器 117：映射器 118：时间交错器
119：SISO/MISO编码器 120：频率交错器
121：BCH编码器 122：LDPC编码器 123：映射器
124：频率交错器 131：帧构建器/资源分配单元
132：OFDM生成单元 151：OFDM操作单元
152：帧管理单元 153：频率解交错器 154：去映射器
155：LDPC解码器 156：BCH解码器 161：频率解交错器
162：SISO/MISO解码器 163：时间解交错器
164：去映射器 165：位解交错器 166：LDPC解码器
167：BCH解码器 168：BB解扰器 169：空删除单元
170：多路分用器 210：Tx单元 211：FEC单元
212：映射单元 213：上采样单元 214：奈奎斯特滤波器单元
220：Rx单元 221：AGC单元 222：倍增器
223：滚降滤波器单元 224：下采样单元 225：CSI单元
226：去映射单元 227：FEC单元 230：信道单元
231：IBO单元 232：倍增器 233：TWTA单元
234：AWGN单元 235：加法器 300：分支数据储存存储器
301：选择器 302：校验节点计算单元
303：循环移位电路 304：分支数据储存存储器 305：选择器
306：接收数据存储器 307：变量节点计算单元
308：循环移位电路 309：解码字计算单元
310：接收数据重新排列单元 311：解码数据重新排列单元
601：编码处理单元 602：储存单元 611：编码率设置单元
612：初始值表格读取单元 613：奇偶校验矩阵生成单元
614：信息位读取单元 615：编码奇偶操作单元
616：控制单元 701：总线 702：CPU 703：ROM
704：RAM 705：硬盘 706：输出单元 707：输入单元
708：通信单元 709：驱动器 710：输入/输出接口
711：可移动记录介质 1001：反向交换单元
1002：存储器 1011：奇偶解交错器
1101：获取单元 1102：传输路径解码处理单元
1103：信息源解码处理单元 1111：输出单元 1121：记录单元

Claims (2)

1.一种数据处理装置，包括：
编码单元，被配置为基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码；以及
交换单元，被配置为将LDPC码的码位分配给对应于由8PSK限定的8个信号点中的任一个的符号的符号位，
其中，在将储存在3个具有16200/3位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的3位码位分配给一个符号时，所述3位码位的从最高有效位开始算的第(#i+1)位设置为位b#i，所述一个符号的3位符号位的从最高有效位开始算的第(#i+1)位设置为位y#i，其中，b表示码位，y表示符号位，#i为0至2之间的自然数，
其中，所述交换单元被配置为分配储存单元的在列方向写入并在行方向读取的所述LDPC码的3位码位，所述储存单元包括在行方向存储3位、在列方向上存储16200/3位的3列，其中，
位b0被分配到位y1，
位b1被分配到位y0，并且
位b2被分配到位y2，
其中，所述LDPC码的码字包括信息位和奇偶位，
其中，所述奇偶校验矩阵包括与所述信息位对应的M×K维的信息矩阵部分以及与所述奇偶位对应的M×M维的奇偶矩阵部分，其中，K＝7560并且M＝8640，所述奇偶矩阵部分具有梯形结构，在所述奇偶矩阵部中，元素“1”是以阶梯方式布置的，所述奇偶矩阵部在第一行的行权重为1、并且在其余行的行权重为2，以及在最末列的列权重为1，并且在其余列的列权重为2，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表格显示，其中，所述奇偶校验矩阵初始值表格在其第j行示出元素“1”在所述信息矩阵的第1+360×(j－1)列中的位置，并且所述信息矩阵的第2+360×(j－1)列至第360×j列是基于每个第1+360×(j－1)列，通过将各自的在前的列向下循环偏移M/360来确定的，其中1≤j≤21，并且
其中，所述奇偶校验矩阵初始值表格形成为：
2.一种数据处理方法，包括：
编码步骤，基于代码长度为16200位并且编码率为7/15的LDPC码的奇偶校验矩阵执行LDPC编码；以及
交换步骤，将LDPC码的码位分配给对应于由8PSK限定的8个信号点中的任一个的符号的符号位，
其中，在所述交换步骤中，在将储存在3个具有16200/3位的储存容量的储存单元内的并且逐位从每个所述储存单元中读取的3位码位分配给一个符号时，所述3位码位的从最高有效位开始算的第(#i+1)位设置为位b#i，所述一个符号的3位符号位的从最高有效位开始算的第(#i+1)位设置为位y#i，其中，b表示码位，y表示符号位，0≤#i≤2，#i为自然数，
其中，在所述交换步骤中，分配储存单元的在列方向写入并在行方向读取的所述LDPC码的3位码位，所述储存单元包括在行方向存储3位、在列方向上存储16200/3位的3列，其中，
位b0被分配到位y1，
位b1被分配到位y0，并且
位b2被分配到位y2，
其中，所述LDPC码的码字包括信息位和奇偶位，
其中，所述奇偶校验矩阵包括与所述信息位对应的M×K维的信息矩阵部分以及与所述奇偶位对应的M×M维的奇偶矩阵部分，其中，K＝7560并且M＝8640，所述奇偶矩阵部分具有梯形结构，在所述奇偶矩阵部中，元素“1”是以阶梯方式布置的，所述奇偶矩阵部在第一行的行权重为1、并且在其余行的行权重为2，以及在最末列的列权重为1，并且在其余列的列权重为2，
其中，所述信息矩阵部分由奇偶校验矩阵初始值表格显示，其中，所述奇偶校验矩阵初始值表格在其第j行示出元素“1”在所述信息矩阵的第1+360×(j－1)列中的位置，并且所述信息矩阵的第2+360×(j－1)列至第360×j列是基于每个第1+360×(j－1)列，通过将各自的在前的列向下循环偏移M/360来确定的，其中1≤j≤21，并且
其中，所述奇偶校验矩阵初始值表格形成为：
CN201480023818.3A 2013-05-02 2014-04-21 数据处理装置以及数据处理方法 Active CN105144589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-096992 2013-05-02
JP2013096992 2013-05-02
PCT/JP2014/061152 WO2014178296A1 (ja) 2013-05-02 2014-04-21 データ処理装置、及びデータ処理方法

Publications (2)

Publication Number Publication Date
CN105144589A CN105144589A (zh) 2015-12-09
CN105144589B true CN105144589B (zh) 2019-06-28

Family

ID=51843430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480023818.3A Active CN105144589B (zh) 2013-05-02 2014-04-21 数据处理装置以及数据处理方法

Country Status (6)

Country Link
US (1) US9859922B2 (zh)
EP (1) EP2993793B1 (zh)
JP (1) JP6229899B2 (zh)
CN (1) CN105144589B (zh)
RU (1) RU2658791C2 (zh)
WO (1) WO2014178296A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105210299B (zh) 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
BR112015027135B1 (pt) * 2013-05-02 2022-02-15 Sony Corporation Dispositivo e método de processamento de dados
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
JP6553518B2 (ja) * 2013-12-27 2019-07-31 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、および、送信装置、受信装置
KR102484560B1 (ko) * 2016-01-12 2023-01-04 삼성전자주식회사 통신 시스템에서 신호 송수신 방법 및 장치
TW201842784A (zh) * 2017-02-15 2018-12-01 晨星半導體股份有限公司 數位電視之資料處理電路及資料處理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序
CN101971503A (zh) * 2008-03-03 2011-02-09 Rai意大利无线电视股份有限公司 用于ldpc编码的调制和qam星座的位置换模式
WO2012165161A1 (ja) * 2011-05-27 2012-12-06 ソニー株式会社 データ処理装置、及び、データ処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577207B2 (en) * 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
RU2365034C2 (ru) * 2004-08-12 2009-08-20 Моторола, Инк. Способ и устройство для кодирования и декодирования данных
KR100846869B1 (ko) * 2004-12-16 2008-07-16 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
TW201334425A (zh) * 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼
DK2056464T3 (da) * 2007-10-30 2013-02-18 Sony Corp Databehandlingsanordning og -fremgangsmåde
RU2440669C1 (ru) * 2007-12-13 2012-01-20 Нек Корпорейшн Устройство декодирования, устройство хранения данных, система обмена данными и способ декодирования
ITTO20080472A1 (it) 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP2011176645A (ja) * 2010-02-24 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP5542580B2 (ja) * 2010-08-25 2014-07-09 日本放送協会 送信装置及び受信装置
JP2012151655A (ja) * 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法
JP5664919B2 (ja) 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
CN105210299B (zh) * 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
WO2014178299A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
BR112015027135B1 (pt) 2013-05-02 2022-02-15 Sony Corporation Dispositivo e método de processamento de dados

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911506A (zh) * 2007-11-26 2010-12-08 索尼公司 数据处理设备、数据处理方法和程序
CN101971503A (zh) * 2008-03-03 2011-02-09 Rai意大利无线电视股份有限公司 用于ldpc编码的调制和qam星座的位置换模式
WO2012165161A1 (ja) * 2011-05-27 2012-12-06 ソニー株式会社 データ処理装置、及び、データ処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ETSI EN 302 307 V1.3.1;DVB;《ETSI》;20130331;正文第25-27页，图7

Also Published As

Publication number Publication date
RU2658791C2 (ru) 2018-06-22
EP2993793B1 (en) 2021-06-23
RU2015145970A (ru) 2017-04-28
RU2015145970A3 (zh) 2018-03-27
CN105144589A (zh) 2015-12-09
EP2993793A4 (en) 2017-04-12
JP6229899B2 (ja) 2017-11-22
US9859922B2 (en) 2018-01-02
US20160079998A1 (en) 2016-03-17
JPWO2014178296A1 (ja) 2017-02-23
WO2014178296A1 (ja) 2014-11-06
EP2993793A1 (en) 2016-03-09

Similar Documents

Publication Publication Date Title
CN105103455B (zh) 数据处理设备及数据处理方法
CN104969478B (zh) 数据处理装置以及数据处理方法
CN103339862B (zh) 数据处理装置和数据处理方法
KR102023558B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
CN105191147B (zh) 数据处理装置和数据处理方法
CN104221292B (zh) 数据处理装置和数据处理方法
CN104969477B (zh) 数据处理装置和数据处理方法
CN105409130B (zh) 数据处理装置和数据处理方法
CN105144589B (zh) 数据处理装置以及数据处理方法
KR102190362B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN105164925B (zh) 数据处理装置以及数据处理方法
CN105210299B (zh) 数据处理装置以及数据处理方法
CN105379127A (zh) 数据处理装置以及数据处理方法
CN106464269A (zh) 数据处理装置和数据处理方法
CN105379126A (zh) 数据处理装置以及数据处理方法
KR20200140397A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102164340B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN105379125B (zh) 数据处理装置以及数据处理方法
CN108900199A (zh) 数据处理装置和数据处理方法
CN104969476B (zh) 数据处理装置以及数据处理方法
CN105379124B (zh) 数据处理装置以及数据处理方法
CN105191148B (zh) 数据处理装置以及数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant