CN106464269A - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN106464269A
CN106464269A CN201580025036.8A CN201580025036A CN106464269A CN 106464269 A CN106464269 A CN 106464269A CN 201580025036 A CN201580025036 A CN 201580025036A CN 106464269 A CN106464269 A CN 106464269A
Authority
CN
China
Prior art keywords
ldpc code
parity
matrix
hyte
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580025036.8A
Other languages
English (en)
Other versions
CN106464269B (zh
Inventor
池谷亮志
山本真纪子
篠原雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN106464269A publication Critical patent/CN106464269A/zh
Application granted granted Critical
Publication of CN106464269B publication Critical patent/CN106464269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本技术涉及一种数据处理装置和数据处理方法，使得能够在使用LDPC码传输数据时确保良好的通信质量。在分组交错中，具有代码长度(N)为16200位并且编码率(r)为6/15、8/15或10/15的LDPC码在每一位组的基础上进行交错，各位组为360位长。在分组解交错中，交错后的LDPC码被恢复到其原始序列。例如，本技术可适用于使用LDPC码的数据传输等。

Description

数据处理装置和数据处理方法
技术领域
本技术涉及一种处理装置和数据处理方法，并且更具体地，涉及能够在使用例如LDPC码的数据传输中确保优异的通信质量的一种处理装置以及一种处理方法。
背景技术
在本说明书和附图中公开的一些信息是由三星电子有限公司(以下称为三星)、LG电子公司、NERC以及CRC/ETRI(在附图中标示)提供的。
低密度奇偶校验(LDPC)码具有高纠错能力，并且近年来，LDPC码广泛用于数字广播的传输方案中，例如，欧洲的数字视频广播(DVB)-S.2、DVB-T.2以及DVB-C.2等等，或者美国的高级电视系统委员会(ATSC)3.0等(例如，参见非专利文献1)。
根据最近的研究，已知的是，类似于涡轮码，接近香农极限的性能在代码长度增加时从LDPC码获得。由于LDPC码具有最短距离与代码长度成比例的性能，作为LDPC码的特性，LDPC码具有块错误概率特性优异并且不太可能产生在涡轮码的解码特性中观察到的所谓的错误平层现象的优势。
现有技术文献
非专利文献
非专利文献1：DVB-S.2:ETSI EN 302 307V1.2.1(2009-08)
发明内容
本发明要解决的问题
在使用LDPC码的数据传输中，例如，LDPC码被转换成诸如正交相移键控(QPSK)的正交调制(数字调制)的符号，并且该符号被映射至正交调制的信号点并被发送。
使用LDPC码的数据传输正遍布全世界，并且存在确保优异的通信(传输)质量的需求。
鉴于以上情况而做出本技术，并且期望在使用LDPC码的数据传输中，确保优异的通信质量。
问题的解决方案
根据本技术的第一数据处理装置/方法是以下一种数据处理装置/方法，包括：编码单元/步骤，被配置为基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵来执行LDPC编码；分组交错单元/步骤，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元/步骤，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个。在所述分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列，
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6以及29。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列来指示信息矩阵部分中1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 36233742 3752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
在根据本技术的第一数据处理装置/方法中，基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵来执行LDPC编码。执行以360位的位组为单位将LDPC码进行交错的分组交错。以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6、以及29。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 36233742 3752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
根据本技术的第二数据处理装置/方法是以下一种数据处理装置/方法，包括：分组解交错单元/步骤，被配置为将已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括：编码单元，被配置为基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6、以及29。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 36233742 3752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
在根据本技术的第二数据处理装置/方法中，已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括编码单元，被配置为基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6、以及29。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 36233742 3752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
根据本技术的第三数据处理装置/方法是以下一种数据处理装置/方法，包括：编码单元/步骤，被配置为基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵来执行LDPC编码；分组交错单元/步骤，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元/步骤，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12、以及44。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 49295262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 73787387 7440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
在根据本技术的第三数据处理装置/方法中，基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵来执行LDPC编码。执行以360位的位组为单位将LDPC码进行交错的分组交错。以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12、以及44。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 49295262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 73787387 7440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
根据本技术的第四数据处理装置/方法是以下一种数据处理装置/方法，包括：分组解交错单元/步骤，被配置为将已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括：编码单元，被配置为基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12、以及44。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 49295262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 73787387 7440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
在根据本技术的第四数据处理装置/方法中，已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括：编码单元，被配置为基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12、以及44。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 49295262 5399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 73787387 7440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
根据本技术的第五数据处理装置/方法是以下一种数据处理装置/方法，包括：编码单元/步骤，被配置为基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵来执行LDPC编码；分组交错单元/步骤，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元/步骤，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37、以及4。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 37703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 30073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
在根据本技术的第五数据处理装置/方法中，基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵来执行LDPC编码。执行以360位的位组为单位将LDPC码进行交错的分组交错。以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37、以及4。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 37703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 30073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
根据本技术的第六数据处理装置/方法是以下一种数据处理装置/方法，包括：分组解交错单元/步骤，被配置为将已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括：编码单元，被配置为基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37、以及4。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 37703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 30073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
在根据本技术的第六数据处理装置/方法中，已进行分组交错并且从发送装置发送的数据中获得的LDPC码的序列恢复到原始序列，发送装置包括：编码单元，被配置为基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵执行LDPC编码；分组交错单元，被配置为执行以360位的位组为单位将LDPC码进行交错的分组交错；以及映射单元，被配置为以6位为单位将LDPC码映射至在调制方案中确定的64个信号点中的任一个。在分组交错中，当由位组i表示从LDPC码的排头开始的第(i+1)位组时，将16200位的LDPC码的位组0到44的序列交错为以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37、以及4。
LDPC码包括信息位和奇偶位。奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。信息矩阵部分由奇偶校验矩阵初始值表表示。奇偶校验矩阵初始值表是其中对于每360列指示信息矩阵部分中1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 37703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 30073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
数据处理装置可以是独立装置并且可以是构成一个装置的内部模块。
本发明的效果
根据本技术，可以在使用LDPC码的数据传输中确保优异的通信质量。
在此处描述的效果不必受到限制，并且可以包括在本公开中描述的任何效果。
附图说明
[图1]是LDPC码的奇偶校验矩阵H的说明图。
[图2]是示出LDPC码的解码顺序的流程图。
[图3]是LDPC码的奇偶校验矩阵的实例的说明图。
[图4]是奇偶校验矩阵的Tanner图(泰纳图)的实例的说明图。
[图5]是变量节点的实例的说明图。
[图6]是校验节点的实例的说明图。
[图7]是应用本发明的传输系统系统的实施方式的配置实例的说明图。
[图8]是示出了发送装置11的配置实施例的方框图。
[图9]是示出了位交错器116的配置实例的方框图。
[图10]是奇偶校验矩阵的实例的说明图。
[图11]是奇偶矩阵的实例的说明图。
[图12]是在DVB-T.2的标准中定义的LDPC码的奇偶校验矩阵的说明图。
[图13]是在DVB-T.2的标准中定义的LDPC码的奇偶校验矩阵的说明图。
[图14]是用于解码LDPC码的Tanner图的实例的说明图。
[图15]是变成阶梯结构的奇偶矩阵HT以及对应奇偶矩阵HT的Tanner图的实例的说明图。
[图16]是在奇偶交错之后的与LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的实例的说明图。
[图17]是示出了由位交错器116和映射器117执行的处理的实例的流程图。
[图18]是示出了LDPC编码器115的配置实例的方框图。
[图19]是示出了LDPC编码器115的实例的处理的流程图。
[图20]是编码率是1/4且代码长度是16200的奇偶校验矩阵初始值表的实例的说明图。
[图21]是从奇偶校验矩阵初始值表计算奇偶校验矩阵H的方法的说明图。
[图22]是奇偶校验矩阵的结构的说明图。
[图23]是奇偶校验矩阵初始值表的实例的说明图。
[图24]是从奇偶校验矩阵初始值表中生成的A矩阵的说明图。
[图25]是B矩阵的奇偶交错的说明图。
[图26]是从奇偶校验矩阵初始值表中生成的C矩阵的说明图。
[图27]是D矩阵的奇偶交错的说明图。
[图28]是通过对奇偶校验矩阵执行用作将奇偶交错恢复至原始状态的奇偶解交错的列置换所获得的奇偶校验矩阵的说明图。
[图29]是通过对奇偶校验矩阵进行行置换所获得的变换奇偶校验矩阵的说明图。
[图30]是奇偶校验矩阵初始值表的实例的说明图。
[图31]是奇偶校验矩阵初始值表的实例的说明图。
[图32]是奇偶校验矩阵初始值表的实例的说明图。
[图33]是奇偶校验矩阵初始值表的实例的说明图。
[图34]是奇偶校验矩阵初始值表的实例的说明图。
[图35]是奇偶校验矩阵初始值表的实例的说明图。
[图36]是奇偶校验矩阵初始值表的实例的说明图。
[图37]是奇偶校验矩阵初始值表的实例的说明图。
[图38]是奇偶校验矩阵初始值表的实例的说明图。
[图39]是奇偶校验矩阵初始值表的实例的说明图。
[图40]是奇偶校验矩阵初始值表的实例的说明图。
[图41]是奇偶校验矩阵初始值表的实例的说明图。
[图42]是奇偶校验矩阵初始值表的实例的说明图。
[图43]是奇偶校验矩阵初始值表的实例的说明图。
[图44]是奇偶校验矩阵初始值表的实例的说明图。
[图45]是奇偶校验矩阵初始值表的实例的说明图。
[图46]是奇偶校验矩阵初始值表的实例的说明图。
[图47]是奇偶校验矩阵初始值表的实例的说明图。
[图48]是奇偶校验矩阵初始值表的实例的说明图。
[图49]是奇偶校验矩阵初始值表的实例的说明图。
[图50]是奇偶校验矩阵初始值表的实例的说明图。
[图51]是奇偶校验矩阵初始值表的实例的说明图。
[图52]是奇偶校验矩阵初始值表的实例的说明图。
[图53]是奇偶校验矩阵初始值表的实例的说明图。
[图54]是奇偶校验矩阵初始值表的实例的说明图。
[图55]是奇偶校验矩阵初始值表的实例的说明图。
[图56]是奇偶校验矩阵初始值表的实例的说明图。
[图57]是奇偶校验矩阵初始值表的实例的说明图。
[图58]是奇偶校验矩阵初始值表的实例的说明图。
[图59]是奇偶校验矩阵初始值表的实例的说明图。
[图60]是奇偶校验矩阵初始值表的实例的说明图。
[图61]是奇偶校验矩阵初始值表的实例的说明图。
[图62]是奇偶校验矩阵初始值表的实例的说明图。
[图63]是奇偶校验矩阵初始值表的实例的说明图。
[图64]是奇偶校验矩阵初始值表的实例的说明图。
[图65]是奇偶校验矩阵初始值表的实例的说明图。
[图66]是奇偶校验矩阵初始值表的实例的说明图。
[图67]是奇偶校验矩阵初始值表的实例的说明图。
[图68]是奇偶校验矩阵初始值表的实例的说明图。
[图69]是奇偶校验矩阵初始值表的实例的说明图。
[图70]是奇偶校验矩阵初始值表的实例的说明图。
[图71]是奇偶校验矩阵初始值表的实例的说明图。
[图72]是奇偶校验矩阵初始值表的实例的说明图。
[图73]是列重为3且行重为6的度序列的集合(ensemble，系综)的tanner图的实例的说明图。
[图74]是多边类型集合的tanner图的实例的说明图。
[图75]是奇偶校验矩阵的说明图。
[图76]是奇偶校验矩阵的说明图。
[图77]是奇偶校验矩阵的说明图。
[图78]是奇偶校验矩阵的说明图。
[图79]是奇偶校验矩阵的说明图。
[图80]是奇偶校验矩阵的说明图。
[图81]是奇偶校验矩阵的说明图。
[图82]是奇偶校验矩阵的说明图。
[图83]是当调制方案是16QAM时的星座(constellation)的实例的说明图。
[图84]是当调制方案是64QAM时的星座的实例的说明图。
[图85]是当调制方案是256QAM时的星座的实例的说明图。
[图86]是当调制方案是1024QAM时的星座的实例的说明图。
[图87]是当调制方案是4096QAM时的星座的实例的说明图。
[图88]是当调制方案是4096QAM时的星座的实例的说明图。
[图89]是当调制方案是QPSK时的UC的信号点的坐标的实例的说明图。
[图90]是当调制方案是16QAM时的2D NUC的信号点的坐标的实例的说明图。
[图91]是当调制方案是64QAM时的2D NUC的信号点的坐标的实例的说明图。
[图92]是当调制方案是256QAM时的2D NUC的信号点的坐标的实例的说明图。
[图93]是当调制方案是256QAM时的2D NUC的信号点的坐标的实例的说明图。
[图94]是当调制方案是1024QAM时的1D NUC的信号点的坐标的实例的说明图。
[图95]是1024QAM的符号y与用作对应于符号y的1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)的关系的说明图。
[图96]是当调制方案是4096QAM时的1D NUC的信号点的坐标的实例的说明图。
[图97]是4096QAM的符号y与用作对应于符号y的1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)的关系的说明图。
[图98]是当调制方案是16QAM时的星座的另一实例的说明图。
[图99]是当调制方案是64QAM时的星座的另一实例的说明图。
[图100]是当调制方案是256QAM时的星座的另一实例的说明图。
[图101]是当调制方案是16QAM时的2D NUC的信号点的坐标的另一实例的说明图。
[图102]是当调制方案是64QAM时的2D NUC的信号点的坐标的另一实例的说明图。
[图103]是当调制方案是256QAM时的2D NUC的信号点的坐标的另一实例的说明图。
[图104]是当调制方案是256QAM时的2D NUC的信号点的坐标的另一实例的说明图。
[图105]是示出了分块交错器25的配置实例的方框图。
[图106]是用于代码长度N和调制方案的组合的部分1和2的列数C和部分列长度R1和R2的实例的说明图。
[图107]是由分块交错器25执行的分块交错的说明图。
[图108]是由分组交错器24执行的分组交错的说明图。
[图109]是代码长度N是64k位的LDPC码的GW模式的第1实例的说明图。
[图110]是代码长度N是64k位的LDPC码的GW模式的第2实例的说明图。
[图111]是代码长度N是64k位的LDPC码的GW模式的第3实例的说明图。
[图112]是代码长度N是64k位的LDPC码的GW模式的第4实例的说明图。
[图113]是代码长度N是64k位的LDPC码的GW模式的第5实例的说明图。
[图114]是代码长度N是64k位的LDPC码的GW模式的第6实例的说明图。
[图115]是代码长度N是64k位的LDPC码的GW模式的第7实例的说明图。
[图116]是代码长度N是64k位的LDPC码的GW模式的第8实例的说明图。
[图117]是代码长度N是64k位的LDPC码的GW模式的第9实例的说明图。
[图118]是代码长度N是64k位的LDPC码的GW模式的第10实例的说明图。
[图119]是代码长度N是64k位的LDPC码的GW模式的第11实例的说明图。
[图120]是代码长度N是64k位的LDPC码的GW模式的第12实例的说明图。
[图121]是代码长度N是64k位的LDPC码的GW模式的第13实例的说明图。
[图122]是代码长度N是64k位的LDPC码的GW模式的第14实例的说明图。
[图123]是代码长度N是64k位的LDPC码的GW模式的第15实例的说明图。
[图124]是代码长度N是64k位的LDPC码的GW模式的第16实例的说明图。
[图125]是代码长度N是64k位的LDPC码的GW模式的第17实例的说明图。
[图126]是代码长度N是64k位的LDPC码的GW模式的第18实例的说明图。
[图127]是代码长度N是64k位的LDPC码的GW模式的第19实例的说明图。
[图128]是代码长度N是64k位的LDPC码的GW模式的第20实例的说明图。
[图129]是代码长度N是64k位的LDPC码的GW模式的第21实例的说明图。
[图130]是代码长度N是64k位的LDPC码的GW模式的第22实例的说明图。
[图131]是代码长度N是64k位的LDPC码的GW模式的第23实例的说明图。
[图132]是代码长度N是64k位的LDPC码的GW模式的第24实例的说明图。
[图133]是代码长度N是64k位的LDPC码的GW模式的第25实例的说明图。
[图134]是代码长度N是64k位的LDPC码的GW模式的第26实例的说明图。
[图135]是代码长度N是64k位的LDPC码的GW模式的第27实例的说明图。
[图136]是代码长度N是64k位的LDPC码的GW模式的第28实例的说明图。
[图137]是代码长度N是64k位的LDPC码的GW模式的第29实例的说明图。
[图138]是代码长度N是64k位的LDPC码的GW模式的第30实例的说明图。
[图139]是代码长度N是64k位的LDPC码的GW模式的第31实例的说明图。
[图140]是代码长度N是64k位的LDPC码的GW模式的第32实例的说明图。
[图141]是代码长度N是64k位的LDPC码的GW模式的第33实例的说明图。
[图142]是代码长度N是16k位的LDPC码的GW模式的第1实例的说明图。
[图143]是代码长度N是16k位的LDPC码的GW模式的第2实例的说明图。
[图144]是代码长度N是16k位的LDPC码的GW模式的第3实例的说明图。
[图145]是代码长度N是16k位的LDPC码的GW模式的第4实例的说明图。
[图146]是代码长度N是16k位的LDPC码的GW模式的第5实例的说明图。
[图147]是代码长度N是16k位的LDPC码的GW模式的第6实例的说明图。
[图148]是代码长度N是16k位的LDPC码的GW模式的第7实例的说明图。
[图149]是代码长度N是16k位的LDPC码的GW模式的第8实例的说明图。
[图150]是代码长度N是16k位的LDPC码的GW模式的第9实例的说明图。
[图151]是代码长度N是16k位的LDPC码的GW模式的第10实例的说明图。
[图152]是代码长度N是16k位的LDPC码的GW模式的第11实例的说明图。
[图153]是代码长度N是16k位的LDPC码的GW模式的第12实例的说明图。
[图154]是代码长度N是16k位的LDPC码的GW模式的第13实例的说明图。
[图155]是代码长度N是16k位的LDPC码的GW模式的第14实例的说明图。
[图156]是代码长度N是16k位的LDPC码的GW模式的第15实例的说明图。
[图157]是代码长度N是16k位的LDPC码的GW模式的第16实例的说明图。
[图158]是测量误码率的仿真的仿真结果的说明图。
[图159]是测量误码率的仿真的仿真结果的说明图。
[图160]是测量误码率的仿真的仿真结果的说明图。
[图161]是测量误码率的仿真的仿真结果的说明图。
[图162]是测量误码率的仿真的仿真结果的说明图。
[图163]是测量误码率的仿真的仿真结果的说明图。
[图164]是测量误码率的仿真的仿真结果的说明图。
[图165]是测量误码率的仿真的仿真结果的说明图。
[图166]是测量误码率的仿真的仿真结果的说明图。
[图167]是测量误码率的仿真的仿真结果的说明图。
[图168]是测量误码率的仿真的仿真结果的说明图。
[图169]是测量误码率的仿真的仿真结果的说明图。
[图170]是测量误码率的仿真的仿真结果的说明图。
[图171]是测量误码率的仿真的仿真结果的说明图。
[图172]是测量误码率的仿真的仿真结果的说明图。
[图173]是测量误码率的仿真的仿真结果的说明图。
[图174]是测量误码率的仿真的仿真结果的说明图。
[图175]是测量误码率的仿真的仿真结果的说明图。
[图176]是测量误码率的仿真的仿真结果的说明图。
[图177]是测量误码率的仿真的仿真结果的说明图。
[图178]是测量误码率的仿真的仿真结果的说明图。
[图179]是测量误码率的仿真的仿真结果的说明图。
[图180]是测量误码率的仿真的仿真结果的说明图。
[图181]是测量误码率的仿真的仿真结果的说明图。
[图182]是测量误码率的仿真的仿真结果的说明图。
[图183]是测量误码率的仿真的仿真结果的说明图。
[图184]是测量误码率的仿真的仿真结果的说明图。
[图185]是测量误码率的仿真的仿真结果的说明图。
[图186]是测量误码率的仿真的仿真结果的说明图。
[图187]是测量误码率的仿真的仿真结果的说明图。
[图188]是测量误码率的仿真的仿真结果的说明图。
[图189]是测量误码率的仿真的仿真结果的说明图。
[图190]是测量误码率的仿真的仿真结果的说明图。
[图191]是测量误码率的仿真的仿真结果的说明图。
[图192]是测量误码率的仿真的仿真结果的说明图。
[图193]是测量误码率的仿真的仿真结果的说明图。
[图194]是测量误码率的仿真的仿真结果的说明图。
[图195]是测量误码率的仿真的仿真结果的说明图。
[图196]是测量误码率的仿真的仿真结果的说明图。
[图197]是测量误码率的仿真的仿真结果的说明图。
[图198]是测量误码率的仿真的仿真结果的说明图。
[图199]是测量误码率的仿真的仿真结果的说明图。
[图200]是测量误码率的仿真的仿真结果的说明图。
[图201]是测量误码率的仿真的仿真结果的说明图。
[图202]是测量误码率的仿真的仿真结果的说明图。
[图203]是测量误码率的仿真的仿真结果的说明图。
[图204]是测量误码率的仿真的仿真结果的说明图。
[图205]是测量误码率的仿真的仿真结果的说明图。
[图206]是测量误码率的仿真的仿真结果的说明图。
[图207]是示出了接收装置12的配置实施例的方框图。
[图208]是示出了位解交错器165的配置实例的方框图。
[图209]是示出了由解映射器164、位解交错器165、以及LDPC解码器166执行的处理的实例的流程图。
[图210]是LDPC码的奇偶校验矩阵的实例的说明图。
[图211]是通过对奇偶校验矩阵执行行置换和列置换获得的矩阵(变换奇偶校验矩阵)的实例的说明图。
[图212]是分成5×5单位的变换的奇偶校验矩阵的实例的说明图。
[图213]是示出了共同执行P节点运算的解码装置的配置实例的方框图。
[图214]是示出了LDPC解码器166的配置实例的方框图。
[图215]是示出了分块解交错器54的配置实例的方框图。
[图216]是示出了位解交错器165的另一配置实例的方框图。
[图217]是示出可以适用于接收装置12的接收系统的第一配置实例的方框图。
[图218]是示出可以适用于接收装置12的接收系统的第二配置实例的方框图。
[图219]是示出可以适用于接收装置12的接收系统的第三配置实例的方框图。
[图220]是示出本技术适用于的计算机的实施方式的配置实例的方框图。
具体实施方式
在后文中，将描述本技术的示例性实施方式，但在描述本技术的示例性实施方式之前，将描述LDPC码。
<LDPC码>
LDPC码是线性码并且LDPC码不一定是二进制码。然而，在这种情况下，假设LDPC码是二进制代码。
LDPC码的最大特性在于定义LDPC码的奇偶校验矩阵是稀疏的。在这种情况下，稀疏矩阵是其中矩阵的元素的“1”的数量非常少的矩阵(大部分元素是0的矩阵)。
图1是LDPC码的奇偶校验矩阵H的实例的说明图。
在图1的奇偶校验矩阵H中，每列的重量(列重)(“1”的数量)变成“3”并且每行的重量(行重)变成“6”。
在使用LDPC码(LDPC编码)的编码中，例如，基于奇偶校验矩阵H生成生成矩阵G并且用生成矩阵G乘以二进制信息位，使得生成码字(LDPC码)。
具体而言，执行LDPC编码的编码装置首先计算在生成矩阵G与奇偶校验矩阵H的转置矩阵HT之间实现表达式GHT＝0的生成矩阵G。在这种情况下，当生成矩阵G是K×N矩阵时，编码装置将生成矩阵G乘以包括K位的信息位的位串(向量u)，并且生成包括N位的码字c(＝uG)。通过预定的通信路径，在接收侧，接收由编码装置生成的码字(LDPC码)。
可通过由Gallager建议的称为概率解码的算法来解码LPDC码，即，在所谓的Tanner图(其包括变量节点(也称为消息节点)和校验节点)上使用置信传播的消息传递算法。在后文中，变量节点和校验节点适当地简称为节点。
图2是示出LDPC码的解码顺序的流程图。
在后文中，通过使用对数似然比表示接收侧接收的LDPC码(一个码字)的第i码位的值的“0”的似然而获得的实际值(接收LLR)适当称为接收值u0i。此外，从校验节点输出的消息称为ui并且从变量节点输出的消息称为vi。
首先，在LDPC码的解码中，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj初始化为“0”，并且将取整数作为重复处理的计数器的变量k初始化为“0”，并且处理进行至步骤S12。在步骤S12中，基于通过接收LDPC码获得的接收值u0i，通过执行表达式(1)表示的运算(变量节点运算)来计算消息(变量节点消息)vi，并且通过根据消息vi执行表达式(2)表示的运算(校验节点运算)来计算消息uj。
[数学式1]
[数学式2]
在此处，表达式(1)和表达式(2)中的dv和dc分别是可以任意选择并且示出奇偶校验矩阵H的纵向(列)和横向(行)中的“1”的数量的参数。例如，在如图1中所示，在对于列重为3和行重为6的奇偶校验矩阵H的LDPC码((3、6)LDPC码)的情况下，设定dv＝3且dc＝6。
在表达式(1)的变量节点运算和表达式(2)的校验节点运算中，由于用于输出消息的边(连接变量节点和校验节点的线)输入的消息并非运算对象，使得运算范围变成1到dv-1或1到dc-1。提前建立由一个输出对两个输入v1和v2定义的表达式(3)表示的函数R(v1,v2)的表并且连续地(递归地)使用如表达式(4)所表示的该表来实际执行表达式(2)的校验节点运算。
[数学式3]
x＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2)···(3)
[数学式4]
在步骤S12中，变量k增加“1”，并且处理继续进行至步骤S13。在步骤S13中，确定变量k是否大于预定的重复解码次数C。当在步骤S13中确定变量k不大于C时，处理返回至步骤S12，并且在后文中重复该处理。
当在步骤S13中确定变量k大于C时，处理进行至步骤S14，通过执行由表达式(5)表示的运算计算出与最终要输出的解码结果对应的消息vi并且输出该消息，LDPC码的解码处理结束。
[数学式5]
在这种情况下，与表达式(1)的变量节点不同，使用来自连接到变量节点的所有边的消息uj执行表达式(5)的运算。
图3示出了LDPC码(编码率是1/2并且代码长度是12)的(3,6)LDPC码的奇偶校验矩阵H的实例。
在图3的奇偶校验矩阵H中，与图1类似，列的重量被设定为3并且行的重量被设定为6。
图4示出了图3的奇偶校验矩阵H的Tanner图。
在图4中，校验节点由“+”(加号)表示并且变量节点由“＝”(等号)表示。校验节点和变量节点对应于奇偶校验矩阵H的行和列。连接校验节点和变量节点的线是边，并且对应于奇偶校验矩阵的元素中的“1”。
即，当奇偶校验矩阵的第j行和第i列的元素是1时，在图4中，从上侧起的第i个变量节点(“＝”的节点)以及从上侧起的第j个校验节点(“+”的节点)由边连接。边(edge，枝)表示与变量节点对应的码位具有与校验节点对应的约束条件。
在作为LDPC码的解码方法的和积算法中，重复执行变量节点运算和校验节点运算。
图5示出了由变量节点执行的变量节点运算。
在变量节点中，使用来自连接至变量节点的剩余边的消息u1和u2以及接收值u0i，通过表达式(1)中的变量节点运算计算与计算的边对应的消息vi。也用相同的方法计算与其他边对应的消息。
图6示出了由校验节点执行的校验节点运算。
在这种情况下，可以通过使用a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的表达式关系的表达式(6)重写表达式(2)的校验节点运算。然而，在x≥0的情况下，sign(x)是1，并且在x<0的情况下，sign(x)是-1。
[数学式6]
在x≥0中，如果函数φ(x)被定义为表达式φ(x)＝ln(tanh(x/2))，则实现表达式φ-1(x)＝2tanh-1(e-x)。为此，表达式(6)可以变成表达式(7)。
[数学式7]
在校验节点中，根据表达式(7)执行表达式(2)的校验节点运算。
即，在校验节点中，如在图6中所示，使用来自连接至校验节点的剩余边的消息v1、v2、v3、v4、以及v5，通过表达式(7)的校验节点运算来计算与计算的边对应的消息uj。也用相同的方法计算与其他边对应的消息。
表达式(7)的函数φ(x)可表示为φ(x)＝ln((ex+1)/(ex-1))并且在x>0时满足φ(x)＝φ-1(x)。当函数φ(x)和φ-1(x)在硬件中实现时，可以使用LUT(查找表)实现函数φ(x)和φ-1(x)。然而，函数φ(x)和φ-1(x)变成相同的LUT。
<本公开适用于的传输系统的配置实例>
图7示出了本发明适用的传输系统(系统意指多个装置的逻辑集合并且各配置的装置可布置在或可不布置在相同的壳体中)的实施方式的配置实例。
在图7中，传输系统包括发送装置11和接收装置12。
例如，发送装置11发送(广播)(传送)电视广播节目等。即，例如，发送装置11将作为发送对象的目标数据(诸如，作为节目的图像数据和音频数据)编码成LDPC码，并且，例如，通过通信路径13，诸如，卫星线路、地面波和电缆(有线电路)发送该LPDC。
接收装置12接收通过通信路径13从发送装置11中发送的LDPC码解码LDPC码以获得目标数据，并且输出目标数据。
在这种情况下，已知由图7的传输系统所使用的LDPC码在AWGN(加性高斯白噪声)通信路径中展现了非常强的能力。
同时，在通信路径13中，可能生成突发错误或删除。尤其是在通信路径13是地面波的情况下，例如，在OFDM(正交频分多路复用)系统中，在D/U(期望与不期望的比率)是0dB(不期望的功率(＝回声)等于期望的功率(＝主要路径))的多路径环境下，根据回声(除了主要路径以外的路径)的延迟，特定符号的功率可能变成0(删除)。
在颤动(flutter)中(增加延迟是0并且回声具有多普勒频率的通信路径)，当D/U是0dB时，在特定时间的OFDM符号的整个功率通过多普勒频率达到0(删除)。
此外，由于从接收装置12的一侧的接收单元(附图中未示出)(例如，从发送装置11中接收信号的天线)到接收装置12的布线情况或者接收装置12的电源的不稳定性可能发生突发错误。
同时，在LDPC码的解码中，在与奇偶校验矩阵H的列对应的变量节点和LDPC码的码位中，如在图5中所示出的，用LDPC码的码位(的接收值u0i)的加法执行表达式(1)的变量节点运算。因此，如果在用于变量节点运算的码位中发生错误时，那么计算消息的精度降低。
在LDPC码的解码中，在校验节点中，使用由连接至校验节点的变量节点所计算出的消息，执行表达式(7)的校验节点运算。因此，如果在(对应)多个连接的变量节点(的LDPC码的码位)中同时发生错误(包括删除)的校验节点的数量增加，解码性能退化。
即，如果连接到校验节点的变量节点的两个或更多个变量节点同时变成删除，校验节点将值为0的概率和值为1的概率彼此均等的消息返回到所有的变量节点。在这种情况下，返回相等概率的消息的校验节点不利于一个解码处理(一组变量节点运算和校验节点运算)。结果，必须增加解码处理的重复次数，解码性能退化，并且执行解码LDPC码的接收装置12的功耗增大。
因此，在图7的传输系统中，对突发错误或删除的容忍度可以提高，同时保持在AWGN通信路径(AWGN信道)中的性能。
<发送装置11的配置实例>
图8是示出图7的发送装置11的配置实例的方框图。
在发送装置11中，将对应目标数据的一个或多个输入流供应给模式自适应/多路复用器111。
模式自适应/多路复用器111根据需要执行模式选择和处理，例如，将向其供应的一个或多个输入流多路复用，并且将由此所获得的数据供应给微调电容器(padder)112。
微调电容器112对于从模式自适应/多路复用器111供应的数据执行必要的零填充(Null的插入)并且将所获得的数据作为结果供应给BB加扰器113。
BB加扰器113对从微调电容器112供应的数据执行基带加扰(BB加扰)并且将所获得的数据作为结果供应给BCH编码器114。
BCH编码器114对从BB加扰器113供应的数据执行BCH编码并且将获得的数据作为结果供应给LDPC编码器115，作为LDPC编码目标的LDPC目标数据。
例如，LDPC编码器115根据奇偶校验矩阵等对从BCH编码器114提供的LDPC目标数据执行LDPC编码，在奇偶校验矩阵中，作为与LDPC码的奇偶位对应的一部分的奇偶矩阵变成阶梯(双对角)结构，并且输出LDPC码，其中，LDPC目标数据是信息位。
即，LDPC编码器115执行LDPC编码，以用LDPC编码LDPC目标数据，例如，在诸如DVB-S.2、DVB-T.2以及DVB-C.2等的预定标准中定义的LDPC码(与奇偶校验矩阵对应)以及在ATSC 3.0中采用的LDPC码(与奇偶校验矩阵对应)等，并且输出所获得的预定LDPC码，作为结果。
在DVB-T.2的标准中定义的LDPC码和在ATSC 3.0中采用的LDPC码是IRA(非规则重复累加)码并且LDPC码的奇偶校验矩阵的奇偶矩阵变为阶梯结构。稍后将描述奇偶矩阵和阶梯结构。例如，在"Irregular Repeat-Accumulate Codes",H.Jin,A.Khandekar,andR.J.McEliece,in Proceedings of 2nd International Symposium on Turbo codes andRelated Topics,pp.1-8,Sept.2000记载了IRA码。
将由LDPC编码器115输出的LDPC码供应给位交错器116。
位交错器116对从LDPC编码器115提供的LDPC码执行稍后描述的位交错，并且在位交错之后，将LDPC码提供至映射器117。
映射器117将从位交错器116提供的LDPC码映射至信号点，信号点表示以LDPC码的一个或多个位的码位为单位(符号单位)正交调制的一个符号，并且执行正交调制(多级调制)。
即，映射器117在由表示与载波相位相同的I分量的I轴以及表示与载波正交的Q分量的Q轴定义的IQ平面(IQ星座)上，执行将从位交错器116中供应的LDPC码映射到由执行LDPC码的正交调制的调制方案确定的信号点，并且执行正交调制。
当由在映射器117执行的正交调制的调制方案中确定的信号点的数量是2m时，LDPC码的m位个码位用作符号(一个符号)，并且映射器117将从位交错器116供应的LDPC码以符号为单位映射到表示在2m个信号点中的符号的信号点上。
在此，由映射器117执行的正交调制的调制方案的实例包括在诸如DVB-T.2的标准中规定的调制方案、计划在ATSC 3.0中采用的调制方案、以及其他调制方案，即，包括二进制相移键控(BPSK)，四相相移键控(QPSK)、8相移键控(8PSK)、16振幅相移键控(APSK)、32APSK、16正交振幅调制(QAM)、16QAM、64QAM、256QAM、1024QAM、4096QAM、以及4脉冲振幅调制(PAM)。例如，根据发送装置11的运算器的运算，提前设置在映射器117中执行正交调制所使用的调制方案。
将通过映射器117的处理获得的数据(将符号映射至信号点的映射结果)供应给时间交错器118。
时间交错器118对从映射器117供应的数据以符号为单位执行时间交错(时间方向交错)并且将所获得的数据作为结果供应给单输入单输出/多输入单输出编码器(SISO/MISO编码器)119。
SISO/MISO编码器119对从时间交错器118供应的数据执行时空编码并且将数据供应给频率交错器120。
频率交错器120以符号为单位对从SISO/MISO编码器119供应的数据执行频率交错(在频率方向上交错)并且将数据供应给帧构建器/资源分配单元131。
另一方面，例如，将用于传输控制的控制数据(信令)(例如BB信令(基带信令)(BB报头))供应给BCH编码器121。
类似于BCH编码器114，BCH编码器121对向其供应的信令执行BCH编码并且将所获得的数据作为结果供应给LDPC编码器122。
类似于LDPC编码器115，LDPC编码器122将从BCH编码器121供应的数据设定为LDPC目标数据，对该数据执行LDPC编码，并且将所获得的LDPC码作为结果供应给映射器123。
类似于映射器117，映射器123将从LDPC编码器122供应的LDPC码映射至信号点、执行正交调制、并且将所获得的数据作为结果供应给频率交错器124，信号点表示以LDPC码的一个或多个位的码位为单位(符号单位)的正交调制的一个符号。
类似于频率交错器120，频率交错器124以符号为单位对从映射器123供应的数据执行频率交错并且将数据供应给帧构建器/资源分配单元131。
帧构建器/资源分配单元131将导频符号插入从频率交错器120和124供应的数据(符号)的必要位置，配置包含来自作为结果所获得的数据(符号)中的预定数量的符号的帧(例如，物理层(PL)帧、T2帧、C2帧等)并且将帧供应给OFDM生成单元132。
OFDM生成单元132从帧构建器/资源分配单元131提供的帧中生成对应该帧的OFDM信号并且通过通信路径13发送OFDM信号(图7)。
在此，例如，发送装置11可被配置成不包括在图8中示出的部分模块，例如，时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124。
<位交错器116的配置实例>
图9示出了图8的位交错器116的配置实例。
位交错器116具有交错数据的功能并且包括奇偶交错器23、分组交错器24以及分块交错器25。
奇偶交错器23执行奇偶交错以将从LDPC编码器115供应的LDPC码的奇偶位交错到其他奇偶位的位置，并且将在奇偶交错之后的LDPC码供应给分组交错器24。
分组交错器24对从奇偶交错器23供应的LDPC码执行分组交错，并且在分组交错之后，将LDPC码供应给分块交错器25。
在此处，在分组交错中，360位的一个分段用作位组，其中一个代码的LDPC码从排头起被分成随后将描述的等于单位尺寸P的以360位为单位的分段，并且从奇偶交错器23供应的LDPC码以位组为单位进行交错。
在执行分组交错时，与在不执行分组交错时相比，误码率可以得到改善，因此，能够确保数据传输的优异的通信质量。
分块交错器25执行分块交错，用于解多路复用从分组交错器24供应的LDPC码，将例如对应一个码的LDPC码转换成用作映射单位的m位符号，并且将m位符号供应给映射器117(图8)。
在此处，在分块交错中，例如，对应一个代码的LDPC码被转换为m位符号使得从分组交错器24供应的LDPC码写入存储区域中，在该存储区域中，用作在列(竖直)方向存储预定数量的位的存储区域的列以在列方向上的符号的位的数量m排列在行(水平)方向上，并且在行方向从存储区域中读取。
<LDPC码的奇偶校验矩阵H>
接下来，图10示出了用于由图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H的实例。
奇偶校验矩阵H变成LDGM(低密度生成矩阵)结构并且可使用与LDPC码的码位中的信息位对应的部分的信息矩阵HA和与奇偶位相对应的奇偶矩阵HT，通过表达式H＝[HA|HT](其中信息矩阵HA的元素被设置为左侧的元素，并且奇偶矩阵HT的元素被设置为右侧的元素的矩阵)来表示。
在这种情况下，LDPC码中的一个代码(一个码字)的码位中的信息位的位数以及奇偶位的位数分别称为信息长度K和奇偶长度M，并且LDPC码的一个代码(一个码字)的码位的位数称为代码长度N(＝K+M)。
通过编码率确定具有某个代码长度N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H变成行×列是M×N的矩阵(M×N的矩阵)。信息矩阵HA变成M×K的矩阵并且奇偶矩阵HT变成M×M的矩阵。
图11是用于由图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H的奇偶矩阵HT的实例的说明图。
例如，用于由LDPC编码器115进行LDPC编码的奇偶校验矩阵H的奇偶矩阵HT与在诸如DVB-T.2的标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT相同。
在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构矩阵(下双对角矩阵)，其中1的元素设置成阶梯形状，如在图11中所示。奇偶矩阵HT的行重对于第一行变成1并且对于剩余行变成2。列重对于最后一列变成1并且对于剩余列变成2。
如上所述，使用奇偶校验矩阵H，可容易生成奇偶矩阵HT变成阶梯结构的奇偶校验矩阵H的LDPC码。
即，由行向量c表示LDPC码(一个码字)并且由CT表示通过转置行向量获得的列向量。另外，作为LDPC码的行向量c的信息位的部分由行向量A表示，并且奇偶位的部分由行向量T表示。
行向量c可以使用与信息位对应的行向量A以及与奇偶位对应的行向量T，通过表达式c＝[A|T](其中行向量A的元素被设置为左侧的元素，并且行向量T的元素被设置为右侧的元素的行向量)来表示。
在奇偶校验矩阵H和对应LDPC码的行向量c＝[A|T]中，必须满足表达式HcT＝0。当奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成如在图11中所示的阶梯结构时，通过按照从在表达式HcT＝0中的列向量HcT的第一行的元素开始顺序地(依次)将每行的元素设为0，可以顺序地计算与作为构成满足这种表达式HcT＝0的行向量c＝[A|T]的奇偶位对应的行向量T。
图12是在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的说明图。
对于从在DVB-T.2等的标准中定义的LDPC码的奇偶校验矩阵H的第一列开始的KX个列，列重变成X，对于随后的K3个列，列重变成3，对于随后的(M-1)个列，列重变成2，以及对于最后一列，列重变成1。
在这种情况下，KX+K3+M–1+1等于代码长度N。
图13是对于在DVB-T.2等的标准中定义的LDPC码的每个编码率r的列数KX、K3和M以及列重X的说明图。
在DVB-T.2等标准中，定义具有的代码长度N为64800位和16200位的LDPC码。
对于具有代码长度N为64800位的LDPC码，定义了1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、以及9/10的11个编码率(额定比率)。对于具有代码长度N为16200位的LDPC码，定义了1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9的10个编码率。
在后文中，64800位的代码长度N称为64k位并且16200的代码长度N称为16k位。
关于LDPC码，与奇偶校验矩阵H的列重较大的列对应的码位的误码率往往较低。
在图12和图13中示出的并且在DVB-T.2等的标准中定义的奇偶校验矩阵H中，排头侧(左侧)的列的列重往往较大。因此，关于与奇偶校验矩阵H对应的LDPC码，排头侧的码位往往对于错误更容忍(具有错误的容忍度)并且最后侧的码位往往对于错误不能容忍。
<奇偶交错>
接下来，将参照图14至图16描述图9的奇偶交错器23的奇偶交错。
图14示出了LDPC码的奇偶校验矩阵的Tanner图的(一部分)的实例。
如图14中所示，如果在同时连接至校验节点的变量节点(与其对应的码位)之中的多个(例如，2个)变量节点变为错误(例如，删除)，则校验节点将值是0的概率和值是1的概率彼此相等的消息返回给与校验节点连接的所有变量节点。因此，如果同时连接到相同的校验节点的多个变量节点变成删除，则解码性能退化。
同时，由图8的LDPC编码器115输出的LDPC码是IRA码，与在DVB-T.2等的标准中定义的LDPC码相同，并且奇偶校验矩阵H的奇偶矩阵HT变成阶梯结构，如在图11中所示。
图15示出了奇偶矩阵HT变成如在图11中示出的阶梯结构的奇偶矩阵HT，以及与奇偶矩阵HT对应的Tanner图的实例。
即，图15的A示出了奇偶矩阵HT变成阶梯结构的实例，并且图15的B示出了与图15的A的奇偶矩阵HT对应的Tanner图。
在具有阶梯结构的奇偶矩阵HT中，1的元素在每行(除了第一行以外)中相邻。因此，在奇偶矩阵HT的Tanner图中，与奇偶矩阵HT的值是1的两个相邻元素的列对应的两个相邻变量节点与相同的校验节点连接。
因此，在由突发错误、删除等造成与上述相邻的两个变量节点对应的奇偶位同时变为错误时，与对应于变为错误的两个奇偶位的两个变量节点(使用奇偶位寻找消息的变量节点)连接的校验节点将0的值的概率和1的值的概率是相等概率的消息返回与校验节点连接的变量节点，并且因此，解码性能退化。此外，在突发长度(连续变为错误的奇偶位的位数)增大时，返回相等概率的消息的校验节点的数量增加并且解码性能进一步退化。
因此，奇偶交错器23(图9)执行奇偶交错，以将LDPC编码器115的LDPC码的奇偶位交错到其他奇偶位的位置，以防止解码性能退化。
图16是与已进行由图9的奇偶交错器23执行的奇偶交错的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的说明图。
在此处，与LDPC编码器115输出的LDPC码对应的奇偶校验矩阵H的信息矩阵HA具有循环结构，与在诸如DVB-T.2的标准中规定的LDPC码对应的奇偶校验矩阵H的信息矩阵相似。
循环结构是指某个列与通过循环移位另一个列所获得的列匹配的结构，并且例如包括以下一种结构，其中，P个列的每行的1的位置变成通过将在列方向上的P个列的第1列循环移位一预定值所获得的位置，例如，该预定值与通过每P个列分段奇偶长度M所获得的值q成比例。在后文中，在循环结构内的P个列适当地称为单位尺寸。
作为在诸如DVB-T.2的标准中定义的LDPC码，如在图12和图13中所述，具有两种LDPC码，其代码长度N是64800位和16200位，并且对于这两种LDPC码，单位尺寸P被定义为360，360是在奇偶长度M的除数中的除了1和M以外的除数中的一个。
使用依编码率而不同的值q，奇偶长度M变成除了由表达式M＝q×P＝q×360表示的素数以外的值。因此，与单位尺寸P相似，值q是奇偶长度M的除数中除了1和M以外的一个值并且通过用单位尺寸P除奇偶长度M得出(P和作为奇偶长度M的除数的q的乘积变成奇偶长度M)。
如上所述，当信息长度被假定为K时，等于或大于0且小于P的整数被假定为x并且等于或大于0且小于q的整数被假定为y，奇偶交错器23将N位的LDPC码的码位中的第K+qx+y+1码位交错到第K+Py+x+1码位的位置，作为奇偶交错。
由于第K+qx+y+1码位和第K+Py+x+1码位两者都是在第K+1之后的码位，它们是奇偶位，并且因此，根据奇偶交错，移动了LDPC码的奇偶位的位置。
根据奇偶交错，连接到相同校验节点的变量节点(与其对应的奇偶位)按照单位尺寸P分开，在这种情况下，即，360位。因此，当突发长度小于360位时，可以防止连接到相同的校验节点的多个变量节点同时变为错误。因此，可以提高突发错误的容忍度。
在进行将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置的交错之后的LDPC码与通过执行列替换以将原始奇偶校验矩阵H的第(K+qx+y+1)列替换成第(K+Py+x+1)列所获得的奇偶校验矩阵(在后文中称为变换奇偶校验矩阵)的LDPC码匹配。
在变换奇偶校验矩阵的奇偶矩阵中，如在图16中所示，出现使用P个列(图16中，360列)作为单位的伪循环结构。
在此处，伪循环结构是除了一部分以外剩余部分具有循环结构的结构。
通过对在诸如DVB-T.2的标准中规定的LDPC码的奇偶校验矩阵执行与奇偶交错对应的列置换而获得的变换奇偶校验矩阵具有伪循环结构而非(完美的)循环结构，这是因为其是在变换奇偶校验矩阵的右上角部分的360×360矩阵的部分(下文将进行描述的移位矩阵)中缺乏一个1元素的元素(它是0元素)。
对于由LDPC编码器115输出的LDPC码的奇偶校验矩阵的变换奇偶校验矩阵具有伪循环结构，例如，与在诸如DVB-T.2的标准中规定的LDPC码的奇偶校验矩阵的变换奇偶校验矩阵相似。
图16的变换奇偶校验矩阵变成通过对原始奇偶校验矩阵H执行对应奇偶交错的列替换和稍后描述的利用本构矩阵构成变换奇偶校验矩阵的行的替换(行替换)而获得的矩阵。
图17为示出由图8的LDPC编码器115、位交错器116和映射器117执行的处理的流程图。
LDPC编码器115等待从BCH编码器114中提供LDPC目标数据。在步骤S101中，LDPC编码器115用LDPC码编码LDPC目标数据，并且将LDPC码供应给位交错器116。处理进行至步骤S102。
在步骤S102中，位交错器116对从LDPC编码器115供应的LDPC码执行位交错，并且将由位交错获得的符号供应给映射器117，并且处理进行至步骤S103。
即，在步骤S102中，在位交错器116(图9)中，奇偶交错器23对从LDPC编码器115提供的LDPC码执行奇偶交错，并且将在奇偶交错之后的LDPC码供应给分组交错器24。
分组交错器24对从奇偶交错器23供应的LDPC码执行分组交错并且将得到的LDPC码供应给分块交错器25。
分块交错器25对已进行由分组交错器24执行的分组交错的LDPC码执行分块交错，并且将获得的m位符号作为结果供应给映射器117。
在步骤S103中，映射器117将从分块交错器25供应的符号映射至在由映射器117执行的正交调制的调制方案中确定的2m个信号点中的任一个，执行正交调制，并且将所获得的数据作为结果供应给时间交错器118。
如上所述，通过执行奇偶交错和分组交错，在将LDPC码的多个码位用作一个符号进行传输时，可以改善误码率。
在此处，在图9中，为了方便描述，单独配置了对用作执行奇偶交错的模块的奇偶交错器23和用作执行分组交错的模块的分组交错器24，但可一体配置奇偶交错器23和分组交错器24。
即，通过对存储器写入和读取码位，可以执行奇偶交错和分组交错，并且可以由矩阵表示，以将用于执行码位的写入的地址(写入地址)转换成用于执行码位的读取的地址(读取地址)。
因此，如果计算通过使表示奇偶交错的矩阵乘以表示分组交错的矩阵所获得的矩阵，那么由该矩阵转换码位，执行奇偶交错，并且可以获得在奇偶交错之后的LDPC码的分组交错结果。
除了奇偶交错器23和分组交错器24以外，可一体地配置分块交错器25。
即，由分块交错器25执行的分块交错可以由矩阵表示，以将存储LDPC码的存储器的写入地址转换成读取地址。
因此，如果计算通过使表示奇偶交错的矩阵、表示分组交错的矩阵以及表示分块交错的矩阵相乘所获得的矩阵，那么可由该矩阵统一执行奇偶交错、分组交错以及分块交错。
<LDPC编码器115的配置实例>
图18是示出了图8中的LDPC编码器115的配置实施例的方框图。
还通过相同的方式配置图8的LDPC编码器122。
如在图12和图13中所述，在DVB-T.2等的标准中，定义具有64800和16200位的两个代码长度N的LDPC码。
对于代码长度N为64800位的LDPC码，定义11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于代码长度N为16200位的LDPC码，定义10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(图12和图13)。
例如，LDPC编码器115可以根据为各代码长度N和各编码率制备的奇偶校验矩阵H，使用具有64800位或16200位的代码长度N的各个编码率的LDPC码来执行编码(纠错编码)。
LDPC编码器115包括编码处理单元601和存储单元602。
编码处理单元601包括编码率设置单元611、初始值表读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615、控制单元616。编码处理单元601执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交错器116(图8)。
即，编码率设置单元611根据运算器的运算(operation，操作)，设置LDPC码的代码长度N和编码率。
初始值表读取单元612从存储单元602读取与由编码率设置单元611设置的代码长度N和编码率对应的稍后描述的奇偶校验矩阵初始值表。
奇偶校验矩阵生成单元613根据由初始值表读取单元612读取的奇偶校验矩阵初始值表，以360列(单位尺寸P)为周期，在列方向排列与取决于由编码率设置单元611设置的代码长度N和编码率的信息长度K(＝代码长度N-奇偶长度M)对应的信息矩阵HA的元素1，来生成奇偶校验矩阵H，并且在存储单元602内储存奇偶校验矩阵H。
信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K对应的信息位。
编码奇偶运算单元615从存储单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，根据预定的表达式，通过计算由信息位读取单元614读取的信息位的奇偶位，生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的各个模块。
在存储单元602中，对于代码长度N(例如，64800位和16200位)，储存有与在图12和图13中示出的多个编码率对应的多个奇偶校验矩阵初始值表。此外，存储单元602暂时存储编码处理单元601进行处理所需要的数据。
图19是示出了图18的LDPC编码器115的处理的实例的流程图。
在步骤S201中，编码率设置单元611确定(设置)代码长度N和编码率r，以执行LDPC编码。
在步骤S202中，初始值表读取单元612从存储单元602中读取与由编码率设置单元611确定的代码长度N和编码率r对应的预先确定的奇偶校验矩阵初始值表。
在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表读取单元612从存储单元602中读取的奇偶校验矩阵初始值表，计算(生成)由编码率设置单元611确定的代码长度N和编码率r的LDPC码的奇偶校验矩阵H，并且将奇偶校验矩阵供应给存储单元602，并且将奇偶校验矩阵存储在存储单元中。
在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码率设置单元611确定的代码长度N和编码率r对应的信息长度K(＝N×r)的信息位，并且从存储单元602中读取由奇偶校验矩阵生成单元613计算的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵供应给编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，顺序地运算满足表达式(8)的码字c的奇偶位。
HcT＝0···(8)
在表达式(8)中，c表示行向量，作为码字(LDPC码)，并且cT表示行向量c的转置。
如上所述，在作为LDPC码(一个码字)的行向量c的信息位的部分由行向量A表示，并且奇偶位的部分由行向量T表示时，将行向量A用作信息位并且将行向量T用作奇偶位，行向量c可以由表达式c＝[A/T]表示。
在奇偶校验矩阵H和对应LDPC码的行向量c＝[A|T]中，必须满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中所示的阶梯结构时，通过从在表达式HcT＝0中的列向量HcT的第一行的元素起依次将每行的元素设为0，可以依次计算与构成满足该表达式HcT＝0的行向量c＝[A/T]的奇偶位对应的行向量T。
如果编码奇偶运算单元615相对于来自信息位读取单元614的信息位A计算奇偶位T，那么编码奇偶运算单元615输出由信息位A和奇偶位T表示的码字c＝[A/T]，作为信息位A的LDPC编码结果。
然后，在步骤S206中，控制单元616确定LDPC编码是否结束。在步骤S206中确定LDPC编码没有结束时，即，当存在执行LDPC编码的LDPC目标数据时，处理返回步骤S201(或步骤S204)。此后，重复步骤S201(或步骤S204)到S206的处理。
在步骤S206中确定LDPC编码结束时，即，不存在执行LDPC编码的LDPC目标数据时，LDPC编码器115结束处理。
如上所述，制备与每个代码长度N和每个编码率r对应的奇偶校验矩阵初始值表，并且LDPC编码器115使用从与预定的代码长度N和预定的编码率r对应的奇偶校验矩阵初始值表中生成的奇偶校验矩阵H，执行预定的代码长度N和预定的编码率r的LDPC编码。
<奇偶校验矩阵初始值表的实例>
奇偶校验矩阵初始值表是以下一种表，该表表示每360列(单位尺寸)的与取决于LDPC码(由奇偶校验矩阵H定义的LDPC码)的代码长度N和编码率r的信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)的1的元素的位置，并且预先为每个代码长度N和每个编码率r的每个奇偶校验矩阵H创建。
即，奇偶校验矩阵初始值表至少表示每360列(单位尺寸P)的信息矩阵HA的1的元素的位置。
奇偶校验矩阵H的实例包括其中(整个)奇偶矩阵HT具有在DVB-T.2等中规定的阶梯结构的奇偶校验矩阵和其中奇偶矩阵HT的部分具有阶梯结构并且剩余部分是对角矩阵(单位矩阵)的奇偶校验矩阵，后者是由CRC/ETRI提出的。
在后文中，表示其中奇偶矩阵HT具有在DVB-T.2等中规定的阶梯结构的奇偶校验矩阵的奇偶校验矩阵初始值表的表达方案称作为DVB方案，并且表示由CRC/ETRI提出的奇偶校验矩阵的奇偶校验矩阵初始值表的表达方案称作为ETRI方案。
图20是DVB方法中的奇偶校验矩阵初始值表的实例的说明图。
即，图20示出了关于在标准DVB-T.2中定义并且具有16200位的代码长度N以及1/4的编码率(DVB-T.2的记号中的编码率)r的奇偶校验矩阵H的奇偶校验矩阵初始值表。
奇偶校验矩阵生成单元613(图18)使用DVB方法中的奇偶校验矩阵初始值表来计算奇偶校验矩阵H如下。
图21是从DVB方法中的奇偶校验矩阵初始值表计算奇偶校验矩阵H的方法的说明图。
即，图21示出了关于奇偶校验矩阵H的奇偶校验矩阵初始值表，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及2/3的编码率r。
DVB方法中的奇偶校验矩阵初始值表是以下一种表，该表表示每360列(单位尺寸P)的与取决于LDPC码的代码长度N和编码率r的信息长度K对应的整个信息矩阵HA的1的元素的位置。在其第i行中，按照第(1+360×(i–1))列的列重的数量设置奇偶校验矩阵H的第(1+360(i–1))列的元素1的行数(在奇偶校验矩阵H的第一行的行数设置为0)。
此处，由于与DVB方案的奇偶校验矩阵H中的奇偶长度M对应的奇偶矩阵HT(图10)固定至图15中示出的阶梯结构，如果通过奇偶校验矩阵初始值表可以获得与信息长度K对应的信息矩阵HA(图10)，则可以获得奇偶校验矩阵H。
根据信息长度K，DVB方法中奇偶校验矩阵初始值表的行数k+1不同。
在信息长度K与奇偶校验矩阵初始值表的行数k+1之间实现表达式(9)的关系。
K＝(k+1)×360···(9)
在这种情况下，表达式(9)的360是图16中描述的单位尺寸P。
在图21的奇偶校验矩阵初始值表中，从第一行到第三行设置13个数值，并且从第四行到第(k+1)行(在图21中，第30行)设置3个数值。
因此，从图21的奇偶校验矩阵初始值表中计算的奇偶校验矩阵H的列重从第一列到第(1+360×(3–1)-1)列是13，并且从第(1+360×(3–1))列到第K列是3。
图21的奇偶校验矩阵初始值表的第一行变成0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，这表明在奇偶校验矩阵H的第一列中，具有行号为0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元素是1(并且其他元素是0)。
图21的奇偶校验矩阵初始值表的第二行变成1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，这表明在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，具有行号为1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元素是1。
如上所述，奇偶校验矩阵初始值表表示每360列的奇偶校验矩阵H的信息矩阵HA的元素1的位置。
根据奇偶长度M，通过向下方向(列的向下方向)周期性循环移位由奇偶校验矩阵初始值表确定的第(1+360×(i–1))列的元素1，来设置奇偶校验矩阵H的除了第(1+360×(i–1))列以外的列，即，从第(2+360×(i–1))列到第(360×i)列的各个列。
即，通过沿向下方向将第(1+360×(i–1))列循环移位M/360(＝q)，获得第(2+360×(i–1))列，并且通过沿向下方向将第(1+360×(i–1))列循环移位2×M/360(＝2×q)，获得接下来的第(3+360×(i–1))列(通过沿向下方向将第(2+360×(i–1))列循环移位M/360(＝q)获得的)。
如果奇偶校验矩阵初始值表的第i行(从上侧开始的第i行)的第j列(从左侧开始的第j列)的数值表示为hi,j，并且奇偶校验矩阵H的第w列的1的第j个元素1的行号表示为Hw-j，那么通过表达式(10)，可计算作为奇偶校验矩阵H的除了第(1+360×(i–1)列以外的列的第w列的1的元素的行号Hw-j。
Hw-j＝mod{hi,j+mod((w-1),P)×q,M)···(10)
在这种情况下，mod(x,y)是指用x除以y得到的余数。
此外，P是上述的单位尺寸。在本实施方式中，例如，与DVB-S.2、DVB-T.2、以及DVB-C.2的标准相同，P是360。此外，q是用奇偶长度M除以单位尺寸P(＝360)得到的值M/360。
奇偶校验矩阵生成单元613(图18)通过奇偶校验矩阵初始值表指定奇偶校验矩阵H的第(1+360×(i–1))列的元素1的行数。
奇偶校验矩阵生成单元613(图18)根据表达式(10)计算奇偶校验矩阵H的作为除了第(1+360×(i–1))列以外的列的第w列的元素1的行号Hw-j，并且生成所得出的行号的元素被设为1的奇偶校验矩阵H。
图22是ETRI方案的奇偶校验矩阵的结构的说明图。
ETRI方案的奇偶校验矩阵配置有A矩阵、B矩阵、C矩阵、D矩阵、以及Z矩阵。
A矩阵是由预定值g和LDPC码的信息长度K(＝代码长度N×编码率r)表示的奇偶校验矩阵的g×K左上矩阵。
B矩阵是具有与A矩阵的右边相邻的阶梯结构的g×g矩阵。
C矩阵是A矩阵和B矩阵下面紧邻的(N-K-g)×(K+g)矩阵。
D矩阵是邻近C矩阵的右边的(N-K-g)×(N-K-g)单位矩阵。
Z矩阵是邻近B矩阵的右边的g×(N-K-g)零矩阵(零矩阵)。
在配置有A至D矩阵和Z矩阵的ETRI方案的奇偶校验矩阵中，A矩阵和C矩阵的一部分配置信息矩阵，并且B矩阵、C矩阵的剩余部分、D矩阵以及Z矩阵配置奇偶矩阵。
此外，由于B矩阵是具有阶梯结构的矩阵，并且D矩阵是单位矩阵，ETRI方案的奇偶校验矩阵的奇偶矩阵的部分(B矩阵的部分)具有阶梯结构，并且剩余部分(D矩阵的部分)是对角矩阵(单位矩阵)。
与DVB方案的奇偶校验矩阵的信息矩阵相似，A矩阵和C矩阵具有每360列(单位尺寸P)的循环结构，并且ETRI方案的奇偶校验矩阵初始值表以360列为单位指示的A矩阵和C矩阵的1元素的位置。
在此，如上所述，由于A矩阵和部分C矩阵配置信息矩阵，可以说以360列为单位指示A矩阵和C矩阵的1元素的位置的ETRI方案的奇偶校验矩阵初始值表至少以360列为单位指示信息矩阵的1元素的位置。
图23是ETRI方案的奇偶校验矩阵初始值表的实例的说明图。
换言之，图23示出了代码长度N是50位，并且编码率r是1/2的奇偶校验矩阵的奇偶校验矩阵初始值表的实例。
ETRI方案的奇偶校验矩阵初始值表是指示每单位尺寸P的A矩阵和C矩阵的1元素的位置的表，并且在数量上对应于第(1+P×(i-1))列的列重的奇偶校验矩阵的第(1+P×(i-1))列的1元素的行号(当奇偶校验矩阵的第一行的号的行数为0)设置在第i行中。
在此，为了简化说明，例如，单位尺寸P假定为5。
此外，ETRI方案的奇偶校验矩阵的参数包括g＝M1、M2、Q1、以及Q2。
g＝M1是决定B矩阵的尺寸的参数并且具有单位尺寸P的倍数的值。通过调整g＝M1改变LDPC码的性能，并且当确定奇偶校验矩阵时g＝M1被调整为预定值。在此，15是单位尺寸P(＝5)的三倍，假定采用15作为g＝M1。
M2具有通过从奇偶长度M中减去M1获得的值M-M1。
在此处，由于信息长度K是N×r＝50×1/2＝25，并且奇偶长度M是N-K＝50-25＝25，M2是M-M1＝25-15＝10。
Q1是从公式Q1＝M1/P中获得的，并且表示在A矩阵中循环移位的移位的数量(行的数量)。
换言之，在ETRI方案的奇偶校验矩阵的A矩阵的除了第(1+P×(i-1))列以外的各列中，即，在第(2+P×(i-1))列到第(P×i)列中，通过奇偶校验矩阵初始值表确定的第(1+360×(i-1))列的1元素已周期性地向下循环移位(在列中向下)并且排列，并且Q1表示在A矩阵中的循环移位所移位的数量。
Q2是从公式Q2＝M2/P中获得的，并且表示在C矩阵中循环移位的移位的数量(行的数量)。
换言之，在ETRI方案的奇偶校验矩阵的C矩阵的除第(1+P×(i-1))列以外的各列中，即，在第(2+P×(i-1))列到第(P×i)列的每列中，通过奇偶校验矩阵初始值表确定的第(1+360×(i-1))列的1元素已向下周期性循环移位(在列中向下)并排列，并且Q2表示在C矩阵中移位循环移位的数量。
在此处，Q1是M1/P＝15/5＝3，并且Q2是M2/P＝10/5＝2。
在图23的奇偶校验矩阵初始值表中，3个数值设置在第1行和第2行中，并且一个数值设置在第3行到第5行，并且根据数值的序列，从图23的奇偶校验矩阵初始值表得到的奇偶校验矩阵的列重在第1列到第(1+5×(2-1)-1)列中是3并且在第(1+5×(2-1))列到第5列中是1。
换言之，2、6以及18设置在图23的奇偶校验矩阵初始值表的第1行中，这表示具有2、6、以及18的行号的的行中的元素在奇偶校验矩阵的第1列中是1(并且其他元素是0)。
在此，在这种情况下，A矩阵是15×25(g×K)矩阵，C矩阵是10×40((N-K-g)×(K+g))矩阵，在奇偶校验矩阵中具有0至14的行号的行是A矩阵的行，并且在奇偶校验矩阵中具有15至24的行号的行是C矩阵的行。
因此，在具有2、6、以及18的行号的行(在后文中称为#2、#6、以及#18)中，行#2和#6是A矩阵的行，并且行#18是C矩阵的行。
2、10以及19设置在图23的奇偶校验矩阵初始值表的第2行中，这指示行#2、#10、以及#19的元素在奇偶校验矩阵的第6(＝1+5×(2-1))列中是1。
在此，在奇偶校验矩阵的第6(＝1+5×(2-1))列中，在行#2、#10、以及#19中，行#2和#10是A矩阵的行，以及行#19是C矩阵的行。
22设置在图23的奇偶校验矩阵初始值表的第3行中，这指示行#22的元素在奇偶校验矩阵的第11(＝1+5×(3-1))列中是1。
在此，在奇偶校验矩阵的第11(＝1+5×(3-1))列中，行#22是C矩阵的行。
相似地，图23的奇偶校验矩阵初始值表的第4列中的19表示在奇偶校验矩阵的第16(＝1+5×(4-1))列中行#19的元素是1，并且图23的奇偶校验矩阵初始值表的第5行中的15表示在奇偶校验矩阵的第21(＝1+5×(5-1))列中行#15的元素是1。
如上所述，奇偶校验矩阵初始值表指示每个单位尺寸P(＝5列)的奇偶校验矩阵的A矩阵和C矩阵的1元素的位置。
在除了奇偶校验矩阵的A矩阵和C矩阵的第(1+5×(i-1))列以外的每列中，即，在第(2+5×(i-1))列到第(5×i)列中的每一列中，根据参数Q1和Q2，通过奇偶校验矩阵初始值表确定的第(1+5×(i-1))列的1元素周期性循环向下移位(在列中向下)并且排列。
换言之，例如，在A矩阵的第(2+5×(i-1))列中，第(1+5×(i-1))列已向下循环移位Q1(＝3)，并且在第(3+5×(i-1))列中，第(1+5×(i-1))列已向下循环移位2×Q1(＝2×3)(第((2+5×(i-1))列已向下循环移位Q1)。
此外，例如，在C矩阵的第(2+5×(i-1))列中，第(1+5×(i-1))列已向下循环移位Q2(＝3)，并且在第(3+5×(i-1))列中，第(1+5×(i-1))列已向下循环移位2×Q2(＝2×2)(第((2+5×(i-1))列已向下循环移位Q2)。
图24是从图23的奇偶校验矩阵初始值表中生成的A矩阵的说明图。
在图24的A矩阵中，根据图23的奇偶校验矩阵初始值表的第1行，第1(＝1+5×(1-1))列的行#2和#6的元素是1。
此外，在第2(＝2+5×(1-1))列到第5(＝5+5×(1-1))列的每一列中，紧接前一列已向下循环移位Q1＝3。
此外，在图24的A矩阵中，根据图23的奇偶校验矩阵初始值表的第2行，第6(＝1+5×(2-1))列的行#2和#10的元素是1。
此外，在第7(＝2+5×(2-1))列到第10(＝5+5×(2-1))列的每一列中，紧接前一列已向下循环移位Q1＝3。
图25是B矩阵的奇偶交错的说明图。
奇偶校验矩阵生成单元613(图18)使用奇偶校验矩阵初始值表生成A矩阵，并且在A矩阵的右边设置具有阶梯结构的B矩阵。此外，奇偶校验矩阵生成单元613将B矩阵视为奇偶矩阵，并且执行奇偶交错使得具有阶梯结构的B矩阵的相邻1元素在行方向上彼此隔开单位尺寸P＝5。
图25示出了A矩阵和在B矩阵经历奇偶交错之后的B矩阵。
图26是从图23的奇偶校验矩阵初始值表中生成的C矩阵的说明图。
在图26的C矩阵中，根据图23的奇偶校验矩阵初始值表的第1行，奇偶校验矩阵的第1(＝1+5×(1-1))列的行#18的元素是1。
此外，第2(＝2+5×(1-1))列到第5(＝5+5×(1-1))列的每一列是紧接的前一列已向下循环移位Q2＝2的列。
此外，在图26的C矩阵中，根据图23的奇偶校验矩阵初始值表的第2行到第5行，奇偶校验矩阵的第6(＝1+5×(2-1))列的行#19、第11(＝1+5×(3-1))列的行#22、第16(＝1+5×(4-1))列的行#19、以及第21(＝1+5×(5-1))列的行#15的元素是1。
此外，在第7(＝2+5×(2-1))列到第10(＝5+5×(2-1))列的每列、第12(＝2+5×(3-1))列到第15(＝5+5×(3-1))列的每列、第17(＝2+5×(4-1))列到第20(＝5+5×(4-1))列的每列、第22(＝2+5×(5-1))列到第25(＝5+5×(5-1))列的每列中，紧接的前一列已向下循环移位Q2＝2。
奇偶校验矩阵生成单元613(图18)使用奇偶校验矩阵初始值表生成C矩阵，并且将C矩阵设置在A矩阵和(已进行奇偶交错的)B矩阵下方。
此外，奇偶校验矩阵生成单元613将Z矩阵设置在B矩阵的右边，将D矩阵设置在C矩阵的右边，并且生成在图26中示出的奇偶校验矩阵。
图27是D矩阵的奇偶交错的说明图。
在生成图26的奇偶校验矩阵之后，奇偶校验矩阵生成单元613将D矩阵视为奇偶矩阵，并且执行奇偶交错(仅对于D矩阵)使得单位矩阵的D矩阵的奇数行和下一偶数行的1元素在行方向上彼此隔开单位尺寸P(＝5)。
图27示出了对图26的奇偶校验矩阵执行D矩阵的奇偶交错之后的奇偶校验矩阵。
LDPC编码器115的((图18)的编码奇偶运算单元615)例如使用图27的奇偶校验矩阵执行LDPC编码(LDPC码的生成)。
在此，使用图27的奇偶校验矩阵生成的LDPC码是已进行奇偶交错的LDPC码，并且因此没必要在奇偶交错器23(图9)中对使用图27的奇偶校验矩阵生成的LDPC码执行奇偶交错。
图28是通过对图27的奇偶校验矩阵的B矩阵、C矩阵的部分(设置在B矩阵下方的C矩阵的部分)以及D矩阵执行用作将奇偶交错恢复至初始状态的列置换而得到的奇偶校验矩阵的说明。
LDPC编码器115可使用图28的奇偶校验矩阵执行LDPC编码(LDPC码的生成)。
当使用图28的奇偶校验矩阵执行LDPC编码时，根据该LDPC编码得出没有进行奇偶交错的LDPC码。因此，当使用图28的奇偶校验矩阵进行LDPC编码时，奇偶交错器23(图9)执行奇偶交错。
图29是通过对图27的奇偶校验矩阵执行行置换得出的变换奇偶校验矩阵的说明图。
如在后文中将描述的，变换奇偶校验矩阵是通过P×P单位矩阵、通过将单位矩阵的一个或多个1设置为零(0)得出的准单位矩阵、通过循环移位单位矩阵或准单位矩阵得出的移位矩阵、用作单位矩阵、准单位矩阵以及移位矩阵中的两个或更多个矩阵的总和的和矩阵、以及P×P零矩阵的组合表示的矩阵。
由于变换奇偶校验矩阵用于对LDPC码进行解码，可采用同时执行P校验节点运算和P变量节点运算的架构用于如下文将描述的解码LDPC码。
<新LDPC码>
顺便提及，称为ATSC 3.0的地面数字电视广播标准目前在决策中。
在这方面，将描述在ATSC 3.0和其他数据传输中可使用的新的LDPC码(以下称为新LDPC码)。
例如，与DVB-T.2等相似，可采用具有360的单位尺寸P并且对应于具有循环结构的奇偶校验矩阵的DVB方案的LDPC码或者ETRI方案的LDPC码作为新LDPC码。
LDPC编码器115(图8和图18)可使用从新LDPC码的奇偶校验矩阵初始值表得出的奇偶校验矩阵，执行LDPC编码以生成新LDPC码，在新LDPC码中，代码长度N为16k位或64k位，并且编码率r为5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、以及13/15中任一个。
在这种情况下，LDPC编码器115(图8)的存储单元602存储新LDPC码的奇偶校验矩阵初始值。
图30是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，且编码率r为8/15(在后文中，还称为索尼(Sony)符号(16k，8/15))。
图31是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，且编码率r为10/15(在后文中，还称为索尼符号(16k，10/15))。
图32是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，且编码率r为12/15(在后文中，还称为索尼符号(16k，12/15))。
图33、图34以及图35是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，且编码率r为7/15(在后文中，还称为索尼符号(64k，7/15))。
图34是接着图33的说明图，以及图35是接着图34的说明图。
图36、图37以及图38是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，且编码率r为9/15(在后文中，还称为索尼符号(64k，9/15))。
图37是接着图36的说明图，以及图38是接着图37的说明图。
图39、图40、图41、以及图42是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，且编码率r为11/15(在后文中，还称为索尼符号(64k，11/15))。
图40是接着图39的说明图，以及图41是接着图40的说明图。
图43、图44、图45、以及图46是本申请的申请人提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为13/15(在后文中，还称为索尼符号(64k，13/15))。
图44是接着图43的说明图，以及图45是接着图44的说明图。
图47和图48是三星提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为6/15(在后文中，还称为三星符号(64k，6/15))。
图48是在接着图47的说明图。
图49、图50、及图51是三星提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为8/15(在后文中，还称为三星符号(64k，8/15))。
图50是接着图49的说明图，以及图51是接着图50的说明图。
图52、图53、及图54是三星提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为12/15(在后文中，还称为三星符号(64k，12/15))。
图53是接着图52的说明图，以及图54是接着图53的说明图。
图55是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为6/15(在后文中，还称为LGE符号(16k，6/15))。
图56是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为7/15(在后文中，还称为LGE符号(16k，7/15))。
图57是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为9/15(在后文中，还称为LGE符号(16k，9/15))。
图58是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为11/15(在后文中，还称为LGE符号(16k，11/15))。
图59是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为13/15(在后文中，还称为LGE符号(16k，13/15))。
图60、图61、及图62是LG电子公司提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为10/15(在后文中，还称为LGE符号(64k，10/15))。
图61是接着图60的说明图，以及图62是接着图61的说明图。
图63、图64及图65是NERC提出的针对新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为9/15(在后文中，还称为NERC符号(64k，9/15))。
图64是接着图63的说明图，以及图65是接着图64的说明图。
图66是CRC/ETRI提出的针对新LDPC码的奇偶校验矩阵的ETRI方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为16k位，编码率r为5/15(在后文中，还称为ETRI符号(16k，5/15))。
图67和图68是CRC/ETRI提出的针对新LDPC码的奇偶校验矩阵的ETRI方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为5/15(在后文中，还称为ETRI符号(64k，5/15))。
图68是接着图67的说明图。
图69和图70是CRC/ETRI提出的针对新LDPC码的奇偶校验矩阵的ETRI方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为6/15(在后文中，还称为ETRI符号(64k，6/15))。
图70是接着图69的说明图。
图71和图72是CRC/ETRI提出的针对新LDPC码的奇偶校验矩阵的ETRI方案的奇偶校验矩阵初始值表的实例的说明图，在新LDPC码中代码长度N为64k位，编码率r为7/15(在后文中，还称为ETRI符号(64k，7/15))。
图72是接着图71的说明图。
在新LDPC码中，索尼符号是具有特别优异的性能的LDPC码。
在此处，具有良好性能的LDPC码是从适当的奇偶校验矩阵H获得的LDPC码。
例如，当以低Es/N0或Eb/No(每位的信噪功率比)发送从奇偶校验矩阵H获得的LDPC码时，适当的奇偶校验矩阵H是满足预定条件以使得BER(和FER)较小的奇偶校验矩阵。
例如，当从满足预定条件的各种奇偶校验矩阵获得的LDPC码以低Es/No发送时，可通过执行仿真以测量BER来发现适当的奇偶校验矩阵H。
由于适当的奇偶校验矩阵H要满足的预定条件，例如，通过被称为密度演化(Density Evolution)的代码性能分析方法获得的分析结果是优异的，并且不存在被称为循环4的元素1的回路等。
在此处，在信息矩阵HA中，已知在1的元素与循环4一样密集时，LDPC码的解码性能退化，因此，作为合适的奇偶校验矩阵H要满足的预定条件，要求没有循环4(cycle 4)。
在此处，从改善LDPC码的解码性能和促进(简单化)LDPC码的解码过程等的角度看，可以任意确定适当的奇偶校验矩阵H要满足的预定条件。
图73和图74是用于描述可以获得作为合适的奇偶校验矩阵H要满足的预定条件的分析结果的密度演化的示图。
密度演化是代码分析方法，该方法计算以稍后描述的度序列表征的代码长度N是∞的整个LDPC码(集合)的错误概率的预期值。
例如，在噪声的离散值在AWGN通道上从0逐渐增大时，某个集合的错误概率的预期值首先是0，但是在噪声的离散值等于或大于某个阈值时，它并非0。
根据密度演化，通过比较错误概率的预期值并非0的噪声的离散值的阈值(也可以称为性能阈值)，能够决定集合性能的质量(奇偶校验矩阵的适当性)。
在此处，关于特定的LDPC码，在决定LDPC码所属的集合并且为该集合执行密度演化时，可以预期LDPC码的粗略性能。
因此，如果找出良好性能的集合，可以从属于集合的LDPC码中找出良好性能的LDPC码。
在此处，上述度序列(degree sequence)示出了关于LDPC码的代码长度N具有每个值的重量的校验节点或变量节点存在的百分比是多少。
例如，具有1/2的编码率的常规(3,6)LDPC码属于以所有变量节点的重量(列重)是3并且所有校验节点的重量(行重)是6的度序列为特征的集合。
图73示出了这种集合的Tanner图。
在图73的Tanner图中，存在示图中由圆圈(符号O)所示的变量节点，仅N个，与代码长度N相等，并且存在示图中由四边形(符号□)所示的校验节点，仅N/2个，与代码率1/2与代码长度N相乘的乘积值相等。
与列重相等的三个分支(边)与每个变量节点连接，并且因此，总共存在与N个变量节点连接的3N个分支。
此外，与行重相等的六个分支(边)与每个校验节点连接，并且因此，总共存在与N/2个校验节点连接的3N个分支。
此外，在图73中的Tanner图中存在一个交错器。
交错器随机重新排列与N个变量节点连接的3N个分支并且将每个重新排列的分支与和N/2个校验节点连接的3N个分支中任何一个连接。
存在(3N)！(＝(3N)×(3N-1)×...×1)重新排列方式以在交错器中重新排列与N个变量节点连接的3N个分支。因此，以所有变量节点的重量是3且所有校验节点的重量是6的度序列表征的集合变成(3N)！个LDPC码的聚合。
在发现良好性能的LDPC码(适当的奇偶校验矩阵)的仿真中，多边型集合用于密度演化。
在多边类型中，与变量节点连接的分支和与校验节点连接的分支穿过的交错器被分成多个(多边)，并且用这种方法更精确地表征集合。
图74示出了多边类型的集合的Tanner图的实例。
在图74的Tanner图中，具有第一交错器和第二交错器两个交错器。
此外，在图74的tanner图表中，分别存在一个分支与第一交错器连接且没有分支与第二交错器连接的v1个变量节点，存在一个分支与第一交错器连接且两个分支与第二交错器连接的v2个变量节点，并且存在没有分支与第一交错器连接且两个分支与第二交错器连接的v3个变量节点。
此外，在图74的tanner图表中，分别存在两个分支与第一交错器连接且没有分支与第二交错器连接的c1个校验节点，存在两个分支与第一交错器连接且两个分支与第二交错器连接的c2个校验节点，并且存在没有分支与第一交错器连接且三个分支与第二交错器连接的c3个校验节点。
在此处，例如，在"On the Design of Low-Density Parity-Check Codes within0.0045dB of the Shannon Limit",S.Y.Chung,G.D.Forney,T.J.Richardson,R.Urbanke,IEEE Communications Leggers,VOL.5,NO.2,Feb 2001中描述了密度演化及其实现。
在发现索尼码(其奇偶校验矩阵初始值表)的仿真中，通过多边类型的密度评估，其中具有日益劣化(减小)的BER的性能阈值即Eb/No(每位的信号噪声功率比)等于或小于预定值的集合被找出，并且从属于该集合的LDPC码中选出在使用诸如QPSK的一个或多个正交调制的情况下减小BER的LDPC码，作为良好性能的LDPC码。
从上述仿真中找出Sony码的奇偶校验矩阵初始值表。
因此，根据从奇偶校验矩阵初始值表获得的索尼符号，可以确保数据传输中的优异的通信质量。
图75是从索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵初始值表中获得的奇偶校验矩阵H(在后文中，还称为“索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵H”)的说明图。
索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵H的每个最小循环长度具有超过循环4的值，并且因此不存在循环4(回路长度是4的1元素的回路)。在此处，最小循环长度(周长)是奇偶校验矩阵H中配置有1元素的回路的长度(回路长度)的最小值。
索尼符号(16k,8/15)的性能阈值被设为0.805765，索尼符号(16k,10/15)的性能阈值被设为2.471011，并且索尼符号(16k,12/15)的性能阈值被设为4.269922。
对于从第1列开始的索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的代码长度N(＝16200位)。
在索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵H中，列的数KX1、KX2、KY1、KY2、及M和列重X1、X2、Y1、及Y2被设为如图75所示。
在索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的奇偶校验矩阵H中，类似于以上参照图12和图13描述的奇偶校验矩阵，更靠近头部侧(左侧)的列具有较高的列重，并且因此在索尼符号的头部处的码位往往能容忍错误(具有容错性)。
根据本申请的申请人进行的仿真，获得了索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)的优异的BER/FER，并且因此可以使用索尼符号(16k,8/15)、(16k,10/15)、以及(16k,12/15)确保数据传输中优异的通信质量。
图76是索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的奇偶校验矩阵H的说明图。
索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的奇偶校验矩阵H的每个最小循环长度具有超过循环4的值，并且因此不存在循环4。
索尼符号(64k,7/15)的性能阈值被设为-0.093751，索尼符号(64k,9/15)的性能阈值被设为1.658523，索尼符号(64k,11/15)的性能阈值被设为3.351930，以及索尼符号(64k,13/15)的性能阈值被设为5.301749。
对于从第1列开始的索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的代码长度N(＝64800位)。
在索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的奇偶校验矩阵H中，列的数KX1、KX2、KY1、KY2、及M和列重X1、X2、Y1、及Y2设置为图76所示。
在索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的奇偶校验矩阵H中，类似于以上参照图12和图13描述的奇偶校验矩阵，更靠近头部侧(左侧)的列具有较高的列重，并且因此在索尼符号的头部处的码位倾向于对误差具有鲁棒性(具有容错性)
根据本申请的申请人进行的仿真，获得了索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)的优异的BER/FER，并且因此可以使用索尼符号(64k,7/15)、(64k,9/15)、(64k,11/15)、及(64k,13/15)确保数据传输中优异的通信质量。
图77是三星符号(64k,6/15)、(64k,8/15)、及(64k,12/15)的奇偶校验矩阵H的说明图。
对于从第1列开始的三星符号(64k,6/15)、(64k,8/15)、及(64k,12/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于三星符号(64k,6/15)、(64k,8/15)、及(64k,12/15)的代码长度N(＝64800位)。
在三星符号(64k,6/15)、(64k,8/15)、及(64k,12/15)的奇偶校验矩阵H中，列的数KX1、KX2、KY1、KY2及M和列重X1、X2、Y1、及Y2被设为如图77所示。
图78是LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)、及(16k,13/15)的奇偶校验矩阵H的说明图。
对于从第1列开始的LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)、及(16k,13/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)、及(16k,13/15)的代码长度N(＝16200位)。
在LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)、及(16k,13/15)的奇偶校验矩阵H中，列的数KX1、KX2、KY1、KY2、及M和列重X1、X2、Y1、及Y2被设为如图78所示。
图79是LGE符号(64k,10/15)的奇偶校验矩阵H的说明图。
对于从第1列开始的LGE符号(64k,10/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于LGE符号(64k,10/15)的代码长度N(＝64800位)。
在LGE符号(64k,10/15)的奇偶校验矩阵H中，列数KX1、KX2、KY1、KY2及M和列重X1、X2、Y1及Y2被设为如图79所示。
图80是NERC符号(64k,9/15)的奇偶校验矩阵H的说明图。
对于从第1列开始的NERC符号(64k,9/15)的奇偶校验矩阵H的KX1个列，列重被设为X1，对于其后续的KX2个列，列重被设为X2，对于其后续的KY1个列，列重被设为Y1，对于其后续的KY2个列，列重被设为Y2，对于其后续的M-1个列，列重被设为2，以及对于最后一列，列重被设为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于NERC符号(64k,9/15)的代码长度N(＝64800位)。
在NERC符号(64k,9/15)的奇偶校验矩阵H中，列数KX1、KX2、KY1、KY2及M和列重X1、X2、Y1及Y2被设为如图80所示。
图81是ETRI符号(16k,5/15)的奇偶校验矩阵H的说明图。
对于ETRI符号(16k,5/15)的奇偶校验矩阵H，参数g＝M1是720。
此外，对于ETRI符号(16k,5/15)，由于代码长度N是16200并且编码率r是5/15，信息长度K＝N×r是16200×5/15＝5400并且奇偶长度M＝N-K是16200-5400＝10800。
此外，参数M2＝M-M1＝N-K-g是10800-720＝10080。
因此，参数Q1＝M1/P是720/360＝2，并且参数Q2＝M2/P是10080/360＝28。
图82是ETRI符号(64k,5/15)、(64k,6/15)、及(64k,7/15)的奇偶校验矩阵H的说明图。
对于(64k,5/15)、(64k,6/15)、及(64k,7/15)的ETRI符号的奇偶校验矩阵H，参数g＝M1、M2、Q1和Q2被设为如在图82中所示。
<星座>
图83至图104是在图7的传输系统中使用的星座类型的实例的说明图。
在图7的传输系统中，例如，在MODCOD中使用的星座可被设为用作调制方案和LDPC码的组合的MODCOD。
换言之，例如，在图7的传输系统中，根据编码率r(不考虑代码长度N)LDPC码可被分类成9类编码率r为5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15的LDPC码，并且可以采用9类LDPC码(编码率r为5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15的各个LDPC码)和各个调制方案的组合作为MODCOD。
此外，在图7的传输系统中，使用MODCOD的调制方案可将一个或多个星座设为1的MODCOD。
星座包括信号点的布置均匀的均匀星座(UC)和信号点的布置不均匀的不均匀星座(NUC)。
NUC的实例包括称为1维M2-QAM不均匀星座(1D NUC)的星座和称为2维QQAM不均匀星座(2D NUC)的星座。
通常，1D NUC的BER比UC更好，并且2D NUC的BER比1D NUC更好。
调制方案是QPSK的星座是UC。例如，可采用2D NUC作为调制方案是16QAM、64QAM、256QAM等的星座，并且例如，可采用1D NUC作为调制方案是1024QAM、4096QAM等的星座。
在后文中，在其中调制方案是m位的符号被映射至2m个信号点中任一个的调制方案，并且LDPC的编码率是r的MODCOD中使用的NUC的星座还称为NUC_2m_r。
例如，“NUC_16_6/15”表示在其中调制方案是16QAM(或符号被映射至16个信号点中任一个的调制方案)，并且LDPC码的编码率r是6/15的MODCOD中所使用的NUC的星座。
在图7的传输系统中，当调制方案是QPSK时，LDPC码的各个编码率r使用相同的星座。
此外，在图7的传输系统中，当调制方案是16QAM、64QAM、或256QAM时，根据LDPC码的各个编码率r使用2D NUC的不同星座。
此外，在图7的传输系统中，当调制方案是1024QAM或4096QAM时，根据LDPC码的各个编码率r使用1D NUC的不同星座。
因此，如上所述，当根据编码率r将LDPC码分类成r＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15的9类LDPC码时，为QPSK制备一类星座，为16QAM、64QAM及256QAM中的每一个制备2D NUC的9类星座，并且为1024QAM和4096QAM中的每一个制备1DNUC的9类星座。
图83是当调制方案是16QAM时针对LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)中的每一类的2D NUC的星座的实例的说明图。
图84是当调制方案是64QAM时针对LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)中的每一类的2D NUC的星座的实例的说明图。
图85是当调制方案是256QAM时针对LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)中的每一类的2D NUC的星座的实例的说明图。
图86是当调制方案是1024QAM时针对LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)中的每一类的1D NUC的星座的实例的说明图。
图87和图88是当调制方案是4096QAM时针对LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)中的每一类的1D NUC的星座的实例的说明图。
在图83至图88中，横轴和纵轴是I轴和Q轴，并且Re{xl}和Im{xl}表示用作信号点xl的坐标的信号点xl的实部和虚部。
在图83至图88中，在“用于CR”之后写的数值表示LDPC码的编码率r。
图89是当调制方案是QPSK时对于LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所共用的UC的信号点的坐标的实例的说明图。
在图89中，“输入单元字(Input cell word)y”表示映射至QPSK的UC的2位符号，以及“星座点zq”表示信号点zq的坐标。信号点zq的索引q表示符号的离散时间(某个符号与下一符号之间的时间间隔)。
在图89中，以复数的形式表示信号点zq的坐标，其中i表示虚数单位
图90是当调制方案是16QAM时LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所使用的图83的2D NUC的信号点的坐标的实例的说明图。
图91是当调制方案是64QAM时LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所使用的图84的2D NUC的信号点的坐标的实例的说明图。
图92和图93是当调制方案是256QAM时LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所使用的图85的2D NUC的信号点的坐标的实例的说明图。
在图90至图93中，NUC_2m_r表示当调制方案是2mQAM并且LDPC码的编码率是r时所使用的2D NUC的信号点的坐标。
在图90至图93中，类似于图89，以复数的形式表示信号点zq的坐标，其中i表示虚数单位。
在图90至图93中，w#k表示星座的第一象限的信号点的坐标。
在2D NUC中，星座的第二象限的信号点设置在第一象限的信号点相对Q轴已对称地移动至的位置处，并且星座的第三象限的信号点设置在第一象限的信号点相对原点已对称地移动至的位置处。此外，星座的第四象限的信号点设置在第一象限的信号点相对I轴已对称地移动至的位置处。
在此处，当调制方案是2mQAM时，m位用作一个符号，并且一个符号映射至与该符号对应的信号点。
例如通过0至2m-1的整数值表示m位符号，但是如果假定b＝2m/4，由整数值0to 2m-1表示的符号y(0)、y(1)、...、及y(2m-1)可分类成四个符号y(0)至y(b-1)、y(b)至y(2b-1)、y(2b)至y(3b-1)、以及y(3b)至y(4b-1)。
在图90至图93中，w#k的后缀k具有0至b-1的范围内的整数值，并且w#k表示与在符号y(0)至y(b-1)的范围内的符号y(k)对应的信号点的坐标。
此外，对应于符号y(b)到y(2b-1)的范围内的符号y(k+b)的信号点的坐标由-conj(w#k)表示，并且对应于符号y(2b)到y(3b-1)的范围内的符号y(k+2b)的信号点的坐标由conj(w#k)表示。此外，对应于符号y(3b)到y(4b-1)的范围内的符号y(k+3b)的信号点的坐标由conj(w#k)表示。
在此处，conj(w#k)表示w#k的复共轭。
例如，当调制方案是16QAM时，如果b＝24/4＝4，m＝4位的符号y(0),y(1),...,以及y(15)被分类成四个符号y(0)至y(3)、y(4)至y(7)、y(8)至y(11)、及y(12)至y(15)。
在符号y(0)至y(15)中，例如，符号y(12)是符号y(3b)至y(4b-1)范围内的符号y(k+3b)＝y(0+3×4)，并且k为零(0)，并且因此与符号y(12)对应的信号点的坐标是-w#k＝-w0。
现在，例如，如果LDPC码的编码率r是9/15，根据图90，当调制方案是16QAM时，并且编码率r是9/15时，(NUC_16_9/15)的w0是0.4967+1.1932i，并且因此与符号y(12)对应的信号点的坐标-w0是-(0.4967+1.1932i)。
图94是当调制方案是1024QAM时LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所使用的图86的1D NUC的信号点的坐标的实例的说明图。
在图94中，NUC_1k_r的列表示当调制方案是1024QAM并且LDPC码的编码率是r时所使用的1D NUC的信号点的坐标的u#k的值。
u#k表示用作1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)。
图95是1024QAM的符号y与用作表示与符号y对应的1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)中的每一个的u#k之间的关系的说明图。
现在，假定1024QAM的10位符号y从第一位(最高有效位)起由y0,q、y1,q、y2,q、y3,q、y4,q、y5,q、y6,q、y7,q、y8,q、及y9,q表示。
图95的A示出了符号y的5个奇数位y0,q、y2,q、y4,q、y6,q、y8,q与表示对应于符号y的信号点zq的(坐标的)实部Re(zq)的u#k之间的对应关系。
图95的B示出了符号y的5个偶数位y1,q、y3,q、y5,q、y7,q、及y9,q与表示对应于符号y的信号点zq的(坐标的)虚部Im(zq)的u#k之间的对应关系。
例如，当1024QAM的10位符号y＝(y0,q、y1,q、y2,q、y3,q、y4,q、y5,q、y6,q、y7,q、y8,q、y9,q)是(0、0、1、0、0、1、1、1、0、0)时，5个奇数位(y0,q、y2,q、y4,q、y6,q、y8,q)是(0、1、0、1、0)，并且5个偶数位(y1,q、y3,q、y5,q、y7,q、以及y9,q)是(0、0、1、1、0)。
在图95的A中，5个奇数位(0、1、0、1、0)与u3相关联，并且因此对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的实部Re(zq)是u3。
在图95的B中，5个偶数位(0、0、1、1、0)与u11相关联，并且因此对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的虚部Im(zq)是u11。
同时，例如，如果LDPC码的编码率r是7/15，根据图94，对于当调制方案是1024QAM并且LDPC码的编码率r是7/15时所使用的1D NUC(NUC_1k_7/15)，u3是1.1963，并且u11是6.9391。
因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的实部Re(zq)是u3(＝1.1963)，并且Im(zq)是u11(＝6.9391)。结果，由1.1963+6.9391i表示对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的坐标。
图96是当调制方案是4096QAM时LDPC码的9类编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15)所使用的图87和图88的1D NUC的信号点的坐标的实例的说明图。
在图96中，每列表示u#k的值，u#k表示当调制方案是4096QAM并且LDPC码的编码率r是5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、及13/15时所使用的1D NUC的信号点的坐标。
u#k表示用作1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)。
图97是4096QAM的符号y与u#k之间的关系的说明图，u#k用作表示对应于符号y的1D NUC的信号点zq的坐标的复数的实部Re(zq)和虚部Im(zq)的每一个。
使用获得图96和图97的4096QAM的1D NUC的信号点的坐标的方法与使用图94和图95获得1024QAM的1D NUC的信号点的坐标的方法相同，并且因此省略了对其的描述。
图98是当调制方案是16QAM时LDPC码的9类编码率r的每一个的2D NUC的星座的另一实例的说明图。
图99是当调制方案是64QAM时LDPC码的9类编码率r的每一个的2D NUC的星座的另一实例的说明图。
图100是当调制方案是256QAM时LDPC码的9类编码率r的每一个的2D NUC的星座的另一实例的说明图。
在图98至图100中，类似于图83至图88，水平轴和垂直轴是I轴和Q轴，并且Re{xl}和Im{xl}表示用作信号点xl的坐标的信号点xl的实部和虚部。此外，在图98至图100中，在“用于CR”之后写的数值表示LDPC码的编码率r。
图101是当调制方案是16QAM时LDPC码的9类编码率r的每一个所使用的图98的2DNUC的信号点的星座的另一实例的说明图。
图102是当调制方案是64QAM时LDPC码的9类编码率r的每一个所使用的图99的2DNUC的信号点的星座的另一实例的说明图。
图103和图104是当调制方案是256QAM时LDPC码的9类编码率r的每一个所使用的图100的2D NUC的信号点的星座的另一实例的说明图。
类似于图90至图93，在图103至图104中，NUC_2m_r表示当调制方案是2mQAM并且LDPC码的编码率是r时所使用的2D NUC的信号点的坐标。
1D NUC的信号点以网格形式设置在平行于I轴的直线或者平行于Q轴的直线上。然而，信号点之间的间隔不是恒定的。此外，当发送信号点(映射数据)时，星座上的信号点的平均功率被标准化。当由Pave表示星座上的所有的信号点的(坐标的)绝对值的均方根值时，通过用均方根值Pave的平方根的倒数乘以星座上的每个信号点zq执行标准化。
根据以上参照图83至图104描述的星座，确认得到极好的误码率。
<分块交错器25>
图105是示出了图9的分块交错器25的配置实例的方框图。
分块交错器25包括称为部分1的存储区域和称为部分2的存储区域。
部分1和部分2中的每一个被配置为使得排列出在数量上等于符号的位的数量m并且用作在行(水平)方向上存储一个位并且在列(竖直)方向上存储预定数量的位的存储区域的列的数量C。
如果由R1表示通过部分1的列在列方向上存储的位数(在后文中，还称为部分列长)，并且由R2表示部分2的列的部分列长，则(R1+R2)×C等于分块交错目标的LDPC码的代码长度N(在本实施方式中的64800位或16200位)。
此外，部分列长R1等于用作单位尺寸P的360位的倍数，并且部分列长R2等于当部分1的部分列长R1和部分2的部分列长R2的和(在后文中，还称为列长度)R1+R2除以用作单位尺寸P的360位时的余数。
在此处，列长R1+R2等于通过用分块交错目标的LDPC码的代码长度N除以符号的位的数量m得出的值。
例如，当采用16QAM作为LDPC码的调制方案时，其中代码长度N是16200位，符号的位的数量m是4位，并且因此列长R1+R2是4050(＝16200/4)位。
此外，由于用列长R1+R2＝4050除以用作单位尺寸P的360位时的余数是90，部分2的部分列长R2是90位。
此外，部分1的部分列长R1是R1+R2-R2＝4050-90＝3960位。
图106是代码长度N和调制方案的组合的部分1和2的列的数量C和部分列长(行的数量)R1和R2的说明图。
图106示出了代码长度N是16200位的LDPC码和代码长度N是64800位的LDPC码与QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM的调制方案的组合的部分1和2的列的数量C和部分列长R1和R2。
图107是图105的分块交错器25执行分块交错的说明图。
分块交错器25通过在部分1和2中写入LDPC码并且从部分1和2读取LDPC码执行分块交错。
换言之，在分块交错中，如在图107的A中示出的，从左侧的列到右侧的列进行在部分1的列中向下(在列方向上)写入一个码字的LDPC码的码位。
然后，当完成码位写入到部分1的列的最右边的列(第C列)时，从左侧的列到右侧的列进行在部分2的列中向下(在列方向上)写入剩余的码位。
此后，当完成码位写入到部分2的列的最右边的列(第C列)的底部时，从部分1的所有C个列的第1行以C＝m位为单位沿行方向读取码位。
然后，朝向其下面的一行依次进行从部分1的所有C个列读取码位，并且当直到用作最后一行的第R1行的读取完成时，从部分2的所有C个列的第1行以C＝m位为单位沿行方向读取码位。
朝向其下面的行依次进行从部分2的所有C个列读取码位并且进行读取直到用作最后一行的R2。
因此，以m位为单位从部分1和2中读取的码位作为符号被提供至映射器117(图8)。
<分组交错>
图108是由图9的分组交错器24执行的分组交错的说明图。
在分组交错中，一个分段的360位用作位组，其中一个码字的LDPC码以等于单位尺寸P的360位为单位分成分段，并且一个码字的LDPC码根据预定模式(在后文中，还称为GW模式)从排头开始进行交错。
在此处，当一个码字的LDPC码被分段为位组时，从排头开始的第(i+1)位组还称为位组i。
当单位尺寸P是360时，例如，代码长度N是1800位的LDPC码被分段为位组0、1、2、3及4，即，5(＝1800/360)个位组。此外，例如，代码长度N是16200位的LDPC码被分段为位组0,1,...,及44，即，45(＝16200/360)个位组，并且代码长度N是64800位的LDPC码被分段为位组0,1,...,及179，即，180(＝64800/360)个位组。
在后文中，假定由表示位组的数的序列表示GW模式。例如，对于代码长度N是1800位的LDPC码，例如，GW模式4、2、0、3、1表示位组0、1、2、3、及4的序列被交错(重新排列)成位组4、2、0、3、及1的序列。
可至少为LDPC码的各个代码长度N设置GW模式。
<64k位的LDPC码的GW模式的实例>
图109是代码长度N是64k位的LDPC码的GW模式的第1实例的说明图。
根据图109的GW模式，64k位的LDPC码的位组0至179的序列交错成以下位组的序列：
39、47、96、176、33、75、165、38、27、58、90、76、17、46、10、91、133、69、171、32、117、78、13、146、101、36、0、138、25、77、122、49、14、125、140、93、130、2、104、102、128、4、111、151、84、167、35、127、156、55、82、85、66、114、8、147、115、113、5、31、100、106、48、52、67、107、18、126、112、50、9、143、28、160、71、79、43、98、86、94、64、3、166、105、103、118、63、51、139、172、141、175、56、74、95、29、45、129、120、168、92、150、7、162、153、137、108、159、157、173、23、89、132、57、37、70、134、40、21、149、80、1、121、59、110、142、152、15、154、145、12、170、54、155、99、22、123、72、177、131、116、44、158、73、11、65、164、119、174、34、83、53、24、42、60、26、161、68、178、41、148、109、87、144、135、20、62、81、169、124、6、19、30、163、61、179、136、97、16、及88。
图110是代码长度N是64k位的LDPC码的GW模式的第2实例的说明图。
根据图110的GW模式，64k位的LDPC码的位组0至179的序列交错成以下位组的序列：
6、14、1、127、161、177、75、123、62、103、17、18、167、88、27、34、8、110、7、78、94、44、45、166、149、61、163、145、155、157、82、130、70、92、151、139、160、133、26、2、79、15、95、122、126、178、101、24、138、146、179、30、86、58、11、121、159、49、84、132、117、119、50、52、4、51、48、74、114、59、40、131、33、89、66、136、72、16、134、37、164、77、99、173、20、158、156、90、41、176、81、42、60、109、22、150、105、120、12、64、56、68、111、21、148、53、169、97、108、35、140、91、115、152、36、106、154、0、25、54、63、172、80、168、142、118、162、135、73、83、153、141、9、28、55、31、112、107、85、100、175、23、57、47、38、170、137、76、147、93、19、98、124、39、87、174、144、46、10、129、69、71、125、96、116、171、128、65、102、5、43、143、104、13、67、29、3、113、32、以及165。
图111是代码长度N是64k位的LDPC码的GW模式的第3实例的说明图。
根据图111的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
103、116、158、0、27、73、140、30、148、36、153、154、10、174、122、178、6、106、162、59、142、112、7、74、11、51、49、72、31、65、156、95、171、105、173、168、1、155、125、82、86、161、57、165、54、26、121、25、157、93、22、34、33、39、19、46、150、141、12、9、79、118、24、17、85、117、67、58、129、160、89、61、146、77、130、102、101、137、94、69、14、133、60、149、136、16、108、41、90、28、144、13、175、114、2、18、63、68、21、109、53、123、75、81、143、169、42、119、138、104、4、131、145、8、5、76、15、88、177、124、45、97、64、100、37、132、38、44、107、35、43、80、50、91、152、78、166、55、115、170、159、147、167、87、83、29、96、172、48、98、62、139、70、164、84、47、151、134、126、113、179、110、111、128、32、52、66、40、135、176、99、127、163、3、120、71、56、92、23、以及20。
图112是代码长度N是64k位的LDPC码的GW模式的第4实例的说明图。
根据图112的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
139、106、125、81、88、104、3、66、60、65、2、95、155、24、151、5、51、53、29、75、52、85、8、22、98、93、168、15、86、126、173、100、130、176、20、10、87、92、175、36、143、110、67、146、149、127、133、42、84、64、78、1、48、159、79、138、46、112、164、31、152、57、144、69、27、136、122、170、132、171、129、115、107、134、89、157、113、119、135、45、148、83、114、71、128、161、140、26、13、59、38、35、96、28、0、80、174、137、49、16、101、74、179、91、44、55、169、131、163、123、145、162、108、178、12、77、167、21、154、82、54、90、177、17、41、39、7、102、156、62、109、14、37、23、153、6、147、50、47、63、18、70、68、124、72、33、158、32、118、99、105、94、25、121、166、120、160、141、165、111、19、150、97、76、73、142、117、4、172、58、11、30、9、103、40、61、43、34、56、以及116。
图113是代码长度N是64k位的LDPC码的GW模式的第5实例的说明图。
根据图113的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
72、59、65、61、80、2、66、23、69、101、19、16、53、109、74、106、113、56、97、30、164、15、25、20、117、76、50、82、178、13、169、36、107、40、122、138、42、96、27、163、46、64、124、57、87、120、168、166、39、177、22、67、134、9、102、28、148、91、83、88、167、32、99、140、60、152、1、123、29、154、26、70、149、171、12、6、55、100、62、86、114、174、132、139、7、45、103、130、31、49、151、119、79、41、118、126、3、179、110、111、51、93、145、73、133、54、104、161、37、129、63、38、95、159、89、112、115、136、33、68、17、35、137、173、143、78、77、141、150、58、158、125、156、24、105、98、43、84、92、128、165、153、108、0、121、170、131、144、47、157、11、155、176、48、135、4、116、146、127、52、162、142、8、5、34、85、90、44、172、94、160、175、75、71、18、147、10、21、14、以及81。
图114是代码长度N是64k位的LDPC码的GW模式的第6实例的说明图。
根据图114的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
8、27、7、70、75、84、50、131、146、99、96、141、155、157、82、57、120、38、137、13、83、23、40、9、56、171、124、172、39、142、20、128、133、2、89、153、103、112、129、151、162、106、14、62、107、110、73、71、177、154、80、176、24、91、32、173、25、16、17、159、21、92、6、67、81、37、15、136、100、64、102、163、168、18、78、76、45、140、123、118、58、122、11、19、86、98、119、111、26、138、125、74、97、63、10、152、161、175、87、52、60、22、79、104、30、158、54、145、49、34、166、109、179、174、93、41、116、48、3、29、134、167、105、132、114、169、147、144、77、61、170、90、178、0、43、149、130、117、47、44、36、115、88、101、148、69、46、94、143、164、139、126、160、156、33、113、65、121、53、42、66、165、85、127、135、5、55、150、72、35、31、51、4、1、68、12、28、95、59、以及108。
图115是代码长度N是64k位的LDPC码的GW模式的第7实例的说明图。
根据图115的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
0、2、4、6、8、10、12、14、16、18、20、22、24、26、28、30、32、34、36、38、40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、70、72、74、76、78、80、82、84、86、88、90、92、94、96、98、100、102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、1、3、5、7、9、11、13、15、17、19、21、23、25、27、29、31、33、35、37、39、41、43、45、47、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、81、83、85、87、89、91、93、95、97、99、101、103、105、107、109、111、113、115、117、119、121、123、125、127、129、131、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177、以及179。
图116是代码长度N是64k位的LDPC码的GW模式的第8实例的说明图。
根据图116的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
11、5、8、18、1、25、32、31、19、21、50、102、65、85、45、86、98、104、64、78、72、53、103、79、93、41、82、108、112、116、120、124、128、132、136、140、144、148、152、156、160、164、168、172、176、4、12、15、3、10、20、26、34、23、33、68、63、69、92、44、90、75、56、100、47、106、42、39、97、99、89、52、109、113、117、121、125、129、133、137、141、145、149、153、157、161、165、169、173、177、6、16、14、7、13、36、28、29、37、73、70、54、76、91、66、80、88、51、96、81、95、38、57、105、107、59、61、110、114、118、122、126、130、134、138、142、146、150、154、158、162、166、170、174、178、0、9、17、2、27、30、24、22、35、77、74、46、94、62、87、83、101、49、43、84、48、60、67、71、58、40、55、111、115、119、123、127、131、135、139、143、147、151、155、159、163、167、171、175、以及179。
图117是代码长度N是64k位的LDPC码的GW模式的第9实例的说明图。
根据图117的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
9、18、15、13、35、26、28、99、40、68、85、58、63、104、50、52、94、69、108、114、120、126、132、138、144、150、156、162、168、174、8、16、17、24、37、23、22、103、64、43、47、56、92、59、70、42、106、60、109、115、121、127、133、139、145、151、157、163、169、175、4、1、10、19、30、31、89、86、77、81、51、79、83、48、45、62、67、65、110、116、122、128、134、140、146、152、158、164、170、176、6、2、0、25、20、34、98、105、82、96、90、107、53、74、73、93、55、102、111、117、123、129、135、141、147、153、159、165、171、177、14、7、3、27、21、33、44、97、38、75、72、41、84、80、100、87、76、57、112、118、124、130、136、142、148、154、160、166、172、178、5、11、12、32、29、36、88、71、78、95、49、54、61、66、46、39、101、91、113、119、125、131、137、143、149、155、161、167、173、以及179。
图118是代码长度N是64k位的LDPC码的GW模式的第10实例的说明图。
根据图118的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
0、14、19、21、2、11、22、9、8、7、16、3、26、24、27、80、100、121、107、31、36、42、46、49、75、93、127、95、119、73、61、63、117、89、99、129、52、111、124、48、122、82、106、91、92、71、103、102、81、113、101、97、33、115、59、112、90、51、126、85、123、40、83、53、69、70、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、4、5、10、12、20、6、18、13、17、15、1、29、28、23、25、67、116、66、104、44、50、47、84、76、65、130、56、128、77、39、94、87、120、62、88、74、35、110、131、98、60、37、45、78、125、41、34、118、38、72、108、58、43、109、57、105、68、86、79、96、32、114、64、55、30、54、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177、以及179。
图119是代码长度N是64k位的LDPC码的GW模式的第11实例的说明图。
根据图119的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
21、11、12、9、0、6、24、25、85、103、118、122、71、101、41、93、55、73、100、40、106、119、45、80、128、68、129、61、124、36、126、117、114、132、136、140、144、148、152、156、160、164、168、172、176、20、18、10、13、16、8、26、27、54、111、52、44、87、113、115、58、116、49、77、95、86、30、78、81、56、125、53、89、94、50、123、65、83、133、137、141、145、149、153、157、161、165、169、173、177、2、17、1、4、7、15、29、82、32、102、76、121、92、130、127、62、107、38、46、43、110、75、104、70、91、69、96、120、42、34、79、35、105、134、138、142、146、150、154、158、162、166、170、174、178、19、5、3、14、22、28、23、109、51、108、131、33、84、88、64、63、59、57、97、98、48、31、99、37、72、39、74、66、60、67、47、112、90、135、139、143、147、151、155、159、163、167、171、175、以及179。
图120是代码长度N是64k位的LDPC码的GW模式的第12实例的说明图。
根据图120的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
12、15、2、16、27、50、35、74、38、70、108、32、112、54、30、122、72、116、36、90、49、85、132、138、144、150、156、162、168、174、0、14、9、5、23、66、68、52、96、117、84、128、100、63、60、127、81、99、53、55、103、95、133、139、145、151、157、163、169、175、10、22、13、11、28、104、37、57、115、46、65、129、107、75、119、110、31、43、97、78、125、58、134、140、146、152、158、164、170、176、4、19、6、8、24、44、101、94、118、130、69、71、83、34、86、124、48、106、89、40、102、91、135、141、147、153、159、165、171、177、3、20、7、17、25、87、41、120、47、80、59、62、88、45、56、131、61、126、113、92、51、98、136、142、148、154、160、166、172、178、21、18、1、26、29、39、73、121、105、77、42、114、93、82、111、109、67、79、123、64、76、33、137、143、149、155、161、167、173、以及179。
图121是代码长度N是64k位的LDPC码的GW模式的第13实例的说明图。
根据图121的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
0、2、4、6、8、10、12、14、16、18、20、22、24、26、28、30、32、34、36、38、40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、70、72、74、76、78、80、82、84、86、88、90、92、94、96、98、100、102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、1、3、5、7、9、11、13、15、17、19、21、23、25、27、29、31、33、35、37、39、41、43、45、47、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、81、83、85、87、89、91、93、95、97、99、101、103、105、107、109、111、113、115、117、119、121、123、125、127、129、131、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177、以及179。
图122是代码长度N是64k位的LDPC码的GW模式的第14实例的说明图。
根据图122的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
0、4、8、12、16、20、24、28、32、36、40、44、48、52、56、60、64、68、72、76、80、84、88、92、96、100、104、108、112、116、120、124、128、132、136、140、144、148、152、156、160、164、168、172、176、1、5、9、13、17、21、25、29、33、37、41、45、49、53、57、61、65、69、73、77、81、85、89、93、97、101、105、109、113、117、121、125、129、133、137、141、145、149、153、157、161、165、169、173、177、2、6、10、14、18、22、26、30、34、38、42、46、50、54、58、62、66、70、74、78、82、86、90、94、98、102、106、110、114、118、122、126、130、134、138、142、146、150、154、158、162、166、170、174、178、3、7、11、15、19、23、27、31、35、39、43、47、51、55、59、63、67、71、75、79、83、87、91、95、99、103、107、111、115、119、123、127、131、135、139、143、147、151、155、159、163、167、171、175、以及179。
图123是代码长度N是64k位的LDPC码的GW模式的第15实例的说明图。
根据图123的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
8、112、92、165、12、55、5、126、87、70、69、94、103、78、137、148、9、60、13、7、178、79、43、136、34、68、118、152、49、15、99、61、66、28、109、125、33、167、81、93、97、26、35、30、153、131、122、71、107、130、76、4、95、42、58、134、0、89、75、40、129、31、80、101、52、16、142、44、138、46、116、27、82、88、143、128、72、29、83、117、172、14、51、159、48、160、100、1、102、90、22、3、114、19、108、113、39、73、111、155、106、105、91、150、54、25、135、139、147、36、56、123、6、67、104、96、157、10、62、164、86、74、133、120、174、53、140、156、171、149、127、85、59、124、84、11、21、132、41、145、158、32、17、23、50、169、170、38、18、151、24、166、175、2、47、57、98、20、177、161、154、176、163、37、110、168、141、64、65、173、162、121、45、77、115、179、63、119、146、以及144。
图124是代码长度N是64k位的LDPC码的GW模式的第16实例的说明图。
根据图124的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
103、138、168、82、116、45、178、28、160、2、129、148、150、23、54、106、24、78、49、87、145、179、26、112、119、12、18、174、21、48、134、137、102、147、152、72、68、3、22、169、30、64、108、142、131、13、113、115、121、37、133、136、101、59、73、161、38、164、43、167、42、144、41、85、91、58、128、154、172、57、75、17、157、19、4、86、15、25、35、9、105、123、14、34、56、111、60、90、74、149、146、62、163、31、16、141、88、6、155、130、89、107、135、79、8、10、124、171、114、162、33、66、126、71、44、158、51、84、165、173、120、7、11、170、176、1、156、96、175、153、36、47、110、63、132、29、95、143、98、70、20、122、53、100、93、140、109、139、76、151、52、61、46、125、94、50、67、81、69、65、40、127、77、32、39、27、99、97、159、166、80、117、55、92、118、0、5、83、177、以及104。
图125是代码长度N是64k位的LDPC码的GW模式的第17实例的说明图。
根据图125的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
104、120、47、136、116、109、22、20、117、61、52、108、86、99、76、90、37、58、36、138、95、130、177、93、56、33、24、82、0、67、83、46、79、70、154、18、75、43、49、63、162、16、167、80、125、1、123、107、9、45、53、15、38、23、57、141、4、178、165、113、21、105、11、124、126、77、146、29、131、27、176、40、74、91、140、64、73、44、129、157、172、51、10、128、119、163、103、28、85、156、78、6、8、173、160、106、31、54、122、25、139、68、150、164、87、135、97、166、42、169、161、137、26、39、133、5、94、69、2、30、171、149、115、96、145、101、92、143、12、88、81、71、19、147、50、152、159、155、151、174、60、32、3、142、72、14、170、112、65、89、175、158、17、114、62、144、13、98、66、59、7、118、48、153、100、134、84、111、132、127、41、168、110、102、34、121、179、148、55、以及35。
图126是代码长度N是64k位的LDPC码的GW模式的第18实例的说明图。
根据图126的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
37、98、160、63、18、6、94、136、8、50、0、75、65、32、107、60、108、17、21、156、157、5、73、66、38、177、162、130、171、76、57、126、103、62、120、134、154、101、143、29、13、149、16、33、55、56、159、128、23、146、153、141、169、49、46、152、89、155、111、127、48、14、93、41、7、78、135、69、123、179、36、87、27、58、88、170、125、110、15、97、178、90、121、173、30、102、10、80、104、166、64、4、147、1、52、45、148、68、158、31、140、100、85、115、151、70、39、82、122、79、12、91、133、132、22、163、47、19、119、144、35、25、42、83、92、26、72、138、54、124、24、74、118、117、168、71、109、112、106、176、175、44、145、11、9、161、96、77、174、137、34、84、2、164、129、43、150、61、53、20、165、113、142、116、95、3、28、40、81、99、139、114、59、67、172、131、105、167、51、以及86。
图127是代码长度N是64k位的LDPC码的GW模式的第19实例的说明图。
根据图127的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
58、70、23、32、26、63、55、48、35、41、53、20、38、51、61、65、44、29、7、2、113、68、96、104、106、89、27、0、119、21、4、49、46、100、13、36、57、98、102、9、42、39、33、62、22、95、101、15、91、25、93、132、69、87、47、59、67、124、17、11、31、43、40、37、85、50、97、140、45、92、56、30、34、60、107、24、52、94、64、5、71、90、66、103、88、86、84、19、169、159、147、126、28、130、14、162、144、166、108、153、115、135、120、122、112、139、151、156、16、172、164、123、99、54、136、81、105、128、116、150、155、76、18、142、170、175、83、146、78、109、73、131、127、82、167、77、110、79、137、152、3、173、148、72、158、117、1、6、12、8、161、74、143、133、168、171、134、163、138、121、141、160、111、10、149、80、75、165、157、174、129、145、114、125、154、118、176、177、178、以及179。
图128是代码长度N是64k位的LDPC码的GW模式的第20实例的说明图。
根据图128的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
40、159、100、14、88、75、53、24、157、84、23、77、140、145、32、28、112、39、76、50、93、27、107、25、152、101、127、5、129、71、9、21、96、73、35、106、158、49、136、30、137、115、139、48、167、85、74、72、7、110、161、41、170、147、82、128、149、33、8、120、47、68、58、67、87、155、11、18、103、151、29、36、83、135、79、150、97、54、70、138、156、31、121、34、20、130、61、57、2、166、117、15、6、165、118、98、116、131、109、62、126、175、22、111、164、16、133、102、55、105、64、177、78、37、162、124、119、19、4、69、132、65、123、160、17、52、38、1、80、90、42、81、104、13、144、51、114、3、43、146、163、59、45、89、122、169、44、94、86、99、66、171、173、0、141、148、176、26、143、178、60、153、142、91、179、12、168、113、95、174、56、134、92、46、108、125、10、172、154、以及63。
图129是代码长度N是64k位的LDPC码的GW模式的第21实例的说明图。
根据图129的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
143、57、67、26、134、112、136、103、13、94、16、116、169、95、98、6、174、173、102、15、114、39、127、78、18、123、121、4、89、115、24、108、74、63、175、82、48、20、104、92、27、3、33、106、62、148、154、25、129、69、178、156、87、83、100、122、70、93、50、140、43、125、166、41、128、85、157、49、86、66、79、130、133、171、21、165、126、51、153、38、142、109、10、65、23、91、90、73、61、42、47、131、77、9、58、96、101、37、7、159、44、2、170、160、162、0、137、31、45、110、144、88、8、11、40、81、168、135、56、151、107、105、32、120、132、1、84、161、179、72、176、71、145、139、75、141、97、17、149、124、80、60、36、52、164、53、158、113、34、76、5、111、155、138、19、35、167、172、14、147、55、152、59、64、54、117、146、118、119、150、29、163、68、99、46、177、28、22、30、以及12。
图130是代码长度N是64k位的LDPC码的GW模式的第22实例的说明图。
根据图130的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
116、47、155、89、109、137、103、60、114、14、148、100、28、132、129、105、154、7、167、140、160、30、57、32、81、3、86、45、69、147、125、52、20、22、156、168、17、5、93、53、61、149、56、62、112、48、11、21、166、73、158、104、79、128、135、126、63、26、44、97、13、151、123、41、118、35、131、8、90、58、134、6、78、130、82、106、99、178、102、29、108、120、107、139、23、85、36、172、174、138、95、145、170、122、50、19、91、67、101、92、179、27、94、66、171、39、68、9、59、146、15、31、38、49、37、64、77、152、144、72、165、163、24、1、2、111、80、124、43、136、127、153、75、42、113、18、164、133、142、98、96、4、51、150、46、121、76、10、25、176、34、110、115、143、173、169、40、65、157、175、70、33、141、71、119、16、162、177、12、84、87、117、0、88、161、55、54、83、74、以及159。
图131是代码长度N是64k位的LDPC码的GW模式的第23实例的说明图。
根据图131的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
62、17、10、25、174、13、159、14、108、0、42、57、78、67、41、132、110、87、77、27、88、56、8、161、7、164、171、44、75、176、145、165、157、34、142、98、103、52、11、82、141、116、15、158、139、120、36、61、20、112、144、53、128、24、96、122、114、104、150、50、51、80、109、33、5、95、59、16、134、105、111、21、40、146、18、133、60、23、160、106、32、79、55、6、1、154、117、19、152、167、166、30、35、100、74、131、99、156、39、76、86、43、178、155、179、177、136、175、81、64、124、153、84、163、135、115、125、47、45、143、72、48、172、97、85、107、126、91、129、137、83、118、54、2、9、58、169、73、123、4、92、168、162、94、138、119、22、31、63、89、90、69、49、173、28、127、26、29、101、170、93、140、147、149、148、66、65、121、12、71、37、70、102、46、38、68、130、3、113、以及151。
图132是代码长度N是64k位的LDPC码的GW模式的第24实例的说明图。
根据图132的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
168、18、46、131、88、90、11、89、111、174、172、38、78、153、9、80、53、27、44、79、35、83、171、51、37、99、95、119、117、127、112、166、28、123、33、160、29、6、135、10、66、69、74、92、15、109、106、178、65、141、0、3、154、156、164、7、45、115、122、148、110、24、121、126、23、175、21、113、58、43、26、143、56、142、39、147、30、25、101、145、136、19、4、48、158、118、133、49、20、102、14、151、5、2、72、103、75、60、84、34、157、169、31、161、81、70、85、159、132、41、152、179、98、144、36、16、87、40、91、1、130、108、139、94、97、8、104、13、150、137、47、73、62、12、50、61、105、100、86、146、165、22、17、57、167、59、96、120、155、77、162、55、68、140、134、82、76、125、32、176、138、173、177、163、107、170、71、129、63、93、42、52、116、149、54、128、124、114、67、以及64。
图133是代码长度N是64k位的LDPC码的GW模式的第25实例的说明图。
根据图133的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
18、150、165、42、81、48、63、45、93、152、25、16、174、29、47、83、8、60、30、66、11、113、44、148、4、155、59、33、134、99、32、176、109、72、36、111、106、73、170、126、64、88、20、17、172、154、120、121、139、77、98、43、105、133、19、41、78、15、7、145、94、136、131、163、65、31、96、79、119、143、10、95、9、146、14、118、162、37、97、49、22、51、127、6、71、132、87、21、39、38、54、115、159、161、84、108、13、102、135、103、156、67、173、76、75、164、52、142、69、130、56、153、74、166、158、124、141、58、116、85、175、169、168、147、35、62、5、123、100、90、122、101、149、112、140、86、68、89、125、27、177、160、0、80、55、151、53、2、70、167、114、129、179、138、1、92、26、50、28、110、61、82、91、117、107、178、34、157、137、128、40、24、57、3、171、46、104、12、144、以及23。
图134是代码长度N是64k位的LDPC码的GW模式的第26实例的说明图。
根据图134的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
18、8、166、117、4、111、142、148、176、91、120、144、99、124、20、25、31、78、36、72、2、98、93、74、174、52、152、62、88、75、23、97、147、15、71、1、127、138、81、83、68、94、112、119、121、89、163、85、86、28、17、64、14、44、158、159、150、32、128、70、90、29、30、63、100、65、129、140、177、46、84、92、10、33、58、7、96、151、171、40、76、6、3、37、104、57、135、103、141、107、116、160、41、153、175、55、130、118、131、42、27、133、95、179、34、21、87、106、105、108、79、134、113、26、164、114、73、102、77、22、110、161、43、122、123、82、5、48、139、60、49、154、115、146、67、69、137、109、143、24、101、45、16、12、19、178、80、51、47、149、50、172、170、169、61、9、39、136、59、38、54、156、126、125、145、0、13、155、132、162、11、157、66、165、173、56、168、167、53、以及35。
图135是代码长度N是64k位的LDPC码的GW模式的第27实例的说明图。
根据图135的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
77、50、109、128、153、12、48、17、147、55、173、172、135、121、99、162、52、40、129、168、103、87、134、105、179、10、131、151、3、26、100、15、123、88、18、91、54、160、49、1、76、80、74、31、47、58、161、9、16、34、41、21、177、11、63、6、39、165、169、125、114、57、37、67、93、96、73、106、83、166、24、51、142、65、43、64、53、72、156、81、4、155、33、163、56、150、70、167、107、112、144、149、36、32、35、59、101、29、127、138、176、90、141、92、170、102、119、25、75、14、0、68、20、97、110、28、89、118、154、126、2、22、124、85、175、78、46、152、23、86、27、79、130、66、45、113、111、62、61、7、30、133、108、171、143、60、178、5、122、44、38、148、157、84、42、139、145、8、104、115、71、137、132、146、164、98、13、117、174、158、95、116、140、94、136、120、82、69、159、以及19。
图136是代码长度N是64k位的LDPC码的GW模式的第28实例的说明图。
根据图136的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
51、47、53、43、55、59、49、33、35、31、24、37、0、2、45、41、39、57、42、44、52、40、23、30、32、34、54、56、46、50、122、48、1、36、38、58、77、3、65、81、67、147、83、69、26、75、85、73、79、145、71、63、5、61、70、78、68、62、66、6、64、149、60、82、80、4、76、84、72、154、86、74、89、128、137、91、141、93、101、7、87、9、103、99、95、11、13、143、97、133、136、12、100、94、14、88、142、96、92、8、152、10、139、102、104、132、90、98、114、112、146、123、110、15、125、150、120、153、29、106、134、27、127、108、130、116、28、107、126、25、131、124、129、151、121、105、111、115、135、148、109、117、158、113、170、119、162、178、155、176、18、20、164、157、160、22、140、16、168、166、172、174、175、179、118、138、156、19、169、167、163、173、161、177、165、144、171、17、21、以及159。
图137是代码长度N是64k位的LDPC码的GW模式的第29实例的说明图。
根据图137的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
49、2、57、47、31、35、24、39、59、0、45、41、55、53、51、37、33、43、56、38、48、32、50、23、34、54、1、36、44、52、40、58、122、46、42、30、3、75、73、65、145、71、79、67、69、83、85、147、63、81、77、61、5、26、62、64、74、70、82、149、76、4、78、84、80、86、66、68、72、6、60、154、103、95、101、143、9、89、141、128、97、137、133、7、13、99、91、93、87、11、136、90、88、94、10、8、14、96、104、92、132、142、100、98、12、102、152、139、150、106、146、130、27、108、153、112、114、29、110、134、116、15、127、125、123、120、148、151、113、126、124、135、129、109、25、28、158、117、105、115、111、131、107、121、18、170、164、20、140、160、166、162、119、155、168、178、22、174、172、176、16、157、159、171、161、118、17、163、21、165、19、179、177、167、138、173、156、144、169、以及175。
图138是代码长度N是64k位的LDPC码的GW模式的第30实例的说明图。
根据图138的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
71、38、98、159、1、32、28、177、125、102、83、17、121、151、66、92、140、6、165、23、75、91、87、108、163、50、77、39、110、128、73、148、14、5、68、37、53、93、149、26、166、48、79、10、122、150、103、178、119、101、61、34、8、86、36、138、146、72、179、143、147、89、4、107、33、144、141、40、100、29、118、63、46、20、153、90、152、124、7、30、31、43、78、120、85、25、52、47、64、81、175、94、115、15、112、99、13、21、42、169、76、19、168、16、27、162、167、164、97、82、44、106、12、109、132、145、161、174、95、0、105、134、173、84、9、65、88、54、67、116、154、80、22、172、60、111、133、56、170、104、131、123、24、49、113、136、55、3、157、156、35、58、45、155、70、59、57、171、176、74、117、18、127、114、11、69、158、129、139、62、135、96、142、41、130、160、2、126、51、以及137。
图139是代码长度N是64k位的LDPC码的GW模式的第31实例的说明图。
根据图139的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
66、61、150、157、63、42、78、44、23、154、133、101、82、26、84、123、89、31、45、102、36、134、83、117、170、27、73、137、25、32、62、91、4、20、144、145、21、74、113、148、24、135、5、19、2、34、43、168、14、64、142、115、87、38、147、39、51、152、56、86、122、76、57、129、172、6、126、10、97、85、164、3、80、90、79、124、138、120、17、103、99、116、46、98、162、151、143、11、175、160、96、132、81、171、94、65、118、161、125、178、95、112、88、174、13、35、1、167、0、128、12、58、29、169、67、28、119、166、60、55、54、130、92、146、177、149、111、9、173、179、176、75、77、114、48、159、8、141、107、139、52、100、136、105、127、47、18、69、109、16、121、59、163、165、108、106、70、22、93、41、33、110、53、140、153、158、50、15、37、72、156、7、131、49、71、68、104、30、40、155。
图140是代码长度N是64k位的LDPC码的GW模式的第32实例的说明图。
根据图140的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
75、83、11、24、86、104、156、76、37、173、127、61、43、139、106、69、49、2、128、140、68、14、100、8、36、73、148、65、16、47、177、6、132、45、5、30、13、22、29、27、101、150、23、90、41、93、89、92、135、4、71、87、44、124、26、64、1、129、157、130、107、18、91、118、3、82、144、113、121、54、84、97、122、120、7、154、56、134、57、161、33、116、28、96、72、172、12、115、38、164、32、167、145、17、88、39、151、80、0、136、169、142、74、147、126、166、163、40、110、171、50、160、131、70、175、103、125、77、162、31、85、66、67、52、108、159、133、42、153、21、51、119、123、98、35、48、111、149、25、58、60、158、102、59、117、20、141、143、46、53、155、15、165、152、112、176、105、178、99、174、168、114、179、78、10、19、62、63、170、138、34、109、9、146、95、94、55、137、81、以及79。
图141是代码长度N是64k位的LDPC码的GW模式的第33实例的说明图。
根据图141的GW模式，64k位的LDPC码的位组的序列0到179被交错成以下位组的序列：
98、159、59、125、163、89、26、4、102、70、92、36、37、142、176、95、71、19、87、45、81、47、65、170、103、48、67、61、64、35、76、80、140、77、10、167、178、155、120、156、151、12、58、5、83、137、41、109、2、66、133、62、135、28、93、128、86、57、153、161、110、52、147、141、31、79、32、88、160、84、150、6、100、73、126、164、17、42、101、7、55、105、91、22、130、154、1、82、14、0、9、21、50、165、72、138、175、106、108、3、169、30、157、54、18、20、44、34、134、107、56、53、15、162、38、166、24、33、60、85、145、115、43、39、40、124、149、144、132、96、11、146、90、129、119、111、171、8、152、121、173、131、49、27、118、16、148、68、177、94、179、13、114、75、51、117、25、46、136、143、139、113、127、174、74、29、122、158、69、97、78、63、99、112、104、116、172、168、23、以及123。
代码长度N是64k位的LDPC码的GW模式的第1至第33实例可应用于代码长度N是64k位的LDPC码与任意编码率r和调制方案(星座)的任何组合。
然而，当针对LDPC码的代码长度N、LDPC码的编码率r、以及调制方案(星座)的每个组合设置要应用于分组交错的GW模式时，可进一步改进每个组合的误码率。
例如，当图109的GW模式应用于ETRI符号(64k,5/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图110的GW模式应用于ETRI符号(64k,5/15)和图90的16QAM的组合时，可实现特别优异的误码率。
例如，当图111的GW模式应用于ETRI符号(64k,5/15)和图91的64QAM的组合时，可实现特别优异的误码率。
例如，当图112的GW模式应用于索尼符号(64k,7/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图113的GW模式应用于索尼符号(64k,7/15)和图90的16QAM的组合时，可实现特别优异的误码率。
例如，当图114的GW模式应用于索尼符号(64k,7/15)和图91的64QAM的组合时，可实现特别优异的误码率。
例如，当图115的GW模式应用于索尼符号(64k,9/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图116的GW模式应用于索尼符号(64k,9/15)和图90的16QAM的组合时，可实现特别优异的误码率。
例如，当图117的GW模式应用于索尼符号(64k,9/15)和图91的64QAM的组合时，可实现特别优异的误码率。
例如，当图118的GW模式应用于索尼符号(64k,11/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图119的GW模式应用于索尼符号(64k,11/15)和图90的16QAM的组合时，可实现特别优异的误码率。
例如，当图120的GW模式应用于索尼符号(64k,11/15)和图91的64QAM的组合时，可实现特别优异的误码率。
例如，当图121的GW模式应用于索尼符号(64k,13/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图122的GW模式应用于索尼符号(64k,13/15)和图90的16QAM的组合时，可实现特别优异的误码率。
例如，当图123的GW模式应用于索尼符号(64k,13/15)和图91的64QAM的组合时，可实现特别优异的误码率。
例如，当图124的GW模式应用于ETRI符号(64k,5/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图125的GW模式应用于ETRI符号(64k,7/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图126的GW模式应用于索尼符号(64k,7/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图127的GW模式应用于索尼符号(64k,9/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图128的GW模式应用于NERC符号(64k,9/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图129的GW模式应用于索尼符号(64k,11/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图130的GW模式应用于索尼符号(64k,13/15)和图92与图93的256QAM的组合时，可实现特别优异的误码率。
例如，当图131的GW模式应用于ETRI符号(64k,5/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图132的GW模式应用于ETRI符号(64k,7/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图133的GW模式应用于索尼符号(64k,7/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图134的GW模式应用于索尼符号(64k,9/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图135的GW模式应用于NERC符号(64k,9/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图136的GW模式应用于索尼符号(64k,11/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图137的GW模式应用于索尼符号(64k,13/15)和图94与图95的1024QAM的组合时，可实现特别优异的误码率。
例如，当图138的GW模式应用于三星符号(64k,6/15)和图96与图97的4096QAM的组合时，可实现特别优异的误码率。
例如，当图139的GW模式应用于ETRI符号(64k,7/15)和图96与图97的4096QAM的组合时，可实现特别优异的误码率。
例如，当图140的GW模式应用于三星符号(64k,8/15)和图96与图97的4096QAM的组合时，可实现特别优异的误码率。
例如，当图141的GW模式应用于索尼符号(64k,9/15)和图96与图97的4096QAM的组合时，可实现特别优异的误码率。
<16k位的LDPC码的GW模式的实例>
图142是代码长度N是16k位的LDPC码的GW模式的第1实例的说明图。
根据图142的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
21、41、15、29、0、23、16、12、38、43、2、3、4、20、31、27、5、33、28、30、36、8、40、13、6、9、18、24、7、39、10、17、37、1、19、22、25、26、14、32、34、11、35、42、以及44。
图143是代码长度N是16k位的LDPC码的GW模式的第2实例的说明图。
根据图143的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
1、3、2、8、5、23、13、12、18、19、17、20、24、26、28、30、32、34、36、38、40、42、0、4、6、7、21、16、10、15、9、11、22、14、25、27、29、31、33、35、37、39、41、43、以及44。
图144是代码长度N是16k位的LDPC码的GW模式的第3实例的说明图。
根据图144的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
1、4、5、6、24、21、18、7、17、12、8、20、23、29、28、30、32、34、36、38、40、42、0、2、3、14、22、13、10、25、9、27、19、16、15、26、11、31、33、35、37、39、41、43、以及44。
图145是代码长度N是16k位的LDPC码的GW模式的第4实例的说明图。
根据图145的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
3、0、4、7、18、9、19、27、32、10、12、24、8、35、30、17、22、20、36、38、40、42、2、5、1、6、14、15、23、16、11、21、26、13、29、33、31、28、25、34、37、39、41、43、以及44。
图146是代码长度N是16k位的LDPC码的GW模式的第5实例的说明图。
根据图146的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
37、0、41、19、43、8、38、3、29、13、22、6、4、2、9、26、39、15、12、10、33、17、20、16、21、44、42、27、7、11、30、34、24、1、23、35、36、25、31、18、28、32、40、5、以及14。
图147是代码长度N是16k位的LDPC码的GW模式的第6实例的说明图。
根据图147的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
6、28、17、4、3、38、13、41、44、43、7、40、19、2、23、16、37、15、30、20、11、8、1、27、32、34、33、39、5、9、10、18、0、31、29、26、14、21、42、22、12、24、35、25、以及36。
图148是代码长度N是16k位的LDPC码的GW模式的第7实例的说明图。
根据图148的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
27、11、20、1、7、5、29、35、9、10、34、18、25、28、6、13、17、0、23、16、41、15、19、44、24、37、4、31、8、32、14、42、12、2、40、30、36、39、43、21、3、22、26、33、以及38。
图149是代码长度N是16k位的LDPC码的GW模式的第8实例的说明图。
根据图149的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
3、6、7、27、2、23、10、30、22、28、24、20、37、21、4、14、11、42、16、9、15、26、33、40、5、8、44、34、18、0、32、29、19、41、38、17、25、43、35、36、13、39、12、1、以及31。
图150是代码长度N是16k位的LDPC码的GW模式的第9实例的说明图。
根据图150的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6、以及29。
图151是代码长度N是16k位的LDPC码的GW模式的第10实例的说明图。
根据图151的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12、以及44。
图152是代码长度N是16k位的LDPC码的GW模式的第11实例的说明图。
根据图152的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37、以及4。
图153是代码长度N是16k位的LDPC码的GW模式的第12实例的说明图。
根据图153的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
17、11、14、7、31、10、2、26、0、32、29、22、33、12、20、28、27、39、37、15、4、5、8、13、38、18、23、34、24、6、1、9、16、44、21、3、36、30、40、35、43、42、25、19、以及41。
图154是代码长度N是16k位的LDPC码的GW模式的第13实例的说明图。
根据图154的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
1、27、17、30、11、15、9、7、5、6、32、33、2、14、3、39、18、12、29、13、41、31、4、43、35、34、40、10、19、44、8、26、21、16、28、0、23、38、25、36、22、37、42、24、以及20。
图155是代码长度N是16k位的LDPC码的GW模式的第14实例的说明图。
根据图155的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
41、2、12、6、33、1、13、11、26、10、39、43、36、23、42、7、44、20、8、38、18、22、24、40、4、28、29、19、14、5、9、0、30、25、35、37、27、32、31、34、21、3、15、17、以及16，
图156是代码长度N是16k位的LDPC码的GW模式的第15实例的说明图。
根据图156的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35、以及44。
图157是代码长度N是16k位的LDPC码的GW模式的第16实例的说明图。
根据图157的GW模式，16k位的LDPC码的位组的序列0到44被交错成以下位组的序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11、以及44。
代码长度N是16k位的LDPC码的GW模式的第1至第16实例可应用于代码长度N是16k位的LDPC码与任意编码率r和调制方案(星座)的任意组合。
然而，当针对LDPC码的代码长度N、LDPC码的编码率r、以及调制方案(星座)的各个组合设置要应用于分组交错的GW模式时，可进一步改进每个组合的误码率。
例如，当图142的GW模式应用于LGE符号(16k,6/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图143的GW模式应用于索尼符号(16k,8/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图144的GW模式应用于索尼符号(16k,10/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图145的GW模式应用于索尼符号(16k,12/15)和图89的QPSK的组合时，可实现特别优异的误码率。
例如，当图146的GW模式应用于LGE符号(16k,6/15)和图101的16QAM的组合时，可实现特别优异的误码率。
例如，当图147的GW模式应用于索尼符号(16k,8/15)和图101的16QAM的组合时，可实现特别优异的误码率。
例如，当图148的GW模式应用于索尼符号(16k,10/15)和图101的16QAM的组合时，可实现特别优异的误码率。
例如，当图149的GW模式应用于索尼符号(16k,12/15)和图101的16QAM的组合时，可实现特别优异的误码率。
例如，当图150的GW模式应用于LGE符号(16k,6/15)和图102的64QAM的组合时，可实现特别优异的误码率。
例如，当图151的GW模式应用于索尼符号(16k,8/15)和图102的64QAM的组合时，可实现特别优异的误码率。
例如，当图152的GW模式应用于索尼符号(16k,10/15)和图102的64QAM的组合时，可实现特别优异的误码率。
例如，当图153的GW模式应用于索尼符号(16k,12/15)和图102的64QAM的组合时，可实现特别优异的误码率。
例如，当图154的GW模式应用于LGE符号(16k,6/15)和图103与图104的256QAM的组合时，可实现特别优异的误码率。
例如，当图155的GW模式应用于索尼符号(16k,8/15)和图103与图104的256QAM的组合时，可实现特别优异的误码率。
例如，当图156的GW模式应用于索尼符号(16k,10/15)和图103与图104的256QAM的组合时，可实现特别优异的误码率。
例如，当图157的GW模式应用于索尼符号(16k,12/15)和图103与图104的256QAM的组合时，可实现特别优异的误码率。
<仿真结果>
图158是当图109的GW模式应用于ETRI符号(64k,5/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图159是当图110的GW模式应用于ETRI符号(64k,5/15)和图90的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图160是当图111的GW模式应用于ETRI符号(64k,5/15)和图91的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图161是当图112的GW模式应用于索尼符号(64k,7/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图162是当图113的GW模式应用于索尼符号(64k,7/15)和图90的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图163是当图114的GW模式应用于索尼符号(64k,7/15)和图91的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图164是当图115的GW模式应用于索尼符号(64k,9/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图165是当图116的GW模式应用于索尼符号(64k,9/15)和图90的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图166是当图117的GW模式应用于索尼符号(64k,9/15)和图91的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图167是当图118的GW模式应用于索尼符号(64k,11/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图168是当图119的GW模式应用于索尼符号(64k,11/15)和图90的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图169是当图120的GW模式应用于索尼符号(64k,11/15)和图91的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图170是当图121的GW模式应用于索尼符号(64k,13/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图171是当图122的GW模式应用于索尼符号(64k,13/15)和图90的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图172是当图123的GW模式应用于索尼符号(64k,13/15)和图91的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图173是当图124的GW模式应用于ETRI符号(64k,5/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图174是当图125的GW模式应用于ETRI符号(64k,7/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图175是当图126的GW模式应用于索尼符号(64k,7/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图176是当图127的GW模式应用于索尼符号(64k,9/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图177是当图128的GW模式应用于NERC符号(64k,9/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图178是当图129的GW模式应用于索尼符号(64k,9/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图179是当图130的GW模式应用于索尼符号(64k,13/15)和图92与图93的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图180是当图131的GW模式应用于ETRI符号(64k,5/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图181是当图132的GW模式应用于ETRI符号(64k,7/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图182是当图133的GW模式应用于索尼符号(64k,7/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图183是当图134的GW模式应用于索尼符号(64k,9/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图184是当图135的GW模式应用于NERC符号(64k,9/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图185是当图136的GW模式应用于索尼符号(64k,11/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图186是当图137的GW模式应用于索尼符号(64k,13/15)和图94与图95的1024QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图187是当图138的GW模式应用于三星符号(64k,6/15)和图96与图97的4096QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图188是当图139的GW模式应用于ETRI符号(64k,7/15)和图96与图97的4096QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图189是当图140的GW模式应用于三星符号(64k,8/15)和图96与图97的4096QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图190是当图141的GW模式应用于索尼符号(64k,9/15)和图96与图97的4096QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图191是当图142的GW模式应用于LGE符号(16k,6/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图192是当图143的GW模式应用于索尼符号(16k,8/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图193是当图144的GW模式应用于索尼符号(16k,10/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图194是当图145的GW模式应用于索尼符号(16k,12/15)和图89的QPSK的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图195是当图146的GW模式应用于LGE符号(16k,6/15)和图101的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图196是当图147的GW模式应用于索尼符号(16k,8/15)和图101的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图197是当图148的GW模式应用于索尼符号(16k,10/15)和图101的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图198是当图149的GW模式应用于索尼符号(16k,12/15)和图101的16QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图199是当图150的GW模式应用于LGE符号(16k,6/15)和图102的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图200是当图151的GW模式应用于索尼符号(16k,8/15)和图102的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图201是当图152的GW模式应用于索尼符号(16k,10/15)和图102的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图202是当图153的GW模式应用于索尼符号(16k,12/15)和图102的64QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图203是当图154的GW模式应用于LGE符号(16k,6/15)和图103与图104的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图204是当图155的GW模式应用于索尼符号(16k,8/15)和图103与图104的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图205是当图156的GW模式应用于索尼符号(16k,10/15)和图103与图104的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图206是当图157的GW模式应用于索尼符号(16k,12/15)和图103与图104的256QAM的组合时表示测量误码率的仿真的仿真结果的BER/FER曲线的说明图。
图158至图206示出了当采用AWGN信道作为通信路径13(图7)(上图)时的BER/FER曲线和当采用瑞利(衰落)信道作为通信路径13(图7)(下图)时的BER/FER曲线。
在图158至图206中，“w bil”表示当执行奇偶交错、分组交错、以及分块交错时的BER/FER曲线以及当“w/o bil”表示当不执行奇偶交错、分组交错、以及分块交错时的BER/FER曲线。
如从图158至图206可看到的，与当不执行奇偶交错、分组交错、以及分块交错时相比，当执行奇偶交错、分组交错、以及分块交错时，可以改进BER/FER并且实现优异的误码率。
此外，除了在图83至图104中示出的信号点布置的QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM的星座以外，可以将图109至图157的GW模式应用于在图83至图104中示出的信号点布置已相对I轴或Q轴对称地移动的星座、在图83至图104中示出的信号点布置已相对原点对称移动的星座、在图83至图104中示出的信号点布置以原点为中心按任意角度旋转后的星座等等，并且可以得到与当图109至图157的GW模式应用于在图83至图104中示出的信号点布置的QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM的星座时的效果相同的效果。
此外，除了在图83至图104中示出的信号点布置的QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM的星座以外，可以将图109至图157的GW模式应用于其中要与信号点相关联(分配给信号点)的符号的最高有效位(MSB)和最低有效位(LSB)在图83至图104中示出的信号点布置中相互交换的星座，并且可以得到相同与当图109至图157的GW模式应用于在图83至图104中示出的信号点布置的QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM的星座时的效果相同的效果。
<接收装置12的配置实例>
图207是示出了图7的接收装置12的配置实例的方框图。
OFDM运算单元151从发送装置11(图7)接收OFDM信号并且执行OFDM信号的信号处理。将由OFDM运算单元151执行信号处理而获得的数据提供给帧管理单元152。
帧管理单元152对通过从OFDM运算单元151供应的数据配置的帧执行处理(帧解释)并且将因此获得的目标数据的信号和信令的信号提供给频率解交错器161和153。
频率解交错器153对从帧管理单元152供应的数据以符号为单位执行频率解交错，并且将符号提供至解映射器154。
解映射器154基于根据在发送装置11侧执行的正交调制确定的信号点的布置(星座)对从频率解交错器153供应的数据(星座上的数据)进行解映射(信号点布置解码)和正交解调，并且将因此获得的数据(LDPC码(的似然))提供至LDPC解码器155。
LDPC解码器155对从解映射器154提供的LDPC码执行LDPC解码并且提供将因此获得的LDPC目标数据(在这种情况下，BCH码)提供至BCH解码器156。
BCH解码器156对从LDPC解码器155提供的LDPC目标数据执行BCH解码并且输出因此获得的控制数据(信令)。
同时，频率解交错器161对从帧管理单元152供应的数据以符号为单位执行频率解交错，并且将符号提供至SISO/MISO解码器162。
SISO/MISO解码器162对从频率解交错器161供应的数据执行时空解码并且将数据提供至时间解交错器163。
时间解交错器163对从SISO/MISO解码器162供应的数据以符号为单位执行时间解交错，并且将数据提供至解映射器164。
解映射器164基于根据在发送装置11侧执行的正交调制确定的信号点的布置(星座)对从时间解交错器163供应的数据(星座上的数据)进行解映射(信号点布置解码)和正交解调，并且将所获得的数据作为结果供应给位解交错器165。
位解交错器165对从解映射器164供应的数据进行位解交错，并且将用作已进行位解交错的数据的LDPC码(的似然)提供至LDPC解码器166。
LDPC解码器166对从位解交错器165提供的LDPC码执行LDPC解码并且提供将因此获得的LDPC目标数据(在这种情况下，BCH码)提供至BCH解码器167。
BCH解码器167对从LDPC解码器155提供的LDPC目标数据执行BCH解码并且将所获得的数据作为结果供应给BB解扰器168。
BB解扰器168对从BCH解码器167供应的数据执行BB解扰并且将所获得的数据作为结果供应给零值删除单元(null deletion unit)169。
零值删除单元169从BB解扰器168供应的数据中删除由图8的微调电容器112插入的零值并且将数据提供至解多路复用器170。
解多路复用器170单独分开利用从零值删除单元169供应的数据多路复用的一个或多个流(目标数据)，执行必要的处理以输出流作为输出流。
在此处，接收装置12可被配置成不包括在图207中示出的部分模块。即，例如，在发送装置11(图8)配置为不包括时间交错器118、SISO/MISO编码器119、频率交错器120及频率交错器124的情况下，接收装置12可被配置为不包括作为分别对应于发送装置11的时间交错器118、SISO/MISO编码器119、频率交错器120及频率交错器124的模块的时间解交错器163、SISO/MISO解码器162、频率解交错器161及频率解交错器153。
<位解交错器165的配置实例>
图208是示出了图207的位解交错器165的配置实例的方框图。
位解交错器165配置有分块解交错器54和分组解交错器55，并且对用作从解映射器164(图207)供应的数据的符号的符号位进行(位)解交错。
换言之，分块解交错器54对从解映射器164提供的符号的符号位执行对应于由图9的分块交错器25执行的分块交错的分块解交错(分块交错的逆处理)，即，执行将通过分块交错而重新排列的LDPC码的码位(的似然)的位置恢复至初始位置的分块解交错，并且将因此获得的LDPC码提供至分组解交错器55。
分组解交错器55对从分块解交错器54供应的LDPC码，以位组为单位执行与由在图9中的分组交错器24执行的分组交错对应的分组解交错(分组交错的逆处理)，即，通过重新排列由以上例如参照图108所描述的分组交错以位组为单位改变了其序列的LDPC码的码位而恢复至原始序列的分组解交错。
在此处，当从解映射器164提供至位解交错器165的LDPC码已进行奇偶交错、分组交错、及分块交错时，位解交错器165可以执行所有的对应于奇偶交错的奇偶解交错(奇偶交错的逆处理，即，将其序列因奇偶交错而改变的LDPC码的码位恢复至原始序列的奇偶解交错)、对应分块交错的分块解交错、以及对应于分组交错的分组解交错。
然而，图208的位解交错器165设置有执行对应分块交错的分块解交错的分块解交错器54和执行对应于分组交错的分组解交错的分组解交错器55，但没有设置执行对应于奇偶交错的奇偶解交错的模块，并且因此不执行奇偶解交错。
因此，将已进行分块解交错和分组解交错但没进行奇偶解交错的LDPC码从位解交错器165(的分组解交错器55)提供至LDPC解码器166。
LDPC解码器166使用通过对图8的LDPC编码器115进行LDPC编码使用的DVB方案的奇偶校验矩阵H至少执行与奇偶交错对应的列置换而获得的变换奇偶校验矩阵(或者通过对ETRI方案的奇偶校验矩阵(图27)执行行置换而获得的变换奇偶校验矩阵(图29))，对从位解交错器165提供的LDPC码进行LDPC解码，并且输出因此获得的数据作为LDPC目标数据的解码结果。
图209是示出了由图208的解映射器164、位解交错器165、以及LDPC解码器166执行的处理的实例的流程图。
在步骤S111中，解映射器164对从时间解交错器163供应的数据(被映射至信号点的星座上的数据)执行解映射和正交解调，并且将得到的数据提供至位解交错器165，并且处理进行至步骤S112。
在步骤S112中，位解交错器165对从解映射器164供应的数据进行解交错(位解交错)，并且处理进行至步骤S113。
换言之，在步骤S112中，在位解交错器165中，分块解交错器54对从解映射器164供应的数据(符号)执行分块解交错，并且将因此获得的LDPC码的码位提供至分组解交错器55。
分组解交错器55对从分块解交错器54提供的LDPC码进行分组解交错并且将因此获得的LDPC码(的似然)提供至LDPC解码器166。
在步骤S113中，LDPC解码器166使用图8的LDPC编码器115进行LDPC编码所使用的奇偶校验矩阵H，即，例如，使用从奇偶校验矩阵H获得的变换奇偶校验矩阵，对从分组解交错器55提供的LDPC码进行LDPC解码，并且将因此获得的数据作为LDPC目标数据的解码结果输出至BCH解码器167。
在图208中，类似于图9的实例，为了方便说明，单独配置执行分块解交错的分块解交错器54和执行分组解交错的分组解交错器55，但分块解交错器54和分组解交错器55可以一体配置。
<LDPC解码>
将描述图207的LDPC解码器166执行的LDPC解码。
如上所述，图207的LDPC解码器166使用通过对图8的LDPC编码器115进行LDPC编码所使用的DVB方案的奇偶校验矩阵H至少执行对应于奇偶交错的列置换而获得的变换奇偶校验矩阵(或者通过对ETRI方案的奇偶校验矩阵(图27)进行行置换获得的变换奇偶校验矩阵(图29))对从位解交错器165提供并且已进行分块解交错和分组解交错但没进行奇偶解交错的LDPC码进行LDPC解码。
在这种情况下，先前建议的是，能够通过使用变换奇偶校验矩阵进行LDPC解码将运算频率抑制在足够可行的范围内，同时限制电路的尺寸的LDPC解码(例如，参见JP4224777B)。
因此，首先，将参照图210到图213描述先前建议的使用变换奇偶校验矩阵的LDPC解码。
图210示出了其中代码长度N是90并且编码率是2/3的LDPC码的奇偶校验矩阵H的实例。
在图210(以及稍后描述的图211和如212)中，0由句点(.)表示。
在图210的奇偶校验矩阵H中，奇偶矩阵变成阶梯结构。
图211示出了通过对图210的奇偶校验矩阵H执行表达式(11)的行替换和表达式(12)的列替换而获得的奇偶校验矩阵H'。
行替换：第(6s+t+1)行→第(5t+s+1)行…(11)
列替换：第(6x+y+61)列→第(5y+x+61)列…(12)
在表达式(11)和(12)中，s、t、x、以及y分别是在0≤s<5、0≤t<6、0≤x<5、以及0≤t<6范围内的整数。
根据表达式(11)的行替换，执行替换使得当除以6时具有1的余数的第1行、第7行、第13行、第19行以及第25行分别被第1行、第2行、第3行、第4行以及第5行代替，并且当除以6时具有2的余数的第2行、第8行、第14行、第20行以及第26行分别被第6行、第7行、第8行、第9行以及第10行代替。
根据表达式(12)的列替换，对于第61列和随后的列(奇偶矩阵)，执行替换，使得当除以6时具有1的余数的第61列、第67列、第73列、第79列以及第85列分别被第61列、第62列、第63列、第64列以及第65列替换，并且当除以6时具有2的余数的第62列、第68列、第74列、第80列以及第86列分别被第66列、第67列、第68列、第69列以及第70列替换。
用这种方法，通过对图210的奇偶校验矩阵H执行行和列的替换而获得的矩阵是图211的奇偶校验矩阵H'。
在这种情况下，即使当执行奇偶校验矩阵H的行替换时，LDPC码的码位的序列并未受到影响。
当信息长度K是60，单位尺寸P是5，并且奇偶长度M(在这种情况下，30)的除数q(＝M/P)是6时，表达式(12)的列替换对应于使第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置的奇偶交错。
因此，图211中的奇偶校验矩阵H'是通过至少执行用第K+Py+x+1列代替图210的奇偶校验矩阵H(下面可被任意称为原始奇偶校验矩阵)的第K+qx+y+1列的列替换而获得的变换奇偶校验矩阵。
如果用通过对图210的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的替换而获得的结果乘以图211的奇偶校验矩阵H'，输出零向量。即，如果通过对作为原始奇偶校验矩阵H的LDPC码(一个码字)的行向量c执行表达式(12)的列替换而获得的行向量被表示为c'，那么HcT根据奇偶校验矩阵的特性变成零向量。因此，H'c'T自然变成零向量。
因此，图211的变换奇偶校验矩阵H'变成通过对原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换而获得的LDPC码c'的奇偶校验矩阵。
因此，对原始奇偶校验矩阵H的LDPC码执行表达式(12)的列替换，使用图211的变换奇偶校验矩阵H'解码(LDPC解码)列替换之后的LDPC码c'，对解码结果执行表达式(12)的列替换的逆替换，并且可获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图212示出了以5×5矩阵的单位间隔的图211的变换奇偶校验矩阵H'。
在图212中，变换奇偶校验矩阵H'由作为单位尺寸P的5×5(＝p×p)单位矩阵、通过将单位矩阵中的一个或多个1设置为零而获得的矩阵(在后文中，适当称为准单位矩阵)、通过循环移位单位矩阵或准单位矩阵获得的矩阵(在后文中，适当称为移位矩阵)、单位矩阵、准单位矩阵和移位矩阵中的至少两个矩阵的和(在后文中，适当称为和矩阵)、以及5×5零矩阵表示。
可使用5×5单位矩阵、准单位矩阵、移位矩阵、和矩阵以及零矩阵来配置图212的变换奇偶校验矩阵H'。因此，构成变换奇偶校验矩阵H'的5×5矩阵(单位矩阵、准单位矩阵、移位矩阵、和矩阵以及零矩阵)在后文中被适当称为本构矩阵。
当解码由P×P本构矩阵表示的奇偶校验矩阵所表示的LDPC码时，可以使用同时执行P校验节点运算和变量节点运算的架构。
图213是示出执行解码的解码装置的配置实例的方框图。
即，图213示出了使用通过对图210的原始奇偶校验矩阵H至少执行表达式(12)的列替换而获得的图212的变换奇偶校验矩阵H'对LDPC码执行解码的解码装置的配置实例。
图213的解码装置包括：包含6个FIFO 3001至3006的分支数据存储存储器(branchdata storing memory)300、选择FIFO 3001至3006的选择器301、校验节点计算单元302、两个循环移位电路303和308、包括18个FIFO 3041至30418的分支数据存储存储器304、选择FIFO 3041至30418的选择器305、存储接收数据的接收数据存储器306、变量节点计算单元307、解码字计算单元309、接收数据重新排列单元310、以及解码数据重新排列单元311。
首先，将描述将数据存储在分支数据存储存储器300和304中的方法。
分支数据存储存储器300包括对应于通过图212的变换奇偶校验矩阵H'的行数30除以本构矩阵的行数5(单位尺寸P)得出的数字的6个FIFO 3001至3006。FIFO 300y(y＝1,2,…,以及6)包括存储区域的多个阶段。在各阶段的存储区域中，可同时读取或写入对应数量上等于本构矩阵的行数和列数(单位尺寸P)的5个分支的消息。FIFO 300y的存储区域的阶段数为9，这是图212的变换奇偶校验矩阵的行方向的1的数量(汉明重量)的最大数量。
在FIFO 3001中，以在横向上填充各行的形式(0被忽视的形式)存储与图212的变换奇偶校验矩阵H'的第一行至第五行中1的位置对应的数据(来自变量节点的消息vi)。即，如果第j行和第i列被表示为(j,i)，对应变换奇偶校验矩阵H'的(1、1)至(5、5)的5×5单位矩阵的1的位置的数据被存储在FIFO 3001的第一阶段的存储区域中。在第二阶段的存储区域中，存储与变换奇偶校验矩阵H'的(1、21)到(5、25)的移位矩阵(通过将5×5单位矩阵向右侧循环移位3所获得的移位矩阵)的1的位置对应的数据。与以上情形类似，在第三至第八阶段的存储区域中，存储与变换奇偶校验矩阵H'相关联的数据。在第九阶段的存储区域中，存储与变换奇偶校验矩阵H'的(1,86)至(5,90)的移位矩阵(通过用0代替5×5的单位矩阵的第一行的1并且将单位矩阵向左侧循环移位1而得到的移位矩阵)的1的位置对应的数据。
在FIFO 3002中，储存与在图212的变换奇偶校验矩阵H'的第六行到第十行中的1的位置对应的数据。即，在FIFO 3002的第一阶段的存储区域中，存储与构成变换奇偶校验矩阵H'的(6,1)至(10,5)的和矩阵(和矩阵是通过将5×5单位矩阵向右侧循环移位1而得到的第一移位矩阵和通过将5×5单位矩阵向右侧循环移位2而得到的第二移位矩阵的和)的第一移位矩阵的1的位置对应的数据。此外，在第二阶段的存储区域中，存储与构成变换奇偶校验矩阵H'的(6,1)至(10,5)的和矩阵的第二移位矩阵的1的位置对应的数据。
即，关于重量是2或更大的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、单位矩阵的1的一个或多个元素变为0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3001到3006之中的相同FIFO)中，储存与重量是1的单位矩阵、准单位矩阵或移位矩阵中的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的分支对应的消息)。
接着，与以上情形类似，在第三至第九阶段的存储区域中，存储与变换的奇偶校验矩阵H'相关联的数据。
在FIFO 3003至3006中，与以上情形类似，存储与变换的奇偶校验矩阵H'相关联的数据。
分支数据存储存储器304包括18个FIFO 3041至30418，其对应通过将变换奇偶校验矩阵H'的列数90除以作为本构矩阵的列数5(单位尺寸P)而得出的数。FIFO 304x(x＝1,2,…,以及18)包括存储区域的多个阶段。在每个阶段的存储区域中，可同时读取或写入对应本构矩阵的行数和列数(单位尺寸P)的5个分支的消息。
在FIFO 3041中，以在纵向上填充各列的形式(0被忽视的形式)存储对应图212的变换奇偶校验矩阵H'的第一列至第五列中1的位置的数据(来自校验节点的消息uj)。即，如果第j行和第i列被表示为(j,i)，对应变换奇偶校验矩阵H'的(1,1)至(5,5)的5×5单位矩阵的1的位置的数据被存储在FIFO 3041的第一阶段的存储区域中。在第二阶段的存储区域中，存储与构成变换奇偶校验矩阵H'的(6,1)至(10,5)的和矩阵(和矩阵是通过将5×5单位矩阵向右侧循环移位1而得到的第一移位矩阵和通过将5×5单位矩阵向右侧循环移位2而得到的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第三阶段的存储区域中，存储与构成变换奇偶校验矩阵H'的(6,1)至(10,5)的和矩阵的第二移位矩阵的1的位置对应的数据。
即，关于重量是2或更大的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、单位矩阵的一个或多个1元素变为0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3041到30418之中的相同FIFO)中，储存与重量是1的单位矩阵、准单位矩阵或移位矩阵的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的分支对应的消息)。
接着，与以上情形类似，在第四至第五阶段的存储区域中，存储与变换的奇偶校验矩阵H'相关联的数据。FIFO 3041的存储区域的阶段的数量变成5，这是变换奇偶校验矩阵H'的第一列至第五列的行方向上的1的数量的最大数量(汉明重量，汉明权)。
在FIFO 3042和3043中，与以上情形相似，存储与变换奇偶校验矩阵H'相关联的数据，并且每个长度(阶段的数量)是5。在FIFO 3044和30412中，与以上情形相似，存储与变换奇偶校验矩阵H'相关联的数据，并且每个长度是3。在FIFO 30413和30418中，与以上情形相似，存储与变换奇偶校验矩阵H'相关联的数据，并且每个长度是2。
接下来，将描述图213的解码装置的操作。
分支数据存储存储器300包括6个FIFO 3001至3006。根据有关从之前的阶段的循环移位电路308提供的五条消息D311属于图212中变换奇偶校验矩阵H'的哪个行的信息(矩阵数据)D312，从FIFO 3001至3006中选择存储数据的FIFO并且将五条消息D311依次共同存储在所选择的FIFO中。当读取数据时，分支数据存储存储器300依次从FIFO 3001中读取五条消息D3001并且将消息提供到下一个阶段的选择器301。在从FIFO 3001读取消息结束之后，分支数据存储存储器300依次从FIFO 3002至3006读取消息并且将消息提供至选择器301。
在FIFO 3001至3006中，选择器301根据选择信号D301从当前读取数据的FIFO中选择五条消息，并且将所选择的消息作为消息D302提供到校验节点计算单元302。
校验节点计算单元302包括五个校验节点计算器3021至3025。校验节点计算单元302使用通过选择器301提供的消息D302(D3021至D3025)(表达式7的消息vi)来根据表达式(7)执行校验节点运算并且将得到的5条消息D303(D3031至D3035)(表达式(7)消息uj)作为校验节点运算的结果提供至循环移位电路303。
循环移位电路303基于关于对变换奇偶校验矩阵H'中的变成原点的单位矩阵(或准单位矩阵)循环移位多少个才获得相应分支的信息(矩阵数据)D305来循环移位通过校验节点计算单元302计算的五条消息D3031至D3035，并且将结果作为消息D304提供到分支数据存储存储器304。
分支数据存储存储器304包括十八个FIFO 3041至30418。根据有关从之前的阶段的循环移位电路303提供的五条消息D304属于变换奇偶校验矩阵H'的哪个行的信息D305，从FIFO 3041至30418中选择存储数据的FIFO并且将五条消息D304依次共同存储在所选择的FIFO中。当读取数据时，分支数据存储存储器304依次从FIFO 3041中读取五条消息D3041并且将消息提供到下一个阶段的选择器305。在从FIFO 3041读取消息结束之后，分支数据存储存储器304依次从FIFO 3042至30418读取消息并且将消息提供至选择器305。
在FIFO 3041至30418中，选择器305根据选择信号D307从当前读取数据的FIFO中选择五条消息，并且将所选择的消息作为消息D308提供到变量节点计算单元307和解码字计算单元309。
同时，接收数据重新排列单元310通过执行表达式(12)的列替换，重新排列经由通信路径13接收的与图210中的奇偶校验矩阵H对应的LDPC码D313并且将LDPC码作为接收数据D314提供到接收数据存储器306。接收数据存储器306根据接收数据重新排列单元310提供的接收数据D314计算接收LLR(对数似然比)，存储接收LLR，收集五个接收LLR，并且将接收LLR作为接收值D309提供到变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括五个变量节点计算器3071至3075。变量节点计算单元307使用通过选择器305供应的消息D308(D3081到D3085)(在表达式(1)中的消息uj)以及从接收数据存储器306中供应的5个接收值D309(在表达式(1)中的接收值u0i)，根据表达式(1)执行变量节点运算，并且将作为运算结果所获得的消息D310(D3101到D3105)(在表达式(1)中的消息vi)供应给循环移位电路308。
循环移位电路308基于关于对变换奇偶校验矩阵H'中的变成原点的单位矩阵(或准单位矩阵)循环移位多少个才获得相应分支的信息，来循环移位通过变量节点计算单元307计算的消息D3101至D3105，并且将结果作为消息D311提供到分支数据存储存储器300。
通过在一个循环中循环以上操作，可以执行一次LDPC码的解码(变量节点运算和校验节点运算)。在预定次数的解码LDPC码之后，图213的解码装置在解码字计算单元309和解码数据重新排列单元311中，计算最终解码结果并且输出最终解码结果。
即，解码字计算单元309包括五个解码字计算器3091至3095。解码字计算单元309使用由选择器305输出的5个消息D308(D3081到D3085)(在表达式(5)中的消息uj)以及从接收数据存储器306中供应的5个接收值D309(在表达式(5)中的接收值u0i)，根据表达式(5)计算解码结果(解码字)，作为多次解码的最终阶段，并且将所获得的解码数据D315作为结果供应给解码数据重新排列单元311。
解码数据重新排列单元311对从解码字计算单元309提供的解码数据D315执行表达式(12)的列替换的逆替换，对其顺序进行重新排列，并且输出解码数据作为最终解码结果D316。
如上所述，通过对奇偶校验矩阵(原始奇偶校验矩阵)执行行替换和列替换中的一个或两个，并且将其转换成可以由p×p单位矩阵、其中1的一个或多个元素变成0的准单位矩阵、循环移位单位矩阵或准单位矩阵的移位矩阵、作为单位矩阵、准单位矩阵以及移位矩阵中的两个或多个的总和的和矩阵、以及p×p 0矩阵的组合(即，本构矩阵的组合)显示的奇偶校验矩阵(变换的奇偶校验矩阵)，关于LDPC码解码，能够采用通过小于奇偶校验矩阵的行数和列数的数的P同时执行校验节点计算和变量节点计算的架构。在采用通过小于奇偶校验矩阵的行数和列数的数的P同时执行节点计算(校验节点计算和变量节点计算)的架构的情况下，与通过等于奇偶校验矩阵的行数和列数的数量同时执行节点计算的情况相比，能够抑制操作频率在可行范围内并且执行多个项迭代解码。
与图213的解码装置相似，构成图207的接收装置12的LDPC解码器166通过同时执行P校验节点运算和变量节点运算而执行LDPC解码。
即，为了简化解释，假设由构成图8中的发送装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵是在图210中所示的奇偶校验矩阵H，其中，奇偶矩阵变成阶梯结构，在发送装置11的奇偶交错器23中，在信息K设为60，单位尺寸P设为5，以及奇偶长度M的除数q(＝M/P)设为6的状态中，执行将第(K+qx+y+1)码位交错到第(K+Py+x+1)码位的位置的奇偶交错。
因为奇偶交错对应如上所述表达式(12)的列替换，没必要在LDPC解码器166中执行表达式(12)的列替换。
因此，在图207的接收装置12中，如上所述，不执行奇偶解交错的LDPC码，即，在执行表达式(12)的列替换的状态中的LDPC码被从分组解交错器55提供到LDPC解码器166。在LDPC解码器166中，除了不执行表达式(12)的列替换以外，执行与图213的解码装置相同的处理。
即，图214示出了图207的LDPC解码器166的配置实例。
在图214中，除了不提供图213的接收数据重新排列单元310以外，LDPC解码器166具有与图213的解码装置相同的配置，并且除了不执行表达式(12)的列替换以外执行与图213的解码装置相同的处理。因此，省略了对LDPC解码器的说明。
如上所述，因为LDPC解码器166可被配置成不提供接收数据重新排列单元310，与图213的解码装置相比可以减小规模。
在图210到图214中，为了简化解释，LDPC码的代码长度N设为90，信息长度K设为60，单位尺寸(本构矩阵的行数和列数)P设为5，并且奇偶长度M的除数q(＝M/P)设为6。然而，代码长度N、信息长度K、单位尺寸P、及除数q(＝M/P)不限于以上值。
即，在图8的发送装置11中，LDPC编码器115输出代码长度N被设为64800或16200、信息长度K被设为N-Pq(＝N-M)、单位尺寸P被设为360、并且除数q被设为M/P的LDPC码。然而，图214的LDPC解码器166可应用于其中对LDPC码同时执行P校验节点运算和变量节点运算的情况并且执行LDPC解码。
此外，当解码结果的奇偶部分不必要，并且在通过LDPC解码器166解码LDPC码之后仅输出解码结果的信息位时，可以在没有解码数据重新排列单元311的前提下配置LDPC解码器166。
<分块解交错器54的配置实例>
图215是示出了图208的分块解交错器54的配置实例的方框图。
分块解交错器54具有与以上参照图105描述的分块交错器25类似的配置。
因此，分块解交错器54包括称为部分1的存储区域和称为部分2的存储区域，并且部分1和2中的每一个被配置为使得排列出在数量上等于符号的位数m并且用作在行(水平)方向上存储一个位和在列(垂直)方向上存储预定数量的位的存储区域的列的数量C。
分块解交错器54通过在部分1和2中写入LDPC码并且从部分1和2读取LDPC码执行分块解交错。
然而，在分块解交错中，按图105的分块交错器25读取LDPC码的顺序执行LDPC码(用作符号)的写入。
此外，在分块解交错中，按图105的分块交错器25写入LDPC码的顺序执行LDPC码的读取。
换言之，在由图105的分块交错器25执行的分块交错中，将LDPC码在列方向上写入部分1和2中并且在行方向上从部分1和2中读取，但在由图215的分块解交错器54执行的分块解交错中，将LDPC码在行方向上写入部分1和2中并且在列方向上从部分1和2中读取。
<位解交错器165的其他配置实例>
图216是示出图217的位解交错器165的另一配置实例的方框图。
在附图中，用相同的参考数字表示与图208的情况对应的部分并且在后文中适当地省略其说明。
即，除了新设置的奇偶解交错器1011以外，图126的位解交错器165与图208的情况具有相同的配置。
参照图216，位解交错器165配置有分块解交错器54、分组解交错器55、以及奇偶解交错器1011，并且对从解映射器164提供的LDPC码的码位执行位解交错。
换言之，分块解交错器54对从解映射器164提供的LDPC码，执行对应发送装置11的分块交错器25执行的分块交错的分块解交错(分块交错的逆处理)，即，将通过分块交错重新排列的码位的位置恢复至初始位置的分块解交错，并且将因此获得的LDPC码提供至分组解交错器55。
分组解交错器55对从分块解交错器54提供的LDPC码，执行对应用作发送装置11的分组交错器24执行的重新排列过程的分组交错的分组解交错。
由于分组解交错而获得的LDPC码从分组解交错器55提供到奇偶解交错器1011。
奇偶解交错器1011对于在分组解交错器55中进行分组解交错之后的码位，执行对应发送装置11的奇偶交错器23执行的奇偶交错的奇偶解交错(奇偶交错的逆处理)，即，将通过奇偶交错改变序列的LDPC码的码位的序列恢复至原始序列的奇偶解交错。
将由于奇偶解交错获得的LDPC码从奇偶解交错器1011提供到LDPC解码器166。
因此，在图216的位解交错器165中，执行分块解交错、分组解交错、以及奇偶解交错的LDPC码，即，通过根据奇偶校验矩阵H进行LDPC编码获得的LDPC码被提供给LDPC解码器166。
LDPC解码器166通过使用由发送装置11的LDPC编码器115进行LDPC编码所使用的奇偶校验矩阵H，执行从位解交错器165提供的LDPC码的LDPC解码。换言之，LDPC解码器166使用由发送装置11的LDPC编码器115进行LDPC编码所使用的(DVB方案的)奇偶校验矩阵H或者使用通过对奇偶校验矩阵H至少执行与奇偶交错对应的列置换来获得的变换奇偶校验矩阵(对于ETRI方案，通过对用于LDPC编码的奇偶校验矩阵(图27)执行列置换获得的奇偶校验矩阵(图28)或者通过对用于LDPC编码的奇偶校验矩阵(图27)执行行置换获得的变换奇偶校验矩阵(图29))，执行从位解交错器165提供的LDPC码的LDPC解码。
在图216中，通过根据奇偶校验矩阵H进行LDPC编码获得的LDPC码从位解交错器165(的奇偶解交错器1011)提供到LDPC解码器166。出于这个原因，在使用由发送装置11的LDPC编码器115执行LDPC编码使用的(DVB方法的)奇偶校验矩阵H本身执行LDPC码的LDPC解码时(对于ETRI方案，通过对用于LDPC编码的奇偶校验矩阵(图27)执行列置换获得的奇偶校验矩阵(图28))，LDPC解码器166可由根据全串行解码方法执行LDPC解码以便依次给每个节点执行消息(校验节点消息和变量节点消息)的运算的解码装置或者根据全并行解码方法执行LDPC解码以便同时(并行)给所有节点执行消息的运算的解码装置来配置。
在LDPC解码器166中，当使用通过对发送装置11的LDPC编码器115用于执行LDPC编码的(DVB方法的)奇偶校验矩阵H至少执行对应奇偶交错的列置换所获得的变换奇偶校验矩阵(对于ETRI方案，通过对用于LDPC编码的奇偶校验矩阵(图27)执行列置换获得的奇偶校验矩阵(图29))，执行LDPC码的LDPC解码时，LDPC解码器166可由以下架构的解码装置(图213)配置，该解码装置是同时执行P(或除了1以外的P的除数)个校验节点运算和变量节点运算的架构并且具有接收数据重新排列单元310，以相对于LDPC码执行与获得变换的奇偶校验矩阵的列置换(奇偶交错)相同的列置换，并且重新排列LDPC码的码位。
在图216中，为了便于说明，对执行分块解交错的分块解交错器54、执行分组解交错的分组解交错器55、以及执行奇偶解交错的奇偶解交错器1011单独进行配置，但分块解交错器54、分组解交错器55、以及奇偶解交错器1011中的两个或两个以上可配置为一体，类似于发送装置11的奇偶交错器23、分组交错器24、以及分块交错器25。
<接收系统的配置实例>
图127是示出了可以应用于接收装置12的接收系统的第一配置实例的方框图。
在图217中，接收系统包括获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103。
获取单元1101通过附图中未示出的传输路径(通信路径)获取包括通过对LDPC目标数据(诸如，节目的图像数据或声音数据)至少执行LDPC编码获得的LDPC码的信号，并且将信号提供至传输路径解码处理单元1102，传输路径为诸如地面数字广播、卫星数字广播、CATV网络、互联网、或其他网络。
在这种情况下，当通过地面电波、卫星电波、或CATV(有线电视)网络从广播站广播由获取单元1101获取的信号时，获取单元1101被配置成使用调谐器和STB(机顶盒)。当通过诸如IPTV(因特网协议电视)的多路广播从网络服务器发送由获取单元1101获取的信号时，获取单元1101被配置成使用网络I/F(接口)，诸如，NIC(网络接口卡)。
传输路径解码处理单元1102对应接收装置12。传输路径解码处理单元1102执行传输路径解码处理，至少包括对由获取单元1101通过传输路径获取的信号校正在传输路径中产生的错误的处理，并且将因此获得的信号提供到信息源解码处理单元1103。
即，由获取单元1101通过传输路径获取的信号是通过至少执行纠错编码以纠正在传输路径中产生的错误而获得的信号。传输路径解码处理单元1102对信号执行诸如纠错处理的传输路径解码处理。
作为纠错编码，例如，存在LDPC编码或BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理包括解调调制信号。
信息源解码处理单元1103对被执行传输路径解码处理的信号执行至少包括用于将压缩信息扩展至原始信息的处理的信息源解码处理。
即，可以对由获取单元1101通过传输路径获得的信号执行压缩信息的压缩编码以减少对应信息的图像或声音的数据量。在这种情况下，信息源解码处理单元1103对被执行传输路径解码处理的信号执行信息源解码处理，诸如，将压缩信息扩展到原始信息的处理(扩展处理)。
当对由获取单元1101通过传输路径获取的信号未执行压缩编码时，在信息源解码处理单元1103中不执行将压缩信息扩展到原始信息的处理。
在这种情况下，作为扩展处理，存在MPEG解码。在传输路径解码处理中，除了扩展处理以外，可以包括解扰。
在配置为如上所述的接收系统中，在获取单元1101中，通过传输路径获取其中对诸如图像或声音的数据执行压缩编码(诸如，MPEG编码)和纠错编码(诸如，LDPC编码)的信号并且将该信号提供给传输路径解码处理单元1102。
在传输路径解码处理单元1102中，对从获取单元1101提供的信号执行与接收装置12执行的传输路径解码处理相同的处理并且将因此获得的信号提供到信息源解码处理单元1103。
在信息源解码处理单元1103中，对从传输路径解码处理单元1102提供的信号执行诸如MPEG解码的信息源解码处理并且输出因此获得的图像或声音。
上述图217的接收系统可应用于电视调谐器以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103的每一个可被配置成一个独立的装置(硬件(IC(集成电路)等)或软件模块)。
对于获取单元1101、传输路径解码处理单元1102、以及信息源解码处理单元1103，一组获取单元1101和传输路径解码处理单元1102、一组传输路径解码处理单元1102和信息源解码处理单元1103、以及一组获取单元1101、传输路径解码处理单元1102及信息源解码处理单元1103中的每一组可被配置成一个独立的装置。
图218是示出可以应用于接收装置12的接收系统的第二配置实例的方框图。
在附图中，用相同的参考数字表示与图217的情况对应的部分并且在后文中适当地省略其说明。
图218的接收系统与图217的情况的共同之处在于设置了获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103并且与图217的情况的不同之处在于新设置了输出单元1111。
输出单元1111是显示图像的显示装置或输出声音的扬声器并且输出与从信息源解码处理单元1103输出的信号对应的图像或声音。即，输出单元1111显示图像或输出声音。
上述图218的接收系统可应用于接收与数字广播对应的电视广播的TV(电视接收器)或接收无线电广播的无线电接收器。
当对在获取单元1101中获取的信号未执行压缩编码时，传输路径解码处理单元1102输出的信号被提供至输出单元1111。
图219是示出可以应用于接收装置12的接收系统的第三配置实例的方框图。
在附图中，用相同的参考数字表示与图217的情况对应的部分并且在后文中适当地省略其说明。
图219的接收系统与图217的情况的共同之处在于设置了获取单元1101和传输路径解码处理单元1102。
然而，图219的接收系统与图217的情况的不同之处在于未设置信息源解码处理单元1103并且新设置了记录单元1121。
记录单元1121在记录(存储)介质(诸如，光盘、硬盘(磁盘)、以及闪存)上记录(存储)由传输路径解码处理单元1102输出的信号(例如，MPEG的TS的TS数据包)。
上述图219的接收系统可应用于记录电视广播的记录器。
在图219中，通过设置信息源解码处理单元1103配置接收系统并且接收系统可通过记录单元1121记录由信息源解码处理单元1103执行信息源解码处理而获得的信号，即，通过解码而获得的声音或图像。
<计算机的实施方式>
接下来，可通过硬件执行或者软件执行上述一系列处理。在通过软件执行一系列处理的情况下，在通用计算机中安装配置软件的程序。
因此，图220示出了安装有执行一系列处理的程序的计算机的实施方式的配置实例。
可以在与嵌入在计算机中的记录介质对应的硬盘705和ROM 703上提前记录节目。
可替换地，该程序可临时或者永久性地存储(记录)在可移动记录介质711中，诸如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可移动记录介质711可被提供为所谓的套装软件。
将程序从可移动记录介质711安装到计算机。此外，可经由用于数字卫星广播的人造卫星通过无线的方式将程序从下载位置发送到计算机或者该程序可经由网络(诸如，LAN(局域网)或互联网)通过有线的方式发送到计算机。计算机可由通信单元708接收如上所述发送的程序并且将程序安装在嵌入式硬盘705中。
计算机包括嵌入在其中的CPU(中央处理器)702。输入/输出接口710通过总线701被连接至CPU 702。如果用户操作使用键盘、鼠标、以及麦克风配置的输入单元707并且通过输入/输出接口710输入命令，CPU 702根据命令执行存储在ROM(只读存储器)703中的程序。可替换地，CPU 702加载存储在硬盘705中的程序，从卫星或网络发送的由通信单元708接收并且安装在硬盘705中的程序，或者从可移动记录介质711安装至驱动器709以及安装在硬盘705中读取到RAM(随机存取存储器)704的程序并且执行程序。因此，CPU 702根据上述流程图执行处理或者运行通过上述方框图的配置执行的处理。此外，CPU 702根据需要通过输入/输出接口710从使用LCD(液晶显示器)或扬声器配置的输出单元706输出处理结果，从通信单元708传送处理结果，并且将处理结果记录在硬盘705上。
在本说明书中，不一定根据如流程图所描述的顺序按时间顺序处理描述用于使计算机执行各种处理的程序的处理步骤并且还包括并行或单独执行的处理(例如，并行处理或使用对象的处理)。
程序可由一个计算机处理或者可以由分布式方式的多个计算机处理。可以将程序发送到远程计算机并且会被执行程序。
本公开的实施方式不限于上述的实施方式，并且在不脱离本公开的范围的情况下，可以做出各种改变和变形。
即，例如，即使通信路径13(图7)是卫星线路、地面电波、电缆(有线电路)及其他中的任何一个，也可以使用上述新LDPC码(的奇偶校验矩阵初始值表)。此外，新LDPC码也可用于除了数字广播之外的数据传输。
GW模式可应用于除新LDPC码以外的代码。此外，GW模式应用的调制方案不限于QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM。
本说明书中描述的效果仅是示例，而并非限制，并且可以获得任何其他效果。
参考符号列表
11 发送装置
12 接收装置
23 奇偶交错器
24 分组交错器
25 分块交错器
54 分块解交错器
55 分组解交错器
111 模式自适应/多路复用器
112 微调电容器
113 BB加扰器
114 BCH编码器
115 LDPC编码器
116 位交错器
117 映射器
118 时间交错器
119 SISO/MISO编码器
120 频率交错器
121 BCH编码器
122 LDPC编码器
123 映射器
124 频率交错器
131 帧构建器/资源分配单元
132 OFDM生成单元
151 OFDM运算单元
152 帧管理单元
153 频率解交错器
154 解映射器
155 LDPC解码器
156 BCH解码器
161 频率解交错器
162 SISO/MISO解码器
163 时间解交错器
164 解映射器
165 位解交错器
166 LDPC解码器
167 BCH解码器
168 BB解扰器
169 零值删除单元
170 解多路复用器
300 分支数据存储存储器
301 选择器
302 校验节点计算单元
303 循环移位电路
304 分支数据存储存储器
305 选择器
306 接收数据存储器
307 变量节点计算单元
308 循环移位电路
309 解码字计算单元
310 接收数据重新排列单元
311 解码数据重新排列单元
601 编码处理单元
602 存储单元
611 编码率设置单元
612 初始值表读取单元
613 奇偶校验矩阵生成单元
614 信息位读取单元
615 编码奇偶运算单元
616 控制单元
701 总线
702 CPU
703 ROM
704 RAM
705 硬盘
706 输出单元
707 输入单元
708 通信单元
709 驱动器
710 输入/输出接口
711 可移动记录介质
1001 反向交换单元
1002 存储器
1011 奇偶解交错器
1101 获取单元
1101 传输路径解码处理单元
1103 信息源解码处理单元
1111 输出单元
1121 记录单元

Claims (12)

1.一种数据处理装置，包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵进行LDPC编码；
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6和29，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 96673
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 3623 37423752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
2.一种数据处理方法，包括：
编码步骤，基于代码长度N是16200位并且编码率r是6/15的LDPC码的奇偶校验矩阵进行LDPC编码；
分组交错步骤，执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射步骤，以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，将16200位的所述LDPC码的位组0到44的序列交错成以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6和29，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 3623 37423752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
3.一种数据处理装置，包括：
分组解交错单元，被配置为将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是6/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6和29，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 3623 37423752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
4.一种数据处理方法，包括：
分组解交错步骤，将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是6/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6和29，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 53285483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667
27 174 188 631 1172 1427 1779 2217 2270 2601 2813 3196 3582 3895 39083948 4463 4955 5120 5809 5988 6478 6604 7096 7673 7735 7795 8925 9613 9670
27 370 617 852 910 1030 1326 1521 1606 2118 2248 2909 3214 3413 3623 37423752 4317 4694 5300 5687 6039 6100 6232 6491 6621 6860 7304 8542 8634
990 1753 7635 8540
933 1415 5666 8745
27 6567 8707 9216
2341 8692 9580 9615
260 1092 5839 6080
352 3750 4847 7726
4610 6580 9506 9597
2512 2974 4814 9348
1461 4021 5060 7009
1796 2883 5553 8306
1249 5422 7057
3965 6968 9422
1498 2931 5092
27 1090 6215
26 4232 6354。
5.一种数据处理装置，包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵来进行LDPC编码；
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12和44，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 52625399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 73877440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
6.一种数据处理方法，包括：
编码步骤，基于代码长度N是16200位并且编码率r是8/15的LDPC码的奇偶校验矩阵进行LDPC编码；
分组交错步骤，执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射步骤，以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，将16200位的所述LDPC码的位组0到44的序列交错成以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12和44，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 52625399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 73877440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
7.一种数据处理装置，包括：
分组解交错单元，被配置为将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是8/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12和44，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 52625399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 73877440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
8.一种数据处理方法，包括：
分组解交错步骤，将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是8/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12和44，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
5 519 825 1871 2098 2478 2659 2820 3200 3294 3650 3804 3949 4426 44604503 4568 4590 4949 5219 5662 5738 5905 5911 6160 6404 6637 6708 6737 68147263 7412
81 391 1272 1633 2062 2882 3443 3503 3535 3908 4033 4163 4490 4929 52625399 5576 5768 5910 6331 6430 6844 6867 7201 7274 7290 7343 7350 7378 73877440 7554
105 975 3421 3480 4120 4444 5957 5971 6119 6617 6761 6810 7067 7353
6 138 485 1444 1512 2615 2990 3109 5604 6435 6513 6632 6704 7507
20 858 1051 2539 3049 5162 5308 6158 6391 6604 6744 7071 7195 7238
1140 5838 6203 6748
6282 6466 6481 6638
2346 2592 5436 7487
2219 3897 5896 7528
2897 6028 7018
1285 1863 5324
3075 6005 6466
5 6020 7551
2121 3751 7507
4027 5488 7542
2 6012 7011
3823 5531 5687
1379 2262 5297
1882 7498 7551
3749 4806 7227
2 2074 6898
17 616 7482
9 6823 7480
5195 5880 7559。
9.一种数据处理装置，包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵来进行LDPC编码；
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37和4，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 38214384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 32543519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
10.一种数据处理方法，包括：
编码步骤，基于代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵进行LDPC编码；
分组交错步骤，执行以360位的位组为单位将所述LDPC码进行交错的分组交错；以及
映射步骤，以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，将16200位的所述LDPC码的位组0到44的序列交错成以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37和4，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 38214384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 32543519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
11.一种数据处理装置，包括：
分组解交错单元，被配置为将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是10/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37和4，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表来表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 38214384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 32543519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
12.一种数据处理方法，包括：
分组解交错步骤，将从发送装置发送的数据中获得的并且已进行分组交错的LDPC码的序列恢复到原始序列，
所述发送装置包括：
编码单元，被配置为基于代码长度N是16200位并且编码率r是10/15的所述LDPC码的奇偶校验矩阵进行LDPC编码，
分组交错单元，被配置为执行以360位的位组为单位将所述LDPC码进行交错的所述分组交错，以及
映射单元，被配置为以6位为单位将所述LDPC码映射至在调制方案中确定的64个信号点中的任一个，其中
在所述分组交错中，当从所述LDPC码的排头开始的第(i+1)位组由位组i表示时，16200位的所述LDPC码的位组0到44的序列被交错成以下位组的序列：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37和4，
所述LDPC码包括信息位和奇偶位，
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由奇偶校验矩阵初始值表表示，并且
所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的1元素的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 3588 3770 38214384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 2875 3007 32543519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 5173 5242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
CN201580025036.8A 2014-05-21 2015-05-08 数据处理装置和数据处理方法 Active CN106464269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-104807 2014-05-21
JP2014104807 2014-05-21
PCT/JP2015/063251 WO2015178213A1 (ja) 2014-05-21 2015-05-08 データ処理装置、及び、データ処理方法

Publications (2)

Publication Number Publication Date
CN106464269A true CN106464269A (zh) 2017-02-22
CN106464269B CN106464269B (zh) 2019-12-06

Family

ID=54553886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580025036.8A Active CN106464269B (zh) 2014-05-21 2015-05-08 数据处理装置和数据处理方法

Country Status (7)

Country Link
US (7) US20170093430A1 (zh)
EP (1) EP3148091B1 (zh)
JP (1) JP6425100B2 (zh)
CN (1) CN106464269B (zh)
CA (1) CA2948600C (zh)
MX (1) MX369906B (zh)
WO (1) WO2015178213A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015041073A1 (ja) 2013-09-20 2015-03-26 ソニー株式会社 データ処理装置、及びデータ処理方法
MX369485B (es) 2013-09-20 2019-11-11 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
JP6425100B2 (ja) * 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2015178210A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
CN105379127A (zh) * 2014-05-21 2016-03-02 索尼公司 数据处理装置以及数据处理方法
WO2016137254A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453474B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
MY182312A (en) * 2015-06-22 2021-01-19 Ericsson Telefon Ab L M Blanking pattern indication for resource utilization in cellular radio communication
CN107750435B (zh) * 2015-07-01 2019-06-11 华为技术有限公司 非正交传输的装置和方法
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7180802B2 (ja) * 2017-02-06 2022-11-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7090506B2 (ja) * 2017-08-16 2022-06-24 日本放送協会 送信装置、受信装置及びチップ
JP7047906B2 (ja) * 2018-05-18 2022-04-05 日本電気株式会社 入出力処理割り当て制御装置、入出力処理割り当て制御システム、入出力処理割り当て制御方法、及び、入出力処理割り当て制御プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946414A (zh) * 2008-02-18 2011-01-12 三星电子株式会社 用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法
CN103548272A (zh) * 2011-05-27 2014-01-29 索尼公司 数据处理装置和数据处理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983861B (zh) * 2005-06-21 2012-09-26 三星电子株式会社 通信系统中发送/接收数据的装置和方法
EP2134051A1 (en) 2008-06-13 2009-12-16 THOMSON Licensing An adaptive QAM transmission scheme for improving performance on an AWGN channel
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
MX369485B (es) 2013-09-20 2019-11-11 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
WO2015041073A1 (ja) 2013-09-20 2015-03-26 ソニー株式会社 データ処理装置、及びデータ処理方法
WO2015178212A1 (ja) 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
CN105379127A (zh) 2014-05-21 2016-03-02 索尼公司 数据处理装置以及数据处理方法
JP6425100B2 (ja) * 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946414A (zh) * 2008-02-18 2011-01-12 三星电子株式会社 用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法
CN103548272A (zh) * 2011-05-27 2014-01-29 索尼公司 数据处理装置和数据处理方法
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法

Also Published As

Publication number Publication date
US20200252082A1 (en) 2020-08-06
US11356118B2 (en) 2022-06-07
CN106464269B (zh) 2019-12-06
MX2016014888A (es) 2017-02-27
US10680649B2 (en) 2020-06-09
US20170093430A1 (en) 2017-03-30
US20190199374A1 (en) 2019-06-27
EP3148091A4 (en) 2018-05-23
CA2948600A1 (en) 2015-11-26
US20180287638A1 (en) 2018-10-04
MX369906B (es) 2019-11-26
WO2015178213A1 (ja) 2015-11-26
EP3148091B1 (en) 2021-03-10
US20190319639A1 (en) 2019-10-17
US20200321980A1 (en) 2020-10-08
US10333550B2 (en) 2019-06-25
US11658683B2 (en) 2023-05-23
JPWO2015178213A1 (ja) 2017-04-20
US20220263521A1 (en) 2022-08-18
CA2948600C (en) 2022-11-29
EP3148091A1 (en) 2017-03-29
JP6425100B2 (ja) 2018-11-21
US11316533B2 (en) 2022-04-26
US10686470B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
CN110545109B (zh) 接收方法与接收装置
CN106464269A (zh) 数据处理装置和数据处理方法
JP2021119716A (ja) 受信装置及び受信方法
KR102322523B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN105379127A (zh) 数据处理装置以及数据处理方法
CN104969478B (zh) 数据处理装置以及数据处理方法
CN105409130B (zh) 数据处理装置和数据处理方法
CN105556857A (zh) 数据处理装置和数据处理方法
CN104521147A (zh) 数据处理设备和数据处理方法
CN105379126A (zh) 数据处理装置以及数据处理方法
JP2021129310A (ja) 受信装置及び受信方法
CN105556856A (zh) 数据处理装置和数据处理方法
CN105556855A (zh) 数据处理装置和数据处理方法
CN105379125B (zh) 数据处理装置以及数据处理方法
CN105580281A (zh) 数据处理装置和数据处理方法
JP2021129309A (ja) 受信装置及び受信方法
JP2021129311A (ja) 受信装置及び受信方法
JP2021119715A (ja) 受信装置及び受信方法
CN105556854A (zh) 数据处理装置和数据处理方法
JP2021168519A (ja) 受信装置、及び、受信方法
JP2021121134A (ja) 送信装置、送信方法、受信装置、及び、受信方法
CN105379124B (zh) 数据处理装置以及数据处理方法
JP6950305B2 (ja) 送信方法、及び、受信装置
TW201933792A (zh) 送訊方法及收訊裝置
JP2021132406A (ja) 送信装置、送信方法、受信装置、及び、受信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant