CN105556855A

CN105556855A - 数据处理装置和数据处理方法

Info

Publication number: CN105556855A
Application number: CN201480051402.2A
Authority: CN
Inventors: 篠原雄二; 山本真纪子
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2013-09-26
Filing date: 2014-09-12
Publication date: 2016-05-04
Also published as: EP3051703A4; KR20160064087A; JPWO2015045898A1; MX2016003552A; WO2015045898A1; US20160261288A1; EP3051703A1; CA2924777A1

Abstract

本技术涉及一种数据处理装置和数据处理方法，使得能够在使用LDPC码传输数据时确保良好的通信质量。在分组交错中，具有代码长度为16200位并且编码率是6/15、7/15、8/15或9/15的LDPC码基于每位组进行交错，各位组是360位长。在分组解交错中，交错的LDPC码被恢复到其原始次序。例如，本技术可以适用于使用LDPC码的数据传输等。

Description

数据处理装置和数据处理方法

技术领域

本技术涉及一种数据处理装置以及一种数据处理方法。具体而言，本技术涉及使其能够在使用LDPC码的数据传输中确保良好的通信质量的一种数据处理装置以及一种数据处理方法。

背景技术

将要在该说明书和附图中公开的一些信息是从与索尼公司进行联合开发的三星电子公司的提供中接收的信息(在附图中明示)。

LDPC(低密度奇偶校验)码具有高纠错功能，并且近年来，LDPC码广泛地用于包括数字广播的传输系统中，例如，在欧洲的DVB(数字视频广播)-S.2、DVB-T.2、DVB-C.2以及在美国的ATSC(高级电视系统委员会)3.0(例如，参照非专利文献1)。

最新研究揭示，与涡轮码等一样，随着LDPC码的代码长度延长，LDPC码实现接近香农极限的性能。而且，LDPC码具有最小距离与代码长度成比例的性能。作为LDPC码的有利特征，块错误概率特征优异并且不太可能发生在涡轮码等的解码特征中观察到的所谓错误平层现象。

非专利文献1：DVB-S.2:ETSIEN302307V1.2.1(2009-08)

发明内容

本发明要解决的问题

使用LDPC码的数据传输，例如，LDPC码是QPSK(正交相移键控)正交调制(例如，数字调制)(被符号化)的符号，该符号在被映射至正交调制的信号点时被传输。

使用如上所述的LDPC码的数据传输正遍布全世界，并且需要确保令人满意的通信质量。

鉴于以上情况而做出本技术，并且在使用LDPC码的数据传输中，确保良好的通信质量。

解决问题的手段

本技术的第一数据处理装置/数据处理方法包括：分组交错单元/步骤，执行以360位的位组为单位来交错代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码的分组交错，从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：

15、23、9、19、5、29、4、25、8、41、13、2、22、12、26、6、37、17、38、7、20、1、39、34、18、31、10、44、32、24、14、42、11、30、27、3、36、40、33、21、28、43、0、16、35。

本技术的第一数据处理装置/数据处理方法执行以360位的位组为单位来交错代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码的分组交错。在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：

本技术的第二数据处理装置/数据处理方法包括：分组交错单元，执行以360位的位组为单位来交错代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码的分组交错，以及分组解交错单元/步骤，将从发送装置中发送的数据中获得的分组交错之后的LDPC码的序列恢复原始序列，从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：

本技术的第二数据处理装置/数据处理方法包括：分组交错单元，执行以360位的位组为单位来交错代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码的分组交错，并且将从发送装置中发送的数据中获得的分组交错之后的LDPC码的序列恢复原始序列，从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：

数据处理设备可以是独立设备或者是构成一个装置的内部模块。

本发明的效果

根据本技术，在使用LDPC码的数据传输中，可以确保良好的通信质量。

在此处描述的效果不必受到限制，并且可以是在本公开中描述的任何效果。

附图说明

[图1]示出LDPC码的奇偶校验矩阵H的示图。

[图2]示出LDPC码的解码过程的流程图。

[图3]示出奇偶校验矩阵的LDPC码的实例的示图。

[图4]示出奇偶校验矩阵的Tanner图的示图。

[图5]示出变量节点的示图。

[图6]示出校验节点的示图。

[图7]示出本技术适用的传输系统的实施方式的示例配置的示图。

[图8]示出发送装置11的配置实例的方框图。

[图9]示出位交错器116的配置实例的方框图。

[图10]示出奇偶校验矩阵的示图。

[图11]示出奇偶矩阵的示图。

[图12]示出在DVB-T.2的标准中规定的LDPC码的奇偶校验矩阵的示图。

[图13]示出在标准的DVB-T.2中规定的LDPC码的奇偶校验矩阵的示图。

[图14]示出用于解码LDPC码的Tanner图的实例的示图。

[图15]示出具有阶梯结构的奇偶矩阵H_T的示图以及示出与奇偶矩阵H_T对应的Tanner图的示图。

[图16]在奇偶交错之后与LDPC码对应的奇偶校验矩阵H的奇偶矩阵H_T的示图。

[图17]用于解释由位交错器116和映射器117执行的处理的流程图。

[图18]示出LDPC编码器115的配置实例的方框图。

[图19]示出LDPC编码器115的处理的流程图。

[图20]示出编码率是1/4并且代码长度是16200的奇偶校验矩阵初始值表格的实例的示图。

[图21]用于解释从奇偶校验矩阵初始值表格中确定奇偶校验矩阵H的方法的示图。

[图22]示出代码长度N是64k位并且编码率r是7/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图23]示出代码长度N是64k位并且编码率r是7/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图24]示出代码长度N是64k位并且编码率r是7/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图25]示出代码长度N是64k位并且编码率r是9/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图26]示出代码长度N是64k位并且编码率r是9/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图27]示出代码长度N是64k位并且编码率r是9/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图28]示出代码长度N是64k位并且编码率r是11/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图29]示出代码长度N是64k位并且编码率r是11/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图30]示出代码长度N是64k位并且编码率r是11/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图31]示出代码长度N是64k位并且编码率r是13/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图32]示出代码长度N是64k位并且编码率r是13/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图33]示出代码长度N是64k位并且编码率r是13/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图34]示出代码长度N是16k位并且编码率r是6/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图35]示出代码长度N是16k位并且编码率r是8/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图36]示出代码长度N是16k位并且编码率r是10/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图37]示出代码长度N是16k位并且编码率r是12/15的第一新LDPC码的奇偶校验矩阵初始值表格的示图。

[图38]示出代码长度N是16k位并且编码率r是10/15的第一其他新LDPC码的奇偶校验矩阵初始值表格的示图。

[图39]示出代码长度N是16k位并且编码率r是12/15的第一其他新LDPC码的奇偶校验矩阵初始值表格的示图。

[图40]示出代码长度N是64k位并且编码率r是6/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图41]示出代码长度N是64k位并且编码率r是6/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图42]示出代码长度N是64k位并且编码率r是8/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图43]示出代码长度N是64k位并且编码率r是8/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图44]示出代码长度N是64k位并且编码率r是8/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图45]示出代码长度N是64k位并且编码率r是10/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图46]示出代码长度N是64k位并且编码率r是10/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图47]示出代码长度N是64k位并且编码率r是10/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图48]示出代码长度N是64k位并且编码率r是12/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图49]示出代码长度N是64k位并且编码率r是12/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图50]示出代码长度N是64k位并且编码率r是12/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图51]示出代码长度N是16k位并且编码率r是7/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图52]示出代码长度N是16k位并且编码率r是9/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图53]示出代码长度N是16k位并且编码率r是11/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图54]示出代码长度N是16k位并且编码率r是13/15的第二新LDPC码的奇偶校验矩阵初始值表格的示图。

[图55]示出度序列的集合(ensemble，系综)的Tanner图的实例的示图，其中，列重量是3并且行重量是6。

[图56]示出多边型集合的Tanner图的实例的示图。

[图57]示出代码长度N是64k位并且编码率r是7/15、9/15、11/15或者13/15的第一新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图58]示出代码长度N是64k位并且编码率r是7/15、9/15、11/15或者13/15的第一新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图59]示出代码长度N是64k位并且编码率r是7/15、9/15、11/15或者13/15的第一新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图60]示出关于代码长度N是64k位并且编码率r是7/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图61]示出关于代码长度N是64k位并且编码率r是9/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图62]示出关于代码长度N是64k位并且编码率r是11/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图63]示出关于代码长度N是64k位并且编码率r是13/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图64]示出代码长度N是16k位并且编码率r是6/15、8/15、10/15或者12/15的第一新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图65]示出代码长度N是16k位并且编码率r是6/15、8/15、10/15或者12/15的第一新LDPC码的奇偶校验矩阵的示图。

[图66]示出代码长度N是16k位并且编码率r是6/15、8/15、10/15或者12/15的第一新LDPC码的奇偶校验矩阵的示图。

[图67]示出关于代码长度N是64k位并且编码率r是6/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图68]示出关于代码长度N是64k位并且编码率r是8/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图69]示出关于代码长度N是64k位并且编码率r是10/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图70]示出关于代码长度N是64k位并且编码率r是12/15的第一新LDPC码的BER/FER的测量的模拟结果的示图。

[图71]示出代码长度N是16k位并且编码率r是10/15的第一其他新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图72]示出代码长度N是16k位并且编码率r是10/15的第一其他新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图73]示出代码长度N是16k位并且编码率r是10/15的第一其他新LDPC码的奇偶校验矩阵的最小循环长度和性能阈值的示图。

[图74]示出关于代码长度N是16k位并且编码率r是10/15的第一其他新LDPC码的BER/FER的测量的模拟结果的示图。

[图75]示出关于代码长度N是16k位并且编码率r是12/15的第一其他新LDPC码的BER/FER的测量的模拟结果的示图。

[图76]示出代码长度N是16k位并且编码率r是12/15的第一其他新LDPC码的奇偶校验矩阵的示图。

[图77]示出代码长度N是16k位并且编码率r是12/15的第一其他新LDPC码的奇偶校验矩阵的示图。

[图78]示出关于代码长度N是16k位并且编码率r是12/15的第一其他新LDPC码的BER/FER的测量的模拟结果的示图。

[图79]示出代码长度N是64k位并且编码率r是6/15、8/15、10/15、12/15的第二新LDPC码的奇偶校验矩阵的示图。

[图80]示出代码长度N是64k位并且编码率r是6/15、8/15、10/15、12/15的第二新LDPC码的奇偶校验矩阵的示图。

[图81]示出关于代码长度N是64k位并且编码率r是6/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图82]示出关于代码长度N是64k位并且编码率r是8/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图83]示出关于代码长度N是64k位并且编码率r是10/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图84]示出关于代码长度N是64k位并且编码率r是12/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图85]示出代码长度N是16k位并且编码率r是7/15、9/15、11/15、13/15的第二新LDPC码的奇偶校验矩阵的示图。

[图86]示出代码长度N是16k位并且编码率r是7/15、9/15、11/15、13/15的第二新LDPC码的奇偶校验矩阵的示图。

[图87]示出关于代码长度N是16k位并且编码率r是7/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图88]示出关于代码长度N是16k位并且编码率r是9/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图89]示出关于代码长度N是16k位并且编码率r是11/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图90]示出关于代码长度N是16k位并且编码率r是13/15的第二新LDPC码的BER/FER的测量的模拟结果的示图。

[图91]示出星座的说明性类型的示图。

[图92]示出在调制方案是16QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

[图93]示出在调制方案是64QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

[图94]示出在调制方案是256QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

[图95]示出在调制方案是1024QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

[图96]示出在调制方案是16QAM时，UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

[图97]示出在调制方案是64QAM时，UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

[图98]示出在调制方案是256QAM时，UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

[图99]示出在调制方案是1024QAM时，UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

[图100]示出在调制方案是QPSK时共同用于LDPC码的8个编码率r的UC的信号点的坐标的示图。

[图101]示出在调制方案是16QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

[图102]示出在调制方案是64QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

[图103]示出在调制方案是256QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

[图104]示出在调制方案是1024QAM时共同用于LDPC码的8个编码率r的1DNUC的信号点的坐标的示图。

[图105]示出在用作符号y的坐标和对应于符号y的1DNUC的信号点z_q的复数的实数部分Re(z_q)和虚数部分Im(z_q)之间的关系的示图。

[图106]示出分块交错器25的一个配置实例的方框图。

[图107]示出用于组合代码长度N和调制方案的部分1和2的列数C以及部分列长度R1和R2的示图。

[图108]示出在分块交错器25中执行的分块交错的示图。

[图109]示出在分组交错器24中执行的分组交错的示图。

[图110]示出代码长度N是64k位的LDPC码的GW模式的第一实例的示图。

[图111]示出代码长度N是64k位的LDPC码的GW模式的第二实例的示图。

[图112]示出代码长度N是64k位的LDPC码的GW模式的第三实例的示图。

[图113]示出代码长度N是64k位的LDPC码的GW模式的第四实例的示图。

[图114]示出代码长度N是16k位的LDPC码的GW模式的第一实例的示图。

[图115]示出代码长度N是16k位的LDPC码的GW模式的第二实例的示图。

[图116]示出代码长度N是16k位的LDPC码的GW模式的第三实例的示图。

[图117]示出代码长度N是16k位的LDPC码的GW模式的第四实例的示图。

[图118]示出接收装置12的配置实例的方框图。

[图119]示出位解交错器165的配置实例的方框图。

[图120]示出由解映射器164、位解交错器165以及LDPC解码器166执行的处理的流程图。

[图121]示出LDPC码的奇偶校验矩阵的实例的示图。

[图122]示出通过给奇偶校验矩阵应用行置换和列置换所获得的矩阵(转换后奇偶校验矩阵)的示图。

[图123]示出分成5×5单位的转换后奇偶校验矩阵的示图。

[图124]示出共同执行P节点运算的解码装置的配置实例的方框图。

[图125]示出LDPC解码器166的配置实例的方框图。

[图126]示出分块解交错器54的配置实例的示图。

[图127]示出位解交错器165的另一个配置实例的方框图。

[图128]示出接收装置12可以适用的接收系统的第一配置实例的方框图。

[图129]示出接收装置12可以适用的接收系统的第二配置实例的方框图。

[图130]示出接收装置12可以适用的接收系统的第三配置实例的方框图。

[图131]示出本技术适用的计算机的一个实施方式的配置实例的方框图。

具体实施方式

在后文中，将描述本技术的实施方式。在此之前，将描述LDPC码。

<LDPC码>

LDPC码是线性码，并且不一定是二进制代码；然而，在本文中描述的是假设这是二进制代码。

LDPC码的最大特征在于，定义LDPC码的奇偶校验矩阵是稀疏的。在本文中，稀疏矩阵是以下矩阵，其中，矩阵的元素“1”的数量非常少(大部分元素是0)。

图1是示出LDPC码的奇偶校验矩阵H的实例的示图。

在图1的奇偶校验矩阵H中，每列的重量(列重量)(“1”的数量)为“3”，并且每行的重量(行重量)为“6”。

在通过LDPC码进行的编码(LDPC编码)中，例如，通过根据奇偶校验矩阵H生成生成矩阵G，并且使生成矩阵G乘以二进制信息位，来生成码字(LDPC码)。

具体而言，执行LDPC编码的编码装置首先计算在生成矩阵G与奇偶校验矩阵H的转置矩阵H^T之间满足方程式GH^T＝0的生成矩阵G。在本文中，在生成矩阵G是K×N矩阵时，编码装置使K位的位列(向量u)乘以生成矩阵G，以生成由N位构成的码字c(＝uG)。通过预定的通信信道，在接收侧，接收由编码装置生成的码字(LDPC码)。

通过由Gallager建议的称为概率解码的算法可以执行LDPC码的解码，即，在由变量节点(也称为消息节点)和校验节点配置的所谓的Tanner图上使用置信传播的消息传递算法。在后文中，变量节点和校验节点适当地简称为节点。

图2是示出LDPC码的解码的过程的流程图。

在后文中，通过使用对数似然比表示在接收侧接收的LDPC码的第i个码位(一个码字)的值为“0”的似然的实际值(接收LLR)适当地称为接收值u_0i。从校验节点中输出的消息设定为u_j，并且从变量节点中输出的消息设定为v_i。

首先，在解码LDPC码中，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)u_j初始化为“0”，且将取整数作为重复处理的计数器的变量k初始化为“0”，并且该过程转到步骤S12。在步骤S12中，基于通过接收LDPC码获得的接收值u_0i，通过执行由表达式(1)表示的运算(变量节点运算)来获得消息(变量节点消息)v_i，并且根据消息v_i，通过表达式(2)表示的运算(校验节点运算)来获得消息u_j。

[方程式1]

v_{i} = u_{0 i} + Σ_{j = 1}^{d_{v} - 1} u_{j} - - - (1)

[方程式2]

\tanh (\frac{u_{j}}{2}) = Π_{i = 1}^{d_{c} - 1} \tanh (\frac{v_{i}}{2}) - - - (2)

在此处，在方程式(1)和(2)中的d_v和d_c是参数，两个参数表示在奇偶校验矩阵H的竖直方向(列)和水平方向(行)的“1”的数量，可选地选择这两个参数。例如，在如图1中所示，在列重量为3并且行重量为6的奇偶校验矩阵H的LDPC码((3、6)LDPC码)的情况下，设定为d_v＝3和d_c＝6。

在方程式(1)的变量节点运算和方程式(2)的校验节点运算中，从输出消息的边(使变量节点和校验节点彼此连接的线)中输入的消息并非运算对象，使得运算范围是1到d_v–1或0到d_c–1。而且，提前创建由一个输出对两个输入v₁和v₂定义的方程式(3)表示的函数R(v₁,v₂)的表格并且连续地(递归地)使用如在方程式(4)中所表示的该表格来实际执行在方程式(2)中的校验节点运算。

[方程式3]

x＝2tanh^-1{tanh(v₁/2)tanh(v₂/2)}＝R(v₁，v₂)(3)

u_{j} = R (v_{1}, R (v_{2}, R (v_{3}, . . . R (v_{d_{c}} - 2, v_{d_{c} - 1})))) - - - (4)

在步骤S12中，变量k增加1，并且过程改到步骤S13。在步骤S13中，判断变量k是否大于预定的重复解码次数C。当在步骤S13判断变量k不大于C时，过程恢复到步骤S12，并且在后文中，重复执行类似处理。

而且，在步骤S13中判断变量k大于C时，过程改到步骤S14，以执行在方程式(5)中表示的运算，以便获得作为最后输出的解码结果的消息v_i，以输出该消息，并且LDPC码的解码处理结束。

[方程式5]

v_{i} = u_{0 i} + Σ_{j = 1}^{d_{v}} u_{j} - - - (5)

在本文中，与方程式(1)的变量节点运算不同，使用与变量节点连接的所有边的消息u_j，执行在方程式(5)中的运算。

图3是示出(3,6)LDPC码的奇偶校验矩阵H的实例(编码率是1/2并且代码长度是12)的示图。

在图3的奇偶校验矩阵H中，列的重量是3，并且行的重量是6，与在图1中一样。

图4是示出在图3中的奇偶校验矩阵H的Tanner图的示图。

在本文中，在图4中，校验节点由加号“+”表示，并且变量节点由等号“＝”表示。校验节点和变量节点分别与奇偶校验矩阵H的行和列对应。在校验节点和变量节点之间的连接是边，与奇偶校验矩阵的元素“1”对应。

也就是说，在奇偶校验矩阵的第j行第i列元素是1时，在图4中，从顶部起的第i个变量节点(“＝”的节点)以及从顶部起的第j个校验节点(“+”的节点)由边彼此连接。边(edge，枝)表示与变量节点对应的码位具有与校验节点对应的约束条件。

在作为LDPC码的解码方法的和积算法中，重复执行变量节点运算和校验节点运算。

图5是示出了在变量节点中执行的变量节点运算的示图。

在变量节点中，使用来自连接至变量节点的其他边的消息u₁和u₂以及接收值u_0i，通过表达式(1)中的变量节点运算获得与要计算的边对应的消息v_i。类似地获得与另一个边对应的消息。

图6示出了在校验节点中执行的校验节点运算。

在本文中，可使用方程式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系重写方程式(2)的校验节点运算为方程式(6)。在满足x≥0时，sign(x)是1，并且在满足x<0时，sign(x)是-1。

[方程式6]

\begin{matrix} u_{j} = 2 \tanh^{- 1} (Π_{i = 1}^{d_{c} - 1} \tanh (\frac{v_{i}}{2})) \\ = 2 \tanh^{- 1} [\exp {Σ_{i = 1}^{d_{c} - 1} \ln (| \tanh (\frac{v_{i}}{2}) |)} \times Π_{i = 1}^{d_{c} - 1} s i g n (\tanh (\frac{v_{i}}{2}))] \\ = 2 \tanh^{- 1} [\exp {- (Σ_{i = 1}^{d_{c} - 1} - \ln (\tanh (\frac{| v_{i} |}{2})))}] \times Π_{i = 1}^{d_{c} - 1} s i g n (v_{i}) \end{matrix} ... (6)

在满足x≥0时，在函数由方程式定义时，满足方程式使得，方程式(6)可变形为方程式(7)。

[方程式7]

u_{j} = φ^{- 1} (Σ_{i = 1}^{d_{c} - 1} φ (| v_{i} |)) \times Π_{i = 1}^{d_{c} - 1} s i g n (v_{i}) - - - (7)

在校验节点中，根据方程式(7)，执行方程式(2)的校验节点运算。

即，在校验节点中，如图6中所示，使用来自连接至校验节点的其他边的消息v₁、v₂、v₃、v₄以及v₅，通过方程式(7)中的校验节点运算，获得与要计算的边对应的消息u_j。类似地获得与另一个边对应的消息。

在满足x＞0时，在方程式(7)中的函数可由方程式以及表示。在函数和在硬件中实现时，具有使用LUT(查找表)实现它们的情况，并且相同的LUT用于这两个函数。

<本技术适用的传输系统的配置实例>

图7示出本技术适用的传输系统(术语“系统”旨在表示多个装置的逻辑组件，并且与每个配置的装置是否在相同的外壳内无关)的一个实施方式的配置实例。

在图7中，传输系统由发送装置11和接收装置12配置。

发送装置11发送(广播)(传送)电视广播的节目。即，发送装置11将要发送的目标数据(例如，作为节目的图像数据和视频数据)编码成(例如)LDPC码，并且通过通信信道13例如，卫星电路、地面波以及电缆(有线电路)发送该LPDC。

接收装置12接收通过通信信道13从发送装置11中发送的LDPC码，并且将LDPC码解码成目标数据，以输出目标数据。

在本文中，众所周知，在图7中的传输系统中使用的LDPC码在AWGN(加性高斯白噪声)通信信道中展现了非常强的能力。

然而，在通信信道13，例如，地面波中，可能生成突发错误和删除。例如，尤其在通信信道13是地面波时，例如，在OFDM(正交频分多路复用)系统内，具有以下情况：在D/U(期望的与不期望的之比)是0dB(不期望的(＝回声)的功率等于期望的(＝主要路径)的功率)的多路径环境下，根据回声(除了主要路径以外的路径)的延迟，特定符号的功率达到0(删除)。

具有以下情况：在颤动中(增加延迟是0的多普勒频移的回声的通信信道)，在D/U也是0dB时，在特定时间的OFDM的所有符号的功率通过多普勒频率达到0(删除)。

进一步，由于从接收器(未显示)(例如，从发送装置11中接收信号的天线)到接收装置12的布线状态以及在接收装置12的侧边的接收装置12的电源的不稳定性，所以可能发生突发错误。

另一方面，在LDPC码的解码中，在与奇偶校验矩阵H的列对应的变量节点和最终的LDPC码的码位中，如上面在图5中所示，执行在方程式(1)中的变量节点运算，包括LDPC码的码位(其接收值u0i)的加法，使得在用于变量节点运算中的码位中发生错误时，获得的消息的精度退化。

在LDPC码的解码中，在校验节点中，使用在连接至校验节点的变量节点中获得的消息，执行在方程式(7)中的校验节点运算，使得在与其连接的多个变量节点(与其对应的LDPC码的码位)同时具有错误(包括删除)的校验节点的数量增加时，解码性能退化。

即，在同时连接至校验节点的两个或多个变量节点中发生删除时，例如，校验节点将表示值是0的概率和值1的概率相等的消息返回给所有变量节点。在这种情况下，返回相等概率的消息的校验节点不利于单个解码处理(一组变量节点运算和校验节点运算)，结果，这需要多次重复解码处理，使得解码性能退化，并且进一步，解码LDPC码的接收装置12的功耗增大。

因此，在图7的传输系统配置为提高对突发错误和删除的容忍度，同时保持在AWGN通信信道(AWGN信道)内的性能。

[发送装置11的配置实例]

图8为示出在图7中的发送装置11的配置实例的方框图。

在发送装置11中，将作为目标数据的一个或多个输入流供应给模式自适应/多路复用器111。

模式自适应/多路复用器111选择模式，多路复用向其供应的一个或多个输入流，并且将所获得的数据作为结果供应给微调电容器(padder)112。

微调电容器112对来自模式自适应/多路复用器111的数据执行必要的零填充(插入空值)，并且将所获得的数据作为结果供应给BB加扰器113。

BB加扰器113对来自微调电容器112的数据应用BB加扰(基带加扰)，并且将所获得的数据作为结果供应给BCH编码器114。

BCH编码器114对来自BB加扰器113的数据执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器115，作为是LDPC编码目标的LDPC目标数据。

LDPC编码器115根据奇偶校验矩阵对来自BCH编码器114的LDPC目标数据执行LDPC编码，在奇偶校验矩阵中，作为与LDPC码的奇偶位对应的一部分的奇偶矩阵具有阶梯结构，并且输出LDPC码，其中，信息位是LDPC目标数据。

即，LDPC编码器115执行LDPC编码，以将LDPC目标数据编码成LDPC码(与奇偶校验矩阵对应)，例如，在诸如DVB-S.2标准、DVB-T.2标准以及DVB-C.2标准等预定标准中规定的LDPC码或者预期由ATSC3.0规定的LDPC码(与奇偶校验矩阵对应)，并且输出所获得的预定LDPC码，作为结果。

在DVB-T.2标准中规定的LDPC码或者预期由ATSC3.0规定的LDPC码是IRA(非规则重复累加)码，并且在LDPC码的奇偶校验矩阵中的奇偶矩阵具有阶梯结构。稍后描述奇偶矩阵和阶梯结构。例如，在"IrregularRepeat-AccumulateCodes",H.Jin,A.Khandekar,andR.J.McEliece,inProceedingsof2ndInternationalSymposiumonTurbocodesandRelatedTopics,pp.1-8,Sept.2000记载了IRA码。

将由LDPC编码器115输出的LDPC码供应给位交错器116。

位交错器116对来自LDPC编码器115的LDPC码执行稍后描述的位交错，并且在位交错之后，将LDPC码供应给映射器117。

映射器117将来自位交错器116的LDPC码映射在信号点上，信号点表示以LDPC码的一个或多个码位为单位(符号单位)正交调制的一个符号，以执行正交调制(多级调制)。

也就是说，映射器117在由表示与载波相位相同的I分量的I轴以及表示与载波正交的Q分量的Q轴定义的IQ平面(IQ星座)上，执行将从位交错器116中供应的LDPC码映射到由执行LDPC码的正交调制的调制方案限定的信号点上，并且执行正交调制。

如果由映射器117执行的调制方案的正交调制规定的信号点的数量是2^m，那么当LDPC码的m位个码位用作符号(一个符号)时，映射器117将来自位交错器116的LDPC码以符号为单位映射到表示在2^m个信号点中的符号的信号点上。

在本文中，由映射器117执行的正交调制的调制方案包括的调制方案包括：例如，在DVB-T.2标准中规定的调制方案，预期由ATSC3.0规定的调制方案以及其他调制方案，即，例如，BPSK(二进制相移键控)、QPSK(正交相移键控)、8PSK(相移键控)、16APSK(幅度相移键控)、32APSK、16QAM(正交调幅)、16QAM、64QAM、256QAM、1024QAM、4096QAM、4PAM(脉冲幅度调制)等。例如，根据发送装置11的运算器的运算，提前设置由映射器117执行正交调制的调制方案。

将由映射器117通过处理而获得的数据(映射在信号点上的符号)供应给时间交错器118。

时间交错器118对来自映射器117的数据以符号为单位执行时间交错(在时间方向交错)，并且将所获得的数据作为结果供应给SISO/MISO(单输入单输出/多输入单输出)编码器119。

SISO/MISO编码器119对来自时间交错器118的数据执行时空编码，以将数据供应给频率交错器120。

频率交错器120以符号为单位对来自SISO/MISO编码器119的数据执行频率交错(在频率方向交错)，并且将该数据供应给帧构建器&资源分配单元131。

另一方面，例如，将用于传输控制的控制数据(信令)(例如，基带信令、BB报头等)供应给BCH编码器121。

BCH编码器121通过与BCH编码器114相同的方式，执行给其供应的控制数据的BCH编码，并且将所获得的数据作为结果供应给LDPC编码器122。

LDPC编码器122通过与LDPC编码器115相同的方式，对来自BCH编码器121的作为LDPC目标数据的数据执行LDPC编码，并且将所获得的LDPC码作为结果供应给映射器123。

映射器123将来自LDPC编码器122的LDPC码映射在信号点上，该信号点表示以LDPC码的一个或多个码位为单位(符号单位)的正交调制的一个符号，以执行正交调制，并且通过与映射器117相同的方式，将所获得的数据(符号)作为结果供应给频率交错器124。

频率交错器124以符号为单位对来自映射器123的数据执行频率交错，以通过与频率交错器120相同的方式，供应给帧构建器&资源分配单元131。

帧构建器&资源分配单元131将导频符号插入来自频率交错器120和124的数据(符号)的必要位置内，并且构成帧，所述帧由来自作为结果获得的数据(符号)的预定数量的符号(例如，PL(物理层)帧、T2帧、C2帧等)等配置，以供应给OFDM生成单元132。

OFDM生成单元132从帧构建器&资源分配单元131的帧中生成对应于该帧的OFDM信号，并且通过通信信道13发送OFDM信号(图7)。

发送装置11可配置为不包括在图8中显示的一些模块，例如，时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124。

<位交错器116的配置实例>

图9为示出在图8中的位交错器116的配置实例的方框图。

位交错器116具有交错数据的功能并且配置有奇偶交错器23、分组交错器24以及分块交错器25。

奇偶交错器23执行奇偶交错，用于将从LDPC编码器115中供应的LDPC码的奇偶位交错到其他奇偶位的位置，并且在奇偶交错之后，将LDPC码供应给分组交错器24。

分组交错器24对从奇偶交错器23中供应的LDPC码执行分组交错，并且在分组交错之后，将LDPC码供应给分块交错器25。

在此处，在分组交错中，一个代码的LDPC码从开始起被分成等于列数P的360位的单位，即稍后描述的循环结构的单位。一个分割(即，360位)被视为位组。来自奇偶交错器23的LDPC码以位组为单位进行交错。

在执行分组交错时，与在不执行分组交错的情况相比，误码率可以得到改善。结果，在数据传输中能够确保良好的通信质量。

分块交错器25执行分块交错，用于解多路复用从分组交错器24中供应的LDPC码，将用于一个代码的LDPC码符号化为以映射为单位的m位符号，并且将m位符号供应给映射器117(图8)。

在此处，具有储存区域，其中，用于在列(竖直)方向储存预定数量的位的列排列成与沿行(水平)方向的符号的位数m的数量相等。在分块交错中，在列方向写入来自分组交错器24的LDPC码并且在行方向读取，从而将用于一个代码的LDPC码符号化为m位符号。

<LDPC码的奇偶校验矩阵>

图10示出了由在图8中的LDPC编码器115使用的奇偶校验矩阵H。

奇偶校验矩阵H具有LDGM(低密度生成矩阵)结构，并且这可通过在LDPC码的码位之中与信息位对应的部分的信息矩阵H_A以及与奇偶位对应的奇偶矩阵H_T以方程式H＝[H_A|H_T](左元素是信息矩阵H_A的元素并且右元素是奇偶矩阵H_T的元素的矩阵)表示。

在本文中，在一个LDPC码(一个码字)的码位之中的信息位的数量以及奇偶位的数量分别称为信息长度K和奇偶长度M，并且一个LDPC码的码位的数量称为代码长度N(＝K+M)。

根据编码率确定具有某个代码长度N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H是M×N(行×列)矩阵。信息矩阵H_A是M×K矩阵，并且奇偶矩阵H_T是M×M矩阵。

图11是示出用于由在图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H的奇偶矩阵H_T的实例的示图。

用于由LDPC编码器115进行LDPC编码的奇偶校验矩阵H的奇偶矩阵H_T与在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵H_T类似。

在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵H_T具有更低的双对角矩阵，其中，1的元素通过所谓的阶梯方式设置，如在图11中所示。奇偶矩阵H_T的行重量对于第一行是1，并且对于所有其他行是2。列重量对于最后一列是1，并且对于所有其他列是2。

如上所述，使用奇偶校验矩阵H，可容易地生成其中奇偶矩阵H_T具有阶梯结构的奇偶校验矩阵H的LDPC码。

即，LDPC码(一个码字)由行向量c表示，并且通过转置行向量获得的列向量由c^T表示。作为LDPC码的行向量c的信息位的部分由行向量A表示，并且奇偶位的部分由行向量T表示。

在这种情况下，行向量c可通过行向量A作为信息位以及行向量T作为奇偶位的方程式c＝[A|T]表示(行向量，其中，左元素是行向量A的元素，并且右元素是行向量T的元素)。

奇偶校验矩阵H以及作为LDPC码的行向量c＝[A|T]需要满足方程式Hc^T＝0，并且在奇偶校验矩阵H＝[H_A|H_T]的奇偶矩阵H_T具有在图11中显示的阶梯结构时，通过按照从在表达式Hc^T＝0中的列向量Hc^T的第一行的元素开始依次将每行的元素设为0，可以顺序地(依次)获得作为配置满足这种方程式Hc^T＝0的行向量c＝[A|T]的奇偶位的行向量T。

图12是在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的示图。

在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H中，对于第1列到第KX列，列重量是X，对于随后的K3列，列重量是3，对于随后的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX+K3+M–1+1等于代码长度N。

图13为对于在DVB-T.2标准中规定的LDPC码的每个编码率r，示出列数KX、K3以及M以及列重量X的示图。

在DVB-T.2标准中，规定代码长度N为64800位以及16200位的LDPC码。

对于代码长度N为64800位的LDPC码，规定11个编码率(额定比率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于代码长度N为16200位的LDPC码，规定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9。

在后文中，64800位的代码长度N也称为64k位，并且16200位的代码长度N称为16k位。

关于LDPC码，众所周知，与奇偶校验矩阵H中的列重量较大的列对应的码位的误码率较低。

在图12和图13中显示的DVB-T.2标准中规定的奇偶校验矩阵H中，与顶部(最左边)列更接近的列的列重量往往更大，因此，关于与奇偶校验矩阵H对应的LDPC码，与顶部码位更接近的码位往往对于错误更容忍(错误的容忍度)，并且与最后的码位更接近的码位往往对于错误不太容忍。

<奇偶交错>

参照图14到图16，描述在图9中的奇偶交错器23的奇偶交错。

图14示出了LDPC码的奇偶校验矩阵的Tanner图(的一部分)。

如图14中所示，在同时连接至校验节点的多个(例如，2个)变量节点(与其对应的码位)中发生错误(例如，删除)时，校验节点将表示值是0的概率和值是1概率相等的消息返回给与校验节点连接的所有变量节点。因此，在同时连接至相同的校验节点的多个变量节点中同时发生删除等时，解码性能退化。

由在图8中LDPC编码器115输出的DVB-S.2等标准中规定的LDPC码是IRA码，并且奇偶校验矩阵H的奇偶矩阵H_T具有阶梯结构，如在图11中所示。

图15示出了具有阶梯结构的奇偶矩阵H_T以及与如图11中所示的奇偶矩阵H_T对应的Tanner图。

即，图15A示出了具有阶梯结构的奇偶矩阵H_T，并且图15B示出了与在图15A中的奇偶矩阵H_T对应的Tanner图。

在具有阶梯结构的奇偶矩阵H_T中，1的元素在每行(除了第一行)中相邻。因此，在奇偶矩阵H_T的Tanner图中，与奇偶矩阵H_T的值是1的两个相邻元素的列对应的两个相邻变量节点与相同的校验节点连接。

因此，在由突发错误、删除等造成与上述相邻的两个变量节点对应的奇偶位中同时发生错误时，与对应于发生错误的两个奇偶位的两个变量节点(使用奇偶位获得消息的变量节点)连接的校验节点将表示值是0的概率和值是1的概率相等的消息返回与校验节点连接的变量节点，据此，解码性能退化。在突发长度(连续发生错误的奇偶位的数量)增大时，返回相等概率的消息的校验节点的数量增加，并且解码性能进一步退化。

然后，奇偶交错器23(图9)执行奇偶交错，以将LDPC编码器115的LDPC码的奇偶位交错到另一个奇偶位的位置，以防止解码性能的上述退化。

图16示出了与由在图9中的奇偶交错器23执行奇偶交错之后的LDPC码对应的奇偶校验矩阵H的奇偶矩阵H_T。

在本文中，与由LDPC编码器115输出的LDPC码对应的奇偶校验矩阵H的信息矩阵H_A具有循环结构，与在DVB-T.2标准中规定的LDPC码对应的奇偶校验矩阵H的信息矩阵相似。

术语“循环结构”旨在表示某个列与通过循环移位另一个列所获得的列相同的结构，并且包括以下一种结构，其中，P个列的每行的1的位置设定成通过在列方向将P个列的第1列循环移位一值所获得的位置，例如，该值与通过给每P个列分割奇偶长度M所获得的值q成比例。在后文中，在循环结构内的P适当地称为作为循环结构的单位的列数。

作为在DVB-T.2标准中规定的LDPC码，如在图12和图13中所示，具有两种LDPC码，其代码长度N是64800位和16200位，并且对于这两种LDPC码，作为循环结构的单位的列数P设置为360，这是在奇偶长度M的因数之中的除了1和M以外的一个因数。

使用根据编码率不同的值q，奇偶长度M设定成除了由表达式M＝q×P＝q×360表示的素数以外的值。因此，作为循环结构的单位的列数P，值q也是在奇偶长度M的因数之中的除了1和M以外的因数，并且通过将奇偶长度M除以作为循环结构的单位的列数P，可获得这个值(作为奇偶长度M的因数的P和q的乘积是奇偶长度M)。

如上所述，在信息长度是K，不小于0并且小于P的整数是x并且不小于0并且小于q的整数是y时，奇偶交错器23将在N位LDPC码的码位之中的第K+qx+y+1个码位交错到第K+Py+x+1个码位的位置，作为如上所述的奇偶交错。

第K+qx+y+1个码位和第K+Py+x+1个码位都是在第K+1个码位之后的码位，使得这两个码位是奇偶位，因此，由奇偶交错移动LDPC码的奇偶位的位置。

根据这种奇偶交错，与相同的校验节点连接的变量节点(与其对应的奇偶位)按照作为循环结构的单位的列数P彼此分开，即，在本文中，360位，使得在突发长度小于360位的情况下，可防止在与相同的校验节点连接的多个变量节点中同时发生错误，结果，可提高突发错误的容忍度。

在用于将第K+qx+y+1码位交错到第K+Py+x+1码位的位置中的奇偶交错之后的LDPC码与通过执行列置换以将原始奇偶校验矩阵H的第K+qx+y+1列变成第K+Py+x+1列所获得的奇偶校验矩阵(在后文中也称为转换奇偶校验矩阵)的LDPC码相同。

而且，如图16中所示，在转换奇偶校验矩阵的奇偶矩阵中，出现以P个列(在图16中，360个列)为单位的准循环结构。

在本文中，术语“准循环结构”旨在表示以下一种结构，其中，除了一部分以外的部分具有循环结构。

在通过将与奇偶交错对应的列置换应用于在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵中所获得的转换奇偶校验矩阵中，在转换奇偶校验矩阵的右上角的360行×360列的部分(稍后描述的移位矩阵)中，缺乏一个元素1(具有0的元素)，使得没有(完美的)循环结构，并且在这个点上来说具有所谓的准循环结构。

由LDPC编码器115输出的LDPC码的奇偶校验矩阵的转换奇偶校验矩阵具有准循环结构，与在DVB-T.2标准中规定的LDPC码的奇偶校验矩阵H的转换奇偶校验矩阵相似。

除了与奇偶交错对应的列置换以外，在图16中的转换奇偶校验矩阵是通过将用于允许由稍后描述的本构矩阵构成转换奇偶校验矩阵的行的置换(行置换)应用于原始奇偶校验矩阵H中所获得的矩阵。

图17为用于解释由在图8中的LDPC编码器115、位交错器116和映射器117执行的处理的流程图。

在等待从BCH编码器114中供应LDPC目标数据之后，在步骤S101中，LDPC编码器115将LDPC目标数据编码成LDPC码，并且将LDPC码供应给位交错器116，然后，处理移动到步骤S102。

在步骤S102中，位交错器116对来自LDPC编码器115的LDPC码执行位交错，并且将由位交错获得的符号供应给映射器117，然后，处理移动到步骤S103。

即，在步骤S102中，在位交错器116(图9)中，奇偶交错器23对来自LDPC编码器115的LDPC码执行奇偶交错，并且将在奇偶交错之后的LDPC码供应给分组交错器24。

分组交错器24对来自奇偶交错器23的LDPC码执行分组交错，以供应给分块交错器25。

在分组交错器24的分组交错器之后，分块交错器25执行LDPC码的分组交错，并且将获得的m位符号作为结果供应给映射器117。

在步骤S103中，映射器117将来自分块交错器25的符号映射到由映射器117执行的正交调制的调制方案而限定的2m信号点中的任一个上，以执行正交调制，并且将所获得的数据作为结果供应给时间交错器118。

如上所述，通过执行奇偶交错和分组交错，在LDPC码的多个码位作为一个符号发送的情况下，可以提高误码率。

在本文中，在图9中，为了方便描述，单独地形成作为用于执行奇偶交错的模块的奇偶交错器23以及作为用于执行分组交错的模块的分组交错器24；然而，可一体地形成奇偶交错器23和分组交错器24。

即，通过写入码位至存储器和从存储器中读取码位，可执行奇偶交错和分组交错，并且可以由矩阵表示，以将写入码位的地址(写入地址)转换成读取码位的地址(读取地址)。

因此，通过获得通过使表示奇偶交错的矩阵乘以表示分组交错的矩阵所获得的矩阵，通过按照该矩阵转换码位，可以获得执行奇偶交错并且在奇偶交错之后执行LDPC码的分组交错的结果。

除了奇偶交错器23和分组交错器24以外，还可以一体地形成分块交错器25。

即，由分块交错器25执行的分块交错也可由矩阵表示，以将储存LDPC码的储存器的写入地址转换成读取地址。

因此，通过获得通过使表示奇偶交错的矩阵乘以表示分组交错的矩阵以及表示分块交错的矩阵而获得的矩阵，可以通过矩阵统一执行奇偶交错、分组交错以及分块交错。

<LDPC编码器115的配置实例>

图18为示出在图8中的LDPC编码器115的配置实例的方框图。

还通过相同的方式配置在图8中的LDPC编码器122。

如在图12和图13中所示，在DVB-S.2标准中规定具有64800位和16200位的两个代码长度N的LDPC码。

关于代码长度N为64800位的LDPC码，规定11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10，并且关于代码长度N为16200位的LDPC码，规定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(参照图12和图13)。

例如，LDPC编码器115可根据为每个代码长度N以及每个编码率制备的奇偶校验矩阵H，通过代码长度N是64800位或16200位的每个编码率的这种LDPC码，执行编码(纠错编码)。

LDPC编码器115由编码处理器601和储存单元602配置。

编码处理器601由编码率设置单元611、初始值表格读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615以及控制器616构成，并且该编码处理器执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交错器116(图8)。

即，例如，编码率设置单元611根据运算器的运算等，设置LDPC码的代码长度N和编码率。

初始值表格读取单元612从储存单元602中读取与由编码率设置单元611设置的代码长度N和编码率对应的稍后描述的奇偶校验矩阵初始值表格。

奇偶校验矩阵生成单元613根据由初始值表格读取单元612读取的奇偶校验矩阵初始值表格，通过使用360列(作为循环结构的单位的列数P)的周期，在列方向根据由编码率设置单元611设置的代码长度N和编码率，排列与信息长度K(＝信息长度N-奇偶长度M)对应的信息矩阵H_A的元素1，来生成奇偶校验矩阵H，并且在储存单元602内储存奇偶校验矩阵。

信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K一样多的信息位。

编码奇偶运算单元615从储存单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，根据预定的方程式，计算由信息位读取单元614读取的信息位的奇偶位，从而生成码字(LDPC码)。

控制器616控制配置编码处理器601的每个模块。

例如，在储存单元602中，为每个代码长度N(例如，64800位和16200位)，储存与在图12和图13中显示的多个编码率等对应的多个奇偶校验矩阵初始值表格等。储存单元602暂时储存在编码处理器601的处理中需要的数据。

图19为示出在图18中的LDPC编码器115的处理的流程图。

在步骤S201中，编码率设置单元611确定(设置)执行LDPC编码的代码长度N和编码率r。

在步骤S202中，初始值表格读取单元612从储存单元602中读取预先确定的与由编码率设置单元611确定的代码长度N和编码率r对应的奇偶校验矩阵初始值表格。

在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表格读取单元612从储存单元602中读取的奇偶校验矩阵初始值表格，获得(生成)代码长度N和编码率r由编码率设置单元611确定的LDPC码的奇偶校验矩阵H，并且将其供应给储存单元602，以储存。

在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码率设置单元611确定的代码长度N和编码率r对应的信息长度K(＝N×r)的信息位，并且从储存单元602中读取由奇偶校验矩阵生成单元613获得的奇偶校验矩阵H，以供应给编码奇偶运算单元615。

在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，顺序地计算满足方程式(8)的码字c的奇偶位。

Hc^T＝0···(8)

在方程式(8)中，c表示行向量，作为码字(LDPC码)，并且c^T表示行向量c的转置。

在本文中，如上所述，在作为LDPC码(一个码字)的行向量c的信息位的部分和奇偶位的部分分别由行向量A和行向量T表示时，行向量c可由方程式c＝[A|T]表示，将行向量A用作信息位并且将行向量T用作奇偶位。

奇偶校验矩阵H以及作为LDPC码的行向量c＝[A|T]需要满足方程式Hc^T＝0，并且在奇偶校验矩阵H＝[H_A|H_T]的奇偶矩阵H_T具有在图11中显示的阶梯结构时，通过从在表达式Hc^T＝0中的列向量Hc^T的第一行的元素起依次将每行的元素设为0，可以顺序获得作为构成满足该表达式Hc^T＝0的行向量c＝[A/T]的奇偶位的行向量T。

当编码奇偶运算单元615从信息位读取单元中获得信息位A的奇偶位T时，编码奇偶运算单元输出由信息位A和奇偶位T表示的码字c＝[A|T]，作为信息位A的LDPC编码的结果。

然后，在步骤S206中，控制器616判断是否结束LDPC编码。在步骤S206中，在判断LDPC编码没有结束时，即在依然具有LDPC目标数据需要进行LDPC编码时，处理返回步骤S201(或步骤S204)，并且在此后重复在步骤S201(或步骤S204)到S206中的处理。

在步骤S206中判断LDPC编码结束时，即，例如，在没有LDPC目标数据需要进行LDPC编码时，LDPC编码器115结束处理。

通过这种方式，制备与每个代码长度N和每个编码率r对应的奇偶校验矩阵初始值表格，并且LDPC编码器115使用从与预定的代码长度N和预定的编码率r对应的奇偶校验矩阵初始值表格中生成的奇偶校验矩阵H，通过预定的代码长度N和预定的编码率r执行LDPC编码。

<奇偶校验矩阵初始值表格的实例>

奇偶校验矩阵初始值表格是以下一种表格，该表格表示用于每360列的根据奇偶校验矩阵的LDPC码(由奇偶校验矩阵H定义的LDPC码)的代码长度N和编码率r与信息长度K对应的信息矩阵H_A(图10)的元素1的位置，并且预先为每个代码长度N和每个编码率r的每个奇偶校验矩阵H创建。

图20是示出奇偶校验矩阵初始值表格的实例的示图。

即，图20示出了用于在DVB-T.2标准中规定的奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵的代码长度N是16200位以及编码率(在DVB-T.2的记号中的编码率)r是1/4。

奇偶校验矩阵生成单元613(图18)通过以下方式使用奇偶校验矩阵初始值表格，获得奇偶校验矩阵H。

图21示出了从奇偶校验矩阵初始值表格中获得奇偶校验矩阵H的方法。

换言之，在图21中的奇偶校验矩阵初始值表格示出了用于在DVB-T.2标准中规定的奇偶校验矩阵H的奇偶校验矩阵初始值表格，该奇偶校验矩阵的代码长度N是16200位以及编码率r是2/3。

如上所述，奇偶校验矩阵初始值表格是以下一种表格，该表格表示用于每360列(作为循环结构的单元的列数P)的根据LDPC码的代码长度N和编码率r与信息长度K对应的信息矩阵H_A(图10)的元素1的位置，其中，在第i行中，设置与第1+360×(i–1)列的列重量的数量一样多的奇偶校验矩阵H的第1+360×(i–1)列的1的元素的行数(奇偶校验矩阵H的第一行的行数是0)。

在本文中，如在图15中所示，确定与奇偶校验矩阵H的奇偶长度M对应的奇偶矩阵H_T(图10)，以便根据奇偶校验矩阵初始值表格，获得与奇偶校验矩阵H的信息长度K对应的信息矩阵H_A(图10)。

根据信息长度K，奇偶校验矩阵初始值表格的行数k+1会不同。

信息长度K和奇偶校验矩阵初始值表格的行数k+1满足方程式(9)的关系。

K＝(k+1)×360(9)

在本文中，在方程式(9)中的360是作为在图16中描述的循环结构的单位的列数P。

在图21中的奇偶校验矩阵初始值表格中，在从第一行到第三行的每个中设置13个值，并且在从第四行到第(k+1)行(在图21中，第30行)的每个中设置3个值。

因此，从在图21中的奇偶校验矩阵初始值表格中获得的奇偶校验矩阵H的列重量从第一列到第1+360×(3–1)-1列是13，并且从第1+360×(3–1)列到第K列是3。

在图21中的奇偶校验矩阵初始值表格的第一行是0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，并且这表示在奇偶校验矩阵H的第一列中，具有行数0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元素是1(并且其他元素是0)。

而且，在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，在图21中的奇偶校验矩阵初始值表格的第二行是1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，并且这表示具有行数1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元素是1。

如上所述，奇偶校验矩阵初始值表格表示用于每360列的奇偶校验矩阵H的信息矩阵H_A的元素1的位置。

根据要设置的奇偶长度M，通过向下(在朝着列的下部的方向)周期性循环移位由奇偶校验矩阵初始值表格确定的第1+360×(i–1)列的元素1，获得除了奇偶校验矩阵H的第1+360×(i–1)列以外的列，即，从第2+360×(i–1)列到第360×i列的每列。

即，例如，通过向下将第1+360×(i–1)列循环移位M/360(＝q)，获得第2+360×(i–1)列，并且通过向下将第1+360×(i–1)列循环移位2×M/360(＝2×q)，获得接下来的第3+360×(i–1)列(通过向下将第2+360×(i–1)列循环移位M/360(＝q))。

在本文中，如果奇偶校验矩阵初始值表格的第i行(从顶部开始的第i行)第j列(从左边开始的第j列)值表示为h_i,j，并且奇偶校验矩阵H的第w列的第j个元素1的行数表示为H_w-j，那么通过方程式(10)，可获得作为除了奇偶校验矩阵H的第1+360×(i–1)列以外的列的第w列的元素1的行数H_w-j。

H_w-j＝mod{h_i,j+mod((w-1),P)×q,M)(10)

在本文中，mod(x,y)表示在将x除以y时所获得的余数。

而且，P表示作为循环结构的单位的上述列数，例如，在DVB-S.2标准、DVB-T.2标准以及DVB-C.2标准中，如上所述，列数设置为360。进一步，q表示通过将奇偶长度M除以作为循环结构的单元的列数P(＝360)所获得的值M/360。

奇偶校验矩阵生成单元613(图18)通过奇偶校验矩阵初始值表格规定奇偶校验矩阵的第1+360×(i–1)列的元素1的行数。

进一步，奇偶校验矩阵生成单元613(图18)根据方程式(10)获得作为除了奇偶校验矩阵H的第1+360×(i–1)列以外的列的第w列的元素1的行数H_w-j，并且生成奇偶校验矩阵H，其中，从上面获得的行数的元素是1。

<新LDPC码>

目前，称为ATSC3.0的地面数字电视广播标准目前在决策中。

将描述计划的LDPC码(在后文中称为“新LDPC码”)，例如，ATSC3.0和其他数据广播。

关于新LDPC码，从尽可能保持与DVB-T.2的兼容性的角度来看，与在DVB-T.2中规定的LDPC码的情况一样，奇偶校验矩阵H的奇偶矩阵H_T具有阶梯结构(图11)。

进一步，关于新LDPC码，与在DVB-T.2中规定的LDPC码的情况一样，奇偶校验矩阵H的信息矩阵H_A具有循环结构，并且作为循环结构的单元的列数P设置为360。

LDPC编码器115(图8、图18)使用从新LDPC编码的奇偶校验矩阵初始值表格中获得的奇偶校验矩阵H对新LDPC编码执行LDPC编码，其中，代码长度N是16k位或64k位，并且任一编码率r是6/15、7/15、8/15、9/15、10/15、11/15、12/15或13/15，如下所述。

在这种情况下，LDPC编码器115(图8)的储存单元602储存新LDPC码的奇偶校验矩阵初始值。

图22、图23以及图24均为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是7/15(在后文中也称为(64k，7/15)的“第一新LDPC码”)。

图23接着图22。图24接着图23。

图25、图26以及图27均为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是9/15(在后文中也称为(64k，9/15)的“第一新LDPC码”)。

图26接着图25。图27接着图26。

图28、图29以及图30均为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是11/15(在后文中也称为(64k，11/15)的“第一新LDPC码”)。

图29接着图28。图30接着图29。

图31、图32以及图33均为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是13/15(在后文中也称为(64k，13/15)的“第一新LDPC码”)。

图32接着图31。图33接着图32。

图34为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是6/15(在后文中也称为(16k，6/15)的“第一新LDPC码”)。

图35为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是8/15(在后文中也称为(16k，8/15)的“第一新LDPC码”)。

图36为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是10/15(在后文中也称为(16k，10/15)的“第一新LDPC码”)。

图37为示出第一新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是12/15(在后文中也称为(16k，12/15)的“第一新LDPC码”)。

图38为示出第一其他新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是10/15(在后文中也称为(16k，10/15)的“第一其他新LDPC码”)。

图39为示出第一其他新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是12/15(在后文中也称为(16k，12/15)的“第一其他新LDPC码”)。

图40和图41均为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是6/15(在后文中也称为(64k，6/15)的“第二新LDPC码”)。

图41接着图40。

图42、图43以及图44均为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是8/15(在后文中也称为(64k，8/15)的“第二新LDPC码”)。

图43接着图42。图44接着图43。

图45、图46以及图47均为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是10/15(在后文中也称为(64k，10/15)的“第二新LDPC码”)。

图46接着图45。图47接着图46。

图48、图49以及图50均为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是64k位，并且编码率r是12/15(在后文中也称为(64k，12/15)的“第二新LDPC码”)。

图49接着图48。图50接着图49。

图51为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是7/15(在后文中也称为(16k，7/15)的“第二新LDPC码”)。

图52为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是9/15(在后文中也称为(16k，9/15)的“第二新LDPC码”)。

图53为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是11/15(在后文中也称为(16k，11/15)的“第二新LDPC码”)。

图54为示出第二新LDPC码的奇偶校验矩阵H的奇偶校验矩阵初始值表格的示图，其中，代码长度N是16k位，并且编码率r是13/15(在后文中也称为(16k，13/15)的“第二新LDPC码”)。

由三星提供在图40到图54中示出的第二新LDPC码(的奇偶校验矩阵H的奇偶校验矩阵初始值表格)。

第一新LDPC码和第一其他新LDPC码是高性能LDPC码。

在此处，从合适的奇偶校验矩阵H中获得“高性能LDPC码”。

术语“合适的奇偶校验矩阵H”旨在表示满足预定的条件的奇偶校验矩阵，以在通过低Es/No或Eb/No(每位的信号与噪声功率比)发送从奇偶校验矩阵H中获得的LDPC码时，使BER(和FER)更低。

例如，在通过低Es/No发送从满足预定条件的各种奇偶校验矩阵中获得的LDPC码时，通过模拟BER的测量，可获得合适的奇偶校验矩阵H。

合适的奇偶校验矩阵H应满足的预定条件包括由称为密度演化的代码的性能的分析方法获得的优异分析结果，没有称为循环4的1的元素的回路，以此类推。

在本文中，众所周知，在信息矩阵H_A中，在1的元素与循环4一样密集时，LDPC码的解码性能退化，使得作为合适的奇偶校验矩阵H应满足的预定条件，要求没有循环4。

在本文中，从提高LDPC码的解码性能、促进(简化)LDPC码的解码处理等角度来看，可适当地确定合适的奇偶校验矩阵H应满足的预定条件。

图55和图56是获得合适的奇偶校验矩阵H应满足的预定条件的分析结果的密集演化的示图。

密度演化是代码的分析方法，该方法计算以稍后描述的度序列为特征的代码长度N是∞的整个LDPC码(集合)的错误概率的预期值。

例如，在噪声的方差值设置为在AWGN信道上从0增大时，某个集合的错误概率的预期值首先是0，在噪声的方差值等于或大于某个阈值时，其不再是0。

根据密度演化，通过比较错误概率的预期值不再是0的噪声的方差值的阈值(下文中，也称为性能阈值)，可以确定集合的性能(奇偶校验矩阵的适当性)是否优异。

通过确定LDPC码所属的集合并且为该集合执行密度演化，可以预测特定的LDPC码的粗略性能。

因此，在找出高性能集合时，可从属于该集合的LDPC码中找出高性能LDPC码。

在本文中，上述度序列表示对于LDPC码的代码长度N的具有每个值的重量的变量节点和校验节点的比率。

例如，编码率是1/2的规则(3,6)LDPC码属于以度序列为特征的集合，其中，所有变量节点的重量(列重量)是3，并且所有校验节点的重量(行重量)是6。

图55示出了这种集合的Tanner图。

在图55中的Tanner图中，具有在图中由圆圈(Ο)表示的N(等于代码长度N)个变量节点以及在图中由正方形(□)表示的N/2(等于使编码率1/2乘以代码长度N所获得的乘积)个校验节点。

数量等于列重量的三个边与每个变量节点连接，以便总共3N个边与N个变量节点连接。

而且，数量等于行重量的6个边与每个校验节点连接，以便总共3N个边与N/2个校验节点连接。

进一步，在图55中的Tanner图中，具有一个交错器。

交错器随机重新排列与N个变量节点连接的3N个边，并且将重新排列的边和与N/2个校验节点连接的3N个边中的任一个连接。

具有(3N)！(＝(3N)×(3N-1)×...×1)个重新排列模式，用于由交错器重新排列与N个变量节点连接的3N个边。因此，以度序列为特征的集合是(3N)！个LDPC码的集合，其中，所有变量节点的重量是3，并且所有校验节点的重量是6。

在用于获得高性能LDPC码(合适的奇偶校验矩阵)的模拟中，多边类型的集合用于密度演化中。

在多边类型中，与变量节点连接的边以及与校验节点连接的边穿过的交错器被分成多边，使得集合具有更严密的特征交错器分成多边。

图56示出了多边类型的集合的Tanner图的一个实例。

在图56中的Tanner图中，具有第一交错器和第二交错器这两个交错器。

在图56中的Tanner图中，具有一个边与第一交错器连接并且没有边与第二交错器连接的v1变量节点，具有一个边与第一交错器连接的并且两个边与第二交错器连接的v2变量节点，并且具有没有边与第一交错器连接的并且两个边与第二交错器连接的v3变量节点。

进一步，在图56中的Tanner图中，具有两个边与第一交错器连接并且没有边与第二交错器连接的c1校验节点，具有两个边与第一交错器连接并且两个边与第二交错器连接的c2校验节点，并且具有没有边与第一交错器连接的并且三个边与第二交错器连接的c3校验节点。

在本文中，例如，在IEEECommunicationsLeggers的第五卷NO.2、日期为2001年2月、作者为S.Y.Chung、G.D.Forney、T.J.Richardson以及R.Urbanke的“OntheDesignofLow-DensityParity-CheckCodeswithin0.0045dBoftheShannonLimit”中描述了密度演化及其实现。

在获得第一新LDPC码和第一其他新LDPC码(其奇偶校验矩阵初始值表格)的模拟中，通过多边类型的密度评估，找出其中，BER开始降低(减小)所在的性能阈值即E_b/N_o(每位的信号噪声功率比)等于或小于预定值的集合，并且从属于集合的LDPC码中，选择减小BER的LDPC码，作为良好性能的LDPC码。

上述第一新LDPC码和第一其他新LDPC码的奇偶校验矩阵初始值表格由上述模拟确定。

因此，通过从奇偶校验矩阵初始值表格中获得的第一新LDPC码和第一其他新LDPC码，可以在数据传输中确保良好的通信质量。

图57为示出从在图22到图33中显示的(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵初始值表格中获得的奇偶校验矩阵H(在后文中也称为(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H)的最小循环长度和性能阈值的示图。

在此处，最小循环长度(周长)表示在奇偶校验矩阵H中由1的元素配置的回路长度(回路长度)的最小值。

(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H没有循环4(1的元素的回路，该回路长度是4)。

(64k,7/15)的第一新LDPC码的性能阈值是-0.093751，(64k,9/15)的第一新LDPC码的性能阈值是1.658523，(64k,11/15)的第一新LDPC码的性能阈值是3.351930，并且(64k,13/15)的第一新LDPC码的性能阈值是5.301749。

图58为示出在图32到图33中的(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H的示图。

对于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H的第一列到KX1列，列重量是X1，对于后续的KY2列，列重量是X2，对于后续的KY1列，列重量是Y1，对于接下来的KY2，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的代码长度N＝64800位。

图59为示出用于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H的在图58中的列数KX、KY2、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误(具有错误容忍度)。

图60为示出将QPSK用作调制方案来测量的(64k,7/15)的第一新LDPC码的BER/FER(误码率/误帧率)的模拟结果的示图。

图61为示出关于将QPSK用作调制方案来测量的(64k,9/15)的第一新LDPC码的BER/FER的测量的模拟结果的示图。

图62为示出将QPSK用作调制方案来测量的(64k,11/15)的第一新LDPC码的BER/FER的模拟结果的示图。

图63为示出将QPSK用作调制方案来测量的(64k,13/15)的第一新LDPC码的BER/FER的模拟结果的示图。

在模拟中，假设具有AWGN信道，并且50次用作用于解码LDPC码的重复解码次数C。

在图60到图63中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER/FER。实线表示BER，并且虚线表示FER。

根据图60到图63，关于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码，获得优异的BER/FER。因此，可以确认在使用(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第一新LDPC码的数据传输中，确保良好的通信质量。

图64为示出在图34到图37中示出的(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第一新LDPC码的奇偶校验矩阵H的最小循环长度和性能阈值的示图。

(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的奇偶校验矩阵H没有循环4。

(16k,6/15)的第一新LDPC码的性能阈值是0.01，(16k,8/15)的第一新LDPC码的性能阈值是0.805765，(16k,10/15)的第一新LDPC码的性能阈值是2.471011，并且(16k,12/15)的第一新LDPC码的性能阈值是4.269922。

图65为示出在图34到图37中的(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的奇偶校验矩阵H的示图。

对于(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的奇偶校验矩阵H的第一列到KX1列，列重量是X1，对于后续的KY2列，列重量是X2，对于后续的KY1列，列重量是Y1，对于后续的KY2，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第一新LDPC码的代码长度N＝16200位。

图66为示出用于(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的奇偶校验矩阵H的在图65中的列数KX、KY2、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误。

图67为示出将QPSK用作调制方案来测量的(16k,6/15)的第一新LDPC码的BER/FER(误码率/误帧率)的模拟结果的示图。

图68为示出将QPSK用作调制方案来测量的(16k,8/15)的第一新LDPC码的BER/FER的测量的模拟结果的示图。

图69为示出将QPSK用作调制方案来测量的(16k,10/15)的第一新LDPC码的BER/FER的模拟结果的示图。

图70为示出将QPSK用作调制方案来测量的(16k,12/15)的第一新LDPC码的BER/FER的模拟结果的示图。

在模拟中，假设AWGN信道，作为通信信道13(图7)，并且50次用作用于解码LDPC码的重复解码次数C。

在图67到图70中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER/FER。实线表示BER，并且虚线表示FER。

根据图67到图70，关于(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码，获得优异的BER/FER。因此，可以确认在使用(16k,6/15)、(16k,8/15)、(16k,10/15)以及(16k,12/15)的第一新LDPC码的数据传输中，确保良好的通信质量。

图71为示出在图38中示出的(16k,10/15)的第一新LDPC码的奇偶校验矩阵H的最小循环长度和性能阈值的示图。

(16k,10/15)的其他第一新LDPC码的奇偶校验矩阵H没有循环4。

(16k,10/15)的第一其他新LDPC码的性能阈值是1.35。

图72为示出在图72中的(16k,10/15)的第一新LDPC码的奇偶校验矩阵H的示图。

对于(16k,10/15)的第一新LDPC码的奇偶校验矩阵H的第一列到KX1列，列重量是X，对于后续的KY1列，列重量是Y1，对于后续的KY2列，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(16k,10/15)的第一新LDPC码的代码长度N＝16200位。

图73为示出用于(16k,10/15)的第一新LDPC码的奇偶校验矩阵H的在图72中的列数KX、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(16k,10/15)的第一新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误。

图74为示出将QPSK用作调制方案来测量的(16k,10/15)的第一其他新LDPC码的BER的模拟结果的示图。

在图74中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER。

根据图74，关于(16k,10/15)的第一其他新LDPC码，获得优异的BER。因此，可以确认在使用(16k,10/15)的第一其他新LDPC码的数据传输中，确保良好的通信质量。

图75为示出在图39中示出的(16k,12/15)的其他第一新LDPC码的奇偶校验矩阵H的最小循环长度和性能阈值的示图。

(16k,12/15)的第一其他新LDPC码的奇偶校验矩阵H没有循环4。

(16k,12/15)的第一其他新LDPC码的性能阈值是4.237556。

图76为示出在图39中的(16k,12/15)的第一其他新LDPC码的奇偶校验矩阵H的示图。

对于(16k,12/15)的第一其他新LDPC码的奇偶校验矩阵H的第一列到KX1列，列重量是X1，对于后续的KY2列，列重量是X2，对于后续的KY1列，列重量是Y1，对于后续的KY2列，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(16k,12/15)的第一其他新LDPC码的代码长度N＝16200位。

图77为示出用于(16k,12/15)的第一新LDPC码的奇偶校验矩阵H的在图76中的列数KX、KX2、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(16k,12/15)的第一其他新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误。

图78为示出将QPSK用作调制方案来测量的(16k,12/15)的第一其他新LDPC码的BER/FER(误码率/误帧率)的模拟结果的示图。

在图78中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER。实线表示BER，并且虚线表示FER。

根据图78，关于(16k,12/15)的第一新LDPC码，获得优异的BER/FER。因此，可以确认在使用(16k,12/15)的第一其他新LDPC码的数据传输中，确保良好的通信质量。

图79为示出在图40到图50中的(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的奇偶校验矩阵H的示图。

对于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的第一列到KX1列，列重量是X1，对于后续的KY2列，列重量是X2，对于后续的KY1列，列重量是Y1，对于后续的KY2列，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的代码长度N＝64800位。

图80为示出用于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的奇偶校验矩阵H的在图79中的列数KX1、KX2、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误。

图81为示出将QPSK用作调制方案来测量的(64k,6/15)的第二新LDPC码的BER/FER的模拟结果的示图。

图82为示出将QPSK用作调制方案来测量的(64k,8/15)第二新LDPC码的BER/FER的模拟结果的示图。

图83为示出将QPSK用作调制方案来测量的(64k,10/15)第二新LDPC码的BER/FER的模拟结果的示图。

图84为示出将QPSK用作调制方案来测量的(64k,12/15)第二新LDPC码的BER/FER的模拟结果的示图。

在模拟中，假设AWGN信道，并且50次用作用于解码LDPC码的重复解码次数C。

在图81到图84中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER/FER。实线表示BER，并且虚线表示FER。

根据图81到图84，关于(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码，获得优异的BER/FER。因此，可以确认在使用(64k,6/15)、(64k,8/15)、(64k,10/15)以及(64k,12/15)的第二新LDPC码的数据传输中，确保良好的通信质量。

图85为示出在图51到图54中的(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第二新LDPC码的奇偶校验矩阵H的示图。

对于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第二新LDPC码的第一列到KX1列，列重量是X1，对于后续的KY2列，列重量是X2，对于后续的KY1列，列重量是Y1，对于后续的KY2列，列重量是Y2，对于后续的M-1列，列重量是2，并且对于最后一列，列重量是1。

在本文中，KX1+KX2+KY1+KY2+M-1+1等于(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的第二新LDPC码的代码长度N＝64800位。

图86为示出用于(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的第二新LDPC码的奇偶校验矩阵H的在图85中的列数KX1、KX2、KY1、KY2以及M和列重量X1、X2、Y1以及Y2的示图。

关于(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的第二新LDPC码的奇偶校验矩阵H，与在图12和图13中显示的奇偶校验矩阵的情况一样，更接近顶部(左边)的列的列的列重量往往更大，以便更接近新LDPC码的顶部码位的码位往往更能容忍错误。

图87为示出将QPSK用作调制方案来测量的(16k,7/15)的第二新LDPC码的BER/FER的模拟结果的示图。

图88为示出将QPSK用作调制方案来测量的(16k,9/15)第二新LDPC码的BER/FER的模拟结果的示图。

图89为示出将QPSK用作调制方案来测量的(16k,11/15)第二新LDPC码的BER/FER的模拟结果的示图。

图90为示出将QPSK用作调制方案来测量的(16k,13/15)第二新LDPC码的BER/FER的模拟结果的示图。

在图87到图90中，沿着横坐标标绘Es/No，并且沿着纵坐标标绘BER/FER。实线表示BER，并且虚线表示FER。

根据图87到图90，关于(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的第二新LDPC码，获得优异的BER/FER。因此，可以确认在使用(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的第二新LDPC码的数据传输中，确保良好的通信质量。

图79到图90是由三星提供的数据。

<星座>

图91为在图7中的传输系统中使用的星座的说明性类型的示图。

在图7中的传输系统中，可使用预期由ATSC3.0规定的星座。

图91示出了预期由ATSC3.0使用的星座的说明性类型。

在ATSC3.0中，设置在作为调制方案和LDPC码的组合的MODCOD中使用的星座。

在ATSC3.0中，预期使用5个调制方案，即，QPSK、16QAM、64QAM、256QAM以及1024QAM(1kQAM)。

在ATSC3.0中，预期使用16种类型的LDPC码，对于16k位和64k位的两种类型的代码长度N中的每个，8种类型的编码率r是6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15。

在ATSC3.0中，16种类型的LDPC码由编码率r分成8种类型(与代码长度N无关)，并且预期8种类型的LDPC码(编码率r是6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15的每个LDPC码)和5种类型的调制方案的40(＝8x5)种组合用作能够设置星座的MODCOD。

因此，在ATSC3.0中，MODCOD表示LDPC码的8种类型的编码率r和5种类型的调制方案的组合。

在图91中，在列“NUC形状”列中描述的“NUC_16_6/15”表示在对应于列“NUC形状”的行的MODCOD中使用的星座。

在本文中，例如，“NUC_16_6/15”表示在MODCOD中使用的星座，其中，调制方案是16QAM，并且LDPC码的编码率r是6/15。

如图91中所示，如果调制方案是QPSK，那么相同的星座用于LDPC码的8种类型的编码率r。

而且，如图91中所示，如果调制方案是16QAM、64QAM、256QAM或1024QAM，那么不同的星座用于LDPC码的8种类型的编码率r。

因此，在ATSC3.0中，为QPSK制备一个星座，并且为16QAM、64QAM、256QAM以及1024QAM制备8个星座。

具有信号点的星座均匀的UC(均匀星座)以及星座不均匀的NUC(非均匀星座)。

而且，具有称为1DNUC(一维M²-QAM非均匀星座)的星座、称为2DNUC(二维QQAM非均匀星座)的星座等。

作为QPSK的星座，使用UC。例如，作为16QAM、64QAM以及256QAM的星座，使用2DNUC。例如，作为1024QAM的星座，使用1DNUC。

图92为示出在调制方案是16QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

图93为示出在调制方案是64QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

图94为示出在调制方案是256QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

图95为示出在调制方案是1024QAM时的LDPC码的8个编码率r的星座的一个实例的示图。

在图92到图95中，每个横坐标和每个纵坐标是I轴和Q轴，Re{xl}和Im{xl}表示用作信号点xl的坐标的信号点xl的实数部分和虚数部分。

在图92到图95中，在“用于CR”之后的数值表示LDPC码的编码率r。

LDPC码的编码率r是7/15、9/15、11/15以及13/15的星座基于由三星提供的数据。

图96为示出在调制方案是16QAM的情况下UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

图97为示出在调制方案是64QAM的情况下UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

图98为示出在调制方案是256QAM的情况下UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

图99为示出在调制方案是1024QAM的情况下UC、1DNUC或2DNUC用作星座的BER的测量的模拟结果的示图。

在图96到图99中，沿着横坐标标绘SNR(信噪比)，并且沿着纵坐标标绘BER。

如果调制方案是16QAM、64QAM或256QAM，如图96到图98中所示，那么可以确认BER由1DNUC比由UC提高更多，并且BER进一步由2DNUC比由1DNUC提高更多。

如果调制方案是1024QAM，如图99中所示，那么可以确认BER由1DNUC比由UC提高更多。

图100为示出在调制方案是QPSK时共同用于LDPC码的8个编码率r(＝6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的UC的信号点的坐标的示图。

在图100中，“输入单元字(inputcellword)y”表示由QPSK的UC映射的2位符号，并且“星座点z_q”表示信号点z_q的坐标。信号点z_q的索引q表示符号的离散时间(在一个符号与下一个符号之间的时间间隔)。

在图100中，由复数表示信号点z_q的坐标，并且i表示虚数单位

图101为示出在调制方案是16QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

图102为示出在调制方案是64QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

图103为示出在调制方案是256QAM时共同用于LDPC码的8个编码率r的2DNUC的信号点的坐标的示图。

在图101到图103中，NUC_2^m_r表示如果调制方法是2^mQAM并且LDPC码的编码率是r所使用的2DNUC的信号点的坐标。

在图101到图103中，与在图100中一样，由复数表示信号点z_q的坐标，并且i表示虚数单位。

在图101到图103中，w#k表示在星座的第一象限中的信号点的坐标。

在2DNUC中，星座的第二象限的信号点设置在第一象限的信号点相对Q轴对称地移动到的位置，并且星座的第三象限的信号点设置在第一象限的信号点相对原点对称地移到的位置。进一步，星座的第四象限的信号点设置在第一象限的信号点相对I轴对称地移动的位置。

在本文中，如果调制方案是2^mQAM，那么m位用作一个符号，并且将一个符号映射到对应于该符号的信号点中。

例如，m位符号的符号由0到2^m-1的整数值表示。如果b＝2^m/4，那么由0到2^m-1的整数值表示的y(0)、y(1)、...以及y(2^m-1)可以分成四个符号y(0)到y(b-1)、y(b)到y(2b-1)、y(2b)到y(3b-1)、以及y(3b)到y(4b-1)。

在图100到图103中，w#k的后缀k表示0到b-1的整数值，并且w#k表示对应于从符号y(0)到y(b-1)中的符号y(k)的信号点的坐标。

对应于从符号y(b)到y(2b-1)中的符号y(k+b)的信号点的坐标由-conj(w#k)表示。对应于从符号y(2b)到y(3b-1)中的符号y(k+2b)的信号点的坐标由conj(w#k)表示。对应于从符号y(3b)到y(4b-1)中的符号y(k+3b)的信号点的坐标由conj(w#k)表示。

conj(w#k)表示w#k的复共轭。

例如，如果调制方案是16QAM，那么m＝4位的符号；y(0)、y(1)、...以及y(15)分成四个符号y(0)到y(3)、y(4)到y(7)、y(8)到y(11)、以及y(12)到y(15)，作为b＝2⁴/4＝4。

例如，由于从符号y(0)到y(15)的符号y(12)是从符号y(3b)到y(4b-1)的符号y(k+3b)＝y(0+3x4)，并且k是0，所以对应于符号y(12)的信号点的坐标是-w#k＝-w0。

例如，如果根据图101，LDPC码的编码率r是9/15，那么(NUC_16_9/15)的w0是0.4967+1.2007i，其中，调制方案是16QAM并且编码率r是9/15。因此，对应于符号y(12)的信号点的坐标-w0是-(0.4909+1.2007i)。

图104为示出在调制方案是1024QAM时共同用于LDPC码的8个编码率r的1DNUC的信号点的坐标的示图。

在图104中，NUC_1k_r的列表示在调制方案是1024QAM并且LDPC码的编码率是r时使用的1DNUC的信号点的坐标的u#k的值。

u#k表示用作1DNUC的信号点z_q的坐标的复数的实数部分Re(z_q)和虚数部分Im(z_q)。

图105为示出在用作符号y的坐标和对应于符号y的1DNUC的信号点z_q的复数的实数部分Re(z_q)和虚数部分Im(z_q)之间的关系的示图。

1024QAM的10位符号y由从第一位(最高有效位)开始的y_0,q、y_1,q、y_2,q、y_3,q、y_4,q、y_5,q、y_6,q、y_7,q、y_8,q以及y_9,q表示。

图105的A表示在符号y的奇数5位y_0,q、y_2,q、y_4,q、y_6,q、y_8,q与表示对应于符号y的信号点z_q的(坐标的)实数部分Re(z_q)的u#k之间的对应关系。

图105的B表示在符号y的偶数5位y_1,q、y_3,q、y_5,q、y_7,q以及y_9,q与表示对应于符号y的信号点z_q的(坐标的)虚数部分Im(z_q)的u#k之间的对应关系。

例如，如果1024QAM的10位符号y＝(y_0,q、y_1,q、y_2,q、y_3,q、y_4,q、y_5,q、y_6,q、y_7,q、y_8,q、y_9,q)是(0、0、1、0、0、1、1、1、0、0)，那么5个奇数位(y_0,q、y_2,q、y_4,q、y_6,q、y_8,q)是(0、1、0、1、0)，并且5个偶数位(y_1,q、y_3,q、y_5,q、y_7,q以及y_9,q)是(0、0、1、1、0)。

在图105的A中，5个奇数位(0、1、0、1、0)与u3相关联，因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点z_q的实数部分Re(z_q)是u3。

在图105的B中，5个偶数位(0、0、1、1、0)与u11相关联，因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点z_q的虚数部分Im(z_q)是u11。

例如，如果对于在调制方案是16QAM并且编码率r是7/15时的1DNUC(NUC_1k_7/15)，根据图104，LDPC码的编码率r是7/15，那么u3是1.04，并且u11是6.28。

因此，在对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点z_q的实数部分Re(z_q)中，u3＝1.04，并且在Im(z_q)中，u11＝6.28。结果，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点z_q的坐标由1.04+6.28i表示。

1DNUC的信号点在矩阵中设置在与I轴平行的直线或者与Q轴平行的直线上。然而，在信号点之间的间隔不恒定。在发送信号点(映射到信号点的数据)时，在星座上的信号点的平均功率规范化。在星座上的所有信号点(的坐标)的绝对值的均方根值由P_ave表示时，通过使在星座上的每个信号点z_q乘以均方根值P_ave的平方根的倒数执行规范化。

通过在图92到图105中显示的星座，可以确认获得优异的误码率。

<分块交错器25>

图106为示出在图9中的分块交错器25的一个配置实例的方框图。

分块交错器25具有称为部分1的储存区域以及称为部分2的储存区域。

部分1和2在行(水平)方向储存1位。排列作为在列(竖直)方向储存预定数量的位的储存区域的列的数量C。数量C与符号的位的数量m相等。

在列方向由部分1的列储存的位的数量(在后文中也称为部分列长度)由R1表示，并且部分2的列的部分列长度由R2表示时，(R1+R2)×C等于分块交错的LDPC码的目标的代码长度N(在本实施方式中，64800位或16200位)。

此外，部分列长度R1等于用作循环结构的单位的列数P的360位的倍数。部分列长度R2等于在部分1的部分列长度R1和部分2的部分列长度R2的总和(在后文中也称为列长度)R1+R2除以用作循环结构的单位的列数P的360位时的余数。

在此处，列长度R1+R2等于通过将分块交错的LDPC码的代码长度N除以符号的位数量m时的值。

例如，关于代码长度N是16200位的LDPC码，如果16QAM用作调制方案，那么符号的位数量m是4位，并且列长度R1+R2是4050(＝16200/4)位。

而且，由于在列长度R1+R2＝4050除以用作循环结构的单位的列数P的360位时的余数是90，所以部分列长度R2是90位。

部分1的部分列长度R1是R1+R2-R2＝4050-90＝3960位。

图107为示出部分1和2的列数C以及用于组合代码长度N和调制方案的部分列长度(行数)R1和R2的示图。

图107示出了部分1和2的列数C以及用于组合代码长度N是16200位和代码长度N是64800位的LDPC码以及16QAM、64QAM、256QAM以及1024QAM的调制方案的部分列长度R1和R2。

图108为在分块交错器25中执行的分块交错的示图。

分块交错器25通过写入和读取LDPC码，对部分1和2执行分块交错。

换言之，在分块交错中，如图108的A中所示，从部分1列的上到下的方向(列方向)并且从列的左到右的方向，写入一个码字的LDPC码的码位。

在完成将码位写入部分1的列的最右边列(第C列)的底部时，从部分2列的上到下的方向(列方向)并且从列的左到右的方向，写入码位的剩余部分。

随后，在完成将码位写入部分2的列的最右边列(第C列)的底部时，如图108的B中所示，以C＝m位为单位，在行方向从部分1的数量C的所有第一行中读取码位。

依次朝着更低行读取部分1的数量C的所有列的码位。在完成最后第R1行的读取时，以C＝m位为单位，在行方向从部分2的数量C的所有第一行中读取码位。

顺次朝着最后第R2行的更低行读取部分2的数量C的所有列的码位。

如上所述，以m位为单位从部分1和2中读取的码位供应给映射器117(图8)，作为符号。

<分组交错>

图109为示出在图9中的分组交错器24执行的分组交错的示图。

在分组交错中，一个码字的LDPC码从头开始分成等于作为循环结构的单位的列数P的360位。一个分割(即，360位)被视为位组。一个码字的LDPC码以位组为单位根据预定的模式(在后文中也称为GW模式)交错。

在此处，在LDPC码的一个码字分成位组时，从头部开始的第i+1位组在后文中也称为位组i。

例如，代码长度N是1800位的LDPC码分成5(＝1800/360)个位组0、1、2、3以及4。进一步，例如，代码长度N是16200位的LDPC码分成45(＝16200/360)个位组0、1、...以及44。代码长度N是64800位的LDPC码分成180(＝64800/360)个位组0、1、...以及179。

在后文中，GW模式由表示位组的数字的序列表示。例如，对于代码长度N是1800位的LDPC码，GW模式4、2、0、3、1表示位组0、1、2、3以及4的序列被交错(重新排列)位组的序列4、2、0、3以及1。

可以至少为LDPC码的每个代码长度N设置GW模式。

图110为示出代码长度N是64k位的LDPC码的GW模式的第一实例的示图。

根据在图110中的GW模式，具有64k位的LDPC码的位组的序列0到179交错成位组的序列：

178、140、44、100、107、89、169、166、36、52、33、160、14、165、109、35、74、136、99、97、28、59、7、29、164、119、41、55、17、115、138、93、96、24、31、179、120、91、98、43、6、56、148、68、45、103、5、4、10、58、1、76、112、124、110、66、0、85、64、163、75、105、117、87、159、146、34、57、145、143、101、53、123、48、79、13、134、71、135、81、125、30、131、139、46、12、157、23、127、61、82、84、32、22、94、170、167、126、176、51、102、171、18、104、73、152、72、25、83、80、149、142、77、137、177、19、20、173、153、54、69、49、11、156、133、162、63、122、106、42、174、88、62、78、86、116、155、129、3、9、47、50、144、114、154、121、161、92、37、38、39、108、95、70、113、141、15、147、151、111、2、118、158、60、132、168、150、21、16、175、27、90、128、130、67、172、65、26、40、8。

图111为示出代码长度N是64k位的LDPC码的GW模式的第二实例的示图。

根据在图111中的GW模式，具有64k位的LDPC码的位组的序列0到179交错成位组的序列：

32、84、49、56、54、99、76、178、65、48、87、125、121、51、130、70、90、2、73、123、174、20、46、31、3、89、16、66、30、158、19、137、0、12、153、147、91、33、122、57、36、129、135、24、168、141、52、71、80、96、50、44、10、93、81、22、152、29、41、95、172、107、173、42、144、63、163、43、150、60、69、58、101、68、62、9、166、78、177、146、118、82、6、21、161、4、169、18、106、176、162、175、117、8、128、97、100、111、23、114、45、34、165、28、59、131、143、83、25、61、105、35、104、156、38、102、85、142、164、26、17、160、109、40、11、47、72、124、79、7、136、159、67、1、5、14、94、110、98、145、75、149、119、74、55、155、115、113、53、151、39、92、171、154、179、139、148、103、86、37、27、77、157、108、167、13、127、126、120、133、138、134、140、116、64、88、170、132、15、112。

图112为示出代码长度N是64k位的LDPC码的GW模式的第三实例的示图。

根据在图112中的GW模式，具有64k位的LDPC码的位组的序列0到179交错成位组的序列：

90、64、100、166、105、61、29、56、66、40、52、21、23、69、31、34、10、136、94、4、123、39、72、129、106、16、14、134、152、142、164、37、67、17、48、99、135、54、2、0、146、115、20、76、111、83、145、177、156、174、28、25、139、33、128、1、179、45、153、38、62、110、151、32、70、101、143、77、130、50、84、127、103、109、5、63、92、124、87、160、108、26、60、98、172、102、88、170、6、13、171、97、95、91、81、137、119、148、86、35、30、140、65、82、49、46、133、71、42、43、175、141、55、93、79、107、173、78、176、96、73、57、36、44、154、19、11、165、58、18、53、126、138、117、51、113、114、162、178、3、150、8、22、131、157、118、116、85、41、27、80、12、112、144、68、167、59、75、122、132、149、24、120、47、104、147、121、74、155、125、15、7、89、161、163、9、159、168、169、158。

图113为示出代码长度N是64k位的LDPC码的GW模式的第四实例的示图。

根据在图113中的GW模式，具有64k位的LDPC码的位组的序列0到179交错成位组的序列：

0、154、6、53、30、97、105、121、12、156、94、77、47、78、13、19、82、60、85、162、62、58、116、127、48、177、80、138、8、145、132、134、90、28、83、170、87、59、49、11、39、101、31、139、148、22、37、15、166、1、42、120、106、119、35、70、122、56、24、140、136、126、144、167、29、163、112、175、10、73、41、99、98、107、117、66、17、57、7、151、51、33、158、141、150、110、137、123、9、18、14、71、147、52、164、45、111、108、21、91、109、160、74、169、88、63、174、89、2、130、124、146、84、176、149、159、155、44、43、173、179、86、168、165、95、135、27、69、23、65、125、104、178、171、46、55、26、75、129、54、153、114、152、61、68、103、16、40、128、3、38、72、92、81、93、100、34、79、115、133、102、76、131、36、32、5、64、143、20、172、50、157、25、113、118、161、142、96、4、67。

图114为示出代码长度N是16k位的LDPC码的GW模式的第一实例的示图。

根据在图114中的GW模式，具有16k位的LDPC码的位组的序列0到44交错成位组的序列：

图115为示出代码长度N是16k位的LDPC码的GW模式的第二实例的示图。

根据在图115中的GW模式，具有16k位的LDPC码的位组的序列0到44交错成位组的序列：

6、14、24、36、30、12、33、16、37、20、21、3、11、26、34、5、7、0、1、18、2、22、19、9、32、28、27、23、42、15、13、17、35、25、8、29、38、40、10、44、31、4、43、39、41。

图116为示出代码长度N是16k位的LDPC码的GW模式的第三实例的示图。

根据在图116中的GW模式，具有16k位的LDPC码的位组的序列0到44交错成位组的序列：

21、0、34、5、16、7、1、25、9、24、19、11、6、15、39、38、42、30、18、14、13、23、20、33、3、10、4、8、26、27、41、40、31、2、35、37、43、22、17、12、29、36、28、32、44。

图117为示出代码长度N是16k位的LDPC码的GW模式的第四实例的示图。

根据在图117中的GW模式，具有16k位的LDPC码的位组的序列0到44交错成位组的序列：

15、25、9、27、5、38、13、10、19、16、28、1、36、0、11、17、32、35、7、26、14、21、6、4、23、22、3、18、20、24、30、12、37、2、40、8、33、29、31、34、41、42、43、44、39。

为了分组交错，为LDPC码的编码率r和调制方案的每个组合(而非LDPC码的编码长度N)设置GW模式，从而提高每个组合的比特误码率。

然而，如果为LDPC码的编码长度N和编码率r以及调制方案的所有组合单独设置GW模式，那么每当在发送装置11内使用的LDPC码和调制方案改变时，GW模式应改变。结果，处理变得复杂。

为了分组交错，例如，LDPC码的编码率r分成低比率(例如，6/15、7/15、8/15、9/15)和高比率(例如，10/15、11/15、12/15、13/15)。可以为16k位或64k位的LDPC码的编码长度N、低比率或高比率的LDPC码的编码率r以及16QAM、64QAM、256QAM或1024QAM的调制方案设置GW模式。

在编码长度N、编码率r以及调制方案的上述组合由(编码长度N、编码率r、调制方案)表示时，例如，可以假设编码长度N、编码率r以及调制方案的16个组合是：(16k、低比率、16QAM)、(16k、低比率、64QAM)、(16k、低比率、256QAM)、(16k、低比率、1024QAM)、(16k、高比率、16QAM)、(16k、高比率、64QAM)、(16k、高比率、256QAM)、(16k、高比率、1024QAM)、(64k、低比率、16QAM)、(64k、低比率、64QAM)、(64k、低比率、256QAM)、(64k、低比率、1024QAM)、(64k、高比率、16QAM)、(64k、高比率、64QAM)、(64k、高比率、256QAM)以及(64k、高比率、1024QAM)。

对于设置为64k的LDPC码的编码长度N的组合：(64k、低比率、16QAM)、(64k、低比率、64QAM)、(64k、低比率、256QAM)、(64k、低比率、1024QAM)、(64k、高比率、16QAM)、(64k、高比率、64QAM)、(64k、高比率、256QAM)以及(64k、高比率、1024QAM)，在图110到图113中示出的4个GW模式之中，可以应用提高误码率最多的GW模式。

例如，在图110中的GW模式可以应用于组合(64k、高比率、16QAM)中，在图111中的GW模式可以应用于组合(64k、低比率、64QAM)中，在图112中的GW模式可以应用于组合(64k、高比率、256QAM)中，在图113中的GW模式可以应用于组合(64k、低比率、1024QAM)中。

对于设置为16k的LDPC码的编码长度N的组合：(16k、低比率、16QAM)、(16k、低比率、64QAM)、(16k、低比率、256QAM)、(16k、低比率、1024QAM)、(16k、高比率、16QAM)、(16k、高比率、64QAM)、(16k、高比率、256QAM)以及(16k、高比率、1024QAM)，在图114到图117中示出的4个GW模式之中，可以应用提高误码率最多的GW模式。

例如，在图114中的GW模式可以应用于组合(16k、低比率、16QAM)中，在图115中的GW模式可以应用于组合(16k、高比率、64QAM)中，在图116中的GW模式可以应用于组合(16k、低比率、256QAM)中，并且在图117中的GW模式可以应用于组合(16k、高比率、1024QAM)中。

根据本发明人的模拟，对于在图110中的GW模式，确认尤其可以在(64k,10/15)的第二新LDPC码、(64k,11/15)的第一新LDPC码、(64k,12/15)的第二新LDPC码以及(64k,13/15)的第一新LDPC码中的每个和在图92到图105中显示星座的调制方案16QAM的组合中，实现优异的误码率。

对于在图111中的GW模式，确认尤其可以在(64k,6/15)的第二新LDPC码、(64k,7/15)的第一新LDPC码、(64k,8/15)的第二新LDPC码以及(64k,9/15)的第一新LDPC码中的每个和在图92到图105中显示星座的调制方案64QAM的组合中，实现优异的误码率。

对于在图112中的GW模式，确认尤其可以在(64k,10/15)的第二新LDPC码、(64k,11/15)的第一新LDPC码、(64k,12/15)的第二新LDPC码以及(64k,13/15)的第一新LDPC码中的每个和在图92到图105中显示星座的调制方案256QAM的组合中，实现优异的误码率。

对于在图113中的GW模式，确认尤其可以在(64k,6/15)的第二新LDPC码、(64k,7/15)的第一新LDPC码、(64k,8/15)的第二新LDPC码以及(64k,9/15)的第一新LDPC码中的每个和在图92到图105中显示星座的调制方案1024QAM的组合中，实现优异的误码率。

对于在图114中的GW模式，确认尤其可以在(16k,6/15)的第一新LDPC码、(16k,7/15)的第二新LDPC码、(16k,8/15)的第一新LDPC码以及(16k,9/15)的第二新LDPC码中的每个和在图92到图105中显示星座的调制方案16QAM的组合中，实现优异的误码率。

对于在图115中的GW模式，确认尤其可以在(16k,10/15)的第一新LDPC码、(16k,11/15)的第二新LDPC码、(16k,12/15)的第一新LDPC码以及(16k,13/15)的第二新LDPC码中的每个和在图92到图105中显示星座的调制方案64QAM的组合中，实现优异的误码率。

对于在图116中的GW模式，确认尤其可以在(16k,6/15)的第一新LDPC码、(16k,7/15)的第二新LDPC码、(16k,8/15)的第一新LDPC码以及(16k,9/15)的第二新LDPC码中的每个和在图92到图105中显示星座的调制方案256QAM的组合中，实现优异的误码率。

对于在图117中的GW模式，确认尤其可以在(16k,10/15)的第一新LDPC码、(16k,11/15)的第二新LDPC码、(16k,12/15)的第一新LDPC码以及(16k,13/15)的第二新LDPC码中的每个和在图92到图105中显示星座的调制方案1024QAM的组合中，实现优异的误码率。

<接收设备12的配置实例>

图118为示出在图7中的接收设备12的配置实例的方框图。

OFDM运算单元151从发送装置11中接收OFDM信号(图7)，并且执行OFDM信号的信号处理。将由OFDM运算单元151的信号处理获得的数据供应给帧管理单元152。

帧管理单元152对由从OFDM运算单元151中供应的数据构成的帧执行处理(帧解释)，并且将作为结果获得的目标数据的信号以及控制数据的信号供应给频率解交错器161和153。

频率解交错器153对从帧管理单元152中供应的数据以符号为单位执行频率解交错，以供应给解映射器154。

解映射器154根据由在发送装置11上执行的正交调制而确定的信号布置(星座)，将来自频率解交错器153的数据(在星座上的数据)解映射(执行信号点星座解码)，以执行其正交解调，并且将所获得的数据(LDPC码的(似然))作为结果供应给LDPC解码器155。

LDPC解码器155对来自解映射器154的LDPC码执行LDPC解码，并且将所获得的LDPC目标数据(在本文中，BCH码)作为结果供应给BCH解码器156。

BCH解码器156对来自LDPC解码器155的LDPC目标数据执行BCH解码，并且输出所获得的控制数据(信令)，作为结果。

另一方面，频率解交错器161对来自帧管理152的数据以符号为单位执行频率解交错，以供应给SISO/MISO解码器162。

SISO/MISO解码器162对来自频率解交错器161的数据执行时空解码，以供应给时间解交错器163。

时间解交错器163以符号为单位对来自SISO/MISO解码器162的数据执行时间解交错，以供应给解映射器164。

解映射器164根据由在发送装置11上执行的正交调制确定的符号点布置(星座)，将来自时间解交错器163的数据(在星座上的数据)解映射(执行信号点星座解码)，以执行其正交解调，并且将所获得的数据作为结果供应给位解交错器165。

位解交错器165对来自解映射器164的数据执行位解交错，并且将所获得的LDPC码(其似然)作为结果供应给LDPC解码器166。

LDPC解码器166对来自位解交错器165的LDPC码执行LDPC解码，并且将所述获得的LDPC目标数据(在本文中，BCH码)作为结果供应给BCH解码器167。

BCH解码器167对来自LDPC解码器155的LDPC目标数据执行BCH解码，并且将所获得的数据作为结果供应给BB解扰器168。

BB解扰器168给来自BCH解码器167的数据应用BB解扰，并且将所获得的数据作为结果供应给空删除单元169。

空删除单元169从来自BB解扰器168的数据中删除由在图8中的微调电容器112插入的空值，并且将该数据供应给解多路复用器170。

解多路复用器170将多路复用到来自空删除单元169的数据中的一个或多个流(目标数据)分开，并且输出分开的流作为输出流。

接收装置12可配置为不包括在图48中显示的一些模块。换言之，如果发送装置11(图8)配置为不包括时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124，那么接收装置12可配置为不包括时间解交错器163、SISO/MISO解码器162、频率解交错器161以及频率解交错器153，这些是分别与发送装置11的时间交错器118、SISO/MISO编码器119、频率交错器120以及频率交错器124对应的模块。

<位解交错器的配置实例>

图119是示出在图118中的位解交错器165的配置实例的方框图。

位解交错器165配置有分块解交错器54和分组解交错器55，并且对来自解映射器164的数据执行符号位的(位)解交错(图118)。

即，分块解交错器54执行对应于由在图9中的分块交错器25执行的分块交错的分块解交错(分块交错的反向处理)，即，对来自解映射器164的符号的符号位的分块解交错，以使由分块交错交换的LDPC码的码位(其似然性)的位置恢复原始位置的分块解交错，并且将所获得的LDPC码作为结果供应给分组解交错器55。

分组解交错器55对来自分块解交错器54的LDPC码执行与由在图9中的分组交错器24执行的分组交错对应的分组解交错(分组交错的反向处理)，即，使由在图110到图117中显示的分组交错以位组为单位改变布置的LDPC码的码位以位组为单位重新排列而恢复至原始布置的分组解交错。

如果奇偶交错、分组交错和分块交错应用于从解映射器164中供应给位解交错器165的LDPC码中，那么位解交错器165可执行与奇偶交错对应的所有奇偶解交错(与奇偶交错相反的处理，即，将奇偶交错改变布置的LDPC码的码位恢复原始布置的奇偶解交错)、与分块交错对应的分块解交错以及与分组交错对应的分组解交错。

要注意的是，在图119中的位解交错器165包括执行与分块交错对应的分块解交错的分块解交错器54以及执行与分组转交错对应的分组解交错的分组解交错器55，但是不包括执行与奇偶交错对应的奇偶解交错的模块，并且不执行奇偶解交错。

因此，将应用分块解交错和分组解交错并且不应用奇偶解交错的LDPC码从位解交错器165(其分组解交错器55)中供应给LDPC解码器166。

使用通过至少应用与由在图8中的LDPC编码器115在LDPC编码中使用的奇偶校验矩阵H的奇偶交错对应的列置换而获得的转换奇偶校验矩阵，LDPC解码器166对来自位解交错器165的LDPC码执行LDPC解码，并且将所获得的数据作为结果输出，作为LDPC目标数据的解码结果。

图120是示出由图119的解映射器164、位解交错器165以及LDPC解码器166执行的处理的流程图。

在步骤S111中，解映射器164将来自时间解交错器163的数据(映射在星座上的信号点上的数据)解映射，以执行正交解调，并且将数据供应给位解交错器165，然后，处理移动到步骤S112。

在步骤S112中，位解交错器165对来自解映射器164的数据执行解交错(位解交错)，并且处理移动到步骤S113。

即，在步骤S112中，分块解交错器54在位解交错器165中对来自解映射器164的数据(符号)执行分块解交错，并且将所获得的LDPC码的码位作为结果供应给分组解交错器55。

分组解交错器55对来自分块解交错器54的LDPC码执行分组解交错，并且将所获得的LDPC码(其似然)作为结果供应LDPC解码器166。

在步骤S113中，LDPC解码器166使用由在图8中的LDPC编码器115在LDPC编码中使用的转换奇偶校验矩阵H，即，使用通过至少应用与奇偶校验矩阵H的奇偶交错对应的列置换而获得的转换奇偶校验矩阵，执行对来自分组解交错器55的LDPC码执行LDPC解码，并且将所获得的数据作为结果输出给BCH解码器167，作为LDPC目标数据的解码结果。

虽然为了方便描述，与在图9中一样，也在图119中单独形成执行分块解交错的分块解交错器54以及执行分组解交错的分组解交错器55，但是分块解交错器54和分组解交错器55可一体地形成。

<LDPC解码>

接下来，进一步描述由在图118中的LDPC解码器166执行的LDPC解码。

如上所述，图118中的LDPC解码器166使用通过至少应用与图8中的LDPC编码器115在LDPC编码中使用的奇偶校验矩阵H的奇偶交错对应的列置换而获得的转换奇偶校验矩阵，对来自分组解交错器55的应用分块解交错和分组解交错而没有应用奇偶解交错的LDPC码执行LDPC解码。

在本文中，通常建议的是能够通过使用转换奇偶校验矩阵进行LDPC解码来将运算频率限制在足够可行的范围内，同时限制电路的尺寸的LDPC解码(例如，参照专利号4224777)。

首先，参照图121到图124，首先描述通常建议的使用转换奇偶校验矩阵的LDPC解码。

图121示出了LDPC码的奇偶校验矩阵H的实例，其代码长度N是90并且编码率是2/3。

在图121(同样在稍后描述的图112和图123)中，0由句点(.)表示。

在图121中的奇偶校验矩阵H中，奇偶矩阵具有阶梯结构。

图122示出了相对于图121的奇偶校验矩阵H执行表达式(11)的行置换和表达式(12)的列置换所获得的奇偶校验矩阵H'。

行置换：第(6s+t+1)行→(5t+s+1)行…(11)

列置换：第(6x+y+61)列→第(5y+x+61)列···(12)

在表达式(11)和(12)中，s、t、x以及y分别是在0≤s<5、0≤t<6、0≤x<5以及0≤t<6的范围内的整数。

根据表达式(11)的行置换，执行置换，使得分别使用第1、第2、第3、第4以及第5行代替在除以6时具有余数1的第1、第7、第13、第19以及第25行，并且使用第6、第7、第8、第9以及第10行代替在除以6时具有余数2的第2、第8、第14、第20以及第26行。

根据表达式(12)的列置换，对第61列以及随后的列(奇偶矩阵)执行置换，使得分别使用第61、第62、第63、第64以及第65列代替在除以6时具有余数1的第61、第67、第73、第79以及第85列，并且分别使用第66、第67、第68、第69以及第70列代替在除以6时具有余数2的第62、第68、第74、第80以及第86列。

通过这种方式，通过对图121中的奇偶校验矩阵H执行行置换和列置换所获得的矩阵是图122的奇偶校验矩阵H'。

在本文中，奇偶校验矩阵H的行置换不影响LDPC码的码位的设置。

在将第K+qx+y+1码位交错到第K+Py+x+1码位的位置中的上述奇偶交错的信息长度K、作为循环结构的单元的列数P以及奇偶长度M(在这情况下，30)的除数q(＝M/P)分别是60、5以及6时，在方程式(12)中的列置换与奇偶交错对应。

因此，在图122中的奇偶校验矩阵H'是通过至少应用列置换所获得的转换奇偶校验矩阵，使用在图121中的奇偶校验矩阵H的第K+Py+x+1列置换第K+qx+y+1列(在后文中适当地称为原始奇偶校验矩阵)。

通过图122的奇偶校验矩阵H'乘以通过对图121的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的置换所获得的结果，那么输出零向量。即，如果对作为原始奇偶校验矩阵H的LDPC码(一个码字)的行向量c执行表达式(12)的列置换所获得的行向量表示为c'，那么Hc^T根据奇偶校验矩阵的性质变成零向量。因此，H'c'^T自然地变成零向量。

从上文中，在图122中的转换奇偶校验矩阵H'是通过给原始奇偶校验矩阵H的LDPC码c应用在方程式(12)中的列置换所获得的LDPC码c'的奇偶校验矩阵。

因此，通过给原始奇偶校验矩阵H的LDPC码c应用在方程式(12)中的列置换，使用在图122中的转换奇偶校验矩阵H'解码(LDPC解码)，在列置换之后的LDPC码c'，并且对解码结果，应用在方程式(12)中的列置换的反向置换，可以获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相似的解码结果。

图123示出了以5×5矩阵的单位间隔的图122的转换奇偶校验矩阵H'。

在图123中，转换奇偶校验矩阵H'由5×5(＝p×p)单位矩阵、将单位矩阵的一个或多个1设置为0的矩阵(在后文中，适当地称为准单位矩阵)、通过循环移位单位矩阵或准单位矩阵所获得的矩阵(在后文中，适当地称为移位矩阵)、单位矩阵、准单位矩阵以及移位矩阵中的两个或多个矩阵的总和(在后文中，适当地称为总和矩阵)以及5×5零矩阵的组合表示。

可以说，由5×5单位矩阵、准单位矩阵、移位矩阵、总和矩阵以及零矩阵配置在图123中的转换奇偶校验矩阵H'。因此，构成转换奇偶校验矩阵H'的5×5矩阵(单位矩阵、准单位矩阵、移位矩阵、总和矩阵以及零矩阵)在后文中适当地称为本构矩阵。

同时执行P个校验节点运算和变量节点运算的架构可用于解码由P×P本构矩阵表示的奇偶校验矩阵的LDPC码。

图124是示出执行这种解码的解码装置的配置实例的方框图。

即，图124示出了解码装置的配置实例，其使用通过至少对在图121中的原始奇偶校验矩阵H应用在方程式(12)中的列置换所获得的在图123中的转换奇偶校验矩阵H'，解码LDPC码。

在图124中的解码装置配置有：边数据储存存储器300，其配置有6个FIFO300₁到300₆；选择器301，其选择FIFO300₁到300₆；校验节点计算单元302；两个循环移位电路303和308；边数据储存存储器304，其配置有18个FIFO304₁到304₁₈；选择器305，其选择FIFO304₁到304₁₈；接收数据存储器306，其储存接收数据；变量节点计算单元307；解码字计算单元309；接收数据重新排列单元310以及解码数据重新排列单元311。

首先，描述在边数据储存存储器300和304中储存数据的方法。

边数据储存存储器300配置有6个FIFO300₁到300₆，即，通过使在图123中的转换奇偶校验矩阵H'的行数30除以本构矩阵的行数5(作为循环结构的单元的列数P)所获得的数量。FIFO300_y(y＝1、2、···、6)由储存区域的多个阶段构成，且与其数量等于本构矩阵的行数和列数(作为循环结构的单元的列数P)的五个边对应的消息可同时读取并且写入每个阶段的储存区域。FIFO300_y的储存区域的阶段的数量设置为9，这是在图123中的转换奇偶校验矩阵的行方向的1的最大数量(汉明重量)。

通过在每行的水平方向靠近(closeup)的形式(忽略0)，在FIFO300₁中，储存与在图123中的转换奇偶校验矩阵H'的第一行到第五行中的1的位置对应的数据(变量节点的消息v_i)。即，在第j行和第i列表示为(j,i)时，在FIFO300₁的第一阶段的储存区域中，储存与转换奇偶校验矩阵H'的从(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二阶段的储存区域中，储存与转换奇偶校验矩阵H'的从(1,21)到(5,25)的移位矩阵(通过将5×5单位矩阵向右侧循环移位3所获得的移位矩阵)的1的位置对应的数据。同样，在第三到第八阶段的储存区域中，储存与转换奇偶校验矩阵H'相关联的数据。然后，在第九阶段的储存区域中，储存与转换奇偶校验矩阵H'的从(1,86)到(5,90)的移位矩阵(通过使用0代替5×5单位矩阵的第一行的1并且将该单位矩阵向左侧循环移位1所获得的移位矩阵)的1的位置对应的数据。

在FIFO300₂中，储存与在图123中的转换奇偶校验矩阵H'的第六行到第十行中的1的位置对应的数据。即，在FIFO300₂的第一阶段的储存区域中，储存与配置转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。在第二阶段的储存区域中，储存与构成转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。

即，关于重量是2或更大的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、单位矩阵的一个或多个元素1设置为0的准单位矩阵、以及通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO300₁到300₆之中的相同FIFO)中，储存与重量是1的单位矩阵、准单位矩阵以及移位矩阵的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的边对应的消息)。

在后文中，也在第三到第九阶段的储存区域中，储存与转换奇偶校验矩阵H'相关联的数据。

在FIFO300₃到300₆中，也储存与转换奇偶校验矩阵H'相关联的数据。

边数据储存存储器304配置有18个FIFO304₁到304₁₈，即，通过使转换奇偶校验矩阵H'的列数90除以本构矩阵的列数5(作为循环结构的单元的列数P)所获得的数量。FIFO304_x(x＝1、2、…、18)由储存区域的多个阶段构成，并且从每个阶段的储存区域中可同时读取和写入与五个边对应的消息，边的数量是本构矩阵的行数和列数(作为循环结构的单元的列数P)。

通过在每行的竖直方向靠近的形式(忽略0)，在FIFO304₁中，储存与在图123中的转换奇偶校验矩阵H'的第一列到第五列中的1的位置对应的数据(校验节点的消息u_j)。即，在FIFO304₁的第一阶段的储存区域中，储存与转换奇偶校验矩阵H'的(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二阶段的储存区域中，储存与配置转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。在第三阶段的储存区域中，储存与配置转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。

即，关于重量是2或更大的本构矩阵，在本构矩阵由重量是1的P×P单位矩阵、单位矩阵的一个或多个元素1设置为0的准单位矩阵、以及通过循环移位单位矩阵或准单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO304₁到304₁₈之中的相同FIFO)中，储存与重量是1的单位矩阵、准单位矩阵以及移位矩阵的1的位置对应的数据(与属于单位矩阵、准单位矩阵或移位矩阵的边对应的消息)。

在后文中，在第4和第五阶段的储存区域中，储存与转换奇偶校验矩阵H'相关联的数据。FIFO304₁的储存区域的阶段的数量是5，这是在从转换奇偶校验矩阵的第一到第5列在行方向的1的数量(汉明重量)的最大数量。

在FIFO304₂到304₃中，同样储存与转换奇偶校验矩阵H'相关联的数据，其长度(阶段的数量)是5。在FIFO304₄到304₁₂中，同样储存与转换奇偶校验矩阵H'相关联的数据，其长度是3。在FIFO304₁₃到304₁₈中，同样储存与转换奇偶校验矩阵H'相关联的数据，其长度是2。

接下来，描述在图124中的解码装置的操作。

边数据储存存储器300配置有6个FIFO300₁到300₆，根据信息(矩阵数据)D312，从FIFO300₁到300₆中选择储存数据的FIFO，该信息表示在前一个阶段从循环移位电路308中供应的5个消息D311所属的在图123中的转换奇偶校验矩阵H'的行，并且依次在所选择的FIFO中共同储存这5个消息D311。在读取数据时，边数据储存存储器300依次从FIFO300₁中读取5个消息D300₁，以在后续阶段中，供应给选择器301。在从FIFO300₁中读取消息结束之后，边数据储存存储器300依次从FIFO300₂到300₆中读取消息，以供应给选择器301。

选择器301根据选择的信号D301，从目前从FIFO300₂到300₆中读出数据的FIFO中选择5个消息，并且将所选择的消息作为消息D302供应给校验节点计算单元302。

配置有5个校验节点计算器302₁到302₅的校验节点计算单元302使用通过选择器301供应的消息D302(D302₁到D302₅)(在方程式(7)中的消息v_i)，根据方程式(7)执行校验节点运算，并且将所获得的5个消息D303(D303₁到D303₅)(在方程式(7)中的消息u_j)作为校验节点运算的结果供应给循环移位电路303。

循环移位电路303根据信息(矩阵数据)D305，执行由校验节点计算单元302获得的5个消息D303₁到D303₅的循环移位，该信息表示在转换奇偶校验矩阵H'中对原始单位矩阵(或者准单位矩阵)执行循环移位以获得相应边的值，并且将结果作为消息D304供应给边数据储存存储器304。

配置有18个FIFO304₁到304₁₈的边数据储存存储器304根据信息D305，从FIFO304₁到304₁₈中选择储存数据的FIFO，该信息表示在前一个阶段从循环移位电路303中供应的5个消息D304所属的转换奇偶校验矩阵H'的行，并且依次在所选择的FIFO中共同储存这5个消息D304。在读取数据时，边数据储存存储器304依次从FIFO304₁中读取5个消息D304₁，以在后续阶段中，供应给选择器305。在从FIFO304₁中读取消息结束之后，边数据储存存储器304也依次从FIFO304₂到304₁₈中读取消息，以供应给选择器305。

选择器305根据选择的信号D307，从在FIFO304₁到304₁₈之中的目前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D308供应给变量节点计算单元307和解码字计算单元309。

另一方面，接收数据重新排列单元310通过在方程式(12)中的列置换，重新排列通过与在图51中的奇偶校验矩阵H对应的通信信道13接收的LDPC码D313，并且将LDPC码作为接收数据D314供应给接收数据存储器306。接收数据存储器306从接收数据重新排列单元310中供应的接收数据D314中计算接收LLR(对数似然比)，储存并且共同将这5个接收的LLR作为接收值D309供应给变量节点计算单元307和解码字计算单元309。

配置有5个变量节点计算器307₁到307₅的变量节点计算单元307使用通过选择器305供应的消息D308(D308₁到D308₅)(在方程式(1)中的消息u_j)以及从接收数据存储器306中供应的5个接收值D309(在方程式(1)中的接收值u_0i)，根据方程式(1)执行变量节点运算，并且将所获得的消息D310(D310₁到D310₅)(在方程式(1)中的消息v_i)作为运算结果供应给循环移位电路308。

循环移位电路308根据表示在转换奇偶校验矩阵H'中进行原始单位矩阵(或准单位矩阵)循环移位来获得相应边的值的信息，对由变量节点计算单元307计算的5个消息D310₁到D310₅进行循环移位，并且将结果作为消息D311供应给分支数据储存存储器300。

通过单轮上述运算，可执行LDPC码的单次解码(可变节点操作和校验节点操作)。在图124中的解码装置将LDPC码解码预定的次数，然后，由解码字计算单元309和解码数据重新排列单元311获得最终解码结果，以输出。

即，配置有5个解码字计算器309₁到309₅的解码字计算单元309使用由选择器305输出的5个消息D308(D308₁到D308₅)(在方程式(5)中的消息u_j)以及从接收数据存储器306中供应的5个接收值D309(在方程式(5)中的接收值u_0i)，根据方程式(5)计算解码结果(解码字)，作为多次解码的最终阶段，并且将所获得的解码数据D315作为结果供应给解码数据重新排列单元311。

解码数据重新排列单元311对从解码字计算单元309中供应的解码数据D315，执行在方程式(12)中的列置换的反向置换，从而重新排列其序列，并且输出解码数据，作为最终解码结果D316。

如上所述，通过在奇偶校验矩阵(原始奇偶校验矩阵)上执行行置换和/或列置换，并且将其转换成可以由p×p单位矩阵、其一个或多个元素1变成0的准单位矩阵、循环移位单位矩阵或准单位矩阵的移位矩阵、作为单位矩阵、准单位矩阵、以及移位矩阵中的两个或多个的总和的总和矩阵、以及p×p0矩阵的组合(即，本构矩阵的组合)显示的奇偶校验矩阵(转换奇偶校验矩阵)，关于LDPC码解码，能够采用通过小于奇偶校验矩阵的行数和列数的P同时执行校验节点计算和变量节点计算的架构。在采用通过小于奇偶校验矩阵的行数和列数的P同时执行节点计算(校验节点计算和变量节点计算)的架构的情况下，与通过等于奇偶校验矩阵的行数和列数的数量同时执行节点计算的情况相比，能够在可行范围内抑制操作频率并且执行迭代解码的多个项目。

通过同时执行P个校验节点计算和变量节点计算，构成图118中的接收装置12的LDPC解码器166执行LDPC解码，与在图124中的解码装置的情况一样。

即，为了简化解释，假设由构成图8中的发送装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵是奇偶校验矩阵H，其中，奇偶矩阵具有在图121中所示的阶梯结构，例如，通过将信息长度K、作为循环结构的单元的列数P以及奇偶长度M的因数q(＝M/P)分别设为60、5以及6，发送装置11的奇偶交错器23执行奇偶交错，以将第K+qx+y+1码位交错到第K+Py+x+1码位的位置中。

如上所述，奇偶交错与在方程式(12)中的列置换对应，使得LDPC解码器166不需要执行方程式(12)中的列置换。

因此，在图118中的接收装置12中，如上所述，将不应用奇偶解交错的LDPC码(即，在执行在方程式(12)中的列置换的状态中的LDPC码)从分组解交错器55中供应给LDPC解码器166，并且LDPC解码器166执行与在图124中的解码装置的处理相似的处理，除了不执行在方程式(12)中的列置换以外。

即，图125示出了在图118中的LDPC解码器166的配置实例。

在图125中，LDPC解码器166配置为在图124中的解码装置，除了不提供在图124中的接收数据重新排列单元310以外，并且执行与在图124中的解码装置的处理相似的处理，除了不执行在方程式(12)中的列置换以外，以便省略其描述。

如上所述，LDPC解码器166可配置为没有接收数据重新排列单元310，以便可使其规模小于在图54中的解码装置的规模。

虽然在图121到图125中，为了简化解释，将在LDPC码中的代码长度N、信息长度K、作为循环结构的单元的列数(本构矩阵的行数和列数)以及在LDPC码中的奇偶长度M的因数q(＝M/P)分别设为90、60、5以及6，但是代码长度N、信息长度K、作为循环结构的单元的列数P以及因数q(＝M/P)不限于上述值。

即，在图8的发送装置11中，LDPC编码器115输出LDPC码，例如，其代码长度N是64800、16200等，信息K是N–Pq(＝N–M)，作为循环结构的单元的列数P是360，并且因数q设为M/P，在图125中的LDPC解码器166也可适用于对这种LDPC码同时执行P校验节点运算和变量节点运算来执行LDPC解码的情况。

<示出分块解交错器54的配置实例的方框图>

图126为示出分块解交错器54的一个配置实例的方框图。

分块解交错器54具有与在图106中显示的分块交错器25相似的配置。

分块解交错器54具有称为部分1的储存区域以及称为部分2的储存区域。部分1和2在行方向储存一位。设置作为用于在列方向储存预定数量的位的储存区域的列数C。数量C等于符号的位数m。

通过写入和读取LDPC码，分块解交错器54对部分1和2执行分块解交错。

在分块解交错中，按照在图106中的分块交错器读取LDPC码的顺序写入LDPC码(作为符号)。

进一步，在分块解交错中，按照在图106中的分块交错器25写入LDPC码的顺序来读取LDPC码。

即，在由在图106中的分块交错器25执行的分块交错中，LDPC码在列方向写入部分1和2中，并且在行方向读取。在由在图126中的分块解交错器54执行的分块解交错中，LDPC码在行方向写入部分1和2中，并且在列方向读取。

<位解交错器165的另一个配置实例>

图127是示出在图118中的位解交错器165的另一个配置实例的方框图。

在图中，将相同的参考数字分配给在与在图119中的部分对应的部分，并且在后文中适当地省略其描述。

即，在图127中的位解交错器165通过与在图119中的方式相同的方式配置，除了新提供奇偶解交错器1011以外。

在图127中，位解交错器165配置有分块解交错器54、分组解交错器55以及奇偶解交错器1011并且对来自解映射器164的LDPC码的码位执行位解交错。

即，分块解交错器54对来自解映射器164的LDPC码执行与由发送装置11的分块交错器25执行的分块交错对应的分块解交错(分块交错的反向处理)，即，用于将由分块交错而交换的码位的位置恢复原始位置的分块解交错，并且将所获得的LDPC码作为结果供应给分组解交错器55。

分组解交错器55对来自分块解交错器54的LDPC码应用与作为由发送装置11的分组交错器24执行的重新排列处理的分组交错对应的分组解交错。

将作为分组解交错的结果获得的LDPC码从分组解交错器55中供应给奇偶解交错器1011。

奇偶解交错器1011对在分组解交错器55的分组解交错之后的码位，执行与由发送装置11的奇偶交错器23执行的奇偶交错对应的奇偶解交错(奇偶交错的反向处理)，即，将由奇偶交错改变其布置的LDPC码的码位恢复原始设置的奇偶解交错。

将作为奇偶解交错的结果获得的LDPC码从奇偶解交错器1011中供应给LDPC解码器166。

因此，在图127中的位解交错器165中，将应用分块解交错、分组解交错以及奇偶解交错的LDPC码(即，通过根据奇偶校验矩阵H进行LDPC编码获得的LDPC码)供应给LDPC解码器166。

LDPC解码器166使用由发送装置11的LDPC编码器115使用的奇偶校验矩阵H，从位解交错器165中执行LDPC码的LDPC解码。即，LDPC解码器166使用由发送装置11的LDPC编码器115用于LDPC编码的奇偶校验矩阵H本身或者使用通过给奇偶校验矩阵H至少应用与奇偶交错对应的列置换来获得的转换奇偶校验矩阵，从位解交错器165中执行LDPC码的LDPC解码。

在本文中，在图127中，由于将通过LDPC编码根据奇偶校验矩阵H获得的LDPC码从位解交错器165(其奇偶解交错器1011)中供应给LDPC解码器166，所以在使用由发送装置11的LDPC编码器115用于LDPC编码的奇偶校验矩阵H本身，执行LDPC码的LDPC解码时，LDPC解码器166可配置有通过全串联解码方案执行LDPC解码以便依次给每个节点执行消息(校验节点消息和变量节点消息)的运算的解码装置或者通过全并联解码方案执行LDPC解码以便同时(平行)给所有节点执行消息的运算的解码装置。

而且，在LDPC解码器166使用通过至少执行与由发送装置11的LDPC编码器115用于LDPC编码的奇偶校验矩阵H的奇偶交错对应的列置换所获得的转换奇偶校验矩阵，执行LDPC码的LDPC解码时，LDPC解码器166可配置有以下架构的解码装置，该解码装置是同时执行P(或除了1以外的除数P)个校验节点运算和变量节点运算的架构的解码装置并且具有接收数据重新排列单元310，以相对于LDPC码执行与列置换(奇偶校验交错)相同的列置换，以获得转换奇偶校验矩阵，并且重新排列LDPC码的码位。

虽然在图128中，为了方便描述，单独地形成执行分块解交错的分块解交错器54、执行分组解交错的分组解交错器55以及执行奇偶解交错的奇偶解交错器1011，但是分块解交错器54、分组解交错器55以及奇偶解交错器1011中的两个或多个可一体地形成，与发送装置11的奇偶交错器23、分组交错器24以及分块交错器25一样。

<接收系统的配置实例>

图128为示出接收装置12可以适用的接收系统的第一配置实例的方框图。

在图128中，接收系统配置有获取单元1101、传输信道解码处理器1102以及信息源解码处理器1103。

获取单元1101通过在图中未示出的传输信道(通信信道)，例如，地面数字广播、卫星数字广播、CATV网络、互联网或其他网络，获取包括对节目的LDPC目标数据(例如，图像数据或声音数据)至少执行LDPC编码所获得的LDPC码的信号，并且将该信号供应给传输信道解码处理器1102。

在本文中，如果通过地面波、卫星波或CATV(有线电视)网络从广播站中广播由获取单元1101获取的信号，则使用调谐器和STB(机顶盒)配置获取单元1101。在通过多播(例如，IPTV(互联网协议电视))从网络服务器中传输由获取单元1101获取的信号时，使用网络I/F(接口)，例如，NIC(网络接口卡)，配置获取单元1101。

传输信道解码处理器1102与接收装置12对应。传输信道解码处理器1102对由获取单元1101通过传输信道获得的信号，应用传输信道解码处理，至少包括用于纠正在传输信道中发生的错误的处理，并且将所获得的信号作为结果供应给信息源解码处理器1103。

即，通过传输信道由获取单元1101获取的信号是通过至少执行用于纠正在传输信道中发生的错误的纠错编码所获得的信号，并且传输信道解码处理器1102对这种信号应用传输信道解码处理，例如，纠错处理。

在本文中，例如，纠错编码包括LDPC编码、BCH编码等。在本文中，作为纠错编码，至少执行LDPC编码。

而且，传输信道解码处理可包括调制信号的解调等。

信息源解码处理器1103对应用传输信道解码处理的信号，应用信息源解码处理，至少包括用于将压缩信息扩展为原始信息的处理。

即，具有以下情况：对由获取单元1101通过传输信道获取的信号应用压缩信息的压缩编码，以便减少作为信息的图像和音频的数据量，并且在这种情况下，信息源解码处理器1103对应用传输信道解码处理的信号，应用信息源解码处理，例如，用于将压缩信息扩展为原始信息的处理(扩展处理)。

如果不对由获取单元1101通过传输信道获取的信号应用压缩编码，那么信息源解码处理器1103不执行用于将压缩信息扩展为原始信息的处理。

在本文中，例如，扩展处理包括MPEG解码等。而且，除了扩展处理以外，传输信道解码供应还可能包括解扰等。

在如上所述配置的接收系统中，例如，获取单元1101对图像和音频的数据应用压缩编码(例如，MPEG编码)，并且获得该信号，给该信号应用纠错编码(例如，LDPC编码)，以通过传输信道供应给传输信道解码处理器1102。

传输信道解码处理器1102给来自获取单元1101的信号应用与由接收装置12执行的处理相似的处理等，作为传输信道解码处理，并且将所获得的信号作为结果供应给信息源解码处理器1103。

信息源解码处理器1103给来自传输信道解码处理器1102的信号应用信息源解码处理，例如，MPEG解码，并且输出所获得的图像或音频，作为结果。

如上所述在图128中的接收系统可应用于电视调谐器等中，例如，该调谐器接收电视广播，作为数字广播。

可以形成获取单元1101、传输信道解码处理器1102以及信息源解码处理器1103中的每个，作为一个单独的装置(硬件(IC(集成电路)等)或软件模块)。

而且，关于获取单元1101、传输信道解码处理器1102以及信息源解码处理器1103，可以形成一组获取单元1101和传输信道解码处理器1102、一组传输信道解码处理器1102和信息源解码处理器1103以及一组获取单元1101、传输信道解码处理器1102以及信息源解码处理器1103，作为一个单独的装置。

图129为示出接收装置12可以适用的接收系统的第二配置实例的方框图。

同时，在图中，将相同的参考数字分配给与在图128中的部分对应的部分，并且在后文中适当地省略其描述。

在图129中的接收系统与在图128中的接收系统的共同之处在于，包括获取单元1101、传输信道解码处理器1102以及信息源解码处理器1103，并且与在图128中的接收系统的不同之处在于，新提供输出单元1111。

例如，输出单元1111是显示图像的显示装置以及用于输出声音的扬声器，并且输出图像、音频等，作为从信息源解码处理器1103中输出的信号。即，输出单元1111显示图像或者输出音频。

例如，如上所述在图129中的接收系统可以应用于接收作为数字广播的电视广播的TV(电视接收器)、接收无线电广播的无线电接收器等中。

如果对由获取单元1101获得的信号不应用压缩编码时，那么将由传输信道解码处理器1102输出的信号供应给输出单元1111。

图130为示出接收装置12可以适用的接收系统的第三配置实例的方框图。

在图中，将相同的参考数字分配给与在图128中的部分对应的部分，并且在后文中适当地省略其描述。

在图130中的接收系统与在图128中的接收系统的共同之处在于，包括获取单元1101和传输信道解码处理器1102。

然而，在图130中的接收系统与在图128中的接收系统的不同之处在于，不提供信息源解码处理器1103，并且新提供了记录单元1121。

记录单元1121在记录(储存)介质(例如，光盘、硬盘(磁盘)以及闪速存储器)内记录(储存)从传输信道解码处理器1102中输出的信号(例如，MPEGTS的TS数据包)。

如上所述在图130中的接收系统可以应用于记录电视广播的记录器等中。

在图130中，可给接收系统提供信息源解码处理器1103，并且信息源解码处理器1103可记录应用信息源解码处理的信号，即，通过在记录单元1121内解码所获得的图像和音频。

<计算机的一个实施方式>

上述一系列处理可由硬件或者由软件执行。在一系列处理由软件执行时，配置软件的程序安装在通用计算机等内。

图131示出了安装执行这系列处理的程序的计算机的一个实施方式的配置实例。

程序可以提前储存在硬盘705以及作为储存在计算机内的记录介质的ROM703内。

可替换地，程序可以临时或永久储存(记录)在可移动记录介质711上，例如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可提供可移动记录介质711，作为所谓的封装软件。

除了从上述可移动记录介质711中安装在计算机上以外，程序还可通过用于数字卫星广播的卫星从下载站中无线发送给计算机，或者通过网络(例如，LAN(局域网)以及互联网)有线发送给计算机，并且计算机可接收由通信单元708通过这种方式发送的程序，以安装在内部硬盘705内。

计算机具有嵌入的CPU(中央处理器)702。输入/输出接口710通过总线701连接至CPU702，并且在通过用户操作配置有键盘、鼠标、麦克风等的输入单元707而通过输入/输出接口710输入指令时，CPU702根据所述指令执行储存在ROM(只读存储器)703内的程序。可替换地，CPU702将储存在硬盘705内的程序、从由卫星或网络中发送而被通信单元708接收并且安装在硬盘705内的程序、或者从安装到驱动器709中并且在硬盘705运行的可移动记录介质711中读出的程序，加载在RAM(随机存取存储器)704上以执行该程序。根据这个，CPU702执行根据上述流程图的处理或者由上述方框图的配置执行的处理。然后，例如，CPU702根据需要通过输入/输出接口710从配置有LCD(液晶显示器)、扬声器等的输出单元706中输出处理结果，或者从通信单元708中发送处理结果，或者在硬盘705内记录处理结果。

在本文中，在本说明书中，处理步骤不需要沿着在流程图中描述的顺序按照时间顺序处理，以允许计算机执行各种处理，并且还包括平行或单独执行的处理(例如，平行处理或通过对象的处理)。

而且，程序可由一个计算机处理或者由多个计算机通过分布的方式处理。进一步，程序可发送给远程计算机进行执行。

本技术的实施方式不限于上述实施方式，并且在不背离本技术的范围的情况下，可进行各种修改。

例如，上述新LDPC码(的奇偶校验矩阵初始值表格)可穿过通信信道13(图7)，通信信道中的任一个是卫星电路、地面波以及电缆(有线电路)。而且，新LDPC码可用于数据传输，而非数字广播。

上述GW模式可应用于除了新LDPC码以外的任何其他LDPC码中。而且，应用上述GW模式的调制方案不限于16QAM、64QAM、256QAM以及1024QAM。

本文中描述的效果不受限制，仅是说明性的，可具有除了在本文中描述的效果之外的效果。

参考符号的说明

11：发送装置

12：接收装置

23：奇偶交错器

24：分组交错器

25：分块交错器

31：存储器

32：交换单元

54：分块解交错器

55：分组交错器

111：模式自适应/多路复用器

112：微调电容器

113：BB加扰器

114：BCH编码器

115：LDPC编码器

116：位交错器

117：映射器

118：时间交错器

119：SISO/MISO编码器

120：频率交错器

121：BCH编码器

122：LDPC编码器

123：映射器

124：频率交错器

131：帧构建器&资源分配单元

132：OFDM生成单元

151：OFDM处理器

152：帧管理单元

153：频率解交错器

154：解映射器

155：LDPC解码器

156：BCH解码器

161：频率解交错器

162：SISO/MISO解码器

163：时间解交错器

164：解映射器

165：位解交错器

166：LDPC解码器

167：BCH解码器

168：BB解扰器

169：空删除

170：解多路复用器

300：边数据储存存储器

301：选择器

302：校验节点计算单元

303：循环移位电路

304：边数据储存存储器

305：选择器

306：接收数据存储器

307：变量节点计算单元

308：循环移位电路

309：解码字计算单元

310：接收数据重新排列单元

311：解码数据重新排列单元

601：编码处理器

602：储存单元

611：编码率设置单元

612：初始值表格读取单元

613：奇偶校验矩阵生成单元

614：信息位读取单元

615：编码奇偶运算单元

616：控制器

701：总线

702：CPU

703：ROM

704：RAM

705：硬盘

706：输出单元

707：输入单元

708：通信单元

709：驱动器

710：输入/输出接口

711：可移动记录介质

1001：反向交换单元

1002：存储器

1011：奇偶解交错器

1101：获取单元

1101：传输信道解码处理器

1103：信息源解码处理器

1111：输出单元

1121：记录单元

Claims

1.一种数据处理装置，包括：

分组交错单元，执行以360位的位组为单位将代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码进行交错的分组交错，

从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且

在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：

2.根据权利要求1所述的数据处理装置，进一步包括：

映射单元，以4位为单位将所述LDPC码映射在由调制方案限定的16个信号点中的任一个上。

3.根据权利要求1所述的数据处理装置，进一步包括：

编码器，基于代码长度是16200位并且编码率是6/15的LDPC码的奇偶校验矩阵来执行LDPC编码，

所述LDPC码包括信息位和奇偶位，

所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

所述奇偶校验矩阵初始值表格是指示每360列的所述信息矩阵部分的元素1的位置的表格，所述奇偶校验矩阵初始值表格为：

138813618839879485591895419502762283728474209434250925334549857315837615069427127740279368235830786009001941994429710

619792100211481528153319252207276630213267359339474832487351095488588260796097627664996584673867957550772377868732906092709401

499717155117912535313535823813404743095126518652195716597762366406658665917085719974857726787880278066842588029309946495539671

658405878248512

3245474381179369

465655981129461

975236844446095

4128599391829473

9382253065320

4831195719669

13812289499656

3353444958298053

788591189674

757595919670

43181239271

422875879270

884791469556

1152137763。

4.根据权利要求1所述的数据处理装置，进一步包括：

编码器，基于代码长度是16200位并且编码率是7/15的LDPC码的奇偶校验矩阵来执行LDPC编码，

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

43265589394212851427173821992441256529323201414444194678496354235922643365646656747875147892

22045369082611161425148819013119318235683800395340714782503855556836687171317609785083178443

30045449793017572145231423722467281931913256369939844538496554615742591261356649763680788455

24655656099901319139414651918197624632987333036774195424049475372645369507066841285008599

1373466853247777

189393057666877

3296142075747

1108476867437106

1282227427506204

2279258727376344

2889316472758040

133273450818386

43732037121

428071288490

61945636206

279968146991

24442125925

171976578554

5318956685

58454206856

295858348103。

5.根据权利要求1所述的数据处理装置，进一步包括：

编码器，基于代码长度是16200位并且编码率是8/15的LDPC码的奇偶校验矩阵来执行LDPC编码，

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

551982518712098247826592820320032943650380439494426446045034568459049495219566257385905591161606404663767086737681472637412

81391127216332062288234433503353539084033416344904929526253995576576859106331643068446867720172747290734373507378738774407554

105975342134804120444459575971611966176761681070677353

613848514441512261529903109560464356513663267047507

20858105125393049516253086158639166046744707171957238

1140583862036748

6282646664816638

2346259254367487

2219389758967528

289760287018

128518635324

307560056466

560207551

212137517507

402754887542

260127011

382355315687

137922625297

188274987551

374948067227

220746898

176167482

968237480

519558807559。

6.根据权利要求1所述的数据处理装置，进一步包括：

编码器，基于代码长度是16200位并且编码率是9/15的LDPC码的奇偶校验矩阵来执行LDPC编码，

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

3504621291138318212235249333283353377238723923425944264542497253476217624663326386

1778691214125313981482173720142161233131083297343843884430445645224783527360376395

34750165896616221659193421172527316832313379342737394218449748945000516757285975

319398599114317963198352138864139445345564636468847534986519952245496569857246123

1622573045249451695185525272780290229583439348442244769492851565303597163586477

807169529414276

2652285746606358

329210024123632

1151123138724869

1561356551385303

4077941455

343856835749

150419853563

44050216321

19436455923

121714626422

121247155973

409851005642

551258576226

258355065933

78418014890

473447794875

93850815377

12741254704

124421783352

365963506465

168634644336。

7.一种数据处理方法，包括：

分组交错的步骤，以360位的位组为单位将代码长度是16200位并且编码率是6/15、7/15、8/15或者9/15的LDPC码进行分组交错，

从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且

8.一种数据处理装置，包括：

分组解交错单元，将从发送装置发送的数据中获得的分组交错后的LDPC码的序列恢复到原始序列，

所述发送装置包括：

从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且

9.根据权利要求8所述的数据处理装置，进一步包括：

解映射单元，将从所述发送装置发送的数据中获得的映射数据解映射，所述发送装置进一步包括映射单元，所述映射单元以4位为单位将所述LDPC码映射在由调制方案限定的16个信号点中的任一个上。

10.根据权利要求8所述的数据处理装置，进一步包括：

解码器，解码从所述发送装置发送的数据中提供的所述LDPC码，

所述发送装置还包括：

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

658405878248512

3245474381179369

465655981129461

975236844446095

4128599391829473

9382253065320

4831195719669

13812289499656

3353444958298053

788591189674

757595919670

43181239271

422875879270

884791469556

1152137763。

11.根据权利要求8所述的数据处理装置，进一步包括：

所述发送装置还包括：

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

1373466853247777

189393057666877

3296142075747

1108476867437106

1282227427506204

2279258727376344

2889316472758040

133273450818386

43732037121

428071288490

61945636206

279968146991

24442125925

171976578554

5318956685

58454206856

295858348103。

12.根据权利要求8所述的数据处理装置，进一步包括：

所述发送装置还包括：

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

105975342134804120444459575971611966176761681070677353

613848514441512261529903109560464356513663267047507

20858105125393049516253086158639166046744707171957238

1140583862036748

6282646664816638

2346259254367487

2219389758967528

289760287018

128518635324

307560056466

560207551

212137517507

402754887542

260127011

382355315687

137922625297

188274987551

374948067227

220746898

176167482

968237480

519558807559。

13.根据权利要求8所述的数据处理装置，进一步包括：

所述发送装置还包括：

所述LDPC码包括信息位和奇偶位，

所述信息矩阵部分由奇偶校验矩阵初始值表格表示，并且

所述奇偶校验矩阵初始值表格是指示每360列的信息矩阵部分的元素1的位置的表格，所述信息矩阵部分为：

1622573045249451695185525272780290229583439348442244769492851565303597163586477

807169529414276

2652285746606358

329210024123632

1151123138724869

1561356551385303

4077941455

343856835749

150419853563

44050216321

19436455923

121714626422

121247155973

409851005642

551258576226

258355065933

78418014890

473447794875

93850815377

12741254704

124421783352

365963506465

168634644336。

14.一种数据处理方法，包括：

分组解交错的步骤，将从发送装置发送的数据中获得的分组交错后的LDPC码的序列恢复至原始序列，所述发送装置包括：

从所述16200位的LDPC码的排头开始的第(i+1)位组是位组i，并且在所述分组交错中，将所述16200位的LDPC码的位组0到44的序列交错为以下位组的序列：