CN101124731A - 剪裁式比特倒置交织器 - Google Patents

剪裁式比特倒置交织器 Download PDF

Info

Publication number
CN101124731A
CN101124731A CNA2005800484333A CN200580048433A CN101124731A CN 101124731 A CN101124731 A CN 101124731A CN A2005800484333 A CNA2005800484333 A CN A2005800484333A CN 200580048433 A CN200580048433 A CN 200580048433A CN 101124731 A CN101124731 A CN 101124731A
Authority
CN
China
Prior art keywords
size
interleaving
sequence
bit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800484333A
Other languages
English (en)
Other versions
CN101124731B (zh
Inventor
R·保兰基
A·汉德卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101124731A publication Critical patent/CN101124731A/zh
Application granted granted Critical
Publication of CN101124731B publication Critical patent/CN101124731B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种裁剪式比特倒置交织器支持不同的分组尺寸和可变的码率，提供良好的扩展和收缩编码特性。为了对数据进行交织处理，先接收拥有第一尺寸的输入数据分组。将该分组扩展成第二尺寸，例如，这通过添加填充符或正确地产生写地址来实现，其中第二尺寸是2的幂。根据用于第二尺寸的比特倒置交织方案，对扩展分组进行交织处理，从而将扩展分组中的比特按照它们的索引进行重新排序。通过裁剪比特倒置交织器的输出，例如，去掉填充符或正确地产生读地址，形成交织数据分组。裁剪式比特倒置交织器可以和各种类型的FEC码(例如，Turbo码、卷积码或低密度奇偶校验(LDPC)码)结合起来使用。

Description

剪裁式比特倒置交织器
发明领域
[0001]概括地说，本发明涉及通信，具体地说，本发明涉及在通信系统中对数据进行交织处理的技术。
背景技术
[0002]在通信系统中，发射机通常对业务数据分组进行编码以生成编码比特分组，对该编码比特进行交织或重排，然后，调制该交织的比特以生成调制符号。然后，该发射机处理该调制符号并将其通过通信信道进行传输。通信信道中的缺陷(如，热噪声、干扰、乱真信号等等)会使数据传输降级。接收机获取到的是传输的调制符号失真版本。
[0003]编码和交织使得接收机能在接收的符号有降级的情况下恢复该传输业务数据。编码可以包括检错编码和/或前向纠错(FEC)编码，检错编码使得接收机可以检测出接收的业务数据中的错误，前向纠错(FEC)编码使得接收机可以纠正接收的业务数据中的错误。这样的冗余使得：即使在传输期间遇到一些错误，接收机仍可以恢复该传输的业务数据。交织处理将分组中的编码比特重排或打乱，这样，在位置上彼此距离较近的编码比特在传输过程中在时间、频率和/或空间上得以彼此分散开。如果在传输过程中出现突发性的错误，则这些错误在接收机解交织后会分开，这样就提高了解码性能。
[0004]交织器通常只能针对特定尺寸的分组达到好的性能。(术语“尺寸”和“长度”是同义的并且在本申请中可以交换使用。)如果通信系统支持多种分组尺寸，则通常要设计不同的交织器用于各分组尺寸。将多个交织器用于不同的分组尺寸会使发射机端的交织处理和接收机端的解交织处理变得很复杂，如果该系统支持很大范围内的分组尺寸时，尤其如此。
[0005]因此，本领域需要一些技术可以高效地对不同尺寸的分组进行交织处理。
发明内容
[0006]本申请描述了利用剪裁式比特倒置交织器对不同尺寸的分组进行交织处理的技术。比特倒置交织器接受Nbr个输入比特的分组，并且根据它们的索引重排这些比特，这样在输入分组中索引i位置的比特就放置到交织分组中索引j位置，其中，j就是i的比特倒置值。该比特倒置交织器所适用的分组尺寸是2的幂。该剪裁式比特倒置交织器接受N个输入比特的分组，并且根据它们的索引重排这些比特，这类似于比特倒置交织器。但是，N可以是任意值，而不必限制为2的幂。该剪裁式比特倒置交织器支持不同的分组尺寸和可变的码率，并且还提供很好的扩展和收缩编码特性，如下面描述的一样，这会提高解码性能。
[0007]在数据交织处理的一个实施例中，接收拥有第一尺寸的输入数据分组。将该分组扩展成第二尺寸，例如，这通过向该分组添加填充符或正确地产生用于将该分组写入存储器的写地址来实现，其中第二尺寸是2的幂。根据第二尺寸的比特倒置交织器对扩展的分组进行交织。然后通过对该比特倒置交织器的输出进行收缩编码，如，这通过去掉填充符或正确地生成用于从存储器读取分组地读地址来实现。
[0008]该剪裁式比特倒置交织器可以和各种类型的FEC码(如Turbo码、卷积码、低密度奇偶校验(LDPC)码等等)结合起来使用。该剪裁式交织技术还可以扩展到其它类型的交织器，如，举个例子，线性同余序列(LCS)交织器、伪随机交织器等等。对于这些其它类型的交织器，交织器尺寸可以是2的幂，也可以不是2的幂。
[0009]下面将进一步详细描述本发明的各个方面和实施例。
附图说明
[0010]通过下面结合附图给出的详细描述，本发明的特色和本质将变得更加显而易见，在所有附图中，相同的标记表示相同的部件，其中：
[0011]图1示出了发射机的框图；
[0012]图2示出了接收机的框图；
[0013]图3示出了4比特倒置交织器的工作过程；
[0014]图4示出了4比特剪裁式倒置交织器的工作过程；
[0015]图5示出了执行剪裁式比特倒置交织处理的过程；
[0016]图6示出了信道交织器的框图；
[0017]图7示出了有剪裁式比特倒置交织器的Turbo编码器；
[0018]图8示出了有剪裁式比特倒置交织器的卷积编码器；
[0019]图9示出了有剪裁式比特倒置交织器的LDPC编码器。
具体实施方式
[0020]本申请中使用的“示例性的”一词意味着“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。
[0021]通信系统广泛地用于各种通信业务，如语音、分组数据等等。这些系统可以是时分、频分和/或码分多址系统，能够支持多个用户通过共享可用的系统资源同时进行通信。这类多址系统的例子包括码分多址(CDMA)系统、多载波CDMA(MC-CDMA)、宽带CDMA(W-CDMA)、高速下行链路分组访问(HSDPA)、时分多址(TDMA)系统、频分多址(FDMA)系统和正交频分多址(OFDMA)系统。
[0022]图1示出了无线通信系统中发射机110的一个实施例的框图。在发射机110中，成帧单元114从数据源112接收业务数据(或信息比特)，形成信息比特分组，并对每个信息分组进行格式化，以生成相应的数据分组。对每个分组格式化包括，举个例子，(1)生成该信息比特的循环冗余校验码(CRC)，(2)将CRC值、头、填充符、尾部比特等等附加到信息比特，(3)用扰码对所有的比特进行加扰，以生成该数据分组。编码器116根据编码方案对每个数据分组进行编码并提供相应的编码分组。该编码方案可以包括Turbo码、卷积码、LDPC码、不规则的重复积聚(IRA)码(也可以看作是一种LDPC码)、分组码、其它FEC码或者它们的组合。该编码过程在编码分组中生成冗余，这样可以提高数据传输的可靠性。
[0023]信道交织器118根据交织方案对每个编码分组中的编码比特进行交织处理(即，重排或打乱)，并生成相应的交织分组。该交织过程为编码分组提供时间、频率和/或空间分集，并且可以按照下面的描述执行。收缩编码单元120在每个交织分组中剪裁掉(即，删除)0个或更多的比特，以获取该分组的期望数量的比特。编码器116可以实现某个基础码，该基础码针对分组中的ND个数据比特生成NC个编码比特，其中ND≥1并且NC依赖于ND和该基础码的码率。举个例子，如果基础码的比率Rbase＝1/5，则编码器116为每个数据比特生成5个编码比特，并且NC＝5ND。如果针对该分组要传送NT个编码比特，其中NT＜NC，则收缩编码单元120删除NC-NT个编码比特并且提供该分组的剩余的NT个编码比特。该分组的实际码率就是R＝ND/NT，该比率高于基本码率Rbase＝1/5。收缩编码单元1 20提供的输出分组包括在每个交织分组中未经收缩编码的比特。
[0024]符号映射器122根据调制方案对每个输出分组中的比特进行映射并且提供调制符号。该符号映射处理可以由下面两步来完成(1)将多组B个比特分组以构成B-比特二进制值，其中B≥1，以及(2)将每个B-比特二进制值映射到所选的调制方案的信号星座图中的一点。每个调制符号是对应于一组B比特的映射信号点的复数值。符号映射器122为每个输出分组提供一个调制符号分组。
[0025]发射机单元(TMTR)124根据系统的设计，处理调制符号和产生数据抽样。举个例子，发射机单元124可以执行正交频分复用(OFDM)调制、频谱扩展等等。发射机单元124还修整数据抽样(如，数模转换、滤波、放大和上变频)，以生成调制信号，该信号通过天线126发射。
[0026]控制器130控制发射机110的各种处理单元的工作。举个例子，控制器130可以选择特定的格式用于每个数据分组。所选的格式可以与该数据分组的各种参数相关联，如，举个例子，分组的尺寸、编码方案或用于该分组的码率、用于该分组的调制方案等等。然后，控制器130可以根据针对每个分组所选的格式，对成帧单元114、编码器116、信道交织器118、收缩编码单元120和符号解映射器122进行各种控制。存储器单元132存储控制器130所用的程序代码和数据。
[0027]图2示出了该系统中接收机150的一个实施例的框图。在接收机150中，天线152从发射机110接收传输信号并且向接收机单元(RCVR)154提供接收到的信号。接收机单元154对该收到的信号进行处理，方式与发射机单元124所进行的处理是互补的，并且提供收到的符号。符号解映射器156根据每个分组所用的调制方案，对该每个分组的接收到的符号进行解调并且提供解调的数据分组。可删除信息插入单元158向每个分组中的收缩编码比特插入可删除信息。可删除信息是在解码处理中被给予适当权重的虚值。
[0028]信道解交织器160对每个分组中的解调数据进行解交织，方式与信道交织器118所作的交织处理互补，并且提供解交织数据分组。解码器162对解交织数据的每个分组进行解码并向CRC校验器164提供解码数据分组。解码器162进行的解码操作与编码器116所执行的编码操作是互补的。举个例子，如果编码器执行Turbo编码，则解码器162可以是Turbo解码器，如果编码器116执行卷积编码，则解码器162可以是Viterbi解码器，或者如果编码器116执行LDPC编码，则解码器162可以是LDPC解码器。CRC校验器164根据附加的CRC值对每个解码分组进行校验，并判定该分组解码是正确还是错误。CRC校验器164向数据宿166提供正确的解码分组。
[0029]控制器170对接收机150的各种处理单元进行控制。举个例子，可以通知控制器170每个分组的格式，并且对符号解映射器156、可删除信息插入单元158、信道解交织器160和解码器162进行适当的控制。存储器单元172存储控制器170所用的程序代码和数据。
[0030]在图1的发射机110中，信道交织器118重排每个编码分组中的编码比特，这样，接收机150针对该分组所遇到的比特错误就得以在信道解交织器160进行的互补解交织操作后分散在该分组中。比特错误的良好分布可以提高解码性能，因此提高数据传输性能。
[0031]信道交织器118应该提供：
1.良好的扩展性，这样，在信道交织前彼此距离较近的编码比特在信道交织后会分开较远的距离；以及
2.规则的或近似规则的剪裁模式，这样，选择来自编码器116的间隔均匀的编码比特进行传输。
[0032]良好的扩展特性可以提高分集，以抵抗不利的路径影响，如，衰减、多径、干扰等等。规则的或近似规则的剪裁模式可以提高一些编码方案的性能。规则的剪裁模式从比特序列中选择间隔均匀的比特(如，每k个比特)用于传输。不规则的剪裁模式，如伪随机剪裁模式，选择比特序列中非均匀间隔的比特用于传输。一些编码方案，如Turbo码，在与规则的剪裁模式一起使用时，相比和不规则(如，伪随机)剪裁模式一起使用，可以提供更好的性能。
[0033]在一个实施例中，信道交织器118为剪裁式比特倒置交织器，它可以为不同的分组尺寸和码率提供上述两项期望的特性。剪裁式比特倒置交织器基于传统的比特倒置交织器，如下所述，接收Nbr个编码比特的分组并且根据它们的索引对这些编码比特进行重排。比特倒置交织器提供上述两项特性，但是只适用于分组尺寸是2的幂的情况，这样Nbr＝2L，其中L是正整数值。剪裁式比特倒置交织器接收N个编码比特的分组并且根据它们的索引对这些编码比特进行重排，其中，N可以是任意整数值并且不限定为2的幂。该剪裁式比特倒置交织器也有上述两项特性。
[0034]图3示出了4比特倒置交织器对拥有16个编码比特的编码分组的操作。对该编码分组中的16个比特位置给定索引0到15。该编码分组中的16个编码比特标记为b0，b1，b2，...，b15，其中编码比特bi是该编码分组中索引为i的比特。
[0035]该比特倒置交织方案工作过程如下。对每个编码比特bi，其中i＝0，1，...15，编码比特bi的比特索引i以四个二进制比特的二进制格式表示。然后将该四个二进制比特倒置，这样，索引i的第一个、第二个、第三个和第四个二进制比特就分别移动到第四个、第三个、第二个和第一个比特位置。该四个倒置比特构成比特倒置值j＝π(i)，其中π(i)表示对i的二进制表示进行的比特倒置操作。然后在交织分组中索引为j的比特提供编码比特bi。举个例子，比特索引i＝3以二进制形式表示为‘0011’，则倒置比特是‘1100’，而比特倒置值是j＝12。则编码分组中的编码比特b3就映射到交织分组中比特索引12的位置。图3示出了编码分组中16个编码比特到交织分组中16个比特位置的映射。
[0036]L比特倒置交织器满足下面的扩展特性：
如果|a-b|＜2k，则|π(a)-π(b)|≥2L-k-1    公式(1)
其中，a和b是该编码分组的任意两个比特索引；
|a-b|表示比特索引a和b之间的距离；
π(a)是比特索引a的比特倒置值；以及
π(b)是比特索引b的比特倒置值。
公式(1)表明，如果比特索引a和b在它们最不重要的k个比特中至少有一个比特不同，则π(a)和π(b)在它们最重要的k个比特中至少有一个比特不同。因此，如果两个编码比特在编码分组中分开的距离少于2k个比特位置，则这两个编码比特在交织分组中分开的距离至少为2L-k-1个比特位置。举个例子，如果L＝10而k＝2，则在编码分组中彼此距离小于四个比特位置的编码比特，在交织分组中彼此分开的距离至少为128个比特位置。
[0037]该L比特倒置交织器提供规则的或近似规则的剪裁模式。交织之后，该交织分组中前Nbr/2个编码比特的索引可以被2整除。类似的，该交织分组中前Nbr/4个编码比特的索引可以被4整除、前Nbr/8个编码比特的索引可以被8整除等等。如果该交织分组中编码比特是连续剪裁的，则剪裁掉除了前Nbr/2个编码比特之外的所有编码比特，结果是传输的编码比特在编码分组中相隔距离为2。一般情况下，剪裁掉交织分组中除了前Nbr/2k个编码比特之外的所有编码比特，将导致传输的编码比特在编码分组中相隔距离为2k。因此，可以在“剪裁因子”是2的幂，或2k，以及只有Nbr/2k个编码比特留在该编码分组的总共Nbr个编码比特中时，实现规则剪裁模式。对于其它不是2的幂的剪裁因子，可以通过该比特倒置交织器实现近似规则的剪裁模式。
[0038]图4示出了剪裁式4-比特倒置交织器对有11个编码比特的编码分组的操作。对该编码分组内的11个比特位置给定索引0到10。该编码分组中的11个编码比特表示为b0，b1，b2，...，b10，其中编码比特bi是该编码分组中索引为i的比特。
[0039]该剪裁式比特倒置交织方案操作过程如下。将该编码分组扩展到长度为16，它是大于编码分组尺寸11的2的幂中距离11最近的。可以通过在该11个编码比特的结尾附加五个填充比特(表示为e11，e12，e13，e14，e15)以构成16比特的扩展分组来完成分组扩展。然后对该扩展分组中的比特执行一般的4-比特倒置交织，如上针对图3所描述的，以获取比特倒置分组。因此，该扩展分组中索引为i的比特bi就映射到比特倒置分组中索引为j的比特，其中，j＝π(i)并且π(i)表示对i进行的比特倒置操作。然后，删除该比特倒置分组中的五个填充比特，以获取包含11个编码比特的交织分组。
[0040]剪裁式(L+1)比特倒置交织器满足下面的扩展特性：
如果|a-b|＜2k，则|π(a)-π(b)|≥2L-k-1    公式(2)
公式(2)表明，如果两个编码比特在编码分组中相互分开的距离小于2k比特位置，则这两个编码比特在交织分组中相互分开的距离至少为2L-k-1比特位置。剪裁式比特倒置交织器所完成的扩展因子与比特倒置交织器所完成的是几乎相同的。剪裁式比特倒置交织额外的优点是，它可以用于不同的分组尺寸。
[0041]剪裁式比特倒置交织器还提供规则的或近似规则的剪裁模式。交织处理之后，该交织分组中前Nbr/2个编码比特的索引可以被2整除，该交织分组中前Nbr/4个编码比特的索引可以被4整除、前Nbr/8个编码比特的索引可以被8整除等等。如果该交织分组中编码比特是连续剪裁的，则剪裁掉该交织分组中除了前N/2k个编码比特之外的所有编码比特，结果是传输在编码分组中相隔距离为2k的编码比特。因此，可以在“剪裁因子”是2的幂时获取规则的剪裁模式，以及在剪裁因素不是2的幂时获取近似规则的剪裁模式。
[0042]图5示出了执行剪裁式比特倒置交织的过程500。首先，接收一个包括N个输入比特并且尺寸为N的分组(块510)。如果该分组尺寸不是2的幂(即，如果2L＜N＜2L+1)，则剪裁式的(L+1)比特倒置交织器用于对该分组中的N个输入比特进行交织处理。为了执行剪裁式比特倒置交织处理，首先将该分组扩展到长度为2L+1(块512)。这一步可以通过在该分组结尾附加(2L+1-N)个填充比特来实现。或者，也可以按照如下所述，通过正确生成用于交织的地址来完成分组扩展。在任何情况下，利用(L+1)比特倒置交织器对该长度为2L+1的扩展分组进行交织(块514)。然后，构成包括N个交织比特的分组，如，通过删除该(2L+1-N)个填充比特(如果它们是附加到该分组上的话)(块516)。
[0043]图6示出了信道交织器118x的框图，它是图1中在发射机110里的信道交织器118的一个实施例。信道交织器118x包括存储器单元610、地址生成器620和查询表630。信道交织器118x接收输入比特(来自编码器116的编码比特)并且将这些输入比特存储在存储器单元610中由地址生成器620决定的位置。信道交织器118x从存储器单元610中由地址生成器620决定的位置提供交织比特。地址生成器620接收标识每个输入分组的开头的标识符以及它的尺寸N，并且生成适当的写地址将该输入比特写入存储器单元610。地址生成器620还生成适当的读地址，以用于从存储器单元610读出或获取该交织比特。
[0044]剪裁式比特倒置交织器的交织处理可以多种方式执行。在第一个实施例中，分组中的输入比特以线性顺序存储在存储器单元610中，并且以交织顺序从存储器单元610中读取该输入比特。针对这个实施例，地址生成器620接收输入分组的开头并且为该分组生成连续的地址。地址生成器620还生成比特倒置地址，用于从存储器单元610中读出该交织比特。在第二个实施例中，分组中的输入比特以交织顺序存储在存储器单元610中，并且以线性顺序从存储器单元610中读出。针对这个实施例，地址生成器620接收输入分组的开头并且生成比特倒置地址，用于将该输入比特写入存储器单元610。地址生成器620还生成连续地址，用于从存储器单元610读出该交织比特。
[0045]对于这两个实施例，地址生成器620可以生成比特倒置地址，这样就不需要输入分组的填充符。可以如下生成比特倒置地址。输入分组包括N个索引为0到N-1的输入比特。地址生成器620首先确定比特倒置交织器所需的比特数(L+1)，其中，(L+1)是满足N ≤2L+1的最小整数。将地址生成器620内的一个计数器初始化为0。然后，地址生成器620形成一个暂定比特倒置地址j＝π(i)，其中π(i)是对当前计数器值i的比特倒置运算。如果该比特倒置地址j小于N，则可以接受，否则应当拒绝。如果接受该地址j，则地址生成器620提供该比特倒置地址j。在任何情况下，增加该计数器值并且新的计数器值用于生成下一个暂定比特倒置地址。该地址生成过程继续进行，直到生成了所有N个正确的比特倒置地址为止。填充或分组扩展到长度为2L+1可以有效地通过正确生成比特倒置地址来实现。
[0046]地址生成器620可以在需要时生成比特倒置地址，以用于将输入比特写入存储器单元610或从存储器单元读取交织比特。或者，比特倒置地址可以存储在查询表630中并且在需要时访问。
[0047]图6示出了信道交织器118的一个实施例，该实施例也可以其它方式实现。可以利用图6中所述的结构实现图2中接收机150处的信道解交织器160。
[0048]剪裁式比特倒置交织器可以与各种类型的FEC码，如Turbo码、卷积码、LDPC码等等一起使用。下面会描述针对不同FEC码的编码器116、信道交织器118和收缩编码单元120的多个示例实施例。
[0049]图7示出了编码器116a、信道交织器118a和收缩编码单元120a的框图，它们分别是图1中发射机110中的编码器116、信道交织器118和收缩编码单元120的一个实施例。针对这个实施例，编码器116a实现了一个1/5速率的并联卷积码，通常称之为Turbo码。编码器116a为每个数据比特提供五个编码比特。
[0050]编码器116a包括两个子编码器712a和712b、两个复用器(Mux)714a和714b和一个编码交织器716。编码器116a接收一个包括ND个数据比特的数据分组，表示为{x}，并且使该ND个数据比特作为编码分组的ND个符号比特的序列。子编码器712a接收数据比特{x}，根据第一生成多项式G1(D)对该数据比特进行编码，并且生成第一序列的ND个奇偶比特，表示为{y1}。子编码器712a还根据第二生成多项式G2(D)对相同的数据比特进行编码，并且生成第二序列的ND个奇偶比特，表示为{z1}。编码交织器716接收该ND个数据比特并根据特定的交织方案进行交织处理。举个例子，编码交织器716可以执行LCS交织方案、伪随机交织方案等等在本领域内已知的方案。子编码器712b从编码交织器716接收该ND个交织比特，根据第一生成多项式G1(D)对该交织比特进行编码，并且生成第三序列的ND个奇偶比特，表示为{y2}。子编码器712b还根据第二生成多项式G2(D)对相同的数据比特进行编码，并且生成第四序列的ND个奇偶比特，表示为{z2}。子编码器712a和712b还可以提供末尾奇偶比特。
[0051]复用器714a接收奇偶比特序列{y1}和{y2}，将这两个序列复用起来，并且提供第一生成多项式G1(D)的奇偶比特序列{y}。序列{y}中前ND个奇偶比特来自序列{y1}，而后ND个奇偶比特来自序列{y2}。类似地，复用器714b接收奇偶比特序列{z1}和{z2}，将这两个序列复用起来，并提供第二生成多项式G2(D)的奇偶比特序列{z}。序列{z}中前ND个奇偶比特来自序列{z1}，而其中的后ND个奇偶比特来自序列{z2}。
[0052]针对拥有ND个输入比特的数据分组，编码器116a提供ND个符号比特(等于该ND个输入比特)的序列、利用第一生成多项式生成的2ND个奇偶比特的序列{y}、以及利用第二生成多项式生成的2ND个奇偶比特的序列{z}。该符号比特序列和两个奇偶比特序列共同组成由编码器116a针对该数据分组生成的编码分组的5ND个编码比特。
[0053]信道交织器118a包括剪裁式比特倒置交织器722、724a和724b，其中的每个都可以按照图6中所示的来实现。交织器722对该ND个符号比特的序列{x}进行剪裁式比特倒置交织处理，并且提供交织序列{xint}。交织器722利用尺寸为N′D的比特倒置交织器，其中，N′D是等于或大于ND的2的幂中最小的。交织器724a对2ND个奇偶比特的序列{y}进行剪裁式比特倒置交织处理，从而提供交织序列{yint}。交织器724a利用尺寸为2N′D的比特倒置交织器，其中，2N′D是等于或大于2ND的2的幂中最小的。类似地，交织器724b对该2ND个奇偶比特的序列{z}进行剪裁式比特倒置交织处理，并且提供交织序列{zint}。交织器724b也利用尺寸为2N′D的比特倒置交织器。因为序列{y}包括来自序列{y1}的ND个奇偶比特，接下来是来自序列{y2}的ND个奇偶比特，所以，{yint}中偶数索引的奇偶比特来自{y1}，而其中奇数索引的奇偶比特来自{y2}。类似的，{zint}中偶数索引的奇偶比特来自{z1}，而其中奇数索引的奇偶比特来自{z2}。这三个序列{xint}、{yint}和{zint}组成交织分组。
[0054]收缩编码单元120a包括收缩编码单元732、734和736以及复用器738。收缩编码单元732接收序列{xint}，剪裁掉0个或更多个编码比特，从而得到剪裁序列{xp}。收缩编码单元734接收序列{yint}，剪裁或截去序列{yint}末端的0个或更多个编码比特，从而得出剪裁序列{yp}。类似地，收缩编码单元736接收序列{zint}，剪裁掉序列{zint}末端的0个或多个编码比特，从而得到剪裁序列{zp}。对于剪裁式比特倒置交织器734和736，每个序列中的编码比特从该序列的末端开始剪裁直到该序列的开始。序列{xint}中的交织符号比特通常不会被剪裁或者在最后才剪裁。
[0055]编码器116a实现1/5速率的Turbo码，针对该分组中的ND个数据比特生成NC＝5ND个编码比特。所要剪裁的编码比特的数量可以由编码分组的尺寸和输出分组尺寸来决定。如果所期望的输出分组尺寸是NP，而编码分组的尺寸是NC，则(NC-NP)个编码比特要剪裁掉，以获取尺寸为NP的输出分组。或者，要剪裁的编码比特的数量也可以由编码分组的尺寸和期望的码率来决定，其中给定了R＝ND/NP。如果编码分组尺寸是NC，而期望的码率是R，则(NC-ND/R)个编码比特要剪裁掉，以获取期望的码率。举个例子，可以通过剪裁掉(NC-3ND)＝2ND个编码比特获取1/3码率。
[0056]可以通过多种方式进行剪裁。在一种剪裁方案中，为了剪裁掉(NC-NP)个编码比特以生成尺寸为NP的输出分组，首先剪裁掉序列{zint}中的编码比特，然后，剪裁掉序列{yint}中的编码比特(如果需要的话)，最后，剪裁掉序列{xint}中的编码比特(如果需要的话)。当序列{zint}中全部2ND个编码比特都剪裁掉时就获得了1/3速率的Turbo码。在另一种剪裁方案中，剪裁掉序列{yint}中的(NC-NP)/2个编码比特和序列{zint}中的(NC-NP)/2个编码比特，以获取尺寸为NP的输出分组。在任何情况下，复用器738接收{xp}、{yp}和{zp}这三个序列，为输出分组提供序列{xp}，然后是序列{yp}，最后是序列{zp}，其中输出分组表示为{s}。
[0057]信道交织器118a针对很多码率，包括速率4/5、2/3、1/2、1/3、1/4和1/5，提供奇偶比特的规则剪裁模式。信道交织器118a针对其它码率提供近似规则的剪裁模式。信道交织器118a还提供如上所述的良好的扩展特性。利用该规则的或近似规则的剪裁模式和信道交织器118a所提供的良好的扩展因子，Turbo解码器可以达到更好的性能。
[0058]剪裁处理也可以与信道交织处理结合起来使用，这样不需要剪裁的比特就不会存储在存储器中。对于给定的剪裁式比特倒置交织器，如果只有K个来自该交织器的交织比特要提供给输出分组，则该交织器可以删除掉该交织序列中索引大于K的编码比特。
[0059]图7示出了实现1/5速率的Turbo码的编码器118a。针对1/3速率的Turbo码，子编码器712a根据单独的生成多项式G(D)生成单独的奇偶比特序列{y1}。复用器714a将序列{y1}和{y2}复用到一个特定序列{y}中。剪裁式比特倒置交织器724a对序列{y}中的奇偶比特进行交织处理，从而得到交织序列{yint}。对于1/3速率的Turbo码，不需要复用器714b、剪裁式比特倒置交织器724b和收缩编码单元736。
[0060]图8示出了编码器116b、信道交织器118b和收缩编码单元120b的框图，它们分别是发射机110处的编码器116、信道交织器118和收缩编码单元120的另一个实施例。对于这个实施例，编码器116b实现码率为1/M的卷积码，该编码器为每个数据比特提供M个编码比特。编码器116b包括卷积编码器812和复用器814。卷积编码器812接收数据比特{x}，根据M个不同的生成多项式对该数据比特进行编码，从而生成M个编码比特序列，用{c1}到{cM}表示。复用器814接收该M个编码比特序列，首先提供序列{c1}，然后接下来是序列{c2}等等，最后向编码分组提供序列{cM}，该编码分组表示为{c}。这一复用方案确保了为输出分组从每个生成多项式中选出近似相等数量的编码比特。
[0061]信道交织器118b包括剪裁式比特倒置交织器822，可以如图6中所示来实现。交织器822对编码比特序列{c}执行剪裁式比特倒置交织处理，从而得出交织序列{cint}。交织器822利用某个尺寸的比特倒置交织器，该尺寸是大于或等于输入序列尺寸的2的幂中最小的值。该交织序列{cint}构成交织分组。剪裁式单元120b包括收缩编码单元832，该收缩编码单元从交织序列{cint}中剪裁掉0个或更多个编码比特(如，从序列{cint}的末端开始剪裁)，从而提供期望尺寸的输出分组{s}。
[0062]图9示出了编码器116c、信道交织器118c和收缩编码单元120c的框图，它们分别是发射机110处的编码器116、信道交织器118和收缩编码单元120的另一个实施例。对于这个实施例，编码器116c包括LDPC编码器912。LDPC编码器912接收数据分组{x}的数据比特，根据多项式矩阵G对该数据比特进行编码，将该数据比特提供为符号比特序列，并且得出奇偶比特序列，表示为{q}。该生成多项式G是根据奇偶校验矩阵H构成的，这样就得出了期望的编码比特的数量。序列{x}和{q}构成编码分组。
[0063]信道交织器118c包括剪裁式比特倒置交织器922和924，其中的每个都可以按照图6中所示的来实现。交织器922对符号比特序列{x}进行剪裁式比特倒置交织处理，从而得出交织序列{xint}。交织器924对奇偶序列{q}进行剪裁式比特倒置交织处理，从而得出交织序列{qint}。交织器922和924分别针对它们各自的序列，采用尽可能小尺寸的比特倒置交织器。序列{xint}和{qint}构成交织分组。收缩编码单元120c包括复用器932，后者接收并复用序列{xint}和{qint}，由此得出期望尺寸的输出分组{s}。如果序列{x}和{q}一起有期望尺寸，则不需要剪裁。
[0064]图9示出了生成系统和奇偶比特的一类LDPC码。其它LDPC码可以只生成奇偶比特，而不生成符号比特。在这种情况下，可以利用剪裁式比特倒置交织器，以如上图8中针对卷积码所述的方式进行信道交织处理。
[0065]图7、8和9示出了三种不同类型的FEC码的剪裁式比特倒置交织器的应用。类似的交织器可以用于其它编码，在这些编码中扩展特性和/或规则剪裁模式非常重要。该剪裁式比特倒置交织器可以在需要比特倒置交织器的特性、但交织器尺寸不是2的幂的情况下使用。
[0066]为了清楚起见，上面围绕着剪裁式比特倒置交织器描述了交织技术，该剪裁式比特倒置交织器采用了尺寸为2的幂的比特倒置交织器。这些技术也可以用于其它类型的交织器，如，LCS类型交织器、伪随机交织器等等。举个例子，预定尺寸的LCS类型交织器或伪随机交织器可以具有剪裁功能以支持不同的分组尺寸。对于任何给定的预定尺寸的交织器，如果输入分组的尺寸小于预定尺寸，可以将其扩展到交织器尺寸(如，剔除填充符或正确生成地址)。这些交织技术也可以用于其它尺寸不是2的幂的交织器。
[0067]回顾图1，符号映射器122将收缩编码单元120输出的比特映射成调制符号。对于基于OFDM的系统，如正交频分多址(OFDMA)系统，可以在每个OFDM符号周期的每个子带上发送调制符号。可以在多个(T)OFDM符号周期中的多个(S)子带上发送给定的调制符号分组。对于一些特定情况，可以通过首先在时间上提供调制符号，然后在频率上提供调制符号来提高性能。在这种情况下，向T个符号周期的第一子带提供T个调制符号，然后向相同的T个符号周期的第二子带提供接下来的T个调制符号，等等。对于一些其它的特定情况，可以通过首先在频率上提供调制符号，然后在时间上提供调制符号来提高性能。在这种情况下，可以向第一OFDM符号周期的S个子带提供S个调制符号，然后向第二OFDM符号周期的S个子带提供接下来的S个调制符号，等等。
[0068]本申请中描述的交织技术可通过多种方式来实现。例如，这些技术可以用硬件、软件或软硬件结合的方式来实现。对于硬件实现，用于进行交织或解交织的处理单元可以实现在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
[0069]对于软件实现，本申请中描述的交织技术可用执行本申请所述功能的模块(例如，过程、函数等)来实现。这些软件编码可以存储在存储器单元(如，图1中的存储器单元132或图2中的存储器单元172)中，并由处理器(如，图1中的控制器130或图2中的控制器170)执行。存储器单元可以实现在处理器内，也可以实现在处理器外。
[0070]为使本领域技术人员能够实现或者使用本发明，上面对所公开实施例进行了描述。对于本领域技术人员来说，这些实施例的各种修改方式都是显而易见的，并且本申请定义的总体原理也可以在不脱离本发明的精神和保护范围的基础上适用于其它实施例。因此，本发明并不限于本申请给出的实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

Claims (43)

1.一种用于在通信系统中对数据进行交织处理的方法，包括：
接收拥有第一尺寸的输入数据分组；
根据用于第二尺寸的比特倒置交织方案，对所述输入数据分组进行交织处理，其中所述第二尺寸是2的幂且大于所述第一尺寸；以及
形成拥有所述第一尺寸的交织数据分组。
2.权利要求1的方法，还包括：
向所述输入数据分组添加填充符，从而将所述分组扩展到所述第二尺寸；以及
在所述交织处理之后去掉所述填充符。
3.权利要求1的方法，其中，对所述输入数据分组进行交织处理包括：
按照线性顺序，将所述输入数据分组写入存储器；以及
按照由所述比特倒置交织方案确定的交织顺序，从所述存储器中读取所述输入数据分组。
4.权利要求1的方法，其中，对所述输入数据分组进行交织处理包括：
按照由所述比特倒置交织方案确定的交织顺序，将所述输入数据分组写入存储器；以及
按照线性顺序，从所述存储器中读取所述输入数据分组。
5.权利要求1的方法，还包括：
在考虑到所述第一和第二尺寸之间差异的情况下，生成用于对所述输入数据分组进行交织处理的地址。
6.权利要求1的方法，还包括：
根据前向纠错(FEC)码，对业务数据分组进行编码，以生成所述输入数据分组。
7.权利要求1的方法，还包括：
根据Turbo码，对业务数据分组进行编码，以生成所述输入数据分组。
8.权利要求1的方法，还包括：
根据卷积码，对业务数据分组进行编码，以生成所述输入数据分组。
9.权利要求1的方法，还包括：
根据低密度奇偶校验(LDPC)码，对业务数据分组进行编码，以生成所述输入数据分组。
10.权利要求1的方法，还包括：
将所述交织数据分组的一部分删除，以生成输出数据分组。
11.权利要求1的方法，还包括：
将所述交织数据映射成多个调制符号；以及
将所述多个调制符号映射到多个频率子带和多个符号周期上，其中，在一个符号周期内，所述多个调制符号被映射到所述多个频率子带上。
12.权利要求1的方法，还包括：
将所述交织数据映射成多个调制符号；以及
将所述多个调制符号映射到多个频率子带和多个符号周期上，其中，在一个频率子带上，所述多个调制符号被映射到所述多个符号周期上。
13.一种用于在通信系统中对数据进行交织处理的方法，包括：
接收拥有第一尺寸的输入数据分组；
根据用于第二尺寸的线性同余序列(LCS)交织方案或伪随机交织方案，对所述输入数据分组进行交织处理，其中所述第二尺寸大于所述第一尺寸；以及
形成拥有所述第一尺寸的交织数据分组。
14.无线通信系统中的一种装置，包括：
存储器单元，接收拥有第一尺寸的输入数据分组和提供拥有所述第一尺寸的交织数据分组；以及
地址生成器，根据用于第二尺寸的比特倒置交织方案，生成用于对所述输入数据分组进行交织处理的地址，其中所述第二尺寸是2的幂且大于所述第一尺寸。
15.权利要求14的装置，还包括：
编码器，根据Turbo码、卷积码或低密度奇偶校验(LDPC)码，对业务数据分组进行编码，以生成所述输入数据分组。
16.权利要求14的装置，还包括：
收缩编码单元，将所述交织数据分组的一部分删除，以生成输出数据分组。
17.通信系统中的一种装置，包括：
接收模块，接收拥有第一尺寸的输入数据分组；
交织模块，根据用于第二尺寸的比特倒置交织方案，对所述输入数据分组进行交织处理，所述第二尺寸是2的幂且大于所述第一尺寸；以及
形成模块，形成拥有所述第一尺寸的交织数据分组。
18.权利要求17的装置，还包括：
写模块，按照第一顺序，将所述输入数据分组写入存储器；以及
读模块，按照第二顺序，从所述存储器中读取所述输入数据分组，其中，所述第一或第二顺序由所述比特倒置交织方案确定。
19.权利要求17的装置，还包括：
编码模块，根据Turbo码、卷积码或低密度奇偶校验(LDPC)码，对业务数据分组进行编码，以生成所述输入数据分组。
20.权利要求17的装置，还包括：
删除模块，将所述交织数据分组的一部分删除，以生成输出数据分组。
21.一种处理器可读介质，存储着用于执行下列操作的指令：
接收拥有第一尺寸的输入数据分组；
根据用于第二尺寸的比特倒置交织方案，对所述输入数据分组进行交织处理，其中所述第二尺寸是2的幂且大于所述第一尺寸；以及
形成拥有所述第一尺寸的交织数据分组。
22.一种用于在通信系统中对数据进行处理的方法，包括：
根据Turbo码或低密度奇偶校验(LDPC)码，对数据比特序列进行编码，以生成拥有第一尺寸的符号比特序列和拥有第二尺寸的至少一个奇偶比特序列；
根据用于第一预定尺寸的第一交织方案，对所述符号比特序列进行交织处理，以生成交织符号比特序列，其中所述第一预定尺寸等于或大于所述第一尺寸；
根据用于第二预定尺寸的第二交织方案，对每个奇偶比特序列进行交织处理，以生成相应的交织奇偶比特序列，其中所述第二预定尺寸等于或大于所述第二尺寸；以及
利用所述交织符号比特序列和所述至少一个交织奇偶比特序列，形成交织数据分组。
23.权利要求22的方法，还包括：
将所述至少一个交织奇偶比特序列的一部分删除，以生成输出分组。
24.权利要求22的方法，其中，对数据比特序列进行编码包括：
将所述数据比特序列提供为所述符号比特序列；以及
利用相应的生成多项式，生成所述至少一个奇偶比特序列中的每一个。
25.通信系统中的一种装置，包括：
编码器，根据Turbo码或低密度奇偶校验(LDPC)码，对数据比特序列进行编码，以生成拥有第一尺寸的符号比特序列和拥有第二尺寸的至少一个奇偶比特序列；
第一交织器，对所述符号比特序列进行交织处理，并提供交织符号比特序列，其中所述第一交织器的第一预定尺寸等于或大于所述第一尺寸；
第二交织器，对每个奇偶比特序列进行交织处理，并提供相应的交织奇偶比特序列，其中所述第二交织器的第二预定尺寸等于或大于所述第二尺寸；以及
复用器，利用所述交织符号比特序列和所述至少一个交织奇偶比特序列，形成交织数据分组。
26.权利要求25的装置，还包括：
收缩编码单元，将所述至少一个交织奇偶比特序列的一部分删除，并提供输出分组。
27.无线通信系统中的一种装置，包括：
编码模块，根据Turbo码或低密度奇偶校验(LDPC)码，对数据比特序列进行编码，以生成拥有第一尺寸的符号比特序列和拥有第二尺寸的至少一个奇偶比特序列；
第一交织模块，根据用于第一预定尺寸的第一交织方案，对所述符号比特序列进行交织处理，以生成交织符号比特序列，其中所述第一预定尺寸等于或大于所述第一尺寸；
第二交织模块，根据用于第二预定尺寸的第二交织方案，对每个奇偶比特序列进行交织处理，以生成相应的交织奇偶比特序列，其中所述第二预定尺寸等于或大于所述第二尺寸；以及
形成模块，利用所述交织符号比特序列和所述至少一个交织奇偶比特序列，形成交织数据分组。
28.权利要求27的装置，还包括：
删除模块，将所述至少一个交织奇偶比特序列的一部分删除，以生成输出分组。
29.一种用于在通信系统中对数据进行处理的方法，包括：
根据卷积码，对数据比特序列进行编码，以生成拥有第一尺寸的编码比特序列；
根据用于第二尺寸的交织方案，对所述编码比特序列进行交织处理，以生成交织编码比特序列，其中所述第二尺寸等于或大于所述第一尺寸；以及
利用所述交织编码比特序列，形成交织数据分组。
30.权利要求29的方法，其中，对所述编码比特序列进行交织处理包括：
根据用于所述第二尺寸的比特倒置交织方案，对所述编码比特序列进行交织处理，其中所述第二尺寸是2的幂。
31.权利要求29的方法，还包括：
将所述交织编码比特序列的一部分删除，以生成输出分组。
32.一种用于在通信系统中对数据进行处理的方法，包括：
根据Turbo码，对数据比特序列进行编码，以生成拥有第一尺寸的符号比特序列、拥有第二尺寸的第一奇偶比特序列和拥有第二尺寸的第二奇偶比特序列；
根据用于第一预定尺寸的比特倒置交织方案，对所述符号比特序列进行交织处理，以生成交织符号比特序列，其中所述第一预定尺寸是2的幂且等于或大于所述第一尺寸；
根据用于第二预定尺寸的比特倒置交织方案，对所述第一奇偶比特序列进行交织处理，以生成第一交织奇偶比特序列，其中所述第二预定尺寸是2的幂且等于或大于所述第二尺寸；
根据用于第二预定尺寸的比特倒置交织方案，对所述第二奇偶比特序列进行交织处理，以生成第二交织奇偶比特序列；以及
利用所述交织符号比特序列以及所述第一和第二交织奇偶比特序列，形成交织数据分组。
33.权利要求32的方法，还包括：
如果需要的话，将所述第二交织奇偶比特序列的一部分删除，以生成输出分组。
34.权利要求33的方法，还包括：
如果需要的话，将所述第一交织奇偶比特序列的一部分删除，以生成输出分组。
35.一种用于在通信系统中对数据进行解交织处理的方法，包括：
获取拥有第一尺寸的接收数据分组；
根据用于第二尺寸的比特倒置交织方案，对所述接收数据分组进行解交织处理，其中所述第二尺寸是2的幂且大于所述第一尺寸；以及
形成拥有所述第一尺寸的解交织数据分组。
36.权利要求35的方法，还包括：
向收缩编码数据对应的所述接收数据分组中插入可删除信息。
37.权利要求35的方法，还包括：
根据Turbo码、卷积码或低密度奇偶校验(LDPC)码的解码方案，对所述交织数据分组进行解码，以生成解码数据分组。
38.无线通信系统中的一种装置，包括：
存储器单元，存储拥有第一尺寸的接收数据分组和提供拥有所述第一尺寸的解交织数据分组；以及
地址生成器，根据用于第二尺寸的比特倒置交织方案，生成用于对所述接收数据分组进行解交织处理的地址，其中所述第二尺寸是2的幂且大于所述第一尺寸。
39.权利要求38的装置，还包括：
可删除信息插入单元，向收缩编码数据对应的所述接收数据分组中插入可删除信息。
40.权利要求38的装置，还包括：
解码器，根据Turbo码、卷积码或低密度奇偶校验(LDPC)码的解码方案，对所述交织数据分组进行解码，以生成解码数据分组。
41.无线通信系统中的一种装置，包括：
获取模块，获取拥有第一尺寸的接收数据分组；
解交织模块，根据用于第二尺寸的比特倒置交织方案，对所述接收数据分组进行解交织处理，其中所述第二尺寸是2的幂且大于所述第一尺寸；以及
形成模块，形成拥有所述第一尺寸的解交织数据分组。
42.权利要求41的装置，还包括：
插入模块，向收缩编码数据对应的所述接收数据分组中插入可删除信息。
43.权利要求41的装置，还包括：
解码模块，根据Turbo码、卷积码或低密度奇偶校验(LDPC)码的解码方案，对所述交织数据分组进行解码，以生成解码数据分组。
CN2005800484333A 2004-12-22 2005-12-22 剪裁式比特倒置交织器和对数据进行交织处理的方法 Expired - Fee Related CN101124731B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/022,485 2004-12-22
US11/022,485 US7543197B2 (en) 2004-12-22 2004-12-22 Pruned bit-reversal interleaver
PCT/US2005/047623 WO2006069392A1 (en) 2004-12-22 2005-12-22 Pruned bit-reversal interleaver

Publications (2)

Publication Number Publication Date
CN101124731A true CN101124731A (zh) 2008-02-13
CN101124731B CN101124731B (zh) 2011-12-07

Family

ID=36228605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800484333A Expired - Fee Related CN101124731B (zh) 2004-12-22 2005-12-22 剪裁式比特倒置交织器和对数据进行交织处理的方法

Country Status (8)

Country Link
US (3) US7543197B2 (zh)
EP (1) EP1839395A1 (zh)
JP (1) JP4897703B2 (zh)
KR (3) KR20070087100A (zh)
CN (1) CN101124731B (zh)
CA (1) CA2590964C (zh)
TW (1) TWI389461B (zh)
WO (1) WO2006069392A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136888A (zh) * 2011-04-20 2011-07-27 大唐移动通信设备有限公司 一种子块解交织输入数据处理方法及装置
CN102792597A (zh) * 2010-03-08 2012-11-21 日本电气株式会社 纠错码解码装置、纠错码解码方法以及纠错码解码程序
CN105556856A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105556854A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105556855A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105580281A (zh) * 2013-09-26 2016-05-11 索尼公司 数据处理装置和数据处理方法
CN105580280A (zh) * 2013-09-26 2016-05-11 索尼公司 数据处理装置和数据处理方法
CN105594130A (zh) * 2013-09-26 2016-05-18 索尼公司 数据处理装置和数据处理方法
CN105850059A (zh) * 2014-03-21 2016-08-10 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
US10355711B2 (en) 2014-12-30 2019-07-16 Huawei Technologies Co., Ltd. Data processing method and system based on quasi-cyclic LDPC
US10374753B2 (en) 2014-03-24 2019-08-06 Huawei Technologies Co., Ltd. Polar code rate matching method and polar code rate matching apparatus
CN114337927A (zh) * 2021-12-31 2022-04-12 Oppo广东移动通信有限公司 解码方法、装置、设备、存储介质、程序产品及通信芯片
CN116318552A (zh) * 2023-03-15 2023-06-23 归芯科技(深圳)有限公司 Turbo码的交织或解交织方法及其器件、通信芯片和装置

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295509B2 (en) 2000-09-13 2007-11-13 Qualcomm, Incorporated Signaling method in an OFDM multiple access system
US9130810B2 (en) 2000-09-13 2015-09-08 Qualcomm Incorporated OFDM communications methods and apparatus
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
KR100713528B1 (ko) * 2004-03-12 2007-05-02 삼성전자주식회사 직교 주파수 분할 다중 접속 방식을 사용하는 통신시스템에서 서브 채널 신호 송신 장치 및 방법
US7392464B1 (en) * 2004-04-30 2008-06-24 Marvell International Ltd. Universal parity encoder
US7567621B2 (en) * 2004-07-21 2009-07-28 Qualcomm Incorporated Capacity based rank prediction for MIMO design
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
US9137822B2 (en) 2004-07-21 2015-09-15 Qualcomm Incorporated Efficient signaling over access channel
US7206886B2 (en) * 2005-02-24 2007-04-17 International Business Machines Corporation Data ordering translation between linear and interleaved domains at a bus interface
US9246560B2 (en) 2005-03-10 2016-01-26 Qualcomm Incorporated Systems and methods for beamforming and rate control in a multi-input multi-output communication systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US8446892B2 (en) 2005-03-16 2013-05-21 Qualcomm Incorporated Channel structures for a quasi-orthogonal multiple-access communication system
US9461859B2 (en) 2005-03-17 2016-10-04 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9143305B2 (en) 2005-03-17 2015-09-22 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9520972B2 (en) 2005-03-17 2016-12-13 Qualcomm Incorporated Pilot signal transmission for an orthogonal frequency division wireless communication system
US9184870B2 (en) 2005-04-01 2015-11-10 Qualcomm Incorporated Systems and methods for control channel signaling
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
US9408220B2 (en) 2005-04-19 2016-08-02 Qualcomm Incorporated Channel quality reporting for adaptive sectorization
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US8611284B2 (en) 2005-05-31 2013-12-17 Qualcomm Incorporated Use of supplemental assignments to decrement resources
US8565194B2 (en) 2005-10-27 2013-10-22 Qualcomm Incorporated Puncturing signaling channel for a wireless communication system
US8879511B2 (en) 2005-10-27 2014-11-04 Qualcomm Incorporated Assignment acknowledgement for a wireless communication system
US8462859B2 (en) 2005-06-01 2013-06-11 Qualcomm Incorporated Sphere decoding apparatus
US8599945B2 (en) 2005-06-16 2013-12-03 Qualcomm Incorporated Robust rank prediction for a MIMO system
US9179319B2 (en) 2005-06-16 2015-11-03 Qualcomm Incorporated Adaptive sectorization in cellular systems
US8885628B2 (en) 2005-08-08 2014-11-11 Qualcomm Incorporated Code division multiplexing in a single-carrier frequency division multiple access system
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
US20070041457A1 (en) 2005-08-22 2007-02-22 Tamer Kadous Method and apparatus for providing antenna diversity in a wireless communication system
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
US9136974B2 (en) 2005-08-30 2015-09-15 Qualcomm Incorporated Precoding and SDMA support
US9144060B2 (en) 2005-10-27 2015-09-22 Qualcomm Incorporated Resource allocation for shared signaling channels
US8582509B2 (en) 2005-10-27 2013-11-12 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US8477684B2 (en) 2005-10-27 2013-07-02 Qualcomm Incorporated Acknowledgement of control messages in a wireless communication system
US9210651B2 (en) 2005-10-27 2015-12-08 Qualcomm Incorporated Method and apparatus for bootstraping information in a communication system
US9172453B2 (en) 2005-10-27 2015-10-27 Qualcomm Incorporated Method and apparatus for pre-coding frequency division duplexing system
US8045512B2 (en) 2005-10-27 2011-10-25 Qualcomm Incorporated Scalable frequency band operation in wireless communication systems
US8693405B2 (en) 2005-10-27 2014-04-08 Qualcomm Incorporated SDMA resource management
US9088384B2 (en) 2005-10-27 2015-07-21 Qualcomm Incorporated Pilot symbol transmission in wireless communication systems
US9225416B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Varied signaling channels for a reverse link in a wireless communication system
US9225488B2 (en) 2005-10-27 2015-12-29 Qualcomm Incorporated Shared signaling channel
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
US8582548B2 (en) 2005-11-18 2013-11-12 Qualcomm Incorporated Frequency division multiple access schemes for wireless communication
KR100739182B1 (ko) * 2005-12-08 2007-07-13 엘지전자 주식회사 시공간 ｈａｒｑ 기법을 제공하는 이동 통신 단말기 및 그방법
US7707479B2 (en) 2005-12-13 2010-04-27 Samsung Electronics Co., Ltd. Method of generating structured irregular low density parity checkcodes for wireless systems
US8831607B2 (en) 2006-01-05 2014-09-09 Qualcomm Incorporated Reverse link other sector communication
KR20070074256A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 셀룰러 망에서 릴레이를 통한 데이터 중계방법 및 이를지원하는 셀룰러 이동통신시스템
KR20070080392A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
US20110173509A1 (en) * 2006-09-18 2011-07-14 Availink, Inc. Bit mapping scheme for an ldpc coded 16apsk system
WO2008034289A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang Bit mapping scheme for an ldpc coded 32apsk system
US8340070B2 (en) * 2006-10-03 2012-12-25 Qualcomm Incorporated Resource partitioning for wireless communication systems
KR101165638B1 (ko) * 2006-10-24 2012-07-17 엘지전자 주식회사 연속적인 길이를 제공하는 인터리버 제공 방법, 인터리빙방법 및 이에 의한 터보 인코더
US8266508B2 (en) 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
US8683305B2 (en) * 2007-08-14 2014-03-25 Texas Instruments Incorporated Rate matching and scrambling techniques for control signaling
US8625568B2 (en) * 2007-09-21 2014-01-07 Lg Electronics Inc. Method of mapping physical resource to logical resource in wireless communication system
CN100589327C (zh) * 2007-09-25 2010-02-10 华为技术有限公司 编码、解码方法及编码器、解码器
CN101399554B (zh) * 2007-09-30 2012-03-21 华为技术有限公司 一种基于ldpc码的交织方法和解交织方法及其装置
ES2407505T3 (es) 2007-10-30 2013-06-12 Sony Corporation Aparato y método de procesamiento de datos
US8306137B2 (en) 2007-10-30 2012-11-06 Sony Corporation Data processing apparatus and method for use in a 0.5K mode interleaver in a digital video broadcasting standard including DVB-Terrestrial2
DE602008000382D1 (de) * 2007-10-30 2010-01-21 Sony Corp Vorrichtung und Verfahren zur Datenverarbeitung
JP5247355B2 (ja) * 2007-10-31 2013-07-24 パナソニック株式会社 送信装置
US8494072B2 (en) * 2007-11-06 2013-07-23 Qualcomm Incorporated Frequency diverse control mapping of channel elements to resource elements
KR101387257B1 (ko) * 2007-11-22 2014-04-21 삼성전자주식회사 무선통신망에서 음성패킷을 전송하기 위한 장치 및 방법
US8572332B2 (en) * 2008-03-28 2013-10-29 Qualcomm Incorporated De-interleaving mechanism involving a multi-banked LLR buffer
US20090245423A1 (en) * 2008-03-28 2009-10-01 Qualcomm Incorporated De-Interlever That Simultaneously Generates Multiple Reorder Indices
US8345794B2 (en) * 2008-04-29 2013-01-01 Qualcomm Incorporated Encoded control channel information interleaving
US8392786B2 (en) * 2008-05-07 2013-03-05 Broadcom Corporation LDPC coding systems for 60 GHz millimeter wave based physical layer extension
KR101558562B1 (ko) * 2008-05-26 2015-10-07 엘지전자 주식회사 터보코드를 이용한 데이터 전송장치 및 방법
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US20100084479A1 (en) * 2008-10-02 2010-04-08 Silverbrook Research Pty Ltd Position-coding pattern having tag coordinates encoded by bit-shifted subsequences of cyclic position code
US8127105B2 (en) * 2008-11-04 2012-02-28 Qualcomm Incorporated Parallel pruned bit-reversal interleaver
US8255760B2 (en) * 2008-11-05 2012-08-28 Broadcom Corporation Header encoding for single carrier (SC) and/or orthogonal frequency division multiplexing (OFDM) using shortening, puncturing, and/or repetition
US20100111145A1 (en) * 2008-11-05 2010-05-06 Broadcom Corporation Baseband unit having bit repetitive encoded/decoding
US8306064B2 (en) * 2009-01-12 2012-11-06 Trane International Inc. System and method for extending communication protocols
US8413010B1 (en) 2009-03-12 2013-04-02 Western Digital Technologies, Inc. Data storage device employing high quality metrics when decoding logical block address appended to a data sector
CN101510782B (zh) * 2009-03-20 2012-01-04 华为技术有限公司 译码方法和系统
US8560696B2 (en) * 2009-04-28 2013-10-15 Intel Corporation Transmission of advanced-MAP information elements in mobile networks
TWI427936B (zh) * 2009-05-29 2014-02-21 Sony Corp 接收設備，接收方法，程式，及接收系統
US8543884B2 (en) * 2009-06-16 2013-09-24 Qualcomm Incorporated Communications channel parallel interleaver and de-interleaver
WO2011024033A1 (en) * 2009-08-31 2011-03-03 Freescale Semiconductor, Inc. Encoding module, apparatus and method for determining a position of a data bit within an interleaved data stream
US8397123B2 (en) * 2009-09-30 2013-03-12 Qualcomm Incorporated Recursive realization of polynomial permutation interleaving
US8683555B2 (en) * 2010-02-10 2014-03-25 Raytheon Company Systems and methods to prevent denial of service attacks
US9077377B2 (en) * 2010-02-10 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Transmission device and reception device for communication in an environment with strong external noise, and transmission method and reception method for the same
JP5521722B2 (ja) * 2010-04-14 2014-06-18 沖電気工業株式会社 符号化装置、復号化装置、符号化・復号化システム、及び、プログラム
EP2706667A1 (en) * 2010-09-13 2014-03-12 Hughes Network Systems, LLC Method and apparatus for a parameterized interleaver design process
US8817912B1 (en) * 2010-10-27 2014-08-26 Marvell International Ltd. Phase-rotated tone-grouping modulation
US8532112B2 (en) * 2011-09-23 2013-09-10 Lsi Corporation Interleaving for wideband code division multiple access
WO2013085362A1 (en) * 2011-12-08 2013-06-13 Lg Electronics Inc. Method of transmitting and receiving data unit in wireless local area network system and apparatus for the same
US9774352B2 (en) * 2013-09-17 2017-09-26 Samsung Electronics Co., Ltd. Transmitting apparatus, and puncturing method thereof
KR102198773B1 (ko) * 2013-09-17 2021-01-05 삼성전자주식회사 송신 장치 및 그의 펑처링 방법
US9954708B2 (en) * 2013-11-15 2018-04-24 Intel Corporation Method and apparatus for frequency interleaving
WO2015137712A1 (en) 2014-03-14 2015-09-17 Samsung Electronics Co., Ltd. Method and apparatus for controlling interleaving depth
WO2015139248A1 (zh) * 2014-03-19 2015-09-24 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
US10224965B2 (en) * 2014-10-27 2019-03-05 Sony Corporation Apparatus for transmitting data in interleave division multiple access (IDMA) system
US9473177B2 (en) * 2014-11-26 2016-10-18 Freescale Semiconductor, Inc. Turbo decoder with a low-power input format and associated method
US10326474B2 (en) * 2015-03-02 2019-06-18 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
CN111865499B (zh) * 2015-03-02 2023-07-21 三星电子株式会社 接收设备和接收方法
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
WO2016140516A2 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
FR3037746B1 (fr) 2015-06-19 2020-10-02 Inst Mines Telecom Procede de construction d'un entrelaceur pour turbo-encodeur
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US9917675B2 (en) 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
CN109644008B (zh) 2017-02-10 2023-06-20 瑞典爱立信有限公司 用于极化码的循环缓冲器速率匹配
FR3064138B1 (fr) 2017-03-20 2021-05-07 Orange Procedes et dispositifs de codage a rendement compatible
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
US20180367245A1 (en) * 2017-06-19 2018-12-20 Qualcomm Incorporated COMMUNICATION TECHNIQUES WITH SELF-DECODABLE REDUNDANCY VERSIONS (RVs) USING SYSTEMATIC CODES
CN109391348B (zh) * 2017-08-08 2020-06-02 维沃移动通信有限公司 循环冗余校验的方法和设备
US11563518B2 (en) 2017-08-08 2023-01-24 Vivo Mobile Communication Co., Ltd. Method and device of cyclic redundancy check
US10972219B2 (en) * 2018-09-24 2021-04-06 Qualcomm Incorporated LDPC interleaver design for improved error floor performance
JP2021164092A (ja) * 2020-04-01 2021-10-11 株式会社スマート・ソリューション・テクノロジー 通信システム、通信端末、通信方法及びプログラム
CN116566404B (zh) * 2023-07-11 2023-09-19 北京谷数科技股份有限公司 删余Turbo码交织映射关系的确定方法及装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334197B1 (en) 1998-08-17 2001-12-25 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
US6871303B2 (en) * 1998-12-04 2005-03-22 Qualcomm Incorporated Random-access multi-directional CDMA2000 turbo code interleaver
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
KR100346170B1 (ko) 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
JP3515036B2 (ja) * 1999-02-19 2004-04-05 株式会社エヌ・ティ・ティ・ドコモ インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置
FR2790621B1 (fr) * 1999-03-05 2001-12-21 Canon Kk Dispositif et procede d'entrelacement pour turbocodage et turbodecodage
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
WO2002007372A2 (en) 2000-07-13 2002-01-24 Qualcomm Incorporated Maximum distance block coding scheme
CN1120594C (zh) * 2000-11-17 2003-09-03 北京邮电大学 权位倒置交织器
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
KR100539862B1 (ko) 2001-04-04 2005-12-28 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 데이타 송/수신장치및 방법
US6885711B2 (en) * 2001-06-27 2005-04-26 Qualcomm Inc Turbo decoder with multiple scale selections
KR100860660B1 (ko) * 2002-01-09 2008-09-26 삼성전자주식회사 통신시스템의 인터리빙 장치 및 방법
KR100480264B1 (ko) 2002-02-06 2005-04-07 삼성전자주식회사 통신시스템에서 인터리버 및 인터리빙 방법
US6636568B2 (en) 2002-03-01 2003-10-21 Qualcomm Data transmission with non-uniform distribution of data rates for a multiple-input multiple-output (MIMO) system
US8208364B2 (en) * 2002-10-25 2012-06-26 Qualcomm Incorporated MIMO system with multiple spatial multiplexing modes
EP1587217A1 (en) 2004-04-15 2005-10-19 Istituto superiore Mario Boella per le Tecnologie dell'Informazione e delle Telecomunicazioni Pruning methods for the generation of S-random interleavers
HUE037372T2 (hu) 2004-11-16 2018-08-28 Qualcomm Inc Zárthurkú sebességszabályozás MIMO kommunikációs rendszerhez

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792597A (zh) * 2010-03-08 2012-11-21 日本电气株式会社 纠错码解码装置、纠错码解码方法以及纠错码解码程序
CN102136888A (zh) * 2011-04-20 2011-07-27 大唐移动通信设备有限公司 一种子块解交织输入数据处理方法及装置
CN102136888B (zh) * 2011-04-20 2013-02-20 大唐移动通信设备有限公司 一种子块解交织输入数据处理方法及装置
CN105594130A (zh) * 2013-09-26 2016-05-18 索尼公司 数据处理装置和数据处理方法
CN105556854A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105556855A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105580281A (zh) * 2013-09-26 2016-05-11 索尼公司 数据处理装置和数据处理方法
CN105580280A (zh) * 2013-09-26 2016-05-11 索尼公司 数据处理装置和数据处理方法
CN105556856A (zh) * 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
CN105850059B (zh) * 2014-03-21 2020-01-31 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
US10361815B2 (en) 2014-03-21 2019-07-23 Huawei Technologies Co., Ltd. Polar code rate matching method and apparatus
CN105850059A (zh) * 2014-03-21 2016-08-10 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
US10374753B2 (en) 2014-03-24 2019-08-06 Huawei Technologies Co., Ltd. Polar code rate matching method and polar code rate matching apparatus
US10355711B2 (en) 2014-12-30 2019-07-16 Huawei Technologies Co., Ltd. Data processing method and system based on quasi-cyclic LDPC
CN114337927A (zh) * 2021-12-31 2022-04-12 Oppo广东移动通信有限公司 解码方法、装置、设备、存储介质、程序产品及通信芯片
CN116318552A (zh) * 2023-03-15 2023-06-23 归芯科技(深圳)有限公司 Turbo码的交织或解交织方法及其器件、通信芯片和装置
CN116318552B (zh) * 2023-03-15 2023-09-22 归芯科技(深圳)有限公司 Turbo码的交织或解交织方法及其器件、通信芯片和装置

Also Published As

Publication number Publication date
US20090327843A1 (en) 2009-12-31
KR20110009232A (ko) 2011-01-27
US20090254795A1 (en) 2009-10-08
EP1839395A1 (en) 2007-10-03
CA2590964A1 (en) 2006-06-29
CN101124731B (zh) 2011-12-07
CA2590964C (en) 2014-05-13
KR20070087100A (ko) 2007-08-27
KR20100082023A (ko) 2010-07-15
TWI389461B (zh) 2013-03-11
JP4897703B2 (ja) 2012-03-14
US8156390B2 (en) 2012-04-10
JP2008526134A (ja) 2008-07-17
US20060156199A1 (en) 2006-07-13
WO2006069392A1 (en) 2006-06-29
TW200637172A (en) 2006-10-16
US8156389B2 (en) 2012-04-10
US7543197B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
CN101124731B (zh) 剪裁式比特倒置交织器和对数据进行交织处理的方法
JP3636708B2 (ja) 通信システムにおける符号を生成するための装置及び方法
CN102932108B (zh) 基于分组大小的fec码和码率选择方法及装置
CN100471073C (zh) 用于改进基于turbo码的增量冗余的方法
JP5074411B2 (ja) マルチキャストメッセージのための階層的な符号化
JP4787272B2 (ja) 通信システムにおける多重データストリームのためのパーサー
JP4246751B2 (ja) 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理
CN101636914A (zh) 用于编码和解码数据的方法和装置
CA2337161C (en) Interleaving apparatus and method for use in serial concatenated convolutional code encoder in a mobile communication system
CN101667884A (zh) 信道编码方法及装置、信道译码方法及装置
CN101485132A (zh) 用于可变前向纠错（fec）保护的系统和方法
CN101553990A (zh) Turbo码交织器尺寸的确定
CN101060382B (zh) 一种多时隙联合编码方法
CN1180538C (zh) 自适应涡轮编码和解码
KR100899736B1 (ko) 무선 패킷 데이터 채널 수신장치 및 방법
CN110557220A (zh) 一种物理层信道编码及解码方法
WO2008105588A1 (en) Transmitting device and method and receiving device and method in communication system
KR101411079B1 (ko) 이동통신 시스템에서의 데이터 송수신 방법 및 장치
CN104717039A (zh) 一种基于空时旋转的三维比特交织方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1112332

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1112332

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20211222

CF01 Termination of patent right due to non-payment of annual fee