CN105850059B - 极性码的速率匹配方法和速率匹配装置 - Google Patents

极性码的速率匹配方法和速率匹配装置 Download PDF

Info

Publication number
CN105850059B
CN105850059B CN201480071547.9A CN201480071547A CN105850059B CN 105850059 B CN105850059 B CN 105850059B CN 201480071547 A CN201480071547 A CN 201480071547A CN 105850059 B CN105850059 B CN 105850059B
Authority
CN
China
Prior art keywords
bro
bits
reverse order
rate
interleaved bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480071547.9A
Other languages
English (en)
Other versions
CN105850059A (zh
Inventor
沈晖
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105850059A publication Critical patent/CN105850059A/zh
Application granted granted Critical
Publication of CN105850059B publication Critical patent/CN105850059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Abstract

一种Polar码的速率匹配方法和速率匹配装置。该方法包括：对Polar码编码器输出的Polar码进行比特逆序交织以得到交织比特；基于交织比特确定速率匹配的输出序列。通过对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。

Description

极性码的速率匹配方法和速率匹配装置
技术领域
本发明实施例涉及编解码领域，并且更具体地，涉及Polar码(极性码)的速率匹配方法和速率匹配装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性，保证通信的质量。Polar码(极性码)是可以取得香农容量且具有低编译码复杂度的编码方式。Polar码是一种线性块码。其生成矩阵为GN.，其编码过程为
Figure GDA0002231450550000011
这里
Figure GDA0002231450550000012
码长N＝2n，n≥0。
这里
Figure GDA0002231450550000013
BN是转置矩阵，例如比特反转(bit reversal)矩阵。
Figure GDA0002231450550000014
是F的克罗内克幂(Kronecker power)，定义为
Figure GDA0002231450550000015
Polar码用陪集码可以表示为
Figure GDA0002231450550000016
其编码过程为：
Figure GDA0002231450550000017
这里A为信息(information)比特索引的集合，GN.(A)是GN.中由集合A中的索引对应的行得到的子矩阵，GN.(AC)是GN.中由集合AC中的索引对应的行得到的子矩阵。
Figure GDA0002231450550000018
是冻结(frozen)比特，其数量为(N-K)，是已知比特。为了简单，这些冻结比特可以设为0。
Polar码可以采用传统的随机(准随机)打孔的混合自动重传请求(HARQ，HybridAutomatic Repeat Request)技术。所谓的随机(准随机)打孔就是随机(准随机)地选择打孔的位置。在接收端，打孔处的LLR置为0，任然使用母码的译码模块和方法。这种随机(准随机)打孔方式的误帧率较高，HARQ性能较差。
发明内容
本发明实施例提供一种Polar码的速率匹配方法和速率匹配装置，能够提高Polar码的速率匹配性能。
第一方面，提供了一种Polar码的速率匹配方法，包括：对Polar码编码器输出的Polar码进行BRO交织以得到交织比特；基于所述交织比特确定速率匹配的输出序列。
结合第一方面，在第一方面的一种实现方式中，所述对Polar码编码器输出的Polar码进行BRO交织以得到交织比特，包括：
使用BRO交织器对所述Polar码进行BRO交织以得到所述交织比特，其中所述BRO交织器的输入比特长度为N，所述BRO交织器将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1，其中Δ是偏移量，Π(i)从BROM(j)得到，BROM(j)表示对索引j进行比特逆序操作，M为正整数。
结合第一方面及其上述实现方式，在第一方面的另一实现方式中，Π(i)定义如下：ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
结合第一方面及其上述实现方式，在第一方面的另一实现方式中，Π(i)由ΠB(j)剪枝得到，
Figure GDA0002231450550000021
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。
结合第一方面及其上述实现方式，在第一方面的另一实现方式中，所述基于所述交织比特确定速率匹配的输出序列，包括：将所述交织比特或所述交织比特的逆序比特写入循环缓冲器中；根据冗余版本确定所述速率匹配的输出序列在所述循环缓冲器中的起始位置；根据所述起始位置从所述循环缓冲器中读取所述速率匹配的输出序列。
结合第一方面及其上述实现方式，在第一方面的另一实现方式中，所述基于所述交织比特确定速率匹配的输出序列，包括：顺序截取所述交织比特或所述交织比特的逆序比特以获得速率匹配的输出序列；或者重复提取所述交织比特或所述交织比特的逆序比特以获得速率匹配的输出序列。
第二方面，提供了一种速率匹配装置，包括：BRO交织单元，用于对Polar码编码器输出的Polar码进行BRO交织以得到交织比特；确定单元，用于基于所述交织比特确定速率匹配的输出序列。
结合第二方面，在第二方面的一种实现方式中，所述BRO交织单元的输入比特长度为N，所述BRO交织单元将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1，其中Δ是偏移量，Π(i)从BROM(j)得到，BROM(j)表示对索引j进行比特逆序操作，M为正整数。
结合第二方面及其上述实现方式，在第二方面的另一实现方式中，Π(i)定义如下：ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
结合第二方面及其上述实现方式，在第二方面的另一实现方式中，Π(i)由ΠB(j)剪枝得到，
Figure GDA0002231450550000031
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。
结合第二方面及其上述实现方式，在第二方面的另一实现方式中，所述确定单元具体用于将所述交织比特或所述交织比特的逆序比特写入循环缓冲器中；根据冗余版本确定所述速率匹配的输出序列在所述循环缓冲器中的起始位置；根据所述起始位置从所述循环缓冲器中读取所述速率匹配的输出序列。
结合第二方面及其上述实现方式，在第二方面的另一实现方式中，所述确定单元具体用于顺序截取所述交织比特或所述交织比特的逆序比特以获得速率匹配的输出序列；或者重复提取所述交织比特或所述交织比特的逆序比特以获得速率匹配的输出序列。
第三方面，提供了一种无线通信装置，包括Polar码编码器、上述速率匹配装置和发射机。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER(Frame Error Rate，误帧率)，从而能够改善HARQ性能，保证数据传输的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例的无线通信系统。
图2示出了在无线通信环境中执行Polar码的处理方法的系统。
图3是本发明一个实施例的Polar码的速率匹配方法的流程图。
图4是本发明一个实施例的速率匹配装置的框图。
图5是在无线通信系统中有助于执行Polar码的处理方法的接入终端的示意图。
图6是在无线通信环境中有执行Polar码的处理方法的系统的示意图。
图7示出在无线通信环境中能够使用Polar码的速率匹配方法的系统。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例可应用于各种通信系统，因此，下面的描述不限制于特定通信系统。全球移动通讯(Global System of Mobile communication，简称“GSM”)系统、码分多址(Code Division Multiple Access，简称“CDMA”)系统、宽带码分多址(Wideband CodeDivision Multiple Access，简称“WCDMA”)系统、通用分组无线业务(General PacketRadio Service，简称“GPRS”)、长期演进(Long Term Evolution，简称“LTE”)系统、LTE频分双工(Frequency Division Duplex，简称“FDD”)系统、LTE时分双工(Time DivisionDuplex，简称“TDD”)、通用移动通信系统(Universal Mobile Telecommunication System，简称“UMTS”)等。在上述的系统中的基站或者终端使用传统Turbo码、LDPC码编码处理的信息或者数据都可以使用本实施例中的Polar码编码。
在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。
此外，结合接入终端描述了各个实施例。接入终端也可以称为系统、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理、用户装置或UE(User Equipment，用户设备)。接入终端可以是蜂窝电话、无绳电话、SIP(Session Initiation Protocol，会话启动协议)电话、WLL(Wireless Local Loop，无线本地环路)站、PDA(Personal Digital Assistant，个人数字处理)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备。此外，结合基站描述了各个实施例。基站可用于与移动设备通信，基站可以是GSM(Global System of Mobilecommunication，全球移动通讯)或CDMA(Code Division Multiple Access，码分多址)中的BTS(Base Transceiver Station，基站)，也可以是WCDMA(Wideband Code DivisionMultiple Access，宽带码分多址)中的NB(NodeB，基站)，还可以是LTE(Long TermEvolution，长期演进)中的eNB或eNodeB(Evolutional Node B，演进型基站)，或者中继站或接入点，或者未来5G网络中的基站设备等。
此外，本发明的各个方面或特征可以实现成方法、装置或使用标准编程和/或工程技术的制品。本申请中使用的术语“制品”涵盖可从任何计算机可读器件、载体或介质访问的计算机程序。例如，计算机可读介质可以包括，但不限于:磁存储器件(例如，硬盘、软盘或磁带等)，光盘(例如，CD(Compact Disk，压缩盘)、DVD(Digital Versatile Disk，数字通用盘)等)，智能卡和闪存器件(例如，EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、卡、棒或钥匙驱动器等)。另外，本文描述的各种存储介质可代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可包括但不限于，无线信道和能够存储、包含和/或承载指令和/或数据的各种其它介质。
现在，参照图1，示出根据本文所述的各个实施例的无线通信系统100。系统100包括基站102，后者可包括多个天线组。例如，一个天线组可包括天线104和106，另一个天线组可包括天线108和110，附加组可包括天线112和114。对于每个天线组示出了2个天线，然而可对于每个组使用更多或更少的天线。基站102可附加地包括发射机链和接收机链，本领域普通技术人员可以理解，它们均可包括与信号发送和接收相关的多个部件(例如处理器、调制器、复用器、解调器、解复用器或天线等)。
基站102可以与一个或多个接入终端(例如接入终端116和接入终端122)通信。然而，可以理解，基站102可以与类似于接入终端116和122的基本上任意数目的接入终端通信。接入终端116和122可以是例如蜂窝电话、智能电话、便携式电脑、手持通信设备、手持计算设备、卫星无线电装置、全球定位系统、PDA和/或用于在无线通信系统100上通信的任意其它适合设备。如图所示，接入终端116与天线112和114通信，其中天线112和114通过前向链路118向接入终端116发送信息，并通过反向链路120从接入终端116接收信息。此外，接入终端122与天线104和106通信，其中天线104和106通过前向链路124向接入终端122发送信息，并通过反向链路126从接入终端122接收信息。在FDD(Frequency Division Duplex，频分双工)系统中，例如，前向链路118可利用与反向链路120所使用的不同频带，前向链路124可利用与反向链路126所使用的不同频带。此外，在TDD(Time Division Duplex，时分双工)系统中，前向链路118和反向链路120可使用共同频带，前向链路124和反向链路126可使用共同频带。
被设计用于通信的每组天线和/或区域称为基站102的扇区。例如，可将天线组设计为与基站102覆盖区域的扇区中的接入终端通信。在通过前向链路118和124的通信中，基站102的发射天线可利用波束成形来改善针对接入终端116和122的前向链路118和124的信噪比。此外，与基站通过单个天线向它所有的接入终端发送相比，在基站102利用波束成形向相关覆盖区域中随机分散的接入终端116和122发送时，相邻小区中的移动设备会受到较少的干扰。
在给定时间，基站102、接入终端116和/或接入终端122可以是发送无线通信装置和/或接收无线通信装置。当发送数据时，发送无线通信装置可对数据进行编码以用于传输。具体地，发送无线通信装置可具有(例如生成、获得、在存储器中保存等)要通过信道发送至接收无线通信装置的一定数目的信息比特。这种信息比特可包含在数据的传输块(或多个传输块)中，其可被分段以产生多个代码块。此外，发送无线通信装置可使用Polar码编码器(未示出)来对每个代码块编码。
现在转到图2，示出在无线通信环境中执行Polar码的处理方法的系统200。系统200包括无线通信装置202，该无线通信装置202被显示为经由信道发送数据。尽管示出为发送数据，但无线通信装置202还可经由信道接收数据(例如，无线通信装置202可同时发送和接收数据，无线通信装置202可以在不同时刻发送和接收数据，或其组合等)。无线通信装置202例如可以是基站(例如图1的基站102等)、接入终端(例如图1的接入终端116、图1的接入终端122等)等。
无线通信装置202可包括Polar码编码器204、速率匹配装置205和发射机206。
其中，Polar码编码器204用于对要传送的数据进行编码，得到相应的Polar码。
速率匹配装置205对Polar码编码器204输出的Polar码进行比特逆序(BRO，BitReversal Order)交织以得到交织比特，并基于交织比特确定速率匹配的输出序列。
发射机206可随后在信道上传送经过速率匹配装置205处理后的速率匹配的输出序列。例如，发射机206可以将相关数据发送到其它不同的无线通信装置(未示出)。
图3是本发明一个实施例的Polar码的速率匹配方法的流程图。图3的方法由Polar码的编码和发射端(如图2的速率匹配装置205)执行。
301，对Polar码编码器输出的Polar码进行BRO交织以得到交织比特。
302，基于交织比特确定速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
可选地，作为一个实施例，步骤301中可使用BRO交织器执行交织操作。假设BRO交织器的输入比特长度为N，则BRO交织器将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1。这里Δ是偏移量，可以是一个常数，例如为0或其他值。mod为取模操作。
Π(i)可以从BROM(j)得到，其中BROM(j)表示对索引j进行比特逆序操作。M为正整数,表示交织器的大小。在一个实施例中，M可以取值为log2(N)，但本发明实施例对M的具体取值不作限制。
BROM(j)可以通过如下方式得到：(1)将j表示成二进制数b0b1…bs；(2)将该二进制数逆序得到bsbs-1…b1b0；(3)将逆序后的二进制数转换成十进制数，该二进制数即为BROM(j)的值。
可选地，作为另一实施例，Π(i)定义如下：
ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
可选地，作为另一实施例，Π(i)可以由ΠB(j)剪枝(prune)得到，其中
Figure GDA0002231450550000081
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。剪枝的过程是指，满足设定条件时，剪掉一些元素。
例如，当B>N时，可以剪掉比特的序号j大于N-1的元素。
可选地，作为另一实施例，在步骤302中基于交织比特确定速率匹配的输出序列时，可利用循环缓冲器(Circular Buffer)。具体地，可将交织比特或交织比特的逆序比特写入循环缓冲器中；根据冗余版本(RV，Redundancy Version)确定速率匹配的输出序列在循环缓冲器中的起始位置，然后根据起始位置从循环缓冲器中读取速率匹配的输出序列。
交织比特的逆序比特是指对交织比特进行逆序操作得到的比特。具体地，假设交织比特为{a0,a1,…,aN-1}，则该交织比特的逆序比特为{aN-1,aN-2,…,a1,a0}。
可选地，作为另一实施例，在步骤302中基于交织比特确定速率匹配的输出序列时，可顺序截取交织比特或交织比特的逆序比特以获得速率匹配的输出序列，或者，可重复提取交织比特或交织比特的逆序比特以获得速率匹配的输出序列。
例如，当需要重传的比特的长度La短于交织比特或逆序比特的长度Lb时，可以从交织比特或逆序比特中截取长度为La的部分比特作为速率匹配的输出序列。再例如，当需要重传的比特的长度La长于交织比特或逆序比特的长度Lb时，可以在读取交织比特或逆序比特的所有比特之后，从头开始再次读取交织比特或逆序比特的比特，如此重复直至读取到长度为La的速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
图4是本发明一个实施例的速率匹配装置的框图。图4的速率匹配装置400可以位于基站或用户设备，包括BRO交织单元401和确定单元402。
BRO交织单元401对Polar码编码器输出的Polar码进行BRO交织以得到交织比特。确定单元402基于交织比特确定速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
可选地，作为一个实施例，BRO交织单元的输入比特长度为N，BRO交织单元将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1，其中Δ是偏移量，Π(i)从BROM(j)得到，BROM(j)表示对索引j进行比特逆序操作，M为正整数。
BROM(j)可以通过如下方式得到：(1)将j表示成二进制数b0b1…bs；(2)将该二进制数逆序得到bsbs-1…b1b0；(3)将逆序后的二进制数转换成十进制数，该二进制数即为BROM(j)的值。
可选地，作为另一实施例，Π(i)定义如下：
ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
可选地，作为另一实施例，Π(i)可以由ΠB(j)剪枝(prune)得到，其中
Figure GDA0002231450550000091
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。剪枝的过程是指，满足设定条件时，剪掉一些元素。
例如，当B>N时，可以剪掉比特的序号j大于N-1的元素。
可选地，作为另一实施例，确定单元402可利用循环缓冲器。具体地，确定单元402可将交织比特或交织比特的逆序比特写入循环缓冲器中；根据冗余版本确定速率匹配的输出序列在循环缓冲器中的起始位置；根据所述起始位置从所述循环缓冲器中读取速率匹配的输出序列。
可选地，作为另一实施例，确定单元402可顺序截取交织比特或交织比特的逆序比特以获得速率匹配的输出序列；或者重复提取交织比特或交织比特的逆序比特以获得速率匹配的输出序列。
图5是在无线通信系统中有助于执行前述Polar码的处理方法的接入终端500的示意图。接入终端500包括接收机502，接收机502用于从例如接收天线(未示出)接收信号，并对所接收的信号执行典型的动作(例如过滤、放大、下变频等)，并对调节后的信号进行数字化以获得采样。接收机502可以是例如MMSE(最小均方误差，Minimum Mean-Squared Error)接收机。接入终端500还可包括解调器504，解调器504可用于解调所接收的符号并将它们提供至处理器506用于信道估计。处理器506可以是专用于分析由接收机502接收的信息和/或生成由发射机516发送的信息的处理器、用于控制接入终端500的一个或多个部件的处理器、和/或用于分析由接收机502接收的信息、生成由发射机516发送的信息并控制接入终端500的一个或多个部件的控制器。
接入终端500可以另外包括存储器508，后者可操作地耦合至处理器506，并存储以下数据：要发送的数据、接收的数据以及与执行本文所述的各种动作和功能相关的任意其它适合信息。存储器508可附加地存储Polar码处理的相关的协议和/或算法。
可以理解，本文描述的数据存储装置(例如存储器508)可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。通过示例但不是限制性的，非易失性存储器可包括：ROM(Read-Only Memory，只读存储器)、PROM(Programmable ROM，可编程只读存储器)、EPROM(Erasable PROM，可擦除可编程只读存储器)、EEPROM(ElectricallyEPROM，电可擦除可编程只读存储器)或闪存。易失性存储器可包括：RAM(Random AccessMemory，随机存取存储器)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如SRAM(Static RAM，静态随机存取存储器)、DRAM(Dynamic RAM，动态随机存取存储器)、SDRAM(Synchronous DRAM，同步动态随机存取存储器)、DDR SDRAM(DoubleData Rate SDRAM，双倍数据速率同步动态随机存取存储器)、ESDRAM(Enhanced SDRAM，增强型同步动态随机存取存储器)、SLDRAM(Synchlink DRAM，同步连接动态随机存取存储器)和DR RAM(Direct Rambus RAM，直接内存总线随机存取存储器)。本文描述的系统和方法的存储器508旨在包括但不限于这些和任意其它适合类型的存储器。
实际的应用中，接收机502还可以耦合至速率匹配设备510。速率匹配设备510可基本类似于图2的速率匹配装置205，此外，接入终端500还可包括Polar码编码器512。Polar码编码器512基本类似于图2的Polar码编码器204。
根据本发明实施例的一个方面，该速率匹配装置510可以对Polar码编码器512输出的Polar码进行BRO交织以得到交织比特，并基于交织比特确定速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
可选地，作为一个实施例，速率匹配设备510可使用BRO交织器执行交织操作。假设BRO交织器的输入比特长度为N，则BRO交织器将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1。这里Δ是偏移量，可以是一个常数，例如为0或其他值。
Π(i)可以从BROM(j)得到，其中BROM(j)表示对索引j进行比特逆序操作。M为正整数。在一个实施例中，M可以取值为log2(N)，但本发明实施例对M的具体取值不作限制。
BROM(j)可以通过如下方式得到：(1)将j表示成二进制数b0b1…bs；(2)将该二进制数逆序得到bsbs-1…b1b0；(3)将逆序后的二进制数转换成十进制数，该二进制数即为BROM(j)的值。
可选地，作为另一实施例，Π(i)定义如下：
ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
可选地，作为另一实施例，Π(i)可以由ΠB(j)剪枝(prune)得到，其中
Figure GDA0002231450550000111
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。剪枝的过程是指，满足设定条件时，剪掉一些元素。
例如，当B>N时，可以剪掉比特的序号j大于N-1的元素。
可选地，作为另一实施例，速率匹配设备510在基于交织比特确定速率匹配的输出序列时，可利用循环缓冲器(Circular Buffer)。具体地，可将交织比特或交织比特的逆序比特写入循环缓冲器中；根据冗余版本(RV，Redundancy Version)确定速率匹配的输出序列在循环缓冲器中的起始位置，然后根据起始位置从循环缓冲器中读取速率匹配的输出序列。
交织比特的逆序比特是指对交织比特进行逆序操作得到的比特。具体地，假设交织比特为{a0,a1,…,aN-1}，则该交织比特的逆序比特为{aN-1,aN-2,…,a1,a0}。
可选地，作为另一实施例，速率匹配设备510在基于交织比特确定速率匹配的输出序列时，可顺序截取交织比特或交织比特的逆序比特以获得速率匹配的输出序列，或者，可重复提取交织比特或交织比特的逆序比特以获得速率匹配的输出序列。
例如，当需要重传的比特的长度La短于交织比特或逆序比特的长度Lb时，可以从交织比特或逆序比特中截取长度为La的部分比特作为速率匹配的输出序列。再例如，当需要重传的比特的长度La长于交织比特或逆序比特的长度Lb时，可以在读取交织比特或逆序比特的所有比特之后，从头开始再次读取交织比特或逆序比特的比特，如此重复直至读取到长度为La的速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
此外，接入终端500还可以包括调制器514和发射机516，该发射机516用于向例如基站、另一接入终端等发送信号。尽管示出与处理器506分离，但是可以理解，Polar码编码器512，速率匹配设备510和/或调制器514可以是处理器506或多个处理器(未示出)的一部分。
图6是在无线通信环境中有执行前述Polar码的处理方法的系统600的示意图。系统600包括基站602(例如接入点，NodeB或eNB等)，基站602具有通过多个接收天线606从一个或多个接入终端604接收信号的接收机610，以及通过发射天线608向一个或多个接入终端604发射信号的发射机624。接收机610可以从接收天线606接收信息，并且可操作地关联至对接收信息进行解调的解调器612。通过相对于图7描述的处理器类似的处理器614来分析所解调的符号，该处理器614连接至存储器616，该存储器616用于存储要发送至接入终端604(或不同的基站(未示出))的数据或从接入终端604(或不同的基站(未示出))接收的数据和/或与执行本文所述的各个动作和功能相关的任意其它适合信息。处理器614还可耦合至Polar码编码器618和速率匹配装置620。
根据本发明实施例的一个方面，该速率匹配装置620可以对Polar码编码器618输出的Polar码进行BRO交织以得到交织比特，并基于交织比特确定速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
可选地，作为一个实施例，速率匹配设备620可使用BRO交织器执行交织操作。假设BRO交织器的输入比特长度为N，则BRO交织器将第i个输入比特映射到第Π(i+Δmod N)个输出比特，其中i＝0,1,…,N-1。这里Δ是偏移量，可以是一个常数，例如为0或其他值。
Π(i)可以从BROM(j)得到，其中BROM(j)表示对索引j进行比特逆序操作。M为正整数。在一个实施例中，M可以取值为log2(N)，但本发明实施例对M的具体取值不作限制。
BROM(j)可以通过如下方式得到：(1)将j表示成二进制数b0b1…bs；(2)将该二进制数逆序得到bsbs-1…b1b0；(3)将逆序后的二进制数转换成十进制数，该二进制数即为BROM(j)的值。
可选地，作为另一实施例，Π(i)定义如下：
ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小。
可选地，作为另一实施例，Π(i)可以由ΠB(j)剪枝(prune)得到，其中
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。剪枝的过程是指，满足设定条件时，剪掉一些元素。
例如，当B>N时，可以剪掉比特的序号j大于N-1的元素。
可选地，作为另一实施例，速率匹配设备620在基于交织比特确定速率匹配的输出序列时，可利用循环缓冲器(Circular Buffer)。具体地，可将交织比特或交织比特的逆序比特写入循环缓冲器中；根据冗余版本(RV，Redundancy Version)确定速率匹配的输出序列在循环缓冲器中的起始位置，然后根据起始位置从循环缓冲器中读取速率匹配的输出序列。
交织比特的逆序比特是指对交织比特进行逆序操作得到的比特。具体地，假设交织比特为{a0,a1,…,aN-1}，则该交织比特的逆序比特为{aN-1,aN-2,…,a1,a0}。
可选地，作为另一实施例，速率匹配设备620在基于交织比特确定速率匹配的输出序列时，可顺序截取交织比特或交织比特的逆序比特以获得速率匹配的输出序列，或者，可重复提取交织比特或交织比特的逆序比特以获得速率匹配的输出序列。
例如，当需要重传的比特的长度La短于交织比特或逆序比特的长度Lb时，可以从交织比特或逆序比特中截取长度为La的部分比特作为速率匹配的输出序列。再例如，当需要重传的比特的长度La长于交织比特或逆序比特的长度Lb时，可以在读取交织比特或逆序比特的所有比特之后，从头开始再次读取交织比特或逆序比特的比特，如此重复直至读取到长度为La的速率匹配的输出序列。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
此外，在系统600中，调制器622可以对帧进行复用以用于发射机624通过天线608发送到接入终端604尽管示出为与处理器614分离，但是可以理解，Polar码编码器618、速率匹配装置620和/或调制器622可以是处理器614或多个处理器(未示出)的一部分。
可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个ASIC(Application SpecificIntegrated Circuits，专用集成电路)、DSP(Digital Signal Processing，数字信号处理器)、DSPD(DSP Device，数字信号处理设备)、PLD(Programmable Logic Device，可编程逻辑设备)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)、处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
当在软件、固件、中间件或微码、程序代码或代码段中实现实施例时，它们可存储在例如存储部件的机器可读介质中。代码段可表示过程、函数、子程序、程序、例程、子例程、模块、软件分组、类、或指令、数据结构或程序语句的任意组合。代码段可通过传送和/或接收信息、数据、自变量、参数或存储器内容来稿合至另一代码段或硬件电路。可使用包括存储器共享、消息传递、令牌传递、网络传输等任意适合方式来传递、转发或发送信息、自变量、参数、数据等。
对于软件实现，可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器单元中并通过处理器执行。存储器单元可以在处理器中或在处理器外部实现，在后一种情况下存储器单元可经由本领域己知的各种手段以通信方式耦合至处理器。
参照图7，示出在无线通信环境中能够使用Polar码的速率匹配方法的系统700。例如，系统700可至少部分地驻留在基站中。根据另一示例，系统700可至少部分地驻留在接入终端中。应理解的是，系统700可表示为包括功能框，其可以是表示由处理器、软件或其组合(例如固件)实现的功能的功能框。系统700包括具有联合操作的电子部件的逻辑组702。
例如，逻辑组702可包括用于对Polar码编码器输出的Polar码进行BRO交织以得到交织比特的电子部件704。逻辑组702还可以包括用于基于交织比特确定速率匹配的输出序列的电子部件706。
本发明实施例对Polar码进行比特逆序交织，从而得到速率匹配的输出序列，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。
此外，系统700可包括存储器712，后者保存用于执行与电子部件7046和706相关的功能的指令。尽管示出为在存储器712的外部，但是可理解，电子部件704和706中的一个或多个可存在于存储器712中。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (7)

1.一种极性Polar码的速率匹配方法，其特征在于，包括：
对Polar码编码器输出的Polar码进行比特逆序BRO交织以得到交织比特；
基于所述交织比特确定速率匹配的输出序列；
其中，所述对Polar码编码器输出的Polar码进行比特逆序BRO交织以得到交织比特，包括：
使用BRO交织器对所述Polar码进行BRO交织以得到所述交织比特，其中所述BRO交织器的输入比特长度为N，所述BRO交织器将第j个输入比特映射到第Π(j+Δmod N)个输出比特，其中j＝0,1,…,N-1，其中Δ是大于0的偏移量，Π(j)从BROM(j)得到，BROM(j)是对索引j进行比特逆序操作的函数，M为所述比特逆序操作的函数的参数，M为正整数；
所述BROM(j)通过如下方式得到：将j表示成二进制数b0b1…bs；将所述二进制数逆序得到bsbs-1…b1b0；将逆序后的二进制数转换成十进制数，其中，所述逆序后的二进制数即为BROM(j)的值；
所述基于所述交织比特确定速率匹配的输出序列，包括：
将所述交织比特或所述交织比特的逆序比特写入循环缓冲器中；
根据冗余版本确定所述速率匹配的输出序列在所述循环缓冲器中的起始位置；
根据所述起始位置从所述循环缓冲器中读取所述速率匹配的输出序列。
2.如权利要求1所述的方法，其特征在于，
Π(j)定义如下：ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小，B＝M。
3.如权利要求1所述的方法，其特征在于，
Π(j)由ΠB(j)剪枝得到，
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。
4.一种速率匹配装置，其特征在于，包括：
比特逆序BRO交织单元，用于对Polar码编码器输出的Polar码进行BRO交织以得到交织比特；
确定单元，用于基于所述交织比特确定速率匹配的输出序列；
其中，所述BRO交织单元的输入比特长度为N，所述BRO交织单元将第j个输入比特映射到第Π(j+Δmod N)个输出比特，其中j＝0,1,…,N-1，其中Δ是大于0的偏移量，Π(j)从BROM(j)得到，BROM(j)是对索引j进行比特逆序操作的函数，M为所述比特逆序操作的函数的参数，M为正整数；
其中，所述装置通过如下方式得到所述BROM(j)：将j表示成二进制数b0b1…bs；将所述二进制数逆序得到bsbs-1…b1 b0；将逆序后的二进制数转换成十进制数，其中，所述逆序后的二进制数即为BROM(j)的值；
所述确定单元具体用于将所述交织比特或所述交织比特的逆序比特写入循环缓冲器中；根据冗余版本确定所述速率匹配的输出序列在所述循环缓冲器中的起始位置；根据所述起始位置从所述循环缓冲器中读取所述速率匹配的输出序列。
5.如权利要求4所述的速率匹配装置，其特征在于，
Π(j)定义如下：ΠB(j)＝BROM(j)
其中j＝0,1,…,B-1，B表示ΠB(j)的大小，B＝M。
6.如权利要求4所述的速率匹配装置，其特征在于，
Π(j)由ΠB(j)剪枝得到，
Figure FDA0002231450540000021
其中j＝0,1,…,B-1，B表示交织器ΠB(j)的大小且B＝M×J，J为正整数。
7.一种无线通信装置，包括极性Polar码编码器、如权利要求4-6任一项所述的速率匹配装置和发射机。
CN201480071547.9A 2014-03-21 2014-03-21 极性码的速率匹配方法和速率匹配装置 Active CN105850059B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/073845 WO2015139297A1 (zh) 2014-03-21 2014-03-21 极性码的速率匹配方法和速率匹配装置

Publications (2)

Publication Number Publication Date
CN105850059A CN105850059A (zh) 2016-08-10
CN105850059B true CN105850059B (zh) 2020-01-31

Family

ID=54143711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071547.9A Active CN105850059B (zh) 2014-03-21 2014-03-21 极性码的速率匹配方法和速率匹配装置

Country Status (6)

Country Link
US (1) US10361815B2 (zh)
EP (1) EP3113387B1 (zh)
CN (1) CN105850059B (zh)
CA (1) CA2972643C (zh)
RU (1) RU2679723C1 (zh)
WO (1) WO2015139297A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
CN106817195B (zh) * 2015-12-02 2020-04-21 华为技术有限公司 用于极化码的速率匹配的方法和装置
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US9917675B2 (en) * 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
WO2018021925A1 (en) 2016-07-27 2018-02-01 Huawei Technologies Co., Ltd. Polar code encoding with puncturing, shortening and extending
WO2018027669A1 (en) * 2016-08-10 2018-02-15 Qualcomm Incorporated Rate matching for block encoder
ES2931850T3 (es) 2016-08-12 2023-01-03 Ericsson Telefon Ab L M Métodos de coincidencia de tasa para códigos QC-LDPC
CN108011689A (zh) * 2016-10-27 2018-05-08 株式会社Ntt都科摩 极化码生成方法和装置
US10447312B2 (en) * 2016-11-25 2019-10-15 Lg Electronics Inc. Method of performing interleaving using LDPC and communication apparatus therefor
CN109889304B (zh) 2017-01-05 2020-06-16 华为技术有限公司 速率匹配方法、编码装置和通信装置
CN115720128A (zh) * 2017-01-09 2023-02-28 中兴通讯股份有限公司 一种数据处理方法和装置
CN116707540B (zh) 2017-01-09 2024-04-26 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
WO2018126476A1 (en) 2017-01-09 2018-07-12 Qualcomm Incorporated Rate-matching scheme for control channels using polar codes
MX2019002228A (es) * 2017-02-10 2019-09-19 Ericsson Telefon Ab L M Ajuste de tasa en memeoria intermedia circular para códigos polares.
CN108574556B (zh) * 2017-03-10 2020-11-17 华为技术有限公司 一种Polar码的速率匹配方法及装置
CN108574561B (zh) 2017-03-14 2020-11-17 华为技术有限公司 极化码编码的方法和装置
CN110622426B (zh) * 2017-03-24 2023-12-01 瑞典爱立信有限公司 用互补序列打孔极性码
CN108809513B (zh) * 2017-03-24 2019-07-12 华为技术有限公司 极性码的速率匹配方法及设备
CN108631793B (zh) * 2017-03-24 2022-04-22 华为技术有限公司 一种构造编码序列的方法，装置
CN108683479B (zh) 2017-03-25 2019-08-13 华为技术有限公司 一种速率匹配的方法和装置
CN108696334B (zh) * 2017-04-06 2021-06-01 华为技术有限公司 极化Polar码的速率匹配方法和装置、通信设备
CN110690941B (zh) 2017-04-28 2020-07-24 华为技术有限公司 Polar码的速率匹配方法及装置
CN108809332B (zh) * 2017-05-05 2021-09-03 华为技术有限公司 一种Polar码传输方法及装置
WO2018205051A1 (en) * 2017-05-06 2018-11-15 Qualcomm Incorporated Rate-matching scheme for polar codes
CN109150199A (zh) * 2017-06-17 2019-01-04 华为技术有限公司 一种极化Polar码的交织处理方法及装置
WO2018228601A1 (zh) 2017-06-16 2018-12-20 华为技术有限公司 一种数据处理方法及数据处理装置
CN109150198B (zh) * 2017-06-16 2021-05-14 华为技术有限公司 一种极化码的交织处理方法及装置
CN109039544B (zh) 2017-06-27 2019-11-19 华为技术有限公司 一种编码方法、无线设备和芯片
CN109150200B (zh) 2017-06-27 2021-10-22 华为技术有限公司 一种信道交织的方法和装置
CN109391363B (zh) 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置
CN109391364B (zh) * 2017-08-11 2021-11-09 中兴通讯股份有限公司 一种信息处理方法及装置
CN109428675B (zh) * 2017-08-30 2022-05-24 华为技术有限公司 数据传输方法及装置
CN109525360B (zh) 2017-09-18 2020-10-16 华为技术有限公司 极化码的速率匹配的方法和装置
CN109672497B (zh) * 2017-10-16 2021-09-28 普天信息技术有限公司 一种极化码的速率匹配方法及装置
WO2019098677A1 (ko) 2017-11-16 2019-05-23 엘지전자 주식회사 Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2019095270A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Uplink control information segmentation for polar codes
CN110048802B (zh) * 2018-01-16 2021-12-28 华为技术有限公司 数据传输方法及装置、系统
CN108304658B (zh) * 2018-02-02 2020-05-19 中国计量大学 一种基于fpga的极化码编码器硬件实现方法
US11050519B2 (en) * 2018-09-14 2021-06-29 Idac Holdings, Inc. Methods, apparatus, systems and procedures for hybrid automatic repeat requests (HARQs) using polar codes
WO2020034332A1 (en) 2018-09-28 2020-02-20 Zte Corporation Bit selection for hybrid automatic repeat requests
CN113068265B (zh) * 2019-09-30 2023-03-24 Oppo广东移动通信有限公司 上行控制信息的传输方法及装置
CN113395133B (zh) * 2020-03-13 2022-08-02 大唐移动通信设备有限公司 一种解速率匹配方法及装置
CN112104380B (zh) * 2020-09-21 2024-03-19 Oppo广东移动通信有限公司 速率匹配方法、芯片及终端
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520045A (zh) * 2002-02-06 2004-08-11 三星电子株式会社 通信系统中的交织器和交织方法
CN101076960A (zh) * 2004-12-21 2007-11-21 松下电器产业株式会社 交织装置和交织方法
CN101124731A (zh) * 2004-12-22 2008-02-13 高通股份有限公司 剪裁式比特倒置交织器
WO2011079633A1 (zh) * 2010-01-04 2011-07-07 中兴通讯股份有限公司 码速率匹配的串行处理方法、并行处理方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070189151A1 (en) 2006-02-10 2007-08-16 Interdigital Technology Corporation Method and apparatus for performing uplink transmission in a multiple-input multiple-output single carrier frequency division multiple access system
CN101090293A (zh) * 2006-06-15 2007-12-19 华为技术有限公司 传输信息的方法及系统
US8379738B2 (en) * 2007-03-16 2013-02-19 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks
CN101075857B (zh) 2007-04-29 2010-05-26 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
US8266508B2 (en) * 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
CN100568744C (zh) 2007-06-18 2009-12-09 中兴通讯股份有限公司 一种卷积码速率匹配的方法和装置
CN101119182B (zh) 2007-08-13 2013-02-27 中兴通讯股份有限公司 一种高阶调制中的比特优先选择方法
US8345794B2 (en) * 2008-04-29 2013-01-01 Qualcomm Incorporated Encoded control channel information interleaving
CN101860412B (zh) 2009-04-13 2015-10-21 中兴通讯股份有限公司 子包处理方法、编码调制方法、处理器、调制编码系统
US8537755B2 (en) * 2010-05-11 2013-09-17 Qualcomm Incorporated Rate matching device
TW201246803A (en) * 2011-05-09 2012-11-16 Qualcomm Inc Rate matching device
US8347186B1 (en) * 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
CN103023618B (zh) * 2013-01-11 2015-04-22 北京邮电大学 一种任意码长的极化编码方法
US9319073B2 (en) * 2014-02-11 2016-04-19 Seagate Technology Llc Mitigation of write errors in multi-level cell flash memory through adaptive error correction code decoding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520045A (zh) * 2002-02-06 2004-08-11 三星电子株式会社 通信系统中的交织器和交织方法
CN101076960A (zh) * 2004-12-21 2007-11-21 松下电器产业株式会社 交织装置和交织方法
CN101124731A (zh) * 2004-12-22 2008-02-13 高通股份有限公司 剪裁式比特倒置交织器
WO2011079633A1 (zh) * 2010-01-04 2011-07-07 中兴通讯股份有限公司 码速率匹配的串行处理方法、并行处理方法及装置

Also Published As

Publication number Publication date
CN105850059A (zh) 2016-08-10
EP3113387A4 (en) 2017-03-22
EP3113387A1 (en) 2017-01-04
EP3113387B1 (en) 2019-05-22
CA2972643A1 (en) 2015-09-24
RU2679723C1 (ru) 2019-02-12
US20170012739A1 (en) 2017-01-12
US10361815B2 (en) 2019-07-23
WO2015139297A1 (zh) 2015-09-24
CA2972643C (en) 2020-05-26

Similar Documents

Publication Publication Date Title
CN105850059B (zh) 极性码的速率匹配方法和速率匹配装置
US10009146B2 (en) Polar code rate matching method and rate matching apparatus
CN105874737B (zh) 极性码的速率匹配方法和速率匹配装置
US10778255B2 (en) Polar code processing method and device
US10389483B2 (en) Rate matching method and apparatus for polar code
EP3113400B1 (en) Polar code retransmission method and device
EP3142257B1 (en) Method and apparatus for constructing punctured polar code
CN110401456B (zh) 极性码的编码方法和编码装置
WO2016082142A1 (zh) 极化码的速率匹配的方法、装置和无线通信设备
WO2017206055A1 (zh) 用于打孔的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant