CN109525360B - 极化码的速率匹配的方法和装置 - Google Patents

极化码的速率匹配的方法和装置 Download PDF

Info

Publication number
CN109525360B
CN109525360B CN201710843301.4A CN201710843301A CN109525360B CN 109525360 B CN109525360 B CN 109525360B CN 201710843301 A CN201710843301 A CN 201710843301A CN 109525360 B CN109525360 B CN 109525360B
Authority
CN
China
Prior art keywords
index
bit
bit sequence
index set
code word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710843301.4A
Other languages
English (en)
Other versions
CN109525360A (zh
Inventor
王坚
黄凌晨
乔云飞
李榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710843301.4A priority Critical patent/CN109525360B/zh
Priority to PCT/CN2018/106299 priority patent/WO2019052583A1/zh
Priority to EP18856028.8A priority patent/EP3667927A4/en
Publication of CN109525360A publication Critical patent/CN109525360A/zh
Priority to US16/822,712 priority patent/US10958374B2/en
Application granted granted Critical
Publication of CN109525360B publication Critical patent/CN109525360B/zh
Priority to US17/189,834 priority patent/US11362760B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请提供一种极化码的速率匹配的方法和装置，能够在选择极化码的速率匹配方案时，减小码字域的搜索空间。该方法包括:确定N个待编码比特对应的第一索引集合，第一索引集合包括放置强制冻结比特的Z个极化信道的索引，该Z个极化信道为该N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；获取长度为N的第一码字，第一码字是对所述N个待编码比特进行极化编码得到的；根据第一索引集合，对第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；发送长度为M的第二码字。

Description

极化码的速率匹配的方法和装置
技术领域
本申请涉及信道编码领域，更具体地，涉及一种极化码的速率匹配的方法和装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性，保证通信的质量。极化码(即，Polar码)是第一个理论上证明可以取得香农容量且具有低编、译码复杂度的好码，因此得到了广泛应用。
在采用Polar码进行信道编码时，根据Polar的编码原理，待编码比特经过Polar编码后得到的码字的长度都是2的整数次幂。当信道的实际能够传输的码长非2的整数次幂时，则需要对编码后的码字进行速率匹配，得到所需长度的码字，进而在信道上进行传输。通常，可以将编码前的待编码比特空间称作U域，将编码后的码字空间称作X域。
现有的速率匹配方案包括缩短(Shorten)和打孔(Puncture)两种方式。不论是缩短或打孔，都是首先在X域确定缩短位置或打孔位置，再根据缩短位置或打孔位置在U域确定放置强制冻结比特的子信道，最后选择信息比特集合和固定比特集合。而在X域确定缩短位置或打孔位置时，一般都需要搜索大量的缩短位置或打孔位置，通过比较以这些缩短位置或打孔位置进行速率匹配而取得的性能，将性能较好的缩短位置或打孔位置作为X域选择的缩短位置或打孔位置。实践发现，在X域搜索缩短位置或打孔位置时，搜索空间较大，并且，可能多种不同的缩短位置或打孔位置取得的性能基本相当，搜索效率较低。
发明内容
本申请提供一种极化码的速率匹配的方法和装置，能够减小在码字域搜索性能较好的缩短位置或打孔位置的搜索空间，提高搜索效率。
第一方面，本申请提供一种极化码的速率匹配的方法，该方法包括：确定N个待编码比特对应的第一索引集合，第一索引集合包括放置强制冻结比特的Z个极化信道的索引，该Z个极化信道为该N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；获取长度为N的第一码字，第一码字是对该N个待编码比特进行极化编码得到的；根据第一索引集合，对第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；发送该长度为M的第二码字。
需要说明的是，在本申请实施例中，放置强制冻结比特的子信道的可靠度不一定等于0，而是为了速率匹配，以取得较好的Polar码性能，选择在这些子信道来放置冻结比特。
可以理解的是，Polar编码的一个关键是选择信息比特索引集合和冻结比特索引集合。其中，信息比特索引集合和冻结比特索引集合的选取是按照极化信道的可靠度选择的。在本申请实施例中，从待编码的N个比特对应的N个子信道中，减去放置强制冻结比特的子信道。在其余的这些子信道中选择可靠度最高的K个子信道用来承载信息比特，而剩下的这些可靠度较低的子信道用来承载冻结比特。
在本申请实施例中，编码端通过先确定待编码中U域放置强制冻结比特的子信道的索引(即，第一索引集合)，再根据第一索引集合确定码字域的打孔位置或缩短位置，可以在选择极化码的速率匹配方案时，减小码字域的搜索空间。
这里所说的选择极化码的速率匹配方案，实际上就是指确定打孔位置或缩短位置。
结合第一方面，在第一方面的某些实现方式中，根据第一索引集合，对第一码字进行速率匹配，包括：根据第一索引集合，确定至少一个第二索引集合，每个第二索引集合中为确定的第一码字中被打孔位置或被缩短位置的索引；根据该至少一个第二索引集合中的任意一个第二索引集合，对第一码字进行速率匹配。
结合第一方面，在第一方面的某些实现方式中，根据第一索引集合，确定至少一个第二索引集合，包括：从第一码字对应的N个索引中，读取与第一索引集合中的索引相同的索引，得到一个第二索引集合。
结合第一方面，在第一方面的某些实现方式中，根据第一索引集合，确定至少一个第二索引集合，包括：根据第一索引集合，确定第一比特序列，第一比特序列的长度等于N；对第一比特序列进行比特对调处理，得到至少一个第二比特序列，其中，比特对调处理是将第一比特序列中的第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，其中，该至少一个第二比特序列互不相同；从该至少一个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
结合第一方面，在第一方面的某些实现方式中，第一比特序列中放置比特0的位置的索引与第一索引集合中的索引相同。
结合第一方面，在第一方面的某些实现方式中，根据所述第一索引集合，确定第一比特序列，包括：根据第一索引集合，确定第三比特序列，第三比特序列中放置比特0的位置的索引与第一索引集合中的索引相同；对第三比特序列进行比特逆序，得到第一比特序列。
结合第一方面，在第一方面的某些实现方式中，根据该至少一个第二索引集合中的任意一个第二索引集合，对第一码字进行速率匹配，包括：将任意一个第二索引集合中的索引在第一码字中指示的位置作为第一码字的被缩短位置或被打孔位置，对第一码字进行速率匹配。
第二方面，本申请提供一种极化码的速率匹配的装置，用于执行第一方面或第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。
第三方面，本申请提供一种极化码的速率匹配的设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。
第四方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当指令在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。
第五方面，本申请提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述第一方面及其任意一种可能的实现方式中的方法。
第六方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述第一方面及其任意一种可能的实现方式中的方法。
第七方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面及其第一方面任意一种可能的实现方式中的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，编码装置包括：输入接口电路，用于获取第一索引集合和第一码字；逻辑电路，用于根据第一索引集合对长度为N的第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且N＝2n，M、N和n为正整数；输出接口电路，用于输出第二码字。
可选的，编码装置可以是芯片或者集成电路。
在一个可能的设计中，当编码装置的上述功能的部分或全部通过软件实现时，编码装置包括：存储器，用于存储程序；处理器，用于执行存储器存储的程序，当所述程序被执行时，编码装置可以实现上述第一方面及其第一方面的任意一种可能的设计中所述的极化码的速率匹配的方法。
在一个可能的设计中，当编码装置的上述功能的部分或全部通过软件实现时，编码装置包括处理器。用于存储程序的存储器位于编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行存储器中存储的程序。
可选的，存储器可以是物理上独立的单元，也可以与处理器集成在一起。
需要说明的是，在信道编码时，速率匹配和解速率匹配都是基于一个Pattern(模式)的。通常是确定Pattern之后，发送端基于这个Pattern进行速率匹配，而接收端基于这个Pattern进行解速率匹配。
本申请实施例中描述的确定第二索引集合的方法，即是确定Pattern的方法。
在本申请实施例中，编码端通过先确定待编码中U域放置强制冻结比特的子信道的索引(即，第一索引集合)，再根据第一索引集合确定码字域的打孔位置或缩短位置，可以在选择极化码的速率匹配方案时，减小码字域的搜索空间。
附图说明
图1为适用于本申请实施例的无线通信系统的结构示意图。
图2是采用无线技术进行通信的基本流程图。
图3为本申请实施例提供的极化码的速率匹配的方法流程图。
图4为本申请实施例提供的编码端和译码端的交互图。
图5为本申请实施例提供的Polar码的缩短流程。
图6为本申请实施例提供的Polar码的打孔流程。
图7为比特对调过程的示意图。
图8为本申请提供的极化码的速率匹配的装置600的示意图。
图9为本申请提供的极化码的速率匹配的设备700的示意性结构图。
图10为本申请实施例提供的终端设备800的示意性结构图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
图1为适用于本申请实施例的无线通信系统的结构示意图。该无线通信系统中可以包括至少一个网络设备，该网络设备与一个或多个终端设备进行通信。该网络设备可以是基站，也可以是基站与基站控制器集成后的设备，还可以是具有类似通信功能的其它设备。
本申请实施例提及的无线通信系统包括但不限于：窄带物联网系统(NarrowBand-Internet of Things，NB-IoT)、全球移动通信系统(Global System for MobileCommunications，GSM)、增强型数据速率GSM演进系统(Enhanced Data rate for GSMEvolution，EDGE)、宽带码分多址系统(Wideband Code Division Multiple Access，WCDMA)、码分多址2000系统(Code Division Multiple Access，CDMA2000)、时分同步码分多址系统(Time Division-Synchronization Code Division Multiple Access，TD-SCDMA)，长期演进系统(Long Term Evolution，LTE)、下一代5G移动通信系统的三大应用场景，即增强移动带宽(Enhance Mobile Broadband，eMBB)，高可靠性低延迟通信(UltraReliable Low Latency Communication，URLLC)和增强海量机器连接通信(MassiveMachine Type Communication，eMTC)或者将来出现的新的通信系统。
本申请实施例中所涉及到的终端设备可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备。终端可以是移动台(Mobile Station，MS)、用户单元(subscriber unit)、蜂窝电话(cellularphone)、智能电话(smart phone)、无线数据卡、个人数字助理(Personal DigitalAssistant，PDA)电脑、平板型电脑、无线调制解调器(modem)、手持设备(handset)、膝上型电脑(laptop computer)、机器类型通信(Machine Type Communication，MTC)终端等。
应理解，图1仅以通信系统中包括一个网络设备和两个终端设备(如图1中所示的网络设备101、终端设备102和终端设备103)为例进行说明，显然，通信系统还可以包括更多的网络设备或更多的终端设备。
图1中的网络设备与终端设备之间采用无线技术进行通信。当网络设备发送信号时，其为编码端，当网络设备接收信号时，其为译码端。终端设备也是一样的，当终端设备发送信号时，其为编码端，当终端设备接收信号时，其为译码端。
另外，编码端也可以认为是发送端，译码端也可以认为是接收端。
图2是采用无线技术进行通信的基本流程图。发送端的信源依次经过信源编码、信道编码、速率匹配和调制后在信道上发出，接收端接收到信号后依次经过解调、解速率匹配、信道解码和信源解码后获得信宿。
为了便于理解和说明，首先对本申请实施例中涉及的相关概念作简单介绍。
信道编解码是无线通信领域的核心技术之一，其性能的改进将直接提升网络覆盖及用户传输速率。目前，极化码是可理论证明达到香农极限，并且具有可实用的线性复杂度编译码能力的信道编码技术。极化码构造的核心是通过“信道极化”的处理，在编码侧，采用编码的方法使各个子信道呈现出不同的可靠性，当码长持续增加时，一部分信道将趋向于容量接近于1的无噪信道，另一部分信道趋向于容量接近于0的全噪信道。选择在容量接近于1的信道上直接传输信息以逼近信道容量。
Polar码的编码策略正是应用了这种现象的特性，利用无噪信道传输用户有用的信息，全噪信道传输约定的信息或者不传信息。Polar码也是一种线性块码，其编码矩阵(也称为生成矩阵)为GN，编码过程为
Figure GDA0002464600550000051
其中，
Figure GDA0002464600550000052
是一个二进制的行矢量，长度为N(即，码长)，也称作待编码向量，且N＝2n，n为正整数。
Figure GDA0002464600550000053
为编码后的母码码字。GN是一个N×N的矩阵，且
Figure GDA0002464600550000054
Figure GDA0002464600550000055
定义为log2N个矩阵F2的克罗内克(Kronecker)乘积。
其中，
Figure GDA0002464600550000056
以上各式中涉及的加法、乘法操作均为二进制伽罗华域上的加法、乘法操作。
Polar码的编码过程中，
Figure GDA0002464600550000057
中的一部分比特用来携带信息，称为信息比特集合。这些比特的索引的集合记作A。另外的一部分比特设置为接收端和发送端预先约定的固定值，称之为固定比特集合或冻结比特(frozen bits)集合，其索引的集合用A的补集Ac表示。Polar码的编码过程相当于
Figure GDA0002464600550000058
这里，FN(A)是FN中由集合A中的索引对应的行得到的子矩阵。FN(AC)是FN中由集合AC中的索引对应的行得到的子矩阵。uA为
Figure GDA0002464600550000059
中的信息比特集合，数量为K。
Figure GDA00024646005500000510
为
Figure GDA00024646005500000511
中的固定比特集合，其数量为(N-K)，是已知比特。这些固定比特通常被设置为0，但是只要接收端和发送端预先约定，固定比特可以被任意设置。从而，Polar码的编码输出可简化为
Figure GDA00024646005500000512
这里的uA为
Figure GDA00024646005500000513
中的信息比特集合，uA为长度K的行矢量，即|A|＝K,符号||表示集合中元素的个数，K为信息块大小，FN(A)是矩阵FN中由集合A中的索引对应的那些行得到的子矩阵，FN(A)是一个N×N的矩阵。
Polar码的构造过程即集合A的选取过程，决定了Polar码的性能。Polar码的构造过程通常是，根据母码码长N确定共存在N个极化信道。获取这N个极化信道的可靠度，将可靠度最高的前K个极化信道的序号(或者说，索引)作为集合A的元素，剩余(N-K)个极化信道的序号作为固定比特序号集合AC的元素。集合A决定了信息比特的位置，集合AC决定了固定比特的位置。常见的构造方法有密度进化(Density Evolution,DE)、高斯近似(Gaussianapproximation,GA)等。
在Polar码的编码过程中，编码器输出的母码长度都是2的整数次幂，当实际所需的长度非2的整数次幂的情况下，需要对母码进行速率匹配，得到所需的码长。Polar码的速率匹配的方法包括缩短(Shorten)、打孔(Punture)等。
下面对缩短和打孔的原理作简单介绍。
(一)缩短
缩短操作的原理是，通过调整待编码向量，使得编码后的母码码字中某些比特为固定值(一般为0)，而码字中的其它比特尽量不受影响。这样，发送端就可以不发送这些拥有固定值(例如为0)的比特，而接收端仍然可以知道它们的值(一般为0)，起到码字缩短的作用。接收端由于已知被缩短的比特位置为0，解速率匹配时将这些位置的对数似然比(Likelihood Rate,LLR)填为正无穷进行译码。
(二)打孔
打孔的原理和缩短不同，从缩短的原理中可以知道，编码后的码字中被缩短的位置的比特一定为0，而打孔中打掉的码字比特不一定为0。因此，接收端在解速率匹配时，会将需要打孔的位置的LLR填为0进行译码。
需要说明的是，LLR是指对数似然比(likelihood Rate，LLR)。在Polar译码中，LLR表示，将一个比特判为0的概率与判为1的概率的比值，再对这个比值取对数的结果。
由此可以理解的是，在缩短方式中，由于X域缩短位置的比特一定为0，因此在解速率匹配时，译码端将这些缩短位置的LLR填为正无穷进行译码。而在打孔方式中，由于X域打掉的比特不一定是0，因此，在解速率匹配时，译码端将打孔位置的LLR填为0进行译码，表示这些打孔位置的比特为0或者为1的概率各占50％。
本申请提出一种极化码的速率匹配的方法，先确定U域放置强制冻结比特的位置，再根据U域放置强制冻结比特的位置确定X域的缩短位置或打孔位置，可以在选择极化码的速率匹配方案时，减小码字域的搜索空间。
本申请实施例提供的速率匹配的流程参见图3，图3为本申请实施例提供的速率匹配的示意性流程图。
本申请实施例涉及的Polar码的速率匹配及解速率匹配方案，分别在执行Polar码编码和译码的网元中实现。具体的，对于上行传输，速率匹配在终端完成，解速率匹配在基站完成。反之，对于下行传输，速率匹配在基站完成，解速率匹配在终端完成。
下面结合图4，对本申请实施例的极化码的速率匹配的方法的作详细说明。图4为本申请实施例提供的编码端和译码端的交互图。
310、编码端确定N个待编码比特对应的第一索引集合。
其中，第一索引集合包括放置强制冻结比特的Z个极化信道的索引，该Z个极化信道为该N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数。
根据Polar码的基本理论可以知道，N个待编码比特对应N个极化信道。而本申请实施例中所说的第一索引集合是指编码端从这N个极化信道中确定的放置强制冻结比特的Z个极化信道的索引(或者说，序号)。
具体地，无论对于缩短或是打孔，都可以通过多种方式确定第一索引集合。例如，比特逆序、分组等。以母码长度为N＝8，速率匹配后的码长为5，极化信道序号为{0,1,2,…,6,7}为例。可知，对母码码字进行速率匹配，需要去掉3个比特。
如果采用自然顺序的打孔方式，则第一索引集合为{0,1,2}；如果采用自然顺序的缩短方式，则第一索引集合为{5,6,7}。
如果采用比特逆序打孔，操作过程为：
将{0,1,2}展开为长度为log2(8)＝3的二进制表示，即为{000,001,010}。对该二进制表示作翻转，得到{000,100,010}，翻转后二进制数值对应的十进制数值为{0,4,2}，即得到第一索引集合为{0,4,2}。
如果采用比特逆序缩短方式，操作过程为：
将{5,6,7}展开为长度为3的二进制表示{101,110,111}，作翻转得到{101,011,111}。十进制表示为{5,3,7}，即第一索引集合为{5,3,7}。
320、编码端获取长度为N的第一码字，第一码字是对该N个待编码比特进行极化编码得到的。
330、编码端根据第一索引集合，对第一码字进行速率匹配，得到长度等于M的第二码字。其中，M<N，且M为大于0的正整数。
本申请实施例中，编码端是基于首先在U域确定放置强制冻结比特的子信道的索引的集合(即，第一索引集合)，再由第一索引集合确定X域的缩短位置或打孔位置进行速率匹配的。
340、编码端发送第二码字。
接收端接收解调后的信息。
可以理解的是，编码端发送第二码字需要经过调制、映射过程。调制、映射的过程可以参考现有技术，此处不作详述。
350、译码端对解调后的信息进行解速率匹配，并对解速率匹配之后的比特序列进行译码，得到译码后序列。
应理解，译码端输入的是解调后的LLR，即这里所说的解调后的信息。
译码端的译码过程正是编码端对N个待编码比特进行极化编码、速率匹配的逆过程。因此，译码端先对解调后的信息进行解速率匹配，再对解速率匹配之后的比特进行译码，得到译码后序列。
图4中所示的步骤310-350仅是作为示例。实际上，在进行信道编解码时，编码端进行速率匹配和译码端进行解速率匹配都是基于同一个Pattern的。换句话说，首先确定Pattern，确定Pattern之后，编码端基于这个Pattern进行速率匹配，译码端基于这个Pattern进行解速率匹配。因此，在进行速率匹配时，编码端可能不需要执行步骤310和320。在步骤330，编码端可以直接基于预先确定采用的Pattern进行速率匹配。而确定pattern的方法可以是本申请实施例中描述的确定第二索引集合的方法。第二索引集合是根据第一索引集合确定的。下文会对如何根据第一索引集合确定第二索引集合作详细说明。
下面对于步骤330中，如果根据第一索引集合，对第一码字进行速率匹配作详细说明。
下文针对缩短方式和打孔方式，分别进行描述。
(一)缩短方式
根据U域放置强制冻比特的子信道的索引，确定X域的缩短位置。
在本申请实施例中，将U域放置强制冻结比特的子信道的索引的集合记作第一索引集合，将X域的缩短位置的集合或打孔位置的集合记作第二索引集合。
根据Polar码的编码理论，在缩短方式下，U域放置强制冻结比特的位置与X域的缩短位置相同。
参见图5，图5为本申请实施例提供的Polar码的缩短流程。
在图5中，将U域放置强制冻结比特的子信道的索引组成的集合记作FS。
401、编码端确定U域放置强制冻结比特的子信道的索引的集合FS。
其中，U域放置强制冻结比特的子信道的索引的选择可以以Polar码的性能为依据。而根据Polar码的编码理论可以知道，放置强制冻结比特的子信道对应的X域的编码结果一定为0，满足这个条件的FS并不唯一，可以通过多种方式确定。例如，比特逆序或者分组等。
402、编码端获取除了集合FS中的索引指示的子信道之外的其余子信道的可靠度。
编码端可以通过公式计算或者查表等方式，确定其余子信道的可靠度。这里所说的其余的子信道，是指N个待编码比特对应的N个极化信道中除了FS中包括的索引指示的子信道之外的子信道。
403、编码端在所述其余子信道中选出可靠度最高的K个子信道用来承载信息比特，剩下的子信道用来承载冻结比特。
编码端根据步骤402中获取的其余子信道的可靠度的大小，从中选择可靠度最高的K个极化信道用来承载信息比特，剩下的子信道用来承载冻结比特。
404、编码端对N个待编码比特进行极化编码，得到第一码字。
应理解，对待编码比特进行极化编码后的母码码字(即，第一码字)的长度等于2的整数次幂。
405、编码端根据U域的FS，确定X域的缩短位置XS。
其中，X域的缩短位置XS与U域放置强制冻结比特的位置相同。
406、编码端将第一码字中的缩短位置XS的比特缩短，得到长度为M的第二码字。
其中，M<N，且M和N为正整数。需要注意的是，经过速率匹配之后的第二码字的长度M不再受限于2的整数次幂的取值，M的取值可以为小于N的任意一个正整数。例如，N＝16，如果FS中包括3个元素，则M＝13。又例如，N＝8，如果FS中包括3个元素，则M＝5。
(二)打孔方式
参见图6，图6为本申请实施例提供的打孔流程。
501、编码端确定U域放置强制冻结比特的子信道的索引的集合FP。
502、编码端获取除了FP中的索引指示的子信道之外的其余子信道的可靠度。
503、编码端在所述其余子信道中选出可靠度最高的K个子信道用于承载信息比特，剩下的子信道用于承载冻结比特。
504、编码端对N个待编码比特进行Polar编码，得到第一码字。
505、编码端根据U域的FP，确定X域的打孔位置XP。
506、编码端将第一码字中的打孔位置XP的比特打孔，得到所需码长等于M的第二码字。
在缩短模式下，U域放置强制冻结比特的位置与X域的缩短位置相同。而在打孔模式下却并不是如此。下面详细说明步骤505中，根据U域放置强制冻结比特的子信道的索引的集合FP，如何确定X域的打孔位置XP。
(1)根据U域放置强制冻结比特的子信道的索引的集合FP，确定第一比特序列。
根据U域放置强制冻结比特的索引的集合FP，可以得到一个长为N的比特序列F＝[f1,f2,f3,…,fN]。其中，在这个比特序列中，FP中的索引指示的位置上放置比特0，其它位置上放置比特1。
在本申请实施例中，第一比特序列可以是这个长度为N的比特序列F本身，或者，也可以是对这个比特序列F进行翻转之后得到的比特序列。
为了便于描述，下文将比特序列F记作P1，则P1＝[f1,f2,f3,…,fN]。对比特序列F进行翻转，得到的比特序列记作P2，P2＝[fN,fN-1,fN-2,…,f1]。
(2)对比特序列P1和/或比特序列P2进行比特对调处理，得到L个第二比特序列。
在本申请实施例中，比特对调处理是将一个比特序列第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，该L个第二比特序列互不相同。
(3)从该L个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
后续，每个第二索引集合都可以作为X域的打孔位置的集合。
下面以N＝8，FP＝{0,1,2}为例进行说明。
根据FP＝{0,1,2}，可以得到一个长度为N＝8的比特序列F＝[f1,f2,f3,…,f8]。其中，F中索引位置为0,1和2的位置上放置比特0，其余位置上放置比特1。即，F＝[0 0 0 1 11 1 1]。由此，可以得到P1＝F＝[0 0 0 1 1 1 1 1]，P2＝[1 1 1 1 1 0 0 0]。
将P1中的第i个索引指示的位置上放置的比特和第
Figure GDA0002464600550000091
个索引指示的位置上放置的比特进行对调，i遍历
Figure GDA0002464600550000092
对于这个例子而言，即是将第一比特序列中的第i个位置和第4+i个位置的比特进行对调，i遍历{0,1,2,3}。
这里需要说明的是，如果将第i个位置的比特和第4+i个位置的比特称作一组比特的对调，在对调的过程中，可以每次选择对调一组或多组，得到一个第二比特序列。
对P1＝F＝[0 0 0 1 1 1 1 1]进行比特对调处理，得到如下8个第二比特序列：
[0 0 0 1 1 1 1 1]、[1 0 0 1 0 1 1 1]、[0 1 0 1 1 0 1 1]、[0 0 1 1 1 1 01]、
[1 1 0 1 0 0 1 1]、[0 1 1 1 1 0 0 1]、[1 0 1 1 0 1 0 1]、[1 1 1 1 0 0 01]。
此外，也可以对P2＝[1 1 1 1 1 0 0 0]执行比特对调处理，同样地，也可以得到如下8个第二比特序列：
[1 0 0 0 1 1 1 1]、[1 1 0 0 1 0 1 1]、[1 0 1 0 1 1 0 1]、[1 0 0 1 1 1 10]
[1 1 1 0 1 0 0 1]、[1 0 1 1 1 1 0 0]、[1 1 0 1 1 0 1 0]、[1 1 1 1 1 0 00]
接下来，分别从每一个第二比特序列中读取比特值为0的位置的索引，得到一个第二索引集合。由此可知，读取这多个第二比特序列，得到多个第二索引集合。换句话说，每读取一个第二比特序列，即可得到一个第二索引集合。
读取由P1得到的8个第二比特序列，得到如下8个第二索引集合：{0,1,2}，{1,2,4}，{0,2,5}，{0,1,6}，{2,4,5}，{0,5,6}，{1,4,6}，{4,5,6}。
读取由P2得到的8个第二比特序列，得到如下8个第二索引集合：{1,2,3}，{2,3,5}，{1,3,6}，{1,2,7}，{3,5,6}，{1,6,7}，{2,5,7}，{5,6,7}。
从上述16个第二索引集合中任意选取一个作为X域的打孔位置的集合。例如，如果选取{0,1,2}进行速率匹配，则将第一码字中索引位置为0、1和2的位置确定为打孔位置。又例如，如果选取{1,4,6}进行速率匹配，则将第一码字中索引位置为1、4和6的位置确定为打孔位置。
可以理解的是，在对比特序列P1进行比特对调的过程中，如果第i个位置的比特与第2N+i个位置的比特相同(同为0或同为1)，则对调之后得到的比特序列与P1相同。此时，对调之后的序列不应该计算在第二比特序列之内。
参见图7，图7为比特对调过程的示意图。图7中N＝8，FP＝{0,1,2}，由FP确定的比特序列为F＝[0 0 0 1 1 1 1 1]，并由此确定P1＝F＝[0 0 0 1 1 1 1 1]，P2＝[1 1 1 1 1 00 0]。
如7所示，对P1进行比特对调处理得到的比特序列包括P11,P12,…,P18，对P2进行比特对调处理得到的比特序列包括P21,P22,…,P28。分别读取P11,P12,…,P18中放置比特0的位置的索引，得到多个第二索引集合。分别读取P21,P22,…,P28中放置比特0的位置的索引，得到多个第二比特索引集合。
从这多个第二索引集合种任意选择一个第二索引集合，选择的这个第二索引集合中包括的索引作为速率匹配的打孔位置。
需要说明的是，在信道编码时，速率匹配和解速率匹配都是基于一个Pattern(模式)的。通常是确定Pattern之后，编码端(也即发送端)基于这个Pattern进行速率匹配，而解码端(也即接收端)基于这个Pattern进行解速率匹配。
本申请实施例中描述的确定第二索引集合的方法，即是确定Pattern的方法。
编码端基于这个Pattern，对长度等于N的第一码字进行速率匹配，得到所需长度(例如，长度等于M)的第二码字，其中，M<N，M为大于0的正整数。
后续，编码端将第二码字经过调制、映射，发送给译码端。
译码端基于相同的Pattern，进行解速率匹配。
以上对本申请提供的极化码的速率匹配的方法作了详细说明。在本申请的技术方案中，编码端先确定U域放置强制冻结比特的子信道的索引，再确定X域的缩短位置或打孔位置来实现极化码的速率匹配，可以更直接的控制速率匹配的性能。
从上面描述的确定X域的打孔位置的过程可以看出，在X域搜索性能较好的打孔位置时，许多打孔方案的效果是等效的。而直接在U域选择放置强制冻结比特的的子信道的索引，可以减小搜索空间。
下文结合图8和图9，详细说明本申请实施例提供的极化码的速率匹配的装置。
图8为本申请提供的极化码的速率匹配的装置600的示意图。如图8所示，装置600包括处理单元610和发送单元620。
其中，处理单元610用于：
确定N个待编码比特对应的第一索引集合，第一索引集合包括放置强制冻结比特的Z个极化信道的索引，该所述Z个极化信道为该N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；
获取长度为N的第一码字，第一码字是对该N个待编码比特进行极化编码得到的；
根据第一索引集合，对第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；以及，
发送单元620，用于发送该长度为M的第二码字。
进一步地，所述处理单元具体用于：
根据所述第一索引集合，确定至少一个第二索引集合，每个第二索引集合中为确定的所述第一码字中被打孔位置或被缩短位置的索引；
根据所述至少一个第二索引集合中的任意一个第二索引集合，对所述第一码字进行速率匹配。
所述处理单元具体用于从所述第一码字对应的N个索引中，读取与所述第一索引集合中的索引相同的索引，得到一个所述第二索引集合。
进一步地，所述处理单元具体用于：
根据所述第一索引集合，确定第一比特序列，所述第一比特序列的长度等于N；
对所述第一比特序列进行比特对调处理，得到至少一个第二比特序列，其中，所述比特对调处理是将所述第一比特序列中的第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，其中，所述至少一个第三比特序列互不相同；
从所述至少一个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个所述第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
进一步地，所述第一比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同。
进一步地，所述处理单元具体用于：
根据所述第一索引集合，确定第三比特序列，所述第三比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同；
对所述第三比特序列进行翻转，得到所述第一比特序列。
进一步地，所述处理单元具体用于，将任意一个所述第二索引集合中的索引在所述第一码字中指示的位置作为所述第一码字的被缩短位置或被打孔位置，对所述第一码字进行速率匹配，得到所述第二码字。
本申请实施例的装置600中的各单元和上述其它操作或功能分别为了实现本申请提供的各实施例中的极化码的速率匹配的方法。为了简洁，此处不再赘述。
本申请实施例中，编码端是基于首先在U域确定放置强制冻结比特的子信道的索引的集合(即，第一索引集合)，再由第一索引集合确定X域的缩短位置或打孔位置进行速率匹配，可以在选择极化码的速率匹配方案时，减小码字域的搜索空间
图9为本申请提供的极化码的速率匹配的设备700的示意性结构图。如图9所示，设备700包括：一个或多个处理器701，一个或多个存储器702，一个或多个收发器703。处理器701用于控制收发器703收发信号，存储器702用于存储计算机程序，处理器701用于从存储器702中调用并运行该计算机程序，使得设备700执行交织方法各实施例的相应流程和/或操作。为了简洁，此处不再赘述。
需要说明的是，图8中所示的装置600可以通过图9中所示的设备700实现。例如，处理单元610可以由处理器701实现，发送单元620可以由收发器703实现等。
此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行本申请各实施例中的极化码的速率匹配的方法。
本申请还提供一种计算机程序产品，该计算机程序产品包括计算机程序代码，当该计算机程序代码在计算机上运行时，使得计算机执行上述任意一个实施例中描述的极化码的速率匹配的方法。
本申请还提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行本申请各方法实施例中的极化码的速率匹配的方法。
这里，安装有该芯片的通信设备可以是进行极化码的速率匹配的设备。例如，在上行传输时，终端设备安装有该芯片，以执行本申请提供的速率匹配的方法，例如图1中所示的终端设备102，网络设备101进行解速率匹配。在下行传输时，网络设备101安装有该芯片，以执行本申请提供的速率匹配的方法，终端设备103进行解速率匹配。
本申请还提供一种编码装置，该编码装置具有实现上述实施例中的极化码的速率匹配的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
此外，编码装置除了可以执行本申请提供的速率匹配的方法，还具备执行和极化码编码相关流程的其它功能，例如，Polar编码、调制等。
应理解，在进行上行传输时，编码装置具体可以为终端设备，例如图1中所示的终端设备102。在进行下行传输时，编码装置具体可以为网络设备，例如图1中所示的网络设备101。
在一个可能的设计中，当所述功能的部分或全部通过硬件实现时，编码装置包括：输入接口电路，用于获取第一索引集合和第一码字；逻辑电路，用于根据第一索引集合对长度为N的第一码字进行速率匹配，得到长度为M的第二码字；输出接口电路，用于输出第二码字。其中，M<N，且M和N为正整数，N＝2n，n为大于0的整数。
可选的，编码装置可以是芯片或者集成电路。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，编码装置包括：存储器，用于存储程序；处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，编码装置可以实现上述实施例中任意一种可能的设计中所述的交织方法。
在一个可能的设计中，当所述功能的部分或全部通过软件实现时，编码装置包括处理器。用于存储程序的存储器位于所述编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的程序。
可选的，上述的存储器与存储器可以是物理上相互独立的单元，或者，存储器也可以和处理器集成在一起。
在本申请实施例中，当执行速率匹配的方法的装置为终端设备时，终端设备的结构可以如图10所示。图10为本申请实施例的终端设备800的示意性结构图。
如图10所示，终端设备800包括：收发器808和处理器804。终端设备800还可以包括存储器819，其存储计算机执行指令。
处理器804，用于确定N个待编码比特对应的第一索引集合，所述第一索引集合包括放置强制冻结比特的Z个极化信道的索引，所述Z个极化信道为所述N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；获取长度为N的第一码字，所述第一码字是对所述N个待编码比特进行极化编码得到的；根据所述第一索引集合，对所述第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；
收发器808，用于根据处理器804的指示，输出长度为M的第二码字。
其中，处理器804可以通过终端设备的内部通信接口获取长度为N的第一码字。
进一步地，上述处理器804可以用于执行方法实施例中由速率匹配的装置内部实现的动作，而收发器808可以用于执行方法实施例中的接收或发送动作。具体请见前面方法实施例中的描述，此处不再赘述。
上述处理器804和存储器819可以集成为一个处理装置，处理器804用于执行存储器819中存储的程序代码来实现上述功能。具体实现时，该存储器819也可以集成在处理器804中。
上述终端设备800还可以包括电源812，用于给终端设备800中的各种器件或电路提供电源。上述终端设备800可以包括天线810，用于将收发器808输出的数据或信息通过无线信号发送出去。
除此之外，为了使得终端设备800的功能更加完善，该终端设备800还可以包括输入单元814，显示单元816，音频电路818，摄像头820和传感器822等中的一个或多个。音频电路还可以包括扬声器8182，麦克风8184等。
需要说明的是，在信道编码时，速率匹配和解速率匹配都是基于一个Pattern(模式)的。确定Pattern之后，发送端基于这个Pattern进行速率匹配，而接收端基于这个Pattern进行解速率匹配。
在本申请实施例中，确定第二索引集合的方法，即是确定Pattern的方法。
因此，本申请还提供一种解速率匹配的装置，该装置具有实现解速率匹配的方法的功能。这些功能可以通过硬件实现，或者通过硬件执行相应的软件实现。
此外，解速率匹配的装置可以为芯片，安装有该芯片的通信设备可以执行解速率匹配的方法。在进行上行传输时，该芯片可以安装在网络设备上，使得网络设备具有实现解速率匹配的方法的功能。此时，解速率匹配的装置可以如图1中所示的网络设备101。在进行下行传输时，该芯片可以安装在终端设备上，使得终端设备具有实现解速率匹配的方法的功能。如图1中所示的终端设备103。
此外，本申请提供一种解速率匹配的设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行解速率匹配的方法。
本申请还提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行解速率匹配的方法。
此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中的解速率匹配的方法。
本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得计算机执行上述任意一个实施例中描述的解速率匹配的方法。
本申请还提供一种译码装置，该译码装置具有实现上述本申请实施例中的解速率匹配的方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。除此之外，译码装置还具有实现Polar码译码的相关功能，例如，解调、译码等。
以上实施例中，处理器可以为中央处理器(Central Processing Unit，CPU)、微处理器、特定应用集成电路(Application-Specific Integrated Circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路等。例如，处理器可以包括数字信号处理器设备、微处理器设备、模数转换器、数模转换器等。处理器可以根据这些设备各自的功能而在这些设备之间分配移动设备的控制和信号处理的功能。此外，处理器可以包括操作一个或多个软件程序的功能，软件程序可以存储在存储器中。
处理器的所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
存储器可以是只读存储器(Read-Only Memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(Random Access Memory，RAM)或者可存储信息和指令的其他类型的动态存储设备。也可以是电可擦可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
结合前面的描述，本领域的技术人员可以意识到，本文实施例的方法，可以通过硬件(例如，逻辑电路)，或者软件，或者硬件与软件的结合来实现。这些方法究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
当上述功能通过软件的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。在这种情况下，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (23)

1.一种极化码的速率匹配的方法，其特征在于，包括：
确定N个待编码比特对应的第一索引集合，所述第一索引集合包括放置强制冻结比特的Z个极化信道的索引，所述Z个极化信道为所述N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；
获取长度为N的第一码字，所述第一码字是对所述N个待编码比特进行极化编码得到的；
根据所述第一索引集合，对所述第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；
发送长度为M的第二码字。
2.根据权利要求1所述的方法，其特征在于，根据所述第一索引集合，对所述第一码字进行速率匹配，包括：
根据所述第一索引集合，确定至少一个第二索引集合，每个第二索引集合中为确定的所述第一码字中被打孔位置或被缩短位置的索引；
根据所述至少一个第二索引集合中的任意一个第二索引集合，对所述第一码字进行速率匹配。
3.根据权利要求2所述的方法，其特征在于，根据所述第一索引集合，确定至少一个第二索引集合，包括：
从所述第一码字对应的N个索引中，读取与所述第一索引集合中的索引相同的索引，得到一个所述第二索引集合。
4.根据权利要求2所述的方法，其特征在于，根据第一索引集合，确定至少一个第二索引集合，包括：
根据所述第一索引集合，确定第一比特序列，所述第一比特序列的长度等于N；
对所述第一比特序列进行比特对调处理，得到至少一个第二比特序列，其中，所述比特对调处理是将所述第一比特序列中的第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，其中，所述至少一个第三比特序列互不相同；
从所述至少一个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个所述第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
5.根据权利要求4所述的方法，其特征在于，所述第一比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同。
6.根据权利要求4所述的方法，其特征在于，所述根据所述第一索引集合，确定第一比特序列，包括：
根据所述第一索引集合，确定第三比特序列，所述第三比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同；
对所述第三比特序列进行翻转，得到所述第一比特序列。
7.根据权利要求2至6中任一项所述的方法，其特征在于，所述根据所述至少一个第二索引集合中的任意一个第二索引集合，对所述第一码字进行速率匹配，包括：
将任意一个所述第二索引集合中的索引在所述第一码字中指示的位置作为所述第一码字的被缩短位置或被打孔位置，对所述第一码字进行速率匹配。
8.一种极化码的速率匹配的装置，其特征在于，包括：
处理单元，用于确定N个待编码比特对应的第一索引集合，所述第一索引集合包括放置强制冻结比特的Z个极化信道的索引，所述Z个极化信道为所述N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；
所述处理单元，还用于获取长度为N的第一码字，所述第一码字是对所述N个待编码比特进行极化编码得到的；
所述处理单元，还用于根据所述第一索引集合，对所述第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；
发送单元，用于发送所述长度为M的第二码字。
9.根据权利要求8所述的装置，其特征在于，所述处理单元具体用于：
根据所述第一索引集合，确定至少一个第二索引集合，每个第二索引集合中为确定的所述第一码字中被打孔位置或被缩短位置的索引；
根据所述至少一个第二索引集合中的任意一个第二索引集合，对所述第一码字进行速率匹配。
10.根据权利要求9所述的装置，其特征在于，所述处理单元具体用于从所述第一码字对应的N个索引中，读取与所述第一索引集合中的索引相同的索引，得到一个所述第二索引集合。
11.根据权利要求9所述的装置，其特征在于，所述处理单元具体用于：
根据所述第一索引集合，确定第一比特序列，所述第一比特序列的长度等于N；
对所述第一比特序列进行比特对调处理，得到至少一个第二比特序列，其中，所述比特对调处理是将所述第一比特序列中的第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，其中，所述至少一个第三比特序列互不相同；
从所述至少一个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个所述第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
12.根据权利要求11所述的装置，其特征在于，所述第一比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同。
13.根据权利要求11所述的装置，其特征在于，所述处理单元具体用于：
根据所述第一索引集合，确定第三比特序列，所述第三比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同；
对所述第三比特序列进行翻转，得到所述第一比特序列。
14.根据权利要求9至13中任一项所述的装置，其特征在于，所述处理单元具体用于，将任意一个所述第二索引集合中的索引在所述第一码字中指示的位置作为所述第一码字的被缩短位置或被打孔位置，对所述第一码字进行速率匹配，得到所述第二码字。
15.一种极化码的速率匹配的设备，其特征在于，包括：
处理器，用于确定N个待编码比特对应的第一索引集合，所述第一索引集合包括放置强制冻结比特的Z个极化信道的索引，所述Z个极化信道为所述N个待编码比特对应的N个极化信道的子集，N＝2n，Z<N，n和Z为正整数；获取长度为N的第一码字，所述第一码字是对所述N个待编码比特进行极化编码得到的；根据所述第一索引集合，对所述第一码字进行速率匹配，得到长度为M的第二码字，其中，M<N且M为正整数；
收发器，用于发送所述长度M的第二码字。
16.根据权利要求15所述的设备，其特征在于，所述处理器具体用于：
根据所述第一索引集合，确定至少一个第二索引集合，每个第二索引集合中为确定的所述第一码字中被打孔位置或被缩短位置的索引；
根据所述至少一个第二索引集合中的任意一个第二索引集合，对所述第一码字进行速率匹配。
17.根据权利要求16所述的设备，其特征在于，所述处理器具体用于：
从所述第一码字对应的N个索引中，读取与所述第一索引集合中的索引相同的索引，得到一个所述第二索引集合。
18.根据权利要求16所述的设备，其特征在于，所述处理器具体用于：
根据所述第一索引集合，确定第一比特序列，所述第一比特序列的长度等于N；
对所述第一比特序列进行比特对调处理，得到至少一个第二比特序列，其中，所述比特对调处理是将所述第一比特序列中的第i个索引指示的位置上放置的比特和第N/2+i个索引指示的位置上放置的比特进行对调，i遍历{0,1,…,N/2-1}，其中，所述至少一个第三比特序列互不相同；
从所述至少一个第二比特序列中的每个第二比特序列中读取放置比特0的位置的索引，得到至少一个所述第二索引集合，其中，每个第二比特序列对应一个第二索引集合。
19.根据权利要求18所述的设备，其特征在于，所述第一比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同。
20.根据权利要求18所述的设备，其特征在于，所述根据所述第一索引集合，确定第一比特序列，包括：
根据所述第一索引集合，确定第三比特序列，所述第三比特序列中放置比特0的位置的索引与所述第一索引集合中的索引相同；
对所述第三比特序列进行翻转，得到所述第一比特序列。
21.根据权利要求16至20中任一项所述的设备，其特征在于，所述处理器具体用于：将任意一个所述第二索引集合中的索引在所述第一码字中指示的位置作为所述第一码字的被缩短位置或被打孔位置，对所述第一码字进行速率匹配。
22.一种芯片，其特征在于，包括存储器和处理器，所述存储器用于存储计算机程序，所述处理器用于从所述存储器中调用并运行所述计算机程序，使得安装有所述芯片的通信设备执行权利要求1至7中任一项所述的方法。
23.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序在计算机上执行时，使得计算机执行权利要求1至7中任一项所述的方法。
CN201710843301.4A 2017-09-18 2017-09-18 极化码的速率匹配的方法和装置 Active CN109525360B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710843301.4A CN109525360B (zh) 2017-09-18 2017-09-18 极化码的速率匹配的方法和装置
PCT/CN2018/106299 WO2019052583A1 (zh) 2017-09-18 2018-09-18 极化码的速率匹配的方法和装置
EP18856028.8A EP3667927A4 (en) 2017-09-18 2018-09-18 METHOD AND DEVICE FOR ADJUSTING THE POLAR CODE RATE
US16/822,712 US10958374B2 (en) 2017-09-18 2020-03-18 Polar code rate matching method and apparatus
US17/189,834 US11362760B2 (en) 2017-09-18 2021-03-02 Polar code rate matching method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710843301.4A CN109525360B (zh) 2017-09-18 2017-09-18 极化码的速率匹配的方法和装置

Publications (2)

Publication Number Publication Date
CN109525360A CN109525360A (zh) 2019-03-26
CN109525360B true CN109525360B (zh) 2020-10-16

Family

ID=65723501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710843301.4A Active CN109525360B (zh) 2017-09-18 2017-09-18 极化码的速率匹配的方法和装置

Country Status (4)

Country Link
US (2) US10958374B2 (zh)
EP (1) EP3667927A4 (zh)
CN (1) CN109525360B (zh)
WO (1) WO2019052583A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031958B2 (en) * 2018-06-25 2021-06-08 Qualcomm Incorporated Hybrid polar code design for ultra-reliable low latency communications (URLLC)
CN111447042B (zh) * 2019-01-17 2021-12-24 华为技术有限公司 一种极化编译码方法及装置
CN114268409B (zh) * 2020-09-16 2023-04-18 华为技术有限公司 构造极化码的索引序列的方法及装置
WO2024168615A1 (zh) * 2023-02-15 2024-08-22 华为技术有限公司 速率匹配方法、解速率匹配方法和通信装置
WO2024192857A1 (en) * 2023-03-23 2024-09-26 Huawei Technologies Co., Ltd. Methods, systems, and apparatus for partial code rate reduction in polar coding
WO2024192916A1 (en) * 2023-03-23 2024-09-26 Huawei Technologies Co., Ltd. Methods, systems, and apparatus for rateless polar coding and low-complexity decoding
CN117176185B (zh) * 2023-10-18 2024-02-09 苏州元脑智能科技有限公司 一种基于极化码的数据编解码方法、装置和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016082142A1 (zh) * 2014-11-27 2016-06-02 华为技术有限公司 极化码的速率匹配的方法、装置和无线通信设备
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
WO2017092543A1 (zh) * 2015-12-02 2017-06-08 华为技术有限公司 用于极化码的速率匹配的方法和装置
WO2017097098A1 (zh) * 2015-12-10 2017-06-15 华为技术有限公司 极化码处理的方法及通信设备
WO2017101631A1 (zh) * 2015-12-18 2017-06-22 华为技术有限公司 用于处理极化码的方法和通信设备
CN107124188A (zh) * 2016-02-24 2017-09-01 华为技术有限公司 极化码的编码方法、译码方法、编码设备和译码设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX355585B (es) * 2013-11-13 2018-04-24 Lg Electronics Inc Aparato para transmitir señales de radiodifusion, aparato para recibir señales de radiodifusion, metodo para transmitir señales de radiodifusion y metodo para recibir señales de radiodifusion.
WO2015123855A1 (zh) * 2014-02-21 2015-08-27 华为技术有限公司 用于极化码的速率匹配的方法和装置
RU2679723C1 (ru) * 2014-03-21 2019-02-12 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости полярного кода
CN115664583A (zh) * 2017-01-09 2023-01-31 中兴通讯股份有限公司 一种数据处理方法和装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016082142A1 (zh) * 2014-11-27 2016-06-02 华为技术有限公司 极化码的速率匹配的方法、装置和无线通信设备
WO2017092543A1 (zh) * 2015-12-02 2017-06-08 华为技术有限公司 用于极化码的速率匹配的方法和装置
CN106817195A (zh) * 2015-12-02 2017-06-09 华为技术有限公司 用于极化码的速率匹配的方法和装置
WO2017097098A1 (zh) * 2015-12-10 2017-06-15 华为技术有限公司 极化码处理的方法及通信设备
WO2017101631A1 (zh) * 2015-12-18 2017-06-22 华为技术有限公司 用于处理极化码的方法和通信设备
CN107124188A (zh) * 2016-02-24 2017-09-01 华为技术有限公司 极化码的编码方法、译码方法、编码设备和译码设备
CN105811998A (zh) * 2016-03-04 2016-07-27 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A comprehensive rate-matching scheme for polar codes and performance evaluation;Qualcomm Incorporated;《3GPP TSG-RAN WG1 #88b;R1-1705634》;20170407;全文 *
Performance of Rate matching Schemes for Polar Codes;Ericsson;《3GPP TSG RAN WG1 Meeting #90;R1-1712647》;20170825;全文 *
Polar rate-matching design and performance;MediaTek Inc;《3GPP TSG RAN WG1 RAN1 Meeting #90;R1-1713705》;20170825;全文 *
Rate-matching scheme for control channel;Qualcomm Incorporated;《3GPP TSG-RAN WG1 RAN1#90；R1- 1713470》;20170825;全文 *

Also Published As

Publication number Publication date
WO2019052583A1 (zh) 2019-03-21
CN109525360A (zh) 2019-03-26
US20200220648A1 (en) 2020-07-09
US11362760B2 (en) 2022-06-14
US10958374B2 (en) 2021-03-23
EP3667927A1 (en) 2020-06-17
EP3667927A4 (en) 2020-09-09
US20210184786A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN109525360B (zh) 极化码的速率匹配的方法和装置
CN105164959B (zh) 用于极化码的速率匹配的方法和装置
US11432186B2 (en) Method and device for transmitting data with rate matching
CN107078748B (zh) 极性码的编码方法和编码装置
CN105075163B (zh) 极化码的处理方法和设备
CN106416083B (zh) 一种打孔的极化码的构造方法和装置
CN110690941B (zh) Polar码的速率匹配方法及装置
CN111385059A (zh) 极化编码调制的方法和装置
CN110391874B (zh) 极化码的速率匹配、解速率匹配方法及设备
CN109286403B (zh) 极化码编码的方法和装置
CN109150384A (zh) 极化码编码的方法和装置
CN109474373A (zh) 交织方法和交织装置
CN109391353B (zh) 一种速率匹配的方法和装置
CN108696334B (zh) 极化Polar码的速率匹配方法和装置、通信设备
CN108880565B (zh) 极化码的编译码方法和通信设备
CN109150200B (zh) 一种信道交织的方法和装置
US20200343913A1 (en) Channel encoding method and encoding apparatus
CN109088698B (zh) 一种编码方法及通信设备
CN115567151A (zh) 一种编码、译码方法及装置
CN116667861A (zh) 基于极化码的编码方法和编码装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant