RU2679723C1 - Способ и устройство согласования скорости полярного кода - Google Patents
Способ и устройство согласования скорости полярного кода Download PDFInfo
- Publication number
- RU2679723C1 RU2679723C1 RU2017129222A RU2017129222A RU2679723C1 RU 2679723 C1 RU2679723 C1 RU 2679723C1 RU 2017129222 A RU2017129222 A RU 2017129222A RU 2017129222 A RU2017129222 A RU 2017129222A RU 2679723 C1 RU2679723 C1 RU 2679723C1
- Authority
- RU
- Russia
- Prior art keywords
- bits
- bro
- interleaved bits
- rate
- output sequence
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004891 communication Methods 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000009966 trimming Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 239000000126 substance Substances 0.000 abstract 1
- 230000006870 function Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Chemical compound BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- KLDZYURQCUYZBL-UHFFFAOYSA-N 2-[3-[(2-hydroxyphenyl)methylideneamino]propyliminomethyl]phenol Chemical compound OC1=CC=CC=C1C=NCCCN=CC1=CC=CC=C1O KLDZYURQCUYZBL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 201000001098 delayed sleep phase syndrome Diseases 0.000 description 1
- 208000033921 delayed sleep phase type circadian rhythm sleep disease Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Группа изобретений относится к области кодирования и может быть использована для согласования скорости полярного кода. Техническим результатом является уменьшение частоты появления ошибок в кадре (FER), что улучшает эффективность HARQ и обеспечивает надежность передачи данных. Способ, выполняемый устройством согласования скорости, содержит этапы, на которых: выполняют перемежение битов в обратном порядке над полярным кодом, отображают i-й входной бит в Π(i+Δ mod N)-й выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BRO(j), при этом BRO(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом, указывающим размер BRO(j); и определяют, на основе перемеженных битов, выходную последовательность с согласованной скоростью. 3 н. и 8 з.п. ф-лы, 7 ил.
Description
ОБЛАСТЬ ТЕХНИКИ
[0001] Варианты осуществления настоящего изобретения относятся к области кодеков и, в частности, к способу и устройству согласования скорости полярного кода.
УРОВЕНЬ ТЕХНИКИ
[0002] В системе связи канальное кодирование, как правило, используется для повышения надежности передачи данных, чтобы обеспечивать качество связи. Полярный код (polar code) является способом кодирования, который может достигать емкости Шеннона и имеет низкую сложность кодирования-декодирования. Полярный код является линейным блочным кодом. Порождающей матрицей полярного кода является GN, и процесс кодирования полярного кода имеет вид , где , длина кода равна N=2n и n≥0.
[0003] В настоящем описании , и BN является транспонированной матрицей, например, побитово инвертированной (bit reversal) матрицей.
[0004] является кронекеровской степенью (Kronecker power) F и определяется как . Полярный код может быть представлен с помощью смежно-группового кода , и процесс кодирования полярного кода имеет вид . Здесь A является набором информационных (information) битовых индексов, GN.(A) является подматрицей, полученной путем использования строки, соответствующей индексу в наборе A в GN., и GN.(AC) является подматрицей, полученной путем использования строки, соответствующей индексу в наборе AC в GN.. является заморожеными (frozen) битами, где количество замороженных битов равно (N-K), и замороженные биты являются известными битами. Для простоты эти замороженные биты могут быть заданы равными 0.
[0005] Для полярного кода может использоваться традиционная технология случайной (псевдослучайной) перфорации гибридного автоматического запроса повторения (HARQ). Так называемая случайная (псевдослучайная) перфорация является случайным (псевдослучайным) выбором места для перфорации. На принимающей стороне LLR в месте перфорации задается равным 0, и все также используются родительский модуль и способ расшифровки кода. В этом случайном (псевдослучайном) способе перфорации частота появления ошибок в кадре является относительно высокой, а эффективность HARQ относительно низкой.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
[0006] Варианты осуществления настоящего изобретения обеспечивают способ и устройство согласования скорости полярного кода, которое может улучшить эффективность согласования скорости полярного кода.
[0007] В соответствии с первым аспектом обеспечен способ согласования скорости полярного кода, включающий в себя этапы, на которых: выполняют перемежение BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов; и определяют, на основании перемеженных битов, выходную последовательность с согласованной скоростью.
[0008] Со ссылкой на первый аспект, в способе реализации первого аспекта этап, на котором выполняют перемежение BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов, включает в себя этап, на котором:
выполняют перемежение BRO над полярным кодом путем использования перемежителя BRO для получения перемеженных битов, где длина входных битов перемежителя BRO равна N, и перемежитель BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BROM(j), BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом.
[0009] Со ссылкой на первый аспект и приведенный выше способ реализации первого аспекта в другом способе реализации первого аспекта Π(i) определяется следующим образом: ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0010] Со ссылкой на первый аспект и приведенный выше способ реализации первого аспекта в другом способе реализации первого аспекта Π(i) получается посредством обрезания ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0011] Со ссылкой на первый аспект и приведенные выше способы реализации первого аспекта в другом способе реализации первого аспекта этап, на котором определяют на основании перемеженных битов выходную последовательность с согласованной скоростью, включает в себя этапы, на которых: записывают перемеженные биты или инвертированные биты перемеженных битов в циклический буфер; определяют местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере в соответствии с версией избыточности; и считывают выходную последовательность с согласованной скоростью из циклического буфера в соответствии с местоположением начала.
[0012] Со ссылкой на первый аспект и приведенные выше способы реализации первого аспекта в другом способе реализации первого аспекта этап, на котором определяют, на основании перемеженных битов, выходную последовательность с согласованной скоростью, включает в себя этапы, на которых: последовательно перехватывают перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью; или многократно извлекают перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью.
[0013] В соответствии со вторым аспектом обеспечено устройство согласования скорости, включающее в себя: блок перемежения BRO, выполненный с возможностью выполнения перемежения BRO над полярном кодом, выводимым кодером полярного кода, для получения перемеженных битов; и блок определения, выполненный с возможностью определения, на основании перемеженных битов, выходной последовательности с согласованной скоростью.
[0014] Со ссылкой на второй аспект в способе реализации второго аспекта длина входных битов блока перемежения BRO равна N, и блок перемежения BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BROM(j), BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом.
[0015] Со ссылкой на второй аспект и приведенный выше способ реализации второго аспекта в другом способе реализации второго аспекта Π(i) определяется следующим образом: ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0016] Со ссылкой на второй аспект и приведенный выше способ реализации второго аспекта в другом способе реализации второго аспекта Π(i) получается посредством обрезания ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0017] Со ссылкой на второй аспект и приведенные выше способы реализации второго аспекта в другом способе реализации второго аспекта блок определения в частности выполнен с возможностью: записи перемеженных битов или инвертированных битов перемеженных битов в циклический буфер; определения местоположения начала выходной последовательности с согласованной скоростью в циклическом буфере в соответствии с версией избыточности; и считывания выходной последовательности с согласованной скоростью из циклического буфера в соответствии с местоположением начала.
[0018] Со ссылкой на второй аспект и приведенные выше способы реализации второго аспекта в другом способе реализации второго аспекта блок определения в частности выполнен с возможностью: последовательного перехвата перемеженных битов или инвертированных битов перемеженных битов для получения выходной последовательности с согласованной скоростью; или многократного извлечения перемеженных битов или инвертированных битов перемеженных битов для получения выходной последовательности с согласованной скоростью.
[0019] В соответствии с третьим аспектом обеспечено устройство беспроводной связи, включающее в себя кодер полярного кода, приведенное выше устройство согласования скорости и передатчик.
[0020] В соответствии с вариантами осуществления настоящего изобретения выполняется перемежение битов в обратном порядке над полярным кодом для получения выходной последовательности с согласованной скоростью, которая может уменьшить FER (Frame Error Rate, частоту появления ошибок в кадре), тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0021] Для более подробного описания технических решений в вариантах осуществления настоящего изобретения ниже кратко описываются прилагаемые чертежи, необходимые для описания вариантов осуществления. Очевидно, что прилагаемые чертежи в следующем ниже описании показывают просто некоторые варианты осуществления настоящего изобретения, и специалист в области техники может, тем не менее, получить другие чертежи из этих прилагаемых чертежей, не прилагая творческих усилий.
[0022] Фиг. 1 показывает систему беспроводной связи в соответствии с вариантом осуществления настоящего изобретения;
[0023] фиг. 2 показывает систему для исполнения способа обработки полярного кода в среде беспроводной связи;
[0024] фиг. 3 является блок-схемой последовательности операций способа согласования скорости полярного кода в соответствии с вариантом осуществления настоящего изобретения;
[0025] фиг. 4 является блок-схемой устройства согласования скорости в соответствии с вариантом осуществления настоящего изобретения;
[0026] фиг. 5 является схематическим чертежом терминала доступа, который помогает исполнить способ обработки полярного кода в системе беспроводной связи;
[0027] фиг. 6 является схематическим чертежом системы, в которой способ обработки полярного кода исполняется в среде беспроводной связи; и
[0028] фиг. 7 показывает систему, в которой может использоваться способ согласования скорости полярного кода в среде беспроводной связи.
ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0029] Приведенное ниже ясно описывает технические решения в вариантах осуществления настоящего изобретения со ссылкой на прилагаемые чертежи в вариантах осуществления настоящего изобретения. Очевидно, что описанные варианты осуществления являются некоторыми, но не всеми вариантами осуществления настоящего изобретения. Все другие варианты осуществления, полученные специалистом в области техники на основании вариантов осуществления настоящего изобретения, не прилагая творческих усилий, попадают в объем правовой охраны настоящего изобретения.
[0030] Варианты осуществления настоящего изобретения могут быть применены к различным системам связи. Поэтому следующее ниже описание не ограничивается конкретной системой связи, например, глобальной системой мобильной связи ("GSM" для краткости), системой множественного доступа с кодовым разделением ("CDMA" для краткости), системой широкополосного множественного доступа с кодовым разделением ("WCDMA" для краткости), услугами пакетной радиосвязи общего пользования ("GPRS" для краткости), системой стандарта "Долгосрочное развитие сетей связи" ("LTE" для краткости), системой дуплексной передачи с частотным разделением ("FDD" для краткости) LTE, дуплексной передачей с временным разделением ("TDD" для краткости) LTE или универсальной системой мобильной связи ("UMTS" для краткости). Любая информация или данные, которые кодируются и обрабатываются базовой станцией или терминалом в приведенных выше системах путем использования традиционного турбо-кода и кода LDPC, могут быть закодированы путем использования полярного кода в этих вариантах осуществления.
[0031] Терминология, такая как «компонент», «модуль» и «система», используемая в этом описании, используется для того, чтобы указать относящиеся к компьютеру объекты, аппаратное обеспечение, микропрограммное обеспечение, комбинации аппаратного и программного обеспечения, программное обеспечение или исполняемое программное обеспечение. Например, компонент может быть, но не ограничивается только этим, процессом, который выполняется на процессоре, процессором, объектом, исполняемым файлом, потоком исполнения, программой и/или компьютером. Как показано на фигурах, как вычислительное устройство, так и приложение, которое выполняется на вычислительном устройстве, могут быть компонентами. Один или несколько компонентов могут находиться внутри процесса и/или потока исполнения, и компонент может быть расположен на одном компьютере и/или распределен между двумя или более компьютерами. Кроме того, эти компоненты могут исполняться из различных машиночитаемых носителей, которые хранят различные структуры данных. Например, компоненты могут осуществлять связь путем использования локального и/или удаленного процесса и в соответствии, например, с сигналом, имеющим один или несколько пакетов данных (например, данных от двух компонентов, взаимодействующих с другим компонентом в локальной системе, распределенной системе и/или через сеть, такую как Интернет, взаимодействующих с другими системами путем использования этого сигнала).
[0032] Кроме того, варианты осуществления описаны в отношении терминала доступа. Терминал доступа может также упоминаться как система, абонентская установка, абонентская станция, мобильный узел, мобильная станция, удаленная станция, удаленный терминал, мобильное устройство, пользовательский терминал, терминал, устройство беспроводной связи, пользовательский агент, пользовательское устройство или UE (пользовательское оборудование). Терминал доступа может быть сотовым телефоном, беспроводным телефоном, телефоном SIP (протокола инициирования сеансов), станцией WLL (беспроводной местной линии), PDA (персональным цифровым помощником), карманным устройством, имеющим функцию беспроводной связи, вычислительным устройством или другим устройством обработки, соединенным с беспроводным модемом. Кроме того, варианты осуществления описаны в отношении базовой станции. Базовая станция может использоваться для осуществления связи с мобильным устройством; и базовая станция может быть BTS (базовой приемопередающей станцией) в GSM (глобальной системе мобильной связи) или CDMA (множественном доступе с кодовым разделением), или может быть NB (NodeB, узлом B) в WCDMA (широкополосном множественном доступе с кодовым разделением), или дополнительно может быть eNB или eNodeB (развитым NodeB) в LTE (стандарте «Долгосрочное развитие сетей связи»), ретрансляционной станцией или точкой доступа, устройством базовой станции в будущих сетях 5G и т.п.
[0033] Кроме того, аспекты или признаки настоящего изобретения могут быть реализованы как способ, устройство или продукт, который использует стандартные программирование и/или технологии машиностроения. Термин «продукт», используемый в этой заявке, охватывает компьютерную программу, к которой можно получить доступ с любого машиночитаемого компонента, носителя или среды. Например, машиночитаемый носитель может включать в себя, но не ограничивается только этим: компонент магнитного накопителя (например, жесткий диск, гибкий диск или магнитную ленту), оптический диск (например, CD (компакт-диск) и DVD (цифровой универсальный диск)), компонент смарт-карты и флэш-памяти (например, EPROM (стираемая программируемая постоянная память), карта или диск в форме ключа). Кроме того, различные носители данных, описанные в этом описании, могут обозначать одно или несколько устройств и/или других машиночитаемых носителей, которые используются для хранения информации. Термин «машиночитаемый носитель» может включать в себя, но не ограничивается только этим, радиоканал и различные другие носители, которые могут хранить, содержать и/или переносить инструкции и/или данные.
[0034] Обратимся к фиг. 1, фиг. 1 показывает систему 100 беспроводной связи в соответствии с вариантами осуществления, описанными в этом описании. Система 100 включает в себя базовую станцию 102, где базовая станция 102 может включать в себя несколько групп антенн. Например, одна группа антенн может включать в себя антенны 104 и 106, другая группа антенн может включать в себя антенны 108 и 110, и дополнительная группа может включать в себя антенны 112 и 114. Показаны две антенны для каждой группы антенн. Однако может использоваться больше или меньше антенн для каждой группы. Базовая станция 102 может дополнительно включать в себя цепь передатчика и цепь приемника. Специалисту в области техники будет понятно, что как цепь передатчика, так и цепь приемника могут включать в себя несколько компонентов, относящихся к отправке и приему сигналов (например, процессор, модулятор, мультиплексор, демодулятор, демультиплексор или антенну).
[0035] Базовая станция 102 может осуществлять связь с одним или несколькими терминалами доступа (например, терминалом 116 доступа и терминалом 122 доступа). Однако понятно, что базовая станция 102 по существу может осуществлять связь с любым количеством терминалов доступа, аналогичных терминалам 116 и 122 доступа. Терминалы 116 и 122 доступа могут быть, например, сотовым телефоном, смартфоном, портативным компьютером, портативным коммуникационным устройством, портативным вычислительным устройством, устройством спутниковой связи, глобальной системой позиционирования, PDA и/или любым другим соответствующим устройством, выполненным с возможностью осуществления связи в системе 100 беспроводной связи. Как показано на фигуре, терминал 116 доступа осуществляет связь с антеннами 112 и 114, где антенны 112 и 114 отправляют информацию терминалу 116 доступа путем использования прямой линии 118 связи и принимают информацию от терминала 116 доступа путем использования обратной линии 120 связи. Кроме того, терминал 122 доступа осуществляет связь с антеннами 104 и 106, где антенны 104 и 106 отправляют информацию терминалу 122 доступа путем использования прямой линии 124 связи и принимают информацию от терминала 122 доступа путем использования обратной линии 126 связи. В системе FDD (Frequency Division Duplex, дуплексной передачи с частотным разделением), например, прямая линия 118 связи может использовать другую полосу частот, чем обратная линии 120 связи, и прямая линия 124 связи может использовать другую полосу частот, чем обратная линии 126 связи. Кроме того, в системе TDD (Time Division Duplex, дуплексной передачи с временным разделением) прямая линия 118 связи и обратная линия 120 связи могут использовать одну и ту же полосу частот, и прямая линия 124 связи и обратная линия 126 связи могут использовать одну и ту же полосу частот.
[0036] Каждая группа антенн и/или областей, предназначенных для связи, называется сектором базовой станции 102. Например, группа антенн может предназначаться для осуществления связи с терминалом доступа в секторе области, обслуживаемой базовой станцией 102. Во время связи, осуществляемой путем использования прямых линий 118 и 124 связи, передающая антенна базовой станции 102 может улучшить, путем формирования диаграммы направленности, отношения сигнал-шум прямых линий 118 и 124 связи для терминалов 116 и 122 доступа. Кроме того, по сравнению с отправкой базовой станцией путем использования одной антенны информации всем терминалам доступа базовой станции, отправка базовой станцией 102 путем формирования диаграммы направленности информации терминалам 116 и 122 доступа, которые распределены в произвольном порядке в соответствующей зоне покрытия, вызывает меньше помех у мобильного устройства в соседней ячейке.
[0037] В некоторое данное время базовая станция 102, терминал 116 доступа и/или терминал 122 доступа могут быть отправляющим устройством беспроводной связи и/или принимающим устройством беспроводной связи. При отправке данных отправляющее устройство беспроводной связи может закодировать данные для передачи. В частности, отправляющее устройство беспроводной связи может иметь (например, генерировать, получать или хранить в памяти) конкретное количество информационных битов, которые должны быть отправлены принимающему устройству беспроводной связи через канал. Информационные биты могут быть включены в транспортный блок (или несколько транспортных блоков) данных и могут быть сегментированы для генерации нескольких блоков кода. Кроме того, отправляющее устройство беспроводной связи может закодировать каждый блок кода путем использования кодера полярного кода (который не показан).
[0038] Теперь перейдем к фиг. 2, фиг. 2 показывает систему 200 для исполнения способа обработки полярного кода в среде беспроводной связи. Система 200 включает в себя устройство 202 беспроводной связи, где устройство 202 беспроводной связи, как показано, отправляет данные через канал. Хотя показано, что устройство 202 беспроводной связи отправляет данные, устройство 202 беспроводной связи дополнительно может принимать данные через канал (например, устройство 202 беспроводной связи может одновременно отправлять и принимать данные, устройство 202 беспроводной связи может отправлять и принимать данные в различные моменты времени или может иметь место комбинация этого). Устройство 202 беспроводной связи может быть, например, базовой станцией (например, базовой станцией 102 на фиг. 1) или терминалом доступа (например, терминалом 116 доступа на фиг. 1 или терминалом 122 доступа на фиг. 1).
[0039] Устройство 202 беспроводной связи может включать в себя кодер полярного кода 204, устройство 205 согласования скорости и передатчик 206.
[0040] Кодер полярного кода 204 выполнен с возможностью кодирования данных, которые должны быть переданы, для получения соответствующего полярного кода.
[0041] Устройство 205 согласования скорости выполняет перемежение битов в обратном порядке (BRO, Bit Reversal Order) для полярного кода, выводимого кодером полярного кода 204, для получения перемеженных битов; и определяет, на основе перемеженных битов, выходную последовательность с согласованной скоростью.
[0042] Передатчик 206 может впоследствии передать по каналу выходную последовательность с согласованной скоростью, которая обработана устройством 205 согласования скорости. Например, передатчик 206 может отправить соответствующие данные другому отличающемуся устройству беспроводной связи (которое не показано).
[0043] Фиг. 3 является блок-схемой последовательности операций способа согласования скорости полярного кода в соответствии с вариантом осуществления настоящего изобретения. Способ на фиг. 3 исполняется кодирующим в полярный код и передающим концом (например, устройством 205 согласования скорости на фиг. 2).
[0044] 301: Выполнить перемежение BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов.
[0045] 302: Определить, на основании перемеженных битов, выходную последовательность с согласованной скоростью.
[0046] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для того, чтобы получить выходную последовательность с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0047] Опционально, в одном варианте осуществления на этапе 301 может использоваться перемежитель BRO для выполнения операции перемежения. Полагая, что длина входных битов перемежителя BRO равна N, перемежитель BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, и здесь Δ является смещением, и оно может быть константой, например, 0 или другим значением, и mod является операцией по модулю.
[0048] Π(i) может быть получен из BROM(j), где BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, M является положительным целым числом и указывает размер перемежителя. В одном варианте осуществления значение M может быть равно log2(N). Однако конкретное значение M не ограничивается в этом варианте осуществления настоящего изобретения.
[0049] BROM(j) может быть получено следующим образом: (1) представить j в виде двоичного числа (b0, b1, …, bs); (2) выполнить инвертирование порядка для двоичного числа для получения (bs, bs-1, …, b1, b0); и (3) преобразовать двоичное число, полученное после инвертирования порядка, в десятичное число, где десятичное число является значением BROM(j).
[0050] Опционально, в другом варианте осуществления Π(i) задается следующим образом:
ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0051] Опционально в другом варианте осуществления Π(i) может быть получено посредством обрезания (prune) с помощью ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0052] Процессом обрезания называется обрезание некоторых элементов, когда удовлетворяется заданное условие.
[0053] Например, когда B>N, элемент, номер j битовой последовательности которого больше N-1, может быть обрезан.
[0054] Опционально, в другом варианте осуществления на этапе 203, когда выходная последовательность с согласованной скоростью определяется на основании перемеженных битов, может использоваться циклический буфер (Circular Buffer). В частности, перемеженные биты или инвертированные биты перемеженных битов могут быть записаны в циклический буфер; местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере определяется в соответствии с версией избыточности (RV, Redundancy Version); и затем выходная последовательность с согласованной скоростью считывается из циклического буфера в соответствии с местоположением начала.
[0055] Инвертированными битами перемеженных битов называются биты, полученные путем выполнения инвертирующей порядок операции над перемеженными битами. В частности, предполагая, что перемеженными битами являются {a0, a1, …, aN-1}, инвертированными битами перемеженных битов являются {aN-1, aN-2, …, a1, a0}.
[0056] Опционально, в другом варианте осуществления на этапе 203, когда выходная последовательность с согласованной скоростью определяется на основании перемеженных битов, перемеженные биты или инвертированные биты перемеженных битов могут быть последовательно перехвачены для получения выходной последовательности с согласованной скоростью; или перемеженные биты или инвертированные биты перемеженных битов могут многократно извлекаться для получения выходной последовательности с согласованной скоростью.
[0057] Например, когда длина La битов, которые должны быть ретранслированы, короче длины Lb перемеженных битов или инвертированных битов, некоторые биты, длина которых равна La, могут быть перехвачены из перемеженных битов или инвертированных битов и использованы в качестве выходной последовательности с согласованной скоростью. В качестве другого примера, когда длина La битов, которые должны быть ретранслированы, больше длины Lb перемеженных битов или инвертированных битов, после того, как считаны все биты перемеженных битов или инвертированных битов, биты перемеженных битов или инвертированных битов могут считываться снова с начала, и это повторяется до тех пор, пока не будет считана выходная последовательность с согласованной скоростью, длина которой равна La.
[0058] В соответствии с этим вариантом осуществления настоящего изобретения выполняется перемежение битов в обратном порядке над полярным кодом для получения выходной последовательности с согласованной скоростью, что может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0059] Фиг. 4 является блок-схемой устройства согласования скорости в соответствии с вариантом осуществления настоящего изобретения. Устройство 400 согласования скорости на фиг. 4 могут быть расположено в базовой станции или пользовательском оборудовании, и оно включает в себя блок 401 перемежения BRO и блок 402 определения.
[0060] Блок 401 перемежения BRO выполняет перемежение BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов. Блок 402 определения определяет, на основании перемеженных битов, выходную последовательность с согласованной скоростью.
[0061] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для получения выходной последовательности с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0062] Опционально, в одном варианте осуществления длина входных битов блока перемежения BRO равна N, и блок перемежения BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BROM(j), BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом.
[0063] BROM(j) может быть получено следующим образом: (1) представить j в виде двоичного числа (b0, b1, …, bs); (2) выполнить инвертирование порядка для двоичного числа для получения (bs, bs-1, …, b1, b0); и (3) преобразовать двоичное число, полученное после инвертирования порядка, в десятичное число, где десятичное число является значением BROM(j).
[0064] Опционально, в другом варианте осуществления Π(i) задается следующим образом:
ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0065] Опционально, в другом варианте осуществления Π(i) может быть получено посредством обрезания (prune) с помощью ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0066] Процессом обрезания называется обрезание некоторых элементов, когда удовлетворяется заданное условие.
[0067] Например, когда B>N, элемент, номер j битовой последовательности которого больше N-1, может быть обрезан.
[0068] Опционально, в другом варианте осуществления блок 402 определения может использовать циклический буфер. В частности, блок 402 определения может записывать перемеженные биты или инвертированные биты перемеженных битов в циклический буфер; определять местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере в соответствии с версией избыточности; и считывать выходную последовательность с согласованной скоростью из циклического буфера в соответствии с местоположением начала.
[0069] Опционально, в другом варианте осуществления блок 402 определения может последовательно перехватывать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью; или многократно извлекать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью.
[0070] Фиг. 5 является схематическим чертежом терминала 500 доступа, который помогает исполнить приведенный выше способ обработки полярного кода в системе беспроводной связи. Терминал 500 доступа включает в себя приемник 502. Приемник 502 выполнен с возможностью: приема сигнала, например, от приемной антенны (которая не показана), выполнения типичных действий (например, фильтрации, усиления или понижающего преобразования) над принятым сигналом и оцифровки скорректированного сигнала для получения выборки. Приемник 502 может быть, например, приемником MMSE (Minimum Mean-Squared Error, минимальная среднеквадратичная ошибка). Терминал 500 доступа дополнительно может включать в себя демодулятор 504, где демодулятор 504 может быть выполнен с возможностью демодуляции принятых символов и предоставления принятых символов процессору 506 для оценки канала. Процессор 506 может быть процессором, который специально выполнен с возможностью анализа информации, принятой приемником 502, и/или генерации информации, которая должна быть отправлена передатчиком 516, процессором, который выполнен с возможностью управления одним или несколькими компонентами терминала 500 доступа, и/или контроллером, который выполнен с возможностью анализа информации, принятой приемником 502, генерации информации, которая должна быть отправлена передатчиком 516, и управления одним или несколькими компонентами терминала 500 доступа.
[0071] Терминал 500 доступа дополнительно может включать в себя память 508, где память 508 функционально связана с процессором 506 и хранит следующие данные: данные, которые должны быть отправлены, принятые данные и любую другую надлежащую информацию, относящуюся к исполнению различных операций и функций, описанных в этом описании. Память 508 дополнительно может хранить протокол и/или алгоритм, относящийся к обработке полярного кода.
[0072] Понятно, что устройство хранения данных (например, память 508), описанное в этом описании, может быть энергозависимой памятью или энергонезависимой памятью, или может включать в себя как энергозависимую память, так и энергонезависимую память. Иллюстративно, а не в качестве ограничения, энергонезависимая память может включать в себя: ROM (Read-Only Memory, постоянную память), PROM (Programmable ROM, программируемую постоянную память), EPROM (Erasable PROM, стираемую программируемую постоянную память), EEPROМ (Electrically EPROM, электрически стираемую программируемую постоянную память) или флэш-память. Энергозависимая память может включать в себя RAM (Random Access Memory, оперативную память), и она используется в качестве внешнего кэша. Иллюстративно, а не в качестве ограничения, отметим, что может использоваться RAM во множестве форм, например, SRAM (Static RAM, статическая оперативная память), DRAM (Dynamic RAM, динамическая оперативная память), SDRAM (Synchronous DRAM, синхронная динамическая оперативная память), DDR SDRAM (Double Data Rate SDRAM, синхронная динамическая оперативная память с двойной скоростью передачи данных), ESDRAM (Enhanced SDRAM, усовершенствованная синхронная динамическая оперативная память), SLDRAM (Synchlink DRAM, динамическая оперативная память synchlink), и DR RAM (Direct Rambus RAM, оперативная память Direct Rambus). Предполагается, что память 508 в системе и способе, описанных в этом описании, включает в себя, но не ограничивается только этим, эту память и любую другую память надлежащего типа.
[0073] В настоящей заявке приемник 502 может быть дополнительно соединен с устройством 510 согласования скорости. Устройство 510 согласования скорости может быть в основном аналогичным устройству 205 согласования скорости на фиг. 2. Кроме того, терминал 500 доступа может дополнительно включать в себя кодер полярного кода 512. Кодер полярного кода 512 в основном аналогичен кодеру полярного кода 204 на фиг. 2.
[0074] В соответствии с одним аспектом этого варианта осуществления настоящего изобретения устройство 510 согласования скорости может выполнять перемежение BRO над полярным кодом, выводимым кодером полярного кода 512, для получения перемеженных битов и определения, на основании перемеженных битов, выходной последовательности с согласованной скоростью.
[0075] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для получения выходной последовательности с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0076] Опционально, в одном варианте осуществления устройство 510 согласования скорости может использовать перемежитель BRO для выполнения операции перемежения. Полагая, что длина входных битов перемежителя BRO равна N, перемежитель BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, и здесь Δ является смещением и может быть константой, например, 0 или другим значением.
[0077] Π(i) может быть получено из BROM(j), где BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, M является положительным целым числом. В одном варианте осуществления значение M может быть равно log2(N). Однако конкретное значение M не ограничивается в этом варианте осуществления настоящего изобретения.
[0078] BROM(j) может быть получено следующим образом: (1) представить j в виде двоичного числа (b0, b1, …, bs); (2) выполнить инвертирование порядка для двоичного числа для получения (bs, bs-1, …, b1, b0); и (3) преобразовать двоичное число, полученное после инвертирования порядка, в десятичное число, где десятичное число является значением BROM(j).
[0079] Опционально, в другом варианте осуществления Π(i) задается следующим образом:
ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0080] Опционально, в другом варианте осуществления Π(i) может быть получено посредством обрезания (prune) с помощью ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0081] Процессом обрезания называется обрезание некоторых элементов, когда удовлетворяется заданное условие.
[0082] Например, когда B>N, элемент, номер j битовой последовательности которого больше N-1, может быть обрезан.
[0083] Опционально, в другом варианте осуществления при определении, на основании перемеженных битов, выходной последовательности с согласованной скоростью устройство 510 согласования скорости может использовать циклический буфер (Circular Buffer). В частности, перемеженные биты или инвертированные биты перемеженных битов могут быть записаны в циклический буфер; местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере определяется в соответствии с версией избыточности (RV, Redundancy Version); и затем выходная последовательность с согласованной скоростью считывается из циклического буфера в соответствии с местоположением начала.
[0084] Инвертированными битами перемеженных битов называются биты, полученные путем выполнения инвертирующей порядок операции над перемеженными битами. В частности, полагая, что перемеженными битами являются {a0, a1, …, aN-1}, инвертированными битами перемеженных битов являются {aN-1, aN-2, …, a1, a0}.
[0085] Опционально, в другом варианте осуществления при определении, на основании перемеженных битов, выходной последовательности с согласованной скоростью устройство 510 согласования скорости может последовательно перехватывать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью; или может многократно извлекать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью.
[0086] Например, когда длина La битов, которые должны быть ретранслированы, короче длины Lb перемеженных битов или инвертированных битов, некоторые биты, длина которых равна La, могут быть перехвачены из перемеженных битов или инвертированных битов и использованы в качестве выходной последовательности с согласованной скоростью. В качестве другого примера, когда длина La битов, которые должны быть ретранслированы, больше длины Lb перемеженных битов или инвертированных битов, после того, как считаны все биты перемеженных битов или инвертированных битов, биты перемеженных битов или инвертированных битов могут считываться снова с начала, и это повторяется до тех пор, пока не будет считана выходная последовательность с согласованной скоростью, длина которой равна La.
[0087] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для того, чтобы получить выходную последовательность с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0088] Кроме того, терминал 500 доступа может дополнительно включать в себя модулятор 514 и передатчик 516. Передатчик 516 выполнен с возможностью посылать сигнал, например, базовой станции или другому терминалу доступа. Хотя показано, что кодер полярного кода 512, устройство 510 согласования скорости и/или модулятор 514 отделены от процессора 506, понятно, что кодер полярного кода 512, устройство 510 согласования скорости и/или модулятор 514 могут быть частью процессора 506 или нескольких процессоров (которые не показаны).
[0089] Фиг. 6 является схематическим чертежом системы 600, в которой приведенный выше способ обработки полярного кода исполняется в среде беспроводной связи. Система 600 включает в себя базовую станцию 602 (например, точку доступа, NodeB или eNB). У базовой станции 602 есть приемник 610, который принимает сигнал от одного или нескольких терминалов 604 доступа путем использования нескольких приемных антенн 606, и передатчик 624, который передает сигнал одному или нескольким терминалам 604 доступа путем использования передающей антенны 608. Приемник 610 может принимать информацию от приемной антенны 606, и он функционально связан с демодулятором 612, который демодулирует принятую информацию. Символ, полученный после демодуляции, анализируется путем использования процессора 614, аналогичного процессору, описанному на фиг. 7. Процессор 614 соединен с памятью 616. Память 616 выполнена с возможностью хранения данных, которые должны быть отправлены терминалу 604 доступа (или другой базовой станции (которая не показана)), или данных, принятых от терминала 604 доступа (или другой базовой станции (которая не показана)), и/или любой другой надлежащей информации, относящейся к исполнению действий и функций, описанных в этом описании. Процессор 614 дополнительно может быть связан с кодером полярного кода 618 и устройством 620 согласования скорости.
[0090] В соответствии с одним аспектом этого варианта осуществления настоящего изобретения устройство 620 согласования скорости может выполнять перемежение BRO над полярным кодом, выводимым кодером полярного кода 618, для получения перемеженных битов и определения, на основании перемеженных битов, выходной последовательности с согласованной скоростью.
[0091] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для того, чтобы получить выходную последовательность с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0092] Опционально, в одном варианте осуществления устройство 620 согласования скорости может использовать перемежитель BRO для выполнения операции перемежения. Полагая, что длина входных битов перемежителя BRO равна N, перемежитель BRO отображает i-ый входной бит в Π(i+Δ mod N)-ый выходной бит, где i=0, 1, …, и N-1, и здесь Δ является смещением и может быть константой, например, 0 или другим значением.
[0093] Π(i) может быть получено из BROM(j), где BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, M является положительным целым числом. В одном варианте осуществления значение M может быть равно log2(N). Однако конкретное значение M не ограничивается в этом варианте осуществления настоящего изобретения.
[0094] BROM(j) может быть получено следующим образом: (1) представить j в виде двоичного числа (b0, b1, …, bs); (2) выполнить инвертирование порядка для двоичного числа для получения (bs, bs-1, …, b1, b0); и (3) преобразовать двоичное число, полученное после инвертирования порядка, в десятичное число, где десятичное число является значением BROM(j).
[0095] Опционально в другом варианте осуществления Π(i) задается следующим образом:
ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
[0096] Опционально в другом варианте осуществления Π(i) может быть получено посредством обрезания (prune) с помощью ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
[0097] Процессом обрезания называется обрезание некоторых элементов, когда удовлетворяется заданное условие.
[0098] Например, когда B>N, элемент, номер j битовой последовательности которого больше N-1, может быть обрезан.
[0099] Опционально, в другом варианте осуществления при определении на основании перемеженных битов выходной последовательности с согласованной скоростью устройство 620 согласования скорости может использовать циклический буфер (Circular Buffer). В частности, перемеженные биты или инвертированные биты перемеженных битов могут быть записаны в циклический буфер; местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере определяется в соответствии с версией избыточности (RV, Redundancy Version); и затем выходная последовательность с согласованной скоростью считывается из циклического буфера в соответствии с местоположением начала.
[0100] Инвертированными битами перемеженных битов называются биты, полученные путем выполнения инвертирующей порядок операции над перемеженными битами. В частности, предполагая, что перемеженными битами являются {a0, a1, …, aN-1}, инвертированными битами перемеженных битов являются {aN-1, aN-2, …, a1, a0}.
[0101] Опционально, в другом варианте осуществления при определении, на основании перемеженных битов, выходной последовательности с согласованной скоростью устройство 620 согласования скорости может последовательно перехватывать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью; или может многократно извлекать перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью.
[0102] Например, когда длина La битов, которые должны быть ретранслированы, короче длины Lb перемеженных битов или инвертированных битов, некоторые биты, длина которых равна La, могут быть перехвачены из перемеженных битов или инвертированных битов и использованы в качестве выходной последовательности с согласованной скоростью. В качестве другого примера, когда длина La битов, которые должны быть ретранслированы, больше длины Lb перемеженных битов или инвертированных битов, после того, как считаны все биты перемеженных битов или инвертированных битов, биты перемеженных битов или инвертированных битов могут считываться снова с начала, и это повторяется до тех пор, пока не будет считана выходная последовательность с согласованной скоростью, длина которой равна La.
[0103] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для того, чтобы получить выходную последовательность с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0104] Кроме того, в системе 600 модулятор 622 может мультиплексировать кадр, так что передатчик 624 отправляет информацию терминалу 604 доступа путем использования антенны 608. Хотя показано, что кодер полярного кода 618, устройство 620 согласования скорости и/или модулятор 622 отделены от процессора 614, понятно, что кодер полярного кода 618, устройство 620 согласования скорости и/или модулятор 622 могут быть частью процессора 614 или нескольких процессоров (которые не показаны).
[0105] Понятно, что варианты осуществления, описанные в этом описании, могут быть реализованы с помощью аппаратного обеспечения, программного обеспечения, микропрограммного обеспечения, промежуточного программного обеспечения, микрокода или их комбинации. Для реализации с помощью аппаратного обеспечения блок обработки может быть реализован в одной или нескольких ASIC (Application Specific Integrated Circuit, специализированных интегральных схемах), DSP (цифровых сигнальных процессорах), DSPD (устройствах DSP), PLD (Programmable Logic Device, программируемых логических устройствах), FPGA (Field-Programmable Gate Array, программируемых пользователем вентильных матрицах), процессорах, контроллерах, микроконтроллерах, микропроцессорах, других электронных блоках, используемых для выполнения функций в этой заявке или их комбинации.
[0106] Когда варианты осуществления реализованы в программном обеспечении, микропрограммном обеспечении, промежуточном программном обеспечении, микрокоде, программном коде или сегменте кода, программное обеспечение, микропрограммное обеспечение, промежуточное программное обеспечение, микрокод, программный код или сегмент кода может храниться, например, в машиночитаемом накопителе компонента хранения. Сегмент кода может указывать процесс, функцию, подпрограмму, программу, процедуру, подпроцедуру, модуль, программную группу, класс или любую комбинацию инструкции, структуры данных или оператора программы. Сегмент кода может быть связан с другим сегментом кода или схемой аппаратного обеспечения путем передачи и/или приема информации, данных, независимой переменной, параметра или содержания памяти. Информация, независимая переменная, параметр, данные и т.п. могут быть переданы, пересланы или отправлены любым надлежащим образом, таким как совместное использование памяти, передача сообщения, передача маркера или сетевая передача.
[0107] Для реализации с помощью программного обеспечения технологии в этом описании могут быть реализованы путем использования модулей (например, процесса и функции) для исполнения функций в этом описании. Программный код может храниться в блоке памяти и исполняться процессором. Блок памяти может быть реализован внутри процессора или вне процессора, и в последнем случае блок памяти может быть связан с процессором с помощью связи путем использования различных средств, известных в области техники.
[0108] Обращаясь к фиг. 7, фиг. 7 показывает систему 700, в которой способ согласования скорости полярного кода может использоваться в среде беспроводной связи. Например, система 700 может по меньшей мере частично располагаться в базовой станции. В соответствии с другим примером система 700 может по меньшей мере частично располагаться в терминале доступа. Следует понимать, что система 700 может быть представлена как включающая в себя функциональный блок, который может быть функциональным блоком, представляющим функцию, реализованную с помощью процессора, программного обеспечения или их комбинации (например, микропрограммного обеспечения). Система 700 включает в себя логику 702, имеющую электронные блоки, которые совместно выполняют операцию.
[0109] Например, логика 702 может включать в себя электронный компонент 704, который выполнен с возможностью выполнения перемежения BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов. Логика 702 дополнительно может включать в себя электронный компонент 706, который выполнен с возможностью определения, на основании перемеженных битов, выходной последовательности с согласованной скоростью.
[0110] В соответствии с этим вариантом осуществления настоящего изобретения перемежение битов в обратном порядке выполняется над полярным кодом для того, чтобы получить выходную последовательность с согласованной скоростью, которая может уменьшить FER, тем самым улучшая эффективность HARQ и обеспечивая надежность передачи данных.
[0111] Кроме того, система 700 может включать в себя память 712. Память 712 хранит инструкции, используемые для выполнения функций, относящихся к электронным компонентам 7046 и 706. Хотя показано, что электронные компоненты 704 и 706 находятся вне памяти 712, можно понять, что один или несколько электронных компонентов 704 и 706 могут существовать в памяти 712.
[0112] Специалисту в данной области техники может быть известно, что в сочетании с примерами, описанными в вариантах осуществления, раскрытых в этом описании, блоки и этапы алгоритмов могут быть реализованы электронным аппаратным обеспечением или комбинацией программного обеспечения и электронного аппаратного обеспечения. Выполняются ли функции аппаратным обеспечением или программным обеспечением зависит от конкретных приложений и конструктивных ограничений технических решений. Специалист в данной области техники может использовать различные способы для реализации описанных функций для каждого конкретного приложения, но не следует считать, что такая реализация выходит за пределы объема настоящего изобретения.
[0113] Специалисту в данной области техники может быть четко понято, что с целью удобства и краткости описания для подробного рабочего процесса приведенной выше системы, устройства и блока может быть дана ссылка на соответствующий процесс в приведенных выше вариантах осуществления способа, и никакие дополнительные подробности здесь не приводятся.
[0114] В этих нескольких вариантах осуществления, обеспеченных в этой заявке, следует понимать, что раскрытая система, устройство и способ могут быть реализованы другим образом. Например, описанный вариант осуществления устройства является лишь иллюстративным. Например, деление на блоки является просто делением на логические функции и может быть другим делением в фактической реализации. Например, несколько блоков или компонентов могут быть объединены или интегрированы в другую систему, или некоторые признаки могут игнорироваться или не выполняться. Кроме того, показанные или обсуждавшиеся взаимные связи или прямые связи или коммуникационные соединения могут быть реализованы путем использования некоторых интерфейсов. Косвенные связи или коммуникационные соединения между устройствами или блоками могут быть реализованы в электронной, механической или других формах.
[0115] Блоки, описанные как отдельные части, могут быть или не быть физически отдельными, и части, показанные как блоки, могут быть или не быть физическими блоками, могут быть расположены в одном месте или могут быть распределены на нескольких сетевых блоках. Некоторые или все блоки могут быть выбраны в соответствии с фактическими потребностями в достижении целей решений вариантов осуществления.
[0116] Кроме того, функциональные блоки в вариантах осуществления настоящего изобретения могут быть интегрированы в один блок обработки, или каждый из блоков может существовать один физически, или два или более блоков интегрированы в один блок.
[0117] Когда функции реализованы в форме программного функционального блока и продаются или используются в качестве независимого продукта, функции могут храниться на машиночитаемом носителе данных. Основываясь на таком понимании, технические решения настоящего изобретения по существу, или часть, входящая в предшествующий уровень техники, или некоторые из технических решений могут быть реализованы в форме программного продукта. Компьютерный программный продукт храниться на носителе данных и включает в себя несколько инструкций для выдачи команд компьютерному устройству (которое может быть персональным компьютером, сервером, сетевым устройством и т.п.) на выполнение всех или некоторых из этапов способов, описанных в вариантах осуществления настоящего изобретения. Упомянутый выше носитель данных включает в себя: любой носитель, который может хранить программный код, такой как карта флэш-памяти с интерфейсом USB, съемный жесткий диск, постоянную память (ROM, Read-Only Memory), оперативную память (RAM, Random Access Memory), магнитный диск или оптический диск.
[0118] Приведенное выше описание является просто конкретными реализациями настоящего изобретения, оно не предназначено для ограничения объема правовой охраны настоящего изобретения. Любые вариации или замены, очевидные специалисту в области техники, в пределах технического объема, раскрытого в настоящем изобретении, должны попадать в пределы объема правовой охраны настоящего изобретения. Поэтому объем правовой охраны настоящего изобретения должен определяться объемом правовой охраны формулы изобретения.
Claims (32)
1. Способ согласования скорости полярного кода, содержащий этапы, на которых:
выполняют посредством устройства согласования скорости перемежение битов в обратном порядке BRO над полярным кодом для получения перемеженных битов, при этом длина входных битов устройства согласования скорости равна N и N является положительным целым числом;
отображают посредством устройства согласования скорости i-й входной бит в Π(i+Δ mod N)-й выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BROM(j), при этом BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом, указывающим размер BROM(j); и
определяют, посредством устройства согласования скорости на основании перемеженных битов, выходную последовательность с согласованной скоростью.
2. Способ по п. 1, в котором:
Π(i) определяется следующим образом: ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
3. Способ по п. 1, в котором:
Π (i) получается посредством обрезания посредством ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер устройства согласования скорости ΠB(j), B=M×J, и J является положительным целым числом.
4. Способ по п. 1, в котором этап, на котором определяют, на основании перемеженных битов, выходную последовательность с согласованной скоростью, содержит этапы, на которых:
записывают перемеженные биты или инвертированные биты перемеженных битов в циклический буфер;
определяют местоположение начала выходной последовательности с согласованной скоростью в циклическом буфере в соответствии с версией избыточности; и
считывают выходную последовательность с согласованной скоростью из циклического буфера в соответствии с местоположением начала.
5. Способ по п. 1, в котором этап, на котором определяют, на основании перемеженных битов, выходную последовательность с согласованной скоростью, содержит этапы, на которых:
последовательно перехватывают перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью; или
многократно извлекают перемеженные биты или инвертированные биты перемеженных битов для получения выходной последовательности с согласованной скоростью.
6. Устройство согласования скорости, содержащее:
блок перемежения битов в обратном порядке BRO, выполненный с возможностью выполнения перемежения BRO над полярным кодом, выводимым кодером полярного кода, для получения перемеженных битов, при этом длина входных битов устройства согласования скорости равна N и N является положительным целым числом; и
блок отображения, выполненный с возможностью отображать i-й входной бит в Π(i+Δ mod N)-й выходной бит, где i=0, 1, …, и N-1, Δ является смещением, Π(i) получается из BROM(j), при этом BROM(j) указывает, что операция инвертирования порядка битов выполняется над индексом j, и M является положительным целым числом, указывающим размер BROM(j);
блок определения, выполненный с возможностью определения, на основании перемеженных битов, выходной последовательности с согласованной скоростью.
7. Устройство согласования скорости по п. 6, в котором:
Π(i) определяется следующим образом: ΠB(j)=BROM(j), где
j=0, 1, …, и B-1, и B указывает размер ΠB(j).
8. Устройство согласования скорости по п. 8, в котором:
Π(i) получается посредством обрезания ΠB(j); и
ΠB(j)=2M(j mod J)+BROM(⌊j/J⌋), где
j=0, 1, …, B-1, B указывает размер перемежителя ΠB(j), B=M×J, и J является положительным целым числом.
9. Устройство согласования скорости по п. 6, в котором блок определения, в частности, выполнен с возможностью: записи перемеженных битов или инвертированных битов перемеженных битов в циклический буфер; определения местоположения начала выходной последовательности с согласованной скоростью в циклическом буфере в соответствии с версией избыточности; и считывания выходной последовательности с согласованной скоростью из циклического буфера в соответствии с местоположением начала.
10. Устройство согласования скорости по п. 6, в котором блок определения, в частности, выполнен с возможностью: последовательного перехвата перемеженных битов или инвертированных битов перемеженных битов для получения выходной последовательности с согласованной скоростью; или многократного извлечения перемеженных битов или инвертированных битов перемеженных битов для получения выходной последовательности с согласованной скоростью.
11. Устройство беспроводной связи, содержащее кодер полярного кода, устройство согласования скорости по п. 6 и передатчик.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2014/073845 WO2015139297A1 (zh) | 2014-03-21 | 2014-03-21 | 极性码的速率匹配方法和速率匹配装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2679723C1 true RU2679723C1 (ru) | 2019-02-12 |
Family
ID=54143711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017129222A RU2679723C1 (ru) | 2014-03-21 | 2014-03-21 | Способ и устройство согласования скорости полярного кода |
Country Status (6)
Country | Link |
---|---|
US (1) | US10361815B2 (ru) |
EP (1) | EP3113387B1 (ru) |
CN (1) | CN105850059B (ru) |
CA (1) | CA2972643C (ru) |
RU (1) | RU2679723C1 (ru) |
WO (1) | WO2015139297A1 (ru) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
CN106817195B (zh) * | 2015-12-02 | 2020-04-21 | 华为技术有限公司 | 用于极化码的速率匹配的方法和装置 |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
CN109075803B (zh) | 2016-07-27 | 2020-11-06 | 华为技术有限公司 | 具有打孔、缩短和扩展的极化码编码 |
WO2018027669A1 (en) | 2016-08-10 | 2018-02-15 | Qualcomm Incorporated | Rate matching for block encoder |
JP6810790B2 (ja) * | 2016-08-12 | 2021-01-06 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | Ldpc符号のためのレートマッチング方法 |
CN108011689A (zh) * | 2016-10-27 | 2018-05-08 | 株式会社Ntt都科摩 | 极化码生成方法和装置 |
US10447312B2 (en) * | 2016-11-25 | 2019-10-15 | Lg Electronics Inc. | Method of performing interleaving using LDPC and communication apparatus therefor |
CN117375765A (zh) | 2017-01-05 | 2024-01-09 | 华为技术有限公司 | 速率匹配方法、编码装置和通信装置 |
CN108288966B (zh) | 2017-01-09 | 2022-11-18 | 中兴通讯股份有限公司 | 极性Polar码的速率匹配处理方法及装置 |
CN115664583A (zh) * | 2017-01-09 | 2023-01-31 | 中兴通讯股份有限公司 | 一种数据处理方法和装置 |
WO2018126476A1 (en) * | 2017-01-09 | 2018-07-12 | Qualcomm Incorporated | Rate-matching scheme for control channels using polar codes |
EP3520224A1 (en) | 2017-02-10 | 2019-08-07 | Telefonaktiebolaget LM Ericsson (PUBL) | Circular buffer rate matching for polar codes |
CN108574556B (zh) * | 2017-03-10 | 2020-11-17 | 华为技术有限公司 | 一种Polar码的速率匹配方法及装置 |
CN108574561B (zh) * | 2017-03-14 | 2020-11-17 | 华为技术有限公司 | 极化码编码的方法和装置 |
CN108683477B (zh) * | 2017-03-24 | 2019-10-22 | 华为技术有限公司 | 极性码的速率匹配方法及设备 |
CN108631793B (zh) * | 2017-03-24 | 2022-04-22 | 华为技术有限公司 | 一种构造编码序列的方法,装置 |
EP4009531A1 (en) * | 2017-03-24 | 2022-06-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Puncturing of polar codes with complementary sequences |
CN107342845B (zh) * | 2017-03-25 | 2022-07-12 | 华为技术有限公司 | 一种速率匹配的方法和装置 |
CN108696334B (zh) * | 2017-04-06 | 2021-06-01 | 华为技术有限公司 | 极化Polar码的速率匹配方法和装置、通信设备 |
CN108809482B (zh) * | 2017-04-28 | 2023-09-01 | 华为技术有限公司 | Polar码的速率匹配方法及装置 |
CN108809332B (zh) * | 2017-05-05 | 2021-09-03 | 华为技术有限公司 | 一种Polar码传输方法及装置 |
WO2018205051A1 (en) * | 2017-05-06 | 2018-11-15 | Qualcomm Incorporated | Rate-matching scheme for polar codes |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
CN109150198B (zh) * | 2017-06-16 | 2021-05-14 | 华为技术有限公司 | 一种极化码的交织处理方法及装置 |
CN110663205B (zh) | 2017-06-16 | 2021-07-09 | 华为技术有限公司 | 一种数据处理方法及数据处理装置 |
EP3641139B1 (en) * | 2017-06-17 | 2024-01-10 | Huawei Technologies Co., Ltd. | Interleaving processing method and device for polar codes |
CN107342846B (zh) | 2017-06-27 | 2023-01-13 | 华为技术有限公司 | 一种编码方法、无线设备和芯片 |
CN109150200B (zh) * | 2017-06-27 | 2021-10-22 | 华为技术有限公司 | 一种信道交织的方法和装置 |
CN109391363B (zh) * | 2017-08-11 | 2020-08-25 | 华为技术有限公司 | 一种交织方法及装置 |
CN109391364B (zh) * | 2017-08-11 | 2021-11-09 | 中兴通讯股份有限公司 | 一种信息处理方法及装置 |
CN109428675B (zh) * | 2017-08-30 | 2022-05-24 | 华为技术有限公司 | 数据传输方法及装置 |
CN109525360B (zh) | 2017-09-18 | 2020-10-16 | 华为技术有限公司 | 极化码的速率匹配的方法和装置 |
CN109672497B (zh) * | 2017-10-16 | 2021-09-28 | 普天信息技术有限公司 | 一种极化码的速率匹配方法及装置 |
KR102031098B1 (ko) * | 2017-11-16 | 2019-10-11 | 엘지전자 주식회사 | Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치 |
WO2019095270A1 (en) * | 2017-11-17 | 2019-05-23 | Qualcomm Incorporated | Uplink control information segmentation for polar codes |
CN110048802B (zh) * | 2018-01-16 | 2021-12-28 | 华为技术有限公司 | 数据传输方法及装置、系统 |
CN108304658B (zh) * | 2018-02-02 | 2020-05-19 | 中国计量大学 | 一种基于fpga的极化码编码器硬件实现方法 |
US11050519B2 (en) * | 2018-09-14 | 2021-06-29 | Idac Holdings, Inc. | Methods, apparatus, systems and procedures for hybrid automatic repeat requests (HARQs) using polar codes |
WO2020034332A1 (en) | 2018-09-28 | 2020-02-20 | Zte Corporation | Bit selection for hybrid automatic repeat requests |
KR20220068955A (ko) * | 2019-09-30 | 2022-05-26 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | 업 링크 제어 정보의 전송 방법 및 장치 |
CN113395133B (zh) * | 2020-03-13 | 2022-08-02 | 大唐移动通信设备有限公司 | 一种解速率匹配方法及装置 |
CN112104380B (zh) * | 2020-09-21 | 2024-03-19 | Oppo广东移动通信有限公司 | 速率匹配方法、芯片及终端 |
US11764911B2 (en) * | 2021-04-05 | 2023-09-19 | Nokia Technologies Oy | Method of shifting redundancy version for the transmission of a transport block over multiple slots |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080307293A1 (en) * | 2007-06-08 | 2008-12-11 | Jung-Fu Thomas Cheng | Computational efficient convolutional coding with rate matching |
US20090092118A1 (en) * | 2004-12-21 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Interleave apparatus and interleave method |
RU2407177C2 (ru) * | 2006-02-10 | 2010-12-20 | Интердиджитал Текнолоджи Корпорейшн | Способ и устройство для выполнения передачи восходящей линии связи в системе множественного доступа с частотным разделением с одной несущей с множеством входов и множеством выходов |
US20110280186A1 (en) * | 2010-05-11 | 2011-11-17 | Qualcomm Incorporated | Rate matching device |
US20130145239A1 (en) * | 2007-03-16 | 2013-06-06 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
US20130283116A1 (en) * | 2012-04-19 | 2013-10-24 | Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi | Method and system for error correction in transmitting data using low complexity systematic encoder |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1335497A3 (en) * | 2002-02-06 | 2004-05-19 | Samsung Electronics Co., Ltd. | Interleaver and interleaving method in a communication system |
US7543197B2 (en) * | 2004-12-22 | 2009-06-02 | Qualcomm Incorporated | Pruned bit-reversal interleaver |
CN101090293A (zh) * | 2006-06-15 | 2007-12-19 | 华为技术有限公司 | 传输信息的方法及系统 |
CN101075857B (zh) | 2007-04-29 | 2010-05-26 | 中兴通讯股份有限公司 | 一种turbo码的块交织及HARQ包生成方法 |
CN100568744C (zh) | 2007-06-18 | 2009-12-09 | 中兴通讯股份有限公司 | 一种卷积码速率匹配的方法和装置 |
CN101119182B (zh) | 2007-08-13 | 2013-02-27 | 中兴通讯股份有限公司 | 一种高阶调制中的比特优先选择方法 |
US8345794B2 (en) * | 2008-04-29 | 2013-01-01 | Qualcomm Incorporated | Encoded control channel information interleaving |
CN101860412B (zh) | 2009-04-13 | 2015-10-21 | 中兴通讯股份有限公司 | 子包处理方法、编码调制方法、处理器、调制编码系统 |
EP2461511A4 (en) | 2010-01-04 | 2014-01-22 | Zte Corp | SERIAL PROCESSING METHOD, BIT RATE MATCHING PARALLEL PROCESSING METHOD, AND DEVICE THEREOF |
TW201246803A (en) * | 2011-05-09 | 2012-11-16 | Qualcomm Inc | Rate matching device |
CN103023618B (zh) * | 2013-01-11 | 2015-04-22 | 北京邮电大学 | 一种任意码长的极化编码方法 |
US9319073B2 (en) * | 2014-02-11 | 2016-04-19 | Seagate Technology Llc | Mitigation of write errors in multi-level cell flash memory through adaptive error correction code decoding |
-
2014
- 2014-03-21 CA CA2972643A patent/CA2972643C/en active Active
- 2014-03-21 CN CN201480071547.9A patent/CN105850059B/zh active Active
- 2014-03-21 EP EP14886067.9A patent/EP3113387B1/en active Active
- 2014-03-21 WO PCT/CN2014/073845 patent/WO2015139297A1/zh active Application Filing
- 2014-03-21 RU RU2017129222A patent/RU2679723C1/ru active
-
2016
- 2016-09-20 US US15/270,250 patent/US10361815B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090092118A1 (en) * | 2004-12-21 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Interleave apparatus and interleave method |
RU2407177C2 (ru) * | 2006-02-10 | 2010-12-20 | Интердиджитал Текнолоджи Корпорейшн | Способ и устройство для выполнения передачи восходящей линии связи в системе множественного доступа с частотным разделением с одной несущей с множеством входов и множеством выходов |
US20130145239A1 (en) * | 2007-03-16 | 2013-06-06 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
US20080307293A1 (en) * | 2007-06-08 | 2008-12-11 | Jung-Fu Thomas Cheng | Computational efficient convolutional coding with rate matching |
US20110280186A1 (en) * | 2010-05-11 | 2011-11-17 | Qualcomm Incorporated | Rate matching device |
US20130283116A1 (en) * | 2012-04-19 | 2013-10-24 | Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi | Method and system for error correction in transmitting data using low complexity systematic encoder |
Also Published As
Publication number | Publication date |
---|---|
EP3113387A1 (en) | 2017-01-04 |
US10361815B2 (en) | 2019-07-23 |
WO2015139297A1 (zh) | 2015-09-24 |
EP3113387A4 (en) | 2017-03-22 |
CN105850059A (zh) | 2016-08-10 |
CA2972643C (en) | 2020-05-26 |
CN105850059B (zh) | 2020-01-31 |
CA2972643A1 (en) | 2015-09-24 |
EP3113387B1 (en) | 2019-05-22 |
US20170012739A1 (en) | 2017-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2679723C1 (ru) | Способ и устройство согласования скорости полярного кода | |
RU2691885C2 (ru) | Способ согласования скорости полярного кода и устройство согласования скорости полярного кода | |
US10009146B2 (en) | Polar code rate matching method and rate matching apparatus | |
US10778255B2 (en) | Polar code processing method and device | |
US10389483B2 (en) | Rate matching method and apparatus for polar code | |
RU2663351C1 (ru) | Способ и устройство согласования скорости полярного кода и устройство беспроводной связи | |
RU2665918C1 (ru) | Способ и аппаратура повторной передачи полярного кода | |
US10333552B2 (en) | Methods and apparatuses for constructing punctured polar code | |
WO2016101089A1 (zh) | 极性码的编码方法和编码装置 |