CN106817195B - 用于极化码的速率匹配的方法和装置 - Google Patents

用于极化码的速率匹配的方法和装置 Download PDF

Info

Publication number
CN106817195B
CN106817195B CN201510870909.7A CN201510870909A CN106817195B CN 106817195 B CN106817195 B CN 106817195B CN 201510870909 A CN201510870909 A CN 201510870909A CN 106817195 B CN106817195 B CN 106817195B
Authority
CN
China
Prior art keywords
bit
bit sequence
sequence
bits
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510870909.7A
Other languages
English (en)
Other versions
CN106817195A (zh
Inventor
陈凯
李斌
沈晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201510870909.7A priority Critical patent/CN106817195B/zh
Priority to PCT/CN2016/104381 priority patent/WO2017092543A1/zh
Publication of CN106817195A publication Critical patent/CN106817195A/zh
Application granted granted Critical
Publication of CN106817195B publication Critical patent/CN106817195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Abstract

本发明公开了一种用于Polar码的速率匹配的方法和装置，该方法包括：将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列；从该编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特；从信息比特序列和编码比特序列中确定待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，确定待传输比特序列的第Nmin+1至第Nmax比特的每一个比特是根据将每一个比特加入到待传输比特序列中时，待传输比特序列的误帧率确定的。本发明实施例的方法可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。

Description

用于极化码的速率匹配的方法和装置
技术领域
本发明实施例涉及编码领域，并且更具体地，涉及一种用于极化码的速率匹配的方法和装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。最近，Arikan提出的极化(Polar)码是第一个从理论上证明可以取得香农容量且具有低编译码复杂度的好码。当码长较短的时候，传统的串行抵消(Successive Cancellation，SC)译码的性能并不理想，其性能不如目前已广泛使用的低密度奇偶校验(Low-Density Parity-Check，LDPC)码或Turbo码。
最新研究表明，基于SC算法改进得到的串行抵消列表(Successive CancellationList，SCL)译码、串行抵消堆栈(Successive Cancellation Stack，SCS)译码和串行抵消混合(Successive Cancellation Hybrid，SCH)译码算法能够显著提高Polar码的误帧率(Frame Error Rate，FER)性能，这类算法统称为增强SC译码算法。并且，在循环冗余校验(Cyclic Redundancy Check，CRC)辅助的增强SC译码算法下，Polar码能够获得优于LDPC码与Turbo码的FER性能。
在对系统延时不敏感的通信应用中，混合自动重传请求(Hybrid AutomaticRepeat reQuest，HARQ)是一种常用的用以提高系统吞吐率的传输方法。在传输某一个信息块时，发送端将信息块编码后送入信道，如果接收端对接收到的信号进行译码后发现传输失败(例如无法通过CRC)，则接收端会通过一个反馈链路传输一个不确认(NegativeACKnowledgment，NACK)消息给发送端，发送端会将该信息块重新编码发送。这个过程会一直持续到接收端正确译码，此时，接收端会发送一个确认(ACKnowledgment，ACK)消息给发送端，从而完成对信息块的传输。
为了获得尽可能大的链路吞吐率，接收端会将所有接收信号都缓存起来，并和新接收到的信号一起进行译码，也就是说每次传输都只是传了编码器输出序列的一部分，这种HARQ被称为增量冗余HARQ，一般也被归类为HARQ类型二，记作HARQ-II。HARQ技术已经被广泛地应用于已有的通信系统中，如宽带码分多址(Wideband Code Division MultipleAccess，W-CDMA)系统、长期演进(Long Term Evolution，LTE)系统等，并且大多数场景下，均采用HARQ-II。
然而，传统Polar码的码长受到严格地限制，必须为2整数次幂，不能适用于采用HARQ传输方案的要求编码的码长能够按系统需求进行灵活适配的系统中。对此改进的现有技术中，也只是在重传时简单地重复编码，无法取得较好的编码增益。当编码增益获得提高时，译码复杂度又非常大
发明内容
本发明提供一种用于极化码的速率匹配的方法和装置，能够实现基于Polar码编码的HARQ传输，并且可以获得很好的编码增益。
第一方面，本发明提供了一种用于极化Polar码的速率匹配的方法，该方法可以包括：
将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为所述HARQ传输过程中第一次传输可能传输的最小比特数，所述待传输比特序列允许传输的最大比特数为Nmax；
从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，所述确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将所述每一个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率确定的。
其中，一种方案中，
Figure BDA0000864911820000021
其中，
Figure BDA0000864911820000022
为对log2Nmin上取整，所述从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，可以包括：对所述编码比特序列进行交织后，选取交织后的编码比特序列的前Nmin个比特，作为所述待传输比特序列的第1比特至第Nmin比特。
这里，所述对所述编码比特序列进行交织，可以包括：对所述编码比特序列进行比特反序BRO排序后，再进行顺序排列或者逆序排列。
后续地，所述从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，可以包括：将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，将误帧率最小时对应的比特确定为所述第Nmin+1比特，再从所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出所述第Nmax比特。
具体地，所述计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，可以包括：利用密度进化算法，计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率。
其中，密度进化算法可以是未加改进的密度进化算法，并且更优选地，可以采用高斯近似对密度进化算法进行简化，这里可以将这个简化的算法称为高斯近似算法。
该方案中，在具体实现上，所述方法还可以包括：通过对所述第一类比特序列、所述第二类比特序列和所述第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列、进行所述至少一种操作后的所述第二类比特序列和进行所述至少一种操作后的所述第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；顺序读取缓存中所述待传输比特序列中的比特进行传输。
本方案提供的用于Polar码的速率匹配的方法，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列的前一部分比特，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，从信息比特序列和编码比特序列中逐个选取出比特，作为待传输比特序列的后续比特。本发明实施例的方法可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
其中，获得好的编码增益是由于相对于现有的HARQ传输，在待传输比特序列中不仅考虑了信息比特，并且增加了编码比特，使待传输比特序列携带更多种的比特，从而提高了编码增益。
在另一种方案中，
Figure BDA0000864911820000041
其中，
Figure BDA0000864911820000042
为对log2Nmax上取整，所述从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，包括：对所述编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特，剩余的Nmin个比特作为所述待传输比特序列的第1比特至第Nmin比特；
所述从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，包括：将所述信息比特序列的K个比特的权重设置为零，将所述计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为所述待传输比特序列的第Nmin+1比特至第Nmax比特。
该方案中，在具体实现上，所述方法还可以包括：将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列；通过对所述第一类比特序列和所述第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列和进行所述至少一种操作后的所述第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；顺序读取缓存中所述待传输比特序列中的比特进行传输。
本方案提供的用于Polar码的速率匹配的方法，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，对待传输比特序列进行排序，可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
第二方面，本发明提供了一种用于极化Polar码的速率匹配的装置，该装置包括：
编码模块，用于将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
第一确定模块，用于从所述编码模块输出的所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为所述HARQ传输过程中第一次传输可能传输的最小比特数，所述待传输比特序列允许传输的最大比特数为Nmax；
第二确定模块，用于从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，所述确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将所述每一个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率确定的。
在一种方案中，
Figure BDA0000864911820000051
其中，
Figure BDA0000864911820000052
为对log2Nmin上取整，所述第一确定模块具体可以用于：对所述编码比特序列进行交织后，选取交织后的编码比特序列的前Nmin个比特，作为所述待传输比特序列的第1比特至第Nmin比特。
其中，所述第一确定模块对所述编码比特序列进行交织，可以包括：对所述编码比特序列进行比特反序BRO排序后，再进行顺序排列或者逆序排列。
其中，所述第二确定模块具体可以用于：将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，将误帧率最小时对应的比特确定为所述第Nmin+1比特，再从所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出所述第Nmax比特。
在该方案中，所述第二确定模块计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，可以包括：利用密度进化算法，计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率。
在该方案中，进一步地，所述装置还可以包括：混合模块，用于通过对所述第一类比特序列、所述第二类比特序列和所述第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列、进行所述至少一种操作后的所述第二类比特序列和进行所述至少一种操作后的所述第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；缓存模块，用于将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；发送模块，用于顺序读取缓存中所述待传输比特序列中的比特进行传输。
在另外一种方案中，
Figure BDA0000864911820000061
其中，
Figure BDA0000864911820000062
为对log2Nmax上取整，所述第一确定模块具体可以用于：对所述编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第第Nmin+1比特，剩余的Nmin个比特作为所述待传输比特序列的第1比特至第Nmin比特；
所述第二确定模块具体可以用于：将所述信息比特序列的K个比特的权重设置为零，将所述计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为所述待传输比特序列的第Nmin+1比特至第Nmax比特。
在该方案中，所述装置还可以包括：混合模块，用于将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，通过对所述第一类比特序列和所述第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列和进行所述至少一种操作后的所述第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；缓存模块，用于将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；发送模块，用于顺序读取缓存中所述待传输比特序列中的比特进行传输。
第三方面，本发明提供了用于极化Polar码的速率匹配的装置，包括处理器、和存储器，所述存储器用于存储指令，所述处理器用于执行所述存储器存储的指令，当处理器执行所述存储器存储的指令时，所述装置用于完成第一方面及其相应的方案的方法。所述装置中还可以包括收发器，以用于实现收发相关的方案。
本方案提供的用于Polar码的速率匹配的装置，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列的前一部分比特，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，从信息比特序列和编码比特序列中逐个选取出比特，作为待传输比特序列的后续比特。本发明实施例的装置可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是HARQ传输过程的示意图。
图2是根据本发明一个实施例的用于Polar码的速率匹配的方法的示意性流程图。
图3是根据本发明另一个实施例的用于Polar码的速率匹配的方法的示意图。
图4是根据本发明一个实施例的用于Polar码的速率匹配的性能的示意图。
图5是根据本发明一个实施例的用于Polar码的速率匹配的性能的示意图。
图6是根据本发明一个实施例的用于Polar码的速率匹配的性能的示意图。
图7是根据本发明一个实施例的用于Polar码的速率匹配的性能的示意图。
图8是根据本发明一个实施例的用于Polar码的速率匹配的装置的示意性框图。
图9是根据本发明另一个实施例的用于Polar码的速率匹配的装置的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在对具体的实施例展开描述之前，首先介绍本发明所涉及的相关概念和技术。
Polar码的编译码过程：
通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。最近，Arikan提出的极化(Polar)码是第一个从理论上证明可以取得香农容量且具有低编译码复杂度的好码。
Polar码是一种线性块码，其生成矩阵为GM，编码过程为其中，是 Polar码的母码，是一个二进制的行矢量，长度为M，其元素为母码码字； 是一个二进制的行矢量，长度为M(即码长)；GM是一个M×M的矩阵，且这 里
Figure BDA0000864911820000084
BM是一个M×M的转置矩阵，例如比特反转(Bit Reversal)矩阵；定 义为log2M个矩阵F2的克罗内克(Kronecker)乘积；以上涉及的加法、乘法操作均为二进制伽 罗华域(Galois Field)上的加法、乘法操作。
Polar码的编码过程中，
Figure BDA0000864911820000092
中的一部分比特用来携带信息，称为信息比特，这些比特的索引的集合记作A。另外的一部分比特置为收发端预先约定的固定值，称之为固定比特，其索引的集合用A的补集Ac表示。不失一般性，这些固定比特通常被设为0，本发明的叙述中也采用这一设置；但实际上，只需要收发端预先约定，固定比特序列可以被任意设置。
当固定比特被设为0时，Polar码的编码输出可简化为：
Figure BDA0000864911820000093
这里uA为
Figure BDA0000864911820000094
中的信息比特集合，uA为长度为K比特的行矢量，即|A|＝K，|·|表示集合中元素的个数，K为信息块的大小，GM(A)是矩阵GM中由集合A中的索引对应的那些行得到的子矩阵，GM(A)是一个K×M的矩阵。集合A的选取决定了Polar码的性能。
信息比特索引的集合A按以下方法选取：首先利用密度进化算法或者高斯近似算法等方法得到可以得到索引为i的比特对应的极化信道在发送比特0时，接收信号对数似然比LLRi＝ln(W(i)(y|0)/W(i)(y|1))的概率密度分布函数pi(l)。其中，本发明实施例中，概率密度分布函数是一个描述对数似然比的输出值，在某个确定的取值点附近的可能性的函数。据此计算该极化信道的传输错误概率
Figure BDA0000864911820000095
选择
Figure BDA0000864911820000096
值最小的K个索引，构成集合A。应理解，传输错误概率是指一个比特被错误传输的概率。
Polar码最基本的译码方法是SC译码。SC译码算法利用从信道中接收到的信号序列
Figure BDA0000864911820000097
逐个对
Figure BDA0000864911820000098
中的各个比特进行译码、得到
Figure BDA0000864911820000099
的估计序列
Figure BDA00008649118200000910
对索引i从1到M，逐个进行以下译码判决：
Figure BDA00008649118200000911
其中，
Figure BDA00008649118200000912
上式中，
Figure BDA00008649118200000913
为比特ui所对应的极化信道的信道转移概率函数。极化信道的转移概率函数
Figure BDA00008649118200000914
根据用以传输编码比特的原始信道的转移概率函数W(y|x)按下式得到：
Figure BDA0000864911820000101
其中，如前所述，
Figure BDA0000864911820000102
和
Figure BDA0000864911820000103
的对应关系
Figure BDA0000864911820000104
{0,1}M-i表示M-i个集合{0,1}的笛卡尔(Cartesian)乘积。
SC译码的优点是：1)在码长足够大时，理论上证明了Polar码在SC译码下能够达到信道容量；2)译码复杂度很低，与码长M与码长的对数log2M的乘积呈线性关系，为O(Mlog2M)。
当码长较短的时候，传统的串行抵消(Successive Cancellation，SC)译码的性能并不理想，其性能不如目前已广泛使用的低密度奇偶校验(Low-Density Parity-Check，LDPC)码或Turbo码。陆续提出了以SCL译码算法为代表的增强SC译码算法(还包括SCS译码、SCH译码等)。在信息序列中包含CRC信息的情况(HARQ传输即属于这种场景)下，通过CRC辅助的增强SC译码，如CRC辅助的SCL(CRC-Aided Successive Cancellation List，CASCL)译码、CRC辅助的SCS(CRC-Aided Successive Cancellation Stack，CASCS)译码和CRC辅助的SCH(CRC-Aided Successive Cancellation Hybrid，CASCH)译码等，Polar码能够在译码复杂度相当的情况下获得与Turbo码或LDPC码相当，甚至更优的FER性能。因此，Polar码在未来通信系统中具有非常好的应用前景。
HARQ传输过程：
在对系统延时不敏感的通信应用中，HARQ是一种常用的用以提高系统吞吐率的传输方法。在传输某一个信息块时，发送端将信息块编码后送入信道，如果接收端对接收到的信号进行译码后发现传输失败，例如无法通过CRC，则接收端会通过一个反馈链路传输一个不确认NACK消息给发送端，发送端会将该信息块重新编码发送。这个过程会一直持续到接收端正确译码，此时，接收端会发送一个确认ACK消息给发送端，从而完成对信息块的传输。
为了获得尽可能大的链路吞吐率，接收端会将所有接收信号都缓存起来，并和新接收到的信号一起进行译码，也就是说每次传输都只是传了编码器输出序列的一部分，这种HARQ被称为增量冗余HARQ，一般也被归类为HARQ类型二，记作HARQ-II。HARQ技术已经被广泛地应用于已有的通信系统中，如W-CDMA系统、LTE系统等，并且大多数场景下，均采用HARQ-II。本文后续的描述中，如无特别说明，所涉及的HARQ技术均是指HARQ-II。
图1示出了HARQ传输过程中信息比特序列经过编码并发送的过程。长度为K比特的信息比特序列经过编码、交织后得到Nmax个待传输比特，形成待传输比特序列。在首次传输中，发送端根据当前的信道情况，选择前N1个比特进行发送，此时码率为R1＝K/N1，若接收端译码后反馈NACK消息，则开始第2次传输。在第2次传输时，发送端将第N1+1到第N2个待传输比特发送，接收端则根据前两次传输的共计N2个比特的接收信号进行译码，此时码率为R2＝K/N2，若依然无法通过CRC，依然反馈NACK消息给发送端。发送端收到NACK消息后开始第3次传输……此过程一直持续到接收端译码成功并反馈ACK消息给发送端，或传输次数超过一个系统预设的最大传输次数T为止。
从上述过程中可以看到，HARQ过程要求编码能够通过灵活改变码率而进行。所有被发送的比特均来自与同一个编码序列，因此，接收端可以在每次传输之后使用同一个译码器对信息比特序列进行译码。
传统Polar码的码长受到严格地限制，必须为2的整数次幂，如512、1024、2048等。而在采用HARQ方案的通信系统中，要求编码的码长能够按系统需求进行灵活适配。针对该问题，提出了一种通过打孔操作对码长进行适配的Polar码编码方法。
打孔Polar码的编码过程：
若需要构造一个码长为Nmax的打孔Polar码，首先需要确定一个长度为M＝2m的打孔图样(一个二进制序列，用1指示打孔比特位置，用0指示保留比特位置)。其中，
Figure BDA0000864911820000113
为上取整操作。打孔图样序列中包含有Nmax个0和M-Nmax个1，其位置由以下方法得到：将打孔图样序列初始化为一个全1的序列，即初始时所有比特索引均标记为打孔位置。初始化后，当确定第i个需发送比特的索引时，1≤i≤Nmax，其位置由以下方法得到：首先将i-1用长度为m的二进制表示为(b1,b2,…,bm)，bj∈{0,1}，1≤j≤m，即
Figure BDA0000864911820000111
将(b1,b2,…,bm)反序后重新表示为十进制数i′，即
Figure BDA0000864911820000112
将第打孔图样序列中第i′个比特置为0。上述过程中，若索引i从1到M连续取值可以得到一个由对应的i′构成的新的索引序列，由新的索引序列确定的序列顺序即为原序列的比特反序(Bit Reverse Order，BRO)序列。以上比特反序操作用函数用i′＝fBRO(i)表示。
根据打孔图样，将被打孔的比特对应的信道用一个相同类型但是零容量的虚拟信道代替，之后利用密度进化算法、高斯近似算法等方法各个计算极化信道的可靠性，并从中选择可靠性最高的K个构成信息信号索引集合A，用以承载信息比特。
发送时，经过传统Polar编码器编码得到M个比特，然后按照打孔图样构成一个长度为Nmax的编码序列。
通过打孔操作，打孔Polar码的码长能够被设置为任意整数。然而，由于打孔Polar码在进行码构造时，即选择索引集合A的元素时，需要依据打孔图样进行优化重选。而HARQ过程要求所有被发送的比特均来自与同一个编码序列，使得译码器能够整合各次传输中得到的接收信号进行联合地译码。因此，虽然已有打孔Polar码的码长能够随意配置，然而由于其在不同码长下的信息比特位置选择不完全相同，这使得如果构造一系列不同码长的打孔Polar码，它们无法由同一个低码率的母码打孔得到，因此不能够满足HARQ传输的需求。
一种能够用于基于Polar码的HARQ传输方法：
假设在HARQ传输中，各次传输的序列长度分别为N1、N2-N1、…、NT-NT-1，其中，最大重传次数为T，NT等于Nmax。在该方案中，首先根据N1构造一个打孔Polar码，母码码长
Figure BDA0000864911820000121
即在第1次传输时发送的是一个打孔Polar码的编码序列。若接收端反馈NACK消息，则发送端根据构造打孔Polar码时由密度进化算法或高斯近似算法等方法计算得到的各个极化信道的可靠性，从索引集合A中选择具有最低可靠性的一个信息比特直接进行重传，并更新所对应极化信道的可靠性，并重复以上选择传输过程，直到达到第2次传输的比特数N2-N1。若接收端依然反馈NACK消息，在第3次传输中，发送端继续按以上方法挑选N3-N2个信息比特进行重传……一直到接收端反馈ACK消息或者传输次数超过T。
该HARQ传输过程，等价于首先通过Polar编码、打孔、重复等操作构造一个长度为NT的编码序列，其中，前N1个比特由Polar编码序列通过打孔得到，后NT-N1个比特通过选取部分信息比特进行重复得到。发送时，根据传输过程索引确定相应的起始点，从编码序列中顺序读出比特进行传输。
该方案仅仅在初传时进行了Polar编码，在第2次到第T次传输中都仅仅是对信息比特的简单重复发送。当重传比特数较多时(重传指第2次及以后的传输)，等效的编码方案就非常接近于简单地重复编码。而根据编码理论，重复编码是无法取得编码增益的。因此，该方法仅能在初传时获得一定的编码增益，此后的重传只能获得分集增益，因此该方案构造的速率适配Polar码在重传次数大于1时性能较差。一个极端的情况是，当合计发送比特数远大于N1时，其在恒参AWGN信道下的性能与不采用任何编码的方案是相同的。
另一种能够用于基于Polar码的HARQ传输方法：
该方案具体做法是首先按照一个预先设定的母码码长M(M为2的整数次幂)构造一个Polar码，信息比特索引的集合为A，固定比特索引的集合为Ac，其中|A|＝K，|Ac|＝M-K。将固定比特的索引按其对应的极化信道的可靠性从小到大排列为(j1,j2,…,jM-K)，jk∈Ac，0≤k≤M-K。若所需构造的打孔Polar码的码长为NT，NT≤M，则选则可靠性最小的M-NT个固定比特索引
Figure BDA0000864911820000131
并分别对其进行BRO操作，得到索引序列
Figure BDA0000864911820000133
其中j′k＝fBRO(jk)。初始化打孔图样序列为全0序列，然后将序号为
Figure BDA0000864911820000132
的位置置为1。发送时，首先经过传统的Polar编码器将K个信息比特编码得到M个比特，并按上述打孔图样进行打孔操作，得到最终的NT各编码比特进行传输。
该方案能够在一定范围内对码长进行适配，同时又能保证获得编码增益的速率适配的打孔Polar编码。但是，当应用于HARQ传输时，母码码长M必须大于最大可能的传输比特数NT(即Nmax)。使用SC译码算法对其进行译码的计算复杂度为O(M(log2M))，当NT较大时，该译码复杂度也非常大。并且，对于Nmax个待传输比特的顺序，其没有进一步地改进，因此该方法进行速率适配后的性能并不优异。
因而，基于Polar码的HARQ传输方案，或是在重传时简单地重复编码，无法取得较好的编码增益，或是能够提高编码增益，但译码复杂度非常大。
基于以上问题，本发明提供了一种用于Polar码的速率匹配的方法100，方法100可以应用于基站、终端、无线保真(WIreless-Fidelity，Wi-Fi)技术的接入点(Access Point，AP)，Wi-Fi技术的终端，中继节点(Relay Node)等设备的编码过程中，但本发明实施例不限于以上通信设备。
其中，基站可以是用于与终端设备进行通信的设备，例如，可以是GSM系统或CDMA中的基站(Base Transceiver Station，BTS)，也可以是WCDMA系统中的基站(NodeB，NB)，还可以是LTE系统中的演进型基站(Evolutional Node B，eNB或eNodeB)，或者该基站可以为中继站、接入点、车载设备、可穿戴设备以及未来5G网络中的网络侧设备等。
终端可以是经无线接入网(Radio Access Network，RAN)与一个或多个核心网进行通信，终端可以指用户设备(User Equipment，UE)、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、无线通信设备、用户代理或用户装置。接入终端可以是蜂窝电话、无绳电话、会话启动协议(Session Initiation Protocol，SIP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字处理(Personal DigitalAssistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备，未来5G网络中的终端设备等。
如图2所示，本发明实施例的用于Polar码的速率匹配的方法100，可以包括：
S110，将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
S120，从该编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为该HARQ传输过程中第一次传输可能传输的最小比特数，该待传输比特序列允许传输的最大比特数为Nmax；
S130，从该信息比特序列的K个比特和该编码比特序列的M个比特中确定该待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，该确定该待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将该每一个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率确定的。换而言之，根据当将该信息比特序列的K个比特和该编码比特序列的M个比特中相应的比特加入到该待传输比特序列中时，该待传输比特序列的误帧率，逐个确定该待传输比特序列的第Nmin+1比特至第Nmax比特。
应理解，在本发明实施例中，误帧率是指译码端根据接收到的比特序列不能正确译码得到信息比特序列(K个比特)的概率。对编码端而言，待传输比特序列的误帧率可以通过密度进化算法(或更优选地，高斯近似的密度进化算法)等算法估计得到。
应理解，在本发明实施例中，可以根据编码端和译码端的约定，对各过程中的比特序列进行打孔操作、重复操作和交织操作中的至少一种，或者可以进行多次上述操作，以提高编码性能，本发明实施例对此不作限定。
还应理解，方法100在生成长度为Nmax比特的待传输比特序列之后，在发送时，根据HARQ各次传输的长度确定每次传输在待传输比特序列中的起始位置，从缓存中顺序读取待传输比特序列的比特进行传输。
本发明实施例的用于Polar码的速率匹配的方法，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列的前一部分比特，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，从信息比特序列和编码比特序列中逐个选取出比特，作为待传输比特序列的后续比特。本发明实施例的方法可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
其中，获得好的编码增益是由于相对于现有的HARQ传输，在待传输比特序列中不仅考虑了信息比特，并且增加了编码比特，使待传输比特序列携带更多种的比特，从而提高了编码增益。
下面结合具体的例子说明本发明实施例的用于Polar码的速率匹配的方法200。如图3所示，方法200包括：
S210，将长度为K比特的信息比特序列进行Polar码编码(例如，可以通过传统的Polar码编码器进行编码)，生成长度为M比特的编码比特序列。其中，M＝2m，m为某一预先设定的大于1的正整数，并且M大于或等于K。在编码时，信息比特对应的极化信道索引集合为A。
应理解，S210与方法100的S110相对应，m在不同的实施例中可以选取不同的数值，具体的例子将在下文中展开描述。
S220，对Polar编码器输出的编码比特序列进行交织操作，获得交织比特序列。这里，一种典型的交织操作(如图3所示的第一交织操作)可以是对编码比特序列进行BRO排序后，再进行顺序排列或者逆序排列。
应理解，本发明实施例不对采用何种交织操作进行限定，本发明实施例还可以采用其它的交织操作，或者将多种交织操作进行结合使用，本发明实施例还可以不对编码比特序列进行交织操作，本发明实施例不作限定。
S230，从S220中得到的长度为M比特的交织比特序列中选取Nmin个比特，作为HARQ传输过程的待传输比特序列的第1比特至第Nmin比特。其中，Nmin等于
Figure BDA0000864911820000151
0≤λ≤1，
Figure BDA0000864911820000152
为上取整操作。
应理解，S230与方法100的S120相对应，Nmin个比特可以是直接选取交织比特序列的前
Figure BDA0000864911820000161
个比特，也可以是根据打孔图样选取的
Figure BDA0000864911820000162
个比特，还可以是通过其它方式选取的，本发明实施例对此不作限定。
由此，可以获得三类比特序列，第一类比特序列包括上述
Figure BDA0000864911820000163
个比特(即Nmin个比特)，第二类比特序列包括M比特的交织比特序列中剩余的
Figure BDA0000864911820000164
个比特(M-Nmin个比特)，第三类比特序列包括信息比特序列的K个比特。
S240，将第一类比特序列、第二类比特序列和第三类比特序列，分别进行重复操作、打孔操作和交织操作中的至少一种操作，或者多次上述操作之后，再对进行上述至少一种操作后的第一类比特序列、进行上述至少一种操作后的第二类比特序列和进行上述至少一种操作后的第三类比特序列进行混合操作，获得混合比特序列。将混合比特序列的前M-Nmin个比特作为待传输比特序列的第Nmin+1比特至第Nmax比特。
在一个具体的例子中，如图3所示，对第一类比特序列进行第一重复操作和第一打孔操作(当然还可以进行交织操作，图3中未示出)；对第二类比特序列进行第二重复操作和第二打孔操作(同理还可以进行交织操作，图3中未示出)；对第三类比特序列进行第三重复操作和第三打孔操作(同理还可以进行交织操作，图3中未示出)。然后对重复、打孔(还可以包括交织)后的第一类比特序列、第二类比特序列、第三类比特序列进行第一混合操作，对混合后的序列进行第二交织操作后获得混合比特序列。将混合比特序列的前M-Nmin个比特和S230中确定的待传输比特序列的第1比特至第Nmin比特进行第二混合操作，就可以得到待传输比特序列Nmax个比特。
应理解，图3的S240中的各种操作均是示意性的。根据需要，可以灵活地选择操作。即，各操作不是必须的，并且各操作可以实施多次，本发明实施例对此不作限定。
其中，获得混合比特序列的上述操作根据下列计算的结果设定。该计算为：计算当将该第一类比特序列、该第二类比特序列和该第三类比特序列中每个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率，将误帧率最小时对应的比特确定为该第Nmin+1比特，再从该第一类比特序列、该第二类比特序列和该第三类比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出该第Nmax比特。即，计算当将各比特加入到待传输比特序列中时，待传输比特序列的误帧率，根据待传输比特序列的误帧率依次确定添加到待传输比特序列的第Nmin+1比特至第Nmax比特。
应理解，Nmax为待传输比特序列的比特数，其为预先设定的在对码块进行HARQ传输过程中允许传输的最大比特数。待传输比特序列可以存储在缓存中。即，将Nmin个比特和混合比特序列的前M-Nmin个比特进行缓存，形成待传输序列以等待进行HARQ传输。
还应理解，S240与方法100的S130相对应。本发明实施例中，从信息比特序列的K个比特和编码比特序列的M个比特中确定待传输比特序列的第Nmin+1比特至第Nmax比特的方式可以有多种，对其不作限定。
S250，在发送时，发送端根据HARQ各次传输的长度确定每次传输在待传输比特序列中的起始位置，从缓存中顺序读取待传输比特序列的比特进行传输。
可以对以上步骤中的编码比特序列(即母码)的长度M、各重复操作、打孔操作和交织操作与索引集合A进行联合设计。
在一种设计中，根据系统对编译码复杂度需求设定一个母码码长M，满足M大于或等于K(对应S210)。优选地，
Figure BDA0000864911820000171
其中，
Figure BDA0000864911820000172
为对log2Nmin上取整。构造码长为
Figure BDA0000864911820000173
(
Figure BDA0000864911820000174
等于Nmin)的打孔Polar码(对应S220和S230)。具体可以是：将码长M的编码比特序列进行第一交织操作所得的后
Figure BDA0000864911820000175
个比特对应的信道的用容量为零的等性质信道代替后，计算各个极化信道的容量，并从中选择出K个用以承载信息比特的信道，其索引集合为A。其中，第一交织操作为对编码比特序列进行BRO排序后，再进行顺序排列或者逆序排列。继而，对进行第一交织操作后的编码比特序列进行第二交织操作，其中，第二交织操作配置为直通模式，即输入序列中索引为i的比特对应到输出序列中的序号也为i。
逐个从三类比特序列中选取比特添加到待传输比特序列中，该过程可以利用密度进化算法或高斯近似算法等技术估计SC译码下的FER性能，每次从第一类比特序列、第二类比特序列或第三类比特序列中选取能够使得FER的估计值降低最大的一个比特，即从第一类比特序列、第二类比特序列或第三类比特序列中选取一个比特使得已确定的待传输比特序列的部分(包括该比特)的误帧率最小，将该比特添加进待传输比特序列。重复该选取过程，直到待传输比特序列的长度达到Nmax。
通常而言，密度进化算法(Density Evolution)的计算过程较复杂。因此本发明实施例可以采用未加改进的密度进化算法，并且更优选地，可以采用高斯近似对密度进化算法进行简化(Gaussian Approximation for Density Evolution)，这里将这个简化的算法称为高斯近似算法(Gaussian Approximation)。本发明实施例对所采用的算法不作限定。
对应地，即将该Nmin个比特作为第一类比特序列，将该编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；计算当将该第一类比特序列、该第二类比特序列和该第三类比特序列中每个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率，将误帧率最小时对应的比特确定为该第Nmin+1比特，再从该第一类比特序列、该第二类比特序列和该第三类比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出该第Nmax比特。
最后，可以根据最终待传输比特序列中各个比特对应的在三类比特中的索引，确定S240中对应的各重复操作、打孔操作以及交织操作的配置。
即，通过对该第一类比特序列、该第二类比特序列和该第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行该至少一种操作后的该第一类比特序列、进行该至少一种操作后的该第二类比特序列和进行该至少一种操作后的该第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为该待传输比特序列的第Nmin+1比特至第Nmax比特；将该Nmin个比特和该混合比特序列的前M-Nmin个比特进行缓存；顺序读取缓存中该待传输比特序列中的比特进行传输。
下面从具体操作的角度更详细地描述本例子的操作流程。
将一个长度为K的信息比特序列与M-K个置为全零的固定比特构成的比特序列
Figure BDA0000864911820000182
送入码长为M的极化码编码器进行编码得到一个编码比特序列
Figure BDA0000864911820000183
将编码器输出的编码比特序列
Figure BDA0000864911820000184
进行BRO后，再进行顺序排列或者逆序排列。
根据系统所需的HARQ传输过程中第一次传输可能传输的最小比特数Nmin删除序列中后M-Nmin个比特；记录保留下来的编码比特的索引(交织前的索引)为
Figure BDA0000864911820000181
信息比特的索引集合为A。
令B＝{1,2,…,M}∪{i+M|i∈A}，初始化i＝Nmin+1。
遍历集合B中元素j∈B，并且令zi＝j，然后根据发送比特信噪比γ(由系统设计工作点决定)，选择使得已确定的待传输比特序列的部分(包括该比特)误帧率最小的索引
Figure BDA0000864911820000191
将i的值自加1，若i<Nmax则反复执行该步骤，否则后续步骤。
根据
Figure BDA0000864911820000192
确定待传输比特序列
Figure BDA0000864911820000193
即
Figure BDA0000864911820000194
发送时，根据传输索引与各次传输的序列长度决定起始点，从传输比特序列
Figure BDA0000864911820000195
中顺序取相应比特进行传输。
在上述步骤中，函数
Figure BDA0000864911820000196
利用高斯近似算法计算每个比特的误帧率。
(1)令
Figure BDA0000864911820000197
m＝log2M，其中符号0M表示全零序列；
(2)令j在区间[1,i]内依次取值，若zj≤M则执行
Figure BDA00008649118200001912
(3)令j在区间[1,M]内取值，依次执行vj＝2·vj/σ2；
(4)令j在区间[1,m]内依次取值，执行以下步骤：
(4.1)令Δ＝2m-1，
Figure BDA0000864911820000198
(4.2)令k在区间[1,Δ]内取值，依次执行以下步骤：
(4.2.1)令s在区间
Figure BDA0000864911820000199
内取值，依次执行以下步骤：
(4.2.1.1)令o＝k+2(s-1)Δ，e＝o+Δ；
(4.2.1.2)ho＝φ-1(1-[1-φ(vo)]·[1-φ(ve)])，he＝vo+ve。
其中，函数
Figure BDA00008649118200001910
函数φ-1(x)表示其反函数；
(4.3)更新
Figure BDA00008649118200001911
(5)令j在区间[1,i]内依次取值，若zj>M则执行
Figure BDA0000864911820000201
(6)初始化η＝0，令j在集合A内依次取值，执行以下步骤：
(6.1)令
Figure BDA0000864911820000202
(6.2)将pj累加到η，即η＝η+pj；
(7)返回误帧率的估计值η。
本方案提供的用于Polar码的速率匹配的方法，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列的前一部分比特，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，从信息比特序列和编码比特序列中逐个选取出比特，作为待传输比特序列的后续比特，可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
在本发明的另一种设计中，设定母码码长为
Figure BDA0000864911820000203
其中，
Figure BDA0000864911820000204
为对log2Nmax上取整。构造码长为为
Figure BDA0000864911820000205
(
Figure BDA0000864911820000206
等于Nmax)的打孔Polar码(对应S220和S230)。具体可以是：将码长M的编码比特序列进行第一交织操作所得的后
Figure BDA0000864911820000207
个比特对应的信道的用容量为零的等性质信道代替后，计算各个极化信道的容量，并从中选择出K个用以承载信息比特的信道，其索引集合为A。其中，第一交织操作为对编码比特序列进行BRO排序后，再进行顺序排列或者逆序排列。继而，对进行第一交织操作后的编码比特序列进行第二交织操作，其中，第二交织操作配置为直通模式，即输入序列中索引为i的比特对应到输出序列中的序号也为i。
利用密度进化算法或在密度进化算法的基础上进一步简化计算的高斯近似算法等技术估计SC译码下的FER性能，从Nmax个比特中选取能够使得FER的估计值的增量最大的一个比特标记为待传输比特序列的最后边的一个比特(第Nmax比特)。即，选取能够使得FER的估计值最大的一个比特标记为第Nmax比特。重复该选取过程，直到确定出待传输比特序列的第Nmin+1比特。剩余的Nmin个比特为待传输比特序列的第1比特至第Nmin比特。
这里，可以继续重复上述选取过程，以确定第1比特至第Nmin比特的索引，也可以不确定第1比特至第Nmin比特的索引，本发明实施例对此不作限定。
对应地，S120从该编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，可以包括：对该编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；计算当将该长度为Nmax的比特序列中每个比特放在该待传输比特序列中第Nmax比特时，该待传输比特序列的误帧率，将误帧率最大的比特确定为第Nmax比特，再从该长度为Nmax的比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第第Nmin+1比特，剩余的Nmin个比特为该待传输比特序列的第1比特至第Nmin比特；
S130从该信息比特序列的K个比特和该编码比特序列的M个比特中确定该待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，可以包括：将该信息比特序列的K个比特的权重设置为零，将所述计算当将该长度为Nmax的比特序列中每个比特放在该待传输比特序列中第Nmax比特时，该待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从该长度为Nmax的比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为该待传输比特序列的第Nmin+1比特至第Nmax比特。
应理解，这里，第1比特至第Nmin比特为第一类比特序列，上述过程中先确定的Nmax-Nmin个比特为第二类比特序列。第三类比特序列不使用，可以在S240的重复操作中，将其码率设定为0。
最后，可以根据最终待传输比特序列中各个比特对应的在第一类比特序列和第二类比特序列中的索引，确定S240中对应的各重复操作、打孔操作以及交织操作的配置。
即，将该Nmin个比特作为第一类比特序列，将该编码比特序列的剩余的M-Nmin个比特作为第二类比特序列；通过对该第一类比特序列和该第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行该至少一种操作后的该第一类比特序列和进行该至少一种操作后的该第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为该待传输比特序列的第Nmin+1比特至第Nmax比特；将该Nmin个比特和该混合比特序列的前M-Nmin个比特进行缓存；顺序读取缓存中该待传输比特序列中的比特进行传输。
本发明实施例的用于Polar码的速率匹配的方法，对信息比特序列进行Polar码编码生成编码比特序列，从编码比特序列中选取部分比特作为HARQ传输过程的待传输比特序列，根据比特被加入到待传输比特序列中时，传输比特序列的误帧率，对待传输比特序列进行排序，可以实现基于Polar码编码的HARQ传输，并且能够获得很好的编码增益。
下面从具体操作的角度更详细地描述本例子的操作流程。
将一个长度为K的信息比特序列与M-K个置为全零的固定比特构成的比特序列
Figure BDA0000864911820000221
送入码长为M的极化码编码器进行编码得到一个编码比特序列
Figure BDA0000864911820000222
将编码器输出的编码比特序列
Figure BDA0000864911820000228
进行BRO后，再进行顺序排列或者逆序排列。
根据系统所需的HARQ传输过程中待传输比特序列的最大码长Nmax，删除序列中最后的M-Nmax个比特，信息比特序号集合为A。
令B＝{1,2,…,Nmax}，初始化i＝Nmax，
Figure BDA0000864911820000223
遍历集合B中元素j∈B，并且令zi＝j，zj＝i，然后根据发送比特信噪比γ(由系统设计工作点决定)，选择使得待传输比特序列的误帧率最大(即假设待传输比特序列中在该比特之前的比特是一定的，)的索引i。将i的值自减1，若i>0则反复执行该步骤，否则后续步骤。
根据
Figure BDA0000864911820000224
确定待传输比特序列
Figure BDA0000864911820000225
即
Figure BDA0000864911820000226
发送时，根据传输索引与各次传输的序列长度决定起始点，从传输比特序列
Figure BDA0000864911820000227
中顺序取相应比特进行传输。
其中，计算误帧率的方法可以与上一例子的方法类似，此处不再赘述。
图4至图7以本例子为例，对比了本例子在二进制相移键控(Binary Phase ShiftKeying，BPSK)调制的AWGN信道下的FER性能与前文描述的现有技术中另一种能够用于基于Polar码的HARQ传输的方案的FER性能。
其中取K＝256，母码码长M＝512。本发明方案中第一类比特占Polar编码器输出的编码比特的比例为λ＝0.625。图4至图7为Nmax分别取值320、360、400和450时两种方案的FER性能的曲线。本发明方案在所涉及的各种码长配置下，相比现有Polar码的速率适配方案均能获得更大的编码增益。
通过以上两个具体的例子，根据本发明实施例提供的用于Polar码的速率匹配方法进行编码，最终输出的待传输比特序列可以在最大发送比特数Nmax之内灵活地进行配置，并且由于母码及母码中信息比特序号集合A均相同，所得各码长的码均能够使用同一个Polar码译码器进行译码。因此，本发明所提方案能够很好地满足HARQ传输技术的需求。
应理解，本发明实施例涉及的比特反序排列是应用于数学中的一般概念。一个包含有a个元素的序列，其中a＝2b，即a是2的整数次幂。序列中的a个元素的索引由从0到a-1的数字定义。将这些索引数字由长度为b的二进制表示。将这些索引数字的二进制表示进行反相，即将二进制表示中的“1”反相为“0”，将二进制表示中的“0”反相为“1”。将每个元素映射到反相后的新位置，以上即为比特反序排列。对一个序列进行两次比特反序排列，可以得到原始顺序的序列。比特逆序排列则是将索引为a-1的元素映射到索引为0的位置，将索引为a-2的元素映射到索引为1的位置，直至将所有元素进行重新排列。
上面详细介绍了本发明实施例的用于Polar码的速率匹配的方法，下面介绍本发明实施例的用于Polar码的速率匹配的装置。
图8示出了本发明实施例的用于Polar码的速率匹配的装置300。装置300包括：
编码模块310，用于将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
第一确定模块320，用于从该编码模块310输出的该编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为该HARQ传输过程中第一次传输可能传输的最小比特数，该待传输比特序列允许传输的最大比特数为Nmax；
第二确定模块330，用于从该信息比特序列的K个比特和该编码比特序列的M个比特中确定该待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，该确定该待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将该每一个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率确定的。
可选地，在一个实施例中，
Figure BDA0000864911820000231
其中，
Figure BDA0000864911820000232
为对log2Nmin上取整，该第一确定模块320具体用于：对该编码比特序列进行交织后，选取交织后的编码比特序列的前Nmin个比特，作为该待传输比特序列的第1比特至第Nmin比特。
在本发明实施例中，可选地，该第一确定模块320对该编码比特序列进行交织，包括：对该编码比特序列进行比特反序BRO排序后，再进行顺序排列或者逆序排列。
在本发明实施例中，可选地，该第二确定模块330具体用于：将该Nmin个比特作为第一类比特序列，将该编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；计算当将该第一类比特序列、该第二类比特序列和该第三类比特序列中每个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率，将误帧率最小时对应的比特确定为该第Nmin+1比特，再从该第一类比特序列、该第二类比特序列和该第三类比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出该第Nmax比特。
在本发明实施例中，可选地，该第二确定模块320计算当将该第一类比特序列、该第二类比特序列和该第三类比特序列中每个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率，包括：利用密度进化算法(或者，更优选地，基于密度进化算法的高斯近似算法)，计算当将该第一类比特序列、该第二类比特序列和该第三类比特序列中每个比特加入到该待传输比特序列中时，该待传输比特序列的误帧率。
在本发明实施例中，可选地，该装置300还包括：
混合模块，用于通过对该第一类比特序列、该第二类比特序列和该第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行该至少一种操作后的该第一类比特序列、进行该至少一种操作后的该第二类比特序列和进行该至少一种操作后的该第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为该待传输比特序列的第Nmin+1比特至第Nmax比特；缓存模块，用于将该Nmin个比特和该混合比特序列的前M-Nmin个比特进行缓存；发送模块，用于顺序读取缓存中该待传输比特序列中的比特进行传输。
可选地，在另一个实施例中，
Figure BDA0000864911820000241
其中，
Figure BDA0000864911820000242
为对log2Nmax上取整，该第一确定模块320具体用于：对该编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；计算当将该长度为Nmax的比特序列中每个比特放在该待传输比特序列中第Nmax比特时，该待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从该长度为Nmax的比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第第Nmin+1比特，剩余的Nmin个比特作为该待传输比特序列的第1比特至第Nmin比特；该第二确定模块320具体用于：将该信息比特序列的K个比特的权重设置为零，将该计算当将该长度为Nmax的比特序列中每个比特放在该待传输比特序列中第Nmax比特时，该待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从该长度为Nmax的比特序列中剩余的比特中确定使得该待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为该待传输比特序列的第Nmin+1比特至第Nmax比特。
类似地，在本发明实施例中，可选地，该装置300还包括：混合模块，用于将该Nmin个比特作为第一类比特序列，将该编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，通过对该第一类比特序列和该第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行该至少一种操作后的该第一类比特序列和进行该至少一种操作后的该第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为该待传输比特序列的第Nmin+1比特至第Nmax比特；缓存模块，用于将该Nmin个比特和该混合比特序列的前M-Nmin个比特进行缓存；发送模块，用于顺序读取缓存中该待传输比特序列中的比特进行传输。
应注意，本发明实施例中，编码模块310、第一确定模块320、第二确定模块330、混合模块可以由处理器实现，缓存模块可以由存储器实现。如图9所示，装置400可以包括处理器410和存储器420，还可以包括用于接收或发送比特序列的收发器430。其中，存储器420可以用于存储处理器410执行的代码等，还可以用于缓存待传输比特序列。
可选地，装置400中的各个组件可以通过总线系统440耦合在一起，其中总线系统440除可以包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。
图9所示的装置400或图8所示的装置300能够实现前述图1至图3的实施例中所实现的各个过程，为避免重复，这里不再赘述。
应注意，本发明上述方法实施例可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本发明实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
还应理解，本发明实施例的编码模块310可以对应实体的编码器，第一确定模块320的交织功能可以对应实体的交织器，缓存模块可以对应实体的缓存器，等等，本发明实施例对此不作限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种用于极化Polar码的速率匹配的方法，其特征在于，包括：
将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为所述HARQ传输过程中第一次传输可能传输的最小比特数，所述待传输比特序列允许传输的最大比特数为Nmax；
从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，所述确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将所述每一个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率确定的。
2.根据权利要求1所述的方法，其特征在于，
Figure FDA0002190818490000011
其中，
Figure FDA0002190818490000012
为对log2Nmin上取整，所述从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，包括：
对所述编码比特序列进行交织后，选取交织后的编码比特序列的前Nmin个比特，作为所述待传输比特序列的第1比特至第Nmin比特。
3.根据权利要求2所述的方法，其特征在于，所述对所述编码比特序列进行交织，包括：
对所述编码比特序列进行比特反序BRO排序后，再进行顺序排列或者逆序排列。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，包括：
将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；
计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，将误帧率最小时对应的比特确定为所述第Nmin+1比特，再从所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出所述第Nmax比特。
5.根据权利要求4所述的方法，其特征在于，所述计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，包括：
利用密度进化算法，计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率。
6.根据权利要求4所述的方法，其特征在于，所述方法还包括：
通过对所述第一类比特序列、所述第二类比特序列和所述第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列、进行所述至少一种操作后的所述第二类比特序列和进行所述至少一种操作后的所述第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；
将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；
顺序读取缓存中所述待传输比特序列中的比特进行传输。
7.根据权利要求1所述的方法，其特征在于，
Figure FDA0002190818490000021
其中，
Figure FDA0002190818490000022
为对log2Nmax上取整，所述从所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，包括：
对所述编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；
计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特，剩余的Nmin个比特作为所述待传输比特序列的第1比特至第Nmin比特；
所述从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，包括：
将所述信息比特序列的K个比特的权重设置为零，将所述计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为所述待传输比特序列的第Nmin+1比特至第Nmax比特。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列；
通过对所述第一类比特序列和所述第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列和进行所述至少一种操作后的所述第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；
将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；
顺序读取缓存中所述待传输比特序列中的比特进行传输。
9.一种用于极化Polar码的速率匹配的装置，其特征在于，包括：
编码模块，用于将长度为K比特的信息比特序列进行Polar码编码，生成长度为M比特的编码比特序列，其中，K和M为正整数，M为2的正整数次幂，并且M大于或等于K；
第一确定模块，用于从所述编码模块输出的所述编码比特序列中选取Nmin个比特，作为混合自动重传请求HARQ传输过程的待传输比特序列的第1比特至第Nmin比特，其中，Nmin为所述HARQ传输过程中第一次传输可能传输的最小比特数，所述待传输比特序列允许传输的最大比特数为Nmax；
第二确定模块，用于从所述信息比特序列的K个比特和所述编码比特序列的M个比特中确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特，其中，所述确定所述待传输比特序列的第Nmin+1比特至第Nmax比特的每一个比特是根据将所述每一个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率确定的。
10.根据权利要求9所述的装置，其特征在于，
Figure FDA0002190818490000041
其中，
Figure FDA0002190818490000042
为对log2Nmin上取整，所述第一确定模块具体用于：
对所述编码比特序列进行交织后，选取交织后的编码比特序列的前Nmin个比特，作为所述待传输比特序列的第1比特至第Nmin比特。
11.根据权利要求10所述的装置，其特征在于，所述第一确定模块对所述编码比特序列进行交织，包括：
对所述编码比特序列进行比特反序BRO排序后，再进行顺序排列或者逆序排列。
12.根据权利要求9至11中任一项所述的装置，其特征在于，所述第二确定模块具体用于：
将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，将信息比特序列的K个比特作为第三类比特序列；
计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，将误帧率最小时对应的比特确定为所述第Nmin+1比特，再从所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最小的比特作为第Nmin+2比特，直至确定出所述第Nmax比特。
13.根据权利要求12所述的装置，其特征在于，所述第二确定模块计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率，包括：
利用密度进化算法，计算当将所述第一类比特序列、所述第二类比特序列和所述第三类比特序列中每个比特加入到所述待传输比特序列中时，所述待传输比特序列的误帧率。
14.根据权利要求12所述的装置，其特征在于，所述装置还包括：
混合模块，用于通过对所述第一类比特序列、所述第二类比特序列和所述第三类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列、进行所述至少一种操作后的所述第二类比特序列和进行所述至少一种操作后的所述第三类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；
缓存模块，用于将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；
发送模块，用于顺序读取缓存中所述待传输比特序列中的比特进行传输。
15.根据权利要求9所述的装置，其特征在于，
Figure FDA0002190818490000051
其中，
Figure FDA0002190818490000052
为对log2Nmax上取整，所述第一确定模块具体用于：
对所述编码比特序列进行打孔，获得打孔后的长度为Nmax的比特序列；
计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第第Nmin+1比特，剩余的Nmin个比特作为所述待传输比特序列的第1比特至第Nmin比特；
所述第二确定模块具体用于：
将所述信息比特序列的K个比特的权重设置为零，将所述计算当将所述长度为Nmax的比特序列中每个比特放在所述待传输比特序列中第Nmax比特时，所述待传输比特序列的误帧率，将误帧率最大时对应的比特确定为第Nmax比特，再从所述长度为Nmax的比特序列中剩余的比特中确定使得所述待传输比特序列的误帧率最大的比特作为第Nmax-1比特，直至确定出第Nmin+1比特的过程确定出的比特作为所述待传输比特序列的第Nmin+1比特至第Nmax比特。
16.根据权利要求15所述的装置，其特征在于，所述装置还包括：
混合模块，用于将所述Nmin个比特作为第一类比特序列，将所述编码比特序列的剩余的M-Nmin个比特作为第二类比特序列，通过对所述第一类比特序列和所述第二类比特序列分别进行重复操作、打孔操作和交织操作中的至少一种操作，并对进行所述至少一种操作后的所述第一类比特序列和进行所述至少一种操作后的所述第二类比特序列进行混合操作，获得混合比特序列，使得混合比特序列的前M-Nmin个比特为所述待传输比特序列的第Nmin+1比特至第Nmax比特；
缓存模块，用于将所述Nmin个比特和所述混合比特序列的前M-Nmin个比特进行缓存；
发送模块，用于顺序读取缓存中所述待传输比特序列中的比特进行传输。
17.一种用于极化Polar码的速率匹配的装置，其特征在于，包括处理器、和存储器，
所述存储器用于存储指令，所述处理器用于执行所述存储器存储的指令，当处理器执行所述存储器存储的指令时，所述装置用于完成如权利要求1至8中任一项所述的方法。
CN201510870909.7A 2015-12-02 2015-12-02 用于极化码的速率匹配的方法和装置 Active CN106817195B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510870909.7A CN106817195B (zh) 2015-12-02 2015-12-02 用于极化码的速率匹配的方法和装置
PCT/CN2016/104381 WO2017092543A1 (zh) 2015-12-02 2016-11-02 用于极化码的速率匹配的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510870909.7A CN106817195B (zh) 2015-12-02 2015-12-02 用于极化码的速率匹配的方法和装置

Publications (2)

Publication Number Publication Date
CN106817195A CN106817195A (zh) 2017-06-09
CN106817195B true CN106817195B (zh) 2020-04-21

Family

ID=58796243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510870909.7A Active CN106817195B (zh) 2015-12-02 2015-12-02 用于极化码的速率匹配的方法和装置

Country Status (2)

Country Link
CN (1) CN106817195B (zh)
WO (1) WO2017092543A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150376B (zh) * 2017-06-16 2022-02-15 大唐移动通信设备有限公司 一种信道编码方法及设备
CN107425941B (zh) 2017-06-16 2022-11-18 华为技术有限公司 速率匹配和解速率匹配的方法及装置
CN109150381A (zh) * 2017-06-18 2019-01-04 株式会社Ntt都科摩 极化编码方法、极化编码器和无线通信设备
KR102378324B1 (ko) * 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
CN109150384B (zh) * 2017-06-27 2020-11-17 华为技术有限公司 极化码编码的方法和装置
CN107342846B (zh) * 2017-06-27 2023-01-13 华为技术有限公司 一种编码方法、无线设备和芯片
CN108667568B (zh) * 2017-07-28 2019-11-19 华为技术有限公司 一种Polar码编码方法及装置
CN109327280B (zh) * 2017-08-01 2021-01-15 华为技术有限公司 分段编码方法及装置
CN109391353B (zh) * 2017-08-11 2021-09-14 华为技术有限公司 一种速率匹配的方法和装置
CN109391363B (zh) * 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置
EP3673592B1 (en) 2017-08-21 2023-07-19 Qualcomm Incorporated Rate-matching techniques for polar codes
CN109428675B (zh) * 2017-08-30 2022-05-24 华为技术有限公司 数据传输方法及装置
CN108234081B (zh) * 2017-09-08 2019-02-12 华为技术有限公司 编码方法及装置
US10594439B2 (en) 2017-09-08 2020-03-17 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications to output a polar encoded bit sequence
WO2019047788A1 (zh) 2017-09-08 2019-03-14 华为技术有限公司 编码方法及装置
CN109495210B (zh) * 2017-09-13 2020-07-31 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法、设备和计算机可读存储介质
CN109525360B (zh) * 2017-09-18 2020-10-16 华为技术有限公司 极化码的速率匹配的方法和装置
CN109586843A (zh) * 2017-09-29 2019-04-05 华为技术有限公司 通信系统中冗余版本的设计方案
CN109672497B (zh) * 2017-10-16 2021-09-28 普天信息技术有限公司 一种极化码的速率匹配方法及装置
CN109756307B (zh) 2017-11-02 2020-11-17 华为技术有限公司 数据重传方法及装置
WO2019095270A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Uplink control information segmentation for polar codes
WO2019095362A1 (en) * 2017-11-20 2019-05-23 Qualcomm Incorporated Techniques and apparatuses for hybrid automatic repeat request design of polar codes for ultra-reliable low latency communications
CN110048802B (zh) * 2018-01-16 2021-12-28 华为技术有限公司 数据传输方法及装置、系统
CN108304658B (zh) * 2018-02-02 2020-05-19 中国计量大学 一种基于fpga的极化码编码器硬件实现方法
WO2019157617A1 (en) * 2018-02-13 2019-08-22 Qualcomm Incorporated Techniques and apparatuses for a polar coded hybrid automatic repeat request (harq) with incremental channel polarization
WO2019227276A1 (en) 2018-05-28 2019-12-05 Qualcomm Incorporated Polar code construction for incremental redundancy
CN109257144B (zh) * 2018-10-11 2021-03-19 暨南大学 可变速率harq-ir的低复杂度设计方法
CN111181695B (zh) * 2018-11-12 2022-12-02 中兴通讯股份有限公司 一种极化码混合自动重传请求方法、装置和系统
CN113691300A (zh) 2018-12-25 2021-11-23 华为技术有限公司 一种数据传输方法及通信设备
CN109889307B (zh) * 2019-01-24 2021-06-01 东南大学 一种基于组合极化码的打孔方法
CN110048813B (zh) * 2019-04-17 2021-10-08 上海道生物联技术有限公司 一种无线通信帧结构信号处理方法
WO2020227915A1 (en) * 2019-05-14 2020-11-19 Qualcomm Incorporated Adaptive rate matching for polar codes
CN116346277A (zh) * 2021-12-13 2023-06-27 华为技术有限公司 一种速率匹配的方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281166A (zh) * 2013-05-15 2013-09-04 北京邮电大学 一种基于极化码的混合自动重传请求传输方法
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768915B2 (en) * 2013-08-20 2017-09-19 Lg Electronics Inc. Method for transmitting data by using polar coding in wireless access system
CN105164956B (zh) * 2013-11-04 2019-05-24 华为技术有限公司 Polar码的速率匹配方法和设备、无线通信装置
RU2679723C1 (ru) * 2014-03-21 2019-02-12 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости полярного кода

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置
CN103281166A (zh) * 2013-05-15 2013-09-04 北京邮电大学 一种基于极化码的混合自动重传请求传输方法

Also Published As

Publication number Publication date
CN106817195A (zh) 2017-06-09
WO2017092543A1 (zh) 2017-06-08

Similar Documents

Publication Publication Date Title
CN106817195B (zh) 用于极化码的速率匹配的方法和装置
EP3113400B1 (en) Polar code retransmission method and device
EP3570475B1 (en) Rate matching of an ldpc coded block stored in a circular buffer for harq transmissions
EP3226422B1 (en) Polar code coding method and coding device
US11432186B2 (en) Method and device for transmitting data with rate matching
EP3217662A1 (en) Rate matching method and apparatus for polar code, and wireless communication device
US10917114B2 (en) Data transmission method, sending device, receiving device, and communications system
US20070113148A1 (en) Decoding apparatus and method in a communication system using low density parity check codes
CN111066250B (zh) 基于分层极化码编码和译码的方法及装置
WO2020048537A1 (zh) 级联编码的方法和装置
US20230171033A1 (en) Retransmission method and apparatus
US20240030941A1 (en) Encoding and decoding method and apparatus
CN113078911A (zh) Ldpc码的编码的方法和通信装置
CN109391356B (zh) 编码方法、译码方法、编码装置和译码装置
CN110048802B (zh) 数据传输方法及装置、系统
US20080276153A1 (en) Optimal period rate matching for turbo coding
EP3624350A1 (en) Information processing method and communication device
CN112737600B (zh) 译码方法和译码器
CN114124292A (zh) 一种重传方法及装置
CN113708778A (zh) Ldpc的速率匹配的方法和通信装置
CN111771336B (zh) 生成极化码的设备和方法
WO2022036657A1 (en) Permutated extension and shortened low density parity check codes for hybrid automatic repeat request
US20230163784A1 (en) Polar code encoding method and apparatus, and decoding method and apparatus
CN113067585A (zh) 极化码的译码方法和译码装置
CN117675093A (zh) 速率匹配的方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant