WO2019098677A1 - Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치 - Google Patents

Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치 Download PDF

Info

Publication number
WO2019098677A1
WO2019098677A1 PCT/KR2018/013919 KR2018013919W WO2019098677A1 WO 2019098677 A1 WO2019098677 A1 WO 2019098677A1 KR 2018013919 W KR2018013919 W KR 2018013919W WO 2019098677 A1 WO2019098677 A1 WO 2019098677A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
information
bits
pbch
polar code
Prior art date
Application number
PCT/KR2018/013919
Other languages
English (en)
French (fr)
Inventor
노광석
김봉회
신종웅
고현수
김동규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to JP2020526311A priority Critical patent/JP7074853B2/ja
Priority to CN201880017354.3A priority patent/CN110419182B/zh
Priority to RU2020119598A priority patent/RU2742974C1/ru
Priority to EP18825854.5A priority patent/EP3512137B1/en
Priority to MX2020004329A priority patent/MX2020004329A/es
Priority to US16/247,842 priority patent/US10602535B2/en
Publication of WO2019098677A1 publication Critical patent/WO2019098677A1/ko
Priority to US16/803,178 priority patent/US11375528B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/12—Wireless traffic scheduling
    • H04W72/1263—Mapping of traffic onto schedule, e.g. scheduled allocation or multiplexing of flows
    • H04W72/1273—Mapping of traffic onto schedule, e.g. scheduled allocation or multiplexing of flows of downlink data flows
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/30—Resource management for broadcast services
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Definitions

  • the base station may transmit / receive uplink data and / or uplink / downlink control information to / from the UE (s)
  • a new scheme for efficient reception / transmission is required. In other words, there is a need for a scheme for efficiently utilizing high density nodes or high density user equipments for communication as the density of nodes increases and / or the density of user equipments increases.
  • polar codes In a new communication system, the use of polar codes is considered for improving channel coding performance.
  • the size of the polar code is generally much larger than the other codes used for channel coding. Therefore, when polar codes are used for channel coding, a method for improving the decoding speed of polar codes is required.
  • signals can be transmitted / received efficiently and at a low error rate in a wireless communication system.
  • FIG. 5 illustrates the concept of channel combining and channel splitting for channel polarization
  • FIG. 10 is shown to illustrate the concept of conventional cyclic redundancy check (CRC) codes and distributed CRC codes.
  • CRC cyclic redundancy check
  • Figure 17 compares the performance for the bit position examples illustrated herein.
  • multiple access systems include a code division multiple access (CDMA) system, a frequency division multiple access (FDMA) system, a time division multiple access (TDMA) system, an orthogonal frequency division multiple access (OFDMA) system, a single carrier frequency division multiple access (MC-FDMA) system, and a multi-carrier frequency division multiple access (MC-FDMA) system.
  • CDMA may be implemented in wireless technologies such as Universal Terrestrial Radio Access (UTRA) or CDMA2000.
  • UTRA Universal Terrestrial Radio Access
  • CDMA2000 Code Division Multiple Access 2000
  • a 3GPP-based communication system uses a concept of a cell to manage radio resources, and a cell associated with a radio resource is distinguished from a cell in a geographical area.
  • 3GPP LTE / LTE-A standard documents such as 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 and 3GPP TS 36.331 and the like and 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331, etc.
  • 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331, etc.
  • 3GPP LTE / LTE-A standard documents such as 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 and 3GPP TS 3
  • the data reaches the coding block with the behavior of a maximum of two transport blocks every TTI for each DL / UL cell.
  • the following coding steps can be applied for each transport block of the DL / UL cell:
  • FIG. 2 is a block diagram illustrating performing rate matching by separating a systematic portion and a parity portion of an encoded code block.
  • Polar decoder searches (retrieve) information, and generates the estimate (estimate) u ⁇ of 1 N u N 1 have values (e.g., the received bit, bit frozen, etc.) known in the polar code.
  • the LLR is defined as follows.
  • the input bit positions indicated by U 1 to U 8 in FIG. 8 correspond one-to-one to the rows from the highest row to the lowermost row of G 8 .
  • the input bits corresponding to the U 8 has an important effect on all the output coded bits.
  • the input bit corresponding to U 1 only affects Y 1 of the output coded bits.
  • a row that causes the corresponding input bits to appear in all output bits when the binary-input source bits U 1 to U 8 and G 8 are multiplied is the sum of all the elements of the rows of G 8 1, 1, 1, 1, 1, 1, 1] which is a 1-row row.
  • bit index 0 to N-1 from the first column having the largest column weight to the last column having the smallest column weight among the columns of G N , or It can be assumed that bit indices 1 through N are assigned.
  • bit indices can identify the input or output positions of polar codes.
  • a sequence obtained by ascending the reliability of the bit positions in ascending order or descending order is called a bit index sequence. That is, the bit index sequence represents the reliability of input or output bit positions of polar codes in ascending or descending order.
  • the transmitting apparatus inputs information bits to the input bits with high reliability based on the input bit index sequence and performs encoding using polar codes.
  • the CRC bits are located after the information bits as illustrated in FIG. 10 (a).
  • the decoder performs CRC-CHECK on the decoded information bits after decoding all the information bits.
  • distributed CRC has been proposed to improve the decoding speed of the CAL decoding method.
  • the distributed CRC is appropriately distributed in the information bits as illustrated in FIG. 10 (b).
  • CRC of some (for example, J 1 bit of (block example, the information of K 1-bit sub) and the CRC bits are 10 (b) by using the dispersion CRC, such as the illustrated portion of the decoder information bits in the CAL decoding process on Block) and perform CRC-CHECK using it.
  • Figure 12 illustrates the frame structure.
  • the structure of the frame of Fig. 12 is merely an example, and the number of subframes, the number of slots, and the number of symbols in the frame can be variously changed.
  • OFDM numerology e.g., SCS
  • the (absolute time) interval of a time resource e.g., a subframe, a slot, or a transmission time interval (TTI)
  • the symbol may include an OFDM symbol (or a CP-OFDM symbol), an SC-FDMA symbol (or a Discrete Fourier Transform-spread-OFDM symbol, a DFT-s-OFDM symbol).
  • n PRB n CRB + N size BWP, i , where N size BWP, i is the bandwidth part relative to CRB 0 It is a common resource block to start.
  • the BWP includes a plurality of consecutive RBs in the frequency domain.
  • the carrier may include up to N (e.g., 5) BWPs.
  • a UE acquires time and frequency synchronization with the cell when power is turned on or when a new cell is to be accessed, and detects a physical layer cell ID ( N cell ID ) And performs an initial cell search procedure.
  • 8 PBCH-DMRS sequences can indicate a total of 3 bits, so 1 bit out of the 3 bits that can be indicated by the 8 PBCH-DMRS sequences, indicating the SSB index, - Can be used for frame indication purposes.
  • the three bits for the SSB index in the PBCH are used to carry the three MSBs of the SSB index above 6 GHz.
  • 3-bit SSB index or 2-bit SSB index can be identified by 3 bits signaled by the PBCH-DMRS sequence at 6 GHz or less. Therefore, three bits for the SSB index in the PBCH are used as reserve bits at 3 GHz and below .
  • the PBCH content i.e., information over the PBCH, is scrambled for intra-frame PBCH transmission.
  • the PBCH is scrambled using the 1 st scrambling sequence, CRC is added to the scrambled PBCH, and the PBCH with CRC added is interleaved, encoded and rate-matched to obtain the encoded PBCH.
  • the 1 st scrambling sequence is a Gold sequence initialized by the physical cell ID and is determined using the 2 nd and 3 rd LSBs of the SFN to which the PBCH is transmitted.
  • the encoded PBCH is re-scrambled using a 2 < nd > scrambling sequence.
  • the 2 nd scrambling sequence is initialized with the three LSB of the physical cell ID and SSB index based.
  • the scrambled encoded PBCH using the 2 < nd > scrambling sequence is transmitted in a time-frequency resource as illustrated in Fig. 13 via modulation and resource element mapping.
  • a UE desiring to perform initial access to a specific cell in the NR system receives the MIB for the cell through the PBCH from the BS operating / controlling the cell, SIBs and radio resource control (RRC) parameters.
  • RRC radio resource control
  • bit fields of the PBCH are the SFN bits and reserved bits (for handover cases in which the system frame number (SFN) is known a priori)
  • SFN system frame number
  • s bit
  • a polar code is used for channel coding of the PBCH. Good utilization of already known bit (s) in polar encoding can improve channel coding performance.
  • the new polar sequences ⁇ 441, 469, 247, 367, 253, 375, and 444 ⁇ consisting of 56 bit indices can be obtained by rearranging the order of the reliability W in the order of 503, 504, 505, 506, 507, 508, 509, , 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 38
  • Table 6 shows the BER values according to the bit indices.
  • Figure 16 shows the bit error rate (BER) of the input bit indices for polar codes.
  • bit indices for K 56 ⁇ 441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, Referring to the BER of FIG.
  • the optimum bit setting i.e., the optimal Fn
  • ⁇ 469, 375 ⁇ .
  • the bit index 375 has a higher BER than the bit indices 367 and 379, and the bit index 469 has a higher BER than the bit indices 463 and 470, but a bit known in the bit index 375 and the bit index 469 The error propagation of the bit index 375 and the bit index 469 can be lowered.
  • the synchronization condition for example, a condition in which the UE and / or BS considers that the time synchronization of two cells coincide
  • the synchronization condition is 1/2 frame granularity, only SFN, SFN and HF for frame granularity, and 2 slots (i.e., 0.25 ms) for synchronous conditions with subcarrier spacing (SCS) granularity of 120 kHz and above at 6 GHz
  • the SSB index 3 bits can be known bits have.
  • the SSB index can operate with reserved bits. If the SSB index operates on a reserved bit, the UE may not interpret the bits. For example, in a PBCH transmitted over a frequency band of 6 GHz or more, bits used as SSB index information can operate as reserved bits in a PBCH transmitted on a frequency band of 6 GHz or less. In this case, if the reserved bit can be regarded as a known bit, the SSB index can be used as a known bit, but it may be regarded as an unknown bit due to possibility to be used as a bit to support a specific function in the future.
  • one of the RAN2 bits may be mapped to the next order of reliability.
  • one bit related to HF 1 bit and frequency on / off can be mapped to two bit indices having low reliability among the remaining bit indices excluding the bit indexes to which the unknown SSB index and SFN are mapped.
  • one of the HF and the frequency on / off related bits is mapped to the bit index ⁇ 255 ⁇ having the fastest decoding order except for the bit indexes ⁇ 247, 253, 254 ⁇ to which the SSB index information is mapped
  • Bits are mapped to the lowest confidence ⁇ 474 ⁇ among the bit indices except for ⁇ 247, 253, 254 ⁇ , ⁇ 255 ⁇ and ⁇ 367, 375, 444, 470, 483, 415, 485, 473 ⁇ for SFN .
  • the remaining known bits are mapped in order of decreasing reliability (i.e., from a low-reliability bit index to a high-reliability bit index)
  • the unknown bits are mapped to the remaining bit indexes from a low- Bit index.
  • the remaining RAN2 bits, the cell on / off bit, and the CORESET bit fields are mapped from the least reliable bit index to the least reliable bit index.
  • Bit position Example 3 The SSB index information is arranged at three bit positions among the bit positions of the polar codes for the PBCH, i.e., ⁇ 247, 253, 254, 255 ⁇ , which are fast input positions for decoding, and HF or RAN2 information (E.g., frequency on / off related information) among ⁇ 247, 253, 254, and 255 ⁇ can be placed at a bit position where SSB index information is not arranged.
  • bit position example 2 three bits earlier in the decoding order ⁇ 247, 253, 254, 255 ⁇ may be selected for the SSB index.
  • ⁇ 253, 254, 255 ⁇ may be selected in the order of lower BER (see Table 6 or FIG.
  • an unknown SSB index is mapped to ⁇ 253, 254, 255 ⁇ , an unknown SSB index is mapped to consecutive bit positions, which is advantageous in that it can be easily implemented.
  • a consecutive memory address can be used for the SSB index, so that a read / write operation is facilitated and encoding / decoding is facilitated.
  • the position of the SFN may be the same as in bit position example 2, the HF bit may be mapped to ⁇ 247 ⁇ , and the frequency on / off related bits may be mapped to ⁇ 474 ⁇ .
  • FIG. 18 illustrates timing information bit fields included in a synchronization signal and a PBCH block (a PBCH block, SSB).
  • Some bits of the 3 bits for the SSB index in the PBCH may be used for a specific purpose. For example, under 3 GHz, the 3 bits of the unknown SSB index field may operate as reserved bits, so that some of the three bits used for SSB index information above 6 GHz may be used as other information below 6 GHz . For example, one of the 3 bits used as an SSB index at 6 GHz or higher can be used for PRB offset information at 6 GHz or less. If one of the 3 bits used as an SSB index at 6 GHz or more is used for PRB offset information at 6 GHz or less, PRB offset information is obtained by 4 bits for PRB offset information and 1 bit reserved below 6 GHz in Table 8 It can represent 32 values.
  • b3, b4, b5 of b3, b4 , and b5 may be sequentially mapped to ⁇ 253, 254, 255 ⁇ in this order.
  • some bits of b3, b4, and b5 can be used for specific purposes.
  • some bits of b3, b4, and b5 at 6 GHz or less may be selected for information of a specific use (hereinafter, specific information) as follows.
  • Example 1-1 The bit mapped to ⁇ 253 ⁇ with the fastest decoding order, ie b3, can be selected.
  • b4 or b5 may be located at ⁇ 253 ⁇ or ⁇ 254 ⁇ or ⁇ 255 ⁇ as in Reserved Bit Use Example 3-1 and Reserved Bit Use Example 3-2 .
  • Example 4-1 Place bits in the bit index in which the bit serving as a specific bit among the bits b3, b4 and b5 of the SSB index are arranged in the bit index where the bit serving as the specific bit is arranged. For example, if b3 is a specific role bit and b3 is placed at ⁇ 254 ⁇ , b4 at ⁇ 254 ⁇ is placed at the original position of b3 at ⁇ 253 ⁇ . Accordingly, the bit indices for b4, b3, and b5 are ⁇ 253, 254, 255 ⁇ .
  • Example 5-1 b3 and b4 can be placed at their original position ⁇ 253, 254 ⁇ . Or the decoding order may be placed at fast ⁇ 253, 254 ⁇ .
  • Example 5-2 b3 and b4 can be placed at ⁇ 253, 255 ⁇ , which is located at the bottom of the last four bit positions of the upper sub-code where the decoder can perform the same operation or operation .
  • Examples 5-1, 5-2 and 5-3 the positions at which the two bits are arranged may be interchanged.
  • b3, b4 may be mapped to ⁇ 253, 254 ⁇ or may be mapped to ⁇ 254, 255 ⁇ .
  • b3, b5 or b4, b5 can be placed in the bit positions of the polar code as in reserved bit use examples 5-1, 5-2 and 5-3 when playing a specific role.
  • the transmission apparatus 10 and the reception apparatus 20 are provided with a transceiver 13 or 23 capable of transmitting or receiving radio signals carrying information and / or data, signals, messages and the like,
  • the transceivers 13 and 23 and the memories 12 and 22 in operative connection to control the components so that the devices can be used in connection with the embodiments of the present invention described above 21, respectively, configured to control the memory (12, 22) and / or the transceivers (13, 23) to perform at least one of the following:
  • the transceiver is also referred to as a radio frequency (RF) unit.
  • RF radio frequency
  • a reference signal (RS) transmitted in response to the antenna defines the antenna viewed from the perspective of the receiving apparatus 20 and indicates whether the channel is a single radio channel from one physical antenna, Enables the receiving device 20 to channel estimate for the antenna regardless of whether it is a composite channel from a plurality of physical antenna elements. That is, the antenna is defined such that a channel carrying a symbol on the antenna can be derived from the channel through which another symbol on the same antenna is transmitted.
  • MIMO multi-input multi-output
  • the memory in the processing chip may include software code or programs including instructions that, when executed by the processor or the communications device, cause the processor or communications device to perform some, or all, of the functions, methods, or examples described herein As shown in FIG.
  • the memory in the processing chip may be configured to store or buffer information or data generated by the processor of the processing chip, or information restored or obtained by the processor of the processing chip.
  • One or more processes that involve the transmission or reception of the information or data may be performed by the processor or under the control of the processor.
  • the processor may be operably coupled to a processing chip to deliver a signal including information or data to a transceiver coupled to the processing chip, and to cause the transceiver to transmit the information or data To transmit a radio signal including a radio signal.
  • the processor is configured to receive a signal comprising information or data from a transceiver operably connected to or coupled to the processing chip and to acquire the information or data from the signal .
  • the processor 11 connected to or mounted on the transmission apparatus 10 may be configured to map specific bits of the PBCH to bit positions of polar codes in accordance with any of the examples of the present invention.
  • the processor 11 may control the polar encoder to encode the PBCH or encode the PBCH based on the polar code.
  • the processor 11 may be configured to communicate a signal (e.g., a baseband signal) containing the PBCH to a transceiver 13 coupled to the processor 11. [
  • the processor 11 may control the transceiver 13 to transmit a radio signal including the PBCH.
  • the processor 21 connected to or mounted on the receiving device 20 may be configured to decode the bits of the PBCH in accordance with any of the examples of the present invention.
  • the processor 11 may comprise a polar encoder configured to encode the information based on the polar code.
  • the processor 11 may transmit the PBCH including the encoded information to the transceiver 13.
  • the transceiver 13 may transmit a radio signal including the PBCH on a cell under the control of the processor 11.
  • the processor 11 may configure the payload of the PBCH to 56 bits in total.
  • the information in the PBCH may include a system frame number for a frame through which the PBCH is transmitted.
  • the processor 11 may be configured such that the processor maps the second and third least significant bits (LSBs) of the system frame number respectively to bit positions 441, 469 of the polar code .
  • the processor 11 may be configured to map the remaining eight bits of the system frame number to bit positions 367, 375, 415, 444, 470, 473, 483 and 485 of the polar code, respectively.
  • the mapping relationship may further comprise: the remaining eight bits of the system frame number are mapped to bit positions 367, 375, 415, 444, 470, 473, 483 and 485 of the polar code.
  • the processor 23 may decode the signal received on the PBCH resource based on the mapping relationship to obtain the system frame number.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

무선 통신 시스템에서 물리 브로드캐스트 채널(physical broadcast channel, PBCH)가 폴라 코드를 기반으로 인코딩되어 전송된다. 상기 PBCH 내 하프-프레임 정보는 상기 폴라 코드의 비트 위치들 중에서 비트 위치 247에 매핑되고, 상기 PBCH 내 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보는 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑된다.

Description

PBCH 전송 방법 및 전송 장치, 및 PBCH 수신 방법 및 수신 장치
본 발명은 무선 통신 시스템에 관한 것으로, 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 전송/수신하는 방법 및 장치에 관한 것이다.
기기간(machine-to-machine, M2M) 통신, 기계 타입 통신(machine type communication, MTC) 등과, 높은 데이터 전송량을 요구하는 스마트 폰, 태블릿 PC(Personal Computer) 등의 다양한 장치 및 기술이 출현 및 보급되고 있다. 이에 따라, 셀룰러 망(cellular network)에서 처리될 것이 요구되는 데이터 양이 매우 빠르게 증가하고 있다. 이와 같이 빠르게 증가하는 데이터 처리 요구량을 만족시키기 위해, 더 많은 주파수 대역을 효율적으로 사용하기 위한 반송파 집성(carrier aggregation) 기술, 인지 무선(cognitive radio) 기술 등과, 한정된 주파수 내에서 전송되는 데이터 용량을 높이기 위한 다중 안테나 기술, 다중 기지국 협력 기술 등이 발전하고 있다.
더 많은 통신 장치가 더 큰 통신 용량을 요구함에 따라, 레거시 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 광대역(enhanced mobile broadband, eMBB) 통신에 대한 필요성이 대두되고 있다. 또한, 복수의 장치 및 객체(object)를 서로 연결하여 언제 어디서나 다양한 서비스를 제공하기 위한 대규모 기계 타입 통신(massive machine type communication, mMTC)는 차세대 통신에서 고려해야 할 주요 쟁점 중 하나이다.
또한, 신뢰도 및 대기 시간에 민감한 서비스/UE를 고려하여 설계될 통신 시스템에 대한 논의가 진행 중이다. 차세대(next generation) 무선 액세스 기술의 도입은 eMBB 통신, mMTC, 초 신뢰성 및 저 대기 시간 통신(ultra-reliable and low latency communication, URLLC) 등을 고려하여 논의되고 있다.
새로운 무선 통신 기술의 도입에 따라, 기지국이 소정 자원영역에서 서비스를 제공해야 하는 UE들의 개수가 증가할 뿐만 아니라, 상기 기지국이 서비스를 제공하는 UE들과 전송/수신하는 데이터와 제어정보의 양이 증가하고 있다. 기지국이 UE(들)과의 통신에 이용 가능한 무선 자원의 양은 유한하므로, 기지국이 유한한 무선 자원을 이용하여 상/하향링크 데이터 및/또는 상/하향링크 제어정보를 UE(들)로부터/에게 효율적으로 수신/전송하기 위한 새로운 방안이 요구된다. 다시 말해, 노드의 밀도가 증가 및/또는 사용자기기의 밀도가 증가함에 따라 높은 밀도의 노드들 혹은 높은 밀도의 사용자기기들을 통신에 효율적으로 이용하기 위한 방안이 요구된다.
또한 기술의 발전에 따라 기존에 사용되지 않는 주파수 대역의 이용이 논의되고 있는데, 새로 도입되는 주파수 대역은 기존 주파수 대역과 그 특성이 상이하기 때문에 기존 통신 기술이 그대로 적용되기 어렵다. 따라서 새로이 통신에 사용되는 주파수 대역에 적합한 통신 기술의 도입이 요구된다.
새로운 통신 시스템에서는 채널 코딩 성능의 향상을 위해 폴라 코드의 사용이 고려되고 있다. 폴라 코드의 크기는 채널 코딩에 사용되는 다른 코드들에 비해 훨씬 큰 것이 일반적이다. 따라서 폴라 코드가 채널 코딩에 사용될 경우, 폴라 코드의 디코딩 속도를 향상시키기 위한 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 양상으로, 무선 통신 시스템에서 전송 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 전송하는 방법이 제공된다. 상기 방법은: 폴라 시퀀스를 기반으로 상기 PBCH 내 정보를 크기 N=512인 폴라 코드의 비트 위치들에 매핑; 상기 폴라 코드를 기반으로 상기 정보를 인코딩; 상기 정보를 포함하는 상기 PBCH를 전송하는 것을 포함한다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함한다. 상기 하프-프레임 정보는 1 비트이고, 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑된다. 상기 SSB 인덱스 정보는 3 비트이며, 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑된다.
본 발명의 다른 양상으로, 무선 통신 시스템에서 수신 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 수신하는 방법이 제공된다. 상기 방법은: 상기 PBCH를 수신; 및 상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하는 것을 포함한다. 상기 정보는 상기 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩된다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함한다. 상기 하프-프레임 정보는 1 비트이고, 상기 SSB 인덱스 정보는 3 비트이다. 상기 매핑 관계는 다음을 포함한다: 상기 하프-프레임 정보를 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하고, 상기 SSB 인덱스 정보가 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑.
본 발명의 또 다른 양상으로, 무선 통신 시스템에서 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 전송하는 전송 장치가 제공된다. 상기 전송 장치는 트랜시버, 및 상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함한다. 상기 프로세서는: 폴라 시퀀스를 기반으로 상기 PBCH 내 정보를 크기 N=512인 폴라 코드의 비트 위치들에 매핑; 상기 폴라 코드를 기반으로 상기 정보를 인코딩; 상기 정보를 포함하는 상기 PBCH를 전송하도록 상기 트랜시버를 제어하도록 구성된다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함한다. 상기 하프-프레임 정보는 1 비트이고, 상기 프로세서는 상기 하프-프레임 정보를 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하도록 구성된다. 상기 SSB 인덱스 정보는 3 비트이며, 상기 프로세서는 상기 SSB 인덱스 정보를 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑하도록 구성된다.
본 발명의 또 다른 양상으로, 무선 통신 시스템에서 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 수신하는 수신 장치가 제공된다. 상기 수신 장치는 트랜시버, 및 상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함한다. 상기 프로세서는: 상기 PBCH를 수신하도록 상기 트랜시버를 제어; 및 상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하도록 구성된다. 상기 프로세서는 상기 정보를 상기 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩하도록 구성된다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함한다. 상기 하프-프레임 정보는 1 비트이고, 상기 SSB 인덱스 정보는 3 비트이다. 상기 매핑 관계는 다음을 포함한다: 상기 하프-프레임 정보가 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하고, 상기 SSB 인덱스 정보가 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑.
본 발명의 각 양상에 있어서, 상기 정보를 포함한 상기 PBCH의 총 페이로드 크기는 56 비트일 수 있다.
본 발명의 각 양상에 있어서, 상기 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 511에 일대일로 대응하는 비트 인덱스들 0 내지 511을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함할 수 있다.
본 발명의 각 양상에 있어서, 상기 정보는 상기 PBCH가 속하는 프레임에 대한 시스템 프레임 번호를 포함할 수 있다. 본 발명의 각 양상에 있어서, 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑될 수 있다. 본 발명의 각 양상에 있어서, 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑될 수 있다.
상기 과제 해결방법들은 본 발명의 예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명의 예(들)에 의하면, 무선 통신 신호가 효율적으로 전송/수신될 수 있다. 이에 따라, 무선 통신 시스템의 전체 처리량(throughput)이 높아질 수 있다.
또한 본 발명의 예(들)에 의하면, 무선 통신 시스템에서 신호가 효율적으로, 그리고 낮은 오류율로, 전송/수신될 수 있다.
또한 본 발명의 예(들)에 의하면, 폴라 코드가 채널 코딩에 사용되는 경우, 디코딩 속도가 향상될 수 이다.
또한 본 발명의 예(들)에 의하면, 특정 비트를 폴라 코드의 특정 비트 위치에 할당함으로써 블록 오류 비율(block error ratio, BLER)을 개선할 수 있다.
본 발명에 따른 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과는 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부 도면은 본 발명에 대한 예들을 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로(path)들의 진화(evolution)을 예시한 것이다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 9는 폴라 코드에 대한 펑처링 및 정보 비트 할당을 예시한 것이다.
도 10은 통상적(conventional) 순환 리던던시 체크(cyclic redundancy check, CRC) 코드와 분산(distributed) CRC 코드의 개념을 설명하기 위해 도시된 것이다.
도 11은 기존 LTE 시스템에서의 인코딩 과정 및 디코딩 과정을 예시한 것이다.
도 12는 프레임 구조를 예시한 것이다.
도 13은 동기 신호 및 물리 브로드캐스트 채널(physical broadcast channel, PBCH) 블록(synchronization signal block, SSB) 구조를 예시한 것이다.
도 14는 PBCH에 대한 신호 처리 과정을 예시한 것이다.
도 15는 본 발명의 예들에 따른 PBCH 전송의 흐름도를 예시한 것이다.
도 16은 폴라 코드에 대한 입력 비트 인덱스들의 비트 오류 레이트(bit error rate, BER)을 나타낸 것이다.
도 17은 본 명세서에 예시된 비트 위치 예들에 대한 성능을 비교한 것이다.
도 18은 동기 신호 블록(synchronization signal block, SSB)에 포함되는 타이밍 정보 비트 필드들을 예시한 것이다.
도 19는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.
이하에서 설명되는 기법(technique) 및 장치, 시스템은 다양한 무선 다중 접속 시스템에 적용될 수 있다. 다중 접속 시스템의 예들로는 CDMA(code division multiple access) 시스템, FDMA(frequency division multiple access) 시스템, TDMA(time division multiple access) 시스템, OFDMA(orthogonal frequency division multiple access) 시스템, SC-FDMA(single carrier frequency division multiple access) 시스템, MC-FDMA(multi carrier frequency division multiple access) 시스템 등이 있다. CDMA는 UTRA (Universal Terrestrial Radio Access) 또는 CDMA2000과 같은 무선 기술(technology)에서 구현될 수 있다. TDMA는 GSM(Global System for Mobile communication), GPRS(General Packet Radio Service), EDGE(Enhanced Data Rates for GSM Evolution) (i.e., GERAN) 등과 같은 무선 기술에서 구현될 수 있다. OFDMA는 IEEE(Institute of Electrical and Electronics Engineers) 802.11(WiFi), IEEE 802.16(WiMAX), IEEE802-20, E-UTRA(evolved-UTRA) 등과 같은 무선 기술에서 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunication System)의 일부이며, 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 이용하는 E-UMTS의 일부이다. 3GPP LTE는 하향링크(downlink, DL)에서는 OFDMA를 채택하고, 상향링크(uplink, UL)에서는 SC-FDMA를 채택하고 있다. LTE-A(LTE-advanced)는 3GPP LTE의 진화된 형태이다. 설명의 편의를 위하여, 이하에서는 본 발명이 3GPP 기반 통신 시스템, 예를 들어, LTE/LTE-A, NR에 적용되는 경우를 가정하여 설명한다. 그러나 본 발명의 기술적 특징이 이에 제한되는 것은 아니다. 예를 들어, 이하의 상세한 설명이 이동통신 시스템이 3GPP LTE/LTE-A/NR 시스템에 대응하는 이동통신 시스템을 기초로 설명되더라도, 3GPP LTE/LTE-A/NR에 특유한 사항을 제외하고는 다른 임의의 이동 통신 시스템에도 적용 가능하다.
후술하는 본 발명의 예들에서 장치가 "가정한다"는 표현은 채널을 전송하는 주체가 해당 "가정"에 부합하도록 상기 채널을 전송함을 의미할 수 있다. 상기 채널을 수신하는 주체는 상기 채널이 해당 "가정"에 부합하도록 전송되었다는 전제 하에, 해당 "가정"에 부합하는 형태로 상기 채널을 수신 혹은 디코딩하는 것임을 의미할 수 있다.
본 발명에 있어서, UE는 고정되거나 이동성을 가질 수 있으며, 기지국(base station, BS)과 통신하여 사용자데이터 및/또는 각종 제어정보를 송수신하는 각종 기기들이 이에 속한다. UE는 (Terminal Equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선기기(wireless device), PDA(Personal Digital Assistant), 무선 모뎀(wireless modem), 휴대기기(handheld device) 등으로 불릴 수 있다. 또한, 본 발명에 있어서, BS는 일반적으로 UE 및/또는 다른 BS와 통신하는 고정국(fixed station)을 말하며, UE 및 타 BS와 통신하여 각종 데이터 및 제어정보를 교환한다. BS는 ABS(Advanced Base Station), NB(Node-B), eNB(evolved-NodeB), BTS(Base Transceiver System), 접속 포인트(Access Point), PS(Processing Server) 등 다른 용어로 불릴 수 있다. 특히, UTRAN의 기지국은 Node-B로, E-UTRAN의 기지국은 eNB로, 새로운 무선 접속 기술 네트워크(new radio access technology network)의 기지국은 gNB로 불린다. 이하에서는 설명의 편의를 위해, 통신 기술의 종류 혹은 버전에 관계 없이 기지국을 BS로 통칭한다.
본 발명에서 노드(node)라 함은 UE와 통신하여 무선 신호를 전송/수신할 수 있는 고정된 지점(point)을 말한다. 다양한 형태의 BS들이 그 명칭에 관계없이 노드로서 이용될 수 있다. 예를 들어, BS, NB, eNB, 피코-셀 eNB(PeNB), 홈 eNB(HeNB), 릴레이(relay), 리피터(repeater) 등이 노드가 될 수 있다. 또한, 노드는 BS가 아니어도 될 수 있다. 예를 들어, 무선 리모트 헤드(radio remote head, RRH), 무선 리모트 유닛(radio remote unit, RRU)가 될 수 있다. RRH, RRU 등은 일반적으로 BS의 전력 레벨(power level) 더욱 낮은 전력 레벨을 갖는다. RRH 혹은 RRU 이하, RRH/RRU)는 일반적으로 광 케이블 등의 전용 회선(dedicated line)으로 BS에 연결되어 있기 때문에, 일반적으로 무선 회선으로 연결된 BS들에 의한 협력 통신에 비해, RRH/RRU 와 BS에 의한 협력 통신이 원활하게 수행될 수 있다. 일 노드에는 최소 하나의 안테나가 설치된다. 상기 안테나는 물리 안테나를 의미할 수도 있으며, 안테나 포트, 가상 안테나, 또는 안테나 그룹을 의미할 수도 있다. 노드는 포인트(point)라고 불리기도 한다.
본 발명에서 셀(cell)이라 함은 하나 이상의 노드가 통신 서비스를 제공하는 일정 지리적 영역을 말한다. 따라서, 본 발명에서 특정 셀과 통신한다고 함은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 통신하는 것을 의미할 수 있다. 또한, 특정 셀의 하향링크/상향링크 신호는 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드로부터의/로의 하향링크/상향링크 신호를 의미한다. UE에게 상/하향링크 통신 서비스를 제공하는 셀을 특히 서빙 셀(serving cell)이라고 한다. 또한, 특정 셀의 채널 상태/품질은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 UE 사이에 형성된 채널 혹은 통신 링크의 채널 상태/품질을 의미한다. 3GPP 기반 통신 시스템에서, UE는 특정 노드로부터의 하향링크 채널 상태를 상기 특정 노드의 안테나 포트(들)이 상기 특정 노드에 할당된 CRS (Cell-specific Reference Signal) 자원 상에서 전송되는 CRS(들) 및/또는 CSI-RS(Channel State Information Reference Signal) 자원 상에서 전송하는 CSI-RS(들)을 이용하여 측정할 수 있다.
한편, 3GPP 기반 통신 시스템은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용하고 있는데, 무선 자원과 연관된 셀(cell)은 지리적 영역의 셀(cell)과 구분된다.
지리적 영역의 "셀"은 노드가 반송파를 이용하여 서비스를 제공할 수 있는 커버리지(coverage)라고 이해될 수 있으며, 무선 자원의 "셀"은 상기 반송파에 의해 설정(configure)되는 주파수 범위인 대역폭(bandwidth, BW)와 연관된다. 노드가 유효한 신호를 전송할 수 있는 범위인 하향링크 커버리지와 UE로부터 유효한 신호를 수신할 수 있는 범위인 상향링크 커버리지는 해당 신호를 나르는 반송파에 의해 의존하므로 노드의 커버리지는 상기 노드가 사용하는 무선 자원의 "셀"의 커버리지와 연관되기도 한다. 따라서 "셀"이라는 용어는 때로는 노드에 의한 서비스의 커버리지를, 때로는 무선 자원을, 때로는 상기 무선 자원을 이용한 신호가 유효한 세기로 도달할 수 있는 범위를 의미하는 데 사용될 수 있다.
한편, 3GPP 통신 표준은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용한다. 무선 자원과 연관된 "셀"이라 함은 하향링크 자원(DL resources)와 상향링크 자원(UL resources)의 조합, 즉, DL 컴포턴트 반송파(component carrier, CC) 와 UL CC의 조합으로 정의된다. 셀은 DL 자원 단독, 또는 DL 자원과 UL 자원의 조합으로 설정될(configured) 수 있다. 반송파 집성이 지원되는 경우, DL 자원(또는, DL CC)의 반송파 주파수(carrier frequency)와 UL 자원(또는, UL CC)의 반송파 주파수(carrier frequency) 사이의 링키지(linkage)는 시스템 정보에 의해 지시될 수 있다. 예를 들어, 시스템 정보 블록 타입 2(System Information Block Type2, SIB2) 링키지(linkage)에 의해서 DL 자원과 UL 자원의 조합이 지시될 수 있다. 여기서, 반송파 주파수는 각 셀 혹은 CC의 중심 주파수(center frequency)와 같을 수 있다. 이하에서는 1차 주파수(primary frequency) 상에서 동작하는 셀을 1차 셀(primary cell, Pcell) 혹은 PCC로 지칭하고, 2차 주파수(Secondary frequency)(또는 SCC) 상에서 동작하는 셀을 2차 셀(secondary cell, Scell) 혹은 SCC로 칭한다. 하향링크에서 Pcell에 대응하는 반송파는 하향링크 1차 CC(DL PCC)라고 하며, 상향링크에서 Pcell에 대응하는 반송파는 UL 1차 CC(DL PCC)라고 한다. Scell이라 함은 RRC(Radio Resource Control) 연결 개설(connection establishment)이 이루어진 이후에 설정 가능하고 추가적인 무선 자원을 제공을 위해 사용될 수 있는 셀을 의미한다. UE의 성능(capabilities)에 따라, Scell이 Pcell과 함께, 상기 UE를 위한 서빙 셀의 모음(set)을 형성할 수 있다. 하향링크에서 Scell에 대응하는 반송파는 DL 2차 CC(DL SCC)라 하며, 상향링크에서 상기 Scell에 대응하는 반송파는 UL 2차 CC(UL SCC)라 한다. RRC_CONNECTED 상태에 있지만 반송파 집성이 설정되지 않았거나 반송파 집성을 지원하지 않는 UE의 경우, Pcell로만 설정된 서빙 셀이 단 하나 존재한다.
3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 하향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 하향링크 물리 신호들을 정의된다. 예를 들어, 물리 하향링크 공유 채널(physical downlink shared channel, PDSCH), 물리 브로드캐스트 채널(physical broadcast channel, PBCH), 물리 멀티캐스트 채널(physical multicast channel, PMCH), 물리 제어 포맷 지시자 채널(physical control format indicator channel, PCFICH), 물리 하향링크 제어 채널(physical downlink control channel, PDCCH) 및 물리 하이브리드 ARQ 지시자 채널(physical hybrid ARQ indicator channel, PHICH)들이 하향링크 물리 채널들로서 정의되어 있으며, 참조 신호와 동기 신호가 하향링크 물리 신호들로서 정의되어 있다. 파일럿(pilot)이라고도 지칭되는 참조 신호(reference signal, RS)는 BS와 UE가 서로 알고 있는 기정의된 특별한 파형의 신호를 의미하는데, 예를 들어, 셀 특정적 RS(cell specific RS), UE-특정적 RS(UE-specific RS, UE-RS), 포지셔닝 RS(positioning RS, PRS) 및 채널 상태 정보 RS(channel state information RS, CSI-RS)가 하향링크 참조 신호로서 정의된다. 3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 상향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 상향링크 물리 신호들을 정의하고 있다. 예를 들어, 물리 상향링크 공유 채널(physical uplink shared channel, PUSCH), 물리 상향링크 제어 채널(physical uplink control channel, PUCCH), 물리 랜덤 접속 채널(physical random access channel, PRACH)가 상향링크 물리 채널로서 정의되며, 상향링크 제어/데이터 신호를 위한 복조 참조 신호(demodulation reference signal, DMRS)와 상향링크 채널 측정에 사용되는 사운딩 참조 신호(sounding reference signal, SRS)가 정의된다.
본 발명에서 PDCCH(Physical Downlink Control CHannel)/PCFICH(Physical Control Format Indicator CHannel)/PHICH((Physical Hybrid automatic retransmit request Indicator CHannel)/PDSCH(Physical Downlink Shared CHannel)은 각각 DCI(Downlink Control Information)/CFI(Control Format Indicator)/하향링크 ACK/NACK(ACKnowlegement/Negative ACK)/하향링크 데이터를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 또한, PUCCH(Physical Uplink Control CHannel)/PUSCH(Physical Uplink Shared CHannel)/PRACH(Physical Random Access CHannel)는 각각 UCI(Uplink Control Information)/상향링크 데이터/랜덤 엑세스 신호를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 본 발명에서는, 특히, PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH에 할당되거나 이에 속한 시간-주파수 자원 혹은 자원요소(Resource Element, RE)를 각각 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH RE 또는 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH 자원이라고 칭한다. 이하에서 사용자기기가 PUCCH/PUSCH/PRACH를 전송한다는 표현은, 각각, PUSCH/PUCCH/PRACH 상에서 혹은 통해서 상향링크 제어정보/상향링크 데이터/랜덤 엑세스 신호를 전송한다는 것과 동일한 의미로 사용된다. 또한, BS가 PDCCH/PCFICH/PHICH/PDSCH를 전송한다는 표현은, 각각, PDCCH/PCFICH/PHICH/PDSCH 상에서 혹은 통해서 하향링크 데이터/제어정보를 전송한다는 것과 동일한 의미로 사용된다.
본 발명에서 사용되는 용어 및 기술 중 구체적으로 설명되지 않은 용어 및 기술에 대해서는 3GPP LTE/LTE-A 표준 문서, 예를 들어, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 및 3GPP TS 36.331 등과, 3GPP NR 표준 문서, 예를 들어, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331 등을 참조할 수 있다. 아울러, 폴라 코드와 폴라 코드를 이용한 인코딩 및 디코딩에 관한 원리는 'E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009)'를 참조할 수 있다.
더욱 많은 통신 기기들이 더욱 큰 통신 용량을 요구하게 됨에 따라 기존의 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 브로드밴드 통신에 대한 필요성이 대두되고 있다. 또한 다수의 기기 및 사물들을 연결하여 언제 어디서나 다양한 서비스를 제공하는 매시브(massive) MTC 역시 차세대 통신에서 고려될 주요 이슈 중 하나이다. 아울러 신뢰성(reliability) 및 지연(latency)에 민감한 서비스/UE를 고려한 통신 시스템 디자인이 논의되고 있다. 이와 같이 진보된 모바일 브로드밴드 통신, 매시브 MTC, URLLC(Ultra-Reliable and Low Latency Communication) 등을 고려한 차세대 RAT의 도입이 논의되고 있다. 현재 3GPP에서는 EPC 이후의 차세대 이동 통신 시스템에 대한 스터디를 진행 중에 있다. 본 발명에서는 편의상 해당 기술을 새 RAT (new RAT, NR) 혹은 5G RAT라고 칭한다.
NR 통신 시스템은, 데이터 레이트, 용량(capacity), 지연(latency), 에너지 소비 및 비용 면에서, 기존 4세대(4G) 시스템보다 상당히 나은 성능을 지원할 것이 요구된다. 따라서, NR 시스템은 대역폭, 스펙트럴, 에너지, 시그널링 효율, 및 비트당 비용(cost)의 영역에서 상당한 진보를 이룰 필요가 있다. NR은 이러한 요구를 충족시키기 위해 효율적 파형(waveform)을 활용할 필요가 있다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
신호가 채널에서 겪는 오류를 수신단이 정정할 수 있도록 하기 위해서 전송단에서 보내는 정보를 오류정정부호(forward error correction code)를 사용하여 부호화(coding)를 한 후 전송하게 된다. 수신단에서는 수신신호를 복조(demodulation)한 후 오류정정부호의 디코딩(decoding) 과정을 거친 후 전송 정보를 복원하게 된다. 이러한 디코딩 과정에서, 채널에 의해서 생긴 수신신호상의 오류를 정정하게 된다.
데이터가 DL/UL 셀별로 매 TTI마다 최대 2개 수송 블록의 행태로 코딩 블록에 도달한다. 다음의 코딩 단계들이 DL/UL 셀의 각 수송 블록에 대해 적용될 수 있다:
- 수송 블록에 순환 리던던시 체크(cyclic redundancy check, CRC) 부가(add);
- 코드 블록 세그멘트화(segmentation) 및 코드 블록 CRC 부착(attachment);
- 채널 코딩;
- 레이트 매칭;
- 코드 블록 연접(concatenation).
오류정정부호는 다양한 종류가 가능하지만, 기존 LTE/LTE-A 시스템에서는 주로 터보(Turbo) 코드가 사용되었다. 터보 코드는 리커시브 시스터매틱 컨볼루션 인코더(recursive systematic convolution encoder)와 인터리버(interleaver)로 구성된다. 터보 코드의 실제 구현 시에 병렬 디코딩을 용이하게 하기 위한 인터리버가 있는데 이의 일종이 QPP(quadratic polynomial permutation)이다. 이와 같은 QPP 인터리버는 특정의 데이터 블록 크기에만 좋은 성능을 유지한다고 알려져 있다. 터보 코드의 성능은 데이터 블록 크기가 증가할수록 좋은 것으로 알려져 있는데, 실제 통신 시스템에서는 실제 구현의 편리함을 위하여 일정 크기 이상의 데이터 블록의 경우 여러 개의 작은 데이터 블록으로 나누어 인코딩을 수행하게 된다. 나누어진 작은 데이터 블록을 코드 블록이라 부른다. 코드 블록은 일반적으로 같은 크기를 갖게 되지만, QPP 인터리버의 크기 제한 때문에 여러 개의 코드 블록들 중 하나의 코드 블록은 다른 크기를 가질 수도 있다. 정해진 인터리버 크기의 코드 블록 단위로 오류정정부호화 과정을 거친 후 무선 채널로 전송 시 발생하는 버스트(burst) 오류의 영향을 줄이기 위해 인터리빙이 수행된다. 그리고, 실제 무선 자원에 매핑되어 전송된다. 실제 전송시 사용되는 무선 자원의 양이 일정하기 때문에 이에 맞추기 위해서는 인코딩된 코드 블록에 대하여 레이트 매칭이 수행되어야 한다. 일반적으로 레이트 매칭은 펑처링이나 반복(repetition)으로 이루어진다. 예를 들어, 무선 자원의 양, 즉, 해당 무선 자원에 의해 전송될 수 있는 전송 비트 수가 M이고, 코딩된 비트 시퀀스, 즉, 인코더의 출력 비트 수가 N이라 하면, M과 N이 다를 경우, 상기 코딩된 비트 시퀀스의 길이를 조절하여 M과 맞추기 위한 레이트 매칭이 수행된다. M>N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 전부 혹은 일부가 반복된다. M<N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 일부가 펑처링되며, 펑처링된 비트는 전송에서 제외된다.
즉, LTE/LTE-A 시스템에서는 특정 코드 레이트(예, 1/3)을 지니는 채널 코딩을 사용하여 전송할 데이터를 인커딩한 후, 펑처링과 반복으로 이루어진 레이트 매칭 과정을 통해 전송할 데이터의 코드 레이트를 조절하게 된다. LTE/LTE-A에서의 채널 코드로 터보 코드를 사용하였을 경우, 도 1과 같은 수송 채널 처리 과정 중 각 코드 블록을 채널 코딩 및 레이트 매칭하는 과정을 도식화 하면 도 2와 같다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 2에 도시된 바와 같이, LTE/LTE-A 터보 인코더의 머더(mother) 코드 레이트는 1/3이다. 다른 코드 레이트를 얻기 위해서는, 필요하면, 반복 혹은 펑처링이 수행되어야 하며, 이들은 레이트 매칭 모듈에 의해 행해진다. 상기 레이트 매칭 모듈은 상기 터버 인코더의 3개 출력 스트림들에 대한 3개의 소위(so-called) 서브-블록 인터리버들과, 순환(circular) 버퍼에 의해 실현(realize)되는, 비트 선택 및 프루닝(pruning) 부분(part)으로 이루어진다. 상기 서브-블록 인터리버는 32개 행들 및 길이-32 인트라-열 퍼뮤테이션을 가진 클래식 행(row)-열(column) 인터리버를 기반으로 한다. 상기 3개 스트림들 각각의 비트들은 행-by-행씩 32개 열들을 가진 행렬(행의 개수는 스트림 크기에 의존)로 적혀진다(written). 상기 행렬을 완전히 채우기 위해 더미 비트들이 각 스트림의 앞쪽에 패딩된다. 열 퍼뮤테이션 후에는 비트들이 열-by-열로 상기 행렬로부터 읽혀진다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
순환 버퍼는 머더 코드의 펑처링 및 반복을 가능하게 하는, 레이트 매칭 모듈의 가장 중요한 부분(part)이다. 도 2를 참조하면, 인터리빙된 시스터매틱 비트들은, 상기 순환 버퍼의 시작(beginning)에 상기 인터리빙된 시스터매틱 비트 스트림들의 첫 번째 비트를 두고, 차례차례(in sequence) 상기 순환 버퍼로 적혀진다. 인터리빙 및 인터레이스된 패리티 비트 스트림들은, 상기 인터리빙된 시스터매틱 비트 스트림의 마지막 비트 다음에 해당 스트림의 첫 비트를 두고, 차례차례 상기 순환 버퍼에 적혀진다. 코딩된 비트들은 (코드 레이트에 따라) 상기 순환 버퍼 내 리던던시 버전(redundancy version, RV) 포인트들에 의해 특정되는 어떤(certain) 시작 포인트로부터 연속적으로(serially) 읽혀진다. 상기 순환 버퍼의 끝(end)에 다다르고 더 많은 코딩된 비트들이 전송을 위해 필요하면 (예, 1/3보다 작은 코드 레이트의 경우), 전송 장치는 랩 어라운드 하며 상기 순환 버퍼의 시작에서 계속(continue)한다.
하이브리드 ARQ를 나타내는 HARQ는 오류가 있다고 검출된 패킷들의 재전송에 기초한 오류 정정 메커니즘이다. 전송된 패킷은 수신 장치에 어떤(certain) 전파(propagation) 딜레이 후에 도착한다. 상기 수신 장치는 오류-없는(error-free) 전송의 경우에는 ACK을 생산(produce)며, 오류가 검출되면 NACK을 생산한다. 상기 ACK/NACK은 얼마간의 프로세싱 시간 후에 생산되어 상기 전송 장치에 보내지고, 전파 딜레이 후에 상기 전송 장치에 도달한다. NACK이 경우, 상기 전송 장치에서 어떤 프로세싱 딜레이 후에, 원하는(desired) 패킷이 다시 보내질 것이다. 상기 순환 버퍼로부터 읽혀져 각 재전송에서 보내지는 비트들은 다르며 RV의 위치에 의존한다. 비트들이 상기 순환 버퍼로부터 읽혀지는 시작 포인트의 위치를 정의하는 4개 RV들(0, 1, 2, 3)이 있다. 도 3을 참조하면, 재전송 횟수가 진행(progressing)함에 따라 RV가 커지며 따라서 더 적은 시스터매틱 비트들과 더 많은 패리티 비트들이 재전송을 위해 순환 버퍼로부터 읽혀진다.
NR은 현재 4G보다 더 나은 속도 및 커버리지를 제공하며, 높은 주파수 대역에서 동작하고, 수십 개의 연결들에 대해 1 Gb/s까지의 속도 혹은 수만 개의 연결들에 대해 수십 Mb/s까지의 속도를 제공할 것이 요구된다. 이러한 NR 시스템의 요구사항을 충족시키기 위해서는 기존 코딩 방식보다 진보된 코딩 방식의 도입이 논의되고 있다. 데이터 통신은 불완전환 채널 환경에서 일어나기 때문에, 채널 코딩은 빠르면서 오류에 자유로운 통신을 위한 보다 높은 데이터 레이트를 이루는 데 중요한 역할을 한다. 선택된 채널 코드는 특정 범위의 블록 길이들 및 코드 레이트들에서 뛰어난 블록 오류 비율(block error ratio, BLER) 성능을 가져야 한다. 여기서, BLER은 보내진 블록들의 총 개수에 대한 오류 있는(erroneous) 수신 블록들의 개수의 비로서 정의된다. NR에서는 낮은 계산 복잡도(complexity), 낮은 지연, 낮은 비용(cost) 및 더 높은 유연성(flexibility)가 코딩 방식으로 요구된다. 나아가 비트당 감소된 에너지(reduced energy per bit)와 개선된(improved) 영역 효율(efficiency)이 더 높은 데이터 레이트를 지원하기 위해 요구된다. eMBB, 매시브 IoT, URLLC 등이 NR 네트워크의 사용 예들일 것으로 여겨지고 있다. eMBB는 풍부한(rich) 미디어 어플리케이션들, 클라우드 저장소(storage) 및 어플리케이션들, 그리고 엔터테인먼트를 위한 증강 현실(augmented reality)를 가능하게 하기 위해 높은 데이터 레이트를 갖는 인터넷 접속을 커버한다. 매시브 IoT 어플리케이션들은 스마트 홈들/빌딩들, 리모트 건강 모니터링, 및 물류(logistics) 트랙킹 등을 위한 밀집한(dense) 센서 네트워크들을 포함한다. URLLC는 산업 자동화, 무인 자동차들, 리모트 수술, 및 스마트 그리드들과 같은 초-고 신뢰성 및 낮은 지연을 요구하는 중요한 어플리케이션들을 커버한다.
큰 블록 길이들에서 높은 용량 성능을 갖는 많은 코딩 방식들이 이용가능하지만, 이들 중 대다수가 넓은 범위의 블록 길이들 및 코드 레이트들에 걸쳐 좋은 성능을 일정하게 보여주지는 못한다. 그러나, 터보 코드, 저밀도 패리티 체크(low density parity check, LDPC) 코드 및 폴라 코드는 넓은 범위의 코딩 레이트들 및 코드 길이들에서 기대되는(promising) BLER 성능을 보여주고 있으며, 이에 따라 NR 시스템을 위한 사용이 고려되고 있다. eMBB, 매시브 IoT 및 URLLC와 같은 다양한 경우들에 대한 요구가 증가함에 따라 터보 코드들보다 더 강한 채널 코딩 효율성을 제공하는 코딩 방식에 대한 요구가 있다. 또한, 채널이 현재 수용할 수 있는 가입자의 최대 수 면에서의 증가, 즉, 용량 면에서의 증가도 요구되고 있다.
폴라 코드는, 기존 채널 코드들의 문제점을 해결할 수 있는 새로운 프레임워크를 제공하는 코드로서, Bikent 대학의 Arikan에 의해 발명되었다(참고: E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009). 폴라 코드는 낮은 인코딩 및 디코딩 복잡도를 갖는, 수학적으로 증명된, 첫 용량-수용(capacity-achieving) 코드이다. 폴라 코드는 아무런 오류 흐름이 존재하지 않으면서 큰 블록 길이들에서 터보 코드의 성능을 능가한다. 이하, 폴라 코드를 이용한 채널 코딩을 폴라 코딩이라고 칭한다.
폴라 코드들은 주어진 이진 이산 무기억 채널(binary discrete memoryless channel)에서 채널 용량을 이룰(achieve) 수 코드로 알려져 있다. 이는 블록 크기가 충분히 클 때만 이루어질 수 있다. 즉, 폴라 코드는 코드의 크기 N을 무한히 크게 하면 채널 용량을 이룰 수 있는 코드이다. 폴라 코드들은 인코딩 및 디코딩의 복잡도가 적으며 성공적으로 디코딩될 수 있다. 폴라 코드는 선형 블록 오류 정정 코드의 일종이며, 회귀적인(recursive) 다수의 연접(concatenation)이 폴라 코드를 위한 기본 빌딩 블록이며, 코드 구성(code construction)을 위한 기초이다. 물리 채널들을 가상 채널들로 변환하는 채널의 물리적 변환이 일어나며, 이러한 변환은 회귀적인 다수의 연접을 기반으로 한다. 다수의 채널들이 곱해지고 누적되면, 상기 채널들의 대부분은 좋아지거나 아니면 나빠지게 되며, 폴라 코드 배후에 있는 이 아이디어는 좋은 채널들을 사용하는 것이다. 예를 들어, 좋은 채널들을 통해 레이트 1로 데이터를 보내고, 나쁜 채널들을 통해 레이트 0으로 보내는 것이다. 즉, 채널 양극화를 통해 채널들은 일반(normal) 상태로부터 양극화(polarize)된 상태로 들어가게 된다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 4(a)는 폴라 코드의 기본(base) 모듈을 나타낸 것으로, 특히 폴라 코딩을 위한 첫 번째 레벨 채널 컴바이닝을 예시한 도면이다. 도 4(a)에서 W 2는 이진 이산 무기억 채널(B-DMC), W, 2개를 컴바이닝하여 얻어진 전체 등가(equivalent) 채널을 의미한다. 여기서, u 1, u 2는 이진-입력 소스 비트들이며, y 1, y 2는 출력 코딩된 비트(output coded bit)들이다. 채널 컴바이닝(channel combining)은 B-DMC 채널을 병렬적으로(parallel) 연접하는 과정이다.
도 4(b)은 상기 기본 모듈에 대한 기본 행렬 F를 나타낸 것으로, 기본 행렬 F로의 이진-입력 소스 비트들 u 1, u 2과 해당 출력 x 1, x 2는 다음의 관계를 갖는다.
Figure PCTKR2018013919-appb-img-000001
채널 W 2는 최고 레이트인 대칭 용량 I(W)를 이룰 수 있다. B-DMC W에서 대칭 용량은 중요한 파라미터로서, 상기 대칭 용량은 레이트의 측정을 위해 사용되며, 신뢰할 수 있는 통신이 상기 채널 W를 걸쳐 일어날 수 있는 최고 레이트이다. B-DMC는 다음과 같이 정의될 수 있다.
Figure PCTKR2018013919-appb-img-000002
주어진 B-DMC W의 N개 독립(independent) 카피들로부터 N개 이진 입력 채널들의 두 번째 세트를 합성(synthesize) 혹은 생성(create)하는 것이 가능하며, 상기 채널들은 속성(property)들 {W N (i): 1≤i≤N}을 갖는다. N이 커지면, 채널들의 일부는 1에 가까운 용량을 갖는 채널이 되고, 나머지는 0에 가까운 용량을 갖는 채널이 되는 경향이 있다. 이를 채널 양극화(polarization)라고 한다. 다시 말해 채널 양극화는 주어진 B-DMC W의 N개 독립 카피들을 사용하여 두 번째 세트의 N개 채널들 {W N (i): 1≤i≤N}을 생성하는 프로세스이며, 채널 양극화 효과는 N이 커지면 모든 대칭 용량 항들(terms) {I(W N (i))}이 인덱스들 i의 사라지는(vanishing) 부분(fraction)을 제외하고 모두 0 또는 1이 되는 경향을 의미한다. 다시 말해, 폴라 코드들에서 채널 양극화 뒤에 있는 개념은 I(W)의 대칭적(symmetric) 용량을 갖는 채널(예, additive white Gaussian noise channel)의 N개 카피(copy)들(즉, N개 전송들)을 1 또는 0에 가까운(close) 용량의 극단적(extreme) 채널들로 변환(transform)하는 것이다. N개의 채널들 중에서 I(W) 부분(fraction)은 완벽한(perfect) 채널들이 될 것이고 1-I(W) 부분은 완전히 잡음 채널들이 될 것이다. 그리고 나서 정보 비트들은 좋은 채널들을 통해서만 보내지고, 다른 채널들로의 입력들은 1 또는 0으로 프로즌된다. 채널 양극화의 양은 블록 길이와 함께 증가한다. 채널 양극화는 2가지 국면(phase)로 구성된다: 채널 컴바이닝 국면 및 채널 스플리팅 국면.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다. 도 5에 예시된 바와 같이 원본 채널 W의 N개 카피들을 적절히 컴바이닝하여 벡터 채널 W vec을 만든 후 양극화된 새로운 채널들로 스플리팅하면, 충분히 큰 N의 경우, 상기 양극화된 새로운 채널들은 각각 채널 용량 C(W)=1과 C(W)=0으로 구분된다. 이 경우, 채널 용량 C(W))=1인 채널을 통과하는 비트는 오류 없이 전송 가능하므로 채널 용량 C(W)=1인 채널로는 정보 비트를 전송하고, 채널 용량 C(W)=0인 채널을 통과하는 비트는 정보 전송이 불가능하므로 의미 없는 비트인 프로즌 비트를 전송하는 것이 좋다.
도 5를 참조하면, 주어진 B-DMC W의 카피들을 회귀적 방식으로 컴바이닝하여, W N: X N→Y N에 의해 주어지는 벡터 채널 W vec이 출력될 수 있다. 여기서 N=2 n이며 n은 0보다 크거나 같은 정수이다. 회귀(recursion)은 항상 0번째 레벨에서 시작하며, W 1 = W이다. n=1은 W 1의 2개 독립 카피들이 함께 컴바이닝하는 첫 번째 레벨의 회귀를 의미한다. 상기 2개 카피들을 컴바이닝하면 채널 W 2: X 2→Y 2이 얻어진다. 이 새로운 채널 W 2의 전이 확률(transitional probability)은 다음 식에 의해 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000003
상기 채널 W 2이 얻어지면, W 2의 2개 카피들을 컴바이닝하여 채널 W 4의 단일 카피가 얻어질 수 있다. 이러한 회귀는 다음 전이 확률을 갖는 W 4: X 4→Y 4에 의해 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000004
도 5에서 G N은 크기 N인 생성기 행렬이다. G 2는 도 4(b)에 도시된 기본 행렬 F에 해당한다. G 4는 다음 행렬로 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000005
여기서 ⓧ는 Kronecker 곱(product)이며, 모든 n≥1에 대해 A ⓧn = AⓧA ⓧ(n-1)이고, A ⓧ0 = 1이다.
도 5(b)의 G N으로의 입력 u N 1과 출력 x N 1의 관계는 x N 1 = u N 1G N로 표현될 수 있다. 여기서 x N 1 = {x 1, ..., x N}, u N 1 = {u 1, ..., u N}이다.
N개의 B-DMC들을 컴바이닝할 때, 각각의 B-DMC는 회귀적인 형태로 표현될 수 있다. 즉, G N은 다음 수학식으로 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000006
여기서, N=2 n, n≥1이고, F ⓧn = FⓧF ⓧ(n-1)이며, F ⓧ0 = 1이다. B N은 비트-리버설로서 알려진 퍼뮤테이션 행렬이며, B N = R N(I 2ⓧB N/2)로서 회귀적으로(recursively) 산출(compute)될 수 있다. I 2는 2-차원(2-dimnsional) 단위(identity) 행렬이고, 이 회귀(recursion)는 B 2=I 2로 초기화된다. R N은 비트-리버설 인터리버이며, 입력 s N 1 = {s 1, ..., s N}을 출력 x N 1 = {s 1, s 3,..., s N-1, s 2, ..., s N}로 매핑하는 데 사용된다. 비트-리버설 인터리버는 전송단에 포함되지 않을 수도 있다. 수학식 6의 관계가 도 6에 도시된다.
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
N개의 B-DMC W을 컴바이닝한 후 특정 입력에 대한 등가 채널(equivalent channel)을 정의하는 과정을 채널 스플리팅이라고 한다. 채널 스플리팅은 다음 수학식과 같은 채널 전이 확률(channel transition probability)로 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000007
채널 양극화는 다음과 같은 특성을 갖는다:
> Conservation: C(W -) + C(W +) = 2C(W),
> Extremization: C(W -) ≤ C(W) ≤ C(W +).
채널 컴바이닝과 채널 스플리팅을 거친 경우 다음과 같은 정리(theorem)를 얻을 수 있다.
* 정리(theorem): 임의(any) B-DMC W에 대해, 채널들 {W N (i)}은 다음과 같은 의미에서 양극화된다. 임의의 고정된 δ∈{0,1}에 대해, 2의 거듭제곱(power)을 통해 N이 무한대로 감에 따라, I(W N (i))∈(1-δ,1]인 인덱스들 i∈{1,...,N}의 부분(fraction)은 I(W)로 가며, I(W N (i))∈[0,δ)인 부분은 1-I(W)로 간다. 그러므로, N→∞면, 채널들은 완벽히 잡음이거나 아니면 잡음에 자유롭게 양극화되며, 이러한 채널들을 전송단에서 정확히 알 수 있다. 따라서, 나쁜 채널들을 고정하고 고딩되지 않은 비트들을 좋은 채널들 상에서 전송할 수 있다.
즉, 폴라 코드의 크기 N이 무한대가 되면, 채널은 특정 입력 비트(input bit)에 대해 잡음이 많거나 잡음이 없는 채널이 된다. 이는 특정 입력 비트에 대한 등가 채널의 용량이 0 또는 I(W)로 구분되는 것과 같은 의미이다.
폴라 인코더(polar encoder)의 입력(input)은 정보 데이터가 맵핑되는 비트 채널과 그렇지 않은 비트 채널로 구분된다. 앞서 설명한 바와 같이 폴라 코드의 이론에 따르면 폴라 코드의 코드워드가 무한대(infinity)로 갈수록 입력 비트 채널들이 잡음 없는 채널과 잡음 채널로 구분될 수 있다. 따라서, 잡음 없는 비트 채널에 정보를 할당하면, 채널 용량을 얻을 수 있다. 그러나, 실제로는 무한 길이의 코드워드를 구성할 수 없기 때문에 입력 비트 채널의 신뢰도를 계산하여 그 순서대로 데이터 비트를 할당한다. 본 발명에서 데이터 비트가 할당되는 비트 채널은 좋은 비트 채널이라고 칭한다. 좋은 비트 채널은 데이터 비트가 매핑되는 입력 비트 채널이라고 할 수 있다. 그리고, 데이터가 맵핑되지 않는 비트 채널을 프로즌 비트 채널이라 칭하고, 프로즌 비트 채널에는 알려진 값(예, 0)을 입력하여 인코딩이 수행된다. 전송단과 수신단에서 알고 있는 값이면 아무 값이나 프로즌 비트 채널에 매핑될 수 있다. 펑처링 또는 반복을 수행할 때, 좋은 비트 채널에 대한 정보가 활용될 수 있다. 예를 들어, 정보 비트에 할당되지 않는 입력 비트 위치에 해당되는 코드워드 비트(즉, 출력 비트) 위치가 펑처링될 수 있다.
폴라 코드의 디코딩 방식은 연속 소거(successive cancellation, SC) 디코딩 방식이다. SC 디코딩 방식은 채널 전이 확률을 구하여, 이를 입력 비트에 대한 라이클리후드 비율(likelihood ratio, LLR)을 계산하는 방식이다. 이때, 채널 전이 확률은 채널 컴바이닝과 채널 스플리팅 과정이 회귀적인(recursive) 형태로 이루어진 특성을 이용하면 회귀적인 형태로 계산될 수 있다. 따라서, 최종적으로 LLR 값도 회귀적인 형태로 계산할 수 있다. 우선 입력 비트 u i에 대한 채널 전이 확률 W N (i)(y 1 N,u 1 i-1|u 1)는 다음과 같이 얻어질 수 있다. u 1 i는 홀수 인덱스(odd index), 짝수 인덱스(even index)로 분리되어, u 1,o i, u 1,e i와 같이 표현될 수 있다. 채널 전이 확률은 다음 수학식들과 같이 표현될 수 있다.
Figure PCTKR2018013919-appb-img-000008
Figure PCTKR2018013919-appb-img-000009
폴라 디코더는 정보를 검색(retrieve)하며, 상기 폴라 코드에 알려진 값들(예, 수신 비트들, 프로즌 비트들 등)을 가지고 u N 1의 추정치(estimate) u^ N 1를 생성한다. LLR은 다음과 같이 정의된다.
Figure PCTKR2018013919-appb-img-000010
LLR은 다음과 같이 회귀적으로 계산될 수 있다.
Figure PCTKR2018013919-appb-img-000011
LLR들의 회귀적 계산은 LLR L (1) 1(y i) = W(y i|0)/W(y i|1)인 코드 길이 1로 역추적(trace back)된다. L (1) 1(y i)는 채널로부터 관찰된 소프트 정보이다.
폴라 인코더 및 SC 디코더의 복잡도는 폴라 코드의 길이 N에 따라 달라지는 데, O(NlogN)의 복잡도를 갖는다고 알려져 있다. 길이 N의 폴라 코드에서 K개의 입력 비트들을 가정할 때, 코딩 레이트는 N/K가 된다. 데이터 페이로드 크기 N의 폴라 인코더의 생성기 행렬을 G N이라 하면, 인코딩된 비트(encoded bit)는 x N 1 = u N 1G N와 같이 표현될 수 있으며, u N 1 중 K 개의 비트는 페이로드 비트에 해당하고 상기 페이로드 비트에 대응하는 G N의 행(row) 인덱스를 i라 하고, 나머지 N-K개의 비트에 대응하는 G N의 행 인덱스를 F라고 가정한다. 이와 같은 폴라 코드의 최소 거리는 d min(C) = min i∈I2 wt(i)와 같이 주어질 수 있다. 여기서 wt(i)는 i의 이진 확장 내 1의 개수이며, i=0,1,...,N-1이다.
SC 리스트(SCL) 디코딩은 기본적(basic) SC 디코더의 확장이다. 이 종류의 디코더에서는 디코딩의 각 단계(stage)에서 L 디코딩 경로들이 동시에(simultaneously) 고려된다. 여기서 L은 정수이다. 다시 말해, 폴라 코드의 경우 리스트-L 디코딩 알고리즘은 디코딩 과정에서 L개의 경로를 동시에 추적하는 알고리즘이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로들의 진화(evolution)을 예시한 것이다. 설명의 편의를 위해 결정되어야 하는 비트의 개수가 n이고, 모든 비트들이 프로즌되어 있지 않다고 가정한다. 리스트 크기 L = 4이면, 각 레벨은 아래방향으로 이어지는(continue) 경로들이 있는 노드를 많아야 4개 가진다. 이어지지 않는(discontinue) 경로들은 도 7에서 점선으로 표시된다. 도 7을 참조하여, 리스트-L 디코딩에서 디코딩 경로들이 진화하는 과정을 설명하면 다음과 같다. i) 리스트-L 디코딩이 시작하며, 첫 번째 프로즌되지 않은(unfrozen) 비트는 0 아니면 1일 수 있다. ii) 리스트-L 디코딩이 계속된다. 두 번째 프로즌되지 않은 비트들은 0 아니면 1일 수 있다. 경로들의 개수가 L=4보다 많지 않으므로, 아직 가지치기(prune)를 할 필요가 없다. iii) 첫 번째 비트(즉, 첫 번째 레벨의 비트), 두 번째 비트(즉, 두 번째 레벨의 비트) 및 세 번째 비트(즉, 세 번째 레벨의 비트)에 대한 모든 옵션들을 고려하는 것은 8개 디코딩 경로를 초래하며, L=4이기 때문에 8개 디코딩 경로는 너무 많다. iv) 상기 8개 디코딩 경로를 L=4개의 유망한(promising) 경로들로 가지치기한다. v) 네 번째 프로즌되지 않은 비트의 2개 옵션들을 고려함으로써 4개의 활성(active) 경로들을 계속(continue)한다. 이 경우, 경로의 개수가 8개로 2배가 되며, L=4이므로 경로의 개수가 너무 많다. vi) 다시, L=4개의 최선(best) 경로들로 가지치기한다. 도 7의 예시에서는 4개 후보 코드워드들 0100, 0110, 0111 및 1111이 얻어지며, 이들 중 하나가 원본 코드워드와 가장 유사한 코드워드로서 결정된다. 일반적인 디코딩 과정에서와 마찬가지로, 예를 들어, 가지치기 과정 혹은 최종 코드워드를 결정하는 과정에서 LLR 절대 값의 합이 가장 큰 경로가 생존하는(survival) 경로로서 선택될 수 있다. CRC가 있는 경우, CRC를 통해 생존 경로가 선택될 수도 있다.
한편, CRC 보조(aided) SCL 디코딩은 CRC를 이용한 SCL 디코딩으로서, 폴라 코드의 성능을 개선한다. CRC는 정보 이론 및 코딩 분야에서 오류 검출 및 오류 정정에 가장 널리 사용되는 기법(technique)이다. 예를 들어, 오류 정정 인코더로의 입력 블록이 K 비트이고, 정보 비트의 길이가 k, CRC 시퀀스의 길이가 m 비트이면, K = k+m이다. CRC 비트들은 오류 정정 코드를 위한 소스 비트들의 일부이며, 인코딩에 사용되는 채널 코드의 크기가 N이면, 코드 레이트 R은 R=K/N으로서 정의된다. CRC 보조 SCL 디코딩은 수신 장치에서 각 경로에 대해 순환 리던던시 체크(cyclic redundancy check, CRC) 코드를 확인하면서 오류 없는 경로를 검출함을 목적으로 한다. SCL 디코더는 후보 시퀀스들을 CRC 검출기로 출력하며 상기 CRC 검출기는 체크 결과를 코드워드 결정을 돕기 위해 피드백한다.
SCL 디코딩 혹은 CRC 보조 SCL 디코딩은 SC 알고리즘에 비해 복잡하지만 디코딩 성능이 우수하다는 장점이 있다. 폴라 코드의 리스트-X 디코딩 알고리즘에 대한 보다 자세한 사항은 'I. Tal and A. Vardy, "List decoding of polar codes," in Proc. IEEE Int. Symp. Inf. Theory, pp. 1-5, Jul. 2011'을 참조한다.
폴라 코드는 코드 설계(design)이 채널에 독립적이어서 모바일 페이딩 채널들에 융통성(versatile)이 있지 않고, 비교적 최근에 소개된 코드여서 아직 성숙되지 않아 제한적으로만 적용되고 있다는 단점이 있다. 즉, 현재까지 제안한 폴라 코딩은 무선 통신 시스템에 그대로 적용하기에는 정의되지 않은 부분이 많다. 이에, 본 발명은 무선 통신 시스템에 적합한 폴라 코딩 방법을 제안하고자 한다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 8에서, 머더 코드의 크기 N=8, 즉, 폴라 코드의 크기 N=8이고, 코드 레이트가 1/2라고 가정된다.
도 8에서 C(W i)는 채널 W i의 용량으로서, 폴라 코드의 입력 비트들이 겪을 채널들의 신뢰도에 대응한다. 폴라 코드의 입력 비트 위치들에 대응하는 채널 용량들이 도 8에 도시된 바와 같다고 하면, 도 8에 도시된 대로 입력 비트 위치들의 신뢰도에 랭크(rank)가 매겨질 수 있다. 이 경우, 코드 레이트 1/2로 데이터를 전송하기 위해, 전송 장치는 상기 데이터를 이루는 4개 비트들을 폴라 코드의 8개 입력 비트 위치들 중에서 채널 용량이 높은 4개 입력 비트 위치들(즉, 도 8의 입력 비트 위치들 U 1 ~ U 8 중 U 4, U 6, U 7 및 U 8로 표시된 입력 비트 위치들)에 할당하고, 나머지 입력 비트 위치들은 프로즌한다. 도 8의 폴라 코드에 대응하는 생성기 행렬 G 8은 다음과 같다. 상기 생성기 행렬 G 8는 수학식 6을 기반으로 얻어질 수 있다.
Figure PCTKR2018013919-appb-img-000012
도 8의 U 1부터 U 8까지로 표시된 입력 비트 위치들은 G 8의 최상위 행(row)부터 최하위 행까지의 행들에 일대일로 대응한다. 도 8을 참조하면 U 8에 대응하는 입력 비트는 모든 출력 코딩된 비트들에 영향을 미침을 알 수 있다. 반면, U 1에 대응하는 입력 비트는 출력 코딩된 비트들 중 Y 1에만 영향을 미침을 알 수 있다. 수학식 12를 참조하면, 이진-입력 소스 비트들 U 1 ~ U 8와 G 8이 곱해졌을 때 해당 입력 비트를 모든 출력 비트들에 나타나도록 하는 행(row)은 G 8의 행들 중 모든 원소가 1인 행인 최하위 행 [1, 1, 1, 1, 1, 1, 1, 1]이다. 반면, 해당 이진-입력 소스 비트를 1개 출력 비트에만 나타나도록 하는 행은 G 8의 행들 중 1개의 원소가 1인 행, 즉, 행 무게(weight)가 1인 [1, 0, 0, 0, 0, 0, 0, 0]이다. 마찬가지로, 행 무게가 2인 행은 해당 행에 대응하는 입력 비트를 2개 출력 비트에 반영시킨다고 할 수 있다. 도 8 및 수학식 12를 참조하면, U 1 ~ U 8는 G 8의 행들에 일대일로 대응하며, U 1 ~ U 8의 입력 위치들, 즉, G 8의 행들에 상기 입력 위치들을 구분하기 위한 비트 인덱스들이 부여될 수 있다.
폴라 코드에서는 G N로의 N개 입력 비트들에 대해 행 무게가 가장 작은 최상위 행부터 시작하여 비트 인덱스 0부터 N-1까지 순차적으로 비트 인덱스들이 할당되어 있다고 가정될 수 있다. 예를 들어, 도 8을 참조하면, U 1의 입력 위치, 즉, G 8의 첫 번째 행에 비트 인덱스 0가 부여되고, U 8의 입력 위치, 즉, G 8의 마지막 행에 비트 인덱스 7이 부여된다. 다만, 비트 인덱스들은 폴라 코드의 입력 위치들을 나타내기 위해 사용되는 것이므로, 이와 다르게 할당될 수 있다. 예를 들어, 행 무게가 가장 큰 최하위 행부터 시작하여 비트 인덱스 0부터 N-1까지 할당될 수 있다.
출력 비트 인덱스의 경우, 도 8 및 수학식 12에 예시된 바와 마찬가지로, G N의 열들 중 열 무게가 가장 큰 첫 번째 열부터 열 무게가 가장 작은 마지막 열까지 비트 인덱스 0부터 N-1까지, 혹은 비트 인덱스 1부터 N까지 부여되어 있다고 가정될 수 있다.
폴라 코드에서는 정보 비트와 프로즌 비트를 설정하는 것이 폴라 코드의 구성 및 성능에 있어 가장 중요한 요소들 중 하나이다. 즉, 입력 비트 위치들의 랭크를 정하는 것이 폴라 코드의 성능 및 구성에 있어서 중요한 요소라고 할 수 있다. 폴라 코드에 대해, 비트 인덱스들은 폴라 코드의 입력 혹은 출력 위치들을 구분할 수 있다. 폴라 코드에 대해, 비트 위치들의 신뢰도의 오름차순으로 아니면 내림차순으로 나열하여 얻어진 시퀀스를 비트 인덱스 시퀀스라 한다. 즉, 상기 비트 인덱스 시퀀스는 폴라 코드의 입력 혹은 출력 비트 위치들의 신뢰도를 오름차순 혹은 내림차순으로 나타낸다. 전송 장치는 입력 비트 인덱스 시퀀스를 기반으로 신뢰도가 높은 입력 비트들에 정보 비트들을 입력하고 폴라 코드를 이용하여 인코딩을 수행하며, 수신 장치는 동일한 혹은 대응 입력 비트 인덱스 시퀀스를 이용하여 정보 비트가 할당된 입력 위치들 또는 프로즌 비트가 할당된 입력 위치들을 알 수 있다. 즉, 수신 장치는 전송 장치가 사용한 입력 비트 인덱스 시퀀스와 동일한 혹은 대응 입력 비트 인덱스 시퀀스와 해당 폴라 코드를 이용하여 폴라 디코딩을 수행할 수 있다. 폴라 코드에 대해, 입력 비트 인덱스 시퀀스는 신뢰도가 높은 입력 비트 위치(들)에 정보 비트(들)이 할당될 수 있도록 미리 정해져 있다고 가정될 수 있다. 본 명세서에서 입력 비트 인덱스 시퀀스는 폴라 시퀀스라고 칭하기도 한다.
도 9는 폴라 코드에 대한 펑처링 및 정보 비트 할당을 예시한 것이다. 도 9에서 F는 프로즌 비트를, D는 정보 비트를, 0은 스키핑 비트를 나타낸다.
코딩된 비트들 중 펑처링되는 비트의 인덱스 혹은 위치에 따라 정보 비트가 프로즌 비트로 변경되는 경우가 발생할 수 있다. 예를 들어, N=8인 머더 코드에 대한 출력 코딩된 비트들은 Y8, Y7, Y6, Y4, Y5, Y3, Y2, Y1의 순으로 펑처링되어야 하는 경우, 타겟 코드 레이트가 1/2인 경우, 도 9에 예시된 바와 같이, Y8, Y7, Y6 및 Y4가 펑처링되고, Y8, Y7, Y6 및 Y4와만 연결된 U8, U7, U6 및 U4가 0으로 프로즌되며 이 입력 비트들은 전송되지 않는다. 코딩된 비트의 펑처링에 의해 프로즌 비트로 변경되는 입력 비트를 스키핑(skipping) 비트 혹은 쇼트닝(shortening) 비트라고 하며, 해당 입력 위치를 스키핑 위치 혹은 쇼트닝 위치라고 한다. 쇼트닝은 입력 정보의 크기(즉, 정보 블록의 크기)는 유지하면서 보내고 원하는 출력 비트 위치에 연결된 입력 비트 위치에 알려진 비트를 삽입하는 레이트 매칭 방법이다. 생성기 행렬 G N에서 열 무게가 1인 열에 해당하는 입력부터 쇼트닝이 가능하며, 열 무게가 1인 열과 행을 제거하고 남은 행렬에서 다시 열 무게가 1인 열에 해당하는 입력이 다음으로 쇼트닝될 수 있다. 정보 비트들이 모두 펑처링되어버리는 것을 방지하기 위해 정보 비트 위치에 할당되었어야 할 정보 비트는 프로즌 비트 위치 세트 내에서 높은 신뢰도의 순으로 재할당될 수 있다.
폴라 코드의 경우, 디코딩은 일반적으로 다음과 같은 순서로 수행된다.
> 1. 신뢰도가 낮은 비트(들)이 먼저 복원된다. 디코더의 구조에 따라 달라지기는 하지만, 인코더에서의 입력 비트 인덱스(이하, 인코더 입력 비트 인덱스 혹은 비트 인덱스)가 작은 쪽이 보통 신뢰도가 낮기 때문에 일반적으로는 인코더 입력 비트 인덱스가 작은 쪽부터 순차적으로 디코딩이 수행된다.
> 2. 복원된 비트에 대해 알려진 비트 정보가 있을 경우 상기 알려진 비트를 상기 복원된 비트와 함께 이용하거나, 1의 과정을 생략하고 특정 입력 비트 위치에 대해 알려진 비트를 바로 이용하여 알려지지 않은(unknown) 비트인 정보 비트를 복원한다. 상기 정보 비트는 소스 정보 비트(예, 수송 블록의 비트)일 수도 있고, CRC 비트일 수도 있다.
도 10은 통상적(conventional) CRC 코드와 분산(distributed) CRC 코드의 개념을 설명하기 위해 도시된 것이다. 도 10(a)는 통상적 CRC를 예시한 것이고, 도 10(b)는 분산 CRC를 예시한 것이다.
폴라 코드에서 CRC-보조-리스트(CRC-Aided-List, CAL) 디코딩 방법이 우수한 디코딩 성능으로 인해 널리 사용되고 있다. CAL 디코딩 방법은 L개(여기서, L은 양의 정수)의 후보 정보 비트 시퀀스들 { u i: i-1,..., L}을 먼저 디코딩한다. 그리고 상기 후보 정보 비트 시퀀스들 중에 대한 CRC-체크(CRC-CHECK)를 수행하여 상기 CRC-CHECK를 통과(pass)하는 후보 시퀀스를 디코딩된 정보 비트 시퀀스로 선택한다.
일반적으로 CRC 비트들은 도 10(a)에 예시된 바와 같이 정보 비트들의 다음에 위치한다. 따라서 일반적으로 디코더는 모든 정보 비트들을 디코딩한 후에 디코딩된 정보 비트들에 대해 CRC-CHECK를 수행한다. 그런데 최근 CAL 디코딩 방법의 디코딩 속도를 향상시키기 위해 분산 CRC가 제안되었다. 분산 CRC는 도 10(b)에 예시된 바와 같이 정보 비트들에 적절히 분산되어 위치한다. 도 10(b)에 예시된 것과 같은 분산 CRC를 이용하면 CAL 디코딩 과정에서 디코더는 정보 비트들의 일부(예, K 1 비트들의 정보 서브-블록)과 CRC 비트들의 일부(예, J 1 비트들의 CRC 블록)을 디코딩하고 이를 이용하여 CRC-CHECK를 수행할 수 있다. 이 때 L개의 모든 후보 정보 비트 시퀀스들이 상기 CRC-CHECK에 실패(fail)하는 경우, 상기 디코더는 오류(error)를 선언하고 디코딩을 멈출 수 있다. 즉, 분산 CRC를 이용하면 CAL 디코딩 과정에서 디코딩의 조기 종료(early termination)이 가능하다. 수신 신호에 대한 디코딩을 조기 종료할 수 있으면 수신 장치가 상기 수신 신호의 수신 대상이 자신인지 아닌지를 빨리 판단할 수 있으므로, 상기 수신 장치가 자신의 신호를 찾아내는 속도가 빨라질 수 있다. 아울러, 상기 수신 신호에 오류를 빨리 발견할 수 있게 됨에 따라, 상기 수신 신호에 대한 재전송 혹은 상기 수신 신호를 잇는 다음 전송이 빨리 수행될 수 있다.
도 11은 기존 LTE 시스템에서의 인코딩 과정 및 디코딩 과정을 예시한 것이다. 특히 도 11(a)는 스크램블링 단계를 포함하는 인코딩 과정을, 도 11(b)는 디스크램블링 단계를 포함하는 디코딩 과정을 예시한 것이다.
도 11(a)를 참조하면, 전송 장치는 수송 블록 또는 코드 블록에 CRC 코드를 부가(S1101a)하여 얻어진 입력 비트들을 스크램블링 시퀀스를 이용하여 스크램블링(S1103a)하고, 상기 스크램블링된 입력 비트들을 채널 인코딩(S1105a)하여 코딩된 비트들을 생성하며, 상기 코딩된 비트들을 채널 인터리빙(S1107a)한다. 도 11(b)를 참조하면, 수신 장치는 인코딩 과정에서 적용된 채널 인터리빙 패턴 혹은 그에 상응하는 채널 인터리빙 패턴을 기반으로 수신 비트들에 채널 디-인터리빙을 수행(S1107b)하여 코딩된 비트들을 얻고, 상기 코딩된 비트들을 채널 디코딩(S1105b)하여 스크램블링된 비트들을 얻는다. 상기 수신 장치는 상기 스크램블링된 비트들을 스크램블링 시퀀스를 이용하여 디-스크램블링(S1103b)하여, 디코딩된 비트들의 시퀀스(이하, 디코딩된 비트 시퀀스)를 얻는다. 상기 수신 장치는 상기 디코딩된 비트 시퀀스 내 CRC 비트들을 이용하여 상기 디코딩된 비트 시퀀스에 대한 오류 유무를 체크한다(S1101b). 상기 수신 장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 실패하면 수신 장치는 수신 신호에 대한 디코딩에 실패했다고 판단한다. 상기 수신 장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 성공하면 상기 디코딩 과정이 성공했다고 판단하며, 상기 디코딩 비트 시퀀스로부터 CRC 코드를 제거하여 수송 블록 혹은 코드 블록을 얻을 수 있다.
도 11(a)에서 CRC 생성(S1101a), 시퀀스 생성(S1102a), 스크램블링(S1103a), 채널 인코딩(S1105a), 채널 인터리빙(S1107a)는 각각 CRC 코드 생성기, 시퀀스 생성기, 스크램블러, 채널 인코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 코드 생성기, 상기 시퀀스 생성기, 상기 스크램블러, 상기 채널 인코더, 상기 채널 인터리버는 전송 장치의 프로세서의 일부로서 구성될 수 있으며, 상기 전송 장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 도 11(b)에서 CRC 체크(S1101b), 시퀀스 생성(S1102b), 디-스크램블링(S1103b), 채널 디코딩(S1105b), 채널 인터리빙(S1107b)은 각각 CRC 체크기, 시퀀스 생성기, 디-스크램블러, 채널 디코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 체크기, 상기 시퀀스 생성기, 상기 디-스크램블러, 상기 채널 디코더, 상기 채널 인터리버는 수신 장치의 프로세서의 일부로서 구성될 수 있으며, 상기 수신 장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 기존 LTE 시스템에서 스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 스크램블로의 입력 비트들을 스크램블링하며, 디-스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 디-스크램블러로의 입력 비트들을 디-스크램블링한다.
수송 채널들 혹은 제어 정보의 종류에 따라 상기 인코딩 과정의 일부 단계(들) 또는 상기 디코딩 과정의 일부 단계(들)이 생략될 수 있다. 기존 LTE 시스템뿐만 아니라 NR 시스템에서도 도 11에 예시된 인코딩 혹은 디코딩 과정과 유사한 인코딩 혹은 디코딩 과정이 사용된다. 다만 LTE 시스템과 NR 시스템은 채널 인코딩/디코딩 과정에서 서로 다른 코딩 방식(coding scheme)을 사용할 수 있다. 예를 들어, 기존 LTE 시스템에서는 다음 표 1과 표 2에 리스트된 채널 코딩 방식이 사용됨에 반해, NR 시스템에서는 LDPC 코드와 폴라 코드가 채널 코딩에 사용될 예정이다. 표 1은 LTE 시스템에서 사용되는, 수송 블록들을 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이고, 표 2는 LTE 시스템에서 사용되는, 제어 정보를 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이다.
TrCH Coding scheme Coding rate
UL-SCH Turbo coding 1/3
DL-SCH
PCH
MCH
SL-SCH
SL-DCH
BCH Tail biting convolutional coding 1/3
SL-BCH
Control Information Coding scheme Coding rate
DCI Tail biting convolutional coding 1/3
CFI Block code 1/16
HI Repetition code 1/3
UCI Block code variable
Tail biting convolutional coding 1/3
SCI Tail biting convolutional coding 1/3
기존 LTE 시스템의 인코딩 과정 및 디코딩 과정에 대한 좀 더 자세한 사항은 3GPP TS 36.211, 3GPP TS 36.212, 3GPP 36.331, 3GPP TS 36.331을 참조할 수 있으며, NR 시스템의 인코딩 과정 및 디코딩 과정에 대한 좀 더 자세한 사항은 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.331을 참조할 수 있다.
도 12는 프레임 구조를 예시한 것이다. 도 12의 프레임의 구조는 예시에 불과하고, 프레임에서 서브프레임의 수, 슬롯의 수, 심볼의 수는 다양하게 변경될 수 있다. NR 시스템에서는 하나의 UE에게 집성(aggregate)되는 복수의 셀들간에 OFDM 뉴모놀로지(numerology)(예, SCS)가 상이하게 설정될 수 있다. 이에 따라, 동일한 개수의 심볼로 구성된 시간 자원(예, 서브프레임, 슬롯 또는 전송 시간 간격(transmission time interval, TTI))의 (절대 시간) 구간이 집성된 셀들간에 상이하게 설정될 수 있다. 여기서, 심볼은 OFDM 심볼 (혹은, CP-OFDM 심볼), SC-FDMA 심볼 (혹은, Discrete Fourier Transform-spread-OFDM, DFT-s-OFDM 심볼)을 포함할 수 있다.
도 12를 참조하면, NR 시스템에서 상향링크 및 하향링크 전송들은 프레임들로 조직화(organize)된다. 각 프레임은 10ms의 지속기간(duration) T f를 가지며 각각 5ms의 지속기간인 2개 하프-프레임(half-frame)들로 나뉜다. 각 하프-프레임은 5개의 서브프레임들로 구성되며, 단일 서브프레임의 지속기간 T sf는 1ms이다. 서브프레임들은 슬롯들로 더 나뉘고, 서브프레임 내 슬롯의 개수는 부반송파 간격에 의존한다. 각 슬롯은 순환 프리픽스를 기초로 14개 혹은 12개 OFDM 심볼들로 구성된다. 정규(normal) 순환 프리픽스(cyclic prefix, CP)에는 각 슬롯은 14개 OFDM 심볼들로 구성되며, 확장(extended) CP의 경우에는 각 슬롯은 12개 OFDM 심볼들로 구성된다. 다음 표는 정규 CP에 대한 부반송파 간격 △f = 2 u*15 kHz에 따른 슬롯 당 OFDM 심볼들의 개수, 프레임당 슬롯의 개수 및 서브프레임당 슬롯의 개수를 나타낸 것이다.
u N slot symb N frame,u slot N subframe,u slot
0 14 10 1
1 14 20 2
2 14 40 4
3 14 80 8
4 14 160 16
다음 표는 확장 CP에 대한 부반송파 간격 △f = 2 u*15 kHz에 따른 슬롯 당 OFDM 심볼들의 개수, 프레임당 슬롯의 개수 및 서브프레임당 슬롯의 개수를 나타낸 것이다.
u N slot symb N frame,u slot N subframe,u slot
2 12 40 4
슬롯은 시간 도메인에서 복수(예, 14개 또는 12개)의 심볼들을 포함한다. 각 뉴머롤러지(예, 부반송파 간격) 및 반송파에 대해, 상위 계층 시그널링(예, 무선 자원 제어(radio resource control, RRC) 시그널링)에 의해 지시되는 공통 자원 블록(common resource block, CRB) N start,u grid에서 시작하는, N size,u grid,x* N RB sc개 부반송파들 및 N subframe,u symb개 OFDM 심볼들의 자원 격자(grid)가 정의된다. 여기서 N size,u grid,x은 자원 격자 내 자원 블록(resource block, RB)들의 개수이고, 밑첨자 x는 하향링크에 대해서는 DL이고 상향링크에 대해서는 UL이다. N RB sc는 RB당 부반송파의 개수이며, 3GPP 기반 무선 통신 시스템에서 N RB sc는 통상 12이다. 주어진 안테나 포트 p, 부반송파 간격 설정(configuration) u 및 전송 방향 (DL 또는 UL)에 대해 하나의 자원 격자가 있다. 부반송파 간격 설정 u에 대한 반송파 대역폭 N size,u grid는 상위 계층 파라미터(예, RRC 파라미터)에 의해 주어진다. 안테나 포트 p 및 부반송파 간격 설정 u에 대한 자원 격자 내 각각의 요소는 자원 요소(resource element, RE)로 칭해지며, 각 자원 요소에는 하나의 복소 심볼이 매핑될 수 있다. 자원 격자 내 각 자원 요소는 주파수 도메인 내 인덱스 k 및 시간 도메인에서 참조 포인트에 대해 상대적으로 심볼 위치를 표시하는 인덱스 l에 의해 고유하게 식별된다. NR 시스템에서 RB는 주파수 도메인에서 12개의 연속한(consecutive) 부반송파에 의해 정의된다. NR 시스템에서 RB들은 공통 자원 블록(CRB)들과 물리 자원 블록(physical resource block, PRB)들로 분류될 수 있다. CRB들은 부반송파 간격 설정 u에 대한 주파수 도메인에서 위쪽으로(upwards) 0부터 넘버링된다. 부반송파 간격 설정 u에 대한 CRB 0의 부반송파 0의 중심은 자원 블록 격자들을 위한 공통 참조 포인트인 포인트 A와 일치한다. PRB들은 대역폭 파트(bandwidth part, BWP) 내에서 정의되고, 0부터 N size BWP,i-1까지 넘버링되며, 여기서 i는 상기 대역폭 파트의 번호이다. 공통 자원 블록 n CRB와 대역폭 파트 i 내 물리 자원 블록 n PRB 간 관계는 다음과 같다: n PRB = n CRB + N size BWP,i, 여기서 N size BWP,i는 상기 대역폭 파트가 CRB 0에 상대적으로 시작하는 공통 자원 블록이다. BWP는 주파수 도메인에서 복수의 연속한 RB를 포함한다. 반송파는 최대 N개(예, 5개)의 BWP를 포함할 수 있다. 3GPP 기반 무선 통신 시스템에서 UE는 전원이 켜지거나 새로이 셀에 접속하고자 하는 경우 상기 셀과의 시간 및 주파수 동기를 획득하고 상기 셀의 물리 계층 셀 식별자(physical layer 셀 IDentity) N cell ID를 검출(detect)하는 등의 셀 탐색(initial cell search) 과정(procedure)을 수행한다. 이를 위해, UE 는 BS에 의해 전송되는 셀의 동기신호, 예를 들어, 1차 동기신호(Primary Synchronization Signal, PSS) 및 2차 동기신호(Secondary Synchronization Signal, SSS)를 수신하여 셀과 동기를 맞추고, 셀 식별자(identity, ID) 등의 정보를 획득할 수 있다. PSS/SSS를 이용한 셀(cell) 탐색 과정을 수행하여 DL 신호의 복조(demodulation) 및 UL 신호의 전송을 정확한 시점에 수행하는 데 필요한 시간 및 주파수 파라미터를 결정한 UE는, 또한, 상기 BS로부터 상기 UE의 시스템 설정(system configuration)에 필요한 시스템 정보를 획득해야 상기 BS와 통신할 수 있다. 3GPP 기반 통신 시스템에서 시스템 정보는 마스터정보블록(Master Information Block, MIB) 및 시스템정보블록(System Information Block, SIB)들에 의해 설정된다(configured). 각 시스템정보블록은 기능적으로 연관된 파라미터들의 모음을 포함하며, 포함하는 파라미터에 따라 마스터정보블록(Master Information Block, MIB) 및 시스템정보블록타입 1(System Information Block Type 1, SIB1)와 그 외 SIB들로 구분된다. MIB는 UE가 eNB의 네트워크(network)에 초기 접속(initial access)하는 데 필수적인, 가장 자주 전송되는 파라미터들을 포함한다. UE는 MIB를 브로드캐스트 채널(예, PBCH)를 통해 수신할 수 있다. 초기 셀 탐색을 마친 UE는 BS로의 접속을 완료하기 위해 임의 접속 과정(random access procedure)을 수행할 수 있다. 이를 위해 UE는 물리 임의 접속 채널(physical random access channel, PRACH)을 통해 프리앰블(preamble)을 전송하고, PDCCH 및 PDSCH을 통해 프리앰블에 대한 응답 메시지를 수신할 수 있다. 참고로, 경쟁-기반 임의 접속 과정에서 UE는 PRACH 자원을 이용하여 RACH 프리앰블(message 1, msg1)을 전송하고, BS는 상기 RACH 프리앰블에 대한 임의 접속 응답(random access response, RAR)(msg2)를 전송하며, 상기 UE는 상기 RAR 내 UL 그랜트를 이용한 msg3(예, RRC Connection Request)를 전송하고, 상기 BS는 경쟁 해결 메시지(msg4)를 상기 UE에게 전송할 수 있다. 상술한 바와 같은 절차를 수행한 UE는 이후 일반적인 상/하향링크 신호 전송 절차로서 PDCCH/PDSCH 수신 및 PUSCH/PUCCH 전송을 수행할 수 있다.
기존 LTE/LTE-A 시스템에서 PSS/SSS는 전-방위적(omni-direction)으로 전송되는 것에 반해서, mmWave를 적용하는 gNB가 빔 방향을 돌려가면서 PSS/SSS/PBCH 등의 신호를 빔포밍하여 전송하는 방법이 고려되고 있다. 이와 같이 빔 방향을 돌려가면서 신호를 전송/수신하는 것을 빔 스위핑(beam sweeping) 혹은 빔 스캐닝이라 한다. 본 발명에서 "빔 스위핑'은 전송기 측 행동이고, "빔 스캐닝"은 수신기 측 행동을 나타낸다. 예를 들어 gNB가 최대 N개의 빔 방향을 가질 수 있다고 가정하면, N개의 빔 방향에 대해서 각각 PSS/SSS/PBCH 등의 신호를 전송한다. 즉 gNB는 자신이 가질 수 있는 혹은 지원하고자 하는 방향들을 스위핑하면서 각각의 방향에 대해서 PSS/SSS/PBCH 등의 동기 신호들을 전송한다. 혹은 gNB가 N개의 빔을 형성할 수 있는 경우, 몇 개씩의 빔들이 묶여 하나의 빔 그룹으로 구성할 수 있으며, 빔 그룹별로 PSS/SSS/PBCH를 전송/수신될 수 있다. 이 때, 하나의 빔 그룹은 하나 이상의 빔을 포함한다. 동일 방향으로 전송되는 PSS/SSS/PBCH 등의 신호가 하나의 SS 블록으로 정의될 수 있으며, 한 셀 내에 복수의 SS 블록들이 존재할 수 있다. 복수의 SS 블록들이 존재하는 경우, 각 SS 블록의 구분을 위해서 SS 블록 인덱스가 사용될 수 있다. 예를 들여, 한 시스템에서 10개의 빔 방향으로 PSS/SSS/PBCH가 전송되는 경우, 동일 방향으로의 PSS/SSS/PBCH이 하나의 SS 블록을 구성할 수 있으며, 해당 시스템에서는 10개의 SS 블록들이 존재하는 것으로 이해될 수 있다. 본 발명에서 빔 인덱스는 SS 블록 인덱스로 해석될 수 있다. 이하, SS 블록을 간단히 SSB로 칭한다.
도 13은 동기 신호 및 PBCH 블록(SSB)의 구조를 예시한 것이다. 슬롯은 최대 2개의 SSB 블록을 포함할 수 있다.
도 13을 참조하면, SSB는 4개의 연속된 OFDM 심볼에 구성되며, OFDM 심볼 별로 PSS, PBCH, SSS/PBCH 및 PBCH가 전송된다. PSS는 UE(들)이 셀 ID 그룹 내에서 셀 ID를 검출하는데 사용되고, SSS는 UE(들)이 셀 ID 그룹을 검출하는데 사용될 수 있다. PBCH는 UE(들)이 SSB (시간) 인덱스 검출 및 하프-프레임 검출을 위해 사용되며, MIB를 포함한다. PBCH는 OFDM 심볼마다 데이터 자원 요소(resource element, RE)와 DMRS(Demodulation Reference Signal) RE로 구성된다. RB 별로 3개의 DMRS RE가 존재하며, 각각의 DMRS RE 사이에는 3개의 데이터 RE가 존재한다. 3GPP 기반 시스템에서 RB는 주파수 도메인에서 12개 연속적(consecutive) 부반송파들로서 정의된다. 각 자원 요소는 주파수 도메인에서 1개 부반송파, 시간 도메인에서 1개 OFDM 심볼에 의해 정의된다.
SSB는 SSB 주기(periodicity)에 맞춰 주기적으로 전송된다. 초기 셀 선택 시에 사용되는 SSB 기본 주기는 20ms로 정의된다. 셀 접속 후, SSB 주기는 {5ms, 10ms, 20ms, 40ms, 80ms, 160ms} 중 하나로 설정될 수 있다. 각 SSB 주기의 시작 부분에 SSB 버스트(burst) 세트가 구성된다. SSB 버스트 세트는 5ms 시간 윈도우로 구성되며, SSB는 SSB 버스트 세트 내에서 최대 L번 전송될 수 있다. SSB의 후보 위치는 SSB 버스트 세트 내에 기-정의될 수 있다. SSB의 최대 전송 횟수 L은 반송파의 주파수 대역에 따라 다음과 같이 주어질 수 있다.
- For frequency range up to 3 GHz, L = 4
- For frequency range from 3 GHz to 6 GHz, L = 8
- For frequency range from 6 GHz to 52.6 GHz, L = 64
UE는 SSB에 기반하여 DL 동기 획득(예, OFDM 심볼/슬롯/하프-프레임 경계 검출), 셀 ID(Identifier)(예, Physical Cell Identifier, PCID) 획득, 초기 접속을 위한 빔 정렬, MIB 획득, DL 측정 등을 수행할 수 있다.
검출된 SSB가 속하는 프레임의 번호는 PBCH 내의 SFN 정보를 이용하여 식별되고, 검출된 SSB가 속하는 하프-프레임의 번호는 PBCH 내의 하프-프레임 지시 정보(이하, HF)를 이용하여 식별될 수 있다. 예를 들어, UE가 HF=0을 포함하는 PBCH를 검출한 경우에는 상기 PBCH가 속한 SSB가 프레임 내 첫 번째 하프-프레임에 속한다고 판단할 수 있고, HF=1을 포함하는 PBCH를 검출한 경우에는 상기 PBCH가 속한 SSB가 프레임 내 두 번째 하프-프레임에 속한다고 판단할 수 있다.
SSB 시간 위치는 SSB 버스트 세트(즉, 하프-프레임) 내에서 0부터 L-1까지 시간에서 오름차순으로 인덱싱된다(SSB 인덱스). L>4인 경우, 6-비트 SSB 인덱스 중 3개 최하위 비트(least significant bit, LSB)들은 8개의 서로 다른 PBCH-DMRS 시퀀스들 중 하나를 이용하여 전달될 수 있으며, 3개 최상위 비트(most significant bit, MSB)들은 PBCH에 포함된 SSB 인덱스 정보를 통해 전달될 수 있다. L=4인 경우, 2-비트 SSB 인덱스가 8개 PBCH-DMRS 시퀀스를 이용하여 지시될 수 있다. L=4인 경우, 8개 PBCH-DMRS 시퀀스는 총 3개 비트를 지시할 수 있으므로, 8개 PBCH-DMRS 시퀀스에 의해 지시될 수 있는 3개 비트들 중 SSB 인덱스를 지시하고 남는 1 비트는 하프-프레임 지시 용도로 사용될 수 있다. PBCH 내 SSB 인덱스용 3개 비트는 6 GHz 이상에서는 SSB 인덱스의 3개 MSB를 나르는 데 사용된다. 6 GHz 이하에서는 3-비트 SSB 인덱스 혹은 2-비트 SSB 인덱스가 PBCH-DMRS 시퀀스에 의해 시그널링되는 3 비트로 식별될 수 있으므로, PBCH 내 SSB 인덱스용 3개 비트는 3GHz 이하에서는 유보(reserve) 비트들로서 활용될 수 있다.
도 14는 물리 브로드캐스트 채널(physical broadcast channel, PBCH)에 대한 신호 처리 과정을 예시한 것이다.
프레임 내 PBCH 전송을 위해 PBCH 콘텐츠, 즉, PBCH를 통한 정보가 스크램블링된다. PBCH는 1 st 스크램블링 시퀀스를 이용하여 스크램블링되고, 스크램블링된 PBCH에 CRC가 부가되며, CRC 부가된 PBCH가 인터리빙, 인코딩 및 레이트-매칭되어 인코딩된 PBCH가 얻어진다. 상기 1 st 스크램블링 시퀀스는 물리 셀 ID에 의해 초기화되는 골드 시퀀스이며, 상기 PBCH가 전송되는 SFN의 2 nd 및 3 rd LSB들을 이용하여 결정된다. 상기 인코딩된 PBCH는 2 nd 스크램블링 시퀀스를 이용하여 다시 스크램블링된다. 상기 2 nd 스크램블링 시퀀스는 물리 셀 ID 및 SSB 인덱스의 3개 LSB들을 기반으로 초기화된다. 2 nd 스크램블링 시퀀스를 이용하여 스크램블링된 인코딩된 PBCH는 변조 및 자원 요소 매핑을 거쳐 도 13에 예시된 바와 같이 시간-주파수 자원에서 전송된다.
기존 LTE/LTE-A 시스템에서와 마찬가지로, NR 시스템에서 특정 셀에 초기 접속을 수행하고자 하는 UE는 상기 셀을 운용/제어하는 BS로부터의 PBCH를 통하여 상기 셀에 대한 MIB를 수신하고, PDSCH를 통하여 SIB들과 무선 접속 제어(radio resource control, RRC) 파라미터들을 수신한다. PBCH의 비트 필드들 중에는 (시스템 프레임 번호(system frame number, SFN)가 선험적으로(a priori) 알려진 핸드오버 케이스들에 대한) SFN 비트들 및 유보(reserved) 비트들과 같이 상기 UE가 이미 알고 있는 비트(들)이 있을 수 있다. NR 시스템에서는 PBCH의 채널 코딩에 폴라 코드가 사용된다. 폴라 인코딩 시에 이미 알려진 비트(들)을 잘 활용하면 채널 코딩 성능이 개선될 수 있다. 이미 알려진 비트(known bit) 크기(즉, 알려진 비트들의 개수)를 Kn이라 하면, 프로즌 비트 크기는 N-K+Kn이 된다. 여기서, N은 폴라 코드의 크기(즉, 폴라 코드의 머더 코드 크기)이고, K는 폴라 코드로의 입력 정보 블록의 크기, 즉, 폴라 코드에 입력되는 정보 비트들의 개수이다. 예를 들어, 다음의 폴라 시퀀스(3GPP TS 38.212 V1.0.0에 정의된 폴라 시퀀스 참조)를 기반으로, 'K-Kn'개 비트들의 정보에 대한 폴라 인코딩이 수행된다.
폴라 시퀀스
Figure PCTKR2018013919-appb-img-000013
Figure PCTKR2018013919-appb-img-000014
Figure PCTKR2018013919-appb-img-000015
Figure PCTKR2018013919-appb-img-000016
위 표는 폴라 시퀀스 Q 0 Nmax-1 및 그 해당 신뢰도(reliability) W( Q i Nmax)를 나타낸 것으로서, 위 표에서 W는 W( Q i Nmax)를 의미하고, I는 Q i Nmax를 의미한다. 즉, 폴라 시퀀스 Q 0 Nmax-1 = { Q 0 Nmax, Q 1 Nmax,..., Q Nmax-1 Nmax}이 위 표에 의해 주어지며, 여기서 0≤ Q i Nmax≤Nmax-1은 i=0,1,...,Nmax-1에 대해 폴라 인코딩 전 비트 인덱스를 나타내며, Nmax=1024이다. 상기 폴라 시퀀스 Q 0 Nmax-1는 신뢰도의 오름차순 W( Q 0 Nmax)< W( Q 1 Nmax)<...< W( Q Nmax-1 Nmax)이며, W( Q i Nmax)는 비트 인덱스 Q i Nmax의 신뢰도를 나타낸다. 예를 들어, 위 표를 참조하면, 비트 인덱스 Q i Nmax=4의 신뢰도 W( Q i Nmax)=3는 비트 인덱스 Q i Nmax=3의 신뢰도 W( Q i Nmax)=7보다 낮다. 즉 위 표는 Nmax=1024인 폴라 코드의 1024개 입력 위치들을 각각 나타내는 비트 인덱스들 0~1023을 신뢰도의 오름차순으로 나열한 것이라고 할 수 있다. N개 비트들로 인코딩되는 임의의(any) 정보 블록에 대해(for any information block encoded to N bits), 동일(same) 폴라 시퀀스 Q 0 N-1 = { Q 0 N, Q 1 N, Q 2 N,..., Q N-1 N}이 사용된다. 상기 폴라 시퀀스 Q 0 N-1는 신뢰도 W( Q 0 N)< W( Q 1 N)< W( Q 2 N)<...< W( Q N-1 N)의 오름차순으로 정렬(order)되는, N보다 작은 값들의 모든 요소들 Q i Nmax를 갖는(with), 폴라 시퀀스 Q 0 Nmax-1의 서브셋이다. 예를 들어, N=8이면, 폴라 시퀀스 Q 0 7은 폴라 시퀀스 Q 0 Nmax-1의 요소들 중 Q i Nmax<8인 요소들을 가지며, Q i Nmax<8인 요소들은 신뢰도 W(0)< W(1)< W(2)< W(4)< W(3)< W(5)< W(6)의 오름차순으로 정렬(order)된다.
이하의 본 발명은 상기 표 <폴라 시퀀스>에 의해 주어지는 폴라 시퀀스 Q 0 Nmax-1를 전제로 설명된다.
알려진 비트라 하더라도 무선 신호를 전송하는 순간에 따라 상기 알려진 비트가 정보로서 사용되어 미지의(unknown) 비트가 될 수 있다. 예를 들어, SFN 비트는 핸드오버 시에만 알려진 비트로서 사용된다. 따라서, K를 고정한 후에 알려진 비트의 개수에 따라 알려진 비트(들)이 폴라 코드에 매핑될 입력 위치를 미리 정하여 사용하는 방법이 가능하다. 예를 들어, 표 5는 N=512인 폴라 시퀀스에서 폴라 코드로의 정보 블록의 크기 K=10을 위한 입력 비트 위치들을 나타낸 것이다.
Polar sequence
1 505
2 506
3 479
4 508
5 495
6 503
7 507
8 509
9 510
10 511
표 5는 N=512인 폴라 시퀀스의 요소들 중 K=10을 위한 10개 요소들을 신뢰도의 오름차순으로 정렬한 것이다. 전술한 <폴라 시퀀스> 표를 참조하면, N=512보다 작은 I(= Q i Nmax) 값들 중에서 상위 10개 신뢰도 W( Q i Nmax)를 갖는 I는 {479, 495, 503, 505, 506, 507, 508, 509, 510, 511}이며, {479, 495, 503, 505, 506, 507, 508, 509, 510, 511}를 해당 신뢰도 W의 오름차순으로 정렬하면, 표 5에 예시된 N=512인 폴라 시퀀스에서 K=10을 위한 비트 인덱스들의 세트인 {505, 506, 479, 508, 495, 503, 507, 509, 510, 511}가 얻어진다. K=10 중 알려진 비트(들) 및/또는 미지의 비트(들)이 본 발명의 예들에 따라 비트 인덱스들 {505, 506, 479, 508, 495, 503, 507, 509, 510, 511}에 배치될 수 있다.
본 발명은 설명의 편의를 위해 PBCH를 예로 하여 설명되지만, 본 발명은 짧은(short) PUCCH 등과 같이 알려진 비트(들)이 포함된 데이터 필드를 사용하는 다른 채널에도 적용될 수 있다.
프로즌 비트로 간주하는 Kn개 알려진 비트(들)을 위한, 폴라 시퀀스 내 비트 인덱스들의 세트를 Fn이라고 하자. NR 시스템에 대해 PBCH가 56 비트의 페이로드 크기를 갖는 것이 합의되었다. 이 점을 고려하여, K=56, N=512, M=864 및 |Fn|=2(즉, Kn=2)인 경우를 예로 하여, Fn을 구하는 본 발명의 방법(들)(예, 방법 1, 방법 2-a, 방법 2-b, 방법 2-c)을 설명한다. 여기서, M은 실제 코드워드의 길이이며, 인코딩된 비트 시퀀스가 레이트 매칭된 후의 크기와 같을 수 있다. 예를 들어, NR 시스템에서 PBCH를 위한 M은 864이다. 본 명세서에서 |S|는 세트 S 내 원소(element)들의 개수이다. 본 발명의 방법들 및 예들을 설명하기 위해 앞서 N=512인 폴라 시퀀스의 요소들 중 K=56인 정보 블록을 위한 56개 요소들(즉, 비트 인덱스들 혹은 입력 위치들)을 구하는 방법을 설명하면 다음과 같다. 표 5에서 설명한 것과 마찬가지 방법을 적용하면, N=512보다 작은 I(= Q i Nmax) 값들 중에서 상위 56개 신뢰도 W( Q i Nmax)를 갖는 I(즉, 56개의 가장 신뢰할만한 비트 인덱스들)는 {247, 253, 254, 255, 367, 375, 379, 381, 382, 383, 415, 431, 439, 441, 443, 444, 445, 446, 447, 463, 469, 470, 471, 473, 474, 475, 476, 477, 478, 479, 483, 485, 486, 487, 489, 490, 491, 492, 493, 494, 495, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511}이다. 56개 비트 인덱스들 {247, 253, 254, 255, 367, 375, 379, 381, 382, 383, 415, 431, 439, 441, 443, 444, 445, 446, 447, 463, 469, 470, 471, 473, 474, 475, 476, 477, 478, 479, 483, 485, 486, 487, 489, 490, 491, 492, 493, 494, 495, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511}을 신뢰도 W의 오름차순으로 정렬하면 56개 비트 인덱스들로 이루어진 새로운 폴라 시퀀스 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}가 얻어진다. 폴라 시퀀스 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}는 N=512용 폴라 시퀀스의 서브셋이며, Nmax=1024용 폴라 시퀀스의 서브셋이기도 하다.
도 15는 본 발명의 예들에 따른 PBCH 전송의 흐름도를 예시한 것이다. 폴라 코드를 이용한 채널 코딩을 위해 PBCH를 위한 비트들이 폴라 코드의 비트 위치들에 매핑된다(S1601). PBCH의 비트들이 폴라 코드의 비트 위치들 중 어디에 매핑되느냐에 따라 채널 코딩 성능이 달라진다. 본 명세서에서는 상기 PBCH를 위한 상기 비트들 중 특정 비트들이 후술되는 본 발명의 예(들)에 따라 폴라 코드의 비트 위치들에 매핑된다. 상기 PBCH, 즉, 상기 PBCH를 위한 비트들은 상기 폴라 코드를 기반으로 인코딩된다(S1603). 인코딩된 상기 비트들은 상기 PBCH를 통해 전송된다(S1605).
수신 장치는 PBCH를 수신하고 상기 PBCH 내 비트들을 S1601에서 적용된 매핑 관계를 기반으로 디코딩한다. 상기 매핑 관계는 후술되는 본 발명의 예들 중 어느 하나일 수 있다.
* 방법 1. 폴라 시퀀스 Q 0 Nmax-1에서, 상기 폴라 시퀀스 내 비트 인덱스들 중 K에 대한 비트 인덱스들의 세트를 Q * I,K N이라 하고, Kn을 고려했을 때의 비트 인덱스들의 세트(즉, K-Kn에 대한 비트 인덱스들의 세트)를 Q * I,Kn N이라 하면, Q * I,K N＼Q * I,Kn N의 세트가 프로즌 비트(들)로 사용된다. 여기서, A＼B는 세트 A로부터의 세트 B의 차집합(the difference of set B from set A), 즉, A-B을 의미하며, 세트 B에 속하지 않는 세트 A의 모든 요소들의 세트이다. 즉, Fn = Q * I,K N＼Q * I,Kn N이고, K=56, N=512, Kn=|Fn|=2인 경우, Fn={441, 469}이다. 이 방법은 전송장치와 수신장치가 공유하고 있는 폴라 시퀀스 Q 0 Nmax-1를 활용한 방법으로서, K 또는 |Fn|이 변경되는 경우 유용하게 사용될 수 있다.
* 방법 2. 폴라 시퀀스 Q 0 Nmax-1에 관계없이 블록 오류율(block error rate, BLER)을 가장 낮게 만드는 비트(들)이 프로즌 비트(들)로 사용된다.
다음 표는 K=56, N=512, M=864인 경우에 대해, 타겟 BLER=10 -2일 때의 BER을 도시한 것이다.
i BER i BER i BER i BER
247 0.00465686 443 0.0061274 478 0.0095588 498 0.0115196
253 0.00343137 444 0.0083333 479 0.0058823 499 0.0112745
254 0.00367647 445 0.0073529 483 0.0085784 500 0.0102941
255 0.00367647 446 0.0061274 485 0.0093137 501 0.0090686
367 0.00220588 447 0.0056372 486 0.0115196 502 0.0112745
375 0.00563726 463 0.0039215 487 0.007598 503 0.0093137
379 0.00416667 469 0.0095588 489 0.0115196 504 0.0093137
381 0.00661765 470 0.0112745 490 0.0107843 505 0.0120098
382 0.00588235 471 0.0068627 491 0.0078431 506 0.0125
383 0.00490196 473 0.0102941 492 0.0120098 507 0.0115196
415 0.0024509 474 0.010049 493 0.0107843 508 0.0120098
431 0.00196078 475 0.0105392 494 0.0090686 509 0.0107843
439 0.0046568 476 0.0112745 495 0.0056372 510 0.0095588
441 0.0085784 477 0.0098039 497 0.007598 511 0.0071078
표 6은 비트 인덱스들에 따른 BER 값들을 나타내는 도면으로 표현될 수 있다. 도 16은 폴라 코드에 대한 입력 비트 인덱스들의 비트 오류 레이트(bit error rate, BER)을 나타낸 것이다. 도 16에서 i=1,2,3,...,55,56는 K=56개 입력 비트들을 위한 비트 인덱스들 {247, 253, 254, 255, 367, 375, 379, 381, 382, 383, 415, 431, 439, 441, 443, 444, 445, 446, 447, 463, 469, 470, 471, 473, 474, 475, 476, 477, 478, 479, 483, 485, 486, 487, 489, 490, 491, 492, 493, 494, 495, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511}이다. 56개 비트 인덱스들 {247, 253, 254, 255, 367, 375, 379, 381, 382, 383, 415, 431, 439, 441, 443, 444, 445, 446, 447, 463, 469, 470, 471, 473, 474, 475, 476, 477, 478, 479, 483, 485, 486, 487, 489, 490, 491, 492, 493, 494, 495, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511}에 일대일로 대응한다. 예를 들어, 도 16에서 i=1은 비트 인덱스 247을, i=2는 비트 인덱스 253을, i=3은 비트 인덱스 254를 나타낼 수 있다.
표 6 또는 도 16의 BER 그래프를 바탕으로, 방법 2에 대해, Fn을 위한 몇 가지 후보 군들을 예시하면 다음과 같다. 설명의 편의를 위해 방법 2-a 내지 방법 2-c에서는 |Fn|=2인 경우를 예로 한다.
* 방법 2-a. 폴라 코드의 입력 위치들 중 BER 성능이 가장 나쁜 곳에 알려진 비트들이 배치된다. BLER은 각 비트의 오류 확률 중 나쁜 BER, 즉, 큰 BER을 갖는 비트로부터 주로 결정된다. 따라서, 해당 부분, 즉, 나쁜 BER을 갖는 입력 비트 인덱스가 알려진 비트로 사용되면, 해당 비트는 BER이 제로가 되는 것과 동일하게 되기 때문에 BLER이 개선된다. 방법 2-a에서, 예를 들어, |Fn|={508, 506}이다.
* 방법 2-b. 디코딩 비트 순서를 기준으로, 디코딩되는 순서가 빠른 비트 인덱스들에 알려진 비트들을 위치시킨다. 방법 2-b에 의하면 알려진 비트가 디코딩 초반에 사용될 수 있게 되므로, BLER이 개선된다. UE가 알려진 비트는 아니지만 SSB 인덱스와 같이 이웃 셀(neighbor) 셀의 SSB 인덱스만을 디코딩하는 경우, 즉, UE가 일부 비트만 우선적으로 디코딩하는 경우에는 미지의(unknown) 비트가 디코딩 순서가 빠른 비트 위치에 먼저 매핑될 수 있다. 다시 말해, 알려진 비트는 아니지만 수신장치로 하여금 SSB 인덱스와 같이 이웃 셀의 인덱스만을 디코딩하게 하려는 경우, 혹은 수신장치로 하여금 일부 비트만 우선적으로 디코딩할 수 있게 하려는 경우, 미지의 비트가 디코딩 비트 순서 상으로 먼저 디코딩되도록 Fn이 정해질 수 있다. 앞서 언급한 바와 같이 폴라 코드의 경우, 일반적으로 인코더 입력 비트 인덱스(즉, 폴라 인코딩 전 비트 인덱스)가 작은 쪽부터 순차적으로 디코딩이 수행된다. 따라서, N=512인 폴라 코드의 비트 인덱스들 중 K=56을 위한 비트 인덱스들 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}와 도 16의 BER을 참조하면, 해당 폴라 시퀀스 내 비트 인덱스들 중 |Fn|개의 가장 낮은 비트 인덱스들이 선택될 수 있다. 방법 2-b에서는, 예를 들어, |Fn|={247, 253}이다.
* 방법 2-c. 오류 전파(propagation)에 크게 영향을 주는 곳에 알려진 비트들을 위치시킨다. 예를 들어, 방법 2-c는 폴라 코드의 비트 인덱스들 중 디코딩 순서가 빠른 비트 인덱스들 중 BER이 나쁜 비트 인덱스(들)에 알려진 비트(들)을 배치한다. 폴라 코드의 앞 쪽, 즉, 작은 비트 인덱스들의 디코딩 순서가 상기 폴라 코드의 뒤 쪽, 즉, 큰 비트 인덱스들보다 디코딩 순서가 빠른 것이 일반적이므로, 폴라 코드의 앞 쪽 비트 위치들 중 BER이 나쁜 비트 위치(즉, BER이 큰 비트 위치)가 알려진 비트로 대체될 수 있다. 폴라 코드는 연속(successive) 디코딩을 사용하기 때문에, 디코딩 비트에 오류가 발생하게 되면 오류가 발생한 상기 디코딩 비트의 뒤쪽 디코딩 비트(들)에게 오류가 전파되어 BER이 높아지게 된다. 방법 2-a는 K개 비트 위치들 중에서 BER이 가장 나쁜 비트 위치에 알려진 비트를 매핑하므로, BER이 나쁜 비트 위치의 비트 인덱스가 크면 알려진 비트에 대한 디코딩이 너무 늦게수 수행되어 오류 전파를 줄이기 어렵다. 이에 반해, 방법 2-c에 의하면 초기에 발생하는 오류 확률을 줄임으로써 BLER이 개선될 수 있다. 알려진 비트 크기, 즉, 알려진 비트들의 개수에 따라 Fn이 달라질 수 있다. 그러나, 디코딩이 상대적으로 빨리 되는 부분의 입력 비트 인덱스 쪽에 알려진 비트가 할당되면 BLER이 최적이 될 수 있다. 최적의 비트 세팅, 즉, 최적 Fn은 디코딩이 상대적으로 빨리 일어나는 부분, 즉, 디코딩 순서가 빠른 부분의 입력 인덱스(즉, 비트 인덱스) 쪽 내의 인덱스 조합 또는 디코딩이 상대적으로 빨리 일어나는 부분의 입력 인덱스 쪽과 방법 2-a를 동시에 반영한 인덱스 조합으로 찾을 수 있다. 표 6 또는 도 16을 참조하면, 방법 2-c에서, 예를 들어, |Fn|={469, 375}이다. 표 6 또는 도 16을 참조하면, 비트 인덱스 375는 비트 인덱스들 367 및 379보다 BER이 높고, 비트 인덱스 469는 비트 인덱스들 463 및 470보다 BER이 높지만, 비트 인덱스 375 및 비트 인덱스 469에 알려진 비트를 배치하면 BER이 0이 되므로, 비트 인덱스 375 및 비트 인덱스 469의 오류 전파를 낮출 수 있다.
표 7은 방법 1, 방법 2-a, 방법 2-b, 방법 2-c에 대한 알려진 비트 세트들의 성능을 나타낸 것이다. 다시 말해, 방법 1, 방법 2-a, 방법 2-b, 방법 2-c에서 예시된 Fn에 대한 BLER을 나타내며, BLER_1는 방법 1에 대한 BLER을, BLER_2는 방법 2-a에 대한 BLER을, BLER_3는 방법 2-b에 대한 BLER을, BLER_4는 방법 2-c에 대한 BLER을 나타낸다. 특히, 표 7은 SNR = -9 dB, -8.5 dB, -8 dB, -7.5 dB일 때의 BLER 값들을 각각 나타낸다.
SNR[dB] BLER_1 BLER_2 BLER_3 BLER_4
-9 0.170068 0.22779 0.197238 0.16488
-8.5 0.060368 0.082372 0.065638 0.05777
-8 0.01574 0.024251 0.018002 0.015019
-7.5 0.003189 0.005385 0.003241 0.00305
표 7을 참조하면, PBCH의 경우에는 BLER_1과 BLER_4가 전반적으로 좋은 BLER 성능을 보임을 알 수 있다. 따라서, 방법 1 또는 방법 2-c가 PBCH의 비트들에 대한 폴라 코드로의 입력 위치들을 결정하기 위해 선택될 수 있다. 본 명세서에서는 PBCH를 예로 하여 폴라 코딩/디코딩이 주로 설명되나, PBCH 이외에도 K 또는 알려진 비트 길이가 달라지는 경우에는 앞서 언급된 모든 방법들 중에서 하나가 해당 정보가 폴라 코드로의 입력 위치들 중 어디에 입력되는지를 결정하기 위해 선택될 수 있다.
알려진 비트들의 길이, 즉, 알려진 비트들의 개수가 전송 시점에 따라 달라질 수 있다. 예를 들어, SFN은 핸드오버의 경우에만 알려진 비트로 사용된다. 이와 같이, 알려진 비트들의 개수가 전송 시점 혹은 전송 상황에 따라 달라지는 경우, 본 발명의 일 예는 Fn을 여러 서브-세트로 분리하여 사용할 수 있다. 예를 들어, PBCH의 경우, 유보(reserved) 비트들을 위한 서브 세트를 Fn_1이라고 하고 SFN 비트들을 위한 서브-세트를 Fn_2라 하면, Fn은 Fn_1과 Fn_2의 합집합(Fn = Fn_1 U Fn_2)이고, |Fn|=|Fn_1|+|Fn_2|이다. Fn을 결정할 때 서브-세트 크기 단위로 성능이 좋은 서브-세트 Fn_i를 찾는 것이 가능하다. 예를 들어, 유보 비트들을 위한 서브 세트를 Fn_1이라고 하면, 유보 비트가 알려진 비트로 사용될 빈도 수가 많으므로, Fn_1이 먼저 결정된 후에 Fn2이 결정될 수 있다. 즉, Fn을 설정 시, 서브-세트 크기 단위로 성능이 좋은 것을 찾는 것이 가능하다. 예를 들어, 2-비트 유보 비트들을 위한 서브 세트를 Fn_1이라고 하면, 2-비트의 유보 비트들에 대해 Fn_1을 우선 찾고, Fn_1을 포함한 Fn2를 찾을 수 있다.
또는, 서브-세트 크기 단위를 1 비트로 간주하여, 예를 들어, |Fn_i| = 1로 간주하여, Fn_1, Fn_2, Fn_3,..., 순으로 Fn이 구성될 수 있다. Fn_1을 포함한 Fn_2, Fn_2를 포함한 Fn_3,..., 를 찾는 방법으로 Fn이 구성될 수도 있다. 이러한 방법에서는 사용되는 서브-세트의 빈도 수와 관계없이 해당 정보의 전송 시점에 결정되는 알려진 비트 크기에 따라 Fn_1부터 순서대로 Fn이 선택될 수 있다. 예를 들어, SFN이 알려진 비트로서 사용될 때에는 Fn_1, 미지의 비트로 사용될 때에는 Fn_2가 사용된다고 설정된다면, SFN이 알려진 비트로 자주 전송된다고 하더라도, 알려진 비트의 크기에 따라 Fn이 선택될 수 있다. 예를 들어, 알려진 비트의 개수가 4인 정보의 전송을 위해서는 Fn_4가 사용되고, 알려진 비트의 개수가 1인 정보의 전송을 위해서는 Fn_1이 사용될 수 있다.
PBCH의 경우, PBCH에 비록 분산(distributed) CRC가 적용이 됐다고 하더라도 오경고율(false alarm rate, FAR)로 인해 미지의 비트에 대해서는 디코딩 과정에서 조기 종료를 사용하기 어려울 수 있다. 따라서, Fn을 제외한 나머지 비트 인덱스들 중에서 일부에 미지의 비트가 매핑될 수 있다. 그러나, 예를 들어, FAR을 고려하지 않고 수신 장치가 특정 부분(예, SSB 인덱스)만을 디코딩하여 사용할 수 있는 경우에는 방법 2-b에서와 같이 알려진 비트(들)이 매핑될 수 있다. 그러나, 최소한 1-비트 CRC를 통해 미지의 비트(들) 부분의 FAR을 낮추는 방법을 사용한다면, 해당 CRC 부분에 연결된 입력 인덱스들 중에서 BER이 가장 낮은 순으로 SSB 인덱스를 매핑할 수 있다. 예를 들어, 수신 장치가 SSB 인덱스만을 따로 디코딩하고 디코딩된 SSB 인덱스에 대해 최소 1-비트 CRC를 이용하여 CRC를 수행하는 경우, 전송 장치는 상기 최소 1-비트 CRC에 연결된 비트 인덱스들 중에서 BER이 가장 낮은 3개 비트 인덱스들에 SSB 인덱스를 매핑할 수 있다.
이하에서는 PBCH의 비트 필드들을 예로 하여 본 발명을 설명한다.
표 8은 NR 시스템에서 고려되고 있는 PBCH의 정보 필드들을 예시한 것이다. NR용 PBCH의 비트 필드별 길이가 확정되지 않은 몇몇 필드들이 있으나, 이하에서는 설명의 편의를 위해 NR 표준화 과정에서 주로 언급되는 종류들을 사용하여 본 발명의 예들을 설명한다. 예를 들어, 표 8을 참조하여 본 발명의 예들이 설명된다. PBCH 비트 필드 별 비트 길이, 즉, 비트 필드별 비트들의 개수는 표 8과 다를 수 있다.
Parameter Number of bits
System frame number (SFN) 10
Half-frame (HF) timing 1
SSB location index 3
Configuration for CORESET for RMSI scheduling 8
RAN2 3
Offset between SSB frequency domain location and physical resource block (PRB) grid in resource element (RE) level 4
Downlink numerology to be used for RMSI, msg2/msg4 for initial access and broadcasted other system information (OSI) 1
Indication of the 1 st demodulation reference signal (DMRS) position 1
Spare 1
CRC 24
Total 56
PBCH의 페이로드는 표 8에 예시된 정보들을 포함할 수 있다. PBCH를 위한 56 비트의 페이로드 중 10 비트는 마스터 정보 블록(master information block, MIB)에 포함되며, 8 비트는 PBCH 수송 블록에 포함되고, 24 비트는 CRC 비트이다. 표 8에서 "SFN"은 PBCH가 전송되는 프레임의 시스템 프레임 번호이고, "half-frame timing"은 PBCH가 속한 하프-프레임이 프레임의 첫 번째 하프-프레임인지 아니면 두 번째 하프-프레임인지를 나타내는 하프-프레임 지시 정보(이하, HF)이며, "SSB location index"는 PBCH가 속한 SSB 인덱스의 3개 최상위 비트(most significant bit, MSB)들에 관한 정보이며, "Configuration for CORESET for RMSI scheduling"은 MIB을 제외한 남은 최소 시스템 정보(remaining minimum system information, RMSI) (또는 MIB 및 시스템 정보 블록 타입 1(SIB1)을 제외한 RMSI)에 대한 스케줄링 정보를 나르는 PDCCH가 UE에 의해 모니터링될 수 있는 자원 세트인 제어 자원 세트(control resource set, CORESET)에 대한 설정 정보이다. "RAN2"는 NR 표준화 관련 작업(working) 그룹 중 RAN2 레이어 관련 작업 그룹의 요청을 기반으로 PBCH에 포함되는 정보이다. 예를 들어, UE가 PBCH가 전송되는 셀 상에 캠프(camp)할 수 있는지를 빨리 식별할 수 있게 하는 정보가 "RAN2" 정보로서 PBCH에 포함될 수 있다. 예를 들어, PBCH가 전송되는 해당 주파수가 온인지 아니면 오프인지를 나타내는 주파수 온/오프 관련 정보, PBCH가 전송되는 해당 셀이 온인지 아니면 오프인지를 나타내는 셀 온/오프 관련 정보 등이 "RAN2" 정보에 포함될 수 있다. "Offset between SSB frequency domain location and physical resource block (PRB) grid in resource element (RE) level"는 SSB를 위한 PRB 격자가 CRB를 위한 PRB 격자와 정렬(align)되지 않을 때 SSB와 PRB를 주파수 도메인에서 정렬시키기 위한 주파수 오프셋 관련 정보(이하, PRB 오프셋)이다. 예를 들어, 상기 PRB 오프셋 정보는 CRB 내 부반송파 0로부터 SSB의 부반송파 0까지의 부반송파 오프셋에 관한 정보일 수 있으며, 자원 요소 레벨(즉, 부반송파의 개수)로 주어질 수 있다. "Downlink numerology to be used for RMSI, msg2/msg4 for initial access and broadcasted other system information (OSI)"는 예를 들어 RMSI CORESET, RACH 과정의 DL 전송 및 다른 SI 정보에 이용 가능한 뉴머롤러지(예, 부반송파 간격)에 관한 정보이다.
PBCH의 정보 중 SFN, HF, SSB 인덱스는 타이밍 정보이며, PBCH 수송 블록으로 운반(convey)된다. 예를 들어, 1-비트 HF, 10-비트 SFN 중 4개 LSB들, SSB 인덱스의 3개 MSB들이 PBCH 수송 블록으로 운반된다. 10-비트 SFN 중 6개 MSB들은 MIB에 포함될 수 있다. 6GHz 이상의 주파수 대역 상에서 전송되는 SSB의 경우, SSB 인덱스의 3개 LSB들은 PBCH의 페이로드로 제공되는 것이 아니라, 각 하프-프레임 내 PBCH-DMRS 시퀀스를 통해 제공될 수 있다. 6GHz 이하의 주파수 대역 상에서 전송되는 SSB의 경우, PBCH 내 SSB 인덱스용 3 비트들 중 일부 또는 전부가 유보 비트들로 활용될 수 있다.
폴라 코드의 성능 향상을 위해서는 알려진 비트가 신뢰도가 낮은 입력 위치에 매핑되어야 하지만, PBCH 전송 상황에 따라 알려진 비트들을 이루는 필드 종류가 달라질 수 있다. 예를 들어, PBCH에 대한 알려진 비트들이 다음과 같이 달라질 수 있다.
> 예시 1: 초기 접속 단계에서는 PBCH의 모든 비트들이 미지의 비트들일 수 있다.
> 예시 2: 앞서 언급한 바와 같이 SFN 비트들은 (예를 들어 SFN이 선험적으로 알려진 핸드오버 케이스들에 대해) 알려진 비트들일 수 있다.
> 예시 3: 핸드오버의 타겟 셀, 혹은 다른 서빙 셀과 함께 설정되어야 하는 비-독립형(Non-Stand Alone, NSA) 셀에서는 시스템 정보가 다른 서빙 셀 혹은 (예를 들어, LTE 셀인) 1차 반송파(primary carrier)을 통해 UE에게 제공되므로 주파수 온/오프, 셀 온/오프, CORESET 등의 정보가 알려진 비트(들)일 수 있다.
> 예시 4: 측정 단계에서는 주파수 대역 온/오프 정보는 "on"을 나타내는 알려진 비트일 수 있다.
> 예시 5: 동기가 맞았다고 가정을 할 때 SFN, HF 타이밍(즉, HF 지시자)(이하, HF), SSB 인덱스 정보는 서빙 셀과 같다고 가정할 수 있다. 즉, SFN, HF, SSB 인덱스가 알려진 비트들로서 사용될 수 있다. 참고로, 서빙 셀과 타겟 셀의 시간 동기(예, 상기 서빙 셀에서 전송된 신호를 UE가 수신한 신호와 상기 타겟 셀에서 전송된 시간을 상기 UE가 수신한 시간 간의 차이)가 일정 범위(예, 33us, 3us, min(2개 SSB OFDM 심볼, 1개 데이터 OFDM 심볼)) 이내의 값이면 상기 서빙 셀과 상기 타겟 셀 간의 동기가 맞았다고 표현될 수 있다. (프레임 레벨, 하프-프레임 레벨, 서브프레임 레벨, 슬롯 레벨, 및/또는 OFDM 심볼 레벨에서의) 동기의 정확도(accuracy)에 따라서는 서빙 셀과 해당 PBCH를 갖는 셀(이하, 타겟 셀)의 동기가 어느 정도만 맞으면 프레임 정보까지 혹은 하프-프레임 정보까지는 상기 PBCH 내 정보가 상기 서빙 셀과 일치한다고 가정할 수 있으나, SSB 인덱스가 서빙 셀과 일치한다고 가정하기 위해서는 상기 서빙 셀과 타겟 셀의 동기가 정교한 수준으로 일치해야 한다. 따라서 SSB 인덱스에 대해서는 사실상 서빙 셀과 타겟 셀의 동기가 일치한다고 가정하기 어려울 수 있다. 예를 들어, 동기 조건(예를 들어, UE 및/또는 BS가 두 셀의 시간 동기가 일치한다고 간주하는 조건)이 1/2 프레임 입도(granularity)인 경우에는 SFN만, 동기 조건이 1/4 프레임 입도인 경우에는 SFN과 HF, 동기 조건이 6GHz이상에서 120kHz 부반송파 간격(subcarrier spacing, SCS) 입도를 갖는 2개 슬롯들(즉, 0.25ms)인 경우에는 SSB 인덱스 3 비트가 알려진 비트들이 될 수 있다.
PBCH의 전송 상황뿐만 아니라, 전송 주파수에 따라 알려진 비트가 달라질 수 있다. 예를 들어, PBCH-DMRS는 3-비트 정보를 나를 수 있는데, 3GHz에서는 PBCH-DMRS에 의해 지시될 수 있는 3-비트 중 2-비트가 SSB 인덱스를 지시하는 데 사용되고, 나머지 1-비트는 HF를 알리는 데 사용될 수 있다. 따라서, 3GHz 이하에서는 HF가 알려진 비트로서 사용될 수 있다.
SSB 인덱스는 유보 비트들로 동작할 수 있다. SSB 인덱스가 유보 비트로 동작하는 경우, UE는 해당 비트들을 해석하지 않을 수 있다. 예를 들어, 6GHz 이상의 주파수 대역 상에서 전송되는 PBCH에서는 SSB 인덱스 정보로서 사용되는 비트들이 6GHz 이하의 주파수 대역 상에서 전송되는 PBCH에서는 유보 비트들로서 동작할 수 있다. 이 경우, 유보 비트를 알려진 비트로 간주할 수 있으면 SSB 인덱스가 알려진 비트로서 사용될 수 있으나, 향후 특정 기능을 지원하기 위한 비트로 사용될 가능성으로 인해 미지의 비트로 간주될 수도 있다.
이하에서는 PBCH의 필드들 중 알려진 비트들로 사용될 가능성이 있는 PBCH 필드들을 고려하여 PBCH의 폴라 코드 입력 위치들의 예들을 설명한다.
* 필드 위치 예 1: SFN, HF, 알려진 SSB 인덱스의 순으로 알려진 비트들을 신뢰도가 낮은 입력 위치에 매핑할 수 있다. SFN의 2번째 및 3번째 LSB들이 1 st 스크램블링 시퀀스의 시드(seed)로 사용되므로, SFN의 2번째 및 3번째 LSB들에는 스크램블링을 적용하지 않도록 하기 위해, SFN이 신뢰도가 낮은 비트 위치들에 우선 매핑될 수 있다. 또는 동기가 확률적으로 가장 잘 맞는 순으로 SFN을 우선 매핑하고, 다음으로는 확률적으로 동기가 잘 맞는 순으로 HF, 알려진 SSB 인덱스를 매핑한다. 다시 말해, PBCH가 전송되는 셀의 SFN이 서빙 셀의 SFN과 일치할 확률이 높으므로, SFN, HF 및 알려진 SSB 인덱스 중 SFN이 신뢰도가 낮은 비트 위치들에 우선 배치된다. 예를 들어, SFN이 10 비트, HF이 1 비트, 알려진 SSB 인덱스가 3 비트라고 하면, SFN은 PBCH의 페이로드 56 비트들이 매핑될 수 있는 56개 입력 위치들 중에서 최저 신뢰도를 갖는 10개 입력 위치들에 매핑되고, HF는 11번째 최저 신뢰도를 갖는 입력 위치에 매핑되며, 알려진 SSB 인덱스는 12번째~14번째 최저 신뢰도를 갖는 입력 위치들에 매핑된다.
* 필드 위치 예 2: SFN, HF의 순으로 알려진 비트들이 매핑된다. 필드 위치 예 1에서 SSB 인덱스 필드가 유보 비트들로 사용되는 경우, 상기 SSB 인덱스 필드의 비트들은 미지의 비트들로 간주하여 폴라 코드의 입력 위치들에 매핑된다.
* 필드 위치 예 3: 필드 위치 예 1을 기반으로 SFN, HF, 알려진 SSB 인덱스, 주파수 온/오프 비트, 셀 온/오프 비트, CORESET의 순서, 또는 필드 위치 예 2를 기반으로 SFN, HF, 주파수 온/오프 비트, 셀 온/오프 비트, CORESET의 순서로 신뢰도가 낮은 입력 위치들에 매핑될 수 있다. 확률적으로 알려진 비트가 될 가능성이 큰 필드에서 낮은 필드의 순으로 PBCH의 필드들이 폴라 코드의 입력 위치들 중 신뢰도가 낮은 입력 위치들에 매핑된다. 경우에 따라서는 주파수 온/오프 비트, SFN, HF, CORESET의 순서 등으로 알려진 비트가 될 가능성이 달라질 수 있다.
* 필드 위치 예 4: SFN의 2번째 및 3번째 LSB들, HF, 나머지 SFN, 알려진 SSB 인덱스의 중간에, 또는 SFN의 2번째 및 3번째 LSB들, HF, 나머지 SFN의 중간에 RAN2 비트들 중 일부(예, 주파수 온/오프 비트)가 삽입되는 형태로 PBCH의 필드들 중 알려진 비트들의 필드(들)이 PBCH를 위한 폴라 코드의 입력 위치들에 매핑될 수 있다. 예를 들어, SFN의 2번째 및 3번째 LSB들, RAN2 비트들 중 일부(예, 주파수 온/오프 비트), HF, 나머지 SFN,...,의 순으로 낮은 신뢰도를 갖는 입력 위치들에 매핑될 수 있다.
필드 위치 예 1, 필드 위치 예 2, 필드 위치 예 3 및 필드 위치 예 4에서는 알려진 비트들이 될 가능성이 있는 PBCH 필드들 간 매핑 순서가 설명되었다. 다시 말해, PBCH 페이로드 내 정보 종류들 간 상대적인 폴라 코드 입력 위치가 필드 위치 예들 1~4에서 설명되었다. 그러나, 필드 위치 예 1, 필드 위치 예 2, 필드 위치 예 3 및 필드 위치 예 4에서 설명된 순서들 외에도 알려진 비트가 발생할 확률에 따라 여러 조합으로 PBCH의 필드들이 폴라 코드의 입력 위치들에 매핑될 수도 있으며, 필드 위치 예 1, 필드 위치 예 2, 필드 위치 예 3 및 필드 위치 예 4에서 설명된 순서들 중 둘 이상의 조합 또한 가능할 수 있다.
이하에서는 본 발명의 예들에 따른 알려진 비트와 미지의 비트에 대한 비트 위치들을 구체적으로 설명한다. 이하의 예들에서는 PBCH의 페이로드 중 알려진 비트 값이 될 수 있는 하나 이상의 필드들이 PBCH 디코더 성능(performance)/지연(latency) 개선을 위해 특정 순서로 폴라 코드의 비트 인덱스들에 배치(place)될 수 있다.
* 비트 위치 예 1: SSB 인덱스 정보가 PBCH를 위한 폴라 코드의 입력 위치들 중 디코딩 순서가 빠른 입력 위치들에 배치(place)될 수 있다. UE가 미지의 SSB 인덱스를 디코딩하여 참조 신호 수신 전력(reference signal received power, RSRP) 등을 피드백하는 경우, 상기 UE는 상기 미지의 SSB 인덱스 이외의 비트들은 디코딩할 필요가 없을 수 있다. 따라서, 디코딩이 가장 빨리 일어나는 위치(방법 2-b 참조)에 SSB 인덱스가 매핑될 수 있다. 다만, 디코딩이 가장 빨리 일어나는 위치에, 유보 비트로 사용되는 SSB 인덱스 필드가 있으면 BLER 성능이 나빠지는 단점이 발생할 수 있다. 따라서, 알려진 비트들을 위해 사용되는 위치들을 제외한 나머지 위치들 중 디코딩 순서가 빠른 위치들에 SSB 인덱스가 될 수 있다. 예를 들어, SFN 및 HF이 총 11 비트의 알려진 비트들인 경우, N=512인 폴라 코드의 비트 인덱스들 중 K=56을 위한 비트 인덱스들 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}를 참조하면, 신뢰도가 가장 나쁜 11개 위치들의 순서는 다음과 같다: {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485}. {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485}를 제외하고 디코딩 순서가 빠른 3개 비트 위치들, 즉, {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485}를 제외한 나머지 비트 인덱스들 중에서 크기가 작은 비트 인덱스들 3개는 다음과 같다: {254, 255, 379}.
* 비트 위치 예 2: SSB 인덱스 정보가 PBCH를 위한 폴라 코드의 입력 위치들 중 디코딩 순서가 빠른 입력 위치들에 배치되고, 나머지 정보는 SSB 인덱스 정보가 배치된 위치를 제외한 위치들에 배치될 수 있다. 다시 말해, 미지의 SSB 인덱스를 우선적으로 디코딩 순서가 빠른 입력 위치들(즉, 비트 위치들)에 매핑되고, 나머지 알려진 비트들은 상기 미지의 SSB 인덱스가 매핑된 비트 위치들을 제외한 나머지 비트 위치들에 매핑될 수 있다. 예를 들어, PBCH의 페이로드가 매핑될 수 있는 56개 비트 인덱스들을 신뢰도의 오름차순으로 정렬하여 얻어진 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}에서 크기가 가장 작은 비트 인덱스들 {247, 253, 254}에 미지의 SSB 인덱스가 매핑되고, SFN의 2번째 및 3번째 LSB들은 신뢰도가 가장 낮은 2개 비트 인덱스들 {441, 469}에 매핑되며, 2번째 및 3번째 LSB들을 제외한 나머지 SFN 비트들은 미지의 SSB 인덱스와 SFN의 2번째 및 3번째 LBS들이 매핑된 비트 인덱스들을 제외한 나머지 비트 인덱스들 중에서 신뢰도가 가장 낮은 8개 비트 인덱스들 {367, 375, 444, 470, 483, 415, 485, 473}에 매핑될 수 있다. HF 1비트, 그리고 RAN2 비트들 중 1비트(예, 주파수 온/오프 관련 비트)가 다음 신뢰도 순서에 매핑될 수 있다. 예를 들어, HF 1 비트 및 주파수 온/오프 관련 1 비트가 상으로 미지의 SSB 인덱스 및 SFN이 매핑된 비트 인덱스들을 제외한 나머지 비트 인덱스들 중에서 낮은 신뢰도를 갖는 2개 비트 인덱스에 매핑할 수 있다. PBCH의 페이로드가 매핑될 수 있는 56개 비트 인덱스들을 신뢰도의 오름차순으로 정렬하여 얻어진 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511}를 참조하면, HF와 RAN2 비트들 중 1 비트는 SFN에 사용된 마지막 비트 인덱스 '473' 다음의 비트 인덱스들 {474, 379}의 순으로 매핑될 수 있다. 또는 발생 확률에 따라(예를 들어, RAN2 비트들 중 1 비트가 알려진 비트가 될 확률이 HF가 알려진 비트가 될 확률보다 높은 경우), HF, RAN2 비트들 중 1 비트가 {379, 474}의 순으로 매핑되는 것도 가능하다. 또는 HF와 주파수 온/오프 관련 비트 중 1 비트, 즉, HF 1 비트 또는 주파수 온/오프 관련 1 비트는 디코딩 순서 상으로 미지의 SSB 인덱스 다음에 매핑될 수도 있다. 예를 들어, HF와 주파수 온/오프 관련 비트 중 하나는 SSB 인덱스 정보가 매핑되는 비트 인덱스들 {247, 253, 254}를 제외하고 디코딩 순서가 가장 빠른 비트 인덱스 {255}에 매핑되고, 나머지 1 비트는 {247, 253, 254}, {255} 및 SFN을 위한 {367, 375, 444, 470, 483, 415, 485, 473}을 제외한 비트 인덱스들 중에서 신뢰도가 가장 낮은 {474}에 매핑될 수 있다. 이후 나머지 알려진 비트들이 신뢰도가 낮은 순으로(즉, 신뢰도가 낮은 비트 인덱스부터 신뢰도가 높은 비트 인덱스의 순으로) 매핑한 후, 미지의 비트들이 나머지 비트 인덱스들에 신뢰도가 낮은 비트 인덱스부터 신뢰도가 높은 비트 인덱스 순으로 매핑된다. 예를 들어, 나머지 RAN2 비트들, 셀 온/오프 비트, CORESET 비트 필드들이 신뢰도가 낮은 비트 인덱스부터 신뢰도가 높은 비트 인덱스 순으로 매핑된다.
* 비트 위치 예 3: SSB 인덱스 정보가 PBCH를 위한 폴라 코드의 비트 위치들 중 디코딩 순서가 빠른 입력 위치들인 {247, 253, 254, 255} 중 3개 비트 위치들에 배치되고, HF 혹은 RAN2 정보 중 1 비트(예, 주파수 온/오프 관련 정보)가 {247, 253, 254, 255} 중 SSB 인덱스 정보가 배치되지 않은 비트 위치에 배치될 수 있다. 예를 들어, 비트 위치 예 2와 같이, 디코딩 순서가 빠른 {247, 253, 254, 255} 중에서 앞에서 3개 비트가 SSB 인덱스를 위해 선택될 수 있다. 또는 UE가 SSB 인덱스를 디코딩하여 CRC 체크없이 사용하는 경우를 고려하여, BER이 낮은 순(표 6 또는 도 16 참조)으로 {253, 254, 255}가 선택될 수도 있다. {253, 254, 255}에 미지의 SSB 인덱스가 매핑될 경우 연속적 비트 위치들에 미지의 SSB 인덱스가 매핑되는 것이므로 구현이 용이해지는 장점이 있다. 연속적 비트 위치들에 SSB 인덱스가 매핑되면, 상기 SSB 인덱스를 위해 연속된 메모리 주소가 사용될 수 있으므로, 읽기/쓰기 동작이 용이해져 인코딩/디코딩 구현이 용이해지기 때문이다. SFN의 위치는 비트 위치 예 2에서와 같고 HF 비트는 {247}에, 주파수 온/오프 관련 비트는 {474}에 매핑될 수 있다. 또는 SFN의 위치는 비트 위치 예 2에서와 같고 HF 비트는 {474}에, 주파수 온/오프 관련 비트는 {247}에 매핑될 수 있다. 또는, SFN의 2번째 및 3번째 LSB들은 {441, 469}에 배치되고, 나머지 SFN 비트들은 {247, 367, 375, 444, 470, 483, 415, 485}가 배치되며, HF 1 비트, RAN2 비트들 중 1비트(예, 주파수 온/오프 관련 비트)는 {473, 474}에 또는 {474, 473}에 배치될 수 있다.
N=512인 폴라 코드를 길이 256인 상위 서브-코드와 길이 256인 하위 서브-코드로 구분하면, 56개 비트 인덱스들 {441, 469, 247, 367, 253, 375, 444, 470, 483, 415, 485, 473, 474, 254, 379, 431, 489, 486, 476, 439, 490, 463, 381, 497, 492, 443, 382, 498, 445, 471, 500, 446, 475, 487, 504, 255, 477, 491, 478, 383, 493, 499, 502, 494, 501, 447, 505, 506, 479, 508, 495, 503, 507, 509, 510, 511} 중 상위 서브-코드에 속하는 비트 인덱스들은 {247, 253, 254, 255}뿐이며 나머지 비트 인덱스들은 하위 서브-코드에 속한다. 앞서 언급한 바와 같이 일반적으로 폴라 코드의 디코더는 폴라 코드의 상위 행(row)부터 시작하여 하위 행쪽으로 디코딩하도록 설계되므로, 상위 서브-코드가 하위 서브-코드에 비해 빨리 디코딩된다. 따라서 SSB 인덱스 및/또는 HF, 혹은 SSB 인덱스 및/또는 RAN2 비트를 {247, 253, 254, 255}에 배치하면 수신 장치가 {247, 253, 254, 255}에 매핑된 SSB 인덱스 및/또는 HF, 혹은 SSB 인덱스 및/또는 RAN2 비트를 다른 정보에 비해 빨리 디코딩할 수 있다. 이 경우, SSB 인덱스 및/또는 HF만 필요한 장치, SSB 인덱스 및/또는 RAN2 비트만 필요한 장치는 SSB 인덱스 및/또는 HF, 혹은 SSB 인덱스 및/또는 RAN2 비트가 다른 비트 인덱스들에 매핑되었을 때보다 빨리 PBCH에 대한 디코딩을 종료 혹은 완료할 수 있다.
SSB 인덱스를 {247, 253, 254}에 매핑하고 HF 아니면 RAN2 비트가 {255}에 매핑하는 비트 위치 예 2의 경우, 디코더가 HF (혹은 RAN2 비트)에 대한 디코딩을 완료하려면 비트 인덱스 247부터 248, 249,...,254에 대한 디코딩을 수행해야 한다. 이에 비해, SSB 인덱스를 {253, 254, 255}에 매핑하고 HF 아니면 RAN2 비트를 {247}에 매핑하는 비트 위치 예 3의 경우, {247}을 디코딩하면 HF 혹은 RAN2 비트가 얻어질 수 있다.
비트 위치 예 1, 비트 위치 예 2 및 비트 위치 예 3에서는 SSB 인덱스 정보, SSB 정보 및 HF 정보, 또는 SSB 정보 및 RAN2 정보가 디코딩 순서가 빠른 비트 위치들에 배치되는 PBCH 파라미터들로서 설명되었으나, SSB 인덱스 정보, HF 정보, 및/또는 RAN2 정보가 아닌 다른 PBCH 파라미터도 디코딩 순서를 고려하여 폴라 코드의 비트 위치들에 배치되는 것이 가능하다.
도 17은 본 명세서에 예시된 비트 위치 예들에 대한 성능을 비교한 것이다. 도 17(a)는 56개 정보 비트들에 대한 BER 그래프를 나타낸 것이고, 도 17(b)는 HF가 알려진 비트이고 상기 HF가 비트 인덱스 {247}에 매핑된 경우에 대한 BER 그래프이며, 상기 도 17(c)는 HF가 알려진 비트이고 상기 HF가 비트 인덱스 {255}에 매핑된 경우에 대한 BER 그래프이다.
앞서 언급한 바와 같이, HF는 알려진 값일 수도 있고 아닐 수도 있으며, SSB 인덱스도 알려진 값일 수도 있고 아닐 수도 있다. HF만 알려진 값이고 SSB 인덱스가 알려진 값이 아니면, 상기 SSB 인덱스가 수신 장치에서 디코딩되어야 한다.
도 17(b)를 참조하면, HF가 알려진 값이고 SSB 인덱스가 알려진 값이 아니며, 상기 HF가 비트 인덱스 {247}에 배치되고 상기 SSB 인덱스가 비트 인덱스들 {253, 254, 255}에 배치되면, 디코딩 순서가 가장 빠른 비트 인덱스가 알려진 비트를 위해 사용되었으므로, 디코딩 과정에서 오류 전파를 가장 잘 막을 수 있다는 장점이 있다. 예를 들어, 인덱스의 (거의) 오름차순으로 디코딩이 진행되는 SC 디코딩의 특성으로 인해 BER=0인 비트 인덱스 {247}의 영향을 받아, 도 17(a)에 도시된 BER 성능에 비해, 도 17(b)의 예에서 BER 성능이 좋아진다. 마찬가지 이유로, 비트 인덱스들 {247, 253, 254, 255}에 배치된 4개 비트의 개선된 BER이 다른 비트 인덱스들에 배치된 비트들의 BER 성능에 영향을 미쳐, 56 비트의 정보에 대한 전체 BER 성능이 개선될 수 있다.
도 17(c)를 참조하면, HF가 알려진 값이고 SSB 인덱스가 알려진 값이 아니며, 상기 HF가 비트 인덱스 {255}에 배치되고 상기 SSB 인덱스가 비트 인덱스들 {247, 253, 254}에 배치되면, UE에게 알려진 HF가 배치된 비트 인덱스 {255}의 BER은 0이지만 {247, 253, 254}의 BER은 도 17(a)의 BER과 거의 유사하다. 도 17(c)의 예는 순차적인 디코딩에 의해 BER 성능을 약간 개선하기는 하지만, HF가 비트 인덱스 {255}에만 영향을 미치므로 도 17(b)에 비해서는 BER 성능 개선 정도가 떨어지게 될 것이다.
한편, SSB 인덱스가 알려진 값이고 HF가 알려지지 않은 값이면, HF가 수신 장치에서 디코딩되어야 한다. HF가 {247}에 배치되면, HF가 {255}에 배치되는 경우에 비해, 수신 장치는 HF의 값을 더 빨리 알아낼 수 있다.
도 18은 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB)에 포함되는 타이밍 정보 비트 필드들을 예시한 것이다.
PBCH 내 SSB 인덱스용 3 비트들 중 일부 비트가 특정한 용도로 사용될 수 있다. 예를 들어 6GHz 이하에서 미지의 SSB 인덱스 필드의 3 비트들은 유보 비트들로 동작할 수 있으므로, 6GHz 이상에서 SSB 인덱스 정보를 위해 사용되던 3개 비트들 중 일부가 6GHz 이하에서는 다른 정보로서 사용될 수 있다. 예를 들어, 6GHz 이상에서 SSB 인덱스로 사용되는 3 비트들 중 하나가 6GHz 이하에서는 PRB 오프셋 정보를 위해 사용될 수 있다. 6GHz 이상에서 SSB 인덱스로 사용되는 3 비트들 중 하나가 6GHz 이하에서는 PRB 오프셋 정보를 위해 사용되면, 표 8의 PRB 오프셋 정보를 위한 4 비트와 6GHz 이하에서 유보된 1 비트에 의해 PRB 오프셋 정보가 총 32개 값들을 나타낼 수 있다. 예를 들어, 미지의 SSB 인덱스가 폴라 코드의 비트 위치들 중 {253, 254, 255}에 배치되는 경우, 6GHz 이상에서는 도 18에서 SSB 인덱스의 3개 MSB들인 b3, b4, b5가 b3, b4, b5의 순서대로 순으로 {253, 254, 255}에 매핑될 수 있다. 6GHz이하에서 b3, b4, b5 중 일부 비트가 특정 용도로 활용될 수 있다. 예를 들어, 다음과 같이 6GHz이하에서 b3, b4, b5 중 일부 비트가 특정 용도의 정보(이하, 특정 정보)를 위해 선택될 수 있다.
> 1개 비트 선택 시:
>> 유보 비트 사용 예 1-1: 디코딩 순서가 가장 빠른 {253}에 매핑된 비트, 즉, b3가 선택될 수 있다.
>> 유보 비트 사용 예 1-2: 특정 정보가 {254} 또는 {255}에 배치될 수 있다. 이 경우, 길이 512인 폴라 코드 내 길이 256인 상위(upper) 서브-코드와 길이 256인 하위(lower) 서브-코드 중 상기 특정 정보가 상기 상위 서브-코드의 마지막 2개 비트들 중 하나에 배치된다. 유보 비트를 알려진 비트로 간주할 수 있는 경우, {254} 위치를 알려진 비트로 간주하면, {254} 위치의 비트는 재-인코딩되지 않을 수 있다. 따라서 비트 b4(즉, {254}) 또는 비트 b5(즉, {255})를 상기 특정 용도를 위해 선택하면 디코딩 복잡도를 가장 적게 할 수 있다.
> 2개 비트 선택 시:
>> 유보 비트 사용 예 2-1: 디코딩 순서가 빠른 {253, 254}에 매핑되는 b3 및 b4가 선택될 수 있다.
>> 유보 비트 사용 예 2-2: 예를 들어, 도 8을 참조하면, u1 ~ u8 중 홀수 항 u1, u3, u5 및 u7에 대한 디코딩 연산 방법과 짝수 항 u2, u4, u6 및 u8에 대한 디코딩 연산 방법이 다르다. 이 점을 고려하여, 디코더가 동일한 동작 혹은 연산을 수행할 수 있는 상위 서브-코드의 마지막 4개 비트 위치들 중에서 하위에 위치하는 비트 b3 및 비트 b5가 선택될 수 있다.
>> 유보 비트 사용 예 2-3: {253, 254, 255} 중 디코딩 복잡도가 가장 낮은 비트 b4 및 비트 b5가 선택될 수 있다.
> 3개 비트 선택 시: 3개 비트가 특정 정보를 위해 사용되는 경우에는 b3, b4, b5 전부가 상기 특정 정보를 위해 사용된다.
b3, b4, b5 중 일부 비트가 특정 역할을 하기 위해 b3, b4, b5의 위치가 미지의 SSB 인덱스를 위한 비트 인덱스들 {253, 254, 255} 내에서 변경될 수 있다.
> b3가 특정 역할을 하는 경우:
>> 유보 비트 사용 예 3-1: b3가 {253}에 배치될 수 있다. {253}은 원래 b3의 위치였으므로 b3의 위치를 변경하지 않고 그대로 {253}에 매핑된다.
>> 유보 비트 사용 예 3-2: 유보 비트 사용 예 1-2에서와 같은 이유로 {254} 또는 {255}에 b3가 위치할 수 있다.
마찬가지 이유로 b4 또는 b5가 특정 역할을 하는 경우, b4 또는 b5가 유보 비트 사용 예 3-1 및 유보 비트 사용 예 3-2에와 같이 {253} 또는 {254} 또는 {255}에 위치할 수 있다.
유보 비트 사용 예 3-1에서와 같이 특정 역할을 하는 비트의 위치가 원래의 위치와 동일한 경우에는 나머지 비트의 위치도 동일하게 유지될 수 있다. 그러나, 유보 비트 사용 예 3-2에서와 같이 특정 역할을 하는 비트가 원래의 위치와 다르게 되면 다음과 같은 방식으로 나머지 비트(들)의 위치가 정해질 수 있다.
> 유보 비트 사용 예 4-1: SSB 인덱스의 비트들 b3, b4, b5 중 특정 역할을 하는 비트가 배치될 비트 인덱스에 있던 비트를 상기 특정 역할을 하는 비트가 배치됐었던 비트 인덱스에 배치한다. 예를 들어, b3가 특정 역할 비트라 하고 b3를 {254}에 배치시키는 경우, {254}에 있던 b4는 b3의 원래 위치 {253}에 배치다. 이에 따라, b4, b3, b5에 대한 비트 인덱스들은 {253, 254, 255}가 된다.
> 유보 비트 사용 예 4-2: 특정 역할을 하는 비트의 원래 위치로부터 변경하려는 위치까지 순환 쉬프터를 이용하여 SSB 인덱스의 비트들 b3, b4, b5 이동시킬 수 있다. 예를 들어, b3가 특정 역할 비트라 하고, b3를 {254}에 배치하고자 하는 경우, 우측 순환 쉬프터를 사용한다면, b5, b3, b4에 대한 폴라 코드의 비트 위치들은 {253, 254, 255}가 된다.
동시에 2개 비트들이 특정 역할을 하는 경우, 예를 들어, b3 및 b4가 특정 역할을 하는 경우 다음과 같이 비트 인덱스들이 선택될 수 있다.
> 유보 비트 사용 예 5-1: b3 및 b4가 원래 위치 그대로 {253, 254}에 배치될 수 있다. 또는 디코딩 순서가 빠른 {253, 254}에 배치될 수도 있다.
> 유보 비트 사용 예 5-2: 디코더가 동일한 동작 혹은 연산을 수행할 수 있는 상위 서브-코드의 마지막 4개 비트 위치들 중에서 하위에 위치하는 {253, 255}에 b3 및 b4가 배치될 수 있다.
> 유보 비트 사용 예 5-3: {254, 255}가 길이 512인 폴라 코드 중 길이 256인 상위 서브-코드의 마지막 2개 비트 위치들이어서 복잡도가 가장 적으므로, b3 및 b4가 {254, 255}에 배치될 수 있다.
유보 비트 사용 예들 5-1, 5-2 및 5-3에서는 2개 비트들이 배치되는 위치는 서로 바뀔 수 있다. 예를 들어 b3, b4가 {253, 254}에 매핑될 수도 있고 또는 {254, 255}에 매핑될 수도 있다. 마찬가지 이유로 b3, b5 또는 b4, b5가 특정 역할을 하는 경우 유보 비트 사용 예들 5-1, 5-2 및 5-3에서와 같이 폴라 코드의 비트 위치들에 배치될 수 있다.
특정 역할을 하는 2개 비트들의 위치가 원래의 위치와 동일한 경우에는 나머지 비트의 위치도 동일하게 유지된다. 그러나 특정 역할을 하는 2개 비트들의 위치가 원래의 위치와 다르게 되면, 다음과 같은 방식으로 나머지 비트의 비트 위치(예, 비트 인덱스)가 결정될 수 있다.
> 유보 비트 사용 예 6-1: SSB 인덱스의 비트들 b3, b4, b5 중 특정 역할을 하는 비트가 배치될 비트 인덱스에 있던 비트를 상기 특정 역할을 하는 비트가 배치됐었던 비트 인덱스에 배치한다. 예를 들어, b3, b5가 특정 역할 비트들이고 {253, 254}에 배치하고자 하는 경우, {253}에 있던 비트 b3는 원래 비트 위치와 동일한 비트 위치인 {253}에 그대로 매핑되고, {255}에 있던 비트 b5는 b4의 원래 비트 위치 {254}에 배치된다. 이에 따라, b3, b5, b4에 대한 위치는 {253, 254, 255}가 된다.
각 비트 별 비트 위치 교환(유보 비트 사용 예 6-1 참조)을 사용하지 않고 순환 쉬프터를 사용하는 경우 유보 비트 사용 예들 5-1, 5-2 및 5-3와 마찬가지 방식으로 b3, b4, b5가 폴라 코드의 비트 위치들에 배치될 수 있다. 예를 들어, 우측 순환 쉬프트를 사용하는 경우 b3, b4, b5 또는 b5, b3, b4 또는 b4, b5, b3이 {253, 254, 255}에 배치될 수 있다.
동시에 2개 비트 이상이 특정 역할을 하는 경우 유보 비트 사용 예 4-1 및 유보 비트 사용 예 6-1에서와 같이 비트 위치들이 직접 교환되는 방법과, 유보 비트 사용 예들 5-1, 5-2 및 5-3에서와 같이 순환 쉬프터를 사용하는 방법을 동시에 적용함으로써 b3, b4, b5가 원하는 비트 위치들에 매핑될 수 있다. 상기 비트 위치들은 폴라 코드의 입력에 대한 위치이므로 상향링크 제어 정보(uplink control information, UCI)의 경우에는 분산-CRC에 의한 인터리버 효과를 고려하여 도 18에 예시된 비트들이 폴라 코드의 비트 위치들에 배치될 수 있다. 예를 들어, 분산-CRC 인터리버의 입력 비트 위치들 중 2, 3, 5번째 입력 비트 위치들에 입력된 비트들을 폴라 코드의 비트 인덱스 {253, 254, 255}에 매핑하도록 구성된 경우, b3, b4, b5는 상기 분산-CRC 인터리버 전단의 입력으로 2, 3, 5번째에 위치하게 된다.
도 19는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
전송 장치(10) 및 수신 장치(20)는 정보 및/또는 데이터, 신호, 메시지 등을 나르는 무선 신호를 전송 또는 수신할 수 있는 트랜시버(13, 23)과, 무선 통신 시스템 내 통신과 관련된 각종 정보를 저장하는 메모리(12, 22), 상기 트랜시버(13, 23) 및 메모리(12, 22) 등의 구성요소와 동작적으로 연결되어, 상기 구성요소를 제어하여 해당 장치가 전술한 본 발명의 예들 중 적어도 하나를 수행하도록 메모리(12, 22) 및/또는 트랜시버(13, 23)을 제어하도록 구성된(configured) 프로세서(11, 21)를 각각 포함한다. 트랜시버는 무선 주파수(radio frequency, RF) 유닛이라고 칭하기도 한다.
메모리(12, 22)는 프로세서(11, 21)의 처리 및 제어를 위한 프로그램을 저장할 수 있고, 입/출력되는 정보를 임시 저장할 수 있다. 메모리(12, 22)가 버퍼로서 활용될 수 있다.
프로세서(11, 21)는 통상적으로 전송 장치 또는 수신 장치 내 각종 모듈의 전반적인 동작을 제어한다. 특히, 프로세서(11, 21)는 본 발명을 수행하기 위한 각종 제어 기능을 수행할 수 있다. 프로세서(11, 21)는 컨트롤러(controller), 마이크로 컨트롤러(microcontroller), 마이크로 프로세서(microprocessor), 마이크로 컴퓨터(microcomputer) 등으로도 불릴 수 있다. 프로세서(11, 21)는 하드웨어(hardware) 또는 펌웨어(firmware), 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 발명을 구현하는 경우에는, 본 발명을 수행하도록 구성된 ASICs(application specific integrated circuits) 또는 DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays) 등이 프로세서(11, 21)에 구비될 수 있다. 한편, 펌웨어나 소프트웨어를 이용하여 본 발명을 구현하는 경우에는 본 발명의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며, 본 발명을 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서(11, 21) 내에 구비되거나 메모리(12, 22)에 저장되어 프로세서(11, 21)에 의해 구동될 수 있다.
전송 장치(10)의 프로세서(11)는 상기 프로세서(11) 또는 상기 프로세서(11)와 연결된 스케줄러로부터 스케줄링되어 외부로 전송될 신호 및/또는 데이터에 대하여 소정의 부호화(coding) 및 변조(modulation)를 수행한 후 트랜시버(13)에 전송한다. 예를 들어, 프로세서(11)는 전송하고자 하는 데이터 열을 역다중화 및 채널 부호화, 스크램블링, 변조과정 등을 거쳐 L개의 레이어로 변환한다. 부호화된 데이터 열은 코드워드로 지칭되기도 하며, MAC 계층이 제공하는 데이터 블록인 수송 블록과 등가이다. 일 수송 블록(transport block, TB)은 일 코드워드로 부호화되며, 각 코드워드는 하나 이상의 레이어의 형태로 수신 장치에 전송되게 된다. 주파수 상향 변환을 위해 트랜시버(13)은 오실레이터(oscillator)를 포함할 수 있다. 트랜시버(13)은 N t 개( N t 는 1 이상의 양의 정수)의 전송 안테나를 포함할 수 있다.
수신 장치(20)의 신호 처리 과정은 전송 장치(10)의 신호 처리 과정의 역으로 구성된다. 프로세서(21)의 제어 하에, 수신 장치(20)의 트랜시버(23)은 전송 장치(10)에 의해 전송된 무선 신호를 수신한다. 상기 트랜시버(23)은 N r 개의 수신 안테나를 포함할 수 있으며, 상기 트랜시버(23)은 수신 안테나를 통해 수신된 신호 각각을 주파수 하향 변환하여(frequency down-convert) 기저대역 신호로 복원한다. 트랜시버(23)은 주파수 하향 변환을 위해 오실레이터를 포함할 수 있다. 상기 프로세서(21)는 수신 안테나를 통하여 수신된 무선 신호에 대한 디코딩(decoding) 및 복조(demodulation)를 수행하여, 전송 장치(10)가 본래 전송하고자 했던 데이터를 복원할 수 있다.
트랜시버(13, 23)은 하나 이상의 안테나를 구비한다. 안테나는, 프로세서(11, 21)의 제어 하에 본 발명의 일 예에 따라, 트랜시버(13, 23)에 의해 처리된 신호를 외부로 전송하거나, 외부로부터 무선 신호를 수신하여 트랜시버(13, 23)으로 전달하는 기능을 수행한다. 안테나는 안테나 포트로 불리기도 한다. 각 안테나는 하나의 물리 안테나에 해당하거나 하나보다 많은 물리 안테나 요소(element)의 조합에 의해 구성될(configured) 수 있다. 각 안테나로부터 전송된 신호는 수신 장치(20)에 의해 더는 분해될 수 없다. 해당 안테나에 대응하여 전송된 참조신호(reference signal, RS)는 수신 장치(20)의 관점에서 본 안테나를 정의하며, 채널이 일 물리 안테나로부터의 단일(single) 무선 채널인지 혹은 상기 안테나를 포함하는 복수의 물리 안테나 요소(element)들로부터의 합성(composite) 채널인지에 관계없이, 상기 수신 장치(20)로 하여금 상기 안테나에 대한 채널 추정을 가능하게 한다. 즉, 안테나는 상기 안테나 상의 심볼을 전달하는 채널이 상기 동일 안테나 상의 다른 심볼이 전달되는 상기 채널로부터 도출될 수 있도록 정의된다. 복수의 안테나를 이용하여 데이터를 송수신하는 다중 입출력(Multi-Input Multi-Output, MIMO) 기능을 지원하는 트랜시버의 경우에는 2개 이상의 안테나와 연결될 수 있다.
전송 장치(10) 혹은 그 프로세서(11)는 본 발명에 따른 폴라 인코더를 포함하도록 구성되며, 수신 장치(20) 혹은 그 프로세서(21)는 본 발명에 따른 폴라 디코더를 포함하도록 구성될 수 있다.
몇몇 시나리오들에서 본 명세서에 기재된 기능들, 과정들 및/또는 방법들은 프로세싱 칩에 의해 구현될 수 있다. 프로세싱 칩은 SoC(system on chip), 칩셋 등으로 불릴 수 있다. 프로세싱 칩은 프로세서와 메모리를 포함하며, 통신 장치(10, 20)에 장착(mount)되거나 설치(install)되거나 연결될 수 있다. 상기 프로세싱 칩은 본 명세서에 기재된 방법들, 예들 중 어느 하나를 수행 또는 제어하도록 구성되거나, 상기 프로세싱 칩이 장착, 설치, 혹은 연결된 통신 장치에 의해 그러한 방법 또는 예가 수행되도록 할 수 있다. 도 19에 예시된 전송 장치(10) 및/또는 수신 장치(20)가 상기 통신 장치가 될 수 있다. 프로세싱 칩 내 메모리는, 상기 프로세서 혹은 상기 통신 장치에 의해 실행될 때 상기 프로세서 혹은 통신 장치로 하여금 본 명세서에 기재된 기능들, 방법들 또는 예들 중 일부 또는 전부를 수행하도록 하는, 지시들을 포함한 소프트웨어 코드 혹은 프로그램을 저장하도록 구성될 수 있다. 상기 프로세싱 칩 내 메모리는 상기 프로세싱 칩의 프로세서에 의해 생성된 정보 혹은 데이터, 혹은 상기 프로세싱 칩의 상기 프로세서에 의해 복원된 혹은 얻어진 정보를 저장 혹은 버퍼링하도록 구성될 수 있다. 상기 정보 또는 데이터의 전송 혹은 수신을 수반(involve)하는 하나 이상의 프로세스들이 상기 프로세서에 의해 혹은 상기 프로세서의 제어 하에 수행될 수 있다. 예를 들어, 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버에 정보 혹은 데이터를 포함하는 신호를 전달하고, 상기 트랜시버로 하여금 상기 정보 혹은 데이터를 포함하는 무선 신호를 전송하도록 제어할 수 있다. 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버로부터 정보 혹은 데이터를 포함하는 신호를 수신하고, 상기 신호로부터 상기 정보 혹은 데이터를 획득하도록 구성될 수 있다.
예를 들어, 전송 장치(10)에 연결 혹은 장착되는 프로세서(11)는 본 발명의 예들 중 어느 하나에 따라 PBCH의 특정 비트들을 폴라 코드의 비트 위치들에 매핑하도록 구성될 수 있다. 상기 프로세서(11)는 상기 폴라 코드를 기반으로 상기 PBCH를 인코딩하거나 혹은 상기 PBCH를 인코딩하도록 폴라 인코더를 제어할 수 있다. 상기 프로세서(11)는 상기 PBCH를 포함하는 신호(예, 기저대역 신호)를 상기 프로세서(11)에 연결된 트랜시버(13)에 전달하도록 구성될 수 있다. 상기 프로세서(11)는 상기 PBCH를 포함하는 무선 신호를 전송하도록 상기 트랜시버(13)를 제어할 수 있다. 수신 장치(20)에 연결 혹은 장착되는 프로세서(21)는 본 발명의 예들 중 어느 하나에 따라 PBCH의 비트들을 디코딩하도록 구성될 수 있다. 예를 들어, 상기 프로세서(21)는 PBCH의 특정 비트들과 폴라 코드의 비트 인덱스들 간 매핑 관계를 기반으로 상기 폴라 코드를 이용하여 상기 PBCH를 디코딩하거나 상기 PBCH를 디코딩하도록 폴라 디코더를 제어할 수 있다. 상기 프로세서(21)는 PBCH를 포함한 무선 신호를 수신하도록 상기 프로세서(21)와 연결된 트랜시버(23)를 제어할 수 있다. 상기 프로세서(21)는 상기 무선 신호를 기저대역 신호로 주파수 하향변환(down convert)하도록 상기 트랜시버(23)를 제어할 수 있다. 상기 프로세서(21)는 상기 트랜시버(23)로부터 상기 PBCH를 포함한 기저대역 신호를 수신할 수 있다.
전송 장치에 연결 혹은 장치되는 상기 프로세서(11)는 상기 전송 장치와 수신 장치 간에 공유되는 폴라 시퀀스를 기반으로 PBCH를 통해 전송될 정보를 크기 N=512인 폴라 코드의 비트 위치들에 매핑하도록 구성될 수 있다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함할 수 있으며, 상기 하프-프레임 정보는 1 비트이고, 상기 SSB 인덱스 정보는 3 비트일 수 있다. 상기 프로세서(11)는 상기 하프-프레임 정보는 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하고, 상기 SSB 인덱스 정보 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑하도록 구성될 수 있다. 상기 프로세서(11)는 상기 폴라 코드를 기반으로 상기 정보를 인코딩하도록 구성될 수 있다. 상기 프로세서(11)는 상기 폴라 코드를 기반으로 상기 정보를 인코딩하도록 구성된 폴라 인코더를 포함할 수 있다. 상기 프로세서(11)는 상기 인코딩된 정보를 포함하는 상기 PBCH를 상기 트랜시버(13)에 전달할 수 있다. 상기 트랜시버(13)는, 상기 프로세서(11)의 제어 하에, 상기 PBCH를 포함하는 무선 신호를 셀 상에서 전송할 수 있다. 상기 프로세서(11)는 상기 PBCH의 페이로드를 총 56 비트로 구성할 수 있다. 상기 PBCH 내 상기 정보는 상기 PBCH가 전송되는 프레임에 대한 시스템 프레임 번호를 포함할 수 있다. 상기 프로세서(11)는 상기 프로세서는 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 각각(respectively) 매핑하도록 구성될 수 있다. 상기 프로세서(11)는 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 각각(respectively) 매핑하도록 구성될 수 있다.
수신 장치의 트랜시버(23)는 PBCH를 포함하는 무선 신호를 셀 상에서 수신한다. 상기 수신 장치에 연결 혹은 장치되는 상기 프로세서(23)는 전송 장치와 상기 수신 장치 간에 공유되는 폴라 시퀀스를 기반으로 상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하도록 구성될 수 있다. 상기 프로세서(23)는 상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하도록 구성된 폴라 디코더를 포함할 수 있다. 상기 프로세서(23) 또는 상기 폴라 디코더는 상기 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 상기 정보를 디코딩하도록 구성될 수 있다. 상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함할 수 있고, 상기 하프-프레임 정보는 1 비트일 수 있고, 상기 SSB 인덱스 정보는 3 비트일 수 있다. 상기 매핑 관계는 다음을 포함할 수 있다: 상기 하프-프레임 정보가 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑되고, 상기 SSB 인덱스 정보가 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑된다. 상기 프로세서(23)는 상기 PBCH의 신호로부터 총 56 비트의 PBCH 페이로드를 획득하도록 구성될 수 있다. 상기 PBCH 내 상기 정보는 상기 PBCH가 전송되는 프레임에 대한 시스템 프레임 번호를 포함할 수 있다. 상기 매핑 관계는 다음을 더 포함할 수 있다: 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑된다. 상기 매핑 관계는 다음을 더 포함할 수 있다: 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑된다. 상기 프로세서(23)는 상기 매핑 관계를 기반으로 PBCH 자원 상에서 수신한 신호를 디코딩하여 상기 시스템 프레임 번호를 얻어낼 수 있다.
상기 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 511에 일대일로 대응하는 비트 인덱스들 0 내지 511을 신뢰도의 오름차순으로 정렬한 시퀀스일 수 있다.
상술한 바와 같이 개시된 본 발명의 바람직한 구현 예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명의 예들은 무선 통신 시스템에서, 기지국, 사용자기기, 통신 장치에 연결 또는 장착되는 프로세싱 칩, 또는 기타 다른 장비에 사용될 수 있다.

Claims (15)

  1. 무선 통신 시스템에서 전송 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 전송함에 있어서,
    폴라 시퀀스를 기반으로 상기 PBCH 내 정보를 크기 N=512인 폴라 코드의 비트 위치들에 매핑;
    상기 폴라 코드를 기반으로 상기 정보를 인코딩;
    상기 정보를 포함하는 상기 PBCH를 전송하는 것을 포함하되,
    상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함하고,
    상기 하프-프레임 정보는 1 비트이고, 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑되고,
    상기 SSB 인덱스 정보는 3 비트이며, 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑되는,
    전송 방법.
  2. 제1항에 있어서,
    상기 정보를 포함한 상기 PBCH의 총 페이로드 크기는 56 비트인,
    전송 방법.
  3. 제1항에 있어서,
    상기 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 511에 일대일로 대응하는 비트 인덱스들 0 내지 511을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함하는,
    전송 방법.
  4. 제1항에 있어서,
    상기 정보는 상기 PBCH가 속하는 프레임에 대한 시스템 프레임 번호를 포함하고,
    상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑되고, 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑되는,
    전송 방법.
  5. 무선 통신 시스템에서 수신 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 수신함에 있어서,
    상기 PBCH를 수신; 및
    상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하는 것을 포함하며,
    상기 정보는 상기 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩되며,
    상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함하고,
    상기 하프-프레임 정보는 1 비트이고, 상기 SSB 인덱스 정보는 3 비트이며,
    상기 매핑 관계는 다음을 포함하는: 상기 하프-프레임 정보를 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하고, 상기 SSB 인덱스 정보가 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑하는,
    수신 방법.
  6. 제5항에 있어서,
    상기 정보를 포함한 상기 PBCH의 총 페이로드 크기는 56 비트인,
    수신 방법.
  7. 제5항에 있어서,
    상기 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 511에 일대일로 대응하는 비트 인덱스들 0 내지 511을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함하는,
    수신 방법.
  8. 제5항에 있어서,
    상기 정보는 상기 PBCH가 속하는 프레임에 대한 시스템 프레임 번호를 포함하고,
    상기 매핑 관계는 다음을 더 포함하는: 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑하고, 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑하는,
    수신 방법.
  9. 무선 통신 시스템에서 전송 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 전송함에 있어서,
    트랜시버, 및
    상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함하며, 상기 프로세서는:
    폴라 시퀀스를 기반으로 상기 PBCH 내 정보를 크기 N=512인 폴라 코드의 비트 위치들에 매핑;
    상기 폴라 코드를 기반으로 상기 정보를 인코딩;
    상기 정보를 포함하는 상기 PBCH를 전송하도록 상기 트랜시버를 제어하도록 구성되며,
    상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함하고,
    상기 하프-프레임 정보는 1 비트이고, 상기 프로세서는 상기 하프-프레임 정보를 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하도록 구성되고,
    상기 SSB 인덱스 정보는 3 비트이며, 상기 프로세서는 상기 SSB 인덱스 정보를 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑하도록 구성된,
    전송 장치.
  10. 제9항에 있어서,
    상기 정보를 포함한 상기 PBCH의 총 페이로드 크기는 56 비트인,
    전송 장치.
  11. 제9항에 있어서,
    상기 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 511에 일대일로 대응하는 비트 인덱스들 0 내지 511을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함하는,
    전송 장치.
  12. 제9항에 있어서,
    상기 정보는 상기 PBCH가 속하는 프레임에 대한 시스템 프레임 번호를 포함하고,
    상기 프로세서는 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑하고, 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑하도록 구성된,
    전송장치.
  13. 무선 통신 시스템에서 수신 장치가 물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 수신함에 있어서,
    트랜시버, 및
    상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함하며, 상기 프로세서는:
    상기 PBCH를 수신하도록 상기 트랜시버를 제어; 및
    상기 PBCH 내 정보를 크기 N=512인 폴라 코드를 기반으로 디코딩하도록 구성되며,
    상기 프로세서는 상기 정보를 상기 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩하도록 구성되며,
    상기 정보는 하프-프레임 정보와 동기 신호 및 PBCH 블록(synchronization signal and PBCH block, SSB) 인덱스 정보를 포함하고,
    상기 하프-프레임 정보는 1 비트이고, 상기 SSB 인덱스 정보는 3 비트이며,
    상기 매핑 관계는 다음을 포함하는: 상기 하프-프레임 정보가 상기 폴라 코드의 비트 위치들 0 내지 511 중에서 비트 위치 247에 매핑하고, 상기 SSB 인덱스 정보가 상기 폴라 코드의 비트 위치들 253, 254 및 255에 매핑하는,
    수신 장치.
  14. 제13항에 있어서,
    상기 정보를 포함한 상기 PBCH의 총 페이로드 크기는 56 비트인,
    수신 장치.
  15. 제13항에 있어서,
    상기 정보는 상기 PBCH가 속하는 프레임에 대한 시스템 프레임 번호를 포함하고,
    상기 매핑 관계는 다음을 더 포함하는: 상기 시스템 프레임 번호의 두 번째 및 세 번째 최하위 비트(least significant bit, LSB)들은 상기 폴라 코드의 비트 위치들 441, 469에 매핑하고, 상기 시스템 프레임 번호의 나머지 8개 비트들은 상기 폴라 코드의 비트 위치들 367, 375, 415, 444, 470, 473, 483 및 485에 매핑하는,
    수신장치.
PCT/KR2018/013919 2017-11-16 2018-11-14 Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치 WO2019098677A1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020526311A JP7074853B2 (ja) 2017-11-16 2018-11-14 Ｐｂｃｈ送信方法および送信装置、ならびにｐｂｃｈ受信方法および受信装置
CN201880017354.3A CN110419182B (zh) 2017-11-16 2018-11-14 发送pbch的方法和设备以及接收pbch的方法和设备
RU2020119598A RU2742974C1 (ru) 2017-11-16 2018-11-14 Способ и устройство передачи pbch, и способ и устройство приема pbch
EP18825854.5A EP3512137B1 (en) 2017-11-16 2018-11-14 Pbch transmitting method and transmitting device, and pbch receiving method and receiving device
MX2020004329A MX2020004329A (es) 2017-11-16 2018-11-14 Metodo de transmision y dispositivo de transmision de pbch, y metodo de recepcion y dispositivo de recepcion de pbch.
US16/247,842 US10602535B2 (en) 2017-11-16 2019-01-15 Method and apparatus for transmitting PBCH and method and apparatus for receiving PBCH
US16/803,178 US11375528B2 (en) 2017-11-16 2020-02-27 Method and apparatus for transmitting PBCH and method and apparatus for receiving PBCH

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762587451P 2017-11-16 2017-11-16
US62/587,451 2017-11-16
US201762591763P 2017-11-28 2017-11-28
US62/591,763 2017-11-28
US201762592354P 2017-11-29 2017-11-29
US62/592,354 2017-11-29
US201762593221P 2017-11-30 2017-11-30
US62/593,221 2017-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/247,842 Continuation US10602535B2 (en) 2017-11-16 2019-01-15 Method and apparatus for transmitting PBCH and method and apparatus for receiving PBCH

Publications (1)

Publication Number Publication Date
WO2019098677A1 true WO2019098677A1 (ko) 2019-05-23

Family

ID=66538670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/013919 WO2019098677A1 (ko) 2017-11-16 2018-11-14 Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치

Country Status (9)

Country Link
US (2) US10602535B2 (ko)
EP (1) EP3512137B1 (ko)
JP (1) JP7074853B2 (ko)
KR (1) KR102031098B1 (ko)
CN (1) CN110419182B (ko)
CL (1) CL2020000780A1 (ko)
MX (1) MX2020004329A (ko)
RU (1) RU2742974C1 (ko)
WO (1) WO2019098677A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114145030A (zh) * 2019-06-06 2022-03-04 诺基亚技术有限公司 蜂窝通信网络中的时间同步

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101089A1 (zh) * 2014-12-22 2016-06-30 华为技术有限公司 极性码的编码方法和编码装置
CN109964428A (zh) * 2016-09-28 2019-07-02 Idac控股公司 用于nr的波束形成系统中的有效广播信道
CN108024347B (zh) * 2016-11-04 2022-02-08 华为技术有限公司 下行信息传输方法、装置和设备
US10680660B2 (en) * 2017-06-05 2020-06-09 Huawei Technologies Co., Ltd. Method and apparatus for distributing assistant bits in encoding
CN109391363B (zh) * 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置
US11102736B2 (en) * 2017-10-24 2021-08-24 Qualcomm Incorporated Channel and synchronization raster
MX2020004329A (es) * 2017-11-16 2020-08-03 Lg Electronics Inc Metodo de transmision y dispositivo de transmision de pbch, y metodo de recepcion y dispositivo de recepcion de pbch.
WO2019100402A1 (zh) * 2017-11-27 2019-05-31 北京小米移动软件有限公司 信息指示方法及装置、基站和用户设备
US10505688B2 (en) * 2018-01-10 2019-12-10 At&T Intellectual Property I, L.P. Configuration of demodulation reference signals in beamformed wireless communication systems
MX2021011909A (es) * 2019-04-02 2021-10-26 Ericsson Telefon Ab L M Nodo de red, equipo de usuario (ue) y metodos asociados para la programacion del ue por el nodo de red.
US10959202B2 (en) * 2019-05-17 2021-03-23 Qualcomm Incorporated Fast timing acquisition for discontinuous reception (DRX)
KR20210007354A (ko) * 2019-07-11 2021-01-20 삼성전자주식회사 통신 장치의 동작 방법 및 통신 장치에 포함된 신호 처리 장치
US11082067B1 (en) * 2019-10-03 2021-08-03 Xilinx, Inc. System and method for determining bit types for polar encoding and decoding
KR102706925B1 (ko) * 2019-12-24 2024-09-13 삼성전자주식회사 통신 시스템에서 극부호의 복호화 장치 및 방법
WO2021137328A1 (ko) * 2019-12-31 2021-07-08 엘지전자 주식회사 무선 통신 시스템에서 레이트 매칭을 이용하여, 폴라 코딩에 기초한 채널 코딩을 수행하는 방법 및 장치
CN113259955B (zh) * 2020-02-07 2023-01-13 中国移动通信有限公司研究院 Pbch的传输方法、终端及网络侧设备
EP4226694A4 (en) * 2020-10-09 2024-07-10 Apple Inc SYNCHRONIZATION SIGNAL BLOCK TRANSMISSION IN WIRELESS COMMUNICATIONS
CN114390663B (zh) * 2020-10-22 2023-06-23 维沃移动通信有限公司 同步信号块的传输方法、装置、设备及存储介质
CN112470537B (zh) * 2020-10-28 2022-12-27 北京小米移动软件有限公司 信息传输方法、装置、通信设备和存储介质
KR102516557B1 (ko) * 2021-08-31 2023-04-03 한국과학기술원 이진 무선 통신 네트워크에서 프라이버시를 보호하는 데이터 추정 시스템 및 그의 동작 방법
WO2024096631A1 (ko) * 2022-11-04 2024-05-10 엘지전자 주식회사 무선 통신 시스템에서 ssb에 기초한 측정을 위한 방법 및 그 장치
CN116318184B (zh) * 2023-02-24 2024-06-25 深圳大学 一种pbch极化码编码系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537755B2 (en) * 2010-05-11 2013-09-17 Qualcomm Incorporated Rate matching device
KR20140077492A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing
KR20170097190A (ko) * 2014-12-22 2017-08-25 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 방법 및 인코딩 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102164025B (zh) * 2011-04-15 2013-06-05 北京邮电大学 基于重复编码和信道极化的编码器及其编译码方法
CN106899311B (zh) * 2012-09-24 2023-11-03 华为技术有限公司 混合极性码的生成方法和生成装置
EP3057255B1 (en) * 2013-11-04 2018-08-22 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar codes, and wireless communication device
CN105850059B (zh) * 2014-03-21 2020-01-31 华为技术有限公司 极性码的速率匹配方法和速率匹配装置
KR102208814B1 (ko) 2014-03-28 2021-01-28 삼성전자주식회사 통신 시스템에서 패킷 송수신 방법 및 장치
KR102201284B1 (ko) * 2014-12-08 2021-01-11 엘지전자 주식회사 5개를 초과하는 셀들을 반송파 집성에 따라 사용할 때의 pucch 전송 방법 및 사용자 장치
TW201733322A (zh) 2015-12-14 2017-09-16 Idac控股公司 使用極化碼凍結位元之wtru識別
CN107241128B (zh) * 2016-03-28 2022-03-01 中兴通讯股份有限公司 一种信息处理方法、装置及存储介质
CN111614361B (zh) * 2016-08-11 2021-05-04 华为技术有限公司 用于极化编码的方法、装置和设备
US10498481B2 (en) * 2017-01-09 2019-12-03 Mediatek Inc. Broadcast channel enhancement with polar code
MX2019009168A (es) * 2017-02-03 2019-11-05 Idac Holdings Inc Transmision y demodulacion de canal de difusion.
CN107342774B (zh) * 2017-04-25 2024-04-12 华为技术有限公司 编码方法、译码方法、装置和设备
TWI754104B (zh) * 2017-10-02 2022-02-01 聯發科技股份有限公司 輸入位元分配的方法及其設備
MX2020004329A (es) * 2017-11-16 2020-08-03 Lg Electronics Inc Metodo de transmision y dispositivo de transmision de pbch, y metodo de recepcion y dispositivo de recepcion de pbch.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537755B2 (en) * 2010-05-11 2013-09-17 Qualcomm Incorporated Rate matching device
KR20140077492A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
KR20170097190A (ko) * 2014-12-22 2017-08-25 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 방법 및 인코딩 장치
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Discussion on NR-PBCH Contents and Payload Size", R1-1713897, 3GPP TSG RAN WG1 MEETING #90, 20 August 2017 (2017-08-20), Prague, Czech Republic, XP051316689 *
E. ARIKAN: "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels", IEEE TRANSACTIONS ON INFORMATION THEORY, vol. 55, no. 7, July 2009 (2009-07-01), pages 3051 - 3073, XP011262510
PROC. IEEE INT. SYMP. INF. THEORY, July 2011 (2011-07-01), pages 1 - 5
See also references of EP3512137A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114145030A (zh) * 2019-06-06 2022-03-04 诺基亚技术有限公司 蜂窝通信网络中的时间同步

Also Published As

Publication number Publication date
CL2020000780A1 (es) 2020-10-09
CN110419182B (zh) 2022-04-08
US10602535B2 (en) 2020-03-24
RU2742974C1 (ru) 2021-02-12
KR102031098B1 (ko) 2019-10-11
CN110419182A (zh) 2019-11-05
US20190166611A1 (en) 2019-05-30
JP7074853B2 (ja) 2022-05-24
JP2021502782A (ja) 2021-01-28
US11375528B2 (en) 2022-06-28
MX2020004329A (es) 2020-08-03
EP3512137B1 (en) 2021-10-20
US20200196338A1 (en) 2020-06-18
EP3512137A1 (en) 2019-07-17
EP3512137A4 (en) 2020-08-26
KR20190056320A (ko) 2019-05-24

Similar Documents

Publication Publication Date Title
WO2019098677A1 (ko) Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2019194635A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system
WO2018084662A1 (en) Method and user equipment for transmitting random access signals, and method and base station for receiving random access signals
WO2016182274A1 (ko) 기계타입통신을 지원하는 무선 접속 시스템에서 기계타입통신 단말을 위해 정의되는 전송블록크기를 이용한 데이터를 송수신하는 방법 및 장치
WO2018062942A1 (en) Method for receiving control information for reference signal related to phase noise estimation and user equipment therefor
WO2018174672A2 (ko) 하향링크 신호 수신 방법 및 사용자기기, 그리고 하향링크 신호 전송 방법 및 기지국
WO2017217827A1 (ko) 데이터 전송 방법 및 전송 장치와, 데이터 수신 방법 및 수신 장치
WO2019031841A1 (ko) 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
WO2015076619A1 (ko) Pdcch의 묶음을 수신하는 방법 및 mtc 기기
WO2016117984A1 (ko) 기계타입통신을 지원하는 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 위한 장치
WO2018151555A1 (ko) 정보 전송 방법 및 전송장치
WO2019160363A1 (ko) 하향링크 데이터 채널을 송수신하는 방법 및 이를 위한 장치
WO2018231026A1 (ko) 정보 전송 방법 및 전송 장치
WO2014069944A1 (ko) 무선 통신 시스템에서 데이터를 송/수신하는 방법 및 장치
WO2015041487A1 (en) System and method for coverage enhancements of broadcast channels
WO2016053026A1 (en) System and method for improving spectral efficiency and coverage for user equipments
WO2019139412A1 (ko) 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치
WO2017222259A1 (ko) 데이터 전송 방법 및 송신기
WO2017171396A1 (ko) 무선 통신 시스템에서 기지국과 단말이 데이터 신호를 송수신하는 방법 및 이를 지원하는 장치
WO2014054908A1 (en) High-throughput beamforming mimo receiver for millimeter wave communication and method
WO2010131927A2 (ko) 다중 반송파 시스템에서 제어채널을 모니터링하는 장치 및 방법
WO2017023079A1 (ko) 폴라 코드에서의 데이터 비트 결정 방법 및 이를 위한 장치
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
WO2017196019A2 (ko) 무선 통신 시스템에서 기지국과 단말이 데이터 신호를 송수신하는 방법 및 이를 지원하는 장치
WO2018110961A1 (ko) 다중 집합 레벨에 따라 하향링크 제어 정보를 디코딩하는 방법 및 단말

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018825854

Country of ref document: EP

Effective date: 20190225

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18825854

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020526311

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE