WO2019139412A1 - 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치 - Google Patents

정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치 Download PDF

Info

Publication number
WO2019139412A1
WO2019139412A1 PCT/KR2019/000472 KR2019000472W WO2019139412A1 WO 2019139412 A1 WO2019139412 A1 WO 2019139412A1 KR 2019000472 W KR2019000472 W KR 2019000472W WO 2019139412 A1 WO2019139412 A1 WO 2019139412A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit positions
bit
bits
parity check
channel
Prior art date
Application number
PCT/KR2019/000472
Other languages
English (en)
French (fr)
Inventor
노광석
김봉회
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US16/958,820 priority Critical patent/US11411673B2/en
Publication of WO2019139412A1 publication Critical patent/WO2019139412A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Definitions

  • the present invention relates to a wireless communication system, and more particularly, to a method and apparatus for transmitting / receiving information.
  • M2M machine-to-machine
  • MTC machine type communication
  • the amount of data required to be processed in a cellular network is increasing very rapidly.
  • a carrier aggregation technique, a cognitive radio technique and the like for efficiently using more frequency bands, Multi-antenna technology and multi-base station cooperation technologies are being developed.
  • eMBB enhanced mobile broadband
  • RAT legacy radio access technology
  • massive machine type communication for providing various services anytime and anywhere by connecting a plurality of devices and objects is one of the major issues to be considered in the next generation communication.
  • the base station may transmit / receive uplink data and / or uplink / downlink control information to / from the UE (s)
  • a new scheme for efficient reception / transmission is required. In other words, there is a need for a scheme for efficiently utilizing high density nodes or high density user equipments for communication as the density of nodes increases and / or the density of user equipments increases.
  • polar codes In a new communication system, the use of polar codes is considered for improving channel coding performance.
  • the size of the polar code is generally much larger than the other codes used for channel coding. Therefore, when polar codes are used for channel coding, a scheme for reducing hardware complexity is required.
  • a method for a transmitting apparatus to transmit information in a wireless communication system.
  • the method comprises: mapping K + n bits of input information to a polar code; Encoding the input information based on the polar code; And transmitting the encoded input information.
  • the input information includes n parity check bits.
  • n1 parity check bits of the n parity check bits are mapped to least reliable bit positions among K + n bit positions of the polar code, and n-1 parity check bits (where n-n1 > 0) is mapped to n-n1 bit positions having a minimum row weight among K + n-n1 bit positions excluding the n1 least reliable bit positions among the (K + n) bit positions.
  • a method for a receiving device to receive information in a wireless communication system.
  • the method comprising: receiving encoded information; And decoding the encoded information based on a polar code.
  • the encoded information is decoded based on a mapping relationship between K + n-bit input information and bit positions of the polar code.
  • the input information includes n parity check bits.
  • the mapping relationship may comprise: mapping n1 parity-check bits of the n parity-check bits to least-reliable bit positions among K + n bit positions of the polar code, and wherein n-n1 (N-n1 > 0) with a minimum row weight of K + n-n1 bit positions excluding the n1 least reliable bit positions among the K + Map to n1 bit positions.
  • an apparatus for transmitting information in a wireless communication system may include: a transceiver; and a processor operably coupled to the transceiver.
  • the processor comprising: mapping K + n bits of input information to a polar code; Encoding the input information based on the polar code; And to control the transceiver to transmit the encoded input information.
  • the input information includes n parity check bits.
  • the processor maps the n1 parity-check bits of the n parity-check bits to the least-reliable bit positions of the K + n bit positions of the polar code, and wherein n-n1 parity- n1 > 0) is mapped to n-n1 bit positions having a minimum row weight among K + n-n1 bit positions excluding the n1 least reliable bit positions among the K + .
  • an apparatus for receiving information in a wireless communication system includes a transceiver, and a processor operably coupled to the transceiver.
  • the processor comprising: means for controlling the transceiver to receive encoded information; And to decode the encoded information based on a polar code.
  • the processor is configured to decode the encoded information based on a mapping relationship between K + n-bit input information and bit positions of the polar code.
  • the input information includes n parity check bits.
  • the mapping relationship may comprise: mapping n1 parity-check bits of the n parity-check bits to least-reliable bit positions among K + n bit positions of the polar code, and wherein n-n1 (N-n1 > 0) with a minimum row weight of K + n-n1 bit positions excluding the n1 least reliable bit positions among the K + Map to n1 bit positions.
  • the K + n bit positions among the total N bit positions of the polar code may be determined based on a predetermined polar sequence.
  • the predetermined polarity sequence includes a sequence of bit indexes 0 to N-1 corresponding to bit positions 0 to N-1 of the polar code on a one-to-one basis, in ascending order of reliability can do.
  • a wireless communication signal can be efficiently transmitted / received.
  • the overall throughput of the wireless communication system can be increased.
  • signals can be transmitted / received efficiently and at a low error rate in a wireless communication system.
  • the decoding speed can be improved.
  • a block error ratio (BLER) can be improved by assigning a specific bit to a specific bit position of a polar code.
  • Figure 1 illustrates the processing of a transport block in an LTE / LTE-A system.
  • FIG. 2 is a block diagram illustrating performing rate matching by separating a systematic portion and a parity portion of an encoded code block.
  • Figure 3 shows the internal structure of the circular buffer.
  • FIG. 4 is a block diagram for a polar code encoder.
  • FIG. 5 illustrates the concept of channel combining and channel splitting for channel polarization
  • FIG. 6 illustrates N-th level channel combining for polar codes.
  • Figure 7 illustrates the evolution of the decoding paths in the list-L decoding process.
  • Fig. 8 is shown to illustrate the concept of selecting the location (s) to which the information bit (s) will be allocated in the polar code.
  • Figure 9 illustrates puncturing and information bit allocation for polar codes.
  • FIG. 10 is shown to illustrate the concept of conventional cyclic redundancy check (CRC) codes and distributed CRC codes.
  • CRC cyclic redundancy check
  • FIG. 11 illustrates an encoding process and a decoding process in a conventional LTE system.
  • Figure 12 illustrates the frame structure
  • FIG. 13 illustrates input locations to polar codes for parity-check bits.
  • FIG. 14 is a block diagram showing components of a transmitting apparatus 10 and a receiving apparatus 20 that perform the present invention.
  • multiple access systems include a code division multiple access (CDMA) system, a frequency division multiple access (FDMA) system, a time division multiple access (TDMA) system, an orthogonal frequency division multiple access (OFDMA) system, a single carrier frequency division multiple access (MC-FDMA) system, and a multi-carrier frequency division multiple access (MC-FDMA) system.
  • CDMA may be implemented in wireless technologies such as Universal Terrestrial Radio Access (UTRA) or CDMA2000.
  • UTRA Universal Terrestrial Radio Access
  • CDMA2000 Code Division Multiple Access 2000
  • TDMA may be implemented in wireless technologies such as Global System for Mobile communications (GSM), General Packet Radio Service (GPRS), Enhanced Data Rates for GSM Evolution (EDGE) (i.e., GERAN) OFDMA may be implemented in wireless technologies such as IEEE (Institute of Electrical and Electronics Engineers) 802.11 (WiFi), IEEE 802.16 (WiMAX), IEEE 802-20, and evolved-UTRA (E-UTRA).
  • GSM Global System for Mobile communications
  • GPRS General Packet Radio Service
  • EDGE Enhanced Data Rates for GSM Evolution
  • E-UTRA evolved-UTRA
  • UTRA is part of Universal Mobile Telecommunication System (UMTS)
  • 3GPP (Long Term Evolution) is part of E-UMTS using E-UTRA.
  • 3GPP LTE adopts OFDMA in the downlink (DL) and adopts SC-FDMA in the uplink (UL).
  • LTE-Advanced is an evolutionary form of 3GPP LTE.
  • LTE-A LTE-Advanced
  • LTE-A LTE-Advanced
  • LTE-A LTE-Advanced
  • the expression “assumes” the device may mean that the channel transmitting entity transmits the channel so as to match the “assumption ".
  • the subject receiving the channel may mean that the channel is received or decoded in a form corresponding to the "assumption " on the assumption that the channel is transmitted in conformity with the” assumption ".
  • the UE may be fixed or mobile and various devices communicating with a base station (BS) to transmit and receive user data and / or various control information.
  • the UE may be a terminal equipment, a mobile station, a mobile terminal, a user terminal, a subscriber station, a wireless device, a personal digital assistant (PDA), a wireless modem ), A handheld device, and the like.
  • a BS is generally a fixed station that communicates with a UE and / or another BS, and exchanges various data and control information by communicating with a UE and another BS.
  • the BS may be referred to as other terms such as Advanced Base Station (ABS), Node-B (NB), Evolved-NodeB (eNB), Base Transceiver System (BTS), Access Point and Processing Server.
  • ABS Advanced Base Station
  • NB Node-B
  • eNB Evolved-NodeB
  • BTS Base Transceiver System
  • gNB Base Transceiver System
  • the base station of the UTRAN is called Node-B
  • eNB the base station of E-UTRAN
  • gNB base station of the new radio access technology network
  • the base station is collectively referred to as a BS regardless of the type or version of the communication technology.
  • a node refers to a fixed point that can communicate with a UE to transmit / receive a radio signal.
  • Various types of BSs may be used as nodes regardless of their names.
  • BS, NB, eNB, pico-cell eNB (PeNB), home eNB (HeNB), relay, repeater and the like can be nodes.
  • the node may not be a BS.
  • RRH, RRU, etc. generally have a lower power level of the BS.
  • RRH or RRU is generally connected to BS as a dedicated line such as an optical cable, the RRH / RRU and the BS Can be performed smoothly.
  • At least one antenna is installed in one node.
  • the antenna may be a physical antenna, an antenna port, a virtual antenna, or an antenna group.
  • a node is also called a point.
  • a cell refers to a geographical area where one or more nodes provide communication services. Accordingly, in the present invention, communication with a specific cell may mean communicating with a BS or a node providing a communication service to the specific cell. Also, a downlink / uplink signal of a specific cell means a downlink / uplink signal to / from a BS or a node providing communication service to the specific cell. A cell providing an uplink / downlink communication service to a UE is called a serving cell.
  • the channel state / quality of a specific cell means the channel state / quality of a channel or a communication link formed between a BS or a node providing a communication service to the particular cell and the UE.
  • the UE determines the downlink channel status from a particular node by comparing the CRS (s) transmitted on a cell-specific reference signal (CRS) resource allocated to the particular node with the antenna port / RTI > and / or CSI-RS (s) transmitted on a CSI-RS (Channel State Information Reference Signal) resource.
  • CRS cell-specific reference signal
  • CSI-RS Channel State Information Reference Signal
  • a 3GPP-based communication system uses a concept of a cell to manage radio resources, and a cell associated with a radio resource is distinguished from a cell in a geographical area.
  • the "cell” of a geographical area can be understood as a coverage where a node can provide a service using a carrier, and a "cell" of a radio resource is a frequency range bandwidth, BW).
  • the coverage of the node depends on the downlink coverage where the node can transmit a valid signal and the uplink coverage that can receive a valid signal from the UE depends on the carrier carrying the signal. It is also associated with the coverage of the "cell ".
  • the term "cell " can sometimes be used to denote the coverage of a service by a node, sometimes to the extent to which a radio resource, and sometimes a signal using the radio resource, can reach a valid strength.
  • a cell associated with a radio resource is defined as a combination of DL resources and UL resources, that is, a combination of a DL component carrier (CC) and a UL CC.
  • a cell may be configured to be a DL resource alone, or a combination of DL resources and UL resources. If carrier aggregation is supported, the linkage between the carrier frequency of the DL resource (or DL CC) and the carrier frequency of the UL resource (or UL CC) .
  • SIB2 System Information Block Type 2
  • the carrier frequency may be equal to the center frequency of each cell or CC.
  • a cell operating on a primary frequency will be referred to as a primary cell (Pcell) or a PCC
  • a cell operating on a secondary frequency (or SCC) will be referred to as a secondary cell cell, Scell) or SCC.
  • the carrier corresponding to the Pcell in the downlink is called a downlink primary CC (DL PCC)
  • the carrier corresponding to the Pcell in the uplink is called a UL primary CC (DL PCC).
  • Scell means a cell which can be set after a radio resource control (RRC) connection establishment is made and can be used for providing additional radio resources.
  • RRC radio resource control
  • a Scell may form together with the Pcell a set of serving cells for the UE.
  • the carrier corresponding to the Scell in the downlink is referred to as a DL secondary CC (DL SCC)
  • DL SCC DL secondary CC
  • UL SCC UL secondary CC
  • the 3GPP-based communication standard includes downlink physical channels corresponding to resource elements carrying information originating from an upper layer and downlink physical channels used by the physical layer but corresponding to resource elements not carrying information originated from an upper layer Physical signals are defined.
  • a Physical Downlink Shared Channel (PDSCH), a Physical Broadcast Channel (PBCH), a Physical Multicast Channel (PMCH), a Physical Control Format Indicator Channel a physical downlink control channel (PDCCH), and a physical hybrid ARQ indicator channel (PHICH) are defined as downlink physical channels, and a reference signal and a synchronization signal Are defined as downlink physical signals.
  • a reference signal also referred to as a pilot, refers to a signal of a particular predetermined waveform that the BS and the UE are aware of, for example a cell specific RS, a UE- A specific RS (UE-specific RS, UE-RS), a positioning RS (PRS) and channel state information RS (CSI-RS) are defined as downlink reference signals.
  • the 3GPP-based communication standard includes uplink physical channels corresponding to resource elements carrying information originating from an upper layer and uplink channels corresponding to resource elements used by the physical layer but not carrying information originated from an upper layer The physical signals are defined.
  • PUSCH physical uplink shared channel
  • PUCCH physical uplink control channel
  • PRACH physical random access channel
  • DMRS demodulation reference signal
  • SRS sounding reference signal
  • a Physical Uplink Control CHannel (PUCCH), a Physical Uplink Control Channel (PUSCH), a Physical Uplink Control Channel (PUSCH), and a Physical Uplink Control Channel (PUSCH) (Uplink Shared CHannel) / PRACH (Physical Random Access CHannel) refers to a set of time-frequency resources or a set of resource elements for carrying Uplink Control Information (UCI) / uplink data / random access signals.
  • UCI Uplink Control Information
  • the expression that the user equipment transmits a PUCCH / PUSCH / PRACH is referred to as PUCCH / PUCCH / PRACH and / or PUCCH / PUCCH /
  • the expression that the BS transmits PDCCH / PCFICH / PHICH / PDSCH is used to indicate that the BS transmits PDCCH / PCFICH / PHICH / PDSCH or downlink data / control information Is used in the same sense.
  • 3GPP LTE / LTE-A standard documents such as 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 and 3GPP TS 36.331 and the like and 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331, etc.
  • 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331, etc.
  • 3GPP LTE / LTE-A standard documents such as 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 and 3GPP TS 3
  • next-generation RAT which takes into account advanced mobile broadband communications
  • massive MTC massive MTC
  • URLLC Ultra-Reliable and Low Latency Communication
  • 3GPP is conducting studies on next generation mobile communication systems after EPC.
  • the present invention is referred to as a new RAT (new RAT, NR) or 5G RAT.
  • NR communication systems are required to support significantly better performance than existing fourth generation (4G) systems in terms of data rate, capacity, latency, energy consumption and cost.
  • 4G fourth generation
  • NR systems need to make considerable progress in the areas of bandwidth, spectral, energy, signaling efficiency, and cost per bit.
  • NR needs to utilize an efficient waveform to meet this demand.
  • Figure 1 illustrates the processing of a transport block in an LTE / LTE-A system.
  • the information transmitted from the transmitting end is encoded using a forward error correction code and then transmitted.
  • the receiver demodulates the received signal and then decodes the error correcting code to recover the transmission information. In this decoding process, the error on the received signal caused by the channel is corrected.
  • the data reaches the coding block with the behavior of a maximum of two transport blocks every TTI for each DL / UL cell.
  • the following coding steps can be applied for each transport block of the DL / UL cell:
  • a cyclic redundancy check (CRC) add to the transport block
  • Turbo codes are mainly used in existing LTE / LTE-A systems.
  • the turbo code consists of a recursive systematic convolution encoder and an interleaver.
  • an interleaver to facilitate parallel decoding, one of which is quadratic polynomial permutation (QPP).
  • QPP quadratic polynomial permutation
  • Such a QPP interleaver is known to maintain good performance only for a specific data block size.
  • the performance of the turbo code is known to be better as the size of the data block increases.
  • encoding is performed by dividing a data block of a predetermined size or larger into a plurality of small data blocks for practical implementation convenience. The divided small data block is called a code block.
  • the code block generally has the same size, but because of the size limitation of the QPP interleaver, one of the code blocks may have different sizes.
  • An error correction coding process is performed in units of code blocks of a predetermined interleaver size, and then interleaving is performed to reduce the influence of a burst error occurring in transmission on a wireless channel. Then, it is mapped to actual radio resources and transmitted. Since the amount of radio resources used in the actual transmission is constant, rate matching must be performed on the encoded code block in order to match it. In general, rate matching is done by puncturing or repetition.
  • Rate matching is performed to adjust the length of the coded bit sequence to match with M. If M > N, all or some of the bits of the coded bit sequence are repeated so that the length of the rate matched sequence is equal to M. [ If M ⁇ N, some of the bits of the coded bit sequence are punctured such that the length of the rate matched sequence is equal to M, and the punctured bits are excluded from transmission.
  • data to be transmitted is encoded using channel coding having a specific code rate (for example, 1/3), and then a code rate of data to be transmitted through a rate matching process, .
  • a turbo code is used as a channel code in LTE / LTE-A
  • a process of channel coding and rate matching of each code block in the transport channel processing process as shown in FIG. 1 is shown in FIG.
  • FIG. 2 is a block diagram illustrating performing rate matching by separating a systematic portion and a parity portion of an encoded code block.
  • the mother code rate of the LTE / LTE-A turbo encoder is 1/3.
  • the rate matching module comprises three so-called sub-block interleavers for the three output streams of the turbo encoder and bit selection and pruning (b), realized by a circular buffer pruning part.
  • the sub-block interleaver is based on a classical row-column interleaver with 32 rows and a length-32 intra-column permutation.
  • the bits of each of the three streams are written in a matrix with 32 columns by row-by-row (the number of rows depends on the stream size). Dummy bits are padded in front of each stream to completely fill the matrix. After the thermal permutation, the bits are read from the matrix in column-by-column.
  • Figure 3 shows the internal structure of the circular buffer.
  • the circular buffer is the most important part of the rate matching module, which allows puncturing and repetition of the mother code.
  • the interleaved systematic bits are written in the cyclic buffer in sequence, with the first bit of the interleaved systematic bitstreams at the beginning of the cyclic buffer.
  • the interleaved and interleaved parity bit streams are sequentially written to the circular buffer with the first bit of the stream after the last bit of the interleaved systematic bit stream.
  • the coded bits are read serially from a certain starting point specified by redundancy version (RV) points in the cyclic buffer (depending on the code rate). If the end of the cyclic buffer is reached and more coded bits are needed for transmission (e.g., for code rates less than 1/3), the transmitting device wraparounds and continues at the beginning of the cyclic buffer continue).
  • RV redundancy version
  • HARQ indicating hybrid ARQ is an error correction mechanism based on retransmission of packets detected to be erroneous.
  • the transmitted packet arrives at the receiving device after a certain propagation delay.
  • the receiving apparatus produces an ACK in the case of an error-free transmission and produces a NACK when an error is detected.
  • the ACK / NACK is produced after some processing time and is sent to the transmitting device and arrives at the transmitting device after the propagation delay. NACK In this case, after some processing delay at the transmitting device, the desired packet will be resent.
  • the bits read from the circular buffer and sent in each retransmission are different and depend on the location of the RV. There are four RVs (0, 1, 2, 3) that define the location of the start point at which bits are read from the circular buffer. Referring to FIG. 3, as the number of retransmissions progresses, the RV increases, so fewer systematic bits and more parity bits are read from the circular buffer for retransmission.
  • NR now offers better speed and coverage than 4G, operates in high frequency bands, provides speeds up to 1 Gb / s for dozens of connections, or up to tens of Mb / s for tens of thousands of connections Is required.
  • advanced coding schemes rather than existing coding schemes is being discussed.
  • the selected channel code should have excellent block error ratio (BLER) performance at a certain range of block lengths and code rates.
  • BLER is defined as a ratio of the number of erroneous receiving blocks to the total number of transmitted blocks.
  • eMBB Massive IoT
  • URLLC Ultra-high reliability and low latency, such as industrial automation, unmanned vehicles, remote surgery, and smart grids.
  • the polar code is a code that provides a new framework for solving the problems of existing channel codes, and was invented by Arikan of Bikent University (see E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels, "in IEEE Transactions on Information Theory, vol. 55, No. 7, pp. 3051-3073, July 2009).
  • the polar code is the first mathematically proven, capacity-achieving code with low encoding and decoding complexity.
  • the polar code outperforms the turbo code in large block lengths without any error flow.
  • channel coding using a polar code is referred to as polar coding.
  • Polar codes are known as numeric codes that achieve channel capacity in a given binary discrete memoryless channel. This can only be done if the block size is large enough. That is, the polar code is a code capable of achieving the channel capacity when the size N of the code is infinitely increased. The polar codes are less complex in encoding and decoding and can be successfully decoded. Polar codes are a type of linear block error correcting code, and a number of recursive concatenations are the basic building blocks for polar codes and are the basis for code construction. A physical conversion of the channel that translates the physical channels into the virtual channels takes place, and this conversion is based on a number of concatenated regressions.
  • the idea behind the polar code is to use good channels. For example, sending data at rate 1 over good channels and sending it at rate 0 over bad channels. That is, through channel polarization, the channels enter a polarized state from a normal state.
  • FIG. 4 is a block diagram for a polar code encoder.
  • FIG. 4A shows a base module of a polar code, in particular, a first level channel combining for polar coding.
  • W 2 means the entire equivalent channel obtained by combining two W-DMC (W-DMC) channels.
  • u 1 and u 2 are binary input source bits and y 1 and y 2 are output coded bits.
  • Channel combining is a process of concatenating B-DMC channels in parallel.
  • FIG. 4B shows a basic matrix F for the basic module.
  • the binary-input source bits u 1 and u 2 to the basic matrix F and the corresponding outputs x 1 and x 2 have the following relationship.
  • the channel W 2 can achieve the symmetry capacity I (W) which is the highest rate.
  • the symmetric capacity in B-DMC W is an important parameter, the symmetric capacity is used for the rate measurement, and the highest rate at which reliable communication can occur across channel W.
  • the B-DMC can be defined as follows.
  • channel polarization is a process of generating a second set of N channels ⁇ W N (i) : 1? I?
  • the concept behind channel polarization in polar cords is that N copies of an additive white Gaussian noise channel (i.e., N transmissions) of a symmetric capacity channel of I (W) ) Into 1 or extreme channels of close capacity.
  • the I (W) fraction of the N channels will be perfect channels and the 1-I (W) portion will be completely noise channels.
  • the information bits are then only sent on good channels, and inputs to other channels are frozen to 1 or 0.
  • the amount of channel polarization increases with the block length.
  • Channel polarization is composed of two phases: channel combining phase and channel splitting phase.
  • FIG. 5 illustrates the concept of channel combining and channel splitting for channel polarization.
  • N copies of the original channel W are appropriately combined to create a vector channel W vec and then splitted to the new polarized channels.
  • a copy of a given B-DMC W may be combined in a regressive manner to output a vector channel W vec given by W N : X N - > Y N.
  • N 2 n and n is an integer greater than or equal to zero.
  • W 1 W.
  • G N is a generator matrix of size N.
  • G 2 corresponds to the basic matrix F shown in Fig. 4 (b).
  • G 4 can be expressed by the following matrix.
  • x N 1 u N 1 G N.
  • x N 1 ⁇ x 1 , ..., x N ⁇
  • u N 1 ⁇ u 1 , ..., u N ⁇ .
  • each B-DMC can be represented in a recursive form. That is, G N can be expressed by the following equation.
  • the bit-reversal interleaver may not be included in the transmission stage.
  • Equation (6) is shown in Fig.
  • FIG. 6 illustrates N-th level channel combining for polar codes.
  • channel splitting The process of defining an equivalent channel for a particular input after combining N B-DMC W is called channel splitting.
  • the channel splitting can be expressed by the channel transition probability as the following equation.
  • channels ⁇ W N (i) ⁇ are polarized in the following sense.
  • the indexes I (W N (i) ) ⁇ (1 - ⁇ , 1), as N expands infinitely through the power of 2 The fraction of i ⁇ ⁇ 1, ..., N ⁇ goes to I (W) and the fraction I (W N (i) ) ⁇ [0, ⁇ ) goes to 1-I (W). Therefore, if N ⁇ ⁇ , the channels are completely noise or are polarized freely to noise, and these channels can be known exactly at the transmitting end. Thus, the bad channels can be fixed and the uncommitted bits can be transmitted on good channels.
  • An input of a polar encoder is divided into a bit channel to which information data is mapped and a bit channel to which information data is mapped.
  • input bit channels can be divided into noise-free channels and noise channels as the codewords of polar codes go to infinity. Therefore, when information is allocated to a bit channel with no noise, the channel capacity can be obtained.
  • the code word of infinite length can not be constructed in practice, the reliability of the input bit channel is calculated and data bits are allocated in that order.
  • a bit channel to which data bits are allocated is called a good bit channel.
  • a good bit channel is an input bit channel to which data bits are mapped.
  • a bit channel to which data is not mapped is called a frozen bit channel, and a frozen bit channel is encoded by inputting a known value (e.g., 0). Any value known to the transmitting and receiving end may be mapped to the frozen bit channel.
  • a known value e.g., 0
  • Any value known to the transmitting and receiving end may be mapped to the frozen bit channel.
  • information about a good bit channel can be utilized. For example, the position of a codeword bit (i.e., an output bit) corresponding to an input bit position that is not assigned to an information bit may be punctured.
  • the decoding scheme of the polar code is a successive cancellation (SC) decoding scheme.
  • the SC decoding scheme calculates a channel transition probability and calculates a likelihood ratio (LLR) of the input bits.
  • the channel transition probability can be calculated in a recursive manner by using the characteristic that the channel combining and the channel splitting are made in a recursive manner. Therefore, finally, the LLR value can also be calculated in a recursive form.
  • u 1 ) for the input bit u i can be obtained as follows. u 1 i is divided into an odd index and an even index, u 1, o i , u 1, e i .
  • the channel transition probability can be expressed by the following equations.
  • Polar decoder searches (retrieve) information, and generates the estimate (estimate) u ⁇ of 1 N u N 1 have values (e.g., the received bit, bit frozen, etc.) known in the polar code.
  • the LLR is defined as follows.
  • the LLR can be calculated recursively as follows.
  • LLR L (1) 1 (y i ) W (y i
  • d min (C) min i ⁇ I 2 wt (i) .
  • SC List (SCL) decoding is an extension of the basic SC decoder.
  • L decoding paths are considered simultaneously at each stage of decoding.
  • L is an integer.
  • the list-L decoding algorithm is an algorithm that simultaneously tracks L paths in the decoding process.
  • Figure 7 illustrates the evolution of decoding paths in the list-L decoding process.
  • the number of bits to be determined is n, and all the bits are not frozen.
  • the path with the largest sum of absolute LLR values may be selected as the survival path. If there is a CRC, the survival path may be selected via the CRC.
  • CRC aided SCL decoding improves the performance of polar codes by SCL decoding using CRC.
  • CRC is the most widely used technique for error detection and error correction in information theory and coding.
  • the input block to the error correction encoder is K bits
  • the length of the information bits is k
  • the length of the CRC sequence is m bits
  • K k + m.
  • the CRC bits are part of the source bits for the error correction code
  • the size of the channel code used for encoding is N
  • the CRC auxiliary SCL decoding aims at detecting an error-free path while checking a cyclic redundancy check (CRC) code for each path in the receiving apparatus.
  • the SCL decoder outputs the candidate sequences to a CRC detector, which feeds back the check results to assist in codeword determination.
  • CRC cyclic redundancy check
  • Polar code has the disadvantage that code design is independent of the channel, so there is no versatile of mobile fading channels, and relatively recently introduced code is not yet matured and is applied only in a limited manner. That is, the polar coding proposed so far has not been defined to be applied to a wireless communication system as it is. Accordingly, the present invention proposes a polar coding method suitable for a wireless communication system.
  • Fig. 8 is shown to illustrate the concept of selecting the location (s) to which the information bit (s) will be allocated in the polar code.
  • C (W i ) is the capacity of the channel W i , which corresponds to the reliability of the channels that the input bits of the polar code will experience.
  • the reliability of the input bit positions can be ranked as shown in FIG.
  • the transmitting apparatus transmits the four bits constituting the data to four input bit positions (that is, assigned to the input bit position of the 8 U 1 ⁇ U 8 of U 4, U 6, the input bit position indicated by U 7 and U 8), and the remaining input bit positions are frozen.
  • the generator matrix G 8 corresponding to the polar code of FIG. 8 is as follows.
  • the generator matrix G 8 may be obtained based on Equation (6).
  • the input bit positions indicated by U 1 to U 8 in FIG. 8 correspond one-to-one to the rows from the highest row to the lowermost row of G 8 .
  • the input bits corresponding to the U 8 has an important effect on all the output coded bits.
  • the input bit corresponding to U 1 only affects Y 1 of the output coded bits.
  • a row that causes the corresponding input bits to appear in all output bits when the binary-input source bits U 1 to U 8 and G 8 are multiplied is the sum of all the elements of the rows of G 8 1, 1, 1, 1, 1, 1, 1] which is a 1-row row.
  • the binary-line to the input source bit to appear only in one of the output bits of the one element of the rows of G 8 1 row, i.e., row weight (weight) of 1, 1, 0, 0, 0 , 0, 0, 0, 0].
  • a row having a row weight of 2 may reflect input bits corresponding to the row in two output bits.
  • U 1 ⁇ U 8 corresponds one-to-one to the rows of the G 8, the input position of U 1 ⁇ U 8, that is, to distinguish between the input position to the rows of the G 8 Bit indices may be given.
  • bit indices are sequentially allocated from the bit index 0 to N-1 starting from the highest row having the smallest row weight for N input bits to G N.
  • the input position of U 1 that is, to be a bit index 0 given to the first row of the G 8
  • the input position of the U 8 that is, the bit index 7 in the last row of G 8 .
  • bit indices 0 to N-1 may be allocated starting from the lowest row with the largest row weight.
  • bit index 0 to N-1 from the first column having the largest column weight to the last column having the smallest column weight among the columns of G N , or It can be assumed that bit indices 1 through N are assigned.
  • bit indices can identify the input or output positions of polar codes.
  • a sequence obtained by ascending the reliability of the bit positions in ascending order or descending order is called a bit index sequence. That is, the bit index sequence represents the reliability of input or output bit positions of polar codes in ascending or descending order.
  • the transmitting apparatus inputs information bits to the input bits with high reliability based on the input bit index sequence and performs encoding using polar codes.
  • the receiving apparatus performs the encoding using the same or a corresponding input bit index sequence, Input positions or input positions to which frozen bits are assigned. That is, the receiving apparatus can perform polar decoding using the same or a corresponding input bit index sequence and a corresponding polar code, which are the same as the input bit index sequence used by the transmitting apparatus.
  • the input bit index sequence may be assumed to be predefined so that the information bit (s) can be assigned to the input bit position (s) with high reliability.
  • the input bit index sequence is also referred to herein as a polar sequence.
  • Figure 9 illustrates puncturing and information bit allocation for polar codes.
  • F represents the frozen bit
  • D represents the information bit
  • 0 represents the skipping bit.
  • Shortening is a rate matching method in which the size of the input information (i.e., the size of the information block) is maintained, and a known bit is inserted into an input bit position connected to a desired output bit position.
  • the generator matrix G N shortening is possible from the input corresponding to the column with a column weight of 1, and the input corresponding to the column with column weight 1 again in the remaining matrix can be shortened to next by removing columns and rows with column weights of 1 .
  • the information bits that should have been allocated to the information bit positions to prevent all of the information bits from being punctured can be reallocated in the order of high reliability in the frozen bit position set.
  • decoding is generally performed in the following order:
  • encoder input bit index (hereinafter referred to as encoder input bit index or bit index)
  • the encoder input bit index is generally decoded in order from the smallest one, Is performed.
  • Bit information bits may be source information bits (e.g., bits of a transport block), or may be CRC bits.
  • FIG. 10 is shown to illustrate the concept of conventional CRC codes and distributed CRC codes.
  • Fig. 10 (a) illustrates a typical CRC
  • Fig. 10 (b) illustrates a distributed CRC.
  • the CRC-Aided-List (CAL) decoding method in polar codes is widely used due to its excellent decoding performance.
  • the CAL decoding method first decodes the candidate information bit sequences ⁇ u i : i -1, ..., L ⁇ of L (where L is a positive integer).
  • a CRC check is performed on the candidate information bit sequences to select a candidate sequence that passes the CRC-CHECK as a decoded information bit sequence.
  • the CRC bits are located after the information bits as illustrated in FIG. 10 (a).
  • the decoder performs CRC-CHECK on the decoded information bits after decoding all the information bits.
  • distributed CRC has been proposed to improve the decoding speed of the CAL decoding method.
  • the distributed CRC is appropriately distributed in the information bits as illustrated in FIG. 10 (b).
  • CRC of some (for example, J 1 bit of (block example, the information of K 1-bit sub) and the CRC bits are 10 (b) by using the dispersion CRC, such as the illustrated portion of the decoder information bits in the CAL decoding process on Block) and perform CRC-CHECK using it.
  • the decoder can declare an error and stop decoding. That is, using distributed CRC, early termination of decoding in CAL decoding process is possible. If the decoding of the received signal can be terminated early, the receiving apparatus can quickly determine whether or not the receiving target of the receiving signal is the self, so that the receiving apparatus can speed up the search for its own signal. In addition, since errors can be detected quickly in the received signal, retransmission of the received signal or subsequent transmission of the received signal can be performed quickly.
  • FIG. 11 illustrates an encoding process and a decoding process in a conventional LTE system. Particularly, FIG. 11 (a) illustrates an encoding process including a scrambling step, and FIG. 11 (b) illustrates a decoding process including a descrambling step.
  • the transmitting apparatus scrambles (S1103a) input bits obtained by adding a CRC code to a transport block or code block (S1101a) using a scrambling sequence (S1103a), and encodes the scrambled input bits S1105a) to generate coded bits, and channel-interleaves the coded bits (S1107a).
  • the receiving apparatus performs channel de-interleaving on received bits based on a channel interleaving pattern or a corresponding channel interleaving pattern applied in the encoding process (S1107b) to obtain coded bits,
  • the coded bits are channel-decoded (S1105b) to obtain the scrambled bits.
  • the receiving apparatus descrambles the scrambled bits using a scrambling sequence (S1103b) to obtain a sequence of decoded bits (hereinafter, a decoded bit sequence).
  • the receiving apparatus checks whether there is an error in the decoded bit sequence using the CRC bits in the decoded bit sequence (S1101b). If the CRC for the decoded bit sequence fails, the receiving device determines that decoding of the received signal has failed. If the CRC for the decoded bit sequence is successful, the receiving apparatus determines that the decoding process is successful, and removes a CRC code from the decoded bit sequence to obtain a transport block or a code block.
  • CRC generation (S1101a), sequence generation (S1102a), scrambling (S1103a), channel encoding (S1105a) and channel interleaving (S1107a) are performed by a CRC code generator, a sequence generator, a scrambler, a channel encoder, Lt; / RTI >
  • the CRC code generator, the sequence generator, the scrambler, the channel encoder, and the channel interleaver may be configured as part of the processor of the transmission apparatus, and may be configured to operate under the control of the processor of the transmission apparatus.
  • the CRC check (S1101b), the sequence generation (S1102b), the descrambling (S1103b), the channel decoding (S1105b), and the channel interleaving (S1107b) in FIG. 11 (b) are performed by a CRC checker, a sequence generator, a descrambler, , And can be performed by a channel interleaver.
  • the CRC checker, the sequence generator, the descrambler, the channel decoder, and the channel interleaver may be configured as part of a processor of the receiving apparatus, and may be configured to operate under the control of the processor of the receiving apparatus.
  • a scrambler In a conventional LTE system, a scrambler generates an m-sequence using a UE ID, a cell ID, and / or a slot index, and then scrambles input bits to the scrambled information bits and CRC bits using the m- And the de-scrambler generates an m-sequence using the UE ID, the cell ID, and / or the slot index, and then uses the m-sequence to transmit the input bits to the descrambler of information bits and CRC bits Scrambled < / RTI >
  • Some steps (s) of the encoding process or some steps (s) of the decoding process may be omitted depending on the types of transport channels or control information.
  • An encoding or decoding process similar to the encoding or decoding process illustrated in FIG. 11 is used in the NR system as well as the existing LTE system.
  • the LTE system and the NR system can use different coding schemes in the channel encoding / decoding process.
  • the channel coding schemes listed in Table 1 and Table 2 are used in the existing LTE system.
  • LDPC codes and polar codes are to be used for channel coding.
  • Table 1 shows the channel coding scheme and coding rate for the transport channels used in the LTE system
  • Table 2 shows the channel coding scheme and coding rate for the control information used in the LTE system.
  • TrCH Coding scheme Coding rate UL shared channel (UL-SCH) Turbo coding 1/3 DL shared channel (DL-SCH) Paging channel (PCH) Multicast channel (MCH) Sidelink shared channel (SL-SCH) Sidelink discovery channel (SL-DCH) Broadcast channel (BCH) Tail biting convolutional coding 1/3 Sidelink broadcast channel (SL-BCH)
  • Control Information Coding scheme Coding rate Downlink control information (DCI) Tail biting convolutional coding 1/3 Control format indicator (CFI) Block code 1/16 The HARQ indicator (HI) Repetition code 1/3 Uplink control information (UCI) Block code variable Tail biting convolutional coding 1/3 Sidelink control information (SCI) Tail biting convolutional coding 1/3
  • DCI Downlink control information
  • CFI Control format indicator
  • HI Repetition code 1/3
  • UCI Block code variable Tail biting convolutional coding 1/3
  • SCI Tail biting convolutional coding 1/3
  • Table 3 shows the channel coding scheme and coding rate for the transport channels (TrCH) used in the NR system.
  • Table 4 shows the channel coding scheme and coding rate for the control information used in the NR system. will be.
  • TrCH Coding scheme UL-SCH LDPC DL-SCH PCH BCH Polar code
  • 3GPP TS 36.211 3GPP TS 36.212, 3GPP 36.331, 3GPP TS 36.331
  • further details about the encoding process and the decoding process of the NR system May refer to 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, and 3GPP TS 38.331.
  • Figure 12 illustrates the frame structure.
  • the structure of the frame of Fig. 12 is merely an example, and the number of subframes, the number of slots, and the number of symbols in the frame can be variously changed.
  • OFDM numerology e.g., SCS
  • the (absolute time) interval of a time resource e.g., a subframe, a slot, or a transmission time interval (TTI)
  • the symbol may include an OFDM symbol (or a CP-OFDM symbol), an SC-FDMA symbol (or a Discrete Fourier Transform-spread-OFDM symbol, a DFT-s-OFDM symbol).
  • uplink and downlink transmissions in an NR system are organized into frames.
  • Each frame has a duration T f of 10 ms and is divided into two half-frames, each having a duration of 5 ms.
  • Each half-frame consists of five sub-frames, and the duration T sf of a single sub-frame is 1 ms.
  • the subframes are further divided into slots, and the number of slots in the subframe depends on the subcarrier spacing.
  • Each slot consists of 14 or 12 OFDM symbols based on a cyclic prefix.
  • Each slot is composed of 14 OFDM symbols in a normal cyclic prefix (CP), and each slot is composed of 12 OFDM symbols in an extended CP.
  • the following table shows the number of OFDM symbols per slot, the number of slots per frame, and the number of slots per subframe according to the subcarrier spacing?
  • F 2 u * 15 kHz for the normal CP.
  • a slot contains a plurality (e.g., 14 or 12) of symbols in the time domain.
  • a common resource block (CRB) N start indicated by higher layer signaling (e.g., radio resource control (RRC) signaling) for each transmitter node (e.g., subcarrier interval)
  • RRC radio resource control
  • a grid of N size, u grid, x * N RB sc subcarriers and N subframes, u symb OFDM symbols starting from u grid are defined.
  • N size, u grid, x is the number of resource blocks (RBs) in the resource grid
  • the subscript x is DL for the DL and UL for the UL.
  • N RB sc is the number of subcarriers per RB, and N RB sc is usually 12 in a 3GPP based wireless communication system.
  • the carrier bandwidth N size, u grid for the subcarrier interval setting u is given by the upper layer parameter (e.g., RRC parameter).
  • Each element in the resource grid for the antenna port p and the subcarrier interval setting u is referred to as a resource element (RE), and one complex symbol can be mapped to each resource element.
  • Each resource element in the resource grid is uniquely identified by index k in the frequency domain and index l indicating the symbol position relative to the reference point in the time domain.
  • an RB is defined by 12 consecutive subcarriers in the frequency domain.
  • the RBs can be classified into common resource blocks (CRBs) and physical resource blocks (PRBs).
  • the CRBs are numbered from 0 upwards in the frequency domain for the subcarrier interval setting u .
  • the center of the subcarrier 0 of CRB 0 for the subcarrier interval setting u corresponds to point A which is a common reference point for the resource block grids.
  • PRBs are defined in the bandwidth part (BWP) and are numbered from 0 to N size BWP, i -1, where i is the number of the bandwidth part.
  • n PRB n CRB + N size BWP, i , where N size BWP, i is the bandwidth part relative to CRB 0 It is a common resource block to start.
  • the BWP includes a plurality of consecutive RBs in the frequency domain.
  • the carrier may include up to N (e.g., 5) BWPs.
  • the following shows a polar sequence used in the NR system (see the polar sequence defined in 3GPP TS 38.212 V2.0.0).
  • the polar sequence Q 0 Nmax-1 is a high W (Q 0 Nmax) ⁇ W (Q 1 Nmax) of the reliability ⁇ ...
  • W (Q i Nmax) is a bit index Q i represents the reliability of Nmax .
  • Q 0 N-1 ⁇ Q 0 N , Q 1 N , Q 2 (for any information block encoded to N bits) for any information block encoded with N bits, N , ..., Q N-1 N ⁇ is used.
  • the polar sequence Q 0 N-1 is the reliability W (Q 0 N) ⁇ W (Q 1 N) ⁇ W (Q 2 N) ⁇ ...
  • bit sequence input to the channel coding is denoted as c 0 , c 1 , c 2 , c 3 , ..., c k-1 , after encoding the bits, d 0 , d 1 , d 2 , d 3 , ..., d N-1 .
  • K is the number of bits to encode
  • N 2 n .
  • n max may be a predetermined value depending on the type of channel or control information, and / or the number of information bits input to the channel coding block. For example, n max for the BCH may be determined to be 9, n max for the downlink control information may be 9, and n max for the uplink control information may be determined to be 10.
  • E is the rate matching output sequence length.
  • the rate matching output sequence length E depends on the type of control information, the type of control information, the amount of resources to which the channel or control information is mapped, and / or the number of code blocks used for transmission of control information. And may be a determined value.
  • the rate matching output sequence length E for the uplink control information is OFDM (E.g., HARQ-ACK, a scheduling request (SR)) included in the UCI payload, and / or a number of code blocks for the UCI, , Channel state information (CSI)), and the like.
  • OFDM E.g., HARQ-ACK, a scheduling request (SR)
  • Q 0 N-1 ⁇ Q 0 N , Q 1 N , Q 2 (for any information block encoded to N bits) for any information block encoded with N bits, N , ..., Q N-1 N ⁇ is used.
  • the polar sequence Q 0 N-1 is the reliability W (Q 0 N) ⁇ W (Q 1 N) ⁇ W (Q 2 N) ⁇ ... in ascending order of ⁇ W (Q N-1 N ) (order) Is a subset of the polar sequence Q 0 Nmax-1 with all elements Q i Nmax of values less than N,
  • parity-check bits are generated for improving the performance (e.g., BLER) when using polar codes.
  • the polar code information size K is the number of information bits encoded through polar coding.
  • the total sum of code blocks + code block CRC bits (s) may be the polar code information size.
  • a set of bit indices in the polar sequence Q 0 N-1 is denoted by And sets the other set of other bit indices in the polar sequence Q 0 N-1 as Respectively, where , N PC is the number of parity-check bits.
  • is the number of elements in the set S. And Is given as follows.
  • a ⁇ B is the set of all elements of set A that does not belong to set B, which means the difference of set B from set A, i.e., AB.
  • G N ( G 2 ) x n is the nth (n-th) Kronecker power of the matrix G 2 , where G 2 is the same as the basic matrix F shown in FIG. 4 (b).
  • n PC -n wm PC parity check bits
  • N PC -n wm PC least-reliable bit indices within the (n PC -n wm PC ).
  • n wm PC's other parity-check bits Is placed in the bit indices of the minimum row weight, where The of mine ≪ / RTI > most reliable bit indices. If there are more than n wm PC bits in the same minimum row weight, the n wm PC other parity- And is placed in n wm PC bit indexes of the highest reliability and minimum row weight.
  • the row weight of the matrix G N and the reliability of the bit indexes are required to determine the bit indexes for the parity check bits.
  • the (n PC - n wm PC ) parity check bits Lt; RTI ID 0.0 > low < / RTI > reliability indexes.
  • the bit indices for the remaining n wm PC and other parity-check bits are High reliability Bit indexes.
  • the reliability can be expressed as shown in FIG. 13 (a).
  • FIG. 13 illustrates input locations to polar codes for parity-check bits.
  • 13 (a) illustrates a selection range of bit indexes for parity check bits according to the current NR standard
  • FIG. 13 (b) illustrates a selection range of bit indexes for parity check bits according to an implementation of the present specification.
  • 13 (mw" indicates a position having a minimum row weight among the positions in the set.
  • Bit indexes for parity-check bits are selected only in the portion excluding the n wm PC bit positions. That is, according to the current NR standard, (N PC - n wm PC ) of the most significant bit indices and the least reliable bit indices of The parity check bits are not placed in the n wm PC bit indexes except for the most reliable bit indices.
  • the matrix G is a row and weight of a row-by-row order 1,2, 2,4, 2, 4,4,8, 2, 4,4,8,4,8,16 because it extends the basic matrix form ,
  • indexing the rows of the 2 n position i.e., the rows of the matrix G from 0, the row weight is reduced in the row with the row index of 2 n .
  • the low-confidence bit indices and the low-rank rows of the matrix G are not exactly mapped, but overall the row weight of low-confidence rows is small. In other words, the rows with the least reliable positions are more likely to have lower row weights.
  • a bit index with minimum row weight according to information size K or rate matching type may appear in the portion indicated by n wm PC in Fig. 13 (a).
  • the performance of encoding / decoding based on polar code may be degraded if some of the n wm PC and other parity check bits are placed in a bit index rather than a bit index with minimal row weight.
  • n wm PC and other parity check bits are the least significant bit indices (n PC - n wm PC ) in the bit indices for K + n PC bits, (E.g., BLER) based on the polar code can be maximized since the maximum number of bit indices of the minimum row weight is allocated as much as possible.
  • the (N PC - n wm PC ) denotes the remaining area excluding the bit indices for the parity check bits.
  • the (N PC - n wm PC )) parity check bits the bit indexes have the same meaning as the bit indexes except for the bit indexes for the to be.
  • n wm PC At least one of the other parity-check bits (hereinafter referred to as the target parity check bits) the alignment in the n wm PC batches target ahnideon bit positions of other parity-check bits according to the existing standards, depending on the implementation of the specification (the ,
  • the first target bit position is less than the bit position at which the target parity-check bit is located (hereinafter, referred to as the second target bit position) according to the arrangement method according to the existing standard (I.e., a bit index smaller than the bit index of the second target bit position) at a position lower than the row of the second target bit position even if the row weight of the second target bit is equal to the row weight of the second target bit position do.
  • the row weights of the matrix G arranged sequentially from the lower row are 1, 2 , 4 , 2 , 4 , 4 , 8, 2 , 4 , 4 , 8, 4 , 8, 8 .
  • the first target bit position according to the implementation of the specification is a bit index 4 with a row weight of 2
  • the second target bit position according to the alignment method according to the existing standard is 4.
  • the row weight '2' appears only once after the first target bit position, and the bit index of the first target bit position is smaller than the bit index of the second target bit position of the row weight '4'.
  • n PC and n wm PC may be predetermined depending on the condition, for example, the type of channel or information to be encoded, the size of the transport block or the code block.
  • the present invention can be applied to a case where polar codes are used not only for channel coding of BCH, DCI, and UCI but also for channel coding of other channels.
  • K pieces of information bits including n PC parity check bits And Q N PC according to the implementation of the present specification. Specifically, the input to the polar code Is generated.
  • c ' k is the bit in the bit sequence input c 0 , c 1 , c 2 , c 3 , ..., c k-1 to the channel coding.
  • c ' k may be a bit of a CRC attached transport block obtained by adding CRC bits to a transport block or a CRC attached code block obtained by adding CRC bits to a code block.
  • y t is the parity check bit.
  • a set of input positions of polar codes for K information bits and n PC parity check bit (s), i. E., A set of K information bits and bits of polar code for n PC parity check bit (s) A set of indices.
  • FIG. 14 is a block diagram showing components of a transmitting apparatus 10 and a receiving apparatus 20 that perform the present invention.
  • the transmission apparatus 10 and the reception apparatus 20 are provided with a transceiver 13 or 23 capable of transmitting or receiving radio signals carrying information and / or data, signals, messages and the like,
  • the transceivers 13 and 23 and the memories 12 and 22 in operative connection to control the components so that the devices can be used in connection with the embodiments of the present invention described above 21, respectively, configured to control the memory (12, 22) and / or the transceivers (13, 23) to perform at least one of the following:
  • the transceiver is also referred to as a radio frequency (RF) unit.
  • RF radio frequency
  • the memories 12 and 22 may store a program for processing and controlling the processors 11 and 21, and may temporarily store the input / output information.
  • the memories 12 and 22 can be utilized as buffers.
  • Processors 11 and 21 typically control the overall operation of the various modules within the transmitting or receiving device.
  • the processors 11 and 21 may perform various control functions to perform the present invention.
  • the processors 11 and 21 may also be referred to as a controller, a microcontroller, a microprocessor, a microcomputer, or the like.
  • the processors 11 and 21 may be implemented by hardware or firmware, software, or a combination thereof.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays may be provided in the processors 11 and 21.
  • firmware or software may be configured to include a module, a procedure, or a function for performing the functions or operations of the present invention.
  • the firmware or software may be contained within the processors 11, 21 or may be stored in the memories 12, 22 and driven by the processors 11,
  • the processor 11 of the transmission apparatus 10 performs predetermined coding and modulation on signals and / or data scheduled to be transmitted from the scheduler connected to the processor 11 or the processor 11, And transmits it to the transceiver 13.
  • the processor 11 converts the data stream to be transmitted into L layers through demultiplexing, channel coding, scrambling, and modulation processing.
  • the encoded data stream is also referred to as a code word and is equivalent to a transport block that is a data block provided by the MAC layer.
  • a transport block (TB) is encoded into one codeword, and each codeword is transmitted to the receiving device in the form of one or more layers.
  • the transceiver 13 may comprise an oscillator.
  • the transceiver 13 may include N t (where N t is a positive integer equal to or greater than 1) transmit antennas.
  • the signal processing procedure of the receiving apparatus 20 is configured in reverse to the signal processing procedure of the transmitting apparatus 10.
  • the transceiver 23 of the receiving device 20 receives the radio signal transmitted by the transmitting device 10.
  • the transceiver 23 may include N r receive antennas and the transceiver 23 frequency down converts the signals received through the receive antennas to recover the baseband signals.
  • the transceiver 23 may include an oscillator for frequency downconversion.
  • the processor 21 may perform decoding and demodulation of the radio signal received through the reception antenna to recover data that the transmission apparatus 10 originally intended to transmit.
  • the transceivers 13, 23 have one or more antennas.
  • the antenna may transmit signals processed by the transceivers 13 and 23 to the outside under the control of the processors 11 and 21 or receive radio signals from the outside and transmit the processed signals to the transceivers 13 and 23, As shown in FIG. Antennas are sometimes referred to as antenna ports.
  • Each antenna may be configured by a combination of physical antenna elements corresponding to one physical antenna or more than one physical antenna element. The signal transmitted from each antenna can not be further decomposed by the receiving apparatus 20.
  • a reference signal (RS) transmitted in response to the antenna defines the antenna viewed from the perspective of the receiving apparatus 20 and indicates whether the channel is a single radio channel from one physical antenna, Enables the receiving device 20 to channel estimate for the antenna regardless of whether it is a composite channel from a plurality of physical antenna elements. That is, the antenna is defined such that a channel carrying a symbol on the antenna can be derived from the channel through which another symbol on the same antenna is transmitted.
  • MIMO multi-input multi-output
  • the transmitting apparatus 10 or its processor 11 is configured to include a polar encoder configured to perform the implementation (s) of the present disclosure and the receiving apparatus 20 or its processor 21 may be implemented using the implementation And a polar decoder configured to perform a polarity control operation.
  • the functions, processes, and / or methods described herein may be implemented by a processing chip.
  • the processing chip may be referred to as a system on chip (SoC), a chipset, or the like.
  • SoC system on chip
  • the processing chip includes at least one processor and at least one memory and may be mounted, installed or connected to the communications device 10, 20.
  • the processing chip may be configured to perform or control any of the methods, examples, or the like, or may be configured to perform such method or example by a communication device on which the processing chip is mounted, installed, or connected.
  • the transmission apparatus 10 and / or the reception apparatus 20 illustrated in Fig. 14 can be the communication apparatus.
  • the memory in the processing chip may include software code or programs including instructions that, when executed by the processor or the communications device, cause the processor or communications device to perform some, or all, of the functions, methods, or examples described herein As shown in FIG.
  • the memory in the processing chip may be configured to store or buffer information or data generated by the processor of the processing chip, or information restored or obtained by the processor of the processing chip.
  • One or more processes that involve the transmission or reception of the information or data may be performed by the processor or under the control of the processor.
  • the processor may be operably coupled to a processing chip to deliver a signal including information or data to a transceiver coupled to the processing chip, and to cause the transceiver to transmit the information or data To transmit a radio signal including a radio signal.
  • the processor is configured to receive a signal comprising information or data from a transceiver operably connected to or coupled to the processing chip and to acquire the information or data from the signal .
  • the processor 11 connected to or mounted on the transmission apparatus 10 can be configured to encode K-bit information based on a polar sequence shared between the transmission apparatus and the reception apparatus. Before encoding the information, n PC parity check bits may be added to the information. In this case, information composed of K + n PC bits can be input to the channel coding block for polar encoding. The K + n PC bits are mapped to the bit positions of the polar code, i. E., Bit indices, and are encoded based on the polar code. The processor may be configured to place the K + n PC bits in the polar code and to encode the K + n PC bits based on the polar code.
  • the processor 11 is the n PC parity check bits of the - of the (n PC n wm PC) parity check bits are the polar code bits index the bit index for the K + n PC bits of the (N PC - n wm PC ) of least-reliable bit indices in the set.
  • the processor 11 is said in the set of n PC parity check bits of the n wm PC different parity-check bits of the bit index - with the exception of the bit indexes worth (n PC n wm PC) of the least reliable bit Indexes.
  • the processor 11 is arranged to place the n wm PC other parity check bits in n wm PC bit indexes having a minimum row weight of the remaining bit indices.
  • the processor 11 may transmit the encoded information.
  • the processor 11 may control the transceiver 13 connected to the processor 11 to transmit the encoded information.
  • the processor 11 compares the n wm PC other parity-check bits with the most reliable n wm PCs of the bit indexes having the same minimum row weight Lt; / RTI > bit indexes.
  • the processor 21 connected to or mounted in the receiving apparatus 20 receives the encoded information.
  • the processor 21 may decode the encoded information based on a polar code.
  • the processor 21 may be configured to decode the encoded information based on a mapping relationship between K + n PC bits and bit indexes of the polar code.
  • the mapping relationship may include: placing in n (n PC - n wm PC ) least reliable bit indices in the set of bit indices for K + n PC bits, and the n PC parity check of n wm PC with the smallest row weight of the remaining bit indexes except for the bit indices remarkable - (n wm PC n PC) of the least reliable bits among n wm PC different parity-check bits wherein in the set of bit indexes Bit indexes.
  • the K + n PC bit indices of all N bit indexes of the polar code may be determined based on a predetermined polarity.
  • the predetermined polarity sequence may include a sequence of bit indexes 0 to N-1 corresponding to bit positions 0 to N-1 of the polar code on a one-to-one basis, in ascending order of reliability.
  • Examples of the present invention may be used in a wireless communication system, such as a base station, a user equipment, a processing chip connected to or mounted in a communication device, or any other equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

전송 방법 또는 전송 장치는 폴라 코드에 K+n 비트의 입력 정보를 매핑하고, 상기 폴라 코드를 기반으로 상기 입력 정보를 인코딩하며, 상기 인코딩된 입력 정보를 전송한다. 상기 입력 정보는 n개 패리티 체크 비트를 포함한다. 상기 n개 패리티 체크 비트 중 n1개 비트는 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑되고, n-n1개 패리티 체크 비트(여기서 n-n1>0)는 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑된다.

Description

정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치
본 발명은 무선 통신 시스템에 관한 것으로, 정보를 전송/수신하는 방법 및 장치에 관한 것이다.
기기간(machine-to-machine, M2M) 통신, 기계 타입 통신(machine type communication, MTC) 등과, 높은 데이터 전송량을 요구하는 스마트 폰, 태블릿 PC(Personal Computer) 등의 다양한 장치 및 기술이 출현 및 보급되고 있다. 이에 따라, 셀룰러 망(cellular network)에서 처리될 것이 요구되는 데이터 양이 매우 빠르게 증가하고 있다. 이와 같이 빠르게 증가하는 데이터 처리 요구량을 만족시키기 위해, 더 많은 주파수 대역을 효율적으로 사용하기 위한 반송파 집성(carrier aggregation) 기술, 인지 무선(cognitive radio) 기술 등과, 한정된 주파수 내에서 전송되는 데이터 용량을 높이기 위한 다중 안테나 기술, 다중 기지국 협력 기술 등이 발전하고 있다.
더 많은 통신 장치가 더 큰 통신 용량을 요구함에 따라, 레거시 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 광대역(enhanced mobile broadband, eMBB) 통신에 대한 필요성이 대두되고 있다. 또한, 복수의 장치 및 객체(object)를 서로 연결하여 언제 어디서나 다양한 서비스를 제공하기 위한 대규모 기계 타입 통신(massive machine type communication, mMTC)는 차세대 통신에서 고려해야 할 주요 쟁점 중 하나이다.
또한, 신뢰도 및 대기 시간에 민감한 서비스/UE를 고려하여 설계될 통신 시스템에 대한 논의가 진행 중이다. 차세대(next generation) 무선 액세스 기술의 도입은 eMBB 통신, mMTC, 초 신뢰성 및 저 대기 시간 통신(ultra-reliable and low latency communication, URLLC) 등을 고려하여 논의되고 있다.
새로운 무선 통신 기술의 도입에 따라, 기지국이 소정 자원영역에서 서비스를 제공해야 하는 UE들의 개수가 증가할 뿐만 아니라, 상기 기지국이 서비스를 제공하는 UE들과 전송/수신하는 데이터와 제어정보의 양이 증가하고 있다. 기지국이 UE(들)과의 통신에 이용 가능한 무선 자원의 양은 유한하므로, 기지국이 유한한 무선 자원을 이용하여 상/하향링크 데이터 및/또는 상/하향링크 제어정보를 UE(들)로부터/에게 효율적으로 수신/전송하기 위한 새로운 방안이 요구된다. 다시 말해, 노드의 밀도가 증가 및/또는 사용자기기의 밀도가 증가함에 따라 높은 밀도의 노드들 혹은 높은 밀도의 사용자기기들을 통신에 효율적으로 이용하기 위한 방안이 요구된다.
또한 기술의 발전에 따라 기존에 사용되지 않는 주파수 대역의 이용이 논의되고 있는데, 새로 도입되는 주파수 대역은 기존 주파수 대역과 그 특성이 상이하기 때문에 기존 통신 기술이 그대로 적용되기 어렵다. 따라서 새로이 통신에 사용되는 주파수 대역에 적합한 통신 기술의 도입이 요구된다.
새로운 통신 시스템에서는 채널 코딩 성능의 향상을 위해 폴라 코드의 사용이 고려되고 있다. 폴라 코드의 크기는 채널 코딩에 사용되는 다른 코드들에 비해 훨씬 큰 것이 일반적이다. 따라서 폴라 코드가 채널 코딩에 사용될 경우, 하드웨어 복잡도를 줄일 수 있는 방안이 요구된다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 양상으로, 무선 통신 시스템에서 전송 장치가 정보를 전송하는 방법이 제공된다. 상기 방법은: 폴라 코드에 K+n 비트의 입력 정보를 매핑; 상기 폴라 코드를 기반으로 상기 입력 정보를 인코딩; 상기 인코딩된 입력 정보를 전송하는 것을 포함한다. 상기 입력 정보는 n개 패리티 체크 비트를 포함한다. 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트는 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑되고, n-n1개 패리티 체크 비트(여기서, n-n1>0)는 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑된다.
본 명세서의 다른 양상으로, 무선 통신 시스템에서 수신 장치가 정보를 수신하는 방법이 제공된다. 상기 방법은: 인코딩된 정보를 수신; 및 상기 인코딩된 정보를 폴라 코드를 기반으로 디코딩하는 것을 포함한다. 상기 인코딩된 정보는 K+n 비트의 입력 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩된다. 상기 입력 정보는 n개 패리티 체크 비트를 포함한다. 상기 매핑 관계는 다음을 포함할 수 있다: 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트를 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트(여기서 n-n1>0)를 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑.
본 명세서의 다른 양상으로, 무선 통신 시스템에서 정보를 전송하는 장치가 제공된다. 상기 장치는: 트랜시버, 및 상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함할 수 있다. 상기 프로세서는: 폴라 코드에 K+n 비트의 입력 정보를 매핑; 상기 폴라 코드를 기반으로 상기 입력 정보를 인코딩; 상기 인코딩된 입력 정보를 전송하도록 상기 트랜시버를 제어하도록 구성된다. 상기 입력 정보는 n개 패리티 체크 비트를 포함한다. 상기 프로세서는 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트는 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트(여기서 n-n1>0)는 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑하도록 구성될 수 있다.
본 명세서의 다른 양상으로, 무선 통신 시스템에서 정보를 수신하는 장치가 제공된다. 상기 장치는 트랜시버, 및 상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함한다. 상기 프로세서는: 인코딩된 정보를 수신하도록 상기 트랜시버를 제어; 및 상기 인코딩된 정보를 폴라 코드를 기반으로 디코딩하도록 구성된다. 상기 프로세서는 상기 인코딩된 정보를 K+n 비트의 입력 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩하도록 구성된다. 상기 입력 정보는 n개 패리티 체크 비트를 포함한다. 상기 매핑 관계는 다음을 포함할 수 있다: 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트를 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트(여기서 n-n1>0)를 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑.
본 명세서의 각 양상에 있어서, 같은 최소 행 무게를 갖는 비트 위치들이 n-n1개보다 많으면, 상기 n-n1개 패리티 체크 비트는 상기 같은 최소 행 무게를 갖는 비트 위치들 중 가장 신뢰할만한 n-n1개 비트 위치에 매핑될 수 있다,
본 명세서의 각 양상에 있어서, 상기 폴라 코드의 전체 N개 비트 위치들 중 상기 K+n개 비트 위치들은 기정의된 폴라 시퀀스를 기반으로 결정될 수 있다.
본 명세서의 각 양상에 있어서, 상기 기정의된 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 N-1에 일대일로 대응하는 비트 인덱스들 0 내지 N-1을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함할 수 있다.
상기 과제 해결방법들은 본 발명의 예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명의 예(들)에 의하면, 무선 통신 신호가 효율적으로 전송/수신될 수 있다. 이에 따라, 무선 통신 시스템의 전체 처리량(throughput)이 높아질 수 있다.
또한 본 발명의 예(들)에 의하면, 무선 통신 시스템에서 신호가 효율적으로, 그리고 낮은 오류율로, 전송/수신될 수 있다.
또한 본 발명의 예(들)에 의하면, 폴라 코드가 채널 코딩에 사용되는 경우, 디코딩 속도가 향상될 수 이다.
또한 본 발명의 예(들)에 의하면, 특정 비트를 폴라 코드의 특정 비트 위치에 할당함으로써 블록 오류 비율(block error ratio, BLER)을 개선할 수 있다.
본 발명에 따른 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과는 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부 도면은 본 발명에 대한 예들을 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로(path)들의 진화(evolution)을 예시한 것이다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 9는 폴라 코드에 대한 펑처링 및 정보 비트 할당을 예시한 것이다.
도 10은 통상적(conventional) 순환 리던던시 체크(cyclic redundancy check, CRC) 코드와 분산(distributed) CRC 코드의 개념을 설명하기 위해 도시된 것이다.
도 11은 기존 LTE 시스템에서의 인코딩 과정 및 디코딩 과정을 예시한 것이다.
도 12는 프레임 구조를 예시한 것이다.
도 13은 패리티 체크 비트들을 위한 폴라 코드로의 입력 위치들을 예시한 것이다.
도 14는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.
이하에서 설명되는 기법(technique) 및 장치, 시스템은 다양한 무선 다중 접속 시스템에 적용될 수 있다. 다중 접속 시스템의 예들로는 CDMA(code division multiple access) 시스템, FDMA(frequency division multiple access) 시스템, TDMA(time division multiple access) 시스템, OFDMA(orthogonal frequency division multiple access) 시스템, SC-FDMA(single carrier frequency division multiple access) 시스템, MC-FDMA(multi carrier frequency division multiple access) 시스템 등이 있다. CDMA는 UTRA (Universal Terrestrial Radio Access) 또는 CDMA2000과 같은 무선 기술(technology)에서 구현될 수 있다. TDMA는 GSM(Global System for Mobile communication), GPRS(General Packet Radio Service), EDGE(Enhanced Data Rates for GSM Evolution) (i.e., GERAN) 등과 같은 무선 기술에서 구현될 수 있다. OFDMA는 IEEE(Institute of Electrical and Electronics Engineers) 802.11(WiFi), IEEE 802.16(WiMAX), IEEE802-20, E-UTRA(evolved-UTRA) 등과 같은 무선 기술에서 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunication System)의 일부이며, 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 이용하는 E-UMTS의 일부이다. 3GPP LTE는 하향링크(downlink, DL)에서는 OFDMA를 채택하고, 상향링크(uplink, UL)에서는 SC-FDMA를 채택하고 있다. LTE-A(LTE-advanced)는 3GPP LTE의 진화된 형태이다. 설명의 편의를 위하여, 이하에서는 본 발명이 3GPP 기반 통신 시스템, 예를 들어, LTE/LTE-A, NR에 적용되는 경우를 가정하여 설명한다. 그러나 본 발명의 기술적 특징이 이에 제한되는 것은 아니다. 예를 들어, 이하의 상세한 설명이 이동통신 시스템이 3GPP LTE/LTE-A/NR 시스템에 대응하는 이동통신 시스템을 기초로 설명되더라도, 3GPP LTE/LTE-A/NR에 특유한 사항을 제외하고는 다른 임의의 이동 통신 시스템에도 적용 가능하다.
후술하는 본 발명의 예들에서 장치가 "가정한다"는 표현은 채널을 전송하는 주체가 해당 "가정"에 부합하도록 상기 채널을 전송함을 의미할 수 있다. 상기 채널을 수신하는 주체는 상기 채널이 해당 "가정"에 부합하도록 전송되었다는 전제 하에, 해당 "가정"에 부합하는 형태로 상기 채널을 수신 혹은 디코딩하는 것임을 의미할 수 있다.
본 발명에 있어서, UE는 고정되거나 이동성을 가질 수 있으며, 기지국(base station, BS)과 통신하여 사용자데이터 및/또는 각종 제어정보를 송수신하는 각종 기기들이 이에 속한다. UE는 (Terminal Equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선기기(wireless device), PDA(Personal Digital Assistant), 무선 모뎀(wireless modem), 휴대기기(handheld device) 등으로 불릴 수 있다. 또한, 본 발명에 있어서, BS는 일반적으로 UE 및/또는 다른 BS와 통신하는 고정국(fixed station)을 말하며, UE 및 타 BS와 통신하여 각종 데이터 및 제어정보를 교환한다. BS는 ABS(Advanced Base Station), NB(Node-B), eNB(evolved-NodeB), BTS(Base Transceiver System), 접속 포인트(Access Point), PS(Processing Server) 등 다른 용어로 불릴 수 있다. 특히, UTRAN의 기지국은 Node-B로, E-UTRAN의 기지국은 eNB로, 새로운 무선 접속 기술 네트워크(new radio access technology network)의 기지국은 gNB로 불린다. 이하에서는 설명의 편의를 위해, 통신 기술의 종류 혹은 버전에 관계 없이 기지국을 BS로 통칭한다.
본 발명에서 노드(node)라 함은 UE와 통신하여 무선 신호를 전송/수신할 수 있는 고정된 지점(point)을 말한다. 다양한 형태의 BS들이 그 명칭에 관계없이 노드로서 이용될 수 있다. 예를 들어, BS, NB, eNB, 피코-셀 eNB(PeNB), 홈 eNB(HeNB), 릴레이(relay), 리피터(repeater) 등이 노드가 될 수 있다. 또한, 노드는 BS가 아니어도 될 수 있다. 예를 들어, 무선 리모트 헤드(radio remote head, RRH), 무선 리모트 유닛(radio remote unit, RRU)가 될 수 있다. RRH, RRU 등은 일반적으로 BS의 전력 레벨(power level) 더욱 낮은 전력 레벨을 갖는다. RRH 혹은 RRU 이하, RRH/RRU)는 일반적으로 광 케이블 등의 전용 회선(dedicated line)으로 BS에 연결되어 있기 때문에, 일반적으로 무선 회선으로 연결된 BS들에 의한 협력 통신에 비해, RRH/RRU 와 BS에 의한 협력 통신이 원활하게 수행될 수 있다. 일 노드에는 최소 하나의 안테나가 설치된다. 상기 안테나는 물리 안테나를 의미할 수도 있으며, 안테나 포트, 가상 안테나, 또는 안테나 그룹을 의미할 수도 있다. 노드는 포인트(point)라고 불리기도 한다.
본 발명에서 셀(cell)이라 함은 하나 이상의 노드가 통신 서비스를 제공하는 일정 지리적 영역을 말한다. 따라서, 본 발명에서 특정 셀과 통신한다고 함은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 통신하는 것을 의미할 수 있다. 또한, 특정 셀의 하향링크/상향링크 신호는 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드로부터의/로의 하향링크/상향링크 신호를 의미한다. UE에게 상/하향링크 통신 서비스를 제공하는 셀을 특히 서빙 셀(serving cell)이라고 한다. 또한, 특정 셀의 채널 상태/품질은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 UE 사이에 형성된 채널 혹은 통신 링크의 채널 상태/품질을 의미한다. 3GPP 기반 통신 시스템에서, UE는 특정 노드로부터의 하향링크 채널 상태를 상기 특정 노드의 안테나 포트(들)이 상기 특정 노드에 할당된 CRS (Cell-specific Reference Signal) 자원 상에서 전송되는 CRS(들) 및/또는 CSI-RS(Channel State Information Reference Signal) 자원 상에서 전송하는 CSI-RS(들)을 이용하여 측정할 수 있다.
한편, 3GPP 기반 통신 시스템은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용하고 있는데, 무선 자원과 연관된 셀(cell)은 지리적 영역의 셀(cell)과 구분된다.
지리적 영역의 "셀"은 노드가 반송파를 이용하여 서비스를 제공할 수 있는 커버리지(coverage)라고 이해될 수 있으며, 무선 자원의 "셀"은 상기 반송파에 의해 설정(configure)되는 주파수 범위인 대역폭(bandwidth, BW)와 연관된다. 노드가 유효한 신호를 전송할 수 있는 범위인 하향링크 커버리지와 UE로부터 유효한 신호를 수신할 수 있는 범위인 상향링크 커버리지는 해당 신호를 나르는 반송파에 의해 의존하므로 노드의 커버리지는 상기 노드가 사용하는 무선 자원의 "셀"의 커버리지와 연관되기도 한다. 따라서 "셀"이라는 용어는 때로는 노드에 의한 서비스의 커버리지를, 때로는 무선 자원을, 때로는 상기 무선 자원을 이용한 신호가 유효한 세기로 도달할 수 있는 범위를 의미하는 데 사용될 수 있다.
한편, 3GPP 통신 표준은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용한다. 무선 자원과 연관된 "셀"이라 함은 하향링크 자원(DL resources)와 상향링크 자원(UL resources)의 조합, 즉, DL 컴포턴트 반송파(component carrier, CC) 와 UL CC의 조합으로 정의된다. 셀은 DL 자원 단독, 또는 DL 자원과 UL 자원의 조합으로 설정될(configured) 수 있다. 반송파 집성이 지원되는 경우, DL 자원(또는, DL CC)의 반송파 주파수(carrier frequency)와 UL 자원(또는, UL CC)의 반송파 주파수(carrier frequency) 사이의 링키지(linkage)는 시스템 정보에 의해 지시될 수 있다. 예를 들어, 시스템 정보 블록 타입 2(System Information Block Type2, SIB2) 링키지(linkage)에 의해서 DL 자원과 UL 자원의 조합이 지시될 수 있다. 여기서, 반송파 주파수는 각 셀 혹은 CC의 중심 주파수(center frequency)와 같을 수 있다. 이하에서는 1차 주파수(primary frequency) 상에서 동작하는 셀을 1차 셀(primary cell, Pcell) 혹은 PCC로 지칭하고, 2차 주파수(Secondary frequency)(또는 SCC) 상에서 동작하는 셀을 2차 셀(secondary cell, Scell) 혹은 SCC로 칭한다. 하향링크에서 Pcell에 대응하는 반송파는 하향링크 1차 CC(DL PCC)라고 하며, 상향링크에서 Pcell에 대응하는 반송파는 UL 1차 CC(DL PCC)라고 한다. Scell이라 함은 RRC(Radio Resource Control) 연결 개설(connection establishment)이 이루어진 이후에 설정 가능하고 추가적인 무선 자원을 제공을 위해 사용될 수 있는 셀을 의미한다. UE의 성능(capabilities)에 따라, Scell이 Pcell과 함께, 상기 UE를 위한 서빙 셀의 모음(set)을 형성할 수 있다. 하향링크에서 Scell에 대응하는 반송파는 DL 2차 CC(DL SCC)라 하며, 상향링크에서 상기 Scell에 대응하는 반송파는 UL 2차 CC(UL SCC)라 한다. RRC_CONNECTED 상태에 있지만 반송파 집성이 설정되지 않았거나 반송파 집성을 지원하지 않는 UE의 경우, Pcell로만 설정된 서빙 셀이 단 하나 존재한다.
3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 하향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 하향링크 물리 신호들을 정의된다. 예를 들어, 물리 하향링크 공유 채널(physical downlink shared channel, PDSCH), 물리 브로드캐스트 채널(physical broadcast channel, PBCH), 물리 멀티캐스트 채널(physical multicast channel, PMCH), 물리 제어 포맷 지시자 채널(physical control format indicator channel, PCFICH), 물리 하향링크 제어 채널(physical downlink control channel, PDCCH) 및 물리 하이브리드 ARQ 지시자 채널(physical hybrid ARQ indicator channel, PHICH)들이 하향링크 물리 채널들로서 정의되어 있으며, 참조 신호와 동기 신호가 하향링크 물리 신호들로서 정의되어 있다. 파일럿(pilot)이라고도 지칭되는 참조 신호(reference signal, RS)는 BS와 UE가 서로 알고 있는 기정의된 특별한 파형의 신호를 의미하는데, 예를 들어, 셀 특정적 RS(cell specific RS), UE-특정적 RS(UE-specific RS, UE-RS), 포지셔닝 RS(positioning RS, PRS) 및 채널 상태 정보 RS(channel state information RS, CSI-RS)가 하향링크 참조 신호로서 정의된다. 3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 상향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 상향링크 물리 신호들을 정의하고 있다. 예를 들어, 물리 상향링크 공유 채널(physical uplink shared channel, PUSCH), 물리 상향링크 제어 채널(physical uplink control channel, PUCCH), 물리 임의 접속 채널(physical random access channel, PRACH)가 상향링크 물리 채널로서 정의되며, 상향링크 제어/데이터 신호를 위한 복조 참조 신호(demodulation reference signal, DMRS)와 상향링크 채널 측정에 사용되는 사운딩 참조 신호(sounding reference signal, SRS)가 정의된다.
본 발명에서 PDCCH(Physical Downlink Control CHannel)/PCFICH(Physical Control Format Indicator CHannel)/PHICH((Physical Hybrid automatic retransmit request Indicator CHannel)/PDSCH(Physical Downlink Shared CHannel)은 각각 DCI(Downlink Control Information)/CFI(Control Format Indicator)/하향링크 ACK/NACK(ACKnowlegement/Negative ACK)/하향링크 데이터를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 또한, PUCCH(Physical Uplink Control CHannel)/PUSCH(Physical Uplink Shared CHannel)/PRACH(Physical Random Access CHannel)는 각각 UCI(Uplink Control Information)/상향링크 데이터/임의 접속 신호를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 본 발명에서는, 특히, PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH에 할당되거나 이에 속한 시간-주파수 자원 혹은 자원요소(Resource Element, RE)를 각각 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH RE 또는 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH 자원이라고 칭한다. 이하에서 사용자기기가 PUCCH/PUSCH/PRACH를 전송한다는 표현은, 각각, PUSCH/PUCCH/PRACH 상에서 혹은 통해서 상향링크 제어정보/상향링크 데이터/임의 접속 신호를 전송한다는 것과 동일한 의미로 사용된다. 또한, BS가 PDCCH/PCFICH/PHICH/PDSCH를 전송한다는 표현은, 각각, PDCCH/PCFICH/PHICH/PDSCH 상에서 혹은 통해서 하향링크 데이터/제어정보를 전송한다는 것과 동일한 의미로 사용된다.
본 발명에서 사용되는 용어 및 기술 중 구체적으로 설명되지 않은 용어 및 기술에 대해서는 3GPP LTE/LTE-A 표준 문서, 예를 들어, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 및 3GPP TS 36.331 등과, 3GPP NR 표준 문서, 예를 들어, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331 등을 참조할 수 있다. 아울러, 폴라 코드와 폴라 코드를 이용한 인코딩 및 디코딩에 관한 원리는 'E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009)'를 참조할 수 있다.
더욱 많은 통신 기기들이 더욱 큰 통신 용량을 요구하게 됨에 따라 기존의 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 브로드밴드 통신에 대한 필요성이 대두되고 있다. 또한 다수의 기기 및 사물들을 연결하여 언제 어디서나 다양한 서비스를 제공하는 매시브(massive) MTC 역시 차세대 통신에서 고려될 주요 이슈 중 하나이다. 아울러 신뢰성(reliability) 및 지연(latency)에 민감한 서비스/UE를 고려한 통신 시스템 디자인이 논의되고 있다. 이와 같이 진보된 모바일 브로드밴드 통신, 매시브 MTC, URLLC(Ultra-Reliable and Low Latency Communication) 등을 고려한 차세대 RAT의 도입이 논의되고 있다. 현재 3GPP에서는 EPC 이후의 차세대 이동 통신 시스템에 대한 스터디를 진행 중에 있다. 본 발명에서는 편의상 해당 기술을 새 RAT (new RAT, NR) 혹은 5G RAT라고 칭한다.
NR 통신 시스템은, 데이터 레이트, 용량(capacity), 지연(latency), 에너지 소비 및 비용 면에서, 기존 4세대(4G) 시스템보다 상당히 나은 성능을 지원할 것이 요구된다. 따라서, NR 시스템은 대역폭, 스펙트럴, 에너지, 시그널링 효율, 및 비트당 비용(cost)의 영역에서 상당한 진보를 이룰 필요가 있다. NR은 이러한 요구를 충족시키기 위해 효율적 파형(waveform)을 활용할 필요가 있다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
신호가 채널에서 겪는 오류를 수신단이 정정할 수 있도록 하기 위해서 전송단에서 보내는 정보를 오류정정부호(forward error correction code)를 사용하여 부호화(coding)를 한 후 전송하게 된다. 수신단에서는 수신신호를 복조(demodulation)한 후 오류정정부호의 디코딩(decoding) 과정을 거친 후 전송 정보를 복원하게 된다. 이러한 디코딩 과정에서, 채널에 의해서 생긴 수신신호상의 오류를 정정하게 된다.
데이터가 DL/UL 셀별로 매 TTI마다 최대 2개 수송 블록의 행태로 코딩 블록에 도달한다. 다음의 코딩 단계들이 DL/UL 셀의 각 수송 블록에 대해 적용될 수 있다:
- 수송 블록에 순환 리던던시 체크(cyclic redundancy check, CRC) 부가(add);
- 코드 블록 세그멘트화(segmentation) 및 코드 블록 CRC 부착(attachment);
- 채널 코딩;
- 레이트 매칭;
- 코드 블록 연접(concatenation).
오류정정부호는 다양한 종류가 가능하지만, 기존 LTE/LTE-A 시스템에서는 주로 터보(Turbo) 코드가 사용되었다. 터보 코드는 리커시브 시스터매틱 컨볼루션 인코더(recursive systematic convolution encoder)와 인터리버(interleaver)로 구성된다. 터보 코드의 실제 구현 시에 병렬 디코딩을 용이하게 하기 위한 인터리버가 있는데 이의 일종이 QPP(quadratic polynomial permutation)이다. 이와 같은 QPP 인터리버는 특정의 데이터 블록 크기에만 좋은 성능을 유지한다고 알려져 있다. 터보 코드의 성능은 데이터 블록 크기가 증가할수록 좋은 것으로 알려져 있는데, 실제 통신 시스템에서는 실제 구현의 편리함을 위하여 일정 크기 이상의 데이터 블록의 경우 여러 개의 작은 데이터 블록으로 나누어 인코딩을 수행하게 된다. 나누어진 작은 데이터 블록을 코드 블록이라 부른다. 코드 블록은 일반적으로 같은 크기를 갖게 되지만, QPP 인터리버의 크기 제한 때문에 여러 개의 코드 블록들 중 하나의 코드 블록은 다른 크기를 가질 수도 있다. 정해진 인터리버 크기의 코드 블록 단위로 오류정정부호화 과정을 거친 후 무선 채널로 전송 시 발생하는 버스트(burst) 오류의 영향을 줄이기 위해 인터리빙이 수행된다. 그리고, 실제 무선 자원에 매핑되어 전송된다. 실제 전송시 사용되는 무선 자원의 양이 일정하기 때문에 이에 맞추기 위해서는 인코딩된 코드 블록에 대하여 레이트 매칭이 수행되어야 한다. 일반적으로 레이트 매칭은 펑처링이나 반복(repetition)으로 이루어진다. 예를 들어, 무선 자원의 양, 즉, 해당 무선 자원에 의해 전송될 수 있는 전송 비트 수가 M이고, 코딩된 비트 시퀀스, 즉, 인코더의 출력 비트 수가 N이라 하면, M과 N이 다를 경우, 상기 코딩된 비트 시퀀스의 길이를 조절하여 M과 맞추기 위한 레이트 매칭이 수행된다. M>N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 전부 혹은 일부가 반복된다. M<N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 일부가 펑처링되며, 펑처링된 비트는 전송에서 제외된다.
즉, LTE/LTE-A 시스템에서는 특정 코드 레이트(예, 1/3)을 지니는 채널 코딩을 사용하여 전송할 데이터를 인커딩한 후, 펑처링과 반복으로 이루어진 레이트 매칭 과정을 통해 전송할 데이터의 코드 레이트를 조절하게 된다. LTE/LTE-A에서의 채널 코드로 터보 코드를 사용하였을 경우, 도 1과 같은 수송 채널 처리 과정 중 각 코드 블록을 채널 코딩 및 레이트 매칭하는 과정을 도식화 하면 도 2와 같다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 2에 도시된 바와 같이, LTE/LTE-A 터보 인코더의 머더(mother) 코드 레이트는 1/3이다. 다른 코드 레이트를 얻기 위해서는, 필요하면, 반복 혹은 펑처링이 수행되어야 하며, 이들은 레이트 매칭 모듈에 의해 행해진다. 상기 레이트 매칭 모듈은 상기 터버 인코더의 3개 출력 스트림들에 대한 3개의 소위(so-called) 서브-블록 인터리버들과, 순환(circular) 버퍼에 의해 실현(realize)되는, 비트 선택 및 프루닝(pruning) 부분(part)으로 이루어진다. 상기 서브-블록 인터리버는 32개 행들 및 길이-32 인트라-열 퍼뮤테이션을 가진 클래식 행(row)-열(column) 인터리버를 기반으로 한다. 상기 3개 스트림들 각각의 비트들은 행-by-행씩 32개 열들을 가진 행렬(행의 개수는 스트림 크기에 의존)로 적혀진다(written). 상기 행렬을 완전히 채우기 위해 더미 비트들이 각 스트림의 앞쪽에 패딩된다. 열 퍼뮤테이션 후에는 비트들이 열-by-열로 상기 행렬로부터 읽혀진다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
순환 버퍼는 머더 코드의 펑처링 및 반복을 가능하게 하는, 레이트 매칭 모듈의 가장 중요한 부분(part)이다. 도 2를 참조하면, 인터리빙된 시스터매틱 비트들은, 상기 순환 버퍼의 시작(beginning)에 상기 인터리빙된 시스터매틱 비트 스트림들의 첫 번째 비트를 두고, 차례차례(in sequence) 상기 순환 버퍼로 적혀진다. 인터리빙 및 인터레이스된 패리티 비트 스트림들은, 상기 인터리빙된 시스터매틱 비트 스트림의 마지막 비트 다음에 해당 스트림의 첫 비트를 두고, 차례차례 상기 순환 버퍼에 적혀진다. 코딩된 비트들은 (코드 레이트에 따라) 상기 순환 버퍼 내 리던던시 버전(redundancy version, RV) 포인트들에 의해 특정되는 어떤(certain) 시작 포인트로부터 연속적으로(serially) 읽혀진다. 상기 순환 버퍼의 끝(end)에 다다르고 더 많은 코딩된 비트들이 전송을 위해 필요하면 (예, 1/3보다 작은 코드 레이트의 경우), 전송 장치는 랩 어라운드 하며 상기 순환 버퍼의 시작에서 계속(continue)한다.
하이브리드 ARQ를 나타내는 HARQ는 오류가 있다고 검출된 패킷들의 재전송에 기초한 오류 정정 메커니즘이다. 전송된 패킷은 수신 장치에 어떤(certain) 전파(propagation) 딜레이 후에 도착한다. 상기 수신 장치는 오류-없는(error-free) 전송의 경우에는 ACK을 생산(produce)며, 오류가 검출되면 NACK을 생산한다. 상기 ACK/NACK은 얼마간의 프로세싱 시간 후에 생산되어 상기 전송 장치에 보내지고, 전파 딜레이 후에 상기 전송 장치에 도달한다. NACK이 경우, 상기 전송 장치에서 어떤 프로세싱 딜레이 후에, 원하는(desired) 패킷이 다시 보내질 것이다. 상기 순환 버퍼로부터 읽혀져 각 재전송에서 보내지는 비트들은 다르며 RV의 위치에 의존한다. 비트들이 상기 순환 버퍼로부터 읽혀지는 시작 포인트의 위치를 정의하는 4개 RV들(0, 1, 2, 3)이 있다. 도 3을 참조하면, 재전송 횟수가 진행(progressing)함에 따라 RV가 커지며 따라서 더 적은 시스터매틱 비트들과 더 많은 패리티 비트들이 재전송을 위해 순환 버퍼로부터 읽혀진다.
NR은 현재 4G보다 더 나은 속도 및 커버리지를 제공하며, 높은 주파수 대역에서 동작하고, 수십 개의 연결들에 대해 1 Gb/s까지의 속도 혹은 수만 개의 연결들에 대해 수십 Mb/s까지의 속도를 제공할 것이 요구된다. 이러한 NR 시스템의 요구사항을 충족시키기 위해서는 기존 코딩 방식보다 진보된 코딩 방식의 도입이 논의되고 있다. 데이터 통신은 불완전환 채널 환경에서 일어나기 때문에, 채널 코딩은 빠르면서 오류에 자유로운 통신을 위한 보다 높은 데이터 레이트를 이루는 데 중요한 역할을 한다. 선택된 채널 코드는 특정 범위의 블록 길이들 및 코드 레이트들에서 뛰어난 블록 오류 비율(block error ratio, BLER) 성능을 가져야 한다. 여기서, BLER은 보내진 블록들의 총 개수에 대한 오류 있는(erroneous) 수신 블록들의 개수의 비로서 정의된다. NR에서는 낮은 계산 복잡도(complexity), 낮은 지연, 낮은 비용(cost) 및 더 높은 유연성(flexibility)가 코딩 방식으로 요구된다. 나아가 비트당 감소된 에너지(reduced energy per bit)와 개선된(improved) 영역 효율(efficiency)이 더 높은 데이터 레이트를 지원하기 위해 요구된다. eMBB, 매시브 IoT, URLLC 등이 NR 네트워크의 사용 예들일 것으로 여겨지고 있다. eMBB는 풍부한(rich) 미디어 어플리케이션들, 클라우드 저장소(storage) 및 어플리케이션들, 그리고 엔터테인먼트를 위한 증강 현실(augmented reality)를 가능하게 하기 위해 높은 데이터 레이트를 갖는 인터넷 접속을 커버한다. 매시브 IoT 어플리케이션들은 스마트 홈들/빌딩들, 리모트 건강 모니터링, 및 물류(logistics) 트랙킹 등을 위한 밀집한(dense) 센서 네트워크들을 포함한다. URLLC는 산업 자동화, 무인 자동차들, 리모트 수술, 및 스마트 그리드들과 같은 초-고 신뢰성 및 낮은 지연을 요구하는 중요한 어플리케이션들을 커버한다.
큰 블록 길이들에서 높은 용량 성능을 갖는 많은 코딩 방식들이 이용가능하지만, 이들 중 대다수가 넓은 범위의 블록 길이들 및 코드 레이트들에 걸쳐 좋은 성능을 일정하게 보여주지는 못한다. 그러나, 터보 코드, 저밀도 패리티 체크(low density parity check, LDPC) 코드 및 폴라 코드는 넓은 범위의 코딩 레이트들 및 코드 길이들에서 기대되는(promising) BLER 성능을 보여주고 있으며, 이에 따라 NR 시스템을 위한 사용이 고려되고 있다. eMBB, 매시브 IoT 및 URLLC와 같은 다양한 경우들에 대한 요구가 증가함에 따라 터보 코드들보다 더 강한 채널 코딩 효율성을 제공하는 코딩 방식에 대한 요구가 있다. 또한, 채널이 현재 수용할 수 있는 가입자의 최대 수 면에서의 증가, 즉, 용량 면에서의 증가도 요구되고 있다.
폴라 코드는, 기존 채널 코드들의 문제점을 해결할 수 있는 새로운 프레임워크를 제공하는 코드로서, Bikent 대학의 Arikan에 의해 발명되었다(참고: E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009). 폴라 코드는 낮은 인코딩 및 디코딩 복잡도를 갖는, 수학적으로 증명된, 첫 용량-수용(capacity-achieving) 코드이다. 폴라 코드는 아무런 오류 흐름이 존재하지 않으면서 큰 블록 길이들에서 터보 코드의 성능을 능가한다. 이하, 폴라 코드를 이용한 채널 코딩을 폴라 코딩이라고 칭한다.
폴라 코드들은 주어진 이진 이산 무기억 채널(binary discrete memoryless channel)에서 채널 용량을 이룰(achieve) 수 코드로 알려져 있다. 이는 블록 크기가 충분히 클 때만 이루어질 수 있다. 즉, 폴라 코드는 코드의 크기 N을 무한히 크게 하면 채널 용량을 이룰 수 있는 코드이다. 폴라 코드들은 인코딩 및 디코딩의 복잡도가 적으며 성공적으로 디코딩될 수 있다. 폴라 코드는 선형 블록 오류 정정 코드의 일종이며, 회귀적인(recursive) 다수의 연접(concatenation)이 폴라 코드를 위한 기본 빌딩 블록이며, 코드 구성(code construction)을 위한 기초이다. 물리 채널들을 가상 채널들로 변환하는 채널의 물리적 변환이 일어나며, 이러한 변환은 회귀적인 다수의 연접을 기반으로 한다. 다수의 채널들이 곱해지고 누적되면, 상기 채널들의 대부분은 좋아지거나 아니면 나빠지게 되며, 폴라 코드 배후에 있는 이 아이디어는 좋은 채널들을 사용하는 것이다. 예를 들어, 좋은 채널들을 통해 레이트 1로 데이터를 보내고, 나쁜 채널들을 통해 레이트 0으로 보내는 것이다. 즉, 채널 양극화를 통해 채널들은 일반(normal) 상태로부터 양극화(polarize)된 상태로 들어가게 된다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 4(a)는 폴라 코드의 기본(base) 모듈을 나타낸 것으로, 특히 폴라 코딩을 위한 첫 번째 레벨 채널 컴바이닝을 예시한 도면이다. 도 4(a)에서 W 2는 이진 이산 무기억 채널(B-DMC), W, 2개를 컴바이닝하여 얻어진 전체 등가(equivalent) 채널을 의미한다. 여기서, u 1, u 2는 이진-입력 소스 비트들이며, y 1, y 2는 출력 코딩된 비트(output coded bit)들이다. 채널 컴바이닝(channel combining)은 B-DMC 채널을 병렬적으로(parallel) 연접하는 과정이다.
도 4(b)은 상기 기본 모듈에 대한 기본 행렬 F를 나타낸 것으로, 기본 행렬 F로의 이진-입력 소스 비트들 u 1, u 2과 해당 출력 x 1, x 2는 다음의 관계를 갖는다.
Figure PCTKR2019000472-appb-img-000001
채널 W 2는 최고 레이트인 대칭 용량 I(W)를 이룰 수 있다. B-DMC W에서 대칭 용량은 중요한 파라미터로서, 상기 대칭 용량은 레이트의 측정을 위해 사용되며, 신뢰할 수 있는 통신이 상기 채널 W를 걸쳐 일어날 수 있는 최고 레이트이다. B-DMC는 다음과 같이 정의될 수 있다.
Figure PCTKR2019000472-appb-img-000002
주어진 B-DMC W의 N개 독립(independent) 카피들로부터 N개 이진 입력 채널들의 두 번째 세트를 합성(synthesize) 혹은 생성(create)하는 것이 가능하며, 상기 채널들은 속성(property)들 {W N (i): 1≤i≤N}을 갖는다. N이 커지면, 채널들의 일부는 1에 가까운 용량을 갖는 채널이 되고, 나머지는 0에 가까운 용량을 갖는 채널이 되는 경향이 있다. 이를 채널 양극화(polarization)라고 한다. 다시 말해 채널 양극화는 주어진 B-DMC W의 N개 독립 카피들을 사용하여 두 번째 세트의 N개 채널들 {W N (i): 1≤i≤N}을 생성하는 프로세스이며, 채널 양극화 효과는 N이 커지면 모든 대칭 용량 항들(terms) {I(W N (i))}이 인덱스들 i의 사라지는(vanishing) 부분(fraction)을 제외하고 모두 0 또는 1이 되는 경향을 의미한다. 다시 말해, 폴라 코드들에서 채널 양극화 뒤에 있는 개념은 I(W)의 대칭적(symmetric) 용량을 갖는 채널(예, additive white Gaussian noise channel)의 N개 카피(copy)들(즉, N개 전송들)을 1 또는 0에 가까운(close) 용량의 극단적(extreme) 채널들로 변환(transform)하는 것이다. N개의 채널들 중에서 I(W) 부분(fraction)은 완벽한(perfect) 채널들이 될 것이고 1-I(W) 부분은 완전히 잡음 채널들이 될 것이다. 그리고 나서 정보 비트들은 좋은 채널들을 통해서만 보내지고, 다른 채널들로의 입력들은 1 또는 0으로 프로즌된다. 채널 양극화의 양은 블록 길이와 함께 증가한다. 채널 양극화는 2가지 국면(phase)로 구성된다: 채널 컴바이닝 국면 및 채널 스플리팅 국면.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다. 도 5에 예시된 바와 같이 원본 채널 W의 N개 카피들을 적절히 컴바이닝하여 벡터 채널 W vec을 만든 후 양극화된 새로운 채널들로 스플리팅하면, 충분히 큰 N의 경우, 상기 양극화된 새로운 채널들은 각각 채널 용량 C(W)=1과 C(W)=0으로 구분된다. 이 경우, 채널 용량 C(W))=1인 채널을 통과하는 비트는 오류 없이 전송 가능하므로 채널 용량 C(W)=1인 채널로는 정보 비트를 전송하고, 채널 용량 C(W)=0인 채널을 통과하는 비트는 정보 전송이 불가능하므로 의미 없는 비트인 프로즌 비트를 전송하는 것이 좋다.
도 5를 참조하면, 주어진 B-DMC W의 카피들을 회귀적 방식으로 컴바이닝하여, W N: X N→Y N에 의해 주어지는 벡터 채널 W vec이 출력될 수 있다. 여기서 N=2 n이며 n은 0보다 크거나 같은 정수이다. 회귀(recursion)은 항상 0번째 레벨에서 시작하며, W 1 = W이다. n=1은 W 1의 2개 독립 카피들이 함께 컴바이닝하는 첫 번째 레벨의 회귀를 의미한다. 상기 2개 카피들을 컴바이닝하면 채널 W 2: X 2→Y 2이 얻어진다. 이 새로운 채널 W 2의 전이 확률(transitional probability)은 다음 식에 의해 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000003
상기 채널 W 2이 얻어지면, W 2의 2개 카피들을 컴바이닝하여 채널 W 4의 단일 카피가 얻어질 수 있다. 이러한 회귀는 다음 전이 확률을 갖는 W 4: X 4→Y 4에 의해 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000004
도 5에서 G N은 크기 N인 생성기 행렬이다. G 2는 도 4(b)에 도시된 기본 행렬 F에 해당한다. G 4는 다음 행렬로 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000005
여기서 ⓧ는 Kronecker 곱(product)이며, 모든 n≥1에 대해 A ⓧn = AⓧA ⓧ(n-1)이고, A ⓧ0 = 1이다.
도 5(b)의 G N으로의 입력 u N 1과 출력 x N 1의 관계는 x N 1 = u N 1G N로 표현될 수 있다. 여기서 x N 1 = {x 1, ..., x N}, u N 1 = {u 1, ..., u N}이다.
N개의 B-DMC들을 컴바이닝할 때, 각각의 B-DMC는 회귀적인 형태로 표현될 수 있다. 즉, G N은 다음 수학식으로 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000006
여기서, N=2 n, n≥1이고, F ⓧn = FⓧF ⓧ(n-1)이며, F ⓧ0 = 1이다. B N은 비트-리버설로서 알려진 퍼뮤테이션 행렬이며, B N = R N(I 2ⓧB N/2)로서 회귀적으로(recursively) 산출(compute)될 수 있다. I 2는 2-차원(2-dimnsional) 단위(identity) 행렬이고, 이 회귀(recursion)는 B 2=I 2로 초기화된다. R N은 비트-리버설 인터리버이며, 입력 s N 1 = {s 1, ..., s N}을 출력 x N 1 = {s 1, s 3,..., s N-1, s 2, ..., s N}로 매핑하는 데 사용된다. 비트-리버설 인터리버는 전송단에 포함되지 않을 수도 있다. 수학식 6의 관계가 도 6에 도시된다.
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
N개의 B-DMC W을 컴바이닝한 후 특정 입력에 대한 등가 채널(equivalent channel)을 정의하는 과정을 채널 스플리팅이라고 한다. 채널 스플리팅은 다음 수학식과 같은 채널 전이 확률(channel transition probability)로 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000007
채널 양극화는 다음과 같은 특성을 갖는다:
> Conservation: C(W -) + C(W +) = 2C(W),
> Extremization: C(W -) ≤ C(W) ≤ C(W +).
채널 컴바이닝과 채널 스플리팅을 거친 경우 다음과 같은 정리(theorem)를 얻을 수 있다.
* 정리(theorem): 임의(any) B-DMC W에 대해, 채널들 {W N (i)}은 다음과 같은 의미에서 양극화된다. 임의의 고정된 δ∈{0,1}에 대해, 2의 거듭제곱(power)을 통해 N이 무한대로 감에 따라, I(W N (i))∈(1-δ,1]인 인덱스들 i∈{1,...,N}의 부분(fraction)은 I(W)로 가며, I(W N (i))∈[0,δ)인 부분은 1-I(W)로 간다. 그러므로, N→∞면, 채널들은 완벽히 잡음이거나 아니면 잡음에 자유롭게 양극화되며, 이러한 채널들을 전송단에서 정확히 알 수 있다. 따라서, 나쁜 채널들을 고정하고 고딩되지 않은 비트들을 좋은 채널들 상에서 전송할 수 있다.
즉, 폴라 코드의 크기 N이 무한대가 되면, 채널은 특정 입력 비트(input bit)에 대해 잡음이 많거나 잡음이 없는 채널이 된다. 이는 특정 입력 비트에 대한 등가 채널의 용량이 0 또는 I(W)로 구분되는 것과 같은 의미이다.
폴라 인코더(polar encoder)의 입력(input)은 정보 데이터가 맵핑되는 비트 채널과 그렇지 않은 비트 채널로 구분된다. 앞서 설명한 바와 같이 폴라 코드의 이론에 따르면 폴라 코드의 코드워드가 무한대(infinity)로 갈수록 입력 비트 채널들이 잡음 없는 채널과 잡음 채널로 구분될 수 있다. 따라서, 잡음 없는 비트 채널에 정보를 할당하면, 채널 용량을 얻을 수 있다. 그러나, 실제로는 무한 길이의 코드워드를 구성할 수 없기 때문에 입력 비트 채널의 신뢰도를 계산하여 그 순서대로 데이터 비트를 할당한다. 본 발명에서 데이터 비트가 할당되는 비트 채널은 좋은 비트 채널이라고 칭한다. 좋은 비트 채널은 데이터 비트가 매핑되는 입력 비트 채널이라고 할 수 있다. 그리고, 데이터가 맵핑되지 않는 비트 채널을 프로즌 비트 채널이라 칭하고, 프로즌 비트 채널에는 알려진 값(예, 0)을 입력하여 인코딩이 수행된다. 전송단과 수신단에서 알고 있는 값이면 아무 값이나 프로즌 비트 채널에 매핑될 수 있다. 펑처링 또는 반복을 수행할 때, 좋은 비트 채널에 대한 정보가 활용될 수 있다. 예를 들어, 정보 비트에 할당되지 않는 입력 비트 위치에 해당되는 코드워드 비트(즉, 출력 비트) 위치가 펑처링될 수 있다.
폴라 코드의 디코딩 방식은 연속 소거(successive cancellation, SC) 디코딩 방식이다. SC 디코딩 방식은 채널 전이 확률을 구하여, 이를 입력 비트에 대한 라이클리후드 비율(likelihood ratio, LLR)을 계산하는 방식이다. 이때, 채널 전이 확률은 채널 컴바이닝과 채널 스플리팅 과정이 회귀적인(recursive) 형태로 이루어진 특성을 이용하면 회귀적인 형태로 계산될 수 있다. 따라서, 최종적으로 LLR 값도 회귀적인 형태로 계산할 수 있다. 우선 입력 비트 u i에 대한 채널 전이 확률 W N (i)(y 1 N,u 1 i-1|u 1)는 다음과 같이 얻어질 수 있다. u 1 i는 홀수 인덱스(odd index), 짝수 인덱스(even index)로 분리되어, u 1,o i, u 1,e i와 같이 표현될 수 있다. 채널 전이 확률은 다음 수학식들과 같이 표현될 수 있다.
Figure PCTKR2019000472-appb-img-000008
Figure PCTKR2019000472-appb-img-000009
폴라 디코더는 정보를 검색(retrieve)하며, 상기 폴라 코드에 알려진 값들(예, 수신 비트들, 프로즌 비트들 등)을 가지고 u N 1의 추정치(estimate) u^ N 1를 생성한다. LLR은 다음과 같이 정의된다.
Figure PCTKR2019000472-appb-img-000010
LLR은 다음과 같이 회귀적으로 계산될 수 있다.
Figure PCTKR2019000472-appb-img-000011
LLR들의 회귀적 계산은 LLR L (1) 1(y i) = W(y i|0)/W(y i|1)인 코드 길이 1로 역추적(trace back)된다. L (1) 1(y i)는 채널로부터 관찰된 소프트 정보이다.
폴라 인코더 및 SC 디코더의 복잡도는 폴라 코드의 길이 N에 따라 달라지는 데, O(NlogN)의 복잡도를 갖는다고 알려져 있다. 길이 N의 폴라 코드에서 K개의 입력 비트들을 가정할 때, 코딩 레이트는 N/K가 된다. 데이터 페이로드 크기 N의 폴라 인코더의 생성기 행렬을 G N이라 하면, 인코딩된 비트(encoded bit)는 x N 1 = u N 1G N와 같이 표현될 수 있으며, u N 1 중 K 개의 비트는 페이로드 비트에 해당하고 상기 페이로드 비트에 대응하는 G N의 행(row) 인덱스를 i라 하고, 나머지 N-K개의 비트에 대응하는 G N의 행 인덱스를 F라고 가정한다. 이와 같은 폴라 코드의 최소 거리는 d min(C) = min i∈I2 wt(i)와 같이 주어질 수 있다. 여기서 wt(i)는 i의 이진 확장 내 1의 개수이며, i=0,1,...,N-1이다.
SC 리스트(SCL) 디코딩은 기본적(basic) SC 디코더의 확장이다. 이 종류의 디코더에서는 디코딩의 각 단계(stage)에서 L 디코딩 경로들이 동시에(simultaneously) 고려된다. 여기서 L은 정수이다. 다시 말해, 폴라 코드의 경우 리스트-L 디코딩 알고리즘은 디코딩 과정에서 L개의 경로를 동시에 추적하는 알고리즘이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로들의 진화(evolution)을 예시한 것이다. 설명의 편의를 위해 결정되어야 하는 비트의 개수가 n이고, 모든 비트들이 프로즌되어 있지 않다고 가정한다. 리스트 크기 L = 4이면, 각 레벨은 아래방향으로 이어지는(continue) 경로들이 있는 노드를 많아야 4개 가진다. 이어지지 않는(discontinue) 경로들은 도 7에서 점선으로 표시된다. 도 7을 참조하여, 리스트-L 디코딩에서 디코딩 경로들이 진화하는 과정을 설명하면 다음과 같다. i) 리스트-L 디코딩이 시작하며, 첫 번째 프로즌되지 않은(unfrozen) 비트는 0 아니면 1일 수 있다. ii) 리스트-L 디코딩이 계속된다. 두 번째 프로즌되지 않은 비트들은 0 아니면 1일 수 있다. 경로들의 개수가 L=4보다 많지 않으므로, 아직 가지치기(prune)를 할 필요가 없다. iii) 첫 번째 비트(즉, 첫 번째 레벨의 비트), 두 번째 비트(즉, 두 번째 레벨의 비트) 및 세 번째 비트(즉, 세 번째 레벨의 비트)에 대한 모든 옵션들을 고려하는 것은 8개 디코딩 경로를 초래하며, L=4이기 때문에 8개 디코딩 경로는 너무 많다. iv) 상기 8개 디코딩 경로를 L=4개의 유망한(promising) 경로들로 가지치기한다. v) 네 번째 프로즌되지 않은 비트의 2개 옵션들을 고려함으로써 4개의 활성(active) 경로들을 계속(continue)한다. 이 경우, 경로의 개수가 8개로 2배가 되며, L=4이므로 경로의 개수가 너무 많다. vi) 다시, L=4개의 최선(best) 경로들로 가지치기한다. 도 7의 예시에서는 4개 후보 코드워드들 0100, 0110, 0111 및 1111이 얻어지며, 이들 중 하나가 원본 코드워드와 가장 유사한 코드워드로서 결정된다. 일반적인 디코딩 과정에서와 마찬가지로, 예를 들어, 가지치기 과정 혹은 최종 코드워드를 결정하는 과정에서 LLR 절대 값의 합이 가장 큰 경로가 생존하는(survival) 경로로서 선택될 수 있다. CRC가 있는 경우, CRC를 통해 생존 경로가 선택될 수도 있다.
한편, CRC 보조(aided) SCL 디코딩은 CRC를 이용한 SCL 디코딩으로서, 폴라 코드의 성능을 개선한다. CRC는 정보 이론 및 코딩 분야에서 오류 검출 및 오류 정정에 가장 널리 사용되는 기법(technique)이다. 예를 들어, 오류 정정 인코더로의 입력 블록이 K 비트이고, 정보 비트의 길이가 k, CRC 시퀀스의 길이가 m 비트이면, K = k+m이다. CRC 비트들은 오류 정정 코드를 위한 소스 비트들의 일부이며, 인코딩에 사용되는 채널 코드의 크기가 N이면, 코드 레이트 R은 R=K/N으로서 정의된다. CRC 보조 SCL 디코딩은 수신 장치에서 각 경로에 대해 순환 리던던시 체크(cyclic redundancy check, CRC) 코드를 확인하면서 오류 없는 경로를 검출함을 목적으로 한다. SCL 디코더는 후보 시퀀스들을 CRC 검출기로 출력하며 상기 CRC 검출기는 체크 결과를 코드워드 결정을 돕기 위해 피드백한다.
SCL 디코딩 혹은 CRC 보조 SCL 디코딩은 SC 알고리즘에 비해 복잡하지만 디코딩 성능이 우수하다는 장점이 있다. 폴라 코드의 리스트-X 디코딩 알고리즘에 대한 보다 자세한 사항은 'I. Tal and A. Vardy, "List decoding of polar codes," in Proc. IEEE Int. Symp. Inf. Theory, pp. 1-5, Jul. 2011'을 참조한다.
폴라 코드는 코드 설계(design)이 채널에 독립적이어서 모바일 페이딩 채널들에 융통성(versatile)이 있지 않고, 비교적 최근에 소개된 코드여서 아직 성숙되지 않아 제한적으로만 적용되고 있다는 단점이 있다. 즉, 현재까지 제안한 폴라 코딩은 무선 통신 시스템에 그대로 적용하기에는 정의되지 않은 부분이 많다. 이에, 본 발명은 무선 통신 시스템에 적합한 폴라 코딩 방법을 제안하고자 한다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 8에서, 머더 코드의 크기 N=8, 즉, 폴라 코드의 크기 N=8이고, 코드 레이트가 1/2라고 가정된다.
도 8에서 C(W i)는 채널 W i의 용량으로서, 폴라 코드의 입력 비트들이 겪을 채널들의 신뢰도에 대응한다. 폴라 코드의 입력 비트 위치들에 대응하는 채널 용량들이 도 8에 도시된 바와 같다고 하면, 도 8에 도시된 대로 입력 비트 위치들의 신뢰도에 랭크(rank)가 매겨질 수 있다. 이 경우, 코드 레이트 1/2로 데이터를 전송하기 위해, 전송 장치는 상기 데이터를 이루는 4개 비트들을 폴라 코드의 8개 입력 비트 위치들 중에서 채널 용량이 높은 4개 입력 비트 위치들(즉, 도 8의 입력 비트 위치들 U 1 ~ U 8 중 U 4, U 6, U 7 및 U 8로 표시된 입력 비트 위치들)에 할당하고, 나머지 입력 비트 위치들은 프로즌한다. 도 8의 폴라 코드에 대응하는 생성기 행렬 G 8은 다음과 같다. 상기 생성기 행렬 G 8는 수학식 6을 기반으로 얻어질 수 있다.
Figure PCTKR2019000472-appb-img-000012
도 8의 U 1부터 U 8까지로 표시된 입력 비트 위치들은 G 8의 최상위 행(row)부터 최하위 행까지의 행들에 일대일로 대응한다. 도 8을 참조하면 U 8에 대응하는 입력 비트는 모든 출력 코딩된 비트들에 영향을 미침을 알 수 있다. 반면, U 1에 대응하는 입력 비트는 출력 코딩된 비트들 중 Y 1에만 영향을 미침을 알 수 있다. 수학식 12를 참조하면, 이진-입력 소스 비트들 U 1 ~ U 8와 G 8이 곱해졌을 때 해당 입력 비트를 모든 출력 비트들에 나타나도록 하는 행(row)은 G 8의 행들 중 모든 원소가 1인 행인 최하위 행 [1, 1, 1, 1, 1, 1, 1, 1]이다. 반면, 해당 이진-입력 소스 비트를 1개 출력 비트에만 나타나도록 하는 행은 G 8의 행들 중 1개의 원소가 1인 행, 즉, 행 무게(weight)가 1인 [1, 0, 0, 0, 0, 0, 0, 0]이다. 마찬가지로, 행 무게가 2인 행은 해당 행에 대응하는 입력 비트를 2개 출력 비트에 반영시킨다고 할 수 있다. 도 8 및 수학식 12를 참조하면, U 1 ~ U 8는 G 8의 행들에 일대일로 대응하며, U 1 ~ U 8의 입력 위치들, 즉, G 8의 행들에 상기 입력 위치들을 구분하기 위한 비트 인덱스들이 부여될 수 있다.
폴라 코드에서는 G N로의 N개 입력 비트들에 대해 행 무게가 가장 작은 최상위 행부터 시작하여 비트 인덱스 0부터 N-1까지 순차적으로 비트 인덱스들이 할당되어 있다고 가정될 수 있다. 예를 들어, 도 8을 참조하면, U 1의 입력 위치, 즉, G 8의 첫 번째 행에 비트 인덱스 0가 부여되고, U 8의 입력 위치, 즉, G 8의 마지막 행에 비트 인덱스 7이 부여된다. 다만, 비트 인덱스들은 폴라 코드의 입력 위치들을 나타내기 위해 사용되는 것이므로, 이와 다르게 할당될 수 있다. 예를 들어, 행 무게가 가장 큰 최하위 행부터 시작하여 비트 인덱스 0부터 N-1까지 할당될 수 있다.
출력 비트 인덱스의 경우, 도 8 및 수학식 12에 예시된 바와 마찬가지로, G N의 열들 중 열 무게가 가장 큰 첫 번째 열부터 열 무게가 가장 작은 마지막 열까지 비트 인덱스 0부터 N-1까지, 혹은 비트 인덱스 1부터 N까지 부여되어 있다고 가정될 수 있다.
폴라 코드에서는 정보 비트와 프로즌 비트를 설정하는 것이 폴라 코드의 구성 및 성능에 있어 가장 중요한 요소들 중 하나이다. 즉, 입력 비트 위치들의 랭크를 정하는 것이 폴라 코드의 성능 및 구성에 있어서 중요한 요소라고 할 수 있다. 폴라 코드에 대해, 비트 인덱스들은 폴라 코드의 입력 혹은 출력 위치들을 구분할 수 있다. 폴라 코드에 대해, 비트 위치들의 신뢰도의 오름차순으로 아니면 내림차순으로 나열하여 얻어진 시퀀스를 비트 인덱스 시퀀스라 한다. 즉, 상기 비트 인덱스 시퀀스는 폴라 코드의 입력 혹은 출력 비트 위치들의 신뢰도를 오름차순 혹은 내림차순으로 나타낸다. 전송 장치는 입력 비트 인덱스 시퀀스를 기반으로 신뢰도가 높은 입력 비트들에 정보 비트들을 입력하고 폴라 코드를 이용하여 인코딩을 수행하며, 수신 장치는 동일한 혹은 대응 입력 비트 인덱스 시퀀스를 이용하여 정보 비트가 할당된 입력 위치들 또는 프로즌 비트가 할당된 입력 위치들을 알 수 있다. 즉, 수신 장치는 전송 장치가 사용한 입력 비트 인덱스 시퀀스와 동일한 혹은 대응 입력 비트 인덱스 시퀀스와 해당 폴라 코드를 이용하여 폴라 디코딩을 수행할 수 있다. 폴라 코드에 대해, 입력 비트 인덱스 시퀀스는 신뢰도가 높은 입력 비트 위치(들)에 정보 비트(들)이 할당될 수 있도록 미리 정해져 있다고 가정될 수 있다. 본 명세서에서 입력 비트 인덱스 시퀀스는 폴라 시퀀스라고 칭하기도 한다.
도 9는 폴라 코드에 대한 펑처링 및 정보 비트 할당을 예시한 것이다. 도 9에서 F는 프로즌 비트를, D는 정보 비트를, 0은 스키핑 비트를 나타낸다.
코딩된 비트들 중 펑처링되는 비트의 인덱스 혹은 위치에 따라 정보 비트가 프로즌 비트로 변경되는 경우가 발생할 수 있다. 예를 들어, N=8인 머더 코드에 대한 출력 코딩된 비트들은 Y8, Y7, Y6, Y4, Y5, Y3, Y2, Y1의 순으로 펑처링되어야 하는 경우, 타겟 코드 레이트가 1/2인 경우, 도 9에 예시된 바와 같이, Y8, Y7, Y6 및 Y4가 펑처링되고, Y8, Y7, Y6 및 Y4와만 연결된 U8, U7, U6 및 U4가 0으로 프로즌되며 이 입력 비트들은 전송되지 않는다. 코딩된 비트의 펑처링에 의해 프로즌 비트로 변경되는 입력 비트를 스키핑(skipping) 비트 혹은 쇼트닝(shortening) 비트라고 하며, 해당 입력 위치를 스키핑 위치 혹은 쇼트닝 위치라고 한다. 쇼트닝은 입력 정보의 크기(즉, 정보 블록의 크기)는 유지하면서 보내고 원하는 출력 비트 위치에 연결된 입력 비트 위치에 알려진 비트를 삽입하는 레이트 매칭 방법이다. 생성기 행렬 G N에서 열 무게가 1인 열에 해당하는 입력부터 쇼트닝이 가능하며, 열 무게가 1인 열과 행을 제거하고 남은 행렬에서 다시 열 무게가 1인 열에 해당하는 입력이 다음으로 쇼트닝될 수 있다. 정보 비트들이 모두 펑처링되어버리는 것을 방지하기 위해 정보 비트 위치에 할당되었어야 할 정보 비트는 프로즌 비트 위치 세트 내에서 높은 신뢰도의 순으로 재할당될 수 있다.
폴라 코드의 경우, 디코딩은 일반적으로 다음과 같은 순서로 수행된다.
> 1. 신뢰도가 낮은 비트(들)이 먼저 복원된다. 디코더의 구조에 따라 달라지기는 하지만, 인코더에서의 입력 비트 인덱스(이하, 인코더 입력 비트 인덱스 혹은 비트 인덱스)가 작은 쪽이 보통 신뢰도가 낮기 때문에 일반적으로는 인코더 입력 비트 인덱스가 작은 쪽부터 순차적으로 디코딩이 수행된다.
> 2. 복원된 비트에 대해 알려진 비트 정보가 있을 경우 상기 알려진 비트를 상기 복원된 비트와 함께 이용하거나, 1의 과정을 생략하고 특정 입력 비트 위치에 대해 알려진 비트를 바로 이용하여 알려지지 않은(unknown) 비트인 정보 비트를 복원한다. 상기 정보 비트는 소스 정보 비트(예, 수송 블록의 비트)일 수도 있고, CRC 비트일 수도 있다.
도 10은 통상적(conventional) CRC 코드와 분산(distributed) CRC 코드의 개념을 설명하기 위해 도시된 것이다. 도 10(a)는 통상적 CRC를 예시한 것이고, 도 10(b)는 분산 CRC를 예시한 것이다.
폴라 코드에서 CRC-보조-리스트(CRC-Aided-List, CAL) 디코딩 방법이 우수한 디코딩 성능으로 인해 널리 사용되고 있다. CAL 디코딩 방법은 L개(여기서, L은 양의 정수)의 후보 정보 비트 시퀀스들 { u i: i-1,..., L}을 먼저 디코딩한다. 그리고 상기 후보 정보 비트 시퀀스들 중에 대한 CRC-체크(CRC-CHECK)를 수행하여 상기 CRC-CHECK를 통과(pass)하는 후보 시퀀스를 디코딩된 정보 비트 시퀀스로 선택한다.
일반적으로 CRC 비트들은 도 10(a)에 예시된 바와 같이 정보 비트들의 다음에 위치한다. 따라서 일반적으로 디코더는 모든 정보 비트들을 디코딩한 후에 디코딩된 정보 비트들에 대해 CRC-CHECK를 수행한다. 그런데 최근 CAL 디코딩 방법의 디코딩 속도를 향상시키기 위해 분산 CRC가 제안되었다. 분산 CRC는 도 10(b)에 예시된 바와 같이 정보 비트들에 적절히 분산되어 위치한다. 도 10(b)에 예시된 것과 같은 분산 CRC를 이용하면 CAL 디코딩 과정에서 디코더는 정보 비트들의 일부(예, K 1 비트들의 정보 서브-블록)과 CRC 비트들의 일부(예, J 1 비트들의 CRC 블록)을 디코딩하고 이를 이용하여 CRC-CHECK를 수행할 수 있다. 이 때 L개의 모든 후보 정보 비트 시퀀스들이 상기 CRC-CHECK에 실패(fail)하는 경우, 상기 디코더는 오류(error)를 선언하고 디코딩을 멈출 수 있다. 즉, 분산 CRC를 이용하면 CAL 디코딩 과정에서 디코딩의 조기 종료(early termination)이 가능하다. 수신 신호에 대한 디코딩을 조기 종료할 수 있으면 수신 장치가 상기 수신 신호의 수신 대상이 자신인지 아닌지를 빨리 판단할 수 있으므로, 상기 수신 장치가 자신의 신호를 찾아내는 속도가 빨라질 수 있다. 아울러, 상기 수신 신호에 오류를 빨리 발견할 수 있게 됨에 따라, 상기 수신 신호에 대한 재전송 혹은 상기 수신 신호를 잇는 다음 전송이 빨리 수행될 수 있다.
도 11은 기존 LTE 시스템에서의 인코딩 과정 및 디코딩 과정을 예시한 것이다. 특히 도 11(a)는 스크램블링 단계를 포함하는 인코딩 과정을, 도 11(b)는 디스크램블링 단계를 포함하는 디코딩 과정을 예시한 것이다.
도 11(a)를 참조하면, 전송 장치는 수송 블록 또는 코드 블록에 CRC 코드를 부가(S1101a)하여 얻어진 입력 비트들을 스크램블링 시퀀스를 이용하여 스크램블링(S1103a)하고, 상기 스크램블링된 입력 비트들을 채널 인코딩(S1105a)하여 코딩된 비트들을 생성하며, 상기 코딩된 비트들을 채널 인터리빙(S1107a)한다. 도 11(b)를 참조하면, 수신 장치는 인코딩 과정에서 적용된 채널 인터리빙 패턴 혹은 그에 상응하는 채널 인터리빙 패턴을 기반으로 수신 비트들에 채널 디-인터리빙을 수행(S1107b)하여 코딩된 비트들을 얻고, 상기 코딩된 비트들을 채널 디코딩(S1105b)하여 스크램블링된 비트들을 얻는다. 상기 수신 장치는 상기 스크램블링된 비트들을 스크램블링 시퀀스를 이용하여 디-스크램블링(S1103b)하여, 디코딩된 비트들의 시퀀스(이하, 디코딩된 비트 시퀀스)를 얻는다. 상기 수신 장치는 상기 디코딩된 비트 시퀀스 내 CRC 비트들을 이용하여 상기 디코딩된 비트 시퀀스에 대한 오류 유무를 체크한다(S1101b). 상기 수신 장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 실패하면 수신 장치는 수신 신호에 대한 디코딩에 실패했다고 판단한다. 상기 수신 장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 성공하면 상기 디코딩 과정이 성공했다고 판단하며, 상기 디코딩 비트 시퀀스로부터 CRC 코드를 제거하여 수송 블록 혹은 코드 블록을 얻을 수 있다.
도 11(a)에서 CRC 생성(S1101a), 시퀀스 생성(S1102a), 스크램블링(S1103a), 채널 인코딩(S1105a), 채널 인터리빙(S1107a)는 각각 CRC 코드 생성기, 시퀀스 생성기, 스크램블러, 채널 인코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 코드 생성기, 상기 시퀀스 생성기, 상기 스크램블러, 상기 채널 인코더, 상기 채널 인터리버는 전송 장치의 프로세서의 일부로서 구성될 수 있으며, 상기 전송 장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 도 11(b)에서 CRC 체크(S1101b), 시퀀스 생성(S1102b), 디-스크램블링(S1103b), 채널 디코딩(S1105b), 채널 인터리빙(S1107b)은 각각 CRC 체크기, 시퀀스 생성기, 디-스크램블러, 채널 디코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 체크기, 상기 시퀀스 생성기, 상기 디-스크램블러, 상기 채널 디코더, 상기 채널 인터리버는 수신 장치의 프로세서의 일부로서 구성될 수 있으며, 상기 수신 장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 기존 LTE 시스템에서 스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 스크램블로의 입력 비트들을 스크램블링하며, 디-스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 디-스크램블러로의 입력 비트들을 디-스크램블링한다.
수송 채널들 혹은 제어 정보의 종류에 따라 상기 인코딩 과정의 일부 단계(들) 또는 상기 디코딩 과정의 일부 단계(들)이 생략될 수 있다. 기존 LTE 시스템뿐만 아니라 NR 시스템에서도 도 11에 예시된 인코딩 혹은 디코딩 과정과 유사한 인코딩 혹은 디코딩 과정이 사용된다. 다만 LTE 시스템과 NR 시스템은 채널 인코딩/디코딩 과정에서 서로 다른 코딩 방식(coding scheme)을 사용할 수 있다. 예를 들어, 기존 LTE 시스템에서는 다음 표 1과 표 2에 리스트된 채널 코딩 방식이 사용됨에 반해, NR 시스템에서는 LDPC 코드와 폴라 코드가 채널 코딩에 사용될 예정이다. 표 1은 LTE 시스템에서 사용되는, 수송 채널들을 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이고, 표 2는 LTE 시스템에서 사용되는, 제어 정보를 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이다.
TrCH Coding scheme Coding rate
UL shared channel (UL-SCH) Turbo coding 1/3
DL shared channel (DL-SCH)
Paging channel (PCH)
Multicast channel (MCH)
Sidelink shared channel (SL-SCH)
Sidelink discovery channel (SL-DCH)
Broadcast channel (BCH) Tail biting convolutional coding 1/3
Sidelink broadcast channel (SL-BCH)
Control Information Coding scheme Coding rate
Downlink control information (DCI) Tail biting convolutional coding 1/3
Control format indicator (CFI) Block code 1/16
HARQ indicator (HI) Repetition code 1/3
Uplink control information (UCI) Block code variable
Tail biting convolutional coding 1/3
Sidelink control information (SCI) Tail biting convolutional coding 1/3
표 3은 NR 시스템에서 사용되는, 수송 채널(transport channel, TrCH)들을 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이고, 표 4는 NR 시스템에서 사용되는, 제어 정보를 위한 채널 코딩 방식 및 코딩 레이트를 나타낸 것이다.
TrCH Coding scheme
UL-SCH LDPC
DL-SCH
PCH
BCH Polar code
Control Information Coding scheme
DCI Polar code
UCI Block code
Polar code
기존 LTE 시스템의 인코딩 과정 및 디코딩 과정에 대한 좀 더 자세한 사항은 3GPP TS 36.211, 3GPP TS 36.212, 3GPP 36.331, 3GPP TS 36.331을 참조할 수 있으며, NR 시스템의 인코딩 과정 및 디코딩 과정에 대한 좀 더 자세한 사항은 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.331을 참조할 수 있다.
도 12는 프레임 구조를 예시한 것이다. 도 12의 프레임의 구조는 예시에 불과하고, 프레임에서 서브프레임의 수, 슬롯의 수, 심볼의 수는 다양하게 변경될 수 있다. NR 시스템에서는 하나의 UE에게 집성(aggregate)되는 복수의 셀들간에 OFDM 뉴모놀로지(numerology)(예, SCS)가 상이하게 설정될 수 있다. 이에 따라, 동일한 개수의 심볼로 구성된 시간 자원(예, 서브프레임, 슬롯 또는 전송 시간 간격(transmission time interval, TTI))의 (절대 시간) 구간이 집성된 셀들간에 상이하게 설정될 수 있다. 여기서, 심볼은 OFDM 심볼 (혹은, CP-OFDM 심볼), SC-FDMA 심볼 (혹은, Discrete Fourier Transform-spread-OFDM, DFT-s-OFDM 심볼)을 포함할 수 있다.
도 12를 참조하면, NR 시스템에서 상향링크 및 하향링크 전송들은 프레임들로 조직화(organize)된다. 각 프레임은 10ms의 지속기간(duration) T f를 가지며 각각 5ms의 지속기간인 2개 하프-프레임(half-frame)들로 나뉜다. 각 하프-프레임은 5개의 서브프레임들로 구성되며, 단일 서브프레임의 지속기간 T sf는 1ms이다. 서브프레임들은 슬롯들로 더 나뉘고, 서브프레임 내 슬롯의 개수는 부반송파 간격에 의존한다. 각 슬롯은 순환 프리픽스를 기초로 14개 혹은 12개 OFDM 심볼들로 구성된다. 정규(normal) 순환 프리픽스(cyclic prefix, CP)에는 각 슬롯은 14개 OFDM 심볼들로 구성되며, 확장(extended) CP의 경우에는 각 슬롯은 12개 OFDM 심볼들로 구성된다. 다음 표는 정규 CP에 대한 부반송파 간격 △f = 2 u*15 kHz에 따른 슬롯 당 OFDM 심볼들의 개수, 프레임당 슬롯의 개수 및 서브프레임당 슬롯의 개수를 나타낸 것이다.
u N slot symb N frame,u slot N subframe,u slot
0 14 10 1
1 14 20 2
2 14 40 4
3 14 80 8
4 14 160 16
다음 표는 확장 CP에 대한 부반송파 간격 △f = 2 u*15 kHz에 따른 슬롯 당 OFDM 심볼들의 개수, 프레임당 슬롯의 개수 및 서브프레임당 슬롯의 개수를 나타낸 것이다.
u N slot symb N frame,u slot N subframe,u slot
2 12 40 4
슬롯은 시간 도메인에서 복수(예, 14개 또는 12개)의 심볼들을 포함한다. 각 뉴머롤러지(예, 부반송파 간격) 및 반송파에 대해, 상위 계층 시그널링(예, 무선 자원 제어(radio resource control, RRC) 시그널링)에 의해 지시되는 공통 자원 블록(common resource block, CRB) N start,u grid에서 시작하는, N size,u grid,x* N RB sc개 부반송파들 및 N subframe,u symb개 OFDM 심볼들의 자원 격자(grid)가 정의된다. 여기서 N size,u grid,x은 자원 격자 내 자원 블록(resource block, RB)들의 개수이고, 밑첨자 x는 하향링크에 대해서는 DL이고 상향링크에 대해서는 UL이다. N RB sc는 RB당 부반송파의 개수이며, 3GPP 기반 무선 통신 시스템에서 N RB sc는 통상 12이다. 주어진 안테나 포트 p, 부반송파 간격 설정(configuration) u 및 전송 방향 (DL 또는 UL)에 대해 하나의 자원 격자가 있다. 부반송파 간격 설정 u에 대한 반송파 대역폭 N size,u grid는 상위 계층 파라미터(예, RRC 파라미터)에 의해 주어진다. 안테나 포트 p 및 부반송파 간격 설정 u에 대한 자원 격자 내 각각의 요소는 자원 요소(resource element, RE)로 칭해지며, 각 자원 요소에는 하나의 복소 심볼이 매핑될 수 있다. 자원 격자 내 각 자원 요소는 주파수 도메인 내 인덱스 k 및 시간 도메인에서 참조 포인트에 대해 상대적으로 심볼 위치를 표시하는 인덱스 l에 의해 고유하게 식별된다. NR 시스템에서 RB는 주파수 도메인에서 12개의 연속한(consecutive) 부반송파에 의해 정의된다. NR 시스템에서 RB들은 공통 자원 블록(CRB)들과 물리 자원 블록(physical resource block, PRB)들로 분류될 수 있다. CRB들은 부반송파 간격 설정 u에 대한 주파수 도메인에서 위쪽으로(upwards) 0부터 넘버링된다. 부반송파 간격 설정 u에 대한 CRB 0의 부반송파 0의 중심은 자원 블록 격자들을 위한 공통 참조 포인트인 포인트 A와 일치한다. PRB들은 대역폭 파트(bandwidth part, BWP) 내에서 정의되고, 0부터 N size BWP,i-1까지 넘버링되며, 여기서 i는 상기 대역폭 파트의 번호이다. 공통 자원 블록 n CRB와 대역폭 파트 i 내 물리 자원 블록 n PRB 간 관계는 다음과 같다: n PRB = n CRB + N size BWP,i, 여기서 N size BWP,i는 상기 대역폭 파트가 CRB 0에 상대적으로 시작하는 공통 자원 블록이다. BWP는 주파수 도메인에서 복수의 연속한 RB를 포함한다. 반송파는 최대 N개(예, 5개)의 BWP를 포함할 수 있다.
물리 브로드캐스트 채널(physical broadcast channel, PBCH)를 통해 전송/수신되는 브로드캐스트 채널(broadcast channel, BCH)의 데이터와, 물리 하향링크 제어 채널(physical downlink control channel, PDCCH)을 통해 전송/수신되는 하향링크 제어 정보(downlink control information, PDCCH)와, 물리 상향링크 제어 채널(physical uplink control channel, PUCCH) 혹은 물리 상향링크 공유 채널(physical uplink shared channel, PUSCH)를 통해 전송/수신되는 상향링크 제어 정보(uplink control information, UCI)에 대해, NR 시스템에서는 채널 코딩에 폴라 코드가 사용된다.
다음은 NR 시스템에서 사용되는 폴라 시퀀스(3GPP TS 38.212 V2.0.0에 정의된 폴라 시퀀스 참조)를 나타낸 것이다.
<폴라 시퀀스>
Figure PCTKR2019000472-appb-img-000013
Figure PCTKR2019000472-appb-img-000014
Figure PCTKR2019000472-appb-img-000015
Figure PCTKR2019000472-appb-img-000016
위 표는 폴라 시퀀스 Q 0 Nmax-1 및 그 해당 신뢰도(reliability) W( Q i Nmax)를 나타낸 것으로서, 위 표에서 W는 W( Q i Nmax)를 의미하고, I는 Q i Nmax를 의미한다. 즉, 폴라 시퀀스 Q 0 Nmax-1 = { Q 0 Nmax, Q 1 Nmax,..., Q Nmax-1 Nmax}이 위 표에 의해 주어지며, 여기서 0≤ Q i Nmax≤Nmax-1은 i=0,1,...,Nmax-1에 대해 폴라 인코딩 전 비트 인덱스를 나타내며, Nmax=1024이다. 상기 폴라 시퀀스 Q 0 Nmax-1는 신뢰도의 오름차순 W( Q 0 Nmax)< W( Q 1 Nmax)<...< W( Q Nmax-1 Nmax)이며, W( Q i Nmax)는 비트 인덱스 Q i Nmax의 신뢰도를 나타낸다. 예를 들어, 위 표를 참조하면, 비트 인덱스 Q i Nmax=4의 신뢰도 W( Q i Nmax)=3는 비트 인덱스 Q i Nmax=3의 신뢰도 W( Q i Nmax)=7보다 낮다. 즉 위 표는 Nmax=1024인 폴라 코드의 1024개 입력 위치들을 각각 나타내는 비트 인덱스들 0~1023을 신뢰도의 오름차순으로 나열한 것이라고 할 수 있다. N개 비트들로 인코딩되는 임의의(any) 정보 블록에 대해(for any information block encoded to N bits), 동일(same) 폴라 시퀀스 Q 0 N-1 = { Q 0 N, Q 1 N, Q 2 N,..., Q N-1 N}이 사용된다. 상기 폴라 시퀀스 Q 0 N-1는 신뢰도 W( Q 0 N)< W( Q 1 N)< W( Q 2 N)<...< W( Q N-1 N)의 오름차순으로 정렬(order)되는, N보다 작은 값들의 모든 요소들 Q i Nmax를 갖는(with), 폴라 시퀀스 Q 0 Nmax-1의 서브셋이다. 예를 들어, N=8이면, 폴라 시퀀스 Q 0 7은 폴라 시퀀스 Q 0 Nmax-1의 요소들 중 Q i Nmax<8인 요소들을 가지며, Q i Nmax<8인 요소들은 신뢰도 W(0)< W(1)< W(2)< W(4)< W(3)< W(5)< W(6)의 오름차순으로 정렬(order)된다.
예를 들어, 표 7은 N=512인 폴라 시퀀스에서 폴라 코드로의 정보 블록의 크기 K=10을 위한 입력 비트 위치들을 나타낸 것이다.
Polar sequence
1 505
2 506
3 479
4 508
5 495
6 503
7 507
8 509
9 510
10 511
표 7는 N=512인 폴라 시퀀스의 요소들 중 K=10을 위한 10개 요소들을 신뢰도의 오름차순으로 정렬한 것이다. 전술한 <폴라 시퀀스> 표를 참조하면, N=512보다 작은 I(= Q i Nmax) 값들 중에서 상위 10개 신뢰도 W( Q i Nmax)를 갖는 I는 {479, 495, 503, 505, 506, 507, 508, 509, 510, 511}이며, {479, 495, 503, 505, 506, 507, 508, 509, 510, 511}를 해당 신뢰도 W의 오름차순으로 정렬하면, 표 7에 예시된 N=512인 폴라 시퀀스에서 K=10을 위한 비트 인덱스들의 세트인 {505, 506, 479, 508, 495, 503, 507, 509, 510, 511}가 얻어질 수 있다.
이하의 본 명세의 구현(implementation)들은 상기 표 <폴라 시퀀스>에 의해 주어지는 폴라 시퀀스 Q 0 Nmax-1를 전제로 설명된다.
채널 코딩으로의 비트 시퀀스 입력을 c 0,c 1,c 2,c 3,...,c K-1이라고 표시하면, 상기 비트들을 인코딩한 후에는 d 0,d 1,d 2,d 3,...,d N-1에 의해 표시된다. 여기서 K는 인코딩할 비트들의 개수이고, N=2 n이다. N=2 n에서 n의 값은 다음 표에 의해 결정된다.
Figure PCTKR2019000472-appb-img-000017
표 8에서, n max는 채널 또는 제어 정보의 타입에 따라, 및/또는 채널 코딩 블록에 입력되는 정보 비트들의 개수에 따라 기결정된 값일 수 있다. 예를 들어, BCH를 위한 n max는 9로, 하향링크 제어 정보를 위한 n max는 9로, 상향링크 제어 정보를 위한 n max는 10으로 기결정될 수 있다.
표 8에서, E는 레이트 매칭 출력 시퀀스 길이이다. 레이트 매칭 출력 시퀀스 길이 E는 채널의 타입에 따라, 제어 정보의 타입에 따라, 채널 혹은 제어 정보가 매핑되는 자원의 양에 따라, 및/또는 제어 정보의 전송에 사용되는 코드 블록의 개수에 따라 기결정되는 값일 수 있다. 예를 들어, BCH를 위한 레이트 매칭 출력 시퀀스 길이 E=864이고, 하향링크 제어 정보를 위한 레이트 매칭 출력 시퀀스 길이 E=864이며, 상향링크 제어 정보를 위한 레이트 매칭 출력 시퀀스 길이 E는 UCI를 나르는 OFDM 심볼들의 개수, 자원 블록들의 개수, 확산 인자(spreading factor), UCI를 위한 코드 블록들의 개수, 및/또는 UCI 페이로드에 포함된 UCI 타입(예, HARQ-ACK, 스케줄링 요청(scheduling request, SR), 채널 상태 정보(channel state information, CSI)) 등을 통해 기결정되는 값일 수 있다.
N개 비트들로 인코딩되는 임의의(any) 정보 블록에 대해(for any information block encoded to N bits), 동일(same) 폴라 시퀀스 Q 0 N-1 = { Q 0 N, Q 1 N, Q 2 N,..., Q N-1 N}이 사용된다. 상기 폴라 시퀀스 Q 0 N-1는 신뢰도 W( Q 0 N)< W( Q 1 N)< W( Q 2 N)<...< W( Q N-1 N)의 오름차순으로 정렬(order)되는, N보다 작은 값들의 모든 요소들 Q i Nmax를 갖는(with), 폴라 시퀀스 Q 0 Nmax-1의 서브셋이다.
NR 시스템에서는 특정 조건 하에, 예를 들어, 18 = 폴라 코드 정보 크기 = 25인 경우에, 폴라 코드를 사용했을 때의 성능(예, BLER) 향상을 위한 패리티 체크 비트들이 생성된다. 여기서 폴라 코드 정보 크기(polar code information size) K는 폴라 코딩을 통해 인코딩되는 정보 비트들의 개수이다. 예를 들어, 코드 블록 + 코드 블록 CRC 비트(들)의 총 합이 폴라 코드 정보 크기가 될 수 있다.
폴라 시퀀스 Q 0 N-1 내 비트 인덱스들의 세트(a set of bit indices)를
Figure PCTKR2019000472-appb-img-000018
로 표시(denote)하고, 폴라 시퀀스 Q 0 N-1 내 다른 비트 인덱스들의 세트(the set of other bit indices)를
Figure PCTKR2019000472-appb-img-000019
로 각각 표시하며, 여기서
Figure PCTKR2019000472-appb-img-000020
,
Figure PCTKR2019000472-appb-img-000021
이며, n PC는 패리티 체크 비트들의 개수이다. 본 명세서에서 |S|는 세트 S 내 원소(element)들의 개수이다.
Figure PCTKR2019000472-appb-img-000022
및
Figure PCTKR2019000472-appb-img-000023
는 다음과 같이 주어진다.
Figure PCTKR2019000472-appb-img-000024
본 명세서에서, A＼B는 세트 A로부터의 세트 B의 차집합(the difference of set B from set A), 즉, A-B을 의미하며, 세트 B에 속하지 않는 세트 A의 모든 요소들의 세트이다.
표 9에서 J(n) = P(i)*(N/32) + mod(n,N/32)이고, 여기서 n=floor(32n/N)이며, 서브-블록 인터리버 패턴 P(i)는 다음 표에 의해 주어진다.
Figure PCTKR2019000472-appb-img-000025
G N = ( G 2) ⓧn는 행렬 G 2의 n차(n-th) Kronecker 거듭제곱(power)이며, 여기서 G 2는 도 4(b)에 도시된 기본 행렬 F와 같다.
본 명세서에서, 패리티 체크 비트들을 위한 비트 인덱스들의 세트를 Q N PC로 표시하고, Q N PC 중 다른 패리트 체크 비트들을 위한 비트 인덱스들의 세트를 Q N PC_wm으로 표시한다. 여기서 세트 Q N PC의 크기 | Q N PC|=n PC이고, 세트 Q N PC_wm의 크기 | Q N PC_wm|=n wm PC이다. 현재 NR 표준(3GPP TS 38.212 V2.0.0 참조)에서 Q N PC와 Q N PC_wm를 구하는 방법을 설명하면 다음과 같다.
j=0,1,...,N-1인 비트 인덱스 j에 대해, G N의 j-번째 행(row)를 g j로 표시하고 g j의 행 무게(weight)를 w( g j)로 표시하며, 여기서 w( g j)는 g j 내 일(one)들의 개수이다. (n PC - n wm PC)개의 패리티 체크 비트들이
Figure PCTKR2019000472-appb-img-000026
내 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들(least reliable bit indices)에 배치(place)된다. n wm PC개의 다른 패리티 체크 비트들이
Figure PCTKR2019000472-appb-img-000027
내 최소(minimum) 행 무게의 비트 인덱스들에 배치되며, 여기서
Figure PCTKR2019000472-appb-img-000028
는
Figure PCTKR2019000472-appb-img-000029
내
Figure PCTKR2019000472-appb-img-000030
개의 가장 신뢰할만한 비트 인덱스들(most reliable bit indices)을 표시한다.
Figure PCTKR2019000472-appb-img-000031
내에 동일 최소 행 무게인 비트 인덱스들이 n wm PC개보다 많이 있는 경우, 상기 n wm PC개의 다른 패리티 체크 비트들은
Figure PCTKR2019000472-appb-img-000032
에서 최고 신뢰도(highest reliability) 및 최소 행 무게의 n wm PC개 비트 인덱스들에 배치된다.
다시 말해, 현재 NR 표준(3GPP TS 38.212 V2.0.0 참조)에 의하면, 패리티 체크 비트를 위한 비트 인덱스들을 결정하기 위해서는 행렬 G N의 행 무게, 비트 인덱스들에 대한 신뢰도(reliability)가 필요하며, 이를 이용하여 우선 (n PC - n wm PC)개 패리티 체크 비트들을 위한 비트 인덱스들을 결정한다. 이 때, (n PC - n wm PC)개 패리티 체크 비트들은
Figure PCTKR2019000472-appb-img-000033
중 신뢰도가 낮은 비트 인덱스들에 배치된다. 그리고, 나머지 n wm PC개 다른 패리티 체크 비트들을 위한 비트 인덱스들은
Figure PCTKR2019000472-appb-img-000034
중 신뢰도가 높은
Figure PCTKR2019000472-appb-img-000035
개의 비트 인덱스들 중에서 선택된다. 이를 신뢰도를 기준으로 나타내면 도 13(a)과 같이 표현될 수 있다.
도 13은 패리티 체크 비트들을 위한 폴라 코드로의 입력 위치들을 예시한 것이다. 특히 도 13(a)는 현재 NR 표준에 따른 패리티 체크 비트들을 위한 비트 인덱스들의 선택 범위를 예시한 것이고, 도 13(b)는 본 명세의 구현에 따른 패리티 체크 비트들을 위한 비트 인덱스들의 선택 범위를 예시한 것이다. 도 13에서 "mw"는 해당 세트 내 위치들 중 최소 행 무게를 갖는 위치를 나타낸다.
도 13(a)을 참조하면, 현재 NR 표준에 의하면,
Figure PCTKR2019000472-appb-img-000036
중 n wm PC개 비트 위치들을 제외한 부분에서만 패리티 체크 비트들을 위한 비트 인덱스들이 선택된다. 즉, 현재 NR 표준에 의하면,
Figure PCTKR2019000472-appb-img-000037
내 비트 인덱스들 중 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들과
Figure PCTKR2019000472-appb-img-000038
개의 가장 신뢰할만한 비트 인덱스들을 제외한 나머지 n wm PC개 비트 인덱스들에는 패리티 체크 비트가 배치되지 않는다.
그런데, 행렬 G는 기본 행렬을 확장한 형태이기 때문에 행 무게는 행 순서로 1, 2,2,4, 2,4,4,8, 2,4,4,8,4,8,8,16 등이 되어 2 n 위치의 행, 즉, 행렬 G의 행들을 0부터 인덱싱하면 행 인덱스가 2 n인 행에서 행 무게가 줄어들게 된다. 신뢰도가 낮은 비트 인덱스들과 행렬 G의 낮은 행들이 정확히 매핑되는 것은 아니지만, 전체적으로는 신뢰도가 낮은 행들의 행 무게가 작다. 다시 말해, 가장 적게 신뢰할만한 위치들의 행들이 행 무게가 낮을 확률이 높다. 따라서, 정보 크기 K 또는 레이트 매칭 타입에 따라 최소 행 무게를 갖는 비트 인덱스가 도 13(a)에서 n wm PC에 의해 표시된 부분에 나타날 수 있다. n wm PC개 다른 패리테 체크 비트들의 일부가 최소 행 무게를 갖는 비트 인덱스가 아닌 비트 인덱스에 배치될 경우, 폴라 코드를 기반으로 한 인코딩/디코딩의 성능(예, BLER)이 저하될 수 있다.
따라서, 본 명세서에서는
Figure PCTKR2019000472-appb-img-000039
의 정의를
Figure PCTKR2019000472-appb-img-000040
내
Figure PCTKR2019000472-appb-img-000041
개의 가장 신뢰할만한 비트 인덱스들로 변경할 것을 제안한다. 본 명세서의 제안에 따르면, n wm PC개 다른 패리테 체크 비트들이, K+n PC개 비트들을 위한 비트 인덱스들에서 (n PC - n wm PC)개 가장 적게 신뢰할만한 비트 인덱스들을 제외한 나머지 비트 인덱스들 중, 최소 행 무게의 비트 인덱스들에 최대한 많이 배치되게 되므로, 폴라 코드를 기반으로 한 인코딩/디코딩의 성능(예, BLER)을 최대화될 수 있다.
도 13(b)를 참조하면, 본 명세의 구현에 따른
Figure PCTKR2019000472-appb-img-000042
는
Figure PCTKR2019000472-appb-img-000043
에서 (n PC - n wm PC)개 패리티 체크 비트들을 위한 비트 인덱스들을 제외한 나머지 영역을 나타낸다. 따라서, 본 명세의 구현에 따른
Figure PCTKR2019000472-appb-img-000044
는
Figure PCTKR2019000472-appb-img-000045
내 (n PC - n wm PC))개 패리티 체크 비트를 위한 비트 인덱스들을 제외한 비트 인덱스들을 표시하는 것과 동일한 의미를 가지며,
Figure PCTKR2019000472-appb-img-000046
이다.
n wm PC개 다른 패리티 체크 비트들 중 적어도 하나(이하, 타겟 패리티 체크 비트)가 명세서의 구현에 따라 기존 표준에 따른 배치 방법에서는 n wm PC개 다른 패리티 체크 비트들의 배치 대상이 아니던 비트 위치(이하, 제1 타겟 비트 위치)에 배치되는 경우, 상기 제1 타겟 비트 위치는 기존 표준에 따른 배치 방법에 따랐을 때의 상기 타겟 패리티 체크 비트가 배치되던 비트 위치(이하, 제2 타겟 비트 위치)보다는 적은 행 무게를 갖거나 상기 제2 타겟 비트 위치와 행 무게가 같더라도 상기 제2 타겟 비트 위치의 행보다는 낮은 위치의 행(즉, 상기 제2 타겟 비트 위치의 비트 인덱스보다는 작은 비트 인덱스)에 배치되게 된다. 예를 들어, 하위 행부터 순차적으로 나열한 행렬 G의 행 무게가 1,2,2,4, 2 ,4,4,8,2, 4 ,4,8,4,8,8,16이고, 본 명세서의 구현에 따른 제1 타겟 비트 위치는 행 무게가 2인 비트 인덱스 4이고 기존 표준에 따른 배치 방법에 따른 제2 타겟 비트 위치는 4인 비트 인덱스 9라고 하자. 이 경우, 상기 제1 타겟 비트 위치 이후에는 행 무게 '2'가 한 번만 나타나며, 상기 제1 타겟 비트 위치의 비트 인덱스가 행 무게 '4'인 상기 제2 타겟 비트 위치의 비트 인덱스보다 작다. 따라서, 본 명세서의 구현에 따른 배치 방법에 따르면, 기존 표준에 따른 배치 방법보다 더 적은 비트 인덱스들만 비교 및/또는 더 적은 횟수만 비트 인덱스들을 비교하면 되므로, 기존 표준에 따른 배치 방법보다 더 적은 비교기가 폴라 코드를 이용한 채널 코딩에 사용될 수 있다는 장점이 있다.
본 명세의 구현에서 n PC와 n wm PC는 조건에 따라, 예를 들어, 인코딩되는 채널 혹은 정보의 타입, 수송 블록 혹은 코드 블록의 크기 등에 미리 정해질 수 있다. 아울러, BCH, DCI, UCI의 채널 코딩뿐만 아니라 다른 채널의 채널 코딩에 폴라 코드가 사용되는 경우에도 본 발명의 구현이 적용될 수 있다. 아울러, 본 명세의 구현에서 18 = K = 25인 경우뿐 아니라, 다른 범위의 K에 대해 n PC와 n wm PC가 0이 아닌 것으로 정의되면 본 발명의 구현이 적용될 수 있다.
n PC개 패리티 체크 비트를 포함한 K개의 정보 비트들이
Figure PCTKR2019000472-appb-img-000047
와 본 명세의 구현에 따른 Q N PC를 기반으로 인코딩될 수 있다. 구체적으로, 다음에 따라 폴라 코드로의 입력
Figure PCTKR2019000472-appb-img-000048
가 생성된다.
Figure PCTKR2019000472-appb-img-000049
표 11을 참조하면, n이
Figure PCTKR2019000472-appb-img-000050
의 원소(element)가 아니면 u n=0이고,
Figure PCTKR2019000472-appb-img-000051
의 원소인 n에만 c ' k 또는 y t가 배치된다. 여기서 c ' k는 채널 코딩으로의 비트 시퀀스 입력 c 0,c 1,c 2,c 3,...,c K-1 내 비트이다. c ' k는 수송 블록에 CRC 비트들을 부가하여 얻어진 CRC 부착 수송 블록 또는 코드 블록에 CRC 비트들을 부가하여 얻어진 CRC 부착 코드 블록의 비트일 수 있다. y t는 패리티 체크 비트이다.
Figure PCTKR2019000472-appb-img-000052
는 K개 정보 비트들과 n PC개 패리티 체크 비트(들)을 위한 폴라 코드의 입력 위치들의 세트, 다시 말해, K개 정보 비트들 및 n PC개 패리티 체크 비트(들)을 위한 폴라 코드의 비트 인덱스들의 세트라고 할 수 있다.
인코딩 후의 출력
Figure PCTKR2019000472-appb-img-000053
는 d= uG N에 의해 얻어진다. 인코딩은 GF(2)로 수행된다.
도 14는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
전송 장치(10) 및 수신 장치(20)는 정보 및/또는 데이터, 신호, 메시지 등을 나르는 무선 신호를 전송 또는 수신할 수 있는 트랜시버(13, 23)과, 무선 통신 시스템 내 통신과 관련된 각종 정보를 저장하는 메모리(12, 22), 상기 트랜시버(13, 23) 및 메모리(12, 22) 등의 구성요소와 동작적으로 연결되어, 상기 구성요소를 제어하여 해당 장치가 전술한 본 발명의 예들 중 적어도 하나를 수행하도록 메모리(12, 22) 및/또는 트랜시버(13, 23)을 제어하도록 구성된(configured) 프로세서(11, 21)를 각각 포함한다. 트랜시버는 무선 주파수(radio frequency, RF) 유닛이라고 칭하기도 한다.
메모리(12, 22)는 프로세서(11, 21)의 처리 및 제어를 위한 프로그램을 저장할 수 있고, 입/출력되는 정보를 임시 저장할 수 있다. 메모리(12, 22)가 버퍼로서 활용될 수 있다.
프로세서(11, 21)는 통상적으로 전송 장치 또는 수신 장치 내 각종 모듈의 전반적인 동작을 제어한다. 특히, 프로세서(11, 21)는 본 발명을 수행하기 위한 각종 제어 기능을 수행할 수 있다. 프로세서(11, 21)는 컨트롤러(controller), 마이크로 컨트롤러(microcontroller), 마이크로 프로세서(microprocessor), 마이크로 컴퓨터(microcomputer) 등으로도 불릴 수 있다. 프로세서(11, 21)는 하드웨어(hardware) 또는 펌웨어(firmware), 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 발명을 구현하는 경우에는, 본 발명을 수행하도록 구성된 ASICs(application specific integrated circuits) 또는 DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays) 등이 프로세서(11, 21)에 구비될 수 있다. 한편, 펌웨어나 소프트웨어를 이용하여 본 발명을 구현하는 경우에는 본 발명의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며, 본 발명을 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서(11, 21) 내에 구비되거나 메모리(12, 22)에 저장되어 프로세서(11, 21)에 의해 구동될 수 있다.
전송 장치(10)의 프로세서(11)는 상기 프로세서(11) 또는 상기 프로세서(11)와 연결된 스케줄러로부터 스케줄링되어 외부로 전송될 신호 및/또는 데이터에 대하여 소정의 부호화(coding) 및 변조(modulation)를 수행한 후 트랜시버(13)에 전송한다. 예를 들어, 프로세서(11)는 전송하고자 하는 데이터 열을 역다중화 및 채널 부호화, 스크램블링, 변조과정 등을 거쳐 L개의 레이어로 변환한다. 부호화된 데이터 열은 코드워드로 지칭되기도 하며, MAC 계층이 제공하는 데이터 블록인 수송 블록과 등가이다. 일 수송 블록(transport block, TB)은 일 코드워드로 부호화되며, 각 코드워드는 하나 이상의 레이어의 형태로 수신 장치에 전송되게 된다. 주파수 상향 변환을 위해 트랜시버(13)은 오실레이터(oscillator)를 포함할 수 있다. 트랜시버(13)은 N t 개( N t 는 1 이상의 양의 정수)의 전송 안테나를 포함할 수 있다.
수신 장치(20)의 신호 처리 과정은 전송 장치(10)의 신호 처리 과정의 역으로 구성된다. 프로세서(21)의 제어 하에, 수신 장치(20)의 트랜시버(23)은 전송 장치(10)에 의해 전송된 무선 신호를 수신한다. 상기 트랜시버(23)은 N r 개의 수신 안테나를 포함할 수 있으며, 상기 트랜시버(23)은 수신 안테나를 통해 수신된 신호 각각을 주파수 하향 변환하여(frequency down-convert) 기저대역 신호로 복원한다. 트랜시버(23)은 주파수 하향 변환을 위해 오실레이터를 포함할 수 있다. 상기 프로세서(21)는 수신 안테나를 통하여 수신된 무선 신호에 대한 디코딩(decoding) 및 복조(demodulation)를 수행하여, 전송 장치(10)가 본래 전송하고자 했던 데이터를 복원할 수 있다.
트랜시버(13, 23)은 하나 이상의 안테나를 구비한다. 안테나는, 프로세서(11, 21)의 제어 하에 본 발명의 일 예에 따라, 트랜시버(13, 23)에 의해 처리된 신호를 외부로 전송하거나, 외부로부터 무선 신호를 수신하여 트랜시버(13, 23)으로 전달하는 기능을 수행한다. 안테나는 안테나 포트로 불리기도 한다. 각 안테나는 하나의 물리 안테나에 해당하거나 하나보다 많은 물리 안테나 요소(element)의 조합에 의해 구성될(configured) 수 있다. 각 안테나로부터 전송된 신호는 수신 장치(20)에 의해 더는 분해될 수 없다. 해당 안테나에 대응하여 전송된 참조신호(reference signal, RS)는 수신 장치(20)의 관점에서 본 안테나를 정의하며, 채널이 일 물리 안테나로부터의 단일(single) 무선 채널인지 혹은 상기 안테나를 포함하는 복수의 물리 안테나 요소(element)들로부터의 합성(composite) 채널인지에 관계없이, 상기 수신 장치(20)로 하여금 상기 안테나에 대한 채널 추정을 가능하게 한다. 즉, 안테나는 상기 안테나 상의 심볼을 전달하는 채널이 상기 동일 안테나 상의 다른 심볼이 전달되는 상기 채널로부터 도출될 수 있도록 정의된다. 복수의 안테나를 이용하여 데이터를 송수신하는 다중 입출력(Multi-Input Multi-Output, MIMO) 기능을 지원하는 트랜시버의 경우에는 2개 이상의 안테나와 연결될 수 있다.
전송 장치(10) 혹은 그 프로세서(11)는 본 명세서의 구현(들)을 수행하도록 구성된 폴라 인코더를 포함하도록 구성되며, 수신 장치(20) 혹은 그 프로세서(21)는 본 명세서의 구현(들)을 수행하도록 구성된 폴라 디코더를 포함하도록 구성될 수 있다.
몇몇 시나리오들에서 본 명세서에 기재된 기능들, 과정들 및/또는 방법들은 프로세싱 칩에 의해 구현될 수 있다. 프로세싱 칩은 SoC(system on chip), 칩셋 등으로 불릴 수 있다. 프로세싱 칩은 적어도 하나의 프로세서와 적어도 하나의 메모리를 포함하며, 통신 장치(10, 20)에 장착(mount)되거나 설치(install)되거나 연결될 수 있다. 상기 프로세싱 칩은 본 명세서에 기재된 방법들, 예들 중 어느 하나를 수행 또는 제어하도록 구성되거나, 상기 프로세싱 칩이 장착, 설치, 혹은 연결된 통신 장치에 의해 그러한 방법 또는 예가 수행되도록 할 수 있다. 도 14에 예시된 전송 장치(10) 및/또는 수신 장치(20)가 상기 통신 장치가 될 수 있다. 프로세싱 칩 내 메모리는, 상기 프로세서 혹은 상기 통신 장치에 의해 실행될 때 상기 프로세서 혹은 통신 장치로 하여금 본 명세서에 기재된 기능들, 방법들 또는 예들 중 일부 또는 전부를 수행하도록 하는, 지시들을 포함한 소프트웨어 코드 혹은 프로그램을 저장하도록 구성될 수 있다. 상기 프로세싱 칩 내 메모리는 상기 프로세싱 칩의 프로세서에 의해 생성된 정보 혹은 데이터, 혹은 상기 프로세싱 칩의 상기 프로세서에 의해 복원된 혹은 얻어진 정보를 저장 혹은 버퍼링하도록 구성될 수 있다. 상기 정보 또는 데이터의 전송 혹은 수신을 수반(involve)하는 하나 이상의 프로세스들이 상기 프로세서에 의해 혹은 상기 프로세서의 제어 하에 수행될 수 있다. 예를 들어, 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버에 정보 혹은 데이터를 포함하는 신호를 전달하고, 상기 트랜시버로 하여금 상기 정보 혹은 데이터를 포함하는 무선 신호를 전송하도록 제어할 수 있다. 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버로부터 정보 혹은 데이터를 포함하는 신호를 수신하고, 상기 신호로부터 상기 정보 혹은 데이터를 획득하도록 구성될 수 있다.
전송 장치(10)에 연결 혹은 장착되는 프로세서(11)는 상기 전송 장치와 수신 장치 간에 공유되는 폴라 시퀀스를 기반으로 K-비트 정보를 인코딩하도록 구성될 수 있다. 상기 정보를 인코딩하기 전에, 상기 정보에는 n PC개 패리티 체크 비트들이 부가될 수 있다. 이 경우, K+n PC개 비트들로 구성된 정보가 폴라 인코딩을 위한 채널 코딩 블록으로 입력될 수 있다. K+n PC개 비트들은 폴라 코드의 비트 위치들, 즉, 비트 인덱스들에 맵핑되고, 상기 폴라 코드를 기반으로 인코딩된다. 상기 프로세서는 폴라 코드에 상기 K+n PC개 비트들을 배치하고 상기 폴라 코드를 기반으로 상기 K+n PC개 비트들을 인코딩하도록 구성될 수 있다. 특히, 상기 프로세서(11)는 상기 n PC개 패리티 체크 비트들 중 (n PC - n wm PC)개 패리티 체크 비트들은 상기 폴라 코드의 비트 인덱스들 중 상기 K+n PC개 비트들을 위한 비트 인덱스들의 세트 내 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들에 배치하도록 구성된다. 상기 프로세서(11)는 상기 n PC개 패리티 체크 비트들 중 n wm PC개의 다른 패리티 체크 비트들을 상기 비트 인덱스들의 세트에서 상기 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들을 제외한 나머지 비트 인덱스들에 배치하도록 구성된다. 상기 프로세서(11)는 상기 n wm PC개의 다른 패리티 체크 비트들을 상기 나머지 비트 인덱스들 중 최소 행 무게를 갖는 n wm PC개의 비트 인덱스들에 배치하도록 구성된다. 상기 프로세서(11)는 인코딩된 정보를 전송할 수 있다. 상기 프로세서(11)는 상기 인코딩된 정보를 전송하도록 상기 프로세서(11)에 연결된 트랜시버(13)를 제어할 수 있다.
같은 최소 행 무게를 갖는 비트 인덱스들이 n wm PC개보다 많으면, 상기 프로세서(11)는 상기 n wm PC개의 다른 패리티 체크 비트들을 상기 같은 최소 행 무게를 갖는 비트 인덱스들 중 가장 신뢰도가 높은 n wm PC개 비트 인덱스들에 배치하도록 구성될 수 있다.
수신 장치(20)에 연결 혹은 장착되는 프로세서(21)는 인코딩된 정보를 수신한다. 상기 프로세서(21)는 상기 인코딩된 정보를 폴라 코드를 기반으로 디코딩할 수 있다. 상기 프로세서(21)는 상기 인코딩된 정보를 K+n PC개 비트들과 상기 폴라 코드의 비트 인덱스들 간 매핑 관계를 기반으로 디코딩하도록 구성될 수 있다. 상기 맵핑 관계는 다음을 포함할 수 있다: K+n PC개 비트들을 위한 비트 인덱스들의 세트 내 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들에 배치하고, 상기 n PC개 패리티 체크 비트들 중 n wm PC개의 다른 패리티 체크 비트들을 상기 비트 인덱스들의 세트에서 상기 (n PC - n wm PC)개의 가장 적게 신뢰할만한 비트 인덱스들을 제외한 나머지 비트 인덱스들 중 최소 행 무게를 갖는 n wm PC개의 비트 인덱스들에 배치한다. 상기 맵핑 관계는 다음을 더 포함할 수 있다: 같은 최소 행 무게를 갖는 비트 인덱스들이 n wm PC개보다 많으면, 상기 n wm PC개의 다른 패리티 체크 비트들은 상기 같은 최소 행 무게를 갖는 비트 인덱스들 중 가장 신뢰도가 높은 n wm PC개 비트 인덱스들에 배치된다.
상기 폴라 코드의 전체 N개 비트 인덱스들 중 상기 K+n PC개 비트 인덱스들은 기정의된 폴라 시쿼스를 기반으로 결정될 수 있다. 상기 기정의된 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 N-1에 일대일로 대응하는 비트 인덱스들 0 내지 N-1을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함할 수 있다.
상술한 바와 같이 개시된 본 발명의 바람직한 구현 예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명의 예들은 무선 통신 시스템에서, 기지국, 사용자기기, 통신 장치에 연결 또는 장착되는 프로세싱 칩, 또는 기타 다른 장비에 사용될 수 있다.

Claims (12)

  1. 무선 통신 시스템에서 전송 장치가 정보를 전송함에 있어서,
    폴라 코드에 K+n 비트의 입력 정보를 매핑;
    상기 폴라 코드를 기반으로 상기 입력 정보를 인코딩;
    상기 인코딩된 입력 정보를 전송하는 것을 포함하되,
    상기 입력 정보는 n개 패리티 체크 비트를 포함하고,
    상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트는 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑되고, n-n1개 패리티 체크 비트는 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑되고, 여기서 n-n1>0인,
    전송 방법.
  2. 제1항에 있어서,
    같은 최소 행 무게를 갖는 비트 위치들이 n-n1개보다 많으면, 상기 n-n1개 패리티 체크 비트는 상기 같은 최소 행 무게를 갖는 비트 위치들 중 가장 신뢰할만한 n-n1개 비트 위치에 매핑되는,
    전송 방법.
  3. 제1항에 있어서,
    상기 폴라 코드의 전체 N개 비트 위치들 중 상기 K+n개 비트 위치들은 기정의된 폴라 시퀀스를 기반으로 결정되는,
    전송 방법.
  4. 제1항에 있어서,
    상기 기정의된 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 N-1에 일대일로 대응하는 비트 인덱스들 0 내지 N-1을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함하는,
    전송 방법.
  5. 무선 통신 시스템에서 수신 장치가 정보를 수신함에 있어서,
    인코딩된 정보를 수신; 및
    상기 인코딩된 정보를 폴라 코드를 기반으로 디코딩하는 것을 포함하며,
    상기 인코딩된 정보는 K+n 비트의 입력 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩되며,
    상기 입력 정보는 n개 패리티 체크 비트를 포함하고,
    상기 매핑 관계는 다음을 포함하는: 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트를 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트를 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑하는, 여기서 n-n1>0,
    수신 방법.
  6. 제5항에 있어서,
    상기 매핑 관계는 다음을 더 포함하는: 같은 최소 행 무게를 갖는 비트 위치들이 n-n1개보다 많으면, 상기 n-n1개 패리티 체크 비트를 상기 같은 최소 행 무게를 갖는 비트 위치들 중 가장 신뢰할만한 n-n1개 비트 위치에 매핑하는,
    수신 방법.
    수신 방법.
  7. 무선 통신 시스템에서 전송 장치가 정보를 전송함에 있어서,
    트랜시버, 및
    상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함하며, 상기 프로세서는:
    폴라 코드에 K+n 비트의 입력 정보를 매핑;
    상기 폴라 코드를 기반으로 상기 입력 정보를 인코딩;
    상기 인코딩된 입력 정보를 전송하도록 상기 트랜시버를 제어하도록 구성되며,
    상기 입력 정보는 n개 패리티 체크 비트를 포함하고,
    상기 프로세서는 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트는 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트는 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑하도록 구성되며, 여기서 n-n1>0인,
    전송 장치.
  8. 제7항에 있어서,
    같은 최소 행 무게를 갖는 비트 위치들이 n-n1개보다 많으면, 상기 프로세서는 상기 n-n1개 패리티 체크 비트를 상기 같은 최소 행 무게를 갖는 비트 위치들 중 가장 신뢰할만한 n-n1개 비트 위치에 매핑하도록 구성된,
    전송 장치.
  9. 제7항에 있어서,
    상기 폴라 코드의 전체 N개 비트 위치들 중 상기 K+n개 비트 위치들은 기정의된 폴라 시퀀스를 기반으로 결정되는,
    전송 장치.
  10. 제7항에 있어서,
    상기 기정의된 폴라 시퀀스는 상기 폴라 코드의 비트 위치들 0 내지 N-1에 일대일로 대응하는 비트 인덱스들 0 내지 N-1을 신뢰도의 오름차순으로 정렬한 시퀀스를 포함하는,
    전송장치.
  11. 무선 통신 시스템에서 수신 장치가 정보를 수신함에 있어서,
    트랜시버, 및
    상기 트랜시버와 동작 가능하게 연결된 프로세서를 포함하며, 상기 프로세서는:
    인코딩된 정보를 수신하도록 상기 트랜시버를 제어; 및
    상기 인코딩된 정보를 폴라 코드를 기반으로 디코딩하도록 구성되되,
    상기 프로세서는 상기 인코딩된 정보를 K+n 비트의 입력 정보와 상기 폴라 코드의 비트 위치들 간 매핑 관계를 기반으로 디코딩하도록 구성되고,
    상기 입력 정보는 n개 패리티 체크 비트를 포함하고,
    상기 매핑 관계는 다음을 포함하는: 상기 n개 패리티 체크 비트 중 n1개 패리티 체크 비트를 상기 폴라 코드의 K+n개 비트 위치들 중에서 가장 적게 신뢰할만한 비트 위치들에 매핑하고, n-n1개 패리티 체크 비트를 상기 K+n개 비트 위치들 중 상기 n1개의 가장 적게 신뢰할만한 비트 위치를 제외한 K+n-n1개 비트 위치들 중 최소 행 무게를 갖는 n-n1개 비트 위치에 매핑하는, 여기서 n-n1>0인,
    수신 장치.
  12. 제11항에 있어서,
    상기 매핑 관계는 다음을 더 포함하는: 같은 최소 행 무게를 갖는 비트 위치들이 n-n1개보다 많으면, 상기 n-n1개 패리티 체크 비트를 상기 같은 최소 행 무게를 갖는 비트 위치들 중 가장 신뢰할만한 n-n1개 비트 위치에 매핑하는,
    수신 장치.
PCT/KR2019/000472 2018-01-12 2019-01-11 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치 WO2019139412A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/958,820 US11411673B2 (en) 2018-01-12 2019-01-11 Method and apparatus for transmitting information, and method and apparatus for receiving information

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862616438P 2018-01-12 2018-01-12
US62/616,438 2018-01-12

Publications (1)

Publication Number Publication Date
WO2019139412A1 true WO2019139412A1 (ko) 2019-07-18

Family

ID=67219797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/000472 WO2019139412A1 (ko) 2018-01-12 2019-01-11 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치

Country Status (2)

Country Link
US (1) US11411673B2 (ko)
WO (1) WO2019139412A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019099318A1 (en) * 2017-11-15 2019-05-23 Idac Holdings, Inc. Urllc transmissions with polar codes
EP3780433A4 (en) * 2018-03-30 2021-06-02 LG Electronics Inc. METHOD FOR PERFORMING SIDELINK COMMUNICATION USING A POLAR CODE AND DEVICE FOR IT
JP7075805B2 (ja) * 2018-04-17 2022-05-26 シャープ株式会社 端末装置、基地局装置、および、通信方法
WO2024031287A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150122757A (ko) * 2013-03-07 2015-11-02 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 디코딩 방법 및 디코더
KR20160130471A (ko) * 2014-03-19 2016-11-11 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치
KR20170097190A (ko) * 2014-12-22 2017-08-25 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 방법 및 인코딩 장치
KR20170104467A (ko) * 2015-01-09 2017-09-15 퀄컴 인코포레이티드 분극화를 사용하는 적응적 채널 코딩

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018126496A1 (en) * 2017-01-09 2018-07-12 Qualcomm Incorporated Bit allocation for encoding and decoding
WO2018165843A1 (en) * 2017-03-14 2018-09-20 Qualcomm Incorporated Mutual information based polar code construction
WO2018170834A1 (en) * 2017-03-23 2018-09-27 Qualcomm Incorporated Parity bit channel assignment for polar coding
CN108736899B (zh) * 2017-06-19 2019-07-12 华为技术有限公司 一种极化码编译码方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150122757A (ko) * 2013-03-07 2015-11-02 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 디코딩 방법 및 디코더
KR20160130471A (ko) * 2014-03-19 2016-11-11 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치
KR20170097190A (ko) * 2014-12-22 2017-08-25 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 방법 및 인코딩 장치
KR20170104467A (ko) * 2015-01-09 2017-09-15 퀄컴 인코포레이티드 분극화를 사용하는 적응적 채널 코딩

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KLINC, EMIJAN: "ON APPLICATIONS OF PUNCTURING IN ERROR-CORRECTIONCO DING", THESIS, 4 May 2011 (2011-05-04), Georgia, XP055625111, Retrieved from the Internet <URL:http://hdl.handlenet/1853/39610> *

Also Published As

Publication number Publication date
US11411673B2 (en) 2022-08-09
US20210075538A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
WO2019098677A1 (ko) Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2019194635A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system
WO2016182274A1 (ko) 기계타입통신을 지원하는 무선 접속 시스템에서 기계타입통신 단말을 위해 정의되는 전송블록크기를 이용한 데이터를 송수신하는 방법 및 장치
WO2019139412A1 (ko) 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치
WO2018174672A2 (ko) 하향링크 신호 수신 방법 및 사용자기기, 그리고 하향링크 신호 전송 방법 및 기지국
WO2017217827A1 (ko) 데이터 전송 방법 및 전송 장치와, 데이터 수신 방법 및 수신 장치
WO2018231026A1 (ko) 정보 전송 방법 및 전송 장치
WO2018004320A1 (ko) 데이터 수신 방법 및 수신 장치와, 데이터 전송 방법 및 전송 장치
WO2018062942A1 (en) Method for receiving control information for reference signal related to phase noise estimation and user equipment therefor
WO2017023079A1 (ko) 폴라 코드에서의 데이터 비트 결정 방법 및 이를 위한 장치
WO2016117984A1 (ko) 기계타입통신을 지원하는 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 위한 장치
WO2016126119A1 (ko) 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 위한 장치
WO2016108658A1 (ko) 무선 통신 시스템에서 ack/nack 전송 방법 및 이를 이용한 장치
WO2018203720A1 (en) Method and apparatus for control information searching and data information transmission in a communication system
WO2015076619A1 (ko) Pdcch의 묶음을 수신하는 방법 및 mtc 기기
WO2019031841A1 (ko) 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
WO2017222259A1 (ko) 데이터 전송 방법 및 송신기
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
WO2016108657A1 (ko) 무선 통신 시스템에서 ack/nack 전송 방법 및 장치
WO2014123378A1 (ko) 신호의 송수신 방법 및 이를 위한 장치
WO2014116041A1 (en) Method and system for encoding and decoding data using concatenated polar codes
WO2019160363A1 (ko) 하향링크 데이터 채널을 송수신하는 방법 및 이를 위한 장치
WO2015064921A1 (ko) 채널 품질 지시자를 피드백하는 방법 및 사용자 장치
WO2018110961A1 (ko) 다중 집합 레벨에 따라 하향링크 제어 정보를 디코딩하는 방법 및 단말
WO2017171396A1 (ko) 무선 통신 시스템에서 기지국과 단말이 데이터 신호를 송수신하는 방법 및 이를 지원하는 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19738290

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19738290

Country of ref document: EP

Kind code of ref document: A1