WO2018231026A1 - 정보 전송 방법 및 전송 장치 - Google Patents

정보 전송 방법 및 전송 장치 Download PDF

Info

Publication number
WO2018231026A1
WO2018231026A1 PCT/KR2018/006826 KR2018006826W WO2018231026A1 WO 2018231026 A1 WO2018231026 A1 WO 2018231026A1 KR 2018006826 W KR2018006826 W KR 2018006826W WO 2018231026 A1 WO2018231026 A1 WO 2018231026A1
Authority
WO
WIPO (PCT)
Prior art keywords
interleaver
bits
bit
bit sequence
modulation
Prior art date
Application number
PCT/KR2018/006826
Other languages
English (en)
French (fr)
Inventor
노광석
김봉회
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US16/623,283 priority Critical patent/US11258535B2/en
Publication of WO2018231026A1 publication Critical patent/WO2018231026A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/51—Allocation or scheduling criteria for wireless resources based on terminal or device properties

Definitions

  • the present invention relates to a wireless communication system, and to a method and apparatus for transmitting information.
  • M2M machine-to-machine
  • MTC machine type communication
  • smart phones tablet PCs
  • tablet PCs tablet PCs
  • Multi-antenna technology multi-base station cooperation technology, and the like are developing.
  • eMBB enhanced mobile broadband
  • RAT legacy radio access technology
  • massive machine type communication for connecting a plurality of devices and objects to provide various services anytime and anywhere is one of the major issues to be considered in next-generation communication.
  • next generation radio access technology has been discussed in consideration of eMBB communication, mMTC, ultra-reliable and low latency communication (URLLC), and the like.
  • the performance degradation due to the modulation order can be prevented due to the characteristics of the polar codes, and a technique for preventing such a performance degradation is required.
  • the polar code size is generally much larger than other codes used for channel coding. Therefore, when the interleaver is used for bits obtained using the polar code, there is a fear that the latency is increased.
  • a method for transmitting information by a transmitting device in a wireless communication system includes: encoding the information into a first bit sequence using a polar code; Inputting the first bit sequence to an interleaver to output a second bit sequence; Modulating the second bit sequence into modulation symbols according to a modulation order; And transmitting the modulation symbols.
  • the interleaver has an odd number of columns, cyclically reads and outputs the bits stored in row n of the interleaver starting at column k and the bits stored in row n + 1 of the interleaver from column k + a. It is configured to start, rotate, and read. Where a is a nonzero integer.
  • a transmission apparatus for transmitting information in a wireless communication system.
  • the transmitting device comprises: an encoder configured to encode the information into a first bit sequence using a polar code; An interleaver configured to output a second bit sequence based on the first bit sequence; A modulation mapper configured to modulate the second bit sequence into modulation symbols according to a modulation order; And a transceiver configured to transmit the modulation symbols.
  • the interleaver is configured to have an odd number of columns, and the interleaver reads and outputs the bits stored in row n of the interleaver starting from column k, and stores the bits stored in row n + 1 of the interleaver. Are read out and outputted starting from column k + a. Where a is a nonzero integer,
  • the interleaver may be configured to sequentially store bits of the first bit sequence sequentially from the first row of the first column of the interleaver in column direction priority.
  • the number of columns C of the interleaver may be configured to be 'Q-b' or 'Q + b'.
  • Q is the modulation order and b is an odd number not greater than Q.
  • M is the length of the first bit sequence and C is the number of columns in the interleaver.
  • the transmitting device may further comprise a rate matching module.
  • the rate matching module may be configured to rate match the first bit sequence and input it to the interleaver.
  • the rate matching module may be configured to rate match the second bit sequence and input it to the modulation mapper.
  • the wireless communication signal can be efficiently transmitted / received. Accordingly, the overall throughput of the wireless communication system can be high.
  • Signals can also be transmitted / received efficiently and at low error rates in wireless communication systems.
  • the delay can be reduced even if interleaving is used for the polar code.
  • FIG. 1 illustrates a process of a transport block in an LTE / LTE-A system.
  • FIG. 2 is a block diagram illustrating performing rate matching by separating the systematic and parity portions of an encoded code block.
  • FIG. 4 is a block diagram for a polar code encoder.
  • FIG. 6 illustrates N-th level channel combining for polar code.
  • FIG 13 shows the performance when the interleaver according to the present invention is used for modulation.
  • FIG. 17 illustrates coding chains in accordance with the present invention.
  • RM rate matching
  • FIG. 19 is a block diagram showing the components of the transmitting apparatus 10 and the receiving apparatus 20 for carrying out the present invention.
  • multiple access systems include code division multiple access (CDMA) systems, frequency division multiple access (FDMA) systems, time division multiple access (TDMA) systems, orthogonal frequency division multiple access (OFDMA) systems, and single carrier frequency (SC-FDMA).
  • CDMA code division multiple access
  • FDMA frequency division multiple access
  • TDMA time division multiple access
  • OFDMA orthogonal frequency division multiple access
  • SC-FDMA single carrier frequency division multiple access
  • MCD division multiple access
  • MCDMA multi-carrier frequency division multiple access
  • CDMA may be implemented in a radio technology such as Universal Terrestrial Radio Access (UTRA) or CDMA2000.
  • TDMA may be implemented in radio technologies such as Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Enhanced Data Rates for GSM Evolution (EDGE) (i.e., GERAN), and the like.
  • GSM Global System for Mobile Communication
  • GPRS General Packet Radio Service
  • EDGE Enhanced Data Rates for GSM Evolution
  • OFDMA may be implemented in wireless technologies such as Institute of Electrical and Electronics Engineers (IEEE) 802.11 (WiFi), IEEE 802.16 (WiMAX), IEEE802-20, evolved-UTRA (E-UTRA), and the like.
  • IEEE Institute of Electrical and Electronics Engineers
  • WiFi WiFi
  • WiMAX WiMAX
  • IEEE802-20 evolved-UTRA
  • UTRA is part of Universal Mobile Telecommunication System (UMTS)
  • 3GPP 3rd Generation Partnership Project
  • LTE Long Term Evolution
  • 3GPP LTE adopts OFDMA in downlink (DL) and SC-FDMA in uplink (UL).
  • LTE-advanced (LTE-A) is an evolution of 3GPP LTE.
  • the present invention will be described on the assumption that the present invention is applied to a 3GPP based communication system, for example, LTE / LTE-A, NR.
  • a 3GPP based communication system for example, LTE / LTE-A, NR.
  • the technical features of the present invention are not limited thereto.
  • the following detailed description is described based on a mobile communication system corresponding to a 3GPP LTE / LTE-A / NR system, except for the matters specific to 3GPP LTE / LTE-A / NR, Applicable to any mobile communication system.
  • the expression “assuming” may mean that the subject transmitting the channel transmits the channel so as to correspond to the "assuming”.
  • the subject receiving the channel may mean that the channel is received or decoded in a form conforming to the "home", provided that the channel is transmitted to conform to the "home”.
  • the UE may be fixed or mobile, and various devices which communicate with a base station (BS) to transmit and receive user data and / or various control information belong to the same.
  • BS Base station
  • UE Terminal Equipment
  • MS Mobile Station
  • MT Mobile Terminal
  • UT User Terminal
  • SS Subscribe Station
  • wireless device PDA (Personal Digital Assistant), wireless modem
  • a BS generally refers to a fixed station communicating with the UE and / or another BS, and communicates with the UE and another BS to exchange various data and control information.
  • the BS may be referred to in other terms such as ABS (Advanced Base Station), Node-B (NB), evolved-NodeB (NB), Base Transceiver System (BTS), Access Point, and Processing Server (PS).
  • ABS Advanced Base Station
  • Node-B Node-B
  • NB evolved-NodeB
  • BTS Base Transceiver System
  • gNB Base Transceiver System
  • PS Processing Server
  • the base station of the UTRAN is called Node-B
  • the base station of the E-UTRAN is called eNB
  • gNB base station of the new radio access technology network
  • the BS is collectively referred to as eNB.
  • a node refers to a fixed point capable of transmitting / receiving a radio signal by communicating with a UE.
  • Various forms of eNBs may be used as nodes regardless of their names.
  • a node may be a BS, an NB, an eNB, a pico-cell eNB (PeNB), a home eNB (HeNB), a relay, a repeater, or the like.
  • the node may not be an eNB.
  • it may be a radio remote head (RRH), a radio remote unit (RRU).
  • RRH, RRU, etc. generally have a power level lower than the power level of the eNB.
  • RRH or RRU, RRH / RRU is generally connected to the eNB by a dedicated line such as an optical cable
  • RRH / RRU and eNB are generally compared to cooperative communication by eNBs connected by a wireless line.
  • cooperative communication can be performed smoothly.
  • At least one antenna is installed at one node.
  • the antenna may mean a physical antenna or may mean an antenna port, a virtual antenna, or an antenna group. Nodes are also called points.
  • a cell refers to a certain geographic area in which one or more nodes provide communication services. Therefore, in the present invention, communication with a specific cell may mean communication with an eNB or a node that provides a communication service to the specific cell.
  • the downlink / uplink signal of a specific cell means a downlink / uplink signal from / to an eNB or a node that provides a communication service to the specific cell.
  • the cell providing uplink / downlink communication service to the UE is particularly called a serving cell.
  • the channel state / quality of a specific cell means a channel state / quality of a channel or communication link formed between an eNB or a node providing a communication service to the specific cell and a UE.
  • a UE may transmit a downlink channel state from a specific node to a CRS (s) in which antenna port (s) of the specific node are transmitted on a Cell-specific Reference Signal (CRS) resource allocated to the specific node; / Or can be measured using the CSI-RS (s) transmitted on the Channel State Information Reference Signal (CSI-RS) resources.
  • CRS Cell-specific Reference Signal
  • the 3GPP-based communication system uses the concept of a cell to manage radio resources.
  • Cells associated with radio resources are distinguished from cells in a geographic area.
  • a "cell” in a geographic area may be understood as coverage in which a node can provide services using a carrier, and a "cell” of radio resources is a bandwidth (frequency) that is a frequency range configured by the carrier. bandwidth, BW).
  • Downlink coverage which is a range in which a node can transmit valid signals
  • uplink coverage which is a range in which a valid signal can be received from a UE, depends on a carrier carrying the signal, so that the coverage of the node is determined by the radio resources used by the node. It is also associated with the coverage of the "cell”.
  • the term "cell” can sometimes be used to mean coverage of a service by a node, sometimes a radio resource, and sometimes a range within which a signal using the radio resource can reach a valid strength.
  • a "cell" associated with a radio resource is defined as a combination of DL resources and UL resources, that is, a combination of a DL component carrier (CC) and a UL CC.
  • the cell may be configured with DL resources alone or with a combination of DL resources and UL resources.
  • the linkage between the carrier frequency of the DL resource (or DL CC) and the carrier frequency of the UL resource (or UL CC) is indicated by system information.
  • SIB2 System Information Block Type 2
  • the carrier frequency means a center frequency of each cell or CC.
  • a cell operating on a primary frequency is referred to as a primary cell (Pcell) or a PCC
  • a cell operating on a secondary frequency (or SCC) is referred to as a secondary cell.
  • cell, Scell) or SCC The carrier corresponding to the Pcell in downlink is called a DL primary CC (DL PCC), and the carrier corresponding to the Pcell in the uplink is called a UL primary CC (DL PCC).
  • Scell refers to a cell that can be configured after RRC (Radio Resource Control) connection establishment is made and can be used for providing additional radio resources.
  • RRC Radio Resource Control
  • the Scell may form a set of serving cells for the UE with the Pcell.
  • the carrier corresponding to the Scell in downlink is called a DL secondary CC (DL SCC)
  • the carrier corresponding to the Scell in the uplink is called a UL secondary CC (UL SCC).
  • DL SCC DL secondary CC
  • UL SCC UL secondary CC
  • the 3GPP-based communication standard provides downlink physical channels corresponding to resource elements carrying information originating from an upper layer and downlink corresponding to resource elements used by the physical layer but not carrying information originating from an upper layer.
  • Physical signals are defined.
  • a physical downlink shared channel (PDSCH), a physical broadcast channel (PBCH), a physical multicast channel (PMCH), a physical control format indicator channel (physical control) format indicator channel (PCFICH), physical downlink control channel (PDCCH) and physical hybrid ARQ indicator channel (PHICH) are defined as downlink physical channels
  • reference signal and synchronization signal Is defined as downlink physical signals.
  • a reference signal (RS) also referred to as a pilot, refers to a signal of a predetermined special waveform known to the eNB and the UE.
  • a cell specific RS, UE- UE-specific RS, positioning RS (PRS), and channel state information RS (CSI-RS) are defined as downlink reference signals.
  • the 3GPP-based communication standard includes uplink physical channels corresponding to resource elements carrying information originating from an upper layer and uplink corresponding to resource elements used by the physical layer but not carrying information originating from an upper layer. It defines physical signals. For example, a physical uplink shared channel (PUSCH), a physical uplink control channel (PUCCH), and a physical random access channel (PRACH) are used as uplink physical channels.
  • a demodulation reference signal (DMRS) for uplink control / data signals and a sounding reference signal (SRS) used for uplink channel measurement are defined.
  • Physical Downlink Control CHannel / Physical Control Format Indicator CHannel (PCFICH) / PHICH (Physical Hybrid automatic retransmit request Indicator CHannel) / PDSCH (Physical Downlink Shared CHannel) are respectively DCI (Downlink Control Information) / CFI ( Means a set of time-frequency resources or a set of resource elements that carry downlink format ACK / ACK / NACK (ACKnowlegement / Negative ACK) / downlink data, and also a Physical Uplink Control CHannel (PUCCH) / Physical (PUSCH) Uplink Shared CHannel / PACH (Physical Random Access CHannel) means a set of time-frequency resources or a set of resource elements that carry uplink control information (UCI) / uplink data / random access signals, respectively.
  • DCI Downlink Control Information
  • CFI Means a set of time-frequency resources or a set of resource elements that carry downlink format ACK / ACK
  • the PDCCH / PCFICH / PHICH / PDSCH / PUCCH / PUSCH / PRACH resource is referred to below.
  • PDCCH / PCFICH / PHICH / PDSCH is used for downlink data / control information on or through PDCCH / PCFICH / PHICH / PDSCH, respectively. It is used in the same sense as sending it.
  • 3GPP LTE / LTE-A standard document for example, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 and 3GPP TS 36.331 and the like, and 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331 and the like.
  • 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331 and the like.
  • 3GPP NR standard documents such as 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38
  • Massive MTC which connects multiple devices and objects to provide various services anytime and anywhere, is also one of the major issues to be considered in next-generation communication.
  • a communication system design considering a service / UE that is sensitive to reliability and latency has been discussed.
  • next generation RAT considering such advanced mobile broadband communication, Massive MTC, and Ultra-Reliable and Low Latency Communication (URLLC) is being discussed.
  • URLLC Ultra-Reliable and Low Latency Communication
  • 3GPP is working on the next generation mobile communication system after EPC.
  • the technology is referred to as a new RAT (new RAT, NR) or 5G RAT.
  • NR communication systems are required to support significantly better performance than existing fourth generation (4G) systems in terms of data rate, capacity, latency, energy consumption and cost.
  • 4G fourth generation
  • NR systems need to make significant advances in the area of bandwidth, spectral, energy, signaling efficiency, and cost per bit.
  • NR needs to utilize efficient waveforms to meet these needs.
  • FIG. 1 illustrates a process of a transport block in an LTE / LTE-A system.
  • information transmitted from the transmitting end is encoded and then transmitted using a forward error correction code.
  • the receiving end demodulates the received signal and then decodes the error correcting code to restore the transmission information. In this decoding process, an error in the received signal caused by the channel is corrected.
  • Data arrives at a coding block in the behavior of up to two transport blocks per TTI per DL / UL cell.
  • the following coding steps may be applied for each transport block of a DL / UL cell:
  • Turbo codes are mainly used in the existing LTE / LTE-A system.
  • the turbo code is composed of a recursive systematic convolution encoder and an interleaver.
  • an interleaver to facilitate parallel decoding, a kind of which is quadratic polynomial permutation (QPP).
  • QPP quadratic polynomial permutation
  • Such a QPP interleaver is known to maintain good performance only for certain data block sizes.
  • the performance of the turbo code is known to be good as the data block size increases.
  • the data block having a predetermined size or more is divided into several small data blocks and encoded. A small divided data block is called a code block.
  • the code blocks generally have the same size, but due to the size limitation of the QPP interleaver, one code block of several code blocks may have a different size. Interleaving is performed to reduce the effects of burst errors that occur during transmission on a wireless channel after an error correction encoding process in units of code blocks having a predetermined interleaver size. And, it is mapped to the actual radio resource and transmitted. Since the amount of radio resources used during the actual transmission is constant, rate matching must be performed on the encoded code block in order to match them. Generally, rate matching consists of puncturing or repetition.
  • the amount of radio resources that is, the number of transmission bits that can be transmitted by the corresponding radio resource
  • the coded bit sequence i.e., the number of output bits of the encoder is N
  • M and N are different.
  • Rate matching is performed to adjust the length of the coded bit sequence to match M. If M> N, then all or some of the bits of the coded bit sequence are repeated so that the length of the rate matched sequence is equal to M. If M ⁇ N, some of the bits of the coded bit sequence are punctured so that the length of the rate matched sequence is equal to M, and the punctured bits are excluded from the transmission.
  • the code rate of data to be transmitted through a rate matching process consisting of puncturing and repetition Will be adjusted.
  • a turbo code is used as a channel code in LTE / LTE-A, a process of channel coding and rate matching each code block in a transport channel processing process as shown in FIG. 1 is illustrated in FIG. 2.
  • FIG. 2 is a block diagram illustrating performing rate matching by separating the systematic and parity portions of an encoded code block.
  • the mother code rate of the LTE / LTE turbo encoder is 1/3.
  • the rate matching module comprises three so-called sub-block interleavers for the three output streams of the turbo encoder and a bit selection and pruning (realized) by a circular buffer. pruning).
  • the sub-block interleaver is based on a classic row-column interleaver with 32 rows and a length-32 intra-column permutation.
  • the bits of each of the three streams are written in a matrix of 32 columns, row-by-row (the number of rows depends on the stream size). Dummy bits are padded in front of each stream to completely fill the matrix. After column permutation bits are read from the matrix in column-by-column.
  • the circular buffer is the most important part of the rate matching module, which enables puncturing and repetition of mother code.
  • interleaved systematic bits are written to the circular buffer in sequence, with the first bit of the interleaved systematic bit streams at the beginning of the circular buffer.
  • Interleaved and interlaced parity bit streams are sequentially written to the circular buffer, putting the first bit of the stream after the last bit of the interleaved systematic bit stream.
  • Coded bits are read sequentially from any start point specified by redundancy version (RV) points in the circular buffer (depending on the code rate). If the end of the circular buffer is reached and more coded bits are needed for transmission (e.g., for code rates less than 1/3), the transmitting device wraps around and continues from the beginning of the circular buffer ( continue).
  • RV redundancy version
  • HARQ which stands for hybrid ARQ, is an error correction mechanism based on retransmission of packets detected as being in error.
  • the transmitted packet arrives after some propagation delay at the receiving device.
  • the receiving device produces an ACK in the case of an error-free transmission and produces a NACK when an error is detected.
  • the ACK / NACK is produced after some processing time and sent to the transmitting device, and reaches the transmitting device after a propagation delay. In the case of NACK, after some processing delay at the transmitting device, the desired packet will be sent again.
  • the bits read from the circular buffer and sent in each retransmission are different and depend on the location of the RV. There are four RVs (0, 1, 2, 3) that define the location of the starting point at which bits are read from the circular buffer. Referring to FIG. 3, as the number of retransmissions progresses, the RV increases, so fewer systematic bits and more parity bits are read from the circular buffer for retransmission.
  • NR currently offers better speed and coverage than 4G, operates in high frequency bands, speeds up to 1 Gb / s for dozens of connections, or speeds up to tens of Mb / s for tens of thousands of connections. It is required to do In order to meet the requirements of the NR system, the introduction of an advanced coding scheme is being discussed. Since data communication occurs in an inverted channel environment, channel coding plays an important role in achieving higher data rates for fast, error-free communication.
  • the selected channel code should have excellent block error ratio (BLER) performance over a certain range of block lengths and code rates.
  • BLER is defined as the ratio of the number of erroneous receiving blocks to the total number of blocks sent.
  • eMBB Massive IoT
  • URLLC Ultra-high reliability and low latency, such as industrial automation, driverless cars, remote surgery, and smart grids.
  • Polar code is a code that provides a new framework to solve the problems of existing channel codes and was invented by Arikan of Bikent University (see E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels, "in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009).
  • Polar codes are mathematically proven, first capacity-achieving codes with low encoding and decoding complexity. Polar code outperforms turbo code at large block lengths without any error flow.
  • channel coding using a polar code is called polar coding.
  • Polar codes are known as achieve number codes in a given binary discrete memoryless channel. This can only be done when the block size is large enough. That is, a polar code is a code that can achieve channel capacity if the code size N is infinitely large. Polar codes are less complex to encode and decode and can be successfully decoded. Polar code is a type of linear block error correcting code, and a number of recursive concatenations are the basic building blocks for polar code and the basis for code construction. A physical transformation of the channel occurs that transforms the physical channels into virtual channels, which is based on a recursive multiple concatenation. When multiple channels are multiplied and accumulated, most of the channels get better or worse, and the idea behind the polar code is to use good channels. For example, sending data at rate 1 on good channels and rate 0 on bad channels. In other words, through channel polarization, channels enter a polarized state from a normal state.
  • FIG. 4 is a block diagram for a polar code encoder.
  • W 2 denotes an entire equivalent channel obtained by combining two binary discrete memory channels (B-DMC) and W.
  • B-DMC binary discrete memory channels
  • u 1 and u 2 are binary-input source bits
  • y 1 and y 2 are output coded bits.
  • Channel combining is a process of parallel concatenating B-DMC channels.
  • Channel W 2 may achieve symmetric capacity I (W), which is the highest rate.
  • Symmetric capacity is an important parameter in the B-DMC W, which is used for the measurement of rate, and is the highest rate at which reliable communication can occur across the channel W.
  • B-DMC may be defined as follows.
  • channel polarization is the process of creating a second set of N channels ⁇ W N (i) : 1 ⁇ i ⁇ N ⁇ using N independent copies of a given B-DMC W, where the channel polarization effect is N
  • N all symmetric capacity terms ⁇ I (W N (i) ) ⁇ tend to be zero or one except for the vanishing fraction of the indices i.
  • the concept behind channel polarization in polar codes is that N copies (i.e., N transmissions) of a channel (eg, additive white Gaussian noise channel) with symmetric capacity of I (W). S) to extreme channels of close capacity of one or zero.
  • Channel polarization consists of two phases: the channel combining phase and the channel splitting phase.
  • FIG. 5 illustrates the concept of channel combining and channel splitting for channel polarization.
  • Bits passing through the in-channel cannot transmit information, so it is better to transmit frozen bits, which are meaningless bits.
  • N 2 n and n is an integer greater than or equal to 0.
  • n 1 means the first level of regression where two independent copies of W 1 combine together.
  • Combining the two copies yields channel W 2 : X 2 ⁇ Y 2 .
  • the transitional probability of this new channel W 2 can be expressed by the following equation.
  • channel W 2 Once the channel W 2 is obtained, a single copy of channel W 4 can be obtained by combining two copies of W 2 .
  • This regression can be represented by W 4 : X 4 ⁇ Y 4 with the next transition probability.
  • G N is a generator matrix of size N.
  • G 2 corresponds to the base matrix F shown in FIG. 4 (b).
  • G 4 may be represented by the following matrix.
  • x N 1 u N 1 G N.
  • x N 1 ⁇ x 1 , ..., x N ⁇
  • u N 1 ⁇ u 1 , ..., u N ⁇ .
  • each B-DMC may be expressed in a recursive form. That is, G N may be expressed by the following equation.
  • R N first expands to Basic-2. The bit-reversing interleaver may not be included in the transmitting end. The relationship of equation (6) is shown in FIG.
  • FIG. 6 illustrates N-th level channel combining for polar code.
  • Channel splitting may be expressed as a channel transition probability as shown in the following equation.
  • channels ⁇ W N (i) ⁇ are polarized in the following sense.
  • indices of I (W N (i) ) ⁇ (1- ⁇ , 1] as N goes to infinity through a power of 2
  • the fraction of i ⁇ ⁇ 1, ..., N ⁇ goes to I (W)
  • the fraction of I (W N (i) ) ⁇ [0, ⁇ ) goes to 1-I (W). Therefore, if N ⁇ ⁇ , the channels are completely noisy or are freely polarized in noise, and these channels are exactly known at the transmitting end. Thus, it is possible to fix bad channels and to send the unsolidified bits on the good channels.
  • the channel becomes a noisy or noisy channel for a specific input bit.
  • the equivalent channel capacity for a particular input bit is divided by 0 or I (W).
  • An input of a polar encoder is divided into a bit channel to which information data is mapped and a bit channel not to it.
  • input bit channels may be divided into a noiseless channel and a noise channel as the codeword of the polar code becomes infinity. Therefore, by allocating information to a noiseless bit channel, channel capacity can be obtained.
  • the reliability of the input bit channel is calculated and the data bits are allocated in that order.
  • a bit channel to which data bits are allocated is referred to as a good bit channel.
  • a good bit channel is an input bit channel to which data bits are mapped.
  • the bit channel to which data is not mapped is called a frozen bit channel, and encoding is performed by inputting a known value (eg, 0) to the frozen bit channel. Any value known to the transmitter and receiver can be mapped to the frozen bit channel.
  • a codeword bit (ie, output bit) location corresponding to an input bit location that is not assigned to an information bit may be punctured.
  • the decoding method of the polar code is a successive cancellation (SC) decoding method.
  • SC decoding is a method of obtaining a channel transition probability and calculating a likelihood ratio (LLR) for an input bit.
  • the channel transition probability may be calculated in a recursive manner by using a characteristic in which the channel combining and channel splitting processes are recursive.
  • the LLR value can also be calculated in a recursive fashion.
  • u 1 ) for the input bit u i can be obtained as follows.
  • u 1 i is divided into an odd index and an even index, It can be expressed as u 1, o i , u 1, e i .
  • the channel transition probability may be expressed as the following equations.
  • the polar decoder retrieves the information and generates an estimate u ⁇ N 1 of u N 1 with values known to the polar code (eg, received bits, frozen bits, etc.).
  • LLR is defined as follows.
  • LLR can be calculated recursively as follows.
  • LLR L (1) 1 (y i ) W (y i
  • L (1) 1 (y i ) is the soft information observed from the channel.
  • d min (C) min i ⁇ I 2 wt (i) .
  • SC List (SCL) decoding is an extension of the basic SC decoder.
  • the L decoding paths are considered simultaneously in each stage of decoding.
  • L is an integer.
  • the list-L decoding algorithm is an algorithm that simultaneously tracks L paths in the decoding process.
  • FIG. 7 illustrates the evolution of decoding paths in the List-L decoding process.
  • the number of bits to be determined is n and not all bits are frozen.
  • CRC aided SCL decoding is SCL decoding using CRC, which improves the performance of the polar code.
  • CRC assisted SCL decoding aims to detect an error-free path while checking a cyclic redundancy check (CRC) code for each path at a receiving device.
  • the SCL decoder outputs candidate sequences to the CRC detector which feeds back the check result to aid in codeword determination.
  • SCL decoding or CRC assisted SCL decoding is more complex than SC algorithm, but has the advantage of superior decoding performance.
  • List-X decoding algorithm for polar codes, see 'I. Tal and A. Vardy, "List decoding of polar codes," in Proc. IEEE Int. Symp. Inf. Theory, pp. 1-5, Jul. 2011 '.
  • Polar code has the disadvantage that the code design is independent of the channel, so that there is no flexibility in the mobile fading channels, and since it is a relatively recently introduced code, it is not yet mature and is only limitedly applied.
  • the polar coding proposed up to now is not defined in many applications. Accordingly, the present invention is to propose a polar coding method suitable for a wireless communication system.
  • C (W i ) is the capacity of channel W i , which corresponds to the reliability of the channels that the input bits of the polar code will experience. If the channel capacities corresponding to the input bit positions of the polar code are as shown in FIG. 8, the reliability of the input bit positions can be ranked as shown in FIG. 8. In this case, in order to transmit data at the code rate 1/2, the transmitting device may divide the four bits constituting the data into four input bit positions having a high channel capacity among eight input bit positions of the polar code. assigned to the input bit position of the 8 U 1 ⁇ U 8 of U 4, U 6, the input bit position indicated by U 7 and U 4), and the remaining input bit positions are frozen.
  • the generator matrix G 8 corresponding to the polar code of FIG. 8 is as follows. The generator matrix G 8 may be obtained based on Equation 6.
  • the input bit positions labeled U 1 to U 8 in FIG. 8 correspond one-to-one to the rows from the lowest row to the highest row of G 8 .
  • an input bit corresponding to U 8 affects all output coded bits.
  • the input bit corresponding to U 1 only affects Y 1 of the output coded bits.
  • Equation 12 when the binary-input source bits U 1 to U 8 and G 8 are multiplied, a row that causes the corresponding input bit to appear in all the output bits is represented by all elements of the rows of G 8 . Lowest row [1, 1, 1, 1, 1, 1, 1].
  • a row that causes the corresponding binary-input source bit to appear in only one output bit is a row where one element of the rows of G 8 is 1, that is, the row weight is 1 [1, 0, 0, 0 , 0, 0, 0, 0].
  • a row having a row weight of 2 reflects the input bits corresponding to the rows in the two output bits. Referring to FIG. 8) and (12, U 1 ⁇ U 8 corresponds one-to-one to the rows of the G 8, the input position of U 1 ⁇ U 8, that is, to distinguish between the input position to the rows of the G 8 Bit indexes may be given.
  • bit indexes are sequentially assigned from N to N-1, starting from the highest row having the smallest row weight, for the N input bits to G N.
  • the input position of U 1 that is, to be a bit index 0 given to the first row of the G 8
  • the input position of the U 8 that is, the bit index 7 in the last row of G 8 Is given.
  • bit indices since the bit indices are used to indicate the input positions of the polar code, they may be allocated differently. For example, bit indexes 0 to N-1 may be allocated starting from the lowest row having the largest row weight.
  • bit indexes 0 to N-1 from the first column having the largest column weight to the last column having the smallest column weight among the columns of G N , or It can be assumed that bit indices 1 to N are assigned.
  • bit index sequence a sequence obtained by arranging in ascending or descending order of reliability of bit positions is called a bit index sequence. That is, the bit index sequence indicates the reliability of the input or output bit positions of the polar code in ascending or descending order.
  • the transmitting device inputs the information bits into highly reliable input bits based on the input bit index sequence and performs encoding using a polar code, and the receiving device allocates the information bits using the same or corresponding input bit index sequence. Know the input positions or input positions to which the frozen bit is assigned. That is, the receiving device may perform polar decoding by using the same or corresponding input bit sequence and the corresponding polar code as the input bit index sequence used by the transmitting device. For the polar code, it may be assumed that the input bit sequence is predetermined so that the information bit (s) can be assigned to the input bit position (s) of high reliability.
  • FIG. 9 illustrates puncturing and information bit allocation for polar codes.
  • F represents a frozen bit
  • D represents an information bit
  • 0 represents a skipping bit.
  • Input bits that are changed to frozen bits by puncturing the coded bits are called skipping bits or shortening bits, and the corresponding input positions are called skipping positions or shortening positions.
  • Shortening is a rate matching method that inserts a known bit into an input bit position that is sent and connected to a desired output bit position while maintaining the size of the input information (ie, the size of the information block).
  • the generator matrix G N inputs corresponding to columns with a column weight of 1 can be shortened, and inputs corresponding to columns with a column weight of 1 in the remaining matrix can be shortened next by removing the columns and rows with the column weight of 1 and again.
  • the information bits that should have been allocated to the information bit positions in order to prevent the information bits from being all punctured may be reallocated in the order of high reliability within the frozen bit position set.
  • decoding is generally performed in the following order.
  • the low reliability bit (s) are recovered first. Although it depends on the structure of the decoder, since the smaller the input index (hereinafter referred to as the encoder input index) in the encoder is usually less reliable, decoding is generally performed sequentially from the smaller encoder input index.
  • Restore information bits that are bits.
  • the information bits may be source information bits (eg, bits of a transport block) or may be CRC bits.
  • a block of bits in which the information bits are obtained through channel coding, rate matching, and code block concatenation is modulated by a modulation mapper, so as to block of complexed-modulation symbols.
  • the modulation mapper receives binary digits as input and produces complex-valued modulation symbols as output.
  • Biphase phase shift keying (BPSK), quadrature phase shift keying (QPSK), quadrature amplitude modulation (16QAM), 64QAM, and 256QAM are considered as modulation schemes to be used in NR systems.
  • polar codes typically assumes that each bit of a coded block passes through an identically distributed underlying-input discrete memoryless channel (BI-DMC). This assumption is true for AWGN channels, but it is not necessarily valid even when higher order modulation schemes than QPSK are employed.Higher order modulation schemes such as 16QAM, 64QAM, 256QAM, This is because it provides better protection than others, so a modulation scheme (eg BPSK, QPSK, etc.) with complex-valued modulation symbols with equal signal strength does not cause degradation of the polar code.
  • BI-DMC underlying-input discrete memoryless channel
  • the present invention proposes a method for preventing a performance degradation of a polar code that may occur in a modulation scheme having a higher modulation order than 4QAM or QPSK.
  • a block-like interleaver is proposed to prevent the performance degradation of the block, usually a block interleaver writes the information in the row direction at the beginning of each column when writing information to the memory and at the beginning of each row when reading information from the memory.
  • the present invention proposes a new block interleaver, because it cannot prevent the performance degradation of the polar code.
  • the polar code has a poor coding performance when the modulation order is a multiple of four due to the characteristics of the structure. This occurs because some of the coded bits are located only in the most information bit (MIB) or in the MIB and least information bit (LIB), and some of the remaining coded bits are located only in the LIB. That's a problem.
  • MIB most information bit
  • LIB least information bit
  • the output of the upper row of a polar code is usually influenced by several inputs, so that the interference in the output is high, while the output of the lower row is affected by fewer inputs than the output of the upper row. Low interference in the output. For example, referring to FIG.
  • x 1 may be influenced by u 1 to u 8 , but x 8 may be influenced only by u 8, and thus x 1 may have higher interference than x 8 .
  • Blocks of bits 4-7, ..., blocks of output bits 28-31) are each modulated with one complex-valued modulation symbol. If the first bit in the block of output bits corresponds to the upper row of the polar code relative to the second to fourth bits and the fourth bit corresponds to the lower row of the polar code relative to the first to third bits, the output In each block of bits, the first bit may be located in the MIB of the corresponding complex-valued modulation symbol and the fourth bit may be located in the LIB of the corresponding complex-valued modulation symbol. That is, the importance between bits may be different within one complex-valued modulation symbol.
  • the present invention proposes a read operation in the block-like interleaver and the block-like interleaver in order to prevent modulation performance degradation due to the structure characteristics of the polar codes.
  • the present invention will be described mainly using 16QAM having a modulation order of 4, but the present invention can be applied to other modulation orders in which complex-valued modulation symbols, such as 64QAM and 256QAM, which are outputs of modulation have uneven signal strengths. Can be.
  • 16QAM modulates one coded bit into four complex-valued modulation symbols. That is, according to 16QAM, a block of four bits is mapped to one complex-valued modulation symbol of the sixteen complex-valued modulation symbols.
  • the present invention proposes that, for modulation order Q, the starting positions of grouping Q by 1 are different by 1 so that output bits of corresponding positions corresponding to multiples of Q in the output sequence of the polar code have different importance in symbols. do.
  • the present invention provides that when outputting a complex-valued modulation symbol (hereinafter, symbol), the output bits of a particular position (e.g., a multiple of four) in the output sequence of the polar code are different symbols.
  • three bits of block j of four bits which would have to be mapped to one symbol in the conventional method when four bits are modulated, are tied to the last one bit of block j-1 of four bits. Mapped to one symbol, the last one bit of the block j of the four bits is tied to the first three bits of the block j + 1 of the four bits and mapped to the other symbol.
  • the present invention will be described with an example in which the read start position between columns differs by 1 (that is, the shift value is 1), but an integer value that is not an integer multiple of the number of columns of the interleaver is used as the shift value. It may be.
  • FIG. 10 is shown to help understand the modulation method according to the present invention.
  • FIG. 10 (a) shows the order in which the coded bits are written to the interleaver's memory
  • FIG. 10 (b) shows the same starting position for reading data stored in the interleaver's memory (s) in each row
  • 10 (c) illustrates the proposal of the present invention to vary the starting position at which data stored in the memory (s) of the interleaver is read in each row.
  • FIG. 10 is shown as separate memories of the modulation order are used to show that the starting read position differs by one from row to row, the invention may actually be applied to one memory.
  • the coded bits are sequentially written to the interleaver memory in the direction from the front to the rear bits is described as an example.
  • the bits may be sequentially written to the memory of the interleaver in the direction from the rear to the front bits.
  • the length of the coded bits is 32, four memories and eight rows in each memory are used for modulation. It may also be seen that in practice, four columns and eight rows in one memory are used for modulation of the coded bits of length 32.
  • FIG. 10 (a) the numbers indicate the order in which the coded bits are written to the memory (s), and in FIG. 10 (b) and FIG. 10 (c), the numbers indicate the order in which the data stored in the memory (s) is read. It is shown.
  • Fig. 10 (a) for example, coded bits of length 32 are sequentially written to the memory starting from the position indicated by the number '0' and up to the position indicated by '31'.
  • the numbers in FIG. 10 (a) may represent bit positions in a sequence of coded bits of length 32.
  • 10 (b) and 10 (c) for example, among the coded bits of length 32 stored in the memory, the bit in the position indicated by the number '0' is the bit that is read first and the number '31'. The bit in the indicated position is the bit that is read last.
  • the memory read order does not indicate the position of the memory in which the coded bits are stored, but the order of reading from the memory in which the coded bits are stored. For example, if the numbers in FIG. 10 (a) are output in the memory reading order of FIG. 10 (b), 0, 8, 16, 24, 1, 9, 17, 25, ..., 7, 15, 23 , 31. On the other hand, if the numbers in Fig. 10 (a) are output in the memory reading order according to Fig. 10 (c), 0, 8, 16, 24, 9, 17, 25, 1, ..., 31, 7, 15, 23 are do.
  • FIG. 10 (c) illustrates the case where the memory read start position moves to the right by 1 as the row changes (circulation), but the memory read start position moves to the left by 1 as the row changes (circulation). It may be. In this case, the memory read start position may be shifted in the opposite direction to FIG. 10C.
  • the present invention may configure an odd number of memory (i.e., an odd number of columns of a memory) for a memory for modulation, that is, an interleaver.
  • the present invention proposes to configure the memory for modulation order Mod n to, for example, "Mod n + 1" columns (or "Mod n -1" columns).
  • Figure 11 is shown to aid in understanding a modification of the modulation method according to the invention.
  • Figure 11 (a) shows the order in which coded bits are written to the memory (s) when there are five memories (i.e. when five memory columns are used for modulation).
  • the coded bits are not stored in "X".
  • a 32-bit coded bit may be inserted in the remaining positions (that is, positions marked with X) among the 32 coded bits in the memory.
  • FIG. 11B illustrates an order in which data stored in the memory (s) is read when the read start position is shifted by one according to the row.
  • "X" may be ignored and the following order may be used.
  • This method can be used not only for the modulation order 4 but also for other modulation orders.
  • the columns of the memory for modulation that is, the memory used for the interleaver may be 'modulation order ⁇ odd number'.
  • FIG. 12 illustrates a generalized modulation method according to the proposal of the present invention.
  • FIG. 12A illustrates a write operation according to the proposal of the present invention
  • FIGS. 12B and 12C illustrate read operations according to the proposal of the present invention.
  • the number of columns of the memory for modulation that is, the number of columns of the interleaver, becomes 'modulation order Mod n ⁇ odd', and the row length is ceil ⁇ M / (Column size) ⁇ .
  • M represents the length of the coded bits (ie, the number of coded bits).
  • Column size refers to the number of columns.
  • a read operation of an interleaver for modulation reads bits for one constellation symbol sequentially row-wise in memory and inputs it into a modulation block (ie, a modulation mapper).
  • the read operation for a row continues to the end of the row and the "NULL" bit (i.e., the bit in the memory location where no coded bits are stored) is skipped. If a read operation for one row is performed from the beginning to the end of the row, the read operation for the next row is performed.
  • the present invention proposes to start a read operation at different read points according to the rows. For convenience of implementation, a cyclic shift scheme may be used. For example, FIGS.
  • 12B and 12C illustrate a read process having a right cyclic shift value of 1 and a read process having a left shift value of 1, respectively.
  • 12 (b) illustrates a case where the memory for modulation order 4, that is, the interleaver is set to three columns
  • FIG. 12 (c) illustrates a case where the memory for modulation order 4, that is, the interleaver is set to five columns.
  • the right cyclic shift illustrated in FIG. 12 (b) is applied not only when the number of columns for modulation is 'modulation order Mod n -odd', but also when the number of columns for modulation is 'modulation order Mod n + odd'.
  • the left cyclic shift illustrated in FIG. 12 (b) can be applied not only when the number of columns for modulation is 'modulation order Mod n + odd', but also when the number of columns for modulation is 'modulation order Mod n -odd'. have.
  • the interleaver according to the present invention may have the best performance by changing the cyclic shift value, the cyclic shift direction, and the number of columns, without increasing the complexity of the implementation.
  • the interleaver according to the present invention fixes the write operation (that is, write operations are performed sequentially when the column size and the row size are determined without applying the shift technique used in the read operation) and change the read operation. This can be applied immediately according to the parameters of the polar codes.
  • FIG. 13 shows the performance when the interleaver according to the present invention is used for modulation.
  • FIG. 13 shows a performance comparison of the interleavers versus the performance "Natural" when the interleaver is not applied to the modulation process.
  • "BR" represents the performance of modulation using a technique of bit reversing the indices of output bits
  • random represents the performance of modulation using a random interleaver that randomly mixes output bits of a polar code at every transmission.
  • "LG_L_plus” indicates the performance of modulation using an interleaver with a memory setting of 5 (i.e., the number of columns in the interleaver is 5), shifting the memory read start position by 1 to the left along the row, and "LG_R_plus” indicates the memory setting.
  • Is 5 i.e., the number of columns in the interleaver is 5
  • LG_R_minus indicates that the memory setting is 3 (i.e., the number of columns in the interleaver).
  • Is 3 indicates the performance of modulation using an interleaver that shifts the memory read start position by 1 to the right
  • LG_L_minus has a memory setting of 3 (that is, the number of columns of the interleaver is 3), and the memory read start position. Shows the performance of modulation using an interleaver that shifts by one to the left.
  • the position in the symbols of the coded bits can be simply randomized.
  • the modulation using the interleaver according to the present invention shows almost the same performance as the modulation using the random interleaver.
  • the interleaver according to the present invention has the advantage that the interleaver implementation is simpler when the block interleaver according to the present invention is used as compared to the random interleaver interleaving the coded bits using different random values at every transmission / modulation.
  • “Natural” denotes a case where an interleaver is not applied to a modulation process
  • Random denotes a case where a random interleaver is applied to a modulation process
  • Triple angle denotes a case where Qualcomn's triangular interleaver is applied to a modulation process.
  • Left_plus_1 is the case where the number of columns is 'modulation order + 1' and the interleaver that shifts the starting read position left by one along the row is applied to the modulation process.
  • Left_minus_1 has the number of columns 'modulation order-1' When the interleaver shifts the starting read position left by one along the row to the modulation process,
  • Right_plus_1 means that the number of columns is 'modulation order + 1' and the starting read position is shifted right by one along the row.
  • Cells filled with hatched interleavers have a performance difference of less than 0.1 dB, and cells filled with hatched cells are cells having better performance of the proposed interleaver than 0.1 dB as compared to Qualcomm's interleaver.
  • the proposed proposed scheme (s) have performance similar to or slightly better than Qualcomm's triangular interleaver
  • the interleaver of the present invention is simpler in structure than Qualcomm's triangular interleaver. Although the solution is relatively easy to implement, it has the advantage of having similar performance to Qualcomm's triangular interleaver or even better performance.
  • the transition method can be used. Since the memory read address can be easily changed, changing the interleaver method actually used for modulation within the interleaver schemes of the present invention can be implemented without additional complexity.
  • the number of columns of the interleaver may be changed according to K, R, or N.
  • N, K, R, "Natural”, “Random”, “Triangle”, “Left_plus_1”, “Left_minus_1”, “Right_plus_1”, and “Right_minus_1” are the same as in FIG.
  • the interleaver may be selected according to a specific condition without selecting the interleaver for each of the K values or the M values.
  • 16 will show the required SNR for bit reverse (BR) puncturing.
  • the meanings of N, K, R, "Natural”, “Random”, “Triangle”, “Left_plus_1”, “Left_minus_1”, “Right_plus_1”, and “Right_minus_1” are the same as in FIG.
  • the cells filled with dots in FIG. 16 are cells in which the performance difference of the proposed interleaver of the present invention is less than 0.1 dB compared to Qualcomm's triangular interleaver.
  • an interleaver corresponding to a cell filled with dots may be used in the modulation process.
  • the best required SNR condition can then depend on R or K or M, or on a sub-group of R values or a sub-group of K values or a sub-group of M values. Or the best required SNR condition is not only dependent on a sub-group defined by one parameter (one of K, R, M) but also a sub- consisting of two or more parameters of K, R, M or K, R, M. It can also vary depending on the group. For example, for the BR puncturing scheme, regardless of K and M, an interleaver of Right_plus_1 may be used.
  • the type or specific condition of the interleaver used in the modulation process may vary according to the rate matching technique used.
  • the memory write method may operate similarly to the memory read method described above.
  • the memory write method may use a memory write method that cyclically shifts the write start position upward or downward by a positive integer (eg, 1) as the columns change for 'modulated order ⁇ odd' columns. Can be.
  • the read start position may be the same for all rows.
  • the number of columns of the memory may be fixed regardless of the modulation order, such as 5 or 3.
  • the number of rows is ceil (M / 'number of columns'), where M represents the length of the coded bits. Shifts to the start read address may be performed to the right or to the left.
  • the information on the shift value, the shift direction, and / or the number of columns may be dynamically changed through downlink control information (DCI) and uplink control information (UCI) according to a service scenario. Can be indicated semi-statically or via radio resource control (RRC).
  • DCI downlink control information
  • UCI uplink control information
  • RRC radio resource control
  • FIG. 17 illustrates coding chains in accordance with the present invention.
  • FIG. 17 (a) illustrates a coding chain applying interleaver after rate matching
  • FIG. 17 (b) illustrates a coding chain applying interleaver before rate matching (eg, puncturing or shortening).
  • M the length of coded bits (ie, the number of coded bits) to be actually transmitted
  • M N.
  • N the mother code size of the encoder. Therefore, the size of the interleaver is preferably designed to be equal to M.
  • FIG. 17B the size of the interleaver is always fixed to N.
  • FIG. 18 illustrates methods of applying a rate matching (RM) pattern to a coding chain.
  • FIG. 18A illustrates a method of applying a rate matching pattern to a coding chain method using interleaver after rate matching
  • FIG. 18B illustrates a rate in a coding chain method using interleaver before rate matching
  • FIG. 18 (c) illustrates a method of applying a rate matching pattern (especially a shortening pattern) in a coding chain scheme in which an interleaver is applied before rate matching. It is shown to illustrate.
  • Rate matching for polar code can be divided into puncturing and shortening.
  • the puncturing technique means that no bits are coded so that the receiving end can receive the received signal in an unknown state.
  • Shortening means receiving the coded bits so that the receiving end can receive the received signal in a known state. It means not to send.
  • two techniques may be applied simultaneously when transmitting one coded bit. That is, bits coded for rate matching can be punctured or shortened. Since interleaving is performed on the coded bits, the puncturing / shortening pattern must pass the same interleaving pattern in order for the same output position of the polar code to be punctured / shortened. That is, in the coding chain as shown in FIG.
  • rate matching may be applied without changing the polar encoding process as shown in FIG. 18A.
  • the rate matching pattern can be directly applied to the rate matching without changing the polar encoding process as shown in FIG. 18A.
  • a technique of passing the same interleaving pattern through the puncturing / shortening pattern as shown in FIG. 18B may be used.
  • the interleaver pattern is 4,5,6,7,0,1,2,3 and the output end node of the encoder If the punctured index (that is, the puncturing pattern) is 1,3, the puncturing pattern passed through the interleaver is 5,7. Therefore, puncturing may be performed on the same output node that was rate matched in FIG. That is, the puncturing pattern is called a pattern puncturing 1 and 3 of the output nodes (i.e., the output positions) and the output bits of the output nodes 0,1,2,3,4,5,6,7 of the encoder. Let the output bits 0, 1, 2, 3, 4, 5, 6, and 7, respectively, the output bits 0, 1, 2, 3, 4, 5, 6, and 7 in FIG.
  • the output of rate matching is 0, 2, 4, 5, 6, 7.
  • the output of the interleaver for output bits 0,1,2,3,4,5,6,7 becomes 4,5,6,7,0,1,2,3 and the puncturing Since puncturing positions 1 and 3 according to the pattern become positions 5 and 7 by the interleaving pattern, positions 5 and 7 of the interleaver output '4,5,6,7,0,1,2,3' It is punctured to become '4,5,6,7,0,2'.
  • Shortening additionally involves changing the node value at the input of the encoder to a known value (ie, skipping). If the puncturing pattern and the skipping pattern are passed through the interleaver as shown in Fig. 18 (c), the shortening can be performed for the same output node as in Fig. 18 (a). More specifically, if the rate matching pattern (i.e. shortening pattern) and the skipping pattern are passed through the interleaver as shown in Fig. 18 (c), then the same coded bit node as in Fig. 18 (a) (i.e. Shortening may be performed for the output end node) and skipping may be performed for the same input bit node (i.e., the input end node) as in FIG. 18 (a).
  • an aggregation level indicates the number of control channel elements (CCEs) that can be used for transmission of a physical downlink control channel (3GPP TS 36.211, 3GPP TS 36.213, 3GPP 38.211 and 3GPP TS 38.213).
  • the interleaver size may be determined to be equal to the size of bits (eg, the number of bits to be actually transmitted) after the rater matching of the coded bits after rate matching.
  • the interleaver size increases, latency increases, so that the interleaver may be applied several times (or several times) after determining the interleaver size to be smaller than the rate-matched or coded bit size.
  • the interleaver size may be determined to be equal to a maximum of two CCEs. However, it is also possible to set the interleaver size to one CCE, perform two interleavings, or use two interleavers at the same time. Similarly, when the AL increases (for example, 4, 8, 8), the interleaver size may be determined to the minimum size at which the interleaving effect occurs, and then interleaving may be performed several times.
  • the coded bits are segmented to the size of the interleaver and the divided coded bit lengths are determined according to the interleaver characteristics (e.g., interleaver depth, ie interleaver size, etc.). Can be. For example, if the interleaver depths are a and b, the coded bits may be split into equal sizes, or each split coded bit size (i.e., based on a multiple of the interleaver depth, according to interleaver characteristics). The divided coded bit size) may be determined to be a multiple of a or close to a multiple of b.
  • interleaver characteristics e.g., interleaver depth, ie interleaver size, etc.
  • interlacing may be performed on the output of each interleaver to increase the interleaving effect.
  • the output bits may be interlaced in order of the first bits and the second bits of each interleaver. For example, if the output bits of the interleaver a are a1, a2, a3, a4 in order and the output bits of the interleaver b are b1, b2, b3, b4 in order, the parallel interleaving using the interleaver a and the interleaver b
  • the outputs can be interlaced as a1, b1, a2, b2, a3, b3, a4, b4.
  • FIG. 19 is a block diagram showing the components of the transmitting apparatus 10 and the receiving apparatus 20 for carrying out the present invention.
  • the transmitting device 10 and the receiving device 20 are radio frequency (RF) units 13 and 23 capable of transmitting or receiving radio signals carrying information and / or data, signals, messages, and the like, and in a wireless communication system.
  • the device is operatively connected to components such as the memory 12 and 22, the RF unit 13 and 23, and the memory 12 and 22, which store various types of information related to communication, and controls the components.
  • a processor (11, 21) configured to control the memory (12, 22) and / or the RF unit (13, 23), respectively, to perform at least one of the embodiments of the invention described above.
  • the memories 12 and 22 may store a program for processing and controlling the processors 11 and 21, and may temporarily store input / output information.
  • the memories 12 and 22 may be utilized as buffers.
  • Processors 11 and 21 typically control the overall operation of various modules in a transmitting device or a receiving device.
  • the processors 11 and 21 may perform various control functions for carrying out the present invention.
  • the processors 11 and 21 may also be called controllers, microcontrollers, microprocessors, microcomputers, or the like.
  • the processors 11 and 21 may be implemented by hardware or firmware, software, or a combination thereof.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays
  • the firmware or software when implementing the present invention using firmware or software, may be configured to include a module, a procedure, or a function for performing the functions or operations of the present invention, and configured to perform the present invention.
  • the firmware or software may be provided in the processors 11 and 21 or stored in the memory 12 and 22 to be driven by the processors 11 and 21.
  • the processor 11 of the transmission device 10 is predetermined from the processor 11 or a scheduler connected to the processor 11 and has a predetermined encoding and modulation on a signal and / or data to be transmitted to the outside. After performing the transmission to the RF unit 13. For example, the processor 11 converts the data sequence to be transmitted into K layers through demultiplexing, channel encoding, scrambling, and modulation.
  • the coded data string is also called a codeword and is equivalent to a transport block, which is a data block provided by the MAC layer.
  • One transport block (TB) is encoded into one codeword, and each codeword is transmitted to a receiving device in the form of one or more layers.
  • the RF unit 13 may include an oscillator for frequency upconversion.
  • the RF unit 13 may include N t transmit antennas, where N t is a positive integer of 1 or more.
  • the signal processing of the receiving device 20 is configured as the inverse of the signal processing of the transmitting device 10.
  • the RF unit 23 of the receiving device 20 receives a radio signal transmitted by the transmitting device 10.
  • the RF unit 23 may include N r receive antennas, and the RF unit 23 frequency down-converts each of the signals received through the receive antennas to restore the baseband signal. .
  • the RF unit 23 may include an oscillator for frequency downconversion.
  • the processor 21 may decode and demodulate a radio signal received through a reception antenna to restore data originally intended to be transmitted by the transmission apparatus 10.
  • the RF units 13, 23 have one or more antennas.
  • the antenna transmits a signal processed by the RF units 13 and 23 to the outside under the control of the processors 11 and 21, or receives a radio signal from the outside to receive the RF unit 13. , 23).
  • Antennas are also called antenna ports.
  • Each antenna may correspond to one physical antenna or may be configured by a combination of more than one physical antenna elements.
  • the signal transmitted from each antenna can no longer be decomposed by the receiving device 20.
  • a reference signal (RS) transmitted in correspondence with the corresponding antenna defines the antenna as viewed from the receiving device 20, and includes whether the channel is a single radio channel from one physical antenna or the antenna.
  • RS reference signal
  • the antenna is defined such that a channel carrying a symbol on the antenna can be derived from the channel through which another symbol on the same antenna is delivered.
  • MIMO multi-input multi-output
  • the processor 11, the memory 12, and the RF unit 13 in the transmitting device 10 may be operated.
  • the processor 21, the memory 22, and the RF unit 23 in the transmission device 20 may be configured to perform an operation of the transmission device 10.
  • the RF unit 13 of the transmitting device 10 and the RF unit 23 of the receiving device 20 may be referred to as transceivers.
  • the transmitting device 10 may be configured to include a polar encoder according to the present invention
  • the receiving device 20 may be configured to include a polar decoder according to the present invention
  • the processor 11 of the transmitting device 10 may be configured to perform polar encoding according to the present invention
  • the processor 21 of the receiving device 20 may be configured to perform polar decoding according to the present invention.
  • the modules of FIG. 17 (a), 17 (b), 18 (a), 18 (b), or 18 (c) are configured as part of the processor 11 of the transmission device 10, or It may be configured to be controlled by the processor 11.
  • Embodiments of the present invention may be used in a base station or user equipment or other equipment in a wireless communication system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

전송 장치가 상기 정보를 폴라 코드를 이용하여 제1 비트 시퀀스로 인코딩; 상기 제1 비트 시퀀스를 인터리버에 입력하여 제2 비트 시퀀스를 출력; 상기 제2 비트 시퀀스를 변조 차수에 따라 변조 심볼들로 변조; 및 상기 변조 심볼들을 전송한다. 상기 인터리버는 홀수 개의 열(column)들을 가지며, 상기 인터리버는 상기 인터리버의 행(row) n에 저장된 비트들을 열 k부터 시작하여 순환하여 읽어 출력하고 상기 인터리버의 행 n+1에 저장된 비트들을 열 k+a부터 시작하여 순환하여 읽어 출력하도록 구성된다. 여기서 a는 0이 아닌 정수이다.

Description

정보 전송 방법 및 전송 장치
본 발명은 무선 통신 시스템에 관한 것으로, 정보를 전송하는 방법 및 장치에 관한 것이다.
기기간(machine-to-machine, M2M) 통신, 기계 타입 통신(machine type communication, MTC) 등과, 높은 데이터 전송량을 요구하는 스마트 폰, 태블릿 PC(Personal Computer) 등의 다양한 장치 및 기술이 출현 및 보급되고 있다. 이에 따라, 셀룰러 망(cellular network)에서 처리될 것이 요구되는 데이터 양이 매우 빠르게 증가하고 있다. 이와 같이 빠르게 증가하는 데이터 처리 요구량을 만족시키기 위해, 더 많은 주파수 대역을 효율적으로 사용하기 위한 반송파 집성(carrier aggregation) 기술, 인지 무선(cognitive radio) 기술 등과, 한정된 주파수 내에서 전송되는 데이터 용량을 높이기 위한 다중 안테나 기술, 다중 기지국 협력 기술 등이 발전하고 있다.
더 많은 통신 장치가 더 큰 통신 용량을 요구함에 따라, 레거시 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 광대역(enhanced mobile broadband, eMBB) 통신에 대한 필요성이 대두되고 있다. 또한, 복수의 장치 및 객체(object)를 서로 연결하여 언제 어디서나 다양한 서비스를 제공하기 위한 대규모 기계 타입 통신(massive machine type communication, mMTC)는 차세대 통신에서 고려해야 할 주요 쟁점 중 하나이다.
또한, 신뢰도 및 대기 시간에 민감한 서비스/UE를 고려하여 설계될 통신 시스템에 대한 논의가 진행 중이다. 차세대(next generation) 무선 액세스 기술의 도입은 eMBB 통신, mMTC, 초 신뢰성 및 저 대기 시간 통신(ultra-reliable and low latency communication, URLLC) 등을 고려하여 논의되고 있다.
새로운 무선 통신 기술의 도입에 따라, 기지국이 소정 자원영역에서 서비스를 제공해야 하는 UE들의 개수가 증가할 뿐만 아니라, 상기 기지국이 서비스를 제공하는 UE들과 전송/수신하는 데이터와 제어정보의 양이 증가하고 있다. 기지국이 UE(들)과의 통신에 이용 가능한 무선 자원의 양은 유한하므로, 기지국이 유한한 무선 자원을 이용하여 상/하향링크 데이터 및/또는 상/하향링크 제어정보를 UE(들)로부터/에게 효율적으로 수신/전송하기 위한 새로운 방안이 요구된다. 다시 말해, 노드의 밀도가 증가 및/또는 사용자기기의 밀도가 증가함에 따라 높은 밀도의 노드들 혹은 높은 밀도의 사용자기기들을 통신에 효율적으로 이용하기 위한 방안이 요구된다.
또한 기술의 발전에 따라 기존에 사용되지 않는 주파수 대역의 이용이 논의되고 있는데, 새로 도입되는 주파수 대역은 기존 주파수 대역과 그 특성이 상이하기 때문에 기존 통신 기술이 그대로 적용되기 어렵다. 따라서 새로이 통신에 사용되는 주파수 대역에 적합한 통신 기술의 도입이 요구된다.
아울러 폴라 코드가 채널 코딩에 사용될 경우, 폴라 코드들의 특성으로 인해 변조 차수에 따른 성능 저하를 방지할 수 있는데, 이러한 성능 저하를 방지하기 위한 기법이 요구된다.
한편 폴라 코드의 크기는 채널 코딩에 사용되는 다른 코드들에 비해 훨씬 큰 것이 일반적이다. 따라서 폴라 코드를 사용하여 얻어진 비트들에 대해 인터리버를 사용할 경우 지연(latency)가 커질 우려가 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 양상으로, 무선 통신 시스템에서 전송 장치가 정보를 전송하는 방법이 제공된다. 상기 방법은: 상기 정보를 폴라 코드를 이용하여 제1 비트 시퀀스로 인코딩; 상기 제1 비트 시퀀스를 인터리버에 입력하여 제2 비트 시퀀스를 출력; 상기 제2 비트 시퀀스를 변조 차수에 따라 변조 심볼들로 변조; 및 상기 변조 심볼들을 전송하는 것을 포함한다. 상기 인터리버는 홀수 개의 열(column)들을 가지고, 상기 인터리버의 행(row) n에 저장된 비트들을 열 k부터 시작하여 순환하여 읽어 출력하고 상기 인터리버의 행 n+1에 저장된 비트들을 열 k+a부터 시작하여 순환하여 읽어 출력하도록 구성된다. 여기서 a는 0이 아닌 정수이다.
본 발명의 다른 양상으로, 무선 통신 시스템에서 정보를 전송하는 전송 장치가 제공된다. 상기 전송 장치는: 상기 정보를 폴라 코드를 이용하여 제1 비트 시퀀스로 인코딩하도록 구성된 인코더; 상기 제1 비트 시퀀스를 기반으로 제2 비트 시퀀스를 출력하도록 구성된 인터리버; 상기 제2 비트 시퀀스를 변조 차수에 따라 변조 심볼들로 변조하도록 구성된 변조 맵퍼; 및 상기 변조 심볼들을 전송하도록 구성된 트랜시버를 포함하여, 구성된다. 상기 인터리버는 홀수 개의 열(column)들을 가지도록 구성되고, 상기 인터리버는 상기 인터리버의 행(row) n에 저장된 비트들을 열 k부터 시작하여 순환하여 읽어 출력하고 상기 인터리버의 행 n+1에 저장된 비트들을 열 k+a부터 시작하여 순환하여 읽어 출력하도록 구성된다. 여기서 a는 0이 아닌 정수인,
본 발명의 각 양상에 있어서, 상기 인터리버는 상기 제1 비트 시퀀스의 비트들을 상기 인터리버의 첫 번째 열의 첫 번째 행부터 열 방향 우선으로 순차적으로 저장하도록 구성될 수 있다.
본 발명의 각 양상에 있어서, 상기 인터리버의 열 개수 C는 'Q - b' 또는 'Q + b'이도록 구성될 수 있다. 여기서 Q는 상기 변조 차수이고 b는 Q보다 크지 않은 홀수이다.
본 발명의 각 양상에 있어서, 상기 인터리버의 행 개수 R = ceil(M/C)이도록 구성될 수 있다. 여기서 M은 제1 비트 시퀀스의 길이이고, C는 상기 인터리버의 열 개수이다.
본 발명의 각 양상에 있어서, 상기 전송 장치는 레이트 매칭 모듈을 더 포함할 수 있다.
본 발명의 각 양상에 있어서, 상기 레이트 매칭 모듈은 상기 제1 비트 시퀀스를 레이트 매칭하여 상기 인터리버에 입력하도록 구성될 수 있다.
본 발명의 각 양상에 있어서, 상기 레이트 매칭 모듈은 상기 제2 비트 시퀀스를 레이트 매칭하여 상기 변조 맵퍼에 입력하도록 구성될 수 있다.
상기 과제 해결방법들은 본 발명의 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명의 일 실시예에 의하면, 무선 통신 신호가 효율적으로 전송/수신될 수 있다. 이에 따라, 무선 통신 시스템의 전체 처리량(throughput)이 높아질 수 있다.
또한 무선 통신 시스템에서 신호가 효율적으로, 그리고 낮은 오류율로, 전송/수신될 수 있다.
또한 본 발명에 의하면, 폴라 코드가 채널 코딩에 사용되는 경우, 변조 차수가 높은 경우에도 채널 코딩의 성능 저하가 방지될 수 있다.
또한 본 발명에 의하면, 폴라 코드에 대해 인터리빙이 사용되더라도 지연이 감소될 수 있다.
본 발명에 따른 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과는 이하의 발명의 상세한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부 도면은 본 발명에 대한 실시예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로(path)들의 진화(evolution)을 예시한 것이다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 9는 본 발명에 따른 펑처링 및 정보 비트 할당을 예시한 것이다.
도 10은 본 발명에 따른 변조 방법의 이해를 돕기 위해 도시된 것이다.
도 11은 본 발명에 따른 변조 방법의 변형 예의 이해를 돕기 위해 도시된 것이다.
도 12는 본 발명의 제안에 따른 변조 방법을 일반화하여 예시한 것이다.
도 13은 본 발명에 따른 인터리버를 변조에 사용할 경우의 성능을 나타낸 것이다.
도 14는 레이트 매칭의 영향을 회피(avoid)하기 위한 머더 코드 크기들의 요구(required) SNR(타겟 BLER=10-2)을 보인 것이다.
도 15는 비트-리버설 쇼트닝 방식(scheme)을 고려한 인터리버에 따른 요구 SNR(타겟 BLER=10-2)을 보인 것이다.
도 16은 비트 리버스(bit-reverse, BR) 펑처링에 대한 요구 SNR을 나타내 것이다.
도 17은 본 발명에 따른 코딩 체인들을 예시한 것이다.
도 18은 코딩 체인에 레이트 매칭(rate matching, RM) 패턴을 적용하는 방법들을 예시한 것이다.
도 19는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.
이하에서 설명되는 기법(technique) 및 장치, 시스템은 다양한 무선 다중 접속 시스템에 적용될 수 있다. 다중 접속 시스템의 예들로는 CDMA(code division multiple access) 시스템, FDMA(frequency division multiple access) 시스템, TDMA(time division multiple access) 시스템, OFDMA(orthogonal frequency division multiple access) 시스템, SC-FDMA(single carrier frequency division multiple access) 시스템, MC-FDMA(multi carrier frequency division multiple access) 시스템 등이 있다. CDMA는 UTRA (Universal Terrestrial Radio Access) 또는 CDMA2000과 같은 무선 기술(technology)에서 구현될 수 있다. TDMA는 GSM(Global System for Mobile communication), GPRS(General Packet Radio Service), EDGE(Enhanced Data Rates for GSM Evolution) (i.e., GERAN) 등과 같은 무선 기술에서 구현될 수 있다. OFDMA는 IEEE(Institute of Electrical and Electronics Engineers) 802.11(WiFi), IEEE 802.16(WiMAX), IEEE802-20, E-UTRA(evolved-UTRA) 등과 같은 무선 기술에서 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunication System)의 일부이며, 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 이용하는 E-UMTS의 일부이다. 3GPP LTE는 하향링크(downlink, DL)에서는 OFDMA를 채택하고, 상향링크(uplink, UL)에서는 SC-FDMA를 채택하고 있다. LTE-A(LTE-advanced)는 3GPP LTE의 진화된 형태이다. 설명의 편의를 위하여, 이하에서는 본 발명이 3GPP 기반 통신 시스템, 예를 들어, LTE/LTE-A, NR에 적용되는 경우를 가정하여 설명한다. 그러나 본 발명의 기술적 특징이 이에 제한되는 것은 아니다. 예를 들어, 이하의 상세한 설명이 이동통신 시스템이 3GPP LTE/LTE-A/NR 시스템에 대응하는 이동통신 시스템을 기초로 설명되더라도, 3GPP LTE/LTE-A/NR에 특유한 사항을 제외하고는 다른 임의의 이동 통신 시스템에도 적용 가능하다.
후술하는 본 발명의 실시예들에서 "가정한다"는 표현은 채널을 전송하는 주체가 해당 "가정"에 부합하도록 상기 채널을 전송함을 의미할 수 있다. 상기 채널을 수신하는 주체는 상기 채널이 해당 "가정"에 부합하도록 전송되었다는 전제 하에, 해당 "가정"에 부합하는 형태로 상기 채널을 수신 혹은 복호하는 것임을 의미할 수 있다.
본 발명에 있어서, UE는 고정되거나 이동성을 가질 수 있으며, 기지국(base station, BS)과 통신하여 사용자데이터 및/또는 각종 제어정보를 송수신하는 각종 기기들이 이에 속한다. UE는 (Terminal Equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선기기(wireless device), PDA(Personal Digital Assistant), 무선 모뎀(wireless modem), 휴대기기(handheld device) 등으로 불릴 수 있다. 또한, 본 발명에 있어서, BS는 일반적으로 UE 및/또는 다른 BS와 통신하는 고정국(fixed station)을 말하며, UE 및 타 BS와 통신하여 각종 데이터 및 제어정보를 교환한다. BS는 ABS(Advanced Base Station), NB(Node-B), eNB(evolved-NodeB), BTS(Base Transceiver System), 접속 포인트(Access Point), PS(Processing Server) 등 다른 용어로 불릴 수 있다. 특히, UTRAN의 기지국은 Node-B로, E-UTRAN의 기지국은 eNB로, 새로운 무선 접속 기술 네트워크(new radio access technology network)의 기지국은 gNB로 불린다. 이하에서는 설명의 편의를 위해, BS를 eNB로 통칭한다.
본 발명에서 노드(node)라 함은 UE와 통신하여 무선 신호를 전송/수신할 수 있는 고정된 지점(point)을 말한다. 다양한 형태의 eNB 들이 그 명칭에 관계없이 노드로서 이용될 수 있다. 예를 들어, BS, NB, eNB, 피코-셀 eNB(PeNB), 홈 eNB(HeNB), 릴레이(relay), 리피터(repeater) 등이 노드가 될 수 있다. 또한, 노드는 eNB 가 아니어도 될 수 있다. 예를 들어, 무선 리모트 헤드(radio remote head, RRH), 무선 리모트 유닛(radio remote unit, RRU)가 될 수 있다. RRH, RRU 등은 일반적으로 eNB의 전력 레벨(power level) 더욱 낮은 전력 레벨을 갖는다. RRH 혹은 RRU 이하, RRH/RRU)는 일반적으로 광 케이블 등의 전용 회선(dedicated line)으로 eNB에 연결되어 있기 때문에, 일반적으로 무선 회선으로 연결된 eNB 들에 의한 협력 통신에 비해, RRH/RRU 와 eNB에 의한 협력 통신이 원활하게 수행될 수 있다. 일 노드에는 최소 하나의 안테나가 설치된다. 상기 안테나는 물리 안테나를 의미할 수도 있으며, 안테나 포트, 가상 안테나, 또는 안테나 그룹을 의미할 수도 있다. 노드는 포인트(point)라고 불리기도 한다.
본 발명에서 셀(cell)이라 함은 하나 이상의 노드가 통신 서비스를 제공하는 일정 지리적 영역을 말한다. 따라서, 본 발명에서 특정 셀과 통신한다고 함은 상기 특정 셀에 통신 서비스를 제공하는 eNB 혹은 노드와 통신하는 것을 의미할 수 있다. 또한, 특정 셀의 하향링크/상향링크 신호는 상기 특정 셀에 통신 서비스를 제공하는 eNB 혹은 노드로부터의/로의 하향링크/상향링크 신호를 의미한다. UE에게 상/하향링크 통신 서비스를 제공하는 셀을 특히 서빙 셀(serving cell)이라고 한다. 또한, 특정 셀의 채널 상태/품질은 상기 특정 셀에 통신 서비스를 제공하는 eNB 혹은 노드와 UE 사이에 형성된 채널 혹은 통신 링크의 채널 상태/품질을 의미한다. 3GPP 기반 통신 시스템에서, UE는 특정 노드로부터의 하향링크 채널 상태를 상기 특정 노드의 안테나 포트(들)이 상기 특정 노드에 할당된 CRS (Cell-specific Reference Signal) 자원 상에서 전송되는 CRS(들) 및/또는 CSI-RS(Channel State Information Reference Signal) 자원 상에서 전송하는 CSI-RS(들)을 이용하여 측정할 수 있다.
한편, 3GPP 기반 통신 시스템은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용하고 있는데, 무선 자원과 연관된 셀(cell)은 지리적 영역의 셀(cell)과 구분된다.
지리적 영역의 "셀"은 노드가 반송파를 이용하여 서비스를 제공할 수 있는 커버리지(coverage)라고 이해될 수 있으며, 무선 자원의 "셀"은 상기 반송파에 의해 설정(configure)되는 주파수 범위인 대역폭(bandwidth, BW)와 연관된다. 노드가 유효한 신호를 전송할 수 있는 범위인 하향링크 커버리지와 UE로부터 유효한 신호를 수신할 수 있는 범위인 상향링크 커버리지는 해당 신호를 나르는 반송파에 의해 의존하므로 노드의 커버리지는 상기 노드가 사용하는 무선 자원의 "셀"의 커버리지와 연관되기도 한다. 따라서 "셀"이라는 용어는 때로는 노드에 의한 서비스의 커버리지를, 때로는 무선 자원을, 때로는 상기 무선 자원을 이용한 신호가 유효한 세기로 도달할 수 있는 범위를 의미하는 데 사용될 수 있다.
한편, 3GPP 통신 표준은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용한다. 무선 자원과 연관된 "셀"이라 함은 하향링크 자원(DL resources)와 상향링크 자원(UL resources)의 조합, 즉, DL 컴포턴트 반송파(component carrier, CC) 와 UL CC의 조합으로 정의된다. 셀은 DL 자원 단독, 또는 DL 자원과 UL 자원의 조합으로 설정될(configured) 수 있다. 반송파 집성이 지원되는 경우, DL 자원(또는, DL CC)의 반송파 주파수(carrier frequency)와 UL 자원(또는, UL CC)의 반송파 주파수(carrier frequency) 사이의 링키지(linkage)는 시스템 정보에 의해 지시될 수 있다. 예를 들어, 시스템 정보 블록 타입 2(System Information Block Type2, SIB2) 링키지(linkage)에 의해서 DL 자원과 UL 자원의 조합이 지시될 수 있다. 여기서, 반송파 주파수라 함은 각 셀 혹은 CC의 중심 주파수(center frequency)를 의미한다. 이하에서는 1차 주파수(primary frequency) 상에서 동작하는 셀을 1차 셀(primary cell, Pcell) 혹은 PCC로 지칭하고, 2차 주파수(Secondary frequency)(또는 SCC) 상에서 동작하는 셀을 2차 셀(secondary cell, Scell) 혹은 SCC로 칭한다. 하향링크에서 Pcell에 대응하는 반송파는 하향링크 1차 CC(DL PCC)라고 하며, 상향링크에서 Pcell에 대응하는 반송파는 UL 1차 CC(DL PCC)라고 한다. Scell이라 함은 RRC(Radio Resource Control) 연결 개설(connection establishment)이 이루어진 이후에 설정 가능하고 추가적인 무선 자원을 제공을 위해 사용될 수 있는 셀을 의미한다. UE의 성능(capabilities)에 따라, Scell이 Pcell과 함께, 상기 UE를 위한 서빙 셀의 모음(set)을 형성할 수 있다. 하향링크에서 Scell에 대응하는 반송파는 DL 2차 CC(DL SCC)라 하며, 상향링크에서 상기 Scell에 대응하는 반송파는 UL 2차 CC(UL SCC)라 한다. RRC_CONNECTED 상태에 있지만 반송파 집성이 설정되지 않았거나 반송파 집성을 지원하지 않는 UE의 경우, Pcell로만 설정된 서빙 셀이 단 하나 존재한다.
3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 하향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 하향링크 물리 신호들을 정의된다. 예를 들어, 물리 하향링크 공유 채널(physical downlink shared channel, PDSCH), 물리 브로드캐스트 채널(physical broadcast channel, PBCH), 물리 멀티캐스트 채널(physical multicast channel, PMCH), 물리 제어 포맷 지시자 채널(physical control format indicator channel, PCFICH), 물리 하향링크 제어 채널(physical downlink control channel, PDCCH) 및 물리 하이브리드 ARQ 지시자 채널(physical hybrid ARQ indicator channel, PHICH)들이 하향링크 물리 채널들로서 정의되어 있으며, 참조 신호와 동기 신호가 하향링크 물리 신호들로서 정의되어 있다. 파일럿(pilot)이라고도 지칭되는 참조 신호(reference signal, RS)는 eNB와 UE가 서로 알고 있는 기정의된 특별한 파형의 신호를 의미하는데, 예를 들어, 셀 특정적 RS(cell specific RS), UE-특정적 RS(UE-specific RS, UE-RS), 포지셔닝 RS(positioning RS, PRS) 및 채널 상태 정보 RS(channel state information RS, CSI-RS)가 하향링크 참조 신호로서 정의된다. 3GPP 기반 통신 표준은 상위 계층으로부터 기원한 정보를 나르는 자원 요소들에 대응하는 상향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 요소들에 대응하는 상향링크 물리 신호들을 정의하고 있다. 예를 들어, 물리 상향링크 공유 채널(physical uplink shared channel, PUSCH), 물리 상향링크 제어 채널(physical uplink control channel, PUCCH), 물리 랜덤 접속 채널(physical random access channel, PRACH)가 상향링크 물리 채널로서 정의되며, 상향링크 제어/데이터 신호를 위한 복조 참조 신호(demodulation reference signal, DMRS)와 상향링크 채널 측정에 사용되는 사운딩 참조 신호(sounding reference signal, SRS)가 정의된다.
본 발명에서 PDCCH(Physical Downlink Control CHannel)/PCFICH(Physical Control Format Indicator CHannel)/PHICH((Physical Hybrid automatic retransmit request Indicator CHannel)/PDSCH(Physical Downlink Shared CHannel)은 각각 DCI(Downlink Control Information)/CFI(Control Format Indicator)/하향링크 ACK/NACK(ACKnowlegement/Negative ACK)/하향링크 데이터를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 또한, PUCCH(Physical Uplink Control CHannel)/PUSCH(Physical Uplink Shared CHannel)/PRACH(Physical Random Access CHannel)는 각각 UCI(Uplink Control Information)/상향링크 데이터/랜덤 엑세스 신호를 나르는 시간-주파수 자원의 집합 혹은 자원요소의 집합을 의미한다. 본 발명에서는, 특히, PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH에 할당되거나 이에 속한 시간-주파수 자원 혹은 자원요소(Resource Element, RE)를 각각 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH RE 또는 PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH 자원이라고 칭한다. 이하에서 사용자기기가 PUCCH/PUSCH/PRACH를 전송한다는 표현은, 각각, PUSCH/PUCCH/PRACH 상에서 혹은 통해서 상향링크 제어정보/상향링크 데이터/랜덤 엑세스 신호를 전송한다는 것과 동일한 의미로 사용된다. 또한, eNB 가 PDCCH/PCFICH/PHICH/PDSCH를 전송한다는 표현은, 각각, PDCCH/PCFICH/PHICH/PDSCH 상에서 혹은 통해서 하향링크 데이터/제어정보를 전송한다는 것과 동일한 의미로 사용된다.
본 발명에서 사용되는 용어 및 기술 중 구체적으로 설명되지 않은 용어 및 기술에 대해서는 3GPP LTE/LTE-A 표준 문서, 예를 들어, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321 및 3GPP TS 36.331 등과, 3GPP NR 표준 문서, 예를 들어, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.300, 3GPP TS 38.331 등을 참조할 수 있다. 아울러, 폴라 코드와 폴라 코드를 이용한 인코딩 및 디코딩에 관한 원리는 'E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009)'를 참조할 수 있다.
더욱 많은 통신 기기들이 더욱 큰 통신 용량을 요구하게 됨에 따라 기존의 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 브로드밴드 통신에 대한 필요성이 대두되고 있다. 또한 다수의 기기 및 사물들을 연결하여 언제 어디서나 다양한 서비스를 제공하는 매시브(massive) MTC 역시 차세대 통신에서 고려될 주요 이슈 중 하나이다. 아울러 신뢰성(reliability) 및 지연(latency)에 민감한 서비스/UE를 고려한 통신 시스템 디자인이 논의되고 있다. 이와 같이 진보된 모바일 브로드밴드 통신, 매시브 MTC, URLLC(Ultra-Reliable and Low Latency Communication) 등을 고려한 차세대 RAT의 도입이 논의되고 있다. 현재 3GPP에서는 EPC 이후의 차세대 이동 통신 시스템에 대한 스터디를 진행 중에 있다. 본 발명에서는 편의상 해당 기술을 새 RAT (new RAT, NR) 혹은 5G RAT라고 칭한다.
NR 통신 시스템은, 데이터 레이트, 용량(capacity), 지연(latency), 에너지 소비 및 비용 면에서, 기존 4세대(4G) 시스템보다 상당히 나은 성능을 지원할 것이 요구된다. 따라서, NR 시스템은 대역폭, 스펙트럴, 에너지, 시그널링 효율, 및 비트당 비용(cost)의 영역에서 상당한 진보를 이룰 필요가 있다. NR은 이러한 요구를 충족시키기 위해 효율적 파형(waveform)을 활용할 필요가 있다.
도 1은 LTE/LTE-A 시스템에서 수송 블록(transport block)의 처리 과정을 예시한 것이다.
채널에서 겪는 오류를 수신단에서 정정해주기 위해서 전송단에서 보내는 정보를 오류정정부호(forward error correction code)를 사용하여 부호화(coding)를 한 후 전송하게 된다. 수신단에서는 수신신호를 복조(demodulation)한 후 오류정정부호의 복호(decoding)화 과정을 거친 후 전송 정보를 복원하게 된다. 이러한 복호화 과정에서, 채널에 의해서 생긴 수신신호상의 오류를 정정하게 된다.
데이터가 DL/UL 셀별로 매 TTI마다 최대 2개 수송 블록의 행태로 코딩 블록에 도달한다. 다음의 코딩 단계들이 DL/UL 셀의 각 수송 블록에 대해 적용될 수 있다:
- 수송 블록에 CRC 부가(add);
- 코드 블록 세그멘트화(segmentation) 및 코드 블록 CRC 부착(attachment);
- 채널 코딩;
- 레이트 매칭;
- 코드 블록 연접(concatenation).
오류정정부호는 다양한 종류가 가능하지만, 기존 LTE/LTE-A 시스템에서는 주로 터보(Turbo) 코드가 사용되었다. 터보 코드는 리커시브 시스터매틱 컨볼루션 인코더(recursive systematic convolution encoder)와 인터리버(interleaver)로 구성된다. 터보 코드의 실제 구현 시에 병렬 복호화를 용이하게 하기 위한 인터리버가 있는데 이의 일종이 QPP(quadratic polynomial permutation)이다. 이와 같은 QPP 인터리버는 특정의 데이터 블록 크기에만 좋은 성능을 유지한다고 알려져 있다. 터보 코드의 성능은 데이터 블록 크기가 증가할수록 좋은 것으로 알려져 있는데, 실제 통신 시스템에서는 실제 구현의 편리함을 위하여 일정 크기 이상의 데이터 블록의 경우 여러 개의 작은 데이터 블록으로 나누어 인코딩을 수행하게 된다. 나누어진 작은 데이터 블록을 코드 블록이라 부른다. 코드 블록은 일반적으로 같은 크기를 갖게 되지만, QPP 인터리버의 크기 제한 때문에 여러 개의 코드 블록들 중 하나의 코드 블록은 다른 크기를 가질 수도 있다. 정해진 인터리버 크기의 코드 블록 단위로 오류정정부호화 과정을 거친 후 무선 채널로 전송 시 발생하는 버스트(burst) 오류의 영향을 줄이기 위해 인터리빙이 수행된다. 그리고, 실제 무선 자원에 매핑되어 전송된다. 실제 전송시 사용되는 무선 자원의 양이 일정하기 때문에 이에 맞추기 위해서는 인코딩된 코드 블록에 대하여 레이트 매칭이 수행되어야 한다. 일반적으로 레이트 매칭은 펑처링이나 반복(repetition)으로 이루어진다. 예를 들어, 무선 자원의 양, 즉, 해당 무선 자원에 의해 전송될 수 있는 전송 비트 수가 M이고, 코딩된 비트 시퀀스, 즉, 인코더의 출력 비트 수가 N이라 하면, M과 N이 다를 경우, 상기 코딩된 비트 시퀀스의 길이를 조절하여 M과 맞추기 위한 레이트 매칭이 수행된다. M>N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 전부 혹은 일부가 반복된다. M<N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 일부가 펑처링되며, 펑처링된 비트는 전송에서 제외된다.
즉, LTE/LTE-A 시스템에서는 특정 코드 레이트(예, 1/3)을 지니는 채널 코딩을 사용하여 전송할 데이터를 인커딩한 후, 펑처링과 반복으로 이루어진 레이트 매칭 과정을 통해 전송할 데이터의 코드 레이트를 조절하게 된다. LTE/LTE-A에서의 채널 코드로 터보 코드를 사용하였을 경우, 도 1과 같은 수송 채널 처리 과정 중 각 코드 블록을 채널 코딩 및 레이트 매칭하는 과정을 도식화 하면 도 2와 같다.
도 2는 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 2에 도시된 바와 같이, LTE/LTE 터보 인코더의 머더(mother) 코드 레이트는 1/3이다. 다른 코드 레이트를 얻기 위해서는, 필요하면, 반복 혹은 펑처링이 수행되어야 하며, 이들은 레이트 매칭 모듈에 의해 행해진다. 상기 레이트 매칭 모듈은 상기 터버 인코더의 3개 출력 스트림들에 대한 3개의 소위(so-called) 서브-블록 인터리버들과, 순환(circular) 버퍼에 의해 실현(realize)되는, 비트 선택 및 프루닝(pruning) 부분(part)으로 이루어진다. 상기 서브-블록 인터리버는 32개 행들 및 길이-32 인트라-열 퍼뮤테이션을 가진 클래식 행(row)-열(column) 인터리버를 기반으로 한다. 상기 3개 스트림들 각각의 비트들은 행-by-행씩 32개 열들을 가진 행렬(행의 개수는 스트림 크기에 의존)로 적혀진다(written). 상기 행렬을 완전히 채우기 위해 더미 비트들이 각 스트림의 앞쪽에 패딩된다. 열 퍼뮤테이션 후에는 비트들이 열-by-열로 상기 행렬로부터 읽혀진다.
도 3은 순환 버퍼의 내부(internal structure)를 도시한 것이다.
순환 버퍼는 머더 코드의 펑처링 및 반복을 가능하게 하는, 레이트 매칭 모듈의 가장 중요한 부분(part)이다. 도 2를 참조하면, 인터리빙된 시스터매틱 비트들은, 상기 순환 버퍼의 시작(beginning)에 상기 인터리빙된 시스터매틱 비트 스트림들의 첫 번째 비트를 두고, 차례차례(in sequence) 상기 순환 버퍼로 적혀진다. 인터리빙 및 인터레이스된 패리티 비트 스트림들은, 상기 인터리빙된 시스터매틱 비트 스트림의 마지막 비트 다음에 해당 스트림의 첫 비트를 두고, 차례차례 상기 순환 버퍼에 적혀진다. 코딩된 비트들은 (코드 레이트에 따라) 상기 순환 버퍼 내 리던던시 버전(redundancy version, RV) 포인트들에 의해 특정되는 어떤(certain) 시작 포인트로부터 연속적으로(serially) 읽혀진다. 상기 순환 버퍼의 끝(end)에 다다르고 더 많은 코딩된 비트들이 전송을 위해 필요하면 (예, 1/3보다 작은 코드 레이트의 경우), 전송 장치는 랩 어라운드 하며 상기 순환 버퍼의 시작에서 계속(continue)한다.
하이브리드 ARQ를 나타내는 HARQ는 오류가 있다고 검출된 패킷들의 재전송에 기초한 오류 정정 메커니즘이다. 전송된 패킷은 수신 장치에 어떤(certain) 전파(propagation) 딜레이 후에 도착한다. 상기 수신 장치는 오류-없는(error-free) 전송의 경우에는 ACK을 생산(produce)며, 오류가 검출되면 NACK을 생산한다. 상기 ACK/NACK은 얼마간의 프로세싱 시간 후에 생산되어 상기 전송 장치에 보내지고, 전파 딜레이 후에 상기 전송 장치에 도달한다. NACK이 경우, 상기 전송 장치에서 어떤 프로세싱 딜레이 후에, 원하는(desired) 패킷이 다시 보내질 것이다. 상기 순환 버퍼로부터 읽혀져 각 재전송에서 보내지는 비트들은 다르며 RV의 위치에 의존한다. 비트들이 상기 순환 버퍼로부터 읽혀지는 시작 포인트의 위치를 정의하는 4개 RV들(0, 1, 2, 3)이 있다. 도 3을 참조하면, 재전송 횟수가 진행(progressing)함에 따라 RV가 커지며 따라서 더 적은 시스터매틱 비트들과 더 많은 패리티 비트들이 재전송을 위해 순환 버퍼로부터 읽혀진다.
NR은 현재 4G보다 더 나은 속도 및 커버리지를 제공하며, 높은 주파수 대역에서 동작하고, 수십 개의 연결들에 대해 1 Gb/s까지의 속도 혹은 수만 개의 연결들에 대해 수십 Mb/s까지의 속도를 제공할 것이 요구된다. 이러한 NR 시스템의 요구사항을 충족시키기 위해서는 기존 코딩 방식보다 진보된 코딩 방식의 도입이 논의되고 있다. 데이터 통신은 불완전환 채널 환경에서 일어나기 때문에, 채널 코딩은 빠르면서 오류에 자유로운 통신을 위한 보다 높은 데이터 레이트를 이루는 데 중요한 역할을 한다. 선택된 채널 코드는 특정 범위의 블록 길이들 및 코드 레이트들에서 뛰어난 블록 오류 비율(block error ratio, BLER) 성능을 가져야 한다. 여기서, BLER은 보내진 블록들의 총 개수에 대한 오류 있는(erroneous) 수신 블록들의 개수의 비로서 정의된다. NR에서는 낮은 계산 복잡도(complexity), 낮은 지연, 낮은 비용(cost) 및 더 높은 유연성(flexibility)가 코딩 방식으로 요구된다. 나아가 비트당 감소된 에너지(reduced energy per bit)와 개선된(improved) 영역 효율(efficiency)이 더 높은 데이터 레이트를 지원하기 위해 요구된다. eMBB, 매시브 IoT, URLLC 등이 NR 네트워크의 사용 예들일 것으로 여겨지고 있다. eMBB는 풍부한(rich) 미디어 어플리케이션들, 클라우드 저장소(storage) 및 어플리케이션들, 그리고 엔터테인먼트를 위한 증강 현실(augmented reality)를 가능하게 하기 위해 높은 데이터 레이트를 갖는 인터넷 접속을 커버한다. 매시브 IoT 어플리케이션들은 스마트 홈들/빌딩들, 리모트 건강 모니터링, 및 물류(logistics) 트랙킹 등을 위한 밀집한(dense) 센서 네트워크들을 포함한다. URLLC는 산업 자동화, 무인 자동차들, 리모트 수술, 및 스마트 그리드들과 같은 초-고 신뢰성 및 낮은 지연을 요구하는 중요한 어플리케이션들을 커버한다.
큰 블록 길이들에서 높은 용량 성능을 갖는 많은 코딩 방식들이 이용가능하지만, 이들 중 대다수가 넓은 범위의 블록 길이들 및 코드 레이트들에 걸쳐 좋은 성능을 일정하게 보여주지는 못한다. 그러나, 터보 코드, 저밀도 패리티 체크 (low density parity check, LDPC) 코드 및 폴라 코드는 넓은 범위의 코딩 레이트들 및 코드 길이들에서 기대되는(promising) BLER 성능을 보여주고 있으며, 이에 따라 NR 시스템을 위한 사용이 고려되고 있다. eMBB, 매시브 IoT 및 URLLC와 같은 다양한 경우들에 대한 요구가 증가함에 따라 터보 코드들보다 더 강한 채널 코딩 효율성을 제공하는 코딩 방식에 대한 요구가 있다. 또한, 채널이 현재 수용할 수 있는 가입자의 최대 수 면에서의 증가, 즉, 용량 면에서의 증가도 요구되고 있다.
폴라 코드는, 기존 채널 코드들의 문제점을 해결할 수 있는 새로운 프레임워크를 제공하는 코드로서, Bikent 대학의 Arikan에 의해 발명되었다(참고: E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory, vol. 55, no. 7, pp. 3051-3073, July 2009). 폴라 코드는 낮은 인코딩 및 디코딩 복잡도를 갖는, 수학적으로 증명된, 첫 용량-수용(capacity-achieving) 코드이다. 폴라 코드는 아무런 오류 흐름이 존재하지 않으면서 큰 블록 길이들에서 터보 코드의 성능을 능가한다. 이하, 폴라 코드를 이용한 채널 코딩을 폴라 코딩이라고 칭한다.
폴라 코드들은 주어진 이진 이산 무기억 채널(binary discrete memoryless channel)에서 채널 용량을 이룰(achieve) 수 코드로 알려져 있다. 이는 블록 크기가 충분히 클 때만 이루어질 수 있다. 즉, 폴라 코드는 코드의 크기 N을 무한히 크게 하면 채널 용량을 이룰 수 있는 코드이다. 폴라 코드들은 인코딩 및 디코딩의 복잡도가 적으며 성공적으로 디코딩될 수 있다. 폴라 코드는 선형 블록 오류 정정 코드의 일종이며, 회귀적인(recursive) 다수의 연접(concatenation)이 폴라 코드를 위한 기본 빌딩 블록이며, 코드 구성(code construction)을 위한 기초이다. 물리 채널들을 가상 채널들로 변환하는 채널의 물리적 변환이 일어나며, 이러한 변환은 회귀적인 다수의 연접을 기반으로 한다. 다수의 채널들이 곱해지고 누적되면, 상기 채널들의 대부분은 좋아지거나 아니면 나빠지게 되며, 폴라 코드 배후에 있는 이 아이디어는 좋은 채널들을 사용하는 것이다. 예를 들어, 좋은 채널들을 통해 레이트 1로 데이터를 보내고, 나쁜 채널들을 통해 레이트 0으로 보내는 것이다. 즉, 채널 양극화를 통해 채널들은 일반(normal) 상태로부터 양극화(polarize)된 상태로 들어가게 된다.
도 4는 폴라 코드 인코더를 위한 블록도이다.
도 4(a)는 폴라 코드의 기본(base) 모듈을 나타낸 것으로, 특히 폴라 코딩을 위한 첫 번째 레벨 채널 컴바이닝을 예시한 도면이다. 도 4(a)에서 W2는 이진 이산 무기억 채널(B-DMC), W, 2개를 컴바이닝하여 얻어진 전체 등가(equivalent) 채널을 의미한다. 여기서, u1, u2는 이진-입력 소스 비트들이며, y1, y2는 출력 코딩된 비트(output coded bit)들이다. 채널 컴바이닝(channel combining)은 B-DMC 채널을 병렬적으로(parallel) 연접하는 과정이다.
도 4(b)은 상기 기본 모듈에 대한 기본 행렬 F를 나타낸 것으로, 기본 행렬 F로의 이진-입력 소스 비트들 u1, u2과 해당 출력 x1, x2는 다음의 관계를 갖는다.
Figure PCTKR2018006826-appb-M000001
채널 W2는 최고 레이트인 대칭 용량 I(W)를 이룰 수 있다. B-DMC W에서 대칭 용량은 중요한 파라미터로서, 상기 대칭 용량은 레이트의 측정을 위해 사용되며, 신뢰할 수 있는 통신이 상기 채널 W를 걸쳐 일어날 수 있는 최고 레이트이다. B-DMC는 다음과 같이 정의될 수 있다.
Figure PCTKR2018006826-appb-M000002
주어진 B-DMC W의 N개 독립(independent) 카피들로부터 N개 이진 입력 채널들의 두 번째 세트를 합성(synthesize) 혹은 생성(create)하는 것이 가능하며, 상기 채널들은 속성(property)들 {WN (i): 1≤i≤N}을 갖는다. N이 커지면, 채널들의 일부는 1에 가까운 용량을 갖는 채널이 되고, 나머지는 0에 가까운 용량을 갖는 채널이 되는 경향이 있다. 이를 채널 양극화(polarization)라고 한다. 다시 말해 채널 양극화는 주어진 B-DMC W의 N개 독립 카피들을 사용하여 두 번째 세트의 N개 채널들 {WN (i): 1≤i≤N}을 생성하는 프로세스이며, 채널 양극화 효과는 N이 커지면 모든 대칭 용량 항들(terms) {I(WN (i))}이 인덱스들 i의 사라지는(vanishing) 부분(fraction)을 제외하고 모두 0 또는 1이 되는 경향을 의미한다. 다시 말해, 폴라 코드들에서 채널 양극화 뒤에 있는 개념은 I(W)의 대칭적(symmetric) 용량을 갖는 채널(예, additive white Gaussian noise channel)의 N개 카피(copy)들(즉, N개 전송들)을 1 또는 0에 가까운(close) 용량의 극단적(extreme) 채널들로 변환(transform)하는 것이다. N개의 채널들 중에서 I(W) 부분(fraction)은 완벽한(perfect) 채널들이 될 것이고 1-I(W) 부분은 완전히 잡음 채널들이 될 것이다. 그리고 나서 정보 비트들은 좋은 채널들을 통해서만 보내지고, 다른 채널들로의 입력들은 1 또는 0으로 프로즌된다. 채널 양극화의 양은 블록 길이와 함께 증가한다. 채널 양극화는 2가지 국면(phase)로 구성된다: 채널 컴바이닝 국면 및 채널 스플리팅 국면.
도 5는 채널 양극화를 위한 채널 컴바이닝과 채널 스플리팅의 개념을 예시한 것이다. 도 5에 예시된 바와 같이 원본 채널 W의 N개 카피들을 적절히 컴바이닝하여 벡터 채널 Wvec을 만든 후 양극화된 새로운 채널들로 스플리팅하면, 충분히 큰 N의 경우, 상기 양극화된 새로운 채널들은 각각 채널 용량 C(W)=1과 C(W)=0으로 구분된다. 이 경우, 채널 용량 C(W))=1인 채널을 통과하는 비트는 오류 없이 전송 가능하므로 채널 용량 C(W)=1인 채널로는 정보 비트를 전송하고, 채널 용량 C(W)=1인 채널을 통과하는 비트는 정보 전송이 불가능하므로 의미 없는 비트인 프로즌 비트를 전송하는 것이 좋다.
도 5를 참조하면, 주어진 B-DMC W의 카피들을 회귀적 방식으로 컴바이닝하여, WN: XN→YN에 의해 주어지는 벡터 채널 Wvec이 출력될 수 있다. 여기서 N=2n이며 n은 0보다 크거나 같은 정수이다. 회귀(recursion)은 항상 0번째 레벨에서 시작하며, W1 = W이다. n=1은 W1의 2개 독립 카피들이 함께 컴바이닝하는 첫 번째 레벨의 회귀를 의미한다. 상기 2개 카피들을 컴바이닝하면 채널 W2: X2→Y2이 얻어진다. 이 새로운 채널 W2의 전이 확률(transitional probability)은 다음 식에 의해 표현될 수 있다.
Figure PCTKR2018006826-appb-M000003
상기 채널 W2이 얻어지면, W2의 2개 카피들을 컴바이닝하여 채널 W4의 단일 카피가 얻어질 수 있다. 이러한 회귀는 다음 전이 확률을 갖는 W4: X4→Y4에 의해 표현될 수 있다.
Figure PCTKR2018006826-appb-M000004
도 5에서 GN은 크기 N인 생성기 행렬이다. G2는 도 4(b)에 도시된 기본 행렬 F에 해당한다. G4는 다음 행렬로 표현될 수 있다.
Figure PCTKR2018006826-appb-M000005
여기서 ⓧ는 Kronecker 곱(product)이며, 모든 n=1에 대해 Aⓧn = AⓧAⓧ(n-1)이고, Aⓧ0 = 1이다.
도 5(b)의 GN으로의 입력 uN 1과 출력 xN 1의 관계는 xN 1 = uN 1GN로 표현될 수 있다. 여기서 xN 1 = {x1, ..., xN}, uN 1 = {u1, ..., uN}이다.
N개의 B-DMC들을 컴바이닝할 때, 각각의 B-DMC는 회귀적인 형태로 표현될 수 있다. 즉, GN은 다음 수학식으로 표현될 수 있다.
Figure PCTKR2018006826-appb-M000006
여기서, N=2n, n=1이고, Fⓧn = FⓧFⓧ(n-1)이며, Fⓧ0 = 1이다. BN은 비트-리버설로서 알려진 퍼뮤테이션 행렬이며, BN = RN(I2ⓧBN/2)로서 회귀적으로(recursively) 산출(compute)될 수 있다. I2는 2-차원(2-dimnsional) 단위(identity) 행렬이고, 이 회귀(recursion)는 B2=I2로 초기화된다. RN은 비트-리버설 인터리버이며, 입력 sN 1 = {s1, ..., sN}을 출력 xN 1 = {s1, s3,..., sN-1, s2, ..., sN}로 매핑하는 데 사용된다. RN은 먼저 기본-2 확장. 비트-리버설 인터리버는 전송단에 포함되지 않을 수도 있다. 수학식 6의 관계가 도 6에 도시된다.
도 6은 폴라 코드를 위한 N-번째 레벨 채널 컴바이닝을 예시한 것이다.
N개의 B-DMC W을 컴바이닝한 후 특정 입력에 대한 등가 채널(equivalent channel)을 정의하는 과정을 채널 스플리팅이라고 한다. 채널 스플리팅은 다음 수학식과 같은 채널 전이 확률(channel transition probability)로 표현될 수 있다.
Figure PCTKR2018006826-appb-M000007
채널 양극화는 다음과 같은 특성을 갖는다:
> Conservation: C(W-) + C(W+) = 2C(W),
> Extremization: C(W-) = C(W) = C(W+).
채널 컴바이닝과 채널 스플리팅을 거친 경우 다음과 같은 정리(theorem)를 얻을 수 있다.
* 정리(theorem): 임의(any) B-DMC W에 대해, 채널들 {WN (i)}은 다음과 같은 의미에서 양극화된다. 임의의 고정된 δ∈{0,1}에 대해, 2의 거듭제곱(power)을 통해 N이 무한대로 감에 따라, I(WN (i))∈(1-δ,1]인 인덱스들 i∈{1,...,N}의 부분(fraction)은 I(W)로 가며, I(WN (i))∈[0,δ)인 부분은 1-I(W)로 간다. 그러므로, N→∞면, 채널들은 완벽히 잡음이거나 아니면 잡음에 자유롭게 양극화되며, 이러한 채널들을 전송단에서 정확히 알 수 있다. 따라서, 나쁜 채널들을 고정하고 고딩되지 않은 비트들을 좋은 채널들 상에서 전송할 수 있다.
즉, 폴라 코드의 크기 N이 무한대가 되면, 채널은 특정 입력 비트(input bit)에 대해 잡음이 많거나 잡음이 없는 채널이 된다. 이는 특정 입력 비트에 대한 등가 채널의 용량이 0 또는 I(W)로 구분되는 것과 같은 의미이다.
폴라 인코더(polar encoder)의 입력(input)은 정보 데이터가 맵핑되는 비트 채널과 그렇지 않은 비트 채널로 구분된다. 앞서 설명한 바와 같이 폴라 코드의 이론에 따르면 폴라 코드의 코드워드가 무한대(infinity)로 갈수록 입력 비트 채널들이 잡음 없는 채널과 잡음 채널로 구분될 수 있다. 따라서, 잡음 없는 비트 채널에 정보를 할당하면, 채널 용량을 얻을 수 있다. 그러나, 실제로는 무한 길이의 코드워드를 구성할 수 없기 때문에 입력 비트 채널의 신뢰도를 계산하여 그 순서대로 데이터 비트를 할당한다. 본 발명에서 데이터 비트가 할당되는 비트 채널은 좋은 비트 채널이라고 칭한다. 좋은 비트 채널은 데이터 비트가 매핑되는 입력 비트 채널이라고 할 수 있다. 그리고, 데이터가 맵핑되지 않는 비트 채널을 프로즌 비트 채널이라 칭하고, 프로즌 비트 채널에는 알려진 값(예, 0)을 입력하여 인코딩이 수행된다. 전송단과 수신단에서 알고 있는 값이면 아무 값이나 프로즌 비트 채널에 매핑될 수 있다. 펑처링 또는 반복을 수행할 때, 좋은 비트 채널에 대한 정보가 활용될 수 있다. 예를 들어, 정보 비트에 할당되지 않는 입력 비트 위치에 해당되는 코드워드 비트(즉, 출력 비트) 위치가 펑처링될 수 있다.
폴라 코드의 디코딩 방식은 연속 소거(successive cancellation, SC) 디코딩 방식이다. SC 디코딩 방식은 채널 전이 확률을 구하여, 이를 입력 비트에 대한 라이클리후드 비율(likelihood ratio, LLR)을 계산하는 방식이다. 이때, 채널 전이 확률은 채널 컴바이닝과 채널 스플리팅 과정이 회귀적인(recursive) 형태로 이루어진 특성을 이용하면 회귀적인 형태로 계산될 수 있다. 따라서, 최종적으로 LLR 값도 회귀적인 형태로 계산할 수 있다. 우선 입력 비트 ui에 대한 채널 전이 확률 WN (i)(y1 N,u1 i-1|u1)는 다음과 같이 얻어질 수 있다. u1 i는 홀수 인덱스(odd index), 짝수 인덱스(even index)로 분리되어, u1,o i, u1,e i와 같이 표현될 수 있다. 채널 전이 확률은 다음 수학식들과 같이 표현될 수 있다.
Figure PCTKR2018006826-appb-M000008
Figure PCTKR2018006826-appb-M000009
폴라 디코더는 정보를 검색(retrieve)하며, 상기 폴라 코드에 알려진 값들(예, 수신 비트들, 프로즌 비트들 등)을 가지고 uN 1의 추정치(estimate) u^N 1를 생성한다. LLR은 다음과 같이 정의된다.
Figure PCTKR2018006826-appb-M000010
LLR은 다음과 같이 회귀적으로 계산될 수 있다.
Figure PCTKR2018006826-appb-M000011
LLR들의 회귀적 계산은 LLR L(1) 1(yi) = W(yi|0)/W(yi|1)인 코드 길이 1로 역추적(trace back)된다. L(1) 1(yi)는 채널로부터 관찰된 소프트 정보이다.
폴라 인코더 및 SC 디코더의 복잡도는 폴라 코드의 길이 N에 따라 달라지는 데, O(NlogN)의 복잡도를 갖는다고 알려져 있다. 길이 N의 폴라 코드에서 K개의 입력 비트들을 가정할 때, 코딩 레이트는 N/K가 된다. 데이터 페이로드 크기 N의 폴라 인코더의 생성기 행렬을 GN이라 하면, 인코딩된 비트(encoded bit)는 xN 1 = uN 1GN와 같이 표현될 수 있으며, uN 1 중 K 개의 비트는 페이로드 비트에 해당하고 상기 페이로드 비트에 대응하는 GN의 행(row) 인덱스를 i라 하고, 나머지 N-K개의 비트에 대응하는 GN의 행 인덱스를 F라고 가정한다. 이와 같은 폴라 코드의 최소 거리는 dmin(C) = mini∈I2wt(i)와 같이 주어질 수 있다. 여기서 wt(i)는 i의 이진 확장 내 1의 개수이며, i=0,1,...,N-1이다.
SC 리스트(SCL) 디코딩은 기본적(basic) SC 디코더의 확장이다. 이 종류의 디코더에서는 디코딩의 각 단계(stage)에서 L 디코딩 경로들이 동시에(simultaneously) 고려된다. 여기서 L은 정수이다. 다시 말해, 폴라 코드의 경우 리스트-L 디코딩 알고리즘은 디코딩 과정에서 L개의 경로를 동시에 추적하는 알고리즘이다.
도 7은 리스트-L 디코딩 과정에서 디코딩 경로들의 진화(evolution)을 예시한 것이다. 설명의 편의를 위해 결정되어야 하는 비트의 개수가 n이고, 모든 비트들이 프로즌되어 있지 않다고 가정한다. 리스트 크기 L = 4이면, 각 레벨은 아래방향으로 이어지는(continue) 경로들이 있는 노드를 많아야 4개 가진다. 이어지지 않는(discontinue) 경로들은 도 7에서 점선으로 표시된다. 도 7을 참조하여, 리스트-L 디코딩에서 디코딩 경로들이 진화하는 과정을 설명하면 다음과 같다. i) 리스트-L 디코딩이 시작하며, 첫 번째 프로즌되지 않은(unfrozen) 비트는 0 아니면 1일 수 있다. ii) 리스트-L 디코딩이 계속된다. 두 번째 프로즌되지 않은 비트들은 0 아니면 1일 수 있다. 경로들의 개수가 L=4보다 많지 않으므로, 아직 가지치기(prune)를 할 필요가 없다. iii) 첫 번째 비트(즉, 첫 번째 레벨의 비트), 두 번째 비트(즉, 두 번째 레벨의 비트) 및 세 번째 비트(즉, 세 번째 레벨의 비트)에 대한 모든 옵션들을 고려하는 것은 8개 디코딩 경로를 초래하며, L=4이기 때문에 8개 디코딩 경로는 너무 많다. iv) 상기 8개 디코딩 경로를 L=4개의 유망한(promising) 경로들로 가지치기한다. v) 네 번째 프로즌되지 않은 비트의 2개 옵션들을 고려함으로써 4개의 활성(active) 경로들을 계속(continue)한다. 이 경우, 경로의 개수가 8개로 2배가 되며, L=4이므로 경로의 개수가 너무 많다. vi) 다시, L=4개의 최선(best) 경로들로 가지치기한다. 도 7의 예시에서는 4개 후보 코드워드들 0100, 0110, 0111 및 1111이 얻어지며, 이들 중 하나가 원본 코드워드와 가장 유사한 코드워드로서 결정된다. 일반적인 디코딩 과정에서와 마찬가지로, 예를 들어, 가지치기 과정 혹은 최종 코드워드를 결정하는 과정에서 LLR 절대 값의 합이 가장 큰 경로가 생존하는(survival) 경로로서 선택될 수 있다. CRC가 있는 경우, CRC를 통해 생존 경로가 선택될 수도 있다.
한편, CRC 보조(aided) SCL 디코딩은 CRC를 이용한 SCL 디코딩으로서, 폴라 코드의 성능을 개선한다. CRC는 정보 이론 및 코딩 분야에서 오류 검출 및 오류 정정에 가장 널리 사용되는 기법(technique)이다. 예를 들어, 오류 정정 인코더로의 입력 블록이 K 비트이고, 정보 비트의 길이가 k, CRC 시퀀스의 길이가 m 비트이면, K = k+m이다. CRC 비트들은 오류 정정 코드를 위한 소스 비트들의 일부이며, 인코딩에 사용되는 채널 코드의 크기가 N이면, 코드 레이트 R은 R=K/N으로서 정의된다. CRC 보조 SCL 디코딩은 수신 장치에서 각 경로에 대해 순환 리던던시 체크(cyclic redundancy check, CRC) 코드를 확인하면서 오류 없는 경로를 검출함을 목적으로 한다. SCL 디코더는 후보 시퀀스들을 CRC 검출기로 출력하며 상기 CRC 검출기는 체크 결과를 코드워드 결정을 돕기 위해 피드백한다.
SCL 디코딩 혹은 CRC 보조 SCL 디코딩은 SC 알고리즘에 비해 복잡하지만 디코딩 성능이 우수하다는 장점이 있다. 폴라 코드의 리스트-X 디코딩 알고리즘에 대한 보다 자세한 사항은 'I. Tal and A. Vardy, "List decoding of polar codes," in Proc. IEEE Int. Symp. Inf. Theory, pp. 1-5, Jul. 2011'을 참조한다.
폴라 코드는 코드 설계(design)이 채널에 독립적이어서 모바일 페이딩 채널들에 융통성(versatile)이 있지 않고, 비교적 최근에 소개된 코드여서 아직 성숙되지 않아 제한적으로만 적용되고 있다는 단점이 있다. 즉, 현재까지 제안한 폴라 코딩은 무선 통신 시스템에 그대로 적용하기에는 정의되지 않은 부분이 많다. 이에, 본 발명은 무선 통신 시스템에 적합한 폴라 코딩 방법을 제안하고자 한다.
도 8은 폴라 코드에서 정보 비트(들)이 할당될 위치(들)을 선택하는 개념을 설명하기 위해 도시된 것이다.
도 8에서, 머더 코드의 크기 N=8, 즉, 폴라 코드의 크기 N=8이고, 코드 레이트가 1/2라고 가정된다.
도 8에서 C(Wi)는 채널 Wi의 용량으로서, 폴라 코드의 입력 비트들이 겪을 채널들의 신뢰도에 대응한다. 폴라 코드의 입력 비트 위치들에 대응하는 채널 용량들이 도 8에 도시된 바와 같다고 하면, 도 8에 도시된 대로 입력 비트 위치들의 신뢰도에 랭크(rank)가 매겨질 수 있다. 이 경우, 코드 레이트 1/2로 데이터를 전송하기 위해, 전송 장치는 상기 데이터를 이루는 4개 비트들을 폴라 코드의 8개 입력 비트 위치들 중에서 채널 용량이 높은 4개 입력 비트 위치들(즉, 도 8의 입력 비트 위치들 U1 ~ U8 중 U4, U6, U7 및 U4로 표시된 입력 비트 위치들)에 할당하고, 나머지 입력 비트 위치들은 프로즌한다. 도 8의 폴라 코드에 대응하는 생성기 행렬 G8은 다음과 같다. 상기 생성기 행렬 G8는 수학식 6을 기반으로 얻어질 수 있다.
Figure PCTKR2018006826-appb-M000012
도 8의 U1부터 U8까지로 표시된 입력 비트 위치들은 G8의 최하위 행(row)부터 최상위 행까지의 행들에 일대일로 대응한다. 도 8을 참조하면 U8에 대응하는 입력 비트는 모든 출력 코딩된 비트들에 영향을 미침을 알 수 있다. 반면, U1에 대응하는 입력 비트는 출력 코딩된 비트들 중 Y1에만 영향을 미침을 알 수 있다. 수학식 12를 참조하면, 이진-입력 소스 비트들 U1 ~ U8와 G8이 곱해졌을 때 해당 입력 비트를 모든 출력 비트들에 나타나도록 하는 행(row)은 G8의 행들 중 모든 원소가 1인 행인 최하위 행 [1, 1, 1, 1, 1, 1, 1, 1]이다. 반면, 해당 이진-입력 소스 비트를 1개 출력 비트에만 나타나도록 하는 행은 G8의 행들 중 1개의 원소가 1인 행, 즉, 행 무게(weight)가 1인 [1, 0, 0, 0, 0, 0, 0, 0]이다. 마찬가지로, 행 무게가 2인 행은 해당 행에 대응하는 입력 비트를 2개 출력 비트에 반영시킨다고 할 수 있다. 도 8 및 수학식 12를 참조하면, U1 ~ U8는 G8의 행들에 일대일로 대응하며, U1 ~ U8의 입력 위치들, 즉, G8의 행들에 상기 입력 위치들을 구분하기 위한 비트 인덱스들이 부여될 수 있다.
폴라 코드에서는 GN로의 N개 입력 비트들에 대해 행 무게가 가장 작은 최상위 행부터 시작하여 비트 인덱스 0부터 N-1까지 순차적으로 비트 인덱스들이 할당되어 있다고 가정될 수 있다. 예를 들어, 도 8을 참조하면, U1의 입력 위치, 즉, G8의 첫 번째 행에 비트 인덱스 0가 부여되고, U8의 입력 위치, 즉, G8의 마지막 행에 비트 인덱스 7이 부여된다. 다만, 비트 인덱스들은 폴라 코드의 입력 위치들을 나타내기 위해 사용되는 것이므로, 이와 다르게 할당될 수 있다. 예를 들어, 행 무게가 가장 큰 최하위 행부터 시작하여 비트 인덱스 0부터 N-1까지 할당될 수 있다.
출력 비트 인덱스의 경우, 도 8 및 수학식 12에 예시된 바와 마찬가지로, GN의 열들 중 열 무게가 가장 큰 첫 번째 열부터 열 무게가 가장 작은 마지막 열까지 비트 인덱스 0부터 N-1까지, 혹은 비트 인덱스 1부터 N까지 부여되어 있다고 가정될 수 있다.
폴라 코드에서는 정보 비트와 프로즌 비트를 설정하는 것이 폴라 코드의 구성 및 성능에 있어 가장 중요한 요소들 중 하나이다. 즉, 입력 비트 위치들의 랭크를 정하는 것이 폴라 코드의 성능 및 구성에 있어서 중요한 요소라고 할 수 있다. 폴라 코드에 대해, 비트 인덱스들은 폴라 코드의 입력 혹은 출력 위치들을 구분할 수 있다. 폴라 코드에 대해, 비트 위치들의 신뢰도의 오름차순으로 아니면 내림차순으로 나열하여 얻어진 시퀀스를 비트 인덱스 시퀀스라 한다. 즉, 상기 비트 인덱스 시퀀스는 폴라 코드의 입력 혹은 출력 비트 위치들의 신뢰도를 오름차순 혹은 내림차순으로 나타낸다. 전송 장치는 입력 비트 인덱스 시퀀스를 기반으로 신뢰도가 높은 입력 비트들에 정보 비트들을 입력하고 폴라 코드를 이용하여 인코딩을 수행하며, 수신 장치는 동일한 혹은 대응 입력 비트 인덱스 시퀀스를 이용하여 정보 비트가 할당된 입력 위치들 또는 프로즌 비트가 할당된 입력 위치들을 알 수 있다. 즉, 수신 장치는 전송 장치가 사용한 입력 비트 인덱스 시퀀스와 동일한 혹은 대응 입력 비트 시퀀스와 해당 폴라 코드를 이용하여 폴라 디코딩을 수행할 수 있다. 폴라 코드에 대해, 입력 비트 시퀀스는 신뢰도가 높은 입력 비트 위치(들)에 정보 비트(들)이 할당될 수 있도록 미리 정해져 있다고 가정될 수 있다.
도 9는 폴라 코드에 대한 펑처링 및 정보 비트 할당을 예시한 것이다. 도 9에서 F는 프로즌 비트를, D는 정보 비트를, 0은 스키핑 비트를 나타낸다.
코딩된 비트들 중 펑처링되는 비트의 인덱스 혹은 위치에 따라 정보 비트가 프로즌 비트로 변경되는 경우가 발생할 수 있다. 예를 들어, N=8인 머더 코드에 대한 출력 코딩된 비트들은 Y8, Y7, Y6, Y4, Y5, Y3, Y2, Y1의 순으로 펑처링되어야 하는 경우, 타겟 코드 레이트가 1/2인 경우, 도 9에 예시된 바와 같이, Y8, Y7, Y6 및 Y4가 펑처링되고, Y8, Y7, Y6 및 Y4와만 연결된 U8, U7, U6 및 U4가 0으로 프로즌되며 이 입력 비트들은 전송되지 않는다. 코딩된 비트의 펑처링에 의해 프로즌 비트로 변경되는 입력 비트를 스키핑(skipping) 비트 혹은 쇼트닝(shortening) 비트라고 하며, 해당 입력 위치를 스키핑 위치 혹은 쇼트닝 위치라고 한다. 쇼트닝은 입력 정보의 크기(즉, 정보 블록의 크기)는 유지하면서 보내고 원하는 출력 비트 위치에 연결된 입력 비트 위치에 알려진 비트를 삽입하는 레이트 매칭 방법이다. 생성기 행렬 GN에서 열 무게가 1인 열에 해당하는 입력부터 쇼트닝이 가능하며, 열 무게가 1인 열과 행을 제거하고 남은 행렬에서 다시 열 무게가 1인 열에 해당하는 입력이 다음으로 쇼트닝될 수 있다. 정보 비트들이 모두 펑처링되어버리는 것을 방지하기 위해 정보 비트 위치에 할당되었어야 할 정보 비트는 프로즌 비트 위치 세트 내에서 높은 신뢰도의 순으로 재할당될 수 있다.
폴라 코드의 경우, 디코딩은 일반적으로 다음과 같은 순서로 수행된다.
> 1. 신뢰도가 낮은 비트(들)이 먼저 복원된다. 디코더의 구조에 따라 달라지기는 하지만, 인코더에서의 입력 인덱스(이하, 인코더 입력 인덱스)가 작은 쪽이 보통 신뢰도가 낮기 때문에 일반적으로는 인코더 입력 인덱스가 작은 쪽부터 순차적으로 디코딩이 수행된다.
> 2. 복원된 비트에 대해 알려진 비트 정보가 있을 경우 상기 알려진 비트를 상기 복원된 비트와 함께 이용하거나, 1의 과정을 생략하고 특정 입력 비트 위치에 대해 알려진 비트를 바로 이용하여 알려지지 않은(unknown) 비트인 정보 비트를 복원한다. 상기 정보 비트는 소스 정보 비트(예, 수송 블록의 비트)일 수도 있고, CRC 비트일 수도 있다.
정보 비트들이 채널 코딩, 레이트 매칭 및 코드 블록 연접을 거쳐 얻어진 비트들의 블록(block of bits)은 변조 맵퍼(modulation mapper)에 의해 변조되어, 복소-값 변조 심볼들의 블록(block of complexed-modulation symbols)이 된다. 상기 변조 맵퍼는 이진 숫자(binary digit)들을 입력(input)으로 받고, 복소-값 변조 심볼들을 출력(output)으로 생산(produce)한다. BPSK(biphase phase shift keying), QPSK(quadrature phase shift keying), 16QAM(quadrature amplitude modulation), 64QAM, 256QAM 등이 NR 시스템에서 사용될 변조 방식으로 고려되고 있다.
통상적으로 폴라 코드들의 설계는 코딩된 블록의 각 비트가 동일하게(identically) 분포된(distributed) 잠재적(underlying 이진-입력 이상 무기억 채널(binary-input discrete memoryless channel, BI-DMC)를 통과한다고 가정하는데, 이 가정이 AWGN 채널에 대해서는 참이지만, QPSK보다 높은 차수(order)의 변조 방식들이 채택(employ)될 때에도 반드시 유효한 것은 아니다. 16QAM, 64QAM, 256QAM과 같은 높은 차수의 변조 방식들은 몇몇 비트들을 다른 것들보다 더 잘 보호할 수 있기 때문이다. 따라서 복소-값 변조 심볼들이 균등(equal) 신호 세기를 갖는 변조 방식(modulation scheme)(예, BPSK, QPSK 등)은 폴라 코드의 성능 하락이 발생하지 않지만, 복소-값 변조 심볼들의 성상 (constellation)들에 따라 신호 세기가 불균등할 수 있는 16QAM, 64QAM, 256QAM 등과 같은 변조 방식의 경우에는 폴라 코드의 성능 하락이 발생할 수 있다. 본 발명에서는 본 발명에서는 4QAM 또는 QPSK보다 변조 차수(modulation order)가 높은 변조 방식에서 발생할 수 있는 폴라 코드의 성능 하락을 방지하기 위한 방법을 제안한다. 특히, 본 발명은 이러한 폴라 코드의 성능 하락을 방지하기 위한 블록-유사(block-like) 인터리버를 제안한다. 통상 블록 인터리버는 정보를 메모리에 쓸 때는 각 열의 시작에서 행 방향으로 쓰고 상기 메모리로부터 정보를 읽을 때는 각 행의 시작에서 행 방향으로 읽거나, 정보를 메모리에 쓸 때는 각 행의 시작에서 열 방향으로 쓰고 상기 메모리로부터 정보를 읽을 때는 각 열의 시작에서 행 방향으로 읽도록 구성된다. 이러한 통상의 블록 인터리버를 사용하는 것만으로는 폴라 코드의 성능 하락을 방지할 수 없기 때문에 본 발명은 새로운 블록 인터리버를 제안한다.
폴라 코드는 구조의 특성 상 변조 차수가 4의 배수인 경우에 코딩 성능이 하락하게 된다. 이는 코딩된 비트들 중 일부는 최고 정보 비트(most information bit, MIB)에만 또는 MIB 및 최저 정보 비트(least information bit, LIB)에 위치하고, 나머지 코딩된 비트들 중 일부는 LIB에만 위치하게 되기 때문에 발생하는 문제이다. 폴라 코드의 상위 행(row) 단의 출력은 통상 여러 입력들의 영향을 받아 해당 출력 내 간섭이 높은 반면, 하위 행 단의 출력은 상위 행 단의 출력에 비해 상대적으로 적은 입력들의 영향을 받으므로 해당 출력 내 간섭이 낮다. 예를 들어, 도 8을 참조하면, x1은 u1 ~ u8의 영향을 받지만, x8은 u8만의 영향을 받으므로 x1이 x8보다 높은 간섭을 갖는다고 할 수 있다. 디코딩 과정에서 연속 소거(successive cancellation)가 잘 이루어지기 위해서는 간섭이 높은 비트와 낮은 비트가 섞여 있어야 한다. 따라서 폴라 코드의 출력 시퀀스에서 특정 위치(예, 4의 배수에 해당하는 위치)의 출력 비트들이 항상 복소-값 변조 심볼들에서 LIB에 위치하면 간섭이 높은 출력 비트(들)만 MIB에 위치하게 되므로, 디코딩 성능이 저하되게 된다. 예를 들어, 머더 코드 크기 N=32인 폴라 코드의 출력 비트들을 0부터 31까지 순차적으로 인덱싱하면, 16QAM의 경우에는 4개 출력 비트들의 블록들(즉, 출력 비트들 0~3의 블록, 출력 비트들 4~7의 블록, ..., 출력 비트들 28~31의 블록)이 각각 하나의 복소-값 변조 심볼로 변조된다. 출력 비트들의 블록 내 첫 번째 비트가 두 번째에서 네 번째 비트들에 비해 폴라 코드의 상위 행에 대응하고 네 번째 비트가 첫 번째에서 세 번째 비트들에 비해 상기 폴라 코드의 하위 행에 대응한다면, 출력 비트들의 각 블록에서 첫 번째 비트는 해당 복소-값 변조 심볼의 MIB에 위치하고 네 번째 비트는 해당 복소-값 변조 심볼의 LIB에 위치하게 될 수 있다. 즉, 하나의 복소-값 변조 심볼 내에서도 비트들 간 중요도가 다를 수 있다. 예를 들어, 256QAM이 경우, 한 복소-값 변조 심볼의 8개 비트들이 2개씩 묶여 총 4개의 다른 중요도를 가질 수 있다. 마찬가지로 복소-값 변조 심볼 내에서 비트 위치들 간 중요도가 다른 64QAM, 256QAM 등에 대해서도 동일한 중요도(예, MIB 등)에 포함된다면 16QAM에서와 마찬가지 문제가 발생할 수 있다.
본 발명에서는 폴라 코드들의 구조 특성으로 인한 변조 성능 저하를 방지하기 위해 블록-유사 인터리버와 상기 블록-유사 인터리버에서의 읽기 동작을 제안한다. 이하에서는 주로 변조 차수가 4인 16QAM을 예로 하여 본 발명을 설명하나, 본 발명은 64QAM, 256QAM 등과 같이 변조의 출력인 복소-값 변조 심볼들이 불균등한 신호 세기를 갖는 다른 변조 차수에도 마찬가지 방식으로 적용될 수 있다.
16QAM은 코딩된 비트들을 4개씩 묶어 하나의 복소-값 변조 심볼로 변조한다. 즉, 16QAM에 의하면 4개 비트들의 블록이 16개 복소-값 변조 심볼들 중 하나의 복소-값 변조 심볼에 매핑된다. 본 발명은 변조 차수 Q에 대해, 폴라 코드의 출력 시퀀스에서 Q의 배수에 해당하는 해당하는 위치들의 출력 비트들이 심볼들 내에서 다른 중요도를 갖도록 Q개씩 묶는 시작 위치를 1씩 차이가 나게 할 것을 제안한다. 예를 들어, 16QAM의 경우, 본 발명은 복소-값 변조 심볼(이하, 심볼)을 생산할 때 폴라 코드의 출력 시퀀스에서 특정 위치(예, 4의 배수에 해당하는 위치)의 출력 비트들이 다른 심볼들에서 다른 중요도를 갖도록 변조를 위해 4개씩 묶는 시작 위치를 1만큼씩 이동시킬 수 있다. 예를 들어, 4개 비트들씩 변조를 수행했을 때 기존 방법에서는 한 개의 심볼에 매핑되어야 했을 4개 비트들의 블록 j 중 3개 비트들은 4개 비트들의 블록 j-1의 마지막 1개 비트와 묶여 하나의 심볼에 매핑되고, 상기 4개 비트들의 블록 j의 마지막 1개 비트는 4개 비트들의 블록 j+1의 앞 3개 비트들과 묶여 다른 심볼에 매핑된다. 참고로, 이하에서는 열들 간 읽기 시작 위치가 1만큼 씩 차이(즉, 쉬프트 값이 1)가 나는 경우를 예로 하여 본 발명이 설명되나, 인터리버의 열 개수의 정수 배가 아닌 정수 값이 쉬프트 값으로 사용될 수도 있다.
도 10은 본 발명에 따른 변조 방법의 이해를 돕기 위해 도시된 것이다. 특히, 도 10(a)은 코딩된 비트들이 인터리버의 메모리에 쓰여지는 순서를 도시한 것이고, 도 10(b)는 각 행에서 상기 인터리버의 메모리(들)에 저장된 데이터가 읽히는 시작 위치가 동일한 경우를 도시한 것이고 도 10(c)는 각 행에서 상기 인터리버의 메모리(들)에 저장된 데이터가 읽히는 시작 위치를 다르게 하는 본 발명의 제안을 예시한 것이다. 시작 읽는 위치가 행에 따라 1씩 차이가 나는 것을 보여주기 위해 변조 차수만큼의 분리된 메모리들이 사용되는 것처럼 도 10이 도시되었으나, 실제로는 하나의 메모리에 대해 본 발명이 적용될 수도 있다. 본 발명의 설명에서는 코딩된 비트들이 맨 앞부터 뒤쪽 비트들 방향으로 순차적으로 인터리버의 메모리에 쓰이는 경우를 예로 하여 설명하나, 맨 뒤부터 앞쪽 비트들 방향으로 순차적으로 인터리버의 메모리에 쓰이더라도 상관 없다.
도 10을 참조하면, 예를 들어, 코딩된 비트들의 길이가 32인 경우, 4개의 메모리들과 각 메모리에서 8개의 행이 변조에 사용된다. 이는 실제로는 하나의 메모리에서 4개 열과 8개 행이 길이 32인 상기 코딩된 비트들의 변조에 사용된다고 볼 수도 있다.
도 10(a)에서 숫자들은 코딩된 비트들이 메모리(들)에 쓰여지는 순서를 나타낸 것이고, 도 10(b) 및 도 10(c)에서 숫자들은 상기 메모리(들) 내 저장된 데이터가 읽히는 순서를 나타낸 것이다. 도 10(a)에서, 예를 들어, 길이 32인 코딩된 비트들이 숫자 '0'으로 표시된 위치부터 시작하여 '31'로 표시된 위치까지 순차적으로 상기 메모리에 쓰여진다. 도 10(a) 내 숫자들은 길이 32인 코딩된 비트들 시퀀스 내 비트 위치를 나타낼 수 있다. 도 10(b) 및 도 10(c)에서, 예를 들어, 상기 메모리에 저장된 길이 32의 코딩된 비트들 중에서 숫자 '0'으로 표시된 위치 내 비트가 가장 먼저 읽혀지는 비트이고 숫자 '31'로 표시된 위치 내 비트가 가장 늦게 읽혀지는 비트이다.
본 발명에서 메모리 읽기 순서는 코딩된 비트가 저장된 메모리의 위치 자체를 나타내는 것이 아니며 코딩된 비트가 저장된 메모리로부터 읽어드리는 순서를 나타낸다. 예를 들어, 도 10(b)에 따른 메모리 읽기 순서대로 도 10(a)의 숫자들을 출력하면 0, 8, 16, 24, 1, 9, 17, 25,..., 7, 15, 23, 31이 된다. 반면 도 10(c)에 따른 메모리 읽기 순서대로 도 10(a)의 숫자들을 출력하면 0, 8, 16, 24, 9, 17, 25, 1, ..., 31, 7, 15, 23이 된다.
도 10(c)는 메모리 읽기 시작 위치가 행이 변함에 따라 1만큼씩 오른쪽으로 (순환) 이동하는 경우를 예시하였으나, 메모리 읽기 시작 위치가 행이 변함에 따라 1만큼씩 왼쪽으로 (순환) 이동할 수도 있다. 이 경우, 도 10(c)와는 반대 방향으로 메모리 읽기 시작 위치가 쉬프트되면 된다.
다만, 도 10(c)에서 설명된 방법은 4개 메모리 혹은 메모리 내 4개 열(column)이 사용되기 때문에 일부 코딩된 비트가 LIB에만 속하는 문제가 발생할 수 있다. 본 발명은 이러한 문제를 해결하기 위해 변조를 위한 메모리, 즉, 인터리버의 메모리를 홀수로 구성(즉, 메모리의 열 개수를 홀수로 구성)할 수 있다. 본 발명은 변조 차수 Modn를 위한 메모리를, 예를 들어, "Modn + 1"개 열(또는 "Modn - 1"개 열)로 설정(configure)할 것을 제안한다.
도 11은 본 발명에 따른 변조 방법의 변형 예의 이해를 돕기 위해 도시된 것이다. 특히, 도 11(a)는 메모리가 5개인 경우(즉, 5개 메모리 열들이 변조에 사용되는 경우)에 코딩된 비트들이 상기 메모리(들)에 쓰여지는 순서를 도시한 것이다. 도 11(a)에서 "X"에는 코딩된 비트가 저장되지 않는다. 상기 메모리 내 위치들 중 32개 코딩된 비트들이 쓰이지 않고 남은 위치(즉, X로 표시된 위치)들에는 패딩 비트가 삽입될 수 있다.
도 11(b)는 행에 따라 읽기 시작 위치가 1만큼씩 쉬프트되는 경우 상기 메모리(들)에 저장된 데이터가 읽히는 순서를 도시한 것이다. 도 11(b)에서 "X"는 무시하고 다음 순서를 사용하면 된다. 32개 코딩된 비트들이 도 11(a)와 같이 저장되어 있는 경우, 도 11(b)에 따르면, 0, 7, 14, 21, 28, 8, 15, 22, 29, 1, 16, 23, 30, 2, 9, 24, 31, 3, 10, 17, 4, 11, 18, 25, 5, 12, 19, 26, 13, 20, 27, 6과 같이 코딩된 비트들이 메모리(즉, 인터리버)로부터 출력된다.
이 방법은 변조 차수가 4인 경우뿐만 아니라 다른 변조 차수에도 사용될 수 있다. 상기 방법을 변조 차수 8에도 적용할 수 있도록 변조를 위한 메모리, 즉, 인터리버에 사용되는 메모리의 열들이 '변조 차수 ± 홀수'개가 될 수 있다.
도 12는 본 발명의 제안에 따른 변조 방법을 일반화하여 예시한 것이다. 특히 도 12(a)는 본 발명의 제안에 따른 쓰기 동작을 예시한 것이고, 도 12(b) 및 도 12(c)는 본 발명의 제안에 따른 읽기 동작들을 예시한 것이다.
도 12(a)를 참조하면, 본 발명에서 변조를 위한 메모리의 열(column) 개수, 즉, 인터리버의 열 개수는 '변조 차수 Modn ± 홀수'가 되며, 행(row) 길이는 ceil{M/(열 크기)}가 된다. 여기서, M은 코딩된 비트들의 길이(즉, 코딩된 비트들의 개수)를 나타낸다. 열 크기는 열 개수를 의미한다.
통상적으로, 변조를 위한 인터리버의 읽기 동작은 하나의 성상 심볼에 대한 비트들을 메모리에서 순차적으로(sequentially) 행-방향으로(row-wise) 읽어, 변조 블록(즉, 변조 맵퍼)으로 입력한다. 한 행에 대한 읽기 동작은 그 행의 끝까지 계속되며 "NULL" 비트(즉, 코딩된 비트가 저장되지 않은 메모리 위치의 비트)는 스킵된다. 한 행에 대한 읽기 동작이 그 행의 처음부터 끝까지 수행되면 그 다음 행에 대한 읽기 동작이 수행된다. 본 발명은 행들에 따라 서로 다른 읽기 포인트들에서 읽기 동작을 시작할 것을 제안한다. 구현의 편의를 위해, 순환(cyclic) 쉬프트 방식이 사용될 수 있다. 예를 들어, 도 12(b) 및 도 12(c) 오른쪽 순환 쉬프트 값이 1인 읽기 프로세스 및 왼쪽 쉬프트 값이 1인 읽기 프로세스를 각각 예시한 것이다. 도 12(b)는 변조 차수 4를 위한 메모리, 즉, 인터리버가 3개 열로 설정된 경우를 예시한 것이고 도 12(c)는 변조 차수 4를 위한 메모리, 즉, 인터리버가 5개 열로 설정된 경우를 예시한 것이다. 그러나, 도 12(b)예 예시된 오른쪽 순환 쉬프트는 변조를 위한 열 개수가 '변조 차수 Modn - 홀수'일 때뿐만 아니라, 변조를 위한 열 개수가'변조 차수 Modn + 홀수'일 때도 적용될 수 있다. 마찬가지로 도 12(b)예 예시된 왼쪽 순환 쉬프트는 변조를 위한 열 개수가 '변조 차수 Modn + 홀수'일 때뿐만 아니라, 변조를 위한 열 개수가'변조 차수 Modn - 홀수'일 때도 적용될 수 있다.
본 발명의 제안에 따른 인터리버는 순환 쉬프트 값, 순환 쉬프트 방향, 열의 개수를 변경함으로써, 구현의 복잡도를 증가시킴 없이, 최선(best) 성능(performance)를 가질 수 있다. 본 발명의 제안에 따른 인터리버는 쓰기 동작을 고정(즉 , 쓰기 동작에서는 읽기 동작에서 사용되는 쉬프트 기법을 적용하지 않고 열의 크기와 행의 크기가 결정되면 순차적으로 쓰기 동작을 수행)하고 읽기 동작을 변경함으로써 폴라 코드들의 파라미터들에 따라 즉시 적용될 수 있다.
도 13은 본 발명에 따른 인터리버를 변조에 사용할 경우의 성능을 나타낸 것이다. 도 13의 시뮬레이션은 머더 코드 크기 N=512, 정보 크기 = 170, 19 비트 CRC 사용, 리스트-8 SCL 디코딩, 16QAM 변조 환경에서 수행된 것이다.
특히 도 13은 인터리버를 변조 과정에 적용하지 않았을 때의 성능 "Natural" 대비 인터리버들에 대한 성능 비교를 나타낸다. 도 13에서 "BR"은 출력 비트들의 인덱스들을 비트 리버스하는 기법을 사용한 변조의 성능을 나타내고, "random"은 매 전송 시마다 폴라 코드의 출력 비트들을 랜덤하게 섞는 랜덤 인터리버를 사용한 변조의 성능을 나타낸다. "LG_L_plus"는 메모리 설정이 5(즉, 인터리버의 열 개수가 5)이며, 메모리 읽기 시작 위치를 행에 따라 왼쪽으로 1만큼씩 쉬프트하는 인터리버를 사용한 변조의 성능을 나타내며, "LG_R_plus"는 메모리 설정이 5(즉, 인터리버의 열 개수가 5)이며, 메모리 읽기 시작 위치를 오른쪽으로 1만큼씩 쉬프트하는 인터리버를 사용한 변조의 성능을 나타내며, "LG_R_minus"는 메모리 설정이 3(즉, 인터리버의 열 개수가 3)이며, 메모리 읽기 시작 위치를 오른쪽으로 1만큼씩 쉬프트하는 인터리버를 사용한 변조의 성능을 나타내며, "LG_L_minus"는 메모리 설정이 3(즉, 인터리버의 열 개수가 3)이며, 메모리 읽기 시작 위치를 왼쪽으로 1만큼씩 쉬프트하는 인터리버를 사용한 변조의 성능을 나타낸다.
열 개수가 홀수이고, 행에 따라 읽기 시작 위치를 쉬프트하는 본 발명의 인터리버가 변조에 사용되면 코딩된 비트들의 심볼들 내 위치를 간단하게 랜덤화(randomize)될 수 있다. 본 발명에 따른 인터리버를 사용한 변조는 랜덤(random) 인터리버를 사용한 변조와 성능이 거의 동일하게 나타난다. 본 발명에 따른 인터리버는 매 전송/변조 시마다 다른 랜덤 값을 사용하여 코딩된 비트들을 인터리빙하는 랜덤 인터리버에 비해 본 발명에 따른 블록 인터리버를 사용하면 인터리버 구현이 간단하다는 장점이 있다.
본 발명에 따른 인터리버를 사용한 변조 성능이 랜덤 인터리버를 사용한 변조성능과 거의 동일함을 보여주기 위해 이하에서는 랜덤 인터리버, Qualcomm 사에서 제안된 삼각 인터리버('R1-1708649, "Interleaver design for Polar codes," Qualcomm Incorporated, 3GPP TSG-RAN WG1 Meeting #89, Hangzhou, china, 15-19, May 2017' 참조)를 이용한 변조와, (열의 개수(변조 차수 + 1 또는 변조 차수 - 1)과 쉬프트 방향(오른쪽 또는 왼쪽)의 조합에 따른) 본 발명의 4가지 인터리버 방식들의 성능을 비교한다. 도 14, 도 15 및 도 16에서 N, K, R의 열들을 제외한 나머지 열들의 숫자는 단위가 dB이며, 도 14, 도 15 및 도 16는 16QAM에 대한 시뮬레이션 결과이다.
도 14는 레이트 매칭의 영향/효과를 회피(avoid)하기 위한 머더 코드 크기들의 요구(required) SNR(타겟 BLER=10-2)을 보인 것이다. 즉, 도 14에서는 레이트 매칭의 효과를 배제하기 위해 2의 거듭제곱의 출력 비트들만이 고려되었다. 타겟 타겟 BLER=10-2을 만족시키기 위한 요구 SNR이 도 14의 열들에 기재되어 있다. 도 14에서 "Natural"은 인터리버를 변조 과정에 적용하지 않는 경우를, "Random"은 랜덤 인터리버를 변조 과정에 적용하는 경우를, "Triangle"은 Qualcomn의 삼각 인터리버를 변조 과정에 적용한 경우를, "Left_plus_1"은 열 개수가 '변조 차수 + 1'이고 시작 읽기 위치를 행에 따라 1만큼씩 왼쪽으로 쉬프트하는 인터리버를 변조 과정에 적용한 경우를, "Left_minus_1"은 열 개수가 '변조 차수 - 1'이고 시작 읽기 위치를 행에 따라 1만큼씩 왼쪽으로 쉬프트하는 인터리버를 변조 과정에 적용한 경우를, Right_plus_1"은 열 개수가 '변조 차수 + 1'이고 시작 읽기 위치를 행에 따라 1만큼씩 오른쪽으로 쉬프트하는 인터리버를 변조 과정에 적용한 경우를, "Right_minus_1"은 열 개수가 '변조 차수 - 1'이고 시작 읽기 위치를 행에 따라 1만큼씩 오른쪽으로 쉬프트하는 인터리버를 변조 과정에 적용한 경우를 나타낸다. 예를 들어, 도 12에서 오른쪽 순환 쉬프트 값 = 1은 도 14에서는 "Right_minus_1"로 표현된다. 도 14에서 N은 머더 코드 크기를, K는 폴라 코드로에 입력되는 정보 비트의 수를, R은 코드 레이트를 나타낸다. 도 14에서 점으로 채워진 셀들은 Qualcomm의 삼각 인터리버와 본 발명의 최선 제안 인터리버(best proposed interleaver)(즉, 본 발명에서 제안된 4가지 조합들 중 최선 성능을 갖는 인터리버) 간 성능 차이가 0.1dB보다 작은 셀들이며, 빗금으로 채워진 셀들은 Qualcomm의 인터리버에 대비 본 발명의 제안 인터리버의 성능이 0.1dB보다 나은 셀들이다. 도 14에 보여진 바 같이, 본 발명의 최선 제안 방식(best proposed scheme)(들)은 Qualcomm의 삼각 인터리버와 유사 혹은 약간 나은 성능을 갖는다. 본 발명의 인터리버는 Qualcomm의 삼각 인터리버에 비해 구조가 간단해 구현이 상대적으로 용이함에도 불구하고 Qualcomm의 삼각 인터리버와 유사한 성능을 갖거나, 나아가 좋은 성능을 갖는 경우들이 있다는 장점이 있다.
이 때, K, R 또는 N에 따라 제안된 방식이 선택될 수 있다. 예를 들어, K=85, N=512인 경우에는 Rigth_minus_1이 사용되고, 다음 전송 시에 K=170, N=512로 변경되면 메모리 읽기 시에 시작 위치를 행에 따라 오른쪽으로 천이 시키는 방식이 아니라 왼쪽으로 천이시키는 방식이 사용될 수 있다. 메모리 읽기 주소는 쉽게 변경할 수 있기 때문에, 본 발명의 인터리버 방식들 내에서 변조에 실제 사용될 인터리버 방식을 변경하는 것은 추가적인 복잡도 없이 구현될 수 있다. 또한, K, R 또는 N에 따라 인터리버의 열 개수를 변경할 수도 있다. 즉, K, R 또는 N에 따른 조건에 따라 쉬프트 값, 쉬프트 방향, 열의 개수에 대한 최적의 성능을 갖는 조합이 변조에 사용될 수 있다. 만약, 조건에 따른 쉬프트 값, 쉬프트 방향, 열의 개수에 대한 통신 장치의 저장 용량 등이 문제된다면, N의 값들, K의 값들 및/또는 R의 값들을 N, K 및/또는 R에 따라 몇 개의 서브-그룹을 구성하고 서브-그룹 내에서는 동일한 쉬프트 값, 쉬프트 방향, 열 개수가 사용하는 것도 가능하다. 예를 들어, R=2/3 ~ 1/2가 하나의 서브 그룹을 묶일 수 있다.
한편 레이트 매칭 기법을 고려하여 본 발명의 인터리버가 적용될 수도 있다. 도 15는 비트-리버설 쇼트닝 방식(scheme)을 고려한 인터리버에 따른 요구 SNR(타겟 BLER=10-2)을 보인 것이다. 도 15에서 N, K, R, "Natural", "Random", "Triangle", "Left_plus_1", "Left_minus_1", "Right_plus_1", "Right_minus_1"의 의미는 도 14에서와 같다. 도 15에서 점으로 채워진 셀들은 Qualcomm의 삼각 인터리버와 본 발명의 최선 제안 인터리버(best proposed interleaver) 간 성능 차이가 0.1dB보다 작은 셀들이며, 빗금으로 채워진 셀들은 Qualcomm의 인터리버에 대비 본 발명의 제안 인터리버의 성능이 0.1dB보다 나은 셀들이다.
레이트 매칭을 고려하면, 도 15에 보여진 바 같이, 본 발명의 최선 제안 방식들(best proposed schemes)은 Qualcomm의 삼각 인터리버와 유사 혹은 약간 나은 성능을 갖는다.
한편, K 값들 각각 또는 M 값들 각각에 대해 인터리버를 선택되지 않고 특정 조건에 따라 인터리버가 선택될 수도 있다. 도 16은 비트 리버스(bit-reverse, BR) 펑처링에 대한 요구 SNR을 나타내 것이다. 도 16에서 N, K, R, "Natural", "Random", "Triangle", "Left_plus_1", "Left_minus_1", "Right_plus_1", "Right_minus_1"의 의미는 도 14에서와 같다. 도 16에서 점으로 채워진 셀들은 Qualcomm의 삼각 인터리버 대비 본 발명의 제안 인터리버의 성능 차이가 0.1dB 이내인 셀들이다. 요구 SNR이 가장 낮은 부분을 사용하는 것이 상기 특정 조건이라면, 점으로 채워진 셀에 해당하는 인터리버가 변조 과정에 사용될 수 있다. 이 때 가장 좋은 요구 SNR 조건은 R 또는 K 또는 M에 따라 달라질 수 있으며, 또는 R 값들의 서브-그룹 또는 K 값들의 서브-그룹 또는 M 값들의 서브-그룹에 따라 달라질 수 있다. 또는 가장 좋은 요구 SNR 조건은 하나의 파라미터(K, R, M 중 하나)에 의해서만 정해지는 서브-그룹에 의해서만 달라지는 아니라 K, R, M 또는 K, R, M 중 2개 이상의 파라미터로 구성된 서브-그룹에 따라서도 달라질 수 있다. 예를 들어, BR 펑처링 방식 대해서는, K, M에 관계없이, Right_plus_1의 인터리버가 사용될 수 있다. Right_plus_1의 인터리버가 사용 불가능하다면, 예를 들어, R=1/6 또는 1/3 일 때는 Left_puls_1의 인터리버가 사용되고, R=1/2일 때는 Right_minus_1의 인터리버가 사용될 수 있다. 특정 조건에 해당하는 셀들 중 일부가 특정 성능 차이 이내인 셀(예, 도 16에서 점으로 채워진 셀들) 또는 특정 값보다 나은 성능을 보이는 셀(예, 도 16에서 빗금으로 채워진 셀들)이 아닌 경우, 본 발명의 제안 인터리버들 중 성능의 열화가 최소가 되는 인터리버가 변조 과정에 사용될 수도 있다.
인터리버는 레이트 매칭 기법에 따라 성능이 달라질 수 있으므로, 사용되는 레이트 매칭 기법에 따라 변조 과정에 사용되는 인터리버의 종류 또는 특정 조건이 달라질 수 있다.
지금까지는 읽기 시작 위치를 읽히는 행을 변경함에 따라 쉬프트하는 방법이 설명되었다. 메모리에 코딩된 비트들을 저장할 때 저장 시작 위치를 변경하는 것도 가능하다. 예를 들어, 도 12(a)를 참조하면, 각 열의 첫 번째 행부터 시작하여 순차적으로 코딩된 비트들이 메모리에 쓰이는 것이 아니라 열을 변경함에 따라 예를 들어 1만큼씩 쓰기 시작 위치를 변경하는 것이 가능하다. 예를 들어, 첫 번째 열에서는 코딩된 비트들이 첫 번째 행부터 시작하여 쓰이지만, 두 번째 열에서는 첫 번째 열에 쓰이지 않은 나머지 코딩된 비트들이 두 번째 행부터 시작하여 쓰이고, 세 번째 열에서는 첫 번째 열과 두 번째 열에 쓰이지 않은 나머지 코딩된 비트들이 세 번째 행부터 순차적으로 저장되는 식으로 쓰기 동작이 이루어질 수 있다. 즉, 전술한 본 발명의 메모리 읽기 방식과 유사하게 메모리 쓰기 방식이 동작할 수 있다. 예를 들어, 메모리 쓰기 방식이 '변조 차수 ± 홀수'개의 열들에 대해 열이 바뀜에 따라 쓰기 시작 위치를 위쪽 혹은 아래쪽으로 양의 정수(예, 1)만큼 순환적으로 쉬프트하는 메모리 쓰기 방식이 사용될 수 있다. 다만, 이 경우, 읽기 시작 위치는 모든 행들에 대해 동일할 수 있다.
또는 메모리의 열 개수는 5 또는 3과 같이 변조 차수와 관계없이 고정될 수 있다. 이 때 행 개수는 ceil(M/'열 개수')이며, 여기서 M은 코딩된 비트들의 길이를 나타낸다. 시작 읽기 주소(read address)에 대한 쉬프트는 오른쪽으로 수행될 수도 있고 왼쪽으로 수행될 수도 있다. 쉬프트 값=0인 경우에 비해 쉬프트 값>0을 적용하면, 홀수인 열 개수로 인해 발생하는 인터리빙 효과뿐만 아니라, 메모리 읽기를 통한 추가적인 인터리빙 효과를 얻을 수 있다. 따라서, 본 발명에 의하면 인터리빙 효과가 더욱 랜덤 인터리버와 가깝게 되는 장점이 있다.
쉬프트 값, 쉬프트 방향, 및/또는 열의 개수에 대한 정보가 서비스 시나라오 등에 따라 하향링크 제어 정보(downlink control information, DCI)을 통해 동적으로, 상향링크 제어 정보(uplink control information, UCI)를 통해 동적으로 또는 무선 자원 제어(radio resource control, RRC)를 통해 준-정적으로 지시될 수 있다.
도 17은 본 발명에 따른 코딩 체인들을 예시한 것이다. 특히 도 17(a)는 레이트 매칭 후에 인터리버를 적용하는 코딩 체인을 예시한 것이고, 도 17(b)는 레이트 매칭(예, 펑처링 또는 쇼트닝) 전에 인터리버를 적용하는 코딩 체인을 예시한 것이다.
M을 실제 전송하고자 하는 코딩된 비트들의 길이(즉, 코딩된 비트들의 개수)라 할 때, M=N이 된다. 여기서 N은 인코더의 머더 코드 크기이다. 따라서, 인터리버의 크기는 M과 동일하게 설계되는 것이 좋다. BR 방식의 인터리버는 M과 N이 같지 않으면 다음과 같은 문제가 발생하게 된다. 예를 들어, N=8인 경우, 출력 비트들에 대해 0부터 순차적으로 인덱스를 부여하면 출력 비트들 0,1,2,...,6,7에 대한 비트 리버스 값은 0,4,2,6,1,5,3,7이 된다. 실제 전송하고자 하는 비트 수가 M=6인 경우, 사용 가능한 비트 인덱스는 0~5까지인데, 비트 리버스된 출력 비트들 중 앞에서부터 6개를 선택하면 출력 비트들 0,4,2,6,1,5가 선택되고 실제 사용할 수 없는 "6"이 포함되게 된다. 비트 리버스는 M보다 큰 최소 N으로 우선 설계된 후, M보다 같거나 큰 값(인덱스가 0부터 시작인 경우에는 M-1보다 큰 값, 인덱스가 1부터 시작인 경우에는 M보다 큰 값)을 제외함으로써, 이 문제를 해결할 수 있다. 즉, M=6인 경우에는 0,4,2,1,5,3 패턴이 인터리버로서 사용될 수 있다. BR 방식뿐만 아니라, M보다 같거나 큰 값(인덱스가 0부터 시작인 경우에는 M-1보다 큰 값, 인덱스가 1부터 시작인 경우에는 M보다 큰 값)을 갖게 되는 임의의 다른 방식에 대해서 동일하게 적용할 수 있다.
도 17(b)에서는 인터리버의 크기가 항상 N으로 고정된다는 장점이 있다.
도 18은 코딩 체인에 레이트 매칭(rate matching, RM) 패턴을 적용하는 방법들을 예시한 것이다. 특히, 도 18(a)는 레이트 매칭 후 인터리버를 적용한 코딩 체인 방식에 레이트 매칭 패턴을 적용하는 방법을 설명하기 위해 도시된 것이고, 도 18(b)는 레이트 매칭 전에 인터리버를 적용한 코딩 체인 방식에서 레이트 매칭 패턴(특히, 펑처링 패턴)을 적용하는 방법을 설명하기 위해 도시된 것이고, 도 18(c)는 레이트 매칭 전에 인터리버를 적용한 코딩 체인 방식에서 레이트 매칭 패턴(특히, 쇼트닝 패턴)을 적용하는 방법을 설명하기 위해 도시된 것이다.
폴라 코드에 대한 레이트 매칭 기법은 크게 펑처링과 쇼트닝으로 나눌 수 있다. 펑처링 기법은 수신단에서 수신 신호를 알려지지 않은(unknown) 상태로 수신할 수 있도록 코딩된 비트를 보내지 않는 것을 의미하고, 쇼트닝은 수신단에서 수신 신호를 알려진(known) 상태로 받을 수 있도록 코딩된 비트를 보내지 않는 것을 것을 의미한다. 실제 하나의 코딩된 비트를 전송 시 두 기법이 동시에 적용될 수도 있다. 즉, 레이트 매칭을 위해 코딩된 비트는 펑처링되거나 쇼트닝될 수 있다. 코딩된 비트들에 대해 인터리빙이 수행되기 때문에, 폴라 코드의 동일한 출력 위치가 펑처링/쇼트닝되기 위해서는 펑처링/쇼트닝 패턴이 동일한 인터리빙 패턴을 통과해야 한다. 즉, 도 17(a)과 같은 코딩 체인에서는 도 18(a)과 같이 폴라 인코딩 과정에 대한 변화 없이 레이트 매칭을 적용할 수 있다. 다시 말해, 도 17(a)과 같은 코딩 체인에서는 도 18(a)과 같이 폴라 인코딩 과정에 대한 변화 없이 레이트 매칭 패턴을 바로 레이트 매칭에 적용할 수 있다. 도 17(b)와 같은 코딩 체인에서는 도 18(b)와 같이 펑처링/쇼트닝 패턴에 동일한 인터리빙 패턴을 통과시키는 기법이 사용될 수 있다.
예를 들어, 출력 비트 인덱스들 0,1,2,3,4,5,6,7에 대해 인터리버 패턴은 4,5,6,7,0,1,2,3이고, 인코더의 출력 단 노드들 중 펑처링되는 인덱스(즉, 펑처링 패턴)이 1,3이면, 인터리버를 거친 펑처링 패턴은 5,7이 된다. 따라서, 도 18(a)에서 레이트 매칭되었던 동일한 출력 노드에 대해서 펑처링이 수행될 수 있다. 즉, 펑처링 패턴이 출력 노드들(즉, 출력 위치)들 중 1과 3을 펑처링하는 패턴이라 하고 인코더의 출력 노드들 0,1,2,3,4,5,6,7의 출력 비트들을 각각 출력 비트들 0,1,2,3,4,5,6,7이라 하면, 도 18(a)에서는 출력 비트들 0,1,2,3,4,5,6,7에 대해 상기 펑처링 패턴에 따라 펑처링이 수행되므로 레이트 매칭의 출력은 0,2,4,5,6,7이 된다. 도 18(b)에서는 출력 비트들 0,1,2,3,4,5,6,7에 대한 인터리버의 출력은 4,5,6,7,0,1,2,3이 되고 상기 펑처링 패턴에 따른 펑처링 위치들 1과 3이 인터리빙 패턴에 의해 위치들 5와 7이 되므로, 인터리버의 출력 '4,5,6,7,0,1,2,3' 중에서 위치들 5와 7이 펑처링되어 '4,5,6,7,0,2'이 된다.
쇼트닝은 인코더의 입력 단에서의 노드 값을 알려진 값으로 변경해주는 과정(즉, 스키핑)이 추가적으로 필요하다. 펑처링 패턴과 스키핑 패턴을 도 18(c)에 도시된 바와 같이 인터리버에 통과시키면, 도 18(a)에서와 동일한 출력 노드에 대해 쇼트닝이 수행될 수 있다. 좀 더 구체적으로 설명하면, 레이트 매칭 패턴(즉, 쇼트닝 패턴)과 스키핑 패턴을 도 18(c)에 도시된 바와 같이 인터리버에 통과시키면, 도 18(a)에서와 동일한 코딩된 비트 노드(즉, 출력 단 노드)에 대해 쇼트닝이 수행될 수 있고 도 18(a)에서와 동일한 입력 비트 노드(즉, 입력 단 노드)에 대해 스키핑이 수행될 수 있다.
한편, 3GPP 기반 통신 시스템에서 집성 레벨(aggregation level, AL)은 물리 하향링크 제어 채널의 전송에 사용할 수 있는 제어 채널 요소(control channel element, CCE)의 개수를 나타낸다(3GPP TS 36.211, 3GPP TS 36.213, 3GPP 38.211 및 3GPP TS 38.213 참조). 인터리버 크기는 레이트 매칭 후 코딩된 비트들의 레이터 매칭 후 비트들 크기(예, 실제 전송하고자 하는 비트 수)와 동일하게 결정될 수 있다. 그러나, 인터리버 크기가 클수록 지연(latency)이 증가하므로 인터리버 크기를 레이트 매칭된 비트 크기 혹은 코딩된 비트 크기에 맞추는 게 아니라 그보다 작게 결정한 후에 인터리버를 여러 번(혹은 여러 개) 적용할 수도 있다. 이 경우, 인터리버들을 병렬로 구성하여 지연을 줄이는 효과가 발생한다. 예를 들어, AL=2인 경우에는 인터리버 크기가 최대 2개 CCE와 같게 결정될 수 있다. 그러나, 인터리버 크기를 1개 CCE로 정한 뒤, 2번의 인터리빙을 수행하거나, 2개의 인터리버를 동시에 사용하는 것도 가능하다. 마찬가지로 AL이 (예를 들어, 4, 8,쪋) 증가하면 인터리빙의 효과가 발생하는 최소의 크기로 인터리버 크기를 결정한 뒤, 인터리빙을 여러 번 수행할 수 있다.
이러한 병렬 인터리버들을 사용하기 위해, 코딩된 비트들은 인터리버의 크기에 맞게 분할(segment)되어 하며 분할된 코딩된 비트 길이는 인터리버 특성(예, 인터리버 깊이(depth), 즉, 인터리버 크기 등)에 맞게 결정될 수 있다. 예를 들어, 인터리버 깊이가 a 및 b인 경우, 코딩된 비트들을 동일한 크기로 분할할 수도 있고, 또는 인터리버 특성에 맞게 예를 들어 인터리버 깊이의 배수를 기반으로 각 분할된 코딩된 비트 크기(즉, 분할된 코딩된 비트 크기)가 a의 배수 또는 b의 배수에 가까운 것으로 결정될 수도 있다. 본 발명은 인터리빙 효과를 늘리기 위해 각 인터리버의 출력에 대해 인터레이싱(interlacing)이 수행할 수 있다. 각 인터리버들의 첫 번째 비트들, 두 번째 비트들 순으로 출력 비트들이 인터레이싱될 수 있다. 예를 들어, 인터리버 a의 출력 비트들을 순서대로 a1,a2,a3,a4라고 하고 인터리버 b의 출력 비트들을 순서대로 b1,b2,b3,b4라 하면, 상기 인터리버 a와 인터리버 b를 이용한 병렬 인터리빙의 출력들이 a1,b1,a2,b2,a3,b3,a4,b4와 같이 인터레이스될 수 있다.
도 19는 본 발명을 수행하는 전송 장치(10) 및 수신 장치(20)의 구성요소를 나타내는 블록도이다.
전송 장치(10) 및 수신 장치(20)는 정보 및/또는 데이터, 신호, 메시지 등을 나르는 무선 신호를 전송 또는 수신할 수 있는 RF(Radio Frequency) 유닛(13, 23)과, 무선통신 시스템 내 통신과 관련된 각종 정보를 저장하는 메모리(12, 22), 상기 RF 유닛(13, 23) 및 메모리(12, 22) 등의 구성요소와 동작적으로 연결되어, 상기 구성요소를 제어하여 해당 장치가 전술한 본 발명의 실시예들 중 적어도 하나를 수행하도록 메모리(12, 22) 및/또는 RF 유닛(13, 23)을 제어하도록 구성된(configured) 프로세서(11, 21)를 각각 포함한다.
메모리(12, 22)는 프로세서(11, 21)의 처리 및 제어를 위한 프로그램을 저장할 수 있고, 입/출력되는 정보를 임시 저장할 수 있다. 메모리(12, 22)가 버퍼로서 활용될 수 있다.
프로세서(11, 21)는 통상적으로 전송 장치 또는 수신 장치 내 각종 모듈의 전반적인 동작을 제어한다. 특히, 프로세서(11, 21)는 본 발명을 수행하기 위한 각종 제어 기능을 수행할 수 있다. 프로세서(11, 21)는 컨트롤러(controller), 마이크로 컨트롤러(microcontroller), 마이크로 프로세서(microprocessor), 마이크로 컴퓨터(microcomputer) 등으로도 불릴 수 있다. 프로세서(11, 21)는 하드웨어(hardware) 또는 펌웨어(firmware), 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 발명을 구현하는 경우에는, 본 발명을 수행하도록 구성된 ASICs(application specific integrated circuits) 또는 DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays) 등이 프로세서(400a, 400b)에 구비될 수 있다. 한편, 펌웨어나 소프트웨어를 이용하여 본 발명을 구현하는 경우에는 본 발명의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며, 본 발명을 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서(11, 21) 내에 구비되거나 메모리(12, 22)에 저장되어 프로세서(11, 21)에 의해 구동될 수 있다.
전송 장치(10)의 프로세서(11)는 상기 프로세서(11) 또는 상기 프로세서(11)와 연결된 스케줄러로부터 스케줄링되어 외부로 전송될 신호 및/또는 데이터에 대하여 소정의 부호화(coding) 및 변조(modulation)를 수행한 후 RF 유닛(13)에 전송한다. 예를 들어, 프로세서(11)는 전송하고자 하는 데이터 열을 역다중화 및 채널 부호화, 스크램블링, 변조과정 등을 거쳐 K 개의 레이어로 변환한다. 부호화된 데이터 열은 코드워드로 지칭되기도 하며, MAC 계층이 제공하는 데이터 블록인 수송 블록과 등가이다. 일 수송 블록(transport block, TB)은 일 코드워드로 부호화되며, 각 코드워드는 하나 이상의 레이어의 형태로 수신 장치에 전송되게 된다. 주파수 상향 변환을 위해 RF 유닛(13)은 오실레이터(oscillator)를 포함할 수 있다. RF 유닛(13)은 N t 개(N t 는 1 이상의 양의 정수)의 전송 안테나를 포함할 수 있다.
수신 장치(20)의 신호 처리 과정은 전송 장치(10)의 신호 처리 과정의 역으로 구성된다. 프로세서(21)의 제어 하에, 수신 장치(20)의 RF 유닛(23)은 전송 장치(10)에 의해 전송된 무선 신호를 수신한다. 상기 RF 유닛(23)은 N r 개의 수신 안테나를 포함할 수 있으며, 상기 RF 유닛(23)은 수신 안테나를 통해 수신된 신호 각각을 주파수 하향 변환하여(frequency down-convert) 기저대역 신호로 복원한다. RF 유닛(23)은 주파수 하향 변환을 위해 오실레이터를 포함할 수 있다. 상기 프로세서(21)는 수신 안테나를 통하여 수신된 무선 신호에 대한 복호(decoding) 및 복조(demodulation)를 수행하여, 전송 장치(10)가 본래 전송하고자 했던 데이터를 복원할 수 있다.
RF 유닛(13, 23)은 하나 이상의 안테나를 구비한다. 안테나는, 프로세서(11, 21)의 제어 하에 본 발명의 일 실시예에 따라, RF 유닛(13, 23)에 의해 처리된 신호를 외부로 전송하거나, 외부로부터 무선 신호를 수신하여 RF 유닛(13, 23)으로 전달하는 기능을 수행한다. 안테나는 안테나 포트로 불리기도 한다. 각 안테나는 하나의 물리 안테나에 해당하거나 하나보다 많은 물리 안테나 요소(element)의 조합에 의해 구성될(configured) 수 있다. 각 안테나로부터 전송된 신호는 수신 장치(20)에 의해 더는 분해될 수 없다. 해당 안테나에 대응하여 전송된 참조신호(reference signal, RS)는 수신 장치(20)의 관점에서 본 안테나를 정의하며, 채널이 일 물리 안테나로부터의 단일(single) 무선 채널인지 혹은 상기 안테나를 포함하는 복수의 물리 안테나 요소(element)들로부터의 합성(composite) 채널인지에 관계없이, 상기 수신 장치(20)로 하여금 상기 안테나에 대한 채널 추정을 가능하게 한다. 즉, 안테나는 상기 안테나 상의 심볼을 전달하는 채널이 상기 동일 안테나 상의 다른 심볼이 전달되는 상기 채널로부터 도출될 수 있도록 정의된다. 복수의 안테나를 이용하여 데이터를 송수신하는 다중 입출력(Multi-Input Multi-Output, MIMO) 기능을 지원하는 RF 유닛의 경우에는 2개 이상의 안테나와 연결될 수 있다.
도 19에서는 전송 장치(10)와 수신 장치(20)가 분리되어 도시되었으나, 전송 장치(10) 내 프로세서(11), 메모리(12) 및 RF 유닛(13)은 수신 장치(20)의 동작도 수행하도록 구성될 수 있으며, 전송 장치(20) 내 프로세서(21), 메모리(22) 및 RF 유닛(23)은 전송 장치(10)의 동작도 수행하도록 구성될 수 있다. 혹은 전송 장치(10)의 RF 유닛(13) 및 수신 장치(20)의 RF 유닛(23)이 각각 트랜시버로 칭해질 수도 있다.
전송 장치(10)는 본 발명에 따른 폴라 인코더를 포함하도록 구성되며, 수신 장치(20)는 본 발명에 따른 폴라 디코더를 포함하도록 구성될 수 있다. 예를 들어, 전송 장치(10)의 프로세서(11)는 본 발명에 따른 폴라 인코딩을 수행하도록 구성될 수 있고, 수신 장치(20)의 프로세서(21)는 본 발명에 따른 폴라 디코딩을 수행하도록 구성될 수 있다. 즉, 본 발명에 따른 폴라 인코더가 전송 장치(10)의 프로세서(11)의 일부로서 구성될 수 있고, 본 발명에 따른 폴라 디코더는 수신 장치(20)의 프로세서(21)의 일부로서 구성될 수 있다. 도 17(a), 도 17(b), 도 18(a), 도 18(b), 또는 도 18(c)의 모듈들은 전송 장치(10)의 프로세서(11)의 일부로서 구성되거나, 상기 프로세서(11)에 의해 제어되도록 구성될 수 있다.
상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명의 실시예들은 무선 통신 시스템에서, 기지국 또는 사용자기기, 기타 다른 장비에 사용될 수 있다.

Claims (12)

  1. 무선 통신 시스템에서 전송 장치가 정보를 전송함에 있어서,
    상기 정보를 폴라 코드를 이용하여 제1 비트 시퀀스로 인코딩;
    상기 제1 비트 시퀀스를 인터리버에 입력하여 제2 비트 시퀀스를 출력;
    상기 제2 비트 시퀀스를 변조 차수에 따라 변조 심볼들로 변조; 및
    상기 변조 심볼들을 전송하는 것을 포함하며,
    상기 인터리버는 홀수 개의 열(column)들을 가지고,
    상기 인터리버는 상기 인터리버의 행(row) n에 저장된 비트들을 열 k부터 시작하여 순환하여 읽어 출력하고 상기 인터리버의 행 n+1에 저장된 비트들을 열 k+a부터 시작하여 순환하여 읽어 출력하며, 여기서 a는 0이 아닌 정수인,
    정보 전송 방법.
  2. 제1항에 있어서,
    상기 인터리버는 상기 제1 비트 시퀀스의 비트들을 상기 인터리버의 첫 번째 열의 첫 번째 행부터 열 방향 우선으로 순차적으로 저장하는,
    정보 전송 방법.
  3. 제1항에 있어서,
    상기 인터리버의 열 개수 C는 'Q - b' 또는 'Q + b'이며, 여기서 Q는 상기 변조 차수이고 b는 Q보다 크지 않은 홀수인,
    정보 전송 방법.
  4. 제1항에 있어서,
    상기 인터리버의 행 개수 R = ceil(M/C)이며, 여기서 M은 제1 비트 시퀀스의 길이이고, C는 상기 인터리버의 열 개수인,
    정보 전송 방법.
  5. 제1항에 있어서,
    상기 제1 비트 시퀀스는 상기 폴라 코드의 출력 비트 시퀀스에 레이트 매칭을 적용하여 얻어지는,
    정보 전송 방법.
  6. 제1항에 있어서,
    상기 제2 비트 시퀀스에 대해 레이트 매칭을 적용하는 것을 더 포함하며,
    상기 레이트 매칭된 제2 비트 시퀀스가 상기 변조 심볼들로 변조되는,
    정보 전송 방법.
  7. 무선 통신 시스템에서 전송 장치가 정보를 전송함에 있어서,
    상기 정보를 폴라 코드를 이용하여 제1 비트 시퀀스로 인코딩하도록 구성된 인코더;
    상기 제1 비트 시퀀스를 기반으로 제2 비트 시퀀스를 출력하도록 구성된 인터리버;
    상기 제2 비트 시퀀스를 변조 차수에 따라 변조 심볼들로 변조하도록 구성된 변조 맵퍼; 및
    상기 변조 심볼들을 전송하도록 구성된 트랜시버를 포함하며,
    상기 인터리버는 홀수 개의 열(column)들을 가지도록 구성되고,
    상기 인터리버는 상기 인터리버의 행(row) n에 저장된 비트들을 열 k부터 시작하여 순환하여 읽어 출력하고 상기 인터리버의 행 n+1에 저장된 비트들을 열 k+a부터 시작하여 순환하여 읽어 출력하도록 구성되며, 여기서 a는 0이 아닌 정수인,
    전송 장치.
  8. 제7항에 있어서,
    상기 인터리버는 상기 제1 비트 시퀀스의 비트들을 상기 인터리버의 첫 번째 열의 첫 번째 행부터 열 방향 우선으로 순차적으로 저장하도록 구성된,
    전송 장치.
  9. 제7항에 있어서,
    상기 인터리버의 열 개수 C는 'Q - b' 또는 'Q + b'이며, 여기서 Q는 상기 변조 차수이고 b는 Q보다 크지 않은 홀수인,
    전송 장치.
  10. 제7항에 있어서,
    상기 인터리버의 행 개수 R = ceil(M/C)이며, 여기서 M은 제1 비트 시퀀스의 길이이고, C는 상기 인터리버의 열 개수인,
    전송 장치.
  11. 제7항에 있어서,
    레이트 매칭 모듈을 더 포함하며,
    상기 레이트 매칭 모듈은 상기 제1 비트 시퀀스를 레이트 매칭하여 상기 인터리버에 입력하도록 구성된,
    전송 장치.
  12. 제7항에 있어서,
    레이트 매칭 모듈을 더 포함하며,
    상기 레이트 매칭 모듈은 상기 제2 비트 시퀀스를 레이트 매칭하여 상기 변조 맵퍼에 입력하도록 구성된,
    전송 장치.
PCT/KR2018/006826 2017-06-16 2018-06-18 정보 전송 방법 및 전송 장치 WO2018231026A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/623,283 US11258535B2 (en) 2017-06-16 2018-06-18 Method and apparatus for transmitting information

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201762520559P 2017-06-16 2017-06-16
US201762521360P 2017-06-16 2017-06-16
US62/520,559 2017-06-16
US62/521,360 2017-06-16
US201762522082P 2017-06-19 2017-06-19
US62/522,082 2017-06-19
US201762546522P 2017-08-16 2017-08-16
US62/546,522 2017-08-16
US201762567220P 2017-10-02 2017-10-02
US62/567,220 2017-10-02

Publications (1)

Publication Number Publication Date
WO2018231026A1 true WO2018231026A1 (ko) 2018-12-20

Family

ID=64659105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/006826 WO2018231026A1 (ko) 2017-06-16 2018-06-18 정보 전송 방법 및 전송 장치

Country Status (2)

Country Link
US (1) US11258535B2 (ko)
WO (1) WO2018231026A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019099318A1 (en) * 2017-11-15 2019-05-23 Idac Holdings, Inc. Urllc transmissions with polar codes
WO2021175430A1 (en) * 2020-03-05 2021-09-10 Huawei Technologies Co., Ltd. Transmitting device, receiving device, and methods for random-access communication

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10862646B2 (en) * 2017-07-11 2020-12-08 Nokia Technologies Oy Polar coded broadcast channel
CN109391363B (zh) * 2017-08-11 2020-08-25 华为技术有限公司 一种交织方法及装置
US10425190B2 (en) * 2017-09-08 2019-09-24 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
US11184108B2 (en) * 2019-08-02 2021-11-23 Electronics And Telecommunications Research Institute Method and apparatus for transmitting and receiving signal using polar code in communication system
WO2023198279A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Transmitting device, receiving device, communication apparatus and methods for random-access communication
US20240333311A1 (en) * 2023-03-30 2024-10-03 Viavi Solutions Inc. Recovering scrambling sequence initialization from frozen bits of an uncoded downlink control information vector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744744B1 (en) * 1999-04-13 2004-06-01 Nortel Networks Limited Rate matching and channel interleaving for a communications system
KR20150099396A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 비트 인터리버 및 비트 디-인터리버
KR20150115950A (ko) * 2007-06-08 2015-10-14 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 레이트-매칭을 이용한 계산상 효율적인 컨볼루셔널 코딩
KR20150134257A (ko) * 2014-05-21 2015-12-01 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US20160261371A1 (en) * 2013-11-29 2016-09-08 Panasonic Corporation Transmission method, transmitter, reception method, and receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359672A1 (en) * 2002-05-03 2003-11-05 Siemens Aktiengesellschaft Method for improving the performance of concatenated codes
KR101853752B1 (ko) * 2013-11-20 2018-05-02 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 처리 방법 및 장치
WO2015126096A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Bit interleaver and bit de-interleaver
CN106922212B (zh) * 2014-11-14 2020-04-21 华为技术有限公司 基于ofmda的wlan系统中的交织处理方法和设备
US10686469B2 (en) * 2017-05-15 2020-06-16 Qualcomm Incorporated Payload size ambiguity and false alarm rate reduction for polar codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744744B1 (en) * 1999-04-13 2004-06-01 Nortel Networks Limited Rate matching and channel interleaving for a communications system
KR20150115950A (ko) * 2007-06-08 2015-10-14 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 레이트-매칭을 이용한 계산상 효율적인 컨볼루셔널 코딩
US20160261371A1 (en) * 2013-11-29 2016-09-08 Panasonic Corporation Transmission method, transmitter, reception method, and receiver
KR20150099396A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 비트 인터리버 및 비트 디-인터리버
KR20150134257A (ko) * 2014-05-21 2015-12-01 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019099318A1 (en) * 2017-11-15 2019-05-23 Idac Holdings, Inc. Urllc transmissions with polar codes
US11575467B2 (en) 2017-11-15 2023-02-07 Interdigital Patent Holdings, Inc. URLLC transmissions with polar codes
WO2021175430A1 (en) * 2020-03-05 2021-09-10 Huawei Technologies Co., Ltd. Transmitting device, receiving device, and methods for random-access communication
CN115066845A (zh) * 2020-03-05 2022-09-16 华为技术有限公司 用于随机接入通信的发送设备、接收设备和方法

Also Published As

Publication number Publication date
US11258535B2 (en) 2022-02-22
US20200186284A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
WO2018231026A1 (ko) 정보 전송 방법 및 전송 장치
WO2019098677A1 (ko) Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2019194635A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system
WO2018174672A2 (ko) 하향링크 신호 수신 방법 및 사용자기기, 그리고 하향링크 신호 전송 방법 및 기지국
AU2018288906B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
EP4075708B1 (en) Communication method and communication apparatus
RU2435297C2 (ru) Способы и устройство для вычисления crc для множества кодовых блоков в системе связи
WO2018151555A1 (ko) 정보 전송 방법 및 전송장치
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
WO2018203699A1 (ko) 무선 셀룰라 통신 시스템에서 데이터 전송 방법 및 장치
WO2018236114A1 (en) METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
WO2019139412A1 (ko) 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치
WO2019031841A1 (ko) 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
WO2017023079A1 (ko) 폴라 코드에서의 데이터 비트 결정 방법 및 이를 위한 장치
WO2018143772A1 (ko) 수송 블록 전송 방법 및 전송 장치
WO2018110961A1 (ko) 다중 집합 레벨에 따라 하향링크 제어 정보를 디코딩하는 방법 및 단말
WO2011155796A2 (en) Method for mapping and de-mapping of non-binary symbols in data communication systems
WO2022240162A1 (en) Method and apparatus for transmitting uplink channel in wireless communication system
WO2019098689A1 (ko) 무선 통신 시스템에서 부호화 및 복호화를 위한 방법 및 장치
US11343018B2 (en) Polar code interleaving processing method and apparatus
WO2018151545A1 (ko) 정보 전송 방법 및 전송장치
WO2018143773A1 (ko) 정보 전송 방법 및 전송장치
WO2019042370A1 (zh) 数据传输方法及装置
KR102570190B1 (ko) 무선 통신 시스템에서 폴라 코드에 기반한 정보 전송 방법 및 이를 위한 장치
WO2018128367A1 (ko) 극 부호를 이용한 채널 인코딩 방법 및 단말

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18817943

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18817943

Country of ref document: EP

Kind code of ref document: A1