CN110622426B - 用互补序列打孔极性码 - Google Patents
用互补序列打孔极性码 Download PDFInfo
- Publication number
- CN110622426B CN110622426B CN201880033924.8A CN201880033924A CN110622426B CN 110622426 B CN110622426 B CN 110622426B CN 201880033924 A CN201880033924 A CN 201880033924A CN 110622426 B CN110622426 B CN 110622426B
- Authority
- CN
- China
- Prior art keywords
- bits
- polarity
- rate
- puncturing
- encoded code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000295 complement effect Effects 0.000 title claims description 36
- 241000169170 Boreogadus saida Species 0.000 title description 7
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000872 buffer Substances 0.000 claims description 127
- 238000012545 processing Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000010267 cellular communication Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000007710 freezing Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- GVVPGTZRZFNKDS-JXMROGBWSA-N geranyl diphosphate Chemical compound CC(C)=CCC\C(C)=C\CO[P@](O)(=O)OP(O)(O)=O GVVPGTZRZFNKDS-JXMROGBWSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本文中公开用于对极性编码的位进行打孔的系统和方法。在一些实施例中，利用极性编码器的无线电节点的操作的方法包括：对多个位执行极性编码，以便提供多个极性编码的码位；以及利用混合打孔方案来对所述多个极性编码的码位进行打孔，以便提供多个速率匹配的极性编码的码位，其中混合打孔方案对于不同码率区域使用不同打孔模式。
Description
相关申请
本申请主张2017年3月24日提交的序列号为62/476,452的临时专利申请的权益，该临时专利申请的公开内容由此通过引用其全文而并入到本文。
技术领域
本公开涉及极性码，并且特别涉及对极性码进行打孔。
背景技术
由Arikan[1]提出的极性码是第一类可证明在低复杂度连续抵消（SC）解码器下实现二进制-输入离散无记忆信道的对称容量的构造性编码方案。然而，与诸如低密度奇偶校验（LDPC）码和Turbo码的其它现代信道编码方案相比，SC下的极性码的有限长度性能并不具有竞争力。后来，在[2]中提出了SC列表（SCL）解码器，它可接近最佳的最大似然（ML）解码器的性能。通过对简单的循环冗余校验（CRC）编码进行级联，表明，级联的极性码的性能可以与经过良好优化的LDPC和Turbo码的性能相竞争。因此，极性码被认为是未来第五代（5G）无线通信系统的候选。
极性编码的主要思想是，将一对相同的二进制输入信道变换成不同质量的两个截然不同的信道，一个信道比原始二进制输入信道好，并且一个信道比原始二进制输入信道差。通过在二进制输入信道的2 M 次独立使用的集合上重复此类成对极化操作，可获得不同质量的2 M 个“位信道”的集合。这些位信道中的一些位信道几乎是完美的（即，无错误），而它们中的其余位信道几乎是无用的（即，全是噪声）。关键点是使用几乎完美的信道来将数据传送给接收器，而将无用信道的输入设置成具有对于接收器已知的固定或冻结值（例如，0）。出于这个原因，通常将几乎无用和几乎完美的信道的那些输入位分别称为冻结位和非 冻结（或信息）位。在极性码中，只利用非冻结位来携带数据。将数据加载到合适的信息位位置对极性码的性能具有直接影响。图1中示出长度-8的极性码的结构的图示。
图2示出在N = 8的极性编码期间中间信息位的标记，其中/>，并且/>。通过以下等式使中间信息位相关：
对于，并且/>，/>
其中对于，/>是信息位，并且/>是码位。
常规极性码的主要限制是，码字长度或码长必须是2的幂。编码位的打孔（即，丢弃一些编码位，而不传送它们）是支持实际所需的码字长度中的粒度的自然方法。同样，当期望的码字长度仅仅略微超过2的幂时，更实用的是只重复一些编码位，而不是要求接收器以码字长度的两倍操作，而这又增加了时延和功耗并对处理速度和存储器施加更严格的硬件要求。生成具有任何期望长度的码字的此类过程（通常通过打孔或重复）称为速率匹配过程。尚不清楚应当如何在保持接近最佳性能的同时以有效的方式来执行极性编码位的打孔和重复。
在文献中已经提出了极性编码位的不同打孔方法，参见[4]和[5]。其中每种方法只在有限码率区域中表现良好，而在其它区域中则不然。为了在广泛的码率范围中实现良好的性能，可能需要在不同的码率区域使用不同的无关打孔方法。因此，传送器需要存储多个打孔模式序列。这增加了速率匹配过程的存储和实现复杂度。因此，需要有解决这些问题的用于对极性编码位进行打孔的系统和方法。
发明内容
本文中公开用于对极性编码位进行打孔的系统和方法。在一些实施例中，一种利用极性编码器的无线电节点的操作的方法包括：对多个位执行极性编码，以便提供多个极性编码的码位；以及利用混合打孔方案来对所述多个极性编码的码位进行打孔，以便提供多个速率匹配的极性编码的码位，其中混合打孔方案对不同码率区域使用不同的打孔模式。
在一些实施例中，不同的打孔模式是相互互补的打孔模式。此外，在一些实施例中，利用混合打孔方案来对所述多个极性编码的码位进行打孔以便提供多个速率匹配的极性编码的码位包括：将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；以及根据用于不同代码区域之一的不同打孔模式之一，从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位，所述不同代码区域之一包括所述多个速率匹配的极性编码的码位的期望码率。在一些实施例中，不同的打孔模式包括第一码率区域的第一打孔模式和第二码率区域的第二打孔模式，其中第一打孔模式和第二打孔模式是相互互补的打孔模式。此外，所述多个极性编码的码位包括N个位，并且从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位包括：如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么从环形缓冲器或线性缓冲器中提取前M个位；以及如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域中，那么从环形缓冲器或线性缓冲器中在环形缓冲器或线性缓冲器的第(N-M)个位开始提取M个位，其中M < N。
在一些实施例中，混合打孔方案对于第一码率区域使用具有第一打孔模式的第一打孔方案，并且对于第二码率区域使用具有第二打孔模式的第二打孔方案，第一打孔模式和第二打孔模式是相互互补的打孔模式。此外，在一些实施例中，利用混合打孔方案来对所述多个极性编码的码位进行打孔以便提供多个速率匹配的极性编码的码位包括：将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；以及如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么根据第一打孔方案的第一打孔模式从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位，或者如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域中，那么根据第二打孔方案的第二打孔模式从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位。在一些其它实施例中，不同的打孔模式包括第一码率区域的第一打孔模式和第二码率区域的第二打孔模式，其中第一打孔模式和第二打孔模式是相互互补的打孔模式；所述多个极性编码的码位包括N个位；并且利用混合打孔方案来对所述多个极性编码的码位进行打孔以便提供多个速率匹配的极性编码的码位包括：将所述多个极性编码的码位重新排序以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么根据第一打孔方案的第一打孔模式从环形缓冲器或线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位，并且如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域中，那么根据第二打孔方案的第二打孔模式从环形缓冲器或线性缓冲器中在环形缓冲器或线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；其中M < N。
在一些实施例中，该方法还包括传送所述多个速率匹配的极性编码的码位。
在一些实施例中，一种利用极性编码器的无线电节点的操作的方法包括：对多个位执行极性编码，以便提供多个极性编码的码位；将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么从环形缓冲器或线性缓冲器中提取前M个位以作为多个速率匹配的极性编码的码位；以及如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域中，那么从环形缓冲器或线性缓冲器中在环形缓冲器或线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；其中M < N。
在一些实施例中，将所述多个极性编码的码位重新排序包括根据表征第一码率区域的第一打孔模式嵌套序列的有序序列将所述多个极性编码的码位重新排序，其中第一码率区域的第一打孔模式嵌套序列和第二码率区域的第二打孔模式嵌套序列相互互补。
还公开无线电节点的实施例。在一些实施例中，一种利用极性编码器的无线电节点适于：对多个位执行极性编码，以便提供多个极性编码的码位；以及利用混合打孔方案对多个极性编码的码位进行打孔，以便提供多个速率匹配的极性编码的码位，其中混合打孔方案对不同的码率区域使用不同的打孔模式。
在一些实施例中，一种利用极性编码器的无线电节点适于：对多个位执行极性编码，以便提供多个极性编码的码位；将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域内，那么从环形缓冲器或线性缓冲器中提取前M个位以作为多个速率匹配的极性编码的码位；以及如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域内，那么从环形缓冲器或线性缓冲器中在环形缓冲器或线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位，其中M < N。
在一些实施例中，该无线电节点进一步适于根据表征第一码率区域的第一打孔模式嵌套序列的有序序列将所述多个极性编码的码位重新排序，其中第一码率区域的第一打孔模式嵌套序列和第二码率区域的第二打孔模式嵌套序列相互互补。
在一些实施例中，一种利用极性编码器的无线电节点包括：极性编码器，它可操作以对多个位执行极性编码，从而提供多个极性编码的码位；以及与极性编码器相关联的电路，它可操作以利用混合打孔方案来对所述多个极性编码的码位进行打孔，从而提供多个速率匹配的极性编码的码位，其中混合打孔方案对不同的码率区域使用不同的打孔模式。
在一些实施例中，一种利用极性编码器的无线电节点包括：极性编码器，它可操作以对多个位执行极性编码，从而提供多个极性编码的码位；以及与极性编码器相关联的电路，它可操作以将所述多个极性编码的码位重新排序以提供多个重新排序的极性编码码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；如果多个速率匹配的极性编码的码位的期望码率位于第一码率区域内，则从环形缓冲器或线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位，并且如果多个速率匹配的极性编码的码位的期望码率位于第二码率区域内，则从环形缓冲器或线性缓冲器中在环形缓冲器或线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位，其中M < N。
在一些实施例中，该电路进一步适于根据表征第一码率区域的第一打孔模式嵌套序列的有序序列将所述多个极性编码的码位重新排序，其中第一码率区域的第一打孔模式嵌套序列与第二码率区域的第二打孔模式嵌套序列相互互补。
附图说明
并入在本说明书中并形成本说明书的一部分的附图示出本公开的若干个方面，并与本描述一起用于解释本公开的原理。
图1是长度-8的极性码的结构的图示；
图2示出在N = 8的极性编码期间中间信息位的标记，其中/>，并且/>；
图3示出关于可如何生成期望的M个码位的过程的可能框图；
图4示出，从环形或线性缓冲器提取的过程可由环形缓冲器中的起始和结束位置来规定；
图5示出，从环形缓冲器提取码位的方向可取决于采用的打孔的类型；
图6示出可在其中实现本公开的实施例的蜂窝通信网络（例如，长期演进（LTE）（例如，高级LTE（LTE-A）、LTE-Pro或LTE的增强版本）或第五代（5G）新型无线电（NR）网络）的一个示例；
图7是根据本公开的一些实施例示出无线电节点（例如，无线电接入节点或无线装置）的操作的流程图；
图8和图9示出无线装置的示例实施例；以及
图10至12示出网络节点的示例实施例。
具体实施方式
下文阐述的实施例代表使得本领域技术人员能够实践实施例并说明实践实施例的最佳模式的信息。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并将意识到本文中没有特别提出的这些概念的应用。应了解，这些概念和应用落在本公开的范围内。
无线电节点：如本文中所使用，“无线电节点”是无线电接入节点或无线装置。
无线电接入节点：如本文中所使用，“无线电接入节点”或“无线电网络节点”是蜂窝通信网络的无线电接入网络中可操作以无线地传送和/或接收信号的任何节点。无线电接入节点的一些示例包括但不限于基站（例如，第三代合作伙伴计划（3GPP）第五代（5G）NR网络中的新型无线电（NR）基站（gNB）、或3GPP长期演进（LTE）网络中的增强或演进Node B（eNB））、高功率或宏基站、低功率基站（例如，微基站、微微基站、家庭eNB等）和中继节点。
核心网络节点：如本文中所使用，“核心网络节点”是核心网络中的任何类型的节点。核心网络节点的一些示例包括例如移动管理实体（MME）、分组数据网络网关（P-GW）、服务能力开放功能（SCEF）等。
无线装置：如本文中所使用，“无线装置”是通过向（一个或多个）无线电接入节点无线地传送和/或接收信号来访问蜂窝通信网络（即，由其提供服务）的任何类型的装置。无线装置的一些示例包括但不限于3GPP网络中的用户设备装置（UE）和机器型通信（MTC）装置。
网络节点：如本文中所使用，“网络节点”是作为蜂窝通信网络/系统的无线电接入网络或核心网络的部分的任何节点。
注意，本文中给出的描述集中在3GPP蜂窝通信系统上，并且因此，经常使用3GPP术语或与3GPP术语类似的术语。但是，本文中公开的概念不限于3GPP系统。
注意，在本文中的描述中，可参考术语“小区”；但是，尤其是关于5G NR概念，可取代小区而使用波束，并且因此，重要的是注意，本文中描述的概念同样适用于小区和波束两者。
本公开的实施例涉及使用一对相互互补的打孔模式序列来确定打孔的极性编码位（即，码位）的位置。序列之一用于一个码率区域（例如，低速率区域），而另一个序列用于另一个码率区域（例如，高速率区域）。确定使用哪个打孔模式序列可基于关于码率的预定阈值。使用一对互补序列的主要优点是，可通过按给定的相对排名规定码位的索引的单个有序码位索引序列来描述并且因此存储两个序列。此外，单个有序码位索引序列有助于基于环形或线性缓冲器实现速率匹配。
本公开的关键优点是，只需为速率匹配过程存储单个有序索引序列。因此，在将码位写入到环形或线性缓冲器中之前，可首先根据码位的单个索引序列来排列编码位。环形/线性缓冲器中的起始和结束地址以及提取方向可基于使用哪个打孔模式序列来确定，以便从缓冲器提取码位。
嵌套信息集
为了将K个数据位的区块进行编码，长度为N的极性码的编码器必须首先确定信息集，该信息集规定何时冻结位信道以及在编码器的输入使用哪些位信道来携带数据位。对于加性高斯白信道（AWGN），从/>的意义来说，对于不同K值嵌套信息集的序列/>。此类信息集嵌套序列可通过有序位信道索引序列来表征，该有序位信道索引序列规定给定排名的位信道的索引，从而使得/>表示第i个最高排名的位信道的索引。不同位信道的排名可由在携带数据位时通过例如位错误概率测量的它们的相对可靠性来确定。此类有序位信道可预先确定，并存储在极性编码器和极性解码器两者中。此类序列也可由提供给定索引的位信道的排名的有序位信道排名序列/> 来等效地表示（并存储）。从并且/>的意义来说，有序位信道排名序列是有序位信道索引序列的逆。
嵌套打孔
为了达到不是2的幂的目标区块长度M，可需要对长度为的极性码的编码器的输出进行打孔，以使得不将/>个打孔位传送给接收器。支持任意区块长度M的极性码的编码器需要确定即将打孔的码位的索引的集合/>。该集合/>通常称为打孔模式，即，运用于长度为N的母码以达到/>的目标码长的p个打孔码位索引的集合。原则上，为了支持所有可能的码长，必须对于母码长度N的所有支持的值在飞行中存储或计算打孔模式的合集/>。为了降低存储要求，我们只考虑满足以下条件的嵌套打孔模式序列：
嵌套打孔属性：每当时，/>。
嵌套打孔属性意味着，。该嵌套打孔属性反映了用于在编码器输入对于不同码率导出信息位位置的嵌套信息集属性。本文中将满足该属性的打孔模式的合集/>称为嵌套打孔模式序列。只考虑生成打孔模式嵌套序列/>的打孔方法，因为打孔模式嵌套序列适合在环形或线性缓冲器中实现，如将在稍后进一步说明。此类打孔模式嵌套序列可以由有序码位索引序列/>来表征，该有序码位索引序列规定给定排名的码位的索引，以使得/>表示第i个最低排名的码位的索引。例如，可简单地通过/>来使打孔模式与有序码位索引序列相关，但是使它们相关的其它方式也是可能的。此类序列也可由提供给定索引的码位的排名的有序码位排名序列/>来等效地表示（并存储）。从/>并且/>的意义来说，有序码位排名序列是有序码位索引序列的逆。
与嵌套信息集序列类似，为了存储嵌套打孔模式的序列，只需存储有序码位索引序列，以使得/>，（它只含有一个元素，并且因此唯一地定义/>的值），其中/>是空的集合，并且/>。极性码的现有打孔方案（或打孔模式序列）中的大部分满足嵌套打孔属性。
嵌套打孔的类型
在满足嵌套打孔属性的打孔方案中，我们进一步关注两种类型：
·类型I：从起点打孔 - 从索引0开始打孔，即，
·类型II：从终点打孔 - 从索引N - 1开始打孔，即，
如下所示，只有这两种类型的打孔方案才可在编码器的输出处的打孔索引和编码器的输入处的打孔索引之间表现出对称性。正如稍后所证明，类型I打孔通常在低码率表现得更好，而类型II通常在高码率表现得更好。
本公开的实施例的一个方面是使用混合打孔方案，其中类型I的打孔方案用于一个码率区域（例如，低码率区域），并且类型II的另一种打孔方案用于另一个码率区域（例如，高码率区域），同时由这两种打孔方案（一种是类型I，并且另一种是类型II）产生的打孔模式密切相关，并且可由单个有序码位索引序列生成，如将在下文进一步描述。
与信息集的关系
对于每种打孔模式，存在应当在极性编码器的输入冻结或从携带数据位排除的p个位信道索引的对应集合/>，以便确保所得生成矩阵具有满秩，并且数据位是利用连续抵消（列表）（SC(L)）解码器可解码的。一般来说，/>可与用于指示携带K个数据位的位信道的位置的信息集/>重叠。在这种情况下，应当调整信息集，以便避免选择具有/>中的索引的位信道来携带数据。例如，当基于有序位信道索引序列/>来选择信息集时，在选择信息集时，应当跳过由落在集合/>中的/>所指示的索引。
在一些情况下，可选择恰好等于的/>，但是一般情况下不是这样的。为方便起见，如果可选择/>作为/>，那么将打孔模式/>称为互易，并且如果它对于不同数量的p个打孔位导致打孔模式序列/>，以使得对于每个/>，/>，那么将打孔方法称为互易。
由于对于编码器的输入和输出两者只需一个有序索引序列集合以便实现打孔方案，所以互易属性是期望的。因此，我们将我们的考虑进一步限制在互易的嵌套打孔方法上。现在，我们分别提供类型I和类型II的互易打孔模式的等效表征。
对于类型I打孔（即，从起点开始），可示出，使互易的必要和充分条件是它满足：
·一覆盖特性：如果并且/>，那么/>
其中意味着，对于索引j的二进制表示中的每个数字‘1’，索引i中的对应数字也必须是‘1’。直观地说，这意味着，i具有至少与j在二进制表示中一样多的“1”。为了便于描述，我们将这称为i “一覆盖”j。例如，具有二进制表示‘1001’的索引一覆盖‘0001’、‘1000’和‘0000’。
类似地，对于类型II打孔（即，从终点开始），使互易的必要和充分条件是它满足：
·零覆盖属性：如果并且/>，那么/>
其中意味着，对于索引j的二进制表示中的每个数字‘0’，索引i中的对应数字也必须是‘0’。直观地说，这意味着，i具有至少与j在二进制表示中一样多的“0”。为了便于描述，我们将这称为i “零覆盖”j。例如，具有二进制表示‘1001’的索引零覆盖‘1101’、‘1011’和‘1111’。
可验证，极性码的现有打孔方法中的大多数打孔方法到目前为止都产生打孔模式序列，每种打孔模式都满足这两个属性中的一个属性。
互补的打孔模式
类型I和类型II打孔方案通常成对出现。给定这两种类型之一的打孔模式序列，可通过下式获得另一种类型的互补打孔模式序列/>：
对于，/>
其中表示集合X的补集。由于与/>互补的打孔模式/>的互补打孔模式等于本身，所以我们将一对类型I和类型II的互补打孔方案分别称为相互互补的打孔模式。
如果通过有序码位索引序列来规定嵌套打孔模式序列/>，以使得/>并且/>，那么可利用相同的有序索引序列/>通过对于每个/>计算/>来生成互补打孔模式/>。因此，只需存储单个有序索引序列/>便可生成两个相互互补打孔模式序列，一个是类型I，并且一个是类型II。本公开的实施例的一个方面是使用混合打孔方案，其中类型I的打孔方案用于一个码率区域（例如，低码率区域），并且类型II的另一种打孔方案用于另一个码率区域（例如，高码率区域），同时选择这些打孔模式是相互互补的。这允许经由如下所述的环形或线性缓冲器来有效地实现整个打孔过程。
根据优选实施例并且作为示例，选择优选混合打孔方案中的类型I的打孔方案为：
并且可从上式获得它的类型II的补集为：
换句话说，类型I或类型II的该方案在所有索引的中间四分之二处拆分打孔位索引，但是不同类型从不同方向开始打孔。
环形/线性缓冲器实现
嵌套打孔模式适合于环形或线性缓冲器实现。不管目标码长M，都可生成个码位的区块，并根据有序索引序列/>将它加载到环形或线性缓冲器中。然后，可从缓冲器中以由特定打孔方法规定的起始位置和/或结束位置提取期望的M个码位。
例如，图3示出关于可如何生成期望的M个码位的过程的可能框图。极性编码器首先基于信息集生成N个码位，并且根据用于生成嵌套打孔模式的有序索引序列将这些码位重新排序。接着，按顺序将重新排序的码位加载到环形或线性缓冲器中。然后，取决于使用的打孔方法的类型，从环形缓冲器中提取M个码位。
在采用单个打孔方法（类型I和/或类型II）时的情况下，位重新排序区块基于相同序列并且不需要更改，这是期望的。使用单个打孔方法（或有序索引序列/>）仍然允许对于不同的码率区域使用该方法的类型I和类型II两者变型，以便利用它们的相对强度。
从环形或线性缓冲器的提取过程可通过环形缓冲器中的起始和结束位置来规定，如图4所示。对于类型I打孔，根据码位的期望数量M来调整提取过程的结束位置，而对于类型II打孔，则调整起始位置。虚线箭头描绘与没有打孔的情形相比如何调整起始（起点）和结束（终点）位置。与环形缓冲器相反，类似操作适用于线性缓冲器。
备选地，从环形缓冲器提取码位的方向可取决于采用的打孔的类型。例如，在图5中，对于类型I打孔，根据码位的期望数量M来调整起始位置，并且从缓冲器提取码位的方向也改变了（逆时针方向）。基于打孔的类型从环形缓冲器读取出内容的其它方法也是可能的。重点是，内容（即，码位）和内容的排序两者不需要根据打孔的类型和码率而改变。
本公开的实施例提供混合打孔方案，其中类型I的打孔方案用于一个码率区域（例如，低码率区域），并且类型II的另一种打孔方案用于另一个码率区域（例如，高码率区域），同时选择这些打孔模式为相互互补。这允许经由环形或线性缓冲器有效地实现整个打孔过程。
示例系统及其操作
图6示出可在其中实现本公开的实施例的蜂窝通信网络10（例如，LTE（例如，高级LTE（LTE-A）、LTE-Pro或LTE的增强版本）或5G NR网络）的一个示例。如所示，多个无线装置12（例如，UE、带宽减小的低复杂度（BL）/覆盖增强（CE）UE）向/从无线电接入节点14（例如，eNB或gNB，它是5G NR基站）无线地传送信号和接收信号，每个无线电接入节点14服务于一个或多个小区16。无线电接入节点14连接到核心网络18。
图7是根据本公开的一些实施例示出无线电节点（例如，无线电接入节点14或无线装置12）的操作的流程图。如所示，无线电节点对一组位执行极性编码，从而生成一组极性编码的码位（步骤100）。无线电节点利用混合打孔方案来对该组极性编码的码位进行打孔，混合打孔方案对于不同的代码区域使用不同的打孔模式（例如，不同的相互互补的打孔模式），如上所述（步骤102）。在一些实施例中，对该组极性编码的码位进行打孔包括：将多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位（步骤102A）；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中（步骤102B）；以及根据用于包括所述多个速率匹配的极性编码的码位的期望码率的不同代码区域之一的不同打孔模式之一，从环形缓冲器或线性缓冲器提取所述多个速率匹配的极性编码的码位，如上所述（步骤102C）。
在一些实施例中，混合打孔方案对于第一码率区域使用具有第一打孔模式的类型I打孔方案，并且对于第二码率区域使用具有第二打孔模式的类型II打孔方案，第一打孔模式和第二打孔模式是相互互补的打孔模式。此外，在一些实施例中，如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么根据类型I打孔方案的第一打孔模式从环形缓冲器或线性缓冲器提取所述多个速率匹配的极性编码的码位；或者如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域内，那么根据类型II打孔方案的第二打孔模式从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位。
在一些实施例中，无线电节点传送速率匹配的极性编码的码位（步骤104）。注意，由虚线指示可选步骤。
图8是根据本公开的一些实施例的无线装置12（例如，UE）的示意性框图。如所示，无线装置12包括电路20，电路20包括一个或多个处理器22（例如，中央处理单元（CPU）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）、数字信号处理器（DSP）等）和存储器24。无线装置12还包括一个或多个收发器26，每个收发器26包括耦合到一个或多个天线32的一个或多个传送器28和一个或多个接收器30。在一些实施例中，上文描述的无线装置12的功能性可采用硬件（例如，经由电路20内和/或（一个或多个）处理器22内的硬件）实现，或者可以采用硬件和软件的组合实现（例如，全部或部分地采用例如存储在存储器24中并由（一个或多个）处理器22执行的软件实现）。
在一些实施例中，提供包括指令的计算机程序，所述指令在由至少一个处理器22执行时使得所述至少一个处理器22进行根据本文中描述的任何实施例的无线装置12的至少一些功能性。在一些实施例中，提供含有上述计算机程序产品的载体。载体是以下之一：电子信号、光学信号、无线电信号或计算机可读存储介质（例如，诸如存储器的非暂时性计算机可读介质）。
图9是根据本公开的一些其它实施例的无线装置12（例如，UE）的示意性框图。无线装置12包括一个或多个模块34，每个模块34采用软件实现。（一个或多个）模块34提供本文中描述的无线装置12的功能性。
图10是根据本公开的一些实施例的网络节点36（例如，诸如例如eNB或gNB的无线电接入节点14）或核心网络节点的示意性框图。如图所示，网络节点36包括控制系统38，控制系统38包括包含一个或多个处理器40（例如，CPU、ASIC、DSP、FPGA和/或类似处理器）和存储器42的电路。控制系统38还包括网络接口44。在网络节点36是无线电接入节点14的实施例中，网络节点36还包括一个或多个无线电单元46，每个无线电单元46包括耦合到一个或多个天线52的一个或多个传送器48和一个或多个接收器50。在一些实施例中，上文描述的网络节点36的功能性可全部或部分地采用例如存储在存储器42中并由（一个或多个）处理器40执行的软件实现。
图11是根据本公开的一些实施例示出网络节点36（例如，无线电接入节点14或核心网络节点）的虚拟化实施例的示意性框图。如本文中所使用，“虚拟化”网络节点36是如下的网络节点36，其中网络节点36的功能性的至少一部分作为虚拟组件实现（例如，经由在（一个或多个）网络中的（一个或多个）物理处理节点上执行的（一个或多个）虚拟机）。如所示，网络节点36可选地包括控制系统38，如关于图10所描述。另外，如果网络节点36是无线电接入节点14，那么网络节点36还包括一个或多个无线电单元46，如关于图10所描述。控制系统38（如果存在的话）经由网络接口44连接到一个或多个处理节点54，处理节点54耦合到（一个或多个）网络56或作为（一个或多个）网络56的部分被包含。备选地，如果控制系统38不存在，那么一个或多个无线电单元46（如果存在的话）经由（一个或多个）网络接口连接到一个或多个处理节点54。备选地，本文中描述的网络节点36的所有功能性都可在处理节点54中实现。每个处理节点54包括一个或多个处理器58（例如，CPU、ASIC、DSP、FPGA和/或类似处理器）、存储器60和网络接口62。
在该示例中，本文中描述的网络节点36的功能64（例如，无线电接入节点14的功能）在一个或多个处理节点54处实现，或以任何期望的方式跨控制系统38（如果存在的话）和一个或多个处理节点54分布。在一些特定实施例中，本文中描述的网络节点36的一些或全部功能64作为虚拟组件实现，所述虚拟组件由在通过（一个或多个）处理节点54托管的（一个或多个）虚拟环境中实现的一个或多个虚拟机执行。如本领域普通技术人员将明白的，利用（一个或多个）处理节点54和控制系统38（如果存在的话）或备选地（一个或多个）无线电单元46（如果存在的话）之间的附加信令或通信以便进行至少一些期望的功能。显然，在一些实施例中，可不包括控制系统38，在这种情况下，（一个或多个）无线电单元46（如果存在的话）经由（一个或多个）合适的网络接口直接与（一个或多个）处理节点54通信。
在一些特定实施例中，网络节点36的较高层功能性（例如，协议栈的层3及以上以及可能层2中的一些）可在（一个或多个）处理节点54处作为虚拟组件实现（即，“在云中”实现），而较低层功能性（例如，协议栈的层1以及可能层2中的一些）可在（一个或多个）无线电单元46中以及可能在控制系统38中实现。
在一些实施例中，提供包括指令的计算机程序，所述指令在由至少一个处理器40、58执行时使得所述至少有一个处理器40、58进行根据本文中描述的任何实施例的网络节点36或处理节点54的功能性。在一些实施例中，提供含有上述计算机程序产品的载体。载体是以下之一：电子信号、光学信号、无线电信号或计算机可读存储介质（例如，诸如存储器60的非暂时性计算机可读介质）。
图12是根据本公开的一些其它实施例的网络节点36（例如，无线电接入节点14或核心网络节点）的示意性框图。网络节点36包括一个或多个模块66，每个模块66采用软件实现。（一个或多个）模块66提供本文中描述的网络节点36的功能性。
示例实施例
以下提供本公开的一些示例实施例，但不限于此。
实施例1：一种在不同码率区域处使用不同的打孔模式来（在极性编码器的输出）确定打孔码位索引的集合的方法。
实施例2：实施例1的方法，其中从两个相互互补打孔模式的序列导出不同的打孔模式。
实施例3：实施例2的方法，其中两个相互互补打孔模式的序列均在所有索引的中间四分之二处但是在不同方向上拆分打孔位索引。
实施例4：一种使用极性编码器的设备（例如，无线电节点）的操作的方法，包括：对多个位执行极性编码，以便提供多个极性编码的码位；以及利用混合打孔方案来对所述多个极性编码的码位进行打孔，以便提供多个速率匹配的极性编码的码位，其中混合打孔方案对不同码率区域使用不同的打孔模式。
实施例5：实施例4的方法，其中不同的打孔模式是相互互补的打孔模式。
实施例6：实施例5的方法，其中利用混合打孔方案来对所述多个极性编码的码位进行打孔以便提供多个速率匹配的极性编码的码位包括：将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；以及根据用于不同代码区域之一的不同打孔模式之一，从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位，所述不同代码区域之一包括所述多个速率匹配的极性编码的码位的期望码率。
实施例7：实施例4的方法，其中混合打孔方案对于第一码率区域使用具有第一打孔模式的类型I打孔方案，并且对于第二码率区域使用具有第二打孔模式的类型II打孔方案，第一打孔模式和第二打孔模式是相互互补的打孔模式。
实施例8：实施例7的方法，其中利用混合打孔方案来对所述多个极性编码的码位进行打孔以便提供多个速率匹配的极性编码的码位包括：将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；以及如果所述多个速率匹配的极性编码的码位的期望码率位于第一码率区域中，那么根据类型I打孔方案的第一打孔模式从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位，或者如果所述多个速率匹配的极性编码的码位的期望码率位于第二码率区域中，那么根据类型II打孔方案的第二打孔模式从环形缓冲器或线性缓冲器中提取所述多个速率匹配的极性编码的码位。
实施例9：实施例4至8中任一实施例的方法，还包括传送所述多个速率匹配的极性编码的码位。
实施例10：一种利用极性编码器的设备（例如，无线电节点），该设备适于执行实施例1至9中任一实施例的方法。
实施例11：一种设备（例如，无线电节点），包括：极性编码器；以及与极性编码器相关联的电路，该电路与极性编码器一起可操作以执行实施例1至9中任一实施例的方法。
实施例12：一种包括一个或多个模块的设备（例如，无线电节点），所述一个或多个模块可操作以执行实施例1至9中任一实施例的方法。
本公开中可使用以下缩写中的至少一些缩写。如果缩写之间有不一致，那么应优先考虑上文如何使用它。如果在下面多次列出，那么第一列表应该比任何后续（一个或多个）列表更优先。
本领域技术人员将意识到对本公开的实施例的改进和修改。所有此类改进和修改都视为在本文中公开的概念的范围内。
参考文献列表：
/>
Claims (19)
1.一种利用极性编码器的无线电节点的操作的方法，包括：
对多个位执行(100)极性编码，以便提供多个极性编码的码位；以及
利用混合打孔方案来对所述多个极性编码的码位进行打孔(102)，以便提供多个速率匹配的极性编码的码位，其中所述混合打孔方案对不同码率区域使用不同的打孔模式。
2.如权利要求1所述的方法，其中所述不同的打孔模式是相互互补的打孔模式。
3.如权利要求2所述的方法，其中利用所述混合打孔方案来对所述多个极性编码的码位进行打孔(102)以便提供所述多个速率匹配的极性编码的码位包括：
将所述多个极性编码的码位重新排序(102A)，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储(102B)在环形缓冲器或线性缓冲器中；以及
根据用于不同代码区域之一的不同打孔模式之一，从所述环形缓冲器或所述线性缓冲器中提取(102C)所述多个速率匹配的极性编码的码位，所述不同代码区域之一包括所述多个速率匹配的极性编码的码位的期望码率。
4.如权利要求3所述的方法，其中：
所述不同打孔模式包括第一码率区域的第一打孔模式和第二码率区域的第二打孔模式，其中所述第一打孔模式和所述第二打孔模式是相互互补的打孔模式；
所述多个极性编码的码位包括N个位；并且
从所述环形缓冲器或所述线性缓冲器中提取(102C)所述多个速率匹配的极性编码的码位包括：
如果所述多个速率匹配的极性编码的码位的所述期望码率位于所述第一码率区域中，那么从所述环形缓冲器或所述线性缓冲器中提取前M个位；以及
如果所述多个速率匹配的极性编码的码位的所述期望码率位于所述第二码率区域中，那么从所述环形缓冲器或所述线性缓冲器中在所述环形缓冲器或所述线性缓冲器的第(N-M)个位开始提取M个位；
其中M<N。
5.如权利要求1所述的方法，其中所述混合打孔方案对于第一码率区域使用具有第一打孔模式的第一打孔方案，并且对于第二码率区域使用具有第二打孔模式的第二打孔方案，所述第一打孔模式和所述第二打孔模式是相互互补的打孔模式。
6.如权利要求5所述的方法，其中利用所述混合打孔方案来对所述多个极性编码的码位进行打孔以便提供所述多个速率匹配的极性编码的码位包括：
将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；以及
如果所述多个速率匹配的极性编码的码位的期望码率位于所述第一码率区域内，那么根据所述第一打孔方案的所述第一打孔模式从所述环形缓冲器或所述线性缓冲器中提取所述多个速率匹配的极性编码的码位，或者如果所述多个速率匹配的极性编码的码位的所述期望码率位于所述第二码率区域内，那么根据所述第二打孔方案的所述第二打孔模式从所述环形缓冲器或所述线性缓冲器中提取所述多个速率匹配的极性编码的码位。
7.如权利要求5所述的方法，其中：
所述不同打孔模式包括所述第一码率区域的所述第一打孔模式和所述第二码率区域的所述第二打孔模式，其中所述第一打孔模式和所述第二打孔模式是相互互补的打孔模式；
所述多个极性编码的码位包括N个位；并且
利用所述混合打孔方案来对所述多个极性编码的码位进行打孔以便提供所述多个速率匹配的极性编码的码位包括：
将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；
将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；
如果所述多个速率匹配的极性编码的码位的期望码率位于所述第一码率区域内，那么根据所述第一打孔方案的所述第一打孔模式从所述环形缓冲器或所述线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位；以及
如果所述多个速率匹配的极性编码的码位的所述期望码率位于所述第二码率区域内，那么根据所述第二打孔方案的所述第二打孔模式从所述环形缓冲器或所述线性缓冲器中在所述环形缓冲器或所述线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；
其中M<N。
8.如权利要求1至7中任一权利要求所述的方法，还包括传送所述多个速率匹配的极性编码的码位。
9.一种利用极性编码器的无线电节点的操作的方法，包括：
对多个位执行(100)极性编码，以便提供多个极性编码的码位；
将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；
将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；
如果多个速率匹配的极性编码的码位的期望码率位于第一码率区域内，那么从所述环形缓冲器或所述线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位；以及
如果所述多个速率匹配的极性编码的码位的所述期望码率位于第二码率区域内，那么从所述环形缓冲器或所述线性缓冲器中在所述环形缓冲器或所述线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；
其中M<N。
10.如权利要求9所述的方法，其中：
将所述多个极性编码的码位重新排序包括根据表征所述第一码率区域的第一打孔模式嵌套序列的有序序列来将所述多个极性编码的码位重新排序；
其中所述第一码率区域的所述第一打孔模式嵌套序列和所述第二码率区域的第二打孔模式嵌套序列相互互补。
11.一种利用极性编码器的无线电节点，所述无线电节点适于：
对多个位执行极性编码，以便提供多个极性编码的码位；以及
利用混合打孔方案来对所述多个极性编码的码位进行打孔，以便提供多个速率匹配的极性编码的码位，其中所述混合打孔方案对不同的码率区域使用不同的打孔模式。
12.如权利要求11所述的无线电节点，其中所述无线电节点进一步适于执行根据权利要求2至8中任一权利要求所述的方法。
13.一种利用极性编码器的无线电节点，所述无线电节点适于：
对多个位执行极性编码，以便提供多个极性编码的码位；
将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；
将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；
如果多个速率匹配的极性编码的码位的期望码率位于第一码率区域内，那么从所述环形缓冲器或所述线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位；以及
如果所述多个速率匹配的极性编码的码位的所述期望码率位于第二码率区域内，那么从所述环形缓冲器或所述线性缓冲器中在所述环形缓冲器或所述线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；
其中M<N。
14.如权利要求13所述的无线电节点，其中所述无线电节点进一步适于根据表征所述第一码率区域的第一打孔模式嵌套序列的有序序列来将所述多个极性编码的码位重新排序；
其中所述第一码率区域的所述第一打孔模式嵌套序列和所述第二码率区域的第二打孔模式嵌套序列相互互补。
15.一种无线电节点，包括：
极性编码器，所述极性编码器可操作以对多个位执行极性编码，从而提供多个极性编码的码位；以及
与所述极性编码器相关联的电路，所述电路可操作以利用混合打孔方案来对所述多个极性编码的码位进行打孔，从而提供多个速率匹配的极性编码的码位，其中所述混合打孔方案对不同的码率区域使用不同的打孔模式。
16.如权利要求15所述的无线电节点，其中所述电路还可操作以执行根据权利要求2至8中任一权利要求所述的方法。
17.一种无线电节点，包括：
极性编码器，所述极性编码器可操作以对多个位执行极性编码，以提供多个极性编码的码位；以及
与所述极性编码器相关联的电路，所述电路可操作以：
将所述多个极性编码的码位重新排序，以便提供多个重新排序的极性编码的码位；
将所述多个重新排序的极性编码的码位存储在环形缓冲器或线性缓冲器中；
如果多个速率匹配的极性编码的码位的期望码率位于第一码率区域内，那么从所述环形缓冲器或所述线性缓冲器中提取前M个位以作为所述多个速率匹配的极性编码的码位；以及
如果所述多个速率匹配的极性编码的码位的所述期望码率位于第二码率区域内，那么从所述环形缓冲器或所述线性缓冲器中在所述环形缓冲器或所述线性缓冲器的第(N-M)个位开始提取M个位以作为所述多个速率匹配的极性编码的码位；
其中M<N。
18.如权利要求17所述的无线电节点，其中所述电路还适于根据表征所述第一码率区域的第一打孔模式嵌套序列的有序序列来将所述多个极性编码的码位重新排序；
其中所述第一码率区域的所述第一打孔模式嵌套序列与所述第二码率区域的第二打孔模式嵌套序列相互互补。
19.一种包括一个或多个模块的无线电节点，所述一个或多个模块可操作以执行根据权利要求1至10中任一权利要求所述的方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762476452P | 2017-03-24 | 2017-03-24 | |
| US62/476452 | 2017-03-24 | ||
| PCT/IB2018/051935 WO2018172973A1 (en) | 2017-03-24 | 2018-03-22 | Puncturing of polar codes with complementary sequences |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110622426A CN110622426A (zh) | 2019-12-27 |
| CN110622426B true CN110622426B (zh) | 2023-12-01 |
Family
ID=61868560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880033924.8A Active CN110622426B (zh) | 2017-03-24 | 2018-03-22 | 用互补序列打孔极性码 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11012102B2 (zh) |
| EP (2) | EP4009531A1 (zh) |
| CN (1) | CN110622426B (zh) |
| WO (1) | WO2018172973A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108667568B (zh) * | 2017-07-28 | 2019-11-19 | 华为技术有限公司 | 一种Polar码编码方法及装置 |
| WO2020069635A1 (en) * | 2018-10-03 | 2020-04-09 | Qualcomm Incorporated | Equivalent puncture sets for polar coded re-transmissions |
| CN109194338A (zh) * | 2018-11-07 | 2019-01-11 | 桂林电子科技大学 | 一种混合节点多比特处理的极化码译码方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3113387A1 (en) * | 2014-03-21 | 2017-01-04 | Huawei Technologies Co., Ltd | Polar code rate-matching method and rate-matching device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8189559B2 (en) * | 2007-07-23 | 2012-05-29 | Samsung Electronics Co., Ltd. | Rate matching for hybrid ARQ operations |
| KR101951663B1 (ko) * | 2012-12-14 | 2019-02-25 | 삼성전자주식회사 | Crc 부호와 극 부호에 의한 부호화 방법 및 장치 |
| CN105493424B (zh) * | 2013-12-31 | 2019-02-01 | 华为技术有限公司 | 一种Polar码的处理方法、系统及无线通信装置 |
| CN105874737B (zh) * | 2014-03-24 | 2020-09-04 | 华为技术有限公司 | 极性码的速率匹配方法和速率匹配装置 |
| CN107370560B (zh) * | 2016-05-12 | 2020-04-21 | 华为技术有限公司 | 一种极化码的编码和速率匹配方法、装置及设备 |
| US10805939B2 (en) * | 2017-01-11 | 2020-10-13 | Qualcomm Incorporated | Control channel code rate selection |
| KR102428522B1 (ko) * | 2018-04-05 | 2022-08-03 | 삼성전자 주식회사 | 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법 |
-
2018
- 2018-03-22 US US16/497,062 patent/US11012102B2/en active Active
- 2018-03-22 EP EP22154271.5A patent/EP4009531A1/en active Pending
- 2018-03-22 CN CN201880033924.8A patent/CN110622426B/zh active Active
- 2018-03-22 WO PCT/IB2018/051935 patent/WO2018172973A1/en active Application Filing
- 2018-03-22 EP EP18715136.0A patent/EP3602797B1/en active Active
-
2021
- 2021-05-17 US US17/322,573 patent/US11936402B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3113387A1 (en) * | 2014-03-21 | 2017-01-04 | Huawei Technologies Co., Ltd | Polar code rate-matching method and rate-matching device |
Non-Patent Citations (2)
| Title |
|---|
| 佚名.Polar Code Design Features for Control Channels .http://www.3gpp.org.2017,第RAN WG1卷(第Spokane期),116-120. * |
| 佚名.Rate Matching of Polar Codes for eMBB.http://www.3gpp.org.2017,第RAN WG1卷(第Athens期),213-217. * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200266841A1 (en) | 2020-08-20 |
| EP4009531A1 (en) | 2022-06-08 |
| US20210273662A1 (en) | 2021-09-02 |
| WO2018172973A1 (en) | 2018-09-27 |
| EP3602797B1 (en) | 2022-02-02 |
| CN110622426A (zh) | 2019-12-27 |
| EP3602797A1 (en) | 2020-02-05 |
| US11936402B2 (en) | 2024-03-19 |
| US11012102B2 (en) | 2021-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115173991B (zh) | 一种速率匹配的方法和装置 | |
| CN107342846B (zh) | 一种编码方法、无线设备和芯片 | |
| JP2020527297A (ja) | インタリーブを伴う連接ポーラ符号 | |
| US11936402B2 (en) | Puncturing of polar codes with complementary sequences | |
| KR102349879B1 (ko) | 폴라 코드들에 대한 crc 인터리빙 패턴 | |
| US11212037B2 (en) | Enhanced information sequences for polar codes | |
| US11159179B2 (en) | Enhanced information sequences for polar codes | |
| US11152959B2 (en) | Enhanced information sequences for polar codes | |
| US11228321B2 (en) | System and method for processing polar code | |
| EP3656059B1 (en) | Enhanced information sequences for polar codes | |
| US11206044B2 (en) | Method and terminal for channel encoding using polar code | |
| US11632138B2 (en) | UPO compliant information sequences for polar codes | |
| US20220029638A1 (en) | Method and apparatus for transmitting data on basis of polar coding in wireless communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |