JP2020527297A - インタリーブを伴う連接ポーラ符号 - Google Patents

インタリーブを伴う連接ポーラ符号 Download PDF

Info

Publication number
JP2020527297A
JP2020527297A JP2019537214A JP2019537214A JP2020527297A JP 2020527297 A JP2020527297 A JP 2020527297A JP 2019537214 A JP2019537214 A JP 2019537214A JP 2019537214 A JP2019537214 A JP 2019537214A JP 2020527297 A JP2020527297 A JP 2020527297A
Authority
JP
Japan
Prior art keywords
bits
data bits
parity
interleaved
bit sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019537214A
Other languages
English (en)
Other versions
JP6963620B2 (ja
Inventor
デニス フイ，
デニス フイ，
ユーフェイ ブランケンシップ，
ユーフェイ ブランケンシップ，
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン（パブル）, テレフオンアクチーボラゲット エルエム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Publication of JP2020527297A publication Critical patent/JP2020527297A/ja
Application granted granted Critical
Publication of JP6963620B2 publication Critical patent/JP6963620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

インタリーブを伴う連接ポーラ符号化に関連するシステム及び方法が開示される。 いくつかの実施形態において、無線ノードによる送信用の複数のデータビットの符号化を行うための、当該無線ノードの動作方法は、第１の複数の符号化ビットを提供するために、線形符号器を用いて複数のデータビットを符号化することを含み、第１の複数の符号化ビットは、複数のパリティビットと、複数のデータビットとを含む。本方法は、複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って第１の複数の符号化ビットをインタリーブすることと、無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器を用いて複数のインタリーブ済みビットを符号化することと、
を更に含む。

Description

関連出願
本出願は、2017年1月10日に提出された仮特許出願番号62/444,560の利益を主張し、その開示はその全体が本明細書で援用される。
技術分野
本開示の実施形態は、無線通信の分野に関するものであり、より具体的には、インタリーブを伴う連接ポーラ符号を実装するための方法、装置、及びシステムに関するものである。
Arikan［1］によって提案されたポーラ符号は、低複雑度の逐次除去（ＳＣ：Successive Cancellation）復号器の下で、バイナリ入力離散メモリレスチャネルの対称容量を達成するために証明可能な発展的な符号化方式の最上位である。しかし、ＳＣの下でのポーラ符号の有限長性能は、低密度パリティ検査（ＬＤＰＣ）符号やターボ符号等の、他の最新のチャネル符号化方式と比べて競争力がない。その後、ＳＣリスト（ＳＣＬ：SC List）復号器が［2］で提案され、これは最適な最尤（ＭＬ：Maximum-Likelihood）復号器の性能に近づくことができる。単純な巡回冗長検査（ＣＲＣ）符号化を連接することにより、連接ポーラ符号の性能が、最適化されたＬＤＰＣ符号及びターボ符号の性能と競合することが示された。その結果、ポーラ符号は、将来の第５世代（５Ｇ）無線通信システムの候補と考えられている。
ポーラ符号化の主なアイデアは、同一のバイナリ入力チャネルのペアを、元のバイナリ入力チャネルよりも優れた品質と悪い品質の、異なる品質の２つの異なるチャネルに変換することである。バイナリ入力チャネルの２M個の独立した使用のセットでこのようなペアワイズ分極（polarizing）動作を繰り返すことにより、様々な品質の２M個の「ビットチャネル」のセットが得られる。これらのビットチャネルの一部はほぼ完璧（即ち、エラー無し）である一方で、残りのビットチャネルはほとんど役に立たない（即ち、全体的にノイズが多い）。ポイントは、ほぼ完全なチャネルを使用してデータを受信機に送信する一方で、役に立たないチャネルへの入力を、受信機に既知の固定値又は凍結値（例えば、０）に設定することである。このため、ほとんど役に立たないチャネル及びほぼ完全なチャネルへの入力ビットは、一般に、それぞれ凍結ビット及び非凍結（又は情報）ビットと称される。非凍結ビットのみが、ポーラ符号でデータを伝送するために使用される。図１には、長さ８のポーラ符号の構成の図が示されている。
Arikan［1］によって提案された元のポーラ符号は、低複雑度のＳＣ復号器で容量を達成することが証明されたが、ＳＣの下でのポーラ符号の有限長性能は、ＬＤＰＣ符号やターボ符号等の他の最新のチャネル符号化方式と比べて競争力がない。より複雑な復号器、つまりＳＣＬ復号器が［2］で提案されており、そこでは、復号プロセスにおいて複数の生き残り決定パスのリストが維持されるが、結果として得られる性能はまだ不十分である。［2］では、線形外符号、つまりＣＲＣ符号を、元のポーラ符号を内符号として連接することにより、外符号を使用して、リスト内の候補パスのいずれかが正しく復号されるかを検査できることが更に提案された。このような２ステップの復号プロセスにより、性能が大幅に向上し、ポーラ符号が最適化されたＬＤＰＣ符号及びターボ符号の性能と競合するようになる。ただし、このような２ステップの復号プロセスは、各ステップが他の（内又は外）符号の構成を考慮していないため、一般的には準最適である。
インタリーブを伴う連接ポーラ符号化に関連するシステム及び方法が開示される。いくつかの実施形態において、無線ノードによる送信用の複数のデータビットの符号化を行うための、当該無線ノードの動作方法は、第１の複数の符号化ビットを提供するために、線形符号器を用いて複数のデータビットを符号化することを含み、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む。本方法は更に、複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブすることと、前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器を用いて前記複数のインタリーブ済みビットを符号化することと、を含む。いくつかの実施形態において、データビットとパリティビットのインタリーブを伴うこの連接ポーラ符号化により、受信機における単一ステップ復号が可能になる。いくつかの実施形態において、データビットとパリティビットのインタリーブにより、復号プロセスの早い段階でパリティビットのビット単位の検査が可能になり、復号プロセスの遅延が削減される。
いくつかの実施形態において、前記インタリービングマッピングは、前記複数のインタリーブ済みビットを、前記ポーラ符号器の入力へマッピングする。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記線形符号器を用いて前記複数のデータビットを符号化することは、生成器行列
Figure 2020527297
に従って前記複数のデータビットを符号化することを含み、ここで、Ｉは、サイズＫ×Ｋの単位行列であり、Ｋは、前記複数のデータビットに含まれるデータビットの数であり、Ｐouterは、前記複数のパリティビットのそれぞれを、前記複数のデータビットの個別のサブセットの関数として定めるパリティ行列である。更に、インタリービングマッピングφ(・)は、
Figure 2020527297
として定義され、ｂは、複数のインタリーブ済みビットを、ポーラ符号器の複数の非凍結入力へマッピングし、φcは、行置換行列Φrと共に
Figure 2020527297
を提供する列置換行列Φcの列置換マッピングであり、ここで、Ｇ' outerは、Ｋがちょうど単位行列Ｉのものである上ブロック三角行列である。
いくつかの実施形態において、線形符号器は、巡回冗長検査（ＣＲＣ）符号器である。
無線ノードによる送信用の複数のデータビットの符号化を行うための当該無線ノードの実施形態も開示される。いくつかの実施形態において、無線ノードによる送信用の複数のデータビットの符号化を行うための当該無線ノードは、第１の複数の符号化ビットを提供するために、線形符号器を用いて複数のデータビットを符号化するように構成され、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む。無線ノードは更に、複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブし、前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器を用いて、前記複数のインタリーブ済みビットと１つ以上の凍結ビットとを符号化するように構成される。
無線ノードによる送信用の複数のデータビットの符号化を行うための当該無線ノードは、送信機と、少なくとも１つのプロセッサとを備え、当該少なくとも１つのプロセッサは、第１の複数の符号化ビットを提供するために、線形符号器を用いて複数のデータビットを符号化するように動作可能であり、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む。前記少なくとも１つのプロセッサは更に、複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブし、前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器を用いて前記複数のインタリーブ済みビットと、１つ以上の凍結ビットとを符号化するように動作可能である。
いくつかの実施形態において、前記インタリービングマッピングは、前記複数のインタリーブ済みビットを、前記ポーラ符号器の入力へマッピングする。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
前記線形符号器を用いて前記複数のデータビットを符号化するために、前記無線ノードは、更に、生成器行列
Figure 2020527297
に従って前記複数のデータビットを符号化するように動作可能であり、ここで、Ｉは、サイズＫ×Ｋの単位行列であり、Ｋは、前記複数のデータビットに含まれるデータビットの数であり、Ｐouterは、前記複数のパリティビットのそれぞれを、前記複数のデータビットの個別のサブセットの関数として定めるパリティ行列である。更に、インタリービングマッピングφ(・)は、
Figure 2020527297
として定義され、ｂは、複数のインタリーブ済みビットを、ポーラ符号器の複数の非凍結入力へマッピングし、φcは、行置換行列Φrと共に
Figure 2020527297
を提供する列置換行列Φcの列置換マッピングであり、ここで、Ｇ' outerは、Ｋがちょうど単位行列Ｉのものである上ブロック三角行列である。
いくつかの実施形態において、線形符号器は、ＣＲＣ符号器である。
無線ノードによって受信された複数の符号化ビットの復号を行うための、当該無線ノードの動作方法の実施形態も開示される。いくつかの実施形態において、無線ノードによって受信された複数の符号化ビットの復号を行うための、当該無線ノードの動作方法は、第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号することを含み、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む。本方法は更に、インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすることによって、前記複数のパリティビット及び前記複数のデータビットを提供することを含む。
いくつかの実施形態において、前記複数の符号化ビットを復号することは、修正逐次除去リスト（ＳＣＬ）ポーラ復号器を用いて、前記複数の符号化ビットの複数の入力対数尤度比（ＬＬＲ：Log-Likelihood Ratios）を復号することを含み、前記複数の符号化ビットは、前記複数のインタリーブ済みビットのポーラ符号化により生じる複数のポーラ符号化ビットであり、当該複数のインタリーブ済みビットは、前記複数のデータビットと、前記インタリービングマッピングに従って前記複数のデータビットとインタリーブされた前記複数のパリティビットとを含み、前記修正ＳＣＬポーラ復号器は、前記インタリービングマッピングを考慮するＳＣＬポーラ復号器である。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のデータビット及び前記複数のパリティビットは、前記複数のデータビットのＣＲＣ符号化の結果である。
無線ノードによって受信された複数の符号化ビットの復号を行うための当該無線ノードの実施形態も開示される。いくつかの実施形態において、無線ノードによって受信された複数の符号化ビットの復号を行うための当該無線ノードは、第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号するように構成されており、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む。前記無線ノードは更に、インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすることによって、前記複数のパリティビット及び前記複数のデータビットを提供するように構成されている。
いくつかの実施形態において、無線ノードによって受信された複数の符号化ビットの復号を行うための当該無線ノードは、送信機と、少なくとも１つのプロセッサと、を備え、当該少なくとも１つのプロセッサは、第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号することであって、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む、復号することと、インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすることによって、前記複数のパリティビット及び前記複数のデータビットを提供することと、を行うように構成されている。
いくつかの実施形態において、前記複数の符号化ビットを復号するために、前記少なくとも１つのプロセッサは、更に、修正ＳＣＬポーラ復号器を用いて、前記複数の符号化ビットの複数の入力ＬＬＲを復号するように動作可能であり、前記複数の符号化ビットは、前記複数のインタリーブ済みビットのポーラ符号化により生じる複数のポーラ符号化ビットであり、当該複数のインタリーブ済みビットは、前記複数のデータビットと、前記インタリービングマッピングに従って前記複数のデータビットとインタリーブされた前記複数のパリティビットとを含み、前記修正ＳＣＬポーラ復号器は、前記インタリービングマッピングを考慮するＳＣＬポーラ復号器である。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数である。更に、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである。
いくつかの実施形態において、前記複数のデータビット及び前記複数のパリティビットは、前記複数のデータビットのＣＲＣ符号化の結果である。
本明細書に組み込まれて本明細書の一部を形成する添付図面は、本開示のいくつかの態様を示し、明細書とともに本開示の原理を説明するのに用いられる。
図１は、本開示の種々の実施形態に係る、Ｎ＝８のポーラ符号構成の例である。
図２は、本開示のいくつかの実施形態に係るセルラ通信ネットワークの一例を示す。
図３は、本開示の一実施形態に係る、インタリーブ連接ポーラ符号の符号器構成の図である。
図４は、本開示のいくつかの実施形態に係る、図３の符号器構成の動作を示すフローチャートである。
図５は、本開示の一実施形態に係る、インタリーブ連接ポーラ符号のための１ステップ復号器構成の図である。
図６は、本開示のいくつかの実施形態に係る、図５の復号器構成の動作を示すフローチャートである。
図７は、本開示の例示的な実施形態に係る、インタリーバの設計のフローチャートである。
図８は、本開示の種々の例示的な実施形態に係る、無線アクセスノードの例示的なブロック図である。
図９は、本開示の種々の実施形態に係る、無線アクセスノードの実施形態の例示的なブロック図である。
図１０は、本明細書に記載の種々の実施形態に係る、例示的な仮想化無線アクセスノードの図である。
図１１は、本明細書に記載の種々の実施形態に係る、例示的なユーザ装置デバイス（ＵＥ）のブロック図である。
図１２は、本明細書に記載の種々の実施形態に係る、例示的なＵＥのブロック図である。
以下に記載される実施形態は、当業者が実施形態を実施することを可能にし、実施形態を実施する最良の形態を例示するための情報を表す。添付図面に照らして以下の説明を読むと、当業者は本開示の概念を理解し、本明細書で特に対処されていないこれらの概念の応用を認識するであろう。これらの概念及び応用は本開示の範囲内にあることを理解されたい。
以下の説明では、多数の特定の詳細が示されている。しかしながら、本開示の実施形態は、これらの特定の詳細なしで実施されうることが理解される。他の例では、この説明の理解を不明瞭にしないために、周知の回路、構造、及び技術については詳細に示されていない。当業者は、含まれている説明を用いて、過度の実験なしに適切な機能を実装することができるであろう。
本明細書における「一実施形態」、「実施形態」、「実施形態例」等への言及は、記載された実施形態が特定の特徴、構造、又は特性を含みうることを示すが、全ての実施形態が必ずしも特定の特徴、構造、又は特性を含むとは限らない。また、そのような表現が必ずしも同じ実施形態を指しているわけではない。更に、特定の特徴、構造、又は特性が実施形態に関連して説明される場合、明示的に記載されているか否かによらず、他の実施形態に関連してそのような特性、構造、又は特性を実装することは当業者の知識の範囲内である。
以下の説明及び請求項では、「結合された（coupled）」及び「接続された（connected）」という用語をそれらの派生語とともに使用する場合がある。これらの用語は互いに同義語として意図されていないことが理解されるべきである。「結合された」は、互いに直接物理的又は電気的に接触している場合とそうでない場合とがある、２つ以上の要素が互いに協調又は相互作用することを示すために用いられる。「接続された」は、互いに結合された２つ以上の要素間の通信の確立を示すために用いられる。
以下に記載される実施形態は、当業者が実施形態を実施することを可能にし、実施形態を実施する最良の形態を例示するための情報を表す。添付図面に照らして以下の説明を読むと、当業者は本開示の概念を理解し、本明細書で特に対処されていないこれらの概念の応用を認識するであろう。これらの概念及び応用は本開示の範囲内にあることを理解されたい。
無線ノード：本明細書で使用される「無線ノード」は、無線アクセスノード又は無線デバイスである。
無線アクセスノード：本明細書で使用される「無線アクセスノード」は、信号を無線で送信及び／又は受信するように動作するセルラ通信ネットワークの無線アクセスネットワーク内の任意のノードである。無線アクセスノードのいくつかの例には、基地局（例えば、第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ）ネットワークの拡張又は発展型ノードＢ（ｅＮＢ）、又はｇＮＢと称される第５世代（５Ｇ）Ｎｅｗ Ｒａｉｏ（ＮＲ）の基地局）、高電力又はマクロ基地局、低電力基地局（例えば、マイクロ基地局、ピコ基地局、ホームｅＮＢ等）、及びリレーノードが含まれるが、これらに限定されない。
コアネットワークノード：本明細書で使用される「コアネットワークノード」は、コアネットワーク内の任意のタイプのノードである。コアネットワークノードのいくつかの例には、例えば、モビリティ管理エンティティ（ＭＭＥ：Mobility Management Entity）、パケットデータネットワークゲートウェイ（Ｐ−ＧＷ：Packet Data Network Gateway）、サービス能力公開機能（ＳＣＥＦ：Service Capability Exposure Function）などが含まれる。
無線デバイス：本明細書で使用される「無線デバイス」は、（複数の）無線アクセスノードに信号を無線で送信及び／又は受信することにより、セルラ通信ネットワークにアクセスする（即ち、セルラ通信ネットワークによるサービスを受ける）任意のタイプのデバイスである。無線デバイスのいくつかの例には、３ＧＰＰネットワークのユーザ装置デバイス（ＵＥ）及びマシン型通信（ＭＴＣ）デバイスが含まれるが、これらに限定されない。
ネットワークノード：本明細書で使用される「ネットワークノード」は、無線アクセスネットワークの一部と、セルラ通信ネットワーク／システムのコアネットワークとのいずれかである、任意のノードである。
本明細書で与えられる説明は、３ＧＰＰセルラ通信システムに焦点を合わせており、それ故に、３ＧＰＰ ＬＴＥ若しくはＮＲの用語、又は３ＧＰＰ ＬＴＥ若しくはＮＲの用語に類似した用語が頻繁に使用されることに留意されたい。しかしながら、本明細書で開示される概念は、ＬＴＥ、ＮＲ、又は３ＧＰＰシステムに限定されない。
本明細書で開示されるように、線形外符号（例えば、巡回冗長検査（ＣＲＣ）符号）とポーラ内符号との間にビットインタリーバを追加する方法、システム、及び装置が開示される。このようなインタリーバにより、外符号によって生成されたパリティビットの一部を早期に使用して、ポーラ内符号用の修正逐次除去リスト（ＳＣＬ）復号器で行われた決定にプラスの影響を与えることができる。典型的な利点によれば、これにより、連接符号全体の単一ステップ復号が可能になるとともに、その対応する２ステップのものよりも優れた性能が得られる。
本明細書で説明するように、インタリーバの設計は、線形外符号の組織生成行列の行及び列の置換によって達成できる。結果として得られるインタリービングマッピングが与えられると、修正ＳＣＬ復号器は、線形外符号によって生成されたパリティビットを考慮しながら、ポーラ内符号を復号できる。
種々の実施形態によれば、本明細書の特徴の利点は、ポーラ内符号が最初に復号され、次に外符号が復号される２ステップ復号プロセスとは対照的に、インタリーバの賢明な設計を通じて、任意の線形外符号とポーラ内符号との連接のための単一ステップ復号プロセスを可能にすることである。このような単一ステップ復号では、ポーラ内符号及び線形外符号の構成を一緒に考慮することで、２ステップのソリューションと比べて性能が向上する。また、ハードウェアで必要なインタフェースの量も削減されるため、全体的なデ復号遅延も削減される。
更に、ＣＲＣ検査は、個々のＣＲＣビットについてビットごとに実行できる。これは、ＣＲＣビットの長さＫCRCのベクトル全体がＣＲＣ検査で使用される既存の方法とは対照的であり、ＫCRCは、ＣＲＣ符号によって生成されるパリティビット又はＣＲＣビットの数を示す。
ＣＲＣ検査は、ＳＣＬ復号中に実行できる。これは、ＳＣＬ復号の最後でのみＣＲＣ検査を実行する既存の方法とは対照的である。
以下の詳細な説明及び図面に照らして、当業者には他の様々な特徴及び利点が明らかになるであろう。
図２は、本開示のいくつかの実施形態に係るセルラ通信ネットワーク２００の一例を示す。本明細書に記載の実施形態では、セルラ通信ネットワーク２００は５Ｇ ＮＲネットワークである。この例では、セルラ通信ネットワーク２００は、ＬＴＥではｅＮＢと称され、５Ｇ ＮＲではｇＮＢと称される基地局２０２−１及び２０２−２を含み、これらは対応するマクロセル２０４−１及び２０４−２を制御する。基地局２０２−１及び２０２−２は、本明細書では集合的に基地局２０２と一般的に称されるとともに、個別に基地局２０２と称される。マクロセル２０４−１及び２０２−２は、本明細書では集合的にマクロセル２０４と一般的に称されるとともに、個別にマクロセル２０４と称される。セルラ通信ネットワーク２００は、対応するスモールセル２０８−１〜２０８−４を制御するいくつかの低電力ノード２０６−１〜２０６−４も含む。低電力ノード２０６−１〜２０６−４は、スモール基地局（ピコ又はフェムト基地局等）又はリモートラジオヘッド（ＲＲＨ）等であってもよい。特に、図示されていないが、スモールセル２０８−１〜２０８−４の１つ以上は、基地局２０２によって代替的に提供されてもよい。低電力ノード２０６−１〜２０６−４は、本明細書では集合的に低電力ノード２０６と称されるとともに、個別に低電力ノード２０６と称される。スモールセル２０８−１〜２０８−４は、本明細書では集合的にスモールセル２０８と一般的に称されるとともに、個別にスモールセル２０８と称される。基地局２０２（及びオプションとして低電力ノード２０６）は、コアネットワーク２１０に接続されている。
基地局２０２及び低電力ノード２０６は、対応するセル２０４及び２０８内の無線デバイス２１２−１〜２１２−５にサービスを提供する。無線デバイス２１２−１〜２１２−５は、本明細書では集合的に無線デバイス２１２と一般的に称されるとともに、個別に無線デバイス２１２と称される。無線デバイス２１２は、本明細書ではＵＥと称されることもある。
様々なネットワークノードが、以下で説明する機能を実行しうる。例えば、基地局２０２又は２０６のようなアクセスノード（例えば、ｅＮＢ又はｇＮＢ）は、本明細書で提供される様々なインタリービングステップを実行しうる。一例によれば、当業者は、受信機（例えば、無線デバイス２１２又はＵＥの受信機）が対応する復号を実行できることを理解するであろう。当然ながら、本明細書で説明する機能を実行するために無線ノードの様々な組み合わせが実装されうることは、当業者によって容易に理解されるであろう。
本明細書で説明する様々な実施形態は、わずかに修正されたＳＣＬポーラ復号器を使用して、内符号器と外符号器との両方の構成を一緒に活用するために単一パス又は単一ステップ復号を実行できるように、線形外符号とポーラ内符号との連接の間に慎重に設計されたインタリーバを追加することを対象としている。このようなインタリーバにより、外符号によって生成されたパリティビットの一部を早期に使用して、ポーラ内符号用の修正ＳＣＬ復号器で行われた決定にプラスの影響を与えることができる。これにより、連接符号全体の単一ステップ復号が可能になるとともに、その対応する２ステップのものよりも優れた性能が得られる。
インタリーバは本明細書の特徴の重要な側面でありうるため、線形外符号の行及び列の置換によってインタリーバの設計をどのように達成できるかについても詳細に説明する。
一実施形態によれば、外符号からのパリティビット及びデータビットの依存構成を考慮した、ポーラ内符号のリスト復号を容易にするために、ＣＲＣ符号等の線形外符号とポーラ内符号との間にインタリーバが追加されうる。図３には、提案された符号全体の符号器構成が示されている。
この点について、図３は、本開示のいくつかの実施形態に係るインタリーブ連接ポーラ符号器３００を示す。インタリーブ連接ポーラ符号器３００は、例えば基地局２０２若しくは２０４又は無線デバイス２１２等の無線ノードで実装される。図示のように、インタリーブ連接ポーラ符号器３００は、線形（外）符号器３０２と、インタリーバ３０４と、ポーラ（内）符号器３０６とを含む。線形符号器３０２、インタリーバ３０４、及びポーラ符号器３０６は、当業者によって理解されるように、ハードウェアで又はハードウェアとソフトウェアの組み合わせで実装されうる。
図３に示すように、情報を運ぶデータビットｕ（ここではデータビットｕとも称される）は、データビットｕと共にいくつかの外部パリティビットｐouterを生成するために線形外符号によって最初に符号化される。これらの全てのビット
Figure 2020527297
は、インタリーブされ、全体の符号化ビットｘを生成するために、凍結ビットとともにポーラ（内）符号器３０６に入力される。インタリーバ３０４は、予め定められたインタリービングマッピングφ(・)に基づいて動作する。
図４は、図３のインタリーブ連接ポーラ符号器３００の動作を示すフローチャートである。このフローチャートは、上記で提供されたインタリーブ連接ポーラ符号器３００の動作の説明に相当する。図示されるように、インタリーブ連接ポーラ符号器３００は、線形符号器３０２を使用してデータビットｕを符号化することで、第１の符号化ビット（ｘouter）を提供する（ステップ４００）。本明細書で説明するように、いくつかの実施形態では、線形（外）符号器３０２はＣＲＣ符号器である。第１の符号化ビット（ｘouter）は、データビット（ｕ）といくつかのパリティビット（ｐouter）とを連接したもの（即ち、
Figure 2020527297
）であるビット系列を形成する。インタリーバ３０４は、第１の符号化ビット（ｘouter）をインタリーブし、特に、インタリービングマッピングφ(・)に従ってパリティビット（ｐouter）をデータビット（ｕ）とインタリーブすることで、インタリーブ済みビットを提供する（ステップ４０２）。本明細書で説明するように、インタリービングマッピングφ(・)は、パリティビット（ｐouter）をデータビット（ｕ）とインタリーブし、結果として得られたインタリーブ済みビットを、ポーラ符号器３０６の非凍結入力にマッピングする。その後、ポーラ符号器３０６は、インタリーブ済みビット及びいくつかの凍結ビットのポーラ符号化を実行することで、符号化ビット（ｘ）を提供する（ステップ４０４）。
本明細書で説明するように、インタリーブ済みビットは、データビット（ｕ）とインタリーブされたパリティビット（ｐouter）を含むビット系列であり、インタリービングマッピングφ(・)は、当該パリティビットのうちの少なくとも１つが、このビット系列における当該データビットのうちの少なくとも１つよりも先行するようにするものである。また、本明細書で説明されるように、いくつかの実施形態では、各パリティビットは、データビットのそれぞれのサブセットの関数であり、インタリービングマッピングφ(・)は、パリティビットの少なくとも１つが、インタリーブ済みのビット系列内の、（ａ）データビットのサブセットであって、当該パリティビットが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）当該インタリーブ済みのビット系列内の当該データビットの最後より前の位置に置かれるようにするものである。また、本明細書で説明されるように、いくつかの実施形態では、各パリティビットは、データビットのそれぞれのサブセットの関数であり、インタリービングマッピングφ(・)は、パリティビットの少なくとも１つが、インタリーブ済みのビット系列内の、（ａ）データビットのサブセットであって、当該パリティビットが当該インタリーブ済みのビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）当該インタリーブ済みのビット系列内の当該データビットの最後より前の位置に置かれるようにするものである。インタリーブ済みのビット系列内にこの方法でパリティビットを配置することにより、復号中に、少なくとも一部のパリティビットが、データビットの最後が復号される前に復号されることができ、それ故に、（例えば、復号されたパリティビットが正しい場合にはＳＣＬ復号プロセスの特定のブランチを続行することによって、又は、復号されたパリティビットが正しくない場合にはＳＣＬ復号プロセスの特定のブランチを打ち切ることによって）復号プロセスにプラスの影響を与えるために使用できる。
以下で詳細に説明するように、いくつかの実施形態では、線形符号器３０２を用いてデータビット（ｕ）を符号化することは、生成行列
Figure 2020527297
に従って、線形符号器３０２を用いてデータビット（ｕ）を符号化することを含み、ここで、Ｉは、サイズＫ×Ｋの単位行列であり、Ｋは、複数のデータビットに含まれるデータビットの数であり、Ｐouterは、複数のパリティビットのそれぞれを、複数のデータビットの個別のサブセットの関数として定めるパリティ行列である。更に、インタリービングマッピングφ(・)は、
Figure 2020527297
として定義され、ｂは、複数のインタリーブ済みビットを、ポーラ符号器の複数の非凍結入力へマッピングし、φcは、行置換行列Φrと共に
Figure 2020527297
を提供する列置換行列Φcの列置換マッピングであり、ここで、Ｇ' outerは、Ｋがちょうど単位行列Ｉのものである上ブロック三角行列である。
図３及び図４は、送信機におけるインタリーブ連接ポーラ符号器３００の動作に焦点を合わせているが、図５及び図６は、受信機における１ステップ復号器５００及びその動作を説明している。受信機において、１ステップ復号器５００の構成が図５に示されており、ここでは、符号化ビット入力対数尤度比（ＬＬＲ）ｙが、修正ＳＣＬポーラ復号器５０２を用いて最初に復号され、当該復号器の出力は、その後、復号されたデータビットｕを抽出するデインタリーバ５０４を通過する。デインタリーバ５０４は、インタリーブ連接ポーラ符号器３００で使用されるインタリービングマッピングφ(・)に依存する。修正ＳＣＬポーラ復号器５０２の動作は、通常のＳＣＬポーラ復号器と同様であり、ただし、インタリービングマッピングφ(・)によって示されるように、逐次的な復号プロセスの実行中に外部パリティビットに到達すると、その値が、外符号の生成行列の対応する列によって示される、以前のデータビットに基づいて計算されることを除く。
図６は、図５の１ステップ復号器５００の動作を示すフローチャートである。このフローチャートは、上記で提供された１ステップ復号器５００の動作の説明に相当する。図示されるように、１ステップ復号器５００は、（オプションで）符号化ビットのＬＬＲを（例えば、従来の方法で）取得する（ステップ６００）。修正ＳＣＬポーラ復号器５０２は、符号化ビットのＬＬＲを復号することで、復号ビットを提供する（ステップ６０２）。上述のように、符号化ビットは、データビット（ｕ）と、インタリービングマッピングφ(・)に従ってデータビット（ｕ）とインタリーブされたパリティビット（ｐouter）とを含む、インタリーブ済みビットのポーラ符号化から生じる、ポーラ符号化ビットである。修正ＳＣＬポーラ復号器５０２は、インタリービングマッピングφ(・)を考慮するＳＣＬポーラ復号器である。より具体的には、上述のように、修正ＳＣＬポーラ復号器５０２の動作は、通常のＳＣＬポーラ復号器と同様であり、ただし、インタリービングマッピングφ(・)によって示されるように、逐次的な復号プロセスの実行中に外部パリティビットに到達すると、その値が、外符号の生成行列の対応する列によって示される、以前のデータビットに基づいて計算されることを除く。
復号ビットには、データビット（ｕ）とインタリーブされたパリティビット（ｐouter）が含まれる。したがって、デインタリーバ５０４は、データビット（ｕ）及びパリティビット（ｐouter）をデインタリーブする（ステップ６０４）。
以下では、本開示のいくつかの実施形態によるインタリーバ３０４の設計及び特にインタリービングマッピングφ(・)の説明が提供される。本明細書では、外符号としての任意の線形ブロック符号についての連接符号の１ステップ復号の性能を最適化するインタリービングマッピングφ(・)（及びそれ故にインタリーバ３０４）を設計するための一般的な手順を説明する。外符号は一般に任意の線形ブロック符号にすることができるが、本例では、外符号はＣＲＣ符号であると想定されている。同じ原理を拡張して他のタイプの外符号もカバーできる。図７にはこの手順のフローチャートが示されている。
ステップ７００：外符号のＫ×(Ｋ＋ＫCRC)の組織生成行列
Figure 2020527297
が最初に取得され、ここで、Ｉ及びＰouterは、外符号の単位行列及び対応するパリティ行列を示す。
ステップ７０２：行及び列の置換行列Φr及びΦcを計算し、これは、
Figure 2020527297
が、ちょうどＫ個の列が単位行列Ｉの列である上ブロック三角行列となるように決定される。φr：{１, ２, ..., Ｋ} → {１, ２, ..., Ｋ} 及び φc：{１, ２, ..., Ｋ＋ＫCRC} → {１, ２, ..., Ｋ＋ＫCRC} を、それぞれ、Φr及びΦcの対応する行及び列置換マッピングとする。
ステップ７０４：列置換マッピングΦcと、インタリーバの出力をポーラ（内）符号器３０６の入力にマッピングする、ポーラ内符号の情報ビットマッピング ｂ：{１, ２, ..., Ｋ＋ＫCRC} → {１, ２, ..., Ｎ} とを組み合わせることで、所望のインタリービングマッピング
Figure 2020527297
を形成し、ここで、Ｎはポーラ内符号の符号長を表す。
好適な実施形態は、ＣＲＣ符号を外符号として使用することである。以下は、１ステップ復号の性能を向上させるインタリービングマッピングを取得できる方法の例を用いた説明である。インタリービングマッピングの設計は、例示された方法によって限定される必要がないことが当業者には既知のはずである。この例から、他の設計方法を同様に導出することで、いくつかのＣＲＣビットを逐次復号プロセスにおける以前の位置に再配置するインタリーバを構築できる。
まず、ＣＲＣ生成多項式からＣＲＣ符号の生成行列を取得できる方法を示す。ｇCRC(Ｄ)を、ＣＲＣ符号の生成多項式とする。ＬＴＥ下りリンク制御チャネルの場合、生成多項式により以下の１６ビットＣＲＣが生成される：ｇCRC(Ｄ)＝Ｄ16＋Ｄ12＋Ｄ5＋Ｄ＋１。ｕ及びｘouterが、それぞれデータビットベクトル及びＣＲＣ符号化ビットベクトルを表す場合に、
Figure 2020527297
を満たす、対応する組織生成行列
Figure 2020527297
のｉ番目の行は、 ｉ＝１, ２, ..., Ｋのそれぞれについて、ｇCRC(Ｄ)によるＤK-i+1の長い除算によって得られ、Ｋはデータビットの数を示す。
例えば、Ｋ＝ＫCRC＝８ 及び ｇCRC(Ｄ)＝Ｄ8＋Ｄ7＋Ｄ4＋Ｄ3＋Ｄ＋１ について、以下が得られる。
Figure 2020527297
本明細書の方法は、ポーラ内符号のＳＣＬ復号の実行中にＣＲＣ外符号の構成を考慮する。しかし、式（１）に示されるように、Ｐouterに基づいて計算されるパリティビットは、情報ビットの任意のサブセットに依存しうる。例えば、Ｐouterの第１列に対応するパリティビットは、Ｇouterの第２行、第６行、第７行、及び第８行にマッピングされた情報ビットの関数である。その結果、全てのパリティビットが復号プロセスの最後に配置される必要がある。ＳＣＬ復号は本質的にシーケンシャルであるため、誤った決定パスを早期に除去できるように、パリティビットを以前のビット決定に依存させることが望ましい。ＣＲＣ外符号の場合、ＣＲＣビットｊは、ＣＲＣビットｊの処理前に行われたビット決定のみに依存することが望ましい。
これは、
Figure 2020527297
の行と列とを並べ替えることによってある程度達成できる。具体的には、これを
Figure 2020527297
に変換可能であり、ここで、
Figure 2020527297
は、上ブロック三角行列である。 上記の例では、式（１）は、
Figure 2020527297
に変換でき、ここで、太字のエントリは、以下の置換マッピングに従って、行及び列がそれぞれ並べ替えられた場合の、
Figure 2020527297
のエントリである：
Figure 2020527297
上記の例では、式（２）は、
Figure 2020527297
に更に変換でき、ここで、太字のエントリは、以下の置換マッピングに従って、行及び列が並べ替えられた場合の、
Figure 2020527297
のエントリである：
Figure 2020527297
これは、対応する列置換マッピングφc(・)を定義している。 なお、Ｇ' outerは上ブロック三角行列である。
ポーラ内符号のための情報ビットマッピング ｂ：{１, ２, ..., Ｋ＋ＫCRC} → {１, ２, ..., Ｎ} が与えられると、インタリービングマッピング全体は、ｋ∈ {１, ２, ..., Ｋ＋ＫCRC} に対してφ(ｋ)＝ｂ(φc(ｋ))によって与えられる。
この例のインタリービングマッピングは、１番目のパリティビットを有効にし、当該パリティビットは、Ｇ' outerの第３列に対応し、かつ、１番目及び２番目の情報ビットのみの関数であり、１番目及び２番目の情報ビットについての判定が行われた直後に検査される。１番目のパリティビットの検査は、全ての情報ビットについての判定が行われるまで待つ必要がない。その結果、復号プロセスの早い段階で１番目のパリティビットについてＣＲＣ検査を実行できる。１番目のパリティビットについてのＣＲＣ検査が失敗した場合、この特定の判定パスの復号を終了できる。１番目のパリティビットについてのＣＲＣ検査がパスした場合、この特定の判定パスの復号は、２番目のパリティビットに到達するまで継続する。次に、２番目のパリティビットについてＣＲＣ検査が行われる。ＣＲＣ検査にパスしなかったことに起因して全ての判定パスが終了した場合、復号器は、復号プロセス全体を終了し、誤った符号ブロックが検出されたことを宣言しうる。このようにして、復号プロセスの早い段階でパリティビットを考慮することにより、平均復号時間を減少させるという観点で復号にプラスの影響を与えることができる。
提案された設計又は他のバリアント設計には、少なくとも以下の機能及び利点が含まれる。
ａ．ＣＲＣ検査は、個々のＣＲＣビットについてビットごとに実行できる。これは、ＣＲＣビットの長さＫCRCのベクトル全体が、ＣＲＣ検査で使用される既存の方法とは対照的である。
ｂ．ＣＲＣ検査は、ＳＣＬ復号中に実行できる。これは、ＳＣＬ復号の最後でのみＣＲＣ検査を実行する既存の方法とは対照的である。
図８は、本開示のいくつかの実施形態に係る無線アクセスノード８００の概略的なブロック図である。無線アクセスノード８００は、例えば、基地局２０２又は２０６でありうる。図示されるように、無線アクセスノード８００は、１つ以上のプロセッサ８０４（例えば、中央処理装置（ＣＰＵ）、特定用途向け集積回路（ＡＳＩＣ）、及び／又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）等）、メモリ８０６、及びネットワークインタフェース８０８を含む制御システム８０２を含む。また、無線アクセスノード８００は、１つ以上のアンテナ８１６に結合された１つ以上の送信機８１２及び１つ以上の受信機８１４をそれぞれ含む、１つ以上の無線ユニット８１０を含む。いくつかの実施形態では、（複数の）無線ユニット８１０は、制御システム８０２の外部にあり、例えば有線接続（例えば光ケーブル）を介して制御システム８０２に接続される。しかし、いくつかの他の実施形態では、（複数の）無線ユニット８１０及び潜在的には（複数の）アンテナ８１６は、制御システム８０２と一緒に統合される。１つ以上のプロセッサ８０４は、本明細書で説明される無線アクセスノード８００の１つ以上の機能を提供するように動作する。いくつかの実施形態では、（複数の）機能が、例えばメモリ８０６に格納され、かつ、１つ以上のプロセッサ８０４によって実行されるソフトウェアで実装される。
図９は、本開示のいくつかの実施形態に係る無線アクセスノード８００の仮想化された実施形態を示す概略的なブロック図である。この説明は、他のタイプのネットワークノードにも同様に適用可能である。更に、他のタイプのネットワークノードも、同様の仮想化アーキテクチャを有しうる。
本明細書で使用される「仮想化」無線アクセスノードは、無線アクセスノード８００の機能の少なくとも一部が（例えば、（複数の）ネットワーク内の（複数の）物理処理ノードで実行されている（複数の）仮想マシンを介して）（複数の）仮想コンポーネントとして実装された無線アクセスノード８００の実装である。図示されるように、この例では、無線アクセスノード８００は、上述のように、１つ以上のプロセッサ８０４（例えば、ＣＰＵ、ＡＳＩＣ、及び／又はＦＰＧＡ等）、メモリ８０６、及びネットワークインタフェース８０８を含む制御システム８０２と、１つ以上のアンテナ８１６に結合された１つ以上の送信機８１２及び１つ以上の受信機８１４をそれぞれ含む１つ以上の無線ユニット８１０とを含む。制御システム８０２は、例えば光ケーブル等を介して（複数の）無線ユニット８１０に接続される。制御システム８０２は、ネットワークインタフェース８０８を介して（複数の）ネットワーク９０２に結合されるか又は（複数の）ネットワーク９０２の一部として含まれる１つ以上の処理ノード９００に接続される。各処理ノード９００は、１つ以上のプロセッサ９０４（例えば、ＣＰＵ、ＡＳＩＣ、及び／又はＦＰＧＡ等）、メモリ９０６、及びネットワークインタフェース９０８を含む。
この例では、本明細書で説明される無線アクセスノード８００の機能９１０は、１つ以上の処理ノード９００で実施されるか、又は所望の方法で制御システム８０２及び１つ以上の処理ノード９００にわたって分散される。いくつかの特定の実施形態では、本明細書で説明される無線アクセスノード８００の機能９１０の一部又は全てが、（複数の）処理ノード９００によってホストされる（複数の）仮想環境に実装される１つ以上の仮想マシンによって実行される仮想コンポーネントとして実装される。当業者によって理解されるように、所望の機能９１０の少なくともいくつかを実行するために、（複数の）処理ノード９００と制御システム８０２との間の追加のシグナリング又は通信が使用される。とりわけ、いくつかの実施形態では、制御システム８０２は含まれなくてもよく、その場合、（複数の）無線ユニット８１０が、適切な（複数の）ネットワークインタフェースを介して（複数の）処理ノード９００と直接通信する。
いくつかの実施形態では、少なくとも１つのプロセッサによって実行されると、当該少なくとも１つのプロセッサに、本明細書で説明される実施形態のいずれかに係る仮想環境における無線アクセスノード８００の１つ以上の機能９１０の機能を実装する無線アクセスノード８００又はノード（例えば、処理ノード９００）の機能を実行させる命令を含むコンピュータプログラムが提供される。いくつかの実施形態では、前述のコンピュータプログラムプロダクトを含むキャリアが提供される。キャリアは、電子信号、光信号、無線信号、又はコンピュータ読み取り可能な記憶媒体（メモリ等の非一時的なコンピュータ読み取り可能媒体）のいずれかである。
図１０は、本開示のいくつかの他の実施形態に係る無線アクセスノード８００の概略的なブロック図である。無線アクセスノード８００は、１つ以上のモジュール１０００を含み、各モジュールはソフトウェアで実装される。（複数の）モジュール１０００は、本明細書で説明される無線アクセスノード８００の機能を提供する。この説明は、モジュール１０００が処理ノード９００の１つで実装されるか又は複数の処理ノード９００に分散される、及び／又は（複数の）処理ノード９００及び制御システム８０２に分散される、図９の処理ノード９００に等しく適用可能である。
図１１は、本開示のいくつかの実施形態に係るＵＥ２１２の概略的なブロック図である。図示されるように、ＵＥ２１２は、１つ以上のプロセッサ１１００（例えば、ＣＰＵ、ＡＳＩＣ、及び／又はＦＰＧＡ等）、メモリ１１０２、並びに、１つ以上のアンテナ１１１０に結合された１つ以上の送信機１１０６及び１つ以上の受信機１１０８をそれぞれ含む、１つ以上の送受信機１１０４を含む。いくつかの実施形態では、上述のＵＥ２１２の機能は、例えばメモリ１１０２に格納され、（複数の）プロセッサ１１００により実行されるソフトウェアで完全に又は部分的に実装されうる。
いくつかの実施形態では、少なくとも１つのプロセッサによって実行されると、本明細書に記載の実施形態のいずれかに従って少なくとも１つのプロセッサにＵＥ２１２の機能を実行させる命令を含むコンピュータプログラムが提供される。いくつかの実施形態では、前述のコンピュータプログラムプロダクトを含むキャリアが提供される。キャリアは、電子信号、光信号、無線信号、又はコンピュータ読み取り可能な記憶媒体（メモリ等の非一時的なコンピュータ読み取り可能媒体）のいずれかである。
図１２は、本開示のいくつかの他の実施形態に係るＵＥ２１２の概略的なブロック図である。ＵＥ２１２は、１つ以上のモジュール１２００を含み、各モジュールはソフトウェアで実装される。（複数の）モジュール１２００は、本明細書で説明されるＵＥ２１２の機能を提供する。
図面内のプロセスは、本開示の特定の実施形態によって実行される動作の特定の順序を示しうるが、そのような順序は例示的であることを理解されたい（例えば、代替の実施形態は、異なる順序で動作を実行する、特定の動作を組み合わせる、特定の動作をオーバーラップする等してもよい。）
本開示をいくつかの実施形態に関して説明してきたが、当業者は、本開示が、説明された実施形態に限定されず、添付の特許請求の範囲の精神及び範囲内で修正及び変更を加えて実施できることを認識するであろう。したがって、説明は、限定するのではなく例示と見なされるべきである。
本開示では、以下の略語の少なくともいくつかが使用されうる。略語間に矛盾がある場合には、上記の使用方法を優先する必要がある。以下に複数回リストされる場合には、最初のリストが後続のリストより優先される必要がある。
‐3GPP：Third Generation Partnership Project（第３世代パートナーシッププロジェクト）
‐5G：Fifth Generation（第５世代）
‐ASIC：Application Specific Integrated Circuit（特定用途向け集積回路）
‐CPU：Central Processing Unit（中央処理装置）
‐CRC：Cyclic Redundancy Check（巡回冗長検査）
‐eNB：Enhanced or Evolved Node B（拡張又は発展型ノードＢ）
‐FPGA：Field Programmable Gate Array（フィールドプログラマブルゲートアレイ）
‐gNB：New Radio Base Station（新型無線基地局）
‐LDPC：Low-Density Parity-Check（低密度パリティ検査）
‐LLR：Log-Likelihood Ratio（対数尤度比）
‐LTE：Long Term Evolution（ロングタームエボリューション）
‐ML：Maximum-Likelihood（最尤）
‐MME：Mobility Management Entity（モビリティ管理エンティティ）
‐MTC：Machine-Type Communication（マシン型通信）
‐NR：New Radio
‐P-GW：Packet Data Network Gateway（パケットデータネットワークゲートウェイ）
‐RRH：Remote Radio Head（リモートラジオヘッド）
‐SC：Successive Cancellation（逐次除去）
‐SCEF：Service Capability Exposure Function（サービス能力公開機能）
‐SCL：Successive Cancellation List（逐次除去リスト）
‐UE：User Equipment（ユーザ装置）
当業者は、本開示の実施形態に対する改良及び修正を認識するであろう。そのような改良及び修正は全て、本明細書に開示された概念の範囲内であると見なされる。
参考文献
［1］E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," IEEE Transactions on Information Theory, vol. 55, pp. 3051-3073, Jul. 2009.
［2］I. Tal and A. Vardy, "List Decoding of polar codes," in Proceedings of IEEE Symp. Inf. Theory, pp. 1-5, 2011.

Claims (30)

  1. 無線ノードによる送信用の複数のデータビットの符号化を行うための、当該無線ノードの動作方法であって、
    第１の複数の符号化ビットを提供するために、線形符号器（302）を用いて複数のデータビットを符号化すること（400）であって、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む、符号化することと、
    複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブすること（402）と、
    前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器（306）を用いて前記複数のインタリーブ済みビットを符号化すること（404）と、
    を含む方法。
  2. 請求項１に記載の方法であって、前記インタリービングマッピングは、前記複数のインタリーブ済みビットを、前記ポーラ符号器（306）の入力へマッピングする、方法。
  3. 請求項１又は２に記載の方法であって、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである、方法。
  4. 請求項１又は２に記載の方法であって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、方法。
  5. 請求項１又は２に記載の方法であって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、方法。
  6. 請求項１又は２に記載の方法であって、
    前記線形符号器（302）を用いて前記複数のデータビットを符号化すること（400）は、生成器行列
    Figure 2020527297
    に従って前記複数のデータビットを符号化すること（400）を含み、Ｉは、サイズＫ×Ｋの単位行列であり、Ｋは、前記複数のデータビットに含まれるデータビットの数であり、Ｐouterは、前記複数のパリティビットのそれぞれを、前記複数のデータビットの個別のサブセットの関数として定めるパリティ行列であり、
    前記インタリービングマッピングは、
    Figure 2020527297
    として定義され、
    ｂは、前記複数のインタリーブ済みビットを、前記ポーラ符号器（306）の複数の非凍結入力にマッピングするビットマッピングであり、
    φcは、行置換行列Φrと共に
    Figure 2020527297
    を提供する列置換行列Φcの列置換マッピングであり、Ｇ' outerは、は、Ｋがちょうど単位行列Ｉのものである上ブロック三角行列である、方法。
  7. 請求項１から６のいずれか１項に記載の方法であって、前記線形符号器（302）は巡回冗長検査（ＣＲＣ）符号器である、方法。
  8. 無線ノードによる送信用の複数のデータビットの符号化を行うための当該無線ノードであって、前記無線ノードは、
    第１の複数の符号化ビットを提供するために、線形符号器（302）を用いて複数のデータビットを符号化することであって、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む、符号化することと、
    複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブすることと、
    前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器（306）を用いて前記複数のインタリーブ済みビットと、１つ以上の凍結ビットとを符号化することと、
    を行うように構成されている、無線ノード。
  9. 請求項８に記載の無線ノードであって、前記無線ノードは、請求項２から７のいずれか１項に記載の方法を実行するように更に構成されている、無線ノード。
  10. 無線ノードによる送信用の複数のデータビットの符号化を行うための当該無線ノードであって、前記無線ノードは、
    送信機（812, 1106）と、
    少なくとも１つのプロセッサ（804, 904, 1100）と、を備え、当該少なくとも１つのプロセッサは、
    第１の複数の符号化ビットを提供するために、線形符号器（302）を用いて複数のデータビットを符号化することであって、前記第１の複数の符号化ビットは、複数のパリティビットと、前記複数のデータビットとを含む、符号化することと、
    複数のインタリーブ済みビットを提供するために、インタリービングマッピングに従って前記第１の複数の符号化ビットをインタリーブすることと、
    前記無線ノードによる送信対象の第２の複数の符号化ビットを提供するために、ポーラ符号器（306）を用いて前記複数のインタリーブ済みビットと、１つ以上の凍結ビットとを符号化することと、
    を行うように動作可能である、無線ノード。
  11. 請求項１０に記載の無線ノードであって、前記インタリービングマッピングは、前記複数のインタリーブ済みビットを、前記ポーラ符号器（306）の入力へマッピングする、無線ノード。
  12. 請求項１０又は１１に記載の無線ノードであって、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである、無線ノード。
  13. 請求項１０又は１１に記載の無線ノードであって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、無線ノード。
  14. 請求項１０又は１１に記載の無線ノードであって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、無線ノード。
  15. 請求項１０又は１１に記載の無線ノードであって、
    前記線形符号器（302）を用いて前記複数のデータビットを符号化するために、前記無線ノードは、更に、生成器行列
    Figure 2020527297
    に従って前記複数のデータビットを符号化するように動作可能であり、Ｉは、サイズＫ×Ｋの単位行列であり、Ｋは、前記複数のデータビットに含まれるデータビットの数であり、Ｐouterは、前記複数のパリティビットのそれぞれを、前記複数のデータビットの個別のサブセットの関数として定めるパリティ行列であり、
    前記インタリービングマッピングは、
    Figure 2020527297
    として定義され、
    ｂは、前記複数のインタリーブ済みビットを、前記ポーラ符号器（306）の複数の非凍結入力にマッピングするビットマッピングであり、
    φcは、行置換行列Φrと共に
    Figure 2020527297
    を提供する列置換行列Φcの列置換マッピングであり、Ｇ' outerは、は、Ｋがちょうど単位行列Ｉのものである上ブロック三角行列である、無線ノード。
  16. 請求項１０から１５のいずれか１項に記載の無線ノードであって、前記線形符号器（302）は巡回冗長検査（ＣＲＣ）符号器である、無線ノード。
  17. 無線ノードによって受信された複数の符号化ビットの復号を行うための、当該無線ノードの動作方法であって、
    第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号すること（602）であって、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む、復号することと、
    インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすること（604）によって、前記複数のパリティビット及び前記複数のデータビットを提供することと、
    を含む、方法。
  18. 請求項１７に記載の方法であって、前記複数の符号化ビットを復号すること（602）は、修正逐次除去リスト（ＳＣＬ）ポーラ復号器（502）を用いて、前記複数の符号化ビットの複数の入力対数尤度比（ＬＬＲ）を復号すること（602）を含み、
    前記複数の符号化ビットは、前記複数のインタリーブ済みビットのポーラ符号化により生じる複数のポーラ符号化ビットであり、当該複数のインタリーブ済みビットは、前記複数のデータビットと、前記インタリービングマッピングに従って前記複数のデータビットとインタリーブされた前記複数のパリティビットとを含み、
    前記修正ＳＣＬポーラ復号器（502）は、前記インタリービングマッピングを考慮するＳＣＬポーラ復号器である、方法。
  19. 請求項１７又は１８に記載の方法であって、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである、方法。
  20. 請求項１７又は１８に記載の方法であって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、方法。
  21. 請求項１７又は１８に記載の方法であって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、方法。
  22. 請求項１７から２１のいずれか１項に記載の方法であって、前記複数のデータビット及び前記複数のパリティビットは、前記複数のデータビットの巡回冗長検査（ＣＲＣ）符号化の結果である、方法。
  23. 無線ノードによって受信された複数の符号化ビットの復号を行うための当該無線ノードであって、前記無線ノードは、
    第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号することであって、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む、復号することと、
    インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすることによって、前記複数のパリティビット及び前記複数のデータビットを提供することと、
    を行うように構成されている、無線ノード。
  24. 請求項２３に記載の無線ノードであって、前記無線ノードは、請求項１８から２２のいずれか１項に記載の方法を実行するように更に構成されている、無線ノード。
  25. 無線ノードによって受信された複数の符号化ビットの復号を行うための当該無線ノードであって、
    送信機（812, 1106）と、
    少なくとも１つのプロセッサ（804, 904, 1100）と、を備え、当該少なくとも１つのプロセッサは、
    第１の複数の復号ビットを提供するために、ポーラ復号器を用いて複数の符号化データビットを復号することであって、前記複数の復号ビットは、複数のデータビットとインタリーブされた複数のパリティビットを含む、復号することと、
    インタリービングマッピングに従って前記複数の復号ビットをデインタリーブすることによって、前記複数のパリティビット及び前記複数のデータビットを提供することと、
    を行うように構成されている、無線ノード。
  26. 請求項２５に記載の無線ノードであって、前記複数の符号化ビットを復号するために、前記少なくとも１つのプロセッサ（804, 904, 1100）は、更に、修正逐次除去リスト（ＳＣＬ）ポーラ復号器（502）を用いて、前記複数の符号化ビットの複数の入力対数尤度比（ＬＬＲ）を復号するように動作可能であり、
    前記複数の符号化ビットは、前記複数のインタリーブ済みビットのポーラ符号化により生じる複数のポーラ符号化ビットであり、当該複数のインタリーブ済みビットは、前記複数のデータビットと、前記インタリービングマッピングに従って前記複数のデータビットとインタリーブされた前記複数のパリティビットとを含み、
    前記修正ＳＣＬポーラ復号器（502）は、前記インタリービングマッピングを考慮するＳＣＬポーラ復号器である、無線ノード。
  27. 請求項２５又は２６に記載の無線ノードであって、前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における前記複数のデータビットのうちの少なくとも１つよりも先行するようにするものである、無線ノード。
  28. 請求項２５又は２６に記載の無線ノードであって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが当該サブセットの関数である、当該サブセットの全てより後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、無線ノード。
  29. 請求項２５又は２６に記載の無線ノードであって、
    前記複数のインタリーブ済みビットは、前記複数のデータビットとインタリーブされた前記複数のパリティビットを含むビット系列であり、
    前記複数のパリティビットの各パリティビットは、前記複数のデータビットの個別のサブセットの関数であり、
    前記インタリービングマッピングは、前記複数のパリティビットのうちの少なくとも１つが、前記ビット系列における、（ａ）前記複数のデータビットの前記サブセットであって、前記複数のパリティビットのうちの前記少なくとも１つが前記ビット系列内の当該サブセットの関数である、当該サブセットの最後の直後の、かつ、（ｂ）前記ビット系列内の前記複数のデータビットの最後より前の位置に置かれるようにするものである、無線ノード。
  30. 請求項２５から２９のいずれか１項に記載の無線ノードであって、前記複数のデータビット及び前記複数のパリティビットは、前記複数のデータビットの巡回冗長検査（ＣＲＣ）符号化の結果である、無線ノード。
JP2019537214A 2017-01-10 2017-12-18 インタリーブを伴う連接ポーラ符号 Active JP6963620B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762444560P 2017-01-10 2017-01-10
US62/444,560 2017-01-10
PCT/IB2017/058082 WO2018130892A1 (en) 2017-01-10 2017-12-18 Coding and decoding of a polar code concatenated with interleaving with an outer systematic code

Publications (2)

Publication Number Publication Date
JP2020527297A true JP2020527297A (ja) 2020-09-03
JP6963620B2 JP6963620B2 (ja) 2021-11-10

Family

ID=60953913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019537214A Active JP6963620B2 (ja) 2017-01-10 2017-12-18 インタリーブを伴う連接ポーラ符号

Country Status (10)

Country Link
US (2) US10498490B2 (ja)
EP (2) EP3926835A3 (ja)
JP (1) JP6963620B2 (ja)
CN (1) CN110999094B (ja)
AU (1) AU2017393094B2 (ja)
MX (1) MX2019008248A (ja)
MY (1) MY195348A (ja)
RU (1) RU2755398C2 (ja)
WO (1) WO2018130892A1 (ja)
ZA (1) ZA201904560B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090473A1 (ko) * 2021-11-17 2023-05-25 엘지전자 주식회사 대수적 부호 기반 연접 극 부호를 이용한 신호 송수신 방법 및 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2019008248A (es) 2017-01-10 2019-09-13 Ericsson Telefon Ab L M Codigo polar concatenado con intercalacion.
CN112910471A (zh) * 2017-02-03 2021-06-04 华为技术有限公司 数据处理的方法和装置
MX2019011245A (es) * 2017-03-22 2019-11-21 Idac Holdings Inc Intercalado por sub-bloque para sistemas de codificación polar, procedimientos y señalización.
CN108696333B (zh) * 2017-04-05 2021-10-01 华为技术有限公司 Polar码编解码的方法、装置和设备
US10680660B2 (en) * 2017-06-05 2020-06-09 Huawei Technologies Co., Ltd. Method and apparatus for distributing assistant bits in encoding
WO2018227604A1 (en) * 2017-06-16 2018-12-20 Huawei Technologies Co., Ltd. Methods and apparatus for polar encoding
WO2019102373A1 (en) * 2017-11-24 2019-05-31 Telefonaktiebolaget Lm Ericsson (Publ) Placement of known information bits for polar coding with mixed criteria
KR102550075B1 (ko) * 2018-03-23 2023-06-30 삼성전자주식회사 무선 통신 시스템에서 순환 중복 검사를 이용한 복호화를 위한 장치 및 방법
WO2020075240A1 (en) * 2018-10-10 2020-04-16 Nec Corporation Polar coding with distributed-crc and crc-aided successive cancellation decoding
KR102632560B1 (ko) * 2018-10-19 2024-02-02 삼성전자주식회사 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법
WO2020077640A1 (zh) * 2018-10-19 2020-04-23 华为技术有限公司 一种存储方法及极化码接收设备
US11012100B2 (en) * 2019-06-03 2021-05-18 The Regents Of The University Of California Convolutional precoding and decoding of polar codes
US11405055B2 (en) * 2019-06-26 2022-08-02 Polaran Haberlesme Teknolojileri Anonim Sirketi Methods and apparatus for error correction coding with triangular factorization of generator matrix
KR20210006807A (ko) * 2019-07-09 2021-01-19 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
CN112886969B (zh) 2019-11-30 2024-05-14 华为技术有限公司 一种极化码编码方法及装置
US11588588B2 (en) * 2020-08-10 2023-02-21 Mediatek Inc. Additional bit freezing for polar coding

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
KR101951663B1 (ko) * 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
GB2509073B (en) * 2012-12-19 2015-05-20 Broadcom Corp Methods and apparatus for error coding
CN104219019B (zh) * 2013-05-31 2021-06-22 华为技术有限公司 编码方法及编码设备
USRE49547E1 (en) * 2013-08-20 2023-06-06 Lg Electronics Inc. Method for transmitting data by using polar coding in wireless access system
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
WO2017107761A1 (zh) * 2015-12-23 2017-06-29 华中科技大学 一种极化码与重复码或多比特偶校验码级联的纠错编码方法
CN106209113A (zh) * 2016-07-29 2016-12-07 中国石油大学(华东) 一种极化码的编解码方法
MX2019008248A (es) 2017-01-10 2019-09-13 Ericsson Telefon Ab L M Codigo polar concatenado con intercalacion.

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HUAYI ZHOU ET AL.: "Segmented CRC-Aided SC List Polar Decoding", 2016 IEEE 83RD VEHICULAR TECHNOLOGY CONFERENCE (VTC SPRING), JPN6020046597, 15 May 2016 (2016-05-15), pages 1 - 5, XP032918751, ISSN: 0004402384, DOI: 10.1109/VTCSpring.2016.7504469 *
NOKIA, ALCATEL-LUCENT SHANGHAI BELL: "Polar codes design for UL control[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1701 R1-1701033, JPN6020046600, 9 January 2017 (2017-01-09), pages 1 - 5, ISSN: 0004402386 *
QINGPING YU ET AL.: "Hybrid Parity-Check and CRC Aided SCL Decoding for Polar Codes", 2016 IEEE INTERNATIONAL CONFERENCE ON INTERNET OF THINGS (ITHINGS) AND IEEE GREEN COMPUTING AND COMM, JPN6020046598, 15 December 2016 (2016-12-15), pages 711 - 716, XP033093024, ISSN: 0004402385, DOI: 10.1109/iThings-GreenCom-CPSCom-SmartData.2016.152 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090473A1 (ko) * 2021-11-17 2023-05-25 엘지전자 주식회사 대수적 부호 기반 연접 극 부호를 이용한 신호 송수신 방법 및 장치

Also Published As

Publication number Publication date
AU2017393094B2 (en) 2021-04-29
US10498490B2 (en) 2019-12-03
EP3926835A2 (en) 2021-12-22
US20190158226A1 (en) 2019-05-23
EP3926835A3 (en) 2022-03-30
CN110999094B (zh) 2024-03-29
RU2019125256A3 (ja) 2021-02-12
ZA201904560B (en) 2020-12-23
MY195348A (en) 2023-01-13
US20200067642A1 (en) 2020-02-27
EP3494641A1 (en) 2019-06-12
MX2019008248A (es) 2019-09-13
RU2755398C2 (ru) 2021-09-15
JP6963620B2 (ja) 2021-11-10
WO2018130892A1 (en) 2018-07-19
AU2017393094A1 (en) 2019-07-25
CN110999094A (zh) 2020-04-10
RU2019125256A (ru) 2021-02-12

Similar Documents

Publication Publication Date Title
JP6963620B2 (ja) インタリーブを伴う連接ポーラ符号
JP7064500B2 (ja) 適応的誤り検出を用いる連結Ｐｏｌａｒ符号
EP3566344B1 (en) Coding technique for multi-stage control information
US11936402B2 (en) Puncturing of polar codes with complementary sequences
EP3659259B1 (en) Enhanced information sequences for polar codes
US11152959B2 (en) Enhanced information sequences for polar codes
US11159179B2 (en) Enhanced information sequences for polar codes
US11515894B2 (en) Enhanced information sequences for polar codes
US11509334B2 (en) Decoding apparatus and decoding method for decoding operation in channel coding
OA19782A (en) Coding and decoding of a polar code concatenated with interleaving with an outer systematic code.

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211015

R150 Certificate of patent or registration of utility model

Ref document number: 6963620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150