JP7064500B2 - 適応的誤り検出を用いる連結Polar符号 - Google Patents

適応的誤り検出を用いる連結Polar符号 Download PDF

Info

Publication number
JP7064500B2
JP7064500B2 JP2019542449A JP2019542449A JP7064500B2 JP 7064500 B2 JP7064500 B2 JP 7064500B2 JP 2019542449 A JP2019542449 A JP 2019542449A JP 2019542449 A JP2019542449 A JP 2019542449A JP 7064500 B2 JP7064500 B2 JP 7064500B2
Authority
JP
Japan
Prior art keywords
precoder
crc
bits
error detection
crc bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019542449A
Other languages
English (en)
Other versions
JP2020509660A (ja
Inventor
ユフェイ ブランケンシップ,
デニス ホイ,
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エルエム エリクソン(パブル)
Publication of JP2020509660A publication Critical patent/JP2020509660A/ja
Application granted granted Critical
Publication of JP7064500B2 publication Critical patent/JP7064500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353Adaptation to the channel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095Error detection codes other than CRC and single parity bit codes
    • H03M13/096Checksums
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072Error control for data other than payload data, e.g. control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

本発明の実施形態は、無線通信の分野に関し、より具体的には、適応的誤り検出を用いる連結Polar符号を実現する方法、装置およびシステムに関する。
Polar符号は、E.Arikanの「Channel Polarization:A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels」、IEEE Transactions on Information Theory,Vol.55,pp.3051-3073,2009年7月において提案されており、低複雑性逐次消去(SC)デコーダの下でバイナリ入力の離散無記憶チャネルの対称通信路容量を達成する可能性がある、第一級の構造的符号化スキームである。しかしながら、Polar符号の有限長の性能は、低密度パリティ検査(LDPC)符号およびターボ符号など、他の現代のチャネル符号化スキームと比較して競争的ではない。後に、最適な最尤(ML)デコーダの性能に近付くことができる、SCリスト(SCL)デコーダが、I.TalおよびA.Vardyの「List Decoding of Polar codes」、Proceedings of IEEE Symp.Inf.Theory,pp.1-5,2011年によって提案された。単純な巡回冗長検査(CRC)符号化を連結することによって、連結Polar符号の性能が、十分に最適化されたLDPCおよびターボ符号の性能と拮抗することが示された。結果として、Polar符号は、5G無線通信システムである、3GPP新無線(NR)のダウンリンク制御情報(DCI)およびアップリンク制御情報(UCI)のチャネル符号化技術として適応されてきた。
Polar符号化の主要な概念は、一対の同一のバイナリ入力チャネルを、元のバイナリ入力チャネルよりも一方は品質が良く一方は悪い、品質が異なる2つの別個のチャネルに変換するというものである。バイナリ入力チャネルの独立した一連の使用に対してかかる対の分極化動作を繰り返すことによって、品質が異なる一連の「ビットチャネル」を得ることができる。これらのビットチャネルの一部はほぼ完璧(即ち、誤りなし)であり、残りはほぼ無用である(即ち、完全にノイズが入っている)。ポイントは、ほぼ完璧なチャネルを使用して、データを受信機に送信するとともに、受信機に分かっている固定値または凍結値(例えば、0)を有するように、無用なチャネルに対する入力を設定することである。この理由から、ほぼ無用なチャネルおよびほぼ完璧なチャネルに対するそれらの入力ビットは、一般に、凍結ビットおよび非凍結(または情報)ビットとそれぞれ呼ばれる。非凍結ビットのみが、Polar符号の形でデータを保持するのに使用される。長さ8のPolar符号の構造の例示が図1に示されている。
Arikanによって提案されたような元のPolar符号は、低複雑性逐次消去(SC)デコーダで達成される容量であることが証明されたが、SC下におけるPolar符号の有限長性能は、LDPCおよびターボ符号など、他の現代のチャネル符号化スキームと比較して競争的ではない。より複雑なデコーダ、つまりSCリスト(SCL)デコーダが、I.TalおよびA.Vardyによって提案されており、1つを超える生き残っている条件判断パスのリストは復号プロセスにおいて維持されるが、結果として得られる性能は依然として不十分である。I.TalおよびA.Vardyは更に、線形外部符号、即ちCRC符号を、内部符号としての元のPolar符号と連結することによって、外部符号を使用して、リスト中のパス候補のいずれかが適正に復号されているかを検査できるということを提案した。かかる2ステップの復号プロセスによって、Polar符号の性能が大幅に改善され、十分に最適化されたLDPCおよびターボ符号の性能と拮抗するものになる。
NRのダウンリンク制御情報(DCI)およびアップリンク制御情報(UCI)の誤り訂正制御に関して、連結Polar符号を設計するとき、1つのタイプは、誤り検出および誤り訂正の2つの目的で、CRCビットがPolar符号のプリコーダとして付加される、CRC利用のPolar符号化(CA-Polar)である。前述の方策によれば、誤り検出および誤り訂正にそれぞれ使用されるCRCビットの数は固定である。しかしながら、固定数のCRCビットは、誤り検出および誤り訂正の能力が固定されることを示唆する。これは、NRの様々なトラフィックタイプの必要性に適合しない。例えば、超高信頼低遅延通信(URLLC)データと関連付けられるDCIは、eMBBデータと関連付けられるDCIよりも高い信頼性を要することが予測される。したがって、NRにおける適応的誤り検出および誤り訂正能力に対応することができる方法を探求することが必要とされている。
別のタイプの連結Polar符号は、パリティチェックサム(PC)ビットのシーケンスがPolar符号化の前に生成されるPC-Polarである。CA-Polarと同様に、PCビットのシーケンスは所与の(K,M)に対して固定であり、全てのPCビットが誤り訂正に使用される。ここで、Kは情報ビットの数、Mは無線で送出される符号化ビットの数である。PC-Polarの場合、適応的誤り検出および誤り訂正能力を有することも望ましい。
既存の解決策で上述の課題に対処するため、CRCまたはPCビットの合計数を適応的に選択する、ならびに/あるいはPolar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なCRCビットを割り当てる、システムおよび方法が開示される。
特定の実施形態によれば、Polar符号に対するプリコーダビットを適応的に生成する、送信機による方法が提供される。方法は、プリコーダビットの合計数を決める基準となる、少なくとも1つの設定パラメータを獲得することを含む。少なくとも1つの設定パラメータは、情報ブロック長K、符号ブロック長N、および/または符号レートR=K/Nの少なくとも1つを含む。プリコーダビットの合計数が決定され、決定されたプリコーダビットの合計数に従って、符号ブロックに対するプリコーダビットが生成される。プリコーダビットは符号ブロック内に配置される。
特定の実施形態によれば、Polar符号に対するプリコーダビットを適応的に生成する、送信機による方法が提供される。方法は、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てることを含む。割当てとCRCビットの合計数とに従って、プリコーダビットが符号ブロックに対して生成される。プリコーダビットは符号ブロック内に配置される。
特定の実施形態によれば、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する、受信機による方法が提供される。方法は、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てることを含む。誤り訂正に割り当てられるプリコーダビットは、符号ブロックの復号を支援するのに使用される。符号ブロックの復号後、誤り検出に割り当てられたプリコーダビットを使用して、復号されたビットに対する誤り検出が実施される。
特定の実施形態によれば、Polar符号に対するプリコーダビットを適応的に生成する送信機が提供される。送信機は、プリコーダビットの合計数を決める基準となる少なくとも1つの設定パラメータを獲得するように設定された、少なくとも1つのプロセッサを含む。少なくとも1つの設定パラメータは、情報ブロック長K、符号ブロック長N、および/または符号レートR=K/Nの少なくとも1つを含む。プリコーダビットの合計数が決定され、決定されたプリコーダビットの合計数に従って、符号ブロックに対するプリコーダビットが生成される。プリコーダビットは符号ブロック内に配置される。
特定の実施形態によれば、Polar符号に対するプリコーダビットを適応的に生成する送信機が提供される。送信機は、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てるように設定された、少なくとも1つのプロセッサを含む。割当てとCRCビットの合計数とに従って、プリコーダビットが符号ブロックに対して生成される。プリコーダビットは符号ブロック内に配置される。
特定の実施形態によれば、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する、受信機が提供される。受信機は、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てるように設定された、少なくとも1つのプロセッサを含む。誤り訂正に割り当てられるプリコーダビットは、符号ブロックの復号を支援するのに使用される。符号ブロックの復号後、誤り検出に割り当てられたプリコーダビットを使用して、復号されたビットに対する誤り検出が実施される。
別の実施形態によれば、方法は、CRCまたはPCビットの合計数を適応的に選択することと、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なCRCビットを割り当てることと、CRCビットを符号ブロック内に配置することとを含む。
ある特定の実施形態によれば、プリコーダビットはCRCビットであり得る。
代替の特定の実施形態によれば、プリコーダビットはパリティチェックサム(PC)ビットである。
本開示の特定の実施形態は、1つまたは複数の技術的利点を提供することができる。例えば、様々な実施形態によれば、本明細書の特徴の利点は、異なる量のペイロード、変動する通信チャネル条件に対して必要な異なる符号化パラメータ、ならびに例えばレイテンシおよび信頼性に関する要件が異なる、異なるタイプのアプリケーションに対して、CRC符号の連結をカスタマイズできることである。5G無線通信は、広範囲の状況およびアプリケーションを網羅する必要があるので、本開示の実施形態は、システムが、コストと利益のトレードオフに基づいて無線リソースを賢明に割り当てることを可能にする。
以下の詳細な説明および図面に照らして、他の様々な特徴および利点が当業者には明白となるであろう。特定の実施形態は、上記に列挙した利点を1つも有さないか、そのいくつか、または全てを有してもよい。
本明細書に組み込まれその一部を形成する添付図面は、本開示の複数の態様を例示し、明細書と合わせて本開示の原理を説明する役割を果たす。
N=8のPolar符号構造の一例を示す図である。 特定の実施形態による、移動通信ネットワークの一例を示す図である。 特定の実施形態による、無線アクセスノードの一例を示す図である。 特定の実施形態による、仮想化された無線アクセスノードの一例を示す図である。 特定の実施形態による、無線アクセスノードの別の例を示す図である。 特定の実施形態による、ユーザ機器の一例を示す図である。 特定の実施形態による、仮想化されたユーザ機器の一例を示す図である。 特定の実施形態による、インターリービングなしの連結Polar符号のエンコーダ構造の一例を示す図である。 特定の実施形態による、インターリーブされたCRCビットを含むエンコーダ構造の一例を示す図である。 特定の実施形態による、パリティ検査Polar符号の一例を示す図である。 特定の実施形態による、CRCまたはPCビットの合計数を適応的に選択する方法の一例を示す図である。 特定の実施形態による、仮想コンピューティングデバイスを示す図である。 特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する送信機による方法の一例を示す図である。 特定の実施形態による、別の仮想コンピューティングデバイスを示す図である。 特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する送信機による方法の別の例を示す図である。 特定の実施形態による、別の仮想コンピューティングデバイスを示す図である。 特定の実施形態による、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する受信機による方法の一例を示す図である。 特定の実施形態による、別の仮想コンピューティングデバイスを示す図である。
以下の記載において、多数の具体的な詳細を説明する。しかしながら、本発明の実施形態はこれらの具体的な詳細なしに実施されてもよいことが理解される。場合によっては、よく知られている回路、構造、および技術は、本明細書の理解の妨げとならないよう、詳細には示されていない。当業者であれば、ここに含まれる説明を用いて、不適当な実験なしに適切な機能性を実現することができるであろう。
本明細書における、「一実施形態」、「ある実施形態」、「一例の実施形態」などの言及は、記載される実施形態が、特定の特徴、構造、または特性を含んでもよいが、全ての実施形態が必ずしもその特定の特徴、構造、または特性を含まなくてもよいことを示す。更に、かかる語句は必ずしも同じ実施形態を指すものではない。更に、特定の特徴、構造、または特性がある実施形態と関連して記載される場合、明示的に記載されるか否かにかかわらず、他の実施形態と関連してかかる特徴、構造、または特性を実現することは、当業者の知識の範囲内にあることが提示される。
以下の記載および特許請求の範囲において、「結合される」および「接続される」という用語、およびそれらの派生語が使用されることがある。これらの用語が互いの同義語であることは意図されないことが理解されるべきである。「結合される」は、互いに直接物理的もしくは電気的に接触、協働、または互いに相互作用してもいなくてもよい、2つ以上の要素を示すのに使用される。「接続される」は、互いに結合された2つ以上の要素間の連通が確立されることを示すのに使用される。
以下に説明する実施形態は、当業者が実施形態を実施できるようにする情報を表し、実施形態を実施する最良の形態を示す。以下の記載を添付図面に照らして読むことで、当業者であれば、本開示の概念を理解し、またこれらの概念の適用については、本明細書では特に扱われないことを認識するであろう。これらの概念および適用は本開示の範囲内にあることが理解されるべきである。
無線ノード:本明細書で使用するとき、「無線ノード」は、無線アクセスノードまたは無線デバイスのどちらかである。
無線アクセスノード:本明細書で使用するとき、「無線アクセスノード」は、信号を無線で送信および/または受信するように動作する、移動通信ネットワークの無線アクセスネットワークにおける任意のノードである。無線アクセスノードのいくつかの例としては、基地局(例えば、第3世代パートナーシッププロジェクト(3GPP)ロングタームエボリューション(LTE)ネットワークのエンハンストもしくはエボルブドノードB(eNB))、高電力もしくはマクロ基地局、低電力基地局(例えば、ミクロ基地局、ピコ基地局、ホームeNBなど)、および中継ノードが挙げられるが、それらに限定されない。
コアネットワークノード:本明細書で使用するとき、「コアネットワークノード」は、コアネットワークにおける任意のタイプのノードである。コアネットワークノードのいくつかの例としては、例えば、モビリティ管理エンティティ(MME)、パケットデータネットワーク(PDN)ゲートウェイ(P-GW)、サービス能力公開機能(SCEF)などが挙げられる。
無線デバイス:本明細書で使用するとき、「無線デバイス」は、無線アクセスノードに対して信号を無線で送信および/または受信することによって、移動通信ネットワークに対するアクセスを有する(即ち、それによってサービスされる)、任意のタイプのデバイスである。無線デバイスのいくつかの例としては、3GPPネットワークにおけるユーザ機器デバイス(UE)、およびマシンタイプ通信(MTC)デバイスが挙げられるが、それらに限定されない。
ネットワークノード:本明細書で使用するとき、「ネットワークノード」は、移動通信ネットワーク/システムの無線アクセスネットワークまたはコアネットワークのどちらかの部分である、任意のノードである。
本明細書における説明は、3GPP移動通信システムに焦点を当てており、またそのため、3GPP LTEの専門用語または3GPP LTEの用語に類似した専門用語が使用される場合が多い。しかしながら、本明細書に開示する概念は、LTEまたは3GPPシステムに限定されない。
図2は、本開示のいくつかの実施形態による、移動通信ネットワーク10の一例を示している。本明細書に開示する実施形態では、移動通信ネットワーク10は、無線アクセスノードの一部または全てが免許不要周波数帯内のキャリアで動作する、LTEネットワークである。特定の実施形態では、例えば、移動通信ネットワーク10は、5ギガヘルツ(GHz)の周波数帯で動作することができる。しかしながら、本開示はそれに限定されない。したがって、別の例では、移動通信ネットワーク10は、LAA、LTE-U、MulteFire、または無線アクセスノードが免許不要キャリアで動作する他の何らかの技術を実現してもよい。
図示されるように、移動通信ネットワーク10は、対応するマクロセル14-1および14-2を制御する、LTEではeNBと呼ばれる基地局12-1および12-2を含む。基地局12-1および12-2は、一般に、本明細書では集合的に基地局12と呼ばれ、また個別に基地局12と呼ばれる。同様に、マクロセル14-1および14-2は、一般に、本明細書では集合的にマクロセル14と呼ばれ、また個別にマクロセル14と呼ばれる。移動通信ネットワーク10はまた、対応するスモールセル18-1~18-4を制御する、多数の低電力ノード16-1~16-4を含む。LTEでは、低電力ノード16-1~16-4は、小型基地局(ピコもしくはフェムト基地局など)またはリモート無線ヘッド(RRH)などであることができる。特に、例示されないが、スモールセル18-1~18-4の1つまたは複数は、別の方法として、基地局12によって提供されてもよい。低電力ノード16-1~16-4は、一般に、本明細書では集合的に低電力ノード16と呼ばれ、また個別に低電力ノード16と呼ばれる。同様に、スモールセル18-1~18-4は、一般に、本明細書では集合的にスモールセル18と呼ばれ、また個別にスモールセル18と呼ばれる。基地局12(および任意に、低電力ノード16)は、コアネットワーク20に接続される。
基地局12および低電力ノード16は、対応するセル14および18の無線デバイス22-1~22-5にサービスを提供する。無線デバイス22-1~22-5は、一般に、本明細書では集合的に無線デバイス22と呼ばれ、また個別に無線デバイス22と呼ばれる。LTEでは、無線デバイス22はUEと呼ばれる。
特定の実施形態によれば、マクロセル14は、例えば、LAA動作の場合など、免許を要する周波数スペクトル内(即ち、移動通信ネットワーク10専用の周波数スペクトル内)で提供されてもよい。他の実施形態では、マクロセル14は、例えば、免許不要周波数帯のLAA(LAA-U)またはMulteFire動作の場合など、免許不要周波数スペクトル内で提供されてもよい。特定の実施形態によれば、スモールセル18の1つまたは複数(場合によっては全て)は、例えば、5GHz周波数スペクトルなど、免許不要周波数スペクトル内で提供されてもよい。
特定の実施形態では、免許不要スペクトル内のキャリアで動作する基地局12、14は、本明細書に記載の実施形態のいずれかに従って、LBTを実施し、マルチメディア放送および同報サービス(MBMS)データを送信するように動作してもよい。
図3は、特定の実施形態による、無線アクセスノード24の概略ブロック図である。無線アクセスノード24は、例えば、基地局12、16であってもよい。図示されるように、無線アクセスノード24は、1つまたは複数のプロセッサ28(例えば、中央処理装置(CPU)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、および/またはその他)と、メモリ30と、ネットワークインターフェース32とを含む、制御システム26を含む。それに加えて、無線アクセスノード24は、1つまたは複数のアンテナ40に結合された、1つまたは複数の送信機36および1つまたは複数の受信機38をそれぞれ含む、1つまたは複数の無線ユニット34を含む。いくつかの実施形態では、無線ユニット34は、制御システム26の外部にあり、例えば光ケーブルなどの有線接続を介して、制御システム26に接続される。しかしながら、他のいくつかの実施形態では、無線ユニット34および場合によってはアンテナ40は、制御システム26と統合されてもよい。1つまたは複数のプロセッサ28は、本明細書に記載するような無線アクセスノード24の1つまたは複数の機能を提供するように動作してもよい。いくつかの実施形態では、機能は、例えば、メモリ30などに格納され、1つまたは複数のプロセッサ28によって実行される、ソフトウェアの形で実現されてもよい。
図4は、特定の実施形態による、無線アクセスノード24の仮想化した実施形態を示す概略ブロック図である。しかしながら、その説明は、他のタイプのネットワークノードに等しく適用可能であり得る。更に、ネットワークノードのタイプのうち任意のものが同様の仮想化したアーキテクチャを有してもよい。
本明細書で使用するとき、「仮想化した」無線アクセスノードは、無線アクセスノード24の機能性の少なくとも一部分が仮想コンポーネントとして実現される、無線アクセスノード24の実現例である。例えば、無線アクセスノードの機能性は、特定の実施形態では、ネットワークの物理的処理ノードで稼働する仮想マシンによって実現されてもよい。図示される例示の実施形態では、無線アクセスノード24は、上述したように、1つまたは複数のプロセッサ28(例えば、CPU、ASIC、FPGA、および/またはその他)と、メモリ30と、ネットワークインターフェース32と、1つまたは複数のアンテナ40に結合される1つまたは複数の送信機36および1つまたは複数の受信機38をそれぞれ含む、1つまたは複数の無線ユニット34とを含む、制御システム26を含む。制御システム26は、例えば、光ケーブルなどを介して、無線ユニット34に接続される。制御システム26は、ネットワークインターフェース32を介してネットワーク44に結合されるかもしくはその一部として含まれる、1つまたは複数の処理ノード42に接続される。各処理ノード42は、1つまたは複数のプロセッサ46(例えば、CPU、ASIC、FPGA、および/またはその他)と、メモリ48と、ネットワークインターフェース50とを含む。
特定の実施形態によれば、本明細書に記載される無線アクセスノード24の機能52は、1つまたは複数の処理ノード42で実現されるか、任意の所望の形で制御システム26および1つまたは複数の処理ノード42にわたって分散されてもよい。いくつかの特定の実施形態では、本明細書に記載される無線アクセスノード24の機能52の一部または全ては、処理ノード42がホストする仮想環境で実現される1つまたは複数の仮想マシンによって実行される、仮想コンポーネントとして実現される。当業者には認識されるように、処理ノード42と制御システム26との間の追加のシグナリングまたは通信は、所望の機能52の少なくとも一部を実施するために使用されてもよい。特に、いくつかの実施形態では、制御システム26が含まれないことがあるが、その場合、無線ユニット34が、適切なネットワークインターフェースを介して処理ノード42と直接通信する。
特定の実施形態によれば、本明細書に記載される実施形態のいずれかによる、少なくとも1つのプロセッサによって実行されると、仮想環境において、無線アクセスノード24、または無線アクセスノード24の機能52のうち1つもしくは複数を実現するノード(例えば、処理ノード42)の機能性を少なくとも1つのプロセッサに実施させる命令を含む、コンピュータプログラムが提供される。いくつかの実施形態では、上述のコンピュータプログラム製品を備えるキャリアが提供される。キャリアは、電子信号、光信号、無線信号、またはコンピュータ可読記憶媒体(例えば、メモリなどの非一時的コンピュータ可読媒体)のうちの1つである。
図5は、他の特定の実施形態による、無線アクセスノード24の別の例を示す概略ブロック図である。無線アクセスノード24は、ソフトウェアの形でそれぞれ実現される、1つまたは複数のモジュール54を含む。モジュール54は、本明細書に記載される無線アクセスノード24の機能性を提供する。この考察は、モジュール54が、処理ノード42の1つで実現されるか、あるいは複数の処理ノード42にわたって分散され、ならびに/または処理ノード42および制御システム26にわたって分散されてもよい、図7の処理ノード42(後述)に等しく適用可能である。
図6は、特定の実施形態による、UE 56の概略ブロック図である。図示されるように、UE 56は、1つまたは複数のプロセッサ58(例えば、CPU、ASIC、FPGA、および/またはその他)と、メモリ60と、1つまたは複数のアンテナ68に結合される1つまたは複数の送信機64および1つまたは複数の受信機66をそれぞれ含む、1つまたは複数の送受信機62とを含む。いくつかの実施形態では、上述したUE 56の機能性は、例えば、メモリ60に格納されプロセッサ58によって実行される、ソフトウェアの形で完全にまたは部分的に実現されてもよい。
いくつかの実施形態では、少なくとも1つのプロセッサによって実行されると、本明細書に記載される実施形態のいずれかによる、UE 56の機能性を少なくとも1つのプロセッサに実施させる命令を含む、コンピュータプログラムが提供される。いくつかの実施形態では、上述のコンピュータプログラム製品を備えるキャリアが提供される。キャリアは、電子信号、光信号、無線信号、またはコンピュータ可読記憶媒体(例えば、メモリなどの非一時的コンピュータ可読媒体)のうちの1つである。
図7は、本開示の他のいくつかの実施形態による、UE 56の概略ブロック図である。UE 56は、ソフトウェアの形でそれぞれ実現される、1つまたは複数のモジュール70を含む。モジュール70は、本明細書に記載されるUE 56の機能性を提供する。
様々なネットワークノードが後述する機能性を実施することができる。例えば、アクセスノード(例えば、eNB)は、本明細書で提供される様々なインターリーブステップを実施することができる。当業者であれば、受信機(例えば、UE)は、一実施例に従って、対応する復号を実施できるであろうことを理解するであろう。当然ながら、本明細書に記載される機能性を実施するのに、無線ノードの様々な組み合わせを実現できることが、当業者には容易に理解されるであろう。
本明細書における考察は、ダウンリンク制御情報(DCI)およびアップリンク制御情報(UCI)を一例として使用しているが、以下に開示する方法は、誤り検出の機能および誤り訂正の機能の両方を要する、任意のタイプの情報パケット送信に使用できることに留意すべきである。したがって、例えば、同じ方法を、物理的アップリンクチャネルデータパケット、物理的ダウンリンクデータチャネルパケット、上位レイヤの制御パケットなどに適用することができる。
以下の考察では、CRCおよびPCという2つのタイプのプリコーダを一例として使用しているが、同じ原理を他のタイプのプリコーダに、例えば他のタイプの線形ブロック符号に使用できることに留意されたい。
特定の実施形態によれば、NRのDCIおよびUCIの誤り訂正制御に関して連結Polar符号を設計する際、CRCビットが2つの目的のPolar符号のプリコーダとして付加される。
d,0 CRCビットのシーケンス(Ld,0は、最低レベルの誤り検出能力を確保するのに必要な最小数のCRCビット)。3GPP LTEを参照として使用すると、より大きい情報ブロックサイズKのDCIではLd,0=16、UCIではLd,0=8である。
更なるLc,0 CRCビットが付加される。更なるLc,0 CRCビットは、誤り検出および/または誤り訂正の目的に使用することができる。
したがって、合計のLtotal=(Ld,0+Lc,0)CRCビットが、Polar符号のプリコーダにおいて付加される。特定の実施形態では、Ltotal CRCビットは、長さLtotalの1つのCRC生成多項式を使用して生成される。別の実施形態では、Ld,0 CRCビットは、長さLd,0の第1のCRC生成多項式を使用して生成され、Lc,0 CRCビットは、長さLc,0の第2のCRC生成多項式を使用して生成される。
特定の実施形態によれば、誤り訂正と誤り検出との間におけるCRCビットの適応的割当てが提供される。Ltotal CRCビットの組は、適応的な形で、誤り検出性能と誤り訂正性能との最良の組み合わせを達成するのに使用されてもよい。適応は、特定の実施形態に従って、異なる目的に対してCRCビットを割り当てる次の3つの選択肢のうち少なくとも2つに対応するように実施されてもよい。
選択肢A:低い誤り検出能力、高い誤り訂正能力。この選択肢では、Ld,1 CRCビットが誤り検出に使用され、Lc,1 CRCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
選択肢B:中間の誤り検出能力、中間の誤り訂正能力。この選択肢では、Ld,2 CRCビットが誤り検出に使用され、Lc,2 CRCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
選択肢C:高い誤り検出能力、低い誤り訂正能力。この選択肢では、Ld,3 CRCビットが誤り検出に使用され、Lc,3 CRCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
上述のシナリオでは、Ltotal=(Ld,1+Lc,1)=(Ld,2+Lc,2)=(Ld,3+Lc,3)であり、Ld,0≦Ld,1<Ld,2<Ld,3、Lc,0≧Lc,1>Lc,2>Lc,3である。SCL復号に使用されるより多数のCRCビットは、一般に、より複雑なデコーダ装置を必要とし、それによって、同じ情報ブロックサイズKおよび符号語サイズMのより良好なBLER性能を達成できることが考慮に入れられてもよい。上記に言及したシナリオそれぞれにおいて、Lc,i CRCビットの所定のサブセットが、任意のi=1,2,3に対して使用されるが、誤り訂正に対して選ばれるビットは連続または隣接している必要はなく、例えば、特定の実施形態では、利用可能なCRCビットにわたって均等に離隔していることが可能である。誤り検出および誤り訂正能力の均衡をとる3つの異なる手法を、選択肢A~Cに記載しているが、同じまたは類似の原理を使用して均衡をとる更なる方法が可能であることを理解することができる。
ある特定の実施形態によれば、適応は、次のものを含む様々な設定パラメータの機能として実施することができる。
様々な特定の実施形態によれば、適応は、サービスの信頼性の異なる目標レベルに従って実施されてもよい。例えば、高信頼性の用途(例えば、URLLC)の場合、特定の実施形態では、選択肢Aが使用されてもよい。他方で、低信頼性の用途(例えば、mMTC)の場合、特定の実施形態では、選択肢Cが使用されてもよい。
様々な特定の実施形態によれば、適応は、関連するデータパケットのレイテンシの目標に従って実施されてもよい。目標のレイテンシには、関連するデータパケットに関して可能な最大数の再送信を反映させることができる。例えば、低レイテンシ要件のデータパケットの場合、特定の実施形態では、選択肢Aが使用されてもよい。低レイテンシのシナリオの例としては、映像パケット、音声パケット、および瞬時チャネルフィードバックが挙げられる。再送信は遅延に値しないため、誤りの検出はアプリケーションの助けとならないことがあるので、より多くのCRCビットが誤り訂正に使用される。他方で、高レイテンシに耐え得るデータパケットの場合、特定の実施形態では、選択肢Cが使用されてもよい。
様々な特定の実施形態によれば、適応は、異なる受信機カテゴリ(または受信機タイプ)に従って実施されてもよい。一般的に、受信機はダウンリンクのUEである。例えば、低コストUEの場合、特定の実施形態では、選択肢Cが使用されてもよいので、低複雑性SCLデコーダを実現するのが望ましい。高コストUEの場合、特定の実施形態では選択肢Aが使用されてもよいので、より高複雑性のSCLデコーダを実現することができる。中コストUEの場合、例示的な妥協案では選択肢Bが使用されてもよい。
特定の実施形態によれば、CRCビットの合計数(Ltotal)は、異なる設定パラメータに従って適応的に選ばれてもよい。例としては次のものが挙げられる。
様々な特定の実施形態によれば、CRCビットの合計数の選択は、サービスの信頼性の異なる目標レベルに従って選択されてもよい。例えば、高信頼性の用途(例えば、URLLC)の場合、より多い合計数のCRCビットが使用されてもよい。他方で、低信頼性の用途(例えば、mMTC)の場合、より少数の合計CRCビットが使用される。
様々な特定の実施形態によれば、CRCビットの合計数の選択は、情報ブロック長K、符号ブロック長N、および/または符号レートR=K/Nに従って選ばれる。固定の符号長Nの場合、より多数のCRCビットが少数の情報ビットKに、または等価により、低いレートRに対して使用されてもよく、その逆もまた真である。CRCビットの合計数Ltotalの適応は、上述したように、それに対応する、誤り訂正目的(Lc,iビット)と誤り検出目的(Ld,iビット)との間での割当てに沿って行うことができる。
特定の実施形態によれば、CRCビットの配置は適応的に選ばれてもよい。図8は、特定の実施形態による、インターリービングなしの連結Polar符号のエンコーダ構造を示している。図示されるように、CRCビットは隣接ブロックとして付加され、情報ビットはインターリーブされない。一般的に、図8に示されるように、CRCビットのシーケンスが情報ビットシーケンスの末尾に付加される。
total CRCビットのシーケンスが、隣接ブロックとして情報ビットシーケンスの末尾に付加される場合、CRCビットはCRC検査を実施するブロックとして使用されなければならない。CRCビットは、CRC検査を実施するのに個別に使用することはできない。したがって、CRCビットは、トレリスの最後尾まで、SCL復号プロセスの情報ビットと同じに扱われる。トレリスの末尾において、CRCビットは、CRC検査を実施し、デコーダ出力として最良の符号語候補を選択するのに使用される。
CRCビットはブロックの末尾に付加されるが、リスト復号プロセスに統合されたそれらのCRCビットと合致する下位空間内に復号を限定するため、CRCビットの一部は、Polar内部符号に対するリストデコーダに依然として統合されていてもよい。これによって、結果として得られる統合されたリスト復号プロセスの誤り訂正能力が改善されるであろう。しかしながら、CRCビットは末尾においてともにクラスタ化されるので、性能の利益は限定される。更なる性能の利益が望ましい場合、後述するような「インターリーブされたCRCビット」構造を使用することを考慮してもよい。
図9は、特定の実施形態による、インターリーブされたCRCビットを使用するエンコーダ構造を示している。具体的には、Polar符号化の前に、Ltotal CRCビットのシーケンスに情報ビットがインターリーブされてもよい。特定の実施形態では、CRCビットは、インターリーバと結合されてもよいので、CRCビットを個別に使用してCRC検査を実施することができる。インターリーブされたCRCビットを使用するエンコーダ構造の一例は、図9に示されている。
特定の実施形態によれば、また図示されるように、インターリーバは、CRC外部符号とPolar内部符号との間に追加されてもよい。このように、内部Polarエンコーダの入力に送られる前に、CRCビットに情報ビットがインターリーブされる。インターリーバは、内部Polar符号のリスト復号を容易にするように構築され、その場合、PolarSCLデコーダは、外部符号からのパリティビットおよびデータビットの従属性構造を考慮に入れることができる。いくつかの用途では、一部の(Lc,i)CRCビットのみを使用して、パリティビットの従属性構造を考慮に入れて、符号の誤り訂正能力が改善され、他の(Ld,i)CRCビットは、デコーダが復号プロセスの間に値を仮定するであろう他の情報ビットのように扱われる。この代替実施形態では、分散されたCRCビットの一部は、情報ビットと同じようには扱われない。誤り訂正CRCビットは、選択された生き残っている各復号パスがパリティビットの従属性構造と一致しなければならないような形で、より良好な復号パスを選択するのに、ツリー展開のプロセスで使用される。CRC検査は、トレリス展開の終わりまで待つ必要はない。
特定の実施形態によれば、CRCビットの変わりに、パリティチェックサム(PC)ビットをプリコーダで代わりに生成することができる。一般に、CRCビットに適用可能であるものとして上述した方法および技術のいずれも、PCビットに等しく適用可能であるものと認識される。
図10は、特定の実施形態によるPC-Polar符号を示している。PC凍結ビットとも呼ばれることがあるPCビットはそれぞれ、情報ビットの選択されたサブセットのパリティチェックサムとして導き出される。PCビットは、より良好な復号パスを選択するのに各PCビットを個別に使用できるという点で、インターリーブされたCRCビットと類似している。
誤り訂正と誤り検出との間でのCRCビットの適応的割当てと同様に、特定の実施形態に従って、PCビットを両方の機能に使用することができる。これら2つの機能間でのPCビットの正確な分割は、後述するように、適応的に行うことができる。具体的には、特定の実施形態によれば、Ltotal PCビットの組は、適応的な形で、誤り検出性能と誤り訂正性能との最良の組み合わせを達成するのに使用することができる。適応は、一実施形態に従って、異なる目的に対してPCビットを割り当てる次の3つの選択肢のうち少なくとも2つに対応するように実施される。
選択肢A:低い誤り検出能力、高い誤り訂正能力。この選択肢では、Ld,1 PCビットが誤り検出に使用され、Lc,1 PCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
選択肢B:中間の誤り検出能力、中間の誤り訂正能力。この選択肢では、Ld,2 PCビットが誤り検出に使用され、Lc,2 PCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
選択肢C:高い誤り検出能力、低い誤り訂正能力。この選択肢では、Ld,3 PCビットが誤り検出に使用され、Lc,3 PCビットがSCL復号を支援するのに使用される(即ち、誤り訂正)。
上述のシナリオでは、Ltotal=(Ld,1+Lc,1)=(Ld,2+Lc,2)=(Ld,3+Lc,3)であり、0≦Ld,1<Ld,2<Ld,3、Ltotal≧Lc,1>Lc,2>Lc,3である。
CRCビットと同様に、PCビットの合計数Ltotalは、サイズの組み合わせ(K,M)に対して固定であるか、またはサイズの組み合わせとともに変動することができる。ここで、Kは情報ビットの数、Mは無線で送出される符号化ビットの数である。
CRCビットとは対照的に、誤り検出目的に割り当てなければならない、非ゼロの最小数のPCビットはなく、つまり、全てのPCビットを誤り訂正目的に使用することができる。
特定の実施形態によれば、選択肢A~Cから選択肢が選択されると、Polarデコーダが適宜作動する。
c,i(i=1,2,3)PCビットは、SCL復号の途中で使用されて、パス展開中の最良の復号パスが選択される。
d,i(i=1,2,3)PCビットは、SCL復号の途中では使用されない。その代わりに、Ld,i PCビットは、パス展開中に情報ビットとして扱われる。Ld,i PCビットの硬判定が行われる。次に、Ld,i PCビットを、SCL復号の終わりに検査合計として使用して、SCL出力が有効な符号語であるか否かが検出される。
CRC利用のPolarと同様に、適応は、データサービスタイプ、レイテンシ要件、ブロック誤りレート目標、およびUEカテゴリなど、様々な設定パラメータの機能として実施することができる。それに加えて、値Ltotal、およびLc,iとLd,iとの間のLtotalの分割の両方を適応させることができる。
図11は、特定の実施形態による、CRCまたはPCビットの合計数を適応的に選択する方法の一例を示すフロー図である。図11に示されるように、ステップ1100で、ネットワークノードは、例えば、CRCビットの合計数を適用的に選択する。ステップ1110で、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なCRCビットを割り当てることができる。ステップ1120で、CRCビットを符号ブロック内に配置することができる。上述したように、様々な実施形態によれば、プリコーダビットは、CRCビットまたはパリティチェックサム(PC)ビットであることができる。
特定の実施形態では、上述したような、CRCまたはPCビットの合計数を適応的に選択する方法は、コンピュータネットワーキング仮想装置によって実施されてもよい。図12は、特定の実施形態による、CRCまたはPCビットの合計数を適応的に選択する仮想コンピューティングデバイス1200の一例を示している。特定の実施形態では、仮想コンピューティングデバイス1200は、図11に例示し記載した方法に関して上述したのと同様のステップを実施する、モジュールを含んでもよい。例えば、仮想コンピューティングデバイス1200は、選択モジュール1210と、割当てモジュール1220と、配置モジュール1230と、CRCまたはPCビットの合計数を適応的に選択する他の任意の適切なモジュールとを含んでもよい。いくつかの実施形態では、モジュールの1つまたは複数は、図3の1つまたは複数のプロセッサ28あるいは図6の1つまたは複数のプロセッサ58を使用して実現されてもよい。特定の実施形態では、様々なモジュールの2つ以上の機能が組み合わされて、単一のモジュールにされてもよい。
選択モジュール1210は、仮想コンピューティングデバイス1200の選択機能を実施してもよい。例えば、特定の実施形態では、選択モジュール1210は、CRCまたはPCビットの合計数を適応的に選択してもよい。
割当てモジュール1220は、仮想コンピューティングデバイス1200の割当て機能を実施してもよい。例えば、特定の実施形態では、割当てモジュール1220は、Polar符号の誤り検出と誤り訂正とで異なる量の利用可能なCRCビットを割り当ててもよい。
配置モジュール1230は、仮想コンピューティングデバイス1200の配置機能を実施してもよい。例えば、特定の実施形態では、配置モジュール1230は、例えば、CRCビットを符号ブロック内に配置してもよい。
仮想コンピューティングデバイス1200の他の実施形態は、上述の機能性のいずれか、および/またはいずれかの追加の機能性(上述の解決策に対応するのに必要ないずれかの機能性を含む)を含む、機能性の特定の態様を提供することに関与してもよい、図12に示されるものを超える追加のコンポーネントを含んでもよい。様々な異なるタイプのデバイスおよび無線ノードは、同じ物理ハードウェアを有するが、異なる無線アクセス技術に対応するように(例えば、プログラミングを介して)設定された、コンポーネントを含んでもよく、または部分的もしくは全体的に異なる物理コンポーネントを表してもよい。
図13は、特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する送信機による方法1300の一例を示している。特定の実施形態によれば、送信機は、上述した無線デバイス56などの無線デバイスであってもよい。他の特定の実施形態によれば、送信機は、無線アクセスノード24または別のネットワークノードなどのネットワークノードであってもよい。様々な実施形態では、プリコーダビットはCRCビットまたはPCビットを含んでもよい。
方法は、ステップ1310で始まり、送信機が、プリコーダビットの合計数を決める基準となる少なくとも1つの設定パラメータを獲得する。少なくとも1つの設定パラメータは、情報ブロック長K、符号ブロック長N、および/または符号レートR=K/Nの少なくとも1つを含んでもよい。
ステップ1320で、送信機は、プリコーダビットの合計数を決定する。特定の実施形態では、例えば、送信機は、第1の数の利用可能なプリコーダビット(L)を誤り検出に、第2の数の利用可能なプリコーダビット(L)を誤り訂正に割り当ててもよい。特定の実施形態によれば、第1の数の利用可能なプリコーダビット(L)は、多数の情報ビットに対する最低レベルの誤り検出と関連付けられた最小数のプリコーダビット(Ld,0)であってもよく、第2の数の利用可能なプリコーダビット(L)は、利用可能なプリコーダビットの合計数(Ltotal)から第1の数の利用可能なプリコーダビット(L)を引くことによって決定されてもよい。別の特定の実施形態では、誤り検出に割り当てられた第1の数の利用可能なプリコーダビット(L)は、誤り検出能力を増大させるため、誤り検出の最低レベルと関連付けられた最小数のプリコーダビット(Ld,0)よりも多くてもよい。
更に別の特定の実施形態では、送信機は、次のうち1つを実施することによって、プリコーダビットの合計数を決定してもよい。
低い誤り検出能力および高い誤り訂正能力に対しては、第1の数の利用可能なプリコーダビット(Ld,1)を誤り検出に、第2の数の利用可能なプリコーダビット(Lc,1)を誤り訂正に割り当てる。
中間の誤り検出能力および中間の誤り訂正能力に対しては、第3の数の利用可能なプリコーダビット(Ld,2)を誤り検出に、第4の数の利用可能なプリコーダビット(Lc,2)を誤り訂正に割り当てる。
高い誤り検出能力および低い誤り訂正能力に対しては、第5の数の利用可能なプリコーダビット(Ld,3)を誤り検出に、第6の数の利用可能なプリコーダビット(Lc,3)を誤り訂正に割り当てる。
上述のシナリオのいずれにおいても、最低レベルの誤り検出と関連付けられる最小数のプリコーダビット(Ld,0)が誤り検出能力を増大させるためには、次の式が真であり得る。
d,0≦Ld,1<Ld,2<Ld,3、および、
c,1>Lc,2>Lc,3
ステップ1330で、送信機は、プリコーダビットの決定された合計数に従って、符号ブロックに対するプリコーダビットを生成する。様々な特定の実施形態によれば、プリコーダビットは、レイテンシ要件、信頼性要件、目標の符号レートによって示される無線チャネル条件、および符号長によって示される利用可能な無線ソースの少なくとも1つに基づいて生成されてもよい。プリコーダビットがCRCビットである場合、例えば、CRCビットは、特定の実施形態では、単一のCRC生成多項式を使用して生成されてもよい。別の特定の実施形態では、CRCビットは、2つ以上のCRC生成多項式を使用して生成されてもよい。
ステップ1340で、送信機は、プリコーダビットを符号ブロック内に配置する。特定の実施形態では、送信機は、プリコーダビットを隣接ブロックとしての符号ブロック内に配置してもよい。別の実施形態では、送信機は、インターリーバを使用して、プリコーダビットを符号ブロック内のインターリーブされた位置に配置してもよい。
特定の実施形態では、上述したようなPolar符号に対してプリコーダビットを適応的に生成する方法は、仮想コンピューティングデバイスによって実施されてもよい。図14は、特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する仮想コンピューティングデバイス1400の一例を示している。特定の実施形態では、仮想コンピューティングデバイス1400は、図13に例示し記載した方法1300に関して上述したのと同様のステップを実施する、モジュールを含んでもよい。例えば、仮想コンピューティングデバイス1400は、少なくとも1つの獲得モジュール1410と、決定モジュール1420と、生成モジュール1430と、配置モジュール1440と、Polar符号に対してプリコーダビットを適応的に生成する他の任意の適切なモジュールとを含んでもよい。いくつかの実施形態では、モジュールの1つまたは複数は、図3の1つまたは複数のプロセッサ28あるいは図6の1つまたは複数のプロセッサ58を使用して実現されてもよい。特定の実施形態では、様々なモジュールの2つ以上の機能が組み合わされて、単一のモジュールにされてもよい。
獲得モジュール1410は、仮想コンピューティングデバイス1400の獲得機能を実施してもよい。例えば、特定の実施形態では、獲得モジュール1410は、プリコーダビットの合計数を決める基準となる少なくとも1つの設定パラメータを獲得してもよい。
決定モジュール1420は、仮想コンピューティングデバイス1400の決定機能を実施してもよい。例えば、特定の実施形態では、決定モジュール1420は、プリコーダビットの合計数を決定してもよい。
生成モジュール1430は、仮想コンピューティングデバイス1400の生成機能を実施してもよい。例えば、特定の実施形態では、生成モジュール1430は、プリコーダビットの決定された合計数に従って、符号ブロックに対するプリコーダビットを生成してもよい。
配置モジュール1440は、仮想コンピューティングデバイス1400の配置機能を実施してもよい。例えば、特定の実施形態では、配置モジュール1440は、プリコーダビットを符号ブロック内に配置してもよい。
仮想コンピューティングデバイス1400の他の実施形態は、上述の機能性のいずれか、および/またはいずれかの追加の機能性(上述の解決策に対応するのに必要ないずれかの機能性を含む)を含む、送信機の機能性の特定の態様を提供することに関与してもよい、図14に示されるものを超える追加のコンポーネントを含んでもよい。様々な異なるタイプの送信機は、同じ物理ハードウェアを有するが、異なる無線アクセス技術に対応するように(例えば、プログラミングを介して)設定された、コンポーネントを含んでもよく、または部分的もしくは全体的に異なる物理コンポーネントを表してもよい。
図15は、特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する送信機による方法1500の別の例を示している。特定の実施形態によれば、送信機は、上述した無線デバイス56などの無線デバイスであってもよい。他の特定の実施形態によれば、送信機は、無線アクセスノード24または別のネットワークノードなどのネットワークノードであってもよい。様々な実施形態では、プリコーダビットはCRCビットまたはPCビットを含んでもよい。
方法は、ステップ1510で始まり、送信機が、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てる。様々な特定の実施形態によれば、プリコーダビットは、レイテンシ要件、信頼性要件、目標の符号レートによって示される無線チャネル条件、および符号長によって示される利用可能な無線ソースの少なくとも1つに基づいて割り当てられてもよい。
特定の実施形態では、送信機は、第1の数の利用可能なプリコーダビット(L)を誤り検出に、第2の数の利用可能なプリコーダビット(L)を誤り訂正に割り当ててもよい。例えば、特定の実施形態では、第1の数の利用可能なプリコーダビット(L)は、多数の情報ビットに対する最低レベルの誤り検出と関連付けられた最小数のプリコーダビット(Ld,0)であってもよく、第2の数の利用可能なプリコーダビット(L)は、利用可能なプリコーダビットの合計数(Ltotal)から第1の数の利用可能なプリコーダビット(L)を引くことによって決定される。別の実施形態では、誤り検出に割り当てられた第1の数の利用可能なプリコーダビット(L)は、誤り検出能力を増大させるため、誤り検出の最低レベルと関連付けられた最小数のプリコーダビット(Ld,0)よりも多くてもよい。
更に別の特定の実施形態では、送信機は、次のうち1つを実施することによって、プリコーダビットの合計数を決定してもよい。
低い誤り検出能力および高い誤り訂正能力に対しては、第1の数の利用可能なプリコーダビット(Ld,1)を誤り検出に、第2の数の利用可能なプリコーダビット(Lc,1)を誤り訂正に割り当てる。
中間の誤り検出能力および中間の誤り訂正能力に対しては、第3の数の利用可能なプリコーダビット(Ld,2)を誤り検出に、第4の数の利用可能なプリコーダビット(Lc,2)を誤り訂正に割り当てる。
高い誤り検出能力および低い誤り訂正能力に対しては、第5の数の利用可能なプリコーダビット(Ld,3)を誤り検出に、第6の数の利用可能なプリコーダビット(Lc,3)を誤り訂正に割り当てる。
上述のシナリオのいずれにおいても、最低レベルの誤り検出と関連付けられる最小数のプリコーダビット(Ld,0)が誤り検出能力を増大させるためには、次の式が真であり得る。
d,0≦Ld,1<Ld,2<Ld,3、および、
c,1>Lc,2>Lc,3
ステップ1520で、送信機は、割当ておよびCRCビットの合計数に従って、符号ブロックに対するプリコーダビットを生成する。特定の実施形態では、例えば、CRCビットは、単一のCRC生成多項式を使用して生成されてもよい。別の特定の実施形態では、CRCビットは、2つ以上のCRC生成多項式を使用して生成されてもよい。
ステップ1530で、送信機は、プリコーダビットを符号ブロック内に配置する。特定の実施形態では、送信機は、プリコーダビットを隣接ブロックとしての符号ブロック内に配置してもよい。別の実施形態では、送信機は、インターリーバを使用して、プリコーダビットを符号ブロック内のインターリーブされた位置に配置してもよい。
特定の実施形態では、上述したようなPolar符号に対してプリコーダビットを適応的に生成する方法は、仮想コンピューティングデバイスによって実施されてもよい。図16は、特定の実施形態による、Polar符号に対するプリコーダビットを適応的に生成する仮想コンピューティングデバイス1600の一例を示している。特定の実施形態では、仮想コンピューティングデバイス1600は、図15に例示し記載した方法1500に関して上述したものと同様のステップを実施する、モジュールを含んでもよい。例えば、仮想コンピューティングデバイス1600は、少なくとも1つの獲得モジュール1610と、生成モジュール1620と、配置モジュール1630と、Polar符号に対してプリコーダビットを適応的に生成する他の任意の適切なモジュールとを含んでもよい。いくつかの実施形態では、モジュールの1つまたは複数は、図3の1つまたは複数のプロセッサ28あるいは図6の1つまたは複数のプロセッサ58を使用して実現されてもよい。特定の実施形態では、様々なモジュールの2つ以上の機能が組み合わされて、単一のモジュールにされてもよい。
割当てモジュール1610は、仮想コンピューティングデバイス1600の割当て機能を実施してもよい。例えば、特定の実施形態では、割当てモジュール1610は、Polar符号の誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当ててもよい。
生成モジュール1620は、仮想コンピューティングデバイス1600の生成機能を実施してもよい。例えば、特定の実施形態では、生成モジュール1620は、割当ておよびCRCビットの合計数に従って、符号ブロックに対するプリコーダビットを生成してもよい。
配置モジュール1630は、仮想コンピューティングデバイス1600の配置機能を実施してもよい。例えば、特定の実施形態では、配置モジュール1630は、プリコーダビットを符号ブロック内に配置してもよい。
仮想コンピューティングデバイス1600の他の実施形態は、上述の機能性のいずれか、および/またはいずれかの追加の機能性(上述の解決策に対応するのに必要ないずれかの機能性を含む)を含む、送信機の機能性の特定の態様を提供することに関与してもよい、図16に示されるものを超える追加のコンポーネントを含んでもよい。様々な異なるタイプの送信機は、同じ物理ハードウェアを有するが、異なる無線アクセス技術に対応するように(例えば、プログラミングを介して)設定された、コンポーネントを含んでもよく、または部分的もしくは全体的に異なる物理コンポーネントを表してもよい。
図17は、特定の実施形態による、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する受信機による方法1700の一例を示している。特定の実施形態によれば、受信機は、上述した無線デバイス56などの無線デバイス56であってもよい。他の特定の実施形態によれば、受信機は、無線アクセスノード24または他のネットワークノードなどのネットワークノードであってもよい。様々な実施形態では、プリコーダビットはCRCビットまたはPCビットを含んでもよい。
方法は、ステップ1710で始まり、受信機が、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当てる。様々な特定の実施形態によれば、プリコーダビットは、レイテンシ要件、信頼性要件、目標の符号レートによって示される無線チャネル条件、および符号長によって示される利用可能な無線ソースの少なくとも1つに基づいて割り当てられてもよい。
特定の実施形態では、受信機は、第1の数の利用可能なプリコーダビット(L)を誤り検出に、第2の数の利用可能なプリコーダビット(L)を誤り訂正に割り当ててもよい。例えば、特定の実施形態では、第1の数の利用可能なプリコーダビット(L)は、多数の情報ビットに対する最低レベルの誤り検出と関連付けられた最小数のプリコーダビット(Ld,0)であってもよく、第2の数の利用可能なプリコーダビット(L)は、利用可能なプリコーダビットの合計数(Ltotal)から第1の数の利用可能なプリコーダビット(L)を引くことによって決定されてもよい。別の実施形態では、誤り検出に割り当てられた第1の数の利用可能なプリコーダビット(L)は、誤り検出能力を増大させるため、誤り検出の最低レベルと関連付けられた最小数のプリコーダビット(Ld,0)よりも多くてもよい。
他の特定の実施形態によれば、プリコーダビットを割り当てるとき、受信機は、次のステップのうち1つを実施してもよい。
低い誤り検出能力および高い誤り訂正能力に対しては、第1の数の利用可能なプリコーダビット(Ld,1)を誤り検出に、第2の数の利用可能なプリコーダビット(Lc,1)を誤り訂正に割り当てる。
中間の誤り検出能力および中間の誤り訂正能力に対しては、第3の数の利用可能なプリコーダビット(Ld,2)を誤り検出に、第4の数の利用可能なプリコーダビット(Lc,2)を誤り訂正に割り当てる。あるいは、
高い誤り検出能力および低い誤り訂正能力に対しては、第5の数の利用可能なプリコーダビット(Ld,3)を誤り検出に、第6の数の利用可能なプリコーダビット(Lc,3)を誤り訂正に割り当てる。
上述のシナリオでは、最小数のプリコーダビット(Ld,0)は、誤り検出能力を増大させる、最低レベルの誤り検出と関連付けられてもよく、次の式が真であり得る。
d,0≦Ld,1<Ld,2<Ld,3、および、
c,1>Lc,2>Lc,3
ステップ1720で、受信機は、符号ブロックの復号を支援するために誤り訂正に割り当てられたプリコーダビットを使用する。符号ブロックの復号後、受信機は、ステップ1730で、誤り検出に割り当てられたプリコーダビットを使用して、復号されたビットに対する誤り検出を実施する。
特定の実施形態によれば、方法は、受信機が送信機から、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットが割り当てられることの指示を受信することを更に含んでもよい。受信機は、指示に基づいて割当てステップ1710を実施してもよい。
特定の実施形態では、上述したようなPolar符号の復号を支援するのにプリコーダビットを適応的に使用する方法は、仮想コンピューティングデバイスによって実施されてもよい。図18は、特定の実施形態による、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する仮想コンピューティングデバイス1800の一例を示している。特定の実施形態では、仮想コンピューティングデバイス1800は、図17に例示し記載した方法1700に関して上述したのと同様のステップを実施する、モジュールを含んでもよい。例えば、仮想コンピューティングデバイス1800は、少なくとも1つの獲得モジュール1810と、第1の使用モジュール1820と、第2の使用モジュール1830と、Polar符号の復号を支援するのにプリコーダビットを適応的に使用する他の任意の適切なモジュールとを含んでもよい。いくつかの実施形態では、モジュールの1つまたは複数は、図3の1つまたは複数のプロセッサ28あるいは図6の1つまたは複数のプロセッサ58を使用して実現されてもよい。特定の実施形態では、様々なモジュールの2つ以上の機能が組み合わされて、単一のモジュールにされてもよい。
割当てモジュール1810は、仮想コンピューティングデバイス1800の割当て機能を実施してもよい。例えば、特定の実施形態では、割当てモジュール1810は、Polar符号の誤り検出と誤り訂正とで異なる量の利用可能なプリコーダビットを割り当ててもよい。
第1の使用モジュール1820は、仮想コンピューティングデバイス1800の使用機能のうち特定のものを実施してもよい。例えば、特定の実施形態では、第1の使用モジュール1820は、符号ブロックの復号を支援するのに、誤り訂正に割り当てられるプリコーダビットを使用してもよい。
第2の使用モジュール1830は、仮想コンピューティングデバイス1800の使用機能のうち他の特定のものを実施してもよい。例えば、特定の実施形態では、第2の使用モジュール1830は、誤り検出に割り当てられたプリコーダビットを使用して、復号されたビットに対する誤り検出を実施する。
仮想コンピューティングデバイス1800の他の実施形態は、上述の機能性のいずれか、および/またはいずれかの追加の機能性(上述の解決策に対応するのに必要ないずれかの機能性を含む)を含む、受信機の機能性の特定の態様を提供することに関与してもよい、図18に示されるものを超える追加のコンポーネントを含んでもよい。様々な異なるタイプの受信機は、同じ物理ハードウェアを有するが、異なる無線アクセス技術に対応するように(例えば、プログラミングを介して)設定された、コンポーネントを含んでもよく、または部分的もしくは全体的に異なる物理コンポーネントを表してもよい。
本明細書で開示されるように、方法、システム、および装置は、CRCまたはPCビットの合計数を適応的に選択することと、Polar符号に対する誤り検出と誤り訂正とで異なる量の利用可能なCRCビットを割り当てることと、CRCビットを符号ブロック内に配置することとに関して開示されている。結果として、誤り訂正および誤り検出能力の様々な均衡を、SCLデコーダにおいて達成することができる。記載される特徴によって、異なる量のペイロード、変動する通信チャネル条件に対して必要な異なる符号化パラメータ、ならびに例えばレイテンシおよび信頼性に関する要件が異なる、異なるタイプのアプリケーションに対して、CRCおよびPC符号の連結をカスタマイズすることが可能になる。換言すれば、様々な実施形態によれば、上述の特徴は、基礎をなすアプリケーションの要件(例えば、レイテンシもしくは信頼性)、目標の符号レートによって示される無線チャネル条件、および/または符号長によって示される利用可能な無線リソースに基づいてもよい。
一実施形態では、プリコーダビットはCRCビットであり得る。代替実施形態によれば、プリコーダビットはパリティチェックサム(PC)ビットである。
様々な実施形態によれば、本明細書の特徴の利点は、異なる量のペイロード、変動する通信チャネル条件に対して必要な異なる符号化パラメータ、ならびに例えばレイテンシおよび信頼性に関する要件が異なる、異なるタイプのアプリケーションに対して、CRC符号の連結をカスタマイズできることである。5G無線通信は、広範囲の状況およびアプリケーションを網羅する必要があるので、本開示の実施形態は、システムが、コストと利益のトレードオフに基づいて無線リソースを賢明に割り当てることを可能にする。
図面中のプロセスは、本発明の特定の実施形態によって実施される動作の特定の順序を示すことがあるが、かかる順序は例示である(例えば、代替実施形態は、異なる順序で動作を実施したり、特定の動作を組み合わせたり、特定の動作が重なったりなどしてもよい)ことが理解されるべきである。
本発明についていくつかの実施形態に関して記載してきたが、当業者であれば、本発明は記載される実施形態に限定されず、添付の特許請求の範囲の趣旨および範囲内で、修正および変更を伴って実施できることを認識するであろう。したがって、本明細書は、限定ではなく例示と見なされるべきである。

Claims (22)

  1. Polar符号に対するプリコーダ巡回冗長検査(CRC)ビットを適応的に生成するための送信機による方法であって、
    情報ブロック長K及び符号ブロック長Nを含む、プリコーダCRCビットの合計数を決める基準となる少なくとも1つの設定パラメータを獲得することと、
    前記プリコーダCRCビットの合計数を決定することと、
    前記プリコーダCRCビットの決定された合計数に従って、前記符号ブロック長Nを有する符号ブロックに対するプリコーダCRCビットを生成することと、
    前記プリコーダCRCビットを前記符号ブロック内に配置することとを含む、
    方法。
  2. 前記プリコーダCRCビットを前記符号ブロック内に配置することが、インターリーバを使用することによって前記プリコーダCRCビットをインターリーブされた位置に配置することを含む、請求項1に記載の方法。
  3. 前記プリコーダCRCビットを生成することが、
    レイテンシ要件、
    信頼性要件、
    目標の符号レートによって示される無線チャネル条件、および、
    符号長によって示される利用可能な無線リソース、
    の少なくとも1つに基づく、請求項1または2に記載の方法。
  4. 前記プリコーダCRCビットを生成することが、単一のCRC生成多項式を使用してCRCビットを生成することを含む、請求項1から3のいずれか一項に記載の方法。
  5. 前記プリコーダCRCビットを生成することが、2つ以上のCRC生成多項式を使用してCRCビットを生成することを含む、請求項1から3のいずれか一項に記載の方法。
  6. 前記プリコーダCRCビットの合計数を決定することが、
    第1の数の利用可能なプリコーダCRCビット(L)を誤り検出に割り当てることと、
    第2の数の利用可能なプリコーダCRCビット(L)を誤り訂正に割り当てることとを含む、請求項1から5のいずれか一項に記載の方法。
  7. 前記第1の数の前記利用可能なプリコーダCRCビット(L)が、多数の情報ビットに対する誤り検出の最低レベルと関連付けられた最小数のプリコーダCRCビット(Ld,0)であり、
    前記第2の数の前記利用可能なプリコーダCRCビット(L)が、前記利用可能なプリコーダCRCビットの合計数(Ltotal)から前記第1の数の利用可能なプリコーダCRCビット(L)を引くことによって決定される、請求項6に記載の方法。
  8. 誤り検出に割り当てられた前記第1の数の前記利用可能なプリコーダCRCビット(L)が、誤り検出能力を増大させるため、誤り検出の最低レベルと関連付けられた最小数のプリコーダCRCビット(Ld,0)よりも多い、請求項6に記載の方法。
  9. 前記プリコーダCRCビットの合計数を決定することが、
    (a)低い誤り検出能力および高い誤り訂正能力に対しては、第1の数の利用可能なプリコーダCRCビット(Ld,1)を誤り検出に、第2の数の利用可能なプリコーダCRCビット(Lc,1)を誤り訂正に割り当てることと、
    (b)中間の誤り検出能力および中間の誤り訂正能力に対しては、第3の数の利用可能なプリコーダCRCビット(Ld,2)を誤り検出に、第4の数の利用可能なプリコーダCRCビット(Lc,2)を誤り訂正に割り当てることと、
    (c)高い誤り検出能力および低い誤り訂正能力に対しては、第5の数の利用可能なプリコーダCRCビット(Ld,3)を誤り検出に、第6の数の利用可能なプリコーダCRCビット(Lc,3)を誤り訂正に割り当てることとを含み、
    最低レベルの誤り検出と関連付けられる最小数のプリコーダCRCビット(Ld,0)が誤り検出能力を増大させるためには、
    d,0≦Ld,1<Ld,2<Ld,3、および、
    c,1>Lc,2>Lc,3が真である、請求項1から5のいずれか一項に記載の方法。
  10. 前記送信機が無線デバイスを含む、請求項1から9のいずれか一項に記載の方法。
  11. 前記送信機がネットワークノードを含む、請求項1から9のいずれか一項に記載の方法。
  12. Polar符号に対するプリコーダ巡回冗長検査(CRC)ビットを適応的に生成する送信機であって、
    情報ブロック長K及び符号ブロック長Nを含む、プリコーダCRCビットの合計数を決める基準となる少なくとも1つの設定パラメータを獲得し、
    前記プリコーダCRCビットの合計数を決定し、
    前記プリコーダCRCビットの決定された合計数に従って、前記符号ブロック長Nを有する符号ブロックに対するプリコーダCRCビットを生成し、
    前記プリコーダCRCビットを前記符号ブロック内に配置するように設定された、少なくとも1つのプロセッサを備える、
    送信機。
  13. 前記プリコーダCRCビットを前記符号ブロック内に配置するとき、前記少なくとも1つのプロセッサが、インターリーバを使用することによって前記プリコーダCRCビットをインターリーブされた位置に配置するように設定されている、請求項12に記載の送信機。
  14. 前記プリコーダCRCビットが、
    レイテンシ要件、
    信頼性要件、
    目標の符号レートによって示される無線チャネル条件、および、
    符号長によって示される利用可能な無線リソース、
    の少なくとも1つに基づいて生成される、請求項12または13に記載の送信機。
  15. 前記少なくとも1つのプロセッサが、単一のCRC生成多項式を使用して前記CRCビットを生成するように設定されている、請求項12から14のいずれか一項に記載の送信機。
  16. 前記少なくとも1つのプロセッサが、2つ以上のCRC生成多項式を使用して前記CRCビットを生成するように設定されている、請求項12から14のいずれか一項に記載の送信機。
  17. 前記プリコーダCRCビットの合計数を決定するとき、前記少なくとも1つのプロセッサが、
    第1の数の利用可能なプリコーダCRCビット(L)を誤り検出に割り当て、
    第2の数の利用可能なプリコーダCRCビット(L)を誤り訂正に割り当てるように設定されている、請求項12から16のいずれか一項に記載の送信機。
  18. 前記第1の数の前記利用可能なプリコーダCRCビット(L)が、多数の情報ビットに対する誤り検出の最低レベルと関連付けられた最小数のプリコーダCRCビット(Ld,0)であり、
    前記第2の数の前記利用可能なプリコーダCRCビット(L)が、前記利用可能なプリコーダCRCビットの合計数(Ltotal)から前記第1の数の利用可能なプリコーダCRCビット(L)を引くことによって決定される、請求項17に記載の送信機。
  19. 誤り検出に割り当てられた前記第1の数の前記利用可能なプリコーダCRCビット(L)が、誤り検出能力を増大させるため、誤り検出の最低レベルと関連付けられた最小数のプリコーダCRCビット(Ld,0)よりも多い、請求項17に記載の送信機。
  20. 前記プリコーダCRCビットの合計数を決定するとき、前記少なくとも1つのプロセッサが、
    (a)低い誤り検出能力および高い誤り訂正能力に対しては、第1の数の利用可能なプリコーダCRCビット(Ld,1)を誤り検出に、第2の数の利用可能なプリコーダCRCビット(Lc,1)を誤り訂正に割り当て、
    (b)中間の誤り検出能力および中間の誤り訂正能力に対しては、第3の数の利用可能なプリコーダCRCビット(Ld,2)を誤り検出に、第4の数の利用可能なプリコーダCRCビット(Lc,2)を誤り訂正に割り当て、
    (c)高い誤り検出能力および低い誤り訂正能力に対しては、第5の数の利用可能なプリコーダCRCビット(Ld,3)を誤り検出に、第6の数の利用可能なプリコーダCRCビット(Lc,3)を誤り訂正に割り当てるように設定され、
    最低レベルの誤り検出と関連付けられる最小数のプリコーダCRCビット(Ld,0)が誤り検出能力を増大させるためには、
    d,0≦Ld,1<Ld,2<Ld,3、および、
    c,1>Lc,2>Lc,3が真である、請求項12から16のいずれか一項に記載の送信機。
  21. 前記送信機が無線デバイスを含む、請求項12から20のいずれか一項に記載の送信機。
  22. 前記送信機がネットワークノードを含む、請求項12から20のいずれか一項に記載の送信機。
JP2019542449A 2017-02-06 2018-02-06 適応的誤り検出を用いる連結Polar符号 Active JP7064500B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762455128P 2017-02-06 2017-02-06
US62/455,128 2017-02-06
PCT/IB2018/050734 WO2018142374A1 (en) 2017-02-06 2018-02-06 Concatenated polar code with adaptive error detection

Publications (2)

Publication Number Publication Date
JP2020509660A JP2020509660A (ja) 2020-03-26
JP7064500B2 true JP7064500B2 (ja) 2022-05-10

Family

ID=61526838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542449A Active JP7064500B2 (ja) 2017-02-06 2018-02-06 適応的誤り検出を用いる連結Polar符号

Country Status (11)

Country Link
US (3) US11165445B2 (ja)
EP (1) EP3549292B1 (ja)
JP (1) JP7064500B2 (ja)
CN (1) CN110268653B (ja)
BR (1) BR112019016212A2 (ja)
CA (1) CA3050076C (ja)
ES (1) ES2917025T3 (ja)
MX (1) MX2019009267A (ja)
RU (1) RU2733818C1 (ja)
WO (1) WO2018142374A1 (ja)
ZA (1) ZA201904135B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3549292B1 (en) * 2017-02-06 2022-04-06 Telefonaktiebolaget LM Ericsson (publ) Concatenated polar code with adaptive error detection
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US11740970B2 (en) * 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US12009034B2 (en) 2020-03-02 2024-06-11 Micron Technology, Inc. Classification of error rate of data retrieved from memory cells
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
US11562793B2 (en) 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11830545B2 (en) 2020-12-16 2023-11-28 Micron Technology, Inc. Data programming techniques to store multiple bits of data per memory cell with high reliability
US20240056102A1 (en) * 2021-01-04 2024-02-15 Nippon Telegraph And Telephone Corporation Decoding apparatus, decoding method and program
CN113676288B (zh) * 2021-07-27 2022-06-24 中国地质大学(武汉) 一种用于极化码串行抵消列表译码器的译码值复制方法
US20230361788A1 (en) * 2022-05-04 2023-11-09 Qualcomm Incorporated Polarization adjusted channel coding design for complexity reduction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076176A (zh) 2006-05-16 2007-11-21 大唐移动通信设备有限公司 移动通信系统中分配用户设备业务资源的方法
JP4773564B2 (ja) 2006-10-31 2011-09-14 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 通信システムにおける方法及び装置
CN100579316C (zh) 2007-02-15 2010-01-06 大唐移动通信设备有限公司 多媒体广播和组播业务中载波迁移的方法和装置
CN101262635B (zh) 2007-03-09 2010-09-29 中兴通讯股份有限公司 一种在多载波小区实现增强mbms业务的方法
CN101296028B (zh) 2007-04-25 2012-11-21 大唐移动通信设备有限公司 专用载波传输多媒体广播组播业务方法与装置及传输系统
JP5232420B2 (ja) * 2007-08-17 2013-07-10 株式会社エヌ・ティ・ティ・ドコモ データ送信方法、データ受信方法、移動端末及び無線通信システム
US8375271B2 (en) * 2007-10-26 2013-02-12 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8201069B2 (en) * 2008-07-01 2012-06-12 International Business Machines Corporation Cyclical redundancy code for use in a high-speed serial link
EP2398179B1 (en) * 2010-06-11 2017-03-22 Intel Deutschland GmbH Method for detecting the validity of downlink control information in telecommunication user equipment, decoder and baseband receiver for performing same
KR101951663B1 (ko) 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
CN109361402B (zh) * 2013-05-31 2019-09-20 华为技术有限公司 编码方法及编码设备
CN105075163B (zh) 2013-11-20 2019-02-05 华为技术有限公司 极化码的处理方法和设备
EP3079290B1 (en) * 2014-02-21 2019-04-10 Huawei Technologies Co., Ltd. Method and apparatus for rate matching of polar code
RU2014110139A (ru) 2014-03-17 2015-09-27 ЭлЭсАй Корпорейшн Полярные коды произвольной длины
US9571231B2 (en) 2014-08-21 2017-02-14 Rambus Inc. In-band status encoding and decoding using error correction symbols
CN105227189B (zh) * 2015-09-24 2019-01-01 电子科技大学 分段crc辅助的极化码编译码方法
WO2017185377A1 (zh) 2016-04-29 2017-11-02 华为技术有限公司 极化Polar码的编译码方法及装置
US9917675B2 (en) * 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
CN112332949B (zh) * 2016-07-15 2023-11-07 夏普株式会社 发送装置、接收装置以及通信方法
TW201813359A (zh) * 2016-08-10 2018-04-01 美商Idac控股公司 控制資訊優先基礎通道編碼
WO2018058352A1 (en) * 2016-09-28 2018-04-05 Qualcomm Incorporated Sub-channel mapping
US10849012B2 (en) * 2016-12-02 2020-11-24 Lg Electronics Inc. Method for performing decoding by terminal and terminal for performing same method
US10348328B2 (en) * 2017-01-06 2019-07-09 At&T Intellectual Property I, L.P. Reducing control channel overhead using polar codes
EP3577808A1 (en) * 2017-02-03 2019-12-11 IDAC Holdings, Inc. Advanced polar codes for control channel
EP3549292B1 (en) * 2017-02-06 2022-04-06 Telefonaktiebolaget LM Ericsson (publ) Concatenated polar code with adaptive error detection

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
INTEL CORPORATION,Polar code design[online],3GPP TSG RAN WG1 adhoc_NR_AH_1701,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_AH/NR_AH_1701/Docs/R1-1700386.zip>,2017年01月10日,R1-1700386
Nokia, Alcatel-Lucent Shanghai Bell,Polar codes for control channels[online],3GPP TSG RAN WG1 #87 R1-1612284,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_87/Docs/R1-1612284.zip>,2016年11月
Qingping Yu et al.,Hybrid Parity-Check and CRC Aided SCL Decoding for Polar Codes,2016 IEEE International Conference on Internet of Things (iThings) and IEEE Green Computing and Communications (GreenCom) and IEEE Cyber, Physical and Social Computing (CPSCom) and IEEE Smart Data (SmartData),IEEE,2016年12月15日,https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7917180

Also Published As

Publication number Publication date
CA3050076C (en) 2022-08-30
WO2018142374A1 (en) 2018-08-09
EP3549292A1 (en) 2019-10-09
CN110268653A (zh) 2019-09-20
ZA201904135B (en) 2021-10-27
US11165445B2 (en) 2021-11-02
US20220021402A1 (en) 2022-01-20
MX2019009267A (es) 2019-09-10
EP3549292B1 (en) 2022-04-06
BR112019016212A2 (pt) 2020-04-07
ES2917025T3 (es) 2022-07-06
JP2020509660A (ja) 2020-03-26
CA3050076A1 (en) 2018-08-09
RU2733818C1 (ru) 2020-10-07
CN110268653B (zh) 2022-03-22
US11824561B2 (en) 2023-11-21
US20190379404A1 (en) 2019-12-12
US20240039560A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
JP7064500B2 (ja) 適応的誤り検出を用いる連結Polar符号
JP6963620B2 (ja) インタリーブを伴う連接ポーラ符号
RU2733282C1 (ru) Crc-биты для объединенного декодирования и верификации управляющей информации с использованием полярных кодов
TWI745579B (zh) 用於極性碼的有效率交錯器設計
US11191065B2 (en) Coding technique for multi-stage control information
WO2018136430A2 (en) Design of robust and universal polar codes
TWI772457B (zh) 用於極化碼的高效交錯器設計
JP2020537379A (ja) Polar符号性能を向上させるためのNR PBCHペイロードのビット順序
WO2019021225A1 (en) IMPROVED INFORMATION SEQUENCES FOR POLAR CODES
CN110622426A (zh) 用互补序列打孔极性码
US10862646B2 (en) Polar coded broadcast channel
JP2016513896A (ja) 逐次干渉除去(sic)をサポートするための前方誤り訂正(fec)
EP3673581A1 (en) Upo compliant information sequences for polar codes
OA19671A (en) Concatenated polar code with adaptive error detection.
CN109474377B (zh) 编译码方法及装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20191003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220422

R150 Certificate of patent or registration of utility model

Ref document number: 7064500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150