CN110268653B - 具有自适应错误检测的级联极化码 - Google Patents

具有自适应错误检测的级联极化码 Download PDF

Info

Publication number
CN110268653B
CN110268653B CN201880010512.2A CN201880010512A CN110268653B CN 110268653 B CN110268653 B CN 110268653B CN 201880010512 A CN201880010512 A CN 201880010512A CN 110268653 B CN110268653 B CN 110268653B
Authority
CN
China
Prior art keywords
bits
precoder
error detection
error correction
precoder bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880010512.2A
Other languages
English (en)
Other versions
CN110268653A (zh
Inventor
余飞·布兰肯斯珀
清汉·许
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN110268653A publication Critical patent/CN110268653A/zh
Application granted granted Critical
Publication of CN110268653B publication Critical patent/CN110268653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353—Adaptation to the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095—Error detection codes other than CRC and single parity bit codes
    • H03M13/096—Checksums
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

根据某些实施例，提供了一种发射机执行的方法，用于自适应地生成极化码的预编码器比特。该方法包括获取预编码器比特的总数所取决于的至少一个配置参数。该至少一个配置参数包括信息块长度K、代码块长度N、和/或码率R＝K/N中的至少一个。确定预编码器比特的总数，以及根据所确定的预编码器比特的总数生成代码块的预编码器比特。将预编码器比特放置在代码块内。

Description

具有自适应错误检测的级联极化码
技术领域
本发明的实施例涉及无线通信领域；更具体地，涉及用于实现具有自适应错误检测的级联极化码的方法、装置和系统。
背景技术
由E.Arikan在“Channel Polarization：A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels”IEEETransactions on Information Theory，vol.55，pp.3051-3073，Jul.2009中提出的极化码是第一类构造编码方案，可证明其在低复杂度连续消除(SC)解码器下实现二进制输入离散无记忆信道的对称容量。然而，与诸如低密度奇偶校验(LDPC)码和Turbo码之类的其他现代信道编码方案相比，SC下的极化码的有限长度性能没有竞争力。后来，由I.Tal和A.Vardy在“List Decoding of Polar codes”Proceedings of IEEE Symp.Inf.Theory，pp.1-5，2011中提出了SC列表(SCL)解码器，其可以接近最佳最大似然(ML)解码器的性能。通过将简单的循环冗余校验CRC编码级联，示出了级联的极化码的性能与优化良好的LDPC和Turbo码的性能相当。结果是，已经采用极化码作为用于3GPP新无线电(NR)的下行链路控制信息(DCI)和上行链路控制信息(UCI)的信道编码技术，其中NR是5G无线通信系统。
极化编码的主要思想是将一对相同的二进制输入信道转换成两个不同质量的不同信道，一个比原始二进制输入信道更好，一个比原始二进制输入信道更差。通过对二进制输入信道的2M个独立使用的组重复这种成对的极化操作，可以获得变化质量的2M个“比特信道”的组。这些比特信道中的一些比特信道几乎是完美的(即没有错误)，而其余部分几乎无用(即完全是噪声)。关键点是使用几乎完美的信道将数据发送给接收机，同时将无用信道的输入设置为具有接收机已知的固定值或冻结值(例如0)。由于这个原因，那些几乎无用的信道和几乎完美的信道的输入比特通常分别称为冻结比特和非冻结(或信息)比特。极化码中只有非冻结比特被用于携带数据。图1中示出了长度为8的极化码的结构的图示。
尽管Arikan提出的原始极化码被证明是使用低复杂度连续消除(SC)解码器实现的容量，但与其他现代信道编码方案(例如LDPC码和Turbo码)相比，SC下的极化码的有限长度性能并不具有竞争力。I.Tal和A.Vardy提出了一种更复杂的解码器，称为SC列表(SCL)解码器，其中在解码过程中保持一个以上的留存决策路径的列表，但所得到的性能仍不令人满意。I.Tal和A.Vardy进一步提出，通过将线性外码(即CRC码)与原始极化码级联为内码，外码可用于校验列表中的任何候选路径是否被正确解码。这种两步解码过程显著地提高了性能，并使极化码与良好优化的LDPC码和Turbo码相比具有竞争力。
当设计用于NR的下行链路控制信息(DCI)和上行链路控制信息(UCI)的错误校正控制的级联极化码时，一种类型是CRC辅助的极化编码(CA-Polar)，其中CRC比特被附接为极化码的预编码器，用于两个目的：错误检测和错误校正。根据先前的方法，分别用于错误检测和错误校正的CRC比特数是固定的。然而，固定的CRC比特数意味着固定的错误检测和错误校正能力。这不符合NR中各种业务类型的需求。例如，预计与超可靠低延迟通信(URLLC)数据相关联的DCI要求比与eMBB数据相关联的DCI更高的可靠性。因此，需要开发可以在NR中支持自适应错误检测和错误校正能力的方法。
另一种类型的级联极化码是PC-Polar，其中在极化编码之前生成一系列奇偶校验和(PC)比特。与CA-Polar类似，PC比特序列对于给定的(K，M)是固定的，并且所有PC比特都用于错误校正。这里K是信息比特数，M是通过空中发送的编码比特数。对于PC-Polar，还希望具有自适应错误检测和错误校正能力。
发明内容
为了解决现有解决方案的前述问题，公开了用于自适应地选择CRC或PC比特的总数和/或在极化码的错误检测和错误校正之间分配不同数量的可用CRC比特的系统和方法。
根据某些实施例，提供了一种发射机执行的方法，用于自适应地生成极化码的预编码器比特。该方法包括获取预编码器比特的总数所取决于的至少一个配置参数。该至少一个配置参数包括信息块长度K、代码块长度N、和/或码率R＝K/N中的至少一个。确定预编码器比特的总数，以及根据所确定的预编码器比特的总数生成代码块的预编码器比特。将预编码器比特放置在代码块内。
根据某些实施例，提供了一种发射机执行的方法，用于自适应地生成极化码的预编码器比特。该方法包括：在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。根据该分配和CRC比特的总数生成代码块的预编码器比特。将预编码器比特放置在代码块内。
根据某些实施例，提供了一种接收机执行的方法，用于自适应地使用预编码器比特来辅助极化码的解码。该方法包括：在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。使用分配用于错误校正的预编码器比特来辅助代码块的解码。在对代码块进行解码之后，使用分配用于错误检测的预编码器比特来对解码出的比特执行错误检测。
根据某些实施例，提供了一种发射机，用于自适应地生成极化码的预编码器比特。发射机包括至少一个处理器，该至少一个处理器被配置为：获取预编码器比特的总数所取决于的至少一个配置参数。该至少一个配置参数包括信息块长度K、代码块长度N、和/或码率R＝K/N中的至少一个。确定预编码器比特的总数，以及根据所确定的预编码器比特的总数生成代码块的预编码器比特。将预编码器比特放置在代码块内。
根据某些实施例，提供了一种发射机，用于自适应地生成极化码的预编码器比特。发射机包括至少一个处理器，该至少一个处理器被配置为：在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。根据该分配和CRC比特的总数生成代码块的预编码器比特。将预编码器比特放置在代码块内。
根据某些实施例，提供了一种接收机，用于自适应地使用预编码器比特来辅助极化码的解码。接收机包括至少一个处理器，该至少一个处理器被配置为：在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。使用分配用于错误校正的预编码器比特来辅助代码块的解码。在对代码块进行解码之后，使用分配用于错误检测的预编码器比特来对解码出的比特执行错误检测。
根据另一实施例，一种方法包括：自适应地选择CRC或PC比特的总数，在极化码的错误检测和错误校正之间分配不同数量的可用CRC比特，以及将CRC比特放置在代码块内。
根据某些特定实施例，预编码器比特可以是CRC比特。
根据备选的特定实施例，预编码器比特是奇偶校验和(PC)比特。
本公开的某些实施例可以提供一个或多个技术优点。例如，根据各种实施例，本文特征的优点是允许针对不同的有效载荷量、变化的通信信道条件所需的不同编码参数以及在例如延迟和可靠性方面具有不同要求的不同类型的应用来定制CRC码的级联。由于5G无线通信需要涵盖广泛的环境和应用，所以本公开的实施例允许系统基于成本效益权衡来明智地分配无线电资源。
根据下面的详细描述和附图，各种其它特征和优点对于本领域的普通技术人员将变得显而易见。某些实施例可以没有、具有一些或具有全部所述优点。
附图说明
并入本说明书中并且形成其一部分的附图示出了本公开的多个方面，并且与描述一起用于解释本公开的原理。
图1示出了N＝8的极化码结构的示例。
图2示出了根据某些实施例的示例蜂窝通信网络；
图3示出了根据某些实施例的示例无线电接入节点；
图4示出了根据某些实施例的示例虚拟化无线电接入节点；
图5示出了根据某些实施例的另一示例无线电接入节点；
图6示出了根据某些实施例的示例用户设备；
图7示出了根据某些实施例的示例虚拟化用户设备；
图8示出了根据某些实施例的没有交织的级联极化码的示例编码器结构；
图9示出了根据某些实施例的具有交织的CRC比特的示例编码器结构；
图10示出了根据某些实施例的示例奇偶校验极化码；
图11示出了根据某些实施例的用于自适应地选择CRC或PC比特的总数的示例方法；
图12示出了根据某些实施例的虚拟计算设备；
图13示出了根据某些实施例的发射机执行的用于自适应地生成极化码的预编码器比特的示例方法；
图14示出了根据某些实施例的另一虚拟计算设备；
图15示出了根据某些实施例的发射机执行的用于自适应地生成极化码的预编码器比特的另一示例方法；
图16示出了根据某些实施例的另一虚拟计算设备；
图17示出了根据某些实施例的接收机执行的用于自适应地使用预编码器比特以辅助极化码的解码的示例方法；以及
图18示出了根据某些实施例的另一虚拟计算设备。
具体实施方式
在下面的描述中，阐述了许多具体细节。然而，应理解的是不需要这些具体细节就可以实施本发明的实施例。在其它实例中，为了不模糊对该描述的理解，没有详细示出公知的电路、结构和技术。利用所包括的描述，本领域普通技术人员将能够在不进行过度试验的情况下实现适当的功能。
说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示了所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以不必包括该特定特征、结构或特性。此外，这种短语不必指代相同的实施例。此外，当结合实施例来描述特定特征、结构、或特性时，应认为结合其他实施例(不管是否被显式描述)来实现这种特征、结构、或特性是在本领域技术人员的知识范围内的。
在以下描述和权利要求中，可以使用术语“耦接”和“连接”以及它们的派生词。应当理解，这些术语不旨在作为彼此的同义词。“耦接”用于指示两个或更多个元件可以彼此直接或可以不彼此直接物理或电学接触、彼此协作或交互。“连接”用于指示在彼此耦接的两个或更多个元件之间建立通信。
下面阐述的实施例给出使本领域技术人员实践实施例的信息并且示出实践实施例的最佳模式。在根据附图阅读以下描述以后，本领域技术人员将理解本公开的构思并且将认识到本文未具体给出的这些构思的应用。应当理解的是，这些构思和应用落入本公开的范围内。
无线电节点：如本文所使用的，“无线电节点”是无线电接入节点或无线设备。
无线电接入节点：如本文所使用的，“无线电接入节点”是进行操作以无线地发送和/或接收信号的蜂窝通信网络的无线电接入网络中的任何节点。无线电接入节点的一些示例包括但不限于基站(例如，第三代合作伙伴计划(3GPP)长期演进(LTE)网络中的增强或演进的节点B(eNB))、高功率或宏基站、低功率基站(例如，微基站、微微基站、家庭eNB等)和中继节点。
核心网节点：如本文中所使用的，“核心网节点”是核心网中的任何类型的节点。核心网节点的一些示例包括例如移动性管理实体(MME)、分组数据网络(PDN)网关(P-GW)、服务能力开放功能(SCEF)等。
无线设备：本文中所使用的，“无线设备”是通过无线地向无线电接入节点发送信号和/或无线地从无线电接入节点接收信号来接入蜂窝通信网络(即，由蜂窝通信网络服务)的任何类型的设备。无线设备的一些示例包括但不限于3GPP网络中的用户设备(UE)和机器类型通信(MTC)设备。
网络节点：本文中所使用的，“网络节点”是作为蜂窝通信网络/系统的无线电接入网络或核心网的一部分的任何节点。
注意，本文所给出的描述关注于3GPP蜂窝通信系统，因此经常使用3GPP LTE术语或与3GPP LTE术语类似的术语。然而，本文中公开的构思不限于LTE或3GPP系统。
图2示出了根据本公开的一些实施例的蜂窝通信网络10的一个示例。在本文所述的实施例中，蜂窝通信网络10是其中一些或所有无线电接入节点在非授权频谱中的载波上操作的LTE网络。例如，在特定实施例中，蜂窝通信网络10可以在5千兆赫(GHz)频谱上操作。然而，本公开不限于此。因此，在另一示例中，蜂窝通信网络10可以实现LAA、LTE-U、MulteFire或其中无线电接入节点在非授权载波上操作的一些其它技术。
如图所示，蜂窝通信网络10包括在LTE中被称为eNB的基站12-1和12-2，基站12-1和12-2控制对应的宏小区14-1和14-2。基站12-1和12-2在本文中通常统称为基站12，且分别地称为基站12。同样，宏小区14-1和14-2在本文中通常统称为宏小区14，且分别地称为宏小区14。蜂窝通信网络10还包括控制对应小小区18-1至18-4的多个低功率节点16-1至16-4。在LTE中，低功率节点16-1至16-4可以是小型基站(比如，微微或毫微微基站)或远程无线电头端(RRH)等。值得注意的是，尽管未示出，但是可以备选地由基站12提供一个或多个小小区18-1至18-4。低功率节点16-1至16-4在本文中通常统称为低功率节点16，且分别地称为低功率节点16。同样，小小区18-1至18-4在本文中通常统称为小小区18，且分别地称为小小区18。基站12(以及可选的低功率节点16)连接到核心网20。
基站12和低功率节点16向对应小区14和18中的无线设备22-1至22-5提供服务。同样，无线设备22-1至22-5在本文中通常统称为无线设备22，且分别地称为无线设备22。在LTE中，无线设备22被称为UE。
根据某些实施例，宏小区14可以在授权频谱中(即，在专用于蜂窝通信网络10的频谱中)提供以例如用于LAA操作。在其他实施例中，宏小区14可以在非授权频谱中提供以例如用于非授权频谱(LAA-U)中的LAA或MulteFire操作。根据某些实施例，一个或多个(并且可能所有)小小区18可以设置在非授权频谱(例如，5GHz的频谱)中。
在特定实施例中，根据本文描述的任何实施例，在非授权频谱中的载波上操作的基站12、14可以操作以执行LBT和发送多媒体广播组播服务(MBMS)数据。
图3是根据某些实施例的无线电接入节点24的示意性框图。无线电接入节点24可以是例如基站12、16。如图所示，无线电接入节点24包括控制系统26，控制系统26包括一个或多个处理器28(例如，中央处理单元(CPU)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)、存储器30和网络接口32。此外，无线电接入节点24包括一个或多个无线电单元34，每个无线电单元34包括与一个或多个天线40耦接的一个或多个发射机(TX(S))36以及一个或多个接收机(RX(S))38。在一些实施例中，无线电单元34在控制系统26的外部，并且经由例如有线连接(例如，光缆)连接到控制系统26。然而，在一些其它实施例中，无线电单元34和可能的天线40可以与控制系统26集成在一起。一个或多个处理器28可以操作以提供如本文所述的无线电接入节点24的一个或多个功能。在一些实施例中，所述功能可以以例如存储器30中存储的并由一个或多个处理器28执行的软件来实现。
图4是示出根据某些实施例的无线电接入节点24的虚拟化实施例的示意性框图。然而，其描述可以同样地适用于其他类型的网络节点。此外，任何类型的网络节点可以具有类似的虚拟化架构。
如本文所使用的，“虚拟化的”无线电接入节点是无线电接入节点24的功能的至少一部分被实现为虚拟组件的无线电接入节点24的实现方式。例如，在特定实施例中，无线电接入节点的功能可以经由在网络中的物理处理节点上执行的虚拟机来实现。在所示出的示例实施例中，无线电接入节点24包括控制系统26，控制系统26包括一个或多个处理器28(例如，CPU、ASIC、FPGA等)、存储器30和网络接口32以及一个或多个无线电单元34，每个无线电单元34如上所述包括与一个或多个天线40耦接的一个或多个发射机36和一个或多个接收机38。控制系统26经由例如光缆等连接到无线电单元34。控制系统26经由网络接口32连接到一个或多个处理节点42，处理节点42与网络44耦接或被包括在网络44中而作为网络44的一部分。每个处理节点42包括一个或多个处理器46(例如，CPU、ASIC、FPGA等)、存储器48和网络接口50。
根据某些实施例，本文所述的无线电接入节点24的功能52可以在一个或多个处理节点42处实现，或者以任何期望的方式分布在控制系统26和一个或多个处理节点42上。在一些特定实施例中，本文所述的无线电接入节点24的功能52中的一些或所有功能被实现为由在由处理节点42托管的虚拟环境中实现的一个或多个虚拟机执行的虚拟组件。如本领域普通技术人员可以认识到的，为了执行期望功能52中的至少一些，可以使用处理节点42和控制系统26之间的附加信令或通信。值得注意的是，在一些实施例中，可以不包括控制系统26，在这种情况下，无线电单元34经由适当的网络接口直接与处理节点42通信。
根据某些实施例，提供了包括指令的计算机程序，所述指令在由至少一个处理器执行时使得至少一个处理器执行无线电接入节点24或根据本文所述的任何实施例在虚拟环境中实现无线电接入节点24的功能52的一个或多个功能的节点(例如，处理节点42)的功能。在一些实施例中，提供了包括上述计算机程序产品的载体。所述载体是电信号、光信号、无线电信号或计算机可读存储介质(例如，诸如存储器的非暂时性计算机可读介质)之一。
图5是示出根据某些其他实施例的另一示例无线电接入节点24的示意性框图。无线电接入节点24包括一个或多个模块54，模块54中的每个模块是以软件实现的。一个或多个模块54提供本文所述的无线电接入节点24的功能。该讨论同样适用于(下面描述的)图7的处理节点42，其中模块54可以在处理节点42中的一个处实现或分布在多个处理节点42上和/或分布在处理节点42和控制系统26上。
图6是根据某些实施例的UE 56的示意性框图。如图所示，UE 56包括一个或多个处理器58(例如，CPU、ASIC、FPGA等)、存储器60以及一个或多个收发器62，每个收发器62包括与一个或多个天线68耦接的一个或多个发射机64和一个或多个接收机66。在一些实施例中，上述UE 56的功能可完全或部分地以例如存储器60中存储的并由处理器58执行的软件来实现。
在一些实施例中，提供了一种包括指令的计算机程序，所述指令当由至少一个处理器执行时使得该至少一个处理器执行根据本文所述的任何一个实施例的UE 56的功能。在一些实施例中，提供了包括上述计算机程序产品的载体。所述载体是电信号、光信号、无线电信号或计算机可读存储介质(例如，诸如存储器的非暂时性计算机可读介质)之一。
图7是根据本公开的一些其它实施例的UE 56的示意性框图。UE56包括一个或多个模块70，模块70中的每个模块是以软件实现的。模块70提供本文所述的UE 56的功能。
各种网络节点可以执行下面描述的功能。例如，接入节点(例如，eNB)可以执行本文提供的各种交织步骤。根据一个示例，本领域普通技术人员应认识到，接收机(例如UE)应能够执行对应的解码。当然，本领域普通技术人员容易理解的是，可以实现无线电节点的各种组合以执行本文描述的功能。
应当注意，虽然本文的讨论使用下行链路控制信息(DCI)和上行链路控制信息(UCI)作为示例，但是可以将下面公开的方法用于需要错误检测功能和错误校正功能的任何类型的信息分组传输。因此，例如，可以将相同的方法应用于物理上行链路信道数据分组、物理下行链路数据信道分组、更高层控制分组等。
注意，虽然在下面的讨论中使用两种类型的预编码器CRC和PC作为示例，但是可以将相同的原理应用于其他类型的预编码器，例如，其他类型的线性块码。
根据某些实施例，当设计用于NR的DCI和UCI的错误校正控制的级联的极化码时，CRC比特被附接为极化码的预编码器，用于两个目的：
·Ld，0个CRC比特的序列，其中Ld，0是确保最低级别的错误检测能力所需的最小CRC比特数。使用3GPP LTE作为参考，对于DCI，Ld，0＝16，对于更大信息块大小K的UCI，Ld，0＝8。
·附接了附加的Lc，0个CRC比特。附加的Lc，0个CRC比特可以用于错误检测和/或错误校正目的。
因此，在极化码的预编码器中附接了总共Ltotal＝(Ld，0+Lc，0)个CRC比特。在特定实施例中，使用长度为Ltotal的一个CRC生成多项式器来生成Ltotal个CRC比特。在另一实施例中，使用长度为Ld，0的第一CRC生成器多项式来生成Ld，0个CRC比特，而使用长度为Lc，0的第二CRC生成器多项式来生成Lc，0个CRC比特。
根据某些实施例，提供了在错误校正和错误检测之间的CRC比特的自适应分配。可以以自适应方式使用Ltotal个CRC比特的组，以实现错误检测性能和错误校正性能的最佳组合。根据特定实施例，可以执行自适应，使得支持以下三个出于不同目的分配CRC比特的选项中的至少两个：
·选项A：较低的错误检测能力，较高的错误校正能力。在该选项中，Ld，1个CRC比特用于错误检测，Lc，1个CRC比特用于辅助SCL解码(即，错误校正)。
·选项B：中等错误检测能力，中等错误纠正能力。在该选项中，Ld，2个CRC比特用于错误检测，Lc，2个CRC比特用于辅助SCL解码(即，错误校正)。
·选项C：较高的错误检测能力，较低的错误校正能力。在该选项中，Ld，3个CRC比特用于错误检测，Lc，3个CRC比特用于辅助SCL解码(即，错误校正)。
在以上场景中，Ltotal＝(Ld，1+Lc，1)＝(Ld，2+Lc，2)＝(Ld，3+Lc，3)，其中：Ld，0＜＝Ld，1＜Ld，2＜Ld，3，Lc，0＞＝Lc，1＞Lc，2＞Lc，3。可以考虑到，将较大的CRC比特数用于SCL解码通常需要更复杂的解码器实现方式，而这能够实现相同信息块大小K和码字大小M的更好的BLER性能。注意，在上面提到的每个场景中，对于任何的i＝1，2，3，将Lc，1个CRC比特的预定子集用于错误校正，但选择用于错误校正的比特不需要是连续或相接的，并且在特定实施例中，可以是例如在可用CRC比特上均匀地间隔开。虽然在选项A至C中描述了平衡错误检测和错误校正能力的三种不同方式，但是可以理解，使用相同或类似的原理可以有更多的平衡方式。
根据某些特定实施例，可以根据各种配置参数来执行自适应，包括：
·根据各种特定实施例，可以根据不同目标级别的服务可靠性来执行自适应。例如，在特定实施例中，对于高可靠性应用(例如URLLC)，可以使用选项A。另一方面，在特定实施例中，对于低可靠性应用(例如mMTC)，可以使用选项C。
·根据各种特定实施例，可以根据相关联数据分组的延迟目标来执行自适应。目标延迟也可以通过相关联数据分组的可能的最大重传次数来反映。例如，在特定实施例中，对于具有低延迟要求的数据分组，可以使用选项A。低延迟场景的示例包括：视频分组、语音分组和瞬时信道反馈。当对于延迟重传没有益处时，将更多的CRC比特用于错误校正，因为检测错误可能无助于应用。另一方面，在特定实施例中，对于可以容忍高延迟的数据分组，可以使用选项C。
·根据各种特定实施例，可以根据不同的接收机类别(或接收机类型)来执行自适应。通常，接收机是下行链路上的UE。例如，在特定实施例中，对于较低成本的UE，期望较低复杂度的SCL解码器实现方式，因此可以使用选项C。在特定实施例中，对于较高成本的UE，可以给予较高复杂度的SCL解码器实现方式，因此可以使用选项A。对于中等成本的UE，可以以示例性折衷的方式使用选项B。
根据某些实施例，可以根据不同的配置参数自适应地选择CRC比特的总数(Ltotal)。示例包括：
·根据各种特定实施例，可以根据不同目标级别的服务可靠性来选择CRC比特的总数。例如，对于高可靠性应用(例如URLLC)，可以使用较大的CRC比特总数。另一方面，对于低可靠性应用(例如mMTC)，使用较小的CRC比特总数。
·根据各种特定实施例，根据信息块长度K、代码块长度N、和/或码率R＝K/N对CRC比特总数的选择进行选择。对于固定代码长度N，可以将更多的CRC比特用于少量信息比特K，或等效地用于较低速率R，反之亦然。
注意，CRC比特总数Ltotal的自适应可以与如上所述的其在错误校正目的(Lc，i个比特)和错误检测目的(Ld，i个比特)之间的对应分配一起完成。
根据某些实施例，可以自适应地选择CRC比特的放置。图8示出了根据某些实施例的没有交织的级联极化码的编码器结构。如图所示，将CRC比特附接为相接块，并且不与信息比特交织。通常，可以将CRC比特的序列附接到信息比特序列的末尾，如图8所示。
当Ltotal个CRC比特的序列作为相接块附接到信息比特序列的末尾时，必须将CRC比特用作执行CRC校验的块。CRC比特不能单独用于执行CRC校验。因此，在SCL解码过程中CRC比特与信息比特一样处理，直到网格的末尾。在网格的末尾，CRC比特用于执行CRC校验并选择最佳码字候选作为解码器输出。
即使CRC比特附接在块的末尾，仍然可以将一些CRC比特集成到用于极化内码的列表解码器中，以将解码限制在子空间内，该子空间与集成到列表解码过程中的那些CRC比特一致。这将提高所得到的集成列表解码过程的错误校正能力。然而，由于CRC比特最终聚集在一起，因此性能益处有限。如果需要进一步的性能益处，可以考虑使用如下所述的“交织的CRC比特”结构。
图9示出了根据某些实施例的使用交织的CRC比特的编码器结构。具体地，可以在极化编码之前将Ltotal个CRC比特的序列与信息比特进行交织。在特定实施例中，CRC比特可以与这种交织器耦合，使得CRC比特可以被单独用于执行CRC校验。使用交织的CRC比特的编码器结构的一个示例在图9中示出。
如图所示，根据某些实施例，可以在CRC外码和极化内码之间添加交织器。因此，CRC比特在被发送给内部极化编码器的输入之前与信息比特交织。构建交织器以便于内部极化码的列表解码，其中极化SCL解码器可以考虑奇偶校验比特的依赖性结构和来自外码的数据比特。在一些应用中，考虑奇偶校验比特的依赖性结构仅使用一些(Lc，i个)CRC比特以提高代码的错误校正能力，同时类似其他信息比特来处理其他(Ld，i个)CRC比特，其中解码器将在解码过程期间假设它们的值。在该备选实施例中，一些分布的CRC比特不与信息比特一样处理。在树扩展过程中，以使得所选择的每个留存的解码路径必须与奇偶校验比特的依赖性结构一致的方式来使用错误校正CRC比特以选择更好的解码路径。CRC校验不必等到网格扩展的末尾。
根据某些实施例，代替CRC比特，可以在预编码器中生成奇偶校验和(PC)比特。通常认为，上述适用于CRC比特的任何方法和技术同样适用于PC比特。
图10示出了根据某些实施例的PC极化码。每个PC比特(也可以称为PC冻结比特)被导出为所选信息比特子集的奇偶校验和。PC比特类似于交织的CRC比特，其中每个PC比特可以单独用于选择更好的解码路径。
根据某些实施例，类似于在错误校正和错误检测之间自适应分配CRC比特，PC比特可以用于两种功能。如下所述，可以自适应地进行这两种功能之间的PC比特的精确分割。具体地，根据某些实施例，可以以自适应方式使用Ltotal个PC比特的组，以实现错误检测性能和错误校正性能的最佳组合。根据实施例，执行自适应，使得支持以下三个出于不同目的分配PC比特的选项中的至少两个：
·选项A：较低的错误检测能力，较高的错误校正能力。在该选项中，Ld，1个PC比特用于错误检测，Lc，1个PC比特用于辅助SCL解码(即，错误校正)。
·选项B：中等错误检测能力，中等错误纠正能力。在该选项中，Ld，2个PC比特用于错误检测，Lc，2个PC比特用于辅助SCL解码(即，错误校正)。
·选项C：较高的错误检测能力，较低的错误校正能力。在该选项中，Ld，3个PC比特用于错误检测，Lc，3个PC比特用于辅助SCL解码(即，错误校正)。
在以上场景中，Ltotal＝(Ld，1+Lc，1)＝(Ld，2+Lc，2)＝(Ld，3+Lc，3)，其中：0＜＝Ld，1＜Ld，2＜Ld，3，Ltotoal＞＝Lc，1＞Lc，2＞Lc，3。
与CRC比特类似，对于大小组合(K，M)，PC比特的总数Ltotal可以是固定的，或根据大小组合而变化。这里K是信息比特数，M是通过空中发送的编码比特数。
与CRC比特相反，不存在必须分配给错误检测目的的非零的最小PC比特数；也就是说，所有PC比特可以用于错误校正目的。
根据某些实施例，一旦选择了选项A至C中的选项，则相应地运行极化解码器。
·在SCL解码过程中使用Lc，i个PC比特，i＝1，2，3，以在路径扩展期间选择最佳解码路径。
·在SCL解码过程中不使用Ld，i个PC比特，i＝1，2，3。相反，在路径扩展期间，将Ld，i个PC比特视为信息比特。针对Ld，i个PC比特进行硬判决。然后在SCL解码的末尾将Ld，i个PC比特用作校验和，以检测SCL输出是否是有效码字。
与CRC辅助极化类似，可以基于各种配置参数来执行自适应，例如数据服务类型、延迟要求、误块率目标和UE类别。另外，可以调整值Ltotal以及Ltotal在Lc，i和Ld，i之间的分割。
图11是示出根据某些实施例的用于自适应地选择CRC或PC比特的总数的示例方法的流程图。如图11所示，在步骤1100处，网络节点自适应地选择例如CRC比特的总数。在步骤1110处，可以在极化码的错误检测和错误校正之间分配不同数量的可用CRC比特。在步骤1120处，可以将CRC比特放置在代码块内。如上所述，根据各种实施例，预编码器比特可以是CRC比特或奇偶校验和(PC)比特。
在某些实施例中，如上所述的用于自适应地选择CRC或PC比特总数的方法可以由计算机联网虚拟装置执行。图12示出了根据某些实施例的用于自适应地选择CRC或PC比特的总数的示例虚拟计算设备1200。在某些实施例中，虚拟计算设备1200可以包括用于执行类似于上面关于图11中示出和描述的方法所描述的步骤的模块。例如，虚拟计算设备1200可以包括用于自适应地选择CRC或PC比特总数的选择模块1210、分配模块1220、放置模块1230以及任何其他合适的模块。在一些实施例中，可以使用图3的一个或多个处理器28或图6的一个或多个处理器58来实现模块中的一个或多个模块。在某些实施例中，可以将各种模块中的两个或更多个模块的功能组合成单个模块。
选择模块1210可以执行虚拟计算设备1200的选择功能。例如，在特定实施例中，选择模块1210可以自适应地选择CRC或PC比特的总数。
分配模块1220可以执行虚拟计算设备1200的分配功能。例如，在特定实施例中，分配模块1220可以例如在极化码的错误检测和错误校正之间分配不同数量的可用CRC比特。
放置模块1230可以执行虚拟计算设备1200的放置功能。例如，在特定实施例中，放置模块1230可以将CRC比特放置在例如代码块内。
虚拟计算设备1200的其他实施例可以包括除了图12中所示的那些组件之外的附加组件，其可以负责提供功能的某些方面，包括上述任何功能和/或任何附加功能(包括支持上述解决方案所需的任何功能)。各种不同类型的设备和无线电节点可以包括具有相同物理硬件但配置(例如，经由编程)成支持不同无线电接入技术的组件，或者可以表示部分或完全不同的物理组件。
图13示出了根据某些实施例的发射机执行的用于自适应地生成极化码的预编码器比特的示例方法1300。根据某些实施例，发射器可以是无线设备，例如上面描述的无线设备56。根据某些其他实施例，发射机可以是网络节点，例如无线电接入节点24或另一网络节点。在各种实施例中，预编码器比特可以包括CRC比特或PC比特。
该方法开始于步骤1310，此时发射机获取预编码器比特的总数所取决于的至少一个配置参数。所述至少一个配置参数可以包括信息块长度K、代码块长度N、和/或码率R＝K/N中的至少一个。
在步骤1320处，发射机确定预编码器比特的总数。例如，在特定实施例中，发射机可以将第一可用预编码器比特数(Ld)分配给错误检测，将第二可用预编码器比特数(Lc)分配给错误校正。根据特定实施例，第一可用预编码器比特数(Ld)可以是与针对多个信息比特的最低级别的错误检测相关联的最小预编码器比特数(Ld，0)，第二可用预编码器比特数(Lc)可以通过从可用预编码器比特的总数(Ltotal)中减去第一可用预编码器比特数(Ld)来确定。在另一特定实施例中，分配给错误检测的第一可用预编码器比特数(Ld)可以大于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)以提供增强的错误检测能力。
在又一个特定实施例中，发射机可以通过执行以下之一来确定预编码器比特的总数：
·将第一可用预编码器比特数(Ld，1)分配给错误检测，将第二可用预编码器比特数(Lc，1)分配给错误校正，以实现较低的错误检测能力和较高的错误校正能力；
·将第三可用预编码器比特数(Ld，2)分配给错误检测，将第四可用预编码器比特数(Lc，2)分配给错误校正，以实现中等错误检测能力和中等错误校正能力；
·将第五可用预编码器比特数(Ld，3)分配给错误检测，将第六可用预编码器比特数(Lc，3)分配给错误校正，以实现较高的错误检测能力和较低的错误校正能力，以及
在上述任何一种场景中，为了提供增强的错误检测能力，对于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)来说，以下关系可以成立：
Ld，0＜＝Ld，1＜Ld，2＜Ld，3，以及
Lc，1＞Lc，2＞Lc，3。
在步骤1330处，发射机根据所确定的预编码器比特的总数生成代码块的预编码器比特。根据各种特定实施例，可以基于以下中的至少一项来生成预编码器比特：延迟要求、可靠性要求、由目标码率指示的无线信道条件和由代码长度指示的可用无线电资源。例如，在特定实施例中，在预编码器比特是CRC比特的情况下，可以使用单个CRC生成多项式来生成CRC比特。在另一特定实施例中，可以使用两个或更多个CRC生成多项式来生成CRC比特。
在步骤1340处，发射机将预编码器比特放置在代码块内。在特定实施例中，发射机可以将预编码器比特作为相接块放置在代码块内。在另一实施例中，发射机可以使用交织器将预编码器比特放置在代码块内的交织位置处。
在某些实施例中，如上所述的用于自适应地生成极化码的预编码器比特的方法可以由虚拟计算设备执行。图14示出了根据某些实施例的用于自适应地生成极化码的预编码器比特的示例虚拟计算设备1400。在某些实施例中，虚拟计算设备1400可以包括用于执行类似于上面关于图13中示出和描述的方法1300所描述的步骤的模块。例如，虚拟计算设备1400可以包括用于自适应地生成极化码的预编码器比特的至少一个获取模块1410、确定模块1420、生成模块1430、放置模块1440以及任何其他合适的模块。在一些实施例中，可以使用图3的一个或多个处理器28或图6的一个或多个处理器58来实现模块中的一个或多个模块。在某些实施例中，可以将各种模块中的两个或更多个模块的功能组合成单个模块。
获取模块1410可以执行虚拟计算设备1400的获取功能。例如，在特定实施例中，获取模块1410可以获取预编码器比特的总数所取决于的至少一个配置参数。
确定模块1420可以执行虚拟计算设备1400的确定功能。例如，在特定实施例中，确定模块1420可以确定预编码器比特的总数。
生成模块1430可以执行虚拟计算设备1400的生成功能。例如，在特定实施例中，生成模块1430可以根据所确定的预编码器比特的总数生成代码块的预编码器比特。
放置模块1440可以执行虚拟计算设备1400的放置功能。例如，在特定实施例中，放置模块1440可以将预编码器比特放置在代码块内。
虚拟计算设备1400的其他实施例可以包括除了图14中所示的那些组件之外的附加组件，其可以负责提供发射机功能的某些方面，包括上述任何功能和/或任何附加功能(包括支持上述解决方案所需的任何功能)。各种不同类型的发射机可以包括具有相同物理硬件但配置(例如，经由编程)成支持不同无线电接入技术的组件，或者可以表示部分或完全不同的物理组件。
图15示出了根据某些实施例的发射机执行的用于自适应地生成极化码的预编码器比特的另一示例方法1500。根据某些实施例，发射器可以是无线设备，例如上面描述的无线设备56。根据某些其他实施例，发射机可以是网络节点，例如无线电接入节点24或另一网络节点。在各种实施例中，预编码器比特可以包括CRC比特或PC比特。
该方法开始于步骤1510，此时发射机在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。根据各种特定实施例，可以基于以下中的至少一项来分配预编码器比特：延迟要求、可靠性要求、由目标码率指示的无线信道条件和由代码长度指示的可用无线电资源。
在特定实施例中，发射机可以将第一可用预编码器比特数(Ld)分配给错误检测，将第二可用预编码器比特数(Lc)分配给错误校正。24、例如，在特定实施例中，第一可用预编码器比特数(Ld)可以是与针对多个信息比特的最低级别的错误检测的最小预编码器比特数(Ld，0)，第二可用预编码器比特数(Lc)通过从可用预编码器比特的总数(Ltotal)中减去第一可用预编码器比特数(Ld)来确定。在另一实施例中，分配给错误检测的第一可用预编码器比特数(Ld)可以大于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)以提供增强的错误检测能力。
在又一个特定实施例中，发射机可以通过执行以下之一来确定预编码器比特的总数：
·将第一可用预编码器比特数(Ld，1)分配给错误检测，将第二可用预编码器比特数(Lc，1)分配给错误校正，以实现较低的错误检测能力和较高的错误校正能力；
·将第三可用预编码器比特数(Ld，2)分配给错误检测，将第四可用预编码器比特数(Lc，2)分配给错误校正，以实现中等错误检测能力和中等错误校正能力；
·将第五可用预编码器比特数(Ld，3)分配给错误检测，将第六可用预编码器比特数(Lc，3)分配给错误校正，以实现较高的错误检测能力和较低的错误校正能力，以及
在上述任何一种场景中，为了提供增强的错误检测能力，对于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)来说，以下关系可以成立：
Ld，0＜＝Ld，1＜Ld，2＜Ld，3，以及
Lc，1＞Lc，2＞Lc，3。
在步骤1520处，发射机根据该分配和CRC比特的总数生成代码块的预编码器比特。例如，在特定实施例中，可以使用单个CRC生成多项式来生成CRC比特。在另一特定实施例中，可以使用两个或更多个CRC生成多项式来生成CRC比特。
在步骤1530处，发射机将预编码器比特放置在代码块内。在特定实施例中，发射机可以将预编码器比特作为相接块放置在代码块内。在另一实施例中，发射机可以使用交织器将预编码器比特放置在代码块内的交织位置处。
在某些实施例中，如上所述的用于自适应地生成极化码的预编码器比特的方法可以由虚拟计算设备执行。图16示出了根据某些实施例的用于自适应地生成极化码的预编码器比特的示例虚拟计算设备1600。在某些实施例中，虚拟计算设备1600可以包括用于执行类似于上面关于图15中示出和描述的方法1500所描述的步骤的模块。例如，虚拟计算设备1600可以包括用于自适应地生成极化码的预编码器比特的至少一个分配模块1610、生成模块1620、放置模块1630以及任何其他合适的模块。在一些实施例中，可以使用图3的一个或多个处理器28或图6的一个或多个处理器58来实现模块中的一个或多个模块。在某些实施例中，可以将各种模块中的两个或更多个模块的功能组合成单个模块。
分配模块1610可以执行虚拟计算设备1600的分配功能。例如，在特定实施例中，分配模块1610可以在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。
生成模块1620可以执行虚拟计算设备1600的生成功能。例如，在特定实施例中，生成模块1620可以根据该分配和CRC比特的总数生成代码块的预编码器比特。
放置模块1630可以执行虚拟计算设备1600的放置功能。例如，在特定实施例中，放置模块1630可以将预编码器比特放置在代码块内。
虚拟计算设备1600的其他实施例可以包括除了图16中所示的那些组件之外的附加组件，其可以负责提供发射机功能的某些方面，包括上述任何功能和/或任何附加功能(包括支持上述解决方案所需的任何功能)。各种不同类型的发射机可以包括具有相同物理硬件但配置(例如，经由编程)成支持不同无线电接入技术的组件，或者可以表示部分或完全不同的物理组件。
图17示出了根据某些实施例的接收机执行的用于自适应地使用预编码器比特来辅助极化码的解码的示例方法1700。根据某些实施例，接收机可以是无线设备，例如上面描述的无线设备56。根据某些其他实施例，接收机可以是网络节点，例如无线电接入节点24或另一网络节点。在各种实施例中，预编码器比特可以包括CRC比特或PC比特。
该方法开始于步骤1710，此时接收机在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。根据各种特定实施例，可以基于以下中的至少一项来分配预编码器比特：延迟要求、可靠性要求、由目标码率指示的无线信道条件和由代码长度指示的可用无线电资源。
在特定实施例中，接收机可以将第一可用预编码器比特数(Ld)分配给错误检测，将第二可用预编码器比特数(Lc)分配给错误校正。24、例如，在特定实施例中，第一可用预编码器比特数(Ld)可以是与针对多个信息比特的最低级别的错误检测相关联的最小预编码器比特数(Ld，0)，第二可用预编码器比特数(Lc)可以通过从可用预编码器比特的总数(Ltotal)中减去第一可用预编码器比特数(Ld)来确定。在另一实施例中，分配给错误检测的第一可用预编码器比特数(Ld)可以大于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)以提供增强的错误检测能力。
根据某些其他实施例，当分配预编码器比特时，接收机可以执行以下步骤之一：
·将第一可用预编码器比特数(Ld，1)分配给错误检测，将第二可用预编码器比特数(Lc，1)分配给错误校正，以实现较低的错误检测能力和较高的错误校正能力；
·将第三可用预编码器比特数(Ld，2)分配给错误检测，将第四可用预编码器比特数(Lc，2)分配给错误校正，以实现中等错误检测能力和中等错误校正能力；或者
·将第五可用预编码器比特数(Ld，3)分配给错误检测，将第六可用预编码器比特数(Lc，3)分配给错误校正，以实现较高的错误检测能力和较低的错误校正能力，以及
在上述任何一种场景中，为了提供增强的错误检测能力，对于与最低级别的错误检测相关联的最小预编码器比特数(Ld，0)来说，以下关系可以成立：
Ld，0＜＝Ld，1＜Ld，2＜Ld，3，以及
Lc，1＞Lc，2＞Lc，3。
在步骤1720处，接收机使用分配用于错误校正的预编码器比特来辅助代码块的解码。在解码代码块之后，在步骤1730处，接收机使用分配用于错误检测的预编码器比特来对解码出的比特执行错误检测。
根据某些实施例，该方法还可以包括：接收机从发射机接收对用于在极化码的错误检测和错误校正之间进行分配的不同数量的可用预编码器比特的指示。接收机可以基于该指示执行分配步骤1710。
在某些实施例中，如上所述的用于自适应地使用预编码器比特来辅助极化码的解码的方法可以由虚拟计算设备执行。图18示出了根据某些实施例的用于自适应地使用预编码器比特来辅助极化码的解码的示例虚拟计算设备1800。在某些实施例中，虚拟计算设备1800可以包括用于执行类似于上面关于图17中示出和描述的方法1700所描述的步骤的模块。例如，虚拟计算设备1800可以包括用于自适应地使用预编码器比特来辅助极化码的解码的至少一个分配模块1810、第一使用模块1820、第二使用模块1830以及任何其他合适的模块。在一些实施例中，可以使用图3的一个或多个处理器28或图6的一个或多个处理器58来实现模块中的一个或多个模块。在某些实施例中，可以将各种模块中的两个或更多个模块的功能组合成单个模块。
分配模块1810可以执行虚拟计算设备1800的分配功能。例如，在特定实施例中，分配模块1810可以在极化码的错误检测和错误校正之间分配不同数量的可用预编码器比特。
第一使用模块1820可以执行虚拟计算设备1800的某些使用功能。例如，在特定实施例中，第一使用模块1820可以使用分配用于错误校正的预编码器比特来辅助代码块的解码。
第二使用模块1830可以执行虚拟计算设备1800的某些其他使用功能。例如，在特定实施例中，第二使用模块1830可以使用分配用于错误检测的预编码器比特来对解码出的比特执行错误检测。
虚拟计算设备1800的其他实施例可以包括除了图18中所示的那些组件之外的附加组件，其可以负责提供接收机功能的某些方面，包括上述任何功能和/或任何附加功能(包括支持上述解决方案所需的任何功能)。各种不同类型的接收机可以包括具有相同物理硬件但配置(例如，经由编程)成支持不同无线电接入技术的组件，或者可以表示部分或完全不同的物理组件。
如本文所公开的，公开了执行如下操作的方法、系统和装置：用于自适应地选择CRC或PC比特的总数，在极化码的错误检测和错误校正之间分配不同数量的可用CRC比特，以及将CRC比特放置在代码块内。结果是，可以在SCL解码器中实现错误校正和错误检测能力的各种平衡。所描述的特征允许针对不同数量的有效载荷量、变化的通信信道条件所需的不同编码参数以及在例如延迟和可靠性方面具有不同要求的不同类型的应用来定制CRC和PC码的级联。换句话说，根据各种实施例，前述特征可以基于底层应用的要求(例如，延迟或可靠性)、由目标码率指示的无线信道条件和/或由代码长度指示的可用无线电资源。
在一个实施例中，预编码器比特可以是CRC比特。根据备选实施例，预编码器比特是奇偶校验和(PC)比特。
根据各种实施例，本文的特征的优点是允许针对不同数量的有效载荷量、变化的通信信道条件所需的不同编码参数以及在例如延迟和可靠性方面具有不同要求的不同类型的应用来定制CRC码的级联。由于5G无线通信需要涵盖广泛的环境和应用，所以本公开的实施例允许系统基于成本效益权衡来明智地分配无线电资源。
虽然附图中的过程示出了本发明的某些实施例执行的特定操作顺序，但是应当理解，这种顺序是示例性的(例如，备选实施例可以以不同的顺序执行操作、组合某些操作、重叠某些操作等)。
虽然在若干实施例的意义上描述了本发明，本领域技术人员将会认识到：本发明不限于所描述的实施例，而是可利用在所附权利要求的精神和范围内的修改和改变来实现。本描述因此被视为是说明性的，而非限制性的。

Claims (14)

1.一种发射机执行的方法，用于自适应地生成极化码的总数个预编码器比特，所述方法包括：
获取所述极化码的预编码器比特的总数所取决于的至少一个配置参数，所述至少一个配置参数包括信息块长度K，所述预编码器比特都是循环冗余校验CRC预编码器比特或者都是奇偶校验PC预编码器比特；
基于所述至少一个配置参数来确定所述预编码器比特的总数，以及分配预编码器比特以平衡所述极化码的错误检测能力和错误校正能力，其中，确定所述预编码器比特的总数包括：
将可用预编码器比特的给定数量Ld分配给错误检测；以及
将可用预编码器比特的另一给定数量Lc分配给错误校正；
根据所确定的预编码器比特的总数和对所述预编码器比特的自适应分配来生成代码块的预编码器比特；以及
将所述预编码器比特放置在所述代码块内，
其中，在确定所述预编码器比特的总数时，分配预编码器比特以平衡所述极化码的错误检测能力和错误校正能力包括以下各项之一：
(a)将作为所述给定数量的第一可用预编码器比特数Ld，1分配给错误检测，以及将作为所述另一给定数量的第二可用预编码器比特数Lc，1分配给错误校正，以用于第一错误检测能力和第一错误校正能力；或者
(b)将作为所述给定数量的第三可用预编码器比特数Ld，2分配给错误检测，以及将作为所述另一给定数量的第四可用预编码器比特数Lc，2分配给错误校正，以用于第二错误检测能力和第二错误校正能力；或者
(c)将作为所述给定数量的第五可用预编码器比特数Ld，3分配给错误检测，以及将作为所述另一给定数量的第六可用预编码器比特数Lc，3分配给错误校正，以用于第三错误检测能力和第三错误校正能力，以及
其中，所述第一错误检测能力低于所述第二错误检测能力，所述第二错误检测能力低于所述第三错误检测能力，所述第一错误校正能力高于所述第二错误校正能力，以及所述第二错误校正能力高于所述第三错误校正能力；以及
其中，为了提供增强的错误检测能力，对于与最低级别的错误检测相关联的最小预编码器比特数Ld，0来说，以下关系成立：
Ld，0＜＝Ld，1＜Ld，2＜Ld，3，以及
Lc，1＞Lc，2＞Lc，3。
2.根据权利要求1所述的方法，其中，将所述预编码器比特放置在所述代码块内包括：通过使用交织器来将所述预编码器比特放置在交织的位置处。
3.根据权利要求1至2中任一项所述的方法，其中，生成所述预编码器比特的步骤基于以下中的至少一个：
延迟要求；
可靠性要求；
由目标码率指示的无线信道条件；以及
由代码长度指示的可用无线电资源。
4.根据权利要求1至2中任一项所述的方法，其中，所述预编码器比特是CRC比特。
5.根据权利要求4所述的方法，其中，生成所述预编码器比特包括使用单个CRC生成器多项式来生成CRC比特，或者生成所述预编码器比特包括使用两个或更多个CRC生成器多项式来生成CRC比特。
6.根据权利要求1至2中任一项所述的方法，其中，所述预编码器比特是PC比特。
7.根据权利要求1至2中任一项所述的方法，其中，所述发射机包括无线设备，或者其中，所述发射机包括网络节点。
8.一种发射机，用于自适应地生成极化码的总数个预编码器比特，所述发射机包括：
至少一个处理器，被配置为：
获取预编码器比特的总数所取决于的至少一个配置参数，所述至少一个配置参数包括信息块长度K，所述预编码器比特都是循环冗余校验CRC预编码器比特或者都是奇偶校验PC预编码器比特；
基于所述至少一个配置参数来确定所述预编码器比特的总数以及分配预编码器比特以平衡所述极化码的错误检测能力和错误校正能力，其中，所述至少一个处理器还被配置为通过如下方式来确定所述预编码器比特的总数包括：；
将可用预编码器比特的给定数量Ld分配给错误检测；以及
将可用预编码器比特的另一给定数量Lc分配给错误校正；
根据所确定的预编码器比特的总数和对所述预编码器比特的自适应分配来生成代码块的预编码器比特；以及
将所述预编码器比特放置在所述代码块内，
其中，当在确定所述预编码器比特的总数时分配预编码器比特以平衡所述极化码的错误检测能力和错误校正能力时，所述至少一个处理器被配置为：
(a)将作为所述给定数量的第一可用预编码器比特数Ld，1分配给错误检测，以及将作为所述另一给定数量的第二可用预编码器比特数Lc，1分配给错误校正，以用于第一错误检测能力和第一错误校正能力；或者
(b)将作为所述给定数量的第三可用预编码器比特数Ld，2分配给错误检测，以及将作为所述另一给定数量的第四可用预编码器比特数Lc，2分配给错误校正，以用于第二错误检测能力和第二错误校正能力；或者
(c)将作为所述给定数量的第五可用预编码器比特数Ld，3分配给错误检测，以及将作为所述另一给定数量的第六可用预编码器比特数Lc，3分配给错误校正，以用于第三错误检测能力和第三错误校正能力，以及
其中，所述第一错误检测能力低于所述第二错误检测能力，所述第二错误检测能力低于所述第三错误检测能力，所述第一错误校正能力高于所述第二错误校正能力，以及所述第二错误校正能力高于所述第三错误校正能力；以及
其中，为了提供增强的错误检测能力，对于与最低级别的错误检测相关联的最小预编码器比特数Ld，0来说，以下关系成立：
Ld，0＜＝Ld，1＜Ld，2＜Ld，3，以及
Lc，1＞Lc，2＞Lc，3。
9.根据权利要求8所述的发射机，其中，当将所述预编码器比特放置在所述代码块内时，所述至少一个处理器被配置为通过使用交织器来将所述预编码器比特放置在交织的位置处。
10.根据权利要求8至9中任一项所述的发射机，其中，基于以下中的至少一个生成所述预编码器比特：
延迟要求；
可靠性要求；
由目标码率指示的无线信道条件；以及
由代码长度指示的可用无线电资源。
11.根据权利要求8至9中任一项所述的发射机，其中，所述预编码器比特是CRC比特。
12.根据权利要求11所述的发射机，其中，所述至少一个处理器被配置为使用单个CRC生成器多项式来生成CRC比特，或者其中，所述至少一个处理器被配置为使用两个或更多个CRC生成器多项式来生成CRC比特。
13.根据权利要求8至9中任一项所述的发射机，其中，所述预编码器比特是PC比特。
14.根据权利要求8至9中任一项所述的发射机，其中，所述发射机包括无线设备，或者其中，所述发射机包括网络节点。
CN201880010512.2A 2017-02-06 2018-02-06 具有自适应错误检测的级联极化码 Active CN110268653B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762455128P 2017-02-06 2017-02-06
US62/455,128 2017-02-06
PCT/IB2018/050734 WO2018142374A1 (en) 2017-02-06 2018-02-06 Concatenated polar code with adaptive error detection

Publications (2)

Publication Number Publication Date
CN110268653A CN110268653A (zh) 2019-09-20
CN110268653B true CN110268653B (zh) 2022-03-22

Family

ID=61526838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880010512.2A Active CN110268653B (zh) 2017-02-06 2018-02-06 具有自适应错误检测的级联极化码

Country Status (11)

Country Link
US (3) US11165445B2 (zh)
EP (1) EP3549292B1 (zh)
JP (1) JP7064500B2 (zh)
CN (1) CN110268653B (zh)
BR (1) BR112019016212A2 (zh)
CA (1) CA3050076C (zh)
ES (1) ES2917025T3 (zh)
MX (1) MX2019009267A (zh)
RU (1) RU2733818C1 (zh)
WO (1) WO2018142374A1 (zh)
ZA (1) ZA201904135B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2917025T3 (es) * 2017-02-06 2022-07-06 Ericsson Telefon Ab L M Código Polar concatenado con detección de errores adaptativa
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US11740970B2 (en) * 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
US11562793B2 (en) 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11830545B2 (en) 2020-12-16 2023-11-28 Micron Technology, Inc. Data programming techniques to store multiple bits of data per memory cell with high reliability
CN116711219A (zh) * 2021-01-04 2023-09-05 日本电信电话株式会社 解码装置、解码方法、及程序
CN113676288B (zh) * 2021-07-27 2022-06-24 中国地质大学（武汉） 一种用于极化码串行抵消列表译码器的译码值复制方法
US20230361788A1 (en) * 2022-05-04 2023-11-09 Qualcomm Incorporated Polarization adjusted channel coding design for complexity reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779402A (zh) * 2007-08-17 2010-07-14 株式会社Ntt都科摩 数据发送方法、数据接收方法、移动终端以及无线通信系统
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076176A (zh) 2006-05-16 2007-11-21 大唐移动通信设备有限公司 移动通信系统中分配用户设备业务资源的方法
JP4773564B2 (ja) 2006-10-31 2011-09-14 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システムにおける方法及び装置
CN100579316C (zh) 2007-02-15 2010-01-06 大唐移动通信设备有限公司 多媒体广播和组播业务中载波迁移的方法和装置
CN101262635B (zh) 2007-03-09 2010-09-29 中兴通讯股份有限公司 一种在多载波小区实现增强mbms业务的方法
CN101296028B (zh) 2007-04-25 2012-11-21 大唐移动通信设备有限公司 专用载波传输多媒体广播组播业务方法与装置及传输系统
WO2009053825A2 (en) * 2007-10-26 2009-04-30 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8201069B2 (en) * 2008-07-01 2012-06-12 International Business Machines Corporation Cyclical redundancy code for use in a high-speed serial link
EP2398179B1 (en) * 2010-06-11 2017-03-22 Intel Deutschland GmbH Method for detecting the validity of downlink control information in telecommunication user equipment, decoder and baseband receiver for performing same
KR101951663B1 (ko) 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
CN109361402B (zh) 2013-05-31 2019-09-20 华为技术有限公司 编码方法及编码设备
CN109861694B (zh) 2013-11-20 2021-10-26 华为技术有限公司 极化码的处理方法和设备
CA2935256A1 (en) * 2014-02-21 2015-08-27 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar code
RU2014110139A (ru) * 2014-03-17 2015-09-27 ЭлЭсАй Корпорейшн Полярные коды произвольной длины
US9571231B2 (en) * 2014-08-21 2017-02-14 Rambus Inc. In-band status encoding and decoding using error correction symbols
RU2715523C1 (ru) * 2016-04-29 2020-02-28 Хуавей Текнолоджиз Ко., Лтд. Устройство и способ полярного кодирования и декодирования полярного кода
US9917675B2 (en) * 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
CN112332949B (zh) * 2016-07-15 2023-11-07 夏普株式会社 发送装置、接收装置以及通信方法
US11431441B2 (en) * 2016-08-10 2022-08-30 Idac Holdings, Inc. Priority-based channel coding for control information
WO2018058352A1 (en) * 2016-09-28 2018-04-05 Qualcomm Incorporated Sub-channel mapping
US10849012B2 (en) * 2016-12-02 2020-11-24 Lg Electronics Inc. Method for performing decoding by terminal and terminal for performing same method
US10348328B2 (en) * 2017-01-06 2019-07-09 At&T Intellectual Property I, L.P. Reducing control channel overhead using polar codes
JP2020511027A (ja) * 2017-02-03 2020-04-09 アイディーエーシー ホールディングス インコーポレイテッド 制御チャネルに対する先進的なポーラ符号
ES2917025T3 (es) * 2017-02-06 2022-07-06 Ericsson Telefon Ab L M Código Polar concatenado con detección de errores adaptativa

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101779402A (zh) * 2007-08-17 2010-07-14 株式会社Ntt都科摩 数据发送方法、数据接收方法、移动终端以及无线通信系统
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Chairman’s Notes of Agenda Item 5.1.5 Channel coding;Session Chairman (Nokia);《3gpp，R1-1701384》;20170120;全文 *
Considerations in Polar code design;Intel;《3GPP，R1-1700385》;20170120;部分2，部分4，部分5 *
Intel.Considerations in Polar code design.《3GPP，R1-1700385》.2017, *
Performance of polar codes for control channel;Huawei, HiSilicon;《3gpp，R1-1700089》;20170120;全文 *
Polar code design;Intel Corporation;《3gpp，R1-1700386》;20170120;部分3，图1 *

Also Published As

Publication number Publication date
US20190379404A1 (en) 2019-12-12
ES2917025T3 (es) 2022-07-06
MX2019009267A (es) 2019-09-10
EP3549292B1 (en) 2022-04-06
US11824561B2 (en) 2023-11-21
ZA201904135B (en) 2021-10-27
CN110268653A (zh) 2019-09-20
US20240039560A1 (en) 2024-02-01
US11165445B2 (en) 2021-11-02
JP7064500B2 (ja) 2022-05-10
EP3549292A1 (en) 2019-10-09
WO2018142374A1 (en) 2018-08-09
CA3050076C (en) 2022-08-30
CA3050076A1 (en) 2018-08-09
BR112019016212A2 (pt) 2020-04-07
US20220021402A1 (en) 2022-01-20
RU2733818C1 (ru) 2020-10-07
JP2020509660A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
CN110268653B (zh) 具有自适应错误检测的级联极化码
RU2733282C1 (ru) Crc-биты для объединенного декодирования и верификации управляющей информации с использованием полярных кодов
CN110402553B (zh) 用于多级控制信息的编码技术的方法和设备
KR102349879B1 (ko) 폴라 코드들에 대한 crc 인터리빙 패턴
US11831428B2 (en) Adaptation of the CRC code length for 3GPP NR
US20200235852A1 (en) Enhanced Information Sequences for Polar Codes
US11159179B2 (en) Enhanced information sequences for polar codes
US11152959B2 (en) Enhanced information sequences for polar codes
EP3396862A1 (en) Use of crc and parity bits for early termination of polar code decoding for wireless networks
US11515894B2 (en) Enhanced information sequences for polar codes
US10993217B2 (en) Communication method and device
OA19671A (en) Concatenated polar code with adaptive error detection.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant