BR112019016212A2 - método por um transmissor e transmisor para gerar adaptativamente bits de pré-codificador para um código polar - Google Patents

método por um transmissor e transmisor para gerar adaptativamente bits de pré-codificador para um código polar Download PDF

Info

Publication number
BR112019016212A2
BR112019016212A2 BR112019016212A BR112019016212A BR112019016212A2 BR 112019016212 A2 BR112019016212 A2 BR 112019016212A2 BR 112019016212 A BR112019016212 A BR 112019016212A BR 112019016212 A BR112019016212 A BR 112019016212A BR 112019016212 A2 BR112019016212 A2 BR 112019016212A2
Authority
BR
Brazil
Prior art keywords
bits
encoder
error detection
precoder
transmitter
Prior art date
Application number
BR112019016212A
Other languages
English (en)
Inventor
Hui Dennis
Blankenship Yufei
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of BR112019016212A2 publication Critical patent/BR112019016212A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353—Adaptation to the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095—Error detection codes other than CRC and single parity bit codes
    • H03M13/096—Checksums
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

de acordo com certas modalidades, é fornecido um método por um transmissor para gerar adaptativamente bits de pré-codificador para um código polar. o método inclui adquirir pelo menos um parâmetro de configuração do qual um número total de bits de pré-codificador depende. o pelo menos um parâmetro de configuração compreendendo pelo menos um dentre um comprimento de bloco de informações k, um comprimento de bloco de código n, e/ou a taxa de código r = k/n. o número total de bits de pré-codificador é determinado, e os bits de pré-codificador para um bloco de código são gerados de acordo com o número total determinado de bits de pré-codificador. os bits de pré-codificador são colocados dentro do bloco de código.

Description

MÉTODO POR UM TRANSMISSOR E TRANSMISOR PARA GERAR ADAPTATI VAM ENTE BITS DE PRÉ-CODIFICADOR PARA UM CÓDIGO POLAR
CAMPO DA TÉCNICA [001] As modalidades da invenção se referem ao campo de comunicação sem fio; e mais especificamente, a métodos, aparelho e sistemas para implementar código Polar concatenado com detecção de erro adaptativa.
ANTECEDENTES [002] Códigos polares, propostos por E. Arikan em Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels,IEEE Transactions on Information Theory, vol. 55, pp. 3051 a 3073, Jul. 2009, são a primeira classe de esquemas de codificação construtiva que são prováveis de alcançar a capacidade simétrica dos canais discretos sem memória de entrada binária sob um decodificador de cancelamento sucessivo (SC) de baixa complexidade. Entretanto, o desempenho de comprimento finito dos códigos Polares sob SC não é competitivo em comparação com outros esquemas de codificação de canal modernos como códigos de verificação de paridade de baixa densidade (LPDC) e códigos Turbo. Posteriormente, um decodificador de lista de SC (SCL) foi proposto por I. Tal e A. Vardy em List Decoding of Polar codes, in Proceedings of IEEE Symp. Inf. Theory, pp. 1 a 5, 2011, que pode abordar o desempenho de um decodificador de probabilidade máxima ideal (ML). Por concatenação de uma codificação de verificação de redundância cíclica (CRC), foi mostrado que o desempenho de código Polar concatenado é competitivo com aquele de códigos de LDPC bem otimizada e Turbo. Como um resultado, códigos Polares foram adotados como uma técnica de codificação de canal para informações de controle de enlace descendente (DCI) e informações de controle de enlace ascendente (UCI) de Rádio Novo (NR) de 3GPP, onde NR é um sistema de comunicação sem fio 5G.
Petição 870190075460, de 05/08/2019, pág. 261/307
2/39 [003] A ideia principal da codificação Polar é transformar um par de canais de entrada binária idênticos em dois canais distintos de qualidades diferentes, um canal melhor e um canal pior que o canal de entrada binária original. Ao repetir a operação de Polarização pareada em um conjunto de usos independentes 2 i' de um canal de entrada binária, um conjunto de canais de bit 2Λί de qualidades variadas pode ser obtido. Alguns desses canais de bit são quase perfeitos (isto é livre de erro) enquanto o restante deles são quase inúteis (isto é totalmente barulhentos). O ponto é usar o canal quase perfeito para transmitir dados para o receptor enquanto define a entrada para os canais inúteis terem valores fixos ou congelados (por exemplo 0) conhecidos para o receptor. Por essa razão, aqueles bits de entrada para o canal quase inútil e para o canal quase perfeito são comumente chamados de bits congelados e bits não congelados (ou informações), respectivamente. Apenas os bits não congelados são usados para carregar dados em um código Polar. A ilustração da estrutura de um código Polar de comprimento 8 é ilustrado na FIGURA 1.
[004] Embora o código Polar original, conforme proposto por Arikan, tenha sido comprovado sendo capaz de alcançar com um decodificador de cancelamento sucessivo (SC) de baixa complexidade, o desempenho de comprimento finito de códigos Polares sob SC não é competitivo em comparação com outros esquemas de codificação de canal modernos como códigos de LDPC e Turbo. Um decodificador mais complexo, a saber o decodificador de lista de SC (SCL), é proposto por I. Tal e A. Vardy, onde uma lista de mais que uma trajetória de decisão de sobrevivência é mantida no processo de decodificação, mas o desempenho resultante é ainda insatisfatório. I. Tal e A. Vardy propuseram adicionalmente que por concatenação de um código externo linear, a saber um código CRC, com o código Polar original como código interno, o código externo pode ser usado para verificar se qualquer uma das trajetórias candidatas na lista
Petição 870190075460, de 05/08/2019, pág. 262/307
3/39 é decodificada corretamente. Tal processo de decodificação de duas etapas aprimora significativamente o desempenho e torna códigos Polares competitivos com aquele de códigos LDPC bem otimizada e Turbo.
[005] Ao projetar códigos Polares concatenados para controle de correção de erro de informações de controle de enlace descendente (DCI) e de informações de controle de enlace ascendente (UCI) de NR, um tipo de codificação Polar assistida (CA-Polar) por CRC, onde os bits de CRC são anexos como pré-codificador de códigos Polares para dois propósitos: detecção de erro e correção de erro. De acordo com abordagens prévias, o número de bits de CRC usados para detecção de erro e correção de erro, respectivamente, são fixos. Entretanto, o número fixo de bits de CRC implica em capacidades de detecção de erro e de correção de erro fixas. Isso não se ajusta às necessidades dos vários tipos de tráfego em NR. Por exemplo, espera-se que DCI associadas com dados de Comunicações de Baixa Latência e Ultra Confiabilidade (URLLC) exijam confiabilidade mais alta que as DCI associadas com dados de eMBB. Por conseguinte existe uma necessidade de explorar métodos em que a detecção de erro adaptativa e a capacidade de correção de erro possam ser suportadas em NR.
[006] Um outro tipo de códigos Polares concatenados é PC-Polar, onde uma sequência de bits de soma de verificação de paridade PC) são gerados antes da codificação Polar. Similar ao CA-Polar, a sequência de bits de PC é fixa para um dado (Κ, M), e todos os bits de PC são usados para correção de erro. Aqui K é o número de bits de informações, e Μ o número de bits codificados para enviar pelo ar. Para PC-Polar, é também desejável ter uma detecção de erro adaptativa e capacidade de correção de erro.
SUMÁRIO [007] Para tratar dos problemas supracitados com soluções existentes, são
Petição 870190075460, de 05/08/2019, pág. 263/307
4/39 descritos sistemas e métodos para selecionar adaptativamente um número total de bits de CRC ou bits de PC e/ou alocar uma quantidade diferente dos bits de CRC disponíveis entre a detecção de erro e a correção de erro para códigos Polares.
[008] De acordo com certas modalidades, um método por um transmissor é fornecido para gerar adaptativamente bits de pré-codificador para um código Polar. O método inclui adquirir pelo menos um parâmetro de configuração do qual um número total de bits de pré-codificador depende. O pelo menos um parâmetro de configuração compreendendo pelo menos um dentre um comprimento de bloco de informações K, um comprimento de bloco de código N, e/ou uma taxa de código R=K/N. O número total de bits de pré-codificador é determinado e os bits de pré-codificador para um bloco de código são gerados de acordo com o número total determinado de bits de pré-codificador. Os bits de pré-codificador são colocados dentro do bloco de código.
[009] De acordo com certas modalidades, um método por um transmissor é fornecido para gerar adaptativamente bits de pré-codificador para um código Polar. O método inclui alocar uma quantidade diferente de bits de précodificador disponíveis entre a detecção de erro e a correção de erro para o código Polar. Os bits de pré-codificador são gerados para um bloco de código de acordo com a alocação e para um número total de bits de CRC. Os bits de précodificador são colocados dentro do bloco de código.
[010] De acordo com certas modalidades, um método por um receptor é fornecido para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar. O método inclui alocar uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para códigos Polares. Os bits de pré-codificador alocados para correção de erro são usados para assistir à decodificação de um bloco de código.
Petição 870190075460, de 05/08/2019, pág. 264/307
5/39
Após a decodificação do bloco de código, os bits de pré-codificador alocados para detecção de erro são usados para realizar detecção de erro nos bits decodificados.
[011] De acordo com certas modalidades, um transmissor é fornecido para gerar adaptativamente bits de pré-codificador para um código Polar. O transmissor inclui pelo menos um processador configurado para adquirir pelo menos um parâmetro de configuração do qual um número total de bits de précodificador depende. O pelo menos um parâmetro de configuração compreendendo pelo menos um dentre um comprimento de bloco de informações K, um comprimento de bloco de código N, e/ou uma taxa de código R=K/N. O número total de bits de pré-codificador é determinado, e os bits de pré-codificador para um bloco de código são gerados de acordo com o número total determinado de bits de pré-codificador. Os bits de pré-codificador são colocados dentro do bloco de código.
[012] De acordo com certas modalidades, um transmissor é fornecido para gerar adaptativamente bits de pré-codificador para um código Polar. O transmissor inclui pelo menos um processador configurado para alocar uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para o código Polar. Os bits de pré-codificador são gerados para um bloco de código de acordo com a alocação e com um número total de bits de CRC. Os bits de pré-codificador são colocados dentro do bloco de código.
[013] De acordo com certas modalidades, um receptor é fornecido para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar. O receptor inclui pelo menos um processador configurado para alocar uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para códigos Polares. Os bits de pré
Petição 870190075460, de 05/08/2019, pág. 265/307
6/39 codificador alocados para correção de erro são usados para assistir à decodificação de um bloco de código. Após a decodificação do bloco de código, os bits de pré-codificador alocados para detecção de erro são usados para realizar detecção de erro nos bits decodificados.
[014] De acordo com uma outra modalidade, um método inclui selecionar adaptativamente o número total de bits de CRC ou bits de PC, alocar uma quantidade diferente dos bits de CRC disponíveis entre a detecção de erro e a correção de erro para códigos Polares, e colocar os bits de CRC dentro de um bloco de código.
[015] De acordo com certas modalidades particulares, os bits de précodificador podem ser bits de CRC.
[016] De acordo com umas modalidades particulares alternativas, os bits de pré-codificador são bits de soma de verificação de paridade (PC).
[017] Certas modalidades da presente invenção podem fornecer uma ou mais vantagens técnicas. Por exemplo, de acordo com várias modalidades, uma vantagem de recursos no presente documento é permitir que a concatenação de código de CRC seja personalizada para quantidade diferentes de cargas úteis, parâmetros de codificação diferentes necessários para condições de canal de comunicação variáveis, e tipos diferentes de aplicações com requisitos diferentes em termos de, por exemplo, latência e confiabilidade. Uma vez que comunicações sem fio 5G precisam cobrir uma faixa ampla de circunstâncias e aplicações, as modalidades desta invenção permitem que o sistema aloque judiciosamente recursos de rádio com base em compensações custo-benefício.
[018] Vários outros recursos e vantagens se tornarão óbvios para um elemento versado comum na técnica à luz da descrição e dos desenhos detalhados a seguir. Certas modalidades podem não ter nenhuma, algumas, ou todas as vantagens recitadas.
Petição 870190075460, de 05/08/2019, pág. 266/307
7/39
BREVE DESCRIÇÃO DOS DESENHOS [019] As figuras de desenho anexos incorporadas e que formam parte deste relatório descritivo ilustram vários aspectos da invenção, e em conjunto com a descrição servem para explicar os princípios da invenção.
[020] A FIGURA 1 ilustra um exemplo de uma estrutura de código Polar com Λ/=8;
A FIGURA 2 ilustra uma rede de comunicações celulares exemplificativa, de acordo com certas modalidades;
A FIGURA 3 ilustra um nó de acesso via rádio exemplificativo, de acordo com certas modalidades;
A FIGURA 4 ilustra um nó de acesso via rádio virtualizado exemplificativo, de acordo com certas modalidades;
A FIGURA 5 ilustra um outro nó de acesso via rádio exemplificativo, de acordo com certas modalidades;
A FIGURA 6 ilustra um equipamento de usuário exemplificativo, de acordo com certas modalidades;
A FIGURA 7 ilustra equipamento de usuário virtualizado exemplificativo, de acordo com certas modalidades;
A FIGURA 8 ilustra uma estrutura de codificador de código Polar concatenado exemplificativa sem intercalação, de acordo com certas modalidades;
A FIGURA 9 ilustra uma estrutura de codificador exemplificativa com bits de CRC intercalados, de acordo com certas modalidades;
A FIGURA 10 ilustra um código Polar de verificação de paridade, de acordo com certas modalidades;
A FIGURA 11 ilustra um método exemplificativo para selecionar adaptativamente um número total de bits de CRC ou bits de PC, de acordo com
Petição 870190075460, de 05/08/2019, pág. 267/307
8/39 certas modalidades, de acordo com certas modalidades;
A FIGURA 12 ilustra um dispositivo de computação virtual, de acordo com certas modalidades;
A FIGURA 13 ilustra um método exemplificativo por um transmissor para gerar adaptativamente bits de pré-codificador para um código Polar, de acordo com certas modalidades;
A FIGURA 14 ilustra um outro dispositivo de computação virtual, de acordo com certas modalidades;
A FIGURA 15 ilustra um outro método exemplificativo por um transmissor para gerar adaptativamente bits de pré-codificador para um código Polar, de acordo com certas modalidades;
A FIGURA 16 ilustra um outro dispositivo de computação virtual, de acordo com certas modalidades;
A FIGURA 17 ilustra um método por um receptor exemplificativo para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar, de acordo com certas modalidades; e
A FIGURA 18 ilustra um outro dispositivo de computação virtual, de acordo com certas modalidades.
DESCRIÇÃO DE MODALIDADES [021] Na descrição a seguir, inúmeros detalhes específicos são apresentados. Entretanto, é entendido que as modalidades da invenção podem ser praticadas sem esses detalhes específicos. Em outros casos, circuitos, estruturas e técnicas bem conhecidos não foram mostrados a fim de não ocultar o entendimento da descrição. Os elementos de habilidade comum na técnica, com as descrições incluídas, serão capazes de implementar a funcionalidade apropriada sem experimentação indevida.
[022] As referências no relatório descritivo a uma modalidade, uma
Petição 870190075460, de 05/08/2019, pág. 268/307
9/39 modalidade, uma modalidade exemplificative, etc., indicam que a modalidade descrita pode incluir um recurso, estrutura, ou característica particular, mas cada modalidade pode não incluir necessariamente o recurso, estrutura ou característica particular. Além disso, tais expressões não se referem necessariamente à mesma modalidade. Adicionalmente, quando um recurso, uma estrutura, ou uma característica particular é descrita em conjunto com uma modalidade, é apresentado que a mesma está contida no conhecimento do elemento versado na técnica para implementar tal recurso, estrutura, ou característica em conjunto com outras modalidades se descritas explicitamente ou não.
[023] Na descrição e nas reivindicações a seguir, os termos acoplado e conectado, junto com os seus derivativos, podem ser usados. Deve ser entendido que não se pretende que esses termos sejam sinônimos um para o outro. Acoplado é usado para indicar que dois ou mais elementos, que podem estar ou não em contato físico ou elétrico um com o outro, cooperar ou interagir com o outro. Conectado é usado para indicar o estabelecimento de comunicação entre dois ou mais elementos que são acoplados um ao outro.
[024] As modalidades apresentadas abaixo representam informações que possibilitam que os elementos versados na técnica pratiquem as modalidades e ilustrem o melhor modo de prática das modalidades. Após a leitura da descrição a seguir à luz das figuras de desenhos acompanhadas, os elementos versados na técnica entenderão os conceitos da invenção e reconhecerão as aplicações desses conceitos não abordados particularmente no presente documento. Deve ser entendido que esses conceitos e aplicações estão contidos no escopo da invenção.
[025] Nó de Rádio: Conforme usado no presente documento, um nó de rádio é um nó de acesso via rádio ou um dispositivo sem fio.
Petição 870190075460, de 05/08/2019, pág. 269/307
10/39 [026] Nó de Acesso via rádio: Conforme usado no presente documento, um nó de acesso via rádio é qualquer nó em uma rede de acesso via rádio de uma rede de comunicações celulares que opera para transmitir e/ou receber de modo sem fio sinais. Alguns exemplos de um nó de acesso via rádio incluem, mas não são limitados a, uma estação-base (por exemplo, um Nó B (eNB) melhorado ou evoluído em uma rede de Evolução de Longo Prazo (LTE) de Projeto de Parceria para a Terceira Geração (3GPP)), uma estação-base de alta potência ou uma macroestação-base, uma estação-base de baixa potência (por exemplo, uma microestação-base, uma estação-base pico, um eNB doméstico, ou similares) e um nó de relé.
[027] Nó de Rede Núcleo: Conforme usado no presente documento, um nó de rede núcleo é qualquer tipo de nó em uma rede núcleo. Alguns exemplos de um nó de rede núcleo incluem, por exemplo, uma Entidade de Gerenciamento de Mobilidade (MME), uma Porta (P-GW) de Rede de Pacote de Dados (PDN), uma Função de Exposição de Capacidade de Serviço (SCEF), ou similares.
[028] Dispositivo sem Fio: Conforme usado no presente documento, um dispositivo sem fio é qualquer tipo de dispositivo que tem acesso (isto é, é servido por) a uma rede de comunicações celulares por transmissão e/ou recebimento de modo sem fio de sinais para um nó(s) de acesso via rádio. Alguns exemplos de um dispositivo sem fio incluem, mas não são limitados a, um dispositivo de Equipamento de Usuário (UE) em uma rede de 3GPP e um dispositivo de Comunicação do Tipo Máquina (MTC).
[029] Nó de Rede: Conforme usado no presente documento, um nó de rede é qualquer nó que é parte da rede de acesso via rádio ou da rede núcleo de uma rede/sistema de comunicações celulares.
[030] Observa-se que a descrição dada no presente documento foca em um sistema de comunicações celulares de 3GPP e, como tal, a terminologia de LTE
Petição 870190075460, de 05/08/2019, pág. 270/307
11/39 de 3GPP ou terminologia similar à terminologia LTE de 3GPP é usada muitas vezes. Entretanto, os conceitos descritos no presente documento não são limitados à LTE ou a um sistema de 3GPP.
[031] A FIGURA 2 ilustra um exemplo de uma rede de comunicações celulares 10 de acordo com algumas modalidades da presente invenção. Nas modalidades descritas no presente documento, a rede de comunicações celulares 10 é uma rede de LTE na qual alguns ou todos os nós de acesso via rádio operam em uma(s) portadora(s) em um espectro não licenciado. Em uma modalidade particular, por exemplo, a rede de comunicações celulares 10 pode operar no espectro de 5 giga-hertz (GHz). Entretanto, a presente invenção não é limitada ao mesmo. Consequentemente, em um outro exemplo, a rede de comunicações celulares 10 pode implementar LAA, LTE-U, MulteFire, ou algumas outras tecnologias nas quais os nós de acesso via rádio operam uma(s) portadora(s) não licenciada(s).
[032] Conforme retratado, a rede de comunicações celulares 10 inclui estações base 12-1 e 12-2, que em LTE são chamadas de eNBs, que controlam as macrocélulas correspondentes 14-1 e 14-2. As estações base 12-1 e 12-2 são em geral chamadas coletivamente de estações base 12 e individualmente de estação-base 12 no presente documento. De modo semelhante, as macrocélulas 14-1 e 14-2 são em geral chamadas coletivamente de macrocélulas 14 e individualmente de macrocélula 14 no presente documento. A rede de comunicações celulares 10 inclui também um número de nós de baixa potência 16-1 a 16-4 controlando as células pequenas 18-1 a 18-4. Em LTE, os nós de baixa potência 16-1 a 16-4 podem ser estações base pequenas (como estações base pico ou femto) ou Cabeçotes de Rádio Remoto (RRH), ou similares. Notavelmente, embora não ilustrado, uma ou mais das células pequenas 18-1 a 18-4 podem ser fornecidas alternativamente pelas estações base 12. Os nós de
Petição 870190075460, de 05/08/2019, pág. 271/307
12/39 baixa potência 16-1 a 16-4 são em geral chamados coletivamente de nós de baixa potência 16 e individualmente nó de baixa potência 16 no presente documento. De modo semelhante, as células pequenas 18-1 a 18-4 são, em geral, chamadas coletivamente de células pequenas 18 e individualmente de célula pequena 18 no presente documento. As estações base 12 (e opcionalmente os nós de baixa potência 16) são conectadas a uma rede núcleo 20.
[033] As estações base 12 e os nós de baixa potência 16 fornecem serviço a dispositivos sem fio 22-1 a 22-5 nas células correspondentes 14 e 18. Os dispositivos sem fio 22-1 a 22-5 são em geral chamados coletivamente de dispositivos sem fio 22 e individualmente de dispositivo sem fio 22 no presente documento. Em LTE, os dispositivos sem fio 22 são chamados de UE.
[034] De acordo com certas modalidades, as macrocélulas 14 podem ser fornecidas em um espectro de frequência licenciado (isto é, no espectro de frequência dedicado para a rede de comunicações celulares 10), como, por exemplo, para operação de LAA. Em outras modalidades, as macrocélulas 14 podem ser fornecidas em um espectro de frequência não licenciado como, por exemplo, para LAA na operação de espectro não licenciado (LAA-U) ou de MulteFire. De acordo com certas modalidades, uma ou mais (e possivelmente todas) das células pequenas 18 podem ser fornecidas em um espectro de frequência não licenciado como, por exemplo, o espectro de frequência de 5 GHz.
[035] Em uma modalidade particular, as estações base 12, 14 que operam em uma(s) portadora(s) em um espectro não licenciado podem operar para realizar LBT e transmitirMultimídia. Difusão Multicast. Dados de Serviços (MBMS) de acordo com qualquer uma das modalidades descritas no presente documento.
[036] A FIGURA 3 é um diagrama de bloco esquemático de nó de acesso via
Petição 870190075460, de 05/08/2019, pág. 272/307
13/39 rádio 24, de acordo com certas modalidades. O nó de acesso via rádio 24 pode ser, por exemplo, uma estação-base 12, 16. Conforme ilustrado, o nó de acesso via rádio 24 inclui um sistema de controle 26 que inclui um ou mais processadores 28 (por exemplo, Unidades de Processamento Central (CPU), Circuitos Integrados de Aplicação Específica (ASIC), Arranjos de Portas Programáveis em Campo (FPGA), e/ou similares), memória 30, e uma interface de rede 32. Além disso, o nó de acesso via rádio 24 inclui uma ou mais unidades de rádio 34 que cada uma inclui um ou mais transmissores 36 e um ou mais receptores 38 acoplados a uma ou mais antenas 40. Em algumas modalidades, a(s) unidade(s) de rádio 34 é externa para o sistema de controle 26 e conectada ao sistema de controle 26 através de, por exemplo, uma conexão com fio, como, por exemplo, um cabo ótico. Entretanto, em algumas outras modalidades, a(s) unidade(s) de rádio 34 e potencialmente a(s) antena(s) 40 podem ser integradas em conjunto com o sistema de controle 26. Os um ou mais processadores 28 podem operar para fornecer uma ou mais funções de um nó de acesso via rádio 24 conforme descrito no presente documento. Em algumas modalidades, a(s) função(ões) pode ser implementada em software que é armazenada como, por exemplo, na memória 30 e executada por os um ou mais processadores 28.
[037] A FIGURA 4 é um diagrama de bloco esquemático que ilustra uma modalidade virtualizada do nó de acesso via rádio 24, de acordo com certas modalidades. Entretanto, a descrição da mesma pode ser igualmente aplicável a outros tipos de nós de rede. Adicionalmente, qualquer um dos tipos de nós de rede pode ter arquiteturas virtualizadas similares.
[038] Conforme usado no presente documento, um nó de acesso via rádio virtualizado é uma implementação do nó de acesso via rádio 24 na qual uma porção da funcionalidade do nó de acesso via rádio 24 é implementada como um(uns) componente(s) virtual(ais). Por exemplo, a funcionalidade do nó de
Petição 870190075460, de 05/08/2019, pág. 273/307
14/39 acesso via rádio pode ser implementada através de uma(s) máquina(s) virtual (ais) executando em um(uns) nó(s) de processamento físico em uma rede (ou redes), em uma modalidade particular. Na modalidade exemplificativa ilustrada, o nó de acesso via rádio 24 inclui o sistema de controle 26 que inclui os um ou mais processadores 28 (por exemplo, CPU, ASIC, FPGA, e/ou similares), a memória 30, e a interface de rede 32 e as uma ou mais unidades de rádio 34 que cada uma inclui os um ou mais transmissores 36 e os um ou mais receptores 38 acoplados às uma ou mais antenas 40, conforme descrito acima. O sistema de controle 26 é conectado à unidade (ou unidades) de rádio 34 através de, por exemplo, um cabo ótico ou similares. O sistema de controle 26 é conectado a um ou mais nós de processamento 42 acoplados a ou incluídos como parte de uma rede (ou redes) 44 através da interface de rede 32. Cada nó de processamento 42 inclui um ou mais processadores 46 (por exemplo, CPU, ASIC, FPGA, e/ou similares), memória 48, e a interface de rede 50.
[039] De acordo com certas modalidades, as funções 52 do nó de acesso via rádio 24 descritas no presente documento podem ser implementadas nos um ou mais nós de processamento 42 ou distribuídas através do sistema de controle 26 e dos um ou mais nós de processamento 42 de qualquer maneira desejada. Em algumas modalidades particulares, algumas ou todas as funções 52 do nó de acesso via rádio 24 descritas no presente documento são implementadas como componentes virtuais executados por uma ou mais máquinas virtuais implementadas em um(uns) ambiente(s) virtual(ais) armazenado pelo nó(s) de processamento 42. Como pode ser apreciado por um elemento versado comum na técnica, a sinalização ou comunicação adicional entre o nó(s) de processamento 42 e o sistema de controle 26 pode ser usado a fim de executar pelo menos algumas das funções 52 desejadas. Notavelmente, em algumas modalidades, o sistema de controle 26 pode não ser incluído, caso no qual a(s)
Petição 870190075460, de 05/08/2019, pág. 274/307
15/39 unidade(s) de rádio 34 se comunicam diretamente com o nó(s) de processamento(s) 42 através de uma interface (ou interfaces) de rede.
[040] De acordo com certas modalidades, é fornecido um programa de computador incluindo instruções que, quando executadas por pelo menos um processador, fazem com que o pelo menos um processador execute a funcionalidade de nó de acesso via rádio 24 ou de um nó (por exemplo, um nó de processamento 42) implementando uma ou mais das funções 52 do nó de acesso via rádio 24 em um ambiente virtual de acordo com qualquer uma das modalidades descritas no presente documento. Em algumas modalidades, é fornecida uma portadora compreendendo o produto de programa de computador supracitado. A portadora é um dentre um sinal eletrônico, um sinal ótico, um sinal de rádio, ou um meio de armazenamento legível por computador (por exemplo, um meio legível por computador não transitório, como memória).
[041] A FIGURA 5 é um diagrama de bloco esquemático ilustrando um outro nó de acesso via rádio 24 exemplificativo, de acordo com outras certas modalidades. O nó de acesso via rádio 24 inclui um ou mais módulos 54, cada um dos quais é implementado em software. O(s) módulo(s) 54 fornece(em) a funcionalidade do nó de acesso via rádio 24 descrito no presente documento. Essa discussão é igualmente aplicável ao nó de processamento 42 da FIGURA 7 (descrita abaixo) em que os módulos 54 podem ser implementadas em um dos nós de processamento 42 ou distribuídos através de múltiplos nós de processamento 42 e/ou distribuídos através do nó(s) de processamento 42 e do sistema de controle 26.
[042] A FIGURA 6 é um diagrama de bloco esquemático de um UE 56, de acordo com certas modalidades. Conforme ilustrado, o UE 56 inclui um ou mais processadores 58 (por exemplo, CPU, ASIC, FPGA, e/ou similares), memória 60, e um ou mais transceptores 62, cada um incluindo um ou mais transmissores 64
Petição 870190075460, de 05/08/2019, pág. 275/307
16/39 e um ou mais receptores 66 acoplados a uma ou mais antenas 68. Em algumas modalidades, a funcionalidade do UE 56 descrito acima pode ser implementada completa ou parcialmente em software que é, por exemplo, armazenado na memória 60 e executado pelo(s) processador(s) 58.
[043] Em algumas modalidades, é fornecido um programa de computador incluindo instruções que, quando executadas por pelo menos um processador, fazem com que o pelo menos um processador execute a funcionalidade do UE 56 de acordo com qualquer uma das modalidades descritas no presente documento. Em algumas modalidades, é fornecida uma portadora compreendendo o produto de programa de computador supracitado. A portadora é um dentre um sinal eletrônico, um sinal ótico, um sinal de rádio, ou um meio de armazenamento legível por computador (por exemplo, um meio legível por computador não transitório como memória).
[044] A FIGURA 7 é um diagrama de bloco esquemático do UE 56 de acordo com algumas outras modalidades da presente invenção. O UE 56 inclui um ou mais módulos 70, cada um dos quais é implementado em software. O(s) módulo(s) 70 fornece a funcionalidade do UE 56 descrita no presente documento.
[045] Vários nós de rede podem realizar a funcionalidade descrita abaixo. Por exemplo, um nó de acesso (por exemplo, um eNB) poderia realizar as várias etapas de intercalação fornecidas no presente documento. Um elemento versado comum na técnica percebería que um receptor (por exemplo, um UE) seria capaz de realizar a decodificação correspondente, de acordo com um exemplo. Obviamente, seria entendido prontamente por um elemento versado comum na técnica que várias combinações de nós de rádio poderíam ser implementadas para realizar a funcionalidade descrita no presente documento.
[046] Deve ser observado que a discussão no presente documento usa as
Petição 870190075460, de 05/08/2019, pág. 276/307
17/39 informações de controle de enlace descendente (DCI) e as informações de controle de enlace ascendente (UCI) como um exemplo, os métodos descritos abaixo podem ser usados para qualquer tipo de transmissão de pacote e informações que exige tanto a função de detecção de erro quanto a função de correção de erro. Por conseguinte, por exemplo, os mesmos métodos podem ser aplicados a pacotes de dados de canal físico de enlace ascendente, pacote de dados de canal físico de enlace descendente, pacotes de controle de camada mais alta, etc.
[047] Observa-se que enquanto dois tipos de pré-codificadores, CRC e PC, são usados como exemplo na discussão abaixo, o mesmo princípio pode ser aplicado a outros tipos de pré-codificadores, por exemplo, outros tipos de códigos de bloco lineares.
[048] De acordo com certas modalidades, ao projetar códigos Polares concatenados para controle de correção de erro de DCI e UCI de NR, os bits de CRC são anexos como um pré-codificador de códigos Polares para dois propósitos:
• Uma sequência de bits de CRC de Ld,o, onde Ld,o é o número de bits de CRC mínimo necessários para assegurar nível mínimo de capacidade de detecção de erro. Usando LTE de 3GPP como uma referência, Ld,o = 16 para DCI, Ld,o = 8 para UCI de tamanho K de bloco de informações.
• Uns bits adicionais de CRC de Lc,o anexos. Os bits de CRC de Lc,o adicionais podem ser usados para propósitos de detecção de erro e/ou correção de erro.
[049] Por conseguinte, um total de bits de CRC de Ltotai=(Ld,o+Lc,o) é anexo no pré-codificador de códigos Polares. Em uma modalidade particular, os bits de CRC de Ltotai são gerados usando um polinômio gerador de CRC de comprimento Ltotai. Em uma outra modalidade, os bits de CRC de Ld,o são gerados usando um primeiro polinômio gerador de CRC de comprimento Ld,o, enquanto os bits de
Petição 870190075460, de 05/08/2019, pág. 277/307
18/39
CRC de Lc,o são gerados usando um segundo polinômio gerador de CRC de comprimento Lc,o.
[050] De acordo com certas modalidades, é fornecida a alocação adaptativa de bits de CRC entre correção de erro e a detecção de erro. O conjunto de bits de CRC de Ltotai pode ser usado de uma maneira adaptativa para alcançar a melhor combinação de desempenho de detecção de erro e de desempenho de correção de erro. A adaptação pode ser realizada de modo que pelo menos duas das três opções a seguir de alocação dos bits de CRC para propósitos diferentes sejam suportadas, de acordo com a modalidade particular:
• OPÇÃO A: Capacidade de detecção de erro inferior, capacidade de correção de erro superior. Nessa opção, bits de CRC de Ld,i são usados para detecção de erro, bits de CRC de Lc,i são usados para assistir à decodificação de SCL (isto é, correção de erro).
• OPÇÃO B: Capacidade de detecção de erro média, capacidade de correção de erro média. Nessa opção, bits de CRC de Ld,2 são usados para detecção de erro, bits de CRC de Lc,2 são usados para assistir à decodificação de SCL (isto é, correção de erro).
• OPÇÃO C: Capacidade de detecção de erro superior, capacidade de correção de erro inferior. Nessa opção, bits de CRC de Ld,3 são usados para detecção de erro, bits de CRC de Lc,3 são usados para assistir à decodificação de SCL (isto é, correção de erro).
[051] Nos cenários acima, Ltotai=(Ld,i+Lc,i)=(Ld,2+Lc,2)=(Ld,3+Lc,3), com: Ld,o<=Ld,i<Ld,2<Ld,3,Lc,o>=Lc,i >LC,2>LC,3. Pode ser considerado que um número maior de bits de CRC usados para decodificação de SCL exige em geral uma implementação de decodificador mais complexa, que é então capaz de alcançar um desempenho de BLER melhor do mesmo tamanho K de bloco de informações e do mesmo tamanho M de palavra de código. Observa-se que em cada um dos
Petição 870190075460, de 05/08/2019, pág. 278/307
19/39 cenários mencionados acima, um subconjunto predeterminado de bits de CRC de é usado para correção de erro, para qualquer / = 1,2.,3, mas esses bits escolhidos para correção de erro não precisam ser consecutivos ou contíguos e podem ser, por exemplo, espaçados eventualmente através dos bits de CRC disponíveis, em uma modalidade particular. Enquanto três formas diferentes de equilibrar as capacidades de detecção de erro e de correção de erro são descritas nas Opções A C, deve ser entendido que mais formas de equilibrar são possíveis usando mesmos princípios ou de princípios similares.
[052] De acordo com certas modalidades particulares, a adaptação pode ser realizada como uma função de vários parâmetros de configuração, incluindo:
• De acordo com várias modalidades particulares, a adaptação pode ser realizada de acordo com níveis diferentes desejados de confiabilidade do serviço. Por exemplo, para aplicações de confiabilidade alta (por exemplo, URLLC), a Opção A pode ser usada, em uma modalidade particular. Por outro lado, para aplicações de confiabilidade baixa (por exemplo, mMTC), A Opção C pode ser usada, em uma modalidade particular.
• De acordo com várias modalidades particulares, a adaptação pode ser realizada de acordo com a meta de latência do pacote de dados associados. Uma latência alvo pode ser também refletida pelas retransmissões de número máximo possíveis para o pacote de dados associados. Por exemplo, para pacotes de dados com um requisito de baixa latência, a Opção A pode ser usada, em uma modalidade particular. Exemplos de cenários de baixa latência incluem: pacote de vídeo, pacote de voz, e retroalimentação de canal instantânea. Mais bits de CRC são usados para correção de erro, desde que detectar um erro pode não ajudar as aplicações pois a retransmissão não vale o atraso. Por outro lado, para pacotes de dados que podem tolerar alta latência, a Opção C pode ser usada, em uma modalidade particular.
Petição 870190075460, de 05/08/2019, pág. 279/307
20/39 • De acordo com várias modalidades particulares, a adaptação pode ser realizada de acordo com categorias de receptor diferentes (ou tipos de receptor). Tipicamente, o receptor é o UE no enlace descendente. Por exemplo, para UE de baixo custo, a implementação de decodificador de SCL de complexidade inferior é desejada, por conseguinte a Opção C pode ser usada, em uma modalidade particular. Para UE de alto custo, a implementação de decodificador de SCL de complexidade superior pode ser garantida, por conseguinte a Opção A pode ser usada em uma modalidade particular. Para UE de custo médio, a Opção B pode ser em um compromisso exemplificativo.
[053] De acordo com certas modalidades, o número total de bits de CRC (Ltotai) pode ser escolhido adaptativamente de acordo com parâmetros de configuração diferentes. Exemplos incluem:
• De acordo com várias modalidades particulares, a escolha do número total de bits de CRC pode ser selecionada de acordo com níveis desejados diferentes de confiabilidade do serviço. Por exemplo, para aplicações de confiabilidade alta (por exemplo URLLC), um número maior total de bits de CRC pode ser usado. Por outro lado, para aplicações de confiabilidade baixa (por exemplo, mMTC), um número menor de total bits de CRC é usado.
• De acordo com várias modalidades particulares, a escolha do número total de bits de CRC é escolhida de acordo com o comprimento de bloco de informações K, o comprimento de bloco de código N e/ou a taxa de código R=K/N. Para um comprimento de código N fixo, mais bits de CRC podem ser usados para um número pequeno de bits de informações K ou, equivalentemente, para taxa inferior R, e vice-versa.
[054] Observa-se que a adaptação de número total de bits de CRC Ltotai pode ser feita junto com sua alocação correspondente entre o propósito de correção de erro (bits de Lc,i) e o propósito de detecção de erro (bits de Ld,i) conforme
Petição 870190075460, de 05/08/2019, pág. 280/307
21/39 descrito acima.
[055] De acordo com certas modalidades, a colocação de bits de CRC pode ser escolhida adaptativamente. A FIGURA 8 ilustra uma estrutura de codificador de código Polar concatenado sem intercalação, de acordo com certas modalidades. Conforme mostrado, os bits de CRC são anexos como um bloco contíguo e não intercalados com os bits de informações. Tipicamente, a sequência de bits de CRC são anexos à extremidade de sequência de bit de informações, conforme mostrado na FIGURA 8.
[056] Quando a sequência de bits de CRC de Ltotai é anexada como um bloco contíguo à extremidade de sequência de bit de informações, os bits de CRC precisam ser usados como um bloco para realizar a verificação de CRC. Os bits de CRC não podem ser usados individualmente para realizar a verificação de CRC. Assim, os bits de CRC são tratados da mesma forma que os bits de informações na decodificação de processo de SCL até a extremidade da treliça. Na extremidade da treliça, os bits de CRC são usados para realizar a verificação de CRC e selecionar o melhor candidato de palavra de código como saída de decodificador.
[057] Apesar dos bits de CRC serem anexos à extremidade do bloco, alguns dos bits de CRC podem ser integrados ainda em um decodificador de lista para o código interno Polar limitar a decodificação dentro de um subespaço que é consistente com aqueles bits de CRC integrados no processo de decodificação de lista. Isso aprimoraria a capacidade de correção de erro do processo de decodificação de lista integrada resultante. Entretanto, uma vez que os bits de CRC são agregados em conjunto na extremidade, o benefício de desempenho é limitado. Se benefício de desempenho adicional for desejado, pode se considerar o uso de uma construção de bits de CRC intercalado conforme descrito abaixo.
[058] A FIGURA 9 ilustra uma estrutura de codificador usando bits de CRC
Petição 870190075460, de 05/08/2019, pág. 281/307
22/39 intercalados, de acordo com certas modalidades. Especificamente, a sequência de bits de CRC de Ltotai pode ser intercalado com bits de informações antes da codificação Polar. Em uma modalidade particular, os bits de CRC podem ser acoplados a tal intercalador em que os bits de CRC podem ser usados individualmente para realizar uma verificação de CRC. Um exemplo da estrutura de codificador usando bits de CRC intercalados é ilustrado na FIGURA 9.
[059] De acordo com certas modalidades, e conforme retratado, um intercalador pode ser adicionado entre o código externo de CRC e o código interno Polar. Assim, os bits de CRC são intercalados com os bits de informações, antes de serem enviados para a entrada de codificador Polar interno. O intercalador é construído para facilitar a decodificação de lista do código Polar interno, onde o decodificador de SCL Polar pode considerar a estrutura de dependência dos bits de paridade e os bits de dados do código externo. Em algumas aplicações, apenas alguns bits de CRC (Lc,i) são usados para explicar a estrutura de dependência dos bits de paridade para aprimorar capacidade de correção de erro do código, enquanto os outros bits de CRC (Ld,i) são tratados como outros bits de informações em que o decodificador suporia seus valores durante o processo de decodificação. Nessa modalidade alternativa, alguns dos bits de CRC distribuídos não são tratados da mesma forma que bits de informações. Os bits de CRC que corrigem erro são usados no processo de expansão em árvore para selecionar as melhores trajetórias de decodificação de tal forma que cada trajetória de sobrevivência selecionada seja consistente com a estrutura de dependência dos bits de paridade. A verificação de CRC não tem que esperar até o final da expansão de treliça.
[060] De acordo com certas modalidades, em vez dos bits de CRC, os bits de soma de verificação de paridade (PC) podem ser gerados no pré-codificador em vez disso. É em geral reconhecido que qualquer um dos métodos e técnicas
Petição 870190075460, de 05/08/2019, pág. 282/307
23/39 descritos acima como sendo aplicável aos bits de CRC são igualmente aplicáveis aos bits de PC.
[061] A FIGURA 10 ilustra um código Polar de PC, de acordo com certas modalidades. Cada um dos bits de PC, que pode ser chamado de bits de congelados por PC, é derivado como a soma de verificação de paridade de um subconjunto selecionado de bits de informações. Os bits de PC são similares aos bits de CRC intercalados, onde cada um dos bits de PC pode ser usado individualmente para selecionar as melhores trajetórias de decodificação.
[062] Similar à alocação adaptativa de bits de CRC entre a correção de erro e a detecção de erro, os bits de PC podem ser usados para ambas as funções, de acordo com certas modalidades. A partição exata de bits de PC entre essas duas funções pode ser feita adaptativamente, conforme discutido abaixo. Especificamente, de acordo com certas modalidades, o conjunto de bits de PC de Ltotai pode ser usado de uma maneira adaptativa para alcançar a melhor combinação de desempenho de detecção de erro e de desempenho de correção de erro. A adaptação é realizada de modo que pelo menos duas das três opções de alocação dos bits de PC para propósitos diferentes sejam suportadas, de acordo com uma modalidade:
• OPÇÃO A: Capacidade de detecção de erro inferior, capacidade de correção de erro superior. Nessa opção, bits de PC de Ld,i são usados para detecção de erro, bits de PC de Lc,i são usados para assistir à decodificação de SCL (isto é, correção de erro).
• OPÇÃO B: Capacidade de detecção de erro média, capacidade de correção de erro média. Nessa opção, bits de PC de l_d,2 são usados para detecção de erro, bits de PC de Lc,2 são usados para assistir à decodificação de SCL (isto é, correção de erro).
• OPÇÃO C: Capacidade de detecção de erro superior, capacidade de
Petição 870190075460, de 05/08/2019, pág. 283/307
24/39 correção de erro inferior. Nessa opção, bits de PC de l_d,3 são usados para detecção de erro, bits de PC de Lc,3 são usados para assistir à decodificação de SCL (isto é, correção de erro).
[063] Nos cenários acima, Ltotai=(Ld,i+Lc,i)=(Ld,2+Lc,2)=(Ld,3+Lc,3), com: 0<=Ld,i <Ld,2 <Ld,3, Ltotal >~Lc,l > Lc,2 > Lc,3· [064] Similar aos bits de CRC, o número total de bits de PC, Ltotal, pode ser fixo para uma combinação de tamanho (K,M), ou variar com a combinação de tamanho. Aqui K é o número de bits de informações, e Μ o número de bits codificados para enviar pelo ar.
[065] Em contraste aos bits de CRC, não existe um número mínimo de bits de PC diferente de zero que deve ser alocado para propósito de detecção de erro; ou seja, todos os bits de PC podem ser usados para propósito de correção de erro.
[066] De acordo com certas modalidades, uma vez que uma opção a partir das Opção A-C é selecionada, o decodificador Polar é executado consequentemente.
• Os Lc,i, i=l,2,3, bits de PC são usados no meio da decodificação de SCL para selecionar a melhor trajetória de decodificação durante a expansão de trajetória.
• Os Ld,i, i=l,2,3, bits de PC não são usados no meio da decodificação de SCL. Em vez disso, os bits de PC de Ld,i, são tratados como bits de informações durante a expansão de trajetória. Decisões difíceis para os bits de PC de Ld,i, são feitos. Então, os bits de PC de Ld,i, são usados como soma de verificação na extremidade da decodificação de SCL para detectar se a saída de SCL é uma palavra de código válida ou não.
[067] Similar ao Polar assistido por CRC, a adaptação pode ser realizada como uma função de vários parâmetros de configuração como tipos de serviço de dados, requisito de latência, meta de taxa de erro de bloco, e categoria de EU.
Petição 870190075460, de 05/08/2019, pág. 284/307
25/39
Adicionalmente, tanto o valor de Ltotai, quanto a partição de Ltotai entre Lc,i e Ld,i, pode ser adaptado.
[068] A FIGURA 11 é um diagrama de fluxo que ilustra um método exemplificativo para selecionar adaptativamente um número total de bits de CRC ou bits de PC, de acordo com certas modalidades. Conforme mostrado na FIGURA 11, na etapa 1100, um nó de rede seleciona adaptativamente o número total de, por exemplo, bits de CRC. Na etapa 1110, uma quantidade diferente dos bits de CRC disponíveis pode ser alocada entre a detecção de erro e a correção de erro para códigos Polares. Na etapa 1120, os bits de CRC podem ser colocados dentro de um bloco de código. Conforme descrito acima, os bits de précodificador podem ser bits de CRC ou bits de soma de verificação de paridade (PC), de acordo com várias modalidades.
[069] Em certas modalidades, o método para selecionar adaptativamente um número total de bits de CRC ou bits de PC conforme descrito acima pode ser realizado por um aparelho virtual de interconexão em rede de computador. A FIGURA 12 ilustra um dispositivo de computação virtual 1200 exemplificativo para selecionar adaptativamente um número total de bits de CRC ou bits de PC, de acordo com certas modalidades. Em certas modalidades, o dispositivo de computação virtual 1200 pode incluir módulos para realizar etapas similares àquelas descritas acima em relação ao método ilustrado e descrito na FIGURA
11. Por exemplo, o dispositivo de computação virtual 1200 pode incluir um módulo de seleção 1210, um módulo de alocação 1220, um módulo de colocação 1230, e quaisquer outros módulos adequados para selecionar adaptativamente um número total de bits de CRC ou bits de PC. Em algumas modalidades, um ou mais dos módulos pode ser implementado usando um ou mais processador(es) 28 da FIGURA 3 ou de um ou mais processador(es) 58 da FIGURA 6. Em certas modalidades, as funções de dois ou mais dos vários módulos podem ser
Petição 870190075460, de 05/08/2019, pág. 285/307
26/39 combinados em um único módulo.
[070] O módulo de seleção 1210 pode realizar as funções de seleção do dispositivo de computação virtual 1200. Por exemplo, em uma modalidade particular, o módulo de seleção 1210 pode selecionar adaptativamente o número total de bits de CRC ou bits de PC.
[071] O módulo de alocação 1220 pode realizar as funções de alocação do dispositivo de computação virtual 1200. Por exemplo, em uma modalidade particular, o módulo de alocação 1220 pode alocar uma quantidade diferente dos bits de CRC disponíveis, por exemplo, entre a detecção de erro e a correção de erro para códigos Polares.
[072] O módulo de colocação 1230 pode realizar as funções de colocação do dispositivo de computação virtual 1200. Por exemplo, em uma modalidade particular, o módulo de colocação 1230 pode colocar os bits de CRC, por exemplo, dentro de um bloco de código.
[073] Outras modalidades do dispositivo de computação virtual 1200 podem incluir componentes adicionais além daqueles mostrados na FIGURA 12 que podem ser responsáveis por fornecer certos aspectos da funcionalidade, incluindo qualquer uma dentre a funcionalidade descrita acima e/ou qualquer funcionalidade adicional (incluindo qualquer funcionalidade necessária para suportar as soluções descritas acima). Os vários tipos diferentes de dispositivos e nós de rádio podem incluir componentes que têm o mesmo hardware físico mas configurado (por exemplo, através de programação) para suportar tecnologias de acesso via rádio diferentes, ou podem representar parcial ou inteiramente componentes físicos diferentes.
[074] A FIGURA 13 ilustra um método exemplificativo 1300 por um transmissor para gerar adaptativamente bits de pré-codificador para um código Polar, de acordo com certas modalidades. De acordo com certas modalidades, o
Petição 870190075460, de 05/08/2019, pág. 286/307
27/39 transmissor pode ser um dispositivo sem fio como dispositivo sem fio 56, descrito acima. De acordo com certas outras modalidades, o transmissor pode ser um nó de rede como nó de acesso via rádio 24 ou um outro nó de rede. Em várias modalidades, os bits de pré-codificador podem incluir bits de CRC ou bits de PC.
[075] O método começa na etapa 1310 quando o transmissor adquire pelo menos um parâmetro de configuração do qual um número total de bits de précodificador depende. O pelo menos um parâmetro de configuração pode incluir pelo menos um dentre um comprimento de bloco de informações K, um comprimento de bloco de código N, e/ou uma taxa de código R=K/N.
[076] Na etapa 1320, o transmissor determina o número total de bits de pré-codificador. Em uma modalidade particular, por exemplo, o transmissor pode alocar um primeiro número dos bits de pré-codificador disponíveis (Ld) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc) para correção de erro. De acordo com uma modalidade particular, o primeiro número dos bits de pré-codificador disponíveis (Ld) pode ser um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para um número de bits de informações e o segundo número dos bits de pré-codificador disponíveis (Lc) pode ser determinado por subtração do primeiro número de bits de pré-codificador disponíveis (Ld) de um número total de bits de pré-codificador disponíveis (Ltotai). Em uma outra modalidade particular, o primeiro número dos bits de pré-codificador disponíveis (Ld) alocado para detecção de erro pode ser maior que um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada.
[077] Ainda em uma outra modalidade particular, o transmissor pode determinar o número total de bits de pré-codificador pela realização de um
Petição 870190075460, de 05/08/2019, pág. 287/307
28/39 dentre:
• alocar um primeiro número dos bits de pré-codificador disponíveis (Ld,i) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc,i) para correção de erro para capacidade de detecção de erro inferior e capacidade de correção de erro superior;
• alocar um terceiro número dos bits de pré-codificador disponíveis (Ld,2) para detecção de erro e um quarto número dos bits de pré-codificador disponíveis (Lc,2) para correção de erro para capacidade de detecção de erro média e capacidade de correção de erro média;
• alocar um quinto número dos bits de pré-codificador disponíveis (Ld,s) para detecção de erro e um sexto número dos bits de pré-codificador disponíveis (Lc,3) para correção de erro para capacidade de detecção de erro superior e capacidade de correção de erro inferior, e [078] Em qualquer um dos cenários acima, para um número de bits de précodificador mínimo (Ld.o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada, o seguinte pode ser verdadeiro:
Ld,o<= Ld,i < Ld,2 < Ld,3, θ
Lc,l > Lc,2 > Lc,3.
[079] Na etapa 1330, o transmissor gera os bits de pré-codificador para um bloco de código de acordo com o número total determinado de bits de précodificador. De acordo com várias modalidades particulares, os bits de précodificador podem ser gerados com base em pelo menos um dentre requisitos de latência, requisitos de confiabilidade, condições de canal sem fio conforme indicado por uma taxa de código-alvo, e recursos de rádio disponíveis conforme indicado por um comprimento de código. Em que os bits de pré-codificador são bits de CRC, por exemplo, os bits de CRC podem ser gerados usando um único
Petição 870190075460, de 05/08/2019, pág. 288/307
29/39 polinômio gerador de CRC em uma modalidade particular. Em uma outra modalidade particular, os bits de CRC podem ser gerados usando dois ou mais polinômios geradores de CRC.
[080] Na etapa 1340, o transmissor coloca os bits de pré-codificador dentro do bloco de código. Em uma modalidade particular, o transmissor pode colocar os bits de pré-codificador no bloco de código como um bloco contíguo. Em uma outra modalidade, o transmissor pode usar um intercalador para colocar os bits de pré-codificador em posições intercaladas dentro do bloco de código.
[081] Em certas modalidades, o método para gerar adaptativamente bits de pré-codificador para um código Polar conforme descrito acima pode ser realizado por um dispositivo de computação virtual. A FIGURA 14 ilustra um dispositivo de computação virtual 1400 exemplificativo para gerar adaptativamente bits de précodificador para um código Polar, de acordo com certas modalidades. Em certas modalidades, o dispositivo de computação virtual 1400 pode incluir módulos para realizar etapas similares àquelas descritas em relação ao método 1300 ilustrado e descrito na FIGURA 13. Por exemplo, o dispositivo de computação virtual 1400 pode incluir pelo menos um módulo de aquisição 1410, um módulo de determinação 1420, um módulo de geração 1430, um módulo de colocação 1440, e quaisquer outros módulos adequados para gerar adaptativamente bits de pré-codificador para um código Polar. Em algumas modalidades, um ou mais dos módulos podem ser implementados usando um ou mais processadores 28 da FIGURA 3 ou de um ou mais processadores 58 da FIGURA 6. Em certas modalidades, as funções de dois ou mais dos vários módulos podem ser combinadas em um único módulo.
[082] O módulo de aquisição 1410 pode realizar as funções de aquisição do dispositivo de computação virtual 1400. Por exemplo, em uma modalidade particular, o módulo de aquisição 1410 pode adquirir pelo menos um parâmetro
Petição 870190075460, de 05/08/2019, pág. 289/307
30/39 de configuração do qual um número total de bits de pré-codificador depende.
[083] O módulo de determinação 1420 pode realizar as funções de determinação do dispositivo de computação virtual 1400. Por exemplo, em uma modalidade particular, o módulo de determinação 1420 pode determinar o número total de bits de pré-codificador.
[084] O módulo de geração 1430 pode realizar as funções de geração do dispositivo de computação virtual 1400. Por exemplo, em uma modalidade particular, o módulo de geração 1430 pode gerar os bits de pré-codificador para um bloco de código de acordo com o número total determinado de bits de précodificador.
[085] O módulo de colocação 1440 pode realizar as funções de colocação do dispositivo de computação virtual 1400. Por exemplo, em uma modalidade particular, o módulo de colocação 1440 pode colocar os bits de pré-codificador dentro do bloco de código.
[086] Outras modalidades do dispositivo de computação virtual 1400 podem incluir componentes adicionais além daqueles mostrados na FIGURA 14 que podem ser responsáveis por fornecer certos aspectos da funcionalidade de transmissor, incluindo qualquer um dentre a funcionalidade descrita acima e/ou qualquer funcionalidade adicional (incluindo qualquer funcionalidade necessária para suportar as soluções descritas acima). Os vários tipos diferentes de transmissores podem incluir componentes que têm o mesmo hardware físico mas configurado (por exemplo, através de programação) para suportar tecnologias de acesso via rádio diferentes, ou podem representar parcial ou inteiramente componentes físicos diferentes.
[087] A FIGURA 15 ilustra um outro método 1500 exemplificativo por um transmissor para gerar adaptativamente bits de pré-codificador para um código Polar, de acordo com certas modalidades. De acordo com certas modalidades, o
Petição 870190075460, de 05/08/2019, pág. 290/307
31/39 transmissor pode ser um dispositivo sem fio como dispositivo sem fio 56, descrito acima. De acordo com certas outras modalidades, o transmissor pode ser um nó de rede como nó de acesso via rádio 24 ou um outro nó de rede. Em várias modalidades, os bits de pré-codificador podem incluir bits de CRC ou bits de PC.
[088] O método começa na etapa 1510 quando o transmissor aloca uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para o código Polar. De acordo com várias modalidades particulares, os bits de pré-codificador podem ser alocados com base em pelo menos um dentre requisitos de latência, requisitos de confiabilidade, condições de canal sem fio conforme indicado por uma taxa de código-alvo, e recursos de rádio disponíveis conforme indicado por um comprimento de código.
[089] Em uma modalidade particular, o transmissor pode alocar um primeiro número dos bits de pré-codificador disponíveis (Ld) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc) para correção de erro. 24. Por exemplo, o primeiro número dos bits de pré-codificador disponíveis (Ld) pode ser um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para um número de bits de informações e o segundo número dos bits de pré-codificador disponíveis (Lc) é determinado por subtração do primeiro número de bits de pré-codificador disponíveis (Ld) de um número total de bits de pré-codificador disponíveis (Ltotai), em uma modalidade particular. Em uma outra modalidade, o primeiro número dos bits de pré-codificador disponíveis (Ld) alocado para detecção de erro pode ser maior que um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada.
[090] Ainda em uma outra modalidade particular, o transmissor pode
Petição 870190075460, de 05/08/2019, pág. 291/307
32/39 determinar o número total de bits de pré-codificador pela realização de um dentre:
• alocar um primeiro número dos bits de pré-codificador disponíveis (Ld,i) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc,i) para correção de erro para capacidade de detecção de erro inferior e capacidade de correção de erro superior;
• alocar um terceiro número dos bits de pré-codificador disponíveis (Ld,2) para detecção de erro e um quarto número dos bits de pré-codificador disponíveis (Lc,2) para correção de erro para capacidade de detecção de erro média e capacidade de correção de erro média;
• alocar um quinto número dos bits de pré-codificador disponíveis (Ld,s) para detecção de erro e um sexto número dos bits de pré-codificador disponíveis (Lc,3) para correção de erro para capacidade de detecção de erro superior e capacidade de correção de erro inferior, e [091] Em qualquer um dos cenários acima, para um número de bits de précodificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada, o seguinte pode ser verdadeiro:
Ld,o<= Ld,i < Ld,2 < Ld,3, θ
Lc,l > Lc,2 > Lc,3.
[092] Na etapa 1520, o transmissor gera os bits de pré-codificador para um bloco de código de acordo com a alocação e com um número total de bits de CRC. Em uma modalidade particular, por exemplo, os bits de CRC podem ser gerados com ouso de um único polinômio gerador de CRC. Em uma outra modalidade particular, os bits de CRC podem ser gerados usando dois ou mais polinômios geradores de CRC.
[093] Na etapa 1530, o transmissor coloca os bits de pré-codificador dentro
Petição 870190075460, de 05/08/2019, pág. 292/307
33/39 do bloco de código. Em uma modalidade particular o transmissor pode colocar os bits de pré-codificador no bloco de código como um bloco contíguo. Em uma outra modalidade, o transmissor pode usar um intercalador para colocar os bits de pré-codificador em posições intercaladas dentro do bloco de código.
[094] Em certas modalidades, o método para gerar adaptativamente bits de pré-codificador para um código Polar conforme descrito acima pode ser realizado por um dispositivo de computação virtual. A FIGURA 16 ilustra um dispositivo de computação virtual 1600 exemplificativo para gerar adaptativamente bits de précodificador para um código Polar, de acordo com certas modalidades. Em certas modalidades, o dispositivo de computação virtual 1600 pode incluir módulos para realizar etapas similares àquelas descritas acima em relação ao método 1500 ilustrado e descrito na FIGURA 15. Por exemplo, o dispositivo de computação virtual 1600 pode incluir pelo menos um módulo de alocação 1610, um módulo de geração 1620, um módulo de colocação 1630, e quaisquer outros módulos adequados para gerar adaptativamente bits de pré-codificador para um código Polar. Em algumas modalidades, um ou mais dos módulos podem ser implementados usando um ou mais processadores 28 da FIGURA 3 ou de um ou mais processadores 58 da FIGURA 6. Em certas modalidades, as funções de dois ou mais dos vários módulos podem ser combinadas em um único módulo.
[095] O módulo de alocação 1610 pode realizar as funções de alocação do dispositivo de computação virtual 1600. Por exemplo, em uma modalidade particular, o módulo de alocação 1610 pode alocar uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para o código Polar.
[096] O módulo de geração 1620 pode realizar as funções de geração do dispositivo de computação virtual 1600. Por exemplo, em uma modalidade particular, o módulo de geração 1620 pode gerar os bits de pré-codificador para
Petição 870190075460, de 05/08/2019, pág. 293/307 um bloco de código de acordo com a alocação e com um número total de bits de CRC.
[097] O módulo de colocação 1630 pode realizar as funções de colocação do dispositivo de computação virtual 1600. Por exemplo, em uma modalidade particular, o módulo de colocação 1630 pode colocar os bits de pré-codificador dentro do bloco de código.
[098] Outras modalidades de dispositivo de computação virtual 1600 pode incluir componentes adicionais além daqueles mostrados na FIGURA 16 que podem ser responsáveis por fornecer certos aspectos da funcionalidade de transmissor, incluindo qualquer uma dentre a funcionalidade descrita acima e/ou qualquer funcionalidade adicional (incluindo qualquer funcionalidade necessária para suportar as soluções descritas acima). Os vários tipos diferentes de transmissores podem incluir componentes que têm o mesmo hardware físico mas configurado (por exemplo, através de programação) para suportar tecnologias de acesso via rádio diferentes, ou podem representar parcial ou inteiramente componentes físicos diferentes.
[099] A FIGURA 17 ilustra um método exemplificativo 1700 por um receptor para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar, de acordo com certas modalidades. De acordo com certas modalidades, o receptor pode ser um dispositivo sem fio como dispositivo sem fio 56, descrito acima. De acordo com certas outras modalidades, o receptor pode ser um nó de rede como nó de acesso via rádio 24 ou um outro nó de rede. Em várias modalidades, os bits de pré-codificador podem incluir bits de CRC ou bits de PC.
[0100] O método começa na etapa 1710 quando o receptor aloca uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para um código Polar. De acordo com várias
Petição 870190075460, de 05/08/2019, pág. 294/307
35/39 modalidades particulares, os bits de pré-codificador podem ser alocados com base em pelo menos um dentre requisitos de latência, requisitos de confiabilidade, condições de canal sem fio conforme indicado por uma taxa de código-alvo, e recursos de rádio disponíveis conforme indicado por um comprimento de código.
[0101] Em uma modalidade particular, o receptor pode alocar um primeiro número dos bits de pré-codificador disponíveis (Ld) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc) para correção de erro. 24. Por exemplo, o primeiro número dos bits de pré-codificador disponíveis (Ld) pode ser um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para um número de bits de informações e o segundo número dos bits de pré-codificador disponíveis (Lc) pode ser determinado por subtração do primeiro número de bits de pré-codificador disponíveis (Ld) de um número total de bits de pré-codificador disponíveis (Ltotai), em uma modalidade particular. Em uma outra modalidade, o primeiro número dos bits de pré-codificador disponíveis (Ld) alocado para detecção de erro pode ser maior que um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada.
[0102] De acordo com certas outras modalidades, ao alocar os bits de précodificador, o receptor pode realizar uma dentre as etapas a seguir:
• alocar um primeiro número dos bits de pré-codificador disponíveis (Ld,i) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc,i) para correção de erro para capacidade de detecção de erro inferior e capacidade de correção de erro superior;
• alocar um terceiro número dos bits de pré-codificador disponíveis (Leu) para detecção de erro e um quarto número dos bits de pré-codificador
Petição 870190075460, de 05/08/2019, pág. 295/307
36/39 disponíveis (Lc,2) para correção de erro para capacidade de detecção de erro média e capacidade de correção de erro média; ou • alocar um quinto número dos bits de pré-codificador disponíveis (Ld,s) para detecção de erro e um sexto número dos bits de pré-codificador disponíveis (Lc,3) para correção de erro para capacidade de detecção de erro superior e capacidade de correção de erro inferior;
[0103] Nos cenários acima, o número de bits de pré-codificador mínimo (Ld,o) pode ser associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada, e o seguinte pode ser verdadeiro:
Ld,o<= Ld,i < Ld,2 < Ld,3, θ
Lc,l > Lc,2 > Lc,3 [0104] Na etapa 1720, o receptor usa os bits de pré-codificador alocados para correção de erro para assistir à decodificação de um bloco de código. Após a decodificação do bloco de código, o receptor usa os bits de pré-codificador alocados para detecção de erro para realizar detecção de erro nos bits decodificados, na etapa 1730.
[0105] De acordo com certas modalidades, o método pode incluir adicionalmente o receptor que recebe, a partir um transmissor, uma indicação da quantidade diferente de bits de pré-codificador disponíveis para alocação entre a detecção de erro e a correção de erro para os códigos Polares. O receptor pode realizar a etapa de alocação 1710 com base na indicação.
[0106] Em certas modalidades, o método para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar conforme descrito acima pode ser realizado por um dispositivo de computação virtual. A FIGURA 18 ilustra um dispositivo de computação virtual exemplificativo 1800 para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar, de acordo com certas modalidades. Em certas modalidades,
Petição 870190075460, de 05/08/2019, pág. 296/307
37/39 o dispositivo de computação virtual 1800 pode incluir módulos para realizar etapas similares àquelas descritas acima em relação ao método 1700 ilustrado e descrito na FIGURA 17. Por exemplo, o dispositivo de computação virtual 1800 pode incluir pelo menos um módulo de alocação 1810, um primeiro módulo de uso 1820, um segundo módulo de uso 1830, e quaisquer outros módulos adequados para usar adaptativamente bits de pré-codificador para assistir à decodificação de um código Polar. Em algumas modalidades, um ou mais dos módulos podem ser implementados usando um ou mais processadores 28 da FIGURA 3 ou de um ou mais processadores 58 da FIGURA 6. Em certas modalidades, as funções de dois ou mais dos vários módulos podem ser combinados em um único módulo.
[0107] O módulo de alocação 1810 pode realizar as funções de alocação do dispositivo de computação virtual 1800. Por exemplo, em uma modalidade particular, o módulo de alocação 1810 pode alocar uma quantidade diferente de bits de pré-codificador disponíveis entre a detecção de erro e a correção de erro para um código Polar.
[0108] O primeiro módulo de uso 1820 pode realizar certas funções das funções de uso do dispositivo de computação virtual 1800. Por exemplo, em uma modalidade particular, o primeiro módulo de uso 1820 pode usar os bits de précodificador alocados para correção de erro para assistir à decodificação de um bloco de código.
[0109] O segundo módulo de uso 1830 pode realizar certas outras funções das funções de uso do dispositivo de computação virtual 1800. Por exemplo, em uma modalidade particular, o segundo módulo de uso 1830 pode usar os bits de pré-codificador alocados para detecção de erro para realizar detecção de erro nos bits decodificados.
[0110] Outras modalidades de dispositivo de computação virtual 1800
Petição 870190075460, de 05/08/2019, pág. 297/307
38/39 podem incluir componentes adicionais além daqueles mostrados na FIGURA 18 que podem ser responsáveis por fornecer certos aspectos da funcionalidade de receptor, incluindo qualquer uma dentre a funcionalidade descrita acima e/ou qualquer funcionalidade adicional (incluindo qualquer funcionalidade necessária para suportar as soluções descritas acima). Os vários tipos diferentes de receptores podem incluir componentes que têm o mesmo hardware físico mas configurados (por exemplo, através de programação) para suportar tecnologias de acesso via rádio diferentes, ou podem representar componentes parcial ou inteiramente físicos.
[0111] Conforme descrito no presente documento, métodos, sistemas e aparelho são descritos para selecionar adaptativamente o número total de bits de CRC ou bits de PC, alocar uma quantidade diferente dos bits de CRC disponíveis entre a detecção de erro e a correção de erro para códigos Polares, e colocar os bits de CRC dentro de um bloco de código. Como um resultado, vários equilíbrios de capacidades de correção de erro e de detecção de erro podem ser alcançados no decodificador de SCL. Os recursos descritos permitem que a concatenação de código CRC e PC seja personalizada para quantidades diferentes de cargas úteis, parâmetros de codificação diferentes necessários para condições de canal de comunicação variáveis, e tipos de aplicações diferentes com requisitos diferentes em termos de, por exemplo, latência e confiabilidade. Com outras palavras, de acordo com várias modalidades, os recursos supracitados podem ser com base nos requisitos (por exemplo, latência ou confiabilidade) de aplicações subjacentes, as condições de canal sem fio conforme indicado pela taxa de código-alvo, e/ou os recursos de rádio disponíveis conforme indicado pelo comprimento de código.
[0112] Em uma modalidade, os bits de pré-codificador podem ser bits de CRC. De acordo com uma modalidade alternativa, os bits de pré-codificador são
Petição 870190075460, de 05/08/2019, pág. 298/307
39/39 bits de soma de verificação de paridade (PC).
[0113] De acordo com várias modalidades, uma vantagem de recursos no presente documento é permitir que a concatenação de código de CRC seja personalizada para quantidade diferentes de cargas úteis, parâmetros de codificação diferentes necessários para as condições de canal de comunicação variáveis, e tipos diferentes de aplicações com requisitos diferentes em termos de, por exemplo, latência e confiabilidade. Uma vez que as comunicações sem fio 5G precisam cobrir uma faixa ampla de circunstâncias e aplicações, as modalidades desta invenção permitem que o sistema aloque judiciosamente recursos de rádio com base em compensações de custo-benefício.
[0114] Embora os processos nas figuras possam mostrar uma ordem particular de operações realizadas por certas modalidades da invenção, deve ser entendido que tal ordem é exemplificativa (por exemplo, modalidades alternativas podem realizar as operações em uma ordem diferente, combinar certas operações, sobrepor certas operações, etc.).
[0115] Embora a invenção tenha sido descrita em termos de várias modalidades, os elementos versados na técnica reconhecerão que a invenção não é limitada às modalidades descritas, pode ser praticada com modificação e alteração dentro do espírito e escopo das reivindicações anexas. Assim, a descrição deve ser considerada como ilustrativa em vez de limitante.

Claims (26)

  1. REIVINDICAÇÕES
    1. Método por um transmissor para gerar adaptativamente bits de précodificador para um código Polar, o método caracterizado pelo fato de que compreende:
    adquirir pelo menos um parâmetro de configuração do qual um número total de bits de pré-codificador depende, o pelo menos um parâmetro de configuração compreendendo um comprimento de bloco de informações K;
    determinar o número total de bits de pré-codificador;
    gerar os bits de pré-codificador para um bloco de código de acordo com o número total determinado de bits de pré-codificador; e colocar os bits de pré-codificador dentro do bloco de código.
  2. 2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que colocar os bits de pré-codificador dentro do bloco de código compreende colocar os bits de pré-codificador em posições intercaladas através do uso de um intercalador.
  3. 3. Método, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que a etapa de geração dos bits de pré-codificador é baseada em pelo menos um dentre:
    requisitos de latência;
    requisitos de confiabilidade;
    condições de canal sem fio conforme indicado por uma taxa de código-alvo; e recursos de rádio disponíveis conforme indicado por um comprimento de código.
  4. 4. Método, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que os bits de pré-codificador compreendem bits de CRC.
    Petição 870190075460, de 05/08/2019, pág. 300/307
  5. 5. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que gerar os bits de pré-codificador compreende gerar bits de CRC usando um único polinômio gerador de CRC.
  6. 6. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que gerar os bits de pré-codificador compreende gerar bits de CRC usando dois ou mais polinômios geradores de CRC.
  7. 7. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que os bits de pré-codificador compreendem bits de soma de verificação de paridade (PC).
  8. 8. Método, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que determinar o número total de bits de précodificador compreende:
    alocar um primeiro número dos bits de pré-codificador disponíveis (Ld) para detecção de erro; e alocar um segundo número dos bits de pré-codificador disponíveis (Lc) para correção de erro.
  9. 9. Método, de acordo com a reivindicação 8, caracterizado pelo fato de que:
    o primeiro número dos bits de pré-codificador disponíveis (Ld) é um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para um número de bits de informações; e o segundo número dos bits de pré-codificador disponíveis (Lc) é determinado por subtração do primeiro número de bits de pré-codificador disponíveis (Ld) de um número total de bits de pré-codificador disponíveis (Ltotai).
  10. 10. Método, de acordo com a reivindicação 8, caracterizado pelo fato de que:
    o primeiro número dos bits de pré-codificador disponíveis (Ld) alocado para
    Petição 870190075460, de 05/08/2019, pág. 301/307
    3/7 detecção de erro é maior que um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada.
  11. 11. Método, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que determinar o número total de bits de précodificador compreende:
    (a) alocar um primeiro número dos bits de pré-codificador disponíveis (Ld,i) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc,i) para correção de erro para capacidade de detecção de erro inferior e capacidade de correção de erro superior;
    (b) alocar um terceiro número dos bits de pré-codificador disponíveis (Ld,2) para detecção de erro e um quarto número dos bits de pré-codificador disponíveis (Lc,2) para correção de erro para capacidade de detecção de erro média e capacidade de correção de erro média;
    (c) alocar um quinto número dos bits de pré-codificador disponíveis (Ld,s) para detecção de erro e um sexto número dos bits de pré-codificador disponíveis (Lc,s) para correção de erro para capacidade de detecção de erro superior e capacidade de correção de erro inferior, e em que para um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada, o seguinte é verdadeiro:
    Ld,o<= Ld,i < Ld,2 < Ld,3, e
    Lc,l > Lc,2 > Lc,3.
  12. 12. Método, de acordo com qualquer uma das reivindicações 1 a 11, caracterizado pelo fato de que o transmissor compreende um dispositivo sem fio.
  13. 13. Método, de acordo com qualquer uma das reivindicações 1 a 11,
    Petição 870190075460, de 05/08/2019, pág. 302/307
    4/7 caracterizado pelo fato de que o transmissor compreende um nó de rede.
  14. 14. Transmissor para gerar adaptativamente bits de pré-codificador para um código Polar, o transmissor caracterizado pelo fato de que compreende:
    pelo menos um processador configurado para:
    adquirir pelo menos um parâmetro de configuração do qual um número total de bits de pré-codificador depende, do pelo menos um parâmetro de configuração compreendendo um comprimento de bloco de informações K;
    determinar o número total de bits de pré-codificador;
    gerar os bits de pré-codificador para um bloco de código de acordo com o número total determinado de bits de pré-codificador; e colocar os bits de pré-codificador dentro do bloco de código.
  15. 15. Transmissor, de acordo com a reivindicação 14, caracterizado pelo fato de que ao colocar os bits de pré-codificador dentro do bloco de código o pelo menos um processador é configurado para colocar os bits de pré-codificador em posições intercaladas através do uso de um intercalador.
  16. 16. Transmissor, de acordo com a reivindicação 14 ou 15, caracterizado pelo fato de que os bits de pré-codificador são gerados com base em pelo menos um dentre:
    requisitos de latência;
    requisitos de confiabilidade;
    condições de canal sem fio conforme indicado por uma taxa de código-alvo; e recursos de rádio disponíveis conforme indicado por um comprimento de código.
  17. 17. Transmissor, de acordo com qualquer uma das reivindicações 14 a 16, caracterizado pelo fato de que os bits de pré-codificador compreendem bits de CRC.
    Petição 870190075460, de 05/08/2019, pág. 303/307
  18. 18. Transmissor, de acordo com qualquer uma das reivindicações 14 a 17, caracterizado pelo fato de que o pelo menos um processador é configurado para gerar os bits de CRC usando um único polinômio gerador de CRC.
  19. 19. Transmissor, de acordo com qualquer uma das reivindicações 14 a 17, caracterizado pelo fato de que o pelo menos um processador é configurado para gerar os bits de CRC usando dois ou mais polinômios geradores de CRC.
  20. 20. Transmissor, de acordo com qualquer uma das reivindicações 14 a
    19, caracterizado pelo fato de que os bits de pré-codificador compreendem bits de soma de verificação de paridade (PC).
  21. 21. Transmissor, de acordo com qualquer uma das reivindicações 14 a
    20, caracterizado pelo fato de que ao determinar o número total de bits de précodificador o pelo menos um processador é configurado para:
    alocar um primeiro número dos bits de pré-codificador disponíveis (Ld) para detecção de erro; e alocar um segundo número dos bits de pré-codificador disponíveis (Lc) para correção de erro.
  22. 22. Transmissor, de acordo com a reivindicação 21, caracterizado pelo fato de que:
    o primeiro número dos bits de pré-codificador disponíveis (Ld) é um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para um número de bits de informações; e o segundo número dos bits de pré-codificador disponíveis (Lc) é determinado por subtração do primeiro número de bits de pré-codificador disponíveis (Ld) de um número total de bits de pré-codificador disponíveis (Ltotai).
  23. 23. Transmissor, de acordo com a reivindicação 21, caracterizado pelo fato de que:
    o primeiro número dos bits de pré-codificador disponíveis (Ld) alocado para
    Petição 870190075460, de 05/08/2019, pág. 304/307
    6/7 detecção de erro é maior que um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada.
  24. 24. Transmissor, de acordo com qualquer uma das reivindicações 14 a 20, caracterizado pelo fato de que ao determinar o número total de bits de précodificador o pelo menos um processador é configurado para:
    (a) alocar um primeiro número dos bits de pré-codificador disponíveis (Ld,i) para detecção de erro e um segundo número dos bits de pré-codificador disponíveis (Lc,i) para correção de erro para capacidade de detecção de erro inferior e capacidade de correção de erro superior;
    (b) alocar um terceiro número dos bits de pré-codificador disponíveis (Ld,2) para detecção de erro e um quarto número dos bits de pré-codificador disponíveis (Lc,2) para correção de erro para capacidade de detecção de erro média e capacidade de correção de erro média;
    (c) alocar um quinto número dos bits de pré-codificador disponíveis (Ld,s) para detecção de erro e um sexto número dos bits de pré-codificador disponíveis (Lc,s) para correção de erro para capacidade de detecção de erro superior e capacidade de correção de erro inferior, e em que para um número de bits de pré-codificador mínimo (Ld,o) associado a um nível mínimo de detecção de erro para fornecer capacidade de detecção de erro aumentada, o seguinte é verdadeiro:
    Ld,o<= Ld,i < Ld,2 < Ld,3, e
    Lc,l > Lc,2 > Lc,3.
  25. 25. Transmissor, de acordo com qualquer uma das reivindicações 14 a 24, caracterizado pelo fato de que o transmissor compreende um dispositivo sem fio.
  26. 26. Transmissor, de acordo com qualquer uma das reivindicações 14 a
    Petição 870190075460, de 05/08/2019, pág. 305/307
    24, caracterizado pelo fato de que o transmissor compreende um nó de rede.
BR112019016212A 2017-02-06 2018-02-06 método por um transmissor e transmisor para gerar adaptativamente bits de pré-codificador para um código polar BR112019016212A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762455128P 2017-02-06 2017-02-06
PCT/IB2018/050734 WO2018142374A1 (en) 2017-02-06 2018-02-06 Concatenated polar code with adaptive error detection

Publications (1)

Publication Number Publication Date
BR112019016212A2 true BR112019016212A2 (pt) 2020-04-07

Family

ID=61526838

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112019016212A BR112019016212A2 (pt) 2017-02-06 2018-02-06 método por um transmissor e transmisor para gerar adaptativamente bits de pré-codificador para um código polar

Country Status (11)

Country Link
US (3) US11165445B2 (pt)
EP (1) EP3549292B1 (pt)
JP (1) JP7064500B2 (pt)
CN (1) CN110268653B (pt)
BR (1) BR112019016212A2 (pt)
CA (1) CA3050076C (pt)
ES (1) ES2917025T3 (pt)
MX (1) MX2019009267A (pt)
RU (1) RU2733818C1 (pt)
WO (1) WO2018142374A1 (pt)
ZA (1) ZA201904135B (pt)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7064500B2 (ja) * 2017-02-06 2022-05-10 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 適応的誤り検出を用いる連結Ｐｏｌａｒ符号
US11086572B1 (en) 2020-03-02 2021-08-10 Micron Technology, Inc. Self adapting iterative read calibration to retrieve data from memory cells
US11221800B2 (en) 2020-03-02 2022-01-11 Micron Technology, Inc. Adaptive and/or iterative operations in executing a read command to retrieve data from memory cells
US11740970B2 (en) * 2020-03-02 2023-08-29 Micron Technology, Inc. Dynamic adjustment of data integrity operations of a memory system based on error rate classification
US11029890B1 (en) 2020-03-02 2021-06-08 Micron Technology, Inc. Compound feature generation in classification of error rate of data retrieved from memory cells
US12009034B2 (en) 2020-03-02 2024-06-11 Micron Technology, Inc. Classification of error rate of data retrieved from memory cells
US11562793B2 (en) 2020-05-07 2023-01-24 Micron Technology, Inc. Read soft bits through boosted modulation following reading hard bits
US11081200B1 (en) 2020-05-07 2021-08-03 Micron Technology, Inc. Intelligent proactive responses to operations to read data from memory cells
US11830545B2 (en) 2020-12-16 2023-11-28 Micron Technology, Inc. Data programming techniques to store multiple bits of data per memory cell with high reliability
JPWO2022145057A1 (pt) * 2021-01-04 2022-07-07
CN113676288B (zh) * 2021-07-27 2022-06-24 中国地质大学（武汉） 一种用于极化码串行抵消列表译码器的译码值复制方法
US20230361788A1 (en) * 2022-05-04 2023-11-09 Qualcomm Incorporated Polarization adjusted channel coding design for complexity reduction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101076176A (zh) 2006-05-16 2007-11-21 大唐移动通信设备有限公司 移动通信系统中分配用户设备业务资源的方法
US8553604B2 (en) 2006-10-31 2013-10-08 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangement in a telecommunication system
CN100579316C (zh) 2007-02-15 2010-01-06 大唐移动通信设备有限公司 多媒体广播和组播业务中载波迁移的方法和装置
CN101262635B (zh) 2007-03-09 2010-09-29 中兴通讯股份有限公司 一种在多载波小区实现增强mbms业务的方法
CN101296028B (zh) 2007-04-25 2012-11-21 大唐移动通信设备有限公司 专用载波传输多媒体广播组播业务方法与装置及传输系统
JP5232420B2 (ja) * 2007-08-17 2013-07-10 株式会社エヌ・ティ・ティ・ドコモ データ送信方法、データ受信方法、移動端末及び無線通信システム
WO2009053825A2 (en) * 2007-10-26 2009-04-30 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8201069B2 (en) * 2008-07-01 2012-06-12 International Business Machines Corporation Cyclical redundancy code for use in a high-speed serial link
EP2398179B1 (en) * 2010-06-11 2017-03-22 Intel Deutschland GmbH Method for detecting the validity of downlink control information in telecommunication user equipment, decoder and baseband receiver for performing same
KR101951663B1 (ko) * 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
CN109361402B (zh) 2013-05-31 2019-09-20 华为技术有限公司 编码方法及编码设备
EP3073660B1 (en) * 2013-11-20 2020-06-24 Huawei Technologies Co., Ltd. Polar code processing method and device
CN105164959B (zh) * 2014-02-21 2019-06-21 华为技术有限公司 用于极化码的速率匹配的方法和装置
RU2014110139A (ru) 2014-03-17 2015-09-27 ЭлЭсАй Корпорейшн Полярные коды произвольной длины
US9571231B2 (en) 2014-08-21 2017-02-14 Rambus Inc. In-band status encoding and decoding using error correction symbols
CN105227189B (zh) * 2015-09-24 2019-01-01 电子科技大学 分段crc辅助的极化码编译码方法
KR102174947B1 (ko) * 2016-04-29 2020-11-05 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 및 디코딩 방법과 장치
US9917675B2 (en) * 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
EP3487095B1 (en) * 2016-07-15 2021-03-31 Sharp Kabushiki Kaisha Transmission device, reception device and communication method
US11431441B2 (en) * 2016-08-10 2022-08-30 Idac Holdings, Inc. Priority-based channel coding for control information
WO2018058352A1 (en) * 2016-09-28 2018-04-05 Qualcomm Incorporated Sub-channel mapping
US10849012B2 (en) * 2016-12-02 2020-11-24 Lg Electronics Inc. Method for performing decoding by terminal and terminal for performing same method
US10348328B2 (en) * 2017-01-06 2019-07-09 At&T Intellectual Property I, L.P. Reducing control channel overhead using polar codes
US11057156B2 (en) * 2017-02-03 2021-07-06 Idac Holdings, Inc. Advanced polar codes for control channel
JP7064500B2 (ja) * 2017-02-06 2022-05-10 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 適応的誤り検出を用いる連結Ｐｏｌａｒ符号

Also Published As

Publication number Publication date
US20220021402A1 (en) 2022-01-20
WO2018142374A1 (en) 2018-08-09
JP7064500B2 (ja) 2022-05-10
CA3050076C (en) 2022-08-30
CN110268653A (zh) 2019-09-20
US20190379404A1 (en) 2019-12-12
RU2733818C1 (ru) 2020-10-07
ES2917025T3 (es) 2022-07-06
US11824561B2 (en) 2023-11-21
CN110268653B (zh) 2022-03-22
JP2020509660A (ja) 2020-03-26
CA3050076A1 (en) 2018-08-09
EP3549292A1 (en) 2019-10-09
US20240039560A1 (en) 2024-02-01
ZA201904135B (en) 2021-10-27
EP3549292B1 (en) 2022-04-06
MX2019009267A (es) 2019-09-10
US11165445B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
BR112019016212A2 (pt) método por um transmissor e transmisor para gerar adaptativamente bits de pré-codificador para um código polar
JP6963620B2 (ja) インタリーブを伴う連接ポーラ符号
US11191065B2 (en) Coding technique for multi-stage control information
KR102349879B1 (ko) 폴라 코드들에 대한 crc 인터리빙 패턴
US20220021478A1 (en) Adaptation of the CRC Code Length for 3GPP NR
US11152959B2 (en) Enhanced information sequences for polar codes
US11159179B2 (en) Enhanced information sequences for polar codes
EP3396862A1 (en) Use of crc and parity bits for early termination of polar code decoding for wireless networks
US11515894B2 (en) Enhanced information sequences for polar codes
US20210266015A1 (en) Decoding apparatus and decoding method for decoding operation in channel coding
OA19671A (en) Concatenated polar code with adaptive error detection.
US12021619B2 (en) Method and device for performing PAC code-based hybrid decoding in wireless communication system
US20240171308A1 (en) Method and device for performing pac code-based hybrid decoding in wireless communication system
OA19782A (en) Coding and decoding of a polar code concatenated with interleaving with an outer systematic code.

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]