CN101510782B - 译码方法和系统 - Google Patents

Abstract

本发明实施例公开了一种译码方法、装置和系统，属于通信领域，能够节省LDPC译码器的存储资源。本发明实施例提供的技术方案为：一种译码方法，包括：根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号，根据解交织后的编号计算解交织后的数据的存储地址信息，按照所述存储地址信息存储所述解交织后的数据，对所述存储的解交织后的数据进行译码。本发明实施例根据数据交织前后的关系，在接收数据并存储数据的同时实现解交织的功能，从而省去解交织所需要的RAM。

Description

译码方法和系统

技术领域

本发明涉及通信领域，尤其涉及一种译码方法和系统。

背景技术

现有技术中，接收端对交织过的LDPC(Low Denity Parity Check Coding，低密度奇偶校验码)进行译码的装置由几个模块组成，从系统级规划好各个模块之间的接口，然后将各个模块作为功能独立的单元进行单独的设计、验证，经过验证的各模块作为独立的单元进行系统的集成，从而组成整个系统。这样各模块独立开发验证，能够加快开发的进度；并且各模块的功能相互隔离，便于在系统级定位问题。

在这个装置中，解交织模块和LDPC译码器都是单独的模块，包含自己所需要的RAM(Random Access Memory，随机读写存储器)。

接收端接收到数据流之后，首先需要对数据流完成解交织，才能得到符合LDPC编码格式的数据流，然后进行LDPC译码。现有技术中，解交织模块需要两块单独的RAM来完成，造成了生产成本的增加，并且会增加芯片的功耗。

发明内容

本发明的实施例提供一种译码的方法和系统，能够节省LDPC译码器的存储资源。

为达到上述目的，本发明的实施例采用如下技术方案：

一种译码方法，包括：

根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；

根据解交织后的编号计算解交织后的数据的存储地址信息；

按照所述存储地址信息存储所述解交织后的数据；

对所述存储的解交织后的数据进行译码。

一种译码系统，包括：

解交织装置，用于根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号，根据解交织后的编号计算解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据；

译码装置，用于对所述存储的解交织后的数据进行译码。

本发明实施例提供了一种译码方法和系统，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所述译码方法流程图；

图2为现有技术采用技术方案所造成的时延示意图；

图3为本发明实施例采用技术方案所造成的时延示意图；

图4为本发明实施例所述译码系统框图；

图5为本发明实施例所述解交织装置框图；

图6为本发明实施例所述处理模块框图；

图7为本发明实施例所述计算模块框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

为了节约LDPC译码占用的存储资源，本发明实施例提供了一种译码方法。

如图1所示，该方法包括：

101、根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；

接收解交织前的数据，根据数据的交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号。

交织器的列数是由调制方式确定的，交织器的行数为码长处以列数，交织参数为N*M，其中N为交织器的列数，M为交织器的行数，设置两个计数单元cnt1和cnt2，两个计数单位的初始值均为0，cnt1的计数范围为0至N-1，cnt2的计数范围为0至M-1，利用计数单位对接收到的解交织前的数据进行计数，每接收一个数据，cnt1增加1，当cnt1的数值达到N-1时，cnt2的值增加1，cnt1的数值达到N-1后，cnt1的下一数值为0，cnt2的数值达到M-1后，cnt2的下一数值为0。根据每个数据对应的cnt1和cnt2的数值，通过indexAfterDi＝cnt1*M+cnt2，就可以得到每个数据解交织后的编号，其中，indexAfterDi表示解交织后的数据的编号。

102、根据解交织后的编号计算解交织后的数据的存储地址信息；

所述解交织后的数据包括信息数据InforNo和校验数据ParityNo两部分，对于DVB(Digital Video Broadcasting，数字视频广播)-S2系统中的LDPC码，在既定的码率下，信息位和校验位是已知的，信息位在前，校验位在后。如果解交织后的数据长度为L，码率为Q，那么前L*Q个数据为信息数据，剩下的数据为校验数据。有的系统中采取信息位在后，校验位在前，这是由标准协议中的编码方式决定的。

这两个部分经过DMU(Divide-Mode-Unit，求除求模单元)处理，得到解交织后的数据的存储地址信息，包括RAM块数选择，RAM地址选择，RAM的偏移地址(掩码信息)。

计算信息数据的存储地址信息的过程为：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ram_addr为信息数据所在随机存取存储器的基本地址，所述ram_blk为信息数据所占用的随机存取存储器的块数，所述ram_msb为信息数据所在随机存取存储器的偏移地址。

计算校验数据的存储地址的过程为：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ram_addr为校验数据所在随机存取存储器的基本地址，所述ram_blk为校验数据所占用的随机存取存储器的块数，所述ram_msb为校验数据所在随机存取存储器的偏移地址。

103、按照所述存储地址信息存储所述解交织后的数据；

按照得到的存储地址信息将所述解交织后的数据写入RAM进行存储。

104、对所述存储的解交织后的数据进行译码。

接下来，接收端利用现有技术就可以对所述存储的解交织后的数据进行LDPC译码。

本发明实施例提供的译码方法不仅仅适用于LDPC译码，也可以适用于里德-所罗门码译码。

本发明实施例提供了一种译码方法，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM，并且本发明实施例提供的译码方法不需要在输入一个完整的LDPC分组后才能进行译码，减少了译码时延。

实施例二：

下面对码长为64800，调制方式为16APSK，码率为1/2的LDPC码的译码方法进行介绍。

1、根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；

接收解交织前的数据，所述数据的调制方式为16APSK，所采取的交织的参数为4×16200，计数器1(cnt1)的计数为0，1，2，3共4个，计数器2(cnt2)的计数为0，1，…，16199，共16200个，接收到的数据编号为0，1，2，…，64799，共64800个。每接收到一个数据，计数器1增加1，每当计数器1达到3的时候，计数器2增加1，则将计数器1和计数器2按照如下的计算即可得到解交织后的编号信息：

IndexAfterDi＝cnt1×16200+cnt2

比如接收到的数据流中有一个数据的编号为4，该数据对应的计数器1计数为3，计数器2的计数为1，则该数据在解交织后的编号为3×16200+1＝48601。

2、根据解交织后的编号计算解交织后的数据的存储地址信息；

本实施例中解交织后的数据前32400个数据为信息数据，后32400个数据为校验数据。采用的译码算法为修正最小和算法。译码器的架构为：180个节点并行处理，RAM划分为12块，每块的深度为360，每块的宽度为15个软判决量化数据。

将InforNo和ParityNo两部分经过DMU处理，得到InforNo和ParityNo的存储信息地址。其处理过程为：

对于信息数据部分：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为信息数据所在随机存取存储器的基本地址，ram_blk为信息数据所占用的随机存取存储器的块数，ram_msb为信息数据所在随机存取存储器的偏移地址。

对于校验数据部分：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为校验数据所在随机存取存储器的基本地址，ram_blk为校验数据所占用的随机存取存储器的块数，ram_msb为校验数据所在随机存取存储器的偏移地址。

3、按照所述存储地址信息存储所述解交织后的数据；

按照得到的存储地址信息将解交织后的数据写入RAM。

4、对所述存储的解交织后的数据进行译码。

接下来，接收端利用现有技术就可以对所述存储的解交织后的数据进行LDPC译码。

本发明实施例中省去了解交织占用的RAM，在接收数据写入RAM的过程中，完成解交织前数据格式到解交织后LDPC译码器所需要数据格式的转换，在实现LDPC初始化功能的同时实现解交织的功能，从而省去解交织所需要的RAM。并且本发明实施例不需要在输入一个完整的LDPC分组之后，才能进行解交织，减少了时延。通过本发明实施例提供的技术方案，可以节省两块64800x2x8bit的RAM。

并且在现有技术采用的技术方案中，如图2所示，解交织需要输入一个完整的LDPC分组后，才能读取出来输入到LDPC译码器存储空间进行初始化，然后进行译码。64800个数据，至少需要64800个clock(时钟)。在本发明实施例提供的技术方案中，由于将解交织和LDPC译码器的初始化合并为一个处理过程，减少了原有的64800个数据的时间延迟，如图3所示，只需要大约10个clock的延迟，就可以开始译码器的初始化，然后开始译码。

本发明实施例提供了一种译码方法，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM，并且本发明实施例提供的译码方法不需要在输入一个完整的LDPC分组后才能进行译码，减少了译码时延。

实施例三：

下面对码长为64800，调制方式为32APSK，码率为1/2的LDPC码的译码方法进行介绍。

1、根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；

接收解交织前的数据，所述数据的调制方式为32APSK，所采取的交织的参数为5X12960。计数器1的计数为0，1，2，3，4，共5个，计数器2的计数为0…12959，共12960个，接收到的数据编号为0，1，2，…，64799，共64800个。每接收到一个数据，计数器1增加1，每当计数器1达到4的时候，计数器2增加1。则将计数器1和计数器2按照如下的计算即可得到解交织后的编号信息：

IndexAfterDi＝cnt1*12960+cnt2。

2、根据解交织后的编号计算解交织后的数据的存储地址信息；

本实施例中解交织后的数据前32400个数据为信息数据，后32400个数据为校验数据。将InforNo和ParityNo两部分经过DMU处理，得到InforNo和ParityNo的存储信息地址。其处理过程为：

对于信息数据部分：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为信息数据所在随机存取存储器的基本地址，ram_blk为信息数据所占用的随机存取存储器的块数，ram_msb为信息数据所在随机存取存储器的偏移地址。

对于校验数据部分：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为校验数据所在随机存取存储器的基本地址，ram_blk为校验数据所占用的随机存取存储器的块数，ram_msb为校验数据所在随机存取存储器的偏移地址。

3、按照所述存储地址信息存储所述解交织后的数据；

按照得到的存储地址信息将解交织后的数据写入RAM。

4、对所述存储的解交织后的数据进行译码。

接下来，接收端利用现有技术就可以对所述存储的解交织后的数据进行LDPC译码。

本发明实施例提供了一种译码方法，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM并且本发明实施例提供的译码方法不需要在输入一个完整的LDPC分组后才能进行译码，减少了译码时延。

实施例四：

下面对码长为64800，调制方式为8PSK，码率为1/2的LDPC码的译码方法进行介绍。

1、根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；

接收解交织前的数据，所述数据的调制方式为8PSK，所采取的交织的参数为3X21600。计数器1的计数为0，1，2共3个，计数器2的计数为0…21599，共21600个，接收到的数据编号为0，1，2，…，64799，共64800个。每接收到一个数据，计数器1增加1，每当计数器1达到2的时候，计数器2增加1。则将计数器1和计数器2按照如下的计算即可得到解交织后的编号信息：

IndexAfterDi＝IndexAfterDi＝cnt1*21600+cnt2。

2、根据解交织后的编号计算解交织后的数据的存储地址信息；

本实施例中解交织后的数据前32400个数据为信息数据，后32400个数据为校验数据。将InforNo和ParityNo两部分经过DMU处理，得到InforNo和ParityNo的存储信息地址。其处理过程为：

对于信息数据部分：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为信息数据所在随机存取存储器的基本地址，ram_blk为信息数据所占用的随机存取存储器的块数，ram_msb为信息数据所在随机存取存储器的偏移地址。

对于校验数据部分：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，ram_addr为校验数据所在随机存取存储器的基本地址，ram_blk为校验数据所占用的随机存取存储器的块数，ram_msb为校验数据所在随机存取存储器的偏移地址。

3、按照所述存储地址信息存储所述解交织后的数据；

按照得到的存储地址信息将解交织后的数据写入RAM。

4、对所述存储的解交织后的数据进行译码。

接下来，接收端利用现有技术就可以对所述存储的解交织后的数据进行LDPC译码。

对于里德-所罗门码(Reed-Solomon码，RS码)，本发明实施例提供的译码方法同样适用。

比如，对于参数为(255，239，8)，块交织参数为51x15，每个块交织中含有3个RS分组的RS码，计数器1的计数范围为0..14，共15个，计数器2的计数范围为0..50，共51个，每当计数器1增加到14，计数器2增加1。

解交织后的数据编号为：

IndexAfterDi＝cnt1*51+cnt2。

由于每个块交织中含有3个RS分组的RS码，将RAM分为3组，每组的深度都是255，每组RAM存储一组解交织后的RS码，其中，信息数据为前239个数据，后16个数据为校验数据。译码器通过循环读取每组数据进行译码。

本发明实施例提供了一种译码方法，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM并且本发明实施例提供的译码方法不需要在输入一个完整的LDPC分组后才能进行译码，减少了译码时延。

实施例五：

为了节约LDPC译码占用的存储资源，本发明实施例还提供了一种译码系统。

如图4所示，该系统包括解交织装置401和译码装置402。

其中，解交织装置401用于根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号，根据解交织后的编号计算解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据；译码装置402用于对所述存储的解交织后的数据进行译码。

如图5所示，所述解交织装置包括处理模块501、计算模块502和存储模块503。

其中，处理模块501用于根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号；计算模块502用于根据解交织后的编号计算解交织后的数据的存储地址信息；存储模块503用于按照所述存储地址信息存储所述解交织后的数据。

在本系统中，所述交织参数为N*M，如图6所示，所述处理模块包括设置单元601、计数单元602和计算单元603。

其中，设置单元601用于设置两个计数单元cnt1和cnt2，所述计数单位的初始值均为0；计数单元602用于利用cnt1对解交织前的数据进行计数，每接收一个数据，cnt1增加1，cnt1的计数范围为0至N-1，当cnt1的数值达到N-1时，cnt2的值增加1，cnt2的计数范围为0至M-1；计算单元603用于根据每个数据对应的cnt1的计数和cnt2的计数，根据indexAfterDi＝cnt1*M+cnt2得到解交织后的数据的编号，所述indexAfterDi表示解交织后的数据的编号。

如图7所示，计算模块包括确定单元701和求除求模单元702。

其中，确定单元701用于确定解交织后的数据的信息数据和校验数据；求除求模单元702用于对所述信息数据和校验数据进行求除求模处理，计算解交织后的数据的存储地址信息。

所述求除求模单元用于根据以下公式计算获得信息数据的存储地址信息：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述InforNo为信息数据部分，述ram_addr为信息数据所在随机存取存储器的基本地址，所述ram_blk为信息数据所占用的随机存取存储器的块数，所述ram_msb为信息数据所在随机存取存储器的偏移地址；

并用于根据以下公式计算获得校验数据的存储地址信息：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ParityNo为校验数据，所述ram_addr为校验数据所在随机存取存储器的基本地址，所述ram_blk为校验数据所占用的随机存取存储器的块数，所述ram_msb为校验数据所在随机存取存储器的偏移地址。

本发明实施例提供的译码系统适用于低密度奇偶校验码译码或里德-所罗门码译码。

本发明实施例提供了一种译码系统，本发明实施例根据交织参数得到解交织后的数据的编号，根据解交织后的编号得到解交织后的数据的存储地址信息，并按照所述存储地址信息存储所述解交织后的数据，之后就可以直接进行译码，本发明实施例在接收数据并存储数据到RAM的过程中，完成解交织前数据格式到解交织后数据格式的转换，从而省去解交织所需要的RAM，并且本发明实施例提供的译码系统不需要在输入一个完整的LDPC分组后才能进行译码，减少了译码时延。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种译码方法，其特征在于，包括：

根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号，具体包括：设置两个计数单元cnt1和cnt2，所述计数单位的初始值均为0；利用cnt1对解交织前的数据进行计数，每接收一个数据，cnt1增加1，cnt1的计数范围为0至N-1；当cnt1的数值达到N-1时，cnt2的值增加1，cnt2的计数范围为0至M-1；每个数据所对应的解交织后的数据的编号为：indexAfterDi＝cnt1*M+cnt2，所述indexAfterDi表示解交织后的数据的编号；

根据解交织后的编号计算解交织后的数据的存储地址信息；

按照所述存储地址信息存储所述解交织后的数据；

对所述存储的解交织后的数据进行译码。

2.根据权利要求1所述的译码方法，其特征在于，所述根据解交织后的编号计算解交织后的数据的存储地址信息包括：

所述解交织后的数据包括信息数据InforNo和校验数据ParityNo，所述计算信息数据的存储地址信息包括：按照以下计算公式进行计算：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ram_addr为信息数据所在随机存取存储器的基本地址，所述ram_blk为信息数据所占用的随机存取存储器的块数，所述ram_msb为信息数据所在随机存取存储器的偏移地址；

所述计算校验数据的存储地址信息包括：按照以下公式进行计算：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ram_addr为校验数据所在随机存取存储器的基本地址，所述ram_blk为校验数据所占用的随机存取存储器的块数，所述ram_msb为校验数据所在随机存取存储器的偏移地址。

3.根据权利要求1所述的译码方法，其特征在于，所述译码方法适用于低密度奇偶校验码译码或里德-所罗门码译码。

4.一种译码系统，其特征在于，包括：

解交织装置，包括：处理模块，用于根据交织参数将解交织前的数据按照解交织后的格式进行编号，得到解交织后的数据的编号，计算模块，用于根据解交织后的编号计算解交织后的数据的存储地址信息，存储模块，用于按照所述存储地址信息存储所述解交织后的数据，其中，所述处理模块包括：设置单元，用于设置两个计数单元cnt1和cnt2，所述计数单位的初始值均为0；计数单元，用于利用cnt1对解交织前的数据进行计数，每接收一个数据，cnt1增加1，cnt1的计数范围为0至N-1，当cnt1的数值达到N-1时，cnt2的值增加1，cnt2的计数范围为0至M-1；计算单元，用于根据每个数据对应的cnt1的计数和cnt2的计数，根据indexAfterDi＝cnt1*M+cnt2得到解交织后的数据的编号，所述indexAfterDi表示解交织后的数据的编号；

译码装置，用于对所述存储的解交织后的数据进行译码。

5.根据权利要求4所述的译码系统，其特征在于，所述计算模块包括：

确定单元，用于确定解交织后的数据的信息数据和校验数据；

求除求模单元，用于对所述信息数据和校验数据进行求除求模处理，计算解交织后的数据的存储地址信息。

6.根据权利要求5所述的译码系统，其特征在于，所述求除求模单元用于根据以下公式计算获得信息数据的存储地址信息：

Int(InforNo/180)＝ram_addr

Int(InforNo％180)＝ram_row

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述InforNo为信息数据部分，述ram_addr为信息数据所在随机存取存储器的基本地址，所述ram_blk为信息数据所占用的随机存取存储器的块数，所述ram_msb为信息数据所在随机存取存储器的偏移地址；

并用于根据以下公式计算获得校验数据的存储地址信息：

Int(ParityNo/90)＝ram_row

Int(ParityNo％90)＝ram_addr

Int(ram_row/15)＝ram_blk

Int(ram_row％15)＝ram_msb

其中，所述ParityNo为校验数据，所述ram_addr为校验数据所在随机存取存储器的基本地址，所述ram_blk为校验数据所占用的随机存取存储器的块数，所述ram_msb为校验数据所在随机存取存储器的偏移地址。

7.根据权利要求4所述的译码系统，其特征在于，所述系统适用于低密度奇偶校验码译码或里德-所罗门码译码。

Images